窒化物系薄膜用埋め込み接触デバイス及びその製造
【課題】製造時における金属接触部の劣化や金属の窒化物半導体層への拡散を防止してコンタクト抵抗の低減を図る。
【解決手段】基板、第1接触部、前記基板上に蒸着したドープ半導体材料第1層、前記第1層に蒸着した半導体接合領域、前記接合領域に蒸着したドープ半導体材料を有する第2層(この第2層は前記第1層と逆極性にドープした半導体を有する)、及び第2接触部を含んでなり、前記第2接触部は前記第2層と電気的に導通し、前記第1接触部は前記基板と前記接合領域との間で前記半導体デバイス内に包埋されて前記第1層と電気的に導通する半導体材料、並びに埋め込み接触半導体デバイスの製造方法。
【解決手段】基板、第1接触部、前記基板上に蒸着したドープ半導体材料第1層、前記第1層に蒸着した半導体接合領域、前記接合領域に蒸着したドープ半導体材料を有する第2層(この第2層は前記第1層と逆極性にドープした半導体を有する)、及び第2接触部を含んでなり、前記第2接触部は前記第2層と電気的に導通し、前記第1接触部は前記基板と前記接合領域との間で前記半導体デバイス内に包埋されて前記第1層と電気的に導通する半導体材料、並びに埋め込み接触半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体デバイスに関し、特にGaN系半導体材料薄膜から形成される半導体デバイスに関する。
【0002】
本発明は、まず包埋導体(金属等)接触部を含むGaN及び/又はInGaN及び/又はAlGaN系半導体デバイスとして使用するために開発され、本願明細書ではこのアプリケーションに関して後述する。しかしながら、本発明はこの特定分野の使用に限定したものではないことを考慮されたい。
【背景技術】
【0003】
明細書を通じ、従来技術の記載はいずれも従来技術が周知であったり当技術分野の一般的な汎用の知識をなすものであったりすることを認めるものでは決してないことを考慮されたい。
【0004】
窒化ガリウムは、青、紫及び白色光を放出するダイオード、青色レーザーダイオード、紫外線検出器及び高出力マイクロ波トランジスタデバイスの構成に広範に用いられる材料である。
【0005】
窒化ガリウムは広範なアプリケーション使用に適する低エネルギー消費デバイスの製造において実際にも潜在的にも使用されており、窒化ガリウム薄膜には大きな関心が寄せられる。
【0006】
リモートプラズマ化学気相成長(RPECVD、当用語はRPCVDと交換可能に用いてもよい)は、(III)属金属窒化物薄膜の成長に用いうる、もう1つの成長方法である。成長させる薄膜は窒化ガリウムであり、RPECVD法により約500℃から約800℃、又は約500℃から約700℃の成長温度を使用でき、これはMOCVDプロセスの成長温度よりもかなり低く、装置コストの低減が可能になる。RPECVDのもう1つの利点は、酸化亜鉛等、よりGaNに密接に格子が適合する温度に敏感な基板材料が使用できることである。
【0007】
基板からプラズマ源が遠いことにより、RPECVDはプラズマ内に生成する化学種からの薄膜のダメージを避ける技法であると広く考えられているが、発明者らはこの方法で成長した薄膜は相対的に低エネルギーの化学種からも深刻なダメージを被ることを見出した。特にGaN薄膜及びその合金への当該方法の問題を克服するために、発明者らは「(III)属金属窒化物薄膜成長方法及び装置、並びに(III)属金属窒化物」を発明の名称とする特許協力条約出願番号WO/2006/034540に記載の、基板に到達する活性中性窒素種のエネルギーをさらに低下する、RPECVD法によるGaN薄膜成長のための方法及び装置を開示し、当該内容の全体は相互参照により本願明細書に取り入れたものとする。WO/2006/034540に記載の方法は窒化ガリウム薄膜の成長も提供し、窒化ガリウム薄膜の酸素混入は最小化され、新規なヒーター設計は金属窒化物の成長に用いるRPECVD成長システム内で遭遇する厳しい操作条件に耐えうる。
【0008】
金属窒化物薄膜成長のための技法に到達した一方、金属窒化物半導体デバイスの成長には、メサ構造以外の構造に関して大きな困難がある。金属窒化物デバイスの他の成長法には、導電性SiC上への蒸着及びGaNのレーザーリフト等が用いられるが、これらの方法にも問題が多く、SiCは非常に高価であり、レーザーリフトオフ法を用いるデバイス収率はレーザー加熱から生じるデバイス内のGaNへのダメージのためにたいへん低い。例えば、犠牲バッファ層上のデバイス成長による化学的リフトオフ法、及び成長後にこのバッファ層を除去するための化学エッチング(例えば、Haら、IEEE Pho〜nic Technology Letters 2008、20(3)、175−177ページ等の窒化クロム(CrN)の使用)もまた知られている。しかしながら、化学エッチング法には余分なデバイスプロセスによる問題もあり、これは例えば薄膜中にエッチングのビア(vias)を提供する必要を生じ、この領域は成熟技術ではなく、GaNデバイスにおいてはまだ模索の過程にある。金属窒化物層上へ直接的に成長させることにより、化学エッチングプロセスを追加する必要は除かれる。しかしながら、デバイス構造物へ電気的に接触するための包埋(又は、同義の埋め込み)接触部を有する半導体デバイスの現在の製造法は、金属窒化物薄膜には転用できない。そのため、金属窒化物デバイスは、図1に示すものと同様のメサ型構造に限定され、これには基板2、バッファ層4、n型又はp型いずれかのドープ半導体材料6の第1層、接合領域8、第1層と逆(すなわちp−、又はn−ドープ)にドープした半導体材料の第2層10、及び半導体層10及び6のそれぞれと接触する接触部12及び14があり、接触部12、14はそれぞれ半導体デバイスと電気的に接触しうるよう露出している。この構成には、接触部12と14との実際上の間隔がコンマ数マイクロメートルから数百マイクロメートルのオーダーの場合があるという欠点がある。接触部12と14との間隔がこのように大きいため、結果的にデバイス動作以前に克服すべき接触部の間の直列抵抗が大きくなり、デバイス効率の点で損失を生じ、望ましくない熱発生を生じるデバイス構造となる(さらにGaN半導体デバイス中の直列抵抗の議論はChakrabortyら、IEEE Transactions of Electron.Devices 2007年、第54巻、第5号を参照)。デバイス構造中に包埋した接触部では接触部間の実際上の分離は顕著に減少し、デバイスの直列抵抗及び動作効率に関する利益は明らかである。
【0009】
金属窒化物半導体デバイスの場合、包埋接触部構造の製造には、MOCVD又はHVPE(ハイドライド気相エピタキシー)法でのガリウム窒化物の成長中に用いられる攻撃的化学環境に金属接触部が耐えられないことによる問題が発生する。具体的には、通常用いられる比較的高温のアンモニア及び/又はハロゲン系ガスが、GaN層の蒸着前にほとんどの金属接触部に損傷を与えることが確実である。さらに接触部層からGaNへの金属の拡散という複雑な問題があり、これは低温薄膜成長ではかなり軽減される。
【発明の開示】
【発明が解決しようとする課題】
【0010】
従って、包埋又は埋め込み接触部を有する、特にGaNから形成される金属窒化物半導体デバイス及び当該デバイスの製造方法の需要がある。
【0011】
本願明細書にもちいる用語「含んでなる」は「主要に含むが必ずしも単独で必要とは限らない」ことを意味する。さらに、この用語「含んでなる」の変形である「含む」等も対応する多様な意味を有する。
【課題を解決するための手段】
【0012】
本発明は、従来技術の少なくとも1つの欠点を克服又は改善し、あるいは有用な代替品を提供することを目的とする。
【0013】
本願明細書を通じて、包埋された又は包埋という用語は埋め込まれた又は埋め込むという用語と交換可能に用いうる。
【0014】
第1の態様によれば、
基板と、
第1接触部と、
基板上に蒸着したドープ半導体材料の第1層と、
第1層に蒸着した半導体接合領域と、
接合領域に蒸着したドープ半導体材料を有する第2層(この第2層は第1層と逆極性にドープした半導体を有する)と、
第2接触部とを含んでなり、
第2接触部は第2層と電気的に導通し、第1接触部は基板と接合領域との間で半導体デバイス内に包埋されて第1層と電気的に導通する、半導体デバイスが提供される。第1接触部と第1層との電気的導通は直接でもよく、間接的でもよい。第1接触部は導通バッファ領域を介して第1層と電気的に導通してもよい。
【0015】
特定の構成において、
基板と、
第1の埋め込み接触部と、
基板上に蒸着したドープ半導体金属の第1層と、
第1層の上に又は近接に蒸着した半導体接合領域と、
接合領域上に蒸着したドープ半導体金属の第2層(この第2層は第1層と逆極性にドープする半導体を有する)と、
第2接触部とを含んでなり、
第2接触部は第2層及び第1接触部と電気的に導通して基板と接合領域との間に埋め込まれ、第1層と電気的に導通する、半導体デバイスが提供される。第1接触部と第1層との電気的導通は直接でもよく、間接的でもよい。第1接触部は導通バッファ領域を介して第1層と電気的に導通してもよい。
【0016】
第2の態様によれば、
基板と、
基板上の少なくとも1つの第1接触部と、
第1半導体窒化物層(第1接触部は第1層に包埋されて第1層と電気的に導通する)と、
第1半導体層に近接する接合領域と、
接合領域に近接する第2半導体窒化物層と、
第2半導体層に近接し第2層と電気的に導通する第2接触部とを含んでなり、
第1及び第2接触部は接合領域を通じて電気的に相互に連絡する、半導体窒化物材料から形成された半導体デバイスが提供される。第1及び第2接触部は接合層を介して電気的に相互接続してもよい。
【0017】
第2の態様の構成によれば、
基板と、
基板上の少なくとも1つの第1接触部と、
第1半導体窒化物層(第1接触部は前記第1層に埋め込まれて前記第1層と電気的に導通する)と、
第1半導体層の上又は近接して蒸着された接合層と、
接合層に近接する第2半導体窒化物層と、
第2半導体層に近接し第2層と電気的に導通する第2接触部とを含んでなり、
第1及び第2接触部は接合層を通じて電気的に相互接続される、半導体窒化物材料から形成される半導体デバイスが提供される。「接合層を通じて電気的に相互接続される」とは、第1及び第2接触部が互いに直接に接続されるよりもむしろ接合層を介して電気的に相互接続されることを意味する。
【0018】
第3の態様によれば、
基板と、
基板上に蒸着した第1金属窒化物層と、
第1金属窒化物薄膜上に形成される第1接触部と、
第1金属窒化物層に蒸着され少なくとも1つの第1接触部部分をカプセル化する第2金属窒化物層と、
第2金属窒化物層上に蒸着される半導体接合領域と、
接合領域上に蒸着する第3金属窒化物層(第3金属窒化物層は第1及び第2金属窒化物層と逆の半導体ドープ極性を有する)と、
第3金属窒化物層と電気的に導通する第2接触部とを含んでなる、半導体窒化物デバイスが提供される。
【0019】
第3の態様の構成によれば、第3の態様に従って、
基板と、
基板上に蒸着した第1金属窒化物層と、
第1金属窒化物薄膜上に形成される第1接触部と、
第1金属窒化物層に蒸着され少なくとも1つの第1接触部部分をカプセル化する第2金属窒化物層と、
第2金属窒化物層の上に又は近接して蒸着される半導体接合領域と、
接合領域上に蒸着する第3金属窒化物層(第3金属窒化物層は第1及び第2金属窒化物層と逆の半導体ドープ極性を有する)と、
第3金属窒化物層と電気的に導通する第2接触部とを含んでなる、半導体窒化物デバイスが提供される。
【0020】
第1から第3の態様のそれぞれの金属窒化物層は、例えばGaN、AlGaN、InGaN、InGaAlN、InAlN等、又は当業者に考慮されうる他材料の中からこれらを組み合わせて、InGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN等の金属窒化物半導体材料から形成されてもよい。
【0021】
第1及び第3の態様のデバイスのそれぞれにおいて、第1接触部は基板の上にあってもよく近接してもよく、あるいは導電バッファ層の上、近接、包埋、又は埋め込みでもよく、導電バッファ層は基板の上にあってもよく近接してもよい。第1接触部の少なくとも1つの部分をカプセル化することは、少なくとも一部が包埋された又は少なくとも一部が埋め込まれた接触部を形成することを含んでもよい。
【0022】
第1から第3の態様のデバイスのそれぞれにおいて、第1及び第2接触部はそれぞれ導通接触部でもよく、金属接触部でもよい。導通接触部は金属窒化物半導体材料よりもずっと低い抵抗率を有してもよく、例えば、接触部の抵抗率は金属窒化物半導体材料の抵抗率よりも1、2、3、4、5、6、7、8桁以上低くてもよい。
【0023】
第1から第3の態様のデバイスのそれぞれにおいて、デバイスに用いる材料の内部バンドギャップ(直接又は間接バンドギャップのいずれか)に対応する波長又はその近くでのデバイスのフォトルミネセンスは、他波長におけるデバイスのフォトルミネセンスを超えてもよい。他波長はデバイス内部の欠陥からのフォトルミネセンスに対応する場合がある。例えば、金属窒化物半導体(例えば、GaN又は本願明細書に記載の類似の半導体材料)に対して、バンドギャップに対応する波長は、約300〜500nm、あるいは約300〜500、300〜450、320〜550、320〜500、320〜450、340〜450、360〜450、360〜420、360〜400nmの範囲でもよく、約300、310、320、330、340、350、360、370、380、390、400、410、420、430、440、又は約450nmでもよく、この波長のフォトルミネセンスは約450〜800nmの波長範囲の欠陥関連フォトルミネセンスの最大強度を超えてもよい。バンドギャップ波長のフォトルミネセンス強度は、他波長におけるフォトルミネセンスの強度を少なくとも0.5、1、1.5、2倍又はこれ以上超えてもよい。
【0024】
第4の態様によれば、
最初に少なくとも1つの接触部を基板上に形成するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1部分をマスクするステップと、
第1層内に第1接触部を包埋するためにデバイス領域近傍において第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2層を形成するステップと、
第2層上に第2接触部を形成するステップと、
マスクを除去して第1接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、包埋接触部を有する半導体を形成する方法が提供される。
【0025】
第4の態様の構成によれば、
最初に少なくとも1つの接触部を基板上に形成するステップと、
少なくとも1つのデバイス領域を露出するために第1接触部をマスクするステップと、
第1層内に第1接触部を埋め込むためにデバイス領域近傍において第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2層を形成するステップと、
第1層上に第2接触部を形成するステップと、
マスクを除去して第1接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、埋め込み接触部を有する半導体を形成する方法が提供される。
【0026】
さらに第4の態様の構成によれば、
少なくとも1つの第1導通接触部を含んでなる基板を提供するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1部分をマスクするステップと、
第1接触部を第1層内に包埋又は埋め込むためにデバイス領域内の第1接触部の第2の部分の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第1層上に第2導通接触部を形成するステップと、
マスクを除去することにより第1接触部の第1の部分を露出するステップとを含んでなる、埋め込み又は包埋した接触部を有する半導体を形成する方法が提供される。
【0027】
第1及び第2接触部はそれぞれ第1及び第2の導通接触部でもよく、それぞれ第1及び第2金属接触部でもよい。第1の導通接触部及び第2の導通接触部は金属接触部でもよい。
【0028】
第5の態様によれば、
少なくとも1つの第1接触部を含んでなる基板を提供するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1部分をマスクするステップと、
第1接触部を第1層内に包埋するためにデバイス領域内の第1接触部の第2の部分の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2接触部を形成するステップと、
マスクを除去することにより第1接触部の第1の部分を露出するステップとを含んでなる、包埋接触半導体窒化物デバイスを形成する方法が提供される。
【0029】
第5の態様の構成によれば、
最初に少なくとも1つの導通接触部を形成するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1の部分をマスクするステップと、
第1層内に第1接触部を埋め込むためにデバイス領域の第1接触部の第2の部分の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップと、
マスクを除去して第1接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、包埋接触半導体窒化物デバイスを形成する方法が提供される。
【0030】
第5の態様の構成によれば、
少なくとも1つの導通接触部を含んでなる基板を提供するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1の部分をマスクするステップと、
第1層の第1接触部を埋め込み又は包埋するためにデバイス領域の第1接触部の第2の部分の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップと、
マスクを除去して第1接触部の第1の部分を露出するステップとを含んでなる、埋め込み又は包埋半導体窒化物デバイスを形成する方法が提供される。
【0031】
第1及び第2接触部はそれぞれ第1及び第2の導通接触部でもよく、それぞれ第1及び第2の金属接触部でもよい。第1の導通接触部及び第2の導通接触部は金属接触部でもよい。
【0032】
第6の態様によれば、
少なくとも1つの第1の導通接触部を含んでなる基板を提供するステップと、
第1層内に第1接触部を包埋するために第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップとを含んでなる、包埋導通半導体窒化物デバイスを形成する方法が提供される。
【0033】
第6の態様の構成によれば、
最初に少なくとも1つの導通接触部を基板上に形成するステップと、
第1層内に第1接触部を埋め込むために第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップとを含んでなる、埋め込み接触半導体窒化物デバイスを形成する方法が提供される。
【0034】
第6の態様の構成によれば、
少なくとも1つの第1の導通接触部を含んでなる基板を提供するステップと、
第1層内の第1接触部を包埋又は埋め込むために第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップとを含んでなる、包埋又は埋め込み接触半導体窒化物デバイスを形成する方法が提供される。
【0035】
第4から第6の態様のいずれか1つの本発明の方法は、デバイスの半導体層が800℃以下の温度又は約700℃以下の温度において他の構成で調製されるように実施してもよい。デバイスの半導体層は、約500℃〜800℃の範囲内、あるいは約500℃〜約700℃の範囲の1以上の温度で調製してもよい。
【0036】
第4から第6の態様のそれぞれの金属窒化物層は、例えば、GaN、AlGaN、InGaN、InAlN又は当業者が考慮しうる他材料の中から組み合わせたInGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN等の金属窒化物半導体材料から形成されてもよい。
【0037】
第4から第6の態様のそれぞれのデバイスにおいて、第1及び第2接触部はそれぞれ導通接触部でもよく、金属導体でもよい。第1の導通接触部及び第2の導通接触部は金属導体でもよい。導通接触部は金属窒化物半導体材料よりもずっと低い抵抗率を有してもよく、例えば、接触部の抵抗率は金属窒化物半導体材料の抵抗率よりも1、2、3、4、5、6、7、8桁以上低くてもよい。
【0038】
第4から第6の態様のそれぞれの方法は、およそ500℃〜800℃、又は約500℃〜700℃の範囲の温度で第1及び第2半導体窒化物層を形成するステップを含んでもよい。それぞれの方法は、断熱バッファ層又はドープバッファ層のいずれかでありうるバッファ層を蒸着するステップを適宜含んでもよい。ドープバッファ層は、n型又はp型のいずれでもよい。バッファ層は少なくとも1つの第1の金属接触部を形成するステップに先だって基板上に蒸着してもよく、第1接触部はバッファ層上に形成される。第1接触部は電気的接触部でもよい。第1接触部は第1層との電気抵抗接触部を形成してもよい。第1接触部は導通バッファ層との電気抵抗接触部を形成してもよい。第1接触部とバッファ層とを組み合わせて第1層との電気抵抗接触部を形成してもよい。電気抵抗接触部の形成において電気的導通があってもよい。少なくとも1つの第1の金属接触部の形成後に基板上にバッファ層を蒸着してもよく、この場合、第1接触部はバッファ層内に包埋される。バッファ層は直列抵抗を降下するバッファ層でもよい。バッファ層はアクティブ半導体バッファ層でもよく、アクティブ半導体又は窒化物層でもよい。ZnO又は他の適切な材料からバッファ層を形成してもよい。第1から第6の態様のそれぞれにおいて、接合層はデバイスの第1及び第2層の両者と電気的導通にある。
【0039】
本発明は本発明の方法により得られるデバイスも含む。本発明の方法により形成されるデバイスも本発明の範囲にある。
【0040】
第1層は第1の半導体層でもよく、第1の金属窒化物半導体層でもよい。第1の金属窒化物半導体層はn型又はp型のいずれでもよい。接合は二重ヘテロ構造接合でもよい。二重ヘテロ構造接合はInGaN又はAlGaN金属窒化物から形成してもよい。接合は単一又は多量子ウェル接合でもよく、何らかの他の様式の半導体接合でもよい。半導体層は窒素雰囲気下のリモートプラズマ処理法により形成してもよい。
【0041】
半導体デバイスの第1から第3の態様のそれぞれの構成又は第4から第6の態様の方法のいずれか1つのにおいて、接合層は第1又は第2の半導体層のいずれかの接合領域でもよい。同様に,第1及び第2の半導体層の一方又は両方は、独立して又はそれぞれ、適切な半導体又は材料にドープする領域により画定してもよい。
【0042】
本発明の半導体デバイスは、デバイスの半導体層が800℃以下の温度で、又は他の構成においては700℃以下の温度で形成されるように調製してもよい。これは約500℃から約700℃の範囲の1以上の温度で調製してもよい。
【0043】
半導体デバイスの第1から第3の態様のそれぞれの構成において、又は第4から第6の態様の方法のいずれか1つのにおいて、以下の特徴は単独又は2以上の特徴の任意の組み合わせで適用してもよい。
【0044】
第1接触部はバッファ層内に包埋してもよく、これは導通バッファ層でもよい。半導体デバイスの他の構成において、第1接触部をバッファ層の上部に設けてもよい。またさらなる構成において、第1接触部を第1層内に包埋してもよい。他の構成において、半導体デバイスは基板と第1層の中間にバッファ層を含んでもよい。第1接触部をバッファ層又は第1層内に包埋してもよい。第1接触部は電気的接触部でもよい。第1接触部は第1層との電気抵抗接触部を形成してもよい。第1接触部は導通バッファ層との電気抵抗接触部を形成してもよい。第1接触部とバッファ層とを組み合わせて第1層との電気抵抗接触部を形成してもよい。電気抵抗接触部の形成において電気的導通があってもよい。1以上のバッファ層があってもよく、例えば2、3、4又は5又はこれ以上のバッファ層があってもよい。バッファ層はアクティブ半導体バッファ層でもよく、アクティブ半導体又は窒化物層でもよい。ZnO又は他の適切な材料からバッファ層を形成してもよい。バッファ層は直列抵抗を降下するバッファ層であってもよい。
【0045】
第1層はn型半導体層でもよく、第2層はp型半導体層でもよい。他の構成において、第1層はp型半導体層でもよく、第2層はn型半導体層でもよい。第1及び第2層はそれぞれ低ドープでもよく、それぞれ高ドープでもよい。他の構成において、第1層を低ドープとして第2層を高ドープとしてもよく、あるいは第1層を高ドープとして第2層を低ドープとしてもよい。第1及び第2層のいずれかが低ドープから高ドープ又はこの逆にドープが変化する階段状又は傾斜状の領域を含んでもよい。n型層は富ガリウム窒化物層でもよく、シリコンでドープした窒化物層でもよい。p−が多層はマグネシウムでドープした窒化物層でもよく、マグネシウムでドープしたガリウム窒化物層でもよい。あるいはp型層をベリリウム又は亜鉛でドープした窒化物層としてもよい。
【0046】
第1及び/又は第2層は、1×1018cm−3〜1×1019cm−3の間でもよく、1×1016cm−3〜1×1021cm−3の間、1×1017cm−3〜1×1020cm−3の間、5×1017cm−3〜1×1020cm−3の間、1×1018cm−3〜1×1020cm−3の間、1×1018cm−3〜5×1019cm−3の間、5×1018cm−3〜5×1019cm−3の間、2×1018cm−3〜1×1019cm−3の間、又は5×1018cm−3〜1×1019cm−3の範囲のドーピング濃度でもよい。ドーピング濃度は、およそ1×1016cm−3、5×1016cm−3、1×1017cm−3、5×1017cm−3、8×1017cm−3、1×1018cm−3、2×1018cm−3、3×1018cm−3、4×1018cm−3、5×1018cm−3、6×1018cm−3、7×1018cm−3、8×1018cm−3、9×1018cm−3、1×1019cm−3、1×1019cm−3、2×1019cm−3、5×1019cm−3又は1×1020cm−3でもよい。第1層は、第1接触部の近傍でより高濃度にドープしてもよい。
【0047】
半導体デバイスは金属窒化物半導体デバイスでもよい。第1及び第2層はIII−V属半導体材料から形成されてもよい。第1及び第2層は金属窒化物層から形成されてもよい。金属窒化物は窒化ガリウム(GaN)でもよい。他の構成において、第1及び第2層をアルミニウムGan(AlGaN)、インジウムGaN(InGaN)、InGaAlN又はInAlNで形成してもよい。さらなる構成において、第1及び第2層は、例えばInGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN又はこれらの他の組み合わせの異種半導体材料から形成されてもよい。さらなる構成において、接合にはInGaN量子ウェル又は層、あるいはGaN又はAlGaNバリア間に挟まれた複数の層を用いてもよい。半導体デバイスは、例えば多様な形態のバイポーラ接合トランジスタ、電界効果トランジスタ等の半導体トランジスタを形成してもよい。半導体デバイスは、例えば発光ダイオード等の発光デバイス、レーザーダイオード等のレーザーデバイス(エッジ発光レーザーダイオード又は垂直キャビティ表面発光レーザーVCSEL、あるいは他の様式のレーザーダイオード)を形成してもよく、InGaN/GaNレーザーダイオードであってもよい。発光デバイスは約300〜600nmの波長範囲の光を発光してもよい。発光デバイスはGaN青色LED、GaN系青色LED、GaN系青色レーザーダイオード、又はGaN青色レーザーダイオードでもよい。半導体デバイスは、例えば多様な形態のフォトダイオード、フォトトランジスタ、電荷結合デバイス、太陽電池又はソーラーブラインド検出器等の光検出デバイスを形成してもよい。光検出デバイスは約350〜700nmの波長範囲の光を検出してもよい。
【0048】
第1接触部はn型接触部でもよく、第2接触部はp型接触部でもよい。他の構成において、第1接触部はp型接触部でもよく、第2接触部はn型接触部でもよい。
【0049】
第1及び第2接触部の間隔は約10nmから10000nmの範囲でもよい。あるいは、第1及び第2接触部の間隔は、10〜5000nm、10〜1000nm、10〜900nm、10〜800nm、10〜700nm、10〜600nm、10〜500nm、10〜400nm、10〜350nm、10〜300nm、10〜250nm、10〜200nm、10〜150nm、10〜100nm、10〜50nm、50〜10000nm、50〜5000nm、50〜1000nm、50〜750nm、50〜500nm、50〜300nm、100〜10000nm、100〜5000nm、100〜1000nm、100〜750nm、100〜600nm、100〜500nm、100〜450nm、100〜300nm、100〜350nm、100〜300nm、100〜250nm、100〜200nm、100〜150nm、200〜10000nm、200〜5000nm、200〜1000nm、200〜750nm、200〜600nm、200〜500nm、200〜450nm、200〜300nm、200〜350nm、200〜300nm、200〜250nm、400〜10000nm、400〜5000nm、400〜1000nm、400〜750nm、400〜600nm、400〜500nm、400〜450nm、1000〜10000nm、1000〜7nm、500nm、1000〜5000nm、1000〜2nm、500nm、1000〜2000nm、2nm、500〜10000nm、又は5000〜10000nmでもよく、第1及び第2接触部の間隔は約10nm、50nm、100nm、150nm、200nm、250nm、300nm、350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm、750nm、800nm、900nm、1000nm、1500nm、2000nm、2500nm、3000nm、3500nm、4000nm、4500nm、5000nm、6000nm、7000nm、8000nm、9000nm、又は10000nmでもよい。
【0050】
第1接触部(すなわちn型又はp型構成いずれの埋め込み接触部とも)に近接する層の直列抵抗は5オーム以下でもよく、約0.00001〜5オームの範囲でもよい。あるいは直列抵抗は約0.0001〜2、0.0001〜1、0.0001〜0.1、0.0001〜0.01、0.0001〜0.001、0.001〜5、0.001〜2、0.001〜1、0.001〜0.1、0.001〜0.01、0.01〜5、0.01〜2、0.01〜1、0.01〜0.1、0.1〜5、0.1〜2、0.1〜1オームの範囲でもよく、約0.0001、0.0005、0.001、0.002、0.003、0.004、0.005、0.006、0.007、0.008、0.009、0.01、0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2又は約5オームでもよい。
【0051】
基板はサファイア、例えばボロシリケート、シリカガラス等のガラス、石英、ZnO、シリコンカーバイド、シリコン又は他の適切な基板でもよい。
【0052】
半導体デバイスはデバイス内に包埋され第1接触部から間隔を空けた少なくとも1つの追加の第1接触部を含んでもよいあるいは、半導体デバイスはデバイスに包埋される複数の追加の第1接触部を含んでもよい。第1接触部と、近接する追加の第1接触部との間隔は、約50μm〜1000μmの範囲内でもよく、あるいは約50〜750、50〜500、50〜450、50〜400、50〜350、50〜300、50〜250、50〜200、50〜150、50〜100、100〜1000、100〜750、100〜500、100〜450、100〜400、100〜350、100〜300、100〜250、100〜200、100〜150、250〜500、250〜450、250〜400、250〜350、又は250〜300μmの範囲でもよく、この間隔は約50、75、100、125、150、175、200、225、250、275、300、325、350、375、400、450、500、600、700、800、900、又は1000μmでもよい。
【0053】
接合領域は単一のp−n、n−p、p−n−p、n−p−n接合を含んでもよく、他の構成において接合領域は二重ヘテロ構造接合でもよく、単一の量子ウェル接合でもよく、複数量子ウェル接合でもよい。接合領域は、2、3、4、5、6、7、8、9、10又はこれ以上の量子ウェルを内部に含有する複数量子ウェル接合を含んでもよい。1以上の接合領域があってもよく、例えば、2、3、4、5、6、7、8、9、10又はこれ以上の接合領域があってもよい。接合領域は、当業者が考慮するであろう欠乏領域又は欠乏帯を有するデバイスの領域を含んでもよく、デバイス内に1、2、3〜8又はこれ以上の層を含んでもよく、これらの層は、1以上の半導体層、金属窒化物半導体層、バッファ層、又は導通バッファ層から選ばれてもよい。半導体デバイス及び/又は接合領域の1以上の層は半導体又は材料のドープ領域でもよく、例えば半導体又は材料へのドーパントの拡散により、又は当業者が考慮する他の適切な方法により半導体又は材料をドープして形成するものでもよい。あるいは接合領域は、半導体又は材料上に、及び/又はドープした半導体又は材料上に、1以上の半導体層を蒸着又は形成することにより形成してもよい。
【0054】
電気的相互接続、及び上述のように電気的導通状態にあることは、第1及び第2接触部が、相互には直接の電気的接触が妨げられることに対して、デバイスの接合層を介して間接的に電気的接触状態にあることを含む。
【0055】
第1接触部は、付随する電気的接触部を容易に形成するために半導体又はデバイスから遠方に延長してもよい。基板、バッファ層、第1層又はこれらの組み合わせは、延長した第1接触部を支持するために半導体又はデバイスから遠方に延長してもよい。例えば、包埋又は埋め込み接触部の部分は、ここへの電気的接触を可能にするために露出してもよく、包埋又は埋め込み接触部(又はその部分)は、ここへの電気的接触を可能にするために包埋又は埋め込まれる範囲内の層を超えて延長してもよい。
【発明を実施するための最良の形態】
【0056】
本願明細書において、包埋/埋め込み接触部を有する金属窒化物半導体又はデバイスを開示する。当該デバイスの利点は、デバイスの電気的接触部間の直列抵抗を顕著に低減し、これにより動作効率を向上し、デバイスの発熱を低下することを含む。さらに、金属窒化物半導体デバイスの包埋接触部は、埋め込み接触部の一部分が自由に蒸着し続けることが可能であれば、当該デバイスを製造するための光リソグラフィの必要性が消滅しうることを含む。接触部表面への蒸着を排除するためにマスクを用いうる。電流、電圧、及び放熱等の他の動作上の制約に依存して、より広範な領域のデバイス製作が可能でありうる。
【0057】
図面の図2においては金属窒化物半導体デバイス100を3次元的に示し、図3においては図2の点線A−Aに沿った断面を示す。半導体デバイスは、基板102、第1接触部104、導通バッファ層106、導通バッファ層106上に蒸着したドープ半導体材料の第1層108、第1層108上に蒸着した半導体接合領域110、接合領域110上に蒸着したドープ半導体材料の第2層112(第2層112は第1層108と逆の半導体ドープ極性を有する)、第2接触部114を含んでなり、第2接触部114は第2層112と電気的に導通し、第1接触部104は基板102と接合領域110との間で半導体デバイス100に包埋される。図示の具体的な構成において、第1接触部はバッファ層102内に包埋されるが、第1接触部104がバッファ層102の上部に置かれてもよい構成もある。またさらなる構成において、第2接触部は半導体材料106の第1層内に包埋されてもよい。
【0058】
第1層106をn型半導体層とし、第2層112をp型半導体としてもよい。他の構成において、第1層106をp型半導体層とし、第2層112をn型半導体としてもよい。第1及び第2層はそれぞれ低ドープでもよく、それぞれ高ドープでもよい。他の構成において、第1層を低ドープとして第2層を高ドープとしてもよく、あるいは第1層を高ドープとして第2層を低ドープとしてもよい。第1及び第2層のいずれかが低ドープから高ドープ又はこの逆にドープが変化する階段状又は傾斜状の領域を含んでもよい。第1層は、第1接触部に近接してより高ドープとしてもよい。第1層は1×1018cm−3〜1×1019cm−3の範囲のドープ濃度を有してもよく、ドープ濃度は1×1016cm−3〜1×1021cm−3、1×1017cm−3〜1×1020cm−3、5×1017cm−3〜1×1020cm−3、1×1018cm−3〜1×1020cm−3、1×1018cm−3〜5×1019cm−3、5×1018cm−3〜5×1019cm−3、2×1018cm−3〜1×1019cm−3、又は5×1018cm−3〜1×1019cm−3の範囲でもよい。ドープ濃度は約1×1016cm−3、5×1016cm−3、1×1017cm−3、5×1017cm−3、8×1017cm−3、1×1018cm−3、2×1018cm−3、3×1018cm−3、4×1018cm−3、5×1018cm−3、6×1018cm−3、7×1018cm−3、8×1018cm−3、9×1018cm−3、1×1019cm−3、1×1019cm−3、2×1019cm−3、5×1019cm−3又は1×1020cm−3でもよい。
【0059】
半導体デバイス100は金属窒化物半導体でもよい。第1及び第2層108、112は、窒化ガリウム(GaN)等のIII〜V族金属窒化物半導体材料から形成される。他の構成において、第1及び第2層108、112は、アルミニウムGaN(AlGaN)、インジウムGaN(InGaN)、InGaAlN又はInAlNで形成される。さらなる構成において、第1及び第2層108、112は、例えばInGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN又はこれらの組み合わる異なる半導体材料から形成される。
【0060】
図2及び3の接合110は、n−又はp型半導体材料(例えばいずれかのAlGaN)の第1接合層116、例えばInGaN等の中間層118、及び一般的なヘテロ構造接合に従って第1接合層と逆の極性(すなわち、それぞれp−又はn型)にドープした第2接合層を含んでなる二重ヘテロ構造接合として示す。他の構成において、半導体デバイスは単一でも複数量子ウェルデバイスでもよい。図4(同じ要素は同じ参照数字で示す)に、包埋接触部を有し、接合領域210が2量子ウェル構造を含む金属窒化物半導体デバイスの構成例を示す。接合バッファ層202及び208並びに量子ウェル層204及び206は、InGaN又はAlGaNから形成されるn型又はp型ドープ材料から形成されてもよく、中間層210、212及び214は通常の多量子ウェル構造に従って例えばGaN又はAlGaNで形成されるウェル構造のバリアを形成する。中間層210、212及び214は、接合層106又は112のいずれかに要求されるものと実質的に同様のバンドギャップを有してもよく、又はこのバンドギャップはウェル層204及び206のバンドギャップよりも十分に大きければ異なっていてもよい。他の構成において半導体デバイスは必要であれば3、4、5又はこれ以上の量子ウェル層を有してもよい。
【0061】
第1接触部104はn型接触部でもよく、第2接触部はp型接触部でもよい。他の構成において、第1接触部104はp型接触部でもよく、第2接触部はn型接触部でもよい。
【0062】
第1接触部104と第2接触部114との距離は約10nm〜10000nmの範囲でもよい。あるいは第1接触部と第2接触部との距離は、10nm〜5000nm、10nm〜1000nm、10nm〜900nm、10nm〜800nm、10nm〜700nm、10nm〜600nm、10nm〜500nm、10nm〜400nm、10nm〜350nm、10nm〜300nm、10nm〜250nm、10nm〜200nm、10nm〜150nm、10nm〜100nm、10nm〜50nm、50nm〜10000nm、50nm〜5000nm、50nm〜1000nm、50nm〜750nm、50nm〜500nm、50nm〜300nm、100nm〜10000nm、100nm〜5000nm、100nm〜1000nm、100nm〜750nm、100nm〜600nm、100nm〜500nm、100nm〜450nm、100nm〜300nm、100nm〜350nm、100nm〜300nm、100nm〜250nm、100nm〜200nm、100nm〜150nm、1000nm〜10000nm、1000nm〜7、500nm、1000nm〜5000nm、1000nm〜2、500nm、1000nm〜2000nm、2、500nm〜10000nm、又は5000nm〜10000nmでもよく、第1接触部と第2接触部との距離は約10nmでもよく、50、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、900、1000、1500、2000、2500、3000、3500、4000、4500、5000、6000、7000、8000、9000、又は10000nmでもよい。
【0063】
半導体デバイスはデバイス内に包埋され第1接触部から間隔を空けた少なくとも1つの追加の第1接触部を含んでもよい。第1接触部と追加の第1接触部との間隔は、約50μm〜1000μmの範囲でもよく、あるいは約50μm〜750μm、50μm〜500μm、50μm〜450μm、50μm〜400μm、50μm〜350μm、50μm〜300μm、50μm〜250μm、50μm〜200μm、50μm〜150μm、50μm〜100μm、100μm〜1000μm、100μm〜750μm、100μm〜500μm、100μm〜450μm、100μm〜400μm、100μm〜350μm、100μm〜300μm、100μm〜250μm、100μm〜200μm、100μm〜150μm、250μm〜500μm、250μm〜450μm、250μm〜400μm、250μm〜350μm、又は250μm〜300μmの範囲でもよく、間隔は約50、75、100、125、150、175、200、225、250、275、300、325、350、375、400、450、500、600、700、800、900、又は1000μmでもよい。
【0064】
図2に示すように、第1接触部104はバッファ層106及び半導体デバイス層108から112へ延長し、これらとの電気的接触を容易に形成する。第1接触部104は、例えば図5(同じ要素は同じ参照数字で示す)に示す他の構成において、いずれかの第1層内に形成されてもよく、デバイスとの電気的接触を強化するために接触部104に隣接する高ドープ半導体材料302の領域を含んでもよい。基板、バッファ層、第1層又はこれらの組み合わせは、必要であれば図2に示すように延長した第1接触部を支持するために半導体デバイスを超えて延長してもよい。
【0065】
図6に、基板402、基板上に蒸着した第21金属窒化物層404、第1金属窒化物薄膜404上に形成される少なくとも1つの第1接触部406、第1接触部406の少なくとも1つの部分をカプセル化する第1金属窒化物薄膜404上に形成される第2金属窒化物層408、第2金属窒化物層408上に蒸着した半導体接合領域410、接合領域410上に蒸着した第3金属窒化物層412を含んでなり、第3金属窒化物層412は第1及び第2金属窒化物層402、408のそれぞれと逆の極性にドープした半導体を有し、第2接触部414は第3金属窒化物層412と電気的に導通する、包埋/埋め込み接触部を有する金属窒化物半導体デバイスのさらなる構成を示す。図3に関し、図6に、n−又はp型半導体材料(例えばいずれかのAlGaN等)の第1接合層416、例えばInGaN等の中間層418、及び他の接合アーキテクチャもさらなる構成において可能ではあるが、通常のヘテロ構造接合に従って第1接合層と逆極性(すなわち、それぞれp−又はn型)にドープした第2接合層420を有する二重ヘテロ構造接合を示す。
【0066】
上述の包埋金属接触部を有する半導体デバイス構造の直列抵抗は、図1に示したようなメサ構造半導体デバイスよりも顕著に小さい。例えば、n−接触部がLEDメサ構造の一側面に沿うのみである場合において、n−拡散層の抵抗Rは次式で与えられる。
【数1】
【0067】
式中、ρsnはn型層の薄膜抵抗率、Lspはn−層の拡散長、λはn−接触部とメサ構造との距離、Lは正方メサ構造の幅である。式(1)の変数に典型的な値を入れると(例えばChakrabortyら、IEEE Transactions of Electron Devices、第54巻、5号、2007年)、典型的なメサ構造デバイスの抵抗は約13オームである。これに対して、n−接触部が上部p−接触部の下方に直接ある構造において、埋め込み接触デバイス(例えば図2に示すものと同様)の等価抵抗Rbcはおよそ次のようになる。
【数2】
【0068】
従って、埋め込み接触窒化物デバイスは、直列抵抗改善に基づくデバイス効率のみによっても、その利点は明白と言える。特定のデバイスの実際の直列抵抗は使用する接触部及び層の厚さや抵抗率等の要因に強く依存することは、当業者であれば言えることに注意されたい。例えば、AlGaNの存在により直列抵抗がかなり追加される等、使用する接合層にも依存する。従って、任意の作製された埋め込み接触窒化物半導体デバイスの実際の直列抵抗は顕著に(例えば、0.0001〜5オームの範囲内で)変化しうるが、実際の直列抵抗における現存デバイスからの改善はいずれも電力変換効率及びデバイスの総合的効率に関して顕著な利点を有すると言える。
【0069】
さらなる態様において、金属窒化物層及び包埋接触部を有する半導体デバイスを形成する方法も提供する。図7から図9に、図2から図6の形式の包埋接触部を有する半導体デバイスを形成する方法を例示する。それぞれの場合において、基板はサファイア、ホウケイ酸ガラス又はシリカガラス等のガラス、石英、ZnO、シリコンカーバイド、シリコン又はサファイアでもよく、ガラスにおいては過塩素酸又は水酸化アンモニウムを用いる洗浄、シリコン基板には塩酸洗浄、ZnO基板は水酸化物層を飛ばすために加熱、サファイア基板にはリン酸洗浄等、当業者が考慮する通常の様式で最初に清浄化してもよい。基板は、蒸着又はその上に蒸着したバッファ層を含んでもよい。
【0070】
本願明細書に記載の金属窒化物層(特にGaN層)を有する半導体デバイス及び埋め込み接触部の形成は、窒素雰囲気内のトリメチルガリウムの熱分解によるリモートプラズマ化学気相成長(RPECVD)源を用いて作成され、プラズマ下流にある窒素励起種は約500〜800℃の範囲の温度でガリウムと結合してGaNを生成する。埋め込み接触半導体又はデバイスを作製するための従来技術は、典型的には約1000〜1100℃の温度で発生するMOCVD技法を用いる。本発明に係るリモートプラズマ作製技法の顕著な利点は、特許出願明細PCT/AU2003/000598及びPCT/AU2005/001483により詳細が記載され、これらの内容は相互参照により全体を本願明細書に取り入れるものとし、包埋金属接触部は500〜800℃の動作温度では分解しないこと(金属接触部は約1000℃以上の温度では蒸発するか又は液溜まりを形成する場合がある)、及びアンモニア(これは後続の作製ステップ中に包埋金属接触部を腐食分解する場合がある)よりもむしろ窒素雰囲気下で作製が実施されることである。RPECVD法においては、反応容器から遠隔配置されて窒素プラズマが生成され、プラズマ内に生成した準安定活性中性窒素種が輸送されて基板上に投射され、これにより1以上の前駆体と相互作用して、基板上にIII族金属窒化物薄膜を形成する。活性種の運動エネルギーはこの時点では極めて小さい(熱エネルギーのみ)が、活性種のポテンシャルエネルギーは6〜12eVの範囲でありうる。反応してIII族金属窒化物を形成すると、準安定活性中性種のポテンシャルエネルギーは他のエネルギー(運動、熱、他)に変換される。準安定活性中性窒素種は、分子状窒素の準安定種[N2*]でありうる。活性中性窒素種は典型的には窒素種がプラズマから獲得するモーメント及び/又は運動エネルギーを介して得られる。活性中性窒素種は好適には6eV〜9eVの範囲のポテンシャルエネルギーを有し、これは準安定分子状窒素種のポテンシャルエネルギーでありうる。活性中性窒素種はIII族金属前駆体と反応してIII族金属窒素半導体材料を基板上に形成しうる。原子状窒素はIII族金属有機前駆体種と反応してIII族金属有機窒化物半導体材料を基板上に形成しうる。
【0071】
プラズマが好適に生成される窒素は高純度窒素であり、すなわち不純物レベルは約10ppb未満(w/w、v/v又はモル/モル)、又は約9、8、7、6、5、4、3、2、1、0.5、0.2、0.1、0.05又は0.01ppb未満である。窒素プラズマ中に生成される活性中性窒素種は、ガリウム窒化物の結合エネルギー未満又はこれとほぼ等しい平均エネルギーを有しうる。1種以上の活性中性窒素種生成されうる。活性中性窒素種又はこの種の1つは励起分子状窒素であり、準安定活性中性窒素種でありうる。安定的に活性化された窒素種はN2*(A3Σu+)であり、約6eVのエネルギーを有する。他の適切な活性窒素種はN2*(B3Πg)及びN2*(a1Πg)であり、それぞれ約7.5eV及び5.8eVのエネルギーを有する。これらの反応中性種の利点は、相対的に運動エネルギーが低いために、運動衝撃よりもポテンシャルエネルギー励起を介して基板表面に作用することで、成長している薄膜表面に生じるダメージがより小さいということである。
【0072】
原子状窒素も準安定であり、プラズマ中にしばしば生成し(通常は少量)、約11.5eVのエネルギーレベルを有する。原子状窒素種は高いポテンシャルエネルギーを有する傾向があり、他のエネルギーに変換されると(すなわち、GaN生成反応の際に)そのエネルギーは運動エネルギーに変換され、基板及び成長中の半導体薄膜にダメージを発生しうるため、好適には除かれる。本発明の方法は好適にはMBE(分子ビームエピタキシー)であり、後半のプロセスにおいては比較的高圧を用いることにより高エネルギー種の生産調節は困難になる。対照的に本発明においては低圧(一般的に約0.1〜5Torr)が用いられ、高エネルギー種の制御向上が可能になり、これにより薄膜ダメージは低減する。
【0073】
金属接触部上の半導体III族金属窒化物デバイスは、REPCVD法を用いて適切な基板(例えば、サファイア、ガラス、石英等)上に成長させてもよい。金属接触部は、ニッケル、クロム、プラチナ、タングステン、又はモリブデンの1つ以上、上記金属の任意の1以上の合金、又は金属窒化物半導体材料と比較して良好な導電率を有して成長温度(約600〜700℃)よりも融点の高い任意の他の適切な金属から選択してもよい。例えば金属接触部にはニクロムを用いてもよく、これはGaN(又は他のIII族金属窒化物半導体材料)と比較して良好な導電率を有し、高温に耐えうるニッケルとクロムの合金である。79%ニッケル及び21%クロムを含んでなるニクロム合金の導電性は抵抗率として約1.075×10−6Ω・mであり、これはGaN(〜0.001Ω・cm)よりも何桁も高い導電性である。
【0074】
例示的な構成において、以下の方法により、1以上の導通接触部(例えばニクロム又は他の適切な金属又は金属合金で形成される金属接触部等)を含んでなる基板上に二重ヘテロ構造デバイスを成長させてもよい。導通接触部は当業に公知の適切な蒸着方法により基板上に形成してもよく、導通接触部の蒸着に先立って基板をパターン化し、適切な構造の金属接触部又は接触部を形成してもよい。当業者であれば、導通接触部上に導通バッファ層を適宜形成してもよいことを考慮するであろう。
【0075】
第1の金属窒化物(例えば、窒化ガリウムGaN)は、約500℃〜約700℃の範囲の温度で、約0.5時間〜24時間の時間に、導通接触部上に成長させてもよい。あるいは反応容器温度は約500〜650、500〜600、500〜580、500〜560、500〜540、520〜700、520〜650、520〜600、520〜580、530〜560、535〜555、540〜550又は540〜545℃の範囲でもよく、約535、538、540、541、542、543、544、545、546、547、548、549、550、553、555、560、570、580、590、600、625、650、675又は約700℃でもよい。あるいは第1層の成長時間は、層の所望の厚さに依存して約0.5〜18、0.5〜120.5〜10、0.5〜8.0.5〜7、0.5〜6、0.5〜5、0.5〜4、0.5〜3、0.5〜2.5、0.5〜2、0.5〜1、2〜24、2〜18、2〜12、2〜10、2〜8、2〜6、2〜5、2〜4、2〜3、3〜5、3.5〜4.5又は3.8〜4.2時間の範囲でもよく2、2.5、3、3.5、4、4.5、5、5.5又は約6時間でもよい。接触部の上に形成される(金属窒化物半導体層内の接触部を包埋又は埋め込むため)この層は、窒素豊富条件で成長させてもよい。しかしながら、このような窒素豊富条件下においては、量的関係において低窒素薄膜を生じうる高エネルギー窒素活性種による薄膜へのダメージを最小化するための注意が必要となりうる。
【0076】
金属窒化物層はn型又はp型のいずれでもよい(以下の説明はn型層を仮定するが、第1層をp型層として以下の記載の必要箇所は変更して適用してもよい)。第1層の成長のための反応容器圧力は0.01Torr〜5Torrの範囲、あるいは約0.01〜4、0.01〜3、0.01〜2、0.01〜1、0.01〜0.5、0.1〜5、0.1〜4、0.1〜3、0.1〜2、0.1〜1、0.1〜0.5、1−5、1〜4、1〜3、1〜2、1〜1.5、0.5〜2、0.5〜1.8、0.5〜1.6、0.5〜1.5、0.5〜1.4、0.5〜1.3、0.5〜1.2、0.5〜1.1、0.5〜1、0.7〜1.8、0.7〜1.6、0.7〜1.5、0.7〜1.4、0.7〜1.3、0.7〜1.2、0.7〜1.1、0.7〜1、0.8〜1.8、0.8〜1.6、0.8〜1.5、0.8〜1.4、0.8〜1.3、0.8〜1.2、0.8〜1.1、0.8〜1、0.9〜1.8、0.9〜1.6、0.9〜1.5、0.9〜1.4、0.9〜1.3、0.9〜1.2、0.9〜1.1、0.9〜1、1〜1.8、1〜1.6、1〜1.5、1〜1.4、1〜1.3、1〜1.2、又は1〜1.1Torrの範囲でもよく、約0.5、0.6、0.7、0.8、0.9、1.0、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9Torr、又は約2Torrでもよい。
【0077】
第1層用の金属窒化物前駆体は、前駆体を通じる窒素流通により輸送されてもよい。例示的な前駆体は、
GaN成長のためのトリメチルガリウム(TMG);
AlN成長のためのトリメチルアルミニウム(TMAl);
InN成長のためのトリメチルインジウム(TMIn);
又は、AlGaN、InGaN及び/又はAlInGaN等の他の半導体材料成長のためのこれらの組み合わせである。当業者であれば、他のガリウム前駆体もまた用いてよいことを考慮するであろう。
【0078】
前駆体は成長期間中に所望の動作温度に保持されてもよく、典型的には「液体」原料の融点と沸点との間であり、TMGにおいてはこの温度は約−15.8℃〜55.7℃の範囲であり、TMAlにおいてはこの温度は約15.4℃〜126℃の範囲である。TMIn及びCp2Mg等の「固体」原料については、これらの融点と同程度の動作温度で用いてもよく、TMInにおいてはこの温度は約88℃以下(より典型的には、範囲内の蒸気圧データが利用可能であることから約0℃〜約50℃の範囲内)であり、Cp2Mg(p型ドーパントとして金属窒化物薄膜をマグネシウムドープするために用いられる)においてはこの温度は約176℃以下(又はより典型的には約0℃〜50℃の範囲内)である。当業者であれば、とりわけ酸素前駆体等、特に金属窒化物薄膜をドープするための他の前駆体もまた用いてよいことを考慮するであろう。
【0079】
必要に応じて他の前駆体材料も用いてよい。例えば、金属窒化物半導体のp型ドープは、材料内にマグネシウムを取り入れることにより達成してもよい。マグネシウム前駆体はCp2Mg前駆体から得てもよい。あるいは必要に応じて他の前駆体材料を用いてもよい。
【0080】
前駆体は、前駆体を通じるガスの流通により基板に輸送されてもよい。例えば、このガスは、特定の薄膜成長のため、基板に所望の前駆体濃度を得るために所望の流速で輸送される窒素ガスでもよい。ガス流速は、約5〜500sccm(標準立法センチメートル毎分)、又は約5〜450、5〜400、5〜350、5〜300、5〜250、5〜200、5t150、5〜100、5〜90、5〜80、5〜70、5〜60、5〜50、5〜40、5〜30、5〜20、5〜15、5〜10、10〜100、10〜90、10〜80、10〜70、10〜60、10〜50、10〜40、10〜30、10〜20、10〜15、15〜20、20〜90、20〜80、20〜70、20〜60、20〜50、20〜40、20〜30sccmの範囲でもよく、約5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、30、40、50、60、70、80、90又は100sccmでもよく、要求に従い、すなわち一般的に蒸着面積に比例して必要とされ、体積面積が広いほど大きな流速が必要である(例えば直径約60cmの蒸着領域には500sccm以上の流速が必要)。
【0081】
RPECVD反応容器のリモートプラズマは窒素プラズマでもよい。窒素は、要求に従って、基板表面に存在する活性中性窒素種の濃度を調節するような流速でRPECVD反応容器のプラズマチューブを通じて流通してもよい。プラズマチューブを介する窒素の流速は、要求に従い、約300〜1000sccmの範囲でもよく、約400〜800、400〜700、400〜600、400〜500、450〜700、450〜650、450〜600、450〜550、450〜500、500〜700、500〜650、500〜600、又は500〜550sccmの範囲でもよく、約300、400、450、500、550、600、650、700、800、900又は1000sccmでもよい。さらに、典型的には流速は体積面積に従ってスケールアップし、例えば直径約60cmの蒸着面積に対しては流速は30リットル/分(30000sccm)以下又はこれを超える。
【0082】
第2のより薄いn型金属窒化物層を第1層の上に形成してもよい。この層は化合物半導体材料(特にAlGaN、又はInGaN等)から形成されてもよい。第2層は第1層よりも低い温度で形成してもよい。第2層成長中の反応容器温度は約20℃〜約1100℃の範囲でもよく、さらに典型的には一般のRPECVDシステムにおいて約700℃以下の温度でもよい。あるいは反応容器温度は約20〜700、20〜650、20〜600、20〜550、20〜540、20〜530、20〜520、20〜510、20〜500、100〜700、100〜600100〜550、100〜525、100〜500、250〜700、250〜650、250〜600、250〜600、250〜550、250〜525、250〜500、400〜700、400〜650、400〜600、400〜550、400〜500、500〜700、500〜650、500〜600、500〜550、500℃〜540℃、505〜535、510〜530、515〜525又は515〜520℃の範囲でもよく、約500、505、508、509、510、512、513、514、515、516、517、518、519、520521、522、523、524、525、528、530、535又は540℃でもよい。第2層は約30分〜約3時間の期間にわたって成長させてもよく、あるいは要求に従って1分〜3時間、1分〜2時間、1分〜1時間、1〜30分、5分〜3時間、5分〜2時間、5分〜1時間、5〜30分、5〜25、5〜20、5〜15、10〜30、10〜25、10〜20、10〜15分でもよく、約0.5、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、40、50、60分でもよく、約1.5、2、2.5、3時間でもよい。
【0083】
第2層の成長中の反応容器圧力は第1層に対するよりも高くてもよく、約0.01Torr〜5Torrでもよく、あるいは0.01〜4、0.01〜3、0.01〜2、0.01〜1、0.01〜0.5、0.1〜5、0.1〜4、0.1〜3、0.1〜2、0.1〜1、0.1〜0.5、1−5、1〜4、1〜3、1〜2、1〜1.5、0.5〜2、2〜5、2〜4.5、2〜4、2〜3.5、2〜3、2.5〜4、2.5〜3.5、2.5〜3、2.8、−3.5、2.8〜3.2Torrの範囲でもよく、約2、2.5、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.7、3.8、4.0、4.5又は5Torrでもよい。
【0084】
反応容器温度は第1及び第2層の成長の間に(又は要求に従い任意の後続の層の間に)低下(又は上昇)させてもよい。この温度低下フェーズにおいて、リモート窒素プラズマ源のプラズマチューブを通じて窒素気流を維持してもよいが、プラズマが存在してはならない。このフェーズ中のプラズマチューブを通じた窒素気流は約400〜650sccmの範囲でもよく、あるいは450〜600又は500〜550sccmの範囲でもよく、約450、500、550、600又は650sccmでもよい。反応容器温度はデバイス内の次層の成長に対して要求に従ってこのフェーズ中に上昇(あるいは低下)してもよい。さらに、必要な流速は典型的には蒸着面積に従ってスケールアップし、このため流速は、例えば直径約60cmの蒸着領域に対しては30リットル毎分(30000sccm)以下又はこれよりも大きい。
【0085】
次いで第1のp型層を約500℃〜約700℃の温度範囲で約0.5分〜約3時間の間にn型層の上に蒸着してもよい。さらに第3層は化合物半導体材料でもよく、p型ドーパントを含んでもよい。あるいは反応容器温度は、500〜650、500〜600、500〜580、500〜560、500〜540、500〜250、500〜510、505〜535、510〜530、515〜525又は515〜520℃の範囲でもよく、約500、505、508、509、510、512、513、514、515、516、517、518、519、520521、522、523、524、525、528、530、535又は540℃でもよい。温度は第2層に対する温度とほぼ同じでもよい。圧力は第2層に対する圧力とほぼ同じでもよい。第3層は第2層よりも短い期間にわたって成長させてもよく、約2〜15分の範囲、あるいは3〜15、3〜10、3〜6、3〜5、4〜10、4〜6分でもよく、約2、3、4、5、6、7、8、9、10、12分、又は約15分でもよい。
【0086】
例えば単一量子ウェルデバイス、又は多量子ウェルデバイス等の代替接合様式を接合領域内に形成するために、当業者が考慮するであろう同様の条件下において、適宜、第1のp型層の上に1、2、3、4、5又はこれ以上の層を形成してもよい。接合領域は、単純なp−n、n−p、p−n−p、又はn−p−n接合を含んでもよく、あるいは他の構成において接合領域は単一量子ウェルデバイスでもよく、多量子ウェルデバイスでもよい。接合領域は内部に1、2、3、4、5、6、7、8、9、10又はこれ以上の量子ウェルを含有する多量子ウェルを含んでもよい。1以上の接合領域があってもよく、例えば、2、3、4、5、6、7、8、9、10又はこれ以上の接合領域があってもよい。
【0087】
第2のp−型層は第1のp−型層内で成長させてもよい。反応容器温度は約500℃〜約700℃、500〜650、500〜600、500〜580、500〜560、500〜540、505〜535、510〜530、515〜525又は515〜520℃の範囲でもよく、約500、505、508、509、510、512、513、514、515、516、517、518、519、520521、522、523、524、525、528、530、535又は540℃でもよい。反応容器圧力は約0.01〜5Torrでもよく、あるいは約0.01〜4、0.01〜3、0.01〜2、0.01〜1、0.01〜0.5、0.1〜5、0.1〜4、0.1〜3、0.1〜2、0.1〜1、0.1〜0.5、1−5、1〜4、1〜3、1〜2、1〜1.5、2〜5、2〜4.5、2〜4、2〜3.5、2〜3、2.5〜4、2.5〜3.5、2.5〜3、2.8、−3.5、2.8〜3.2Torrでもよく、約、2.5、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.7、3.8、4.0、4.5又は約5Torrでもよい。第2のp型層は約30秒〜約3時間の期間にわたって成長させてもよく、あるいは分〜3時間、1分〜2時間、1分〜1時間、1〜30分、5分〜3時間、5分〜2時間、5分〜1時間、5〜30分でもよく、あるいは5〜25、5〜20、5〜15、10〜30、10〜25、10〜20、10〜15分でもよく、約0.5、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、40、50、60分でもよく、約1.5、2、2.5又は3時間でもよい。第2のp型層は第2のn型層とほぼ同じ時間にわたって成長させてもよく、第2のn型層とほぼ同じ厚さに成長させてもよい。
【0088】
成長させた最終層は厚いp型金属窒化物層でもよく、その期間は約15分〜6時間、15分〜4時間、15分〜3時間、15分〜2時間、15分〜1時間、0.5〜6時間、0.5〜5、0.5〜4、0.5〜30.5〜2、0.5〜1、1〜6、1〜5、1〜4、1〜3、1〜2、2〜6時間、3〜5、3.5〜4.5又は3.8〜4.2時間にわたってもよく、約0.25(15分)、0.5(30分)、0.75(45分)、1、1.5、2、2.5、3、3.5、4、4.5、5、5.5又は約6時間でもよい。反応容器温度は第2のp型層の反応容器温度よりも高くてもよく、約500℃〜約700℃の範囲でもよく、あるいは00〜650、500〜600、500〜580、500〜560、500〜540、520〜700、520〜650、520〜600、520〜580、520℃〜560℃、500〜540、520〜700、520〜650、520〜600、520〜580、520℃〜560℃、525〜555、530〜550又は530〜545、530−540、530〜535℃でもよく、約520、525、530、531、532、533、534、535、536、537、538、539、540、542、544、546、548、550、553、555、560、570、58、600、625、650、675℃又は約700℃でもよい。
【0089】
当業者が考慮するように、層数の変更、各層の型(n−又はp型)、各層の成長時間、各層の前駆体及び/又はドーパントを変更することにより、他のデバイス構造(例えば、単一又は多量子ウェル接合又は何らかの他の様式の半導体接合)を成長させてもよい。
【0090】
図7に、第1金属接触部を図3に示したバッファ層内に包埋する半導体のためのプロセスを示す。第1金属接触部104(例えばn型GaN抵抗性金属接触部)は基板702上に蒸着(図9A及び9Bに図示)され、必要であればアニール(704)される。次いで、さらなるプロセス期間中に第1金属接触部をマスクするために、適宜、例えば機械的「シャドー型」マスク等のマスク層(図10A及び10Bの707)を塗布(706)してもよい。マスクは、対応する複数の半導体デバイスが形成される基板上の複数の領域(図10Aの709)を画定するために用いられ、これにより、構造物の必要な層が基板上に蒸着していくときに、第1金属接触部(図2に示すように)を露出してここに電気的接触が直ちに作られるよう、マスクを除去してもよい。次いで、バッファ層106(例えば、絶縁又はn型いずれかのZnO)を第1金属接触部上方に蒸着する(図11A及び11Bに図示)。再び、必要であれば金属のアニールを実施する。一般的に、接触部がデバイス層に覆われない状況、例えば包埋接触部の一部分が電気的接触(図2に図示)又は上方p−層接触部(例えば、図2の第2接触部114であるが、このような電気的又は抵抗性接触部の全てがアニールを必要とするわけではない)に対して被覆されない状況においては、アニールするステップ(GaNデバイスでは窒素雰囲気下で実施しなければならない)が必要であり、これは、デバイスの後続の層が積層する温度は通常の金属アニール温度と同様であり、後続の層の成長も接触部をアニールするよう作用するからである。同様に、アニールするプロセスは急速熱アニールプロセスであり、デバイスは急速に1〜10秒間(通常薬2〜5秒)アニール温度(通常400〜800℃)に昇温され、このアニール温度に約2〜20分(通常約5〜10分)維持された後、少なくとも最初は10秒間にわたって急冷されるが、本来これは当業者が考慮するであろう利用可能なアニール装置に依存して変化してもよい。
【0091】
次いで、第1半導体層108がバッファ層の上方に蒸着され(710)、続いてデバイスの作動層(例えば、InGaN層、InGaN/GaN多量子ウェル、又は単一量子ウェル)が蒸着される(712)。次いで、接合の上方に第2半導体層112が蒸着され(714)、第2半導体層上に第2金属接触部(例えば、p型GaN抵抗性金属接触部)が蒸着され(716)、必要であれば金属系がアニールされる(718)。二重放射効果として観測されるような、電子のデバイス接合領域の通過及び接合領域外側での再結合が生じないよう、適宜、中間ステップ712及び714において、例えばAlGaN p型層等の電子ブロック層を蒸着してもよい(718)。電子ブロック層は一般的に近接する接合領域及びドープした(すなわちn−又はp型)半導体層よりも大きなバンドギャップを有する材料であり、例えば、接合層とp型半導体層との間の電子ブロック層は、接合層とp型半導体層の間に追加のp型層(p−AlGaN等)を含んでなる。
【0092】
次いで、(使用する場合は)マスクを、基板102上に形成した複数のメサ様半導体デバイス100内に埋め込まれている(又は包埋されている)第1接触部(図12A及び12Bの104)から再度除去し、基板を切り出し(720)、図2に示すように複数の独立した半導体デバイス100とする。最終的に、第1及び第2金属接触部は、半導体デバイス動作の通常の様式で電気的に結合する(722)。
【0093】
第1金属接触部を適宜マスクするステップを実施しない場合、切り出しステップ後に得られる半導体デバイスには、これへの電気的接続を行うために直接露出した第1金属接触部がない。従って、全体を包埋された第1接触部に電気的又は抵抗性に接触可能とするには追加のプロセスを行わねばならないこのような追加プロセスは、第1接触部を露出するための半導体デバイス作製中のエッチングステップ、又は作製したデバイス全体を基板から取り出して露出したデバイス下面から第1接触部に直接接触するステップを含んでなる。作製したデバイス全体を基板から取り出すための技法はレーザー誘導リフト技法を含んでもよく、使用する基板の様式に特定した技法を含んでもよい。例えば、サファイア基板の場合は、半導体デバイス作製に先立ってZnO層を最初に形成してもよく、デバイス作製の完了時に当初のZnO層をエッチングにより除去して、作製したデバイスをサファイア基板から外し、第1金属接触部を後続の接触のために露出してもよい。
【0094】
このように接触部をマスクせずに半導体デバイスを形成し接触部全体を包埋する利点は、当業者であれば考慮するであろうが、薄膜成長システムにおいてはマスクとの協動は困難である可能性があり、適切な場合を除いては、露出領域のシャドーイング、マスク下に後続成長層の拡散を生じてマスク境界が不明瞭化する等の多くの問題を発生する可能性がある。従って、可能であればマスクするステップを除くことが有利な場合がある。
【0095】
図8に、図6のようにドープした半導体層内に形成された第1金属接触部を有する半導体デバイスを形成するための、図7と類似のプロセスを示し、図7のプロセスと同様のステップを同様の参照番号で示す。ステップ724において蒸着したバッファ層は、図7のステップ708のようなバッファ層(例えば、絶縁又はドープしたn−又はp型のZnO層)で代替してもよく、図6に示した金属窒化物層でもよい。あるいはまた、第1金属接触部が基板及び当該基板上に蒸着される第1のドープした半導体層(すなわち、前述した金属窒化物層)の上に直接配置され、第1半導体層内に第1接触部を包埋するように、バッファ層蒸着ステップ724の全体を省略してもよい。
【実施例】
【0096】
金属上ガリウム窒化物デバイスは上述のRPECVD法を用いてサファイア基板上に成長する。一実施形態において、5層を含んでなる二重ヘテロ構造デバイスを説明した。当該デバイスは、RPECVD成長反応容器内の配置に先立って基板表面上に蒸着したニクロム接触層を有するサファイア基板上に成長させた。ニクロムは高い電気抵抗を有して高温に耐えうるニッケル及びクロムの合金である
【0097】
n型GaN層は、約1.3Torrの反応容器圧力下、ニクロム層上に541℃で4時間成長させた。n型GaN層のための前駆体は、−10℃で20sccm(標準立方センチメートル毎分)に維持されたトリメチルガリウム(TMG)に窒素を通気することにより試料に輸送した。窒素は流速600sccmでプラズマが存在するRPECVD反応容器のプラズマチューブを通じて流し、ニクロム層上でTMGと反応して窒化ガリウムを生成する、窒素の活性中性化学種を生成した。TMG及び活性中性窒素化学種の前駆体混合はまた、流速100sccmでTMG供給ラインを通じて窒素気流で希釈した。
【0098】
次いで反応容器の温度を約7分間にわたって約542℃に低下させ、反応容器圧力を約3Torrに昇圧した。このフェーズの間、プラズマチューブを通じて500sccmの窒素フローを維持したが、ここではプラズマは存在しない。プラズマが存在しなくてもなお窒素フローを維持する利点は、ある真空条件で発生する薄膜からの窒素の蒸発を最小化することである。反応容器内温度はInGaNの成長が可能になるまで低下させる。InGaN層は、インジウム成分が非常に急速に分解するか又は薄膜内に取り込まれるため、一般的にGaNよりも低い成長温度を必要とする。
【0099】
次いでn型AlGaN層を、温度517℃、圧力3Torrでn型GaN層上に蒸着させた。TMG及びトリメチルアルミニウム(TMAl)前駆体をそれぞれ16sccm、15sccmの流速で用いた。再度TMGを−10℃の温度に保持し、TMAlを25℃の温度に保持した。プラズマチューブ(プラズマあり)を通じる窒素の流速は500sccmだった。
【0100】
第3層は、温度518℃、圧力3Torrで5分間成長させたp型InGaN層であった。使用した前駆体はそれぞれ流速10sccmのTMG及びトリメチルインジウム(TMIn)であった。p型ドーパントは10sccmの流速で23℃に保持したCp2Mg前駆体由来のマグネシウム(Mg)であった。プラズマチューブ(プラズマあり)を通じる窒素の流速は600sccmだった。
【0101】
次層は温度520℃、圧力3Torrで15分成長させたp型AlGaN層であった。前駆体は、TMG及びTMAlをp型ドーパントであるMg用Cp2Mgと共に使用し、流速はそれぞれ16sccm、15sccm、40sccmであった。プラズマチューブ(プラズマあり)を通じる窒素の流速は500sccmだった。
【0102】
最終層(本実施例用)は、温度534℃、圧力3Torrで2時間成長させたp型GaN層であった。前駆体は、TMGをp型ドーパントであるMg用Cp2Mgと共に使用し、流速はそれぞれ16sccm、及び50sccmであった。プラズマチューブ(プラズマあり)を通じる窒素の流速は500sccmだった。
【0103】
最終的なデバイス全体の厚さは約800nmであり、RPECVDシステムにおける成長速度は毎時125nmであった。
【0104】
図13に、ニクロム層上に形成した上述の実施例と同様に成長させた、GaN二重ヘテロ構造デバイスの室温光ルミネセンスのグラフを示す。このグラフは、約372nmを中心に可視及び紫外の両方において強いルミネセンスを明瞭に示している。可視発光は、炭素、水素、酸素又は水のいずれか1つ以上でありうる、成長過程で入った薄膜中の夾雑物によるものであるが、この夾雑物の正確な性質に関しては文献中においてなお議論のあるところである。こうした夾雑の可能性を最小化する環境でデバイスを成長させれば、欠陥の混入を最小化できる利点がある。
【0105】
包埋ニクロム層とデバイス最上層との間にも電気的接触を作製すると、デバイスが電気伝導して接合から発光が見られた。
【0106】
上述に記載及び/又は図示の半導体デバイス及びその製造方法は、少なくとも実質的に包埋/埋め込み接触部を有する金属窒化物半導体デバイスを提供することを考慮されたい。
【0107】
本願明細書に記載及び/又は図面に図示の半導体デバイス及びその製造方法は、例示のためのみであり、本発明の範囲を限定するものではない。特に明記のない場合、半導体デバイス及びその製造方法の個々の態様及び構成要素は変更してもよく、すなわち公知の等価物、さらに将来開発されるかもしれない未知の置換物、あるいは将来受容可能と認められる置換物と置換してもよい。潜在的応用範囲が広いため、及び本発明の半導体デバイス及びその製造方法はそうした多くの変形に適用可能であることを意図しているため、半導体デバイス及びその製造方法は、特許請求の範囲に示される本発明の範囲内にある種々の応用のために変更してもよい。本発明を定義する特許請求の範囲は添付の通りである。
【図面の簡単な説明】
【0108】
以下、本発明の好適な実施形態を添付の図面を参照して記載するが、これらは例示のためのみである。
【図1】従来技術の外部接触部を有するメサ構造半導体デバイスの例である。
【図2】埋め込み接触部半導体デバイスの第1の構成である。
【図3】埋め込み接触部半導体デバイスの第2の構成である。
【図4】埋め込み接触部半導体デバイスの第3の構成である。
【図5】埋め込み接触部半導体デバイスの第4の構成である。
【図6】埋め込み接触部半導体デバイスの第5の構成である。
【図7】埋め込み接触部半導体デバイスを形成する方法の第1の構成を示すフロー図である。
【図8】埋め込み接触部半導体デバイスを形成する方法の第2の構成を示すフロー図である。
【図9】図9Aは図7の方法の初期プロセス段階中の半導体の頂面図である。図9Bは図9AのラインB−Bに沿った初期プロセス段階中半導体デバイスの断面図である。
【図10】図10Aは図7の方法の初期プロセス段階中の半導体の頂面図である。図10Bは図10AのラインC−Cに沿った初期プロセス段階中半導体デバイスの断面図である。
【図11】図11Aは図7の方法の初期プロセス段階中の半導体の頂面図である。図11Bは図11AのラインD−Dに沿った初期プロセス段階中半導体デバイスの断面図である。
【図12】図12Aは図7の方法の初期プロセス段階中の半導体の頂面図である。図12Bは図12AのラインE−Eに沿った初期プロセス段階中半導体デバイスの断面図である。
【図13】本発明の方法に従って形成される二重ヘテロ構造接合由来の光ルミネセンスのグラフである。
【技術分野】
【0001】
本発明は半導体デバイスに関し、特にGaN系半導体材料薄膜から形成される半導体デバイスに関する。
【0002】
本発明は、まず包埋導体(金属等)接触部を含むGaN及び/又はInGaN及び/又はAlGaN系半導体デバイスとして使用するために開発され、本願明細書ではこのアプリケーションに関して後述する。しかしながら、本発明はこの特定分野の使用に限定したものではないことを考慮されたい。
【背景技術】
【0003】
明細書を通じ、従来技術の記載はいずれも従来技術が周知であったり当技術分野の一般的な汎用の知識をなすものであったりすることを認めるものでは決してないことを考慮されたい。
【0004】
窒化ガリウムは、青、紫及び白色光を放出するダイオード、青色レーザーダイオード、紫外線検出器及び高出力マイクロ波トランジスタデバイスの構成に広範に用いられる材料である。
【0005】
窒化ガリウムは広範なアプリケーション使用に適する低エネルギー消費デバイスの製造において実際にも潜在的にも使用されており、窒化ガリウム薄膜には大きな関心が寄せられる。
【0006】
リモートプラズマ化学気相成長(RPECVD、当用語はRPCVDと交換可能に用いてもよい)は、(III)属金属窒化物薄膜の成長に用いうる、もう1つの成長方法である。成長させる薄膜は窒化ガリウムであり、RPECVD法により約500℃から約800℃、又は約500℃から約700℃の成長温度を使用でき、これはMOCVDプロセスの成長温度よりもかなり低く、装置コストの低減が可能になる。RPECVDのもう1つの利点は、酸化亜鉛等、よりGaNに密接に格子が適合する温度に敏感な基板材料が使用できることである。
【0007】
基板からプラズマ源が遠いことにより、RPECVDはプラズマ内に生成する化学種からの薄膜のダメージを避ける技法であると広く考えられているが、発明者らはこの方法で成長した薄膜は相対的に低エネルギーの化学種からも深刻なダメージを被ることを見出した。特にGaN薄膜及びその合金への当該方法の問題を克服するために、発明者らは「(III)属金属窒化物薄膜成長方法及び装置、並びに(III)属金属窒化物」を発明の名称とする特許協力条約出願番号WO/2006/034540に記載の、基板に到達する活性中性窒素種のエネルギーをさらに低下する、RPECVD法によるGaN薄膜成長のための方法及び装置を開示し、当該内容の全体は相互参照により本願明細書に取り入れたものとする。WO/2006/034540に記載の方法は窒化ガリウム薄膜の成長も提供し、窒化ガリウム薄膜の酸素混入は最小化され、新規なヒーター設計は金属窒化物の成長に用いるRPECVD成長システム内で遭遇する厳しい操作条件に耐えうる。
【0008】
金属窒化物薄膜成長のための技法に到達した一方、金属窒化物半導体デバイスの成長には、メサ構造以外の構造に関して大きな困難がある。金属窒化物デバイスの他の成長法には、導電性SiC上への蒸着及びGaNのレーザーリフト等が用いられるが、これらの方法にも問題が多く、SiCは非常に高価であり、レーザーリフトオフ法を用いるデバイス収率はレーザー加熱から生じるデバイス内のGaNへのダメージのためにたいへん低い。例えば、犠牲バッファ層上のデバイス成長による化学的リフトオフ法、及び成長後にこのバッファ層を除去するための化学エッチング(例えば、Haら、IEEE Pho〜nic Technology Letters 2008、20(3)、175−177ページ等の窒化クロム(CrN)の使用)もまた知られている。しかしながら、化学エッチング法には余分なデバイスプロセスによる問題もあり、これは例えば薄膜中にエッチングのビア(vias)を提供する必要を生じ、この領域は成熟技術ではなく、GaNデバイスにおいてはまだ模索の過程にある。金属窒化物層上へ直接的に成長させることにより、化学エッチングプロセスを追加する必要は除かれる。しかしながら、デバイス構造物へ電気的に接触するための包埋(又は、同義の埋め込み)接触部を有する半導体デバイスの現在の製造法は、金属窒化物薄膜には転用できない。そのため、金属窒化物デバイスは、図1に示すものと同様のメサ型構造に限定され、これには基板2、バッファ層4、n型又はp型いずれかのドープ半導体材料6の第1層、接合領域8、第1層と逆(すなわちp−、又はn−ドープ)にドープした半導体材料の第2層10、及び半導体層10及び6のそれぞれと接触する接触部12及び14があり、接触部12、14はそれぞれ半導体デバイスと電気的に接触しうるよう露出している。この構成には、接触部12と14との実際上の間隔がコンマ数マイクロメートルから数百マイクロメートルのオーダーの場合があるという欠点がある。接触部12と14との間隔がこのように大きいため、結果的にデバイス動作以前に克服すべき接触部の間の直列抵抗が大きくなり、デバイス効率の点で損失を生じ、望ましくない熱発生を生じるデバイス構造となる(さらにGaN半導体デバイス中の直列抵抗の議論はChakrabortyら、IEEE Transactions of Electron.Devices 2007年、第54巻、第5号を参照)。デバイス構造中に包埋した接触部では接触部間の実際上の分離は顕著に減少し、デバイスの直列抵抗及び動作効率に関する利益は明らかである。
【0009】
金属窒化物半導体デバイスの場合、包埋接触部構造の製造には、MOCVD又はHVPE(ハイドライド気相エピタキシー)法でのガリウム窒化物の成長中に用いられる攻撃的化学環境に金属接触部が耐えられないことによる問題が発生する。具体的には、通常用いられる比較的高温のアンモニア及び/又はハロゲン系ガスが、GaN層の蒸着前にほとんどの金属接触部に損傷を与えることが確実である。さらに接触部層からGaNへの金属の拡散という複雑な問題があり、これは低温薄膜成長ではかなり軽減される。
【発明の開示】
【発明が解決しようとする課題】
【0010】
従って、包埋又は埋め込み接触部を有する、特にGaNから形成される金属窒化物半導体デバイス及び当該デバイスの製造方法の需要がある。
【0011】
本願明細書にもちいる用語「含んでなる」は「主要に含むが必ずしも単独で必要とは限らない」ことを意味する。さらに、この用語「含んでなる」の変形である「含む」等も対応する多様な意味を有する。
【課題を解決するための手段】
【0012】
本発明は、従来技術の少なくとも1つの欠点を克服又は改善し、あるいは有用な代替品を提供することを目的とする。
【0013】
本願明細書を通じて、包埋された又は包埋という用語は埋め込まれた又は埋め込むという用語と交換可能に用いうる。
【0014】
第1の態様によれば、
基板と、
第1接触部と、
基板上に蒸着したドープ半導体材料の第1層と、
第1層に蒸着した半導体接合領域と、
接合領域に蒸着したドープ半導体材料を有する第2層(この第2層は第1層と逆極性にドープした半導体を有する)と、
第2接触部とを含んでなり、
第2接触部は第2層と電気的に導通し、第1接触部は基板と接合領域との間で半導体デバイス内に包埋されて第1層と電気的に導通する、半導体デバイスが提供される。第1接触部と第1層との電気的導通は直接でもよく、間接的でもよい。第1接触部は導通バッファ領域を介して第1層と電気的に導通してもよい。
【0015】
特定の構成において、
基板と、
第1の埋め込み接触部と、
基板上に蒸着したドープ半導体金属の第1層と、
第1層の上に又は近接に蒸着した半導体接合領域と、
接合領域上に蒸着したドープ半導体金属の第2層(この第2層は第1層と逆極性にドープする半導体を有する)と、
第2接触部とを含んでなり、
第2接触部は第2層及び第1接触部と電気的に導通して基板と接合領域との間に埋め込まれ、第1層と電気的に導通する、半導体デバイスが提供される。第1接触部と第1層との電気的導通は直接でもよく、間接的でもよい。第1接触部は導通バッファ領域を介して第1層と電気的に導通してもよい。
【0016】
第2の態様によれば、
基板と、
基板上の少なくとも1つの第1接触部と、
第1半導体窒化物層(第1接触部は第1層に包埋されて第1層と電気的に導通する)と、
第1半導体層に近接する接合領域と、
接合領域に近接する第2半導体窒化物層と、
第2半導体層に近接し第2層と電気的に導通する第2接触部とを含んでなり、
第1及び第2接触部は接合領域を通じて電気的に相互に連絡する、半導体窒化物材料から形成された半導体デバイスが提供される。第1及び第2接触部は接合層を介して電気的に相互接続してもよい。
【0017】
第2の態様の構成によれば、
基板と、
基板上の少なくとも1つの第1接触部と、
第1半導体窒化物層(第1接触部は前記第1層に埋め込まれて前記第1層と電気的に導通する)と、
第1半導体層の上又は近接して蒸着された接合層と、
接合層に近接する第2半導体窒化物層と、
第2半導体層に近接し第2層と電気的に導通する第2接触部とを含んでなり、
第1及び第2接触部は接合層を通じて電気的に相互接続される、半導体窒化物材料から形成される半導体デバイスが提供される。「接合層を通じて電気的に相互接続される」とは、第1及び第2接触部が互いに直接に接続されるよりもむしろ接合層を介して電気的に相互接続されることを意味する。
【0018】
第3の態様によれば、
基板と、
基板上に蒸着した第1金属窒化物層と、
第1金属窒化物薄膜上に形成される第1接触部と、
第1金属窒化物層に蒸着され少なくとも1つの第1接触部部分をカプセル化する第2金属窒化物層と、
第2金属窒化物層上に蒸着される半導体接合領域と、
接合領域上に蒸着する第3金属窒化物層(第3金属窒化物層は第1及び第2金属窒化物層と逆の半導体ドープ極性を有する)と、
第3金属窒化物層と電気的に導通する第2接触部とを含んでなる、半導体窒化物デバイスが提供される。
【0019】
第3の態様の構成によれば、第3の態様に従って、
基板と、
基板上に蒸着した第1金属窒化物層と、
第1金属窒化物薄膜上に形成される第1接触部と、
第1金属窒化物層に蒸着され少なくとも1つの第1接触部部分をカプセル化する第2金属窒化物層と、
第2金属窒化物層の上に又は近接して蒸着される半導体接合領域と、
接合領域上に蒸着する第3金属窒化物層(第3金属窒化物層は第1及び第2金属窒化物層と逆の半導体ドープ極性を有する)と、
第3金属窒化物層と電気的に導通する第2接触部とを含んでなる、半導体窒化物デバイスが提供される。
【0020】
第1から第3の態様のそれぞれの金属窒化物層は、例えばGaN、AlGaN、InGaN、InGaAlN、InAlN等、又は当業者に考慮されうる他材料の中からこれらを組み合わせて、InGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN等の金属窒化物半導体材料から形成されてもよい。
【0021】
第1及び第3の態様のデバイスのそれぞれにおいて、第1接触部は基板の上にあってもよく近接してもよく、あるいは導電バッファ層の上、近接、包埋、又は埋め込みでもよく、導電バッファ層は基板の上にあってもよく近接してもよい。第1接触部の少なくとも1つの部分をカプセル化することは、少なくとも一部が包埋された又は少なくとも一部が埋め込まれた接触部を形成することを含んでもよい。
【0022】
第1から第3の態様のデバイスのそれぞれにおいて、第1及び第2接触部はそれぞれ導通接触部でもよく、金属接触部でもよい。導通接触部は金属窒化物半導体材料よりもずっと低い抵抗率を有してもよく、例えば、接触部の抵抗率は金属窒化物半導体材料の抵抗率よりも1、2、3、4、5、6、7、8桁以上低くてもよい。
【0023】
第1から第3の態様のデバイスのそれぞれにおいて、デバイスに用いる材料の内部バンドギャップ(直接又は間接バンドギャップのいずれか)に対応する波長又はその近くでのデバイスのフォトルミネセンスは、他波長におけるデバイスのフォトルミネセンスを超えてもよい。他波長はデバイス内部の欠陥からのフォトルミネセンスに対応する場合がある。例えば、金属窒化物半導体(例えば、GaN又は本願明細書に記載の類似の半導体材料)に対して、バンドギャップに対応する波長は、約300〜500nm、あるいは約300〜500、300〜450、320〜550、320〜500、320〜450、340〜450、360〜450、360〜420、360〜400nmの範囲でもよく、約300、310、320、330、340、350、360、370、380、390、400、410、420、430、440、又は約450nmでもよく、この波長のフォトルミネセンスは約450〜800nmの波長範囲の欠陥関連フォトルミネセンスの最大強度を超えてもよい。バンドギャップ波長のフォトルミネセンス強度は、他波長におけるフォトルミネセンスの強度を少なくとも0.5、1、1.5、2倍又はこれ以上超えてもよい。
【0024】
第4の態様によれば、
最初に少なくとも1つの接触部を基板上に形成するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1部分をマスクするステップと、
第1層内に第1接触部を包埋するためにデバイス領域近傍において第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2層を形成するステップと、
第2層上に第2接触部を形成するステップと、
マスクを除去して第1接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、包埋接触部を有する半導体を形成する方法が提供される。
【0025】
第4の態様の構成によれば、
最初に少なくとも1つの接触部を基板上に形成するステップと、
少なくとも1つのデバイス領域を露出するために第1接触部をマスクするステップと、
第1層内に第1接触部を埋め込むためにデバイス領域近傍において第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2層を形成するステップと、
第1層上に第2接触部を形成するステップと、
マスクを除去して第1接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、埋め込み接触部を有する半導体を形成する方法が提供される。
【0026】
さらに第4の態様の構成によれば、
少なくとも1つの第1導通接触部を含んでなる基板を提供するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1部分をマスクするステップと、
第1接触部を第1層内に包埋又は埋め込むためにデバイス領域内の第1接触部の第2の部分の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第1層上に第2導通接触部を形成するステップと、
マスクを除去することにより第1接触部の第1の部分を露出するステップとを含んでなる、埋め込み又は包埋した接触部を有する半導体を形成する方法が提供される。
【0027】
第1及び第2接触部はそれぞれ第1及び第2の導通接触部でもよく、それぞれ第1及び第2金属接触部でもよい。第1の導通接触部及び第2の導通接触部は金属接触部でもよい。
【0028】
第5の態様によれば、
少なくとも1つの第1接触部を含んでなる基板を提供するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1部分をマスクするステップと、
第1接触部を第1層内に包埋するためにデバイス領域内の第1接触部の第2の部分の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2接触部を形成するステップと、
マスクを除去することにより第1接触部の第1の部分を露出するステップとを含んでなる、包埋接触半導体窒化物デバイスを形成する方法が提供される。
【0029】
第5の態様の構成によれば、
最初に少なくとも1つの導通接触部を形成するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1の部分をマスクするステップと、
第1層内に第1接触部を埋め込むためにデバイス領域の第1接触部の第2の部分の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップと、
マスクを除去して第1接触部をデバイス領域に対応するのではない領域において基板上に露出するステップとを含んでなる、包埋接触半導体窒化物デバイスを形成する方法が提供される。
【0030】
第5の態様の構成によれば、
少なくとも1つの導通接触部を含んでなる基板を提供するステップと、
第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために第1接触部の第1の部分をマスクするステップと、
第1層の第1接触部を埋め込み又は包埋するためにデバイス領域の第1接触部の第2の部分の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップと、
マスクを除去して第1接触部の第1の部分を露出するステップとを含んでなる、埋め込み又は包埋半導体窒化物デバイスを形成する方法が提供される。
【0031】
第1及び第2接触部はそれぞれ第1及び第2の導通接触部でもよく、それぞれ第1及び第2の金属接触部でもよい。第1の導通接触部及び第2の導通接触部は金属接触部でもよい。
【0032】
第6の態様によれば、
少なくとも1つの第1の導通接触部を含んでなる基板を提供するステップと、
第1層内に第1接触部を包埋するために第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップとを含んでなる、包埋導通半導体窒化物デバイスを形成する方法が提供される。
【0033】
第6の態様の構成によれば、
最初に少なくとも1つの導通接触部を基板上に形成するステップと、
第1層内に第1接触部を埋め込むために第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップとを含んでなる、埋め込み接触半導体窒化物デバイスを形成する方法が提供される。
【0034】
第6の態様の構成によれば、
少なくとも1つの第1の導通接触部を含んでなる基板を提供するステップと、
第1層内の第1接触部を包埋又は埋め込むために第1接触部の上方に第1半導体窒化物層を形成するステップと、
第1層の上方に接合を形成するステップと、
接合の上方に第2半導体窒化物層を形成するステップと、
第2層上に第2の導通接触部を形成するステップとを含んでなる、包埋又は埋め込み接触半導体窒化物デバイスを形成する方法が提供される。
【0035】
第4から第6の態様のいずれか1つの本発明の方法は、デバイスの半導体層が800℃以下の温度又は約700℃以下の温度において他の構成で調製されるように実施してもよい。デバイスの半導体層は、約500℃〜800℃の範囲内、あるいは約500℃〜約700℃の範囲の1以上の温度で調製してもよい。
【0036】
第4から第6の態様のそれぞれの金属窒化物層は、例えば、GaN、AlGaN、InGaN、InAlN又は当業者が考慮しうる他材料の中から組み合わせたInGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN等の金属窒化物半導体材料から形成されてもよい。
【0037】
第4から第6の態様のそれぞれのデバイスにおいて、第1及び第2接触部はそれぞれ導通接触部でもよく、金属導体でもよい。第1の導通接触部及び第2の導通接触部は金属導体でもよい。導通接触部は金属窒化物半導体材料よりもずっと低い抵抗率を有してもよく、例えば、接触部の抵抗率は金属窒化物半導体材料の抵抗率よりも1、2、3、4、5、6、7、8桁以上低くてもよい。
【0038】
第4から第6の態様のそれぞれの方法は、およそ500℃〜800℃、又は約500℃〜700℃の範囲の温度で第1及び第2半導体窒化物層を形成するステップを含んでもよい。それぞれの方法は、断熱バッファ層又はドープバッファ層のいずれかでありうるバッファ層を蒸着するステップを適宜含んでもよい。ドープバッファ層は、n型又はp型のいずれでもよい。バッファ層は少なくとも1つの第1の金属接触部を形成するステップに先だって基板上に蒸着してもよく、第1接触部はバッファ層上に形成される。第1接触部は電気的接触部でもよい。第1接触部は第1層との電気抵抗接触部を形成してもよい。第1接触部は導通バッファ層との電気抵抗接触部を形成してもよい。第1接触部とバッファ層とを組み合わせて第1層との電気抵抗接触部を形成してもよい。電気抵抗接触部の形成において電気的導通があってもよい。少なくとも1つの第1の金属接触部の形成後に基板上にバッファ層を蒸着してもよく、この場合、第1接触部はバッファ層内に包埋される。バッファ層は直列抵抗を降下するバッファ層でもよい。バッファ層はアクティブ半導体バッファ層でもよく、アクティブ半導体又は窒化物層でもよい。ZnO又は他の適切な材料からバッファ層を形成してもよい。第1から第6の態様のそれぞれにおいて、接合層はデバイスの第1及び第2層の両者と電気的導通にある。
【0039】
本発明は本発明の方法により得られるデバイスも含む。本発明の方法により形成されるデバイスも本発明の範囲にある。
【0040】
第1層は第1の半導体層でもよく、第1の金属窒化物半導体層でもよい。第1の金属窒化物半導体層はn型又はp型のいずれでもよい。接合は二重ヘテロ構造接合でもよい。二重ヘテロ構造接合はInGaN又はAlGaN金属窒化物から形成してもよい。接合は単一又は多量子ウェル接合でもよく、何らかの他の様式の半導体接合でもよい。半導体層は窒素雰囲気下のリモートプラズマ処理法により形成してもよい。
【0041】
半導体デバイスの第1から第3の態様のそれぞれの構成又は第4から第6の態様の方法のいずれか1つのにおいて、接合層は第1又は第2の半導体層のいずれかの接合領域でもよい。同様に,第1及び第2の半導体層の一方又は両方は、独立して又はそれぞれ、適切な半導体又は材料にドープする領域により画定してもよい。
【0042】
本発明の半導体デバイスは、デバイスの半導体層が800℃以下の温度で、又は他の構成においては700℃以下の温度で形成されるように調製してもよい。これは約500℃から約700℃の範囲の1以上の温度で調製してもよい。
【0043】
半導体デバイスの第1から第3の態様のそれぞれの構成において、又は第4から第6の態様の方法のいずれか1つのにおいて、以下の特徴は単独又は2以上の特徴の任意の組み合わせで適用してもよい。
【0044】
第1接触部はバッファ層内に包埋してもよく、これは導通バッファ層でもよい。半導体デバイスの他の構成において、第1接触部をバッファ層の上部に設けてもよい。またさらなる構成において、第1接触部を第1層内に包埋してもよい。他の構成において、半導体デバイスは基板と第1層の中間にバッファ層を含んでもよい。第1接触部をバッファ層又は第1層内に包埋してもよい。第1接触部は電気的接触部でもよい。第1接触部は第1層との電気抵抗接触部を形成してもよい。第1接触部は導通バッファ層との電気抵抗接触部を形成してもよい。第1接触部とバッファ層とを組み合わせて第1層との電気抵抗接触部を形成してもよい。電気抵抗接触部の形成において電気的導通があってもよい。1以上のバッファ層があってもよく、例えば2、3、4又は5又はこれ以上のバッファ層があってもよい。バッファ層はアクティブ半導体バッファ層でもよく、アクティブ半導体又は窒化物層でもよい。ZnO又は他の適切な材料からバッファ層を形成してもよい。バッファ層は直列抵抗を降下するバッファ層であってもよい。
【0045】
第1層はn型半導体層でもよく、第2層はp型半導体層でもよい。他の構成において、第1層はp型半導体層でもよく、第2層はn型半導体層でもよい。第1及び第2層はそれぞれ低ドープでもよく、それぞれ高ドープでもよい。他の構成において、第1層を低ドープとして第2層を高ドープとしてもよく、あるいは第1層を高ドープとして第2層を低ドープとしてもよい。第1及び第2層のいずれかが低ドープから高ドープ又はこの逆にドープが変化する階段状又は傾斜状の領域を含んでもよい。n型層は富ガリウム窒化物層でもよく、シリコンでドープした窒化物層でもよい。p−が多層はマグネシウムでドープした窒化物層でもよく、マグネシウムでドープしたガリウム窒化物層でもよい。あるいはp型層をベリリウム又は亜鉛でドープした窒化物層としてもよい。
【0046】
第1及び/又は第2層は、1×1018cm−3〜1×1019cm−3の間でもよく、1×1016cm−3〜1×1021cm−3の間、1×1017cm−3〜1×1020cm−3の間、5×1017cm−3〜1×1020cm−3の間、1×1018cm−3〜1×1020cm−3の間、1×1018cm−3〜5×1019cm−3の間、5×1018cm−3〜5×1019cm−3の間、2×1018cm−3〜1×1019cm−3の間、又は5×1018cm−3〜1×1019cm−3の範囲のドーピング濃度でもよい。ドーピング濃度は、およそ1×1016cm−3、5×1016cm−3、1×1017cm−3、5×1017cm−3、8×1017cm−3、1×1018cm−3、2×1018cm−3、3×1018cm−3、4×1018cm−3、5×1018cm−3、6×1018cm−3、7×1018cm−3、8×1018cm−3、9×1018cm−3、1×1019cm−3、1×1019cm−3、2×1019cm−3、5×1019cm−3又は1×1020cm−3でもよい。第1層は、第1接触部の近傍でより高濃度にドープしてもよい。
【0047】
半導体デバイスは金属窒化物半導体デバイスでもよい。第1及び第2層はIII−V属半導体材料から形成されてもよい。第1及び第2層は金属窒化物層から形成されてもよい。金属窒化物は窒化ガリウム(GaN)でもよい。他の構成において、第1及び第2層をアルミニウムGan(AlGaN)、インジウムGaN(InGaN)、InGaAlN又はInAlNで形成してもよい。さらなる構成において、第1及び第2層は、例えばInGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN又はこれらの他の組み合わせの異種半導体材料から形成されてもよい。さらなる構成において、接合にはInGaN量子ウェル又は層、あるいはGaN又はAlGaNバリア間に挟まれた複数の層を用いてもよい。半導体デバイスは、例えば多様な形態のバイポーラ接合トランジスタ、電界効果トランジスタ等の半導体トランジスタを形成してもよい。半導体デバイスは、例えば発光ダイオード等の発光デバイス、レーザーダイオード等のレーザーデバイス(エッジ発光レーザーダイオード又は垂直キャビティ表面発光レーザーVCSEL、あるいは他の様式のレーザーダイオード)を形成してもよく、InGaN/GaNレーザーダイオードであってもよい。発光デバイスは約300〜600nmの波長範囲の光を発光してもよい。発光デバイスはGaN青色LED、GaN系青色LED、GaN系青色レーザーダイオード、又はGaN青色レーザーダイオードでもよい。半導体デバイスは、例えば多様な形態のフォトダイオード、フォトトランジスタ、電荷結合デバイス、太陽電池又はソーラーブラインド検出器等の光検出デバイスを形成してもよい。光検出デバイスは約350〜700nmの波長範囲の光を検出してもよい。
【0048】
第1接触部はn型接触部でもよく、第2接触部はp型接触部でもよい。他の構成において、第1接触部はp型接触部でもよく、第2接触部はn型接触部でもよい。
【0049】
第1及び第2接触部の間隔は約10nmから10000nmの範囲でもよい。あるいは、第1及び第2接触部の間隔は、10〜5000nm、10〜1000nm、10〜900nm、10〜800nm、10〜700nm、10〜600nm、10〜500nm、10〜400nm、10〜350nm、10〜300nm、10〜250nm、10〜200nm、10〜150nm、10〜100nm、10〜50nm、50〜10000nm、50〜5000nm、50〜1000nm、50〜750nm、50〜500nm、50〜300nm、100〜10000nm、100〜5000nm、100〜1000nm、100〜750nm、100〜600nm、100〜500nm、100〜450nm、100〜300nm、100〜350nm、100〜300nm、100〜250nm、100〜200nm、100〜150nm、200〜10000nm、200〜5000nm、200〜1000nm、200〜750nm、200〜600nm、200〜500nm、200〜450nm、200〜300nm、200〜350nm、200〜300nm、200〜250nm、400〜10000nm、400〜5000nm、400〜1000nm、400〜750nm、400〜600nm、400〜500nm、400〜450nm、1000〜10000nm、1000〜7nm、500nm、1000〜5000nm、1000〜2nm、500nm、1000〜2000nm、2nm、500〜10000nm、又は5000〜10000nmでもよく、第1及び第2接触部の間隔は約10nm、50nm、100nm、150nm、200nm、250nm、300nm、350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm、750nm、800nm、900nm、1000nm、1500nm、2000nm、2500nm、3000nm、3500nm、4000nm、4500nm、5000nm、6000nm、7000nm、8000nm、9000nm、又は10000nmでもよい。
【0050】
第1接触部(すなわちn型又はp型構成いずれの埋め込み接触部とも)に近接する層の直列抵抗は5オーム以下でもよく、約0.00001〜5オームの範囲でもよい。あるいは直列抵抗は約0.0001〜2、0.0001〜1、0.0001〜0.1、0.0001〜0.01、0.0001〜0.001、0.001〜5、0.001〜2、0.001〜1、0.001〜0.1、0.001〜0.01、0.01〜5、0.01〜2、0.01〜1、0.01〜0.1、0.1〜5、0.1〜2、0.1〜1オームの範囲でもよく、約0.0001、0.0005、0.001、0.002、0.003、0.004、0.005、0.006、0.007、0.008、0.009、0.01、0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2又は約5オームでもよい。
【0051】
基板はサファイア、例えばボロシリケート、シリカガラス等のガラス、石英、ZnO、シリコンカーバイド、シリコン又は他の適切な基板でもよい。
【0052】
半導体デバイスはデバイス内に包埋され第1接触部から間隔を空けた少なくとも1つの追加の第1接触部を含んでもよいあるいは、半導体デバイスはデバイスに包埋される複数の追加の第1接触部を含んでもよい。第1接触部と、近接する追加の第1接触部との間隔は、約50μm〜1000μmの範囲内でもよく、あるいは約50〜750、50〜500、50〜450、50〜400、50〜350、50〜300、50〜250、50〜200、50〜150、50〜100、100〜1000、100〜750、100〜500、100〜450、100〜400、100〜350、100〜300、100〜250、100〜200、100〜150、250〜500、250〜450、250〜400、250〜350、又は250〜300μmの範囲でもよく、この間隔は約50、75、100、125、150、175、200、225、250、275、300、325、350、375、400、450、500、600、700、800、900、又は1000μmでもよい。
【0053】
接合領域は単一のp−n、n−p、p−n−p、n−p−n接合を含んでもよく、他の構成において接合領域は二重ヘテロ構造接合でもよく、単一の量子ウェル接合でもよく、複数量子ウェル接合でもよい。接合領域は、2、3、4、5、6、7、8、9、10又はこれ以上の量子ウェルを内部に含有する複数量子ウェル接合を含んでもよい。1以上の接合領域があってもよく、例えば、2、3、4、5、6、7、8、9、10又はこれ以上の接合領域があってもよい。接合領域は、当業者が考慮するであろう欠乏領域又は欠乏帯を有するデバイスの領域を含んでもよく、デバイス内に1、2、3〜8又はこれ以上の層を含んでもよく、これらの層は、1以上の半導体層、金属窒化物半導体層、バッファ層、又は導通バッファ層から選ばれてもよい。半導体デバイス及び/又は接合領域の1以上の層は半導体又は材料のドープ領域でもよく、例えば半導体又は材料へのドーパントの拡散により、又は当業者が考慮する他の適切な方法により半導体又は材料をドープして形成するものでもよい。あるいは接合領域は、半導体又は材料上に、及び/又はドープした半導体又は材料上に、1以上の半導体層を蒸着又は形成することにより形成してもよい。
【0054】
電気的相互接続、及び上述のように電気的導通状態にあることは、第1及び第2接触部が、相互には直接の電気的接触が妨げられることに対して、デバイスの接合層を介して間接的に電気的接触状態にあることを含む。
【0055】
第1接触部は、付随する電気的接触部を容易に形成するために半導体又はデバイスから遠方に延長してもよい。基板、バッファ層、第1層又はこれらの組み合わせは、延長した第1接触部を支持するために半導体又はデバイスから遠方に延長してもよい。例えば、包埋又は埋め込み接触部の部分は、ここへの電気的接触を可能にするために露出してもよく、包埋又は埋め込み接触部(又はその部分)は、ここへの電気的接触を可能にするために包埋又は埋め込まれる範囲内の層を超えて延長してもよい。
【発明を実施するための最良の形態】
【0056】
本願明細書において、包埋/埋め込み接触部を有する金属窒化物半導体又はデバイスを開示する。当該デバイスの利点は、デバイスの電気的接触部間の直列抵抗を顕著に低減し、これにより動作効率を向上し、デバイスの発熱を低下することを含む。さらに、金属窒化物半導体デバイスの包埋接触部は、埋め込み接触部の一部分が自由に蒸着し続けることが可能であれば、当該デバイスを製造するための光リソグラフィの必要性が消滅しうることを含む。接触部表面への蒸着を排除するためにマスクを用いうる。電流、電圧、及び放熱等の他の動作上の制約に依存して、より広範な領域のデバイス製作が可能でありうる。
【0057】
図面の図2においては金属窒化物半導体デバイス100を3次元的に示し、図3においては図2の点線A−Aに沿った断面を示す。半導体デバイスは、基板102、第1接触部104、導通バッファ層106、導通バッファ層106上に蒸着したドープ半導体材料の第1層108、第1層108上に蒸着した半導体接合領域110、接合領域110上に蒸着したドープ半導体材料の第2層112(第2層112は第1層108と逆の半導体ドープ極性を有する)、第2接触部114を含んでなり、第2接触部114は第2層112と電気的に導通し、第1接触部104は基板102と接合領域110との間で半導体デバイス100に包埋される。図示の具体的な構成において、第1接触部はバッファ層102内に包埋されるが、第1接触部104がバッファ層102の上部に置かれてもよい構成もある。またさらなる構成において、第2接触部は半導体材料106の第1層内に包埋されてもよい。
【0058】
第1層106をn型半導体層とし、第2層112をp型半導体としてもよい。他の構成において、第1層106をp型半導体層とし、第2層112をn型半導体としてもよい。第1及び第2層はそれぞれ低ドープでもよく、それぞれ高ドープでもよい。他の構成において、第1層を低ドープとして第2層を高ドープとしてもよく、あるいは第1層を高ドープとして第2層を低ドープとしてもよい。第1及び第2層のいずれかが低ドープから高ドープ又はこの逆にドープが変化する階段状又は傾斜状の領域を含んでもよい。第1層は、第1接触部に近接してより高ドープとしてもよい。第1層は1×1018cm−3〜1×1019cm−3の範囲のドープ濃度を有してもよく、ドープ濃度は1×1016cm−3〜1×1021cm−3、1×1017cm−3〜1×1020cm−3、5×1017cm−3〜1×1020cm−3、1×1018cm−3〜1×1020cm−3、1×1018cm−3〜5×1019cm−3、5×1018cm−3〜5×1019cm−3、2×1018cm−3〜1×1019cm−3、又は5×1018cm−3〜1×1019cm−3の範囲でもよい。ドープ濃度は約1×1016cm−3、5×1016cm−3、1×1017cm−3、5×1017cm−3、8×1017cm−3、1×1018cm−3、2×1018cm−3、3×1018cm−3、4×1018cm−3、5×1018cm−3、6×1018cm−3、7×1018cm−3、8×1018cm−3、9×1018cm−3、1×1019cm−3、1×1019cm−3、2×1019cm−3、5×1019cm−3又は1×1020cm−3でもよい。
【0059】
半導体デバイス100は金属窒化物半導体でもよい。第1及び第2層108、112は、窒化ガリウム(GaN)等のIII〜V族金属窒化物半導体材料から形成される。他の構成において、第1及び第2層108、112は、アルミニウムGaN(AlGaN)、インジウムGaN(InGaN)、InGaAlN又はInAlNで形成される。さらなる構成において、第1及び第2層108、112は、例えばInGaN/AlGaN、InGaN/GaN、GaN/AlGaN、GaN/AlInGaN、InGaN/AlInGaN、AlGaN/AlInGaN又はこれらの組み合わる異なる半導体材料から形成される。
【0060】
図2及び3の接合110は、n−又はp型半導体材料(例えばいずれかのAlGaN)の第1接合層116、例えばInGaN等の中間層118、及び一般的なヘテロ構造接合に従って第1接合層と逆の極性(すなわち、それぞれp−又はn型)にドープした第2接合層を含んでなる二重ヘテロ構造接合として示す。他の構成において、半導体デバイスは単一でも複数量子ウェルデバイスでもよい。図4(同じ要素は同じ参照数字で示す)に、包埋接触部を有し、接合領域210が2量子ウェル構造を含む金属窒化物半導体デバイスの構成例を示す。接合バッファ層202及び208並びに量子ウェル層204及び206は、InGaN又はAlGaNから形成されるn型又はp型ドープ材料から形成されてもよく、中間層210、212及び214は通常の多量子ウェル構造に従って例えばGaN又はAlGaNで形成されるウェル構造のバリアを形成する。中間層210、212及び214は、接合層106又は112のいずれかに要求されるものと実質的に同様のバンドギャップを有してもよく、又はこのバンドギャップはウェル層204及び206のバンドギャップよりも十分に大きければ異なっていてもよい。他の構成において半導体デバイスは必要であれば3、4、5又はこれ以上の量子ウェル層を有してもよい。
【0061】
第1接触部104はn型接触部でもよく、第2接触部はp型接触部でもよい。他の構成において、第1接触部104はp型接触部でもよく、第2接触部はn型接触部でもよい。
【0062】
第1接触部104と第2接触部114との距離は約10nm〜10000nmの範囲でもよい。あるいは第1接触部と第2接触部との距離は、10nm〜5000nm、10nm〜1000nm、10nm〜900nm、10nm〜800nm、10nm〜700nm、10nm〜600nm、10nm〜500nm、10nm〜400nm、10nm〜350nm、10nm〜300nm、10nm〜250nm、10nm〜200nm、10nm〜150nm、10nm〜100nm、10nm〜50nm、50nm〜10000nm、50nm〜5000nm、50nm〜1000nm、50nm〜750nm、50nm〜500nm、50nm〜300nm、100nm〜10000nm、100nm〜5000nm、100nm〜1000nm、100nm〜750nm、100nm〜600nm、100nm〜500nm、100nm〜450nm、100nm〜300nm、100nm〜350nm、100nm〜300nm、100nm〜250nm、100nm〜200nm、100nm〜150nm、1000nm〜10000nm、1000nm〜7、500nm、1000nm〜5000nm、1000nm〜2、500nm、1000nm〜2000nm、2、500nm〜10000nm、又は5000nm〜10000nmでもよく、第1接触部と第2接触部との距離は約10nmでもよく、50、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、900、1000、1500、2000、2500、3000、3500、4000、4500、5000、6000、7000、8000、9000、又は10000nmでもよい。
【0063】
半導体デバイスはデバイス内に包埋され第1接触部から間隔を空けた少なくとも1つの追加の第1接触部を含んでもよい。第1接触部と追加の第1接触部との間隔は、約50μm〜1000μmの範囲でもよく、あるいは約50μm〜750μm、50μm〜500μm、50μm〜450μm、50μm〜400μm、50μm〜350μm、50μm〜300μm、50μm〜250μm、50μm〜200μm、50μm〜150μm、50μm〜100μm、100μm〜1000μm、100μm〜750μm、100μm〜500μm、100μm〜450μm、100μm〜400μm、100μm〜350μm、100μm〜300μm、100μm〜250μm、100μm〜200μm、100μm〜150μm、250μm〜500μm、250μm〜450μm、250μm〜400μm、250μm〜350μm、又は250μm〜300μmの範囲でもよく、間隔は約50、75、100、125、150、175、200、225、250、275、300、325、350、375、400、450、500、600、700、800、900、又は1000μmでもよい。
【0064】
図2に示すように、第1接触部104はバッファ層106及び半導体デバイス層108から112へ延長し、これらとの電気的接触を容易に形成する。第1接触部104は、例えば図5(同じ要素は同じ参照数字で示す)に示す他の構成において、いずれかの第1層内に形成されてもよく、デバイスとの電気的接触を強化するために接触部104に隣接する高ドープ半導体材料302の領域を含んでもよい。基板、バッファ層、第1層又はこれらの組み合わせは、必要であれば図2に示すように延長した第1接触部を支持するために半導体デバイスを超えて延長してもよい。
【0065】
図6に、基板402、基板上に蒸着した第21金属窒化物層404、第1金属窒化物薄膜404上に形成される少なくとも1つの第1接触部406、第1接触部406の少なくとも1つの部分をカプセル化する第1金属窒化物薄膜404上に形成される第2金属窒化物層408、第2金属窒化物層408上に蒸着した半導体接合領域410、接合領域410上に蒸着した第3金属窒化物層412を含んでなり、第3金属窒化物層412は第1及び第2金属窒化物層402、408のそれぞれと逆の極性にドープした半導体を有し、第2接触部414は第3金属窒化物層412と電気的に導通する、包埋/埋め込み接触部を有する金属窒化物半導体デバイスのさらなる構成を示す。図3に関し、図6に、n−又はp型半導体材料(例えばいずれかのAlGaN等)の第1接合層416、例えばInGaN等の中間層418、及び他の接合アーキテクチャもさらなる構成において可能ではあるが、通常のヘテロ構造接合に従って第1接合層と逆極性(すなわち、それぞれp−又はn型)にドープした第2接合層420を有する二重ヘテロ構造接合を示す。
【0066】
上述の包埋金属接触部を有する半導体デバイス構造の直列抵抗は、図1に示したようなメサ構造半導体デバイスよりも顕著に小さい。例えば、n−接触部がLEDメサ構造の一側面に沿うのみである場合において、n−拡散層の抵抗Rは次式で与えられる。
【数1】
【0067】
式中、ρsnはn型層の薄膜抵抗率、Lspはn−層の拡散長、λはn−接触部とメサ構造との距離、Lは正方メサ構造の幅である。式(1)の変数に典型的な値を入れると(例えばChakrabortyら、IEEE Transactions of Electron Devices、第54巻、5号、2007年)、典型的なメサ構造デバイスの抵抗は約13オームである。これに対して、n−接触部が上部p−接触部の下方に直接ある構造において、埋め込み接触デバイス(例えば図2に示すものと同様)の等価抵抗Rbcはおよそ次のようになる。
【数2】
【0068】
従って、埋め込み接触窒化物デバイスは、直列抵抗改善に基づくデバイス効率のみによっても、その利点は明白と言える。特定のデバイスの実際の直列抵抗は使用する接触部及び層の厚さや抵抗率等の要因に強く依存することは、当業者であれば言えることに注意されたい。例えば、AlGaNの存在により直列抵抗がかなり追加される等、使用する接合層にも依存する。従って、任意の作製された埋め込み接触窒化物半導体デバイスの実際の直列抵抗は顕著に(例えば、0.0001〜5オームの範囲内で)変化しうるが、実際の直列抵抗における現存デバイスからの改善はいずれも電力変換効率及びデバイスの総合的効率に関して顕著な利点を有すると言える。
【0069】
さらなる態様において、金属窒化物層及び包埋接触部を有する半導体デバイスを形成する方法も提供する。図7から図9に、図2から図6の形式の包埋接触部を有する半導体デバイスを形成する方法を例示する。それぞれの場合において、基板はサファイア、ホウケイ酸ガラス又はシリカガラス等のガラス、石英、ZnO、シリコンカーバイド、シリコン又はサファイアでもよく、ガラスにおいては過塩素酸又は水酸化アンモニウムを用いる洗浄、シリコン基板には塩酸洗浄、ZnO基板は水酸化物層を飛ばすために加熱、サファイア基板にはリン酸洗浄等、当業者が考慮する通常の様式で最初に清浄化してもよい。基板は、蒸着又はその上に蒸着したバッファ層を含んでもよい。
【0070】
本願明細書に記載の金属窒化物層(特にGaN層)を有する半導体デバイス及び埋め込み接触部の形成は、窒素雰囲気内のトリメチルガリウムの熱分解によるリモートプラズマ化学気相成長(RPECVD)源を用いて作成され、プラズマ下流にある窒素励起種は約500〜800℃の範囲の温度でガリウムと結合してGaNを生成する。埋め込み接触半導体又はデバイスを作製するための従来技術は、典型的には約1000〜1100℃の温度で発生するMOCVD技法を用いる。本発明に係るリモートプラズマ作製技法の顕著な利点は、特許出願明細PCT/AU2003/000598及びPCT/AU2005/001483により詳細が記載され、これらの内容は相互参照により全体を本願明細書に取り入れるものとし、包埋金属接触部は500〜800℃の動作温度では分解しないこと(金属接触部は約1000℃以上の温度では蒸発するか又は液溜まりを形成する場合がある)、及びアンモニア(これは後続の作製ステップ中に包埋金属接触部を腐食分解する場合がある)よりもむしろ窒素雰囲気下で作製が実施されることである。RPECVD法においては、反応容器から遠隔配置されて窒素プラズマが生成され、プラズマ内に生成した準安定活性中性窒素種が輸送されて基板上に投射され、これにより1以上の前駆体と相互作用して、基板上にIII族金属窒化物薄膜を形成する。活性種の運動エネルギーはこの時点では極めて小さい(熱エネルギーのみ)が、活性種のポテンシャルエネルギーは6〜12eVの範囲でありうる。反応してIII族金属窒化物を形成すると、準安定活性中性種のポテンシャルエネルギーは他のエネルギー(運動、熱、他)に変換される。準安定活性中性窒素種は、分子状窒素の準安定種[N2*]でありうる。活性中性窒素種は典型的には窒素種がプラズマから獲得するモーメント及び/又は運動エネルギーを介して得られる。活性中性窒素種は好適には6eV〜9eVの範囲のポテンシャルエネルギーを有し、これは準安定分子状窒素種のポテンシャルエネルギーでありうる。活性中性窒素種はIII族金属前駆体と反応してIII族金属窒素半導体材料を基板上に形成しうる。原子状窒素はIII族金属有機前駆体種と反応してIII族金属有機窒化物半導体材料を基板上に形成しうる。
【0071】
プラズマが好適に生成される窒素は高純度窒素であり、すなわち不純物レベルは約10ppb未満(w/w、v/v又はモル/モル)、又は約9、8、7、6、5、4、3、2、1、0.5、0.2、0.1、0.05又は0.01ppb未満である。窒素プラズマ中に生成される活性中性窒素種は、ガリウム窒化物の結合エネルギー未満又はこれとほぼ等しい平均エネルギーを有しうる。1種以上の活性中性窒素種生成されうる。活性中性窒素種又はこの種の1つは励起分子状窒素であり、準安定活性中性窒素種でありうる。安定的に活性化された窒素種はN2*(A3Σu+)であり、約6eVのエネルギーを有する。他の適切な活性窒素種はN2*(B3Πg)及びN2*(a1Πg)であり、それぞれ約7.5eV及び5.8eVのエネルギーを有する。これらの反応中性種の利点は、相対的に運動エネルギーが低いために、運動衝撃よりもポテンシャルエネルギー励起を介して基板表面に作用することで、成長している薄膜表面に生じるダメージがより小さいということである。
【0072】
原子状窒素も準安定であり、プラズマ中にしばしば生成し(通常は少量)、約11.5eVのエネルギーレベルを有する。原子状窒素種は高いポテンシャルエネルギーを有する傾向があり、他のエネルギーに変換されると(すなわち、GaN生成反応の際に)そのエネルギーは運動エネルギーに変換され、基板及び成長中の半導体薄膜にダメージを発生しうるため、好適には除かれる。本発明の方法は好適にはMBE(分子ビームエピタキシー)であり、後半のプロセスにおいては比較的高圧を用いることにより高エネルギー種の生産調節は困難になる。対照的に本発明においては低圧(一般的に約0.1〜5Torr)が用いられ、高エネルギー種の制御向上が可能になり、これにより薄膜ダメージは低減する。
【0073】
金属接触部上の半導体III族金属窒化物デバイスは、REPCVD法を用いて適切な基板(例えば、サファイア、ガラス、石英等)上に成長させてもよい。金属接触部は、ニッケル、クロム、プラチナ、タングステン、又はモリブデンの1つ以上、上記金属の任意の1以上の合金、又は金属窒化物半導体材料と比較して良好な導電率を有して成長温度(約600〜700℃)よりも融点の高い任意の他の適切な金属から選択してもよい。例えば金属接触部にはニクロムを用いてもよく、これはGaN(又は他のIII族金属窒化物半導体材料)と比較して良好な導電率を有し、高温に耐えうるニッケルとクロムの合金である。79%ニッケル及び21%クロムを含んでなるニクロム合金の導電性は抵抗率として約1.075×10−6Ω・mであり、これはGaN(〜0.001Ω・cm)よりも何桁も高い導電性である。
【0074】
例示的な構成において、以下の方法により、1以上の導通接触部(例えばニクロム又は他の適切な金属又は金属合金で形成される金属接触部等)を含んでなる基板上に二重ヘテロ構造デバイスを成長させてもよい。導通接触部は当業に公知の適切な蒸着方法により基板上に形成してもよく、導通接触部の蒸着に先立って基板をパターン化し、適切な構造の金属接触部又は接触部を形成してもよい。当業者であれば、導通接触部上に導通バッファ層を適宜形成してもよいことを考慮するであろう。
【0075】
第1の金属窒化物(例えば、窒化ガリウムGaN)は、約500℃〜約700℃の範囲の温度で、約0.5時間〜24時間の時間に、導通接触部上に成長させてもよい。あるいは反応容器温度は約500〜650、500〜600、500〜580、500〜560、500〜540、520〜700、520〜650、520〜600、520〜580、530〜560、535〜555、540〜550又は540〜545℃の範囲でもよく、約535、538、540、541、542、543、544、545、546、547、548、549、550、553、555、560、570、580、590、600、625、650、675又は約700℃でもよい。あるいは第1層の成長時間は、層の所望の厚さに依存して約0.5〜18、0.5〜120.5〜10、0.5〜8.0.5〜7、0.5〜6、0.5〜5、0.5〜4、0.5〜3、0.5〜2.5、0.5〜2、0.5〜1、2〜24、2〜18、2〜12、2〜10、2〜8、2〜6、2〜5、2〜4、2〜3、3〜5、3.5〜4.5又は3.8〜4.2時間の範囲でもよく2、2.5、3、3.5、4、4.5、5、5.5又は約6時間でもよい。接触部の上に形成される(金属窒化物半導体層内の接触部を包埋又は埋め込むため)この層は、窒素豊富条件で成長させてもよい。しかしながら、このような窒素豊富条件下においては、量的関係において低窒素薄膜を生じうる高エネルギー窒素活性種による薄膜へのダメージを最小化するための注意が必要となりうる。
【0076】
金属窒化物層はn型又はp型のいずれでもよい(以下の説明はn型層を仮定するが、第1層をp型層として以下の記載の必要箇所は変更して適用してもよい)。第1層の成長のための反応容器圧力は0.01Torr〜5Torrの範囲、あるいは約0.01〜4、0.01〜3、0.01〜2、0.01〜1、0.01〜0.5、0.1〜5、0.1〜4、0.1〜3、0.1〜2、0.1〜1、0.1〜0.5、1−5、1〜4、1〜3、1〜2、1〜1.5、0.5〜2、0.5〜1.8、0.5〜1.6、0.5〜1.5、0.5〜1.4、0.5〜1.3、0.5〜1.2、0.5〜1.1、0.5〜1、0.7〜1.8、0.7〜1.6、0.7〜1.5、0.7〜1.4、0.7〜1.3、0.7〜1.2、0.7〜1.1、0.7〜1、0.8〜1.8、0.8〜1.6、0.8〜1.5、0.8〜1.4、0.8〜1.3、0.8〜1.2、0.8〜1.1、0.8〜1、0.9〜1.8、0.9〜1.6、0.9〜1.5、0.9〜1.4、0.9〜1.3、0.9〜1.2、0.9〜1.1、0.9〜1、1〜1.8、1〜1.6、1〜1.5、1〜1.4、1〜1.3、1〜1.2、又は1〜1.1Torrの範囲でもよく、約0.5、0.6、0.7、0.8、0.9、1.0、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9Torr、又は約2Torrでもよい。
【0077】
第1層用の金属窒化物前駆体は、前駆体を通じる窒素流通により輸送されてもよい。例示的な前駆体は、
GaN成長のためのトリメチルガリウム(TMG);
AlN成長のためのトリメチルアルミニウム(TMAl);
InN成長のためのトリメチルインジウム(TMIn);
又は、AlGaN、InGaN及び/又はAlInGaN等の他の半導体材料成長のためのこれらの組み合わせである。当業者であれば、他のガリウム前駆体もまた用いてよいことを考慮するであろう。
【0078】
前駆体は成長期間中に所望の動作温度に保持されてもよく、典型的には「液体」原料の融点と沸点との間であり、TMGにおいてはこの温度は約−15.8℃〜55.7℃の範囲であり、TMAlにおいてはこの温度は約15.4℃〜126℃の範囲である。TMIn及びCp2Mg等の「固体」原料については、これらの融点と同程度の動作温度で用いてもよく、TMInにおいてはこの温度は約88℃以下(より典型的には、範囲内の蒸気圧データが利用可能であることから約0℃〜約50℃の範囲内)であり、Cp2Mg(p型ドーパントとして金属窒化物薄膜をマグネシウムドープするために用いられる)においてはこの温度は約176℃以下(又はより典型的には約0℃〜50℃の範囲内)である。当業者であれば、とりわけ酸素前駆体等、特に金属窒化物薄膜をドープするための他の前駆体もまた用いてよいことを考慮するであろう。
【0079】
必要に応じて他の前駆体材料も用いてよい。例えば、金属窒化物半導体のp型ドープは、材料内にマグネシウムを取り入れることにより達成してもよい。マグネシウム前駆体はCp2Mg前駆体から得てもよい。あるいは必要に応じて他の前駆体材料を用いてもよい。
【0080】
前駆体は、前駆体を通じるガスの流通により基板に輸送されてもよい。例えば、このガスは、特定の薄膜成長のため、基板に所望の前駆体濃度を得るために所望の流速で輸送される窒素ガスでもよい。ガス流速は、約5〜500sccm(標準立法センチメートル毎分)、又は約5〜450、5〜400、5〜350、5〜300、5〜250、5〜200、5t150、5〜100、5〜90、5〜80、5〜70、5〜60、5〜50、5〜40、5〜30、5〜20、5〜15、5〜10、10〜100、10〜90、10〜80、10〜70、10〜60、10〜50、10〜40、10〜30、10〜20、10〜15、15〜20、20〜90、20〜80、20〜70、20〜60、20〜50、20〜40、20〜30sccmの範囲でもよく、約5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、30、40、50、60、70、80、90又は100sccmでもよく、要求に従い、すなわち一般的に蒸着面積に比例して必要とされ、体積面積が広いほど大きな流速が必要である(例えば直径約60cmの蒸着領域には500sccm以上の流速が必要)。
【0081】
RPECVD反応容器のリモートプラズマは窒素プラズマでもよい。窒素は、要求に従って、基板表面に存在する活性中性窒素種の濃度を調節するような流速でRPECVD反応容器のプラズマチューブを通じて流通してもよい。プラズマチューブを介する窒素の流速は、要求に従い、約300〜1000sccmの範囲でもよく、約400〜800、400〜700、400〜600、400〜500、450〜700、450〜650、450〜600、450〜550、450〜500、500〜700、500〜650、500〜600、又は500〜550sccmの範囲でもよく、約300、400、450、500、550、600、650、700、800、900又は1000sccmでもよい。さらに、典型的には流速は体積面積に従ってスケールアップし、例えば直径約60cmの蒸着面積に対しては流速は30リットル/分(30000sccm)以下又はこれを超える。
【0082】
第2のより薄いn型金属窒化物層を第1層の上に形成してもよい。この層は化合物半導体材料(特にAlGaN、又はInGaN等)から形成されてもよい。第2層は第1層よりも低い温度で形成してもよい。第2層成長中の反応容器温度は約20℃〜約1100℃の範囲でもよく、さらに典型的には一般のRPECVDシステムにおいて約700℃以下の温度でもよい。あるいは反応容器温度は約20〜700、20〜650、20〜600、20〜550、20〜540、20〜530、20〜520、20〜510、20〜500、100〜700、100〜600100〜550、100〜525、100〜500、250〜700、250〜650、250〜600、250〜600、250〜550、250〜525、250〜500、400〜700、400〜650、400〜600、400〜550、400〜500、500〜700、500〜650、500〜600、500〜550、500℃〜540℃、505〜535、510〜530、515〜525又は515〜520℃の範囲でもよく、約500、505、508、509、510、512、513、514、515、516、517、518、519、520521、522、523、524、525、528、530、535又は540℃でもよい。第2層は約30分〜約3時間の期間にわたって成長させてもよく、あるいは要求に従って1分〜3時間、1分〜2時間、1分〜1時間、1〜30分、5分〜3時間、5分〜2時間、5分〜1時間、5〜30分、5〜25、5〜20、5〜15、10〜30、10〜25、10〜20、10〜15分でもよく、約0.5、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、40、50、60分でもよく、約1.5、2、2.5、3時間でもよい。
【0083】
第2層の成長中の反応容器圧力は第1層に対するよりも高くてもよく、約0.01Torr〜5Torrでもよく、あるいは0.01〜4、0.01〜3、0.01〜2、0.01〜1、0.01〜0.5、0.1〜5、0.1〜4、0.1〜3、0.1〜2、0.1〜1、0.1〜0.5、1−5、1〜4、1〜3、1〜2、1〜1.5、0.5〜2、2〜5、2〜4.5、2〜4、2〜3.5、2〜3、2.5〜4、2.5〜3.5、2.5〜3、2.8、−3.5、2.8〜3.2Torrの範囲でもよく、約2、2.5、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.7、3.8、4.0、4.5又は5Torrでもよい。
【0084】
反応容器温度は第1及び第2層の成長の間に(又は要求に従い任意の後続の層の間に)低下(又は上昇)させてもよい。この温度低下フェーズにおいて、リモート窒素プラズマ源のプラズマチューブを通じて窒素気流を維持してもよいが、プラズマが存在してはならない。このフェーズ中のプラズマチューブを通じた窒素気流は約400〜650sccmの範囲でもよく、あるいは450〜600又は500〜550sccmの範囲でもよく、約450、500、550、600又は650sccmでもよい。反応容器温度はデバイス内の次層の成長に対して要求に従ってこのフェーズ中に上昇(あるいは低下)してもよい。さらに、必要な流速は典型的には蒸着面積に従ってスケールアップし、このため流速は、例えば直径約60cmの蒸着領域に対しては30リットル毎分(30000sccm)以下又はこれよりも大きい。
【0085】
次いで第1のp型層を約500℃〜約700℃の温度範囲で約0.5分〜約3時間の間にn型層の上に蒸着してもよい。さらに第3層は化合物半導体材料でもよく、p型ドーパントを含んでもよい。あるいは反応容器温度は、500〜650、500〜600、500〜580、500〜560、500〜540、500〜250、500〜510、505〜535、510〜530、515〜525又は515〜520℃の範囲でもよく、約500、505、508、509、510、512、513、514、515、516、517、518、519、520521、522、523、524、525、528、530、535又は540℃でもよい。温度は第2層に対する温度とほぼ同じでもよい。圧力は第2層に対する圧力とほぼ同じでもよい。第3層は第2層よりも短い期間にわたって成長させてもよく、約2〜15分の範囲、あるいは3〜15、3〜10、3〜6、3〜5、4〜10、4〜6分でもよく、約2、3、4、5、6、7、8、9、10、12分、又は約15分でもよい。
【0086】
例えば単一量子ウェルデバイス、又は多量子ウェルデバイス等の代替接合様式を接合領域内に形成するために、当業者が考慮するであろう同様の条件下において、適宜、第1のp型層の上に1、2、3、4、5又はこれ以上の層を形成してもよい。接合領域は、単純なp−n、n−p、p−n−p、又はn−p−n接合を含んでもよく、あるいは他の構成において接合領域は単一量子ウェルデバイスでもよく、多量子ウェルデバイスでもよい。接合領域は内部に1、2、3、4、5、6、7、8、9、10又はこれ以上の量子ウェルを含有する多量子ウェルを含んでもよい。1以上の接合領域があってもよく、例えば、2、3、4、5、6、7、8、9、10又はこれ以上の接合領域があってもよい。
【0087】
第2のp−型層は第1のp−型層内で成長させてもよい。反応容器温度は約500℃〜約700℃、500〜650、500〜600、500〜580、500〜560、500〜540、505〜535、510〜530、515〜525又は515〜520℃の範囲でもよく、約500、505、508、509、510、512、513、514、515、516、517、518、519、520521、522、523、524、525、528、530、535又は540℃でもよい。反応容器圧力は約0.01〜5Torrでもよく、あるいは約0.01〜4、0.01〜3、0.01〜2、0.01〜1、0.01〜0.5、0.1〜5、0.1〜4、0.1〜3、0.1〜2、0.1〜1、0.1〜0.5、1−5、1〜4、1〜3、1〜2、1〜1.5、2〜5、2〜4.5、2〜4、2〜3.5、2〜3、2.5〜4、2.5〜3.5、2.5〜3、2.8、−3.5、2.8〜3.2Torrでもよく、約、2.5、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.7、3.8、4.0、4.5又は約5Torrでもよい。第2のp型層は約30秒〜約3時間の期間にわたって成長させてもよく、あるいは分〜3時間、1分〜2時間、1分〜1時間、1〜30分、5分〜3時間、5分〜2時間、5分〜1時間、5〜30分でもよく、あるいは5〜25、5〜20、5〜15、10〜30、10〜25、10〜20、10〜15分でもよく、約0.5、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、40、50、60分でもよく、約1.5、2、2.5又は3時間でもよい。第2のp型層は第2のn型層とほぼ同じ時間にわたって成長させてもよく、第2のn型層とほぼ同じ厚さに成長させてもよい。
【0088】
成長させた最終層は厚いp型金属窒化物層でもよく、その期間は約15分〜6時間、15分〜4時間、15分〜3時間、15分〜2時間、15分〜1時間、0.5〜6時間、0.5〜5、0.5〜4、0.5〜30.5〜2、0.5〜1、1〜6、1〜5、1〜4、1〜3、1〜2、2〜6時間、3〜5、3.5〜4.5又は3.8〜4.2時間にわたってもよく、約0.25(15分)、0.5(30分)、0.75(45分)、1、1.5、2、2.5、3、3.5、4、4.5、5、5.5又は約6時間でもよい。反応容器温度は第2のp型層の反応容器温度よりも高くてもよく、約500℃〜約700℃の範囲でもよく、あるいは00〜650、500〜600、500〜580、500〜560、500〜540、520〜700、520〜650、520〜600、520〜580、520℃〜560℃、500〜540、520〜700、520〜650、520〜600、520〜580、520℃〜560℃、525〜555、530〜550又は530〜545、530−540、530〜535℃でもよく、約520、525、530、531、532、533、534、535、536、537、538、539、540、542、544、546、548、550、553、555、560、570、58、600、625、650、675℃又は約700℃でもよい。
【0089】
当業者が考慮するように、層数の変更、各層の型(n−又はp型)、各層の成長時間、各層の前駆体及び/又はドーパントを変更することにより、他のデバイス構造(例えば、単一又は多量子ウェル接合又は何らかの他の様式の半導体接合)を成長させてもよい。
【0090】
図7に、第1金属接触部を図3に示したバッファ層内に包埋する半導体のためのプロセスを示す。第1金属接触部104(例えばn型GaN抵抗性金属接触部)は基板702上に蒸着(図9A及び9Bに図示)され、必要であればアニール(704)される。次いで、さらなるプロセス期間中に第1金属接触部をマスクするために、適宜、例えば機械的「シャドー型」マスク等のマスク層(図10A及び10Bの707)を塗布(706)してもよい。マスクは、対応する複数の半導体デバイスが形成される基板上の複数の領域(図10Aの709)を画定するために用いられ、これにより、構造物の必要な層が基板上に蒸着していくときに、第1金属接触部(図2に示すように)を露出してここに電気的接触が直ちに作られるよう、マスクを除去してもよい。次いで、バッファ層106(例えば、絶縁又はn型いずれかのZnO)を第1金属接触部上方に蒸着する(図11A及び11Bに図示)。再び、必要であれば金属のアニールを実施する。一般的に、接触部がデバイス層に覆われない状況、例えば包埋接触部の一部分が電気的接触(図2に図示)又は上方p−層接触部(例えば、図2の第2接触部114であるが、このような電気的又は抵抗性接触部の全てがアニールを必要とするわけではない)に対して被覆されない状況においては、アニールするステップ(GaNデバイスでは窒素雰囲気下で実施しなければならない)が必要であり、これは、デバイスの後続の層が積層する温度は通常の金属アニール温度と同様であり、後続の層の成長も接触部をアニールするよう作用するからである。同様に、アニールするプロセスは急速熱アニールプロセスであり、デバイスは急速に1〜10秒間(通常薬2〜5秒)アニール温度(通常400〜800℃)に昇温され、このアニール温度に約2〜20分(通常約5〜10分)維持された後、少なくとも最初は10秒間にわたって急冷されるが、本来これは当業者が考慮するであろう利用可能なアニール装置に依存して変化してもよい。
【0091】
次いで、第1半導体層108がバッファ層の上方に蒸着され(710)、続いてデバイスの作動層(例えば、InGaN層、InGaN/GaN多量子ウェル、又は単一量子ウェル)が蒸着される(712)。次いで、接合の上方に第2半導体層112が蒸着され(714)、第2半導体層上に第2金属接触部(例えば、p型GaN抵抗性金属接触部)が蒸着され(716)、必要であれば金属系がアニールされる(718)。二重放射効果として観測されるような、電子のデバイス接合領域の通過及び接合領域外側での再結合が生じないよう、適宜、中間ステップ712及び714において、例えばAlGaN p型層等の電子ブロック層を蒸着してもよい(718)。電子ブロック層は一般的に近接する接合領域及びドープした(すなわちn−又はp型)半導体層よりも大きなバンドギャップを有する材料であり、例えば、接合層とp型半導体層との間の電子ブロック層は、接合層とp型半導体層の間に追加のp型層(p−AlGaN等)を含んでなる。
【0092】
次いで、(使用する場合は)マスクを、基板102上に形成した複数のメサ様半導体デバイス100内に埋め込まれている(又は包埋されている)第1接触部(図12A及び12Bの104)から再度除去し、基板を切り出し(720)、図2に示すように複数の独立した半導体デバイス100とする。最終的に、第1及び第2金属接触部は、半導体デバイス動作の通常の様式で電気的に結合する(722)。
【0093】
第1金属接触部を適宜マスクするステップを実施しない場合、切り出しステップ後に得られる半導体デバイスには、これへの電気的接続を行うために直接露出した第1金属接触部がない。従って、全体を包埋された第1接触部に電気的又は抵抗性に接触可能とするには追加のプロセスを行わねばならないこのような追加プロセスは、第1接触部を露出するための半導体デバイス作製中のエッチングステップ、又は作製したデバイス全体を基板から取り出して露出したデバイス下面から第1接触部に直接接触するステップを含んでなる。作製したデバイス全体を基板から取り出すための技法はレーザー誘導リフト技法を含んでもよく、使用する基板の様式に特定した技法を含んでもよい。例えば、サファイア基板の場合は、半導体デバイス作製に先立ってZnO層を最初に形成してもよく、デバイス作製の完了時に当初のZnO層をエッチングにより除去して、作製したデバイスをサファイア基板から外し、第1金属接触部を後続の接触のために露出してもよい。
【0094】
このように接触部をマスクせずに半導体デバイスを形成し接触部全体を包埋する利点は、当業者であれば考慮するであろうが、薄膜成長システムにおいてはマスクとの協動は困難である可能性があり、適切な場合を除いては、露出領域のシャドーイング、マスク下に後続成長層の拡散を生じてマスク境界が不明瞭化する等の多くの問題を発生する可能性がある。従って、可能であればマスクするステップを除くことが有利な場合がある。
【0095】
図8に、図6のようにドープした半導体層内に形成された第1金属接触部を有する半導体デバイスを形成するための、図7と類似のプロセスを示し、図7のプロセスと同様のステップを同様の参照番号で示す。ステップ724において蒸着したバッファ層は、図7のステップ708のようなバッファ層(例えば、絶縁又はドープしたn−又はp型のZnO層)で代替してもよく、図6に示した金属窒化物層でもよい。あるいはまた、第1金属接触部が基板及び当該基板上に蒸着される第1のドープした半導体層(すなわち、前述した金属窒化物層)の上に直接配置され、第1半導体層内に第1接触部を包埋するように、バッファ層蒸着ステップ724の全体を省略してもよい。
【実施例】
【0096】
金属上ガリウム窒化物デバイスは上述のRPECVD法を用いてサファイア基板上に成長する。一実施形態において、5層を含んでなる二重ヘテロ構造デバイスを説明した。当該デバイスは、RPECVD成長反応容器内の配置に先立って基板表面上に蒸着したニクロム接触層を有するサファイア基板上に成長させた。ニクロムは高い電気抵抗を有して高温に耐えうるニッケル及びクロムの合金である
【0097】
n型GaN層は、約1.3Torrの反応容器圧力下、ニクロム層上に541℃で4時間成長させた。n型GaN層のための前駆体は、−10℃で20sccm(標準立方センチメートル毎分)に維持されたトリメチルガリウム(TMG)に窒素を通気することにより試料に輸送した。窒素は流速600sccmでプラズマが存在するRPECVD反応容器のプラズマチューブを通じて流し、ニクロム層上でTMGと反応して窒化ガリウムを生成する、窒素の活性中性化学種を生成した。TMG及び活性中性窒素化学種の前駆体混合はまた、流速100sccmでTMG供給ラインを通じて窒素気流で希釈した。
【0098】
次いで反応容器の温度を約7分間にわたって約542℃に低下させ、反応容器圧力を約3Torrに昇圧した。このフェーズの間、プラズマチューブを通じて500sccmの窒素フローを維持したが、ここではプラズマは存在しない。プラズマが存在しなくてもなお窒素フローを維持する利点は、ある真空条件で発生する薄膜からの窒素の蒸発を最小化することである。反応容器内温度はInGaNの成長が可能になるまで低下させる。InGaN層は、インジウム成分が非常に急速に分解するか又は薄膜内に取り込まれるため、一般的にGaNよりも低い成長温度を必要とする。
【0099】
次いでn型AlGaN層を、温度517℃、圧力3Torrでn型GaN層上に蒸着させた。TMG及びトリメチルアルミニウム(TMAl)前駆体をそれぞれ16sccm、15sccmの流速で用いた。再度TMGを−10℃の温度に保持し、TMAlを25℃の温度に保持した。プラズマチューブ(プラズマあり)を通じる窒素の流速は500sccmだった。
【0100】
第3層は、温度518℃、圧力3Torrで5分間成長させたp型InGaN層であった。使用した前駆体はそれぞれ流速10sccmのTMG及びトリメチルインジウム(TMIn)であった。p型ドーパントは10sccmの流速で23℃に保持したCp2Mg前駆体由来のマグネシウム(Mg)であった。プラズマチューブ(プラズマあり)を通じる窒素の流速は600sccmだった。
【0101】
次層は温度520℃、圧力3Torrで15分成長させたp型AlGaN層であった。前駆体は、TMG及びTMAlをp型ドーパントであるMg用Cp2Mgと共に使用し、流速はそれぞれ16sccm、15sccm、40sccmであった。プラズマチューブ(プラズマあり)を通じる窒素の流速は500sccmだった。
【0102】
最終層(本実施例用)は、温度534℃、圧力3Torrで2時間成長させたp型GaN層であった。前駆体は、TMGをp型ドーパントであるMg用Cp2Mgと共に使用し、流速はそれぞれ16sccm、及び50sccmであった。プラズマチューブ(プラズマあり)を通じる窒素の流速は500sccmだった。
【0103】
最終的なデバイス全体の厚さは約800nmであり、RPECVDシステムにおける成長速度は毎時125nmであった。
【0104】
図13に、ニクロム層上に形成した上述の実施例と同様に成長させた、GaN二重ヘテロ構造デバイスの室温光ルミネセンスのグラフを示す。このグラフは、約372nmを中心に可視及び紫外の両方において強いルミネセンスを明瞭に示している。可視発光は、炭素、水素、酸素又は水のいずれか1つ以上でありうる、成長過程で入った薄膜中の夾雑物によるものであるが、この夾雑物の正確な性質に関しては文献中においてなお議論のあるところである。こうした夾雑の可能性を最小化する環境でデバイスを成長させれば、欠陥の混入を最小化できる利点がある。
【0105】
包埋ニクロム層とデバイス最上層との間にも電気的接触を作製すると、デバイスが電気伝導して接合から発光が見られた。
【0106】
上述に記載及び/又は図示の半導体デバイス及びその製造方法は、少なくとも実質的に包埋/埋め込み接触部を有する金属窒化物半導体デバイスを提供することを考慮されたい。
【0107】
本願明細書に記載及び/又は図面に図示の半導体デバイス及びその製造方法は、例示のためのみであり、本発明の範囲を限定するものではない。特に明記のない場合、半導体デバイス及びその製造方法の個々の態様及び構成要素は変更してもよく、すなわち公知の等価物、さらに将来開発されるかもしれない未知の置換物、あるいは将来受容可能と認められる置換物と置換してもよい。潜在的応用範囲が広いため、及び本発明の半導体デバイス及びその製造方法はそうした多くの変形に適用可能であることを意図しているため、半導体デバイス及びその製造方法は、特許請求の範囲に示される本発明の範囲内にある種々の応用のために変更してもよい。本発明を定義する特許請求の範囲は添付の通りである。
【図面の簡単な説明】
【0108】
以下、本発明の好適な実施形態を添付の図面を参照して記載するが、これらは例示のためのみである。
【図1】従来技術の外部接触部を有するメサ構造半導体デバイスの例である。
【図2】埋め込み接触部半導体デバイスの第1の構成である。
【図3】埋め込み接触部半導体デバイスの第2の構成である。
【図4】埋め込み接触部半導体デバイスの第3の構成である。
【図5】埋め込み接触部半導体デバイスの第4の構成である。
【図6】埋め込み接触部半導体デバイスの第5の構成である。
【図7】埋め込み接触部半導体デバイスを形成する方法の第1の構成を示すフロー図である。
【図8】埋め込み接触部半導体デバイスを形成する方法の第2の構成を示すフロー図である。
【図9】図9Aは図7の方法の初期プロセス段階中の半導体の頂面図である。図9Bは図9AのラインB−Bに沿った初期プロセス段階中半導体デバイスの断面図である。
【図10】図10Aは図7の方法の初期プロセス段階中の半導体の頂面図である。図10Bは図10AのラインC−Cに沿った初期プロセス段階中半導体デバイスの断面図である。
【図11】図11Aは図7の方法の初期プロセス段階中の半導体の頂面図である。図11Bは図11AのラインD−Dに沿った初期プロセス段階中半導体デバイスの断面図である。
【図12】図12Aは図7の方法の初期プロセス段階中の半導体の頂面図である。図12Bは図12AのラインE−Eに沿った初期プロセス段階中半導体デバイスの断面図である。
【図13】本発明の方法に従って形成される二重ヘテロ構造接合由来の光ルミネセンスのグラフである。
【特許請求の範囲】
【請求項1】
基板と、
第1接触部と、
前記基板上に蒸着したドープ半導体材料の第1層と、
前記第1層に蒸着した半導体接合領域と、
前記接合領域に蒸着したドープ半導体材料の第2層であって、前記第1層と逆極性にドープした半導体を有する第2層と、
第2接触部とを含んでなり、
前記第2接触部は前記第2層と電気的に導通し、前記第1接触部は前記基板と前記接合領域との間で前記半導体デバイス内に包埋されて前記第1層と電気的に導通する、
半導体デバイス。
【請求項2】
半導体材料の前記第1及び第2層は半導体窒化物層である、請求項1に記載のデバイス。
【請求項3】
前記半導体窒化物層はGaN、AlGaN及びInGaN半導体窒化物から選ばれる、請求項2に記載のデバイス。
【請求項4】
前記第1接触部は前記第1半導体層に包埋される、請求項1に記載のデバイス。
【請求項5】
さらに、前記基板と前記第1半導体層との中間にバッファ層を含んでなり、前記第1接触部は前記バッファ層に包埋される、請求項1に記載のデバイス。
【請求項6】
前記バッファ層は直列抵抗を降下するバッファ層である、請求項5に記載のデバイス。
【請求項7】
前記バッファ層は絶縁バッファ層及びアクティブ半導体バッファ層からなる群から選ばれる、請求項5又は6に記載のデバイス。
【請求項8】
前記アクティブ半導体バッファ層はn型又はp型半導体を含んでなる、請求項5から7のいずれか1項に記載のデバイス。
【請求項9】
前記アクティブ半導体バッファ層は窒化物半導体を含んでなる、請求項8に記載のデバイス。
【請求項10】
前記絶縁バッファ層はZnOから形成される、請求項8に記載のデバイス。
【請求項11】
基板と、
前記基板上の少なくとも1つの第1接触部と、
第1半導体窒化物層であって、前記第1接触部はこの第1層に包埋されて前記第1層と電気的に導通する第1半導体窒化物層と、
前記第1半導体層に近接する接合領域と、
前記接合領域に近接する第2半導体窒化物層と、
前記第2半導体窒化物層に近接して前記第2層と電気的に導通する第2接触部とを含んでなり、
前記第1及び第2接触部は前記接合領域を通じて電気的に相互接続する、
半導体窒化物材料から形成される包埋接触半導体デバイス。
【請求項12】
基板と、
前記基板上に蒸着した第1金属窒化物層と、
前記第1金属窒化物薄膜上に形成される第1接触部と、
前記第1金属窒化物層に蒸着され少なくとも1つの前記第1接触部部分をカプセル化する第2金属窒化物層と、
前記第2金属窒化物層上に蒸着される半導体接合領域と、
前記接合領域上に蒸着する第3金属窒化物層であって前記第3金属窒化物層は前記第1及び第2金属窒化物層と逆の半導体ドープ極性を有する第3金属窒化物層と、
前記第3金属窒化物層と電気的に導通する第2接触部を含んでなる、
包埋接触金属窒化物半導体デバイス。
【請求項13】
前記基板はボロシリケートガラス、シリカガラス、サファイア、石英、ZnO、炭化シリコン又はシリコンである、請求項1から12のいずれか1項に記載のデバイス。
【請求項14】
GaN青色LED、GaN系青色LED、GaN青色レーザダイオード又はGaN系青色レーザダイオードである、請求項1から12のいずれか1項に記載のデバイス。
【請求項15】
少なくとも1つの第1接触部を含んでなる基板を提供するステップと、
前記第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために前記第1接触部の第1部分をマスクするステップと、
前記第1接触部を前記第1層内に包埋するために前記デバイス領域内の前記第1接触部の前記第2の部分の上方に第1半導体窒化物層を形成するステップと、
前記第1層の上方に接合を形成するステップと、
前記接合の上方に第2半導体窒化物層を形成するステップと、
前記第2層上に第2接触部を形成するステップと、
前記マスクを除去することにより前記第1接触部の前記第1の部分を露出するステップと
を含んでなる、包埋接触半導体窒化物デバイスを形成する方法。
【請求項16】
少なくとも1つの第1接触部を含んでなる基板を提供するステップと、
前記第1接触部を前記第1層内に包埋するために前記第1接触部の上方に第1半導体窒化物層を形成するステップと、
前記第1層の上方に接合を形成するステップと、
前記接合の上方に第2半導体窒化物層を形成するステップと、
前記第2層上に第2接触部を形成するステップと
を含んでなる、包埋接触半導体窒化物デバイスを形成する方法。
【請求項17】
前記第1及び第2半導体窒化物層はGaN、AlGaN及びInGaN半導体窒化物から選ばれる、請求項15又は16に記載の方法。
【請求項18】
前記第1半導体窒化物層はn型半導体窒化物層であり且つ前記第2半導体窒化物層はp型半導体窒化物層であるか、又は、前記第1半導体窒化物層はp型半導体窒化物層であり且つ前記第2半導体窒化物層はn型半導体窒化物層であるかのいずれかである、請求項17に記載の方法。
【請求項19】
前記第1及び第2半導体窒化物層は約500〜800℃の範囲の温度で形成される、請求項15から18のいずれか1項に記載の方法。
【請求項20】
前記半導体層は窒素雰囲気下においてリモートプラズマファブリケーション法により形成される、請求項15から18のいずれか1項に記載の方法。
【請求項21】
さらに前記第1接触部が前記バッファ層の上に形成されるよう、少なくとも1つの前記第1接触部を形成する前に前記基板上にバッファ層を形成するステップを含んでなる、請求項15から17のいずれか1項に記載の方法。
【請求項22】
前記第1接触部が前記バッファ層内に包埋されるように少なくとも1つの前記第1接触部を形成した後に、前記基板上にバッファ層を形成するステップを含んでなる、請求項15から17のいずれか1項に記載の方法。
【請求項23】
前記バッファ層は絶縁バッファ層又はドープバッファ層のいずれかである、請求項20から22のいずれか1項に記載の方法。
【請求項24】
前記ドープバッファ層はn型又はp型半導体層のいずれかである、請求項23に記載の方法。
【請求項25】
前記バッファ層は前記半導体窒化物デバイスの直列抵抗を降下する材料から形成される、請求項22から24のいずれか1項に記載の方法。
【請求項26】
前記バッファ層はZnOから形成される、請求項22から25のいずれか1項に記載の方法。
【請求項27】
添付図面及び又は実施例に示された本発明の実施形態のいずれか1つを参照して本願明細書に実質的に記載の、包埋接触半導体デバイス。
【請求項28】
添付図面及び又は実施例に示された本発明の実施形態のいずれか1つを参照して本願明細書に実質的に記載の、包埋接触半導体デバイスを形成する方法。
【請求項1】
基板と、
第1接触部と、
前記基板上に蒸着したドープ半導体材料の第1層と、
前記第1層に蒸着した半導体接合領域と、
前記接合領域に蒸着したドープ半導体材料の第2層であって、前記第1層と逆極性にドープした半導体を有する第2層と、
第2接触部とを含んでなり、
前記第2接触部は前記第2層と電気的に導通し、前記第1接触部は前記基板と前記接合領域との間で前記半導体デバイス内に包埋されて前記第1層と電気的に導通する、
半導体デバイス。
【請求項2】
半導体材料の前記第1及び第2層は半導体窒化物層である、請求項1に記載のデバイス。
【請求項3】
前記半導体窒化物層はGaN、AlGaN及びInGaN半導体窒化物から選ばれる、請求項2に記載のデバイス。
【請求項4】
前記第1接触部は前記第1半導体層に包埋される、請求項1に記載のデバイス。
【請求項5】
さらに、前記基板と前記第1半導体層との中間にバッファ層を含んでなり、前記第1接触部は前記バッファ層に包埋される、請求項1に記載のデバイス。
【請求項6】
前記バッファ層は直列抵抗を降下するバッファ層である、請求項5に記載のデバイス。
【請求項7】
前記バッファ層は絶縁バッファ層及びアクティブ半導体バッファ層からなる群から選ばれる、請求項5又は6に記載のデバイス。
【請求項8】
前記アクティブ半導体バッファ層はn型又はp型半導体を含んでなる、請求項5から7のいずれか1項に記載のデバイス。
【請求項9】
前記アクティブ半導体バッファ層は窒化物半導体を含んでなる、請求項8に記載のデバイス。
【請求項10】
前記絶縁バッファ層はZnOから形成される、請求項8に記載のデバイス。
【請求項11】
基板と、
前記基板上の少なくとも1つの第1接触部と、
第1半導体窒化物層であって、前記第1接触部はこの第1層に包埋されて前記第1層と電気的に導通する第1半導体窒化物層と、
前記第1半導体層に近接する接合領域と、
前記接合領域に近接する第2半導体窒化物層と、
前記第2半導体窒化物層に近接して前記第2層と電気的に導通する第2接触部とを含んでなり、
前記第1及び第2接触部は前記接合領域を通じて電気的に相互接続する、
半導体窒化物材料から形成される包埋接触半導体デバイス。
【請求項12】
基板と、
前記基板上に蒸着した第1金属窒化物層と、
前記第1金属窒化物薄膜上に形成される第1接触部と、
前記第1金属窒化物層に蒸着され少なくとも1つの前記第1接触部部分をカプセル化する第2金属窒化物層と、
前記第2金属窒化物層上に蒸着される半導体接合領域と、
前記接合領域上に蒸着する第3金属窒化物層であって前記第3金属窒化物層は前記第1及び第2金属窒化物層と逆の半導体ドープ極性を有する第3金属窒化物層と、
前記第3金属窒化物層と電気的に導通する第2接触部を含んでなる、
包埋接触金属窒化物半導体デバイス。
【請求項13】
前記基板はボロシリケートガラス、シリカガラス、サファイア、石英、ZnO、炭化シリコン又はシリコンである、請求項1から12のいずれか1項に記載のデバイス。
【請求項14】
GaN青色LED、GaN系青色LED、GaN青色レーザダイオード又はGaN系青色レーザダイオードである、請求項1から12のいずれか1項に記載のデバイス。
【請求項15】
少なくとも1つの第1接触部を含んでなる基板を提供するステップと、
前記第1接触部の第2の部分を含んでなる少なくとも1つのデバイス領域を露出するために前記第1接触部の第1部分をマスクするステップと、
前記第1接触部を前記第1層内に包埋するために前記デバイス領域内の前記第1接触部の前記第2の部分の上方に第1半導体窒化物層を形成するステップと、
前記第1層の上方に接合を形成するステップと、
前記接合の上方に第2半導体窒化物層を形成するステップと、
前記第2層上に第2接触部を形成するステップと、
前記マスクを除去することにより前記第1接触部の前記第1の部分を露出するステップと
を含んでなる、包埋接触半導体窒化物デバイスを形成する方法。
【請求項16】
少なくとも1つの第1接触部を含んでなる基板を提供するステップと、
前記第1接触部を前記第1層内に包埋するために前記第1接触部の上方に第1半導体窒化物層を形成するステップと、
前記第1層の上方に接合を形成するステップと、
前記接合の上方に第2半導体窒化物層を形成するステップと、
前記第2層上に第2接触部を形成するステップと
を含んでなる、包埋接触半導体窒化物デバイスを形成する方法。
【請求項17】
前記第1及び第2半導体窒化物層はGaN、AlGaN及びInGaN半導体窒化物から選ばれる、請求項15又は16に記載の方法。
【請求項18】
前記第1半導体窒化物層はn型半導体窒化物層であり且つ前記第2半導体窒化物層はp型半導体窒化物層であるか、又は、前記第1半導体窒化物層はp型半導体窒化物層であり且つ前記第2半導体窒化物層はn型半導体窒化物層であるかのいずれかである、請求項17に記載の方法。
【請求項19】
前記第1及び第2半導体窒化物層は約500〜800℃の範囲の温度で形成される、請求項15から18のいずれか1項に記載の方法。
【請求項20】
前記半導体層は窒素雰囲気下においてリモートプラズマファブリケーション法により形成される、請求項15から18のいずれか1項に記載の方法。
【請求項21】
さらに前記第1接触部が前記バッファ層の上に形成されるよう、少なくとも1つの前記第1接触部を形成する前に前記基板上にバッファ層を形成するステップを含んでなる、請求項15から17のいずれか1項に記載の方法。
【請求項22】
前記第1接触部が前記バッファ層内に包埋されるように少なくとも1つの前記第1接触部を形成した後に、前記基板上にバッファ層を形成するステップを含んでなる、請求項15から17のいずれか1項に記載の方法。
【請求項23】
前記バッファ層は絶縁バッファ層又はドープバッファ層のいずれかである、請求項20から22のいずれか1項に記載の方法。
【請求項24】
前記ドープバッファ層はn型又はp型半導体層のいずれかである、請求項23に記載の方法。
【請求項25】
前記バッファ層は前記半導体窒化物デバイスの直列抵抗を降下する材料から形成される、請求項22から24のいずれか1項に記載の方法。
【請求項26】
前記バッファ層はZnOから形成される、請求項22から25のいずれか1項に記載の方法。
【請求項27】
添付図面及び又は実施例に示された本発明の実施形態のいずれか1つを参照して本願明細書に実質的に記載の、包埋接触半導体デバイス。
【請求項28】
添付図面及び又は実施例に示された本発明の実施形態のいずれか1つを参照して本願明細書に実質的に記載の、包埋接触半導体デバイスを形成する方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2009−44149(P2009−44149A)
【公開日】平成21年2月26日(2009.2.26)
【国際特許分類】
【外国語出願】
【出願番号】特願2008−188941(P2008−188941)
【出願日】平成20年7月22日(2008.7.22)
【出願人】(307030577)ガリウム エンタープライジズ ピーティーワイ リミテッド (2)
【Fターム(参考)】
【公開日】平成21年2月26日(2009.2.26)
【国際特許分類】
【出願番号】特願2008−188941(P2008−188941)
【出願日】平成20年7月22日(2008.7.22)
【出願人】(307030577)ガリウム エンタープライジズ ピーティーワイ リミテッド (2)
【Fターム(参考)】
[ Back to top ]