結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法
【課題】基板上の所望の位置に結晶を製造可能な結晶製造装置を提供する。
【解決手段】バネ2は、一方端が架台1に固定され、他方端が磁性体3に連結される。磁性体3は、一方端がバネに連結され、他方端がピストン6に連結される。コイル4は、磁性体3の周囲に巻回されるとともに、電源回路5と、接地ノードGNDとの間に電気的に接続される。ピストン6は、シリンダ7内に挿入された直線部材61を有する。シリンダ7は、中空の円柱形状からなり、底面7Bに小孔71を有する。そして、シリンダ7は、シリコン融液13を保持する。基板11は、シリンダ7の小孔71に対向するようにXYステージ12によって支持される。電源回路5は、パルス状の電流をコイル4に流し、ピストン6を上下方向DR1に移動させる。その結果、液滴14は、1.02m/sの初速度で小孔71から基板11へ向けて噴出される。
【解決手段】バネ2は、一方端が架台1に固定され、他方端が磁性体3に連結される。磁性体3は、一方端がバネに連結され、他方端がピストン6に連結される。コイル4は、磁性体3の周囲に巻回されるとともに、電源回路5と、接地ノードGNDとの間に電気的に接続される。ピストン6は、シリンダ7内に挿入された直線部材61を有する。シリンダ7は、中空の円柱形状からなり、底面7Bに小孔71を有する。そして、シリンダ7は、シリコン融液13を保持する。基板11は、シリンダ7の小孔71に対向するようにXYステージ12によって支持される。電源回路5は、パルス状の電流をコイル4に流し、ピストン6を上下方向DR1に移動させる。その結果、液滴14は、1.02m/sの初速度で小孔71から基板11へ向けて噴出される。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法に関し、特に、半導体の構成元素からなる融液を用いて結晶半導体を製造する結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法に関するものである。
【背景技術】
【0002】
従来、含金属材料の融液の一部を液滴として容器の底に設けられた小孔から自由落下(初速度ゼロの状態からの落下を意味する)させ、液滴を冷却用部材に衝突させて液滴を凝固させることによって結晶材料を製造する結晶材料の製造方法が知られている(特許文献1)。
【0003】
この場合、含金属材料は、チタンおよび鉄等の金属、チタン−ニッケル、銅−アルミニウムおよび銅−インジウム等の合金、ゲルマニウム、シリコン、インジウム−アンチモン、鉄−シリコン、および銅−インジウム−セレン等の半導体、およびアルミナ−ガーネット複合材料等のセラミック等からなる。
【0004】
また、冷却用部材は、銅および鉄等の金属、またはガラスおよび窒化アルミニウム等のセラミックからなる。
【0005】
さらに、液滴の直径は、0.1mm〜50mmの範囲、好ましくは、2〜10mmの範囲である。
【0006】
さらに、自由落下の距離は、液滴が冷却用部材に衝突するまでに凝固が生じない距離に設定され、液滴の垂直方向の長さ(直径)の1〜50000倍程度の距離である。
【0007】
そして、従来の結晶材料の製造方法においては、液滴を自由落下させるための小孔の垂直下6.5mの位置に石英ガラス板を設置し、液滴を小孔から自由落下させ、石英ガラス板上に結晶を製造する。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2001−89292号公報
【非特許文献】
【0009】
【非特許文献1】T. Okada, S. Higashi, H. Kaku, H. Murakami and S. Miyazaki: “Analysis of Transient Temperature Profile During Thermal Plasma Jet Annealing of Si Films on Quartz Substrate”,Jpn. J. Appl. Phys. 45 (2006) pp.4355-4357.
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかし、従来の結晶材料の製造方法においては、液滴は、初速度ゼロの状態から自由落下されるため、基板上の所望の位置に結晶を製造することが困難であるという問題がある。
【0011】
また、従来の結晶材料の製造方法においては、液滴の量と、液滴が冷却用部材に衝突したときの冷却用部材の温度との関係を考慮していないため、自由落下される液滴の量によっては、冷却用部材が溶けるという問題がある。
【0012】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、基板上の所望の位置に結晶を製造可能な結晶製造装置を提供することである。
【0013】
また、この発明の別の目的は、基板の溶解を防止して基板上に結晶を製造する結晶製造装置を提供することである。
【0014】
さらに、この発明の別の目的は、結晶を所望の位置に作製することによって工程数の少ない半導体デバイスの製造方法を提供することである。
【0015】
さらに、この発明の別の目的は、基板の溶解を防止して基板上に結晶を製造する結晶製造装置を用いて製造された半導体デバイスを提供することである。
【課題を解決するための手段】
【0016】
この発明によれば、結晶製造装置は、基板と、融液保持部と、噴出部とを備える。融液保持部は、基板に対向して配置された噴出口を有し、半導体の構成元素からなる融液を保持する。噴出部は、半導体の構成元素からなる液滴を融液保持部の噴出口から所望の初速度で基板に向けて噴出させる。
【0017】
好ましくは、結晶製造装置は、温度検出部と、制御部とをさらに備える。温度検出部は、液滴が基板に着弾したときの基板の温度を検出する。制御部は、温度検出部によって検出された温度が基板の融点よりも低くなる量および/または速度に液滴の量および/または初速度を制御する。
【0018】
好ましくは、温度検出部は、光強度測定部と、演算部と、温度出力部とを含む。光強度測定部は、基板にレーザ光を照射し、レーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す第1の光強度特性を測定する。演算部は、外部から受けた入力データに基づいて、基板と同じ熱負荷が加えられたときの仮想基板における光強度と時間との関係を示し、かつ、第1の光強度特性に最も近い第2の光強度特性を演算するとともに、演算した第2の光強度特性を有する仮想基板の温度の時間変化を内部に再現した再現基板を出力する。温度出力部は、演算部から出力された再現基板の各時間における温度を基板の温度として出力する。
【0019】
好ましくは、噴出口は、四角形からなる基板の任意の辺に沿って配列され、液滴を噴出するための複数の微小孔からなる。
【0020】
好ましくは、結晶製造装置は、移動部をさらに備える。移動部は、複数の微小孔の配列方向に略直交する方向へ基板を移動させる。
【0021】
好ましくは、融液および液滴の各々は、シリコン融液、シリコンゲルマニウム融液およびゲルマニウム融液のいずれかからなる。
【0022】
また、この発明によれば、半導体デバイスの製造方法は、半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層/絶縁層のいずれかからなる下地層を作製する第1のステップと、半導体の構成元素からなる液滴を所望の初速度で基板上の所望の位置へ噴出して結晶半導体層を作製する第2のステップと、作製された結晶半導体層および/または下地層を用いて半導体デバイスを作製する第3のステップとを備える。
【0023】
好ましくは、第1のステップは、基板上にゲート電極を作製する第1のサブステップと、ゲート電極上に絶縁層を作製する第2のサブステップと、絶縁層上にドーパントを含む第1および第2の半導体領域を作製する第3のサブステップとを含む。また、第2のステップにおいて、結晶半導体層は、第1および第2の半導体領域に接し、かつ、ゲート電極上に位置するように液滴を噴出して作製される。
【0024】
好ましくは、第1のステップは、非晶質層を基板上に作製する第1のサブステップと、非晶質層上に絶縁層を作製する第2のサブステップとを含む。そして、第2のステップにおいて、結晶半導体層は、液滴を絶縁層上に噴出して非晶質層が結晶化することによって
作製される。
【0025】
好ましくは、第2のステップは、保持基板と保持基板上に形成された剥離層とからなる下地層上に液滴を噴出して第1の結晶粒を作製する第1のサブステップと、保持基板の面内方向において既に作製された結晶粒に接するように液滴を下地層上へ噴出して第2の結晶粒を作製する第2のサブステップと、所望の面積を有する結晶半導体層が下地層上に作製されるまで第2のサブステップを繰り返し実行する第3のサブステップとを含む。
【0026】
さらに、この発明によれば、半導体デバイスは、異種基板と、半導体層と、酸化膜と、電極とを備える。異種基板は、半導体と異なる材料からなる。半導体層は、異種基板に接して形成され、結晶相からなる。酸化膜は、半導体層に接して半導体層上に形成される。電極は、酸化膜に接して酸化膜上に形成される。そして、半導体層は、第1および第2の領域と、チャネル領域とを含む。第1の領域は、第1の導電型を有する。第2の領域は、異種基板の面内方向において第1の領域から離れた位置に形成され、第1の導電型を有する。チャネル領域は、異種基板の面内方向において第1の領域と第2の領域との間に配置され、第1および第2の領域と酸化膜とに接して形成される。
【0027】
好ましくは、異種基板は、熱可塑性樹脂からなり、半導体層は、異種基板に埋め込まれている。
【0028】
好ましくは、半導体層は、1つの方向に配向した単結晶相からなる。
【0029】
さらに、この発明によれば、半導体デバイスは、異種基板と、半導体層と、第1および第2の電極とを備える。異種基板は、半導体と異なる材料からなる。半導体層は、異種基板上に配置され、結晶相からなる。第1の電極は、半導体層の異種基板側の表面に接して形成される。第2の電極は、半導体層の異種基板側の表面と反対側の表面に接して形成され、異種基板の面内方向に任意の間隔で配置された複数の線状金属からなる。そして、半導体層は、異種基板に垂直な方向にp−n接合を有するとともに、第1の電極から第2の電極の方向へ突出したピラミッド構造を半導体層の異種基板側の表面と反対側の表面に有する。
【0030】
好ましくは、半導体層は、多結晶シリコン、単結晶シリコン、多結晶シリコンゲルマニウム、単結晶シリコンゲルマニウム、多結晶ゲルマニウムおよび単結晶ゲルマニウムのいずれかからなる。
【0031】
さらに、この発明によれば、半導体デバイスの製造方法は、単結晶からなる半導体基板の表面を水素で終端する第1のステップと、半導体の構成元素からなる液滴を所望の初速度で半導体基板上の水素によって終端された表面の所望の位置へ噴出して結晶半導体層を作製する第2のステップと、結晶半導体層を半導体基板から剥離する第3のステップと、剥離された結晶半導体層を半導体と異なる異種基板に固定して半導体デバイスを作製する第4のステップとを備える。
【0032】
好ましくは、第4のステップは、剥離された結晶半導体層を異種基板に固定する第1のサブステップと、異種基板の面内方向における結晶半導体層の一方端側の第1の領域と結晶半導体層の他方端側の第2の領域とに結晶半導体層の導電型と異なる導電型を有する第1および第2の半導体領域を形成する第2のサブステップと、結晶半導体層の第1および第2の半導体領域以外の領域に接して酸化膜を形成する第3のサブステップと、酸化膜に接して電極を形成する第4のサブステップとを含む。
【0033】
好ましくは、第1のサブステップにおいて、結晶半導体層は、熱可塑性樹脂からなる異種基板に埋め込まれる。
【0034】
好ましくは、第1のステップは、半導体基板の一主面に半導体基板の厚み方向へ突出した略ピラミッド構造からなる複数の孔を形成する第1のサブステップと、複数の孔が形成された半導体基板の前記一主面を水素で終端する第2のサブステップとを含む。第4のステップは、剥離された結晶半導体層の厚み方向にp−n接合を形成するサブステップと、結晶半導体層の面内方向に任意の間隔で配置された複数の線状金属からなる第1の電極を結晶半導体層のピラミッド構造を有する一方の表面に形成するサブステップと、結晶半導体層の一方の表面と反対側の他方の表面に第2の電極を形成するサブステップと、結晶半導体層を異種基板に固定するサブステップとを含む。
【0035】
好ましくは、固定するサブステップにおいて、結晶半導体層は、異種基板に接着される。
【発明の効果】
【0036】
この発明においては、半導体の構成元素からなる融液が液滴として所望の初速度で基板に向けて噴出され、液滴は、基板に着弾して固化を開始し、結晶半導体が基板上に作製される。その結果、液滴は、自由落下される場合に比べ、基板の方向へ飛び易くなる。また、液滴が小さくなるほど空気抵抗により所望の方向に飛ばすのが困難になるため、初速度を持たせて液滴の着弾位置の精度を高くできる。さらに、着弾し、凝固した後の膜厚を初速度で制御できる。この場合、初速度が速いほど、膜厚が薄くなり、これに伴って冷却速度を速くできる。
【0037】
したがって、この発明によれば、結晶を基板上の所望の位置に作製できる。
【0038】
また、この発明においては、液滴の量は、液滴が基板に着弾したときの温度が基板の融点よりも低くなる量に制御される。
【0039】
したがって、この発明によれば、基板の溶解を防止して結晶を基板上に作製できる。
【0040】
さらに、この発明においては、半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層/絶縁層のいずれかからなる下地層へ液滴を所望の初速度で噴出して結晶半導体層を作製し、その作製した結晶半導体層および/または下地層を用いて半導体デバイスが作製される。その結果、従来、パターンニング技術を用いて作製していた結晶半導体層を液滴の噴出によって作製でき、その液滴の噴出によって作製された結晶半導体層を用いて半導体デバイスが作製される。
【0041】
したがって、この発明によれば、工程数を少なくして半導体デバイスを作製できる。
【図面の簡単な説明】
【0042】
【図1】この発明の実施の形態による結晶製造装置の概略図である。
【図2】図1に示すコイルに流れる電流の波形図である。
【図3】図1に示す結晶製造装置における動作を説明するためのフローチャートである。
【図4】図1に示す結晶製造装置を用いて作製した結晶シリコンのラマンスペクトルを示す図である。
【図5】この発明の実施の形態による他の結晶製造装置の概略図である。
【図6】液滴を基板へ噴出したときの基板温度のタイミングチャートを示す図である。
【図7】Durationと体積との関係を示す図である。
【図8】液滴を基板へ噴出したときの基板の表面温度のタイミングチャートを示す図である。
【図9】図5に示す結晶製造装置における動作を説明するためのフローチャートである。
【図10】この発明の実施の形態によるさらに他の結晶製造装置の概略図である。
【図11】図10に示す温度検出器の構成を示す概略ブロック図である。
【図12】図11に示す演算部の構成を示す概略ブロック図である。
【図13】反射率の時間変化を示す図である。
【図14】反射率の時間変化を示す図である。
【図15】再現基板の概念図である。
【図16】図10に示す結晶製造装置における動作を説明するためのフローチャートである。
【図17】この発明の実施の形態によるさらに他の結晶製造装置の概略図である。
【図18】液滴を熱源として用いて結晶シリコンを作製する工程図である。
【図19】この発明の実施の形態によるTFTの製造方法を示す第1の工程図である。
【図20】この発明の実施の形態によるTFTの製造方法を示す第2の工程図である。
【図21】この発明の実施の形態によるTFTの製造方法を示す第3の工程図である。
【図22】この発明の実施の形態によるTFTの製造方法を示す第4の工程図である。
【図23】この発明の実施の形態による太陽電池の製造方法を示す第1の工程図である。
【図24】この発明の実施の形態による太陽電池の製造方法を示す第2の工程図である。
【図25】X線回折のスペクトルを示す図である。
【図26】他のX線回折のスペクトルを示す図である。
【図27】この発明の実施の形態によるTFTの断面図である。
【図28】図27に示すTFTの製造方法を説明するための第1の工程図である。
【図29】図27に示すTFTの製造方法を説明するための第2の工程図である。
【図30】図27に示すTFTの製造方法を説明するための第3の工程図である。
【図31】マトリックス状に配置されたTFTを製造する方法を説明するための一部の工程図である。
【図32】この発明の実施の形態による太陽電池の斜視図である。
【図33】図32に示す線XXXIII−XXXIII間における太陽電池の断面図である。
【図34】図32および図33に示す太陽電池の製造方法を説明するための第1の工程図である。
【図35】図32および図33に示す太陽電池の製造方法を説明するための第2の工程図である。
【図36】図32および図33に示す太陽電池の製造方法を説明するための第3の工程図である。
【図37】図32および図33に示す太陽電池の製造方法を説明するための第4の工程図である。
【図38】この発明の実施の形態による他の太陽電池の斜視図である。
【図39】図38に示す線XXXIX−XXXIX間における太陽電池の断面図である。
【図40】この発明の実施の形態によるさらに他の太陽電池の斜視図である。
【図41】図40に示す線XXXXI−XXXXI間における太陽電池の断面図である。
【発明を実施するための形態】
【0043】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【0044】
図1は、この発明の実施の形態による結晶製造装置の概略図である。図1を参照して、この発明の実施の形態による結晶製造方法10は、架台1と、バネ2と、磁性体3と、コイル4と、電源回路5と、ピストン6と、シリンダ7と、ヒータ8と、リフレクタ9と、基板11と、XYステージ12とを備える。
【0045】
バネ2は、一方端が架台1に固定され、他方端が磁性体3の一方端に接続される。
【0046】
磁性体3は、一方端がバネ2に接続され、他方端がピストン6の一方端に連結される。コイル4は、磁性体3の周囲に巻回されるとともに、電源回路5と、接地ノードGNDとの間に電気的に接続される。
【0047】
ピストン6は、ボロンナイトライド(BN)からなり、直線部材61と、停止部材62とを含む。直線部材61は、円柱形状からなり、1.5mmφの直径、および145mmの長さを有する。停止部材62は、磁性体3とピストン6との連結位置から40mmの位置に設けられる。そして、直線部材61は、一方端が磁性体3に連結されるとともに、他方端側がシリンダ7内に挿入される。
【0048】
シリンダ7は、BNからなり、中空の円柱形状を有する。そして、シリンダ7は、支持部材(図示せず)によって架台1に固定されている。また、シリンダ7は、1.6mmの内径および6.0mmの外径を有する。さらに、シリンダ7は、その底面7Bに小孔71を有する。この小孔71の直径は、たとえば、100μmφである。
【0049】
ヒータ8は、支持部材(図示せず)によって架台1に固定されている。そして、ヒータ8は、7mmφの内径を有し、シリンダ7の側面7Aおよび底面7Bに沿って配置される。また、ヒータ8は、底面8Bに隙間81を有する。
【0050】
リフレクタ9は、ヒータ8の側面8Aおよび底面8Bに沿って配置される。そして、リフレクタ9は、ヒータ8の底面8Bに対向する部分に隙間91を有する。
【0051】
基板11は、XYステージ12上に載置され、リフレクタ9に対向してリフレクタ9から30mmの位置に配置される。
【0052】
XYステージ12は、支持部材(図示せず)によって架台1に固定されており、基板11を支持する。
【0053】
バネ2は、磁性体3が上下方向DR1へ移動することによって伸縮する。磁性体3は、電流がコイル4に流れることによって上下方向DR1へ移動する。コイル4は、電源回路5と接地ノードGNDとの間で電流を流す。
【0054】
電源回路5は、電流をコイル4に流す。ピストン6は、磁性体3の上下動に伴って上下動し、シリンダ7内の下部に保持されたシリコン融液13に圧力を印加する。そして、ピストン6は、シリコン融液13の一部を液滴14として小孔71から初速度v0で噴出させる。この場合、初速度v0は、たとえば、1.02m/sまたは1.03m/sであり、この発明の実施の形態においては、0.2m/s〜2m/sの範囲に設定される。
【0055】
シリンダ7は、シリコン融液13を保持する。ヒータ8は、シリンダ7を1580℃に加熱し、シリコンの小さい塊を溶かしてシリコン融液13を生成する。リフレクタ9は、ヒータ8からの熱をシリンダ7側へ反射する。
【0056】
XYステージ12は、基板11の平面内において基板11を移動させる。
【0057】
なお、リフレクタ9と基板11との間の領域は、たとえば、アルゴン(Ar)ガスのような不活性ガスによって満たされている。
【0058】
図2は、図1に示すコイル4に流れる電流の波形図である。図2を参照して、コイル4に流れる電流iは、パルス波形wvからなる。パルス波形wvは、幅Wおよび高さHを有する。幅Wは、m秒のオーダーである。高さHは、電流i1の電流値に等しい。電流i1の電流値は、たとえば、1.37Aである。
【0059】
磁性体3は、コイル4よりも2mm上方へ突き出た位置でバネ2と釣り合うように設定されている。そして、タイミングt1において、パルス波形wv(24V,1.37A)をコイル4に印加すると、電流i1が、タイミングt1〜t2までの間、電源回路5から接地ノードGNDの方向へ向かって流れる。その結果、磁性体3は、下方向(=バネ2からピストン6へ向かう方向)の力を受け、下方向へ引き込まれる。その結果、ピストン6は、磁性体3の移動に伴って下方向へ移動する。
【0060】
そして、パルス波形wvのコイル4への印加が終了すると、バネ2の復元力によって磁性体3は、上方向(=ピストン6からバネ2へ向かう方向)へ移動し、平衡位置へ戻る。
【0061】
この場合、ピストン6が最も上方向へ移動する位置と、ピストン6が最も下方向へ移動する位置との差は、数十μmである。
【0062】
このように、波形wvからなる電流iがコイル4に流されることによって、ピストン6は、タイミングt1において下方向へ数十μm移動し、その後、タイミングt2において上方向へ数十μm移動する。
【0063】
そうすると、ピストン6は、下方向へ移動するときにシリコン融液13を所定の圧力で押すので、シリコン融液13の一部は、小孔71から液滴14として初速度v0で噴出する。
【0064】
上述したように、リフレクタ9と基板11との間隔は、30mmであるので、液滴14が初速度v0=1.02m/sで噴出された場合、液滴14は、約26m秒で基板11へ着弾する。
【0065】
一方、液滴14を小孔71から自由落下させた場合を想定すると、液滴14は、約78m秒で基板11へ着弾する。
【0066】
このように、この発明においては、ピストン6によってシリコン融液13に圧力を印加して液滴14を初速度v0で噴出するので、液滴を自由落下させる場合よりも基板11へ到達するための時間を約3分の1に短縮できる。
【0067】
図3は、図1に示す結晶製造装置10における動作を説明するためのフローチャートである。図3を参照して、結晶シリコンを製造する動作が開始されると、シリコン粒をシリンダ7内にセットする(ステップS1)。
【0068】
その後、ヒータ8によってシリンダ7を1580℃に加熱し、シリンダ7内にシリコン融液13を生成する(ステップS2)。そして、電源回路5は、所定の幅Wおよび高さHを有するパルス波形wvからなる電流iをコイル4に流し、ピストン6を上下動させる(ステップS3)。
【0069】
そうすると、ピストン6は、下方向への移動に伴ってシリコン融液13に所定の圧力を印加し、所定の体積を有する液滴14をシリンダ7の小孔71から初速度v0で基板11上の所望の位置へ噴出する(ステップS4)。
【0070】
そして、液滴14は、基板11に到達し、固化する。その結果、図1に示すように、基板11上の所望の位置に結晶シリコン20が作製される(ステップS5)。これによって、一連の動作が終了する。
【0071】
このように、結晶製造装置10においては、液滴14を初速度v0で基板11上へ噴射し、液滴14を基板11上で固化して結晶シリコン20を基板11上に作製する。その結果、液滴14は、自由落下される場合に比べ、基板11の方向へ飛び易くなる。
【0072】
したがって、結晶製造装置10を用いれば、結晶シリコン20を基板11上の所望の位置に作製できる。
【0073】
図4は、図1に示す結晶製造装置10を用いて作製した結晶シリコンのラマンスペクトルを示す図である。図4において、縦軸は、ラマン散乱強度を表し、横軸は、ラマンシフトを表す。なお、図4においては、比較のために、単結晶シリコン(Si)のラマンスペクトルを示す。
【0074】
図4を参照して、結晶製造装置10を用いて作製した結晶シリコン20(=図4に示す融液Si結晶)のラマンスペクトルは、単結晶Siと同じピーク波数を有し、半値幅も単結晶Siとほぼ同じである。
【0075】
したがって、結晶製造装置10を用いて作製した結晶シリコン20は、単結晶Si並みの高い結晶性を有することが解った。
【0076】
図5は、この発明の実施の形態による他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図5に示す結晶製造装置10Aであってもよい。図5を参照して、結晶製造装置10Aは、図1に示す結晶製造装置10に制御部15を追加したものであり、その他は、結晶製造装置10と同じである。
【0077】
制御部15は、融点が相互に異なる複数の基板と、幅Wおよび高さHの少なくとも一方が相互に異なる複数のパルス波形とを対応付けて保持している。複数のパルス波形の各々は、対応する基板へ液滴14が噴出されたときに、その基板の温度がその基板の融点よりも低くなる体積(=量)の液滴14を噴出するためのパルス波形からなる。
【0078】
そして、制御部15は、外部から基板11の種類を受けると、その受けた種類の基板に対応するパルス波形を選択し、その選択したパルス波形を電源回路5へ出力する。
【0079】
なお、結晶製造装置10Aにおいては、電源回路5は、制御部15から受けたパルス波形からなる電流iをコイル4に流す。
【0080】
図6は、液滴を基板へ噴出したときの基板温度のタイミングチャートを示す図である。図6において、縦軸は、基板温度の絶対温度を表し、横軸は、時間を表す。また、曲線k1〜k5は、それぞれ、液滴14の体積が0.95mm3、0.47mm3、0.32mm3、0.19mm3、および0.09mm3であるときの基板温度のタイミングチャートを示す。
【0081】
図6を参照して、液滴14の体積が0.95mm3である場合、液滴14が基板11に到達すると、基板温度は、一旦、約1600Kまで上昇し、その後、徐々に冷却される。液滴14の体積が0.95mm3以外である場合も、基板温度は、同様に、液滴14が基板11に到達すると、一旦、上昇し、その後、徐々に冷却される。また、基板温度は、液滴14の体積が大きくなるに従って高くなる。
【0082】
図7は、Durationと体積との関係を示す図である。図7において、縦軸は、Duration(ms)を表し、横軸は、液滴14の体積を表す。なお、Durationとは、液滴14が基板11に到達したときに基板11の温度が最高温度に達したタイミングから基板の温度が最高温度の90%の温度に低下するタイミングまでの時間を言う。
【0083】
図7を参照して、Durationは、液滴14の体積に比例して長くなる。すなわち、基板11の冷却速度は、液滴14の体積が大きい方が遅くなり、液滴14の体積が小さい方が速くなる。したがって、液滴14が着弾した後の基板11の温度は、液滴14の体積が大きい方が、より高い温度に長時間保持され、液滴14の体積が小さい方が、より速く低い温度になる。
【0084】
その結果、液滴14の体積が0.5mm3以下であれば、基板11としてガラス基板を使用可能であり、液滴14の体積が0.02mm3以下であれば、基板11としてプラスチック基板を使用可能である。
【0085】
図8は、液滴を基板へ噴出したときの基板の表面温度のタイミングチャートを示す図である。図8において、縦軸は、基板の表面温度を絶対温度で表し、横軸は、時間を表す。また、曲線k6〜k8は、それぞれ、液滴14の吐出圧力が順次高くなったときの基板の表面温度と時間との関係を示す。
【0086】
図8を参照して、基板の表面温度は、液滴14の吐出圧力が高いほど、低くなるとともに、低下し易い(曲線k6から曲線k8への変化による表面温度の変化参照)。
【0087】
これは、液滴14の吐出圧力が高いほど、基板への着弾後の液滴14の広がりが大きくなり、膜厚が薄くなるためである。
【0088】
液滴14の初速度v0は、液滴14の吐出圧力が高いほど、速くなり、液滴14の吐出圧力が低いほど、遅くなる。したがって、液滴14の吐出圧力、すなわち、液滴14の初速度v0を制御することによっても、基板の温度が基板の融点よりも低くなるように制御できる。
【0089】
上述したように、基板11の温度は、液滴14の体積および液滴14の初速度v0に大きく依存する。そして、液滴14が基板11に着弾したときに基板11が溶けると、液滴14が固化する過程において基板11の構成元素が不純物として液滴14中へ混入し、液滴14を固化して作製された結晶シリコンの品質が低下する。また、当然に、基板11は、溶けない方が良い。
【0090】
したがって、この発明の実施の形態においては、シリンダ7の小孔71から噴出される液滴14の体積(=量)を基板11の温度が基板11の融点よりも低くなる体積(=量)になるように制御する。
【0091】
また、この発明の実施の形態においては、シリンダ7の小孔71から噴出される液滴14の初速度v0を基板11の温度が基板11の融点よりも低くなる速度に制御する。
【0092】
さらに、この発明の実施の形態においては、シリンダ7の小孔71から噴出される液滴14の体積(=量)および初速度v0を基板11の温度が基板11の融点よりも低くなる体積(=量)および速度に制御する。
【0093】
つまり、この発明の実施の形態においては、基板11の温度が基板11の融点よりも低くなるように、シリンダ7の小孔71から噴出される液滴14の体積(=量)および初速度v0の少なくとも一方を制御する。
【0094】
そこで、液滴14の体積(=量)および/または初速度v0の制御方法について説明する。図2に示すパルス波形wvの幅Wが広くなればなるほど、磁性体3は、より長い時間、力を受けるので、ピストン6は、より長い時間、シリコン融液13に圧力を印加する。その結果、小孔71から噴出する液滴14の体積(=量)が大きくなる。
【0095】
また、パルス波形wvの立上りまたは立下りが急峻になればなるほど、磁性体3の移動速度が速くなり、それに伴って、ピストン6の移動速度も速くなる。その結果、ピストン6は、より大きい圧力をシリコン融液13に印加する。
【0096】
さらに、パルス波形wvの高さ(=電流iの電流値)が高くなればなるほど、磁性体3の移動速度が速くなり、それに伴って、ピストン6の移動速度も速くなる。その結果、ピストン6は、より大きい圧力をシリコン融液13に印加する。
【0097】
したがって、この発明においては、液滴14の体積(=量)をパルス波形wvの幅Wによって制御し、液滴14の初速度v0をパルス波形wvの立上りまたは立下りの急峻性(=パルス波形wvの立上りまたは立下りの傾き)および電流値によって制御する。
【0098】
その結果、液滴14の体積(=量)のみを制御するときは、パルス波形wvの幅Wのみを変えればよく、液滴14の初速度v0のみを制御するときは、パルス波形wvの立上りまたは立下りの急峻性および電流値を変えればよく、液滴14の体積(=量)および初速度v0の両方を制御するときは、パルス波形wvの幅W、パルス波形wvの立上りまたは立下りの急峻性、および電流値を制御すればよい。
【0099】
このように、パルス波形wvの幅Wによって液滴14の体積を制御可能であり、パルス波形wvの高さHおよび立上りまたは立下りの急峻性によって液滴14の初速度v0を制御可能である。
【0100】
上述したように、液滴14の体積(=量)が0.5mm3以下であれば、ガラス基板を使用可能であり、液滴14の体積(=量)が0.02mm3以下であれば、プラスチック基板を使用可能であるので、基板11がガラス基板からなる場合、液滴14の体積(=量)が0.5mm3以下になるパルス波形wv1からなる電流iをコイル4に流す必要があり、基板11がプラスチック基板からなる場合、液滴14の体積(=量)が0.02mm3以下になるパルス波形wv2からなる電流iをコイル4に流す必要がある。
【0101】
結晶製造装置10Aにおいて使用される基板11がガラス基板またはプラスチック基板である場合、制御部15は、ガラス基板とパルス波形wv1との対応関係と、プラスチック基板とパルス波形wv2との対応関係とを保持している。そして、制御部15は、基板11がガラス基板からなる場合、ガラス基板を示す基板の種類を外部から受け、その受けた基板の種類によって特定されたガラス基板に対応するパルス波形wv1を選択して電源回路5へ出力する。また、制御部15は、基板11がプラスチック基板からなる場合、プラスチック基板を示す基板の種類を外部から受け、その受けた基板の種類によって特定されたプラスチック基板に対応するパルス波形wv2を選択して電源回路5へ出力する。
【0102】
そうすると、電源回路5は、パルス波形wv1を制御部15から受けたとき、パルス波形wv1からなる電流iをコイル4に流す。これによって、ピストン6は、上下動し、0.5mm3以下の体積(=量)を有する液滴14がシリンダ7の小孔71からガラス基板上へ向けて噴出される。そして、液滴14は、ガラス基板上に着弾して固化する。この場合、ガラス基板は、その融点よりも低い温度に保持される。
【0103】
また、電源回路5は、パルス波形wv2を制御部15から受けたとき、パルス波形wv2からなる電流iをコイル4に流す。これによって、ピストン6は、上下動し、0.02mm3以下の体積(=量)を有する液滴14がシリンダ7の小孔71からプラスチック基板上へ向けて噴出される。そして、液滴14は、プラスチック基板上に着弾して固化する。この場合、プラスチック基板は、その融点よりも低い温度に保持される。
【0104】
図9は、図5に示す結晶製造装置10Aにおける動作を説明するためのフローチャートである。図9に示すフローチャートは、図3に示すフローチャートのステップS3,S4をそれぞれステップS3A,S4Aに代えたものであり、その他は、図3に示すフローチャートと同じである。
【0105】
図9を参照して、結晶製造装置10Aにおいて、結晶シリコン20を製造する動作が開始されると、上述したステップS1,S2が順次実行される。
【0106】
その後、制御部15は、外部から基板11の種類を受け、その受けた基板11の種類によって特定された基板に対応するパルス波形を選択して電源回路5へ出力する。そして、電源回路5は、制御部15から受けたパルス波形からなる電流をコイル4に流す。そうすると、ピストン6は、上述した機構によって上下動する。すなわち、基板の温度が基板の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するための幅Wおよび/または高さHを有するパルス波形からなる電流をコイル4に流し、ピストン6を上下動する(ステップS3A)。
【0107】
その結果、基板11の温度が基板11の融点よりも低くなる体積の液滴14が初速度v0で基板11上の所望の位置へ噴出される(ステップS4A)。
【0108】
その後、上述したステップS5が実行され、一連の動作が終了する。
【0109】
このように、結晶製造装置10Aにおいては、基板11の温度が基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を基板11上へ噴出して結晶シリコン20を作製するので、液滴14が基板11に着弾しても、基板11の温度は、基板11の融点よりも低い温度に維持される。
【0110】
したがって、基板11の溶解を防止して結晶シリコン20を作製できる。
【0111】
図10は、この発明の実施の形態によるさらに他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図10に示す結晶製造装置10Bであってもよい。図10を参照して、結晶製造装置10Bは、図5に示す結晶製造装置10Aの制御部15を制御部15Aに代え、温度検出器30を追加したものであり、その他は、結晶製造装置10Aと同じである。
【0112】
制御部15Aは、液滴14が基板11に着弾したときの基板11の温度Tsubを温度検出器30から受け、その受けた温度Tsubが基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するためのパルス波形を選択し、その選択したパルス波形を電源回路5へ出力する。
【0113】
温度検出器30は、後述する方法によって、液滴14が基板11に着弾したときの基板11の温度Tsubを検出し、その検出した温度Tsubを制御部15Aへ出力する。
【0114】
図11は、図10に示す温度検出器30の構成を示す概略ブロック図である。図11を参照して、温度検出器30は、光強度測定部31と、演算部32と、温度出力部33とを含む。この温度検出器30は、温度と屈折率との間に一義的な相関関係を有する基板11の温度を検出する検出器である。
【0115】
光強度測定部31は、基板11にレーザ光を照射し、基板11において多重反射されるレーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す光強度特性Xを基板11の各部位について測定する。そして、光強度測定部31は、その測定した各部位における複数の光強度特性Xを演算部32へ出力する。
【0116】
演算部32は、光強度測定部31から複数の光強度特性Xを受け、外部から入力データを受ける。この入力データは、演算のための初期値およびそれらの補正値からなる。初期値は、基板11の形状的条件、基板11の熱的および光学的条件、シリコン融液13からの熱伝達および仮想基板(=基板11と同等の形状、熱的および光学的条件を有する基板)がシリコン融液13から熱伝達を受ける領域の大きさ等からなる。
【0117】
そして、基板11の形状的条件は、基板の厚み、面積、および平行度等からなる。また、基板11の熱的および光学的条件は、初期温度、初期反射率、熱伝導度、密度、比熱、および屈折率の温度依存性等からなる。
【0118】
演算部32は、複数の光強度特性Xおよび入力データを受けると、その受けた入力データに基づいて、基板11と同じ熱負荷が加えられたときの仮想基板の光強度特性Yを後述する方法によって仮想基板の各部位について演算する。そして、演算部32は、複数の光強度特性Xおよび複数の光強度特性Yの中から、仮想基板および基板11の同じ部位について、1つの光強度特性Xと1つの光強度特性Yとを選択し、その選択した光強度特性Yと、光強度特性Xとの違いを検出し、その検出した違いが最も小さくなるまで(すなわち、光強度特性Yが光強度特性Xに最も近くなるまで)、入力データを補正して光強度特性Yを演算する。そうすると、演算部32は、その演算した複数の光強度特性Yのうち、光強度特性Xに最も近い光強度特性Yoptを光強度特性Zとして求める。
【0119】
演算部32は、この処理を仮想基板および基板11の各部位について実行する。その結果、演算部32は、仮想基板の各部位について光強度特性Zを取得し、その取得した複数の光強度特性Zを有する仮想基板の温度分布および温度の時間変化を内部に実現した再現基板を生成して温度出力部33へ出力する。
【0120】
温度出力部33は、演算部32から受けた再現基板に基づいて、基板11の温度分布または基板11の各部位における温度の時間変化を抽出し、その抽出した温度分布または温度の時間変化を制御部15Aへ出力する。
【0121】
図12は、図11に示す演算部32の構成を示す概略ブロック図である。図12を参照して、演算部32は、データ入力部321と、熱伝導解析部322と、変換部323と、光学解析部324と、判定部325と、出力部326とを含む。
【0122】
データ入力部321は、上述した入力データを外部から受ける。そして、データ入力部321は、判定部325から再計算を指示する指示信号COMを受けないとき、入力データの初期値を熱伝導解析部322へ出力し、指示信号COMを判定部325から受けると、補正した初期値を熱伝導解析部322へ出力する。
【0123】
熱伝導解析部322は、入力データの初期値または補正された初期値をデータ入力部321から受け、その受けた初期値または補正された初期値に基づいて、公知の熱伝導解析手法を用いて仮想基板の温度分布特性を求める。この公知の熱伝導解析手法は、たとえば、非特許文献1に記載された熱伝導解析手法である。また、この仮想基板の温度分布特性は、仮想基板の各部位における温度の時間変化からなる。そして、熱伝導解析部322は、その求めた仮想基板の温度分布特性を変換部323および判定部325へ出力する。
【0124】
変換部323は、仮想基板の温度分布特性を熱伝導解析部322から受け、その受けた仮想基板の温度分布特性を屈折率分布特性に変換する。たとえば、633nmの波長を有するレーザ光を石英基板に照射した場合、屈折率nと温度T(℃)との間には、n=1.
457+1.2×10−5Tの関係が成立する。また、633nmの波長を有するレーザ光をSi基板に照射した場合、屈折率nと温度T(℃)との間には、n=4.04+2.105×10−4Tの関係が成立する。したがって、変換部323は、これらの屈折率nと温度Tとの関係式を用いて、仮想基板の温度分布特性を仮想基板の屈折率分布特性に変換する。上述したように、仮想基板の温度分布特性は、仮想基板の各部位における温度の時間変化からなるので、この屈折率分布特性は、仮想基板の各部位における屈折率の時間変化からなる。そして、変換部323は、その変換した仮想基板の屈折率分布特性を光学解析部324へ出力する。
【0125】
光学解析部324は、仮想基板の屈折率分布特性を変換部323から受け、その受けた仮想基板の屈折率分布特性に基づいて、公知の光学解析手法を用いて仮想基板の光強度特性Yを仮想基板の各部位について求める。そして、光学解析部324は、その求めた仮想基板の複数の光強度特性Yを判定部325へ出力する。
【0126】
判定部325は、光強度測定部31から基板11の複数の光強度特性Xを受け、光学解析部324から仮想基板の複数の光強度特性Yを受け、熱伝導解析部322から仮想基板の温度分布特性を受ける。そして、判定部325は、複数の光強度特性Xおよび複数の光強度特性Yの中から、仮想基板および基板11の同じ部位について、1つの光強度特性Xと1つの光強度特性Yとを選択し、その選択した光強度特性Xと光強度特性Yとの振動数および位相の差異をパターンマッチング法を用いて抽出する。判定部325は、この振動数および位相の差異が最も小さくなるまで、この差異の抽出を繰返し行なう。したがって、判定部325は、少なくとも3個の差異を抽出するまでは、指示信号COMを生成してデータ入力部321へ出力する。少なくとも3個の差異を抽出できれば、最も小さい差異を検出できるからである。すなわち、2回目に抽出した差異が1回目に抽出した差異よりも小さく、かつ、3回目に抽出した差異が2回目に抽出した差異よりも大きい場合、2回目に抽出した差異が最も小さいことが解るからである。
【0127】
判定部325は、この最小の差異を検出する処理を仮想基板の各部位について実行する。そして、判定部325は、仮想基板の各部位について、最も小さい差異を検出すると、その最も小さい差異が得られたときの複数の光強度特性Yを再現基板の光強度特性Zとする。また、判定部325は、光強度特性Zを検知したときに熱伝導解析部322から受けた温度分布特性(この温度分布特性は、再現基板の各部位における温度の時間変化からなる)を再現基板の温度分布特性とする。そうすると、判定部325は、再現基板の温度分布特性を出力部326へ出力する。
【0128】
出力部326は、再現基板の温度分布特性を判定部325から受け、その受けた再現基板の温度分布特性に基づいて、温度分布および各部位における温度の時間変化を再現した再現基板を生成し、その生成した再現基板を温度出力部33へ出力する。
【0129】
図13および図14は、反射率の時間変化を示す図である。図13および図14において、縦軸は、反射率を表し、横軸は、時間を表す。
【0130】
図13を参照して、判定部325は、基板11の1つの部位について選択した光強度特性Xと、基板11の部位と同じ仮想基板の1つの部位について選択した光強度特性Yとを比較し、光強度特性Xと光強度特性Yとの差異を抽出する。
【0131】
図13に示すように、光強度特性X,Yは、振動しており、光強度特性X,Yの山および谷の位置が異なるので、判定部325は、パターンマッチング法を用いると、光強度特性X,Y間における振動数および位相の差異を容易に抽出できる。
【0132】
そして、判定部325は、補正された初期値を用いて演算された光強度特性Yと、光強度特性Xとの差異の抽出を繰返し実行すると、最終的に、差異が最も小さい、すなわち、光強度特性Xに最も近い光強度特性Zを検出する(図14参照)。
【0133】
判定部325は、仮想基板の各部位について、光強度特性Zを検出する処理を行ない、複数の光強度特性Zを検出する。そうすると、判定部325は、複数の光強度特性Zが検出されたときに熱伝導解析部322から受けた仮想基板の温度分布特性を再現基板の温度分布特性として出力部326へ出力する。
【0134】
図15は、再現基板の概念図である。なお、図15においては、図面を見易くするために、4個の部位における温度分布および4個の部位における温度の時間変化を示す。
【0135】
図15を参照して、出力部326は、再現基板の温度分布特性を判定部325から受けると、その受けた温度分布特性を構成する各部位PS1〜PS4における温度の時間変化特性CH1〜CH4を再現基板SUBに再現する。そして、出力部326は、再現基板SUBを温度出力部33へ出力する。
【0136】
温度出力部33は、再現基板SUBを受けると、その受けた再現基板SUBを参照して、各部位PS1〜PS4における各時間の温度を検出して制御部15Aへ出力する。
【0137】
上述したように、温度検出器30は、演算した複数の光強度特性Yの中から、実測した光強度特性Xに最も近い光強度特性Yを光強度特性Zとして基板の各部位について検出し、その各部位について検出した複数の光強度特性Zが得られたときの温度分布特性(基板の各部位における温度の時間変化からなる)を基板11の温度分布および基板11の各部位における温度の時間変化として求める。
【0138】
そして、温度検出器30は、液滴14が基板11に着弾したときの基板11の温度Tsubを上述した方法によって求め、その求めた温度Tsubを制御部15Aへ出力する。
【0139】
制御部15Aは、温度検出器30から基板11の温度Tsubを受けると、その受けた温度Tsubが基板11の融点よりも低くなる体積(=量)の液滴14を噴出するためのパルス波形を生成して電源回路5へ出力する。
【0140】
この場合、制御部15Aは、幅Wおよび/または高さHを変化させたパルス波形を順次生成して電源回路5へ出力し、温度検出器30から受ける温度Tsubが基板11の融点よりも低くなるときのパルス波形を最終的に決定する。
【0141】
したがって、結晶製造装置10Bを用いて基板11上に結晶シリコン20を作製する場合、基板11にテスト領域を設け、そのテスト領域において、温度Tsubが基板11の融点よりも低くなるときのパルス波形を最終的に決定する。そして、その決定したパルス波形を用いて、結晶シリコン20を基板11上の所望の位置に作製する。
【0142】
図16は、図10に示す結晶製造装置10Bにおける動作を説明するためのフローチャートである。図16示すフローチャートは、図9に示すフローチャートのステップS3AをステップS3B,S3Cに代えたものであり、その他は、図9に示すフローチャートと同じである。
【0143】
図16を参照して、結晶製造装置10Bを用いて結晶シリコン20を作製する動作が開始されると、上述したステップS1,S2が順次実行される。
【0144】
その後、基板11のテスト領域がシリンダ7の小孔71に対向するようにXYステージ12によって基板11を移動させ、そのテスト領域において、幅Wおよび/または高さHを変えながら基板11の温度が基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するための幅Wおよび/または高さHを有するパルス波形を決定する(ステップS3B)。
【0145】
この場合、制御部15Aは、幅W1および高さH1を有するパルス波形wv01を生成して電源回路5へ出力し、電源回路5は、パルス波形wv01からなる電流をコイル4に流してピストン6を上下動して液滴14を基板11のテスト領域へ噴出させる。そして、温度検出器30は、液滴14が基板11のテスト領域に着弾したときの基板11の温度Tsub1を上述した方法によって検出し、その検出したTsub1を制御部15Aへ出力する。
【0146】
制御部15Aは、温度Tsub1が基板11の融点よりも低ければ、パルス波形wv01を基板11の温度が基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するためのパルス波形として決定する。
【0147】
一方、制御部15Aは、温度Tsub1が基板11の融点以上である場合、幅W1および高さH1の少なくとも一方を変化させたパルス波形wv02を生成して電源回路5へ出力し、電源回路5は、パルス波形wv02からなる電流をコイル4に流してピストン6を上下動して液滴14を基板11のテスト領域へ噴出させる。そして、温度検出器30は、液滴14が基板11のテスト領域に着弾したときの基板11の温度Tsub2を上述した方法によって検出し、その検出したTsub2を制御部15Aへ出力する。
【0148】
以後、基板11の温度Tsubが基板11の融点よりも低くなるまで、上述した動作を繰返し実行し、制御部15Aは、基板11の温度が基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するためのパルス波形を決定する。
【0149】
そして、ステップS3Bの後、XYステージ12は、結晶シリコン20を作製する所望の位置がシリンダ7の小孔71に対向するように基板11を移動させ、制御部15Aは、決定したパルス波形を電源回路5へ出力し、電源回路5は、制御部15Aから受けたパルス波形からなる電流をコイル4に流してピストン6を上下動する(ステップS3C)。
【0150】
その後、上述したステップS4A,S5が順次実行され、結晶シリコン20が基板11上の所望の位置に作製される。
【0151】
結晶製造装置10Bを用いて結晶シリコン20を作製する場合、実測された基板11の温度Tsubが基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14が基板11へ噴出されて結晶シリコン20が作製される。
【0152】
したがって、基板11の溶解を確実に防止して結晶シリコン20を基板11上の所望の位置に作製できる。また、融点の異なる基板11に対しても、基板11の溶解を確実に防止して各基板11上の所望の位置に結晶シリコン20を作製できる。
【0153】
また、結晶製造装置10Bを用いて結晶シリコン20を作製する場合、温度検出器30によって基板11上の各部位における温度Tsubを検出できるので、周辺部と中心部とで温度差が生じやすい基板11に対しても、基板11の溶解を確実に防止して結晶シリコン20を基板11上の所望の位置に作製できる。
【0154】
さらに、結晶製造装置10Bを用いて結晶シリコン20を作製する場合、温度検出器30によって基板11上の各部位における温度Tsubの時間変化を検出できる。したがって、制御部15Aは、基板11の各部位における温度Tsubの時間変化を温度検出器30から受け、その受けた温度の時間変化に基づいて、基板11に着弾した液滴14が固化し易い温度に基板11の温度が到達したときに、パルス波形を生成して結晶シリコン20を基板11上の所望の位置に作製するようにしてもよい。
【0155】
これによって、品質の高い結晶シリコン20を再現性良く作製できる。
【0156】
図17は、この発明の実施の形態によるさらに他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図17に示す結晶製造装置10Cであってもよい。
【0157】
図17を参照して、結晶製造装置10Cは、図1に示す結晶製造装置10のピストン6をピストン60に代え、シリンダ7をシリンダ70に代えたものであり、その他は、結晶製造装置10と同じである。
【0158】
ピストン60は、BNからなり、直線部材601と、停止部材602とを含む。直線部材601は、断面が四角形である柱状形状からなり、底面の寸法が1.5mm×50mmであり、高さが145mmである。停止部材602は、磁性体3とピストン60との連結位置から40mmの位置に設けられる。そして、直線部材601は、一方端が磁性体3に連結されるとともに、他方端側がシリンダ70内に挿入される。
【0159】
シリンダ70は、BNからなり、断面が四角形である中空の柱状形状を有する。そして、シリンダ70は、支持部材(図示せず)によって架台1に固定されている。また、シリンダ70は、内形が1.6mm×51mmであり、外形が6.0mm×60mmである。さらに、シリンダ70は、その底面70Bにn(nは2以上の整数)個の小孔701〜70nを有する。この小孔701〜70nは、基板11の1つの辺に沿って直線状に配列されている。また、小孔701〜70nの各々の直径は、たとえば、100μmφである。そして、隣接する2つの小孔間の間隔は、たとえば、作製する半導体デバイスの間隔に設定される。
【0160】
なお、結晶製造装置10Cにおいては、ヒータ8は、シリンダ70の側面70Aおよび底面70Bの周囲に設けられ、n個の小孔701〜70nに対向する位置に隙間81を有する。また、リフレクタ9は、n個の小孔701〜70nに対向する位置に隙間91を有する。
【0161】
結晶製造装置10Cにおいて、電源回路5がパルス波形wv(図2参照)からなる電流iをコイル4に流すと、ピストン60は、上述した機構によって、上下動し、シリコン融液13に所定の圧力を印加する。
【0162】
そうすると、n個の液滴141がn個の小孔701〜70nから同時に基板11に向けて噴出され、n個の結晶シリコン201が基板11上の所望の位置に同時に作製される。
【0163】
このように、結晶製造装置10Cは、n個の結晶シリコン201を同時に基板11上に作製する。したがって、結晶製造装置10Cを用いれば、マトリックス状に配列された複数のTFT(Thin Film Transistor)を基板11上に容易に作製できる。この場合、XYステージ12は、n個の小孔701〜70nの配列方向に直交する方向へ基板11を移動させる。
【0164】
なお、結晶製造装置10Cにおいて、n個の結晶シリコン201を作製する動作は、図3に示すフローチャートに従って実行される。したがって、結晶製造装置10Cにおける動作は、n個の小孔701〜70nの配列方向に直交する方向における基板11上の各位置について、図3に示すフローチャートを実行することによって行なわれる。
【0165】
また、結晶製造装置10Cは、図5に示す制御部15をさらに備えていてもよい。この場合、結晶製造装置10Cにおいて、n個の結晶シリコン201を作製する動作は、図9に示すフローチャートに従って実行される。
【0166】
さらに、結晶製造装置10Cは、図10に示す制御部15Aおよび温度検出器30をさらに備えていてもよい。この場合、結晶製造装置10Cにおいて、n個の結晶シリコン201を作製する動作は、図16に示すフローチャートに従って実行される。
【0167】
結晶製造装置10Cが温度検出器30を備える場合、制御部15Aは、基板11の各部位における温度Tsubを温度検出器30から受けるので、基板11における温度分布を参照して、基板11の温度Tsubが基板11の融点よりも低くなる体積(=量)のn個の液滴141を噴出するためのパルス波形を生成して電源回路5へ出力し、電源回路5は、制御部15Aから受けたパルス波形からなる電流をコイル4に流してピストン60を上下動し、n個の液滴141を基板11に向けて噴出させる。
【0168】
したがって、基板11の溶解を防止してマトリックス状に配列された複数のTFTを容易に作製できる。
【0169】
さらに、結晶製造装置10Cは、バネ2、磁性体3、コイル4、電源回路5、ピストン60およびシリンダ70に代えて、図1に示すバネ2、磁性体3、コイル4、電源回路5、ピストン6およびシリンダ7からなるセットをn個備えていてもよい。この場合、n個のピストン6の上下動を各ピストン6ごとに制御できるので、n個の液滴14の量を各液滴14ごとに制御できる。その結果、基板11上のn個の部位に作製するn個の結晶シリコン20を各結晶シリコン20ごとに制御できる。
【0170】
そして、n個のセット(各セットは、バネ2、磁性体3、コイル4、電源回路5、ピストン6およびシリンダ7からなる)を備えた結晶製造装置10Cにおいて、制御部15または制御部15Aおよび温度検出器30をさらに備える構成を採用すれば、基板11上に作製するn個の結晶シリコン20を各結晶シリコン20ごとにさらに制御できる。
【0171】
さらに、結晶製造装置10Cにおいては、小孔701〜70nは、一列に配列されていなくてもよく、放射状および同心円状等の任意の形状に配列されていてもよい。
【0172】
上記においては、液滴14(または液滴141)を固化して結晶シリコン20を作製する場合について説明したが、この発明の実施の形態においては、これに限らず、液滴14(または液滴141)を熱源として用いて結晶シリコンを作製するようにしてもよい。
【0173】
図18は、液滴を熱源として用いて結晶シリコンを作製する工程図である。図18を参照して、プラズマCVD(Chemical Vapour Deposition)法を用いてシラン(SiH4)ガスを原料として基板11上にアモルファスシリコン(a−Si:H)膜21を堆積し、引き続いて、プラズマCVD法を用いてSiH4ガスおよび酸素(O2)ガスを原料ガスとしてa−Si:H膜21上にシリコン酸化膜22を堆積する(工程(a)参照)。
【0174】
その後、シリコン酸化膜22/a−Si:H膜21/基板11を結晶製造装置10のXYステージ12上にセットし、上述した方法によって、液滴14をシリコン酸化膜22上の所望の位置に噴出する(工程(b)参照)。
【0175】
そうすると、シリコン酸化膜22上に着弾した液滴14は、固化して結晶シリコン20になり、結晶シリコン20の下側のa−Si:H膜21の領域は、液滴14からの熱によって結晶化し、結晶シリコン210がa−Si:H膜21中に作製される(工程(c)参照)。
【0176】
この場合、結晶シリコン20の横方向へ液滴14を随時着弾させれば、a−Si:H膜21全体を結晶化できる。
【0177】
このように、この発明の実施の形態においては、結晶製造装置10,10A,10B,10Cのいずれかを用いて、液滴14(または液滴141)を熱源として用いることによって、結晶シリコンを作製することができる。
【0178】
なお、結晶製造装置10,10A,10B,10Cにおいては、基板11の面内方向と液滴14(または液滴141)の噴出方向との成す角度が90度よりも小さくなるように基板11を保持してもよい。このようにすることによって、基板11に着弾した液滴14(または液滴141)は、基板11の傾きによって基板11の面内方向へ拡がるので、薄膜状の結晶シリコンを作製できる。
【0179】
図19および図20は、それぞれ、この発明の実施の形態によるTFTの製造方法を示す第1および第2の工程図である。
【0180】
図19を参照して、ガラス基板からなる基板11上にプラズマCVD法を用いてSiO2またはSiO2/SiNxからなるバッファ層41を形成する。この場合、バッファ層41の膜厚は、たとえば、200nm程度である。そして、たとえば、タングステン(W)、モリブデン(Mo)、クロム(Cr)およびタンタル(Ta)のいずれかからなる金属をバッファ層41上に蒸着し、その蒸着した金属をフォトリソグラフィを用いてパターンニングしてゲート電極42,43をバッファ層41上に作製する(工程(a)参照)。
【0181】
その後、プラズマCVD法を用いてゲート電極42,43を覆うようにシリコン酸化膜からなるゲート絶縁膜44を作製する(工程(b)参照)。そして、プラズマCVD法を用いてポリシリコン膜を全面に形成し、その形成したポリシリコン膜をフォトリソグラフィを用いてパターンニングし、ポリシリコン膜45〜48を作製する(工程(c)参照)。
【0182】
そうすると、試料の全面にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト49をゲート電極42およびポリシリコン膜44,46を覆うように形成する。そして、n型ドーパント(たとえば、リン(P))をイオン注入によって注入する。これによって、n型ポリシリコン膜51,52がそれぞれポリシリコン膜47,48から作製される(工程(d)参照)。
【0183】
図20を参照して、フォトレジスト49を除去した後に、試料の全面にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト53をゲート電極43およびn型ポリシリコン膜51,52を覆うように形成する。そして、p型ドーパント(たとえば、ボロン(B))をイオン注入によって注入する。これによって、p型ポリシリコン膜54,55がそれぞれポリシリコン膜45,46から作製される(工程(e)参照)。
【0184】
その後、試料を結晶製造装置10のXYステージ12上にセットし、上述した方法によって、液滴14をゲート電極42,43上に順次噴出する。これによって、ゲート電極42上に、p型ポリシリコン膜54,55に接続された結晶シリコン56が作製されるとともに、ゲート電極43上に、n型ポリシリコン膜51,52に接続された結晶シリコン57が作製される(工程(f)参照)。
【0185】
なお、この工程(f)においては、p型ポリシリコン膜54,55間のゲート絶縁膜44上およびn型ポリシリコン膜51,52間のゲート絶縁膜44上に、2〜10nm程度の薄いアモルファスシリコン膜を形成し、その形成したアモルファスシリコン膜上に液滴14を噴出して結晶シリコン56,57を作製するようにしてもよい。この場合、アモルファスシリコン膜は、液滴14の着弾によって結晶化し、結晶シリコン56,57と一体化される。このように、2〜10nm程度の薄いアモルファスシリコン膜をゲート絶縁膜44上に形成しておくことによって、ゲート絶縁膜44と結晶シリコン56,57との密着性を向上できるとともに、ゲート絶縁膜44と結晶シリコン56,57との界面における界面準位密度を低減できる。
【0186】
そして、工程(f)の後、プラズマCVD法を用いて試料の全面にシリコン酸化膜を作製し、その作製したシリコン酸化膜上にフォトレジストを塗布する。その後、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとしてシリコン酸化膜をエッチングして層間絶縁膜58を作製する。引き続いて、n型ポリシリコン膜51およびp型ポリシリコン膜55に接続されるようにドレイン電極59を作製し、n型ポリシリコン膜52に接続されるようにソース電極60を作製し、p型ポリシリコン膜54に接続されるようにソース電極61を作製する。これによって、n型TFTおよびp型TFTが完成する(工程(g)参照)。
【0187】
完成したp型TFTにおいては、結晶製造装置10を用いて液滴14を固化して作製した結晶シリコン56がチャネル層として用いられ、n型TFTにおいては、結晶製造装置10を用いて液滴14を固化して作製した結晶シリコン57がチャネル層として用いられる。
【0188】
従来のTFTを製造するプロセスを用いてチャネル層を作製する場合、上述した工程(f)の代わりに、n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55を覆うようにポリシリコン膜をプラズマCVD法を用いて作製する工程Aと、その作製したポリシリコン膜上にフォトレジストを塗布する工程Bと、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、ゲート電極42,43上にフォトレジストを形成する工程Cと、その形成したフォトレジストをマスクとしてポリシリコン膜をエッチングし、ゲート電極42,43上にチャネル層を作製する工程Dとを用いる。
【0189】
したがって、この発明の実施の形態による結晶製造装置10を用いることによって、4個の工程A〜Dを1個の工程で実現することができ、工程数を大幅に減少できる。
【0190】
また、シリンダ7の小孔71から噴出した1個の液滴14によってチャネル層としての結晶シリコン56(または結晶シリコン57)を作製するので、余分なポリシリコン膜をエッチング除去してチャネル層を作製する従来のプロセスを用いた場合よりも材料を有効に使用できる。
【0191】
さらに、エッチングによるダメージを減少させることができ、特性の良いTFTを作製できる。
【0192】
さらに、フォトレジストの使用回数を減少でき、材料費を削減できる。
【0193】
なお、図19および図20に示す工程(a)〜工程(g)を用いてTFTを製造する場合、工程(c)において、結晶製造装置10を用いて液滴14を固化してポリシリコン膜45〜48を作製してもよい。これによって、ポリシリコン膜45〜48を作製する場合にも、上述した4個の工程A〜Dを1個の工程によって実現できる。その結果、工程数をさらに大幅に減少できる。また、材料をさらに有効利用できる。さらに、エッチングによるダメージをさらに低減でき、TFTの特性をさらに向上できる。
【0194】
図21および図22は、それぞれ、この発明の実施の形態によるTFTの製造方法を示す第3および第4の工程図である。
【0195】
図21を参照して、上述した方法によってバッファ層41を基板11上に作製し、プラズマCVD法を用いてアモルファスシリコン膜62をバッファ層41上に作製する(工程(a)参照)。
【0196】
そして、フォトリソグラフィを用いてアモルファスシリコン膜62をパターンニングし、アモルファスシリコン膜63,64を作製する。その後、プラズマCVD法を用いてシリコン酸化膜からなるゲート絶縁膜65をアモルファスシリコン膜63,64を覆うように作製する(工程(b)参照)。
【0197】
そうすると、試料を結晶製造装置10のXYステージ12上にセットし、複数の液滴14をアモルファスシリコン膜63上に噴出し、複数の液滴14をアモルファスシリコン膜64上に噴出する。その結果、複数の結晶シリコン66がゲート絶縁膜65上に作製されるとともに、複数の結晶シリコン66の下側に結晶シリコン68がアモルファスシリコン膜63から作製される。また、複数の結晶シリコン67がゲート絶縁膜65上に作製されるとともに、複数の結晶シリコン67の下側に結晶シリコン69がアモルファスシリコン膜64から作製される(工程(c)参照)。
【0198】
その後、結晶シリコン66,67をフッ酸と硝酸との混合液によって除去し、ゲート絶縁膜65の全面にAlを蒸着によって作製する。そして、その作製したAlをフォトリソグラフィを用いてパターンニングし、ゲート電極72,73を作製する。引き続いて、フォトレジストを全面に塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト74を結晶シリコン69およびゲート電極73を覆うように作製する。そして、p型ドーパントをイオン注入によって注入する。これによって、結晶シリコン68から結晶シリコン75およびp型結晶シリコン76,77が作製される。この場合、結晶シリコン75は、ゲート電極72の下側に作製され、p型結晶シリコン76,77は、結晶シリコン75の両側に作製される(工程(d)参照)。
【0199】
図22を参照して、工程(d)の後、フォトレジスト74を除去し、試料の全面にフォトレジストを新たに塗布する。そして、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト78をゲート電極72、結晶シリコン75およびp型結晶シリコン76,77を覆うように作製する。その後、フォトレジスト78をマスクとしてn型ドーパントをイオン注入によって注入する。これによって、結晶シリコン69から結晶シリコン82およびn型結晶シリコン83,84が作製される。この場合、結晶シリコン82は、ゲート電極73の下側に作製され、n型結晶シリコン83,84は、結晶シリコン82の両側に作製される。(工程(e)参照)。
【0200】
そして、工程(e)の後、フォトレジスト78を除去し、シリコン酸化膜を試料の全面に作製する。その後、シリコン酸化膜上にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとしてシリコン酸化膜およびゲート絶縁膜65をエッチングして層間絶縁膜85を作製する。そして、p型結晶シリコン76に接続されるようにソース電極86を作製し、p型結晶シリコン77およびn型結晶シリコン83に接続されるようにドレイン電極87を作製し、n型結晶シリコン84に接続されるようにソース電極88を作製する。これによって、n型TFTおよびp型TFTが完成する(工程(f)参照)。
【0201】
このように、図21および図22に示す工程(a)〜(f)に従ってTFTを作製した場合、液滴14を噴出して間接的に作製した結晶シリコン75,82がチャネル層として用いられる。
【0202】
そして、図21および図22に示す工程(a)〜(f)に従ってTFTを作製した場合も、図19および図20に示す工程(a)〜(g)に従ってTFTを作製した場合と同様に、従来のTFTを作製するプロセスに対して各種の利点を有する。
【0203】
図23および図24は、それぞれ、この発明の実施の形態による太陽電池の製造方法を示す第1および第2の工程図である。
【0204】
図23を参照して、犠牲層111を基板11上に作製し、犠牲層111/基板11を結晶製造装置10のXYステージ12上にセットする。この場合、犠牲層111は、基板11との分離が容易なシリコン酸化膜またはポーラスSi層からなる。
【0205】
そして、結晶製造装置10を用いて、液滴14を犠牲層111へ噴出し、結晶シリコン112を作製する。その後、液滴14を結晶シリコン112に隣接する位置へ噴出し、結晶シリコン112に接着するように新たな結晶シリコンを作製する(工程(a)参照)。
【0206】
この処理を繰返し行ない、犠牲層111の全面にポリシリコンからなる発電層113を作製する(工程(b)参照)。
【0207】
その後、発電層113の上面113A側にPをイオン注入または不純物拡散させてn層114を作製する。そして、ITO(Indium Tin Oxide)またはSnO2からなる透明導電膜115をn層114の全面に作製する。この透明導電膜115の表面は、テクスチャ化されている。引き続いて、透明導電膜115上にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとして透明導電膜115をエッチングし、その後、Alを全面に蒸着する。そして、フォトレジストを除去すると、n層114に接続されたn側電極116が作製される(工程(c)参照)。なお、工程(c)においては、プラズマCVD法によってn層114を堆積することによって接合を形成してもよい。
【0208】
図24を参照して、犠牲層111(=シリコン酸化膜)をフッ酸によって除去し、n側電極116/透明導電膜115/n層114/発電層113を基板11から切り離す。そして、発電層113のn層114側と反対側の表面に、Bをイオン注入または不純物拡散してp層117を作製し、p層117上にAlを蒸着してp側電極118を作製する(工程(d)参照)。そして、試料を最終基板119に接着して太陽電池が完成する(工程(e)参照)。
【0209】
なお、図23,24においては、犠牲層111/基板11として絶縁膜/ガラスを用いたが、この発明の実施の形態においては、これに限らず、ポーラスSi/Siウェハを用いてもよい。この場合、Siウェハは、再利用が可能であり、ポーラスSi上へ液滴14を噴出した場合、面方位を制御した単結晶シリコンを成長させることができる。
【0210】
図19および図20に示す工程(a)〜工程(g)を用いてTFTを製造する場合、工程(a)〜工程(e)は、半導体と異なる材料からなる異種基板11(ガラス基板またはプラスチック基板)上に形成された半導体層(n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55)からなる下地層を作製する第1のステップを構成する。
【0211】
そして、工程(a)は、異種基板11上にゲート電極42,43を作製する第1のサブステップを構成し、工程(b)は、ゲート電極42,43上に絶縁層(ゲート絶縁膜44)を作製する第2のサブステップを構成し、工程(c)〜工程(e)は、絶縁層(ゲート絶縁膜44)上にドーパントを含む第1および第2の半導体領域(n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55)を作製する第3のサブステップを構成する。
【0212】
また、工程(f)は、半導体の構成元素からなる液滴を所望の初速度で異種基板11上の所望の位置へ噴出して結晶半導体を作製する第2のステップを構成する。
【0213】
さらに、工程(g)は、作製された結晶半導体および下地層(n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55)を用いて半導体デバイス(TFT)を作製する第3のステップを構成する。
【0214】
図21および図22に示す工程(a)〜工程(f)を用いてTFTを製造する場合、工程(a),(b)は、半導体と異なる材料からなる異種基板11(ガラス基板またはプラスチック基板)上に形成された半導体層(アモルファスシリコン膜63,64)/絶縁層(ゲート絶縁膜65)からなる下地層を作製する第1のステップを構成する。
【0215】
そして、工程(a)は、非晶質層(アモルファスシリコン膜63,64)を異種基板上に作製する第1のサブステップを構成し、工程(b)は、非晶質層(アモルファスシリコン膜63,64)上に絶縁層(ゲート絶縁膜65)を作製する第2のサブステップを構成する。
【0216】
また、工程(c)は、半導体の構成元素からなる液滴を所望の初速度で異種基板11上の所望の位置へ噴出して結晶半導体層(結晶シリコン68,69)を作製する第2のステップを構成する。
【0217】
さらに、工程(d)〜(f)は、作製された結晶半導体層(結晶シリコン68,69)を用いて半導体デバイスを作製する第3のステップを構成する。
【0218】
図23および図24に示す工程(a)〜(e)を用いて太陽電池を製造する場合、工程(a)において、犠牲層111を基板11上に作製する工程は、半導体と異なる材料からなる異種基板11(ガラス基板またはプラスチック基板)上に形成された半導体層(犠牲層111)からなる下地層を作製する第1のステップを構成する。
【0219】
また、工程(a),(b)は、半導体の構成元素からなる液滴を所望の初速度で異種基板11上の所望の位置へ噴出して結晶半導体層(発電層113)を作製する第2のステップを構成する。
【0220】
そして、工程(a)において、液滴14を基板11/犠牲層111上に噴出して結晶シリコン112を作製する工程は、保持基板と保持基板上に形成された剥離層とからなる下地層上に液滴を噴出して第1の結晶粒を作製する第1のサブステップを構成し、結晶シリコン112に接するように液滴14を噴出して結晶シリコンを作製する工程は、保持基板の面内方向において既に作製された結晶粒(結晶シリコン112)に接するように液滴を下地層上へ噴出して第2の結晶粒を作製する第2のサブステップを構成し、基板11の全
面に結晶シリコン112が作製されるまで液滴14を繰返し噴出して結晶シリコン112を作製する工程は、所望の面積を有する結晶半導体層が下地層上に作製されるまで第2のサブステップを繰り返し実行する第3のサブステップを構成する。
【0221】
さらに、工程(c)〜(e)は、作製された結晶半導体層(発電層113)を用いて半導体デバイスを作製する第3のステップを構成する。
【0222】
そして、図19,20に示すTFTの製造工程、図21,22に示すTFTの製造工程、および図23,24に示す太陽電池の製造工程において使用される基板は、半導体基板であってもよいので、上述した下地層は、異種基板または半導体基板からなる基板上に形成された半導体層、または基板上に形成された半導体層/絶縁層からなる。
【0223】
また、ソース、ドレイン、チャネル層、ゲート、およびチャネル層とゲートとの間に形成された記録層からなる不揮発性メモリの製造工程において、記録層を結晶半導体層によって作製する場合、下地層は、基板上に形成された絶縁膜からなる。
【0224】
したがって、下地層は、一般的には、基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層/絶縁層のいずれかからなる。
【0225】
基板11として単結晶シリコン基板を用いた場合について説明する。単結晶シリコン基板を基板11として用いる場合、単結晶シリコン基板をRCA洗浄によって洗浄した後、約0.1%の希フッ酸に浸漬し、さらに、その後、純水で10分間、洗浄する。単結晶シリコン基板を希フッ酸によって処理することによって、単結晶シリコン基板の表面が水素によって終端される。
【0226】
なお、単結晶シリコン基板の表面を1000℃で酸化し、その後、希フッ酸によって単結晶シリコン基板の表面をエッチングし、さらに、その後、純水リンスして単結晶シリコン基板の表面を水素によって終端してもよい。この方法を用いた場合、単結晶シリコン基板の表面の平坦性を確保できる。
【0227】
また、pHが9〜10であるバッファードフッ酸(BHF)によって単結晶シリコン基板の表面をエッチングしたり、沸騰した超純水によって単結晶シリコン基板を洗浄する方法を用いて単結晶シリコン基板の表面を水素によって終端してもよい。この方法を用いた場合、単結晶シリコン基板の表面における水素結合状態(モノハイドライドまたはダイハイドライド)を制御できる。
【0228】
単結晶シリコン基板を洗浄した後、単結晶シリコン基板を結晶製造装置10のXYステージ12上に設置する。
【0229】
なお、単結晶シリコン基板は、(100)のジャスト面、(110)のジャスト面、(111)のジャスト面、(100)の4度オフ面、(110)の4度オフ面、および(111)の4度オフ面のいずれかの面方位を有する。
【0230】
図25は、X線回折のスペクトルを示す図である。図25において、横軸は、回折角(2θ)を表し、縦軸は、回折強度を表す。また、図25は、(100)面を有する単結晶シリコン基板上に形成した結晶シリコン、(110)面を有する単結晶シリコン基板上に形成した結晶シリコン、(111)面を有する単結晶シリコン基板上に形成した結晶シリコン、および石英(Quartz)基板上に形成した結晶シリコンのX線回折の測定結果を示す。そして、図25においては、参考として、ランダム配向した材料のX線回折の測定結果も示されている。
【0231】
図25を参照して、(100)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(400)の面方位を有し、単結晶シリコン基板の面方位(100)と同じ面方位を有する。
【0232】
また、(110)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(220)の面方位を有し、単結晶シリコン基板の面方位(110)と同じ面方位を有する。
【0233】
さらに、(111)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(220)の面方位および(111)の面方位を有する。
【0234】
さらに、石英基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(331)の面方位、(311)の面方位および(220)の面方位を有し、ランダム配向に近い面方位を有する。
【0235】
したがって、(100)の面方位または(110)の面方位を有する単結晶シリコン基板を基板11として用いた場合、単結晶シリコン基板の面方位と同じ面方位を有する結晶シリコンを作製できることが実証された。
【0236】
図26は、他のX線回折のスペクトルを示す図である。なお、図26は、単結晶シリコン基板の表面を水素で終端しないで結晶製造装置10によって作製した結晶シリコンのX線回折のスペクトルを示す。
【0237】
図26において、横軸は、回折角(2θ)を表し、縦軸は、回折強度を表す。また、図26は、(100)面を有する単結晶シリコン基板上に形成した結晶シリコン、(110)面を有する単結晶シリコン基板上に形成した結晶シリコン、および(111)面を有する単結晶シリコン基板上に形成した結晶シリコンのX線回折の測定結果を示す。そして、図26においても、参考として、ランダム配向した材料のX線回折の測定結果が示されている。
【0238】
図26を参照して、(100)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(220)の面方位および(422)の面方位を有し、単結晶シリコン基板の面方位(100)と異なる面方位を有する。
【0239】
また、(110)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(220)の面方位を有するが、その回折強度は、非常に小さい。
【0240】
さらに、(111)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(111)の面方位、(220)の面方位および(311)の面方位を有する。
【0241】
したがって、単結晶シリコン基板の表面を水素によって終端しない場合、単結晶シリコン基板の面方位を反映した結晶シリコンを作製するのは困難である。
【0242】
その結果、表面を水素によって終端した単結晶シリコン基板を用いることによって、単結晶シリコン基板の面方位と同じ面方位を有する結晶シリコンを作製できることが実証された。
【0243】
そして、表面を水素によって終端した単結晶シリコン基板を用いて作製した結晶シリコンは、単結晶シリコン基板から容易に剥離される。
【0244】
一方、表面を水素によって終端していない単結晶シリコン基板を用いて作製した結晶シリコンは、単結晶シリコン基板から剥離されない。そして、表面を水素によって終端していない単結晶シリコン基板を用いた場合について、結晶シリコンが単結晶シリコン基板から剥離されるかの実験を10回行なったが、10回とも、結晶シリコンを単結晶シリコン基板から剥離することができなかった。
【0245】
したがって、単結晶シリコン基板の表面を水素によって終端することは、結晶シリコンを単結晶シリコン基板から剥離することにも寄与していることが実証された。
【0246】
図27は、この発明の実施の形態によるTFTの断面図である。図27を参照して、この発明の実施の形態によるTFT200は、異種基板210と、結晶シリコン220と、酸化膜230と、ゲート電極240とを備える。
【0247】
異種基板210は、一般的には、半導体と異なる材料からなり、ポリカーボネート(PC:Polycarbonate)、ポリメチルメタアクリレート(PMMA:Polymethylmethacrylate)、ポリエーテルサルフォン(PES:Polyethersulfone)および環状オレフィン系ポリマー(たとえば、三井化学のアペル)等の熱可塑性樹脂からなる。
【0248】
結晶シリコン220は、表面が水素によって終端された単結晶シリコン基板を用いて結晶製造装置10によって作製される。そして、結晶シリコン220は、単結晶シリコン基板と同じ面方位を有し、異種基板210に埋め込まれている。この場合、結晶シリコン220の表面は、異種基板210の表面に略一致する。
【0249】
そして、結晶シリコン220は、ソース領域221と、ドレイン領域222と、チャネル領域223とを含む。ソース領域221およびドレイン領域222の各々は、n型単結晶シリコンまたはp型単結晶シリコンからなる。また、結晶シリコン220のソース領域221およびドレイン領域222以外の領域は、i型単結晶シリコンからなる。
【0250】
なお、結晶シリコン220のサイズが大きい場合、1つの結晶シリコン220中に複数のTFTを形成できる。
【0251】
酸化膜230は、SiO2からなり、結晶シリコン220のチャネル領域223に接してチャネル領域223上に形成される。ゲート電極240は、たとえば、Alからなり、酸化膜230に接して酸化膜230上に形成される。
【0252】
図28から図30は、それぞれ、図27に示すTFT200の製造方法を説明するための第1から第3の工程図である。
【0253】
図28を参照して、TFT200の製造が開始されると、(100)の面方位または(110)の面方位を有する単結晶シリコン基板をRCA洗浄し、その後、単結晶シリコン基板を約0.1%の希フッ酸に浸漬し、さらに、単結晶シリコン基板を純水で10分間洗浄する。これによって、表面が水素によって終端された単結晶シリコン基板300が得られる(図28の工程(a)参照)。
【0254】
そして、単結晶シリコン基板300を結晶製造装置10のXYステージ12上に設置する。
【0255】
そうすると、上述した方法によって、液滴14を初速度v0で単結晶シリコン基板300上の所望の位置へ噴出する(図28の工程(b)参照)。液滴14は、単結晶シリコン基板300に着弾すると、単結晶シリコン基板300の面方位を反映して固化する。
【0256】
その結果、単結晶シリコン基板300の面方位と同じ面方位を有する結晶シリコン220が単結晶シリコン基板300上に形成される(図28の工程(c)参照)。
【0257】
その後、結晶シリコン220を単結晶シリコン基板300から剥離し、その剥離した結晶シリコン220を異種基板210上に設置する(図28の工程(d)参照)。この場合、表面の面方位だけでなく、電流を流す方向の面方位も揃うように結晶シリコン220を異種基板210上に設置する。たとえば、チャネル領域223が<100>方向に沿って形成されるようにソース領域221およびドレイン領域222が形成される方向に結晶シリコン220を配置する。これによって、3軸配向した結晶シリコンを異種基板上に形成できる。
【0258】
そして、異種基板210を加熱する。そうすると、熱可塑性樹脂からなる異種基板210は、軟化し、結晶シリコン220は、異種基板210へ徐々に埋め込まれる。そして、結晶シリコン220が異種基板210中へ殆ど埋め込まれると、異種基板210を冷却する。これによって、異種基板210は、結晶シリコン220が埋め込まれた状態で硬化する(図28の工程(e)参照)。
【0259】
図29を参照して、工程(e)の後、結晶シリコン220が埋め込まれた異種基板210の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン250を異種基板210および結晶シリコン220の表面に形成する。
【0260】
そして、レジストパターン250をマスクとして用い、p型ドーパント(たとえば、B)またはn型ドーパント(たとえば、P)をイオン注入によって結晶シリコン220へ注入する(図29の工程(f)参照)。
【0261】
その後、レジストパターン250を除去すると、ソース領域221、ドレイン領域222およびチャネル領域223が結晶シリコン220に形成される(図29の工程(g)参照)。
【0262】
引き続いて、SiH4ガスおよびN2Oガスを原料ガスとしてプラズマCVD法によってSiO2からなる酸化膜260を試料の全面に形成する(図29の工程(h)参照)。
【0263】
そして、レジストを酸化膜260の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン270を酸化膜260の表面に形成する。そして、レジストパターン270をマスクとして酸化膜260をエッチングし、その後、レジストパターン270を除去する(図29の工程(i)参照)。
【0264】
その結果、酸化膜230が結晶シリコン220のチャネル領域223に接して形成される(図30の工程(j)参照)。
【0265】
そして、ゲート電極240が酸化膜230上に形成される。これによって、TFT200が完成する(図30の工程(k)参照)。
【0266】
なお、ソース領域221およびドレイン領域222は、ゲート電極240を形成後に自己整合で形成されてもよい。
【0267】
このように、この発明の実施の形態によれば、単結晶シリコン基板300の面方位と同じ面方位を有する結晶シリコン220を作製できるとともに、その作製した結晶シリコン220を単結晶シリコン基板300から容易に剥離できるので、結晶シリコン220を用いたTFTを異種基板210上に容易に作製できる。
【0268】
なお、上述した工程(a)〜工程(k)においては、結晶シリコン220を異種基板210に埋め込んだ後に、イオン注入によってソース領域221、ドレイン領域222およびチャネル領域223を結晶シリコン220中に形成したが、この発明の実施の形態においては、これに限らず、結晶シリコン220を単結晶シリコン基板300上に形成した後に、ソース領域221、ドレイン領域222およびチャネル領域223を結晶シリコン220中に形成し、その後、結晶シリコン220を単結晶シリコン基板300から剥離して異種基板210に埋め込むようにしてもよい。
【0269】
図31は、マトリックス状に配置されたTFTを製造する方法を説明するための一部の工程図である。
【0270】
図31を参照して、マトリックス状に配置されたTFT200を作製する場合、表面が水素によって終端された単結晶シリコン基板300を結晶製造装置10のXYステージ12に設置する。
【0271】
そして、XYステージ12をX軸方向およびY軸方向に移動させながら液滴14を初速度v0で単結晶シリコン基板300の所望の位置へ噴出し、結晶シリコン220をマトリックス状に単結晶シリコン基板300上に形成する(図31の工程(a)参照)。
【0272】
その後、マトリックス状に配置された複数の結晶シリコン220を異種基板210に載せ、異種基板210を加熱して複数の結晶シリコン220を異種基板210に埋め込む(図31の工程(b)参照。
【0273】
そして、複数の結晶シリコン220の各々について、図29および図30に示す工程(f)〜工程(k)を実行して、マトリックス状に配置されたTFTを異種基板210に作製する。
【0274】
この場合も、ソース領域221、ドレイン領域222およびチャネル領域223を複数の結晶シリコン220の各々に形成した後に、複数の結晶シリコン220を異種基板210に埋め込んでもよい。
【0275】
なお、上記においては、結晶シリコン220のうち、ソース領域221およびドレイン領域222以外の領域は、i型単結晶シリコンからなると説明したが、この発明の実施の形態においては、これに限らず、結晶シリコン220のうち、ソース領域221およびドレイン領域222以外の領域は、n型単結晶シリコンであってもよく、p型単結晶シリコンであってもよい。
【0276】
ソース領域221およびドレイン領域222以外の領域がn型単結晶シリコンからなる場合、ソース領域221およびドレイン領域222の各々は、p型単結晶シリコンからなり、ソース領域221およびドレイン領域222以外の領域がp型単結晶シリコンからなる場合、ソース領域221およびドレイン領域222の各々は、n型単結晶シリコンからなる。
【0277】
また、マトリックス状に配置されたTFTを作製する場合、好ましくは、結晶製造装置10Cを使用する。これによって、単結晶シリコン基板300をX軸方向およびY軸方向のうちの一方の方向のみへ移動させることによって、マトリックス状に配置された複数の結晶シリコン220を単結晶シリコン基板300上に形成できる。
【0278】
図32は、この発明の実施の形態による太陽電池の斜視図である。また、図33は、図32に示す線XXXIII−XXXIII間における太陽電池の断面図である。
【0279】
図32および図33を参照して、太陽電池400は、異種基板410と、裏面電極420と、結晶シリコン430と、酸化膜440と、表面電極450とを備える。
【0280】
異種基板410は、一般的には、半導体と異なる材料からなり、ガラスおよびフレキシブル基板(樹脂等)等からなる。裏面電極420は、たとえば、銀(Ag)からなり、異種基板410および結晶シリコン430に接して異種基板410と結晶シリコン430との間に形成される。この場合、裏面電極420は、結晶シリコン430の全面に接する。
【0281】
結晶シリコン430は、裏面電極420に接して裏面電極420上に形成される。酸化膜440は、SiO2からなり、結晶シリコン430に接して結晶シリコン430上に形成される。そして、酸化膜440は、約0.2μmの厚みを有する。
【0282】
表面電極450は、たとえば、Alからなり、酸化膜440が形成されていない領域で結晶シリコン430に接して結晶シリコン430上に形成される。そして、表面電極450は、方向DR1において所定の間隔(たとえば、数ミリ)で配置された複数の線状金属451,452と、方向DR1に沿って配置された線状金属453とからなる。
【0283】
線状金属453は、複数の線状金属451,452を連結する。そして、複数の線状金属451,452の各々は、数百μmの幅および1mm程度の厚みを有し、線状金属453は、2mm程度の幅および数百μmの厚みを有する。
【0284】
結晶シリコン430は、多結晶シリコンまたは単結晶シリコンからなり、異種基板410と反対側の表面にピラミッド構造PYMを有する。そして、結晶シリコン430は、p型結晶シリコン431と、n+型結晶シリコン432とを含む。
【0285】
p型結晶シリコン431は、100〜200μmの厚みを有する。そして、p型結晶シリコン431のキャリア密度は、1016cm−3〜1017cm−3である。
【0286】
n+型結晶シリコン432は、ピラミッド構造PYM側に形成され、0.1〜0.2μmの厚みを有する。そして、n+型結晶シリコン432のキャリア密度は、1019cm−3以上である。
【0287】
ピラミッド構造PYMは、1μm程度の大きさを有し、略四角錐の形状からなる。
【0288】
このように、太陽電池400は、異種基板410に垂直な方向にp−n接合を有するとともに、表面にピラミッド構造PYMを有する。
【0289】
その結果、太陽電池400は、表面における反射を低減して光を内部へ導入できるとともに、その導入した光を内部に閉じ込めることができる。そして、p−n接合中およびp−n接合の近傍で発生した電子−正孔は、空乏層中の電界によって結晶シリコン430の厚み方向へ分離され、電子は、n+型結晶シリコン432側へ移動し、正孔は、裏面電極420側へ移動する。
【0290】
また、p−n接合から離れたp型結晶シリコン431中で発生した電子および正孔は、拡散によってそれぞれn+型結晶シリコン432側および裏面電極420側へ移動する。
【0291】
そして、n+型結晶シリコン432側へ移動した電子は、n+型結晶シリコン432と酸化膜440との界面における再結合を抑制されてn+型結晶シリコン432中を移動し、表面電極450に到達する。また、正孔は、裏面電極420へ到達する。これによって、電子および正孔は、発電に寄与する。
【0292】
図34から図37は、それぞれ、図32および図33に示す太陽電池400の製造方法を説明するための第1〜第4の工程図である。
【0293】
図34を参照して、太陽電池400の製造が開始されると、(100)の面方位または(110)の面方位を有する単結晶シリコン基板500をRCA洗浄し、その後、単結晶シリコン基板500の表面を異方性エッチングして、マトリックス状に配置された複数の凹部501を単結晶シリコン基板500の表面に形成する。この場合、複数の凹部501の各々は、単結晶シリコン基板500の厚み方向に突出したピラミッド構造PYMからなる。
【0294】
そして、単結晶シリコン基板500を約0.1%の希フッ酸に浸漬し、その後、単結晶シリコン基板500を純水で10分間洗浄する。これによって、単結晶シリコン基板500の表面が水素によって終端される(図34の工程(a)参照)。
【0295】
その後、単結晶シリコン基板500を結晶製造装置10のXYステージ12に設置し、XYステージ12をX軸方向およびY軸方向に移動させながら液滴14を初速度v0で単結晶シリコン基板500の全面に噴出する(図34の工程(b)参照)。この場合、液滴14は、p型シリコンの融液からなる。
【0296】
その結果、p型シリコンからなる結晶シリコン502が単結晶シリコン基板500上に形成される(図34の工程(c)参照)。
【0297】
図35を参照して、工程(c)の後、結晶シリコン502を単結晶シリコン基板500から剥離すると、ピラミッド構造PYMが表面に形成された結晶シリコン502が得られる(図35の工程(d)参照)。
【0298】
そして、イオン注入によってP原子をピラミッド構造PYMが形成された表面側から結晶シリコン502に注入する。これによって、p型結晶シリコン431とn+型結晶シリコン432とからなる結晶シリコン430が形成される(図35の工程(e)参照)。
【0299】
その後、結晶シリコン430のn+型結晶シリコン432側の全面を酸素雰囲気中で酸化し、酸化膜503を形成する(図35の工程(f)参照)。
【0300】
引き続いて、レジストを試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン504を形成する(図35の工程(g)参照)。
【0301】
図36を参照して、工程(g)の後、レジストパターン504をマスクとして酸化膜503をエッチングする。これによって、酸化膜440が形成される(図36の工程(h)参照)。
【0302】
その後、レジストパターン504をマスクとしてAlを蒸着し(図36の工程(i)参照)、レジストパターン504を除去する。その結果、表面電極450が形成される(図36の工程(j)参照)。
【0303】
図37を参照して、工程(j)の後、Agを結晶シリコン430の裏面に蒸着し、裏面電極420を形成する(図37の工程(k)参照)。
【0304】
そして、試料を接着剤によって異種基板410に接着させる。これによって、太陽電池400が完成する(図37の工程(l)参照)。この場合、加熱硬化型のシリコーン接着剤(たとえば、ダウ・コーニング)、および導電性ペースト(たとえば、銀ペーストおよび銅ペースト等)が接着剤として用いられる。
【0305】
シリコーン接着剤が接着剤として用いられる場合、シリコーン接着剤を異種基板410の全面に塗布し、その塗布したシリコーン接着剤の上に試料を置き、加熱する。これによって、シリコーン接着剤が硬化し、試料が異種基板410に接着する。
【0306】
また、導電性ペーストが接着剤として用いられる場合、導電性ペーストを異種基板410に印刷し、その印刷した導電性ペーストに試料を接着させ、導電性ペーストを乾燥する。これによって、試料が異種基板410に接着する。
【0307】
また、ボンディングフィルムによる転写(たとえば、日立化成HIATTACH)によって試料を異種基板410に接着してもよく、約150℃の加熱焼成を用いたフレキシブル基板への転写(たとえば、東洋インキREXALPHA)によって試料を異種基板410に接着してもよい。
【0308】
このように、結晶製造装置10を用いれば、表面にピラミッド構造PYMを有する結晶シリコン502を容易に作製できる。
【0309】
また、図34から図37に示す工程(a)〜工程(l)に従って太陽電池400を製造する場合、結晶シリコン502を作製するための単結晶シリコン基板500を1回作製すれば、その作製した単結晶シリコン基板500を何回も使用できるので、1個の太陽電池400を製造するごとにピラミッド構造PYMを形成するための異方性エッチングが不要である。
【0310】
さらに、図34から図37に示す工程(a)〜工程(l)に従って太陽電池400を製造する場合、シリコンの塊をスライスする必要がないので、原料を節約できる。その結果、太陽電池のコストを低減できる。
【0311】
なお、上記においては、結晶シリコン502を単結晶シリコン基板500から剥離した後に裏面電極420を形成すると説明したが、この発明の実施の形態においては、これに限らず、図34に示す工程(c)の後に裏面電極420を形成し、その後、結晶シリコン502を単結晶シリコン基板500から剥離するようにしてもよい。つまり、図37に示す工程(k)を図34に示す工程(c)と図35に示す工程(d)との間に挿入してもよい。
【0312】
また、上記においては、結晶シリコン430は、p型結晶シリコン431と、n+型結晶シリコン432とからなると説明したが、この発明の実施の形態においては、これに限らず、結晶シリコン430は、100〜200μmの厚みを有するn型結晶シリコンと、0.1μm〜0.2μmの厚みを有するp+型結晶シリコンとからなっていてもよい。
【0313】
この場合、図34に示す工程(b)において、n型シリコンからなる液滴14が初速度v0で単結晶シリコン基板500上へ噴出され、図35に示す工程(e)において、Bがイオン注入によって結晶シリコン430へ注入される。
【0314】
図38は、この発明の実施の形態による他の太陽電池の斜視図である。また、図39は、図38に示す線XXXIX−XXXIX間における太陽電池の断面図である。
【0315】
図38および図39を参照して、太陽電池400Aは、図32および図33に示す太陽電池400の結晶シリコン430を結晶シリコン430Aに代えたものであり、その他は、太陽電池400と同じである。
【0316】
結晶シリコン430Aは、図33に示す結晶シリコン430にp+型結晶シリコン433を追加したものであり、その他は、結晶シリコン430と同じである。
【0317】
p+型結晶シリコン430Aは、多結晶シリコンまたは単結晶シリコンからなり、p型結晶シリコン431および裏面電極420に接してp型結晶シリコン431と裏面電極420との間に形成される。そして、p+型結晶シリコン433は、1019cm−3以上のキャリア密度および0.1μm〜0.2μmの厚みを有する。
【0318】
太陽電池400Aにおいては、結晶シリコン430Aは、p+型結晶シリコン433を裏面電極420側に有するので、裏面電極420側へ拡散した電子が裏面電極420で再結合するのを抑制する。また、結晶シリコン430Aは、n+型結晶シリコン432を表面電極450側に有するので、表面電極450側へ拡散した正孔が表面電極450で再結合するのを抑制する。その結果、発電に寄与する電子数および正孔数を増加させることができ、太陽電池400Aの変換効率を向上できる。
【0319】
太陽電池400Aは、図34から図37に示す工程(a)〜工程(l)の工程(e)と工程(f)との間に、イオン注入によってBを結晶シリコン430に注入する工程を追加した工程に従って製造される。
【0320】
また、太陽電池400Aを製造する場合、図34に示す工程(c)の後、イオン注入によってBを結晶シリコン502中へ注入し、その後に、結晶シリコン502を単結晶シリコン基板500から剥離するようにしてもよい。
【0321】
図40は、この発明の実施の形態によるさらに他の太陽電池の斜視図である。また、図41は、図40に示す線XXXXI−XXXXI間における太陽電池の断面図である。
【0322】
図40および図41を参照して、太陽電池400Bは、図32および図33に示す太陽電池400の結晶シリコン430を結晶シリコン430Bに代えたものであり、その他は、太陽電池400と同じである。
【0323】
結晶シリコン430Bは、多結晶シリコンまたは単結晶シリコンからなる。そして、結晶シリコン430Bは、裏面電極420と、酸化膜440および表面電極450とに接して裏面電極420と、酸化膜440および表面電極450との間に形成される。
【0324】
結晶シリコン430Bは、n型結晶シリコン434と、p+型結晶シリコン435と、n+型結晶シリコン436とを含む。
【0325】
n型結晶シリコン434は、100μm〜200μmの厚みを有するとともに、1016cm−3〜1017cm−3のキャリア密度を有する。
【0326】
p+型結晶シリコン435は、0.1μm〜0.2μmの厚みを有するとともに、1019cm−3以上のキャリア密度を有する。
【0327】
n+型結晶シリコン436は、0.1μm〜0.2μmの厚みを有するとともに、1019cm−3以上のキャリア密度を有する。
【0328】
太陽電池400Bは、太陽電池400Aと同様にして、p+型結晶シリコン435によって電子の再結合を抑制し、n+型結晶シリコン436によって電子の再結合を抑制する。
【0329】
したがって、太陽電池400Bの変換効率を向上できる。
【0330】
太陽電池400Bは、上述した太陽電池400Aの製造方法と同じ方法によって製造される。
【0331】
上記においては、TFT200は、単結晶シリコンからなる結晶シリコン220を備えると説明したが、この発明の実施の形態においては、これに限らず、TFT200は、単結晶ゲルマニウムからなる結晶ゲルマニウム、または単結晶シリコンゲルマニウムからなる結晶シリコンゲルマニウムを備えていてもよい。この場合、結晶ゲルマニウムは、所定の面方位を有する単結晶ゲルマニウム基板を基板11として用いて結晶製造装置10によって作製される。また、酸化膜230は、GeO2からなる。
【0332】
また、太陽電池400,400A,400Bも、結晶シリコン430,430A,430Bに代えて結晶ゲルマニウム、または結晶シリコンゲルマニウムを備えていてもよい。この場合、結晶ゲルマニウムは、多結晶ゲルマニウムまたは単結晶ゲルマニウムからなる。そして、結晶ゲルマニウムは、表面に複数の凹部501(図34参照)が形成された単結晶ゲルマニウム基板を基板11として用いて結晶製造装置10によって作製される。また、酸化膜440は、GeO2からなる。また、結晶シリコンゲルマニウムは、多結晶シリコンゲルマニウムまたは単結晶シリコンゲルマニウムからなる。そして、結晶シリコンゲルマニウムは、表面に複数の凹部501(図34参照)が形成された単結晶シリコン基板または単結晶ゲルマニウム基板を基板11として用いて結晶製造装置10によって作製される。また、酸化膜440は、SiO2またはGeO2からなる。
【0333】
さらに、この発明の実施の形態においては、結晶製造装置10A,10B,10Cのいずれかを用いてTFT200および太陽電池400,400A,400Bを作製してもよい。
【0334】
結晶製造装置10を用いて半導体デバイスを作製する場合、上述したように、フォトレジストおよびフォトリソグラフィを用いてパターンニングによって半導体層を作製する工程を液滴14を噴出して半導体層を作製する工程に代えられるので、この発明による半導体デバイスの製造方法は、パターンニングを用いて作製可能な半導体層を液滴14を基板に向けて噴出することによって作製する工程を備えるものであればよい。
【0335】
また、結晶製造装置10を用いれば、上述したTFTおよび太陽電池以外の半導体デバイスを容易に作製できる。たとえば、量子ドットを備えた記憶メモリを容易に作製できる。また、3次元LSI(Large Scale Integrated circuit)も容易に作製できる。
【0336】
なお、上記においては、結晶製造装置10を用いたTFTおよび太陽電池の作製について説明したが、この発明の実施の形態においては、これに限らず、結晶製造装置10A,10B,10Cを用いてTFTおよび太陽電池等の半導体デバイスを作製してもよい。
【0337】
特に、結晶製造装置10Cは、1回の液滴の噴出によって、一列に配列されたn個の結晶半導体層を作製できるので、基板11をn個の結晶半導体層の配列方向と直交する方向へ移動させることによって、マトリックス状に配列されたTFTを容易に作製できる。したがって、結晶製造装置10Cは、マトリックス状に配列されたTFTの作製に好適な結晶製造装置である。
【0338】
また、シリコン融液13は、n型ドーパントまたはp型ドーパントを含むシリコン融液からなっていてもよい。この場合、イオン注入を用いずに、n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55を液滴14の1回の噴出によって作製でき、図19および図20に示す工程(a)〜(g)の工程数をさらに減少してTFTを作製できる。
【0339】
さらに、シリンダ7,70は、シリコン融液13に代えて、シリコンゲルマニウム融液またはゲルマニウム融液を保持していてもよい。
【0340】
さらに、結晶製造装置10,10A,10B,10Cにおいては、上述した電磁誘導による方法に限らず、弾性波または電界を用いて液滴14(または液滴141)を噴出するようにしてもよい。この弾性波を用いて液滴14(または液滴141)を噴出する方法は、トランスジューサによって弾性波をシリコン融液13に印加し、その印加された弾性波によってシリコン融液13を振動させて液滴14(または液滴141)を小孔71;701〜70nから噴出させる方法である。また、電界を用いて液滴14(または液滴141)を噴出する方法は、電極とシリコン融液13との間に電圧を印加し、静電誘導によって液滴14(または液滴141)を噴出させる方法である。
【0341】
この発明の実施の形態においては、シリンダ7,70は、「融液保持部」を構成する。
【0342】
また、小孔71;701〜70nは、「噴出口」を構成し、小孔701〜70nは、「複数の微小孔」を構成する。
【0343】
さらに、バネ2、磁性体3、コイル4および電源回路5は、「噴出部」を構成する。
【0344】
さらに、XYステージ12は、「移動部」を構成する。
【0345】
さらに、n型ポリシリコン膜51,52は、それぞれ、「第1の半導体領域」および「第2の半導体領域」を構成し、p型ポリシリコン膜54,55は、それぞれ、「第1の半導体領域」および「第2の半導体領域」を構成する。
【0346】
さらに、結晶シリコン220,430,430A,430Bの各々は、「半導体層」を構成し、ゲート電極240は、「電極」を構成する。
【0347】
さらに、ソース領域221は、「第1の領域」を構成し、ドレイン領域は、「第2の領域」を構成する。
【0348】
さらに、裏面電極420は、「第1の電極」を構成し、表面電極450は、「第2の電極」を構成する。
【0349】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0350】
この発明は、半導体の構成元素からなる融液を用いて結晶を製造する結晶製造装置およびそれを用いた半導体デバイスの製造方法に適用される。
【符号の説明】
【0351】
1 架台、2 バネ、3 磁性体、4 コイル、5 電源回路、6 ピストン、7 シリンダ、7B 底面、11 基板、14 液滴、71 小孔。
【技術分野】
【0001】
この発明は、結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法に関し、特に、半導体の構成元素からなる融液を用いて結晶半導体を製造する結晶製造装置、それを用いて製造された半導体デバイスおよびそれを用いた半導体デバイスの製造方法に関するものである。
【背景技術】
【0002】
従来、含金属材料の融液の一部を液滴として容器の底に設けられた小孔から自由落下(初速度ゼロの状態からの落下を意味する)させ、液滴を冷却用部材に衝突させて液滴を凝固させることによって結晶材料を製造する結晶材料の製造方法が知られている(特許文献1)。
【0003】
この場合、含金属材料は、チタンおよび鉄等の金属、チタン−ニッケル、銅−アルミニウムおよび銅−インジウム等の合金、ゲルマニウム、シリコン、インジウム−アンチモン、鉄−シリコン、および銅−インジウム−セレン等の半導体、およびアルミナ−ガーネット複合材料等のセラミック等からなる。
【0004】
また、冷却用部材は、銅および鉄等の金属、またはガラスおよび窒化アルミニウム等のセラミックからなる。
【0005】
さらに、液滴の直径は、0.1mm〜50mmの範囲、好ましくは、2〜10mmの範囲である。
【0006】
さらに、自由落下の距離は、液滴が冷却用部材に衝突するまでに凝固が生じない距離に設定され、液滴の垂直方向の長さ(直径)の1〜50000倍程度の距離である。
【0007】
そして、従来の結晶材料の製造方法においては、液滴を自由落下させるための小孔の垂直下6.5mの位置に石英ガラス板を設置し、液滴を小孔から自由落下させ、石英ガラス板上に結晶を製造する。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2001−89292号公報
【非特許文献】
【0009】
【非特許文献1】T. Okada, S. Higashi, H. Kaku, H. Murakami and S. Miyazaki: “Analysis of Transient Temperature Profile During Thermal Plasma Jet Annealing of Si Films on Quartz Substrate”,Jpn. J. Appl. Phys. 45 (2006) pp.4355-4357.
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかし、従来の結晶材料の製造方法においては、液滴は、初速度ゼロの状態から自由落下されるため、基板上の所望の位置に結晶を製造することが困難であるという問題がある。
【0011】
また、従来の結晶材料の製造方法においては、液滴の量と、液滴が冷却用部材に衝突したときの冷却用部材の温度との関係を考慮していないため、自由落下される液滴の量によっては、冷却用部材が溶けるという問題がある。
【0012】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、基板上の所望の位置に結晶を製造可能な結晶製造装置を提供することである。
【0013】
また、この発明の別の目的は、基板の溶解を防止して基板上に結晶を製造する結晶製造装置を提供することである。
【0014】
さらに、この発明の別の目的は、結晶を所望の位置に作製することによって工程数の少ない半導体デバイスの製造方法を提供することである。
【0015】
さらに、この発明の別の目的は、基板の溶解を防止して基板上に結晶を製造する結晶製造装置を用いて製造された半導体デバイスを提供することである。
【課題を解決するための手段】
【0016】
この発明によれば、結晶製造装置は、基板と、融液保持部と、噴出部とを備える。融液保持部は、基板に対向して配置された噴出口を有し、半導体の構成元素からなる融液を保持する。噴出部は、半導体の構成元素からなる液滴を融液保持部の噴出口から所望の初速度で基板に向けて噴出させる。
【0017】
好ましくは、結晶製造装置は、温度検出部と、制御部とをさらに備える。温度検出部は、液滴が基板に着弾したときの基板の温度を検出する。制御部は、温度検出部によって検出された温度が基板の融点よりも低くなる量および/または速度に液滴の量および/または初速度を制御する。
【0018】
好ましくは、温度検出部は、光強度測定部と、演算部と、温度出力部とを含む。光強度測定部は、基板にレーザ光を照射し、レーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す第1の光強度特性を測定する。演算部は、外部から受けた入力データに基づいて、基板と同じ熱負荷が加えられたときの仮想基板における光強度と時間との関係を示し、かつ、第1の光強度特性に最も近い第2の光強度特性を演算するとともに、演算した第2の光強度特性を有する仮想基板の温度の時間変化を内部に再現した再現基板を出力する。温度出力部は、演算部から出力された再現基板の各時間における温度を基板の温度として出力する。
【0019】
好ましくは、噴出口は、四角形からなる基板の任意の辺に沿って配列され、液滴を噴出するための複数の微小孔からなる。
【0020】
好ましくは、結晶製造装置は、移動部をさらに備える。移動部は、複数の微小孔の配列方向に略直交する方向へ基板を移動させる。
【0021】
好ましくは、融液および液滴の各々は、シリコン融液、シリコンゲルマニウム融液およびゲルマニウム融液のいずれかからなる。
【0022】
また、この発明によれば、半導体デバイスの製造方法は、半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層/絶縁層のいずれかからなる下地層を作製する第1のステップと、半導体の構成元素からなる液滴を所望の初速度で基板上の所望の位置へ噴出して結晶半導体層を作製する第2のステップと、作製された結晶半導体層および/または下地層を用いて半導体デバイスを作製する第3のステップとを備える。
【0023】
好ましくは、第1のステップは、基板上にゲート電極を作製する第1のサブステップと、ゲート電極上に絶縁層を作製する第2のサブステップと、絶縁層上にドーパントを含む第1および第2の半導体領域を作製する第3のサブステップとを含む。また、第2のステップにおいて、結晶半導体層は、第1および第2の半導体領域に接し、かつ、ゲート電極上に位置するように液滴を噴出して作製される。
【0024】
好ましくは、第1のステップは、非晶質層を基板上に作製する第1のサブステップと、非晶質層上に絶縁層を作製する第2のサブステップとを含む。そして、第2のステップにおいて、結晶半導体層は、液滴を絶縁層上に噴出して非晶質層が結晶化することによって
作製される。
【0025】
好ましくは、第2のステップは、保持基板と保持基板上に形成された剥離層とからなる下地層上に液滴を噴出して第1の結晶粒を作製する第1のサブステップと、保持基板の面内方向において既に作製された結晶粒に接するように液滴を下地層上へ噴出して第2の結晶粒を作製する第2のサブステップと、所望の面積を有する結晶半導体層が下地層上に作製されるまで第2のサブステップを繰り返し実行する第3のサブステップとを含む。
【0026】
さらに、この発明によれば、半導体デバイスは、異種基板と、半導体層と、酸化膜と、電極とを備える。異種基板は、半導体と異なる材料からなる。半導体層は、異種基板に接して形成され、結晶相からなる。酸化膜は、半導体層に接して半導体層上に形成される。電極は、酸化膜に接して酸化膜上に形成される。そして、半導体層は、第1および第2の領域と、チャネル領域とを含む。第1の領域は、第1の導電型を有する。第2の領域は、異種基板の面内方向において第1の領域から離れた位置に形成され、第1の導電型を有する。チャネル領域は、異種基板の面内方向において第1の領域と第2の領域との間に配置され、第1および第2の領域と酸化膜とに接して形成される。
【0027】
好ましくは、異種基板は、熱可塑性樹脂からなり、半導体層は、異種基板に埋め込まれている。
【0028】
好ましくは、半導体層は、1つの方向に配向した単結晶相からなる。
【0029】
さらに、この発明によれば、半導体デバイスは、異種基板と、半導体層と、第1および第2の電極とを備える。異種基板は、半導体と異なる材料からなる。半導体層は、異種基板上に配置され、結晶相からなる。第1の電極は、半導体層の異種基板側の表面に接して形成される。第2の電極は、半導体層の異種基板側の表面と反対側の表面に接して形成され、異種基板の面内方向に任意の間隔で配置された複数の線状金属からなる。そして、半導体層は、異種基板に垂直な方向にp−n接合を有するとともに、第1の電極から第2の電極の方向へ突出したピラミッド構造を半導体層の異種基板側の表面と反対側の表面に有する。
【0030】
好ましくは、半導体層は、多結晶シリコン、単結晶シリコン、多結晶シリコンゲルマニウム、単結晶シリコンゲルマニウム、多結晶ゲルマニウムおよび単結晶ゲルマニウムのいずれかからなる。
【0031】
さらに、この発明によれば、半導体デバイスの製造方法は、単結晶からなる半導体基板の表面を水素で終端する第1のステップと、半導体の構成元素からなる液滴を所望の初速度で半導体基板上の水素によって終端された表面の所望の位置へ噴出して結晶半導体層を作製する第2のステップと、結晶半導体層を半導体基板から剥離する第3のステップと、剥離された結晶半導体層を半導体と異なる異種基板に固定して半導体デバイスを作製する第4のステップとを備える。
【0032】
好ましくは、第4のステップは、剥離された結晶半導体層を異種基板に固定する第1のサブステップと、異種基板の面内方向における結晶半導体層の一方端側の第1の領域と結晶半導体層の他方端側の第2の領域とに結晶半導体層の導電型と異なる導電型を有する第1および第2の半導体領域を形成する第2のサブステップと、結晶半導体層の第1および第2の半導体領域以外の領域に接して酸化膜を形成する第3のサブステップと、酸化膜に接して電極を形成する第4のサブステップとを含む。
【0033】
好ましくは、第1のサブステップにおいて、結晶半導体層は、熱可塑性樹脂からなる異種基板に埋め込まれる。
【0034】
好ましくは、第1のステップは、半導体基板の一主面に半導体基板の厚み方向へ突出した略ピラミッド構造からなる複数の孔を形成する第1のサブステップと、複数の孔が形成された半導体基板の前記一主面を水素で終端する第2のサブステップとを含む。第4のステップは、剥離された結晶半導体層の厚み方向にp−n接合を形成するサブステップと、結晶半導体層の面内方向に任意の間隔で配置された複数の線状金属からなる第1の電極を結晶半導体層のピラミッド構造を有する一方の表面に形成するサブステップと、結晶半導体層の一方の表面と反対側の他方の表面に第2の電極を形成するサブステップと、結晶半導体層を異種基板に固定するサブステップとを含む。
【0035】
好ましくは、固定するサブステップにおいて、結晶半導体層は、異種基板に接着される。
【発明の効果】
【0036】
この発明においては、半導体の構成元素からなる融液が液滴として所望の初速度で基板に向けて噴出され、液滴は、基板に着弾して固化を開始し、結晶半導体が基板上に作製される。その結果、液滴は、自由落下される場合に比べ、基板の方向へ飛び易くなる。また、液滴が小さくなるほど空気抵抗により所望の方向に飛ばすのが困難になるため、初速度を持たせて液滴の着弾位置の精度を高くできる。さらに、着弾し、凝固した後の膜厚を初速度で制御できる。この場合、初速度が速いほど、膜厚が薄くなり、これに伴って冷却速度を速くできる。
【0037】
したがって、この発明によれば、結晶を基板上の所望の位置に作製できる。
【0038】
また、この発明においては、液滴の量は、液滴が基板に着弾したときの温度が基板の融点よりも低くなる量に制御される。
【0039】
したがって、この発明によれば、基板の溶解を防止して結晶を基板上に作製できる。
【0040】
さらに、この発明においては、半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層/絶縁層のいずれかからなる下地層へ液滴を所望の初速度で噴出して結晶半導体層を作製し、その作製した結晶半導体層および/または下地層を用いて半導体デバイスが作製される。その結果、従来、パターンニング技術を用いて作製していた結晶半導体層を液滴の噴出によって作製でき、その液滴の噴出によって作製された結晶半導体層を用いて半導体デバイスが作製される。
【0041】
したがって、この発明によれば、工程数を少なくして半導体デバイスを作製できる。
【図面の簡単な説明】
【0042】
【図1】この発明の実施の形態による結晶製造装置の概略図である。
【図2】図1に示すコイルに流れる電流の波形図である。
【図3】図1に示す結晶製造装置における動作を説明するためのフローチャートである。
【図4】図1に示す結晶製造装置を用いて作製した結晶シリコンのラマンスペクトルを示す図である。
【図5】この発明の実施の形態による他の結晶製造装置の概略図である。
【図6】液滴を基板へ噴出したときの基板温度のタイミングチャートを示す図である。
【図7】Durationと体積との関係を示す図である。
【図8】液滴を基板へ噴出したときの基板の表面温度のタイミングチャートを示す図である。
【図9】図5に示す結晶製造装置における動作を説明するためのフローチャートである。
【図10】この発明の実施の形態によるさらに他の結晶製造装置の概略図である。
【図11】図10に示す温度検出器の構成を示す概略ブロック図である。
【図12】図11に示す演算部の構成を示す概略ブロック図である。
【図13】反射率の時間変化を示す図である。
【図14】反射率の時間変化を示す図である。
【図15】再現基板の概念図である。
【図16】図10に示す結晶製造装置における動作を説明するためのフローチャートである。
【図17】この発明の実施の形態によるさらに他の結晶製造装置の概略図である。
【図18】液滴を熱源として用いて結晶シリコンを作製する工程図である。
【図19】この発明の実施の形態によるTFTの製造方法を示す第1の工程図である。
【図20】この発明の実施の形態によるTFTの製造方法を示す第2の工程図である。
【図21】この発明の実施の形態によるTFTの製造方法を示す第3の工程図である。
【図22】この発明の実施の形態によるTFTの製造方法を示す第4の工程図である。
【図23】この発明の実施の形態による太陽電池の製造方法を示す第1の工程図である。
【図24】この発明の実施の形態による太陽電池の製造方法を示す第2の工程図である。
【図25】X線回折のスペクトルを示す図である。
【図26】他のX線回折のスペクトルを示す図である。
【図27】この発明の実施の形態によるTFTの断面図である。
【図28】図27に示すTFTの製造方法を説明するための第1の工程図である。
【図29】図27に示すTFTの製造方法を説明するための第2の工程図である。
【図30】図27に示すTFTの製造方法を説明するための第3の工程図である。
【図31】マトリックス状に配置されたTFTを製造する方法を説明するための一部の工程図である。
【図32】この発明の実施の形態による太陽電池の斜視図である。
【図33】図32に示す線XXXIII−XXXIII間における太陽電池の断面図である。
【図34】図32および図33に示す太陽電池の製造方法を説明するための第1の工程図である。
【図35】図32および図33に示す太陽電池の製造方法を説明するための第2の工程図である。
【図36】図32および図33に示す太陽電池の製造方法を説明するための第3の工程図である。
【図37】図32および図33に示す太陽電池の製造方法を説明するための第4の工程図である。
【図38】この発明の実施の形態による他の太陽電池の斜視図である。
【図39】図38に示す線XXXIX−XXXIX間における太陽電池の断面図である。
【図40】この発明の実施の形態によるさらに他の太陽電池の斜視図である。
【図41】図40に示す線XXXXI−XXXXI間における太陽電池の断面図である。
【発明を実施するための形態】
【0043】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【0044】
図1は、この発明の実施の形態による結晶製造装置の概略図である。図1を参照して、この発明の実施の形態による結晶製造方法10は、架台1と、バネ2と、磁性体3と、コイル4と、電源回路5と、ピストン6と、シリンダ7と、ヒータ8と、リフレクタ9と、基板11と、XYステージ12とを備える。
【0045】
バネ2は、一方端が架台1に固定され、他方端が磁性体3の一方端に接続される。
【0046】
磁性体3は、一方端がバネ2に接続され、他方端がピストン6の一方端に連結される。コイル4は、磁性体3の周囲に巻回されるとともに、電源回路5と、接地ノードGNDとの間に電気的に接続される。
【0047】
ピストン6は、ボロンナイトライド(BN)からなり、直線部材61と、停止部材62とを含む。直線部材61は、円柱形状からなり、1.5mmφの直径、および145mmの長さを有する。停止部材62は、磁性体3とピストン6との連結位置から40mmの位置に設けられる。そして、直線部材61は、一方端が磁性体3に連結されるとともに、他方端側がシリンダ7内に挿入される。
【0048】
シリンダ7は、BNからなり、中空の円柱形状を有する。そして、シリンダ7は、支持部材(図示せず)によって架台1に固定されている。また、シリンダ7は、1.6mmの内径および6.0mmの外径を有する。さらに、シリンダ7は、その底面7Bに小孔71を有する。この小孔71の直径は、たとえば、100μmφである。
【0049】
ヒータ8は、支持部材(図示せず)によって架台1に固定されている。そして、ヒータ8は、7mmφの内径を有し、シリンダ7の側面7Aおよび底面7Bに沿って配置される。また、ヒータ8は、底面8Bに隙間81を有する。
【0050】
リフレクタ9は、ヒータ8の側面8Aおよび底面8Bに沿って配置される。そして、リフレクタ9は、ヒータ8の底面8Bに対向する部分に隙間91を有する。
【0051】
基板11は、XYステージ12上に載置され、リフレクタ9に対向してリフレクタ9から30mmの位置に配置される。
【0052】
XYステージ12は、支持部材(図示せず)によって架台1に固定されており、基板11を支持する。
【0053】
バネ2は、磁性体3が上下方向DR1へ移動することによって伸縮する。磁性体3は、電流がコイル4に流れることによって上下方向DR1へ移動する。コイル4は、電源回路5と接地ノードGNDとの間で電流を流す。
【0054】
電源回路5は、電流をコイル4に流す。ピストン6は、磁性体3の上下動に伴って上下動し、シリンダ7内の下部に保持されたシリコン融液13に圧力を印加する。そして、ピストン6は、シリコン融液13の一部を液滴14として小孔71から初速度v0で噴出させる。この場合、初速度v0は、たとえば、1.02m/sまたは1.03m/sであり、この発明の実施の形態においては、0.2m/s〜2m/sの範囲に設定される。
【0055】
シリンダ7は、シリコン融液13を保持する。ヒータ8は、シリンダ7を1580℃に加熱し、シリコンの小さい塊を溶かしてシリコン融液13を生成する。リフレクタ9は、ヒータ8からの熱をシリンダ7側へ反射する。
【0056】
XYステージ12は、基板11の平面内において基板11を移動させる。
【0057】
なお、リフレクタ9と基板11との間の領域は、たとえば、アルゴン(Ar)ガスのような不活性ガスによって満たされている。
【0058】
図2は、図1に示すコイル4に流れる電流の波形図である。図2を参照して、コイル4に流れる電流iは、パルス波形wvからなる。パルス波形wvは、幅Wおよび高さHを有する。幅Wは、m秒のオーダーである。高さHは、電流i1の電流値に等しい。電流i1の電流値は、たとえば、1.37Aである。
【0059】
磁性体3は、コイル4よりも2mm上方へ突き出た位置でバネ2と釣り合うように設定されている。そして、タイミングt1において、パルス波形wv(24V,1.37A)をコイル4に印加すると、電流i1が、タイミングt1〜t2までの間、電源回路5から接地ノードGNDの方向へ向かって流れる。その結果、磁性体3は、下方向(=バネ2からピストン6へ向かう方向)の力を受け、下方向へ引き込まれる。その結果、ピストン6は、磁性体3の移動に伴って下方向へ移動する。
【0060】
そして、パルス波形wvのコイル4への印加が終了すると、バネ2の復元力によって磁性体3は、上方向(=ピストン6からバネ2へ向かう方向)へ移動し、平衡位置へ戻る。
【0061】
この場合、ピストン6が最も上方向へ移動する位置と、ピストン6が最も下方向へ移動する位置との差は、数十μmである。
【0062】
このように、波形wvからなる電流iがコイル4に流されることによって、ピストン6は、タイミングt1において下方向へ数十μm移動し、その後、タイミングt2において上方向へ数十μm移動する。
【0063】
そうすると、ピストン6は、下方向へ移動するときにシリコン融液13を所定の圧力で押すので、シリコン融液13の一部は、小孔71から液滴14として初速度v0で噴出する。
【0064】
上述したように、リフレクタ9と基板11との間隔は、30mmであるので、液滴14が初速度v0=1.02m/sで噴出された場合、液滴14は、約26m秒で基板11へ着弾する。
【0065】
一方、液滴14を小孔71から自由落下させた場合を想定すると、液滴14は、約78m秒で基板11へ着弾する。
【0066】
このように、この発明においては、ピストン6によってシリコン融液13に圧力を印加して液滴14を初速度v0で噴出するので、液滴を自由落下させる場合よりも基板11へ到達するための時間を約3分の1に短縮できる。
【0067】
図3は、図1に示す結晶製造装置10における動作を説明するためのフローチャートである。図3を参照して、結晶シリコンを製造する動作が開始されると、シリコン粒をシリンダ7内にセットする(ステップS1)。
【0068】
その後、ヒータ8によってシリンダ7を1580℃に加熱し、シリンダ7内にシリコン融液13を生成する(ステップS2)。そして、電源回路5は、所定の幅Wおよび高さHを有するパルス波形wvからなる電流iをコイル4に流し、ピストン6を上下動させる(ステップS3)。
【0069】
そうすると、ピストン6は、下方向への移動に伴ってシリコン融液13に所定の圧力を印加し、所定の体積を有する液滴14をシリンダ7の小孔71から初速度v0で基板11上の所望の位置へ噴出する(ステップS4)。
【0070】
そして、液滴14は、基板11に到達し、固化する。その結果、図1に示すように、基板11上の所望の位置に結晶シリコン20が作製される(ステップS5)。これによって、一連の動作が終了する。
【0071】
このように、結晶製造装置10においては、液滴14を初速度v0で基板11上へ噴射し、液滴14を基板11上で固化して結晶シリコン20を基板11上に作製する。その結果、液滴14は、自由落下される場合に比べ、基板11の方向へ飛び易くなる。
【0072】
したがって、結晶製造装置10を用いれば、結晶シリコン20を基板11上の所望の位置に作製できる。
【0073】
図4は、図1に示す結晶製造装置10を用いて作製した結晶シリコンのラマンスペクトルを示す図である。図4において、縦軸は、ラマン散乱強度を表し、横軸は、ラマンシフトを表す。なお、図4においては、比較のために、単結晶シリコン(Si)のラマンスペクトルを示す。
【0074】
図4を参照して、結晶製造装置10を用いて作製した結晶シリコン20(=図4に示す融液Si結晶)のラマンスペクトルは、単結晶Siと同じピーク波数を有し、半値幅も単結晶Siとほぼ同じである。
【0075】
したがって、結晶製造装置10を用いて作製した結晶シリコン20は、単結晶Si並みの高い結晶性を有することが解った。
【0076】
図5は、この発明の実施の形態による他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図5に示す結晶製造装置10Aであってもよい。図5を参照して、結晶製造装置10Aは、図1に示す結晶製造装置10に制御部15を追加したものであり、その他は、結晶製造装置10と同じである。
【0077】
制御部15は、融点が相互に異なる複数の基板と、幅Wおよび高さHの少なくとも一方が相互に異なる複数のパルス波形とを対応付けて保持している。複数のパルス波形の各々は、対応する基板へ液滴14が噴出されたときに、その基板の温度がその基板の融点よりも低くなる体積(=量)の液滴14を噴出するためのパルス波形からなる。
【0078】
そして、制御部15は、外部から基板11の種類を受けると、その受けた種類の基板に対応するパルス波形を選択し、その選択したパルス波形を電源回路5へ出力する。
【0079】
なお、結晶製造装置10Aにおいては、電源回路5は、制御部15から受けたパルス波形からなる電流iをコイル4に流す。
【0080】
図6は、液滴を基板へ噴出したときの基板温度のタイミングチャートを示す図である。図6において、縦軸は、基板温度の絶対温度を表し、横軸は、時間を表す。また、曲線k1〜k5は、それぞれ、液滴14の体積が0.95mm3、0.47mm3、0.32mm3、0.19mm3、および0.09mm3であるときの基板温度のタイミングチャートを示す。
【0081】
図6を参照して、液滴14の体積が0.95mm3である場合、液滴14が基板11に到達すると、基板温度は、一旦、約1600Kまで上昇し、その後、徐々に冷却される。液滴14の体積が0.95mm3以外である場合も、基板温度は、同様に、液滴14が基板11に到達すると、一旦、上昇し、その後、徐々に冷却される。また、基板温度は、液滴14の体積が大きくなるに従って高くなる。
【0082】
図7は、Durationと体積との関係を示す図である。図7において、縦軸は、Duration(ms)を表し、横軸は、液滴14の体積を表す。なお、Durationとは、液滴14が基板11に到達したときに基板11の温度が最高温度に達したタイミングから基板の温度が最高温度の90%の温度に低下するタイミングまでの時間を言う。
【0083】
図7を参照して、Durationは、液滴14の体積に比例して長くなる。すなわち、基板11の冷却速度は、液滴14の体積が大きい方が遅くなり、液滴14の体積が小さい方が速くなる。したがって、液滴14が着弾した後の基板11の温度は、液滴14の体積が大きい方が、より高い温度に長時間保持され、液滴14の体積が小さい方が、より速く低い温度になる。
【0084】
その結果、液滴14の体積が0.5mm3以下であれば、基板11としてガラス基板を使用可能であり、液滴14の体積が0.02mm3以下であれば、基板11としてプラスチック基板を使用可能である。
【0085】
図8は、液滴を基板へ噴出したときの基板の表面温度のタイミングチャートを示す図である。図8において、縦軸は、基板の表面温度を絶対温度で表し、横軸は、時間を表す。また、曲線k6〜k8は、それぞれ、液滴14の吐出圧力が順次高くなったときの基板の表面温度と時間との関係を示す。
【0086】
図8を参照して、基板の表面温度は、液滴14の吐出圧力が高いほど、低くなるとともに、低下し易い(曲線k6から曲線k8への変化による表面温度の変化参照)。
【0087】
これは、液滴14の吐出圧力が高いほど、基板への着弾後の液滴14の広がりが大きくなり、膜厚が薄くなるためである。
【0088】
液滴14の初速度v0は、液滴14の吐出圧力が高いほど、速くなり、液滴14の吐出圧力が低いほど、遅くなる。したがって、液滴14の吐出圧力、すなわち、液滴14の初速度v0を制御することによっても、基板の温度が基板の融点よりも低くなるように制御できる。
【0089】
上述したように、基板11の温度は、液滴14の体積および液滴14の初速度v0に大きく依存する。そして、液滴14が基板11に着弾したときに基板11が溶けると、液滴14が固化する過程において基板11の構成元素が不純物として液滴14中へ混入し、液滴14を固化して作製された結晶シリコンの品質が低下する。また、当然に、基板11は、溶けない方が良い。
【0090】
したがって、この発明の実施の形態においては、シリンダ7の小孔71から噴出される液滴14の体積(=量)を基板11の温度が基板11の融点よりも低くなる体積(=量)になるように制御する。
【0091】
また、この発明の実施の形態においては、シリンダ7の小孔71から噴出される液滴14の初速度v0を基板11の温度が基板11の融点よりも低くなる速度に制御する。
【0092】
さらに、この発明の実施の形態においては、シリンダ7の小孔71から噴出される液滴14の体積(=量)および初速度v0を基板11の温度が基板11の融点よりも低くなる体積(=量)および速度に制御する。
【0093】
つまり、この発明の実施の形態においては、基板11の温度が基板11の融点よりも低くなるように、シリンダ7の小孔71から噴出される液滴14の体積(=量)および初速度v0の少なくとも一方を制御する。
【0094】
そこで、液滴14の体積(=量)および/または初速度v0の制御方法について説明する。図2に示すパルス波形wvの幅Wが広くなればなるほど、磁性体3は、より長い時間、力を受けるので、ピストン6は、より長い時間、シリコン融液13に圧力を印加する。その結果、小孔71から噴出する液滴14の体積(=量)が大きくなる。
【0095】
また、パルス波形wvの立上りまたは立下りが急峻になればなるほど、磁性体3の移動速度が速くなり、それに伴って、ピストン6の移動速度も速くなる。その結果、ピストン6は、より大きい圧力をシリコン融液13に印加する。
【0096】
さらに、パルス波形wvの高さ(=電流iの電流値)が高くなればなるほど、磁性体3の移動速度が速くなり、それに伴って、ピストン6の移動速度も速くなる。その結果、ピストン6は、より大きい圧力をシリコン融液13に印加する。
【0097】
したがって、この発明においては、液滴14の体積(=量)をパルス波形wvの幅Wによって制御し、液滴14の初速度v0をパルス波形wvの立上りまたは立下りの急峻性(=パルス波形wvの立上りまたは立下りの傾き)および電流値によって制御する。
【0098】
その結果、液滴14の体積(=量)のみを制御するときは、パルス波形wvの幅Wのみを変えればよく、液滴14の初速度v0のみを制御するときは、パルス波形wvの立上りまたは立下りの急峻性および電流値を変えればよく、液滴14の体積(=量)および初速度v0の両方を制御するときは、パルス波形wvの幅W、パルス波形wvの立上りまたは立下りの急峻性、および電流値を制御すればよい。
【0099】
このように、パルス波形wvの幅Wによって液滴14の体積を制御可能であり、パルス波形wvの高さHおよび立上りまたは立下りの急峻性によって液滴14の初速度v0を制御可能である。
【0100】
上述したように、液滴14の体積(=量)が0.5mm3以下であれば、ガラス基板を使用可能であり、液滴14の体積(=量)が0.02mm3以下であれば、プラスチック基板を使用可能であるので、基板11がガラス基板からなる場合、液滴14の体積(=量)が0.5mm3以下になるパルス波形wv1からなる電流iをコイル4に流す必要があり、基板11がプラスチック基板からなる場合、液滴14の体積(=量)が0.02mm3以下になるパルス波形wv2からなる電流iをコイル4に流す必要がある。
【0101】
結晶製造装置10Aにおいて使用される基板11がガラス基板またはプラスチック基板である場合、制御部15は、ガラス基板とパルス波形wv1との対応関係と、プラスチック基板とパルス波形wv2との対応関係とを保持している。そして、制御部15は、基板11がガラス基板からなる場合、ガラス基板を示す基板の種類を外部から受け、その受けた基板の種類によって特定されたガラス基板に対応するパルス波形wv1を選択して電源回路5へ出力する。また、制御部15は、基板11がプラスチック基板からなる場合、プラスチック基板を示す基板の種類を外部から受け、その受けた基板の種類によって特定されたプラスチック基板に対応するパルス波形wv2を選択して電源回路5へ出力する。
【0102】
そうすると、電源回路5は、パルス波形wv1を制御部15から受けたとき、パルス波形wv1からなる電流iをコイル4に流す。これによって、ピストン6は、上下動し、0.5mm3以下の体積(=量)を有する液滴14がシリンダ7の小孔71からガラス基板上へ向けて噴出される。そして、液滴14は、ガラス基板上に着弾して固化する。この場合、ガラス基板は、その融点よりも低い温度に保持される。
【0103】
また、電源回路5は、パルス波形wv2を制御部15から受けたとき、パルス波形wv2からなる電流iをコイル4に流す。これによって、ピストン6は、上下動し、0.02mm3以下の体積(=量)を有する液滴14がシリンダ7の小孔71からプラスチック基板上へ向けて噴出される。そして、液滴14は、プラスチック基板上に着弾して固化する。この場合、プラスチック基板は、その融点よりも低い温度に保持される。
【0104】
図9は、図5に示す結晶製造装置10Aにおける動作を説明するためのフローチャートである。図9に示すフローチャートは、図3に示すフローチャートのステップS3,S4をそれぞれステップS3A,S4Aに代えたものであり、その他は、図3に示すフローチャートと同じである。
【0105】
図9を参照して、結晶製造装置10Aにおいて、結晶シリコン20を製造する動作が開始されると、上述したステップS1,S2が順次実行される。
【0106】
その後、制御部15は、外部から基板11の種類を受け、その受けた基板11の種類によって特定された基板に対応するパルス波形を選択して電源回路5へ出力する。そして、電源回路5は、制御部15から受けたパルス波形からなる電流をコイル4に流す。そうすると、ピストン6は、上述した機構によって上下動する。すなわち、基板の温度が基板の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するための幅Wおよび/または高さHを有するパルス波形からなる電流をコイル4に流し、ピストン6を上下動する(ステップS3A)。
【0107】
その結果、基板11の温度が基板11の融点よりも低くなる体積の液滴14が初速度v0で基板11上の所望の位置へ噴出される(ステップS4A)。
【0108】
その後、上述したステップS5が実行され、一連の動作が終了する。
【0109】
このように、結晶製造装置10Aにおいては、基板11の温度が基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を基板11上へ噴出して結晶シリコン20を作製するので、液滴14が基板11に着弾しても、基板11の温度は、基板11の融点よりも低い温度に維持される。
【0110】
したがって、基板11の溶解を防止して結晶シリコン20を作製できる。
【0111】
図10は、この発明の実施の形態によるさらに他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図10に示す結晶製造装置10Bであってもよい。図10を参照して、結晶製造装置10Bは、図5に示す結晶製造装置10Aの制御部15を制御部15Aに代え、温度検出器30を追加したものであり、その他は、結晶製造装置10Aと同じである。
【0112】
制御部15Aは、液滴14が基板11に着弾したときの基板11の温度Tsubを温度検出器30から受け、その受けた温度Tsubが基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するためのパルス波形を選択し、その選択したパルス波形を電源回路5へ出力する。
【0113】
温度検出器30は、後述する方法によって、液滴14が基板11に着弾したときの基板11の温度Tsubを検出し、その検出した温度Tsubを制御部15Aへ出力する。
【0114】
図11は、図10に示す温度検出器30の構成を示す概略ブロック図である。図11を参照して、温度検出器30は、光強度測定部31と、演算部32と、温度出力部33とを含む。この温度検出器30は、温度と屈折率との間に一義的な相関関係を有する基板11の温度を検出する検出器である。
【0115】
光強度測定部31は、基板11にレーザ光を照射し、基板11において多重反射されるレーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す光強度特性Xを基板11の各部位について測定する。そして、光強度測定部31は、その測定した各部位における複数の光強度特性Xを演算部32へ出力する。
【0116】
演算部32は、光強度測定部31から複数の光強度特性Xを受け、外部から入力データを受ける。この入力データは、演算のための初期値およびそれらの補正値からなる。初期値は、基板11の形状的条件、基板11の熱的および光学的条件、シリコン融液13からの熱伝達および仮想基板(=基板11と同等の形状、熱的および光学的条件を有する基板)がシリコン融液13から熱伝達を受ける領域の大きさ等からなる。
【0117】
そして、基板11の形状的条件は、基板の厚み、面積、および平行度等からなる。また、基板11の熱的および光学的条件は、初期温度、初期反射率、熱伝導度、密度、比熱、および屈折率の温度依存性等からなる。
【0118】
演算部32は、複数の光強度特性Xおよび入力データを受けると、その受けた入力データに基づいて、基板11と同じ熱負荷が加えられたときの仮想基板の光強度特性Yを後述する方法によって仮想基板の各部位について演算する。そして、演算部32は、複数の光強度特性Xおよび複数の光強度特性Yの中から、仮想基板および基板11の同じ部位について、1つの光強度特性Xと1つの光強度特性Yとを選択し、その選択した光強度特性Yと、光強度特性Xとの違いを検出し、その検出した違いが最も小さくなるまで(すなわち、光強度特性Yが光強度特性Xに最も近くなるまで)、入力データを補正して光強度特性Yを演算する。そうすると、演算部32は、その演算した複数の光強度特性Yのうち、光強度特性Xに最も近い光強度特性Yoptを光強度特性Zとして求める。
【0119】
演算部32は、この処理を仮想基板および基板11の各部位について実行する。その結果、演算部32は、仮想基板の各部位について光強度特性Zを取得し、その取得した複数の光強度特性Zを有する仮想基板の温度分布および温度の時間変化を内部に実現した再現基板を生成して温度出力部33へ出力する。
【0120】
温度出力部33は、演算部32から受けた再現基板に基づいて、基板11の温度分布または基板11の各部位における温度の時間変化を抽出し、その抽出した温度分布または温度の時間変化を制御部15Aへ出力する。
【0121】
図12は、図11に示す演算部32の構成を示す概略ブロック図である。図12を参照して、演算部32は、データ入力部321と、熱伝導解析部322と、変換部323と、光学解析部324と、判定部325と、出力部326とを含む。
【0122】
データ入力部321は、上述した入力データを外部から受ける。そして、データ入力部321は、判定部325から再計算を指示する指示信号COMを受けないとき、入力データの初期値を熱伝導解析部322へ出力し、指示信号COMを判定部325から受けると、補正した初期値を熱伝導解析部322へ出力する。
【0123】
熱伝導解析部322は、入力データの初期値または補正された初期値をデータ入力部321から受け、その受けた初期値または補正された初期値に基づいて、公知の熱伝導解析手法を用いて仮想基板の温度分布特性を求める。この公知の熱伝導解析手法は、たとえば、非特許文献1に記載された熱伝導解析手法である。また、この仮想基板の温度分布特性は、仮想基板の各部位における温度の時間変化からなる。そして、熱伝導解析部322は、その求めた仮想基板の温度分布特性を変換部323および判定部325へ出力する。
【0124】
変換部323は、仮想基板の温度分布特性を熱伝導解析部322から受け、その受けた仮想基板の温度分布特性を屈折率分布特性に変換する。たとえば、633nmの波長を有するレーザ光を石英基板に照射した場合、屈折率nと温度T(℃)との間には、n=1.
457+1.2×10−5Tの関係が成立する。また、633nmの波長を有するレーザ光をSi基板に照射した場合、屈折率nと温度T(℃)との間には、n=4.04+2.105×10−4Tの関係が成立する。したがって、変換部323は、これらの屈折率nと温度Tとの関係式を用いて、仮想基板の温度分布特性を仮想基板の屈折率分布特性に変換する。上述したように、仮想基板の温度分布特性は、仮想基板の各部位における温度の時間変化からなるので、この屈折率分布特性は、仮想基板の各部位における屈折率の時間変化からなる。そして、変換部323は、その変換した仮想基板の屈折率分布特性を光学解析部324へ出力する。
【0125】
光学解析部324は、仮想基板の屈折率分布特性を変換部323から受け、その受けた仮想基板の屈折率分布特性に基づいて、公知の光学解析手法を用いて仮想基板の光強度特性Yを仮想基板の各部位について求める。そして、光学解析部324は、その求めた仮想基板の複数の光強度特性Yを判定部325へ出力する。
【0126】
判定部325は、光強度測定部31から基板11の複数の光強度特性Xを受け、光学解析部324から仮想基板の複数の光強度特性Yを受け、熱伝導解析部322から仮想基板の温度分布特性を受ける。そして、判定部325は、複数の光強度特性Xおよび複数の光強度特性Yの中から、仮想基板および基板11の同じ部位について、1つの光強度特性Xと1つの光強度特性Yとを選択し、その選択した光強度特性Xと光強度特性Yとの振動数および位相の差異をパターンマッチング法を用いて抽出する。判定部325は、この振動数および位相の差異が最も小さくなるまで、この差異の抽出を繰返し行なう。したがって、判定部325は、少なくとも3個の差異を抽出するまでは、指示信号COMを生成してデータ入力部321へ出力する。少なくとも3個の差異を抽出できれば、最も小さい差異を検出できるからである。すなわち、2回目に抽出した差異が1回目に抽出した差異よりも小さく、かつ、3回目に抽出した差異が2回目に抽出した差異よりも大きい場合、2回目に抽出した差異が最も小さいことが解るからである。
【0127】
判定部325は、この最小の差異を検出する処理を仮想基板の各部位について実行する。そして、判定部325は、仮想基板の各部位について、最も小さい差異を検出すると、その最も小さい差異が得られたときの複数の光強度特性Yを再現基板の光強度特性Zとする。また、判定部325は、光強度特性Zを検知したときに熱伝導解析部322から受けた温度分布特性(この温度分布特性は、再現基板の各部位における温度の時間変化からなる)を再現基板の温度分布特性とする。そうすると、判定部325は、再現基板の温度分布特性を出力部326へ出力する。
【0128】
出力部326は、再現基板の温度分布特性を判定部325から受け、その受けた再現基板の温度分布特性に基づいて、温度分布および各部位における温度の時間変化を再現した再現基板を生成し、その生成した再現基板を温度出力部33へ出力する。
【0129】
図13および図14は、反射率の時間変化を示す図である。図13および図14において、縦軸は、反射率を表し、横軸は、時間を表す。
【0130】
図13を参照して、判定部325は、基板11の1つの部位について選択した光強度特性Xと、基板11の部位と同じ仮想基板の1つの部位について選択した光強度特性Yとを比較し、光強度特性Xと光強度特性Yとの差異を抽出する。
【0131】
図13に示すように、光強度特性X,Yは、振動しており、光強度特性X,Yの山および谷の位置が異なるので、判定部325は、パターンマッチング法を用いると、光強度特性X,Y間における振動数および位相の差異を容易に抽出できる。
【0132】
そして、判定部325は、補正された初期値を用いて演算された光強度特性Yと、光強度特性Xとの差異の抽出を繰返し実行すると、最終的に、差異が最も小さい、すなわち、光強度特性Xに最も近い光強度特性Zを検出する(図14参照)。
【0133】
判定部325は、仮想基板の各部位について、光強度特性Zを検出する処理を行ない、複数の光強度特性Zを検出する。そうすると、判定部325は、複数の光強度特性Zが検出されたときに熱伝導解析部322から受けた仮想基板の温度分布特性を再現基板の温度分布特性として出力部326へ出力する。
【0134】
図15は、再現基板の概念図である。なお、図15においては、図面を見易くするために、4個の部位における温度分布および4個の部位における温度の時間変化を示す。
【0135】
図15を参照して、出力部326は、再現基板の温度分布特性を判定部325から受けると、その受けた温度分布特性を構成する各部位PS1〜PS4における温度の時間変化特性CH1〜CH4を再現基板SUBに再現する。そして、出力部326は、再現基板SUBを温度出力部33へ出力する。
【0136】
温度出力部33は、再現基板SUBを受けると、その受けた再現基板SUBを参照して、各部位PS1〜PS4における各時間の温度を検出して制御部15Aへ出力する。
【0137】
上述したように、温度検出器30は、演算した複数の光強度特性Yの中から、実測した光強度特性Xに最も近い光強度特性Yを光強度特性Zとして基板の各部位について検出し、その各部位について検出した複数の光強度特性Zが得られたときの温度分布特性(基板の各部位における温度の時間変化からなる)を基板11の温度分布および基板11の各部位における温度の時間変化として求める。
【0138】
そして、温度検出器30は、液滴14が基板11に着弾したときの基板11の温度Tsubを上述した方法によって求め、その求めた温度Tsubを制御部15Aへ出力する。
【0139】
制御部15Aは、温度検出器30から基板11の温度Tsubを受けると、その受けた温度Tsubが基板11の融点よりも低くなる体積(=量)の液滴14を噴出するためのパルス波形を生成して電源回路5へ出力する。
【0140】
この場合、制御部15Aは、幅Wおよび/または高さHを変化させたパルス波形を順次生成して電源回路5へ出力し、温度検出器30から受ける温度Tsubが基板11の融点よりも低くなるときのパルス波形を最終的に決定する。
【0141】
したがって、結晶製造装置10Bを用いて基板11上に結晶シリコン20を作製する場合、基板11にテスト領域を設け、そのテスト領域において、温度Tsubが基板11の融点よりも低くなるときのパルス波形を最終的に決定する。そして、その決定したパルス波形を用いて、結晶シリコン20を基板11上の所望の位置に作製する。
【0142】
図16は、図10に示す結晶製造装置10Bにおける動作を説明するためのフローチャートである。図16示すフローチャートは、図9に示すフローチャートのステップS3AをステップS3B,S3Cに代えたものであり、その他は、図9に示すフローチャートと同じである。
【0143】
図16を参照して、結晶製造装置10Bを用いて結晶シリコン20を作製する動作が開始されると、上述したステップS1,S2が順次実行される。
【0144】
その後、基板11のテスト領域がシリンダ7の小孔71に対向するようにXYステージ12によって基板11を移動させ、そのテスト領域において、幅Wおよび/または高さHを変えながら基板11の温度が基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するための幅Wおよび/または高さHを有するパルス波形を決定する(ステップS3B)。
【0145】
この場合、制御部15Aは、幅W1および高さH1を有するパルス波形wv01を生成して電源回路5へ出力し、電源回路5は、パルス波形wv01からなる電流をコイル4に流してピストン6を上下動して液滴14を基板11のテスト領域へ噴出させる。そして、温度検出器30は、液滴14が基板11のテスト領域に着弾したときの基板11の温度Tsub1を上述した方法によって検出し、その検出したTsub1を制御部15Aへ出力する。
【0146】
制御部15Aは、温度Tsub1が基板11の融点よりも低ければ、パルス波形wv01を基板11の温度が基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するためのパルス波形として決定する。
【0147】
一方、制御部15Aは、温度Tsub1が基板11の融点以上である場合、幅W1および高さH1の少なくとも一方を変化させたパルス波形wv02を生成して電源回路5へ出力し、電源回路5は、パルス波形wv02からなる電流をコイル4に流してピストン6を上下動して液滴14を基板11のテスト領域へ噴出させる。そして、温度検出器30は、液滴14が基板11のテスト領域に着弾したときの基板11の温度Tsub2を上述した方法によって検出し、その検出したTsub2を制御部15Aへ出力する。
【0148】
以後、基板11の温度Tsubが基板11の融点よりも低くなるまで、上述した動作を繰返し実行し、制御部15Aは、基板11の温度が基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14を噴出するためのパルス波形を決定する。
【0149】
そして、ステップS3Bの後、XYステージ12は、結晶シリコン20を作製する所望の位置がシリンダ7の小孔71に対向するように基板11を移動させ、制御部15Aは、決定したパルス波形を電源回路5へ出力し、電源回路5は、制御部15Aから受けたパルス波形からなる電流をコイル4に流してピストン6を上下動する(ステップS3C)。
【0150】
その後、上述したステップS4A,S5が順次実行され、結晶シリコン20が基板11上の所望の位置に作製される。
【0151】
結晶製造装置10Bを用いて結晶シリコン20を作製する場合、実測された基板11の温度Tsubが基板11の融点よりも低くなる体積(=量)および/または初速度の液滴14が基板11へ噴出されて結晶シリコン20が作製される。
【0152】
したがって、基板11の溶解を確実に防止して結晶シリコン20を基板11上の所望の位置に作製できる。また、融点の異なる基板11に対しても、基板11の溶解を確実に防止して各基板11上の所望の位置に結晶シリコン20を作製できる。
【0153】
また、結晶製造装置10Bを用いて結晶シリコン20を作製する場合、温度検出器30によって基板11上の各部位における温度Tsubを検出できるので、周辺部と中心部とで温度差が生じやすい基板11に対しても、基板11の溶解を確実に防止して結晶シリコン20を基板11上の所望の位置に作製できる。
【0154】
さらに、結晶製造装置10Bを用いて結晶シリコン20を作製する場合、温度検出器30によって基板11上の各部位における温度Tsubの時間変化を検出できる。したがって、制御部15Aは、基板11の各部位における温度Tsubの時間変化を温度検出器30から受け、その受けた温度の時間変化に基づいて、基板11に着弾した液滴14が固化し易い温度に基板11の温度が到達したときに、パルス波形を生成して結晶シリコン20を基板11上の所望の位置に作製するようにしてもよい。
【0155】
これによって、品質の高い結晶シリコン20を再現性良く作製できる。
【0156】
図17は、この発明の実施の形態によるさらに他の結晶製造装置の概略図である。この発明の実施の形態による結晶製造装置は、図17に示す結晶製造装置10Cであってもよい。
【0157】
図17を参照して、結晶製造装置10Cは、図1に示す結晶製造装置10のピストン6をピストン60に代え、シリンダ7をシリンダ70に代えたものであり、その他は、結晶製造装置10と同じである。
【0158】
ピストン60は、BNからなり、直線部材601と、停止部材602とを含む。直線部材601は、断面が四角形である柱状形状からなり、底面の寸法が1.5mm×50mmであり、高さが145mmである。停止部材602は、磁性体3とピストン60との連結位置から40mmの位置に設けられる。そして、直線部材601は、一方端が磁性体3に連結されるとともに、他方端側がシリンダ70内に挿入される。
【0159】
シリンダ70は、BNからなり、断面が四角形である中空の柱状形状を有する。そして、シリンダ70は、支持部材(図示せず)によって架台1に固定されている。また、シリンダ70は、内形が1.6mm×51mmであり、外形が6.0mm×60mmである。さらに、シリンダ70は、その底面70Bにn(nは2以上の整数)個の小孔701〜70nを有する。この小孔701〜70nは、基板11の1つの辺に沿って直線状に配列されている。また、小孔701〜70nの各々の直径は、たとえば、100μmφである。そして、隣接する2つの小孔間の間隔は、たとえば、作製する半導体デバイスの間隔に設定される。
【0160】
なお、結晶製造装置10Cにおいては、ヒータ8は、シリンダ70の側面70Aおよび底面70Bの周囲に設けられ、n個の小孔701〜70nに対向する位置に隙間81を有する。また、リフレクタ9は、n個の小孔701〜70nに対向する位置に隙間91を有する。
【0161】
結晶製造装置10Cにおいて、電源回路5がパルス波形wv(図2参照)からなる電流iをコイル4に流すと、ピストン60は、上述した機構によって、上下動し、シリコン融液13に所定の圧力を印加する。
【0162】
そうすると、n個の液滴141がn個の小孔701〜70nから同時に基板11に向けて噴出され、n個の結晶シリコン201が基板11上の所望の位置に同時に作製される。
【0163】
このように、結晶製造装置10Cは、n個の結晶シリコン201を同時に基板11上に作製する。したがって、結晶製造装置10Cを用いれば、マトリックス状に配列された複数のTFT(Thin Film Transistor)を基板11上に容易に作製できる。この場合、XYステージ12は、n個の小孔701〜70nの配列方向に直交する方向へ基板11を移動させる。
【0164】
なお、結晶製造装置10Cにおいて、n個の結晶シリコン201を作製する動作は、図3に示すフローチャートに従って実行される。したがって、結晶製造装置10Cにおける動作は、n個の小孔701〜70nの配列方向に直交する方向における基板11上の各位置について、図3に示すフローチャートを実行することによって行なわれる。
【0165】
また、結晶製造装置10Cは、図5に示す制御部15をさらに備えていてもよい。この場合、結晶製造装置10Cにおいて、n個の結晶シリコン201を作製する動作は、図9に示すフローチャートに従って実行される。
【0166】
さらに、結晶製造装置10Cは、図10に示す制御部15Aおよび温度検出器30をさらに備えていてもよい。この場合、結晶製造装置10Cにおいて、n個の結晶シリコン201を作製する動作は、図16に示すフローチャートに従って実行される。
【0167】
結晶製造装置10Cが温度検出器30を備える場合、制御部15Aは、基板11の各部位における温度Tsubを温度検出器30から受けるので、基板11における温度分布を参照して、基板11の温度Tsubが基板11の融点よりも低くなる体積(=量)のn個の液滴141を噴出するためのパルス波形を生成して電源回路5へ出力し、電源回路5は、制御部15Aから受けたパルス波形からなる電流をコイル4に流してピストン60を上下動し、n個の液滴141を基板11に向けて噴出させる。
【0168】
したがって、基板11の溶解を防止してマトリックス状に配列された複数のTFTを容易に作製できる。
【0169】
さらに、結晶製造装置10Cは、バネ2、磁性体3、コイル4、電源回路5、ピストン60およびシリンダ70に代えて、図1に示すバネ2、磁性体3、コイル4、電源回路5、ピストン6およびシリンダ7からなるセットをn個備えていてもよい。この場合、n個のピストン6の上下動を各ピストン6ごとに制御できるので、n個の液滴14の量を各液滴14ごとに制御できる。その結果、基板11上のn個の部位に作製するn個の結晶シリコン20を各結晶シリコン20ごとに制御できる。
【0170】
そして、n個のセット(各セットは、バネ2、磁性体3、コイル4、電源回路5、ピストン6およびシリンダ7からなる)を備えた結晶製造装置10Cにおいて、制御部15または制御部15Aおよび温度検出器30をさらに備える構成を採用すれば、基板11上に作製するn個の結晶シリコン20を各結晶シリコン20ごとにさらに制御できる。
【0171】
さらに、結晶製造装置10Cにおいては、小孔701〜70nは、一列に配列されていなくてもよく、放射状および同心円状等の任意の形状に配列されていてもよい。
【0172】
上記においては、液滴14(または液滴141)を固化して結晶シリコン20を作製する場合について説明したが、この発明の実施の形態においては、これに限らず、液滴14(または液滴141)を熱源として用いて結晶シリコンを作製するようにしてもよい。
【0173】
図18は、液滴を熱源として用いて結晶シリコンを作製する工程図である。図18を参照して、プラズマCVD(Chemical Vapour Deposition)法を用いてシラン(SiH4)ガスを原料として基板11上にアモルファスシリコン(a−Si:H)膜21を堆積し、引き続いて、プラズマCVD法を用いてSiH4ガスおよび酸素(O2)ガスを原料ガスとしてa−Si:H膜21上にシリコン酸化膜22を堆積する(工程(a)参照)。
【0174】
その後、シリコン酸化膜22/a−Si:H膜21/基板11を結晶製造装置10のXYステージ12上にセットし、上述した方法によって、液滴14をシリコン酸化膜22上の所望の位置に噴出する(工程(b)参照)。
【0175】
そうすると、シリコン酸化膜22上に着弾した液滴14は、固化して結晶シリコン20になり、結晶シリコン20の下側のa−Si:H膜21の領域は、液滴14からの熱によって結晶化し、結晶シリコン210がa−Si:H膜21中に作製される(工程(c)参照)。
【0176】
この場合、結晶シリコン20の横方向へ液滴14を随時着弾させれば、a−Si:H膜21全体を結晶化できる。
【0177】
このように、この発明の実施の形態においては、結晶製造装置10,10A,10B,10Cのいずれかを用いて、液滴14(または液滴141)を熱源として用いることによって、結晶シリコンを作製することができる。
【0178】
なお、結晶製造装置10,10A,10B,10Cにおいては、基板11の面内方向と液滴14(または液滴141)の噴出方向との成す角度が90度よりも小さくなるように基板11を保持してもよい。このようにすることによって、基板11に着弾した液滴14(または液滴141)は、基板11の傾きによって基板11の面内方向へ拡がるので、薄膜状の結晶シリコンを作製できる。
【0179】
図19および図20は、それぞれ、この発明の実施の形態によるTFTの製造方法を示す第1および第2の工程図である。
【0180】
図19を参照して、ガラス基板からなる基板11上にプラズマCVD法を用いてSiO2またはSiO2/SiNxからなるバッファ層41を形成する。この場合、バッファ層41の膜厚は、たとえば、200nm程度である。そして、たとえば、タングステン(W)、モリブデン(Mo)、クロム(Cr)およびタンタル(Ta)のいずれかからなる金属をバッファ層41上に蒸着し、その蒸着した金属をフォトリソグラフィを用いてパターンニングしてゲート電極42,43をバッファ層41上に作製する(工程(a)参照)。
【0181】
その後、プラズマCVD法を用いてゲート電極42,43を覆うようにシリコン酸化膜からなるゲート絶縁膜44を作製する(工程(b)参照)。そして、プラズマCVD法を用いてポリシリコン膜を全面に形成し、その形成したポリシリコン膜をフォトリソグラフィを用いてパターンニングし、ポリシリコン膜45〜48を作製する(工程(c)参照)。
【0182】
そうすると、試料の全面にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト49をゲート電極42およびポリシリコン膜44,46を覆うように形成する。そして、n型ドーパント(たとえば、リン(P))をイオン注入によって注入する。これによって、n型ポリシリコン膜51,52がそれぞれポリシリコン膜47,48から作製される(工程(d)参照)。
【0183】
図20を参照して、フォトレジスト49を除去した後に、試料の全面にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト53をゲート電極43およびn型ポリシリコン膜51,52を覆うように形成する。そして、p型ドーパント(たとえば、ボロン(B))をイオン注入によって注入する。これによって、p型ポリシリコン膜54,55がそれぞれポリシリコン膜45,46から作製される(工程(e)参照)。
【0184】
その後、試料を結晶製造装置10のXYステージ12上にセットし、上述した方法によって、液滴14をゲート電極42,43上に順次噴出する。これによって、ゲート電極42上に、p型ポリシリコン膜54,55に接続された結晶シリコン56が作製されるとともに、ゲート電極43上に、n型ポリシリコン膜51,52に接続された結晶シリコン57が作製される(工程(f)参照)。
【0185】
なお、この工程(f)においては、p型ポリシリコン膜54,55間のゲート絶縁膜44上およびn型ポリシリコン膜51,52間のゲート絶縁膜44上に、2〜10nm程度の薄いアモルファスシリコン膜を形成し、その形成したアモルファスシリコン膜上に液滴14を噴出して結晶シリコン56,57を作製するようにしてもよい。この場合、アモルファスシリコン膜は、液滴14の着弾によって結晶化し、結晶シリコン56,57と一体化される。このように、2〜10nm程度の薄いアモルファスシリコン膜をゲート絶縁膜44上に形成しておくことによって、ゲート絶縁膜44と結晶シリコン56,57との密着性を向上できるとともに、ゲート絶縁膜44と結晶シリコン56,57との界面における界面準位密度を低減できる。
【0186】
そして、工程(f)の後、プラズマCVD法を用いて試料の全面にシリコン酸化膜を作製し、その作製したシリコン酸化膜上にフォトレジストを塗布する。その後、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとしてシリコン酸化膜をエッチングして層間絶縁膜58を作製する。引き続いて、n型ポリシリコン膜51およびp型ポリシリコン膜55に接続されるようにドレイン電極59を作製し、n型ポリシリコン膜52に接続されるようにソース電極60を作製し、p型ポリシリコン膜54に接続されるようにソース電極61を作製する。これによって、n型TFTおよびp型TFTが完成する(工程(g)参照)。
【0187】
完成したp型TFTにおいては、結晶製造装置10を用いて液滴14を固化して作製した結晶シリコン56がチャネル層として用いられ、n型TFTにおいては、結晶製造装置10を用いて液滴14を固化して作製した結晶シリコン57がチャネル層として用いられる。
【0188】
従来のTFTを製造するプロセスを用いてチャネル層を作製する場合、上述した工程(f)の代わりに、n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55を覆うようにポリシリコン膜をプラズマCVD法を用いて作製する工程Aと、その作製したポリシリコン膜上にフォトレジストを塗布する工程Bと、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、ゲート電極42,43上にフォトレジストを形成する工程Cと、その形成したフォトレジストをマスクとしてポリシリコン膜をエッチングし、ゲート電極42,43上にチャネル層を作製する工程Dとを用いる。
【0189】
したがって、この発明の実施の形態による結晶製造装置10を用いることによって、4個の工程A〜Dを1個の工程で実現することができ、工程数を大幅に減少できる。
【0190】
また、シリンダ7の小孔71から噴出した1個の液滴14によってチャネル層としての結晶シリコン56(または結晶シリコン57)を作製するので、余分なポリシリコン膜をエッチング除去してチャネル層を作製する従来のプロセスを用いた場合よりも材料を有効に使用できる。
【0191】
さらに、エッチングによるダメージを減少させることができ、特性の良いTFTを作製できる。
【0192】
さらに、フォトレジストの使用回数を減少でき、材料費を削減できる。
【0193】
なお、図19および図20に示す工程(a)〜工程(g)を用いてTFTを製造する場合、工程(c)において、結晶製造装置10を用いて液滴14を固化してポリシリコン膜45〜48を作製してもよい。これによって、ポリシリコン膜45〜48を作製する場合にも、上述した4個の工程A〜Dを1個の工程によって実現できる。その結果、工程数をさらに大幅に減少できる。また、材料をさらに有効利用できる。さらに、エッチングによるダメージをさらに低減でき、TFTの特性をさらに向上できる。
【0194】
図21および図22は、それぞれ、この発明の実施の形態によるTFTの製造方法を示す第3および第4の工程図である。
【0195】
図21を参照して、上述した方法によってバッファ層41を基板11上に作製し、プラズマCVD法を用いてアモルファスシリコン膜62をバッファ層41上に作製する(工程(a)参照)。
【0196】
そして、フォトリソグラフィを用いてアモルファスシリコン膜62をパターンニングし、アモルファスシリコン膜63,64を作製する。その後、プラズマCVD法を用いてシリコン酸化膜からなるゲート絶縁膜65をアモルファスシリコン膜63,64を覆うように作製する(工程(b)参照)。
【0197】
そうすると、試料を結晶製造装置10のXYステージ12上にセットし、複数の液滴14をアモルファスシリコン膜63上に噴出し、複数の液滴14をアモルファスシリコン膜64上に噴出する。その結果、複数の結晶シリコン66がゲート絶縁膜65上に作製されるとともに、複数の結晶シリコン66の下側に結晶シリコン68がアモルファスシリコン膜63から作製される。また、複数の結晶シリコン67がゲート絶縁膜65上に作製されるとともに、複数の結晶シリコン67の下側に結晶シリコン69がアモルファスシリコン膜64から作製される(工程(c)参照)。
【0198】
その後、結晶シリコン66,67をフッ酸と硝酸との混合液によって除去し、ゲート絶縁膜65の全面にAlを蒸着によって作製する。そして、その作製したAlをフォトリソグラフィを用いてパターンニングし、ゲート電極72,73を作製する。引き続いて、フォトレジストを全面に塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト74を結晶シリコン69およびゲート電極73を覆うように作製する。そして、p型ドーパントをイオン注入によって注入する。これによって、結晶シリコン68から結晶シリコン75およびp型結晶シリコン76,77が作製される。この場合、結晶シリコン75は、ゲート電極72の下側に作製され、p型結晶シリコン76,77は、結晶シリコン75の両側に作製される(工程(d)参照)。
【0199】
図22を参照して、工程(d)の後、フォトレジスト74を除去し、試料の全面にフォトレジストを新たに塗布する。そして、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、フォトレジスト78をゲート電極72、結晶シリコン75およびp型結晶シリコン76,77を覆うように作製する。その後、フォトレジスト78をマスクとしてn型ドーパントをイオン注入によって注入する。これによって、結晶シリコン69から結晶シリコン82およびn型結晶シリコン83,84が作製される。この場合、結晶シリコン82は、ゲート電極73の下側に作製され、n型結晶シリコン83,84は、結晶シリコン82の両側に作製される。(工程(e)参照)。
【0200】
そして、工程(e)の後、フォトレジスト78を除去し、シリコン酸化膜を試料の全面に作製する。その後、シリコン酸化膜上にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとしてシリコン酸化膜およびゲート絶縁膜65をエッチングして層間絶縁膜85を作製する。そして、p型結晶シリコン76に接続されるようにソース電極86を作製し、p型結晶シリコン77およびn型結晶シリコン83に接続されるようにドレイン電極87を作製し、n型結晶シリコン84に接続されるようにソース電極88を作製する。これによって、n型TFTおよびp型TFTが完成する(工程(f)参照)。
【0201】
このように、図21および図22に示す工程(a)〜(f)に従ってTFTを作製した場合、液滴14を噴出して間接的に作製した結晶シリコン75,82がチャネル層として用いられる。
【0202】
そして、図21および図22に示す工程(a)〜(f)に従ってTFTを作製した場合も、図19および図20に示す工程(a)〜(g)に従ってTFTを作製した場合と同様に、従来のTFTを作製するプロセスに対して各種の利点を有する。
【0203】
図23および図24は、それぞれ、この発明の実施の形態による太陽電池の製造方法を示す第1および第2の工程図である。
【0204】
図23を参照して、犠牲層111を基板11上に作製し、犠牲層111/基板11を結晶製造装置10のXYステージ12上にセットする。この場合、犠牲層111は、基板11との分離が容易なシリコン酸化膜またはポーラスSi層からなる。
【0205】
そして、結晶製造装置10を用いて、液滴14を犠牲層111へ噴出し、結晶シリコン112を作製する。その後、液滴14を結晶シリコン112に隣接する位置へ噴出し、結晶シリコン112に接着するように新たな結晶シリコンを作製する(工程(a)参照)。
【0206】
この処理を繰返し行ない、犠牲層111の全面にポリシリコンからなる発電層113を作製する(工程(b)参照)。
【0207】
その後、発電層113の上面113A側にPをイオン注入または不純物拡散させてn層114を作製する。そして、ITO(Indium Tin Oxide)またはSnO2からなる透明導電膜115をn層114の全面に作製する。この透明導電膜115の表面は、テクスチャ化されている。引き続いて、透明導電膜115上にフォトレジストを塗布し、その塗布したフォトレジストをフォトリソグラフィを用いてパターンニングし、そのパターンニングしたフォトレジストをマスクとして透明導電膜115をエッチングし、その後、Alを全面に蒸着する。そして、フォトレジストを除去すると、n層114に接続されたn側電極116が作製される(工程(c)参照)。なお、工程(c)においては、プラズマCVD法によってn層114を堆積することによって接合を形成してもよい。
【0208】
図24を参照して、犠牲層111(=シリコン酸化膜)をフッ酸によって除去し、n側電極116/透明導電膜115/n層114/発電層113を基板11から切り離す。そして、発電層113のn層114側と反対側の表面に、Bをイオン注入または不純物拡散してp層117を作製し、p層117上にAlを蒸着してp側電極118を作製する(工程(d)参照)。そして、試料を最終基板119に接着して太陽電池が完成する(工程(e)参照)。
【0209】
なお、図23,24においては、犠牲層111/基板11として絶縁膜/ガラスを用いたが、この発明の実施の形態においては、これに限らず、ポーラスSi/Siウェハを用いてもよい。この場合、Siウェハは、再利用が可能であり、ポーラスSi上へ液滴14を噴出した場合、面方位を制御した単結晶シリコンを成長させることができる。
【0210】
図19および図20に示す工程(a)〜工程(g)を用いてTFTを製造する場合、工程(a)〜工程(e)は、半導体と異なる材料からなる異種基板11(ガラス基板またはプラスチック基板)上に形成された半導体層(n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55)からなる下地層を作製する第1のステップを構成する。
【0211】
そして、工程(a)は、異種基板11上にゲート電極42,43を作製する第1のサブステップを構成し、工程(b)は、ゲート電極42,43上に絶縁層(ゲート絶縁膜44)を作製する第2のサブステップを構成し、工程(c)〜工程(e)は、絶縁層(ゲート絶縁膜44)上にドーパントを含む第1および第2の半導体領域(n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55)を作製する第3のサブステップを構成する。
【0212】
また、工程(f)は、半導体の構成元素からなる液滴を所望の初速度で異種基板11上の所望の位置へ噴出して結晶半導体を作製する第2のステップを構成する。
【0213】
さらに、工程(g)は、作製された結晶半導体および下地層(n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55)を用いて半導体デバイス(TFT)を作製する第3のステップを構成する。
【0214】
図21および図22に示す工程(a)〜工程(f)を用いてTFTを製造する場合、工程(a),(b)は、半導体と異なる材料からなる異種基板11(ガラス基板またはプラスチック基板)上に形成された半導体層(アモルファスシリコン膜63,64)/絶縁層(ゲート絶縁膜65)からなる下地層を作製する第1のステップを構成する。
【0215】
そして、工程(a)は、非晶質層(アモルファスシリコン膜63,64)を異種基板上に作製する第1のサブステップを構成し、工程(b)は、非晶質層(アモルファスシリコン膜63,64)上に絶縁層(ゲート絶縁膜65)を作製する第2のサブステップを構成する。
【0216】
また、工程(c)は、半導体の構成元素からなる液滴を所望の初速度で異種基板11上の所望の位置へ噴出して結晶半導体層(結晶シリコン68,69)を作製する第2のステップを構成する。
【0217】
さらに、工程(d)〜(f)は、作製された結晶半導体層(結晶シリコン68,69)を用いて半導体デバイスを作製する第3のステップを構成する。
【0218】
図23および図24に示す工程(a)〜(e)を用いて太陽電池を製造する場合、工程(a)において、犠牲層111を基板11上に作製する工程は、半導体と異なる材料からなる異種基板11(ガラス基板またはプラスチック基板)上に形成された半導体層(犠牲層111)からなる下地層を作製する第1のステップを構成する。
【0219】
また、工程(a),(b)は、半導体の構成元素からなる液滴を所望の初速度で異種基板11上の所望の位置へ噴出して結晶半導体層(発電層113)を作製する第2のステップを構成する。
【0220】
そして、工程(a)において、液滴14を基板11/犠牲層111上に噴出して結晶シリコン112を作製する工程は、保持基板と保持基板上に形成された剥離層とからなる下地層上に液滴を噴出して第1の結晶粒を作製する第1のサブステップを構成し、結晶シリコン112に接するように液滴14を噴出して結晶シリコンを作製する工程は、保持基板の面内方向において既に作製された結晶粒(結晶シリコン112)に接するように液滴を下地層上へ噴出して第2の結晶粒を作製する第2のサブステップを構成し、基板11の全
面に結晶シリコン112が作製されるまで液滴14を繰返し噴出して結晶シリコン112を作製する工程は、所望の面積を有する結晶半導体層が下地層上に作製されるまで第2のサブステップを繰り返し実行する第3のサブステップを構成する。
【0221】
さらに、工程(c)〜(e)は、作製された結晶半導体層(発電層113)を用いて半導体デバイスを作製する第3のステップを構成する。
【0222】
そして、図19,20に示すTFTの製造工程、図21,22に示すTFTの製造工程、および図23,24に示す太陽電池の製造工程において使用される基板は、半導体基板であってもよいので、上述した下地層は、異種基板または半導体基板からなる基板上に形成された半導体層、または基板上に形成された半導体層/絶縁層からなる。
【0223】
また、ソース、ドレイン、チャネル層、ゲート、およびチャネル層とゲートとの間に形成された記録層からなる不揮発性メモリの製造工程において、記録層を結晶半導体層によって作製する場合、下地層は、基板上に形成された絶縁膜からなる。
【0224】
したがって、下地層は、一般的には、基板上に形成された半導体層、基板上に形成された絶縁層、および基板上に形成された半導体層/絶縁層のいずれかからなる。
【0225】
基板11として単結晶シリコン基板を用いた場合について説明する。単結晶シリコン基板を基板11として用いる場合、単結晶シリコン基板をRCA洗浄によって洗浄した後、約0.1%の希フッ酸に浸漬し、さらに、その後、純水で10分間、洗浄する。単結晶シリコン基板を希フッ酸によって処理することによって、単結晶シリコン基板の表面が水素によって終端される。
【0226】
なお、単結晶シリコン基板の表面を1000℃で酸化し、その後、希フッ酸によって単結晶シリコン基板の表面をエッチングし、さらに、その後、純水リンスして単結晶シリコン基板の表面を水素によって終端してもよい。この方法を用いた場合、単結晶シリコン基板の表面の平坦性を確保できる。
【0227】
また、pHが9〜10であるバッファードフッ酸(BHF)によって単結晶シリコン基板の表面をエッチングしたり、沸騰した超純水によって単結晶シリコン基板を洗浄する方法を用いて単結晶シリコン基板の表面を水素によって終端してもよい。この方法を用いた場合、単結晶シリコン基板の表面における水素結合状態(モノハイドライドまたはダイハイドライド)を制御できる。
【0228】
単結晶シリコン基板を洗浄した後、単結晶シリコン基板を結晶製造装置10のXYステージ12上に設置する。
【0229】
なお、単結晶シリコン基板は、(100)のジャスト面、(110)のジャスト面、(111)のジャスト面、(100)の4度オフ面、(110)の4度オフ面、および(111)の4度オフ面のいずれかの面方位を有する。
【0230】
図25は、X線回折のスペクトルを示す図である。図25において、横軸は、回折角(2θ)を表し、縦軸は、回折強度を表す。また、図25は、(100)面を有する単結晶シリコン基板上に形成した結晶シリコン、(110)面を有する単結晶シリコン基板上に形成した結晶シリコン、(111)面を有する単結晶シリコン基板上に形成した結晶シリコン、および石英(Quartz)基板上に形成した結晶シリコンのX線回折の測定結果を示す。そして、図25においては、参考として、ランダム配向した材料のX線回折の測定結果も示されている。
【0231】
図25を参照して、(100)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(400)の面方位を有し、単結晶シリコン基板の面方位(100)と同じ面方位を有する。
【0232】
また、(110)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(220)の面方位を有し、単結晶シリコン基板の面方位(110)と同じ面方位を有する。
【0233】
さらに、(111)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(220)の面方位および(111)の面方位を有する。
【0234】
さらに、石英基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(331)の面方位、(311)の面方位および(220)の面方位を有し、ランダム配向に近い面方位を有する。
【0235】
したがって、(100)の面方位または(110)の面方位を有する単結晶シリコン基板を基板11として用いた場合、単結晶シリコン基板の面方位と同じ面方位を有する結晶シリコンを作製できることが実証された。
【0236】
図26は、他のX線回折のスペクトルを示す図である。なお、図26は、単結晶シリコン基板の表面を水素で終端しないで結晶製造装置10によって作製した結晶シリコンのX線回折のスペクトルを示す。
【0237】
図26において、横軸は、回折角(2θ)を表し、縦軸は、回折強度を表す。また、図26は、(100)面を有する単結晶シリコン基板上に形成した結晶シリコン、(110)面を有する単結晶シリコン基板上に形成した結晶シリコン、および(111)面を有する単結晶シリコン基板上に形成した結晶シリコンのX線回折の測定結果を示す。そして、図26においても、参考として、ランダム配向した材料のX線回折の測定結果が示されている。
【0238】
図26を参照して、(100)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(220)の面方位および(422)の面方位を有し、単結晶シリコン基板の面方位(100)と異なる面方位を有する。
【0239】
また、(110)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(220)の面方位を有するが、その回折強度は、非常に小さい。
【0240】
さらに、(111)面を有する単結晶シリコン基板を基板11として用いて結晶製造装置10によって結晶シリコンを作製した場合、結晶シリコンは、(111)の面方位、(220)の面方位および(311)の面方位を有する。
【0241】
したがって、単結晶シリコン基板の表面を水素によって終端しない場合、単結晶シリコン基板の面方位を反映した結晶シリコンを作製するのは困難である。
【0242】
その結果、表面を水素によって終端した単結晶シリコン基板を用いることによって、単結晶シリコン基板の面方位と同じ面方位を有する結晶シリコンを作製できることが実証された。
【0243】
そして、表面を水素によって終端した単結晶シリコン基板を用いて作製した結晶シリコンは、単結晶シリコン基板から容易に剥離される。
【0244】
一方、表面を水素によって終端していない単結晶シリコン基板を用いて作製した結晶シリコンは、単結晶シリコン基板から剥離されない。そして、表面を水素によって終端していない単結晶シリコン基板を用いた場合について、結晶シリコンが単結晶シリコン基板から剥離されるかの実験を10回行なったが、10回とも、結晶シリコンを単結晶シリコン基板から剥離することができなかった。
【0245】
したがって、単結晶シリコン基板の表面を水素によって終端することは、結晶シリコンを単結晶シリコン基板から剥離することにも寄与していることが実証された。
【0246】
図27は、この発明の実施の形態によるTFTの断面図である。図27を参照して、この発明の実施の形態によるTFT200は、異種基板210と、結晶シリコン220と、酸化膜230と、ゲート電極240とを備える。
【0247】
異種基板210は、一般的には、半導体と異なる材料からなり、ポリカーボネート(PC:Polycarbonate)、ポリメチルメタアクリレート(PMMA:Polymethylmethacrylate)、ポリエーテルサルフォン(PES:Polyethersulfone)および環状オレフィン系ポリマー(たとえば、三井化学のアペル)等の熱可塑性樹脂からなる。
【0248】
結晶シリコン220は、表面が水素によって終端された単結晶シリコン基板を用いて結晶製造装置10によって作製される。そして、結晶シリコン220は、単結晶シリコン基板と同じ面方位を有し、異種基板210に埋め込まれている。この場合、結晶シリコン220の表面は、異種基板210の表面に略一致する。
【0249】
そして、結晶シリコン220は、ソース領域221と、ドレイン領域222と、チャネル領域223とを含む。ソース領域221およびドレイン領域222の各々は、n型単結晶シリコンまたはp型単結晶シリコンからなる。また、結晶シリコン220のソース領域221およびドレイン領域222以外の領域は、i型単結晶シリコンからなる。
【0250】
なお、結晶シリコン220のサイズが大きい場合、1つの結晶シリコン220中に複数のTFTを形成できる。
【0251】
酸化膜230は、SiO2からなり、結晶シリコン220のチャネル領域223に接してチャネル領域223上に形成される。ゲート電極240は、たとえば、Alからなり、酸化膜230に接して酸化膜230上に形成される。
【0252】
図28から図30は、それぞれ、図27に示すTFT200の製造方法を説明するための第1から第3の工程図である。
【0253】
図28を参照して、TFT200の製造が開始されると、(100)の面方位または(110)の面方位を有する単結晶シリコン基板をRCA洗浄し、その後、単結晶シリコン基板を約0.1%の希フッ酸に浸漬し、さらに、単結晶シリコン基板を純水で10分間洗浄する。これによって、表面が水素によって終端された単結晶シリコン基板300が得られる(図28の工程(a)参照)。
【0254】
そして、単結晶シリコン基板300を結晶製造装置10のXYステージ12上に設置する。
【0255】
そうすると、上述した方法によって、液滴14を初速度v0で単結晶シリコン基板300上の所望の位置へ噴出する(図28の工程(b)参照)。液滴14は、単結晶シリコン基板300に着弾すると、単結晶シリコン基板300の面方位を反映して固化する。
【0256】
その結果、単結晶シリコン基板300の面方位と同じ面方位を有する結晶シリコン220が単結晶シリコン基板300上に形成される(図28の工程(c)参照)。
【0257】
その後、結晶シリコン220を単結晶シリコン基板300から剥離し、その剥離した結晶シリコン220を異種基板210上に設置する(図28の工程(d)参照)。この場合、表面の面方位だけでなく、電流を流す方向の面方位も揃うように結晶シリコン220を異種基板210上に設置する。たとえば、チャネル領域223が<100>方向に沿って形成されるようにソース領域221およびドレイン領域222が形成される方向に結晶シリコン220を配置する。これによって、3軸配向した結晶シリコンを異種基板上に形成できる。
【0258】
そして、異種基板210を加熱する。そうすると、熱可塑性樹脂からなる異種基板210は、軟化し、結晶シリコン220は、異種基板210へ徐々に埋め込まれる。そして、結晶シリコン220が異種基板210中へ殆ど埋め込まれると、異種基板210を冷却する。これによって、異種基板210は、結晶シリコン220が埋め込まれた状態で硬化する(図28の工程(e)参照)。
【0259】
図29を参照して、工程(e)の後、結晶シリコン220が埋め込まれた異種基板210の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン250を異種基板210および結晶シリコン220の表面に形成する。
【0260】
そして、レジストパターン250をマスクとして用い、p型ドーパント(たとえば、B)またはn型ドーパント(たとえば、P)をイオン注入によって結晶シリコン220へ注入する(図29の工程(f)参照)。
【0261】
その後、レジストパターン250を除去すると、ソース領域221、ドレイン領域222およびチャネル領域223が結晶シリコン220に形成される(図29の工程(g)参照)。
【0262】
引き続いて、SiH4ガスおよびN2Oガスを原料ガスとしてプラズマCVD法によってSiO2からなる酸化膜260を試料の全面に形成する(図29の工程(h)参照)。
【0263】
そして、レジストを酸化膜260の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン270を酸化膜260の表面に形成する。そして、レジストパターン270をマスクとして酸化膜260をエッチングし、その後、レジストパターン270を除去する(図29の工程(i)参照)。
【0264】
その結果、酸化膜230が結晶シリコン220のチャネル領域223に接して形成される(図30の工程(j)参照)。
【0265】
そして、ゲート電極240が酸化膜230上に形成される。これによって、TFT200が完成する(図30の工程(k)参照)。
【0266】
なお、ソース領域221およびドレイン領域222は、ゲート電極240を形成後に自己整合で形成されてもよい。
【0267】
このように、この発明の実施の形態によれば、単結晶シリコン基板300の面方位と同じ面方位を有する結晶シリコン220を作製できるとともに、その作製した結晶シリコン220を単結晶シリコン基板300から容易に剥離できるので、結晶シリコン220を用いたTFTを異種基板210上に容易に作製できる。
【0268】
なお、上述した工程(a)〜工程(k)においては、結晶シリコン220を異種基板210に埋め込んだ後に、イオン注入によってソース領域221、ドレイン領域222およびチャネル領域223を結晶シリコン220中に形成したが、この発明の実施の形態においては、これに限らず、結晶シリコン220を単結晶シリコン基板300上に形成した後に、ソース領域221、ドレイン領域222およびチャネル領域223を結晶シリコン220中に形成し、その後、結晶シリコン220を単結晶シリコン基板300から剥離して異種基板210に埋め込むようにしてもよい。
【0269】
図31は、マトリックス状に配置されたTFTを製造する方法を説明するための一部の工程図である。
【0270】
図31を参照して、マトリックス状に配置されたTFT200を作製する場合、表面が水素によって終端された単結晶シリコン基板300を結晶製造装置10のXYステージ12に設置する。
【0271】
そして、XYステージ12をX軸方向およびY軸方向に移動させながら液滴14を初速度v0で単結晶シリコン基板300の所望の位置へ噴出し、結晶シリコン220をマトリックス状に単結晶シリコン基板300上に形成する(図31の工程(a)参照)。
【0272】
その後、マトリックス状に配置された複数の結晶シリコン220を異種基板210に載せ、異種基板210を加熱して複数の結晶シリコン220を異種基板210に埋め込む(図31の工程(b)参照。
【0273】
そして、複数の結晶シリコン220の各々について、図29および図30に示す工程(f)〜工程(k)を実行して、マトリックス状に配置されたTFTを異種基板210に作製する。
【0274】
この場合も、ソース領域221、ドレイン領域222およびチャネル領域223を複数の結晶シリコン220の各々に形成した後に、複数の結晶シリコン220を異種基板210に埋め込んでもよい。
【0275】
なお、上記においては、結晶シリコン220のうち、ソース領域221およびドレイン領域222以外の領域は、i型単結晶シリコンからなると説明したが、この発明の実施の形態においては、これに限らず、結晶シリコン220のうち、ソース領域221およびドレイン領域222以外の領域は、n型単結晶シリコンであってもよく、p型単結晶シリコンであってもよい。
【0276】
ソース領域221およびドレイン領域222以外の領域がn型単結晶シリコンからなる場合、ソース領域221およびドレイン領域222の各々は、p型単結晶シリコンからなり、ソース領域221およびドレイン領域222以外の領域がp型単結晶シリコンからなる場合、ソース領域221およびドレイン領域222の各々は、n型単結晶シリコンからなる。
【0277】
また、マトリックス状に配置されたTFTを作製する場合、好ましくは、結晶製造装置10Cを使用する。これによって、単結晶シリコン基板300をX軸方向およびY軸方向のうちの一方の方向のみへ移動させることによって、マトリックス状に配置された複数の結晶シリコン220を単結晶シリコン基板300上に形成できる。
【0278】
図32は、この発明の実施の形態による太陽電池の斜視図である。また、図33は、図32に示す線XXXIII−XXXIII間における太陽電池の断面図である。
【0279】
図32および図33を参照して、太陽電池400は、異種基板410と、裏面電極420と、結晶シリコン430と、酸化膜440と、表面電極450とを備える。
【0280】
異種基板410は、一般的には、半導体と異なる材料からなり、ガラスおよびフレキシブル基板(樹脂等)等からなる。裏面電極420は、たとえば、銀(Ag)からなり、異種基板410および結晶シリコン430に接して異種基板410と結晶シリコン430との間に形成される。この場合、裏面電極420は、結晶シリコン430の全面に接する。
【0281】
結晶シリコン430は、裏面電極420に接して裏面電極420上に形成される。酸化膜440は、SiO2からなり、結晶シリコン430に接して結晶シリコン430上に形成される。そして、酸化膜440は、約0.2μmの厚みを有する。
【0282】
表面電極450は、たとえば、Alからなり、酸化膜440が形成されていない領域で結晶シリコン430に接して結晶シリコン430上に形成される。そして、表面電極450は、方向DR1において所定の間隔(たとえば、数ミリ)で配置された複数の線状金属451,452と、方向DR1に沿って配置された線状金属453とからなる。
【0283】
線状金属453は、複数の線状金属451,452を連結する。そして、複数の線状金属451,452の各々は、数百μmの幅および1mm程度の厚みを有し、線状金属453は、2mm程度の幅および数百μmの厚みを有する。
【0284】
結晶シリコン430は、多結晶シリコンまたは単結晶シリコンからなり、異種基板410と反対側の表面にピラミッド構造PYMを有する。そして、結晶シリコン430は、p型結晶シリコン431と、n+型結晶シリコン432とを含む。
【0285】
p型結晶シリコン431は、100〜200μmの厚みを有する。そして、p型結晶シリコン431のキャリア密度は、1016cm−3〜1017cm−3である。
【0286】
n+型結晶シリコン432は、ピラミッド構造PYM側に形成され、0.1〜0.2μmの厚みを有する。そして、n+型結晶シリコン432のキャリア密度は、1019cm−3以上である。
【0287】
ピラミッド構造PYMは、1μm程度の大きさを有し、略四角錐の形状からなる。
【0288】
このように、太陽電池400は、異種基板410に垂直な方向にp−n接合を有するとともに、表面にピラミッド構造PYMを有する。
【0289】
その結果、太陽電池400は、表面における反射を低減して光を内部へ導入できるとともに、その導入した光を内部に閉じ込めることができる。そして、p−n接合中およびp−n接合の近傍で発生した電子−正孔は、空乏層中の電界によって結晶シリコン430の厚み方向へ分離され、電子は、n+型結晶シリコン432側へ移動し、正孔は、裏面電極420側へ移動する。
【0290】
また、p−n接合から離れたp型結晶シリコン431中で発生した電子および正孔は、拡散によってそれぞれn+型結晶シリコン432側および裏面電極420側へ移動する。
【0291】
そして、n+型結晶シリコン432側へ移動した電子は、n+型結晶シリコン432と酸化膜440との界面における再結合を抑制されてn+型結晶シリコン432中を移動し、表面電極450に到達する。また、正孔は、裏面電極420へ到達する。これによって、電子および正孔は、発電に寄与する。
【0292】
図34から図37は、それぞれ、図32および図33に示す太陽電池400の製造方法を説明するための第1〜第4の工程図である。
【0293】
図34を参照して、太陽電池400の製造が開始されると、(100)の面方位または(110)の面方位を有する単結晶シリコン基板500をRCA洗浄し、その後、単結晶シリコン基板500の表面を異方性エッチングして、マトリックス状に配置された複数の凹部501を単結晶シリコン基板500の表面に形成する。この場合、複数の凹部501の各々は、単結晶シリコン基板500の厚み方向に突出したピラミッド構造PYMからなる。
【0294】
そして、単結晶シリコン基板500を約0.1%の希フッ酸に浸漬し、その後、単結晶シリコン基板500を純水で10分間洗浄する。これによって、単結晶シリコン基板500の表面が水素によって終端される(図34の工程(a)参照)。
【0295】
その後、単結晶シリコン基板500を結晶製造装置10のXYステージ12に設置し、XYステージ12をX軸方向およびY軸方向に移動させながら液滴14を初速度v0で単結晶シリコン基板500の全面に噴出する(図34の工程(b)参照)。この場合、液滴14は、p型シリコンの融液からなる。
【0296】
その結果、p型シリコンからなる結晶シリコン502が単結晶シリコン基板500上に形成される(図34の工程(c)参照)。
【0297】
図35を参照して、工程(c)の後、結晶シリコン502を単結晶シリコン基板500から剥離すると、ピラミッド構造PYMが表面に形成された結晶シリコン502が得られる(図35の工程(d)参照)。
【0298】
そして、イオン注入によってP原子をピラミッド構造PYMが形成された表面側から結晶シリコン502に注入する。これによって、p型結晶シリコン431とn+型結晶シリコン432とからなる結晶シリコン430が形成される(図35の工程(e)参照)。
【0299】
その後、結晶シリコン430のn+型結晶シリコン432側の全面を酸素雰囲気中で酸化し、酸化膜503を形成する(図35の工程(f)参照)。
【0300】
引き続いて、レジストを試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン504を形成する(図35の工程(g)参照)。
【0301】
図36を参照して、工程(g)の後、レジストパターン504をマスクとして酸化膜503をエッチングする。これによって、酸化膜440が形成される(図36の工程(h)参照)。
【0302】
その後、レジストパターン504をマスクとしてAlを蒸着し(図36の工程(i)参照)、レジストパターン504を除去する。その結果、表面電極450が形成される(図36の工程(j)参照)。
【0303】
図37を参照して、工程(j)の後、Agを結晶シリコン430の裏面に蒸着し、裏面電極420を形成する(図37の工程(k)参照)。
【0304】
そして、試料を接着剤によって異種基板410に接着させる。これによって、太陽電池400が完成する(図37の工程(l)参照)。この場合、加熱硬化型のシリコーン接着剤(たとえば、ダウ・コーニング)、および導電性ペースト(たとえば、銀ペーストおよび銅ペースト等)が接着剤として用いられる。
【0305】
シリコーン接着剤が接着剤として用いられる場合、シリコーン接着剤を異種基板410の全面に塗布し、その塗布したシリコーン接着剤の上に試料を置き、加熱する。これによって、シリコーン接着剤が硬化し、試料が異種基板410に接着する。
【0306】
また、導電性ペーストが接着剤として用いられる場合、導電性ペーストを異種基板410に印刷し、その印刷した導電性ペーストに試料を接着させ、導電性ペーストを乾燥する。これによって、試料が異種基板410に接着する。
【0307】
また、ボンディングフィルムによる転写(たとえば、日立化成HIATTACH)によって試料を異種基板410に接着してもよく、約150℃の加熱焼成を用いたフレキシブル基板への転写(たとえば、東洋インキREXALPHA)によって試料を異種基板410に接着してもよい。
【0308】
このように、結晶製造装置10を用いれば、表面にピラミッド構造PYMを有する結晶シリコン502を容易に作製できる。
【0309】
また、図34から図37に示す工程(a)〜工程(l)に従って太陽電池400を製造する場合、結晶シリコン502を作製するための単結晶シリコン基板500を1回作製すれば、その作製した単結晶シリコン基板500を何回も使用できるので、1個の太陽電池400を製造するごとにピラミッド構造PYMを形成するための異方性エッチングが不要である。
【0310】
さらに、図34から図37に示す工程(a)〜工程(l)に従って太陽電池400を製造する場合、シリコンの塊をスライスする必要がないので、原料を節約できる。その結果、太陽電池のコストを低減できる。
【0311】
なお、上記においては、結晶シリコン502を単結晶シリコン基板500から剥離した後に裏面電極420を形成すると説明したが、この発明の実施の形態においては、これに限らず、図34に示す工程(c)の後に裏面電極420を形成し、その後、結晶シリコン502を単結晶シリコン基板500から剥離するようにしてもよい。つまり、図37に示す工程(k)を図34に示す工程(c)と図35に示す工程(d)との間に挿入してもよい。
【0312】
また、上記においては、結晶シリコン430は、p型結晶シリコン431と、n+型結晶シリコン432とからなると説明したが、この発明の実施の形態においては、これに限らず、結晶シリコン430は、100〜200μmの厚みを有するn型結晶シリコンと、0.1μm〜0.2μmの厚みを有するp+型結晶シリコンとからなっていてもよい。
【0313】
この場合、図34に示す工程(b)において、n型シリコンからなる液滴14が初速度v0で単結晶シリコン基板500上へ噴出され、図35に示す工程(e)において、Bがイオン注入によって結晶シリコン430へ注入される。
【0314】
図38は、この発明の実施の形態による他の太陽電池の斜視図である。また、図39は、図38に示す線XXXIX−XXXIX間における太陽電池の断面図である。
【0315】
図38および図39を参照して、太陽電池400Aは、図32および図33に示す太陽電池400の結晶シリコン430を結晶シリコン430Aに代えたものであり、その他は、太陽電池400と同じである。
【0316】
結晶シリコン430Aは、図33に示す結晶シリコン430にp+型結晶シリコン433を追加したものであり、その他は、結晶シリコン430と同じである。
【0317】
p+型結晶シリコン430Aは、多結晶シリコンまたは単結晶シリコンからなり、p型結晶シリコン431および裏面電極420に接してp型結晶シリコン431と裏面電極420との間に形成される。そして、p+型結晶シリコン433は、1019cm−3以上のキャリア密度および0.1μm〜0.2μmの厚みを有する。
【0318】
太陽電池400Aにおいては、結晶シリコン430Aは、p+型結晶シリコン433を裏面電極420側に有するので、裏面電極420側へ拡散した電子が裏面電極420で再結合するのを抑制する。また、結晶シリコン430Aは、n+型結晶シリコン432を表面電極450側に有するので、表面電極450側へ拡散した正孔が表面電極450で再結合するのを抑制する。その結果、発電に寄与する電子数および正孔数を増加させることができ、太陽電池400Aの変換効率を向上できる。
【0319】
太陽電池400Aは、図34から図37に示す工程(a)〜工程(l)の工程(e)と工程(f)との間に、イオン注入によってBを結晶シリコン430に注入する工程を追加した工程に従って製造される。
【0320】
また、太陽電池400Aを製造する場合、図34に示す工程(c)の後、イオン注入によってBを結晶シリコン502中へ注入し、その後に、結晶シリコン502を単結晶シリコン基板500から剥離するようにしてもよい。
【0321】
図40は、この発明の実施の形態によるさらに他の太陽電池の斜視図である。また、図41は、図40に示す線XXXXI−XXXXI間における太陽電池の断面図である。
【0322】
図40および図41を参照して、太陽電池400Bは、図32および図33に示す太陽電池400の結晶シリコン430を結晶シリコン430Bに代えたものであり、その他は、太陽電池400と同じである。
【0323】
結晶シリコン430Bは、多結晶シリコンまたは単結晶シリコンからなる。そして、結晶シリコン430Bは、裏面電極420と、酸化膜440および表面電極450とに接して裏面電極420と、酸化膜440および表面電極450との間に形成される。
【0324】
結晶シリコン430Bは、n型結晶シリコン434と、p+型結晶シリコン435と、n+型結晶シリコン436とを含む。
【0325】
n型結晶シリコン434は、100μm〜200μmの厚みを有するとともに、1016cm−3〜1017cm−3のキャリア密度を有する。
【0326】
p+型結晶シリコン435は、0.1μm〜0.2μmの厚みを有するとともに、1019cm−3以上のキャリア密度を有する。
【0327】
n+型結晶シリコン436は、0.1μm〜0.2μmの厚みを有するとともに、1019cm−3以上のキャリア密度を有する。
【0328】
太陽電池400Bは、太陽電池400Aと同様にして、p+型結晶シリコン435によって電子の再結合を抑制し、n+型結晶シリコン436によって電子の再結合を抑制する。
【0329】
したがって、太陽電池400Bの変換効率を向上できる。
【0330】
太陽電池400Bは、上述した太陽電池400Aの製造方法と同じ方法によって製造される。
【0331】
上記においては、TFT200は、単結晶シリコンからなる結晶シリコン220を備えると説明したが、この発明の実施の形態においては、これに限らず、TFT200は、単結晶ゲルマニウムからなる結晶ゲルマニウム、または単結晶シリコンゲルマニウムからなる結晶シリコンゲルマニウムを備えていてもよい。この場合、結晶ゲルマニウムは、所定の面方位を有する単結晶ゲルマニウム基板を基板11として用いて結晶製造装置10によって作製される。また、酸化膜230は、GeO2からなる。
【0332】
また、太陽電池400,400A,400Bも、結晶シリコン430,430A,430Bに代えて結晶ゲルマニウム、または結晶シリコンゲルマニウムを備えていてもよい。この場合、結晶ゲルマニウムは、多結晶ゲルマニウムまたは単結晶ゲルマニウムからなる。そして、結晶ゲルマニウムは、表面に複数の凹部501(図34参照)が形成された単結晶ゲルマニウム基板を基板11として用いて結晶製造装置10によって作製される。また、酸化膜440は、GeO2からなる。また、結晶シリコンゲルマニウムは、多結晶シリコンゲルマニウムまたは単結晶シリコンゲルマニウムからなる。そして、結晶シリコンゲルマニウムは、表面に複数の凹部501(図34参照)が形成された単結晶シリコン基板または単結晶ゲルマニウム基板を基板11として用いて結晶製造装置10によって作製される。また、酸化膜440は、SiO2またはGeO2からなる。
【0333】
さらに、この発明の実施の形態においては、結晶製造装置10A,10B,10Cのいずれかを用いてTFT200および太陽電池400,400A,400Bを作製してもよい。
【0334】
結晶製造装置10を用いて半導体デバイスを作製する場合、上述したように、フォトレジストおよびフォトリソグラフィを用いてパターンニングによって半導体層を作製する工程を液滴14を噴出して半導体層を作製する工程に代えられるので、この発明による半導体デバイスの製造方法は、パターンニングを用いて作製可能な半導体層を液滴14を基板に向けて噴出することによって作製する工程を備えるものであればよい。
【0335】
また、結晶製造装置10を用いれば、上述したTFTおよび太陽電池以外の半導体デバイスを容易に作製できる。たとえば、量子ドットを備えた記憶メモリを容易に作製できる。また、3次元LSI(Large Scale Integrated circuit)も容易に作製できる。
【0336】
なお、上記においては、結晶製造装置10を用いたTFTおよび太陽電池の作製について説明したが、この発明の実施の形態においては、これに限らず、結晶製造装置10A,10B,10Cを用いてTFTおよび太陽電池等の半導体デバイスを作製してもよい。
【0337】
特に、結晶製造装置10Cは、1回の液滴の噴出によって、一列に配列されたn個の結晶半導体層を作製できるので、基板11をn個の結晶半導体層の配列方向と直交する方向へ移動させることによって、マトリックス状に配列されたTFTを容易に作製できる。したがって、結晶製造装置10Cは、マトリックス状に配列されたTFTの作製に好適な結晶製造装置である。
【0338】
また、シリコン融液13は、n型ドーパントまたはp型ドーパントを含むシリコン融液からなっていてもよい。この場合、イオン注入を用いずに、n型ポリシリコン膜51,52およびp型ポリシリコン膜54,55を液滴14の1回の噴出によって作製でき、図19および図20に示す工程(a)〜(g)の工程数をさらに減少してTFTを作製できる。
【0339】
さらに、シリンダ7,70は、シリコン融液13に代えて、シリコンゲルマニウム融液またはゲルマニウム融液を保持していてもよい。
【0340】
さらに、結晶製造装置10,10A,10B,10Cにおいては、上述した電磁誘導による方法に限らず、弾性波または電界を用いて液滴14(または液滴141)を噴出するようにしてもよい。この弾性波を用いて液滴14(または液滴141)を噴出する方法は、トランスジューサによって弾性波をシリコン融液13に印加し、その印加された弾性波によってシリコン融液13を振動させて液滴14(または液滴141)を小孔71;701〜70nから噴出させる方法である。また、電界を用いて液滴14(または液滴141)を噴出する方法は、電極とシリコン融液13との間に電圧を印加し、静電誘導によって液滴14(または液滴141)を噴出させる方法である。
【0341】
この発明の実施の形態においては、シリンダ7,70は、「融液保持部」を構成する。
【0342】
また、小孔71;701〜70nは、「噴出口」を構成し、小孔701〜70nは、「複数の微小孔」を構成する。
【0343】
さらに、バネ2、磁性体3、コイル4および電源回路5は、「噴出部」を構成する。
【0344】
さらに、XYステージ12は、「移動部」を構成する。
【0345】
さらに、n型ポリシリコン膜51,52は、それぞれ、「第1の半導体領域」および「第2の半導体領域」を構成し、p型ポリシリコン膜54,55は、それぞれ、「第1の半導体領域」および「第2の半導体領域」を構成する。
【0346】
さらに、結晶シリコン220,430,430A,430Bの各々は、「半導体層」を構成し、ゲート電極240は、「電極」を構成する。
【0347】
さらに、ソース領域221は、「第1の領域」を構成し、ドレイン領域は、「第2の領域」を構成する。
【0348】
さらに、裏面電極420は、「第1の電極」を構成し、表面電極450は、「第2の電極」を構成する。
【0349】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0350】
この発明は、半導体の構成元素からなる融液を用いて結晶を製造する結晶製造装置およびそれを用いた半導体デバイスの製造方法に適用される。
【符号の説明】
【0351】
1 架台、2 バネ、3 磁性体、4 コイル、5 電源回路、6 ピストン、7 シリンダ、7B 底面、11 基板、14 液滴、71 小孔。
【特許請求の範囲】
【請求項1】
基板と、
前記基板に対向して配置された噴出口を有し、半導体の構成元素からなる融液を保持する融液保持部と、
前記半導体の構成元素からなる液滴を前記融液保持部の前記噴出口から所望の初速度で前記基板に向けて噴出させる噴出部とを備える結晶製造装置。
【請求項2】
前記液滴が前記基板に着弾したときの前記基板の温度を検出する温度検出部と、
前記温度検出部によって検出された温度が前記基板の融点よりも低くなる量および/または速度に前記液滴の量および/または前記初速度を制御する制御部とをさらに備える、請求項1に記載の結晶製造装置。
【請求項3】
前記温度検出部は、
前記基板にレーザ光を照射し、前記レーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す第1の光強度特性を測定する光強度測定部と、
外部から受けた入力データに基づいて、前記基板と同じ熱負荷が加えられたときの仮想基板における前記光強度と時間との関係を示し、かつ、前記第1の光強度特性に最も近い第2の光強度特性を演算するとともに、前記演算した第2の光強度特性を有する前記仮想基板の温度の時間変化を内部に再現した再現基板を出力する演算部と、
前記演算部から出力された前記再現基板の各時間における温度を前記基板の温度として出力する温度出力部とを含む、請求項2に記載の結晶製造装置。
【請求項4】
前記噴出口は、四角形からなる前記基板の任意の辺に沿って配列され、前記液滴を噴出するための複数の微小孔からなる、請求項1に記載の結晶製造装置。
【請求項5】
前記複数の微小孔の配列方向に略直交する方向へ前記基板を移動させる移動部をさらに備える、請求項4に記載の結晶製造装置。
【請求項6】
前記融液および前記液滴の各々は、シリコン融液、シリコンゲルマニウム融液およびゲルマニウム融液のいずれかからなる、請求項1に記載の結晶製造装置。
【請求項7】
半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、前記基板上に形成された絶縁層、および前記基板上に形成された半導体層/絶縁層のいずれかからなる下地層を作製する第1のステップと、
半導体の構成元素からなる液滴を所望の初速度で前記基板上の所望の位置へ噴出して結晶半導体層を作製する第2のステップと、
前記作製された結晶半導体層および/または前記下地層を用いて半導体デバイスを作製する第3のステップとを備える半導体デバイスの製造方法。
【請求項8】
前記第1のステップは、
前記基板上にゲート電極を作製する第1のサブステップと、
前記ゲート電極上に絶縁層を作製する第2のサブステップと、
前記絶縁層上にドーパントを含む第1および第2の半導体領域を作製する第3のサブステップとを含み、
前記第2のステップにおいて、前記結晶半導体層は、前記第1および第2の半導体領域に接し、かつ、前記ゲート電極上に位置するように前記液滴を噴出して作製される、請求項7に記載の半導体デバイスの製造方法。
【請求項9】
前記第1のステップは、
非晶質層を前記基板上に作製する第1のサブステップと、
前記非晶質層上に絶縁層を作製する第2のサブステップとを含み、
前記第2のステップにおいて、前記結晶半導体層は、前記液滴を前記絶縁層上に噴出して前記非晶質層が結晶化することによって作製される、請求項7に記載の半導体デバイスの製造方法。
【請求項10】
前記第2のステップは、
保持基板と前記保持基板上に形成された剥離層とからなる前記下地層上に前記液滴を噴出して第1の結晶粒を作製する第1のサブステップと、
前記保持基板の面内方向において既に作製された結晶粒に接するように前記液滴を前記下地層上へ噴出して第2の結晶粒を作製する第2のサブステップと、
所望の面積を有する前記結晶半導体層が前記下地層上に作製されるまで前記第2のサブステップを繰り返し実行する第3のサブステップとを含む、請求項7に記載の半導体デバイスの製造方法。
【請求項11】
半導体と異なる材料からなる異種基板と、
前記異種基板に接して形成され、結晶相からなる半導体層と、
前記半導体層に接して前記半導体層上に形成された酸化膜と、
前記酸化膜に接して前記酸化膜上に形成された電極とを備え、
前記半導体層は、
第1の導電型を有する第1の領域と、
前記異種基板の面内方向において前記第1の領域から離れた位置に形成され、前記第1の導電型を有する第2の領域と、
前記異種基板の面内方向において前記第1の領域と前記第2の領域との間に配置され、前記第1および第2の領域と前記酸化膜とに接して形成されたチャネル領域とを含む、半導体デバイス。
【請求項12】
前記異種基板は、熱可塑性樹脂からなり、
前記半導体層は、前記異種基板に埋め込まれている、請求項11に記載の半導体デバイス。
【請求項13】
前記半導体層は、1つの方向に配向した単結晶相からなる、請求項11に記載の半導体デバイス。
【請求項14】
半導体と異なる材料からなる異種基板と、
前記異種基板上に配置され、結晶相からなる半導体層と、
前記半導体層の前記異種基板側の表面に接して形成された第1の電極と、
前記半導体層の前記異種基板側の表面と反対側の表面に接して形成され、前記異種基板の面内方向に任意の間隔で配置された複数の線状金属からなる第2の電極とを備え、
前記半導体層は、前記異種基板に垂直な方向にp−n接合を有するとともに、前記第1の電極から前記第2の電極の方向へ突出したピラミッド構造を前記反対側の表面に有する、半導体デバイス。
【請求項15】
前記半導体層は、多結晶シリコン、単結晶シリコン、多結晶シリコンゲルマニウム、単結晶シリコンゲルマニウム、多結晶ゲルマニウムおよび単結晶ゲルマニウムのいずれかからなる、請求項14に記載の半導体デバイス。
【請求項16】
単結晶からなる半導体基板の表面を水素で終端する第1のステップと、
半導体の構成元素からなる液滴を所望の初速度で前記半導体基板上の前記水素によって終端された表面の所望の位置へ噴出して結晶半導体層を作製する第2のステップと、
前記結晶半導体層を前記半導体基板から剥離する第3のステップと、
前記剥離された結晶半導体層を半導体と異なる異種基板に固定して半導体デバイスを作製する第4のステップとを備える半導体デバイスの製造方法。
【請求項17】
前記第4のステップは、
前記剥離された結晶半導体層を前記異種基板に固定する第1のサブステップと、
前記異種基板の面内方向における前記結晶半導体層の一方端側の第1の領域と前記結晶半導体層の他方端側の第2の領域とに前記結晶半導体層の導電型と異なる導電型を有する第1および第2の半導体領域を形成する第2のサブステップと、
前記結晶半導体層の前記第1および第2の半導体領域以外の領域に接して酸化膜を形成する第3のサブステップと、
前記酸化膜に接して電極を形成する第4のサブステップとを含む、請求項16に記載の半導体デバイスの製造方法。
【請求項18】
前記第1のサブステップにおいて、前記結晶半導体層は、熱可塑性樹脂からなる前記異種基板に埋め込まれる、請求項17に記載の半導体デバイスの製造方法。
【請求項19】
前記第1のステップは、
前記半導体基板の一主面に前記半導体基板の厚み方向へ突出した略ピラミッド構造からなる複数の孔を形成する第1のサブステップと、
前記複数の孔が形成された前記半導体基板の前記一主面を水素で終端する第2のサブステップとを含み、
前記第4のステップは、
前記剥離された結晶半導体層の厚み方向にp−n接合を形成するサブステップと、
前記結晶半導体層の面内方向に任意の間隔で配置された複数の線状金属からなる第1の電極を前記結晶半導体層のピラミッド構造を有する一方の表面に形成するサブステップと、
前記結晶半導体層の前記一方の表面と反対側の他方の表面に第2の電極を形成するサブステップと、
前記結晶半導体層を前記異種基板に固定するサブステップとを含む、請求項16に記載の半導体デバイスの製造方法。
【請求項20】
前記固定するサブステップにおいて、前記結晶半導体層は、前記異種基板に接着される、請求項19に記載の半導体デバイスの製造方法。
【請求項1】
基板と、
前記基板に対向して配置された噴出口を有し、半導体の構成元素からなる融液を保持する融液保持部と、
前記半導体の構成元素からなる液滴を前記融液保持部の前記噴出口から所望の初速度で前記基板に向けて噴出させる噴出部とを備える結晶製造装置。
【請求項2】
前記液滴が前記基板に着弾したときの前記基板の温度を検出する温度検出部と、
前記温度検出部によって検出された温度が前記基板の融点よりも低くなる量および/または速度に前記液滴の量および/または前記初速度を制御する制御部とをさらに備える、請求項1に記載の結晶製造装置。
【請求項3】
前記温度検出部は、
前記基板にレーザ光を照射し、前記レーザ光の干渉の結果生じる反射光の光強度と時間との関係を示す第1の光強度特性を測定する光強度測定部と、
外部から受けた入力データに基づいて、前記基板と同じ熱負荷が加えられたときの仮想基板における前記光強度と時間との関係を示し、かつ、前記第1の光強度特性に最も近い第2の光強度特性を演算するとともに、前記演算した第2の光強度特性を有する前記仮想基板の温度の時間変化を内部に再現した再現基板を出力する演算部と、
前記演算部から出力された前記再現基板の各時間における温度を前記基板の温度として出力する温度出力部とを含む、請求項2に記載の結晶製造装置。
【請求項4】
前記噴出口は、四角形からなる前記基板の任意の辺に沿って配列され、前記液滴を噴出するための複数の微小孔からなる、請求項1に記載の結晶製造装置。
【請求項5】
前記複数の微小孔の配列方向に略直交する方向へ前記基板を移動させる移動部をさらに備える、請求項4に記載の結晶製造装置。
【請求項6】
前記融液および前記液滴の各々は、シリコン融液、シリコンゲルマニウム融液およびゲルマニウム融液のいずれかからなる、請求項1に記載の結晶製造装置。
【請求項7】
半導体と異なる材料からなる異種基板および半導体基板のいずれかからなる基板上に形成された半導体層、前記基板上に形成された絶縁層、および前記基板上に形成された半導体層/絶縁層のいずれかからなる下地層を作製する第1のステップと、
半導体の構成元素からなる液滴を所望の初速度で前記基板上の所望の位置へ噴出して結晶半導体層を作製する第2のステップと、
前記作製された結晶半導体層および/または前記下地層を用いて半導体デバイスを作製する第3のステップとを備える半導体デバイスの製造方法。
【請求項8】
前記第1のステップは、
前記基板上にゲート電極を作製する第1のサブステップと、
前記ゲート電極上に絶縁層を作製する第2のサブステップと、
前記絶縁層上にドーパントを含む第1および第2の半導体領域を作製する第3のサブステップとを含み、
前記第2のステップにおいて、前記結晶半導体層は、前記第1および第2の半導体領域に接し、かつ、前記ゲート電極上に位置するように前記液滴を噴出して作製される、請求項7に記載の半導体デバイスの製造方法。
【請求項9】
前記第1のステップは、
非晶質層を前記基板上に作製する第1のサブステップと、
前記非晶質層上に絶縁層を作製する第2のサブステップとを含み、
前記第2のステップにおいて、前記結晶半導体層は、前記液滴を前記絶縁層上に噴出して前記非晶質層が結晶化することによって作製される、請求項7に記載の半導体デバイスの製造方法。
【請求項10】
前記第2のステップは、
保持基板と前記保持基板上に形成された剥離層とからなる前記下地層上に前記液滴を噴出して第1の結晶粒を作製する第1のサブステップと、
前記保持基板の面内方向において既に作製された結晶粒に接するように前記液滴を前記下地層上へ噴出して第2の結晶粒を作製する第2のサブステップと、
所望の面積を有する前記結晶半導体層が前記下地層上に作製されるまで前記第2のサブステップを繰り返し実行する第3のサブステップとを含む、請求項7に記載の半導体デバイスの製造方法。
【請求項11】
半導体と異なる材料からなる異種基板と、
前記異種基板に接して形成され、結晶相からなる半導体層と、
前記半導体層に接して前記半導体層上に形成された酸化膜と、
前記酸化膜に接して前記酸化膜上に形成された電極とを備え、
前記半導体層は、
第1の導電型を有する第1の領域と、
前記異種基板の面内方向において前記第1の領域から離れた位置に形成され、前記第1の導電型を有する第2の領域と、
前記異種基板の面内方向において前記第1の領域と前記第2の領域との間に配置され、前記第1および第2の領域と前記酸化膜とに接して形成されたチャネル領域とを含む、半導体デバイス。
【請求項12】
前記異種基板は、熱可塑性樹脂からなり、
前記半導体層は、前記異種基板に埋め込まれている、請求項11に記載の半導体デバイス。
【請求項13】
前記半導体層は、1つの方向に配向した単結晶相からなる、請求項11に記載の半導体デバイス。
【請求項14】
半導体と異なる材料からなる異種基板と、
前記異種基板上に配置され、結晶相からなる半導体層と、
前記半導体層の前記異種基板側の表面に接して形成された第1の電極と、
前記半導体層の前記異種基板側の表面と反対側の表面に接して形成され、前記異種基板の面内方向に任意の間隔で配置された複数の線状金属からなる第2の電極とを備え、
前記半導体層は、前記異種基板に垂直な方向にp−n接合を有するとともに、前記第1の電極から前記第2の電極の方向へ突出したピラミッド構造を前記反対側の表面に有する、半導体デバイス。
【請求項15】
前記半導体層は、多結晶シリコン、単結晶シリコン、多結晶シリコンゲルマニウム、単結晶シリコンゲルマニウム、多結晶ゲルマニウムおよび単結晶ゲルマニウムのいずれかからなる、請求項14に記載の半導体デバイス。
【請求項16】
単結晶からなる半導体基板の表面を水素で終端する第1のステップと、
半導体の構成元素からなる液滴を所望の初速度で前記半導体基板上の前記水素によって終端された表面の所望の位置へ噴出して結晶半導体層を作製する第2のステップと、
前記結晶半導体層を前記半導体基板から剥離する第3のステップと、
前記剥離された結晶半導体層を半導体と異なる異種基板に固定して半導体デバイスを作製する第4のステップとを備える半導体デバイスの製造方法。
【請求項17】
前記第4のステップは、
前記剥離された結晶半導体層を前記異種基板に固定する第1のサブステップと、
前記異種基板の面内方向における前記結晶半導体層の一方端側の第1の領域と前記結晶半導体層の他方端側の第2の領域とに前記結晶半導体層の導電型と異なる導電型を有する第1および第2の半導体領域を形成する第2のサブステップと、
前記結晶半導体層の前記第1および第2の半導体領域以外の領域に接して酸化膜を形成する第3のサブステップと、
前記酸化膜に接して電極を形成する第4のサブステップとを含む、請求項16に記載の半導体デバイスの製造方法。
【請求項18】
前記第1のサブステップにおいて、前記結晶半導体層は、熱可塑性樹脂からなる前記異種基板に埋め込まれる、請求項17に記載の半導体デバイスの製造方法。
【請求項19】
前記第1のステップは、
前記半導体基板の一主面に前記半導体基板の厚み方向へ突出した略ピラミッド構造からなる複数の孔を形成する第1のサブステップと、
前記複数の孔が形成された前記半導体基板の前記一主面を水素で終端する第2のサブステップとを含み、
前記第4のステップは、
前記剥離された結晶半導体層の厚み方向にp−n接合を形成するサブステップと、
前記結晶半導体層の面内方向に任意の間隔で配置された複数の線状金属からなる第1の電極を前記結晶半導体層のピラミッド構造を有する一方の表面に形成するサブステップと、
前記結晶半導体層の前記一方の表面と反対側の他方の表面に第2の電極を形成するサブステップと、
前記結晶半導体層を前記異種基板に固定するサブステップとを含む、請求項16に記載の半導体デバイスの製造方法。
【請求項20】
前記固定するサブステップにおいて、前記結晶半導体層は、前記異種基板に接着される、請求項19に記載の半導体デバイスの製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【公開番号】特開2010−77010(P2010−77010A)
【公開日】平成22年4月8日(2010.4.8)
【国際特許分類】
【出願番号】特願2009−49616(P2009−49616)
【出願日】平成21年3月3日(2009.3.3)
【出願人】(504136568)国立大学法人広島大学 (924)
【Fターム(参考)】
【公開日】平成22年4月8日(2010.4.8)
【国際特許分類】
【出願日】平成21年3月3日(2009.3.3)
【出願人】(504136568)国立大学法人広島大学 (924)
【Fターム(参考)】
[ Back to top ]