薄膜トランジスタ、その製造方法、及びこれを含む表示装置
【課題】不完全結晶成長領域を含まない多結晶シリコンでゲート電極または遮光部材のような金属パターン上に位置する半導体層を形成することにより、駆動特性及び信頼性を向上させる薄膜トランジスタ、その製造方法、及びこれを含む表示装置を提供する。
【解決手段】多結晶シリコンで形成された半導体層１４２を含む薄膜トランジスタにおいて、前記半導体層と基板１１０との間に前記半導体層と絶縁するように位置する金属パターンをさらに含み、前記半導体層の多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である。
【解決手段】多結晶シリコンで形成された半導体層１４２を含む薄膜トランジスタにおいて、前記半導体層と基板１１０との間に前記半導体層と絶縁するように位置する金属パターンをさらに含み、前記半導体層の多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法、及びこれを含む表示装置に関し、より詳しくは、ゲート電極または遮光部材のような金属パターン上に位置する半導体層が、不完全結晶成長領域を含まない多結晶シリコンで形成されるようにして、駆動特性及び信頼性を向上させることができる薄膜トランジスタ、その製造方法、及びこれを含む表示装置に関する。
【背景技術】
【０００２】
平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）は、軽量及び薄形などの特性により、陰極線管表示装置に代わる表示装置として使用されており、代表的な例として、液晶表示装置（ＬＣＤ）と有機発光表示装置（ＯＬＥＤ）とがある。このうち、有機発光表示装置は、有機薄膜に負極（Ｃａｔｈｏｄｅ）と正極（Ａｎｏｄｅ）を通じて注入された電子と正孔とが再結合して励起子を形成し、形成された励起子からのエネルギーによって特定の波長の光が発生する現象を利用した表示装置であって、液晶表示装置に比べて輝度特性及び視野角特性に優れ、バックライトを必要としないので、超薄型に実現できるという長所がある。
【０００３】
このような表示装置は、薄膜トランジスタをスイッチング素子として利用し、表示領域の各画素に供給される一定の電流によって安定した輝度を示すことができるようにしている。ここで、この薄膜トランジスタの半導体層は、非晶質シリコン（ａ−ｓｉ）または多結晶シリコン（ｐｏｌｙ−ｓｉ）で形成できるが、非晶質シリコンと比較して、多結晶シリコンの電子移動度が相対的に高いため、現在は多結晶シリコンで形成された半導体層を含む薄膜トランジスタが主に適用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、ゲート電極または遮光部材のような一定のパターンを有する金属層上に非晶質シリコンを形成し、この非晶質シリコンをエキシマレーザアニーリング（ＥＬＡ）結晶化法または逐次的横方向結晶化法（ＳＬＳ）によって多結晶シリコンに結晶化する場合、前記非晶質シリコン層に照射されるレーザビームの熱源が、前記金属パターン方向に熱流（Ｈｅａｔ ｆｌｏｗ）を発生させる。したがって、この熱流によって前記非晶質シリコンの十分な結晶成長が行われなくなるので、前記半導体層は不安定結晶成長領域を含む多結晶シリコンで形成される。このため、上記の薄膜トランジスタを含む表示装置は、薄膜トランジスタの駆動特性及び信頼性を低下させるという問題点がある。
【０００５】
そこで、本発明は上記のような従来技術の問題点に鑑みてなされたものであって、ゲート電極または遮光部材のような金属パターンが半導体層の下部に位置する薄膜トランジスタにおいて、前記半導体層が不安定結晶成長領域を含まない多結晶シリコンで形成されるようにすることにより、駆動特性及び信頼性を向上させることができる薄膜トランジスタ、その製造方法、及びこれを含む表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の上記目的は、多結晶シリコンで形成された半導体層を含む薄膜トランジスタにおいて、前記半導体層と基板との間に前記半導体層と絶縁するように位置する金属パターンをさらに含み、前記半導体層の多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下であることを特徴とする薄膜トランジスタによって達成される。
【０００７】
また、本発明の上記目的は、多結晶シリコンで形成された半導体層を含む薄膜トランジスタの製造方法において、基板上に金属パターンを形成する段階と、前記金属パターン上に第１絶縁膜を形成する段階と、前記第１絶縁膜上に非晶質シリコン層を形成する段階と、ディレクショナル結晶化法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階と、前記多結晶シリコン層をパターニングして半導体層を形成する段階とを含む薄膜トランジスタの製造方法によって達成される。
【０００８】
また、本発明の上記目的は、一つまたは多数の薄膜トランジスタを含む表示装置において、前記薄膜トランジスタは、金属パターン及び前記金属パターン上に位置して多結晶シリコンで形成された半導体層を含み、前記多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である表示装置によって達成される。
【発明の効果】
【０００９】
したがって、本発明による薄膜トランジスタ、その製造方法、及びこれを含む表示装置は、ゲート電極または遮光部材などのような金属パターンが半導体層の下部に位置する薄膜トランジスタを含む表示装置において、ディレクショナル結晶化法を利用して前記金属パターン上に位置する非晶質シリコン層を多結晶シリコン層に結晶化し、前記多結晶シリコン層をエッチングして前記半導体層を形成する。そして、前記半導体層が不完全結晶成長領域を含まない多結晶シリコンで形成されるようにすることにより、薄膜トランジスタの駆動特性及び信頼性を向上させ、前記薄膜トランジスタを含む表示装置の信頼性を向上させる効果がある。
【図面の簡単な説明】
【００１０】
【図１】ディレクショナル結晶化法を説明するための概略図である。
【図２】ディレクショナル結晶化法によって結晶化された多結晶シリコンの表面粗度を測定したグラフである。
【図３Ａ】非晶質シリコンの一部領域の下側にメタルが位置する場合、逐次的横方向結晶化法により前記非晶質シリコンを結晶化した多結晶シリコンを示す写真である。
【図３Ｂ】非晶質シリコンの一部領域の下側にメタルが位置する場合、ディレクショナル結晶化法により前記非晶質シリコンを結晶化した多結晶シリコンを示す写真である。
【図４Ａ】本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法を示す断面図である。
【図４Ｂ】図４Ａに後続する断面図である。
【図４Ｃ】図４Ｂに後続する断面図である。
【図４Ｄ】図４Ｃに後続する断面図である。
【図４Ｅ】図４Ｄに後続する断面図である。
【図４Ｆ】図４Ｅに後続する断面図である。
【図５Ａ】本発明の第２実施形態に係る薄膜トランジスタを含む表示装置の製造方法を示す断面図である。
【図５Ｂ】図５Ａに後続する断面図である。
【図５Ｃ】図５Ｂに後続する断面図である。
【図５Ｄ】図５Ｃに後続する断面図である。
【図５Ｅ】図５Ｄに後続する断面図である。
【図５Ｆ】図５Ｅに後続する断面図である。
【図５Ｇ】図５Ｆに後続する断面図である。
【発明を実施するための形態】
【００１１】
本発明の上記目的と、技術的構成及びこれに伴う作用効果とに関する詳細は、本発明の実施形態を示す図面を参照した以下の詳細な説明によってさらに明確に理解されるはずである。ここで、（i）添付した図面における形状、大きさ、比率、角度、個数、動作などは概略的なもので、多少変更され得る。（ii）図面は観察者の視線で示されるので、図面を説明する方向や位置は、観察者の位置によって多様に変更され得る。（iii）図面番号が異なっても、同一の部分に対しては同一の図面符号が付けられる。（iv）「含む」、「有する」、「からなる」などの用語を用いる場合「〜のみ」を付け加えない限り、他の部分が追加され得る。（v）単数と説明される場合、多数とも解釈され得る。（vi）数値、形状、大きさの比較、位置関係などが「約」、「実質的」などと説明されなくても、通常の誤差範囲が含まれることと解釈される。（vii）「〜後」、「〜前」、「次いで」、「そして」、「ここで」、「後続して」などの用語が用いられても、時間的位置を限定する意味で用いられない。（viii）「第１」、「第２」などの用語は、単純に区分の便宜のために選択的、交換可能、または反復的に用いられ、限定的な意味に解釈されない。（ix）「〜上に」、「〜上部に」、「〜下部に」、「〜側に」など二つの部分の位置関係が説明される場合、「すぐ」が用いられない限り、二つの部分の間に一つ以上の他の部分が介されることもありうる。（x）複数の部分が「〜または」で連結される場合、部分の単独だけでなく、組み合わせも含まれることと解釈されるが「〜または〜のうちの一つ」で接続される場合、部分的に単独に解釈される。（xi）「比較例」は単純に比較のために用いられたもので、必ずしも従来技術を意味するものではなく、本発明の保護範囲に属する技術と同様に従来に知られていない技術であり得る。
【００１２】
背面発光型表示装置は、半導体層の下部にゲート電極が位置するボトム−ゲート（ｂｏｔｔｏｍ−ｇａｔｅ）タイプの薄膜トランジスタを含む表示装置、または基板上に位置する遮光部材を備えた薄膜トランジスタを含み、基板方向に一定の映像を表示する。背面発光型表示装置は、前記薄膜トランジスタの半導体層の下部に位置する遮光部材またはゲート電極のような金属パターンにより、前記金属パターン上に位置する非晶質シリコン層をエキシマレーザアニーリング（ＥＬＡ）結晶化法または逐次的横方向結晶化法（ＳＬＳ）によって多結晶シリコンに結晶化する場合、上記非晶質シリコン層に照射されるレーザビームの熱源が前記金属パターン方向に熱流（Ｈｅａｔ ｆｌｏｗ）を発生させるようになる。したがって、この熱流によって前記非晶質シリコンの十分な結晶成長が行われなくなるので、前記半導体層が不安定結晶成長領域を含む多結晶シリコンで形成されて、前記半導体層を含む薄膜トランジスタの駆動特性及び信頼性を低下させる。
【００１３】
本発明の実施形態に係る薄膜トランジスタ及びこれを含む表示装置は、ゲート電極または遮光部材などの金属パターン上に位置する非晶質シリコン層をディレクショナル結晶化法（ｔｈｉｎ ｂｅａｍ Ｄｉｒｅｃｔｉｏｎａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ；ＤＬＳ）を利用して多結晶シリコンに結晶化することにより、不完全結晶成長領域を含まない多結晶シリコンで前記金属パターン上に位置する半導体層を形成することを特徴とする。
【００１４】
最初に、前記ディレクショナル結晶化法について説明する。前記ディレクショナル結晶化法は、非晶質シリコンの第１領域を１次レーザ照射して結晶化した後、前記１次レーザ照射によって結晶化された領域と非晶質シリコンの境界面を含む第２領域を２次レーザ照射して結晶化して、相対的に結晶粒の大きさが増加された多結晶シリコンを形成する方法である。
【００１５】
ここで、前記ディレクショナル結晶化法は、マスクを使用せずに、一定の長さと幅を有するライン形態のレーザビームを用いるという点で、逐次的横方向結晶化法（ＳＬＳ）とは異なる結晶化法であるといえ、１次レーザ照射によって溶融したシリコンが多結晶シリコンに結晶化された後、２次レーザ照射を行うという点で、通常、約４００μｍの幅を有するレーザビームを非晶質シリコンの表面にスキャンしたり照射したりして結晶化するエキシマレーザアニーリング法（ＥＬＡ）とも異なる結晶化法であるといえる。
【００１６】
図１は、本発明の実施形態に係るディレクショナル結晶化法を利用した結晶化工程を説明するための概略図である。
【００１７】
図１を参照して、ディレクショナル結晶化法についてより具体的に説明する。前記ディレクショナル結晶化法は、一定の幅（ｗ）を有するライン形態のレーザビームを第１領域（Ｓ１）に１次レーザ照射して、第１領域（Ｓ１）の非晶質シリコンを完全溶融させる。
【００１８】
ここで、前記ディレクショナル結晶化法に用いられるレーザビームは、前記非晶質シリコンを瞬間的に完全溶融させることができる完全溶融領域（ｃｏｍｐｌｅｔｉｏｎ ｍｅｌｔｉｎｇ ｒｅｇｉｏｎ）のエネルギーまたは完全溶融近接領域（ｃｏｍｐｌｅｔｉｏｎ ｍｅｌｔｉｎｇ ｎｅｉｇｈｂｏｒｉｎｇ ｒｅｇｉｏｎ）のエネルギーを有する。
【００１９】
前記１次レーザ照射によって溶融したシリコンは、前記１次レーザ照射が終了した以後、冷却によって非晶質シリコンと溶融したシリコンとの境界面でまず結晶化が起こり、シード（ｓｅｅｄ）を形成する。
【００２０】
この時、前記シードの形成時に発生する凝固潜熱により、前記非晶質シリコンと溶融シリコンとの境界面から溶融シリコン方向に温度が次第に減少する温度勾配が形成され、前記溶融したシリコンの中央部方向に熱流が発生するようになるので、溶融シリコンの冷却によって形成される多結晶シリコンの結晶粒は、溶融シリコンが完全に凝固するまで側面成長（ｌａｔｅｒａｌｌｙ ｇｒｏｗｎ）するようになる。
【００２１】
ここで、前記多結晶シリコンには、隣接して成長する結晶粒の間の境界、つまり、結晶粒界が発生するが、このように結晶粒の成長方向、つまり、レーザ照射方向（Ｘ）と平行に発生する結晶粒界を「セカンダリ結晶粒界（Ｓｅｃｏｎｄａｒｙ Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）」という。
【００２２】
また、前記多結晶シリコンの結晶粒は、溶融したシリコンの両側境界面で同時に成長するので、溶融したシリコンの中央部で前記結晶粒の成長が止まるようになり、対向して成長していた結晶粒の間には他の結晶粒界が生じるようになるが、このように前記結晶粒の成長方向と垂直な方向、つまり、レーザ照射方向（Ｘ：レーザの進行方向）と垂直な方向（Ｙ）に発生する結晶粒界を「プライマリ結晶粒界（Ｐｒｉｍａｒｙ Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）」という。
【００２３】
次に、前記多結晶シリコンが形成された第１領域（Ｓ１）と非晶質シリコンとの境界面を含む第２領域（Ｓ２）に２次レーザ照射を行って、第２領域（Ｓ２）の多結晶シリコン及び非晶質シリコンを溶融させる。
【００２４】
前記２次レーザ照射が終了した後、第２領域（Ｓ２）の溶融したシリコンは、前記２次レーザ照射によって溶融しない第１領域（Ｓ１）の多結晶シリコンの結晶粒をシードにして結晶成長が行われるので、相対的に長さが増加された結晶粒を含む多結晶シリコンを形成する。
【００２５】
ここで、前記ディレクショナル結晶化法は、２次レーザ照射領域（Ｓ２）に前記「プライマリ結晶粒界」が含まれるように、つまり、２次レーザ照射のためのレーザ照射装置の移動距離（ｄ）はレーザビームの幅（ｗ）を基準として決定される。
【００２６】
図２は、前記ディレクショナル結晶化法によって結晶化された多結晶シリコンの表面波状線（ｓｕｒｆａｃｅ ｌｉｎｅ）を示すグラフで、図２の（１）はレーザ照射方向（Ｘ）に多結晶シリコンの表面波状線を示すグラフであり、図２の（２）はレーザ照射方向（Ｘ）と垂直な方向（Ｙ）に多結晶シリコンの表面波状線を示すグラフである。
【００２７】
ここで、前記表面波状線は、他の物体または物質と分離される境界面である表面の高さを連続的に画いた線で、前記波状線の最大ピークと最小ピークとの間の距離によって表面粗度を表現する。
【００２８】
図２を参照すれば、多結晶シリコンの表面は、波状線の最大ピークと最小ピークとの間の距離、つまり、結晶粒の表面粗度が約１５ｎｍ以下であることが分かるので、前記ディレクショナル結晶化法によって結晶化された多結晶シリコンの表面粗度は、通常的に知られたエキシマレーザアニーリング（ＥＬＡ）及び逐次的横方向結晶化法（ＳＬＳ）と比較して大きくないということが分かる。
【００２９】
図３Ａ及び図３Ｂは、金属が位置する領域（Ａ）及び金属が位置しない領域（Ｂ）上に位置する非晶質シリコンを結晶化して形成された多結晶シリコンを示す写真であり、図３Ａは、逐次的横方向結晶化法（ＳＬＳ）によって結晶化された多結晶シリコンであり、図３Ｂは、ディレクショナル結晶化法によって結晶化された多結晶シリコンである。
【００３０】
図３Ａ及び図３Ｂを参照すれば、逐次的横方向結晶化法（ＳＬＳ）では、金属が位置しない領域（Ｂ）おいて不完全結晶成長領域を含まない多結晶シリコンを形成しているが、金属が位置する領域（Ａ）においては“セカンダリ結晶粒界”が形成される領域に不完全結晶成長領域（Ｃ）が位置する多結晶シリコンを形成する。一方、ディレクショナル結晶化法では、金属が位置する領域（Ａ）及び金属が位置しない領域（Ｂ）において不完全結晶成長領域を含まない多結晶シリコンを形成する。
【００３１】
したがって、本発明の実施形態に係る薄膜トランジスタ及びこれを含む表示装置は、下部に金属パターンが位置する半導体層を形成する際、ディレクショナル結晶化法を利用して前記金属パターン上に位置する非晶質シリコン層を多結晶シリコン層に結晶化し、前記多結晶シリコン層をパターニングして前記半導体層を形成することにより、前記金属パターン上に不完全結晶成長領域が形成されない多結晶シリコンで半導体層を形成する。
【００３２】
＜第１実施形態＞
図４Ａ乃至４Ｆは、本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法を順次に示す断面図である。
【００３３】
図４Ａ乃至４Ｆを参照して、本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法について説明する。まず、図４Ａに示したように、ガラスや合成樹脂、ステンレススチールなどの材質からなる基板１１０上に第１導電性物質層（図示せず）を形成し、前記第１導電性物質層をエッチングして、前記基板１１０上に互いに離隔して位置するゲート電極１２２及びキャパシタの下部電極１２４を形成する。
【００３４】
ここで、前記第１導電性物質層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、タングステンシリサイド（ＷＳｉ２）、モリブデンシリサイド（ＭｏＳｉ２）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、及びこれらの合金からなる群より選択されたいずれか一つで形成される単一層とするか、タングステン（Ｗ）、クロム（Ｃｒ）、またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が多重に積層された多重層とすることができる。
【００３５】
次に、図４Ｂに示したように、前記ゲート電極１２２及びキャパシタの下部電極１２４を含む基板１１０上にゲート絶縁膜１３０を形成し、前記ゲート絶縁膜１３０上に非晶質シリコン層（図示せず）を形成した後、ディレクショナル結晶化法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する。
【００３６】
ここで、後続工程により前記多結晶シリコン層をエッチングして半導体層を形成するという点を考慮して、前記多結晶シリコンに形成される結晶成長方向と平行な結晶粒界、つまり、セカンダリ結晶粒界が前記半導体層を通じて電流が流れる方向と平行に位置するように前記非晶質シリコン層を結晶化することにより、前記半導体層を含む薄膜トランジスタの駆動特性をさらに向上させることができる。
【００３７】
前記ディレクショナル結晶化法は、マスクを使用せずに、約３６５ｎｍ乃至１１００ｎｍの長さと、約５μｍ乃至２０μｍの幅とを有するライン形態のレーザビームを利用して結晶化工程を遂行し、前記レーザビームは前記非晶質シリコンを瞬間的に完全溶融させることができる完全溶融領域のエネルギーまたは完全溶融近接領域のエネルギーを持たなければならないので、約１５０乃至１０００ｍＪ／ｃｍ２のエネルギー密度を有するのが好ましい。
【００３８】
また、前記非晶質シリコンをより容易に完全溶融させることができるように、前記ディレクショナル結晶化法に用いられるレーザビームは約６００Ｗ乃至１０００Ｗで照射され、パルス形態で発振されるＸｅＦまたはＫｒＦレーザによるレーザビームとすることができ、前記レーザビームは一定の周期を有してスタンピング方式で提供されることができる。
【００３９】
ここで、前記ディレクショナル結晶化法は、２次レーザ照射領域に前記「プライマリ結晶粒界」が含まれるように、つまり、２次レーザ照射のためのレーザ照射装置の移動距離がレーザビームの幅の約１／２以下となるようにして、より長さの長い結晶粒を含む多結晶シリコンを形成することができ、前記レーザ照射装置の移動距離は、前記ディレクショナル結晶化法に用いられるレーザビームの幅が約５μｍ乃至約２０μｍであることを考慮して、約１μｍ乃至約３μｍとすることができる。
【００４０】
続いて、図４Ｃに示したように、前記多結晶シリコン層１４０をエッチングして、前記ゲート電極１２２上に位置する半導体層１４２及び前記キャパシタの下部電極１２４上に位置するキャパシタの上部電極１４４を形成する。
【００４１】
次に、前記基板１１０上に前記半導体層１４２のうちの前記ゲート電極１２２に対応する領域上と、前記キャパシタの上部電極１４４が位置する領域上とにフォトレジスト膜１４５を形成し、前記フォトレジスト膜１４５をマスクとしてＰ型またはＮ型不純物をドーピングして、前記半導体層１４２に不純物がドーピングされたソース／ドレイン領域１４１と、前記不純物がドーピングされないチャネル領域とを形成する。
【００４２】
ここで、前記Ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及びインジウム（Ｉｎ）からなる群より選択されたいずれか一つとすることができ、前記Ｎ型不純物は、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、及びビスマス（Ｂｉ）からなる群より選択されたいずれか一つとすることができる。
【００４３】
本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法は、前記キャパシタの上部電極１４４上にフォトレジスト膜１４５を形成し、前記キャパシタの上部電極１４４である多結晶シリコンが不純物でドーピングされないようにすることにより、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）タイプのキャパシタを形成しているが、前記キャパシタの上部電極１４４上にフォトレジスト膜１４５を形成せずに、前記キャパシタの上部電極１４４を前記半導体層１４２のソース／ドレイン領域１４１と同時に不純物ドーピングすることにより、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）タイプのキャパシタを形成することも可能である。
【００４４】
次に、図４Ｄに示したように、前記半導体層１４２及びキャパシタの上部電極１４４を含む基板１１０上に層間絶縁膜１５０を形成し、前記層間絶縁膜１５０をエッチングして前記半導体層１４２のソース／ドレイン領域１４１のうちの一部を露出させるコンタクトホール１５１を形成する。
【００４５】
続いて、図４Ｅに示したように、前記層間絶縁膜１５０上に第２導電性物質層（図示せず）を形成し、前記第２導電性物質層をエッチングして前記コンタクトホール１５１によって前記ソース／ドレイン領域１４１と接続するソース／ドレイン電極１６１を形成し、本発明の第１実施形態に係る薄膜トランジスタを完成する。ここで、前記第２導電性物質層は、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、またはアルミニウム−ネオジウム（Ａｌ−Ｎｄ）のようなアルミニウム合金などを用いて形成することができる。
【００４６】
また、本発明の第１実施形態に係る表示装置は、ソース領域、チャネル領域、及びドレイン領域が一つの半導体層で具現されるコプレナ（Ｃｏｐｌａｎａｒ）タイプの薄膜トランジスタを備えることと説明しているが、これに制限されるものではない。
【００４７】
次に、前記ソース／ドレイン電極１６１上に平坦化膜１７０を形成し、前記平坦化膜１７０をエッチングして前記ソース／ドレイン電極１６１のいずれか一つの一部を露出させるビアホール１７５を形成する。
【００４８】
ここで、前記平坦化膜１６０は、ベンゾシクロブテン（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ；ＢＣＢ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリアマイド（ｐｏｌｙａｍａｉｄｅ；ＰＡ）、アクリル樹脂、及びフェノール樹脂からなる群より選択されたいずれか一つで形成することができる。
【００４９】
本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法は、前記ソース／ドレイン電極１６１上に平坦化膜１７０を形成することについて説明しているが、前記ソース／ドレイン電極１６１を含む基板１１０上にシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮｘ）、またはその積層構造を有する無機絶縁膜の保護膜（図示せず）を形成した後、前記平坦化膜１７０を形成することも可能である。
【００５０】
次に、図４Ｆに示したように、前記平坦化膜１７０上に第３導電性物質層（図示せず）を形成し、前記第３導電性物質層をエッチングすることにより、前記ビアホール１７５を通じて前記ソース／ドレイン電極１６１のいずれか一つと接続する下部電極１８０を形成する。
【００５１】
ここで、前記第３導電性物質層は、ＩＴＯ、ＩＺＯのような透明導電膜とすることができ、アルミニウム、アルミニウム合金、銀、及び銀合金からなる群より選択されたいずれか一つで反射膜層（図示せず）を形成し、前記反射膜層上に透明導電膜を形成して、前記下部電極が反射膜層及び透明導電膜の二重構造を有するようにすることも可能である。
【００５２】
次に、前記平坦化膜１７０上に前記下部電極１８０の一部を露出させる画素定義膜１８５を形成し、前記画素定義膜１８５によって露出した前記下部電極１８０上に一つまたは多数の発光層（図示せず）を含む有機膜層１９０を形成した後、前記有機膜層１９０上に上部電極１９５を形成することにより、本発明の第１実施形態に係る薄膜トランジスタを含む表示装置を完成する。
【００５３】
ここで、前記画素定義膜１８５は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｓ ｓｅｒｉｅｓ ｒｅｓｉｎ）、フェノール系樹脂（ｐｈｅｎｏｌ ｒｅｓｉｎ）、及びアクリレート（ａｃｒｙｌａｔｅ）からなる群より選択される１種の物質で形成することができる。
【００５４】
本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法は、前記基板１１０上に第１導電性物質層をエッチングして前記キャパシタの下部電極１２４を形成し、前記多結晶シリコン層１４０をエッチングして前記キャパシタの上部電極１４４を形成しているが、前記多結晶シリコン層１４０をエッチングして前記キャパシタの下部電極１２４を形成し、前記第２導電性物質層をエッチングして前記キャパシタの上部電極１４４を形成することも可能である。
【００５５】
結果的に、本発明の第１実施形態に係る薄膜トランジスタを含む表示装置は、ゲート電極が半導体層の下部に位置するボトム−ゲートタイプの薄膜トランジスタを含む表示装置の製造において、ディレクショナル結晶化法を利用して前記ゲート電極上に位置する非晶質シリコン層を多結晶シリコン層に形成し、前記多結晶シリコン層をエッチングして前記薄膜トランジスタの半導体層を形成することにより、不完全結晶成長領域を含まない多結晶シリコンで半導体層を形成する。
【００５６】
＜第２実施形態＞
図５Ａ乃至５Ｇは、本発明の第２実施形態に係る薄膜トランジスタを含む表示装置の製造方法を順次に示す断面図である。
【００５７】
図５Ａ乃至５Ｇを参照して、本発明の第２実施形態に係る薄膜トランジスタを含む表示装置の製造方法について説明すれば、まず、図５Ａに示したように、ガラスや合成樹脂、ステンレススチールなどの材質で形成され、第１領域（Ｔ）及び第２領域（Ｐ）を含む基板２１０の第１領域（Ｔ）上に遮光部材２１５（ｂｌａｃｋ ｍａｔｒｉｘ）を形成する。
【００５８】
ここで、前記遮光部材２１５は、前記基板２１０上に位置する一つまたは多数の不透明層（図示せず）を含むことができる。前記不透明層は、Ｆｅ、Ｃｏ、Ｖ、Ｔｉ、Ａｌ、Ａｇ、Ｓｉ、Ｇｅ、Ｙ、Ｚｎ、Ｚｒ、Ｗ、Ｔａ、Ｃｕ、Ｐｔ、及びこれらの合金からなる群より選択されたいずれか一つまたは多数で形成することができ、これとは異なって炭素（Ｃ）を含む層に形成することができる。
【００５９】
また、前記遮光部材２１５は、前記不透明層の一側、または前記不透明層の間に位置する一つまたは多数の透明層（図示せず）をさらに含むことができる。前記透明層は、ＳｉＯｘ（ｘ≧１）、ＳｉＮｘ（ｘ≧１）、ＭｇＦ２、ＣａＦ２、Ａｌ２Ｏ３、ＳｎＯ２及びこれらを混合した絶縁物質群より選択されたいずれか一つまたは多数で形成するか、またはＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ、及びＩｎ２Ｏ３などからなる透明な導電物質群より選択されたいずれか一つで形成することができ、前記絶縁物質層と透明な導電物質層が積層された構造に形成することも可能である。
【００６０】
次に、図５Ｂに示したように、前記遮光部材２１５を含む前記基板２１０上にバッファ層２２０を形成し、前記バッファ層２２０上に非晶質シリコン層（図示せず）を形成した後、ディレクショナル結晶化法を利用して前記非晶質シリコン層を多結晶シリコン２３０に結晶化する。
【００６１】
ここで、後続工程により前記多結晶シリコン層２３０をエッチングして半導体層２３２を形成するという点を考慮して、前記多結晶シリコン層２３０に形成される結晶成長方向と平行な結晶粒界、つまり、セカンダリ結晶粒界が前記半導体層２３２を通じて電流が流れる方向と平行に位置するように前記非晶質シリコン層を結晶化することにより、前記半導体層２３２を含む薄膜トランジスタの駆動特性をさらに向上させることができる。
【００６２】
これに加えて、前記ディレクショナル結晶化法は、５μｍ乃至２０μｍの幅を有し、パルス形態で発振するＸｅＦまたはＫｒＦレーザのラインレーザビームを１５０乃至１０００ｍＪ／ｃｍ２のエネルギー密度で前記非晶質シリコン層に順次照射して、マスクを用いることがなく相対的に結晶粒の大きさが増加された多結晶シリコンを形成する方法であって、具体的な方法は上述したので、ここでは説明を省略する。
【００６３】
続いて、図５Ｃに示したように、前記多結晶シリコン層２３０をエッチングして、前記遮光部材２１５上に互いに離隔して位置する半導体層２３２とキャパシタの下部電極２３４とを形成する。
【００６４】
次に、図５Ｄに示したように、前記半導体層２３２とキャパシタの下部電極２３４とを含む基板２１０の全面にゲート絶縁膜２４０を形成し、ゲート絶縁膜２４０上に第１導電性物質層（図示せず）を形成した後、前記第１導電性物質層をエッチングして、前記半導体層２３２の一部領域に対応するように位置するゲート電極２４５と、キャパシタの下部電極２３４に対応するように位置するキャパシタの上部電極２４４とを形成する。
【００６５】
ここで、前記第１導電性物質層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、タングステンシリサイド（ＷＳｉ２）、モリブデンシリサイド（ＭｏＳｉ２）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、及びこれらの合金からなる一つまたは多数で形成された単一層とすることができ、これとは異なって、タングステン（Ｗ）、クロム（Ｃｒ）、またはモリブデン（Ｍｏ）合金で形成された層上にアルミニウム合金が多重に積層された多重層とすることも可能である。
【００６６】
次に、前記ゲート電極２４５とキャパシタの上部電極２４４とをマスクとしてＰ型またはＮ型不純物をドーピングして、前記半導体層２３２に不純物がドーピングされたソース／ドレイン領域２３１と、前記ゲート電極２４５によって前記不純物がドーピングされないチャネル領域２３５とを形成する。
【００６７】
ここで、前記Ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、またはインジウム（Ｉｎ）とすることができる。これらは単独または混合して用いることができる。前記Ｎ型不純物は、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、またはビスマス（Ｂｉ）とすることができる。これらは単独または混合して用いることができる。
【００６８】
本発明の第２実施形態に係る表示装置の製造方法は、前記ゲート電極２４５とキャパシタの上部電極２４４とをマスクとして、前記半導体層２３２のソース／ドレイン領域２３１に不純物をドーピングするが、前記ゲート電極２４５とキャパシタの上部電極２４４とを形成する前に、前記半導体層２３２のチャネル領域２３５とキャパシタの下部電極２３４上にフォトレジスト膜（図示せず）を形成し、前記半導体層２３２のソース／ドレイン領域２３１を形成することも可能である。
【００６９】
また、本発明の第２実施形態に係る表示装置の製造方法は、前記キャパシタの下部電極２３４である多結晶シリコンが不純物でドーピングされないようにすることにより、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）タイプのキャパシタを形成しているが、前記キャパシタの下部電極２３４を不純物ドーピングされるようにして、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）タイプのキャパシタを形成することも可能である。
【００７０】
ここで、前記キャパシタの下部電極２３４の不純物ドーピングは、前記ゲート電極２４５及びキャパシタの上部電極２４４を形成する前に、フォトレジスト膜を利用して前記半導体層２３２のソース／ドレイン領域２３１を形成する場合、前記フォトレジスト膜が前記キャパシタの下部電極２３４上に位置しないようにして、前記半導体層２３２のソース／ドレイン領域２３１の不純物ドーピングと同時に、前記キャパシタの下部電極２３４を不純物ドーピングすることができる。
【００７１】
続いて、図５Ｅに示したように、前記ゲート電極２４５とキャパシタの上部電極２４４とを含む基板２１０上に層間絶縁膜２５０を形成し、前記層間絶縁膜２５０及びゲート絶縁膜２４０をエッチングして、前記半導体層２３２のソース／ドレイン領域２３１のうちの一部を露出させるコンタクトホール２５１を形成する。
【００７２】
次に、図５Ｆに示したように、前記層間絶縁膜２５０上に第２導電性物質層（図示せず）を形成し、前記第２導電性物質層をエッチングして、前記コンタクトホール２５１を通じて前記ソース／ドレイン領域２３１と接続するソース／ドレイン電極２６１を形成することにより、本発明の第２実施形態に係る薄膜トランジスタを完成する。ここで、前記第２導電性物質層は、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）またはアルミニウム−ネオジウム（Ａｌ−Ｎｄ）のようなアルミニウム合金などを用いて形成することができる。これらは単独または混合して用いることができる。
【００７３】
次いで、前記ソース／ドレイン電極２６１上に保護膜２７０を形成し、前記保護膜２７０をエッチングして、前記ソース／ドレイン電極２６１のいずれか一つの一部を露出させるビアホール２７５を形成する。ここで、前記保護膜２７０は、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮｘ）、またはその積層構造を有する無機絶縁膜で形成することができる。
【００７４】
本発明の第２実施形態に係る表示装置の製造方法は、前記ソース／ドレイン電極２６１を含む基板２１０上に保護膜２７０だけを形成しているが、前記保護膜２７０上にベンゾシクロブテン（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ；ＢＣＢ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリアマイド（ｐｏｌｙａｍａｉｄｅ；ＰＡ）、アクリル樹脂、及びフェノール樹脂からなる群より選択されたいずれか一つで形成された平坦化膜（図示せず）をさらに形成した後、前記保護膜２７０及び平坦化膜をエッチングして、前記ソース／ドレイン電極２６１のいずれか一つの一部を露出させるビアホール２７５を形成することも可能である。ここで、ベンゾシクロブテン、ポリイミド、ポリアマイド、アクリル樹脂、及びフェノール樹脂は単独または混合して用いることができる。
【００７５】
次に、図５Ｇに示したように、前記保護膜２７０上に第３導電性物質層（図示せず）を形成し、前記第３導電性物質層をエッチングすることにより、前記ビアホール２７５を通じて前記ソース／ドレイン電極２６１のいずれか一つと接続する下部電極２８０を形成する。
【００７６】
ここで、前記第３導電性物質層は、ＩＴＯ、ＩＺＯのような透明導電膜とすることができ、アルミニウム、アルミニウム合金、銀、及び銀合金からなる群より選択されたいずれか一つで反射膜層（図示せず）を形成し、前記反射膜層上に透明導電膜を形成して、前記下部電極が反射膜層及び透明導電膜層の二重構造を有するようにすることもできる。ここで、アルミニウム、アルミニウム合金、銀、及び銀合金は単独または混合して用いることができる。
【００７７】
続いて、前記保護膜２７０上に前記下部電極２８０の一部を露出させる画素定義膜２８５を形成し、前記画素定義膜２８５によって露出した前記下部電極２８０上に一つまたは多数の発光層（図示せず）を含む有機膜層２９０を形成した後、前記有機膜層２９０上に上部電極２９５を形成することにより、本発明の第２実施形態に係る薄膜トランジスタを含む表示装置が完成する。
【００７８】
ここで、前記画素定義膜２８５は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｓ ｓｅｒｉｅｓ ｒｅｓｉｎ）、フェノール系樹脂（ｐｈｅｎｏｌ ｒｅｓｉｎ）、またはアクリレート（ａｃｒｙｌａｔｅ）などを含むことができる。これらは単独または混合して用いることができる。
【００７９】
本発明の第２実施形態に係る表示装置の製造方法は、前記基板２１０上の多結晶シリコン層２３０をエッチングしてキャパシタの下部電極２３４を形成し、前記第１導電性物質層をエッチングしてキャパシタの上部電極２４４を形成しているが、前記第１導電性物質層をエッチングしてキャパシタの下部電極２３４を形成し、前記第２導電性物質層をエッチングしてキャパシタの上部電極２４４を形成することも可能である。
【００８０】
結果的に、本発明の第２実施形態に係る薄膜トランジスタを含む表示装置は、薄膜トランジスタの下部に遮光部材が位置する表示装置の製造において、ディレクショナル結晶化法を利用して前記遮光部材上に位置する非晶質シリコン層を多結晶シリコン層に形成し、前記多結晶シリコン層をエッチングして前記薄膜トランジスタの半導体層を形成することにより、不完全結晶成長領域を含まない多結晶シリコンで半導体層を形成する。
【００８１】
本発明の実施形態は例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変更及び均等な他の実施形態が可能であるということを理解するはずである。したがって、本発明の技術的保護範囲は添付された特許請求の範囲の技術的な思想によって決められなければならない。
【符号の説明】
【００８２】
１１０，２１０ 基板、
１２２，２４５ ゲート電極、
１３０，２４０ ゲート絶縁膜、
１４１，２３１ ソース／ドレイン領域、
１４２，２３２ 半導体層、
１５０，２５０ 層間絶縁膜、
１６１，２６１ ソース／ドレイン電極、
１７０ 平坦化膜、
１８０，２８０ 下部電極、
２７０ 保護膜。
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法、及びこれを含む表示装置に関し、より詳しくは、ゲート電極または遮光部材のような金属パターン上に位置する半導体層が、不完全結晶成長領域を含まない多結晶シリコンで形成されるようにして、駆動特性及び信頼性を向上させることができる薄膜トランジスタ、その製造方法、及びこれを含む表示装置に関する。
【背景技術】
【０００２】
平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）は、軽量及び薄形などの特性により、陰極線管表示装置に代わる表示装置として使用されており、代表的な例として、液晶表示装置（ＬＣＤ）と有機発光表示装置（ＯＬＥＤ）とがある。このうち、有機発光表示装置は、有機薄膜に負極（Ｃａｔｈｏｄｅ）と正極（Ａｎｏｄｅ）を通じて注入された電子と正孔とが再結合して励起子を形成し、形成された励起子からのエネルギーによって特定の波長の光が発生する現象を利用した表示装置であって、液晶表示装置に比べて輝度特性及び視野角特性に優れ、バックライトを必要としないので、超薄型に実現できるという長所がある。
【０００３】
このような表示装置は、薄膜トランジスタをスイッチング素子として利用し、表示領域の各画素に供給される一定の電流によって安定した輝度を示すことができるようにしている。ここで、この薄膜トランジスタの半導体層は、非晶質シリコン（ａ−ｓｉ）または多結晶シリコン（ｐｏｌｙ−ｓｉ）で形成できるが、非晶質シリコンと比較して、多結晶シリコンの電子移動度が相対的に高いため、現在は多結晶シリコンで形成された半導体層を含む薄膜トランジスタが主に適用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、ゲート電極または遮光部材のような一定のパターンを有する金属層上に非晶質シリコンを形成し、この非晶質シリコンをエキシマレーザアニーリング（ＥＬＡ）結晶化法または逐次的横方向結晶化法（ＳＬＳ）によって多結晶シリコンに結晶化する場合、前記非晶質シリコン層に照射されるレーザビームの熱源が、前記金属パターン方向に熱流（Ｈｅａｔ ｆｌｏｗ）を発生させる。したがって、この熱流によって前記非晶質シリコンの十分な結晶成長が行われなくなるので、前記半導体層は不安定結晶成長領域を含む多結晶シリコンで形成される。このため、上記の薄膜トランジスタを含む表示装置は、薄膜トランジスタの駆動特性及び信頼性を低下させるという問題点がある。
【０００５】
そこで、本発明は上記のような従来技術の問題点に鑑みてなされたものであって、ゲート電極または遮光部材のような金属パターンが半導体層の下部に位置する薄膜トランジスタにおいて、前記半導体層が不安定結晶成長領域を含まない多結晶シリコンで形成されるようにすることにより、駆動特性及び信頼性を向上させることができる薄膜トランジスタ、その製造方法、及びこれを含む表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の上記目的は、多結晶シリコンで形成された半導体層を含む薄膜トランジスタにおいて、前記半導体層と基板との間に前記半導体層と絶縁するように位置する金属パターンをさらに含み、前記半導体層の多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下であることを特徴とする薄膜トランジスタによって達成される。
【０００７】
また、本発明の上記目的は、多結晶シリコンで形成された半導体層を含む薄膜トランジスタの製造方法において、基板上に金属パターンを形成する段階と、前記金属パターン上に第１絶縁膜を形成する段階と、前記第１絶縁膜上に非晶質シリコン層を形成する段階と、ディレクショナル結晶化法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階と、前記多結晶シリコン層をパターニングして半導体層を形成する段階とを含む薄膜トランジスタの製造方法によって達成される。
【０００８】
また、本発明の上記目的は、一つまたは多数の薄膜トランジスタを含む表示装置において、前記薄膜トランジスタは、金属パターン及び前記金属パターン上に位置して多結晶シリコンで形成された半導体層を含み、前記多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である表示装置によって達成される。
【発明の効果】
【０００９】
したがって、本発明による薄膜トランジスタ、その製造方法、及びこれを含む表示装置は、ゲート電極または遮光部材などのような金属パターンが半導体層の下部に位置する薄膜トランジスタを含む表示装置において、ディレクショナル結晶化法を利用して前記金属パターン上に位置する非晶質シリコン層を多結晶シリコン層に結晶化し、前記多結晶シリコン層をエッチングして前記半導体層を形成する。そして、前記半導体層が不完全結晶成長領域を含まない多結晶シリコンで形成されるようにすることにより、薄膜トランジスタの駆動特性及び信頼性を向上させ、前記薄膜トランジスタを含む表示装置の信頼性を向上させる効果がある。
【図面の簡単な説明】
【００１０】
【図１】ディレクショナル結晶化法を説明するための概略図である。
【図２】ディレクショナル結晶化法によって結晶化された多結晶シリコンの表面粗度を測定したグラフである。
【図３Ａ】非晶質シリコンの一部領域の下側にメタルが位置する場合、逐次的横方向結晶化法により前記非晶質シリコンを結晶化した多結晶シリコンを示す写真である。
【図３Ｂ】非晶質シリコンの一部領域の下側にメタルが位置する場合、ディレクショナル結晶化法により前記非晶質シリコンを結晶化した多結晶シリコンを示す写真である。
【図４Ａ】本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法を示す断面図である。
【図４Ｂ】図４Ａに後続する断面図である。
【図４Ｃ】図４Ｂに後続する断面図である。
【図４Ｄ】図４Ｃに後続する断面図である。
【図４Ｅ】図４Ｄに後続する断面図である。
【図４Ｆ】図４Ｅに後続する断面図である。
【図５Ａ】本発明の第２実施形態に係る薄膜トランジスタを含む表示装置の製造方法を示す断面図である。
【図５Ｂ】図５Ａに後続する断面図である。
【図５Ｃ】図５Ｂに後続する断面図である。
【図５Ｄ】図５Ｃに後続する断面図である。
【図５Ｅ】図５Ｄに後続する断面図である。
【図５Ｆ】図５Ｅに後続する断面図である。
【図５Ｇ】図５Ｆに後続する断面図である。
【発明を実施するための形態】
【００１１】
本発明の上記目的と、技術的構成及びこれに伴う作用効果とに関する詳細は、本発明の実施形態を示す図面を参照した以下の詳細な説明によってさらに明確に理解されるはずである。ここで、（i）添付した図面における形状、大きさ、比率、角度、個数、動作などは概略的なもので、多少変更され得る。（ii）図面は観察者の視線で示されるので、図面を説明する方向や位置は、観察者の位置によって多様に変更され得る。（iii）図面番号が異なっても、同一の部分に対しては同一の図面符号が付けられる。（iv）「含む」、「有する」、「からなる」などの用語を用いる場合「〜のみ」を付け加えない限り、他の部分が追加され得る。（v）単数と説明される場合、多数とも解釈され得る。（vi）数値、形状、大きさの比較、位置関係などが「約」、「実質的」などと説明されなくても、通常の誤差範囲が含まれることと解釈される。（vii）「〜後」、「〜前」、「次いで」、「そして」、「ここで」、「後続して」などの用語が用いられても、時間的位置を限定する意味で用いられない。（viii）「第１」、「第２」などの用語は、単純に区分の便宜のために選択的、交換可能、または反復的に用いられ、限定的な意味に解釈されない。（ix）「〜上に」、「〜上部に」、「〜下部に」、「〜側に」など二つの部分の位置関係が説明される場合、「すぐ」が用いられない限り、二つの部分の間に一つ以上の他の部分が介されることもありうる。（x）複数の部分が「〜または」で連結される場合、部分の単独だけでなく、組み合わせも含まれることと解釈されるが「〜または〜のうちの一つ」で接続される場合、部分的に単独に解釈される。（xi）「比較例」は単純に比較のために用いられたもので、必ずしも従来技術を意味するものではなく、本発明の保護範囲に属する技術と同様に従来に知られていない技術であり得る。
【００１２】
背面発光型表示装置は、半導体層の下部にゲート電極が位置するボトム−ゲート（ｂｏｔｔｏｍ−ｇａｔｅ）タイプの薄膜トランジスタを含む表示装置、または基板上に位置する遮光部材を備えた薄膜トランジスタを含み、基板方向に一定の映像を表示する。背面発光型表示装置は、前記薄膜トランジスタの半導体層の下部に位置する遮光部材またはゲート電極のような金属パターンにより、前記金属パターン上に位置する非晶質シリコン層をエキシマレーザアニーリング（ＥＬＡ）結晶化法または逐次的横方向結晶化法（ＳＬＳ）によって多結晶シリコンに結晶化する場合、上記非晶質シリコン層に照射されるレーザビームの熱源が前記金属パターン方向に熱流（Ｈｅａｔ ｆｌｏｗ）を発生させるようになる。したがって、この熱流によって前記非晶質シリコンの十分な結晶成長が行われなくなるので、前記半導体層が不安定結晶成長領域を含む多結晶シリコンで形成されて、前記半導体層を含む薄膜トランジスタの駆動特性及び信頼性を低下させる。
【００１３】
本発明の実施形態に係る薄膜トランジスタ及びこれを含む表示装置は、ゲート電極または遮光部材などの金属パターン上に位置する非晶質シリコン層をディレクショナル結晶化法（ｔｈｉｎ ｂｅａｍ Ｄｉｒｅｃｔｉｏｎａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ；ＤＬＳ）を利用して多結晶シリコンに結晶化することにより、不完全結晶成長領域を含まない多結晶シリコンで前記金属パターン上に位置する半導体層を形成することを特徴とする。
【００１４】
最初に、前記ディレクショナル結晶化法について説明する。前記ディレクショナル結晶化法は、非晶質シリコンの第１領域を１次レーザ照射して結晶化した後、前記１次レーザ照射によって結晶化された領域と非晶質シリコンの境界面を含む第２領域を２次レーザ照射して結晶化して、相対的に結晶粒の大きさが増加された多結晶シリコンを形成する方法である。
【００１５】
ここで、前記ディレクショナル結晶化法は、マスクを使用せずに、一定の長さと幅を有するライン形態のレーザビームを用いるという点で、逐次的横方向結晶化法（ＳＬＳ）とは異なる結晶化法であるといえ、１次レーザ照射によって溶融したシリコンが多結晶シリコンに結晶化された後、２次レーザ照射を行うという点で、通常、約４００μｍの幅を有するレーザビームを非晶質シリコンの表面にスキャンしたり照射したりして結晶化するエキシマレーザアニーリング法（ＥＬＡ）とも異なる結晶化法であるといえる。
【００１６】
図１は、本発明の実施形態に係るディレクショナル結晶化法を利用した結晶化工程を説明するための概略図である。
【００１７】
図１を参照して、ディレクショナル結晶化法についてより具体的に説明する。前記ディレクショナル結晶化法は、一定の幅（ｗ）を有するライン形態のレーザビームを第１領域（Ｓ１）に１次レーザ照射して、第１領域（Ｓ１）の非晶質シリコンを完全溶融させる。
【００１８】
ここで、前記ディレクショナル結晶化法に用いられるレーザビームは、前記非晶質シリコンを瞬間的に完全溶融させることができる完全溶融領域（ｃｏｍｐｌｅｔｉｏｎ ｍｅｌｔｉｎｇ ｒｅｇｉｏｎ）のエネルギーまたは完全溶融近接領域（ｃｏｍｐｌｅｔｉｏｎ ｍｅｌｔｉｎｇ ｎｅｉｇｈｂｏｒｉｎｇ ｒｅｇｉｏｎ）のエネルギーを有する。
【００１９】
前記１次レーザ照射によって溶融したシリコンは、前記１次レーザ照射が終了した以後、冷却によって非晶質シリコンと溶融したシリコンとの境界面でまず結晶化が起こり、シード（ｓｅｅｄ）を形成する。
【００２０】
この時、前記シードの形成時に発生する凝固潜熱により、前記非晶質シリコンと溶融シリコンとの境界面から溶融シリコン方向に温度が次第に減少する温度勾配が形成され、前記溶融したシリコンの中央部方向に熱流が発生するようになるので、溶融シリコンの冷却によって形成される多結晶シリコンの結晶粒は、溶融シリコンが完全に凝固するまで側面成長（ｌａｔｅｒａｌｌｙ ｇｒｏｗｎ）するようになる。
【００２１】
ここで、前記多結晶シリコンには、隣接して成長する結晶粒の間の境界、つまり、結晶粒界が発生するが、このように結晶粒の成長方向、つまり、レーザ照射方向（Ｘ）と平行に発生する結晶粒界を「セカンダリ結晶粒界（Ｓｅｃｏｎｄａｒｙ Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）」という。
【００２２】
また、前記多結晶シリコンの結晶粒は、溶融したシリコンの両側境界面で同時に成長するので、溶融したシリコンの中央部で前記結晶粒の成長が止まるようになり、対向して成長していた結晶粒の間には他の結晶粒界が生じるようになるが、このように前記結晶粒の成長方向と垂直な方向、つまり、レーザ照射方向（Ｘ：レーザの進行方向）と垂直な方向（Ｙ）に発生する結晶粒界を「プライマリ結晶粒界（Ｐｒｉｍａｒｙ Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）」という。
【００２３】
次に、前記多結晶シリコンが形成された第１領域（Ｓ１）と非晶質シリコンとの境界面を含む第２領域（Ｓ２）に２次レーザ照射を行って、第２領域（Ｓ２）の多結晶シリコン及び非晶質シリコンを溶融させる。
【００２４】
前記２次レーザ照射が終了した後、第２領域（Ｓ２）の溶融したシリコンは、前記２次レーザ照射によって溶融しない第１領域（Ｓ１）の多結晶シリコンの結晶粒をシードにして結晶成長が行われるので、相対的に長さが増加された結晶粒を含む多結晶シリコンを形成する。
【００２５】
ここで、前記ディレクショナル結晶化法は、２次レーザ照射領域（Ｓ２）に前記「プライマリ結晶粒界」が含まれるように、つまり、２次レーザ照射のためのレーザ照射装置の移動距離（ｄ）はレーザビームの幅（ｗ）を基準として決定される。
【００２６】
図２は、前記ディレクショナル結晶化法によって結晶化された多結晶シリコンの表面波状線（ｓｕｒｆａｃｅ ｌｉｎｅ）を示すグラフで、図２の（１）はレーザ照射方向（Ｘ）に多結晶シリコンの表面波状線を示すグラフであり、図２の（２）はレーザ照射方向（Ｘ）と垂直な方向（Ｙ）に多結晶シリコンの表面波状線を示すグラフである。
【００２７】
ここで、前記表面波状線は、他の物体または物質と分離される境界面である表面の高さを連続的に画いた線で、前記波状線の最大ピークと最小ピークとの間の距離によって表面粗度を表現する。
【００２８】
図２を参照すれば、多結晶シリコンの表面は、波状線の最大ピークと最小ピークとの間の距離、つまり、結晶粒の表面粗度が約１５ｎｍ以下であることが分かるので、前記ディレクショナル結晶化法によって結晶化された多結晶シリコンの表面粗度は、通常的に知られたエキシマレーザアニーリング（ＥＬＡ）及び逐次的横方向結晶化法（ＳＬＳ）と比較して大きくないということが分かる。
【００２９】
図３Ａ及び図３Ｂは、金属が位置する領域（Ａ）及び金属が位置しない領域（Ｂ）上に位置する非晶質シリコンを結晶化して形成された多結晶シリコンを示す写真であり、図３Ａは、逐次的横方向結晶化法（ＳＬＳ）によって結晶化された多結晶シリコンであり、図３Ｂは、ディレクショナル結晶化法によって結晶化された多結晶シリコンである。
【００３０】
図３Ａ及び図３Ｂを参照すれば、逐次的横方向結晶化法（ＳＬＳ）では、金属が位置しない領域（Ｂ）おいて不完全結晶成長領域を含まない多結晶シリコンを形成しているが、金属が位置する領域（Ａ）においては“セカンダリ結晶粒界”が形成される領域に不完全結晶成長領域（Ｃ）が位置する多結晶シリコンを形成する。一方、ディレクショナル結晶化法では、金属が位置する領域（Ａ）及び金属が位置しない領域（Ｂ）において不完全結晶成長領域を含まない多結晶シリコンを形成する。
【００３１】
したがって、本発明の実施形態に係る薄膜トランジスタ及びこれを含む表示装置は、下部に金属パターンが位置する半導体層を形成する際、ディレクショナル結晶化法を利用して前記金属パターン上に位置する非晶質シリコン層を多結晶シリコン層に結晶化し、前記多結晶シリコン層をパターニングして前記半導体層を形成することにより、前記金属パターン上に不完全結晶成長領域が形成されない多結晶シリコンで半導体層を形成する。
【００３２】
＜第１実施形態＞
図４Ａ乃至４Ｆは、本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法を順次に示す断面図である。
【００３３】
図４Ａ乃至４Ｆを参照して、本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法について説明する。まず、図４Ａに示したように、ガラスや合成樹脂、ステンレススチールなどの材質からなる基板１１０上に第１導電性物質層（図示せず）を形成し、前記第１導電性物質層をエッチングして、前記基板１１０上に互いに離隔して位置するゲート電極１２２及びキャパシタの下部電極１２４を形成する。
【００３４】
ここで、前記第１導電性物質層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、タングステンシリサイド（ＷＳｉ２）、モリブデンシリサイド（ＭｏＳｉ２）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、及びこれらの合金からなる群より選択されたいずれか一つで形成される単一層とするか、タングステン（Ｗ）、クロム（Ｃｒ）、またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が多重に積層された多重層とすることができる。
【００３５】
次に、図４Ｂに示したように、前記ゲート電極１２２及びキャパシタの下部電極１２４を含む基板１１０上にゲート絶縁膜１３０を形成し、前記ゲート絶縁膜１３０上に非晶質シリコン層（図示せず）を形成した後、ディレクショナル結晶化法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する。
【００３６】
ここで、後続工程により前記多結晶シリコン層をエッチングして半導体層を形成するという点を考慮して、前記多結晶シリコンに形成される結晶成長方向と平行な結晶粒界、つまり、セカンダリ結晶粒界が前記半導体層を通じて電流が流れる方向と平行に位置するように前記非晶質シリコン層を結晶化することにより、前記半導体層を含む薄膜トランジスタの駆動特性をさらに向上させることができる。
【００３７】
前記ディレクショナル結晶化法は、マスクを使用せずに、約３６５ｎｍ乃至１１００ｎｍの長さと、約５μｍ乃至２０μｍの幅とを有するライン形態のレーザビームを利用して結晶化工程を遂行し、前記レーザビームは前記非晶質シリコンを瞬間的に完全溶融させることができる完全溶融領域のエネルギーまたは完全溶融近接領域のエネルギーを持たなければならないので、約１５０乃至１０００ｍＪ／ｃｍ２のエネルギー密度を有するのが好ましい。
【００３８】
また、前記非晶質シリコンをより容易に完全溶融させることができるように、前記ディレクショナル結晶化法に用いられるレーザビームは約６００Ｗ乃至１０００Ｗで照射され、パルス形態で発振されるＸｅＦまたはＫｒＦレーザによるレーザビームとすることができ、前記レーザビームは一定の周期を有してスタンピング方式で提供されることができる。
【００３９】
ここで、前記ディレクショナル結晶化法は、２次レーザ照射領域に前記「プライマリ結晶粒界」が含まれるように、つまり、２次レーザ照射のためのレーザ照射装置の移動距離がレーザビームの幅の約１／２以下となるようにして、より長さの長い結晶粒を含む多結晶シリコンを形成することができ、前記レーザ照射装置の移動距離は、前記ディレクショナル結晶化法に用いられるレーザビームの幅が約５μｍ乃至約２０μｍであることを考慮して、約１μｍ乃至約３μｍとすることができる。
【００４０】
続いて、図４Ｃに示したように、前記多結晶シリコン層１４０をエッチングして、前記ゲート電極１２２上に位置する半導体層１４２及び前記キャパシタの下部電極１２４上に位置するキャパシタの上部電極１４４を形成する。
【００４１】
次に、前記基板１１０上に前記半導体層１４２のうちの前記ゲート電極１２２に対応する領域上と、前記キャパシタの上部電極１４４が位置する領域上とにフォトレジスト膜１４５を形成し、前記フォトレジスト膜１４５をマスクとしてＰ型またはＮ型不純物をドーピングして、前記半導体層１４２に不純物がドーピングされたソース／ドレイン領域１４１と、前記不純物がドーピングされないチャネル領域とを形成する。
【００４２】
ここで、前記Ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及びインジウム（Ｉｎ）からなる群より選択されたいずれか一つとすることができ、前記Ｎ型不純物は、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、及びビスマス（Ｂｉ）からなる群より選択されたいずれか一つとすることができる。
【００４３】
本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法は、前記キャパシタの上部電極１４４上にフォトレジスト膜１４５を形成し、前記キャパシタの上部電極１４４である多結晶シリコンが不純物でドーピングされないようにすることにより、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）タイプのキャパシタを形成しているが、前記キャパシタの上部電極１４４上にフォトレジスト膜１４５を形成せずに、前記キャパシタの上部電極１４４を前記半導体層１４２のソース／ドレイン領域１４１と同時に不純物ドーピングすることにより、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）タイプのキャパシタを形成することも可能である。
【００４４】
次に、図４Ｄに示したように、前記半導体層１４２及びキャパシタの上部電極１４４を含む基板１１０上に層間絶縁膜１５０を形成し、前記層間絶縁膜１５０をエッチングして前記半導体層１４２のソース／ドレイン領域１４１のうちの一部を露出させるコンタクトホール１５１を形成する。
【００４５】
続いて、図４Ｅに示したように、前記層間絶縁膜１５０上に第２導電性物質層（図示せず）を形成し、前記第２導電性物質層をエッチングして前記コンタクトホール１５１によって前記ソース／ドレイン領域１４１と接続するソース／ドレイン電極１６１を形成し、本発明の第１実施形態に係る薄膜トランジスタを完成する。ここで、前記第２導電性物質層は、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、またはアルミニウム−ネオジウム（Ａｌ−Ｎｄ）のようなアルミニウム合金などを用いて形成することができる。
【００４６】
また、本発明の第１実施形態に係る表示装置は、ソース領域、チャネル領域、及びドレイン領域が一つの半導体層で具現されるコプレナ（Ｃｏｐｌａｎａｒ）タイプの薄膜トランジスタを備えることと説明しているが、これに制限されるものではない。
【００４７】
次に、前記ソース／ドレイン電極１６１上に平坦化膜１７０を形成し、前記平坦化膜１７０をエッチングして前記ソース／ドレイン電極１６１のいずれか一つの一部を露出させるビアホール１７５を形成する。
【００４８】
ここで、前記平坦化膜１６０は、ベンゾシクロブテン（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ；ＢＣＢ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリアマイド（ｐｏｌｙａｍａｉｄｅ；ＰＡ）、アクリル樹脂、及びフェノール樹脂からなる群より選択されたいずれか一つで形成することができる。
【００４９】
本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法は、前記ソース／ドレイン電極１６１上に平坦化膜１７０を形成することについて説明しているが、前記ソース／ドレイン電極１６１を含む基板１１０上にシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮｘ）、またはその積層構造を有する無機絶縁膜の保護膜（図示せず）を形成した後、前記平坦化膜１７０を形成することも可能である。
【００５０】
次に、図４Ｆに示したように、前記平坦化膜１７０上に第３導電性物質層（図示せず）を形成し、前記第３導電性物質層をエッチングすることにより、前記ビアホール１７５を通じて前記ソース／ドレイン電極１６１のいずれか一つと接続する下部電極１８０を形成する。
【００５１】
ここで、前記第３導電性物質層は、ＩＴＯ、ＩＺＯのような透明導電膜とすることができ、アルミニウム、アルミニウム合金、銀、及び銀合金からなる群より選択されたいずれか一つで反射膜層（図示せず）を形成し、前記反射膜層上に透明導電膜を形成して、前記下部電極が反射膜層及び透明導電膜の二重構造を有するようにすることも可能である。
【００５２】
次に、前記平坦化膜１７０上に前記下部電極１８０の一部を露出させる画素定義膜１８５を形成し、前記画素定義膜１８５によって露出した前記下部電極１８０上に一つまたは多数の発光層（図示せず）を含む有機膜層１９０を形成した後、前記有機膜層１９０上に上部電極１９５を形成することにより、本発明の第１実施形態に係る薄膜トランジスタを含む表示装置を完成する。
【００５３】
ここで、前記画素定義膜１８５は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｓ ｓｅｒｉｅｓ ｒｅｓｉｎ）、フェノール系樹脂（ｐｈｅｎｏｌ ｒｅｓｉｎ）、及びアクリレート（ａｃｒｙｌａｔｅ）からなる群より選択される１種の物質で形成することができる。
【００５４】
本発明の第１実施形態に係る薄膜トランジスタを含む表示装置の製造方法は、前記基板１１０上に第１導電性物質層をエッチングして前記キャパシタの下部電極１２４を形成し、前記多結晶シリコン層１４０をエッチングして前記キャパシタの上部電極１４４を形成しているが、前記多結晶シリコン層１４０をエッチングして前記キャパシタの下部電極１２４を形成し、前記第２導電性物質層をエッチングして前記キャパシタの上部電極１４４を形成することも可能である。
【００５５】
結果的に、本発明の第１実施形態に係る薄膜トランジスタを含む表示装置は、ゲート電極が半導体層の下部に位置するボトム−ゲートタイプの薄膜トランジスタを含む表示装置の製造において、ディレクショナル結晶化法を利用して前記ゲート電極上に位置する非晶質シリコン層を多結晶シリコン層に形成し、前記多結晶シリコン層をエッチングして前記薄膜トランジスタの半導体層を形成することにより、不完全結晶成長領域を含まない多結晶シリコンで半導体層を形成する。
【００５６】
＜第２実施形態＞
図５Ａ乃至５Ｇは、本発明の第２実施形態に係る薄膜トランジスタを含む表示装置の製造方法を順次に示す断面図である。
【００５７】
図５Ａ乃至５Ｇを参照して、本発明の第２実施形態に係る薄膜トランジスタを含む表示装置の製造方法について説明すれば、まず、図５Ａに示したように、ガラスや合成樹脂、ステンレススチールなどの材質で形成され、第１領域（Ｔ）及び第２領域（Ｐ）を含む基板２１０の第１領域（Ｔ）上に遮光部材２１５（ｂｌａｃｋ ｍａｔｒｉｘ）を形成する。
【００５８】
ここで、前記遮光部材２１５は、前記基板２１０上に位置する一つまたは多数の不透明層（図示せず）を含むことができる。前記不透明層は、Ｆｅ、Ｃｏ、Ｖ、Ｔｉ、Ａｌ、Ａｇ、Ｓｉ、Ｇｅ、Ｙ、Ｚｎ、Ｚｒ、Ｗ、Ｔａ、Ｃｕ、Ｐｔ、及びこれらの合金からなる群より選択されたいずれか一つまたは多数で形成することができ、これとは異なって炭素（Ｃ）を含む層に形成することができる。
【００５９】
また、前記遮光部材２１５は、前記不透明層の一側、または前記不透明層の間に位置する一つまたは多数の透明層（図示せず）をさらに含むことができる。前記透明層は、ＳｉＯｘ（ｘ≧１）、ＳｉＮｘ（ｘ≧１）、ＭｇＦ２、ＣａＦ２、Ａｌ２Ｏ３、ＳｎＯ２及びこれらを混合した絶縁物質群より選択されたいずれか一つまたは多数で形成するか、またはＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ、及びＩｎ２Ｏ３などからなる透明な導電物質群より選択されたいずれか一つで形成することができ、前記絶縁物質層と透明な導電物質層が積層された構造に形成することも可能である。
【００６０】
次に、図５Ｂに示したように、前記遮光部材２１５を含む前記基板２１０上にバッファ層２２０を形成し、前記バッファ層２２０上に非晶質シリコン層（図示せず）を形成した後、ディレクショナル結晶化法を利用して前記非晶質シリコン層を多結晶シリコン２３０に結晶化する。
【００６１】
ここで、後続工程により前記多結晶シリコン層２３０をエッチングして半導体層２３２を形成するという点を考慮して、前記多結晶シリコン層２３０に形成される結晶成長方向と平行な結晶粒界、つまり、セカンダリ結晶粒界が前記半導体層２３２を通じて電流が流れる方向と平行に位置するように前記非晶質シリコン層を結晶化することにより、前記半導体層２３２を含む薄膜トランジスタの駆動特性をさらに向上させることができる。
【００６２】
これに加えて、前記ディレクショナル結晶化法は、５μｍ乃至２０μｍの幅を有し、パルス形態で発振するＸｅＦまたはＫｒＦレーザのラインレーザビームを１５０乃至１０００ｍＪ／ｃｍ２のエネルギー密度で前記非晶質シリコン層に順次照射して、マスクを用いることがなく相対的に結晶粒の大きさが増加された多結晶シリコンを形成する方法であって、具体的な方法は上述したので、ここでは説明を省略する。
【００６３】
続いて、図５Ｃに示したように、前記多結晶シリコン層２３０をエッチングして、前記遮光部材２１５上に互いに離隔して位置する半導体層２３２とキャパシタの下部電極２３４とを形成する。
【００６４】
次に、図５Ｄに示したように、前記半導体層２３２とキャパシタの下部電極２３４とを含む基板２１０の全面にゲート絶縁膜２４０を形成し、ゲート絶縁膜２４０上に第１導電性物質層（図示せず）を形成した後、前記第１導電性物質層をエッチングして、前記半導体層２３２の一部領域に対応するように位置するゲート電極２４５と、キャパシタの下部電極２３４に対応するように位置するキャパシタの上部電極２４４とを形成する。
【００６５】
ここで、前記第１導電性物質層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、タングステンシリサイド（ＷＳｉ２）、モリブデンシリサイド（ＭｏＳｉ２）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、及びこれらの合金からなる一つまたは多数で形成された単一層とすることができ、これとは異なって、タングステン（Ｗ）、クロム（Ｃｒ）、またはモリブデン（Ｍｏ）合金で形成された層上にアルミニウム合金が多重に積層された多重層とすることも可能である。
【００６６】
次に、前記ゲート電極２４５とキャパシタの上部電極２４４とをマスクとしてＰ型またはＮ型不純物をドーピングして、前記半導体層２３２に不純物がドーピングされたソース／ドレイン領域２３１と、前記ゲート電極２４５によって前記不純物がドーピングされないチャネル領域２３５とを形成する。
【００６７】
ここで、前記Ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、またはインジウム（Ｉｎ）とすることができる。これらは単独または混合して用いることができる。前記Ｎ型不純物は、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、またはビスマス（Ｂｉ）とすることができる。これらは単独または混合して用いることができる。
【００６８】
本発明の第２実施形態に係る表示装置の製造方法は、前記ゲート電極２４５とキャパシタの上部電極２４４とをマスクとして、前記半導体層２３２のソース／ドレイン領域２３１に不純物をドーピングするが、前記ゲート電極２４５とキャパシタの上部電極２４４とを形成する前に、前記半導体層２３２のチャネル領域２３５とキャパシタの下部電極２３４上にフォトレジスト膜（図示せず）を形成し、前記半導体層２３２のソース／ドレイン領域２３１を形成することも可能である。
【００６９】
また、本発明の第２実施形態に係る表示装置の製造方法は、前記キャパシタの下部電極２３４である多結晶シリコンが不純物でドーピングされないようにすることにより、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）タイプのキャパシタを形成しているが、前記キャパシタの下部電極２３４を不純物ドーピングされるようにして、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）タイプのキャパシタを形成することも可能である。
【００７０】
ここで、前記キャパシタの下部電極２３４の不純物ドーピングは、前記ゲート電極２４５及びキャパシタの上部電極２４４を形成する前に、フォトレジスト膜を利用して前記半導体層２３２のソース／ドレイン領域２３１を形成する場合、前記フォトレジスト膜が前記キャパシタの下部電極２３４上に位置しないようにして、前記半導体層２３２のソース／ドレイン領域２３１の不純物ドーピングと同時に、前記キャパシタの下部電極２３４を不純物ドーピングすることができる。
【００７１】
続いて、図５Ｅに示したように、前記ゲート電極２４５とキャパシタの上部電極２４４とを含む基板２１０上に層間絶縁膜２５０を形成し、前記層間絶縁膜２５０及びゲート絶縁膜２４０をエッチングして、前記半導体層２３２のソース／ドレイン領域２３１のうちの一部を露出させるコンタクトホール２５１を形成する。
【００７２】
次に、図５Ｆに示したように、前記層間絶縁膜２５０上に第２導電性物質層（図示せず）を形成し、前記第２導電性物質層をエッチングして、前記コンタクトホール２５１を通じて前記ソース／ドレイン領域２３１と接続するソース／ドレイン電極２６１を形成することにより、本発明の第２実施形態に係る薄膜トランジスタを完成する。ここで、前記第２導電性物質層は、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）またはアルミニウム−ネオジウム（Ａｌ−Ｎｄ）のようなアルミニウム合金などを用いて形成することができる。これらは単独または混合して用いることができる。
【００７３】
次いで、前記ソース／ドレイン電極２６１上に保護膜２７０を形成し、前記保護膜２７０をエッチングして、前記ソース／ドレイン電極２６１のいずれか一つの一部を露出させるビアホール２７５を形成する。ここで、前記保護膜２７０は、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮｘ）、またはその積層構造を有する無機絶縁膜で形成することができる。
【００７４】
本発明の第２実施形態に係る表示装置の製造方法は、前記ソース／ドレイン電極２６１を含む基板２１０上に保護膜２７０だけを形成しているが、前記保護膜２７０上にベンゾシクロブテン（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ；ＢＣＢ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリアマイド（ｐｏｌｙａｍａｉｄｅ；ＰＡ）、アクリル樹脂、及びフェノール樹脂からなる群より選択されたいずれか一つで形成された平坦化膜（図示せず）をさらに形成した後、前記保護膜２７０及び平坦化膜をエッチングして、前記ソース／ドレイン電極２６１のいずれか一つの一部を露出させるビアホール２７５を形成することも可能である。ここで、ベンゾシクロブテン、ポリイミド、ポリアマイド、アクリル樹脂、及びフェノール樹脂は単独または混合して用いることができる。
【００７５】
次に、図５Ｇに示したように、前記保護膜２７０上に第３導電性物質層（図示せず）を形成し、前記第３導電性物質層をエッチングすることにより、前記ビアホール２７５を通じて前記ソース／ドレイン電極２６１のいずれか一つと接続する下部電極２８０を形成する。
【００７６】
ここで、前記第３導電性物質層は、ＩＴＯ、ＩＺＯのような透明導電膜とすることができ、アルミニウム、アルミニウム合金、銀、及び銀合金からなる群より選択されたいずれか一つで反射膜層（図示せず）を形成し、前記反射膜層上に透明導電膜を形成して、前記下部電極が反射膜層及び透明導電膜層の二重構造を有するようにすることもできる。ここで、アルミニウム、アルミニウム合金、銀、及び銀合金は単独または混合して用いることができる。
【００７７】
続いて、前記保護膜２７０上に前記下部電極２８０の一部を露出させる画素定義膜２８５を形成し、前記画素定義膜２８５によって露出した前記下部電極２８０上に一つまたは多数の発光層（図示せず）を含む有機膜層２９０を形成した後、前記有機膜層２９０上に上部電極２９５を形成することにより、本発明の第２実施形態に係る薄膜トランジスタを含む表示装置が完成する。
【００７８】
ここで、前記画素定義膜２８５は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｓ ｓｅｒｉｅｓ ｒｅｓｉｎ）、フェノール系樹脂（ｐｈｅｎｏｌ ｒｅｓｉｎ）、またはアクリレート（ａｃｒｙｌａｔｅ）などを含むことができる。これらは単独または混合して用いることができる。
【００７９】
本発明の第２実施形態に係る表示装置の製造方法は、前記基板２１０上の多結晶シリコン層２３０をエッチングしてキャパシタの下部電極２３４を形成し、前記第１導電性物質層をエッチングしてキャパシタの上部電極２４４を形成しているが、前記第１導電性物質層をエッチングしてキャパシタの下部電極２３４を形成し、前記第２導電性物質層をエッチングしてキャパシタの上部電極２４４を形成することも可能である。
【００８０】
結果的に、本発明の第２実施形態に係る薄膜トランジスタを含む表示装置は、薄膜トランジスタの下部に遮光部材が位置する表示装置の製造において、ディレクショナル結晶化法を利用して前記遮光部材上に位置する非晶質シリコン層を多結晶シリコン層に形成し、前記多結晶シリコン層をエッチングして前記薄膜トランジスタの半導体層を形成することにより、不完全結晶成長領域を含まない多結晶シリコンで半導体層を形成する。
【００８１】
本発明の実施形態は例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変更及び均等な他の実施形態が可能であるということを理解するはずである。したがって、本発明の技術的保護範囲は添付された特許請求の範囲の技術的な思想によって決められなければならない。
【符号の説明】
【００８２】
１１０，２１０ 基板、
１２２，２４５ ゲート電極、
１３０，２４０ ゲート絶縁膜、
１４１，２３１ ソース／ドレイン領域、
１４２，２３２ 半導体層、
１５０，２５０ 層間絶縁膜、
１６１，２６１ ソース／ドレイン電極、
１７０ 平坦化膜、
１８０，２８０ 下部電極、
２７０ 保護膜。
【特許請求の範囲】
【請求項１】
多結晶シリコンで形成された半導体層を含む薄膜トランジスタにおいて、
前記半導体層と基板との間に前記半導体層と絶縁するように位置する金属パターンをさらに含み、
前記半導体層の多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である、薄膜トランジスタ。
【請求項２】
前記結晶粒界は、電流が流れる方向と平行に位置する、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記金属パターンは、前記半導体層の一部の領域に対応するゲート電極である、請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記金属パターンと前記半導体層との間に位置するゲート絶縁膜と、
前記半導体層上に位置する層間絶縁膜と、
前記層間絶縁膜上に位置し、前記半導体層の一側に電気的に接続するソース／ドレイン電極と、をさらに含む、請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記金属パターンは、一つまたは多数の不透明層を含む遮光部材である、請求項１に記載の薄膜トランジスタ。
【請求項６】
前記金属パターンは、前記不透明層の間に位置する一つまたは多数の透明層をさらに含む、請求項５に記載の薄膜トランジスタ。
【請求項７】
多結晶シリコンで形成された半導体層を含む薄膜トランジスタの製造方法において、
基板上に金属パターンを形成する段階と、
前記金属パターン上に第１絶縁膜を形成する段階と、
前記第１絶縁膜上に非晶質シリコン層を形成する段階と、
ディレクショナル結晶化法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階と、
前記多結晶シリコン層をパターニングして半導体層を形成する段階と、を含む薄膜トランジスタの製造方法。
【請求項８】
前記ディレクショナル結晶化法は、前記非晶質シリコン層の一定の領域に３６５ｎｍ乃至１１００ｎｍの長さで、かつ５μｍ乃至２０μｍの幅を有し、１５０乃至１０００ｍＪ／ｃｍ２のエネルギー密度を有するライン形態のレーザビームをパルス形態で１次照射し、前記レーザビームを第１方向に前記レーザビームの幅の１／２以下の距離ほど移動して２次照射する段階を繰り返して、前記非晶質シリコン層の結晶化工程を遂行する、請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記非晶質シリコン層は、前記第１方向と平行に位置する結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である多結晶シリコン層に結晶化することをさらに含む、請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記結晶粒界が、電流が流れる方向と平行するように形成することをさらに含む、請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記金属パターンは前記半導体層の一部領域に対応するゲート電極であり、前記第１絶縁膜はゲート絶縁膜である、請求項７〜１０のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記半導体層上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に前記半導体層の一側に電気的に接続するソース／ドレイン電極を形成する段階と、をさらに含む、請求項７〜１１のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記金属パターンは、一つまたは多数の不透明層を含む遮光部材である、請求項７に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記不透明層をＦｅ、Ｃｏ、Ｖ、Ｔｉ、Ａｌ、Ａｇ、Ｓｉ、Ｇｅ、Ｙ、Ｚｎ、Ｚｒ、Ｗ、Ｔａ、Ｃｕ、及びＰｔからなる群より選択された少なくとも一つまたは炭素で形成することを含む、請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記半導体層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に前記半導体層の一部領域と重畳するゲート電極を形成する段階と、
前記ゲート電極上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に前記半導体層の一側に電気的に接続するソース／ドレイン電極を形成する段階と、をさらに含む、請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記金属パターンは、前記不透明層の間に位置する一つまたは多数の透明層をさらに含む、請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記透明層をＳｉＯｘ（ｘ≧１））、ＳｉＮｘ（ｘ≧１）、ＭｇＦ２、ＣａＦ２、Ａｌ２Ｏ３、及びＳｎＯ２からなる群より選択された少なくとも一つ、またはＩＴＯ、ＩＺＯ、ＺｎＯ、及びＩｎ２Ｏ３からなる群より選択された少なくとも一つで形成することを含む、請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
一つまたは多数の薄膜トランジスタを含む表示装置において、
前記薄膜トランジスタは、金属パターンと前記金属パターン上に位置して多結晶シリコンで形成された半導体層とを含み、
前記多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である表示装置。
【請求項１９】
基板と、
前記基板上に位置する金属パターンと、
前記金属パターン上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記金属パターンに対応するチャネル領域と、前記チャネル領域に隣接したソース／ドレイン領域とを含む半導体層と、
前記半導体層上に位置する層間絶縁膜と、
前記層間絶縁膜上に位置し、前記ソース／ドレイン領域と電気的に接続するソース／ドレイン電極と、
前記ソース／ドレイン電極上に位置する平坦化膜と、
前記平坦化膜上に位置し、前記ソース／ドレイン電極のいずれか一つと電気的に接続する下部電極と、
前記下部電極上に位置し、一つまたは多数の発光層を含む有機膜層と、
前記有機膜層上に位置する上部電極と、をさらに含む、請求項１８に記載の表示装置。
【請求項２０】
第１領域及び第２領域を含む基板と、
前記基板の第１領域上に位置する金属パターンと、
前記金属パターン上に位置するバッファ層と、
前記バッファ層の第１領域上に位置し、チャネル領域及び不純物でドーピングされたソース／ドレイン領域を含む半導体層と、
前記半導体層上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に前記チャネル領域に対応するように位置するゲート電極と、
前記ゲート電極上に位置する層間絶縁膜と、
前記層間絶縁膜上に位置し、前記ソース／ドレイン領域と電気的に接続するソース／ドレイン電極と、
前記ソース／ドレイン電極上に位置する保護膜と、
前記保護膜の第２領域上に位置し、前記ソース／ドレイン電極のいずれか一つと電気的に接続する下部電極と、
前記下部電極上に位置し、一つまたは多数の発光層を含む有機膜層と、
前記有機膜層上に位置する上部電極と、をさらに含む、請求項１８に記載の表示装置。
【請求項１】
多結晶シリコンで形成された半導体層を含む薄膜トランジスタにおいて、
前記半導体層と基板との間に前記半導体層と絶縁するように位置する金属パターンをさらに含み、
前記半導体層の多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である、薄膜トランジスタ。
【請求項２】
前記結晶粒界は、電流が流れる方向と平行に位置する、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記金属パターンは、前記半導体層の一部の領域に対応するゲート電極である、請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記金属パターンと前記半導体層との間に位置するゲート絶縁膜と、
前記半導体層上に位置する層間絶縁膜と、
前記層間絶縁膜上に位置し、前記半導体層の一側に電気的に接続するソース／ドレイン電極と、をさらに含む、請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記金属パターンは、一つまたは多数の不透明層を含む遮光部材である、請求項１に記載の薄膜トランジスタ。
【請求項６】
前記金属パターンは、前記不透明層の間に位置する一つまたは多数の透明層をさらに含む、請求項５に記載の薄膜トランジスタ。
【請求項７】
多結晶シリコンで形成された半導体層を含む薄膜トランジスタの製造方法において、
基板上に金属パターンを形成する段階と、
前記金属パターン上に第１絶縁膜を形成する段階と、
前記第１絶縁膜上に非晶質シリコン層を形成する段階と、
ディレクショナル結晶化法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階と、
前記多結晶シリコン層をパターニングして半導体層を形成する段階と、を含む薄膜トランジスタの製造方法。
【請求項８】
前記ディレクショナル結晶化法は、前記非晶質シリコン層の一定の領域に３６５ｎｍ乃至１１００ｎｍの長さで、かつ５μｍ乃至２０μｍの幅を有し、１５０乃至１０００ｍＪ／ｃｍ２のエネルギー密度を有するライン形態のレーザビームをパルス形態で１次照射し、前記レーザビームを第１方向に前記レーザビームの幅の１／２以下の距離ほど移動して２次照射する段階を繰り返して、前記非晶質シリコン層の結晶化工程を遂行する、請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記非晶質シリコン層は、前記第１方向と平行に位置する結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である多結晶シリコン層に結晶化することをさらに含む、請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記結晶粒界が、電流が流れる方向と平行するように形成することをさらに含む、請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記金属パターンは前記半導体層の一部領域に対応するゲート電極であり、前記第１絶縁膜はゲート絶縁膜である、請求項７〜１０のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記半導体層上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に前記半導体層の一側に電気的に接続するソース／ドレイン電極を形成する段階と、をさらに含む、請求項７〜１１のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記金属パターンは、一つまたは多数の不透明層を含む遮光部材である、請求項７に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記不透明層をＦｅ、Ｃｏ、Ｖ、Ｔｉ、Ａｌ、Ａｇ、Ｓｉ、Ｇｅ、Ｙ、Ｚｎ、Ｚｒ、Ｗ、Ｔａ、Ｃｕ、及びＰｔからなる群より選択された少なくとも一つまたは炭素で形成することを含む、請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記半導体層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に前記半導体層の一部領域と重畳するゲート電極を形成する段階と、
前記ゲート電極上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に前記半導体層の一側に電気的に接続するソース／ドレイン電極を形成する段階と、をさらに含む、請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記金属パターンは、前記不透明層の間に位置する一つまたは多数の透明層をさらに含む、請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記透明層をＳｉＯｘ（ｘ≧１））、ＳｉＮｘ（ｘ≧１）、ＭｇＦ２、ＣａＦ２、Ａｌ２Ｏ３、及びＳｎＯ２からなる群より選択された少なくとも一つ、またはＩＴＯ、ＩＺＯ、ＺｎＯ、及びＩｎ２Ｏ３からなる群より選択された少なくとも一つで形成することを含む、請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
一つまたは多数の薄膜トランジスタを含む表示装置において、
前記薄膜トランジスタは、金属パターンと前記金属パターン上に位置して多結晶シリコンで形成された半導体層とを含み、
前記多結晶シリコンは、結晶成長方向と平行な結晶粒界を含み、表面における波状線の最大ピークと最小ピークとの間の距離として定義される表面粗度が１５ｎｍ以下である表示装置。
【請求項１９】
基板と、
前記基板上に位置する金属パターンと、
前記金属パターン上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記金属パターンに対応するチャネル領域と、前記チャネル領域に隣接したソース／ドレイン領域とを含む半導体層と、
前記半導体層上に位置する層間絶縁膜と、
前記層間絶縁膜上に位置し、前記ソース／ドレイン領域と電気的に接続するソース／ドレイン電極と、
前記ソース／ドレイン電極上に位置する平坦化膜と、
前記平坦化膜上に位置し、前記ソース／ドレイン電極のいずれか一つと電気的に接続する下部電極と、
前記下部電極上に位置し、一つまたは多数の発光層を含む有機膜層と、
前記有機膜層上に位置する上部電極と、をさらに含む、請求項１８に記載の表示装置。
【請求項２０】
第１領域及び第２領域を含む基板と、
前記基板の第１領域上に位置する金属パターンと、
前記金属パターン上に位置するバッファ層と、
前記バッファ層の第１領域上に位置し、チャネル領域及び不純物でドーピングされたソース／ドレイン領域を含む半導体層と、
前記半導体層上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に前記チャネル領域に対応するように位置するゲート電極と、
前記ゲート電極上に位置する層間絶縁膜と、
前記層間絶縁膜上に位置し、前記ソース／ドレイン領域と電気的に接続するソース／ドレイン電極と、
前記ソース／ドレイン電極上に位置する保護膜と、
前記保護膜の第２領域上に位置し、前記ソース／ドレイン電極のいずれか一つと電気的に接続する下部電極と、
前記下部電極上に位置し、一つまたは多数の発光層を含む有機膜層と、
前記有機膜層上に位置する上部電極と、をさらに含む、請求項１８に記載の表示装置。
【図２】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図５Ｇ】
【図１】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図５Ｇ】
【図１】
【図３Ａ】
【図３Ｂ】
【公開番号】特開２０１１−２２２９３５（Ｐ２０１１−２２２９３５Ａ）
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願番号】特願２０１０−１７６３２１（Ｐ２０１０−１７６３２１）
【出願日】平成２２年８月５日（２０１０．８．５）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願日】平成２２年８月５日（２０１０．８．５）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
[ Back to top ]