ＰＬＬ装置
【課題】外部からの基準周波数信号に電圧制御発振部からの周波数信号を同期させて出力するＰＬＬ装置において、外部からの基準信号に不具合が生じても周波数の変動が抑えられるようにすること。
【解決手段】外部からの基準周波数信号の信号レベルを監視し、その信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータを用いてＰＬＬ制御を行うが、前記信号レベルが設定外れたときには、信号の供給が停止あるいは異常が起きたものと認識して記憶部に記憶されている位相差に関するデータ、例えば蓄積している最新のデータあるいは予め作成しておいたデータに切り替えてＰＬＬ制御を行う。
【解決手段】外部からの基準周波数信号の信号レベルを監視し、その信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータを用いてＰＬＬ制御を行うが、前記信号レベルが設定外れたときには、信号の供給が停止あるいは異常が起きたものと認識して記憶部に記憶されている位相差に関するデータ、例えば蓄積している最新のデータあるいは予め作成しておいたデータに切り替えてＰＬＬ制御を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部からの基準周波数信号に電圧制御発振部からの周波数信号を同期させて出力するＰＬＬ（Phase Locked Loop）装置に関する。
【背景技術】
【０００２】
移動体通信や地上デジタル放送などの基地局では、周波数基準信号に対して高い周波数安定度が要求されている。一方標準信号は、セシウム周波数標準発振器、ルビジウム標準発振器などにより得られるが、これらの標準信号は一般に高価であることから、各基地局では標準信号を分配して使用している。分配された標準信号は例えばＰＬＬ回路の位相比較のリファレンス信号として使用され、このＰＬＬ回路から例えば必要とされる周波数の基準クロック信号などの基準信号が得られる。
【０００３】
ＰＬＬ回路は、一般に図１４に示すように標準信号１０１と、電圧制御発振器（Voltage Controlled Oscillator）１０２の出力信号を分周回路１０３で分周した信号とを位相比較器１０４で比較し、その位相差に応じた信号をチャージポンプ１０５から得て、その出力をループフィルタ１０６を介して電圧制御発振器１０２に供給し、こうしてＰＬＬ制御を行って精度の高い信号生成を行っている。
【０００４】
ところで外部から導入する標準信号（外部の基準周波数信号）が消失すると出力周波数がジャンプし、ＰＬＬ回路が放送局の送信装置に使用されている場合には、例えその消失が瞬間的なものであったとしても、配信画像に対して電圧制御発振器を標準信号に同期させている場合には電圧制御が自走することになり、電圧制御の周波数安定性はそれ程高くないことから、放送に不具合が生じてしまう。
【０００５】
標準信号の消失の原因としては、ケーブルの劣化、ケーブルのコネクタの接続の不具合、メンテナンスの作業員が触れてはならないところに誤って触れてしまった場合などが上げられる。更に標準信号の消失の他にケーブルの劣化により標準信号のレベルが低下する場合もあり、この場合には本来の位相差を取り出せず、やはり出力周波数が乱れるという課題もある。
【０００６】
ところで例えば基地局における周波数基準信号については益々高精度性を要求されている。例えば本発明者は、１Ｈｚ以下の周波数分解能がある周波数シンセサイザの開発に取り組んでいるが、このような機器にたいしては、基準クロック信号に対しては極めて高い周波数安定度が要求され、従来のＰＬＬ回路では対応が困難な事情にある。
【０００７】
また特許文献１には、ＰＬＬ回路において、位相比較結果に基づいて周波数調整演算回路により位相差がゼロになるように制御値を出力すると共に、この制御値を定期的にメモリに書き込み、この書き込まれた制御値を中心として、予め求めておいた＋制御値と−制御値とに基づいて制御範囲の上限、下限を求め、こうして基準クロックの安定度が悪化しても同期クロックが正確に出力されるようにした技術が記載されている。この技術は本発明と同様にＰＬＬループの途中演算値をメモリに記憶しておき、この値を読み出すという手法を採用しているが、本発明とは、目的も、その手法の組み立て方も全く異なり、上述の課題を解決できるものではない。
【０００８】
【特許文献１】特開２００２−３５３８０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、このような事情の下になされたものであり、外部からの基準周波数信号に不具合が生じても周波数の変動を抑えることのできるＰＬＬ装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のＰＬＬ装置は、供給された制御電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
外部からの基準周波数信号の位相と電圧制御発振部からの周波数信号の位相との位相差を取り出し、この位相差に関するデータをディジタル値として求める位相差データ作成手段と、
この位相差に関するデータに基づいて制御電圧を生成するための制御電圧用信号を出力する出力手段と、
前記制御電圧用信号に基づいて制御電圧を電圧制御発振部に供給するアナログ回路と、
前記位相差に関するデータが記憶されている記憶部と、
外部からの基準周波数信号の信号レベルを監視するための監視手段と、
この監視手段にて監視された信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータを出力手段に供給し、監視手段にて監視された信号レベルが設定レベル設定範囲から外れているときには、前記記憶部に記憶されている位相差に関するデータを出力手段に供給する切り替え手段と、を備えたことを特徴とする。
【００１１】
この発明において、「位相差に関するデータ」とは、例えば従来からのＰＬＬ装置にて適用されている位相比較部により取り出された両者の位相差に相当するデータが相当するが、位相差そのものの他に位相差の変化分の場合も含まれる。本発明者は、後述の実施の形態において詳述するが、新しい方式のＰＬＬ装置を開発しており、この場合には、位相差データ作成手段は、電圧制御発振部からの周波数信号に基づいて、外部からの基準周波数信号をサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、前記ディジタル信号を直交変換部により直交変換処理して、前記周波数信号と標準信号との位相差に相当する位相のベクトルを複素表示したときの実数部分及び虚数部分を取り出す直交変換部と、この直交変換部にて得られた前記実数部分及び虚数部分の各時系列データに基づいてベクトルの角速度を演算する角速度演算部と、を備え、前記位相差に関するデータは、角速度演算部にて演算された前記位相差の変化分に対応するベクトルの角速度である。なお記憶部に記憶される、角速度演算部にて演算されたベクトルの角速度とは、角速度の演算値そのものに限らず、例えばこの演算値の積分値なども含まれる。
【００１２】
本発明のより具体的ない態様としては、前記信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータは、出力手段に供給されると共に記憶部に記憶され、こうして記憶部には最新の位相差に関するデータが蓄積され、前記信号レベルが設定レベル設定範囲から外れているときには記憶部に蓄積されたデータが出力部に供給されるようにすることができる。また前記記憶部に記憶されている位相差に関するデータとしては、予め外部で作成されたデータ、例えば装置を製造するときにオペレータが作成したデータであってもよい。
【００１３】
前記出力手段の例としては、前記位相差に関するデータに対応するデューティ比でパルス列を出力するパルス幅変調部を挙げることができる。
【発明の効果】
【００１４】
本発明は、外部からの基準周波数信号の信号レベルを監視し、その信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータを用いてＰＬＬ制御を行うが、前記信号レベルが設定範囲から外れているとき例えば上限値よりも高いかまたは下限値よりも低いときには、信号の供給が停止されたあるいは過入力(レベル以上)であるものと認識して記憶部に記憶されている位相差に関するデータ、例えば蓄積している最新のデータあるいは予め作成しておいたデータに切り替えてＰＬＬ制御を行うようにしているので、外部からの基準周波数信号に不具合が生じても周波数の変動を抑えることができる効果がある。
【発明を実施するための最良の形態】
【００１５】
本発明は従来のＰＬＬ装置にも適用できるが、この実施の形態では、本発明者が開発した新規な原理に基づいて動作するＰＬＬ装置に適用された例を示す。先ず図１を参照しながら本発明の動作原理について簡単に概略的な説明をしておく。この例では、外部からの標準信号、例えばセシウム周波数標準発振器、ルビジウム標準発振器などにより得られた標準信号である例えば１０ＭＨｚの正弦波信号に基づいて４０ＭＨｚの例えば矩形波である周波数信号を得ている。この周波数信号は矩形波に限らず正弦波信号であってもよい。本発明の動作原理は次の通りである。先ず電圧制御発振器例えば恒温槽付き水晶発振器（ＯＣＸＯ）１から４０ＭＨｚの矩形波である周波数信号によりＡ／Ｄ（アナログ／ディジタル）変換部１１により標準信号をサンプリングし、ディジタル信号を得る。
【００１６】
次ぎにこのディジタル信号を直交変換部２により直交変換処理し、標準信号と電圧制御発振部１からの周波数信号（以下クロック信号ともいう）との位相差を示す実数部分（実数軸成分（Ｉ））及び虚数部分（虚数軸成分（Ｑ））、即ち前記位相差に相当する位相のベクトルを複素表示したときの実数部分（Ｉ）及び虚数部分（Ｑ）を取り出す。そして角速度演算部３により前記ベクトルの角速度を演算（検出）し、電圧出力部４によりこの角速度に対応する制御電圧（直流電圧）を生成して、電圧制御発振部１はこの制御電圧に対応する周波数信号を出力する。従って前記標準信号と電圧制御発振部１の周波数信号との位相差が変化すると、前記ベクトルが回転するので、その回転を止めるように水晶発振器の出力周波数がコントロールされることになる。即ち、図１の回路はＰＬＬを構成しており、前記位相差がロックされると、標準信号が１０ＭＨｚに安定していれば、電圧制御発振部１の周波数信号も４０ＭＨｚに安定することになる。
【００１７】
そして通常は、角速度演算部３により演算されたベクトルの角速度（前記位相差の変化分）を電圧出力部４に出力するが、標準信号が消失したと判断したときには、スイッチ部３を切り替えて記憶部７内に記憶されているベクトルの角速度を電圧出力部４に出力する。
【００１８】
以下に本発明の実施の形態の詳細を説明する。図２において、点線で囲んだ２０にて示す部分は、コンピュータの内部に設けられており、後述のＰＷＭ信号を生成する部位まではソフトウエアにより実行される。直交変換部（キャリアリムーブ）２は、この例では標準信号１０及び電圧制御発振部１からの周波数信号が夫々が１０ＭＨｚ及び４０ＭＨｚであり、１：４の関係にあるので、Ａ／Ｄ変換部１１からのディジタル信号に順次＋１、＋１を掛け算することにより、前記実数部分（Ｉ）及び虚数部分（Ｑ）の組が取り出され、続いて順次−１、−１を掛け算することにより前記実数部分（Ｉ）及び虚数部分（Ｑ）の組が取り出され、この演算処理を繰り返すことで、標準信号１０及び電圧制御発振部１からの周波数信号の位相差を監視することができる。
【００１９】
この演算の様子を図３に示すと、標準信号１０に対するサンプリングのタイミングがθだけ遅れているとし、周波数の関係が１：４を維持している場合には、図３（ａ）に示すようにサンプリングのタイミングは○印で記載したようになる。従って初めの２つのサンプリング値に各々＋１を掛けた値の組は、図３（ｂ）に示すように、Ｉ軸（実数軸）から−θだけ位相がずれたベクトルの実数部分及び虚数部分となる。また次の２つのサンプリング値に各々−１を掛けた値の組についても、Ｉ軸（実数軸）から−θだけ位相がずれたベクトルの実数部分及び虚数部分となる。つまりこれらサンプリングの間に前記位相差がθで一定であれば、前記ベクトルは止まっていることになる。
【００２０】
直交変換部２は、この例では上述の演算を行うために、電圧制御発振部１からの周波数信号によりスイッチ２１を順次切り替えると共に、切り替えられた一方のラインにおいて掛け算部２２によりＡ／Ｄ変換部１１の出力に対して＋１と−１とを交互にかけ算することで前記実数部分を取得し、また切り替えられた他方のラインにおいて掛け算部２３によりＡ／Ｄ変換部１１の出力に対して＋１と−１とを交互に掛け算することで前記実数部分を取得するように構成されている。
【００２１】
直交変換部２の後段にはフィルタ２４が設けられている。このフィルタ２４は、高調波成分を除去する機能を有する。
【００２２】
フィルタ２４の後段には、前記ベクトルの実数部分であるＩ値とベクトルの虚数部分であるＱ値とについて夫々補正処理するための補正処理部５が設けられている。この補正処理部５は、前記Ｉ値及びＱ値を夫々ベクトルのスカラー量で割り算することにより、ベクトルの単位長さ当たりのＩ値及びＱ値を求める処理を行う。即ち、ベクトルに符号Ｖを割り当てると、補正処理部５は図４に示すように、Ｉ値とＱ値とを夫々２乗して加算し、その加算値の平方根を算出してベクトルＶのスカラー量｜Ｖ｜を求め、Ｉ値及びＱ値を｜Ｖ｜で割り算するように構成されている。
【００２３】
このようにＩ値及びＱ値を補正する理由は次の通りである。この実施の形態では、ベクトルＶがどれだけ回転したか（前記位相差がどれだけ変化したか）を算出するにあたり、図５に示すようにｎ番目のサンプリングにより求めたベクトルＶ（ｎ）と（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とを結ぶベクトルΔＶを含む因子により評価している。このため例えば標準信号の波形のゆらぎなどによりベクトルがいわば間延びしてΔＶがΔＶ｀になってしまうと、ΔＶとベクトルの回転量Δφとの対応関係が崩れてしまい、ベクトルの角速度の検出値の信頼性を損ねるおそれがある。そこで既述のように補正処理を行うことにより、各タイミングにおけるＩ値及びＱ値がベクトルの単位長さに対応する値として揃えられるので、ベクトルの間延びの影響を排除することができる。
【００２４】
更に図２に示すように前記補正処理部５の後段には、ベクトルの角速度を求めるための角速度演算部６が設けられている。この角速度演算部６は、ベクトルの角速度を求める機能を備えているので、結局前記位相差の変化分を検出する機能を備えていることになる。角速度演算部６について図６及び図７を参照して説明すると、図６に示すように、（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とｎ番目のサンプリングにより求めたベクトルＶ（ｎ）＝Ｖ（ｎ−１）＋ΔＶとのなす角度Δφは、定数をＫとすると、ベクトルの角速度（周波数）がサンプリング周波数よりも十分に小さければ、（４）式で近似できる。ただしΔφは、Ｖ（ｎ）の位相φ（ｎ）とＶ（ｎ−１）の位相φ（ｎ−１）との差であり、またimagは虚数部分、conj｛Ｖ（ｎ）｝はＶ（ｎ）の共役ベクトルである。
【００２５】
Δφ＝Ｋ・imag［ΔＶ・conj｛Ｖ（ｎ）｝］ ……（１）
ここでＩ値及びＱ値についてｎ番目のサンプリングに対応する値を夫々Ｉ（ｎ）及びＱ（ｎ）とすれば、ΔＶ及びconj｛Ｖ（ｎ）｝は複素表示すると夫々（２）式及び（３）式で表される。
【００２６】
ΔＶ＝ΔＩ＋ｊΔＱ ……（２）
conj｛Ｖ（ｎ）｝＝Ｉ（ｎ）−ｊＱ（ｎ） ……（３）
ただしΔＩはＩ（ｎ）−Ｉ（ｎ−１）であり、ΔＱはＱ（ｎ）−Ｑ（ｎ−１）である。（２）式及び（３）式を（１）式に代入して整理すると、Δφは（４）式で表されることになる。
【００２７】
Δφ＝ΔＱ・Ｉ（ｎ）−ΔＩ・Ｑ（ｎ） ……（４）
前記角速度演算部６は、この（７）式の演算を行ってΔφの近似値を求めるものであり、その構成は図７に示す通りである。角速度演算部６に入力されたＩ値がｎ番目のサンプリングに対応する値であるＩ（ｎ）であるとすると、レジスタ６１には、一つ前のタイミングである（ｎ−１）番目のサンプリングに対応するＩ（ｎ−１）が保持されており、これらが突き合わせ回路部６２で突き合わされてＩ（ｎ）とＩ（ｎ−１）との差分ΔＩが取り出され、Ｉ（ｎ）及びΔＩが演算部６５に入力される。またＱ値についてもレジスタ６３及び突き合わせ回路部６４により同様に処理されてＱ（ｎ）及びΔＱが演算部６５に入力される。そして演算部６５では、（４）式の演算を行ってΔφを求める。詳しくは演算部６５の演算結果はΔφとして評価したものである。
【００２８】
ここでベクトルＶ（ｎ−１）とＶ（ｎ）とが求まればこの間の角度Δφを求める手法あるいは評価する手法は種々の数学的手法を使うことができ、本発明は、上述の手法に限定されるものではない。
【００２９】
図２に戻って、前記角速度演算部６の後段には、角速度演算部６で演算された角速度を積分する積分回路部７１と、この積分回路部７１からの積分値を平滑化処理するためのラグリードフィルタ７２と、ラグリードフィルタ７２からの出力値に基づいてＰＷＭ制御されたパルス列を出力するＰＷＭ制御部７３と、がこの順に設けられている。なお図２のスイッチ部３などに関しては後述する。ＰＷＭ制御部７３は、ラグリードフィルタ７２からの出力値に基づいてデューティ比が制御されたパルス列を出力する機能を有するものであり、例えば１００ｍｓ毎に前記出力値に応じたデューティ比のパルス列を出力する。
【００３０】
ＰＷＭ制御部７３の後段には、アナログループフィルタ１２が設けられ、このアナログループフィルタ１２は、ＰＷＭ制御部７３からのパルス列を積分して直流電圧に平滑化し、水晶発振器１の制御端子に供給する役割を果たす。ＰＷＭ制御部７３及びアナログループフィルタ１２は、図１に対応させると電圧出力部４に相当する。
【００３１】
ここでＰＷＭ制御部７３及びアナログループフィルタ１２に関してより具体的に説明しておくと、図８に示すように例えばベクトルの角速度がゼロであれば（前記位相差に変化がなければ）、ラグリードフィルタ７２からの出力値に基づいてデューティ比５０％のパルス列が例えば１００ｍｓだけＰＷＭ制御部７３から出力される。このパルス列のレベルが４Ｖであるとすると、アナログループフィルタ１２の出力電圧つまり水晶発振器１の入力電圧は５０％に対応する＋２Ｖになる。そしてベクトルが回転すると、その角速度に応じたデューティ比のパルス列がＰＷＭ制御部７３から出力されることになる。ＰＷＭ制御部７３の入力値とアナログループフィルタ１２の出力値との関係は、例えば図９に示すことができる。図９において横軸は、ベクトルが回転した角度に対応する値である。
以上において、この実施の形態における直交変換部２から積分回路部７１に至るまでのブロックは、特許請求の範囲でいう「外部からの基準周波数信号の位相と電圧制御発振部からの周波数信号の位相との位相差を取り出し、この位相差に関するデータをディジタル値として求める位相差データ作成手段」に相当し、角速度演算部６にて演算された角速度つまり前記位相差の変化分は、「位相差に関するデータ」に相当する。なおこの位相差の変化分を積分して出力しているが、この積分値も位相差の変化分に相当するものであり、積分回路部７１の入出力側で用語を変える意味はないと思われる。
【００３２】
そして前記積分回路部７１とラグリードフィルタ７２との間には、スイッチ部３が設けられ、このスイッチ部３は、ラグリードフィルタ７２への入力信号が前記積分回路部７１とＣＰＵインターフェイス８１との間で切り替えるためのものである。ＣＰＵインターフェイス８１はＣＰＵ８３に接続され、ＣＰＵ８３により不揮発メモリ８４から読み出されたデータがＣＰＵインターフェイス８１を介してスイッチ部３に与えられる。
【００３３】
またこのスイッチ部３の切り替えを行うためのレベル監視部８２が設けられている。既述の補正処理部５では、図４に示すようにベクトルＶのスカラー量｜Ｖ｜が求められるが、スカラー量｜Ｖ｜に対応する（Ｉ２＋Ｑ２）の平方根は外部からの基準周波数信号である標準信号１０の振幅に対応している。そこでレベル監視部８２は、Ｉ２＋Ｑ２の値を監視し、この値が設定範囲内のときには所望の振幅である標準信号が送られているのでラグリードフィルタ７２の入力を前記積分回路部７１側に切り替えておき、Ｉ２＋Ｑ２の値が設定範囲から外れたときには標準信号の振幅異常が起きているかあるいは標準信号が消失したものと判断してラグリードフィルタ７２の入力を前記不揮発メモリ８４側に切り替える。図２では、スイッチ部３により切り替えが行われるように記載してあるが、ソフトウエアで処理しているので、実際にはデータの読み出しを切り替えている。またレベル監視部８２おけるレベル判断のしきい値は、設定範囲の下限値と上限値とからなり、下限値及び上限値は夫々例えば例えば−５ｄＢ及び＋５ｄＢに夫々設定されるが、このしきい値はシステムにより異常と判断されるレベルに応じて変わってくる。
【００３４】
ここで不揮発メモリ８４内のデータに関して述べると、スイッチ部３が積分回路部７１側に切り替わっているときには、積分回路部７１の積分値はラグリードフィルタ７２内のレジスタに取り込まれ、ラグリードフィルタ７２はこのレジスタ内のデータに基づいて処理を行う。またこのレジスタ内のデータは、ＣＰＵインターフェイス８１及びＣＰＵ８３を経由して不揮発メモリ８４に書き込まれる。不揮発メモリ８４に書き込まれるデータ数は例えば３バイト分であるが、この数は内部演算のビット数により変わってくる。そして不揮発メモリ８４においては順次古いデータが廃棄され、最新のデータが取り込まれる。
【００３５】
以上のようにこの実施の形態の構成をブロック化して説明したが、実際の演算あるいはデータ処理は、ソフトウエアにより実行される。
【００３６】
次に上述実施の形態の作用について述べる。電圧制御発振部１からの矩形波または正弦波である４０ＭＨｚの周波数信号が外部からの１０ＭＨｚの標準信号をサンプリングし、そのサンプリング値が直交変換部２に与えられる。直交変換部２では既述のように４０ＭＨｚのクロックによりスイッチ２１がＩ値側、Ｑ値側に交互に切り替えられるので、２０ＭＨｚのクロックによりＩ値とＱ値との組が取り出されることになる。このＩ値及びＱ値は、電圧制御発振部１からの４０ＭＨｚの周波数信号と１０ＭＨｚの標準信号との位相差θを持つベクトルを複素平面上であらわしたときの当該ベクトルＶの実数軸成分及び虚数軸成分に相当するものである。そしてこれらＩ値とＱ値とが夫々フィルタ２４にて高域成分除去の処理がなされ、次いで補正処理部５にて既述のようにＩ値とＱ値とで決まるベクトルＶの補正処理（図４、図５参照）がされる。そしてこのＩ値とＱ値との時系列データに基づいて、図７に示したように角速度演算部６にてベクトルＶの角速度Δφが求まる。この場合、Δφが十分に小さく、ｓｉｎΔφ＝Δφであるとして取り扱っているため、あるタイミングにおけるベクトルＶ（ｎ−１）と次のタイミング（このタイミングは２０ＭＨｚのクロックのタイミングである）におけるベクトルＶ（ｎ）とを結ぶベクトルΔＶの長さにより角速度Δφを評価している。
【００３７】
一方レベル監視部８２により既述のようにＩ２＋Ｑ２の値を評価値として標準信号の信号レベルを監視し、Ｉ２＋Ｑ２の値が設定範囲内であれば標準信号は正常に供給されているものとして、スイッチ部３が積分回路部７１側に切り替わっている。従って積分回路部７１にて積分された角速度Δφの積分値はラグリードフィルタ７２に出力されて平滑化処理され、その値に対応するデューティ比のパルス列がＰＷＭ制御部７３にて生成される。このパルス列がアナログループフィルタにより積分されて制御電圧である直流電圧が生成され、この直流電圧により電圧制御発振部１の出力周波数がコントロールされる。
【００３８】
今、外部からの標準信号が１０ＭＨｚで安定しているものとすると、電圧制御発振部１の出力周波数が４０ＭＨｚの場合には、図３（ａ）に示したように標準信号の１サイクル中の４つのサンプリングポイントは、夫々０度、９０度、１８０度、２７０度に対してθだけ位相がずれた位置にある。従ってこの場合には、標準信号と電圧制御発振部１の周波数信号とは、位相差がθで一定であり、前記ベクトルＶは図３（ｂ）に示したように停止している。ここで図面の記載を簡単化するためにθをゼロとして説明を進めると、前記位相差がゼロで一定であると、サンプリングのタイミングは図１０（ａ）に示すようになり、Ｉ値、Ｑ値の組は、（０、１）となり、ベクトルＶは実数軸に対して９０度の位置に停止している。従ってベクトルＶの角速度はゼロであるから、ＰＷＭ制御部７３からは、デューティ比５０％のパルス列が出力され、電圧制御発振部１には２Ｖの電圧が供給され、その出力周波数は４０ＭＨｚとなる。
【００３９】
ここで電圧制御発振器１の出力周波数が４０ＭＨｚよりも低くなったとすると図１１（ａ）に示すように、今まで０度、９０度、１８０度、２７０度であったサンプリングのタイミングが０度、Δφ、９０度＋２Δφ、１８０度＋３Δφ、２７０度＋４Δφとなり、ベクトルＶは図１１（ｂ）で示すように角速度Δφで右に回り始める。なお２０ＭＨｚのクロックのタイミングでベクトルが取り出されるので、角速度はΔφ／２５ｎｓであるが、便宜上Δφとして記載する。そしてこの角速度Δφに対応して前記デューティ比が大きくなり、電圧制御発振部１の入力電圧が増加し、その出力周波数が角速度Δφ、つまり位相差の変化分Δφに対応する量だけ増加し、こうして電圧制御発振部１の出力周波数が４０ＭＨｚにロックされることになる。
【００４０】
一方、標準信号がトラブルにより入力されなくなったとすると、Ｉ２＋Ｑ２の値が設定値から外れるのでつまり下限値よりも低くなるので、レベル監視部８２はスイッチ部３を不揮発メモリ８４側に切り替える。不揮発メモリ８４には既述のようにそれまでの最新データ、即ち角速度Δφの積分値の時系列データが書き込まれているので、この最新データを読み出し、ラグリードフィルタ７２に与えていく。
【００４１】
図１２には、標準信号の信号レベルの大きさと不揮発メモリ８４及びラグリードフィルタ７２のデータ処理とを対応させたフローを示してある。即ち、プログラムにより直前までの運転状態について、積分回路部７１の積分値を使用する通常モードと不揮発メモリ８４内のデータを使用する内部データ使用モードとのいずれで処理されているかを判断する（ステップＳ１）。例えば装置の立ち上げ時においては通常モードでスタートするように設定されている。このモードはフラグなどにより識別できる。そして通常モードで運転されていると判断されると、レベル監視部８２により標準信号のレベルが設定範囲内であるか否か判断され（ステップＳ２）、設定範囲内であれば通常モードとして認識し（ステップＳ３）、積分回路部７１からの積分値をつまりラグリードフィルタ７２内のレジスタに保持されたデータを不揮発メモリ８４に記憶する（ステップＳ４）と共にラグリードフィルタ７２にて処理する（ステップＳ５）。
【００４２】
またステップＳ２にて標準信号のレベルが設定範囲から外れていると判断されると、不揮発メモリ８４からデータを読み出し、読み出したデータをラグリードフィルタ７２に与える（ステップＳ７及びＳ９）。更にステップＳ１に戻ると、このときは内部データ使用モードであるからステップＳ１０に進み、レベル監視部８２により標準信号のレベルが設定範囲内か否か判断される。この場合、標準信号のレベルは下限値よりも小さいのでステップＳ７に進み、以下順次不揮発メモリからデータが読み出されていく。即ち、ラグリードフィルタ７２内のレジスタ内には常に最新のデータが保持されているので、積分回路部７１からの出力を停止することにより、それ以降はレジスタ内のデータをサイクリックに読み出すことで最新のデータが使用されることになる。
【００４３】
ここで標準信号の供給が復帰してそのレベルが設定範囲に入ると、ステップＳ１０からステップＳ３に進み、不揮発メモリ８４内のデータに代えて積分回路部７１の積分値がラグリードフィルタ７２に与えられる。以上のような一連の動作において、標準信号の信号レベルが設定範囲内から外れると、図示しない表示部には標準信号の消失あるいは異常対応する表示がなされ、標準信号の信号レベルが設定範囲内に戻ると、復帰に対応する表示がなされる。
【００４４】
上述の実施の形態によれば、外部からの基準周波数信号である標準信号と電圧制御発振部１からのクロックとの位相差の変化分に対応する最新データを記憶部である不揮発メモリ８４に取り込んでおき、標準信号の信号レベルが設定範囲から外れていると判断したときには、標準信号の供給が停止されたか標準信号に異常が起きたものと認識して角速度演算値（位相差の変化分）の積分値の出力を止め、変わりに記憶部に記憶されている最新データに切り替えてＰＬＬ制御を行うようにしているので、標準信号に不具合が生じても周波数の変動を抑えることができ、例えば移動体基地局や放送局の送信を安定して行うことができる。
【００４５】
また本発明では、スイッチ部３を例えばＣＰＵ８３側から強制的に切り替えることができるようにしてもよく、この場合には次の利点がある。積分回路部７１の出力値は、電圧制御発振部１であるＯＣＸＯの周波数の経時変化などにより変化する場合があるが、積分回路部７１の出力値を不揮発性メモリ８４に記憶しておけば、装置の電源が切られ、再起動したときに不揮発性メモリ８４からデータを読みだしてラグリードフィルタ７２内のレジスタに書き戻すことで、電源オフ時の状態に復帰させることができ、つまり最新調整状態から再起動することができ周波数誤差が低減できる。また外部からの標準信号が切断されている場合であっても電源オフ時の状態に復帰させることができる。
【００４６】
更に不揮発メモリ８４内のデータを変更することで電圧制御発振部１の発振周波数を変更することができるので、製造段階における単体周波数調整をデータの設定というソフト的な操作で行うことができる。
【００４７】
上述の例では、不揮発メモリ８４に積分回路部８１からの最新のデータを記憶していた。この手法はラグリードフィルタ７２内のレジスタ内のデータをそのまま使用できる利点があるが、本発明では、積分回路部８１からの時系列データに対応する適切なデータを予め作成しておいてこれを不揮発メモリ８４内に記憶しておき、このデータをラグリードフィルタ７２が読み出すようにしてもよい。あるいはラグリードフィルタ７２からの時系列データに対応する適切なデータを予め作成しておいてこれを不揮発メモリ８４内に記憶しておき、このデータを標準信号のレベルが設定範囲から外れたと判断したときに、ＰＷＭ制御部７３に入力されるデータをラグリードフィルタ７２からの出力に代えて不揮発メモリ８４からのデータを使用するようにしてもよい。
【００４８】
ここで上述実施の形態におけるＰＬＬ制御方式の利点についても述べておくと、この装置は、Ａ／Ｄ変換部１１にて圧制御発振部１からの周波数信号により外部からの標準信号をサンプリングし、そのサンプリング値を直交処理して既述のベクトルを得、そのベクトルを監視するようにしている。従って電圧制御発振部１からの周波数信号と標準信号との位相差をディジタル値で取り扱っているので、そのビット数を調整することで、位相差を高精度に一定化することができ、標準信号が高い周波数安定度を備えていれば、極めて高い周波数安定度を備えた所望の周波数の周波数信号を得ることができる。
【００４９】
図１２にＯＣＸＯの周波数安定度特性を示すと、ＯＣＸＯは短時間の安定度は良いが、時間が経過すると安定度が悪くなる傾向にある。これに対してＯＣＸＯを上述の実施の形態に組み込むことにより、図１３に示すように長期安定度が短期安定度のように良好になることが分かる。
【００５０】
また本発明は、標準信号の周波数と電圧制御発振部の出力周波数が１：４に限定されるものではない。この比率は任意であるが、電圧制御発振部の出力周波数は標準信号の周波数の２倍以上であることが必要である。両者の周波数が１：４以外の場合でも標準化定理に基づいて周波数を選択することによりＩ値及びＱ値を求めることができる。
【００５１】
本発明は、従来のＰＬＬ装置にも適用することができる。例えば図１５に示すＰＬＬ回路において位相比較器１０４の後段のチャージポンプ１０５に相当する処理をディジタル処理で行うようにし、ディジタル処理部内に位相比較器１０４の位相比較値に相当するディジタル値の最新データを記憶部に記憶しておく。そして例えば外部クロック（標準信号）の信号レベルを監視し、そのレベルが小さくなったときには先の実施の形態と同様に、記憶部内のデータを用い、そのデータに対応する制御電圧を電圧制御発振部１０２に供給するようにすることができる。この場合、特許請求の範囲の「位相差に関するデータ」とは、位相差に相当するデータということになる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係るＰＬＬ装置の概略を示すブロック図である。
【図２】本発明に係るＰＬＬ装置の実施の形態の全体構成を示すブロック図である。
【図３】外部の基準周波数信号と電圧制御発振部の周波数信号との位相差と、この位相差を持ったベクトルとの関係を示す説明図である。
【図４】上記の実施の形態に用いられる補正処理部示す構成図である。
【図５】ベクトルが間延びしたときに検出誤差が生じる様子を示す説明図である。
【図６】相前後するタイミングでサンプリングしたベクトルの位相差（角速度）を示す説明図である。
【図７】上記の実施の形態に用いられる角速度演算部を示す構成図である。
【図８】ＰＷＭ制御部の出力とＯＣＸＯの入力電圧との関係を示す説明図である。
【図９】ＰＷＭの入力値とＯＣＸＯの入力電圧との関係を示す特性図である。
【図１０】外部の基準周波数信号と電圧制御発振部の周波数信号との位相差に変化がないときのサンプリングの様子とベクトルとを示す説明図である。
【図１１】外部の基準周波数信号と電圧制御発振部の周波数信号との位相差に変化があるときのサンプリングの様子とベクトルとを示す説明図である。
【図１２】外部の基準周波数信号が正常な場合及び消失した場合における夫々のＰＬＬ装置の動作を示すフロー図である。
【図１３】本発明を実施しない場合のＯＣＸＯの周波数安定度特性を示す特性図である。
【図１４】本発明を実施した場合のＯＣＸＯの周波数安定度特性を示す特性図である。
【図１５】従来のＰＬＬ装置を示すブロック図である。
【符号の説明】
【００５３】
１ 電圧制御部（例ではＯＣＸＯ）
１１ Ａ／Ｄ変換部
１２ アナログループフィルタ
２ 直交変換部
２４ フィルタ
５ 補正処理部
６ 角速度演算部
７１ 積分回路部
７２ フィルタ
７３ ＰＷＭ制御部
８１ 記憶部
８２ レベル監視部
【技術分野】
【０００１】
本発明は、外部からの基準周波数信号に電圧制御発振部からの周波数信号を同期させて出力するＰＬＬ（Phase Locked Loop）装置に関する。
【背景技術】
【０００２】
移動体通信や地上デジタル放送などの基地局では、周波数基準信号に対して高い周波数安定度が要求されている。一方標準信号は、セシウム周波数標準発振器、ルビジウム標準発振器などにより得られるが、これらの標準信号は一般に高価であることから、各基地局では標準信号を分配して使用している。分配された標準信号は例えばＰＬＬ回路の位相比較のリファレンス信号として使用され、このＰＬＬ回路から例えば必要とされる周波数の基準クロック信号などの基準信号が得られる。
【０００３】
ＰＬＬ回路は、一般に図１４に示すように標準信号１０１と、電圧制御発振器（Voltage Controlled Oscillator）１０２の出力信号を分周回路１０３で分周した信号とを位相比較器１０４で比較し、その位相差に応じた信号をチャージポンプ１０５から得て、その出力をループフィルタ１０６を介して電圧制御発振器１０２に供給し、こうしてＰＬＬ制御を行って精度の高い信号生成を行っている。
【０００４】
ところで外部から導入する標準信号（外部の基準周波数信号）が消失すると出力周波数がジャンプし、ＰＬＬ回路が放送局の送信装置に使用されている場合には、例えその消失が瞬間的なものであったとしても、配信画像に対して電圧制御発振器を標準信号に同期させている場合には電圧制御が自走することになり、電圧制御の周波数安定性はそれ程高くないことから、放送に不具合が生じてしまう。
【０００５】
標準信号の消失の原因としては、ケーブルの劣化、ケーブルのコネクタの接続の不具合、メンテナンスの作業員が触れてはならないところに誤って触れてしまった場合などが上げられる。更に標準信号の消失の他にケーブルの劣化により標準信号のレベルが低下する場合もあり、この場合には本来の位相差を取り出せず、やはり出力周波数が乱れるという課題もある。
【０００６】
ところで例えば基地局における周波数基準信号については益々高精度性を要求されている。例えば本発明者は、１Ｈｚ以下の周波数分解能がある周波数シンセサイザの開発に取り組んでいるが、このような機器にたいしては、基準クロック信号に対しては極めて高い周波数安定度が要求され、従来のＰＬＬ回路では対応が困難な事情にある。
【０００７】
また特許文献１には、ＰＬＬ回路において、位相比較結果に基づいて周波数調整演算回路により位相差がゼロになるように制御値を出力すると共に、この制御値を定期的にメモリに書き込み、この書き込まれた制御値を中心として、予め求めておいた＋制御値と−制御値とに基づいて制御範囲の上限、下限を求め、こうして基準クロックの安定度が悪化しても同期クロックが正確に出力されるようにした技術が記載されている。この技術は本発明と同様にＰＬＬループの途中演算値をメモリに記憶しておき、この値を読み出すという手法を採用しているが、本発明とは、目的も、その手法の組み立て方も全く異なり、上述の課題を解決できるものではない。
【０００８】
【特許文献１】特開２００２−３５３８０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、このような事情の下になされたものであり、外部からの基準周波数信号に不具合が生じても周波数の変動を抑えることのできるＰＬＬ装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のＰＬＬ装置は、供給された制御電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
外部からの基準周波数信号の位相と電圧制御発振部からの周波数信号の位相との位相差を取り出し、この位相差に関するデータをディジタル値として求める位相差データ作成手段と、
この位相差に関するデータに基づいて制御電圧を生成するための制御電圧用信号を出力する出力手段と、
前記制御電圧用信号に基づいて制御電圧を電圧制御発振部に供給するアナログ回路と、
前記位相差に関するデータが記憶されている記憶部と、
外部からの基準周波数信号の信号レベルを監視するための監視手段と、
この監視手段にて監視された信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータを出力手段に供給し、監視手段にて監視された信号レベルが設定レベル設定範囲から外れているときには、前記記憶部に記憶されている位相差に関するデータを出力手段に供給する切り替え手段と、を備えたことを特徴とする。
【００１１】
この発明において、「位相差に関するデータ」とは、例えば従来からのＰＬＬ装置にて適用されている位相比較部により取り出された両者の位相差に相当するデータが相当するが、位相差そのものの他に位相差の変化分の場合も含まれる。本発明者は、後述の実施の形態において詳述するが、新しい方式のＰＬＬ装置を開発しており、この場合には、位相差データ作成手段は、電圧制御発振部からの周波数信号に基づいて、外部からの基準周波数信号をサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、前記ディジタル信号を直交変換部により直交変換処理して、前記周波数信号と標準信号との位相差に相当する位相のベクトルを複素表示したときの実数部分及び虚数部分を取り出す直交変換部と、この直交変換部にて得られた前記実数部分及び虚数部分の各時系列データに基づいてベクトルの角速度を演算する角速度演算部と、を備え、前記位相差に関するデータは、角速度演算部にて演算された前記位相差の変化分に対応するベクトルの角速度である。なお記憶部に記憶される、角速度演算部にて演算されたベクトルの角速度とは、角速度の演算値そのものに限らず、例えばこの演算値の積分値なども含まれる。
【００１２】
本発明のより具体的ない態様としては、前記信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータは、出力手段に供給されると共に記憶部に記憶され、こうして記憶部には最新の位相差に関するデータが蓄積され、前記信号レベルが設定レベル設定範囲から外れているときには記憶部に蓄積されたデータが出力部に供給されるようにすることができる。また前記記憶部に記憶されている位相差に関するデータとしては、予め外部で作成されたデータ、例えば装置を製造するときにオペレータが作成したデータであってもよい。
【００１３】
前記出力手段の例としては、前記位相差に関するデータに対応するデューティ比でパルス列を出力するパルス幅変調部を挙げることができる。
【発明の効果】
【００１４】
本発明は、外部からの基準周波数信号の信号レベルを監視し、その信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータを用いてＰＬＬ制御を行うが、前記信号レベルが設定範囲から外れているとき例えば上限値よりも高いかまたは下限値よりも低いときには、信号の供給が停止されたあるいは過入力(レベル以上)であるものと認識して記憶部に記憶されている位相差に関するデータ、例えば蓄積している最新のデータあるいは予め作成しておいたデータに切り替えてＰＬＬ制御を行うようにしているので、外部からの基準周波数信号に不具合が生じても周波数の変動を抑えることができる効果がある。
【発明を実施するための最良の形態】
【００１５】
本発明は従来のＰＬＬ装置にも適用できるが、この実施の形態では、本発明者が開発した新規な原理に基づいて動作するＰＬＬ装置に適用された例を示す。先ず図１を参照しながら本発明の動作原理について簡単に概略的な説明をしておく。この例では、外部からの標準信号、例えばセシウム周波数標準発振器、ルビジウム標準発振器などにより得られた標準信号である例えば１０ＭＨｚの正弦波信号に基づいて４０ＭＨｚの例えば矩形波である周波数信号を得ている。この周波数信号は矩形波に限らず正弦波信号であってもよい。本発明の動作原理は次の通りである。先ず電圧制御発振器例えば恒温槽付き水晶発振器（ＯＣＸＯ）１から４０ＭＨｚの矩形波である周波数信号によりＡ／Ｄ（アナログ／ディジタル）変換部１１により標準信号をサンプリングし、ディジタル信号を得る。
【００１６】
次ぎにこのディジタル信号を直交変換部２により直交変換処理し、標準信号と電圧制御発振部１からの周波数信号（以下クロック信号ともいう）との位相差を示す実数部分（実数軸成分（Ｉ））及び虚数部分（虚数軸成分（Ｑ））、即ち前記位相差に相当する位相のベクトルを複素表示したときの実数部分（Ｉ）及び虚数部分（Ｑ）を取り出す。そして角速度演算部３により前記ベクトルの角速度を演算（検出）し、電圧出力部４によりこの角速度に対応する制御電圧（直流電圧）を生成して、電圧制御発振部１はこの制御電圧に対応する周波数信号を出力する。従って前記標準信号と電圧制御発振部１の周波数信号との位相差が変化すると、前記ベクトルが回転するので、その回転を止めるように水晶発振器の出力周波数がコントロールされることになる。即ち、図１の回路はＰＬＬを構成しており、前記位相差がロックされると、標準信号が１０ＭＨｚに安定していれば、電圧制御発振部１の周波数信号も４０ＭＨｚに安定することになる。
【００１７】
そして通常は、角速度演算部３により演算されたベクトルの角速度（前記位相差の変化分）を電圧出力部４に出力するが、標準信号が消失したと判断したときには、スイッチ部３を切り替えて記憶部７内に記憶されているベクトルの角速度を電圧出力部４に出力する。
【００１８】
以下に本発明の実施の形態の詳細を説明する。図２において、点線で囲んだ２０にて示す部分は、コンピュータの内部に設けられており、後述のＰＷＭ信号を生成する部位まではソフトウエアにより実行される。直交変換部（キャリアリムーブ）２は、この例では標準信号１０及び電圧制御発振部１からの周波数信号が夫々が１０ＭＨｚ及び４０ＭＨｚであり、１：４の関係にあるので、Ａ／Ｄ変換部１１からのディジタル信号に順次＋１、＋１を掛け算することにより、前記実数部分（Ｉ）及び虚数部分（Ｑ）の組が取り出され、続いて順次−１、−１を掛け算することにより前記実数部分（Ｉ）及び虚数部分（Ｑ）の組が取り出され、この演算処理を繰り返すことで、標準信号１０及び電圧制御発振部１からの周波数信号の位相差を監視することができる。
【００１９】
この演算の様子を図３に示すと、標準信号１０に対するサンプリングのタイミングがθだけ遅れているとし、周波数の関係が１：４を維持している場合には、図３（ａ）に示すようにサンプリングのタイミングは○印で記載したようになる。従って初めの２つのサンプリング値に各々＋１を掛けた値の組は、図３（ｂ）に示すように、Ｉ軸（実数軸）から−θだけ位相がずれたベクトルの実数部分及び虚数部分となる。また次の２つのサンプリング値に各々−１を掛けた値の組についても、Ｉ軸（実数軸）から−θだけ位相がずれたベクトルの実数部分及び虚数部分となる。つまりこれらサンプリングの間に前記位相差がθで一定であれば、前記ベクトルは止まっていることになる。
【００２０】
直交変換部２は、この例では上述の演算を行うために、電圧制御発振部１からの周波数信号によりスイッチ２１を順次切り替えると共に、切り替えられた一方のラインにおいて掛け算部２２によりＡ／Ｄ変換部１１の出力に対して＋１と−１とを交互にかけ算することで前記実数部分を取得し、また切り替えられた他方のラインにおいて掛け算部２３によりＡ／Ｄ変換部１１の出力に対して＋１と−１とを交互に掛け算することで前記実数部分を取得するように構成されている。
【００２１】
直交変換部２の後段にはフィルタ２４が設けられている。このフィルタ２４は、高調波成分を除去する機能を有する。
【００２２】
フィルタ２４の後段には、前記ベクトルの実数部分であるＩ値とベクトルの虚数部分であるＱ値とについて夫々補正処理するための補正処理部５が設けられている。この補正処理部５は、前記Ｉ値及びＱ値を夫々ベクトルのスカラー量で割り算することにより、ベクトルの単位長さ当たりのＩ値及びＱ値を求める処理を行う。即ち、ベクトルに符号Ｖを割り当てると、補正処理部５は図４に示すように、Ｉ値とＱ値とを夫々２乗して加算し、その加算値の平方根を算出してベクトルＶのスカラー量｜Ｖ｜を求め、Ｉ値及びＱ値を｜Ｖ｜で割り算するように構成されている。
【００２３】
このようにＩ値及びＱ値を補正する理由は次の通りである。この実施の形態では、ベクトルＶがどれだけ回転したか（前記位相差がどれだけ変化したか）を算出するにあたり、図５に示すようにｎ番目のサンプリングにより求めたベクトルＶ（ｎ）と（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とを結ぶベクトルΔＶを含む因子により評価している。このため例えば標準信号の波形のゆらぎなどによりベクトルがいわば間延びしてΔＶがΔＶ｀になってしまうと、ΔＶとベクトルの回転量Δφとの対応関係が崩れてしまい、ベクトルの角速度の検出値の信頼性を損ねるおそれがある。そこで既述のように補正処理を行うことにより、各タイミングにおけるＩ値及びＱ値がベクトルの単位長さに対応する値として揃えられるので、ベクトルの間延びの影響を排除することができる。
【００２４】
更に図２に示すように前記補正処理部５の後段には、ベクトルの角速度を求めるための角速度演算部６が設けられている。この角速度演算部６は、ベクトルの角速度を求める機能を備えているので、結局前記位相差の変化分を検出する機能を備えていることになる。角速度演算部６について図６及び図７を参照して説明すると、図６に示すように、（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とｎ番目のサンプリングにより求めたベクトルＶ（ｎ）＝Ｖ（ｎ−１）＋ΔＶとのなす角度Δφは、定数をＫとすると、ベクトルの角速度（周波数）がサンプリング周波数よりも十分に小さければ、（４）式で近似できる。ただしΔφは、Ｖ（ｎ）の位相φ（ｎ）とＶ（ｎ−１）の位相φ（ｎ−１）との差であり、またimagは虚数部分、conj｛Ｖ（ｎ）｝はＶ（ｎ）の共役ベクトルである。
【００２５】
Δφ＝Ｋ・imag［ΔＶ・conj｛Ｖ（ｎ）｝］ ……（１）
ここでＩ値及びＱ値についてｎ番目のサンプリングに対応する値を夫々Ｉ（ｎ）及びＱ（ｎ）とすれば、ΔＶ及びconj｛Ｖ（ｎ）｝は複素表示すると夫々（２）式及び（３）式で表される。
【００２６】
ΔＶ＝ΔＩ＋ｊΔＱ ……（２）
conj｛Ｖ（ｎ）｝＝Ｉ（ｎ）−ｊＱ（ｎ） ……（３）
ただしΔＩはＩ（ｎ）−Ｉ（ｎ−１）であり、ΔＱはＱ（ｎ）−Ｑ（ｎ−１）である。（２）式及び（３）式を（１）式に代入して整理すると、Δφは（４）式で表されることになる。
【００２７】
Δφ＝ΔＱ・Ｉ（ｎ）−ΔＩ・Ｑ（ｎ） ……（４）
前記角速度演算部６は、この（７）式の演算を行ってΔφの近似値を求めるものであり、その構成は図７に示す通りである。角速度演算部６に入力されたＩ値がｎ番目のサンプリングに対応する値であるＩ（ｎ）であるとすると、レジスタ６１には、一つ前のタイミングである（ｎ−１）番目のサンプリングに対応するＩ（ｎ−１）が保持されており、これらが突き合わせ回路部６２で突き合わされてＩ（ｎ）とＩ（ｎ−１）との差分ΔＩが取り出され、Ｉ（ｎ）及びΔＩが演算部６５に入力される。またＱ値についてもレジスタ６３及び突き合わせ回路部６４により同様に処理されてＱ（ｎ）及びΔＱが演算部６５に入力される。そして演算部６５では、（４）式の演算を行ってΔφを求める。詳しくは演算部６５の演算結果はΔφとして評価したものである。
【００２８】
ここでベクトルＶ（ｎ−１）とＶ（ｎ）とが求まればこの間の角度Δφを求める手法あるいは評価する手法は種々の数学的手法を使うことができ、本発明は、上述の手法に限定されるものではない。
【００２９】
図２に戻って、前記角速度演算部６の後段には、角速度演算部６で演算された角速度を積分する積分回路部７１と、この積分回路部７１からの積分値を平滑化処理するためのラグリードフィルタ７２と、ラグリードフィルタ７２からの出力値に基づいてＰＷＭ制御されたパルス列を出力するＰＷＭ制御部７３と、がこの順に設けられている。なお図２のスイッチ部３などに関しては後述する。ＰＷＭ制御部７３は、ラグリードフィルタ７２からの出力値に基づいてデューティ比が制御されたパルス列を出力する機能を有するものであり、例えば１００ｍｓ毎に前記出力値に応じたデューティ比のパルス列を出力する。
【００３０】
ＰＷＭ制御部７３の後段には、アナログループフィルタ１２が設けられ、このアナログループフィルタ１２は、ＰＷＭ制御部７３からのパルス列を積分して直流電圧に平滑化し、水晶発振器１の制御端子に供給する役割を果たす。ＰＷＭ制御部７３及びアナログループフィルタ１２は、図１に対応させると電圧出力部４に相当する。
【００３１】
ここでＰＷＭ制御部７３及びアナログループフィルタ１２に関してより具体的に説明しておくと、図８に示すように例えばベクトルの角速度がゼロであれば（前記位相差に変化がなければ）、ラグリードフィルタ７２からの出力値に基づいてデューティ比５０％のパルス列が例えば１００ｍｓだけＰＷＭ制御部７３から出力される。このパルス列のレベルが４Ｖであるとすると、アナログループフィルタ１２の出力電圧つまり水晶発振器１の入力電圧は５０％に対応する＋２Ｖになる。そしてベクトルが回転すると、その角速度に応じたデューティ比のパルス列がＰＷＭ制御部７３から出力されることになる。ＰＷＭ制御部７３の入力値とアナログループフィルタ１２の出力値との関係は、例えば図９に示すことができる。図９において横軸は、ベクトルが回転した角度に対応する値である。
以上において、この実施の形態における直交変換部２から積分回路部７１に至るまでのブロックは、特許請求の範囲でいう「外部からの基準周波数信号の位相と電圧制御発振部からの周波数信号の位相との位相差を取り出し、この位相差に関するデータをディジタル値として求める位相差データ作成手段」に相当し、角速度演算部６にて演算された角速度つまり前記位相差の変化分は、「位相差に関するデータ」に相当する。なおこの位相差の変化分を積分して出力しているが、この積分値も位相差の変化分に相当するものであり、積分回路部７１の入出力側で用語を変える意味はないと思われる。
【００３２】
そして前記積分回路部７１とラグリードフィルタ７２との間には、スイッチ部３が設けられ、このスイッチ部３は、ラグリードフィルタ７２への入力信号が前記積分回路部７１とＣＰＵインターフェイス８１との間で切り替えるためのものである。ＣＰＵインターフェイス８１はＣＰＵ８３に接続され、ＣＰＵ８３により不揮発メモリ８４から読み出されたデータがＣＰＵインターフェイス８１を介してスイッチ部３に与えられる。
【００３３】
またこのスイッチ部３の切り替えを行うためのレベル監視部８２が設けられている。既述の補正処理部５では、図４に示すようにベクトルＶのスカラー量｜Ｖ｜が求められるが、スカラー量｜Ｖ｜に対応する（Ｉ２＋Ｑ２）の平方根は外部からの基準周波数信号である標準信号１０の振幅に対応している。そこでレベル監視部８２は、Ｉ２＋Ｑ２の値を監視し、この値が設定範囲内のときには所望の振幅である標準信号が送られているのでラグリードフィルタ７２の入力を前記積分回路部７１側に切り替えておき、Ｉ２＋Ｑ２の値が設定範囲から外れたときには標準信号の振幅異常が起きているかあるいは標準信号が消失したものと判断してラグリードフィルタ７２の入力を前記不揮発メモリ８４側に切り替える。図２では、スイッチ部３により切り替えが行われるように記載してあるが、ソフトウエアで処理しているので、実際にはデータの読み出しを切り替えている。またレベル監視部８２おけるレベル判断のしきい値は、設定範囲の下限値と上限値とからなり、下限値及び上限値は夫々例えば例えば−５ｄＢ及び＋５ｄＢに夫々設定されるが、このしきい値はシステムにより異常と判断されるレベルに応じて変わってくる。
【００３４】
ここで不揮発メモリ８４内のデータに関して述べると、スイッチ部３が積分回路部７１側に切り替わっているときには、積分回路部７１の積分値はラグリードフィルタ７２内のレジスタに取り込まれ、ラグリードフィルタ７２はこのレジスタ内のデータに基づいて処理を行う。またこのレジスタ内のデータは、ＣＰＵインターフェイス８１及びＣＰＵ８３を経由して不揮発メモリ８４に書き込まれる。不揮発メモリ８４に書き込まれるデータ数は例えば３バイト分であるが、この数は内部演算のビット数により変わってくる。そして不揮発メモリ８４においては順次古いデータが廃棄され、最新のデータが取り込まれる。
【００３５】
以上のようにこの実施の形態の構成をブロック化して説明したが、実際の演算あるいはデータ処理は、ソフトウエアにより実行される。
【００３６】
次に上述実施の形態の作用について述べる。電圧制御発振部１からの矩形波または正弦波である４０ＭＨｚの周波数信号が外部からの１０ＭＨｚの標準信号をサンプリングし、そのサンプリング値が直交変換部２に与えられる。直交変換部２では既述のように４０ＭＨｚのクロックによりスイッチ２１がＩ値側、Ｑ値側に交互に切り替えられるので、２０ＭＨｚのクロックによりＩ値とＱ値との組が取り出されることになる。このＩ値及びＱ値は、電圧制御発振部１からの４０ＭＨｚの周波数信号と１０ＭＨｚの標準信号との位相差θを持つベクトルを複素平面上であらわしたときの当該ベクトルＶの実数軸成分及び虚数軸成分に相当するものである。そしてこれらＩ値とＱ値とが夫々フィルタ２４にて高域成分除去の処理がなされ、次いで補正処理部５にて既述のようにＩ値とＱ値とで決まるベクトルＶの補正処理（図４、図５参照）がされる。そしてこのＩ値とＱ値との時系列データに基づいて、図７に示したように角速度演算部６にてベクトルＶの角速度Δφが求まる。この場合、Δφが十分に小さく、ｓｉｎΔφ＝Δφであるとして取り扱っているため、あるタイミングにおけるベクトルＶ（ｎ−１）と次のタイミング（このタイミングは２０ＭＨｚのクロックのタイミングである）におけるベクトルＶ（ｎ）とを結ぶベクトルΔＶの長さにより角速度Δφを評価している。
【００３７】
一方レベル監視部８２により既述のようにＩ２＋Ｑ２の値を評価値として標準信号の信号レベルを監視し、Ｉ２＋Ｑ２の値が設定範囲内であれば標準信号は正常に供給されているものとして、スイッチ部３が積分回路部７１側に切り替わっている。従って積分回路部７１にて積分された角速度Δφの積分値はラグリードフィルタ７２に出力されて平滑化処理され、その値に対応するデューティ比のパルス列がＰＷＭ制御部７３にて生成される。このパルス列がアナログループフィルタにより積分されて制御電圧である直流電圧が生成され、この直流電圧により電圧制御発振部１の出力周波数がコントロールされる。
【００３８】
今、外部からの標準信号が１０ＭＨｚで安定しているものとすると、電圧制御発振部１の出力周波数が４０ＭＨｚの場合には、図３（ａ）に示したように標準信号の１サイクル中の４つのサンプリングポイントは、夫々０度、９０度、１８０度、２７０度に対してθだけ位相がずれた位置にある。従ってこの場合には、標準信号と電圧制御発振部１の周波数信号とは、位相差がθで一定であり、前記ベクトルＶは図３（ｂ）に示したように停止している。ここで図面の記載を簡単化するためにθをゼロとして説明を進めると、前記位相差がゼロで一定であると、サンプリングのタイミングは図１０（ａ）に示すようになり、Ｉ値、Ｑ値の組は、（０、１）となり、ベクトルＶは実数軸に対して９０度の位置に停止している。従ってベクトルＶの角速度はゼロであるから、ＰＷＭ制御部７３からは、デューティ比５０％のパルス列が出力され、電圧制御発振部１には２Ｖの電圧が供給され、その出力周波数は４０ＭＨｚとなる。
【００３９】
ここで電圧制御発振器１の出力周波数が４０ＭＨｚよりも低くなったとすると図１１（ａ）に示すように、今まで０度、９０度、１８０度、２７０度であったサンプリングのタイミングが０度、Δφ、９０度＋２Δφ、１８０度＋３Δφ、２７０度＋４Δφとなり、ベクトルＶは図１１（ｂ）で示すように角速度Δφで右に回り始める。なお２０ＭＨｚのクロックのタイミングでベクトルが取り出されるので、角速度はΔφ／２５ｎｓであるが、便宜上Δφとして記載する。そしてこの角速度Δφに対応して前記デューティ比が大きくなり、電圧制御発振部１の入力電圧が増加し、その出力周波数が角速度Δφ、つまり位相差の変化分Δφに対応する量だけ増加し、こうして電圧制御発振部１の出力周波数が４０ＭＨｚにロックされることになる。
【００４０】
一方、標準信号がトラブルにより入力されなくなったとすると、Ｉ２＋Ｑ２の値が設定値から外れるのでつまり下限値よりも低くなるので、レベル監視部８２はスイッチ部３を不揮発メモリ８４側に切り替える。不揮発メモリ８４には既述のようにそれまでの最新データ、即ち角速度Δφの積分値の時系列データが書き込まれているので、この最新データを読み出し、ラグリードフィルタ７２に与えていく。
【００４１】
図１２には、標準信号の信号レベルの大きさと不揮発メモリ８４及びラグリードフィルタ７２のデータ処理とを対応させたフローを示してある。即ち、プログラムにより直前までの運転状態について、積分回路部７１の積分値を使用する通常モードと不揮発メモリ８４内のデータを使用する内部データ使用モードとのいずれで処理されているかを判断する（ステップＳ１）。例えば装置の立ち上げ時においては通常モードでスタートするように設定されている。このモードはフラグなどにより識別できる。そして通常モードで運転されていると判断されると、レベル監視部８２により標準信号のレベルが設定範囲内であるか否か判断され（ステップＳ２）、設定範囲内であれば通常モードとして認識し（ステップＳ３）、積分回路部７１からの積分値をつまりラグリードフィルタ７２内のレジスタに保持されたデータを不揮発メモリ８４に記憶する（ステップＳ４）と共にラグリードフィルタ７２にて処理する（ステップＳ５）。
【００４２】
またステップＳ２にて標準信号のレベルが設定範囲から外れていると判断されると、不揮発メモリ８４からデータを読み出し、読み出したデータをラグリードフィルタ７２に与える（ステップＳ７及びＳ９）。更にステップＳ１に戻ると、このときは内部データ使用モードであるからステップＳ１０に進み、レベル監視部８２により標準信号のレベルが設定範囲内か否か判断される。この場合、標準信号のレベルは下限値よりも小さいのでステップＳ７に進み、以下順次不揮発メモリからデータが読み出されていく。即ち、ラグリードフィルタ７２内のレジスタ内には常に最新のデータが保持されているので、積分回路部７１からの出力を停止することにより、それ以降はレジスタ内のデータをサイクリックに読み出すことで最新のデータが使用されることになる。
【００４３】
ここで標準信号の供給が復帰してそのレベルが設定範囲に入ると、ステップＳ１０からステップＳ３に進み、不揮発メモリ８４内のデータに代えて積分回路部７１の積分値がラグリードフィルタ７２に与えられる。以上のような一連の動作において、標準信号の信号レベルが設定範囲内から外れると、図示しない表示部には標準信号の消失あるいは異常対応する表示がなされ、標準信号の信号レベルが設定範囲内に戻ると、復帰に対応する表示がなされる。
【００４４】
上述の実施の形態によれば、外部からの基準周波数信号である標準信号と電圧制御発振部１からのクロックとの位相差の変化分に対応する最新データを記憶部である不揮発メモリ８４に取り込んでおき、標準信号の信号レベルが設定範囲から外れていると判断したときには、標準信号の供給が停止されたか標準信号に異常が起きたものと認識して角速度演算値（位相差の変化分）の積分値の出力を止め、変わりに記憶部に記憶されている最新データに切り替えてＰＬＬ制御を行うようにしているので、標準信号に不具合が生じても周波数の変動を抑えることができ、例えば移動体基地局や放送局の送信を安定して行うことができる。
【００４５】
また本発明では、スイッチ部３を例えばＣＰＵ８３側から強制的に切り替えることができるようにしてもよく、この場合には次の利点がある。積分回路部７１の出力値は、電圧制御発振部１であるＯＣＸＯの周波数の経時変化などにより変化する場合があるが、積分回路部７１の出力値を不揮発性メモリ８４に記憶しておけば、装置の電源が切られ、再起動したときに不揮発性メモリ８４からデータを読みだしてラグリードフィルタ７２内のレジスタに書き戻すことで、電源オフ時の状態に復帰させることができ、つまり最新調整状態から再起動することができ周波数誤差が低減できる。また外部からの標準信号が切断されている場合であっても電源オフ時の状態に復帰させることができる。
【００４６】
更に不揮発メモリ８４内のデータを変更することで電圧制御発振部１の発振周波数を変更することができるので、製造段階における単体周波数調整をデータの設定というソフト的な操作で行うことができる。
【００４７】
上述の例では、不揮発メモリ８４に積分回路部８１からの最新のデータを記憶していた。この手法はラグリードフィルタ７２内のレジスタ内のデータをそのまま使用できる利点があるが、本発明では、積分回路部８１からの時系列データに対応する適切なデータを予め作成しておいてこれを不揮発メモリ８４内に記憶しておき、このデータをラグリードフィルタ７２が読み出すようにしてもよい。あるいはラグリードフィルタ７２からの時系列データに対応する適切なデータを予め作成しておいてこれを不揮発メモリ８４内に記憶しておき、このデータを標準信号のレベルが設定範囲から外れたと判断したときに、ＰＷＭ制御部７３に入力されるデータをラグリードフィルタ７２からの出力に代えて不揮発メモリ８４からのデータを使用するようにしてもよい。
【００４８】
ここで上述実施の形態におけるＰＬＬ制御方式の利点についても述べておくと、この装置は、Ａ／Ｄ変換部１１にて圧制御発振部１からの周波数信号により外部からの標準信号をサンプリングし、そのサンプリング値を直交処理して既述のベクトルを得、そのベクトルを監視するようにしている。従って電圧制御発振部１からの周波数信号と標準信号との位相差をディジタル値で取り扱っているので、そのビット数を調整することで、位相差を高精度に一定化することができ、標準信号が高い周波数安定度を備えていれば、極めて高い周波数安定度を備えた所望の周波数の周波数信号を得ることができる。
【００４９】
図１２にＯＣＸＯの周波数安定度特性を示すと、ＯＣＸＯは短時間の安定度は良いが、時間が経過すると安定度が悪くなる傾向にある。これに対してＯＣＸＯを上述の実施の形態に組み込むことにより、図１３に示すように長期安定度が短期安定度のように良好になることが分かる。
【００５０】
また本発明は、標準信号の周波数と電圧制御発振部の出力周波数が１：４に限定されるものではない。この比率は任意であるが、電圧制御発振部の出力周波数は標準信号の周波数の２倍以上であることが必要である。両者の周波数が１：４以外の場合でも標準化定理に基づいて周波数を選択することによりＩ値及びＱ値を求めることができる。
【００５１】
本発明は、従来のＰＬＬ装置にも適用することができる。例えば図１５に示すＰＬＬ回路において位相比較器１０４の後段のチャージポンプ１０５に相当する処理をディジタル処理で行うようにし、ディジタル処理部内に位相比較器１０４の位相比較値に相当するディジタル値の最新データを記憶部に記憶しておく。そして例えば外部クロック（標準信号）の信号レベルを監視し、そのレベルが小さくなったときには先の実施の形態と同様に、記憶部内のデータを用い、そのデータに対応する制御電圧を電圧制御発振部１０２に供給するようにすることができる。この場合、特許請求の範囲の「位相差に関するデータ」とは、位相差に相当するデータということになる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係るＰＬＬ装置の概略を示すブロック図である。
【図２】本発明に係るＰＬＬ装置の実施の形態の全体構成を示すブロック図である。
【図３】外部の基準周波数信号と電圧制御発振部の周波数信号との位相差と、この位相差を持ったベクトルとの関係を示す説明図である。
【図４】上記の実施の形態に用いられる補正処理部示す構成図である。
【図５】ベクトルが間延びしたときに検出誤差が生じる様子を示す説明図である。
【図６】相前後するタイミングでサンプリングしたベクトルの位相差（角速度）を示す説明図である。
【図７】上記の実施の形態に用いられる角速度演算部を示す構成図である。
【図８】ＰＷＭ制御部の出力とＯＣＸＯの入力電圧との関係を示す説明図である。
【図９】ＰＷＭの入力値とＯＣＸＯの入力電圧との関係を示す特性図である。
【図１０】外部の基準周波数信号と電圧制御発振部の周波数信号との位相差に変化がないときのサンプリングの様子とベクトルとを示す説明図である。
【図１１】外部の基準周波数信号と電圧制御発振部の周波数信号との位相差に変化があるときのサンプリングの様子とベクトルとを示す説明図である。
【図１２】外部の基準周波数信号が正常な場合及び消失した場合における夫々のＰＬＬ装置の動作を示すフロー図である。
【図１３】本発明を実施しない場合のＯＣＸＯの周波数安定度特性を示す特性図である。
【図１４】本発明を実施した場合のＯＣＸＯの周波数安定度特性を示す特性図である。
【図１５】従来のＰＬＬ装置を示すブロック図である。
【符号の説明】
【００５３】
１ 電圧制御部（例ではＯＣＸＯ）
１１ Ａ／Ｄ変換部
１２ アナログループフィルタ
２ 直交変換部
２４ フィルタ
５ 補正処理部
６ 角速度演算部
７１ 積分回路部
７２ フィルタ
７３ ＰＷＭ制御部
８１ 記憶部
８２ レベル監視部
【特許請求の範囲】
【請求項１】
供給された制御電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
外部からの基準周波数信号の位相と電圧制御発振部からの周波数信号の位相との位相差を取り出し、この位相差に関するデータをディジタル値として求める位相差データ作成手段と、
この位相差に関するデータに基づいて制御電圧を生成するための制御電圧用信号を出力する出力手段と、
前記制御電圧用信号に基づいて制御電圧を電圧制御発振部に供給するアナログ回路と、
前記位相差に関するデータが記憶されている記憶部と、
外部からの基準周波数信号の信号レベルを監視するための監視手段と、
この監視手段にて監視された信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータを出力手段に供給し、監視手段にて監視された信号レベルが設定レベル設定範囲から外れているときには、前記記憶部に記憶されている位相差に関するデータを出力手段に供給する切り替え手段と、を備えたことを特徴とするＰＬＬ装置。
【請求項２】
前記信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータは、出力手段に供給されると共に記憶部に記憶され、こうして記憶部には最新の位相差に関するデータが蓄積され、前記信号レベルが設定レベル設定範囲から外れているときには記憶部に蓄積されたデータが出力部に供給されることを特徴とする請求項１記載のＰＬＬ装置。
【請求項３】
位相差データ作成手段は、電圧制御発振部からの周波数信号に基づいて、外部からの基準周波数信号をサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
前記ディジタル信号を直交変換部により直交変換処理して、前記周波数信号と標準信号との位相差に相当する位相のベクトルを複素表示したときの実数部分及び虚数部分を取り出す直交変換部と、
この直交変換部にて得られた前記実数部分及び虚数部分の各時系列データに基づいてベクトルの角速度を演算する角速度演算部と、を備え、
前記位相差に関するデータは、角速度演算部にて演算された、前記位相差の変化分に対応するベクトルの角速度であることを特徴とする１または２に記載のＰＬＬ装置。
【請求項４】
前記位相差に関するデータは、外部からの基準周波数信号の位相と電圧制御発振部からの周波数信号の位相との位相差に相当するデータであることを特徴とする１または２に記載のＰＬＬ装置。
【請求項５】
前記出力手段は、前記位相差に関するデータに対応するデューティ比でパルス列を出力するパルス幅変調部であることを特徴とする請求項１１ないし４のいずれか一つに記載のＰＬＬ装置。
【請求項１】
供給された制御電圧に応じた周波数の周波数信号を発振する電圧制御発振部と、
外部からの基準周波数信号の位相と電圧制御発振部からの周波数信号の位相との位相差を取り出し、この位相差に関するデータをディジタル値として求める位相差データ作成手段と、
この位相差に関するデータに基づいて制御電圧を生成するための制御電圧用信号を出力する出力手段と、
前記制御電圧用信号に基づいて制御電圧を電圧制御発振部に供給するアナログ回路と、
前記位相差に関するデータが記憶されている記憶部と、
外部からの基準周波数信号の信号レベルを監視するための監視手段と、
この監視手段にて監視された信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータを出力手段に供給し、監視手段にて監視された信号レベルが設定レベル設定範囲から外れているときには、前記記憶部に記憶されている位相差に関するデータを出力手段に供給する切り替え手段と、を備えたことを特徴とするＰＬＬ装置。
【請求項２】
前記信号レベルが設定範囲内であるときには、位相差データ作成手段により作成された位相差に関するデータは、出力手段に供給されると共に記憶部に記憶され、こうして記憶部には最新の位相差に関するデータが蓄積され、前記信号レベルが設定レベル設定範囲から外れているときには記憶部に蓄積されたデータが出力部に供給されることを特徴とする請求項１記載のＰＬＬ装置。
【請求項３】
位相差データ作成手段は、電圧制御発振部からの周波数信号に基づいて、外部からの基準周波数信号をサンプリングしてそのサンプリング値をディジタル信号として出力するアナログ／ディジタル変換部と、
前記ディジタル信号を直交変換部により直交変換処理して、前記周波数信号と標準信号との位相差に相当する位相のベクトルを複素表示したときの実数部分及び虚数部分を取り出す直交変換部と、
この直交変換部にて得られた前記実数部分及び虚数部分の各時系列データに基づいてベクトルの角速度を演算する角速度演算部と、を備え、
前記位相差に関するデータは、角速度演算部にて演算された、前記位相差の変化分に対応するベクトルの角速度であることを特徴とする１または２に記載のＰＬＬ装置。
【請求項４】
前記位相差に関するデータは、外部からの基準周波数信号の位相と電圧制御発振部からの周波数信号の位相との位相差に相当するデータであることを特徴とする１または２に記載のＰＬＬ装置。
【請求項５】
前記出力手段は、前記位相差に関するデータに対応するデューティ比でパルス列を出力するパルス幅変調部であることを特徴とする請求項１１ないし４のいずれか一つに記載のＰＬＬ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００７−２７４６１２（Ｐ２００７−２７４６１２Ａ）
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願番号】特願２００６−１００６１４（Ｐ２００６−１００６１４）
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]