コンパレ一タ回路
【課題】 スイッチングトランジスタにおける入力容量の低減、ゼロクロス周波数特性の向上を図り、高周波数の矩形波をサンプリングするコンパレータ回路（高周波トランジスタ回路）等の特性を改善する。
【解決手段】 プッシュプル回路４０を構成するスイッチングトランジスタＱ６と、前段のスイッチング回路３０を構成する位相反転用トランジスタＱ４のみを化合物半導体トランジスタで構成する。他のトランジスタの動作速度に限界があっても、充放電電流の減少やゼロクロス周波数の改善により、従来にない高速かつ高精度な動作（高周波数の矩形波のサンプリング等）が可能となる。
【解決手段】 プッシュプル回路４０を構成するスイッチングトランジスタＱ６と、前段のスイッチング回路３０を構成する位相反転用トランジスタＱ４のみを化合物半導体トランジスタで構成する。他のトランジスタの動作速度に限界があっても、充放電電流の減少やゼロクロス周波数の改善により、従来にない高速かつ高精度な動作（高周波数の矩形波のサンプリング等）が可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンパレ一タ回路に関する。
【背景技術】
【０００２】
高周波バイポーラトランジスタを用いたコンパレータとしては、例えば、特許文献１に記載されるものがある。
【０００３】
図５は、特許文献１に記載されるコンパレータ（従来例）の構成を示す回路図である。
【０００４】
図示されるように、このコンパレータは、定電流源Ｉ１と、差動対をなすＰＮＰトランジスタ（Ｑ７，Ｑ８）と、ウィルソン型のカレントミラー（ＮＰＮトランジスタＱ９，Ｑ１０，Ｑ１１，抵抗Ｒ１０からなる）と、エミッタフォロワ（コレクタ接地ＮＰＮトランジスタ）Ｑ１２（インピーダンス変換用のバッファ回路を構成する）と、エミッタ接地のスイッチングトランジスタＱ１３と、抵抗Ｒ１２と、クランプダイオードＤ１，Ｄ２と、で構成される。
【０００５】
図中、Ｖｉｎは入力電圧、Ｖｒｅｆ，Ｖｒは基準電圧、＋Ｖは正電源電圧、ＧＮＤはグランド（接地電位）、Ｖｏｕｔは出力電圧を示す。
【０００６】
回路動作は以下のとおりである。
【０００７】
すなわち、入力段の差動増幅回路により入力信号Ｖｉｎと基準電圧Ｖｒｅｆを比較し、その差を増幅し、エミッタフォロワＱ１２を介して、出力段のスイッチングトランジスタＱ１３を駆動する。
【０００８】
これにより、出力段のスイッチングトランジスタＱ１３のコレクタから出力信号Ｖｏｕｔ（矩形波）が得られる。
【０００９】
ダイオードＤ１およびＤ２はクランプ回路として働き、カレントミラーを構成するトランジスタＱ１０と、出力段のスイッチングトランジスタＱ１３のコレクタ電位が、所定値以下にならないようにする。
【００１０】
これにより、トランジスタＱ１０およびトランジスタＱ１３の飽和が防止され、コンパレ一夕の高速動作が可能となる。
【特許文献１】特開２０００−１６５２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、バイポーラトランジスタのスイッチング速度の高速化には限界がある。高速化の限界は、例えば、入力容量（主にベース・コレクタ間容量）の充放電の影響、あるいは、そのバイポーラトランジスタのゼロクロス周波数（トランジスタの開放電圧利得が０ｄＢ（１倍）となる周波数）の影響により、決まる。
【００１２】
例えば、図５のコンパレータ回路では、出力段のスイッチングトランジスタＱ１３の動作速度や周波数特性が、コンパレータ回路の性能に直結する。
【００１３】
図５の回路において、出力段のスイッチングトランジスタＱ１３には入力容量Ｃ１が存在し、トランジスタＱ１３がオフからオンに変化するときは、この入力容量Ｃ１が充電される。ここで、入力容量Ｃ１が大きいと充電に時間がかかるため、トランジスタＱ１３のオフからオンへの変化が遅くなり、立ち上がり遅延が生じる。
【００１４】
また、トランジスタＱ１３がオンからオフに変化するときは、その入力容量Ｃ１の蓄積電荷が放電され、抵抗Ｒ１１を介して、わずかではあるが放電電流ＩＡが流れる。
【００１５】
この放電電流ＩＡにより、抵抗Ｒ１１とトランジスタＱ１３のベースとの接続点の電位が上昇する。この電位上昇は、トランジスタＱ１３の順方向バイアス（ベース・エミッタ間電圧）を維持する方向に作用するため（つまり、トランジスタＱ１３のオン状態を維持する方向に作用するため）、トランジスタＱ１３のオンからオフへの変化が遅れ、立ち下がり遅延が生じる。特に、この立ち下がり遅延がコンパレータの高速動作に悪影響を及ぼす。
【００１６】
また、トランジスタＱ１３は、半導体デバイスとして所定の周波数特性（ゼロクロス周波数）を有しており、入力信号の周波数がゼロクロス周波数に近くなると、ほとんど増幅ができなくなる。矩形波は高次の周波数成分を含むため、高い周波数成分の増幅が不十分であると、スイッチング出力の矩形波に鈍りが生じ、また、デューティ（Duty）が変動するという不都合が生じる。
【００１７】
このように、特に、バイポーラ系のスイッチングトランジスタを含むコンパレータ回路（高周波トランジスタ回路）の高速化を追求していくと、ある程度の周波数以上において、スイッチング出力の矩形波に鈍りが生じ、また、デューティ（Duty）が変動するという問題が顕在化する。
【００１８】
本発明は前記実情に鑑みてなされたものであり、スイッチングトランジスタにおける入力容量の低減をはかるとともに、ゼロクロス周波数特性の向上を図り、コンパレータ回路（高周波トランジスタ回路）の特性を改善することを目的とする。
【課題を解決するための手段】
【００１９】
本発明のコンパレータ回路は、差動回路の出力信号をスイッチングトランジスタによって位相反転し、その位相反転された信号により、プッシュプル回路を構成する出力段トランジスタのいずれかを駆動する構成のコンパレータ回路であって、前記スイッチングトランジスタ、および、前記出力段トランジスタのうちのスイッチング動作を行うトランジスタが、化合物半導体材料を用いた高周波トランジスタで構成される。
【００２０】
すなわち、コンパレータ回路の性能に直結する部分のトランジスタ（つまり、スイッチング動作を行う出力段トランジスタ、および、出力段トランジスタの一方を駆動する位相反転用のスイッチングトランジスタ）を、化合物半導体材料を用いた超高速トランジスタ（化合物半導体トランジスタ）にて構成するものである。化合物半導体トランジスタは、入力容量が格段に小さく、また、ゼロクロス周波数が高い。したがって、入力容量の充放電による電流が小さくなり、また、高いゼロクロス周波数により、矩形波の高次の周波数成分まで安定して増幅される。よって、コンパレータ回路から出力される矩形波の鈍りやデューティ（Duty）の乱れを十分に抑制することができる。
【００２１】
また、本発明のコンパレータ回路の一態様では、前記プッシュプル回路を構成する出力段トランジスタは、正電源電圧とグランドとの間で動作する、トーテムポール接続されたＮＰＮバイポーラトランジスタである。
【００２２】
トーテムポール接続されたＮＰＮバイポーラトランジスタは、高速かつ高電流駆動に適した出力段回路の形式であり、本発明の適用によって、スイッチングトランジスタのスイッチング動作や周波数特定が改善されることにより、コンパレータ回路の性能の大幅な向上を図ることができる。
【００２３】
また、本発明のコンパレータ回路の他の態様では、前記化合物半導体材料からなる高周波トランジスタは、ＧａＡｓＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor）、または、ヘテロ接合バイポーラトランジスタ（Hetero-junction bipolar transistor：HBT）のいずれかである。
【００２４】
現在、実用化されている化合物半導体トランジスタを使用するものである。要所のスイッチング素子のみに、現在実用化されている化合物半導体トランジスタを使用するため、実現が容易であり、また、全回路を化合物半導体トランジスタで構成する場合に比べ、製造面やコスト面で有利となる。
【００２５】
また、本発明のパルス幅変調回路は、本発明のコンパレータ回路を用いて構成される。
【００２６】
例えば、ＰＷＭ制御方式のスイッチング電源やＤＣ−ＤＣコンバータでは、パルス幅変調回路（例えば、コンパレータ回路の一方の入力端に三角波を入力し、他方の入力端に直流電圧を入力し、直流電圧のレベルに応じてパルス幅の異なるパルスを発生させる構成をもつ）の精度が発生電圧の精度に大きく影響する。本発明のコンパレータ回路は、極めて広い帯域において高精度の矩形波を出力可能であり、パルス幅変調回路の高速動作ならびに変調信号の精度の向上に貢献する。
【００２７】
また、本発明の高周波トランジスタ回路の設計方法では、スイッチング動作する出力段トランジスタと、この出力段トランジスタを駆動するスイッチングトランジスタと、を化合物半導体材料からなる高周波トランジスタで構成し、その他のトランジスタは、シリコン系トランジスタで構成するようにしている。
【００２８】
この方法によれば、回路の性能に直結する、出力段のスイッチングトランジスタ、および、その前段のバッファ回路を構成するスイッチングトランジスタのみに、化合物半導体トランジスタを使用するようにしているため、他のトランジスタの動作は遅くても、通常のシリコン系トランジスタを用いた回路の限界を越えた高速性能を発揮する高周波トランジスタ回路を構築することができる。また、全回路を化合物半導体素子で構成する場合に比べ、回路の設計、製造、コスト面でも負担が少なく有利となる。
【発明の効果】
【００２９】
本発明によれば、化合物半導体材料を用いた高周波トランジスタを、要所のスイッチング素子に用いることで、入力容量の充放電の電流を少なくし、また、高いゼロクロス周波数によって矩形波の高次の周波数成分まで安定して増幅することができる。よって、立上がり、立下りが速く、デューティの変動が小さい矩形波を出力可能なコンパレ一夕回路が実現される。
【００３０】
また、本発明のコンパレータ回路は、極めて広い帯域において高精度の矩形波を出力可能であり、このコンパレータを使用することにより、高速動作可能で、かつ、高い変調精度をもつパルス幅変調回路を実現することができる。結果的に、ＰＷＭ制御方式のスイッチング電源やＤＣ−ＤＣコンバータ等の応用製品の性能向上に貢献する。
【００３１】
また、回路の性能に直結する、要所のスイッチング素子のみに化合物半導体トランジスタを使用することで、他のトランジスタの動作は遅くても、通常のシリコン系トランジスタを用いた回路の限界を越えた高速性能を発揮する高周波トランジスタ回路を構築することができる。また、全回路を化合物半導体素子で構成する場合に比べ、回路の設計、製造、コスト面でも負担が少なく有利となる。
【発明を実施するための最良の形態】
【００３２】
図１に本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００３３】
（第１の実施形態）
【００３４】
図１は、本発明のコンパレータ回路の一例の構成を示す回路図である。
【００３５】
本実施の形態のコンパレータ回路は、図１に示すように、シリコン系トランジスタを主体としつつ、要所のスイッチング素子として化合物半導体トランジスタを用いて構成されている。すなわち、シリコン系トランジスタと化合物半導体トランジスタとが混在する回路（異種トランジスタ混在回路）である。
【００３６】
図示されるように、コンパレータ回路は、入力段の差動回路１０と、バッファ回路２０と、スイッチング回路３０と、出力段のプッシュプル回路４０と、により構成される。
【００３７】
入力段の差動回路１０は、差動対をなすＮＰＮバイポーラトランジスタ（Ｑ１，Ｑ２）の各コレクタを、負荷抵抗（Ｒ１，Ｒ２）を介して正電線（＋Ｖ）に接続し、かつ、差動対をなすバイポーラトランジスタ（Ｑ１，Ｑ２）の共通接続されたエミッタを、電流生成用抵抗（Ｒ３）を介して、負電源（−Ｖ）に接続することにより構成されている。
【００３８】
差動対をなすバイポーラトランジスタ（Ｑ１）のベースには、入力信号Ｖｉｎが与えられ、もう一方のトランジスタ（Ｑ２）のベースには、基準電圧（Ｖｒｅｆ）が与えられている。
【００３９】
バッファ回路２０は、差動回路１０のシングルエンド出力を電流増幅（インピーダンス変換）し、次段に伝達する働きをする回路であり、入力抵抗（Ｒ４）と、コレクタ接地ＮＰＮトランジスタ（エミッタフォロワ：Ｑ３）と、電流制限抵抗（Ｒ５）により構成される。
【００４０】
スイッチング回路３０は、出力段のプッシュプル回路４０を構成する２つの出力トランジスタ（Ｑ５，Ｑ６）の相補駆動を可能とするために、バッファ回路２０の出力信号の位相を反転し、その位相反転した信号により、出力段のプッシュプル回路４０を構成する上段のトランジスタ（Ｑ５）を駆動するという働きをする。
【００４１】
図示されるように、このスイッチング回路３０は、入力抵抗（Ｒ６）と、エミッタ接地の化合物半導体トランジスタ（ここでは、例えば、ヘテロ接合バイポーラトランジスタ（Hetero-junction bipolar transistor：HBTを使用するものとする）からなる位相反転用スイッチングトランジスタ（Ｑ４）と、スイッチング負荷抵抗（Ｒ７）と、で構成されている。
【００４２】
なお、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、例えば、エミッタをＡｌＧａＡｓで、ベースをＧａＡｓで構成した構成をもつＧａＡｓ系のＨＢＴであり、高い電流利得βを有し、高速動作が可能であるという特徴をもつもので、最近は、携帯電話の高出力電力増幅器に多く用いられている。
【００４３】
なお、前記実施の形態ではＨＢＴを用いたが、ＨＢＴの使用に限定されるものではなく、ＧａＡｓＭＥＳＦＥＴ（ゲート金属を化合物半導体に直接に接触させるタイプのＧａＡｓ系基板を用いた電界効果トランジスタ）や、ＨＥＭＴ（High Electron Mobility Transistor）等、他の化合物半導体トランジスタも使用することができる。
【００４４】
また、ＨＥＭＴとしては、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合を用いたものが実用化されており、その優れたマイクロ波・ミリ波特性により、衛星放送用受信器等の低雑音かつ高速の電界効果トランジスタとして広く使用されており、構造上の特徴としては、ｎ型にドープされたＡｌＧａＡｓ電子供給層にノンドープのＧａＡｓチャネル層（ｉ−ＧａＡｓ層）をヘテロ接合した半導体多層構造をもつ点である。
【００４５】
また、図１のコンパレータ回路において、出力段のプッシュプル回路４０は、高レベル側電源（＋Ｖ）と低レベル側電源（−Ｖ）との間に、コレクタ・エミッタ経路が直列に接続された（すなわち、電源ライン間に２段重ねで接続された）、いわゆるトーテムポール接続のＮＰＮバイポーラトランジスタ（Ｑ５，Ｑ６）と、ベース入力抵抗（Ｒ８，Ｒ９）により構成されている。
【００４６】
ここで、下側のトランジスタ（Ｑ６）は、トランジスタ（Ｑ４）と同様に、ＨＢＴ（あるいは、ＧａＡｓＦＥＴやＨＥＭＴ）等の化合物半導体トランジスタを用いて構成されている。
【００４７】
化合物半導体トランジスタは、入力容量が格段に小さく、また、ゼロクロス周波数が高く、広帯域特性に優れている。したがって、入力容量の充放電の電流を低減し、また、高いゼロクロス周波数によって矩形波の高次の周波数成分まで安定して増幅することが可能である。
【００４８】
図１のコンパレータ回路は、回路の性能に直結するスイッチング素子部分のみに、化合物半導体トランジスタを使用することによって、立上がり、立下りが速くなっており、また、デューティの変動が小さい矩形波を出力することができる。
【００４９】
次に、図１のコンパレータ回路の動作について説明する。以下の説明では、化合物半導体トランジスタとして、ＨＢＴを使用した場合を想定して説明する。なお、ＧａＡｓＦＥＴやＨＥＭＴを使用する場合には、以下の説明における「ベース」を「ゲート」に、「コレクタ」を「ドレイン」に、「エミッタ」を「ソース」に、各々置換すればよい。
【００５０】
入力段のバイポーラトランジスタ（Ｑ１）のベースに入力された信号（Ｖｉｎ）は、このＱ１と対をなすバイポーラトランジスタ（Ｑ２）のベースに入力された基準電圧（Ｖｒｅｆ）と比較され、この基準電圧（Ｖｒｅｆ）よりも入力電圧（Ｖｉｎ）の電圧が高レベルである場合は、Ｑ１がオンし、この時流れる電流により、負荷抵抗（Ｒ１）で電圧降下が生じ、ローレベルの電圧がバッファ回路２０を構成するトランジスタ（Ｑ３）のベースに入力される。
【００５１】
同様に、基準電圧（Ｖｒｅｆ）が入力電圧（Ｖｉｎ）より高レベルである場合は、バイポーラトランジスタ（Ｑ１）はオフし、ハイレベルの電圧がバッファ回路２０を構成するトランジスタ（Ｑ３）のベースに入力される。
【００５２】
バッファ回路２０では、トランジスタ（Ｑ３）のベースに入力された電圧が、バイポーラトランジスタ（Ｑ３）の順方向電圧（Ｖｆ：ベース・エミッタ間電圧）分だけドロップした後、電圧利得１でエミッタより出力される。
【００５３】
スイッチング回路３０では、化合物半導体材料を用いた高周波トランジスタ（Ｑ４）がスイッチング動作する。すなわち、バッファ回路２０の出力がハイレベルの時は、化合物半導体材料を用いた高周波トランジスタ（Ｑ４）がオンして、スイッチング負荷抵抗（Ｒ７）の電圧降下が生じて、低レベルの電圧が出力される。
【００５４】
逆に、バッファ回路２０の出力がローレベルの時は、化合物半導体材料を用いた高周波トランジスタ（Ｑ４）がオフし、ハイレベルの電圧が出力される。
【００５５】
プッシュプル回路４０を構成する上下２段の出力段トランジスタのうち、上段のトランジスタ（Ｑ５）はエミッタフォロワ（コレクタ接地ＮＰＮバイポーラトランジスタ）であり（本質的に、スイッチング動作はしない）、スイッチング回路３０の出力信号を電流増幅して出力する。
【００５６】
一方、下段のトランジスタＱ６は、エミッタ接地ＮＰＮバイポーラトランジスタ（スイッチングトランジスタ）であり、バッファ回路２０の出力信号により、オン／オフ駆動される。
【００５７】
スイッチング回路３０の出力信号とバッファ回路２０の出力信号の位相は互い逆相であるため、プッシュプル回路４０を構成するバイポーラトランジスタ（Ｑ５）と化合物半導体材料を用いた高周波トランジスタ（Ｑ６）は交互に（つまり、相補的に）オン／オフすることになる。
【００５８】
トランジスタ（Ｑ５）がオン、トランジスタＱ６がオフの時は、Ｖｏｕｔとして、ハイレベルの電圧が出力され、逆に、トランジスタ（Ｑ５）がオフ、トランジスタ（Ｑ６）がオンの時はローレベルの電圧が出力される。
【００５９】
ここで、スイッチング回路３０におけるスイッチングトランジスタ（Ｑ４）、ならびに、プッシュプル回路４０におけるトランジスタ（Ｑ６）がスイッチング動作するとき、各トランジスタの入力容量に対して、わずかな時間ではあるが充放電が行われ、特に、放電時に、放電電流がバッファ回路２０のエミッタ抵抗（Ｒ５）に流れ込むことで、不要な電圧が発生し、この不要な電圧は、各スイッチングトランジスタ（Ｑ４，Ｑ６）のベース・エミッタ間をバイアスする形になるため、各トランジスタのオンが維持される方向に作用し、各トランジスタ（Ｑ４，Ｑ６）のオフが遅れることになる。
【００６０】
コンパレ一夕回路の動作が比較的遅い時には、このようなことは何ら問題とならないが、非常に高い周波数で高速動作する場合には、この不要な電圧により、トランジスタ（Ｑ４、Ｑ６）のスイッチング動作に支障をきたし、結果として本来出力されるべきよりも、出力矩形波が歪み、また、そのデューティ（Duty）が大きく変動してしまう。
【００６１】
また、プッシュプル回路４０を構成する、トーテムポール接続のＮＰＮバイポーラトランジスタは、電源ライン間に直列接続されているため、一方のトランジスタのオフが遅れると、両トランジスタが同時オンして、高レベル電源ラインから低レベル電源ラインに大電流（ラッシュカレント）が流れる危険性が常に存在し、この点でも、各スイッチングトランジスタ（Ｑ４，Ｑ６）のスイッチングの高速性は、常に確保されなければならない。
【００６２】
図１の本発明の回路では、回路性能に直結する（出力段の動作に関係する部分の）スイッチング素子（Ｑ４，Ｑ６として、本来マイクロ波、ミリ波回路用に設計された、化合物半導体材料を用いた高周波トランジスタを用いる。
【００６３】
したがって、通常のバイポーラトランジスタに比べ入力容量を格段に小さくすることができ、容量の充放に伴うスイッチング動作の遅延を低減することができる（この点については、図２，図３を参照して後述する）。
【００６４】
また、化合物半導体材料を用いた高周波トランジスタの高いゼロ周波数特性により、矩形波の高次の周波数成分まで安定して増幅することができ、矩形波の立上がり、立下りを速くすることができる。これにより従来にない高速動作が可能となる。
【００６５】
次に、図１の本発明のコンパレータ回路において、スイッチングトランジスタの入力容量の充放電に伴う電流が低減され、高速スイッチングが確保される点につき、回路シミュレーション結果を用いて、具体的に説明する。
【００６６】
図２は、比較例としての従来回路（シリコン系トランジスタのみで構成したコンパレータ回路）における、信号シミュレーション結果（矩形波の鈍りの発生）を示す図である。図３は、図１の本発明のコンパレータ回路における、信号シミュレーション結果（矩形波の鈍りの解消、高速な立ち上がりと立ち下がり）を示す図である。
【００６７】
図２、図３において、横軸は時間軸であり、縦軸は電圧を示す。また、各図において、電圧の特性線Ａは、図１のコンパレータ回路におけるバッファ回路２０の、出力信号の電圧の変化を示しており、同じく、特性線Ｂは、スイッチング回路３０における電圧の変化を示している。
【００６８】
図２の従来例では、図中、丸で囲んで示される部分Ｘにおいて、バッファ回路２０の出力に不要電圧が発生しており（特性線Ａで示される電圧がすぐに低下せず、立ち下がりが遅くなっている）、これに伴い、スイッチング回路３０の立ち上がりがシャープさを欠き、スイッチング遅延が生じている。
【００６９】
これに対し、図３の本発明のコンパレータ回路の場合、図２に見られるような、不要電圧の発生はまったくみられず、スイッチング回路３０の出力の立ち上がりも、急峻であり、高速な立ち上がり、立ち下がり特性であることがわかる。
【００７０】
このように、回路の性能に直結する、要所のスイッチング素子のみに化合物半導体トランジスタを使用することで、他のトランジスタの動作は遅くても、通常のシリコン系トランジスタを用いた回路の限界を越えた高速性能を発揮するコンパレータ回路（高周波トランジスタ回路）を構築することができる。
【００７１】
また、全回路を化合物半導体素子で構成する場合に比べ、回路の設計、製造、コスト面でも負担が少なく有利となる。
【００７２】
（第２の実施形態）
【００７３】
本実施形態では、本発明のコンパレータ回路をパルス幅変調回路として使用した場合について説明する。
【００７４】
図４は、本発明のコンパレータ回路を用いたパルス幅変調回路の一例の構成を示す回路図である。
【００７５】
図示されるように、パルス幅変調回路５０は、本発明のコンパレータ回路５１と、三角波発生回路５２と、を含んで構成される。
【００７６】
コンパレータ回路５１の非反転入力端子には、三角波発生回路５２から出力される三角波が入力され、反転入力端子には、入力直流電圧（Ｖｉｎ）が入力される。そして、コンパレータ回路５１にて、双方の信号の電圧レベルが比較され、その結果、入力直流電圧（Ｖｉｎ）のレベルに応じてパルス幅の異なるパルスが、コンパレータ５１から出力される。
【００７７】
上記のとおり、本発明のコンパレータ回路は、極めて広い帯域において高精度の矩形波を出力可能であり、パルス幅変調回路の高速動作ならびに変調信号の精度の向上に貢献する。
【００７８】
すなわち、本発明のコンパレータをパルス幅変調回路として用いた場合、高速な入力信号に対しても充分なサンプリングが可能である。
【００７９】
例えば、携帯電話にかかる次世代高効率基地局アンプの方式であるＥＥＲ（Envelope Elimination and Restoration）において、ＲＦアンプの電源アンプでは、高遠な入力信号を高効率かつ高精度で増幅しＲＦアンプに供給することが重要であるが、このコンパレ一夕回路をパルス幅変調器として用いれば、高速な入力信号を高精度で矩形波に変換することが可能で、このコンパレータの出力をスイッチング増幅した後、積分してＲＦアンプに供給すれば、先に述べた高効率かつ高精度の電源電圧を作成することができる。よって、基地局アンプの高効率化が実現できる。
【００８０】
また、本発明にかかるコンパレ一タ回路は、非常に高遠動作が可能で、ＤＣ−ＤＣコンバータの制御部に用いても高精度な制御が可能となり有用である。
【００８１】
以上説明したように本発明によれば、化合物半導体材料を用いた高周波トランジスタを、要所のスイッチング素子に用いることで、入力容量の充放電の電流を少なくし、また、高いゼロクロス周波数によって矩形波の高次の周波数成分まで安定して増幅することができる。よって、立上がり、立下りが速く、デューティの変動が小さい矩形波を出力可能なコンパレ一夕回路が実現される。
【００８２】
また、本発明のコンパレータ回路は、極めて広い帯域において高精度の矩形波を出力可能であり、このコンパレータを使用することにより、高速動作可能で、かつ、高い変調精度をもつパルス幅変調回路を実現することができる。結果的に、ＰＷＭ制御方式のスイッチング電源やＤＣ−ＤＣコンバータ等の応用製品の性能向上に貢献する。
【００８３】
また、回路の性能に直結する、要所のスイッチング素子のみに化合物半導体トランジスタを使用することで、他のトランジスタの動作は遅くても、通常のシリコン系トランジスタを用いた回路の限界を越えた高速性能を発揮する高周波トランジスタ回路を構築することができる。また、全回路を化合物半導体素子で構成する場合に比べ、回路の設計、製造、コスト面でも負担が少なく有利となる。
【００８４】
なお、本発明は、コンパレータ回路に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、他の高周波トランジスタ回路にも幅広く応用可能である。
【産業上の利用可能性】
【００８５】
本発明は、歪みやデューティの変化が少ない矩形波を出力可能な、高速動作が可能なコンパレータ回路を実現することができるという効果を奏し、したがって、例えば、ＰＷＭ制御方式のスイッチング電源やＤＣ−ＤＣコンバータに使用されるコンパレータとして有用である。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施の形態１のコンパレータ回路の一例の構成を示す回路図
【図２】比較例としての従来回路（シリコン系トランジスタのみで構成したコンパレータ回路）における、信号シミュレーション結果（矩形波の鈍りの発生）を示す図
【図３】図１の本発明のコンパレータ回路における、信号シミュレーション結果（矩形波の鈍りの解消、高速な立ち上がりと立ち下がり）を示す図
【図４】本発明の実施の形態２としての、本発明のコンパレータ回路を用いたパルス幅変調回路の一例の構成を示す回路図
【図５】従来例のコンパレータ回路の構成を示す回路図
【符号の説明】
【００８７】
１０ 差動回路
２０ バッファ回路
３０ スイッチング回路
４０ プッシュプル回路
５０ パルス幅変調回路
５１ コンパレータ
５２ 三角波発生回路
Ｑ１、Ｑ２、Ｑ３、Ｑ５ シリコン系トランジスタ
Ｑ４、Ｑ６ 化合物半導体トランジスタ（ＨＢＴ、ＧａＡｓＦＥＴ、ＨＥＭＴなど）
【技術分野】
【０００１】
本発明は、コンパレ一タ回路に関する。
【背景技術】
【０００２】
高周波バイポーラトランジスタを用いたコンパレータとしては、例えば、特許文献１に記載されるものがある。
【０００３】
図５は、特許文献１に記載されるコンパレータ（従来例）の構成を示す回路図である。
【０００４】
図示されるように、このコンパレータは、定電流源Ｉ１と、差動対をなすＰＮＰトランジスタ（Ｑ７，Ｑ８）と、ウィルソン型のカレントミラー（ＮＰＮトランジスタＱ９，Ｑ１０，Ｑ１１，抵抗Ｒ１０からなる）と、エミッタフォロワ（コレクタ接地ＮＰＮトランジスタ）Ｑ１２（インピーダンス変換用のバッファ回路を構成する）と、エミッタ接地のスイッチングトランジスタＱ１３と、抵抗Ｒ１２と、クランプダイオードＤ１，Ｄ２と、で構成される。
【０００５】
図中、Ｖｉｎは入力電圧、Ｖｒｅｆ，Ｖｒは基準電圧、＋Ｖは正電源電圧、ＧＮＤはグランド（接地電位）、Ｖｏｕｔは出力電圧を示す。
【０００６】
回路動作は以下のとおりである。
【０００７】
すなわち、入力段の差動増幅回路により入力信号Ｖｉｎと基準電圧Ｖｒｅｆを比較し、その差を増幅し、エミッタフォロワＱ１２を介して、出力段のスイッチングトランジスタＱ１３を駆動する。
【０００８】
これにより、出力段のスイッチングトランジスタＱ１３のコレクタから出力信号Ｖｏｕｔ（矩形波）が得られる。
【０００９】
ダイオードＤ１およびＤ２はクランプ回路として働き、カレントミラーを構成するトランジスタＱ１０と、出力段のスイッチングトランジスタＱ１３のコレクタ電位が、所定値以下にならないようにする。
【００１０】
これにより、トランジスタＱ１０およびトランジスタＱ１３の飽和が防止され、コンパレ一夕の高速動作が可能となる。
【特許文献１】特開２０００−１６５２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、バイポーラトランジスタのスイッチング速度の高速化には限界がある。高速化の限界は、例えば、入力容量（主にベース・コレクタ間容量）の充放電の影響、あるいは、そのバイポーラトランジスタのゼロクロス周波数（トランジスタの開放電圧利得が０ｄＢ（１倍）となる周波数）の影響により、決まる。
【００１２】
例えば、図５のコンパレータ回路では、出力段のスイッチングトランジスタＱ１３の動作速度や周波数特性が、コンパレータ回路の性能に直結する。
【００１３】
図５の回路において、出力段のスイッチングトランジスタＱ１３には入力容量Ｃ１が存在し、トランジスタＱ１３がオフからオンに変化するときは、この入力容量Ｃ１が充電される。ここで、入力容量Ｃ１が大きいと充電に時間がかかるため、トランジスタＱ１３のオフからオンへの変化が遅くなり、立ち上がり遅延が生じる。
【００１４】
また、トランジスタＱ１３がオンからオフに変化するときは、その入力容量Ｃ１の蓄積電荷が放電され、抵抗Ｒ１１を介して、わずかではあるが放電電流ＩＡが流れる。
【００１５】
この放電電流ＩＡにより、抵抗Ｒ１１とトランジスタＱ１３のベースとの接続点の電位が上昇する。この電位上昇は、トランジスタＱ１３の順方向バイアス（ベース・エミッタ間電圧）を維持する方向に作用するため（つまり、トランジスタＱ１３のオン状態を維持する方向に作用するため）、トランジスタＱ１３のオンからオフへの変化が遅れ、立ち下がり遅延が生じる。特に、この立ち下がり遅延がコンパレータの高速動作に悪影響を及ぼす。
【００１６】
また、トランジスタＱ１３は、半導体デバイスとして所定の周波数特性（ゼロクロス周波数）を有しており、入力信号の周波数がゼロクロス周波数に近くなると、ほとんど増幅ができなくなる。矩形波は高次の周波数成分を含むため、高い周波数成分の増幅が不十分であると、スイッチング出力の矩形波に鈍りが生じ、また、デューティ（Duty）が変動するという不都合が生じる。
【００１７】
このように、特に、バイポーラ系のスイッチングトランジスタを含むコンパレータ回路（高周波トランジスタ回路）の高速化を追求していくと、ある程度の周波数以上において、スイッチング出力の矩形波に鈍りが生じ、また、デューティ（Duty）が変動するという問題が顕在化する。
【００１８】
本発明は前記実情に鑑みてなされたものであり、スイッチングトランジスタにおける入力容量の低減をはかるとともに、ゼロクロス周波数特性の向上を図り、コンパレータ回路（高周波トランジスタ回路）の特性を改善することを目的とする。
【課題を解決するための手段】
【００１９】
本発明のコンパレータ回路は、差動回路の出力信号をスイッチングトランジスタによって位相反転し、その位相反転された信号により、プッシュプル回路を構成する出力段トランジスタのいずれかを駆動する構成のコンパレータ回路であって、前記スイッチングトランジスタ、および、前記出力段トランジスタのうちのスイッチング動作を行うトランジスタが、化合物半導体材料を用いた高周波トランジスタで構成される。
【００２０】
すなわち、コンパレータ回路の性能に直結する部分のトランジスタ（つまり、スイッチング動作を行う出力段トランジスタ、および、出力段トランジスタの一方を駆動する位相反転用のスイッチングトランジスタ）を、化合物半導体材料を用いた超高速トランジスタ（化合物半導体トランジスタ）にて構成するものである。化合物半導体トランジスタは、入力容量が格段に小さく、また、ゼロクロス周波数が高い。したがって、入力容量の充放電による電流が小さくなり、また、高いゼロクロス周波数により、矩形波の高次の周波数成分まで安定して増幅される。よって、コンパレータ回路から出力される矩形波の鈍りやデューティ（Duty）の乱れを十分に抑制することができる。
【００２１】
また、本発明のコンパレータ回路の一態様では、前記プッシュプル回路を構成する出力段トランジスタは、正電源電圧とグランドとの間で動作する、トーテムポール接続されたＮＰＮバイポーラトランジスタである。
【００２２】
トーテムポール接続されたＮＰＮバイポーラトランジスタは、高速かつ高電流駆動に適した出力段回路の形式であり、本発明の適用によって、スイッチングトランジスタのスイッチング動作や周波数特定が改善されることにより、コンパレータ回路の性能の大幅な向上を図ることができる。
【００２３】
また、本発明のコンパレータ回路の他の態様では、前記化合物半導体材料からなる高周波トランジスタは、ＧａＡｓＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor）、または、ヘテロ接合バイポーラトランジスタ（Hetero-junction bipolar transistor：HBT）のいずれかである。
【００２４】
現在、実用化されている化合物半導体トランジスタを使用するものである。要所のスイッチング素子のみに、現在実用化されている化合物半導体トランジスタを使用するため、実現が容易であり、また、全回路を化合物半導体トランジスタで構成する場合に比べ、製造面やコスト面で有利となる。
【００２５】
また、本発明のパルス幅変調回路は、本発明のコンパレータ回路を用いて構成される。
【００２６】
例えば、ＰＷＭ制御方式のスイッチング電源やＤＣ−ＤＣコンバータでは、パルス幅変調回路（例えば、コンパレータ回路の一方の入力端に三角波を入力し、他方の入力端に直流電圧を入力し、直流電圧のレベルに応じてパルス幅の異なるパルスを発生させる構成をもつ）の精度が発生電圧の精度に大きく影響する。本発明のコンパレータ回路は、極めて広い帯域において高精度の矩形波を出力可能であり、パルス幅変調回路の高速動作ならびに変調信号の精度の向上に貢献する。
【００２７】
また、本発明の高周波トランジスタ回路の設計方法では、スイッチング動作する出力段トランジスタと、この出力段トランジスタを駆動するスイッチングトランジスタと、を化合物半導体材料からなる高周波トランジスタで構成し、その他のトランジスタは、シリコン系トランジスタで構成するようにしている。
【００２８】
この方法によれば、回路の性能に直結する、出力段のスイッチングトランジスタ、および、その前段のバッファ回路を構成するスイッチングトランジスタのみに、化合物半導体トランジスタを使用するようにしているため、他のトランジスタの動作は遅くても、通常のシリコン系トランジスタを用いた回路の限界を越えた高速性能を発揮する高周波トランジスタ回路を構築することができる。また、全回路を化合物半導体素子で構成する場合に比べ、回路の設計、製造、コスト面でも負担が少なく有利となる。
【発明の効果】
【００２９】
本発明によれば、化合物半導体材料を用いた高周波トランジスタを、要所のスイッチング素子に用いることで、入力容量の充放電の電流を少なくし、また、高いゼロクロス周波数によって矩形波の高次の周波数成分まで安定して増幅することができる。よって、立上がり、立下りが速く、デューティの変動が小さい矩形波を出力可能なコンパレ一夕回路が実現される。
【００３０】
また、本発明のコンパレータ回路は、極めて広い帯域において高精度の矩形波を出力可能であり、このコンパレータを使用することにより、高速動作可能で、かつ、高い変調精度をもつパルス幅変調回路を実現することができる。結果的に、ＰＷＭ制御方式のスイッチング電源やＤＣ−ＤＣコンバータ等の応用製品の性能向上に貢献する。
【００３１】
また、回路の性能に直結する、要所のスイッチング素子のみに化合物半導体トランジスタを使用することで、他のトランジスタの動作は遅くても、通常のシリコン系トランジスタを用いた回路の限界を越えた高速性能を発揮する高周波トランジスタ回路を構築することができる。また、全回路を化合物半導体素子で構成する場合に比べ、回路の設計、製造、コスト面でも負担が少なく有利となる。
【発明を実施するための最良の形態】
【００３２】
図１に本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００３３】
（第１の実施形態）
【００３４】
図１は、本発明のコンパレータ回路の一例の構成を示す回路図である。
【００３５】
本実施の形態のコンパレータ回路は、図１に示すように、シリコン系トランジスタを主体としつつ、要所のスイッチング素子として化合物半導体トランジスタを用いて構成されている。すなわち、シリコン系トランジスタと化合物半導体トランジスタとが混在する回路（異種トランジスタ混在回路）である。
【００３６】
図示されるように、コンパレータ回路は、入力段の差動回路１０と、バッファ回路２０と、スイッチング回路３０と、出力段のプッシュプル回路４０と、により構成される。
【００３７】
入力段の差動回路１０は、差動対をなすＮＰＮバイポーラトランジスタ（Ｑ１，Ｑ２）の各コレクタを、負荷抵抗（Ｒ１，Ｒ２）を介して正電線（＋Ｖ）に接続し、かつ、差動対をなすバイポーラトランジスタ（Ｑ１，Ｑ２）の共通接続されたエミッタを、電流生成用抵抗（Ｒ３）を介して、負電源（−Ｖ）に接続することにより構成されている。
【００３８】
差動対をなすバイポーラトランジスタ（Ｑ１）のベースには、入力信号Ｖｉｎが与えられ、もう一方のトランジスタ（Ｑ２）のベースには、基準電圧（Ｖｒｅｆ）が与えられている。
【００３９】
バッファ回路２０は、差動回路１０のシングルエンド出力を電流増幅（インピーダンス変換）し、次段に伝達する働きをする回路であり、入力抵抗（Ｒ４）と、コレクタ接地ＮＰＮトランジスタ（エミッタフォロワ：Ｑ３）と、電流制限抵抗（Ｒ５）により構成される。
【００４０】
スイッチング回路３０は、出力段のプッシュプル回路４０を構成する２つの出力トランジスタ（Ｑ５，Ｑ６）の相補駆動を可能とするために、バッファ回路２０の出力信号の位相を反転し、その位相反転した信号により、出力段のプッシュプル回路４０を構成する上段のトランジスタ（Ｑ５）を駆動するという働きをする。
【００４１】
図示されるように、このスイッチング回路３０は、入力抵抗（Ｒ６）と、エミッタ接地の化合物半導体トランジスタ（ここでは、例えば、ヘテロ接合バイポーラトランジスタ（Hetero-junction bipolar transistor：HBTを使用するものとする）からなる位相反転用スイッチングトランジスタ（Ｑ４）と、スイッチング負荷抵抗（Ｒ７）と、で構成されている。
【００４２】
なお、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、例えば、エミッタをＡｌＧａＡｓで、ベースをＧａＡｓで構成した構成をもつＧａＡｓ系のＨＢＴであり、高い電流利得βを有し、高速動作が可能であるという特徴をもつもので、最近は、携帯電話の高出力電力増幅器に多く用いられている。
【００４３】
なお、前記実施の形態ではＨＢＴを用いたが、ＨＢＴの使用に限定されるものではなく、ＧａＡｓＭＥＳＦＥＴ（ゲート金属を化合物半導体に直接に接触させるタイプのＧａＡｓ系基板を用いた電界効果トランジスタ）や、ＨＥＭＴ（High Electron Mobility Transistor）等、他の化合物半導体トランジスタも使用することができる。
【００４４】
また、ＨＥＭＴとしては、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合を用いたものが実用化されており、その優れたマイクロ波・ミリ波特性により、衛星放送用受信器等の低雑音かつ高速の電界効果トランジスタとして広く使用されており、構造上の特徴としては、ｎ型にドープされたＡｌＧａＡｓ電子供給層にノンドープのＧａＡｓチャネル層（ｉ−ＧａＡｓ層）をヘテロ接合した半導体多層構造をもつ点である。
【００４５】
また、図１のコンパレータ回路において、出力段のプッシュプル回路４０は、高レベル側電源（＋Ｖ）と低レベル側電源（−Ｖ）との間に、コレクタ・エミッタ経路が直列に接続された（すなわち、電源ライン間に２段重ねで接続された）、いわゆるトーテムポール接続のＮＰＮバイポーラトランジスタ（Ｑ５，Ｑ６）と、ベース入力抵抗（Ｒ８，Ｒ９）により構成されている。
【００４６】
ここで、下側のトランジスタ（Ｑ６）は、トランジスタ（Ｑ４）と同様に、ＨＢＴ（あるいは、ＧａＡｓＦＥＴやＨＥＭＴ）等の化合物半導体トランジスタを用いて構成されている。
【００４７】
化合物半導体トランジスタは、入力容量が格段に小さく、また、ゼロクロス周波数が高く、広帯域特性に優れている。したがって、入力容量の充放電の電流を低減し、また、高いゼロクロス周波数によって矩形波の高次の周波数成分まで安定して増幅することが可能である。
【００４８】
図１のコンパレータ回路は、回路の性能に直結するスイッチング素子部分のみに、化合物半導体トランジスタを使用することによって、立上がり、立下りが速くなっており、また、デューティの変動が小さい矩形波を出力することができる。
【００４９】
次に、図１のコンパレータ回路の動作について説明する。以下の説明では、化合物半導体トランジスタとして、ＨＢＴを使用した場合を想定して説明する。なお、ＧａＡｓＦＥＴやＨＥＭＴを使用する場合には、以下の説明における「ベース」を「ゲート」に、「コレクタ」を「ドレイン」に、「エミッタ」を「ソース」に、各々置換すればよい。
【００５０】
入力段のバイポーラトランジスタ（Ｑ１）のベースに入力された信号（Ｖｉｎ）は、このＱ１と対をなすバイポーラトランジスタ（Ｑ２）のベースに入力された基準電圧（Ｖｒｅｆ）と比較され、この基準電圧（Ｖｒｅｆ）よりも入力電圧（Ｖｉｎ）の電圧が高レベルである場合は、Ｑ１がオンし、この時流れる電流により、負荷抵抗（Ｒ１）で電圧降下が生じ、ローレベルの電圧がバッファ回路２０を構成するトランジスタ（Ｑ３）のベースに入力される。
【００５１】
同様に、基準電圧（Ｖｒｅｆ）が入力電圧（Ｖｉｎ）より高レベルである場合は、バイポーラトランジスタ（Ｑ１）はオフし、ハイレベルの電圧がバッファ回路２０を構成するトランジスタ（Ｑ３）のベースに入力される。
【００５２】
バッファ回路２０では、トランジスタ（Ｑ３）のベースに入力された電圧が、バイポーラトランジスタ（Ｑ３）の順方向電圧（Ｖｆ：ベース・エミッタ間電圧）分だけドロップした後、電圧利得１でエミッタより出力される。
【００５３】
スイッチング回路３０では、化合物半導体材料を用いた高周波トランジスタ（Ｑ４）がスイッチング動作する。すなわち、バッファ回路２０の出力がハイレベルの時は、化合物半導体材料を用いた高周波トランジスタ（Ｑ４）がオンして、スイッチング負荷抵抗（Ｒ７）の電圧降下が生じて、低レベルの電圧が出力される。
【００５４】
逆に、バッファ回路２０の出力がローレベルの時は、化合物半導体材料を用いた高周波トランジスタ（Ｑ４）がオフし、ハイレベルの電圧が出力される。
【００５５】
プッシュプル回路４０を構成する上下２段の出力段トランジスタのうち、上段のトランジスタ（Ｑ５）はエミッタフォロワ（コレクタ接地ＮＰＮバイポーラトランジスタ）であり（本質的に、スイッチング動作はしない）、スイッチング回路３０の出力信号を電流増幅して出力する。
【００５６】
一方、下段のトランジスタＱ６は、エミッタ接地ＮＰＮバイポーラトランジスタ（スイッチングトランジスタ）であり、バッファ回路２０の出力信号により、オン／オフ駆動される。
【００５７】
スイッチング回路３０の出力信号とバッファ回路２０の出力信号の位相は互い逆相であるため、プッシュプル回路４０を構成するバイポーラトランジスタ（Ｑ５）と化合物半導体材料を用いた高周波トランジスタ（Ｑ６）は交互に（つまり、相補的に）オン／オフすることになる。
【００５８】
トランジスタ（Ｑ５）がオン、トランジスタＱ６がオフの時は、Ｖｏｕｔとして、ハイレベルの電圧が出力され、逆に、トランジスタ（Ｑ５）がオフ、トランジスタ（Ｑ６）がオンの時はローレベルの電圧が出力される。
【００５９】
ここで、スイッチング回路３０におけるスイッチングトランジスタ（Ｑ４）、ならびに、プッシュプル回路４０におけるトランジスタ（Ｑ６）がスイッチング動作するとき、各トランジスタの入力容量に対して、わずかな時間ではあるが充放電が行われ、特に、放電時に、放電電流がバッファ回路２０のエミッタ抵抗（Ｒ５）に流れ込むことで、不要な電圧が発生し、この不要な電圧は、各スイッチングトランジスタ（Ｑ４，Ｑ６）のベース・エミッタ間をバイアスする形になるため、各トランジスタのオンが維持される方向に作用し、各トランジスタ（Ｑ４，Ｑ６）のオフが遅れることになる。
【００６０】
コンパレ一夕回路の動作が比較的遅い時には、このようなことは何ら問題とならないが、非常に高い周波数で高速動作する場合には、この不要な電圧により、トランジスタ（Ｑ４、Ｑ６）のスイッチング動作に支障をきたし、結果として本来出力されるべきよりも、出力矩形波が歪み、また、そのデューティ（Duty）が大きく変動してしまう。
【００６１】
また、プッシュプル回路４０を構成する、トーテムポール接続のＮＰＮバイポーラトランジスタは、電源ライン間に直列接続されているため、一方のトランジスタのオフが遅れると、両トランジスタが同時オンして、高レベル電源ラインから低レベル電源ラインに大電流（ラッシュカレント）が流れる危険性が常に存在し、この点でも、各スイッチングトランジスタ（Ｑ４，Ｑ６）のスイッチングの高速性は、常に確保されなければならない。
【００６２】
図１の本発明の回路では、回路性能に直結する（出力段の動作に関係する部分の）スイッチング素子（Ｑ４，Ｑ６として、本来マイクロ波、ミリ波回路用に設計された、化合物半導体材料を用いた高周波トランジスタを用いる。
【００６３】
したがって、通常のバイポーラトランジスタに比べ入力容量を格段に小さくすることができ、容量の充放に伴うスイッチング動作の遅延を低減することができる（この点については、図２，図３を参照して後述する）。
【００６４】
また、化合物半導体材料を用いた高周波トランジスタの高いゼロ周波数特性により、矩形波の高次の周波数成分まで安定して増幅することができ、矩形波の立上がり、立下りを速くすることができる。これにより従来にない高速動作が可能となる。
【００６５】
次に、図１の本発明のコンパレータ回路において、スイッチングトランジスタの入力容量の充放電に伴う電流が低減され、高速スイッチングが確保される点につき、回路シミュレーション結果を用いて、具体的に説明する。
【００６６】
図２は、比較例としての従来回路（シリコン系トランジスタのみで構成したコンパレータ回路）における、信号シミュレーション結果（矩形波の鈍りの発生）を示す図である。図３は、図１の本発明のコンパレータ回路における、信号シミュレーション結果（矩形波の鈍りの解消、高速な立ち上がりと立ち下がり）を示す図である。
【００６７】
図２、図３において、横軸は時間軸であり、縦軸は電圧を示す。また、各図において、電圧の特性線Ａは、図１のコンパレータ回路におけるバッファ回路２０の、出力信号の電圧の変化を示しており、同じく、特性線Ｂは、スイッチング回路３０における電圧の変化を示している。
【００６８】
図２の従来例では、図中、丸で囲んで示される部分Ｘにおいて、バッファ回路２０の出力に不要電圧が発生しており（特性線Ａで示される電圧がすぐに低下せず、立ち下がりが遅くなっている）、これに伴い、スイッチング回路３０の立ち上がりがシャープさを欠き、スイッチング遅延が生じている。
【００６９】
これに対し、図３の本発明のコンパレータ回路の場合、図２に見られるような、不要電圧の発生はまったくみられず、スイッチング回路３０の出力の立ち上がりも、急峻であり、高速な立ち上がり、立ち下がり特性であることがわかる。
【００７０】
このように、回路の性能に直結する、要所のスイッチング素子のみに化合物半導体トランジスタを使用することで、他のトランジスタの動作は遅くても、通常のシリコン系トランジスタを用いた回路の限界を越えた高速性能を発揮するコンパレータ回路（高周波トランジスタ回路）を構築することができる。
【００７１】
また、全回路を化合物半導体素子で構成する場合に比べ、回路の設計、製造、コスト面でも負担が少なく有利となる。
【００７２】
（第２の実施形態）
【００７３】
本実施形態では、本発明のコンパレータ回路をパルス幅変調回路として使用した場合について説明する。
【００７４】
図４は、本発明のコンパレータ回路を用いたパルス幅変調回路の一例の構成を示す回路図である。
【００７５】
図示されるように、パルス幅変調回路５０は、本発明のコンパレータ回路５１と、三角波発生回路５２と、を含んで構成される。
【００７６】
コンパレータ回路５１の非反転入力端子には、三角波発生回路５２から出力される三角波が入力され、反転入力端子には、入力直流電圧（Ｖｉｎ）が入力される。そして、コンパレータ回路５１にて、双方の信号の電圧レベルが比較され、その結果、入力直流電圧（Ｖｉｎ）のレベルに応じてパルス幅の異なるパルスが、コンパレータ５１から出力される。
【００７７】
上記のとおり、本発明のコンパレータ回路は、極めて広い帯域において高精度の矩形波を出力可能であり、パルス幅変調回路の高速動作ならびに変調信号の精度の向上に貢献する。
【００７８】
すなわち、本発明のコンパレータをパルス幅変調回路として用いた場合、高速な入力信号に対しても充分なサンプリングが可能である。
【００７９】
例えば、携帯電話にかかる次世代高効率基地局アンプの方式であるＥＥＲ（Envelope Elimination and Restoration）において、ＲＦアンプの電源アンプでは、高遠な入力信号を高効率かつ高精度で増幅しＲＦアンプに供給することが重要であるが、このコンパレ一夕回路をパルス幅変調器として用いれば、高速な入力信号を高精度で矩形波に変換することが可能で、このコンパレータの出力をスイッチング増幅した後、積分してＲＦアンプに供給すれば、先に述べた高効率かつ高精度の電源電圧を作成することができる。よって、基地局アンプの高効率化が実現できる。
【００８０】
また、本発明にかかるコンパレ一タ回路は、非常に高遠動作が可能で、ＤＣ−ＤＣコンバータの制御部に用いても高精度な制御が可能となり有用である。
【００８１】
以上説明したように本発明によれば、化合物半導体材料を用いた高周波トランジスタを、要所のスイッチング素子に用いることで、入力容量の充放電の電流を少なくし、また、高いゼロクロス周波数によって矩形波の高次の周波数成分まで安定して増幅することができる。よって、立上がり、立下りが速く、デューティの変動が小さい矩形波を出力可能なコンパレ一夕回路が実現される。
【００８２】
また、本発明のコンパレータ回路は、極めて広い帯域において高精度の矩形波を出力可能であり、このコンパレータを使用することにより、高速動作可能で、かつ、高い変調精度をもつパルス幅変調回路を実現することができる。結果的に、ＰＷＭ制御方式のスイッチング電源やＤＣ−ＤＣコンバータ等の応用製品の性能向上に貢献する。
【００８３】
また、回路の性能に直結する、要所のスイッチング素子のみに化合物半導体トランジスタを使用することで、他のトランジスタの動作は遅くても、通常のシリコン系トランジスタを用いた回路の限界を越えた高速性能を発揮する高周波トランジスタ回路を構築することができる。また、全回路を化合物半導体素子で構成する場合に比べ、回路の設計、製造、コスト面でも負担が少なく有利となる。
【００８４】
なお、本発明は、コンパレータ回路に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、他の高周波トランジスタ回路にも幅広く応用可能である。
【産業上の利用可能性】
【００８５】
本発明は、歪みやデューティの変化が少ない矩形波を出力可能な、高速動作が可能なコンパレータ回路を実現することができるという効果を奏し、したがって、例えば、ＰＷＭ制御方式のスイッチング電源やＤＣ−ＤＣコンバータに使用されるコンパレータとして有用である。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施の形態１のコンパレータ回路の一例の構成を示す回路図
【図２】比較例としての従来回路（シリコン系トランジスタのみで構成したコンパレータ回路）における、信号シミュレーション結果（矩形波の鈍りの発生）を示す図
【図３】図１の本発明のコンパレータ回路における、信号シミュレーション結果（矩形波の鈍りの解消、高速な立ち上がりと立ち下がり）を示す図
【図４】本発明の実施の形態２としての、本発明のコンパレータ回路を用いたパルス幅変調回路の一例の構成を示す回路図
【図５】従来例のコンパレータ回路の構成を示す回路図
【符号の説明】
【００８７】
１０ 差動回路
２０ バッファ回路
３０ スイッチング回路
４０ プッシュプル回路
５０ パルス幅変調回路
５１ コンパレータ
５２ 三角波発生回路
Ｑ１、Ｑ２、Ｑ３、Ｑ５ シリコン系トランジスタ
Ｑ４、Ｑ６ 化合物半導体トランジスタ（ＨＢＴ、ＧａＡｓＦＥＴ、ＨＥＭＴなど）
【特許請求の範囲】
【請求項１】
差動回路の出力信号をスイッチングトランジスタによって位相反転し、その位相反転された信号により、プッシュプル回路を構成する出力段トランジスタのいずれかを駆動する構成のコンパレータ回路であって、
前記スイッチングトランジスタ、および、前記出力段トランジスタのうちのスイッチング動作を行うトランジスタが、化合物半導体材料を用いた高周波トランジスタで構成されることを特徴とするコンパレータ回路。
【請求項２】
請求項１記載のコンパレータ回路であって、
前記プッシュプル回路を構成する出力段トランジスタは、正の電源電圧とグランドとの間で動作する、トーテムポール接続されたＮＰＮバイポーラトランジスタであることを特徴とするコンパレータ回路。
【請求項３】
請求項１または請求項２記載のコンパレータ回路であって、
前記化合物半導体材料を用いた高周波トランジスタは、ＧａＡｓＦＥＴであることを特徴とするコンパレータ回路。
【請求項４】
請求項１または請求項２記載のコンパレータ回路であって、
前記化合物半導体材料を用いた高周波トランジスタは、ＨＥＭＴ（High Electron Mobility Transistor）であることを特徴とするコンパレータ回路。
【請求項５】
請求項１または請求項２記載のコンパレータ回路であって、
前記化合物半導体材料を用いた高周波トランジスタは、ヘテロ接合バイポーラトランジスタ（Hetero-junction bipolar transistor：HBT）であることを特徴とするコンパレータ回路。
【請求項６】
請求項１乃至５のいずれかに記載のコンパレータ回路を用いて構成されたパルス幅変調回路。
【請求項７】
請求項１乃至５のいずれかに記載のコンパレータを含む高周波トランジスタ回路の設計方法であって、
プッシュプル回路を構成する出力段トランジスタのうちのスイッチング動作を行うトランジスタと、前記出力段トランジスタの前段の位相反転用のスイッチングトランジスタとを化合物半導体材料からなる高周波トランジスタで構成し、その他のトランジスタは、シリコン系トランジスタで構成する設計工程を含むことを特徴とする高周波トランジスタ回路の設計方法。
【請求項１】
差動回路の出力信号をスイッチングトランジスタによって位相反転し、その位相反転された信号により、プッシュプル回路を構成する出力段トランジスタのいずれかを駆動する構成のコンパレータ回路であって、
前記スイッチングトランジスタ、および、前記出力段トランジスタのうちのスイッチング動作を行うトランジスタが、化合物半導体材料を用いた高周波トランジスタで構成されることを特徴とするコンパレータ回路。
【請求項２】
請求項１記載のコンパレータ回路であって、
前記プッシュプル回路を構成する出力段トランジスタは、正の電源電圧とグランドとの間で動作する、トーテムポール接続されたＮＰＮバイポーラトランジスタであることを特徴とするコンパレータ回路。
【請求項３】
請求項１または請求項２記載のコンパレータ回路であって、
前記化合物半導体材料を用いた高周波トランジスタは、ＧａＡｓＦＥＴであることを特徴とするコンパレータ回路。
【請求項４】
請求項１または請求項２記載のコンパレータ回路であって、
前記化合物半導体材料を用いた高周波トランジスタは、ＨＥＭＴ（High Electron Mobility Transistor）であることを特徴とするコンパレータ回路。
【請求項５】
請求項１または請求項２記載のコンパレータ回路であって、
前記化合物半導体材料を用いた高周波トランジスタは、ヘテロ接合バイポーラトランジスタ（Hetero-junction bipolar transistor：HBT）であることを特徴とするコンパレータ回路。
【請求項６】
請求項１乃至５のいずれかに記載のコンパレータ回路を用いて構成されたパルス幅変調回路。
【請求項７】
請求項１乃至５のいずれかに記載のコンパレータを含む高周波トランジスタ回路の設計方法であって、
プッシュプル回路を構成する出力段トランジスタのうちのスイッチング動作を行うトランジスタと、前記出力段トランジスタの前段の位相反転用のスイッチングトランジスタとを化合物半導体材料からなる高周波トランジスタで構成し、その他のトランジスタは、シリコン系トランジスタで構成する設計工程を含むことを特徴とする高周波トランジスタ回路の設計方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−７４３６５（Ｐ２００６−７４３６５Ａ）
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願番号】特願２００４−２５４３９３（Ｐ２００４−２５４３９３）
【出願日】平成１６年９月１日（２００４．９．１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願日】平成１６年９月１日（２００４．９．１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]