ナノワイヤトランジスタ及びその製造方法
【課題】動作不良や動作速度の低下の発生を従来よりも抑制できるナノワイヤトランジスタ及びその製造方法を提案する。
【解決手段】窒素が導入されたニッケルからなるニッケル層28をナノワイヤ５の周辺に形成して熱処理することにより、ナノワイヤ５に形成されたソース15及びドレイン16をシリサイド化させつつ、窒素によりゲート電極被覆領域ER1までシリサイド化されることを抑制できることから、従来よりもゲート電極被覆領域ER1にチャネル17を確保でき、かくして動作不良や動作速度の低下の発生を従来よりも抑制できる。
【解決手段】窒素が導入されたニッケルからなるニッケル層28をナノワイヤ５の周辺に形成して熱処理することにより、ナノワイヤ５に形成されたソース15及びドレイン16をシリサイド化させつつ、窒素によりゲート電極被覆領域ER1までシリサイド化されることを抑制できることから、従来よりもゲート電極被覆領域ER1にチャネル17を確保でき、かくして動作不良や動作速度の低下の発生を従来よりも抑制できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノワイヤトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高密度化及び高速化を促進するために、直径数nmの極めて細い円柱状のシリコンからなるナノワイヤの一部をチャネルとした三次元構造のナノワイヤトランジスタが知られており、将来の集積回路デバイスとして注目されている（例えば、特許文献１参照）。実際上、ナノワイヤトランジスタは、ゲート絶縁膜を介在させてゲート電極がナノワイヤの周辺を取り囲む構造を有しており、細いナノワイヤ周辺を全てゲート電極で覆うことで、極めて高いチャネル領域のポテンシャル制御を実現している。
【０００３】
このように、ワイヤ状のチャネル周辺全てがゲート電極で覆われた立体的な三次元構造からなるナノワイヤトランジスタでは、ゲート電極を挟んでナノワイヤに形成されるソース及びドレインに大きな抵抗が存在するため、金属との反応を利用したシリサイド化技術を用いて、ソース及びドレインの寄生抵抗を低減させ、性能向上を図ることが望まれている。ここで、このようなシリサイド処理技術としては、近年、抵抗値と熱安定性の観点からニッケル（Ｎｉ）を用いたニッケルシリサイド処理が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１６４１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の平坦な二次元構造のＭＯＳトランジスタ（すなわち、基板表面に形成されたチャネル一面のみにゲート電極を形成したプレーナ型のＭＯＳトランジスタであり、以下、これをプレーナ型ＭＯＳトランジスタと呼ぶ）に用いるニッケルシリサイド処理を、三次元構造のナノワイヤトランジスタに用いた場合には、ナノワイヤのチャネル内部にまでニッケルが拡散し、ナノワイヤのチャネルもシリサイド化されてしまう虞がある。実際上、図１５（Ａ）に示すように、このような従来のナノワイヤトランジスタ100は、基板シリコン層101上の埋め込み酸化膜102に設けられた支持層103a,103bに、棒状のナノワイヤ104が支持された構成を有している。
【０００６】
そして、このようなナノワイヤトランジスタ100に対しプレーナ型ＭＯＳトランジスタに用いているニッケルシリサイド処理を行った場合には、ナノワイヤ104のうち、サイドウォール105に覆われた領域だけでなく、ソース106及びドレイン107間のゲート絶縁膜108及びゲート電極109で覆われたチャネルとなるべき領域（以下、ゲート電極被覆領域と呼ぶ）ER1もシリサイド化され、ソース106及びドレイン107間にあるべきチャネルが喪失してしまい、動作不良が発生してしまうという問題があった。
【０００７】
また、このような問題を解決するため、従来のプレーナ型ＭＯＳトランジスタにおいてニッケルシリサイド処理に用いられている二段階熱処理法（2-step annealing法）を用いることも考えられている。ここで、二段階熱処理法をナノワイヤトランジスタに用いた場合には、例えばナノワイヤのソース、ドレイン、ゲート電極及びサイドウォール上にニッケル層を堆積し、約300℃程度の低温で熱処理を行った後に未反応のニッケル層を除去し、さらに約400℃程度の熱処理を行い、ナノワイヤへのニッケル原子の供給量を抑えるようになされている。
【０００８】
しかしながら、図１５（Ａ）との対応部分に同一符号を付した図１５（Ｂ）に示すように、このような二段階熱処理法を用いたナノワイヤトランジスタ120でも、ゲート絶縁膜108及びゲート電極109で覆われたゲート電極被覆領域ER1の一部がシリサイド化されてチャネル121が狭くなり、その分だけ、動作速度が低下してしまうという問題があった。
【０００９】
そこで、本発明は以上の点を考慮してなされたもので、動作不良や動作速度の低下の発生を従来よりも抑制できるナノワイヤトランジスタ及びその製造方法を提案することを目的とする。
【課題を解決するための手段】
【００１０】
かかる課題を解決するため本発明の請求項１は、ナノワイヤの周辺を覆うようにゲート電極が形成され、前記ゲート電極を挟んで該ナノワイヤに形成されたソース及びドレインをシリサイド化したナノワイヤトランジスタにおいて、窒素が導入された金属層がナノワイヤの周辺に形成され、熱処理されることにより、前記ナノワイヤの前記ソース及び前記ドレインがシリサイド化されるとともに、前記ナノワイヤの前記ゲート電極に覆われた領域へのシリサイド化が前記窒素により抑制されていることを特徴とするものである。
【００１１】
また、本発明の請求項２は、前記金属層を除去した前記ナノワイヤを再び熱処理することにより、前記ナノワイヤのシリサイド化を促進し、前記ゲート電極に覆われた領域のみに前記チャネルが形成されていることを特徴とするものである。
【００１２】
また、本発明の請求項３は、ナノワイヤの周辺を覆うゲート電極を形成し、前記ゲート電極を挟んで該ナノワイヤに形成されたソース及びドレインをシリサイド化させるナノワイヤトランジスタの製造方法において、窒素が導入された金属層をナノワイヤの周辺に形成し、熱処理することにより、前記ナノワイヤの前記ソース及び前記ドレインをシリサイド化するとともに、前記ナノワイヤの前記ゲート電極に覆われた領域へのシリサイド化を前記窒素により抑制することを特徴とするものである。
【００１３】
また、本発明の請求項４は、前記熱処理ステップの後に、前記ナノワイヤから前記金属層を除去し、該ナノワイヤを再び熱処理することにより、前記ナノワイヤのシリサイド化を促進し、前記ゲート電極に覆われた領域のみを前記チャネルとする第２熱処理ステップを備えることを特徴とするものである。
【００１４】
また、本発明の請求項５は、前記熱処理ステップにおける熱処理の加熱温度は、400℃以下であることを特徴とするものである。
【発明の効果】
【００１５】
本発明の請求項１及び請求項３によれば、窒素が導入された金属層をナノワイヤに形成して熱処理することにより、ナノワイヤに形成されたソース及びドレインをシリサイド化させつつ、窒素によりゲート電極に覆われた領域までシリサイド化されることを抑制できることから、従来よりもゲート電極に覆われた領域にチャネルを確保でき、かくして動作不良や動作速度の低下の発生を従来よりも抑制できる。
【図面の簡単な説明】
【００１６】
【図１】ナノワイヤトランジスタの全体構成を示す概略図である。
【図２】図１のＡ−Ａ´部分の断面構成を示す概略図である。
【図３】図１及び図２のＢ−Ｂ´部分の断面構成を示す概略図である。
【図４】ナノワイヤトランジスタの製造工程の説明（１）に供する概略図である。
【図５】ナノワイヤトランジスタの製造工程の説明（２）に供する概略図である。
【図６】ナノワイヤトランジスタの製造工程の説明（３）に供する概略図である。
【図７】ナノワイヤトランジスタの製造工程の説明（４）に供する概略図である。
【図８】バルク体の断面構成を示す概略図である。
【図９】SIMSによりバルク体を測定したときの測定結果を示すグラフである。
【図１０】検証用基板の製造工程の説明に供する概略図である。
【図１１】アニール時間とニッケルシリサイドの長さとの関係を示すグラフである。
【図１２】シリサイド化したときのナノワイヤの構成を示すＳＥＭ像である。
【図１３】ナノワイヤの直径とニッケルシリサイドの長さとの関係を示すグラフである。
【図１４】アニール温度とニッケルシリサイドの長さとの関係を示すグラフである。
【図１５】従来のナノワイヤトランジスタにおけるゲート電極被覆領域の様子を示す概略図である。
【発明を実施するための形態】
【００１７】
以下図面に基づいて本発明の実施の形態を詳述する。
【００１８】
（１）ナノワイヤトランジスタの全体構成
初めに、本発明による製造方法により製造されたナノワイヤトランジスタの全体構成について説明する。図１において、１は本発明のナノワイヤトランジスタを示し、基板シリコン層２上に埋め込み酸化膜３が設けられており、この埋め込み酸化膜３に２つの支持層4a,4bが対向するように設けられている。ナノワイヤトランジスタ１は、これら支持層4a,4bに棒状でなるナノワイヤ５の一端部5a及び他端部5bが固定されており、約５０〜１００nm程度に選定された極めて短い支持層4a,4b間にナノワイヤ５が配置された構成を有する。
【００１９】
ナノワイヤトランジスタ１は、支持層4a,4b間にあるナノワイヤ５の中央の周辺全てがゲート絶縁膜７及びゲート電極８で取り囲まれており、これらゲート絶縁膜７及びゲート電極８の側壁を覆うようにサイドウォール9a,9bが形成されている。また、ナノワイヤトランジスタ１は、これら埋め込み酸化膜３、支持層4a,4b、ナノワイヤ５、ゲート電極８及びサイドウォール9a,9bの全てが保護膜10で覆われた構成を有する。
【００２０】
ここで、ナノワイヤ５は、極めて細い棒状に形成されており、図１のＡ−Ａ´部分の断面構成を示す図２のように、当該ナノワイヤ５の長手方向と直交するようにゲート電極８及びサイドウォール9a,9bが形成されている。ナノワイヤ５は、図１及び図２のＢ−Ｂ´部分の断面構成を示す図３のように、ほぼ円形状の断面を有し、その直径が約3〜15nm程度に選定されており、その周辺にシリコン酸化物からなるゲート絶縁膜７を介在させて、ポリシリコンからなるゲート電極８で完全に囲まれている。
【００２１】
かかる構成に加えて、ナノワイヤ５は、図１及び図２に示すように、ゲート電極８を挟んでソース15及びドレイン16を有し、これらソース15及びドレイン16間において、周辺がゲート絶縁膜７及びゲート電極８で覆われた領域（すなわち、ゲート電極被覆領域）ER1のほぼ全てがチャネル17となっている。かくして、図１に示すナノワイヤトランジスタ１は、ゲート電極８にゲート電圧が印加されるとともに、ソース15及びドレイン16間にドレイン電圧が印加されることにより、ナノワイヤ５においてソース15からドレイン16へキャリアが流れるように構成されている。
【００２２】
実際上、この実施の形態の場合、ナノワイヤ５は、ゲート電極被覆領域ER1のほぼ全てをチャネル17とし、一端部5aから一方のサイドウォール9aで覆われた領域までをソース15とし、他端部5bから他方のサイドウォール9bで覆われた領域までをドレイン16としている。すなわち、本発明におけるナノワイヤ５では、製造過程において寄生抵抗を低減させたソース15及びドレイン16を形成するために後述するシリサイド処理を行っているが、当該シリサイド処理の際に、窒素を含有したニッケルからなるニッケル層（後述する）を用いることで、ゲート電極被覆領域ER1までもシリサイド化されることが抑制されており、当該ゲート電極被覆領域ER1のほぼ全てがチャネル17となることで、動作不良や動作速度の低下の発生が従来よりも抑制されている。
【００２３】
（２）ナノワイヤトランジスタの製造方法
次に、上述した構成からなるナノワイヤトランジスタ１の製造方法について、以下説明する。初めに、基板シリコン層と埋め込み酸化膜と配線形成シリコン層とが順に積層されたシリコンオンインシュレータ基板（以下、これをＳＯＩ基板と呼ぶ）（図示せず）を用意し、所定の形状のレジストをマスクにして、配線形成シリコン層をエッチングし、図４（Ａ）に示すように、基板シリコン層２に設けられた埋め込み酸化膜３上に、後の加工でナノワイヤ５及び支持層4a,4b（図１）となる配線形成シリコン層20が形成されたＳＯＩ加工基板21を作製する。
【００２４】
次いで、ドライ酸素雰囲気中、所定温度（例えば約1000℃）でこのＳＯＩ加工基板21を熱酸化させる。これによりＳＯＩ加工基板21には、配線形成シリコン層20の周辺や、配線形成シリコン層20下方の埋め込み酸化膜３側から酸化して、図４（Ｂ）に示すように、周辺に膨張したシリコン酸化物22が形成されるとともに、内部にナノワイヤ形成部23が形成され得る。
【００２５】
次いで、シリコン酸化物22のうち、ナノワイヤ形成部23の両端の領域のシリコン酸化物22が残るようにレジストでマスクをし、他のシリコン酸化物22を例えばドライエッチングにより除去して、図４（Ｃ）に示すように、ナノワイヤ形成部23を露出させるとともに、当該ナノワイヤ形成部23の両端部を保持した柱状の支持層4a,4bを埋め込み酸化膜３上に形成する。次いで、図５（Ａ）に示すように、熱酸化することによりナノワイヤ形成部23（図４（Ｃ））の周辺を酸化させてゲート絶縁形成膜25を形成することにより、当該ゲート絶縁形成膜25内に細い棒状のナノワイヤ５を形成する。なお、ゲート絶縁形成膜25としては、シリコン酸化物の他、例えばＨｆＯ２等の高誘電率絶縁膜を成膜してもよい。
【００２６】
次いで、外部に露出した埋め込み酸化膜３及びゲート絶縁形成膜25の周辺に、ゲート電極材料（例えば、ポリシリコン）を堆積させることにより、図５（Ｂ）に示すようなゲート電極形成膜26を形成した後、ナノワイヤ５の所定領域にのみゲート絶縁形成膜25及びゲート電極形成膜26を残し、その周辺にある残りのゲート絶縁形成膜25及びゲート電極形成膜26を、レジストを用いたエッチングにより除去する。これにより、図５（Ｃ）に示すように、ナノワイヤ５には、ゲート絶縁膜７及びゲート電極８で完全に覆われたゲート電極被覆領域ER1が形成され得る。
【００２７】
次いで、全面にシリコン酸化膜（図示せず）を形成した後、全面をエッチバックすることにより、図６（Ａ）に示すように、ゲート絶縁膜７及びゲート電極８の両側部にサイドウォール9a,9bを形成し、図６（Ｂ）に示すように、インプランテーションによって例えばリン又はボロン等をナノワイヤ５の露出した領域に注入した後、約1000℃で活性化アニールを行う。次いで、本発明では、図６（Ｃ）に示すように、外部に露出した埋め込み酸化膜３、ナノワイヤ５周辺、サイドウォール9a,9b及びゲート電極８上に、窒素が導入されたニッケル（Ｎｉ）を堆積させることにより、厚さが約６nm程度のニッケル層28を形成する。
【００２８】
実際上、この実施の形態の場合では、一般的なスパッタリング法を利用して金属層としてのニッケル層28を形成しており、例えばアルゴン（Ａｒ）と窒素（Ｎ２）とを混合させた混合ガスの雰囲気中で、ニッケルからなるターゲットにイオンを衝突させることによって、窒素が導入されたニッケルを埋め込み酸化膜３や、ナノワイヤ５周辺、サイドウォール9a,9b及びゲート電極８上に堆積させてゆき、ニッケル層28を形成する。因みに、上述した実施の形態においては、窒素が導入されたニッケルからなるニッケル層28の形成にスパッタリング法を適用した場合について述べたが、本発明はこれに限らず、要は窒素が導入されたニッケルからなるニッケル層28を形成できればよく、例えば蒸着等の物理蒸着法（ＰＶＤ）や、或いは化学気相成長（ＣＶＤ）法等この他種々の成膜手法を適用してもよい。
【００２９】
このように本発明では、窒素を導入させたニッケルによりニッケル層28が形成されていることにより、後述する熱処理によりナノワイヤ５をシリサイド化させる際に、窒素の存在によって当該ナノワイヤ５内においてニッケルの拡散が抑制され、ゲート電極被覆領域ER1までシリサイド化されることを抑制させることができる。具体的には、先ず、窒素等の不活性ガス雰囲気中で約３０秒間、約300〜400℃で加熱する１回目の熱処理を行うことで、ニッケル層28のニッケルと、このニッケル層28と直接接したナノワイヤ５のシリコンとが反応することにより、図７（Ａ）に示すように、一方の支持層4aから一方のサイドウォール9aまでの間にソース15が形成されるとともに、他方の支持層4bから他方のサイドウォール9bまでの間にドレイン16が形成され得る。
【００３０】
次いで、図７（Ｂ）に示すように、ナノワイヤ５と未反応のニッケル層28を、例えば硫酸と過酸化水素水の混合液等の薬液で除去した後、窒素等の不活性ガス雰囲気中で約３０〜９０秒間、約400〜500℃で加熱する２回目の熱処理を行うことで、ソース15及びドレイン16におけるシリサイド化を促進させる。これによりナノワイヤ５には、図７（Ｃ）に示すように、支持層4a,4bやサイドウォール9a,9bで覆われた領域にもソース15及びドレイン16が形成される。
【００３１】
ここで、本発明によるニッケル層28を用いてソース15及びドレイン16を形成したナノワイヤ５では、ニッケル層28に含有された窒素によって、ゲート電極被覆領域ER1までシリサイド化されることが抑制されており、ゲート電極被覆領域ER1のほぼ全てがチャネル17となり得る。すなわち、ナノワイヤ５では、シリサイド化により形成されるソース15を、ナノワイヤ５の一端部5aから一方のサイドウォール9aで覆われた領域までに留まらせることができ、またシリサイド化により形成されるドレイン16を、ナノワイヤ５の他端部5bから他方のサイドウォール9bで覆われた領域までに留まらせることができる。
【００３２】
そして、最後に、外部に露出している埋め込み酸化膜３、ナノワイヤ５、ゲート電極８及びサイドウォール9a,9bを保護膜10で覆うことにより、図１に示すように、ナノワイヤ５においてゲート電極被覆領域ER1のシリサイド化が抑制され、ゲート電極被覆領域ER1のほぼ全てがチャネル17となっているナノワイヤトランジスタ１を製造することができる。
【００３３】
（３）動作及び効果
以上の構成において、ナノワイヤトランジスタ１では、ナノワイヤ５の周辺をゲート絶縁膜７及びゲート電極８で覆い、当該ゲート電極８を挟んでナノワイヤ５に形成されたソース15及びドレイン16をシリサイド化させる際、窒素が導入されたニッケルからなるニッケル層28をナノワイヤ５の周辺に形成し、熱処理するようにした。これによりナノワイヤトランジスタ１では、ナノワイヤ５のシリサイド化をニッケル層28に導入された窒素により抑制させることができ、その結果、ゲート電極被覆領域ER1までシリサイド化されることを抑制させることができる。
【００３４】
また、このナノワイヤトランジスタ１では、続いてニッケル層28を除去し、再びナノワイヤ５を熱処理することにより、ナノワイヤ５のシリサイド化を促進させるようにした。これにより、ナノワイヤトランジスタ１では、ニッケル層28と直接接していないサイドウォール9a,9bに覆われた領域についてもシリサイド化させることができ、ゲート電極被覆領域ER1のみをチャネル17としたナノワイヤ５を形成できる。
【００３５】
以上の構成によれば、窒素が導入されたニッケルからなるニッケル層28をナノワイヤ５の周辺に形成して熱処理することにより、ナノワイヤ５に形成されたソース15及びドレイン16をシリサイド化させつつ、窒素によりゲート電極被覆領域ER1までシリサイド化されることを抑制できることから、従来よりもゲート電極被覆領域ER1にチャネル17を確保でき、かくして動作不良や動作速度の低下の発生を従来よりも抑制できる。
【００３６】
（４）実施例
ここでは、初めにアルゴンと窒素の混合ガスの雰囲気下、ニッケルをターゲットとしたスパッタリング法を利用して、図８に示すように、上述したニッケル層28に相当する検証用ニッケル層40をシリコン（Ｓｉ）基板41上に形成したバルク体42を製造した。なお、検証用ニッケル層40は厚みを約6nmとした。
【００３７】
次いで、このバルク体42について、SIMS（Secondary Ion Mass Spectrometer）により検証用ニッケル層40を測定した。その結果、図９に示すような結果が得られた。図９から検証用ニッケル層40には、ニッケルに加えて、窒素が含有していることが確認できた。このことから、上述した実施の形態において形成したニッケル層28にも、ニッケルの他、窒素も導入されていることが分かる。
【００３８】
次に、窒素が導入されたニッケルからなるニッケル層を用いてナノワイヤをシリサイド化させた検証用基板を複数作製し、種々の条件を変えたシリサイド処理を行いその結果について検証を行った。ここで、この検証用基板の作製は以下のようにして作製した。先ず初めに、直径300mmのＳＯＩ基板を用意し、図１０（Ａ）に示すように、シリコン酸化物のＢＯＸ45上にシリコンからなる角柱状のナノワイヤ形成部46を作製した（図中「Si Fin」と示す）。次いで、ドライ酸素雰囲気中、約1000℃で45min、ナノワイヤ形成部46を熱酸化し、図１０（Ｂ）に示すように、ナノワイヤ形成部46の周辺を酸化させてシリコン酸化物47とし、このシリコン酸化物47の内部にほぼ円形断面で直径（以下、ワイヤ幅と呼ぶ）が約10〜30nmのナノワイヤ48を形成した。次いで、図１０（Ｃ）に示すように、ＢＨＦ（バッファードフッ酸）によって、ナノワイヤ48周辺にあるシリコン酸化物47の一部を除去し、ナノワイヤ48の一部を外部に露出させた検証用基板50を作成した。
【００３９】
次いで、窒素が導入されたニッケルからなるニッケル層（以下、窒素含有ニッケル層と呼ぶ）と、窒素が導入されておらずニッケルのみからなるニッケル層（以下、比較用ニッケル層と呼ぶ）とを、各検証用基板50に形成してシリサイド化させた。
【００４０】
実際上、窒素含有ニッケル層を検証用基板50に形成する場合には、アルゴン及び窒素の混合ガスの雰囲気下でスパッタリング法により、厚さ約6nmの窒素含有ニッケル層を検証用基板50上に形成した。これに対して、比較用ニッケル層を検証用基板50に形成する場合には、アルゴンガスの雰囲気下でスパッタリング法により、厚さ約6nmの比較用ニッケル層を検証用基板50上に形成した。
【００４１】
続いて、ＲＴＡ（Rapid Thermal Annealing）法により、窒素雰囲気中で約30〜120sec（以下、アニール時間と呼ぶ）の間、約400〜600℃（以下、アニール温度と呼ぶ）で、これら検証用基板50をそれぞれ加熱して熱処理し、ナノワイヤ48をシリサイド化させてニッケルシリサイドを形成した。そして、未反応の窒素含有ニッケル層又は比較用ニッケル層をそれぞれ除去し、形成されたニッケルシリサイドの長さについて検証を行った。すなわち、実施例では、上述した実施の形態で説明した二段階熱処理法を適用せずに、１回だけ熱処理し、このときのゲート電極被覆領域ER1（ここではシリコン酸化物47内のナノワイヤ48に相当）へのニッケルの拡散を検証した。
【００４２】
そして、ワイヤ幅が10nmのナノワイヤ48を用いてアニール温度を400℃とし、アニール時間をそれぞれ変えたときのニッケルシリサイドの長さについて調べたところ、図１１に示すような結果が得られた。図１１に示すグラフでは、窒素含有ニッケル層を用いて形成したニッケルシリサイドを「窒素入り」と示し、窒素が導入されていない比較用ニッケル層を用いて形成したニッケルシリサイドを「窒素なし」として示している（以下、後述する図１３及び図１４においても同様とする）。
【００４３】
また、ニッケルシリサイドの長さとは、図１２（Ａ）及び（Ｂ）に示すように、シリコン酸化物が残っている位置S1を始点とし、終点E1は、ナノワイヤをＳＥＭ（Scanning Electron Microscope）で観察した際に、当該シリコン酸化物47内にあるナノワイヤ48がシリサイド化されている位置とした。なお、ナノワイヤ48は、図１２（Ａ）及び（Ｂ）に示すように、シリコン酸化物47内でシリサイド化された部分が白く観測されることから、この白く観測されている位置を終点E1とした。ここで、図１２（Ａ）は、比較用シリサイドを用いてナノワイヤをシリサイド化したものであり、図１２（Ｂ）は、窒素含有ニッケル層を用いてナノワイヤをシリサイド化したものであり、図１２（Ｂ）のほうがニッケルシリサイドの長さが短くなることが確認できる。なお、図１２（Ａ）及び（Ｂ）では、ニッケルシリサイドの長さを「Length of Ni Silicide」と示している。
【００４４】
図１１に示す結果から、アニール時間を長くすると、「窒素入り」のニッケルシリサイドの長さも長くなるため、窒素を導入したニッケルからなる窒素含有ニッケル層を用いたナノワイヤ48内へのシリサイド化は、ニッケルの拡散によるものであると確認できた。
【００４５】
次に、ナノワイヤ48の直径（ワイヤ幅）が異なる複数の検証用基板50を用意して、アニール温度を400℃、アニール時間を30秒として、各ナノワイヤ48をシリサイド化させたところ、図１３に示すような結果が得られた。図１３の結果から、全てのワイヤ幅において「窒素入り」のナノワイヤ48のほうが、ニッケルシリサイドの長さが短くなることが確認でき、ニッケル層を形成する際に窒素を導入させることで、ナノワイヤ48のシリサイド化が抑制できることが確認できた。
【００４６】
次に、ナノワイヤ48のワイヤ幅が10nmの複数の検証用基板50を用意し、アニール時間を30秒とし、アニール温度をそれぞれ変えてニッケルシリサイドの長さを調べたところ、図１４に示すような結果が得られた。図１４の結果から、この条件化では、アニール温度が400℃以下としたときに窒素含有ニッケル層によりニッケルの拡散を抑制でき、アニール温度が450℃以上のときでは、窒素含有ニッケル層を用いてもニッケルの拡散を抑制し難いことが確認できた。よって、この条件化においてナノワイヤ48のシリサイド化を抑制するには、アニール温度を400℃以下とすることが好ましいことが確認できた。
【００４７】
（５）他の実施の形態
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、ニッケル層28をナノワイヤ５の周辺に形成し１回目の熱処理をした後、ニッケル層28を除去し、再び２回目の熱処理をする二段階熱処理法を適用するようにした場合について述べたが、本発明はこれに限らず、要はサイドウォール9a,9bに覆われたナノワイヤ５の領域もシリサイド化させつつ、ゲート電極被覆領域ER1についてはシリサイド化を抑制してチャネル17としたナノワイヤ５を形成することができれば、例えば実施例のように１回目の熱処理だけを行うようにしてもよく、この場合であっても、アニール温度及びアニール時間を調整することで、ナノワイヤ５のソース15及びドレイン16をシリサイド化させつつ、ゲート電極被覆領域ER1のシリサイド化を抑制させることができる。
【００４８】
また、上述した実施の形態においては、ニッケルに窒素を導入したニッケル層28を用いてシリサイド処理を行うようにした場合について述べたが、本発明はこれに限らず、ナノワイヤ５のゲート電極被覆領域ER1へのシリサイド化を窒素により抑制し、ゲート電極被覆領域ER1に従来よりもチャネル17を確保することができればよく、例えばチタンやコバルト等の金属に窒素を導入した金属層を用いてシリサイド処理を行ってもよい。
【符号の説明】
【００４９】
１ ナノワイヤトランジスタ
５ ナノワイヤ
７ ゲート絶縁膜
８ ゲート電極
15 ソース
16 ドレイン
28 ニッケル層
【技術分野】
【０００１】
本発明は、ナノワイヤトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高密度化及び高速化を促進するために、直径数nmの極めて細い円柱状のシリコンからなるナノワイヤの一部をチャネルとした三次元構造のナノワイヤトランジスタが知られており、将来の集積回路デバイスとして注目されている（例えば、特許文献１参照）。実際上、ナノワイヤトランジスタは、ゲート絶縁膜を介在させてゲート電極がナノワイヤの周辺を取り囲む構造を有しており、細いナノワイヤ周辺を全てゲート電極で覆うことで、極めて高いチャネル領域のポテンシャル制御を実現している。
【０００３】
このように、ワイヤ状のチャネル周辺全てがゲート電極で覆われた立体的な三次元構造からなるナノワイヤトランジスタでは、ゲート電極を挟んでナノワイヤに形成されるソース及びドレインに大きな抵抗が存在するため、金属との反応を利用したシリサイド化技術を用いて、ソース及びドレインの寄生抵抗を低減させ、性能向上を図ることが望まれている。ここで、このようなシリサイド処理技術としては、近年、抵抗値と熱安定性の観点からニッケル（Ｎｉ）を用いたニッケルシリサイド処理が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１６４１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の平坦な二次元構造のＭＯＳトランジスタ（すなわち、基板表面に形成されたチャネル一面のみにゲート電極を形成したプレーナ型のＭＯＳトランジスタであり、以下、これをプレーナ型ＭＯＳトランジスタと呼ぶ）に用いるニッケルシリサイド処理を、三次元構造のナノワイヤトランジスタに用いた場合には、ナノワイヤのチャネル内部にまでニッケルが拡散し、ナノワイヤのチャネルもシリサイド化されてしまう虞がある。実際上、図１５（Ａ）に示すように、このような従来のナノワイヤトランジスタ100は、基板シリコン層101上の埋め込み酸化膜102に設けられた支持層103a,103bに、棒状のナノワイヤ104が支持された構成を有している。
【０００６】
そして、このようなナノワイヤトランジスタ100に対しプレーナ型ＭＯＳトランジスタに用いているニッケルシリサイド処理を行った場合には、ナノワイヤ104のうち、サイドウォール105に覆われた領域だけでなく、ソース106及びドレイン107間のゲート絶縁膜108及びゲート電極109で覆われたチャネルとなるべき領域（以下、ゲート電極被覆領域と呼ぶ）ER1もシリサイド化され、ソース106及びドレイン107間にあるべきチャネルが喪失してしまい、動作不良が発生してしまうという問題があった。
【０００７】
また、このような問題を解決するため、従来のプレーナ型ＭＯＳトランジスタにおいてニッケルシリサイド処理に用いられている二段階熱処理法（2-step annealing法）を用いることも考えられている。ここで、二段階熱処理法をナノワイヤトランジスタに用いた場合には、例えばナノワイヤのソース、ドレイン、ゲート電極及びサイドウォール上にニッケル層を堆積し、約300℃程度の低温で熱処理を行った後に未反応のニッケル層を除去し、さらに約400℃程度の熱処理を行い、ナノワイヤへのニッケル原子の供給量を抑えるようになされている。
【０００８】
しかしながら、図１５（Ａ）との対応部分に同一符号を付した図１５（Ｂ）に示すように、このような二段階熱処理法を用いたナノワイヤトランジスタ120でも、ゲート絶縁膜108及びゲート電極109で覆われたゲート電極被覆領域ER1の一部がシリサイド化されてチャネル121が狭くなり、その分だけ、動作速度が低下してしまうという問題があった。
【０００９】
そこで、本発明は以上の点を考慮してなされたもので、動作不良や動作速度の低下の発生を従来よりも抑制できるナノワイヤトランジスタ及びその製造方法を提案することを目的とする。
【課題を解決するための手段】
【００１０】
かかる課題を解決するため本発明の請求項１は、ナノワイヤの周辺を覆うようにゲート電極が形成され、前記ゲート電極を挟んで該ナノワイヤに形成されたソース及びドレインをシリサイド化したナノワイヤトランジスタにおいて、窒素が導入された金属層がナノワイヤの周辺に形成され、熱処理されることにより、前記ナノワイヤの前記ソース及び前記ドレインがシリサイド化されるとともに、前記ナノワイヤの前記ゲート電極に覆われた領域へのシリサイド化が前記窒素により抑制されていることを特徴とするものである。
【００１１】
また、本発明の請求項２は、前記金属層を除去した前記ナノワイヤを再び熱処理することにより、前記ナノワイヤのシリサイド化を促進し、前記ゲート電極に覆われた領域のみに前記チャネルが形成されていることを特徴とするものである。
【００１２】
また、本発明の請求項３は、ナノワイヤの周辺を覆うゲート電極を形成し、前記ゲート電極を挟んで該ナノワイヤに形成されたソース及びドレインをシリサイド化させるナノワイヤトランジスタの製造方法において、窒素が導入された金属層をナノワイヤの周辺に形成し、熱処理することにより、前記ナノワイヤの前記ソース及び前記ドレインをシリサイド化するとともに、前記ナノワイヤの前記ゲート電極に覆われた領域へのシリサイド化を前記窒素により抑制することを特徴とするものである。
【００１３】
また、本発明の請求項４は、前記熱処理ステップの後に、前記ナノワイヤから前記金属層を除去し、該ナノワイヤを再び熱処理することにより、前記ナノワイヤのシリサイド化を促進し、前記ゲート電極に覆われた領域のみを前記チャネルとする第２熱処理ステップを備えることを特徴とするものである。
【００１４】
また、本発明の請求項５は、前記熱処理ステップにおける熱処理の加熱温度は、400℃以下であることを特徴とするものである。
【発明の効果】
【００１５】
本発明の請求項１及び請求項３によれば、窒素が導入された金属層をナノワイヤに形成して熱処理することにより、ナノワイヤに形成されたソース及びドレインをシリサイド化させつつ、窒素によりゲート電極に覆われた領域までシリサイド化されることを抑制できることから、従来よりもゲート電極に覆われた領域にチャネルを確保でき、かくして動作不良や動作速度の低下の発生を従来よりも抑制できる。
【図面の簡単な説明】
【００１６】
【図１】ナノワイヤトランジスタの全体構成を示す概略図である。
【図２】図１のＡ−Ａ´部分の断面構成を示す概略図である。
【図３】図１及び図２のＢ−Ｂ´部分の断面構成を示す概略図である。
【図４】ナノワイヤトランジスタの製造工程の説明（１）に供する概略図である。
【図５】ナノワイヤトランジスタの製造工程の説明（２）に供する概略図である。
【図６】ナノワイヤトランジスタの製造工程の説明（３）に供する概略図である。
【図７】ナノワイヤトランジスタの製造工程の説明（４）に供する概略図である。
【図８】バルク体の断面構成を示す概略図である。
【図９】SIMSによりバルク体を測定したときの測定結果を示すグラフである。
【図１０】検証用基板の製造工程の説明に供する概略図である。
【図１１】アニール時間とニッケルシリサイドの長さとの関係を示すグラフである。
【図１２】シリサイド化したときのナノワイヤの構成を示すＳＥＭ像である。
【図１３】ナノワイヤの直径とニッケルシリサイドの長さとの関係を示すグラフである。
【図１４】アニール温度とニッケルシリサイドの長さとの関係を示すグラフである。
【図１５】従来のナノワイヤトランジスタにおけるゲート電極被覆領域の様子を示す概略図である。
【発明を実施するための形態】
【００１７】
以下図面に基づいて本発明の実施の形態を詳述する。
【００１８】
（１）ナノワイヤトランジスタの全体構成
初めに、本発明による製造方法により製造されたナノワイヤトランジスタの全体構成について説明する。図１において、１は本発明のナノワイヤトランジスタを示し、基板シリコン層２上に埋め込み酸化膜３が設けられており、この埋め込み酸化膜３に２つの支持層4a,4bが対向するように設けられている。ナノワイヤトランジスタ１は、これら支持層4a,4bに棒状でなるナノワイヤ５の一端部5a及び他端部5bが固定されており、約５０〜１００nm程度に選定された極めて短い支持層4a,4b間にナノワイヤ５が配置された構成を有する。
【００１９】
ナノワイヤトランジスタ１は、支持層4a,4b間にあるナノワイヤ５の中央の周辺全てがゲート絶縁膜７及びゲート電極８で取り囲まれており、これらゲート絶縁膜７及びゲート電極８の側壁を覆うようにサイドウォール9a,9bが形成されている。また、ナノワイヤトランジスタ１は、これら埋め込み酸化膜３、支持層4a,4b、ナノワイヤ５、ゲート電極８及びサイドウォール9a,9bの全てが保護膜10で覆われた構成を有する。
【００２０】
ここで、ナノワイヤ５は、極めて細い棒状に形成されており、図１のＡ−Ａ´部分の断面構成を示す図２のように、当該ナノワイヤ５の長手方向と直交するようにゲート電極８及びサイドウォール9a,9bが形成されている。ナノワイヤ５は、図１及び図２のＢ−Ｂ´部分の断面構成を示す図３のように、ほぼ円形状の断面を有し、その直径が約3〜15nm程度に選定されており、その周辺にシリコン酸化物からなるゲート絶縁膜７を介在させて、ポリシリコンからなるゲート電極８で完全に囲まれている。
【００２１】
かかる構成に加えて、ナノワイヤ５は、図１及び図２に示すように、ゲート電極８を挟んでソース15及びドレイン16を有し、これらソース15及びドレイン16間において、周辺がゲート絶縁膜７及びゲート電極８で覆われた領域（すなわち、ゲート電極被覆領域）ER1のほぼ全てがチャネル17となっている。かくして、図１に示すナノワイヤトランジスタ１は、ゲート電極８にゲート電圧が印加されるとともに、ソース15及びドレイン16間にドレイン電圧が印加されることにより、ナノワイヤ５においてソース15からドレイン16へキャリアが流れるように構成されている。
【００２２】
実際上、この実施の形態の場合、ナノワイヤ５は、ゲート電極被覆領域ER1のほぼ全てをチャネル17とし、一端部5aから一方のサイドウォール9aで覆われた領域までをソース15とし、他端部5bから他方のサイドウォール9bで覆われた領域までをドレイン16としている。すなわち、本発明におけるナノワイヤ５では、製造過程において寄生抵抗を低減させたソース15及びドレイン16を形成するために後述するシリサイド処理を行っているが、当該シリサイド処理の際に、窒素を含有したニッケルからなるニッケル層（後述する）を用いることで、ゲート電極被覆領域ER1までもシリサイド化されることが抑制されており、当該ゲート電極被覆領域ER1のほぼ全てがチャネル17となることで、動作不良や動作速度の低下の発生が従来よりも抑制されている。
【００２３】
（２）ナノワイヤトランジスタの製造方法
次に、上述した構成からなるナノワイヤトランジスタ１の製造方法について、以下説明する。初めに、基板シリコン層と埋め込み酸化膜と配線形成シリコン層とが順に積層されたシリコンオンインシュレータ基板（以下、これをＳＯＩ基板と呼ぶ）（図示せず）を用意し、所定の形状のレジストをマスクにして、配線形成シリコン層をエッチングし、図４（Ａ）に示すように、基板シリコン層２に設けられた埋め込み酸化膜３上に、後の加工でナノワイヤ５及び支持層4a,4b（図１）となる配線形成シリコン層20が形成されたＳＯＩ加工基板21を作製する。
【００２４】
次いで、ドライ酸素雰囲気中、所定温度（例えば約1000℃）でこのＳＯＩ加工基板21を熱酸化させる。これによりＳＯＩ加工基板21には、配線形成シリコン層20の周辺や、配線形成シリコン層20下方の埋め込み酸化膜３側から酸化して、図４（Ｂ）に示すように、周辺に膨張したシリコン酸化物22が形成されるとともに、内部にナノワイヤ形成部23が形成され得る。
【００２５】
次いで、シリコン酸化物22のうち、ナノワイヤ形成部23の両端の領域のシリコン酸化物22が残るようにレジストでマスクをし、他のシリコン酸化物22を例えばドライエッチングにより除去して、図４（Ｃ）に示すように、ナノワイヤ形成部23を露出させるとともに、当該ナノワイヤ形成部23の両端部を保持した柱状の支持層4a,4bを埋め込み酸化膜３上に形成する。次いで、図５（Ａ）に示すように、熱酸化することによりナノワイヤ形成部23（図４（Ｃ））の周辺を酸化させてゲート絶縁形成膜25を形成することにより、当該ゲート絶縁形成膜25内に細い棒状のナノワイヤ５を形成する。なお、ゲート絶縁形成膜25としては、シリコン酸化物の他、例えばＨｆＯ２等の高誘電率絶縁膜を成膜してもよい。
【００２６】
次いで、外部に露出した埋め込み酸化膜３及びゲート絶縁形成膜25の周辺に、ゲート電極材料（例えば、ポリシリコン）を堆積させることにより、図５（Ｂ）に示すようなゲート電極形成膜26を形成した後、ナノワイヤ５の所定領域にのみゲート絶縁形成膜25及びゲート電極形成膜26を残し、その周辺にある残りのゲート絶縁形成膜25及びゲート電極形成膜26を、レジストを用いたエッチングにより除去する。これにより、図５（Ｃ）に示すように、ナノワイヤ５には、ゲート絶縁膜７及びゲート電極８で完全に覆われたゲート電極被覆領域ER1が形成され得る。
【００２７】
次いで、全面にシリコン酸化膜（図示せず）を形成した後、全面をエッチバックすることにより、図６（Ａ）に示すように、ゲート絶縁膜７及びゲート電極８の両側部にサイドウォール9a,9bを形成し、図６（Ｂ）に示すように、インプランテーションによって例えばリン又はボロン等をナノワイヤ５の露出した領域に注入した後、約1000℃で活性化アニールを行う。次いで、本発明では、図６（Ｃ）に示すように、外部に露出した埋め込み酸化膜３、ナノワイヤ５周辺、サイドウォール9a,9b及びゲート電極８上に、窒素が導入されたニッケル（Ｎｉ）を堆積させることにより、厚さが約６nm程度のニッケル層28を形成する。
【００２８】
実際上、この実施の形態の場合では、一般的なスパッタリング法を利用して金属層としてのニッケル層28を形成しており、例えばアルゴン（Ａｒ）と窒素（Ｎ２）とを混合させた混合ガスの雰囲気中で、ニッケルからなるターゲットにイオンを衝突させることによって、窒素が導入されたニッケルを埋め込み酸化膜３や、ナノワイヤ５周辺、サイドウォール9a,9b及びゲート電極８上に堆積させてゆき、ニッケル層28を形成する。因みに、上述した実施の形態においては、窒素が導入されたニッケルからなるニッケル層28の形成にスパッタリング法を適用した場合について述べたが、本発明はこれに限らず、要は窒素が導入されたニッケルからなるニッケル層28を形成できればよく、例えば蒸着等の物理蒸着法（ＰＶＤ）や、或いは化学気相成長（ＣＶＤ）法等この他種々の成膜手法を適用してもよい。
【００２９】
このように本発明では、窒素を導入させたニッケルによりニッケル層28が形成されていることにより、後述する熱処理によりナノワイヤ５をシリサイド化させる際に、窒素の存在によって当該ナノワイヤ５内においてニッケルの拡散が抑制され、ゲート電極被覆領域ER1までシリサイド化されることを抑制させることができる。具体的には、先ず、窒素等の不活性ガス雰囲気中で約３０秒間、約300〜400℃で加熱する１回目の熱処理を行うことで、ニッケル層28のニッケルと、このニッケル層28と直接接したナノワイヤ５のシリコンとが反応することにより、図７（Ａ）に示すように、一方の支持層4aから一方のサイドウォール9aまでの間にソース15が形成されるとともに、他方の支持層4bから他方のサイドウォール9bまでの間にドレイン16が形成され得る。
【００３０】
次いで、図７（Ｂ）に示すように、ナノワイヤ５と未反応のニッケル層28を、例えば硫酸と過酸化水素水の混合液等の薬液で除去した後、窒素等の不活性ガス雰囲気中で約３０〜９０秒間、約400〜500℃で加熱する２回目の熱処理を行うことで、ソース15及びドレイン16におけるシリサイド化を促進させる。これによりナノワイヤ５には、図７（Ｃ）に示すように、支持層4a,4bやサイドウォール9a,9bで覆われた領域にもソース15及びドレイン16が形成される。
【００３１】
ここで、本発明によるニッケル層28を用いてソース15及びドレイン16を形成したナノワイヤ５では、ニッケル層28に含有された窒素によって、ゲート電極被覆領域ER1までシリサイド化されることが抑制されており、ゲート電極被覆領域ER1のほぼ全てがチャネル17となり得る。すなわち、ナノワイヤ５では、シリサイド化により形成されるソース15を、ナノワイヤ５の一端部5aから一方のサイドウォール9aで覆われた領域までに留まらせることができ、またシリサイド化により形成されるドレイン16を、ナノワイヤ５の他端部5bから他方のサイドウォール9bで覆われた領域までに留まらせることができる。
【００３２】
そして、最後に、外部に露出している埋め込み酸化膜３、ナノワイヤ５、ゲート電極８及びサイドウォール9a,9bを保護膜10で覆うことにより、図１に示すように、ナノワイヤ５においてゲート電極被覆領域ER1のシリサイド化が抑制され、ゲート電極被覆領域ER1のほぼ全てがチャネル17となっているナノワイヤトランジスタ１を製造することができる。
【００３３】
（３）動作及び効果
以上の構成において、ナノワイヤトランジスタ１では、ナノワイヤ５の周辺をゲート絶縁膜７及びゲート電極８で覆い、当該ゲート電極８を挟んでナノワイヤ５に形成されたソース15及びドレイン16をシリサイド化させる際、窒素が導入されたニッケルからなるニッケル層28をナノワイヤ５の周辺に形成し、熱処理するようにした。これによりナノワイヤトランジスタ１では、ナノワイヤ５のシリサイド化をニッケル層28に導入された窒素により抑制させることができ、その結果、ゲート電極被覆領域ER1までシリサイド化されることを抑制させることができる。
【００３４】
また、このナノワイヤトランジスタ１では、続いてニッケル層28を除去し、再びナノワイヤ５を熱処理することにより、ナノワイヤ５のシリサイド化を促進させるようにした。これにより、ナノワイヤトランジスタ１では、ニッケル層28と直接接していないサイドウォール9a,9bに覆われた領域についてもシリサイド化させることができ、ゲート電極被覆領域ER1のみをチャネル17としたナノワイヤ５を形成できる。
【００３５】
以上の構成によれば、窒素が導入されたニッケルからなるニッケル層28をナノワイヤ５の周辺に形成して熱処理することにより、ナノワイヤ５に形成されたソース15及びドレイン16をシリサイド化させつつ、窒素によりゲート電極被覆領域ER1までシリサイド化されることを抑制できることから、従来よりもゲート電極被覆領域ER1にチャネル17を確保でき、かくして動作不良や動作速度の低下の発生を従来よりも抑制できる。
【００３６】
（４）実施例
ここでは、初めにアルゴンと窒素の混合ガスの雰囲気下、ニッケルをターゲットとしたスパッタリング法を利用して、図８に示すように、上述したニッケル層28に相当する検証用ニッケル層40をシリコン（Ｓｉ）基板41上に形成したバルク体42を製造した。なお、検証用ニッケル層40は厚みを約6nmとした。
【００３７】
次いで、このバルク体42について、SIMS（Secondary Ion Mass Spectrometer）により検証用ニッケル層40を測定した。その結果、図９に示すような結果が得られた。図９から検証用ニッケル層40には、ニッケルに加えて、窒素が含有していることが確認できた。このことから、上述した実施の形態において形成したニッケル層28にも、ニッケルの他、窒素も導入されていることが分かる。
【００３８】
次に、窒素が導入されたニッケルからなるニッケル層を用いてナノワイヤをシリサイド化させた検証用基板を複数作製し、種々の条件を変えたシリサイド処理を行いその結果について検証を行った。ここで、この検証用基板の作製は以下のようにして作製した。先ず初めに、直径300mmのＳＯＩ基板を用意し、図１０（Ａ）に示すように、シリコン酸化物のＢＯＸ45上にシリコンからなる角柱状のナノワイヤ形成部46を作製した（図中「Si Fin」と示す）。次いで、ドライ酸素雰囲気中、約1000℃で45min、ナノワイヤ形成部46を熱酸化し、図１０（Ｂ）に示すように、ナノワイヤ形成部46の周辺を酸化させてシリコン酸化物47とし、このシリコン酸化物47の内部にほぼ円形断面で直径（以下、ワイヤ幅と呼ぶ）が約10〜30nmのナノワイヤ48を形成した。次いで、図１０（Ｃ）に示すように、ＢＨＦ（バッファードフッ酸）によって、ナノワイヤ48周辺にあるシリコン酸化物47の一部を除去し、ナノワイヤ48の一部を外部に露出させた検証用基板50を作成した。
【００３９】
次いで、窒素が導入されたニッケルからなるニッケル層（以下、窒素含有ニッケル層と呼ぶ）と、窒素が導入されておらずニッケルのみからなるニッケル層（以下、比較用ニッケル層と呼ぶ）とを、各検証用基板50に形成してシリサイド化させた。
【００４０】
実際上、窒素含有ニッケル層を検証用基板50に形成する場合には、アルゴン及び窒素の混合ガスの雰囲気下でスパッタリング法により、厚さ約6nmの窒素含有ニッケル層を検証用基板50上に形成した。これに対して、比較用ニッケル層を検証用基板50に形成する場合には、アルゴンガスの雰囲気下でスパッタリング法により、厚さ約6nmの比較用ニッケル層を検証用基板50上に形成した。
【００４１】
続いて、ＲＴＡ（Rapid Thermal Annealing）法により、窒素雰囲気中で約30〜120sec（以下、アニール時間と呼ぶ）の間、約400〜600℃（以下、アニール温度と呼ぶ）で、これら検証用基板50をそれぞれ加熱して熱処理し、ナノワイヤ48をシリサイド化させてニッケルシリサイドを形成した。そして、未反応の窒素含有ニッケル層又は比較用ニッケル層をそれぞれ除去し、形成されたニッケルシリサイドの長さについて検証を行った。すなわち、実施例では、上述した実施の形態で説明した二段階熱処理法を適用せずに、１回だけ熱処理し、このときのゲート電極被覆領域ER1（ここではシリコン酸化物47内のナノワイヤ48に相当）へのニッケルの拡散を検証した。
【００４２】
そして、ワイヤ幅が10nmのナノワイヤ48を用いてアニール温度を400℃とし、アニール時間をそれぞれ変えたときのニッケルシリサイドの長さについて調べたところ、図１１に示すような結果が得られた。図１１に示すグラフでは、窒素含有ニッケル層を用いて形成したニッケルシリサイドを「窒素入り」と示し、窒素が導入されていない比較用ニッケル層を用いて形成したニッケルシリサイドを「窒素なし」として示している（以下、後述する図１３及び図１４においても同様とする）。
【００４３】
また、ニッケルシリサイドの長さとは、図１２（Ａ）及び（Ｂ）に示すように、シリコン酸化物が残っている位置S1を始点とし、終点E1は、ナノワイヤをＳＥＭ（Scanning Electron Microscope）で観察した際に、当該シリコン酸化物47内にあるナノワイヤ48がシリサイド化されている位置とした。なお、ナノワイヤ48は、図１２（Ａ）及び（Ｂ）に示すように、シリコン酸化物47内でシリサイド化された部分が白く観測されることから、この白く観測されている位置を終点E1とした。ここで、図１２（Ａ）は、比較用シリサイドを用いてナノワイヤをシリサイド化したものであり、図１２（Ｂ）は、窒素含有ニッケル層を用いてナノワイヤをシリサイド化したものであり、図１２（Ｂ）のほうがニッケルシリサイドの長さが短くなることが確認できる。なお、図１２（Ａ）及び（Ｂ）では、ニッケルシリサイドの長さを「Length of Ni Silicide」と示している。
【００４４】
図１１に示す結果から、アニール時間を長くすると、「窒素入り」のニッケルシリサイドの長さも長くなるため、窒素を導入したニッケルからなる窒素含有ニッケル層を用いたナノワイヤ48内へのシリサイド化は、ニッケルの拡散によるものであると確認できた。
【００４５】
次に、ナノワイヤ48の直径（ワイヤ幅）が異なる複数の検証用基板50を用意して、アニール温度を400℃、アニール時間を30秒として、各ナノワイヤ48をシリサイド化させたところ、図１３に示すような結果が得られた。図１３の結果から、全てのワイヤ幅において「窒素入り」のナノワイヤ48のほうが、ニッケルシリサイドの長さが短くなることが確認でき、ニッケル層を形成する際に窒素を導入させることで、ナノワイヤ48のシリサイド化が抑制できることが確認できた。
【００４６】
次に、ナノワイヤ48のワイヤ幅が10nmの複数の検証用基板50を用意し、アニール時間を30秒とし、アニール温度をそれぞれ変えてニッケルシリサイドの長さを調べたところ、図１４に示すような結果が得られた。図１４の結果から、この条件化では、アニール温度が400℃以下としたときに窒素含有ニッケル層によりニッケルの拡散を抑制でき、アニール温度が450℃以上のときでは、窒素含有ニッケル層を用いてもニッケルの拡散を抑制し難いことが確認できた。よって、この条件化においてナノワイヤ48のシリサイド化を抑制するには、アニール温度を400℃以下とすることが好ましいことが確認できた。
【００４７】
（５）他の実施の形態
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、ニッケル層28をナノワイヤ５の周辺に形成し１回目の熱処理をした後、ニッケル層28を除去し、再び２回目の熱処理をする二段階熱処理法を適用するようにした場合について述べたが、本発明はこれに限らず、要はサイドウォール9a,9bに覆われたナノワイヤ５の領域もシリサイド化させつつ、ゲート電極被覆領域ER1についてはシリサイド化を抑制してチャネル17としたナノワイヤ５を形成することができれば、例えば実施例のように１回目の熱処理だけを行うようにしてもよく、この場合であっても、アニール温度及びアニール時間を調整することで、ナノワイヤ５のソース15及びドレイン16をシリサイド化させつつ、ゲート電極被覆領域ER1のシリサイド化を抑制させることができる。
【００４８】
また、上述した実施の形態においては、ニッケルに窒素を導入したニッケル層28を用いてシリサイド処理を行うようにした場合について述べたが、本発明はこれに限らず、ナノワイヤ５のゲート電極被覆領域ER1へのシリサイド化を窒素により抑制し、ゲート電極被覆領域ER1に従来よりもチャネル17を確保することができればよく、例えばチタンやコバルト等の金属に窒素を導入した金属層を用いてシリサイド処理を行ってもよい。
【符号の説明】
【００４９】
１ ナノワイヤトランジスタ
５ ナノワイヤ
７ ゲート絶縁膜
８ ゲート電極
15 ソース
16 ドレイン
28 ニッケル層
【特許請求の範囲】
【請求項１】
ナノワイヤの周辺を覆うようにゲート電極が形成され、前記ゲート電極を挟んで該ナノワイヤに形成されたソース及びドレインをシリサイド化したナノワイヤトランジスタにおいて、
窒素が導入された金属層がナノワイヤの周辺に形成され、熱処理されることにより、前記ナノワイヤの前記ソース及び前記ドレインがシリサイド化されるとともに、前記ナノワイヤの前記ゲート電極に覆われた領域へのシリサイド化が前記窒素により抑制されている
ことを特徴とするナノワイヤトランジスタ。
【請求項２】
前記金属層を除去した前記ナノワイヤを再び熱処理することにより、前記ナノワイヤのシリサイド化を促進し、前記ゲート電極に覆われた領域のみに前記チャネルが形成されている
ことを特徴とする請求項１記載のナノワイヤトランジスタ。
【請求項３】
ナノワイヤの周辺を覆うゲート電極を形成し、前記ゲート電極を挟んで該ナノワイヤに形成されたソース及びドレインをシリサイド化させるナノワイヤトランジスタの製造方法において、
窒素が導入された金属層をナノワイヤの周辺に形成し、熱処理することにより、前記ナノワイヤの前記ソース及び前記ドレインをシリサイド化するとともに、前記ナノワイヤの前記ゲート電極に覆われた領域へのシリサイド化を前記窒素により抑制する
ことを特徴とするナノワイヤトランジスタの製造方法。
【請求項４】
前記熱処理ステップの後に、
前記ナノワイヤから前記金属層を除去し、該ナノワイヤを再び熱処理することにより、前記ナノワイヤのシリサイド化を促進し、前記ゲート電極に覆われた領域のみを前記チャネルとする第２熱処理ステップを備える
ことを特徴とする請求項３記載のナノワイヤトランジスタの製造方法。
【請求項５】
前記熱処理ステップにおける熱処理の加熱温度は、400℃以下である
ことを特徴とする請求項３又は４記載のナノワイヤトランジスタの製造方法。
【請求項１】
ナノワイヤの周辺を覆うようにゲート電極が形成され、前記ゲート電極を挟んで該ナノワイヤに形成されたソース及びドレインをシリサイド化したナノワイヤトランジスタにおいて、
窒素が導入された金属層がナノワイヤの周辺に形成され、熱処理されることにより、前記ナノワイヤの前記ソース及び前記ドレインがシリサイド化されるとともに、前記ナノワイヤの前記ゲート電極に覆われた領域へのシリサイド化が前記窒素により抑制されている
ことを特徴とするナノワイヤトランジスタ。
【請求項２】
前記金属層を除去した前記ナノワイヤを再び熱処理することにより、前記ナノワイヤのシリサイド化を促進し、前記ゲート電極に覆われた領域のみに前記チャネルが形成されている
ことを特徴とする請求項１記載のナノワイヤトランジスタ。
【請求項３】
ナノワイヤの周辺を覆うゲート電極を形成し、前記ゲート電極を挟んで該ナノワイヤに形成されたソース及びドレインをシリサイド化させるナノワイヤトランジスタの製造方法において、
窒素が導入された金属層をナノワイヤの周辺に形成し、熱処理することにより、前記ナノワイヤの前記ソース及び前記ドレインをシリサイド化するとともに、前記ナノワイヤの前記ゲート電極に覆われた領域へのシリサイド化を前記窒素により抑制する
ことを特徴とするナノワイヤトランジスタの製造方法。
【請求項４】
前記熱処理ステップの後に、
前記ナノワイヤから前記金属層を除去し、該ナノワイヤを再び熱処理することにより、前記ナノワイヤのシリサイド化を促進し、前記ゲート電極に覆われた領域のみを前記チャネルとする第２熱処理ステップを備える
ことを特徴とする請求項３記載のナノワイヤトランジスタの製造方法。
【請求項５】
前記熱処理ステップにおける熱処理の加熱温度は、400℃以下である
ことを特徴とする請求項３又は４記載のナノワイヤトランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−２１１１２７（Ｐ２０１１−２１１１２７Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７９９７２（Ｐ２０１０−７９９７２）
【出願日】平成２２年３月３１日（２０１０．３．３１）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 平成２２年２月５日 国立大学法人 東京工業大学主催の「物理電子システム創造専攻 平成２１年度修士論文発表会」において文書をもって発表
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度、独立行政法人新エネルギー・産業技術総合開発機構、「ナノエレクトロニクス半導体新材料／新構造ナノ電子デバイス技術開発／ナノワイヤＦＥＴの研究開発」 委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【出願人】（８９９００００６８）学校法人早稲田大学 (602)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月３１日（２０１０．３．３１）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 平成２２年２月５日 国立大学法人 東京工業大学主催の「物理電子システム創造専攻 平成２１年度修士論文発表会」において文書をもって発表
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度、独立行政法人新エネルギー・産業技術総合開発機構、「ナノエレクトロニクス半導体新材料／新構造ナノ電子デバイス技術開発／ナノワイヤＦＥＴの研究開発」 委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【出願人】（８９９００００６８）学校法人早稲田大学 (602)
【Ｆターム（参考）】
[ Back to top ]