フィルタ回路、分波器およびＲＦモジュール
【課題】挿入損失の劣化を抑制し、かつ特定周波数帯域の抑圧を高めることができる。
【解決手段】入力端子と出力端子との間に接続され、通過帯域を有するフィルタ部１０と、前記入力端子と前記出力端子との間に、前記フィルタ部に並列に接続された経路１２と、を具備し、前記経路は、前記入力端子から入力され前記経路を通過して前記出力端子に出力される第１信号の位相と、前記入力端子から入力され前記フィルタ部を通過して前記出力端子から出力される第２信号の位相と、が前記通過帯域外の周波数帯域において逆位相となり、かつ前記第１信号の振幅と、前記第２信号の振幅と、が前記周波数帯域において同一となるようなインピーダンスを有するフィルタ回路。
【解決手段】入力端子と出力端子との間に接続され、通過帯域を有するフィルタ部１０と、前記入力端子と前記出力端子との間に、前記フィルタ部に並列に接続された経路１２と、を具備し、前記経路は、前記入力端子から入力され前記経路を通過して前記出力端子に出力される第１信号の位相と、前記入力端子から入力され前記フィルタ部を通過して前記出力端子から出力される第２信号の位相と、が前記通過帯域外の周波数帯域において逆位相となり、かつ前記第１信号の振幅と、前記第２信号の振幅と、が前記周波数帯域において同一となるようなインピーダンスを有するフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路、分波器およびＲＦモジュールに関し、特に、フィルタ部と並列に接続された経路を有するフィルタ回路、分波器およびＲＦモジュールに関する。
【背景技術】
【０００２】
携帯電話等の高周波回路として、フィルタ回路が用いられている。フィルタ回路は、通過帯域の高周波信号を通過させ、通過帯域外の信号を減衰させる。フィルタ回路においては、通過帯域外の特定の周波数帯域において減衰量を高めることがある。特許文献１および２には、フィルタに直列に移相器を接続することにより、通過帯域外の特定の周波数帯域の抑圧を高める方法が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３３７３３号公報
【特許文献２】国際公開２００９／０２５１０６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１および２の方法では、フィルタに直列に移相器等の素子を挿入するため、挿入損失が増大してしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、挿入損失の増大を抑制し、かつ特定周波数帯域の抑圧を高めることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、入力端子と出力端子との間に接続され、通過帯域を有するフィルタ部と、前記入力端子と前記出力端子との間に、前記フィルタ部に並列に接続された経路と、を具備し、前記経路は、前記入力端子から入力され前記経路を通過して前記出力端子に出力される第１信号の位相と、前記入力端子から入力され前記フィルタ部を通過して前記出力端子から出力される第２信号の位相と、が前記通過帯域外の周波数帯域において逆位相となり、かつ前記第１信号の振幅と、前記第２信号の振幅と、が前記周波数帯域において同一となるようなインピーダンスを有することを特徴とするフィルタ回路である。本発明によれば、挿入損失の増大を抑制し、かつ特定周波数帯域の抑圧を高めることができる。
【０００７】
上記構成において、前記経路は、誘導性のインピーダンスを有する構成とすることができる。この構成によれば、特定周波数帯域の抑圧をより高めることができる。
【０００８】
上記構成において、前記経路は、前記通過帯域より低周波数側において容量性から誘導性に変化するインピーダンスを有し、前記通過帯域より高周波数側において誘導性のインピーダンスを有する構成とすることができる。この構成によれば、低周波領域の減衰特性を改善できる。
【０００９】
上記構成において、前記周波数帯域は前記通過帯域より低周波数側と、前記通過帯域より高周波数側と、に位置する構成とすることができる。
【００１０】
上記構成において、前記経路は、前記入力端子と前記出力端子との間に直列に接続された集中定数のインダクタを含む構成とすることができる。
【００１１】
上記構成において、前記経路は、前記入力端子と前記出力端子との間に、前記インダクタに直列に接続された集中定数のキャパシタを含む構成とすることができる。
【００１２】
上記構成において、前記経路は、前記入力端子と前記出力端子との間に、前記インダクタに直列に接続された分布定数線路を含む構成とすることができる。この構成によれば、より柔軟に回路設計を行なうことができる。
【００１３】
上記構成において、前記経路は、前記インダクタと前記キャパシタとの間に直列に接続された分布定数線路を含む構成とすることができる。
【００１４】
本発明は、共通端子と第１端子との間に接続された第１フィルタと、前記共通端子と第２端子との間に接続された第２フィルタと、を含み、前記第１フィルタおよび前記第２フィルタのうち少なくとも一方が上記フィルタ回路であることを特徴とする分波器である。
【００１５】
本発明は、上記分波器を含むことを特徴とするＲＦモジュールである。
【発明の効果】
【００１６】
本発明によれば、挿入損失の増大を抑制し、かつ特定周波数帯域の抑圧を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施例１に係るフィルタ回路の回路図である。
【図２】図２は、実施例２に係るフィルタ回路の回路図である。
【図３】図３（ａ）は、実施例２に係るフィルタ回路の通過特性を示す図、図３（ｂ）は、実施例２に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【図４】図４は、実施例３に係るフィルタ回路の回路図である。
【図５】図５（ａ）は、実施例３に係るフィルタ回路の通過特性を示す図、図５（ｂ）は、実施例３に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【図６】図６は、実施例４に係るフィルタ回路の回路図である。
【図７】図７（ａ）は、実施例４に係るフィルタ回路の通過特性を示す図、図７（ｂ）は、実施例４に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【図８】図８（ａ）は、実施例５に係るフィルタ回路の回路図、図８（ｂ）は、分布定数線路Ｄ１を示す断面斜視図である。
【図９】図９（ａ）は、実施例５に係るフィルタ回路の通過特性を示す図、図９（ｂ）は、実施例５に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【図１０】図１０は、実施例６に係る分波器の回路図である。
【図１１】図１１は、実施例７に係る分波器の回路図である。
【図１２】図１２（ａ）は、送信フィルタのフィルタ部の回路図、図１２（ｂ）は、送信フィルタのフィルタ部を形成したチップの平面図である。
【図１３】図１３（ａ）は、受信フィルタの回路図、図１３（ｂ）は、受信フィルタを形成したチップの平面図である。
【図１４】図１４（ａ）は、弾性表面波共振子の平面図、図１４（ｂ）はＡ−Ａ断面図である。
【図１５】図１５（ａ）は、圧電薄膜共振子の平面図、図１５（ｂ）は、図１５（ａ）のＡ−Ａ断面図である。
【図１６】図１６（ａ）から図１６（ｃ）は、実施例７に係る分波器の実装図である。
【図１７】図１７（ａ）および図１７（ｂ）は、それぞれ図１６（ｃ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。
【図１８】図１８（ａ）から図１８（ｃ）は、各層の上面を示す平面図である。
【図１９】図１９（ａ）から図１９（ｃ）は、各層の上面または下面を示す平面図である。
【図２０】図２０（ａ）から図２０（ｃ）は、実施例８のフィルタが実装された基板の各層の上面を示す平面図である。
【図２１】図２１（ａ）および図２１（ｂ）は、実施例８のフィルタが実装された基板の各層の上面または下面を示す平面図である。
【図２２】図２２（ａ）および図２２（ｂ）は、実施例８に係る分波器の実装図である。
【図２３】図２３（ａ）から図２３（ｄ）は、各層の上面および下面を示す平面図である。
【図２４】図２４（ａ）から図２４（ｃ）は、実施例９に係るＲＦモジュールの上面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照し本発明の実施例について説明する。
【実施例１】
【００１９】
図１は、実施例１に係るフィルタ回路の回路図である。図１のように、フィルタ回路１８は、フィルタ部１０と経路１２とを備えている。フィルタ部１０は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に接続されている。経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にフィルタ部１０と並列に接続されている。入力端子Ｔｉｎから入力した信号は、フィルタ部１０と経路１２とに分岐される。フィルタ部１０を通過した信号Ｉ１と経路１２を通過した信号Ｉ２とは合成され出力端子Ｔｏｕｔから出力される。フィルタ部１０は、通過帯域を有するバンドパスフィルタであり、通過帯域の信号を通過させ、通過帯域外の信号を抑圧する。
【００２０】
経路１２のインピーダンスは、以下のように設定されている。すなわち、入力端子Ｔｉｎから入力され経路１２を通過して出力端子Ｔｏｕｔに出力される第２信号Ｉ２の位相と、入力端子Ｔｉｎから入力されフィルタ部１０を通過して出力端子Ｔｏｕｔから出力される第１信号Ｉ１の位相と、が通過帯域外の周波数帯域において逆位相となる。かつ、この周波数帯域において、第１信号Ｉ１の振幅と、第２信号Ｉ２の振幅と、が同一となる。
【００２１】
実施例１によれば、周波数帯域において、第１信号Ｉ１と第２信号Ｉ２との位相が逆位相となる。また、第１信号Ｉ１の振幅と、第２信号Ｉ２の振幅と、が同一となる。これにより、第１信号Ｉ１と第２信号Ｉ２とが弱めあう。よって、この周波数帯域において、出力端子Ｔｏｕｔから出力する信号を減衰させることができる。経路１２のインピーダンスを調整することにより、通過帯域外の任意の周波数帯域において減衰量を増大させることができる。
【００２２】
なお、第１信号Ｉ１と第２信号Ｉ２との位相が逆位相とは、この周波数帯域において信号を減衰させる程度であり、例えば１８０°±３０°が好ましく、１８０°±１０°がより好ましい。第１信号Ｉ１と第２信号Ｉ２との振幅が同一とは、この周波数帯域において信号を減衰させる程度であり、２つの信号Ｉ１およびＩ２の振幅比が０．７〜１．５であることが好ましく、０．９〜１．２であることがより好ましい。
【００２３】
フィルタ部１０としては、例えばラダー型フィルタまたは多重モード型フィルタを用いることができる。
【実施例２】
【００２４】
実施例２は、経路１２がインダクタを含む例である。図２は、実施例２に係るフィルタ回路の回路図である。フィルタ部１０としてラダー型フィルタを用いている。経路１２は、一端が入力端子Ｔｉｎに他端が出力端子Ｔｏｕｔに接続されたインダクタＬ１を含んでいる。フィルタ部１０は、１または複数の直列共振子Ｓ１〜Ｓ４および1または複数の並列共振子Ｐ１〜Ｐ３を備えている。直列共振子Ｓ１〜Ｓ４は、出力端子Ｔｏｕｔと入力端子Ｔｉｎとの間に直列に接続されている。並列共振子Ｐ１〜Ｐ３は、出力端子Ｔｏｕｔと入力端子Ｔｉｎとの間に並列に接続されている。
【００２５】
インダクタＬ１のインダクタンスを１５０ｎＨとし、フィルタ部１０として、ラダー型フィルタを用いシミュレーションを行った。ラダー型フィルタは、６段構成であり、圧電基板としてタンタル酸リチウムを用いた弾性表面波共振子を備えている。通過帯域は、１９２０ＭＨｚから１９８０ＭＨｚである。経路１２を備えていないフィルタ部１０を比較例に係るフィルタ回路とした。
【００２６】
図３（ａ）は、実施例２に係るフィルタ回路の通過特性を示す図、図３（ｂ）は、実施例２に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。図３（ａ）において、実線は実施例２、破線は比較例の通過特性を示している。図３（ｂ）において、□は第１信号Ｉ１の電流成分の振幅、○は第２信号Ｉ２の電流成分の振幅を任意座標で示している。点線は、第１信号Ｉ１と第２信号Ｉ２との位相差を示している。図３（ａ）のように、比較例および実施例１とも２ＧＨｚ近傍に通過帯域Ｆ０が位置している。図３（ｂ）のように、１ＧＨｚ近傍の周波数帯域Ｆ１において、第１信号Ｉ１と第２信号Ｉ２との信号の振幅がほぼ同じになっている。さらに、周波数帯域Ｆ１において、第１信号Ｉ１と第２信号Ｉ２との位相差がほぼ１８０°となっている。これにより、図３（ａ）のように、実施例１に係るフィルタ回路においては周波数帯域Ｆ１において、減衰量が増加している。
【００２７】
フィルタ部１０で用いられる共振子は、通過帯域以外の周波数においては共振特性を示さず、容量とみなせる。例えば、弾性表面波共振子は、圧電基板の誘電率と、電極指間隔等で定まる容量とみなせる。例えば、圧電薄膜共振子は、圧電膜の誘電率と、上部電極と下部電極との面積で定まる容量とみなせる。このため、実施例１のように、誘導性のインピーダンスを有する経路１２を用いる。これにより、第１信号Ｉ１と第２信号Ｉ２とを逆位相とすることができる。これにより、第１信号Ｉ１と第２信号Ｉ２とが合成された出力端子Ｔｏｕｔから出力する信号を減衰させることができる。
【００２８】
インダクタＬ１は、例えば集中定数のインダクタとすることができる。インダクタＬ１としては、例えば、チップインダクタ、積層基板中のスパイラルインダクタまたはボンディングワイヤを用いることができる。なお、比較例２においては、周波数帯域Ｆ１を１ＧＨｚ近傍としているが、経路１２のインピーダンスを任意に設定することにより、周波数帯域Ｆ１を任意に設定することができる。
【実施例３】
【００２９】
実施例３は、経路１２がインダクタとキャパシタとを含む例である。図４は、実施例３に係るフィルタ回路の回路図である。実施例２の図２と比較し、経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、インダクタＬ１に直列に接続されたキャパシタＣ１を含む。その他の構成は、実施例２の図２と同じであり説明を省略する。インダクタＬ１のインダクタンスを２５０ｎＨ、キャパシタＣ１のキャパシタンスを０．２ｐＦとし、シミュレーションを行った。その他の条件は、実施例２のシミュレーションと同じである。
【００３０】
図５（ａ）は、実施例３に係るフィルタ回路の通過特性を示す図、図５（ｂ）は、実施例３に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【００３１】
実施例２においては、図３（ａ）のように、低周波数領域（例えば、直流に近い領域）において減衰量が小さくなる。これは、経路１２がインダクタＬ１のため、図３（ｂ）のように、低周波数領域において第２信号Ｉ２の振幅が大きくなるためである。
【００３２】
実施例３においては、図５（ｂ）のように、低周波数領域Ｒ１において、キャパシタＣ１により信号Ｉ２が小さくなる。これにより、図５（ａ）のように、低周波数領域Ｒ１において、減衰量を大きくすることができる。このように、経路１２を、通過帯域Ｆ０より低周波数側においてキャパシタの成分が支配的な容量性からインダクタの成分が支配的な誘導性に変化するインピーダンスを有し、通過帯域Ｆ０より高周波数側において誘導性のインピーダンスを有するように設定する。これにより、低周波領域の減衰特性を改善できる。
【００３３】
実施例３のように、経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、インダクタＬ１に直列に接続された集中定数のキャパシタＣ１を含むように構成することができる。集中定数のキャパシタＣ１としては、例えばチップキャパシタ、積層基板中のＭＩＭ（Metal
Insulator Metal）キャパシタを用いることができる。
【００３４】
なお、図４においては、経路１２の入力端子Ｔｉｎ側をインダクタＬ１、出力端子Ｔｏｕｔ側をキャパシタＣ１としたが、入力端子Ｔｉｎ側をキャパシタＣ１、出力端子Ｔｏｕｔ側をインダクタＬ１としてもよい。
【実施例４】
【００３５】
実施例４は、並列共振子とグランドとの間にインダクタが接続された例である。図６は、実施例４に係るフィルタ回路の回路図である。実施例２の図２と比較し、フィルタ部１０の並列共振子Ｐ１〜Ｐ３とグランドとの間にインダクタＬ２が接続されている。その他の構成は、実施例２の図２と同じであり説明を省略する。インダクタＬ１のインダクタンスを１５０ｎＨ、インダクタＬ２のインダクタンスを０．２ｎＨとし、シミュレーションを行った。その他の条件は、実施例２のシミュレーションと同じである。
【００３６】
図７（ａ）は、実施例４に係るフィルタ回路の通過特性を示す図、図７（ｂ）は、実施例４に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【００３７】
図７（ｂ）のように、実施例４においては、周波数帯域Ｆ１に加え３ＧＨｚ近傍の周波数帯域Ｆ２においても、第１信号Ｉ１と第２信号Ｉ２との信号の振幅がほぼ同じになっている。さらに、第１信号Ｉ１と第２信号Ｉ２との位相差がほぼ１８０°となっている。これにより、図７（ａ）のように、周波数帯域Ｆ１に加え周波数帯域Ｆ２においても減衰量が増大している。
【００３８】
実施例４のように、経路１２のインピーダンスと、インダクタＬ２のインダクタンスを調整することにより、減衰量を増大させる周波数領域Ｆ１およびＦ２を通過帯域Ｆ０より低周波数側と、通過帯域Ｆ０より高周波数側と、に位置させることができる。なお、経路１２のインピーダンスおよびインダクタＬ２のインダクタンスを任意に設定することにより、周波数領域Ｆ１およびＦ２の周波数を任意に設定することができる。
【００３９】
実施例４によれば、並列共振子Ｐ１〜Ｐ３とグランドとの間にインダクタＬ２を接続することにより、減衰極を任意に２つ設けることができる。なお、周波数帯域Ｆ２における減衰極は、第１信号Ｉ１と第２信号Ｉ２との信号の振幅がほぼ同じになり、かつ第１信号Ｉ１と第２信号Ｉ２との位相差がほぼ逆位相とることにより形成されたものであり、並列共振子とインダクタとの共振により形成されたものではない。
【実施例５】
【００４０】
実施例５は、経路１２がインダクタと分布定数線路を含む例である。図８（ａ）は、実施例５に係るフィルタ回路の回路図である。実施例３の図４と比較し、経路１２は、インダクタＬ１とキャパシタＣ１との間に、一端がインダクタＬ１に、他端がキャパシタＣ１に接続された分布定数線路Ｄ１を含む。図８（ｂ）は、分布定数線路Ｄ１を示す断面斜視図である。分布定数線路Ｄ１はストリップラインにより構成されている。誘電体層２４の上下をグランド電極２２および２６が挟んでおり、誘電体層２４内に導電層２８が延伸している。誘電体層２４の誘電率、誘電体層２４の膜厚Ｈ、導電層２８の膜厚Ｔ、導電層２８の幅Ｗ、および導電層２８の長さＬから分布定数線路Ｄ１のインピーダンスを設定することができる。なお、分布定数線路Ｄ１は、マイクロストリップライン等でもよい。その他の構成は、実施例３の図４と同じであり説明を省略する。インダクタＬ１のインダクタンスを３０ｎＨ、キャパシタＣ１のキャパシタンスを０．１ｐＦとした。さらに、誘電体層２４の比誘電率を４．８、膜厚Ｈを８５μｍ、導電層２８の膜厚Ｔを２５μｍ、導電層２８の幅Ｗを１００μｍ、および導電層２８の長さＬを１ｍｍとしシミュレーションを行った。その他の条件は、実施例２のシミュレーションと同じである。
【００４１】
図９（ａ）は、実施例５に係るフィルタ回路の通過特性を示す図、図９（ｂ）は、実施例５に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【００４２】
図９（ｂ）のように、周波数帯域Ｆ１において第１信号Ｉ１と第２信号Ｉ２との信号の振幅がほぼ同じであり、かつ第１信号Ｉ１と第２信号Ｉ２との位相差がほぼ逆位相となっている。これにより、図９（ａ）のように、周波数帯域Ｆ１の減衰量を増大させることができる。さらに、分布定数線路Ｄ１を用いることにより、経路１２全体のＱ値を小さくできるため、フィルタ特性の変動を緩やかにすることができる。例えば、図９（ａ）の領域Ｒ２における減衰量のピークを実施例３の図５（ａ）より小さくすることができる。
【００４３】
さらに、実施例５によれば、経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、インダクタＬ１に直列に接続された分布定数線路Ｄ１を含む。これにより、インダクタＬ１の位相変換機能と、信号の振幅の減衰機能の一部を分布定数線路Ｄ１に担わせることができる。これにより、集中定数のインダクタＬ１と分布定数線路Ｄ１とが相補的な関係を有するため、より柔軟に回路設計が可能となる。例えば、減衰量を増大させる周波数帯域をより柔軟に設定することができる。
【００４４】
なお、発明者らの実験によると、第１信号Ｉ１と第２信号Ｉ２との位相差を逆位相とするためには、入力端子Ｔｉｎおよび出力端子Ｔｏｕｔに近い素子は集中定数素子であることが好ましい。よって、分布定数線路Ｄ１は、インダクタＬ１とキャパシタＣ１との間に直列に接続されることが好ましい。
【００４５】
実施例１から実施例５において、経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に限らず、入力端子Ｔｉｎとフィルタ部１０の途中、フィルタ部１０の途中から出力端子Ｔｏｕｔとの間に接続されていてもよい。例えば、実施例２から実施例５のように、フィルタ部１０がラダー型フィルタの場合、フィルタ部１０の途中の直列共振器の接続点（例えば直列共振子Ｓ２とＳ３の接続点）と入力端子Ｔｉｎの間に経路１２が接続されてもよい。あるいは、フィルタ部１０の途中の直列共振器の接続点と出力端子Ｔｏｕｔとの間に接続されていてもよい。さらに、経路１２は、直列共振子の接続点同士（例えば直列共振子Ｓ１とＳ２との接続点と、直列共振子Ｓ２とＳ３との接続点と、の間）に接続されていてもよい。このような場合でも、フィルタ部１０を通過する第１信号Ｉ１と、経路１２とフィルタ部１０の一部とを通過する第２信号Ｉ２と、が略逆位相となり、かつ第１信号Ｉ１と第２信号Ｉ２との振幅が略同一であればよい。
【実施例６】
【００４６】
実施例６は、分波器の例である。図１０は、実施例６に係る分波器の回路図である。図１０のように、第１フィルタ１１が共通端子Ｔａｎｔと第１端子Ｔ１との間に接続されている。第２フィルタ１４が共通端子Ｔａｎｔと第２端子Ｔ２との間に接続されている。第１フィルタ１１は、実施例１から５に係るフィルタ回路１８である。
【００４７】
実施例６のように、実施例１から５に係るフィルタ回路を、分波器が備える第１フィルタ１１および第２フィルタ１４の少なくとも一方に用いることができる。送信フィルタと受信フィルタとを備えた分波器の場合、送信フィルタは、特に挿入損失を抑制することが求められる。よって、送信フィルタに実施例１から５に係るフィルタ回路を用いることが好ましい。
【実施例７】
【００４８】
実施例７は、分波器の具体例である。図１１は、実施例７に係る分波器の回路図である。図１１のように、第１フィルタ１１として、実施例４に係るフィルタ回路を用いている。第１フィルタ１１のフィルタ部１０は直列共振子Ｓ１１〜Ｓ１４および並列共振子Ｐ１１〜Ｐ１３を備えている。並列共振子Ｐ１１およびＰ１２はインダクタＬ１１を共通に介し接地されている。並列共振子Ｐ１３は、インダクタＬ１２を介し接地されている。第２フィルタ１４は、ラダー型フィルタであり、直列共振子Ｓ２１〜Ｓ２４および並列共振子Ｐ２１〜Ｐ２３を備えている。並列共振子Ｐ２１〜Ｐ２３はインダクタＬ２１を共通に介し接地されている。共通端子ＴａｎｔはインダクタＬ３を介し接地されている。インダクタＬ３は、整合回路として機能する。その他の構成は、実施例５と同じであり説明を省略する。なお、以降、第１フィルタ１１として送信フィルタ、第２フィルタ１４として受信フィルタの例を説明する。
【００４９】
図１２（ａ）は、送信フィルタのフィルタ部１０の回路図、図１２（ｂ）は、送信フィルタのフィルタ部を形成したチップの平面図である。図１２（ｂ）は、チップの裏面から表面を透視した平面図である。図１２（ａ）のように、フィルタ部１０は、アンテナ端子Ａｎｔ１と送信端子Ｔｘとの間に直列共振子Ｓ１１〜Ｓ１４が直列に接続されている。さらに、並列共振子Ｐ１１〜Ｐ１３が並列に接続されている。並列共振子Ｐ１１〜Ｐ１３の一端はそれぞれ端子Ｇ１１〜Ｇ１３に接続されている。図１２（ｂ）のように、タンタル酸リチウムまたはニオブ酸リチウム等の圧電基板３１上に直列共振子Ｓ１１〜Ｓ１４および並列共振子Ｐ１１〜Ｐ１３が弾性表面波共振子として形成されている。図１２（ｂ）に示したパッドＡｎｔ１、Ｇ１１、Ｇ１２、Ｇ１２、Ｔｘがそれぞれ図１２（ａ）に示した端子Ａｎｔ１、Ｇ１１、Ｇ１２、Ｇ１３、Ｔｘに対応する。なお、図１２（ｂ）のパッドＧ１２は、図１２（ａ）の端末Ｇ１２およびＧ１３を共通としたパッドである。
【００５０】
図１３（ａ）は、受信フィルタ１４の回路図、図１３（ｂ）は、受信フィルタを形成したチップの平面図である。図１３（ｂ）は、チップの裏面から表面を透視した平面図である。図１３（ａ）のように、受信フィルタ１４は、アンテナ端子Ａｎｔ２と受信端子Ｒｘとの間に直列共振子Ｓ２１〜Ｓ２４が直列に接続されている。さらに、並列共振子Ｐ２１〜Ｐ２３が並列に接続されている。並列共振子Ｐ２１〜Ｐ２３の一端はそれぞれ端子Ｇ２１〜Ｇ２３に接続されている。図１３（ｂ）のように、タンタル酸リチウムまたはニオブ酸リチウム等の圧電基板３２上に直列共振子Ｓ２１〜Ｓ２４および並列共振子Ｐ２１〜Ｐ２３が弾性表面波共振子として形成されている。図１３（ａ）のパッドＡｎｔ２、Ｇ２１、Ｇ２２、Ｇ２２、Ｒｘがそれぞれ図１３（ａ）の端子Ａｎｔ２、Ｇ２１、Ｇ２２、Ｇ２３、Ｒｘに対応する。図１３（ｂ）のパッドＧ２２は、図１３（ａ）の端末Ｇ２２およびＧ２３を共通としたパッドである。
【００５１】
図１４（ａ）は、弾性表面波共振子の平面図、図１４（ｂ）はＡ−Ａ断面図である。図１４（ａ）および図１４（ｂ）のように、圧電基板３０上に、例えば主成分がＡｌ等である金属からなる電極３８が形成されている。電極３８は、反射器３４およびくし型電極３６を形成する。くし型電極３６において励振された弾性波が反射器３４で反射され共振する。これにより、共振子として機能する。
【００５２】
共振子としては、例えば圧電薄膜共振子を用いることもできる。図１５（ａ）は、圧電薄膜共振子の平面図、図１５（ｂ）は、図１５（ａ）のＡ−Ａ断面図である。図１５（ａ）および図１５（ｂ）のように、例えばシリコン基板４０上に下部電極４２、ＡｌＮ等の圧電膜４４、上部電極４６が順次積層されている。圧電膜４４を挟み上部電極４６と下部電極４２とが重なる領域が共振領域４８である。共振領域４８においては、上下方向に伝搬する弾性波が共振し共振子として機能する。共振領域４８の下方には、空隙４９が形成されている。空隙４９の代わりに、音響多層膜が形成されていてもよい。
【００５３】
図１６（ａ）から図１６（ｃ）は、実施例７に係る分波器の実装図である。図１７（ａ）および図１７（ｂ）は、それぞれ図１６（ｃ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。図１６（ａ）は、基板の斜視図、図１６（ｂ）は、基板に圧電基板を実装した斜視図、図１６（ｃ）は封止した斜視図である。図１６（ａ）、図１７（ａ）および図１７（ｂ）のように、基板５０は積層基板であり、積層基板を構成する各層５１〜５４の上面には銅または金等の金属からなる配線６４が形成されている。また、各層５１〜５４を貫通するビア配線６８が形成されている。ビア配線６８は、各層５１〜５４を貫通するビア内を金属で埋め込んだ配線である。基板５０の上面には、周囲に沿って金属からなるシールリングが形成されている。基板５０の下面には、フットパッド６２が形成されている。
【００５４】
図１６（ｂ）、図１７（ａ）および図１７（ｂ）のように、基板５０の上面に、フィルタ部１０が形成された圧電基板３１と、受信フィルタ１４が形成された圧電基板３２と、がＡｕまたは半田等の金属を用いフリップチップ実装されている。
【００５５】
図１６（ｃ）、図１７（ａ）および図１７（ｂ）のように、圧電基板３１および３２を封止部６０を用い封止する。封止部６０としては、例えば半田等の金属を用いることができる。シールリングは金属により濡れ性がよいため、半田等の封止部６０はシールリング上に形成される。封止部６０として樹脂等の絶縁体を用いてもよい。
【００５６】
図１８（ａ）から図１９（ｃ）は、各層の上面および下面を示す平面図である。図１８（ａ）は、層５１上に実装された圧電基板３１および３２を透視してみた図である。圧電基板３１および３２内は図１２（ｂ）および図１３（ｂ）と同じ配置であり説明を省略する。
【００５７】
図１８（ｂ）は層５１の上面の平面図である。圧電基板３１上に形成されたパッドＡｎｔ１、Ｇ１１、Ｇ１２およびＴｘが層５１上のパッドＡｎｔ１、Ｇ１１、Ｇ１２およびＴｘに、バンプを用い電気的に接続される。圧電基板３２上に形成されたパッドＡｎｔ２、Ｇ２１、Ｇ２２およびＲｘが層５１上のパッドＡｎｔ２、Ｇ２１、Ｇ２２およびＲｘに、バンプを用い電気的に接続される。符号ｖ１〜ｖ１１、ｇｇおよびｓ１は層５１を貫通するビア配線６８である。層５１上に形成された配線６４のうち、配線１０２ａは、送信端子Ｔｘに接続するインダクタＬ１の一部である。シールリングはビア配線ｇｇを介し接地される。
【００５８】
図１８（ｃ）は層５２の上面の平面図である。図１８（ｃ）を参照し、層５２には、ビア配線ｖ１〜ｖ１１、ｓ１、ｓ２、ｗ１〜ｗ３が形成されている。層５２の上面上に形成された配線６４のうち、配線１０２ｂは、配線１０２ａとビア配線ｓ１を介し接続されるインダクタＬ１の一部である。
【００５９】
図１９（ａ）は層５３の上面の平面図である。図１９（ａ）を参照し、層５３には、ビア配線ｖ１〜ｖ４、ｖ１１、ｖ１２、ｓ２、ｓ３、ｗ１〜ｗ３が形成されている。層５３の上面上に形成された配線６４のうち配線１０４ａは、ビア配線ｓ２を介しインダクタに接続される分布定数線路Ｄ１の一部である。
【００６０】
図１９（ｂ）は層５４の上面の平面図である。図１９（ｂ）を参照し、層５４には、ビア配線ｖ１〜ｖ３、ｖ１１、ｖ１２、ｗ１〜ｗ３が形成されている。層５４の上面上に形成された配線１０４ａは、ビア配線ｓ３を介し配線１０４ａに接続される分布定数線路Ｄ１の一部である。
【００６１】
図１９（ｃ）は層５４の下面を上から透視した平面図である。層５４の下面にはフットパッド６２が形成されている。フットパッドＡｎｔは図１１の共通端子Ｔａｎｔに対応する。フットパッドＴｘは、図１１の第１端子Ｔ１に対応する。フットパッドＲｘは図１１の第２端子Ｔ２に対応する。フットパッドＧｎｄは接地されるフットパッドである。上面に形成された配線１０４ｂを破線で図示している。フットパッドＡｎｔと配線１０４ｂとが重なる領域１０６がＭＩＭキャパシタＣ１として機能する。
【００６２】
以上により、配線１０２ａおよび１０２ｂから形成されるインダクタＬ１と、配線１０４ａおよび１０４ｂとから形成される分布定数線路Ｄ１と、配線１０４ｂとフットパッドＡｎｔとから形成されるキャパシタＣ１とが、送信端子Ｔｘと共通端子Ａｎｔの間に直列に接続される。さらに、フィルタ部１０とは並列に接続される。
【００６３】
実施例７のように、経路１２をフィルタ部１０および第２フィルタ１４が実装された基板５０内に形成することができる。
【実施例８】
【００６４】
実施例８はインダクタをフィルタが実装された基板外に形成する例である。図２０（ａ）から図２１（ｃ）は、実施例８のフィルタが実装された基板の各層の上面および下面を示す平面図である。図２０（ａ）から図２１（ｃ）は、それぞれ実施例７の図１８（ａ）から図１９（ｃ）に対応している。実施例７と比較し、基板５０は、層５１、５２、５４を含み層５３は含んでいない。基板５０内に、配線１０２ａ、１０２ｂ、１０４ａおよび１０４ｂ並びにＭＩＭキャパシタＣ１が形成されていない。その他の構成は、実施例７の図１８（ａ）から図１９（ｃ）と同様であり説明を省略する。
【００６５】
図２２（ａ）および図２２（ｂ）は、実施例８に係る分波器１００の実装図である。図２２（ａ）および図２２（ｂ）のように、基板７０は積層基板であり、層７１および７２が積層されている。各層７１および７２は、例えばセラミックまたは樹脂等の絶縁体からなる。各層７１および７２上には金属からなる配線８４が形成されている。各層７１および７２を貫通するビア配線８８が形成されている。基板７０の下面にはフットパッド８２が形成されている。基板７０上にはフィルタが搭載された基板５０が搭載されている。さらに、チップインダクタ８０が搭載されている。
【００６６】
図２３（ａ）から図２３（ｄ）は、各層の上面または下面を示す平面図である。図２３（ａ）は、層７１上に実装された基板５０およびインダクタ８０を示した平面図である。図２３（ａ）のように、層７１上に基板５０およびインダクタ８０が搭載されている。図２３（ｂ）は層７１の上面の平面図である。図２３（ｂ）のように、層７１の上面には、金属からなるパッド９２および９３が形成されている。パッド９２には、基板５０のフットパッド６２が半田等のロウ材を用い電気的に接続される。パッド９３には、チップインダクタ８０の両端が半田等のロウ材を用い電気的に接続される。基板７１を貫通する金属からなるビア配線８８が形成されている。
【００６７】
図２３（ｃ）は層７２の上面の平面図である。図２３（ｃ）のように、層７２の上面には配線８４が形成されている。配線８４のうち、配線１１２は、基板５０（破線で図示）のフットパッドＴｘとインダクタ８０（破線で図示）とを接続する配線である。配線１１４は、インダクタ８０に接続された分布定数線路Ｄ１である。
【００６８】
図２３（ｄ）は層７２の下面を上方より透視した平面図である。配線１１２を破線で図示している。図２３（ｄ）のように、層７２の下面には金属からなるフットパッド８２が形成されている。基板５０のフットパッドＡｎｔと接続されたフットパッドＡＮＴと配線１１４とが重なる領域１１６がＭＩＭキャパシタＣ１として機能する。
【００６９】
以上により、チップインダクタ８０から形成されるインダクタＬ１と、配線１１４から形成される分布定数線路Ｄ１と、配線１１４とフットパッドＡＮＴとから形成されるキャパシタＣ１とが、送信端子Ｔｘと共通端子Ａｎｔの間に直列に接続される。さらに、フィルタ部１０とは並列に接続される。
【００７０】
実施例８のように、経路１２を基板５０が実装された基板７０内に形成することができる。実施例７および実施例８以外の方法で、インダクタＬ１、キャパシタＣ１および分布定数線路Ｄ１を形成してもよい。
【実施例９】
【００７１】
実施例９は、実施例８に係る分波器を含むＲＦ（Radio Frequency）モジュールの例である。図２４（ａ）から図２４（ｃ）は、実施例９に係るＲＦモジュールの上面図である。図２４（ａ）のように、実施例８に係る分波器１００に用いた基板７０に、他の分波器１００ａおよび１００ｂが搭載されている。図２４（ｂ）のように、実施例８に係る分波器１００に用いた基板７０に、パワーアンプ１２０が搭載されている。図２４（ｂ）のように、実施例８に係る分波器１００に用いた基板７０に、パワーアンプ１２０が搭載されている。図２４（ｃ）のように、実施例８に係る分波器１００に用いた基板７０に、他の分波器１００ａとスイッチ１２２が搭載されている。
【００７２】
以上のように、基板７０上に、分波器１００以外の部品を搭載し、ＲＦモジュールを形成してもよい。
【００７３】
ＲＦモジュールは、携帯電話に限らず、無線ＬＡＮ（Local Area Network）等のその他の無線装置等に用いることもできる。
【００７４】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００７５】
１０ フィルタ部
１１ 第１フィルタ
１２ 経路
１４ 第２フィルタ
３０、３１、３２ 圧電基板
３８ 電極
４０ 基板
４２ 下部電極
４４ 圧電膜
４６ 上部電極
４９ 空隙
５０、７０ 基板
５１〜５４、７１、７２ 層
６０ 封止部
６２ フットパッド
６４、８４ 配線
６６ バンプ
６８、８８ ビア配線
８０ チップインダクタ
１０２ａ、１０４ａ、１０２ｂ、１０４ｂ、１１２、１１４ 配線
Ｌ１ インダクタ
Ｃ１ キャパシタ
Ｄ１ 分布定数線路
【技術分野】
【０００１】
本発明は、フィルタ回路、分波器およびＲＦモジュールに関し、特に、フィルタ部と並列に接続された経路を有するフィルタ回路、分波器およびＲＦモジュールに関する。
【背景技術】
【０００２】
携帯電話等の高周波回路として、フィルタ回路が用いられている。フィルタ回路は、通過帯域の高周波信号を通過させ、通過帯域外の信号を減衰させる。フィルタ回路においては、通過帯域外の特定の周波数帯域において減衰量を高めることがある。特許文献１および２には、フィルタに直列に移相器を接続することにより、通過帯域外の特定の周波数帯域の抑圧を高める方法が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３３７３３号公報
【特許文献２】国際公開２００９／０２５１０６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１および２の方法では、フィルタに直列に移相器等の素子を挿入するため、挿入損失が増大してしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、挿入損失の増大を抑制し、かつ特定周波数帯域の抑圧を高めることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、入力端子と出力端子との間に接続され、通過帯域を有するフィルタ部と、前記入力端子と前記出力端子との間に、前記フィルタ部に並列に接続された経路と、を具備し、前記経路は、前記入力端子から入力され前記経路を通過して前記出力端子に出力される第１信号の位相と、前記入力端子から入力され前記フィルタ部を通過して前記出力端子から出力される第２信号の位相と、が前記通過帯域外の周波数帯域において逆位相となり、かつ前記第１信号の振幅と、前記第２信号の振幅と、が前記周波数帯域において同一となるようなインピーダンスを有することを特徴とするフィルタ回路である。本発明によれば、挿入損失の増大を抑制し、かつ特定周波数帯域の抑圧を高めることができる。
【０００７】
上記構成において、前記経路は、誘導性のインピーダンスを有する構成とすることができる。この構成によれば、特定周波数帯域の抑圧をより高めることができる。
【０００８】
上記構成において、前記経路は、前記通過帯域より低周波数側において容量性から誘導性に変化するインピーダンスを有し、前記通過帯域より高周波数側において誘導性のインピーダンスを有する構成とすることができる。この構成によれば、低周波領域の減衰特性を改善できる。
【０００９】
上記構成において、前記周波数帯域は前記通過帯域より低周波数側と、前記通過帯域より高周波数側と、に位置する構成とすることができる。
【００１０】
上記構成において、前記経路は、前記入力端子と前記出力端子との間に直列に接続された集中定数のインダクタを含む構成とすることができる。
【００１１】
上記構成において、前記経路は、前記入力端子と前記出力端子との間に、前記インダクタに直列に接続された集中定数のキャパシタを含む構成とすることができる。
【００１２】
上記構成において、前記経路は、前記入力端子と前記出力端子との間に、前記インダクタに直列に接続された分布定数線路を含む構成とすることができる。この構成によれば、より柔軟に回路設計を行なうことができる。
【００１３】
上記構成において、前記経路は、前記インダクタと前記キャパシタとの間に直列に接続された分布定数線路を含む構成とすることができる。
【００１４】
本発明は、共通端子と第１端子との間に接続された第１フィルタと、前記共通端子と第２端子との間に接続された第２フィルタと、を含み、前記第１フィルタおよび前記第２フィルタのうち少なくとも一方が上記フィルタ回路であることを特徴とする分波器である。
【００１５】
本発明は、上記分波器を含むことを特徴とするＲＦモジュールである。
【発明の効果】
【００１６】
本発明によれば、挿入損失の増大を抑制し、かつ特定周波数帯域の抑圧を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施例１に係るフィルタ回路の回路図である。
【図２】図２は、実施例２に係るフィルタ回路の回路図である。
【図３】図３（ａ）は、実施例２に係るフィルタ回路の通過特性を示す図、図３（ｂ）は、実施例２に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【図４】図４は、実施例３に係るフィルタ回路の回路図である。
【図５】図５（ａ）は、実施例３に係るフィルタ回路の通過特性を示す図、図５（ｂ）は、実施例３に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【図６】図６は、実施例４に係るフィルタ回路の回路図である。
【図７】図７（ａ）は、実施例４に係るフィルタ回路の通過特性を示す図、図７（ｂ）は、実施例４に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【図８】図８（ａ）は、実施例５に係るフィルタ回路の回路図、図８（ｂ）は、分布定数線路Ｄ１を示す断面斜視図である。
【図９】図９（ａ）は、実施例５に係るフィルタ回路の通過特性を示す図、図９（ｂ）は、実施例５に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【図１０】図１０は、実施例６に係る分波器の回路図である。
【図１１】図１１は、実施例７に係る分波器の回路図である。
【図１２】図１２（ａ）は、送信フィルタのフィルタ部の回路図、図１２（ｂ）は、送信フィルタのフィルタ部を形成したチップの平面図である。
【図１３】図１３（ａ）は、受信フィルタの回路図、図１３（ｂ）は、受信フィルタを形成したチップの平面図である。
【図１４】図１４（ａ）は、弾性表面波共振子の平面図、図１４（ｂ）はＡ−Ａ断面図である。
【図１５】図１５（ａ）は、圧電薄膜共振子の平面図、図１５（ｂ）は、図１５（ａ）のＡ−Ａ断面図である。
【図１６】図１６（ａ）から図１６（ｃ）は、実施例７に係る分波器の実装図である。
【図１７】図１７（ａ）および図１７（ｂ）は、それぞれ図１６（ｃ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。
【図１８】図１８（ａ）から図１８（ｃ）は、各層の上面を示す平面図である。
【図１９】図１９（ａ）から図１９（ｃ）は、各層の上面または下面を示す平面図である。
【図２０】図２０（ａ）から図２０（ｃ）は、実施例８のフィルタが実装された基板の各層の上面を示す平面図である。
【図２１】図２１（ａ）および図２１（ｂ）は、実施例８のフィルタが実装された基板の各層の上面または下面を示す平面図である。
【図２２】図２２（ａ）および図２２（ｂ）は、実施例８に係る分波器の実装図である。
【図２３】図２３（ａ）から図２３（ｄ）は、各層の上面および下面を示す平面図である。
【図２４】図２４（ａ）から図２４（ｃ）は、実施例９に係るＲＦモジュールの上面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照し本発明の実施例について説明する。
【実施例１】
【００１９】
図１は、実施例１に係るフィルタ回路の回路図である。図１のように、フィルタ回路１８は、フィルタ部１０と経路１２とを備えている。フィルタ部１０は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に接続されている。経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にフィルタ部１０と並列に接続されている。入力端子Ｔｉｎから入力した信号は、フィルタ部１０と経路１２とに分岐される。フィルタ部１０を通過した信号Ｉ１と経路１２を通過した信号Ｉ２とは合成され出力端子Ｔｏｕｔから出力される。フィルタ部１０は、通過帯域を有するバンドパスフィルタであり、通過帯域の信号を通過させ、通過帯域外の信号を抑圧する。
【００２０】
経路１２のインピーダンスは、以下のように設定されている。すなわち、入力端子Ｔｉｎから入力され経路１２を通過して出力端子Ｔｏｕｔに出力される第２信号Ｉ２の位相と、入力端子Ｔｉｎから入力されフィルタ部１０を通過して出力端子Ｔｏｕｔから出力される第１信号Ｉ１の位相と、が通過帯域外の周波数帯域において逆位相となる。かつ、この周波数帯域において、第１信号Ｉ１の振幅と、第２信号Ｉ２の振幅と、が同一となる。
【００２１】
実施例１によれば、周波数帯域において、第１信号Ｉ１と第２信号Ｉ２との位相が逆位相となる。また、第１信号Ｉ１の振幅と、第２信号Ｉ２の振幅と、が同一となる。これにより、第１信号Ｉ１と第２信号Ｉ２とが弱めあう。よって、この周波数帯域において、出力端子Ｔｏｕｔから出力する信号を減衰させることができる。経路１２のインピーダンスを調整することにより、通過帯域外の任意の周波数帯域において減衰量を増大させることができる。
【００２２】
なお、第１信号Ｉ１と第２信号Ｉ２との位相が逆位相とは、この周波数帯域において信号を減衰させる程度であり、例えば１８０°±３０°が好ましく、１８０°±１０°がより好ましい。第１信号Ｉ１と第２信号Ｉ２との振幅が同一とは、この周波数帯域において信号を減衰させる程度であり、２つの信号Ｉ１およびＩ２の振幅比が０．７〜１．５であることが好ましく、０．９〜１．２であることがより好ましい。
【００２３】
フィルタ部１０としては、例えばラダー型フィルタまたは多重モード型フィルタを用いることができる。
【実施例２】
【００２４】
実施例２は、経路１２がインダクタを含む例である。図２は、実施例２に係るフィルタ回路の回路図である。フィルタ部１０としてラダー型フィルタを用いている。経路１２は、一端が入力端子Ｔｉｎに他端が出力端子Ｔｏｕｔに接続されたインダクタＬ１を含んでいる。フィルタ部１０は、１または複数の直列共振子Ｓ１〜Ｓ４および1または複数の並列共振子Ｐ１〜Ｐ３を備えている。直列共振子Ｓ１〜Ｓ４は、出力端子Ｔｏｕｔと入力端子Ｔｉｎとの間に直列に接続されている。並列共振子Ｐ１〜Ｐ３は、出力端子Ｔｏｕｔと入力端子Ｔｉｎとの間に並列に接続されている。
【００２５】
インダクタＬ１のインダクタンスを１５０ｎＨとし、フィルタ部１０として、ラダー型フィルタを用いシミュレーションを行った。ラダー型フィルタは、６段構成であり、圧電基板としてタンタル酸リチウムを用いた弾性表面波共振子を備えている。通過帯域は、１９２０ＭＨｚから１９８０ＭＨｚである。経路１２を備えていないフィルタ部１０を比較例に係るフィルタ回路とした。
【００２６】
図３（ａ）は、実施例２に係るフィルタ回路の通過特性を示す図、図３（ｂ）は、実施例２に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。図３（ａ）において、実線は実施例２、破線は比較例の通過特性を示している。図３（ｂ）において、□は第１信号Ｉ１の電流成分の振幅、○は第２信号Ｉ２の電流成分の振幅を任意座標で示している。点線は、第１信号Ｉ１と第２信号Ｉ２との位相差を示している。図３（ａ）のように、比較例および実施例１とも２ＧＨｚ近傍に通過帯域Ｆ０が位置している。図３（ｂ）のように、１ＧＨｚ近傍の周波数帯域Ｆ１において、第１信号Ｉ１と第２信号Ｉ２との信号の振幅がほぼ同じになっている。さらに、周波数帯域Ｆ１において、第１信号Ｉ１と第２信号Ｉ２との位相差がほぼ１８０°となっている。これにより、図３（ａ）のように、実施例１に係るフィルタ回路においては周波数帯域Ｆ１において、減衰量が増加している。
【００２７】
フィルタ部１０で用いられる共振子は、通過帯域以外の周波数においては共振特性を示さず、容量とみなせる。例えば、弾性表面波共振子は、圧電基板の誘電率と、電極指間隔等で定まる容量とみなせる。例えば、圧電薄膜共振子は、圧電膜の誘電率と、上部電極と下部電極との面積で定まる容量とみなせる。このため、実施例１のように、誘導性のインピーダンスを有する経路１２を用いる。これにより、第１信号Ｉ１と第２信号Ｉ２とを逆位相とすることができる。これにより、第１信号Ｉ１と第２信号Ｉ２とが合成された出力端子Ｔｏｕｔから出力する信号を減衰させることができる。
【００２８】
インダクタＬ１は、例えば集中定数のインダクタとすることができる。インダクタＬ１としては、例えば、チップインダクタ、積層基板中のスパイラルインダクタまたはボンディングワイヤを用いることができる。なお、比較例２においては、周波数帯域Ｆ１を１ＧＨｚ近傍としているが、経路１２のインピーダンスを任意に設定することにより、周波数帯域Ｆ１を任意に設定することができる。
【実施例３】
【００２９】
実施例３は、経路１２がインダクタとキャパシタとを含む例である。図４は、実施例３に係るフィルタ回路の回路図である。実施例２の図２と比較し、経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、インダクタＬ１に直列に接続されたキャパシタＣ１を含む。その他の構成は、実施例２の図２と同じであり説明を省略する。インダクタＬ１のインダクタンスを２５０ｎＨ、キャパシタＣ１のキャパシタンスを０．２ｐＦとし、シミュレーションを行った。その他の条件は、実施例２のシミュレーションと同じである。
【００３０】
図５（ａ）は、実施例３に係るフィルタ回路の通過特性を示す図、図５（ｂ）は、実施例３に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【００３１】
実施例２においては、図３（ａ）のように、低周波数領域（例えば、直流に近い領域）において減衰量が小さくなる。これは、経路１２がインダクタＬ１のため、図３（ｂ）のように、低周波数領域において第２信号Ｉ２の振幅が大きくなるためである。
【００３２】
実施例３においては、図５（ｂ）のように、低周波数領域Ｒ１において、キャパシタＣ１により信号Ｉ２が小さくなる。これにより、図５（ａ）のように、低周波数領域Ｒ１において、減衰量を大きくすることができる。このように、経路１２を、通過帯域Ｆ０より低周波数側においてキャパシタの成分が支配的な容量性からインダクタの成分が支配的な誘導性に変化するインピーダンスを有し、通過帯域Ｆ０より高周波数側において誘導性のインピーダンスを有するように設定する。これにより、低周波領域の減衰特性を改善できる。
【００３３】
実施例３のように、経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、インダクタＬ１に直列に接続された集中定数のキャパシタＣ１を含むように構成することができる。集中定数のキャパシタＣ１としては、例えばチップキャパシタ、積層基板中のＭＩＭ（Metal
Insulator Metal）キャパシタを用いることができる。
【００３４】
なお、図４においては、経路１２の入力端子Ｔｉｎ側をインダクタＬ１、出力端子Ｔｏｕｔ側をキャパシタＣ１としたが、入力端子Ｔｉｎ側をキャパシタＣ１、出力端子Ｔｏｕｔ側をインダクタＬ１としてもよい。
【実施例４】
【００３５】
実施例４は、並列共振子とグランドとの間にインダクタが接続された例である。図６は、実施例４に係るフィルタ回路の回路図である。実施例２の図２と比較し、フィルタ部１０の並列共振子Ｐ１〜Ｐ３とグランドとの間にインダクタＬ２が接続されている。その他の構成は、実施例２の図２と同じであり説明を省略する。インダクタＬ１のインダクタンスを１５０ｎＨ、インダクタＬ２のインダクタンスを０．２ｎＨとし、シミュレーションを行った。その他の条件は、実施例２のシミュレーションと同じである。
【００３６】
図７（ａ）は、実施例４に係るフィルタ回路の通過特性を示す図、図７（ｂ）は、実施例４に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【００３７】
図７（ｂ）のように、実施例４においては、周波数帯域Ｆ１に加え３ＧＨｚ近傍の周波数帯域Ｆ２においても、第１信号Ｉ１と第２信号Ｉ２との信号の振幅がほぼ同じになっている。さらに、第１信号Ｉ１と第２信号Ｉ２との位相差がほぼ１８０°となっている。これにより、図７（ａ）のように、周波数帯域Ｆ１に加え周波数帯域Ｆ２においても減衰量が増大している。
【００３８】
実施例４のように、経路１２のインピーダンスと、インダクタＬ２のインダクタンスを調整することにより、減衰量を増大させる周波数領域Ｆ１およびＦ２を通過帯域Ｆ０より低周波数側と、通過帯域Ｆ０より高周波数側と、に位置させることができる。なお、経路１２のインピーダンスおよびインダクタＬ２のインダクタンスを任意に設定することにより、周波数領域Ｆ１およびＦ２の周波数を任意に設定することができる。
【００３９】
実施例４によれば、並列共振子Ｐ１〜Ｐ３とグランドとの間にインダクタＬ２を接続することにより、減衰極を任意に２つ設けることができる。なお、周波数帯域Ｆ２における減衰極は、第１信号Ｉ１と第２信号Ｉ２との信号の振幅がほぼ同じになり、かつ第１信号Ｉ１と第２信号Ｉ２との位相差がほぼ逆位相とることにより形成されたものであり、並列共振子とインダクタとの共振により形成されたものではない。
【実施例５】
【００４０】
実施例５は、経路１２がインダクタと分布定数線路を含む例である。図８（ａ）は、実施例５に係るフィルタ回路の回路図である。実施例３の図４と比較し、経路１２は、インダクタＬ１とキャパシタＣ１との間に、一端がインダクタＬ１に、他端がキャパシタＣ１に接続された分布定数線路Ｄ１を含む。図８（ｂ）は、分布定数線路Ｄ１を示す断面斜視図である。分布定数線路Ｄ１はストリップラインにより構成されている。誘電体層２４の上下をグランド電極２２および２６が挟んでおり、誘電体層２４内に導電層２８が延伸している。誘電体層２４の誘電率、誘電体層２４の膜厚Ｈ、導電層２８の膜厚Ｔ、導電層２８の幅Ｗ、および導電層２８の長さＬから分布定数線路Ｄ１のインピーダンスを設定することができる。なお、分布定数線路Ｄ１は、マイクロストリップライン等でもよい。その他の構成は、実施例３の図４と同じであり説明を省略する。インダクタＬ１のインダクタンスを３０ｎＨ、キャパシタＣ１のキャパシタンスを０．１ｐＦとした。さらに、誘電体層２４の比誘電率を４．８、膜厚Ｈを８５μｍ、導電層２８の膜厚Ｔを２５μｍ、導電層２８の幅Ｗを１００μｍ、および導電層２８の長さＬを１ｍｍとしシミュレーションを行った。その他の条件は、実施例２のシミュレーションと同じである。
【００４１】
図９（ａ）は、実施例５に係るフィルタ回路の通過特性を示す図、図９（ｂ）は、実施例５に係るフィルタ回路における周波数に対する各信号の電流および各信号間の位相差を示す図である。
【００４２】
図９（ｂ）のように、周波数帯域Ｆ１において第１信号Ｉ１と第２信号Ｉ２との信号の振幅がほぼ同じであり、かつ第１信号Ｉ１と第２信号Ｉ２との位相差がほぼ逆位相となっている。これにより、図９（ａ）のように、周波数帯域Ｆ１の減衰量を増大させることができる。さらに、分布定数線路Ｄ１を用いることにより、経路１２全体のＱ値を小さくできるため、フィルタ特性の変動を緩やかにすることができる。例えば、図９（ａ）の領域Ｒ２における減衰量のピークを実施例３の図５（ａ）より小さくすることができる。
【００４３】
さらに、実施例５によれば、経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、インダクタＬ１に直列に接続された分布定数線路Ｄ１を含む。これにより、インダクタＬ１の位相変換機能と、信号の振幅の減衰機能の一部を分布定数線路Ｄ１に担わせることができる。これにより、集中定数のインダクタＬ１と分布定数線路Ｄ１とが相補的な関係を有するため、より柔軟に回路設計が可能となる。例えば、減衰量を増大させる周波数帯域をより柔軟に設定することができる。
【００４４】
なお、発明者らの実験によると、第１信号Ｉ１と第２信号Ｉ２との位相差を逆位相とするためには、入力端子Ｔｉｎおよび出力端子Ｔｏｕｔに近い素子は集中定数素子であることが好ましい。よって、分布定数線路Ｄ１は、インダクタＬ１とキャパシタＣ１との間に直列に接続されることが好ましい。
【００４５】
実施例１から実施例５において、経路１２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に限らず、入力端子Ｔｉｎとフィルタ部１０の途中、フィルタ部１０の途中から出力端子Ｔｏｕｔとの間に接続されていてもよい。例えば、実施例２から実施例５のように、フィルタ部１０がラダー型フィルタの場合、フィルタ部１０の途中の直列共振器の接続点（例えば直列共振子Ｓ２とＳ３の接続点）と入力端子Ｔｉｎの間に経路１２が接続されてもよい。あるいは、フィルタ部１０の途中の直列共振器の接続点と出力端子Ｔｏｕｔとの間に接続されていてもよい。さらに、経路１２は、直列共振子の接続点同士（例えば直列共振子Ｓ１とＳ２との接続点と、直列共振子Ｓ２とＳ３との接続点と、の間）に接続されていてもよい。このような場合でも、フィルタ部１０を通過する第１信号Ｉ１と、経路１２とフィルタ部１０の一部とを通過する第２信号Ｉ２と、が略逆位相となり、かつ第１信号Ｉ１と第２信号Ｉ２との振幅が略同一であればよい。
【実施例６】
【００４６】
実施例６は、分波器の例である。図１０は、実施例６に係る分波器の回路図である。図１０のように、第１フィルタ１１が共通端子Ｔａｎｔと第１端子Ｔ１との間に接続されている。第２フィルタ１４が共通端子Ｔａｎｔと第２端子Ｔ２との間に接続されている。第１フィルタ１１は、実施例１から５に係るフィルタ回路１８である。
【００４７】
実施例６のように、実施例１から５に係るフィルタ回路を、分波器が備える第１フィルタ１１および第２フィルタ１４の少なくとも一方に用いることができる。送信フィルタと受信フィルタとを備えた分波器の場合、送信フィルタは、特に挿入損失を抑制することが求められる。よって、送信フィルタに実施例１から５に係るフィルタ回路を用いることが好ましい。
【実施例７】
【００４８】
実施例７は、分波器の具体例である。図１１は、実施例７に係る分波器の回路図である。図１１のように、第１フィルタ１１として、実施例４に係るフィルタ回路を用いている。第１フィルタ１１のフィルタ部１０は直列共振子Ｓ１１〜Ｓ１４および並列共振子Ｐ１１〜Ｐ１３を備えている。並列共振子Ｐ１１およびＰ１２はインダクタＬ１１を共通に介し接地されている。並列共振子Ｐ１３は、インダクタＬ１２を介し接地されている。第２フィルタ１４は、ラダー型フィルタであり、直列共振子Ｓ２１〜Ｓ２４および並列共振子Ｐ２１〜Ｐ２３を備えている。並列共振子Ｐ２１〜Ｐ２３はインダクタＬ２１を共通に介し接地されている。共通端子ＴａｎｔはインダクタＬ３を介し接地されている。インダクタＬ３は、整合回路として機能する。その他の構成は、実施例５と同じであり説明を省略する。なお、以降、第１フィルタ１１として送信フィルタ、第２フィルタ１４として受信フィルタの例を説明する。
【００４９】
図１２（ａ）は、送信フィルタのフィルタ部１０の回路図、図１２（ｂ）は、送信フィルタのフィルタ部を形成したチップの平面図である。図１２（ｂ）は、チップの裏面から表面を透視した平面図である。図１２（ａ）のように、フィルタ部１０は、アンテナ端子Ａｎｔ１と送信端子Ｔｘとの間に直列共振子Ｓ１１〜Ｓ１４が直列に接続されている。さらに、並列共振子Ｐ１１〜Ｐ１３が並列に接続されている。並列共振子Ｐ１１〜Ｐ１３の一端はそれぞれ端子Ｇ１１〜Ｇ１３に接続されている。図１２（ｂ）のように、タンタル酸リチウムまたはニオブ酸リチウム等の圧電基板３１上に直列共振子Ｓ１１〜Ｓ１４および並列共振子Ｐ１１〜Ｐ１３が弾性表面波共振子として形成されている。図１２（ｂ）に示したパッドＡｎｔ１、Ｇ１１、Ｇ１２、Ｇ１２、Ｔｘがそれぞれ図１２（ａ）に示した端子Ａｎｔ１、Ｇ１１、Ｇ１２、Ｇ１３、Ｔｘに対応する。なお、図１２（ｂ）のパッドＧ１２は、図１２（ａ）の端末Ｇ１２およびＧ１３を共通としたパッドである。
【００５０】
図１３（ａ）は、受信フィルタ１４の回路図、図１３（ｂ）は、受信フィルタを形成したチップの平面図である。図１３（ｂ）は、チップの裏面から表面を透視した平面図である。図１３（ａ）のように、受信フィルタ１４は、アンテナ端子Ａｎｔ２と受信端子Ｒｘとの間に直列共振子Ｓ２１〜Ｓ２４が直列に接続されている。さらに、並列共振子Ｐ２１〜Ｐ２３が並列に接続されている。並列共振子Ｐ２１〜Ｐ２３の一端はそれぞれ端子Ｇ２１〜Ｇ２３に接続されている。図１３（ｂ）のように、タンタル酸リチウムまたはニオブ酸リチウム等の圧電基板３２上に直列共振子Ｓ２１〜Ｓ２４および並列共振子Ｐ２１〜Ｐ２３が弾性表面波共振子として形成されている。図１３（ａ）のパッドＡｎｔ２、Ｇ２１、Ｇ２２、Ｇ２２、Ｒｘがそれぞれ図１３（ａ）の端子Ａｎｔ２、Ｇ２１、Ｇ２２、Ｇ２３、Ｒｘに対応する。図１３（ｂ）のパッドＧ２２は、図１３（ａ）の端末Ｇ２２およびＧ２３を共通としたパッドである。
【００５１】
図１４（ａ）は、弾性表面波共振子の平面図、図１４（ｂ）はＡ−Ａ断面図である。図１４（ａ）および図１４（ｂ）のように、圧電基板３０上に、例えば主成分がＡｌ等である金属からなる電極３８が形成されている。電極３８は、反射器３４およびくし型電極３６を形成する。くし型電極３６において励振された弾性波が反射器３４で反射され共振する。これにより、共振子として機能する。
【００５２】
共振子としては、例えば圧電薄膜共振子を用いることもできる。図１５（ａ）は、圧電薄膜共振子の平面図、図１５（ｂ）は、図１５（ａ）のＡ−Ａ断面図である。図１５（ａ）および図１５（ｂ）のように、例えばシリコン基板４０上に下部電極４２、ＡｌＮ等の圧電膜４４、上部電極４６が順次積層されている。圧電膜４４を挟み上部電極４６と下部電極４２とが重なる領域が共振領域４８である。共振領域４８においては、上下方向に伝搬する弾性波が共振し共振子として機能する。共振領域４８の下方には、空隙４９が形成されている。空隙４９の代わりに、音響多層膜が形成されていてもよい。
【００５３】
図１６（ａ）から図１６（ｃ）は、実施例７に係る分波器の実装図である。図１７（ａ）および図１７（ｂ）は、それぞれ図１６（ｃ）のＡ−Ａ断面図およびＢ−Ｂ断面図である。図１６（ａ）は、基板の斜視図、図１６（ｂ）は、基板に圧電基板を実装した斜視図、図１６（ｃ）は封止した斜視図である。図１６（ａ）、図１７（ａ）および図１７（ｂ）のように、基板５０は積層基板であり、積層基板を構成する各層５１〜５４の上面には銅または金等の金属からなる配線６４が形成されている。また、各層５１〜５４を貫通するビア配線６８が形成されている。ビア配線６８は、各層５１〜５４を貫通するビア内を金属で埋め込んだ配線である。基板５０の上面には、周囲に沿って金属からなるシールリングが形成されている。基板５０の下面には、フットパッド６２が形成されている。
【００５４】
図１６（ｂ）、図１７（ａ）および図１７（ｂ）のように、基板５０の上面に、フィルタ部１０が形成された圧電基板３１と、受信フィルタ１４が形成された圧電基板３２と、がＡｕまたは半田等の金属を用いフリップチップ実装されている。
【００５５】
図１６（ｃ）、図１７（ａ）および図１７（ｂ）のように、圧電基板３１および３２を封止部６０を用い封止する。封止部６０としては、例えば半田等の金属を用いることができる。シールリングは金属により濡れ性がよいため、半田等の封止部６０はシールリング上に形成される。封止部６０として樹脂等の絶縁体を用いてもよい。
【００５６】
図１８（ａ）から図１９（ｃ）は、各層の上面および下面を示す平面図である。図１８（ａ）は、層５１上に実装された圧電基板３１および３２を透視してみた図である。圧電基板３１および３２内は図１２（ｂ）および図１３（ｂ）と同じ配置であり説明を省略する。
【００５７】
図１８（ｂ）は層５１の上面の平面図である。圧電基板３１上に形成されたパッドＡｎｔ１、Ｇ１１、Ｇ１２およびＴｘが層５１上のパッドＡｎｔ１、Ｇ１１、Ｇ１２およびＴｘに、バンプを用い電気的に接続される。圧電基板３２上に形成されたパッドＡｎｔ２、Ｇ２１、Ｇ２２およびＲｘが層５１上のパッドＡｎｔ２、Ｇ２１、Ｇ２２およびＲｘに、バンプを用い電気的に接続される。符号ｖ１〜ｖ１１、ｇｇおよびｓ１は層５１を貫通するビア配線６８である。層５１上に形成された配線６４のうち、配線１０２ａは、送信端子Ｔｘに接続するインダクタＬ１の一部である。シールリングはビア配線ｇｇを介し接地される。
【００５８】
図１８（ｃ）は層５２の上面の平面図である。図１８（ｃ）を参照し、層５２には、ビア配線ｖ１〜ｖ１１、ｓ１、ｓ２、ｗ１〜ｗ３が形成されている。層５２の上面上に形成された配線６４のうち、配線１０２ｂは、配線１０２ａとビア配線ｓ１を介し接続されるインダクタＬ１の一部である。
【００５９】
図１９（ａ）は層５３の上面の平面図である。図１９（ａ）を参照し、層５３には、ビア配線ｖ１〜ｖ４、ｖ１１、ｖ１２、ｓ２、ｓ３、ｗ１〜ｗ３が形成されている。層５３の上面上に形成された配線６４のうち配線１０４ａは、ビア配線ｓ２を介しインダクタに接続される分布定数線路Ｄ１の一部である。
【００６０】
図１９（ｂ）は層５４の上面の平面図である。図１９（ｂ）を参照し、層５４には、ビア配線ｖ１〜ｖ３、ｖ１１、ｖ１２、ｗ１〜ｗ３が形成されている。層５４の上面上に形成された配線１０４ａは、ビア配線ｓ３を介し配線１０４ａに接続される分布定数線路Ｄ１の一部である。
【００６１】
図１９（ｃ）は層５４の下面を上から透視した平面図である。層５４の下面にはフットパッド６２が形成されている。フットパッドＡｎｔは図１１の共通端子Ｔａｎｔに対応する。フットパッドＴｘは、図１１の第１端子Ｔ１に対応する。フットパッドＲｘは図１１の第２端子Ｔ２に対応する。フットパッドＧｎｄは接地されるフットパッドである。上面に形成された配線１０４ｂを破線で図示している。フットパッドＡｎｔと配線１０４ｂとが重なる領域１０６がＭＩＭキャパシタＣ１として機能する。
【００６２】
以上により、配線１０２ａおよび１０２ｂから形成されるインダクタＬ１と、配線１０４ａおよび１０４ｂとから形成される分布定数線路Ｄ１と、配線１０４ｂとフットパッドＡｎｔとから形成されるキャパシタＣ１とが、送信端子Ｔｘと共通端子Ａｎｔの間に直列に接続される。さらに、フィルタ部１０とは並列に接続される。
【００６３】
実施例７のように、経路１２をフィルタ部１０および第２フィルタ１４が実装された基板５０内に形成することができる。
【実施例８】
【００６４】
実施例８はインダクタをフィルタが実装された基板外に形成する例である。図２０（ａ）から図２１（ｃ）は、実施例８のフィルタが実装された基板の各層の上面および下面を示す平面図である。図２０（ａ）から図２１（ｃ）は、それぞれ実施例７の図１８（ａ）から図１９（ｃ）に対応している。実施例７と比較し、基板５０は、層５１、５２、５４を含み層５３は含んでいない。基板５０内に、配線１０２ａ、１０２ｂ、１０４ａおよび１０４ｂ並びにＭＩＭキャパシタＣ１が形成されていない。その他の構成は、実施例７の図１８（ａ）から図１９（ｃ）と同様であり説明を省略する。
【００６５】
図２２（ａ）および図２２（ｂ）は、実施例８に係る分波器１００の実装図である。図２２（ａ）および図２２（ｂ）のように、基板７０は積層基板であり、層７１および７２が積層されている。各層７１および７２は、例えばセラミックまたは樹脂等の絶縁体からなる。各層７１および７２上には金属からなる配線８４が形成されている。各層７１および７２を貫通するビア配線８８が形成されている。基板７０の下面にはフットパッド８２が形成されている。基板７０上にはフィルタが搭載された基板５０が搭載されている。さらに、チップインダクタ８０が搭載されている。
【００６６】
図２３（ａ）から図２３（ｄ）は、各層の上面または下面を示す平面図である。図２３（ａ）は、層７１上に実装された基板５０およびインダクタ８０を示した平面図である。図２３（ａ）のように、層７１上に基板５０およびインダクタ８０が搭載されている。図２３（ｂ）は層７１の上面の平面図である。図２３（ｂ）のように、層７１の上面には、金属からなるパッド９２および９３が形成されている。パッド９２には、基板５０のフットパッド６２が半田等のロウ材を用い電気的に接続される。パッド９３には、チップインダクタ８０の両端が半田等のロウ材を用い電気的に接続される。基板７１を貫通する金属からなるビア配線８８が形成されている。
【００６７】
図２３（ｃ）は層７２の上面の平面図である。図２３（ｃ）のように、層７２の上面には配線８４が形成されている。配線８４のうち、配線１１２は、基板５０（破線で図示）のフットパッドＴｘとインダクタ８０（破線で図示）とを接続する配線である。配線１１４は、インダクタ８０に接続された分布定数線路Ｄ１である。
【００６８】
図２３（ｄ）は層７２の下面を上方より透視した平面図である。配線１１２を破線で図示している。図２３（ｄ）のように、層７２の下面には金属からなるフットパッド８２が形成されている。基板５０のフットパッドＡｎｔと接続されたフットパッドＡＮＴと配線１１４とが重なる領域１１６がＭＩＭキャパシタＣ１として機能する。
【００６９】
以上により、チップインダクタ８０から形成されるインダクタＬ１と、配線１１４から形成される分布定数線路Ｄ１と、配線１１４とフットパッドＡＮＴとから形成されるキャパシタＣ１とが、送信端子Ｔｘと共通端子Ａｎｔの間に直列に接続される。さらに、フィルタ部１０とは並列に接続される。
【００７０】
実施例８のように、経路１２を基板５０が実装された基板７０内に形成することができる。実施例７および実施例８以外の方法で、インダクタＬ１、キャパシタＣ１および分布定数線路Ｄ１を形成してもよい。
【実施例９】
【００７１】
実施例９は、実施例８に係る分波器を含むＲＦ（Radio Frequency）モジュールの例である。図２４（ａ）から図２４（ｃ）は、実施例９に係るＲＦモジュールの上面図である。図２４（ａ）のように、実施例８に係る分波器１００に用いた基板７０に、他の分波器１００ａおよび１００ｂが搭載されている。図２４（ｂ）のように、実施例８に係る分波器１００に用いた基板７０に、パワーアンプ１２０が搭載されている。図２４（ｂ）のように、実施例８に係る分波器１００に用いた基板７０に、パワーアンプ１２０が搭載されている。図２４（ｃ）のように、実施例８に係る分波器１００に用いた基板７０に、他の分波器１００ａとスイッチ１２２が搭載されている。
【００７２】
以上のように、基板７０上に、分波器１００以外の部品を搭載し、ＲＦモジュールを形成してもよい。
【００７３】
ＲＦモジュールは、携帯電話に限らず、無線ＬＡＮ（Local Area Network）等のその他の無線装置等に用いることもできる。
【００７４】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００７５】
１０ フィルタ部
１１ 第１フィルタ
１２ 経路
１４ 第２フィルタ
３０、３１、３２ 圧電基板
３８ 電極
４０ 基板
４２ 下部電極
４４ 圧電膜
４６ 上部電極
４９ 空隙
５０、７０ 基板
５１〜５４、７１、７２ 層
６０ 封止部
６２ フットパッド
６４、８４ 配線
６６ バンプ
６８、８８ ビア配線
８０ チップインダクタ
１０２ａ、１０４ａ、１０２ｂ、１０４ｂ、１１２、１１４ 配線
Ｌ１ インダクタ
Ｃ１ キャパシタ
Ｄ１ 分布定数線路
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に接続され、通過帯域を有するフィルタ部と、
前記入力端子と前記出力端子との間に、前記フィルタ部に並列に接続された経路と、を具備し、
前記経路は、前記入力端子から入力され前記経路を通過して前記出力端子に出力される第１信号の位相と、前記入力端子から入力され前記フィルタ部を通過して前記出力端子から出力される第２信号の位相と、が前記通過帯域外の周波数帯域において逆位相となり、かつ前記第１信号の振幅と、前記第２信号の振幅と、が前記周波数帯域において同一となるようなインピーダンスを有することを特徴とするフィルタ回路。
【請求項２】
前記経路は、誘導性のインピーダンスを有することを特徴とする請求項１記載のフィルタ回路。
【請求項３】
前記経路は、前記通過帯域より低周波数側において容量性から誘導性に変化するインピーダンスを有し、前記通過帯域より高周波数側において誘導性のインピーダンスを有することを特徴とする請求項１記載のフィルタ回路。
【請求項４】
前記周波数帯域は前記通過帯域より低周波数側と、前記通過帯域より高周波数側と、に位置することを特徴とする請求項１から３のいずれか一項記載のフィルタ回路。
【請求項５】
前記経路は、前記入力端子と前記出力端子との間に直列に接続された集中定数のインダクタを含むことを特徴とする請求項１から４のいずれか一項記載のフィルタ回路。
【請求項６】
前記経路は、前記入力端子と前記出力端子との間に、前記インダクタに直列に接続された集中定数のキャパシタを含むことを特徴とする請求項５記載のフィルタ回路。
【請求項７】
前記経路は、前記入力端子と前記出力端子との間に、前記インダクタに直列に接続された分布定数線路を含むことを特徴とする請求項５または６記載のフィルタ回路。
【請求項８】
前記経路は、前記インダクタと前記キャパシタとの間に直列に接続された分布定数線路を含むことを特徴とする請求項６記載のフィルタ回路。
【請求項９】
共通端子と第１端子との間に接続された第１フィルタと、
前記共通端子と第２端子との間に接続された第２フィルタと、
を含み、
前記第１フィルタおよび前記第２フィルタのうち少なくとも一方が請求項１から８のいずれか１項記載のフィルタ回路であることを特徴とする分波器。
【請求項１０】
請求項９記載の分波器を含むことを特徴とするＲＦモジュール。
【請求項１】
入力端子と出力端子との間に接続され、通過帯域を有するフィルタ部と、
前記入力端子と前記出力端子との間に、前記フィルタ部に並列に接続された経路と、を具備し、
前記経路は、前記入力端子から入力され前記経路を通過して前記出力端子に出力される第１信号の位相と、前記入力端子から入力され前記フィルタ部を通過して前記出力端子から出力される第２信号の位相と、が前記通過帯域外の周波数帯域において逆位相となり、かつ前記第１信号の振幅と、前記第２信号の振幅と、が前記周波数帯域において同一となるようなインピーダンスを有することを特徴とするフィルタ回路。
【請求項２】
前記経路は、誘導性のインピーダンスを有することを特徴とする請求項１記載のフィルタ回路。
【請求項３】
前記経路は、前記通過帯域より低周波数側において容量性から誘導性に変化するインピーダンスを有し、前記通過帯域より高周波数側において誘導性のインピーダンスを有することを特徴とする請求項１記載のフィルタ回路。
【請求項４】
前記周波数帯域は前記通過帯域より低周波数側と、前記通過帯域より高周波数側と、に位置することを特徴とする請求項１から３のいずれか一項記載のフィルタ回路。
【請求項５】
前記経路は、前記入力端子と前記出力端子との間に直列に接続された集中定数のインダクタを含むことを特徴とする請求項１から４のいずれか一項記載のフィルタ回路。
【請求項６】
前記経路は、前記入力端子と前記出力端子との間に、前記インダクタに直列に接続された集中定数のキャパシタを含むことを特徴とする請求項５記載のフィルタ回路。
【請求項７】
前記経路は、前記入力端子と前記出力端子との間に、前記インダクタに直列に接続された分布定数線路を含むことを特徴とする請求項５または６記載のフィルタ回路。
【請求項８】
前記経路は、前記インダクタと前記キャパシタとの間に直列に接続された分布定数線路を含むことを特徴とする請求項６記載のフィルタ回路。
【請求項９】
共通端子と第１端子との間に接続された第１フィルタと、
前記共通端子と第２端子との間に接続された第２フィルタと、
を含み、
前記第１フィルタおよび前記第２フィルタのうち少なくとも一方が請求項１から８のいずれか１項記載のフィルタ回路であることを特徴とする分波器。
【請求項１０】
請求項９記載の分波器を含むことを特徴とするＲＦモジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１２−１０９８１８（Ｐ２０１２−１０９８１８Ａ）
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願番号】特願２０１０−２５７３１７（Ｐ２０１０−２５７３１７）
【出願日】平成２２年１１月１７日（２０１０．１１．１７）
【出願人】（０００２０４２８４）太陽誘電株式会社 (964)
【Ｆターム（参考）】
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願日】平成２２年１１月１７日（２０１０．１１．１７）
【出願人】（０００２０４２８４）太陽誘電株式会社 (964)
【Ｆターム（参考）】
[ Back to top ]