不揮発性半導体記憶装置、及びその製造方法
【課題】安定した動作を実行可能な不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】メモリストリングMSは、基板上に積層方向に延びる柱状部45Aを含むU字状半導体層45と、柱状部45Aを取り囲むように形成された電荷蓄積層44bと、電荷蓄積層44bを取り囲むように積層されたワード線導電層41a〜41dとを備える。ドレイン側選択トランジスタSDTrは、柱状部45Aの上面に接して積層方向に延びるドレイン側柱状半導体層57と、ドレイン側柱状半導体層57を取り囲むように形成された電荷蓄積層55bと、電荷蓄積層55bを取り囲むように形成されたドレイン側導電層51とを備える。電荷蓄積層55bは、ドレイン側導電層51の下層からドレイン側導電層51の上端近傍まで形成され、且つその上端近傍よりも上層には形成されていない。
【解決手段】メモリストリングMSは、基板上に積層方向に延びる柱状部45Aを含むU字状半導体層45と、柱状部45Aを取り囲むように形成された電荷蓄積層44bと、電荷蓄積層44bを取り囲むように積層されたワード線導電層41a〜41dとを備える。ドレイン側選択トランジスタSDTrは、柱状部45Aの上面に接して積層方向に延びるドレイン側柱状半導体層57と、ドレイン側柱状半導体層57を取り囲むように形成された電荷蓄積層55bと、電荷蓄積層55bを取り囲むように形成されたドレイン側導電層51とを備える。電荷蓄積層55bは、ドレイン側導電層51の下層からドレイン側導電層51の上端近傍まで形成され、且つその上端近傍よりも上層には形成されていない。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気的にデータの書き換えが可能な不揮発性半導体記憶装置、及びその製造方法に関する。
【背景技術】
【0002】
従来、シリコン基板上の2次元平面内に素子を集積して、LSIが形成されてきた。メモリの記憶容量を増加させるには、一素子の寸法を小さくする(微細化する)しかないが、近年その微細化もコスト的、技術的に困難なものになってきた。微細化のためにはフォトリソグラフィの技術向上が必要であるが、例えば、現在のArF液浸露光技術では40nm付近のルールが解像限界となっており、更なる微細化のためにはEUV露光機の導入が必要である。しかし、EUV露光機の導入の場合はコストの点で課題を有する。また、仮に微細化が達成されたとしても、駆動電圧などがスケーリングされない限り、素子間の耐圧など物理的な限界点を迎える事が予想される。つまり、デバイスとしての動作が困難になる可能性がある。
【0003】
そこで、近年、メモリの集積度を高めるために、メモリセルを3次元的に配置した半導体記憶装置が多数提案されている(特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−266143号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、安定した動作を実行可能な不揮発性半導体記憶装置、及びその製造方法を提供する。
【課題を解決するための手段】
【0006】
本発明の一態様に係る不揮発性半導体記憶装置は、電気的に書き換え可能な複数のメモリセルを直列に接続されたメモリストリング、及び前記メモリストリングの一端に接続されて導通を制御する選択トランジスタを備える不揮発性半導体記憶装置であって、前記メモリストリングは、基板上に積層方向に延びる柱状部を含み、前記メモリセルのチャネルとして機能する第1半導体層と、前記柱状部を取り囲むように形成されて、電荷を蓄積して前記メモリセルのデータを保持するための第1電荷蓄積層と、前記第1電荷蓄積層を取り囲むように前記基板上に積層されて、前記メモリセルの制御電極として機能する複数の第1導電層とを備え、前記選択トランジスタは、前記柱状部の上面に接して積層方向に延び、前記選択トランジスタのチャネルとして機能する第2半導体層と、前記第2半導体層を取り囲むように形成されて、電荷を蓄積して前記選択トランジスタの閾値電圧を変化させるための第2電荷蓄積層と、前記第2電荷蓄積層を取り囲むように前記第1導電層上に堆積されて、前記選択トランジスタの制御電極として機能する第2導電層とを備え、前記第2電荷蓄積層は、前記第2導電層の下層から前記第2導電層の上端近傍まで形成され、且つ前記上端近傍よりも上層には形成されていないことを特徴とする。
【0007】
本発明の一態様に係る不揮発性半導体記憶装置の製造方法は、電気的に書き換え可能な複数のメモリセルを直列に接続されたメモリストリング、及び前記メモリストリングの一端に接続されて導通を制御する選択トランジスタを備える不揮発性半導体記憶装置の製造方法であって、前記選択トランジスタを形成する工程は、層間絶縁層にて挟まれるように導電層を堆積させる工程と、前記層間絶縁層及び前記導電層を貫通するホールを形成する工程と、前記ホールに面する側面に第1絶縁層、及び電荷蓄積層を堆積させる工程と、前記第2導電層の上端近傍まで前記ホール内に保護層を堆積させる工程と、前記保護層をマスクとして前記電荷蓄積層を前記導電層の上端近傍まで除去する工程と、前記ホールに面する前記第1絶縁層及び前記電荷蓄積層の側面に第2絶縁層を堆積させる工程と、前記ホールを埋めるように半導体層を形成する工程とを備えることを特徴とする。
【発明の効果】
【0008】
本発明によれば、安定した動作を実行可能な不揮発性半導体記憶装置、及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施形態に係る不揮発性半導体記憶装置100のブロック図である。
【図2】実施形態に係る不揮発性半導体記憶装置100の概略斜視図である。
【図3】実施形態に係る不揮発性半導体記憶装置100の等価回路図である。
【図4】実施形態に係る不揮発性半導体記憶装置100の断面図である。
【図5】図4の拡大図である。
【図6】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図7】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図8】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図9】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図10】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図11】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【発明を実施するための形態】
【0010】
以下、図面を参照して、本発明に係る不揮発性半導体記憶装置の実施形態について説明する。
【0011】
[実施形態]
[実施形態に係る不揮発性半導体記憶装置100の構成]
先ず、図1を参照して、実施形態に係る不揮発性半導体記憶装置100の構成について説明する。図1は、本発明の実施形態に係る不揮発性半導体記憶装置100のブロック図である。
【0012】
実施形態に係る不揮発性半導体記憶装置100は、図1に示すように、メモリセルアレイ11、ロウデコーダ12、13、センスアンプ14、カラムデコーダ15、及び制御信号生成部(高電圧生成部)16を備える。
【0013】
メモリセルアレイ11は、図2に示すように、データを電気的に記憶するメモリトランジスタMTr(ワード線導電層41)を3次元マトリクス状に配列して構成される。すなわち、メモリトランジスタMTrは、水平方向にマトリクス状に配列されるとともに、積層方向にも配列される。積層方向に並ぶ複数個のメモリトランジスタMTrは直列接続され、公知のNANDストリングMSを構成する。NANDストリングMSの両端には選択時に導通状態とされるドレイン側選択トランジスタSDTr、ソース側選択トランジスタSSTrが接続される。このNANDストリングMSは、積層方向を長手方向として配列される。
【0014】
ロウデコーダ12、13は、取り込まれたブロックアドレス信号等をデコードし、メモリセルアレイ11を制御する。センスアンプ14は、メモリセルアレイ11からデータを読み出す。カラムデコーダ15は、カラムアドレス信号をデコードし、センスアンプ14を制御する。制御信号生成部16は、基準電圧を昇圧させて、書き込みや消去時に必要となる高電圧を生成し、さらに、制御信号を生成し、ロウデコーダ12、13、センスアンプ14、及びカラムデコーダ15を制御する。
【0015】
次に、図3を参照して、メモリセルアレイ11の回路構成について説明する。図3は、メモリセルアレイ11のカラム方向の断面に沿って形成されるメモリトランジスタMTr、ドレイン側選択トランジスタSDTr、ソース側選択トランジスタSSTr、及びその周辺回路の等価回路図である。
【0016】
メモリセルアレイ11は、図3に示すように、複数のビット線BL、及び複数のメモリブロックMBを有する。ビット線BLは、ロウ方向に所定ピッチをもってカラム方向に延びるストライプ状に形成されている。メモリブロックMBは、所定ピッチをもってカラム方向に繰り返し設けられている。
【0017】
メモリブロックMBは、図3に示すように、ビット線BLに共通接続された複数のメモリユニットMUを有する。メモリユニットMUは、メモリストリングMS、ソース側選択トランジスタSSTr、及びドレイン側選択トランジスタSDTrを有する。カラム方向に隣接するメモリユニットMUは、その構成がカラム方向に互いに対称となるように形成されている。メモリユニットMUは、ロウ方向及びカラム方向にマトリクス状に配列されている。
【0018】
メモリストリングMSは、直列接続されたメモリトランジスタMTr1〜MTr8、及びバックゲートトランジスタBTrにて構成されている。メモリトランジスタMTr1〜4は、積層方向に直列に接続されている。メモリトランジスタMTr5〜8も、同様に積層方向に直列に接続されている。メモリトランジスタMTr1〜MTr8は、電荷蓄積層に電荷を捕獲させることで、情報を記憶する。バックゲートトランジスタBTrは、最下層のメモリトランジスタMTr4とメモリトランジスタMTr5との間に接続されている。従って、メモリトランジスタMTr1〜8、及びバックゲートトランジスタBTrは、カラム方向に沿った断面においてU字形状に接続されている。ドレイン側選択トランジスタSDTrのソースは、メモリストリングMSの一端(メモリトランジスタMTr1のドレイン)に接続されている。ソース側選択トランジスタSSTrのドレインは、メモリストリングMSの他端(メモリトランジスタMTr8のソース)に接続されている。
【0019】
メモリユニットMUにおいて、ロウ方向に一列に配列されたメモリトランジスタMTr1のゲートは、ロウ方向に延びるワード線WL1に共通接続されている。同様に、ロウ方向に一列に配列されたメモリトランジスタMTr2〜MTr8のゲートは、ロウ方向に延びるワード線WL2〜WL8に共通接続されている。なお、カラム方向において隣接する2つのメモリストリングMSも、ワード線WL1〜WL8を共有している。また、ロウ方向及びカラム方向にマトリクス状に配列されたバックゲートトランジスタBTrのゲートは、バックゲート線BGに共通接続されている。
【0020】
メモリユニットMUにおいて、ロウ方向に一列に配列された各ドレイン側選択トランジスタSDTrのゲートは、ロウ方向に延びるドレイン側選択ゲート線SGDに共通接続されている。また、カラム方向に一列に配列されたドレイン側選択トランジスタSDTrのドレインは、ビット線BLに共通に接続されている。
【0021】
メモリユニットMUにおいて、ロウ方向に一列に配列された各ソース側選択トランジスタSSTrのゲートは、ロウ方向に延びるソース側選択ゲート線SGSに共通接続されている。また、カラム方向に隣接する一対のメモリユニットMUにおいて、ロウ方向に一列に配列されたソース側選択トランジスタSSTrのソースは、ロウ方向に延びるソース線SLに共通に接続されている。
【0022】
次に、図4及び図5を参照して、図3に示した回路構成を実現する実施形態に係る不揮発性半導体装置100の積層構造について説明する。図4は、実施形態に係る不揮発性半導体記憶装置100の断面図であり、図5は、図4の拡大図である。
【0023】
メモリセルアレイ11は、図4に示すように、基板20、下層から順に、バックゲート層30、メモリトランジスタ層40、選択トランジスタ層50、及び配線層60を有する。バックゲート層30は、バックゲートトランジスタBTrとして機能する。メモリトランジスタ層40は、メモリトランジスタMTr1〜MTr8として機能する。選択トランジスタ層50は、ドレイン側選択トランジスタSDTr、及びソース側選択トランジスタSSTrとして機能する。配線層60は、ソース線SL及びビット線BLとして機能する。
【0024】
バックゲート層30は、図4に示すように、基板20の上に絶縁層を介して形成されたバックゲート導電層31を有する。バックゲート導電層31は、バックゲート線BG、及びバックゲートトランジスタBTrのゲートとして機能する。バックゲート導電層31は、ロウ方向及びカラム方向に広がる板状に形成されている。バックゲート導電層31は、後述するU字状半導体層45の連結部45Bの下面及び側面を覆い且つ連結部45Bの上面と同じ高さまで形成されている。バックゲート導電層31は、ポリシリコン(poly−Si)にて構成されている。
【0025】
また、バックゲート層30は、図4に示すように、メモリ領域AR1にバックゲート導電層31を堀込むように形成されたバックゲート溝32を有する。バックゲート溝32は、ロウ方向に短手方向、カラム方向に長手方向を有する開口にて構成されている。バックゲート溝32は、ロウ方向及びカラム方向に所定間隔毎にマトリクス状に形成されている。
【0026】
メモリトランジスタ層40は、図4に示すように、積層方向に絶縁層42を介して形成されたワード線導電層41a〜41dを有する。ワード線導電層41a〜41dは、ワード線WL1〜WL8、及びメモリトランジスタMTr1〜MTr8のゲートとして機能する。ワード線導電層41a〜41dは、カラム方向に所定ピッチをもってロウ方向に延びるストライプ状に形成されている。ワード線導電層41a〜41dは、ポリシリコン(poly−Si)にて構成されている。
【0027】
また、メモリトランジスタ層40は、図4に示すように、ワード線導電層41a〜41d、及び絶縁層42を貫通するように形成されたメモリホール43を有する。
【0028】
メモリホール43は、各バックゲート溝32のカラム方向の両端近傍の位置に整合するように形成されている。メモリホール43は、ロウ方向及びカラム方向にマトリクス状に形成されている。
【0029】
また、上記バックゲートトランジスタ層30及びメモリトランジスタ層40は、図4に示すように、メモリゲート絶縁層44、及びU字状半導体層45を有する。U字状半導体層45は、メモリトランジスタMTr1〜MTr8及びバックゲートトランジスタBTrのチャネルとして機能する。
【0030】
メモリゲート絶縁層44は、図4に示すように、メモリホール43、及びバックゲート溝32に面する側面に形成されている。メモリゲート絶縁層44は、図5に示すように、ブロック絶縁層44a、電荷蓄積層44b、及びトンネル絶縁層44cにて構成されている。ブロック絶縁層44aは、メモリホール43、及びバックゲート溝32に面する側面に亘ってワード線導電層41a〜41d及びバックゲート導電層31と接するように形成されている。ブロック絶縁層44aは、酸化シリコン(SiO2)にて構成されている。電荷蓄積層44bは、ブロック絶縁層44aの側面に形成されている。電荷絶縁層44bは、電荷を蓄積し、メモリトランジスタMTr1〜MTr8のデータを保有するために用いられる。電荷蓄積層44bは、窒化シリコン(SiN)にて構成されている。トンネル絶縁層44cは、電荷蓄積層44bの側面に形成されている。トンネル絶縁層44cは、酸化シリコン(SiO2)にて構成されている。
【0031】
U字状半導体層45は、図4に示すように、ロウ方向からみてU字状に形成されている。U字状半導体層45は、図5に示すように、トンネル絶縁層44cに接し且つバックゲート溝32及びメモリホール43を埋めるように形成されている。U字状半導体層45は、ロウ方向からみて基板20に対して垂直方向に延びる一対の柱状部45A、及び一対の柱状部45Aの下端を連結させるように形成された連結部45Bを有する。U字状半導体層45は、ポリシリコン(poly−Si)にて構成されている。
【0032】
上記メモリトランジスタ層40の構成を換言すると、トンネル絶縁層44cは、柱状部45Aの側面を取り囲むように形成されている。電荷蓄積層44bは、トンネル絶縁層44cの側面を取り囲むように形成されている。ブロック絶縁層44aは、電荷蓄積層44bの側面を取り囲むように形成されている。ワード線導電層41a〜41dは、ブロック絶縁層44aの側面を取り囲むように形成されている。
【0033】
選択トランジスタ層50は、図4に示すように、ドレイン側導電層51、及びそのドレイン側導電層51と同層に形成されたソース側導電層52を有する。ドレイン側導電層51は、ドレイン側選択ゲート線SGD、及びドレイン側選択トランジスタSDTrのゲートとして機能する。ソース側導電層52は、ソース側選択ゲート線SGS、及びソース側選択トランジスタSSTrのゲートとして機能する。
【0034】
ドレイン側導電層51、及びソース側導電層52は、カラム方向に所定ピッチをもってロウ方向に延びるストライプ状に形成されている。ドレイン側導電層51、及びソース側導電層52は、カラム方向に2つずつ交互に設けられている。ドレイン側導電層51、及びソース側導電層52は、ポリシリコン(poly−Si)にて構成されている。
【0035】
また、選択トランジスタ層50は、図4に示すように、ドレイン側ホール53、及びソース側ホール54を有する。ドレイン側ホール53は、メモリホール43と連続してドレイン側導電層51を貫通するように形成されている。ソース側ホール54は、メモリホール43と連続してソース側導電層52を貫通するように形成されている。ドレイン側ホール53及びソース側ホール54は、メモリホール43に整合する位置に形成されている。
【0036】
また、選択トランジスタ層50は、図4に示すように、ドレイン側ゲート絶縁層55、ソース側ゲート絶縁層56、ドレイン側選択トランジスタSDTrのチャネルとして機能するドレイン側柱状半導体層57、ソース側選択トランジスタSSTrのチャネルと機能するソース側柱状半導体層58を有する。
【0037】
ドレイン側ゲート絶縁層55は、ドレイン側ホール53に面する側面に形成されている。ドレイン側ゲート絶縁層55は、図5に示すように、ブロック絶縁層55a、電荷蓄積層55b、及びトンネル絶縁層55cにて構成されている。ブロック絶縁層55aは、ブロック絶縁層44aに連続して一体に形成されている。電荷蓄積層55bは、電荷蓄積層44bに連続して一体に形成されている。及びトンネル絶縁層55cは、トンネル絶縁層44cに連続して一体に形成されている。
【0038】
ブロック絶縁層55aは、ドレイン側ホール53に面する側面に亘ってドレイン側導電層51と接するように形成されている。ブロック絶縁層55aは、電荷蓄積層55bの上端よりも上方まで形成されている。ブロック絶縁層55aは、酸化シリコン(SiO2)にて構成されている。
【0039】
電荷蓄積層55bは、ドレイン側導電層51の上端近傍よりも下層のみに形成され、ドレイン側導電層51の上端近傍よりも上層には形成されていない。より詳しくは、電荷蓄積層55bは、ドレイン側導電層51の上端からみて、所定高さHの位置まで形成され、それよりも上層には形成されていない。ここで、所定高さHは、ドレイン側導電層51に印加した電圧に起因して電荷蓄積層55bに電荷が蓄積され又は放電され得る領域の境界である。電荷蓄積層55bは、窒化シリコン(SiN)にて構成されている。
【0040】
トンネル絶縁層55cは、電荷蓄積層55bの側面及びブロック絶縁層55aの側面に亘って形成されている。トンネル絶縁層55cは、電荷蓄積層55bの上端よりも上方まで形成されている。トンネル絶縁層55cは、酸化シリコン(SiO2)にて構成されている。
【0041】
ソース側ゲート絶縁層56は、ソース側ホール54に面する側面に形成されている。ソース側ゲート絶縁層56は、図5に示すように、ブロック絶縁層56a、電荷蓄積層56b、及びトンネル絶縁層56cにて構成されている。ブロック絶縁層56aは、ブロック絶縁層44aに連続して一体に形成されている。電荷蓄積層56bは、電荷蓄積層44bに連続して一体に形成されている。トンネル絶縁層56cは、電荷蓄積層44cに連続して一体に形成されている。
【0042】
ブロック絶縁層56aは、ソース側ホール54に面する側面に亘ってソース側導電層52と接するように形成されている。ブロック絶縁層56aは、電荷蓄積層56bの上端よりも上方まで形成されている。ブロック絶縁層56aは、酸化シリコン(SiO2)にて構成されている。
【0043】
電荷蓄積層56bは、ソース側導電層52の上端近傍よりも下層のみに形成され、ソース側導電層52の上端近傍よりも上層には形成されていない。より詳しくは、電荷蓄積層56bは、ソース側導電層52の上端からみて、所定高さHの位置まで形成され、それよりも上層には形成されていない。ここで、所定高さHは、ソース側導電層52に印加した電圧に起因して電荷蓄積層56bに電荷が蓄積され又は放電され得る領域の境界である。電荷蓄積層56bは、窒化シリコン(SiN)にて構成されている。
【0044】
トンネル絶縁層56cは、電荷蓄積層56bの側面及びブロック絶縁層55aの側面に亘って形成されている。トンネル絶縁層56cは、電荷蓄積層55bの上端よりも上方まで形成されている。トンネル絶縁層58cは、酸化シリコン(SiO2)にて構成されている。
【0045】
ドレイン側柱状半導体層57は、ドレイン側ホール53を埋めるように、ドレイン側ゲート絶縁層55と接して積層方向に延びる柱状に形成されている。ソース側柱状半導体層58は、ソース側ホール53を埋めるように、ソース側ゲート絶縁層56と接して積層方向に延びる柱状に形成されている。ドレイン側柱状半導体層57、及びソース側柱状半導体層58は、ポリシリコン(poly−Si)にて構成されている。
【0046】
上記選択トランジスタ層50の構成を換言すると、ドレイン側ゲート絶縁層55は、ドレイン側柱状半導体層57の側面を取り囲むように形成されている。ドレイン側導電層51は、ドレイン側ゲート絶縁層55の側面を取り囲むように形成されている。ソース側ゲート絶縁層56は、ソース側柱状半導体層58の側面を取り囲むように形成されている。ソース側導電層52は、ソース側ゲート絶縁層56の側面を取り囲むように形成されている。
【0047】
配線層60は、図4に示すように、第1配線層61、第2配線層62、及びプラグ層63を有する。第1配線層61は、ソース線SLとして機能する。第2配線層62は、ビット線BLとして機能する。
【0048】
第1配線層61は、図4に示すように、隣接する2本のソース側柱状半導体層58の上面に共通に接するように形成されている。第1配線層61は、カラム方向に所定ピッチをもってロウ方向に延びるストライプ状に形成されている。第1配線層61は、タングステン(W)等の金属にて構成されている。
【0049】
第2配線層62は、図4に示すように、プラグ層63を介してドレイン側柱状半導体層57の上面に接続されている。第2配線層62は、ロウ方向に所定ピッチをもってカラム方向に延びるストライプ状に形成されている。第2配線層62は、銅(Cu)、プラグ層63は、タングステン(W)等の金属にて構成されている。
【0050】
[実施形態に係る不揮発性半導体記憶装置の製造方法]
次に、図6〜図11を参照して、実施形態に係る不揮発性半導体記憶装置100の製造方法について説明する。図6〜図11は、実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。なお、図6〜図11は、選択トランジスタ層50の製造工程のみを示している。
【0051】
先ず、基板20上にバックゲート30、及びワード線導電層41a〜41dを形成する。その後、図6に示すように、メモリトランジスタ層40の上層にカラム方向に所定ピッチをもってロウ方向に延びるドレイン側導電層51及びソース側導電層52を形成する。なお、ドレイン側導電層51及びソース側導電層52の下層、上面及び側面には、絶縁層を形成する。
【0052】
続いて、図7に示すように、ドレイン側導電層51及びソース側導電層52を貫通するようにドレイン側ホール53及びソース側ホール54を形成する。ドレイン側ホール53及びソース側ホール54は、ロウ方向及びカラム方向にマトリクス状に、メモリホール33と整合する位置に形成する。なお、この工程にて、ドレイン側ホール53及びソース側ホール54に連続して、ワード線導電層41a〜41dを貫通するメモリホール43が形成される。
【0053】
次に、図8に示すように、ドレイン側ホール53及びソース側ホール54の側面に、順次、酸化シリコン(SiO2)及び窒化シリコン(SiN)を堆積させ、ブロック絶縁層55a、56a、及び電荷蓄積層55b、56bを形成する。なお、この工程によりメモリホール43の側面には、ブロック絶縁層44a、及び電荷蓄積層44bが形成される。
【0054】
続いて、図9に示すように、ドレイン側ホール53及びソース側ホール54内にレジスト71(保護層)を形成する。レジスト71は、ドレイン側導電層51及びソース側導電層52の上端近傍まで形成する。より詳しくは、レジスト71は、ドレイン側導電層51及びソース側導電層52の上端から所定高さHまで形成する。
【0055】
次に、図10に示すように、レジスト71をマスクとして、電荷蓄積層55b、56bをドレイン側導電層51及びソース側導電層52の上端近傍(ドレイン側導電層51及びソース側導電層52の上端から所定高さH)まで除去する。なお、上記のように電荷蓄積層55b、56bを除去した後、レジスト71は除去する。
【0056】
続いて、図11に示すように、ドレイン側ホール53及びソース側ホール54内に、酸化シリコン(SiO2)、及びポリシリコン(poly−Si)を順次堆積させて、トンネル絶縁層55c、56c、ドレイン側柱状半導体層57、及びソース側柱状半導体層58を形成する。なお、この工程によりメモリホール43内には、トンネル絶縁層44c、及びU字状半導体層45が形成される。
【0057】
そして、図11に示す工程の後、平坦化処理を行い、配線層60を形成し、図4に示す不揮発性半導体記憶装置100を製造する。
【0058】
[実施形態に係る不揮発性半導体記憶装置100の効果]
ここで、本実施形態の効果を説明するため、比較例を考える。比較例に係る不揮発性半導体記憶装置は、ドレイン側ホール53及びソース側ホール54の側面全体に亘って形成された電荷蓄積層55b、56bを有するものとする。このような比較例において、ドレイン側ホール53及びソース側ホール54の上部(開口近傍)に電荷が蓄積された場合、その蓄積された電荷にはドレイン側導電層51及びソース側導電層52からのゲート電界はかかりにくい。したがって、ドレイン側選択トランジスタSDTr及びソース側選択トランジスタSSTrの閾値電圧は、上昇したままとなり、よってメモリストリングMSに流れるオン電流は低下したままとなる。
【0059】
一方、本実施形態において、電荷蓄積層55b、56bは、ドレイン側導電層51及びソース側導電層52の上端近傍よりも下層のみに形成され、ドレイン側導電層51及びソース側導電層52の上端近傍よりも上層には形成されていない。したがって、本実施形態に係るドレイン側選択トランジスタSDTr及びソース側選択トランジスタSSTrは、比較例のようにゲート電界により制御できない箇所に電荷を蓄積することはない。すなわち、本実施形態は、オン電流を低下させることなく安定した動作を提供することができる。
【0060】
また、上記実施形態によれば、同一工程により、メモリゲート絶縁層44、ドレイン側ゲート絶縁層55、及びドレイン側ゲート絶縁層56を一括して連続に形成することができる。したがって、それらの層に与える欠陥を抑制でき、プロセスを簡略化することができる。
【0061】
[その他の実施形態]
以上、不揮発性半導体記憶装置の一実施形態を説明してきたが、本発明は、上記の実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。
【0062】
例えば、上記実施形態は、U字状半導体層45を有するものであるが、その代わりに断面からみて積層方向に延びるI字状の半導体層を有するものであってもよい(特開2007−266143号公報参照)。
【0063】
例えば、上記実施形態において、メモリゲート絶縁層44とドレイン側ゲート絶縁層55、メモリゲート絶縁層44とソース側ゲート絶縁層56は、連続して一体に形成されている。しかしながら、メモリゲート絶縁層44、ドレイン側ゲート絶縁層55、及びソース側ゲート絶縁層56は、各々独立して形成されたものであってもよい。
【符号の説明】
【0064】
MS…メモリストリング、MTr1〜MTr8…メモリトランジスタ、 SDTr…ドレイン側選択トランジスタ、 SSTr…ソース側選択トランジスタ、 BTr…バックゲートトランジスタ、 100…不揮発性半導体記憶装置、 20…基板、 30…バックゲート層、 40…メモリトランジスタ層、 50…選択トランジスタ層、 60…配線層。
【技術分野】
【0001】
本発明は、電気的にデータの書き換えが可能な不揮発性半導体記憶装置、及びその製造方法に関する。
【背景技術】
【0002】
従来、シリコン基板上の2次元平面内に素子を集積して、LSIが形成されてきた。メモリの記憶容量を増加させるには、一素子の寸法を小さくする(微細化する)しかないが、近年その微細化もコスト的、技術的に困難なものになってきた。微細化のためにはフォトリソグラフィの技術向上が必要であるが、例えば、現在のArF液浸露光技術では40nm付近のルールが解像限界となっており、更なる微細化のためにはEUV露光機の導入が必要である。しかし、EUV露光機の導入の場合はコストの点で課題を有する。また、仮に微細化が達成されたとしても、駆動電圧などがスケーリングされない限り、素子間の耐圧など物理的な限界点を迎える事が予想される。つまり、デバイスとしての動作が困難になる可能性がある。
【0003】
そこで、近年、メモリの集積度を高めるために、メモリセルを3次元的に配置した半導体記憶装置が多数提案されている(特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−266143号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、安定した動作を実行可能な不揮発性半導体記憶装置、及びその製造方法を提供する。
【課題を解決するための手段】
【0006】
本発明の一態様に係る不揮発性半導体記憶装置は、電気的に書き換え可能な複数のメモリセルを直列に接続されたメモリストリング、及び前記メモリストリングの一端に接続されて導通を制御する選択トランジスタを備える不揮発性半導体記憶装置であって、前記メモリストリングは、基板上に積層方向に延びる柱状部を含み、前記メモリセルのチャネルとして機能する第1半導体層と、前記柱状部を取り囲むように形成されて、電荷を蓄積して前記メモリセルのデータを保持するための第1電荷蓄積層と、前記第1電荷蓄積層を取り囲むように前記基板上に積層されて、前記メモリセルの制御電極として機能する複数の第1導電層とを備え、前記選択トランジスタは、前記柱状部の上面に接して積層方向に延び、前記選択トランジスタのチャネルとして機能する第2半導体層と、前記第2半導体層を取り囲むように形成されて、電荷を蓄積して前記選択トランジスタの閾値電圧を変化させるための第2電荷蓄積層と、前記第2電荷蓄積層を取り囲むように前記第1導電層上に堆積されて、前記選択トランジスタの制御電極として機能する第2導電層とを備え、前記第2電荷蓄積層は、前記第2導電層の下層から前記第2導電層の上端近傍まで形成され、且つ前記上端近傍よりも上層には形成されていないことを特徴とする。
【0007】
本発明の一態様に係る不揮発性半導体記憶装置の製造方法は、電気的に書き換え可能な複数のメモリセルを直列に接続されたメモリストリング、及び前記メモリストリングの一端に接続されて導通を制御する選択トランジスタを備える不揮発性半導体記憶装置の製造方法であって、前記選択トランジスタを形成する工程は、層間絶縁層にて挟まれるように導電層を堆積させる工程と、前記層間絶縁層及び前記導電層を貫通するホールを形成する工程と、前記ホールに面する側面に第1絶縁層、及び電荷蓄積層を堆積させる工程と、前記第2導電層の上端近傍まで前記ホール内に保護層を堆積させる工程と、前記保護層をマスクとして前記電荷蓄積層を前記導電層の上端近傍まで除去する工程と、前記ホールに面する前記第1絶縁層及び前記電荷蓄積層の側面に第2絶縁層を堆積させる工程と、前記ホールを埋めるように半導体層を形成する工程とを備えることを特徴とする。
【発明の効果】
【0008】
本発明によれば、安定した動作を実行可能な不揮発性半導体記憶装置、及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【0009】
【図1】本発明の実施形態に係る不揮発性半導体記憶装置100のブロック図である。
【図2】実施形態に係る不揮発性半導体記憶装置100の概略斜視図である。
【図3】実施形態に係る不揮発性半導体記憶装置100の等価回路図である。
【図4】実施形態に係る不揮発性半導体記憶装置100の断面図である。
【図5】図4の拡大図である。
【図6】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図7】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図8】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図9】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図10】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【図11】実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。
【発明を実施するための形態】
【0010】
以下、図面を参照して、本発明に係る不揮発性半導体記憶装置の実施形態について説明する。
【0011】
[実施形態]
[実施形態に係る不揮発性半導体記憶装置100の構成]
先ず、図1を参照して、実施形態に係る不揮発性半導体記憶装置100の構成について説明する。図1は、本発明の実施形態に係る不揮発性半導体記憶装置100のブロック図である。
【0012】
実施形態に係る不揮発性半導体記憶装置100は、図1に示すように、メモリセルアレイ11、ロウデコーダ12、13、センスアンプ14、カラムデコーダ15、及び制御信号生成部(高電圧生成部)16を備える。
【0013】
メモリセルアレイ11は、図2に示すように、データを電気的に記憶するメモリトランジスタMTr(ワード線導電層41)を3次元マトリクス状に配列して構成される。すなわち、メモリトランジスタMTrは、水平方向にマトリクス状に配列されるとともに、積層方向にも配列される。積層方向に並ぶ複数個のメモリトランジスタMTrは直列接続され、公知のNANDストリングMSを構成する。NANDストリングMSの両端には選択時に導通状態とされるドレイン側選択トランジスタSDTr、ソース側選択トランジスタSSTrが接続される。このNANDストリングMSは、積層方向を長手方向として配列される。
【0014】
ロウデコーダ12、13は、取り込まれたブロックアドレス信号等をデコードし、メモリセルアレイ11を制御する。センスアンプ14は、メモリセルアレイ11からデータを読み出す。カラムデコーダ15は、カラムアドレス信号をデコードし、センスアンプ14を制御する。制御信号生成部16は、基準電圧を昇圧させて、書き込みや消去時に必要となる高電圧を生成し、さらに、制御信号を生成し、ロウデコーダ12、13、センスアンプ14、及びカラムデコーダ15を制御する。
【0015】
次に、図3を参照して、メモリセルアレイ11の回路構成について説明する。図3は、メモリセルアレイ11のカラム方向の断面に沿って形成されるメモリトランジスタMTr、ドレイン側選択トランジスタSDTr、ソース側選択トランジスタSSTr、及びその周辺回路の等価回路図である。
【0016】
メモリセルアレイ11は、図3に示すように、複数のビット線BL、及び複数のメモリブロックMBを有する。ビット線BLは、ロウ方向に所定ピッチをもってカラム方向に延びるストライプ状に形成されている。メモリブロックMBは、所定ピッチをもってカラム方向に繰り返し設けられている。
【0017】
メモリブロックMBは、図3に示すように、ビット線BLに共通接続された複数のメモリユニットMUを有する。メモリユニットMUは、メモリストリングMS、ソース側選択トランジスタSSTr、及びドレイン側選択トランジスタSDTrを有する。カラム方向に隣接するメモリユニットMUは、その構成がカラム方向に互いに対称となるように形成されている。メモリユニットMUは、ロウ方向及びカラム方向にマトリクス状に配列されている。
【0018】
メモリストリングMSは、直列接続されたメモリトランジスタMTr1〜MTr8、及びバックゲートトランジスタBTrにて構成されている。メモリトランジスタMTr1〜4は、積層方向に直列に接続されている。メモリトランジスタMTr5〜8も、同様に積層方向に直列に接続されている。メモリトランジスタMTr1〜MTr8は、電荷蓄積層に電荷を捕獲させることで、情報を記憶する。バックゲートトランジスタBTrは、最下層のメモリトランジスタMTr4とメモリトランジスタMTr5との間に接続されている。従って、メモリトランジスタMTr1〜8、及びバックゲートトランジスタBTrは、カラム方向に沿った断面においてU字形状に接続されている。ドレイン側選択トランジスタSDTrのソースは、メモリストリングMSの一端(メモリトランジスタMTr1のドレイン)に接続されている。ソース側選択トランジスタSSTrのドレインは、メモリストリングMSの他端(メモリトランジスタMTr8のソース)に接続されている。
【0019】
メモリユニットMUにおいて、ロウ方向に一列に配列されたメモリトランジスタMTr1のゲートは、ロウ方向に延びるワード線WL1に共通接続されている。同様に、ロウ方向に一列に配列されたメモリトランジスタMTr2〜MTr8のゲートは、ロウ方向に延びるワード線WL2〜WL8に共通接続されている。なお、カラム方向において隣接する2つのメモリストリングMSも、ワード線WL1〜WL8を共有している。また、ロウ方向及びカラム方向にマトリクス状に配列されたバックゲートトランジスタBTrのゲートは、バックゲート線BGに共通接続されている。
【0020】
メモリユニットMUにおいて、ロウ方向に一列に配列された各ドレイン側選択トランジスタSDTrのゲートは、ロウ方向に延びるドレイン側選択ゲート線SGDに共通接続されている。また、カラム方向に一列に配列されたドレイン側選択トランジスタSDTrのドレインは、ビット線BLに共通に接続されている。
【0021】
メモリユニットMUにおいて、ロウ方向に一列に配列された各ソース側選択トランジスタSSTrのゲートは、ロウ方向に延びるソース側選択ゲート線SGSに共通接続されている。また、カラム方向に隣接する一対のメモリユニットMUにおいて、ロウ方向に一列に配列されたソース側選択トランジスタSSTrのソースは、ロウ方向に延びるソース線SLに共通に接続されている。
【0022】
次に、図4及び図5を参照して、図3に示した回路構成を実現する実施形態に係る不揮発性半導体装置100の積層構造について説明する。図4は、実施形態に係る不揮発性半導体記憶装置100の断面図であり、図5は、図4の拡大図である。
【0023】
メモリセルアレイ11は、図4に示すように、基板20、下層から順に、バックゲート層30、メモリトランジスタ層40、選択トランジスタ層50、及び配線層60を有する。バックゲート層30は、バックゲートトランジスタBTrとして機能する。メモリトランジスタ層40は、メモリトランジスタMTr1〜MTr8として機能する。選択トランジスタ層50は、ドレイン側選択トランジスタSDTr、及びソース側選択トランジスタSSTrとして機能する。配線層60は、ソース線SL及びビット線BLとして機能する。
【0024】
バックゲート層30は、図4に示すように、基板20の上に絶縁層を介して形成されたバックゲート導電層31を有する。バックゲート導電層31は、バックゲート線BG、及びバックゲートトランジスタBTrのゲートとして機能する。バックゲート導電層31は、ロウ方向及びカラム方向に広がる板状に形成されている。バックゲート導電層31は、後述するU字状半導体層45の連結部45Bの下面及び側面を覆い且つ連結部45Bの上面と同じ高さまで形成されている。バックゲート導電層31は、ポリシリコン(poly−Si)にて構成されている。
【0025】
また、バックゲート層30は、図4に示すように、メモリ領域AR1にバックゲート導電層31を堀込むように形成されたバックゲート溝32を有する。バックゲート溝32は、ロウ方向に短手方向、カラム方向に長手方向を有する開口にて構成されている。バックゲート溝32は、ロウ方向及びカラム方向に所定間隔毎にマトリクス状に形成されている。
【0026】
メモリトランジスタ層40は、図4に示すように、積層方向に絶縁層42を介して形成されたワード線導電層41a〜41dを有する。ワード線導電層41a〜41dは、ワード線WL1〜WL8、及びメモリトランジスタMTr1〜MTr8のゲートとして機能する。ワード線導電層41a〜41dは、カラム方向に所定ピッチをもってロウ方向に延びるストライプ状に形成されている。ワード線導電層41a〜41dは、ポリシリコン(poly−Si)にて構成されている。
【0027】
また、メモリトランジスタ層40は、図4に示すように、ワード線導電層41a〜41d、及び絶縁層42を貫通するように形成されたメモリホール43を有する。
【0028】
メモリホール43は、各バックゲート溝32のカラム方向の両端近傍の位置に整合するように形成されている。メモリホール43は、ロウ方向及びカラム方向にマトリクス状に形成されている。
【0029】
また、上記バックゲートトランジスタ層30及びメモリトランジスタ層40は、図4に示すように、メモリゲート絶縁層44、及びU字状半導体層45を有する。U字状半導体層45は、メモリトランジスタMTr1〜MTr8及びバックゲートトランジスタBTrのチャネルとして機能する。
【0030】
メモリゲート絶縁層44は、図4に示すように、メモリホール43、及びバックゲート溝32に面する側面に形成されている。メモリゲート絶縁層44は、図5に示すように、ブロック絶縁層44a、電荷蓄積層44b、及びトンネル絶縁層44cにて構成されている。ブロック絶縁層44aは、メモリホール43、及びバックゲート溝32に面する側面に亘ってワード線導電層41a〜41d及びバックゲート導電層31と接するように形成されている。ブロック絶縁層44aは、酸化シリコン(SiO2)にて構成されている。電荷蓄積層44bは、ブロック絶縁層44aの側面に形成されている。電荷絶縁層44bは、電荷を蓄積し、メモリトランジスタMTr1〜MTr8のデータを保有するために用いられる。電荷蓄積層44bは、窒化シリコン(SiN)にて構成されている。トンネル絶縁層44cは、電荷蓄積層44bの側面に形成されている。トンネル絶縁層44cは、酸化シリコン(SiO2)にて構成されている。
【0031】
U字状半導体層45は、図4に示すように、ロウ方向からみてU字状に形成されている。U字状半導体層45は、図5に示すように、トンネル絶縁層44cに接し且つバックゲート溝32及びメモリホール43を埋めるように形成されている。U字状半導体層45は、ロウ方向からみて基板20に対して垂直方向に延びる一対の柱状部45A、及び一対の柱状部45Aの下端を連結させるように形成された連結部45Bを有する。U字状半導体層45は、ポリシリコン(poly−Si)にて構成されている。
【0032】
上記メモリトランジスタ層40の構成を換言すると、トンネル絶縁層44cは、柱状部45Aの側面を取り囲むように形成されている。電荷蓄積層44bは、トンネル絶縁層44cの側面を取り囲むように形成されている。ブロック絶縁層44aは、電荷蓄積層44bの側面を取り囲むように形成されている。ワード線導電層41a〜41dは、ブロック絶縁層44aの側面を取り囲むように形成されている。
【0033】
選択トランジスタ層50は、図4に示すように、ドレイン側導電層51、及びそのドレイン側導電層51と同層に形成されたソース側導電層52を有する。ドレイン側導電層51は、ドレイン側選択ゲート線SGD、及びドレイン側選択トランジスタSDTrのゲートとして機能する。ソース側導電層52は、ソース側選択ゲート線SGS、及びソース側選択トランジスタSSTrのゲートとして機能する。
【0034】
ドレイン側導電層51、及びソース側導電層52は、カラム方向に所定ピッチをもってロウ方向に延びるストライプ状に形成されている。ドレイン側導電層51、及びソース側導電層52は、カラム方向に2つずつ交互に設けられている。ドレイン側導電層51、及びソース側導電層52は、ポリシリコン(poly−Si)にて構成されている。
【0035】
また、選択トランジスタ層50は、図4に示すように、ドレイン側ホール53、及びソース側ホール54を有する。ドレイン側ホール53は、メモリホール43と連続してドレイン側導電層51を貫通するように形成されている。ソース側ホール54は、メモリホール43と連続してソース側導電層52を貫通するように形成されている。ドレイン側ホール53及びソース側ホール54は、メモリホール43に整合する位置に形成されている。
【0036】
また、選択トランジスタ層50は、図4に示すように、ドレイン側ゲート絶縁層55、ソース側ゲート絶縁層56、ドレイン側選択トランジスタSDTrのチャネルとして機能するドレイン側柱状半導体層57、ソース側選択トランジスタSSTrのチャネルと機能するソース側柱状半導体層58を有する。
【0037】
ドレイン側ゲート絶縁層55は、ドレイン側ホール53に面する側面に形成されている。ドレイン側ゲート絶縁層55は、図5に示すように、ブロック絶縁層55a、電荷蓄積層55b、及びトンネル絶縁層55cにて構成されている。ブロック絶縁層55aは、ブロック絶縁層44aに連続して一体に形成されている。電荷蓄積層55bは、電荷蓄積層44bに連続して一体に形成されている。及びトンネル絶縁層55cは、トンネル絶縁層44cに連続して一体に形成されている。
【0038】
ブロック絶縁層55aは、ドレイン側ホール53に面する側面に亘ってドレイン側導電層51と接するように形成されている。ブロック絶縁層55aは、電荷蓄積層55bの上端よりも上方まで形成されている。ブロック絶縁層55aは、酸化シリコン(SiO2)にて構成されている。
【0039】
電荷蓄積層55bは、ドレイン側導電層51の上端近傍よりも下層のみに形成され、ドレイン側導電層51の上端近傍よりも上層には形成されていない。より詳しくは、電荷蓄積層55bは、ドレイン側導電層51の上端からみて、所定高さHの位置まで形成され、それよりも上層には形成されていない。ここで、所定高さHは、ドレイン側導電層51に印加した電圧に起因して電荷蓄積層55bに電荷が蓄積され又は放電され得る領域の境界である。電荷蓄積層55bは、窒化シリコン(SiN)にて構成されている。
【0040】
トンネル絶縁層55cは、電荷蓄積層55bの側面及びブロック絶縁層55aの側面に亘って形成されている。トンネル絶縁層55cは、電荷蓄積層55bの上端よりも上方まで形成されている。トンネル絶縁層55cは、酸化シリコン(SiO2)にて構成されている。
【0041】
ソース側ゲート絶縁層56は、ソース側ホール54に面する側面に形成されている。ソース側ゲート絶縁層56は、図5に示すように、ブロック絶縁層56a、電荷蓄積層56b、及びトンネル絶縁層56cにて構成されている。ブロック絶縁層56aは、ブロック絶縁層44aに連続して一体に形成されている。電荷蓄積層56bは、電荷蓄積層44bに連続して一体に形成されている。トンネル絶縁層56cは、電荷蓄積層44cに連続して一体に形成されている。
【0042】
ブロック絶縁層56aは、ソース側ホール54に面する側面に亘ってソース側導電層52と接するように形成されている。ブロック絶縁層56aは、電荷蓄積層56bの上端よりも上方まで形成されている。ブロック絶縁層56aは、酸化シリコン(SiO2)にて構成されている。
【0043】
電荷蓄積層56bは、ソース側導電層52の上端近傍よりも下層のみに形成され、ソース側導電層52の上端近傍よりも上層には形成されていない。より詳しくは、電荷蓄積層56bは、ソース側導電層52の上端からみて、所定高さHの位置まで形成され、それよりも上層には形成されていない。ここで、所定高さHは、ソース側導電層52に印加した電圧に起因して電荷蓄積層56bに電荷が蓄積され又は放電され得る領域の境界である。電荷蓄積層56bは、窒化シリコン(SiN)にて構成されている。
【0044】
トンネル絶縁層56cは、電荷蓄積層56bの側面及びブロック絶縁層55aの側面に亘って形成されている。トンネル絶縁層56cは、電荷蓄積層55bの上端よりも上方まで形成されている。トンネル絶縁層58cは、酸化シリコン(SiO2)にて構成されている。
【0045】
ドレイン側柱状半導体層57は、ドレイン側ホール53を埋めるように、ドレイン側ゲート絶縁層55と接して積層方向に延びる柱状に形成されている。ソース側柱状半導体層58は、ソース側ホール53を埋めるように、ソース側ゲート絶縁層56と接して積層方向に延びる柱状に形成されている。ドレイン側柱状半導体層57、及びソース側柱状半導体層58は、ポリシリコン(poly−Si)にて構成されている。
【0046】
上記選択トランジスタ層50の構成を換言すると、ドレイン側ゲート絶縁層55は、ドレイン側柱状半導体層57の側面を取り囲むように形成されている。ドレイン側導電層51は、ドレイン側ゲート絶縁層55の側面を取り囲むように形成されている。ソース側ゲート絶縁層56は、ソース側柱状半導体層58の側面を取り囲むように形成されている。ソース側導電層52は、ソース側ゲート絶縁層56の側面を取り囲むように形成されている。
【0047】
配線層60は、図4に示すように、第1配線層61、第2配線層62、及びプラグ層63を有する。第1配線層61は、ソース線SLとして機能する。第2配線層62は、ビット線BLとして機能する。
【0048】
第1配線層61は、図4に示すように、隣接する2本のソース側柱状半導体層58の上面に共通に接するように形成されている。第1配線層61は、カラム方向に所定ピッチをもってロウ方向に延びるストライプ状に形成されている。第1配線層61は、タングステン(W)等の金属にて構成されている。
【0049】
第2配線層62は、図4に示すように、プラグ層63を介してドレイン側柱状半導体層57の上面に接続されている。第2配線層62は、ロウ方向に所定ピッチをもってカラム方向に延びるストライプ状に形成されている。第2配線層62は、銅(Cu)、プラグ層63は、タングステン(W)等の金属にて構成されている。
【0050】
[実施形態に係る不揮発性半導体記憶装置の製造方法]
次に、図6〜図11を参照して、実施形態に係る不揮発性半導体記憶装置100の製造方法について説明する。図6〜図11は、実施形態に係る不揮発性半導体記憶装置100の製造工程を示す断面図である。なお、図6〜図11は、選択トランジスタ層50の製造工程のみを示している。
【0051】
先ず、基板20上にバックゲート30、及びワード線導電層41a〜41dを形成する。その後、図6に示すように、メモリトランジスタ層40の上層にカラム方向に所定ピッチをもってロウ方向に延びるドレイン側導電層51及びソース側導電層52を形成する。なお、ドレイン側導電層51及びソース側導電層52の下層、上面及び側面には、絶縁層を形成する。
【0052】
続いて、図7に示すように、ドレイン側導電層51及びソース側導電層52を貫通するようにドレイン側ホール53及びソース側ホール54を形成する。ドレイン側ホール53及びソース側ホール54は、ロウ方向及びカラム方向にマトリクス状に、メモリホール33と整合する位置に形成する。なお、この工程にて、ドレイン側ホール53及びソース側ホール54に連続して、ワード線導電層41a〜41dを貫通するメモリホール43が形成される。
【0053】
次に、図8に示すように、ドレイン側ホール53及びソース側ホール54の側面に、順次、酸化シリコン(SiO2)及び窒化シリコン(SiN)を堆積させ、ブロック絶縁層55a、56a、及び電荷蓄積層55b、56bを形成する。なお、この工程によりメモリホール43の側面には、ブロック絶縁層44a、及び電荷蓄積層44bが形成される。
【0054】
続いて、図9に示すように、ドレイン側ホール53及びソース側ホール54内にレジスト71(保護層)を形成する。レジスト71は、ドレイン側導電層51及びソース側導電層52の上端近傍まで形成する。より詳しくは、レジスト71は、ドレイン側導電層51及びソース側導電層52の上端から所定高さHまで形成する。
【0055】
次に、図10に示すように、レジスト71をマスクとして、電荷蓄積層55b、56bをドレイン側導電層51及びソース側導電層52の上端近傍(ドレイン側導電層51及びソース側導電層52の上端から所定高さH)まで除去する。なお、上記のように電荷蓄積層55b、56bを除去した後、レジスト71は除去する。
【0056】
続いて、図11に示すように、ドレイン側ホール53及びソース側ホール54内に、酸化シリコン(SiO2)、及びポリシリコン(poly−Si)を順次堆積させて、トンネル絶縁層55c、56c、ドレイン側柱状半導体層57、及びソース側柱状半導体層58を形成する。なお、この工程によりメモリホール43内には、トンネル絶縁層44c、及びU字状半導体層45が形成される。
【0057】
そして、図11に示す工程の後、平坦化処理を行い、配線層60を形成し、図4に示す不揮発性半導体記憶装置100を製造する。
【0058】
[実施形態に係る不揮発性半導体記憶装置100の効果]
ここで、本実施形態の効果を説明するため、比較例を考える。比較例に係る不揮発性半導体記憶装置は、ドレイン側ホール53及びソース側ホール54の側面全体に亘って形成された電荷蓄積層55b、56bを有するものとする。このような比較例において、ドレイン側ホール53及びソース側ホール54の上部(開口近傍)に電荷が蓄積された場合、その蓄積された電荷にはドレイン側導電層51及びソース側導電層52からのゲート電界はかかりにくい。したがって、ドレイン側選択トランジスタSDTr及びソース側選択トランジスタSSTrの閾値電圧は、上昇したままとなり、よってメモリストリングMSに流れるオン電流は低下したままとなる。
【0059】
一方、本実施形態において、電荷蓄積層55b、56bは、ドレイン側導電層51及びソース側導電層52の上端近傍よりも下層のみに形成され、ドレイン側導電層51及びソース側導電層52の上端近傍よりも上層には形成されていない。したがって、本実施形態に係るドレイン側選択トランジスタSDTr及びソース側選択トランジスタSSTrは、比較例のようにゲート電界により制御できない箇所に電荷を蓄積することはない。すなわち、本実施形態は、オン電流を低下させることなく安定した動作を提供することができる。
【0060】
また、上記実施形態によれば、同一工程により、メモリゲート絶縁層44、ドレイン側ゲート絶縁層55、及びドレイン側ゲート絶縁層56を一括して連続に形成することができる。したがって、それらの層に与える欠陥を抑制でき、プロセスを簡略化することができる。
【0061】
[その他の実施形態]
以上、不揮発性半導体記憶装置の一実施形態を説明してきたが、本発明は、上記の実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。
【0062】
例えば、上記実施形態は、U字状半導体層45を有するものであるが、その代わりに断面からみて積層方向に延びるI字状の半導体層を有するものであってもよい(特開2007−266143号公報参照)。
【0063】
例えば、上記実施形態において、メモリゲート絶縁層44とドレイン側ゲート絶縁層55、メモリゲート絶縁層44とソース側ゲート絶縁層56は、連続して一体に形成されている。しかしながら、メモリゲート絶縁層44、ドレイン側ゲート絶縁層55、及びソース側ゲート絶縁層56は、各々独立して形成されたものであってもよい。
【符号の説明】
【0064】
MS…メモリストリング、MTr1〜MTr8…メモリトランジスタ、 SDTr…ドレイン側選択トランジスタ、 SSTr…ソース側選択トランジスタ、 BTr…バックゲートトランジスタ、 100…不揮発性半導体記憶装置、 20…基板、 30…バックゲート層、 40…メモリトランジスタ層、 50…選択トランジスタ層、 60…配線層。
【特許請求の範囲】
【請求項1】
電気的に書き換え可能な複数のメモリセルを直列に接続されたメモリストリング、及び前記メモリストリングの一端に接続されて導通を制御する選択トランジスタを備える不揮発性半導体記憶装置であって、
前記メモリストリングは、
基板上に積層方向に延びる柱状部を含み、前記メモリセルのチャネルとして機能する第1半導体層と、
前記柱状部を取り囲むように形成されて、電荷を蓄積して前記メモリセルのデータを保持するための第1電荷蓄積層と、
前記第1電荷蓄積層を取り囲むように前記基板上に積層されて、前記メモリセルの制御電極として機能する複数の第1導電層と
を備え、
前記選択トランジスタは、
前記柱状部の上面に接して積層方向に延び、前記選択トランジスタのチャネルとして機能する第2半導体層と、
前記第2半導体層を取り囲むように形成されて、電荷を蓄積して前記選択トランジスタの閾値電圧を変化させるための第2電荷蓄積層と、
前記第2電荷蓄積層を取り囲むように前記第1導電層上に堆積されて、前記選択トランジスタの制御電極として機能する第2導電層と
を備え、
前記第2電荷蓄積層は、前記第2導電層の下層から前記第2導電層の上端近傍まで形成され、且つ前記上端近傍よりも上層には形成されていない
ことを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記第2電荷蓄積層は、前記第2導電層の上端からみて第1高さの位置まで形成されており、
前記第1高さは、前記第2導電層に印加した電圧に起因して前記第2電荷蓄積層に電荷が蓄積され又は放電され得る領域の境界である
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。
【請求項3】
前記第2電荷蓄積層は、前記第1電荷蓄積層に連続して一体に形成されている
ことを特徴とする請求項1又は請求項2記載の不揮発性半導体記憶装置。
【請求項4】
電気的に書き換え可能な複数のメモリセルを直列に接続されたメモリストリング、及び前記メモリストリングの一端に接続されて導通を制御する選択トランジスタを備える不揮発性半導体記憶装置の製造方法であって、
前記選択トランジスタを形成する工程は、
層間絶縁層にて挟まれるように導電層を堆積させる工程と、
前記層間絶縁層及び前記導電層を貫通するホールを形成する工程と、
前記ホールに面する側面に第1絶縁層、及び電荷蓄積層を堆積させる工程と、
前記第2導電層の上端近傍まで前記ホール内に保護層を堆積させる工程と、
前記保護層をマスクとして前記電荷蓄積層を前記導電層の上端近傍まで除去する工程と、
前記ホールに面する前記第1絶縁層及び前記電荷蓄積層の側面に第2絶縁層を堆積させる工程と、
前記ホールを埋めるように半導体層を形成する工程と
を備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項5】
前記電荷蓄積層を、前記導電層の上端からみて第1高さの位置まで形成し、
前記第1高さは、前記導電層に印加した電圧に起因して前記電荷蓄積層に電荷が蓄積され又は放電され得る領域の境界である
ことを特徴とする請求項4記載の不揮発性半導体記憶装置の製造方法。
【請求項1】
電気的に書き換え可能な複数のメモリセルを直列に接続されたメモリストリング、及び前記メモリストリングの一端に接続されて導通を制御する選択トランジスタを備える不揮発性半導体記憶装置であって、
前記メモリストリングは、
基板上に積層方向に延びる柱状部を含み、前記メモリセルのチャネルとして機能する第1半導体層と、
前記柱状部を取り囲むように形成されて、電荷を蓄積して前記メモリセルのデータを保持するための第1電荷蓄積層と、
前記第1電荷蓄積層を取り囲むように前記基板上に積層されて、前記メモリセルの制御電極として機能する複数の第1導電層と
を備え、
前記選択トランジスタは、
前記柱状部の上面に接して積層方向に延び、前記選択トランジスタのチャネルとして機能する第2半導体層と、
前記第2半導体層を取り囲むように形成されて、電荷を蓄積して前記選択トランジスタの閾値電圧を変化させるための第2電荷蓄積層と、
前記第2電荷蓄積層を取り囲むように前記第1導電層上に堆積されて、前記選択トランジスタの制御電極として機能する第2導電層と
を備え、
前記第2電荷蓄積層は、前記第2導電層の下層から前記第2導電層の上端近傍まで形成され、且つ前記上端近傍よりも上層には形成されていない
ことを特徴とする不揮発性半導体記憶装置。
【請求項2】
前記第2電荷蓄積層は、前記第2導電層の上端からみて第1高さの位置まで形成されており、
前記第1高さは、前記第2導電層に印加した電圧に起因して前記第2電荷蓄積層に電荷が蓄積され又は放電され得る領域の境界である
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。
【請求項3】
前記第2電荷蓄積層は、前記第1電荷蓄積層に連続して一体に形成されている
ことを特徴とする請求項1又は請求項2記載の不揮発性半導体記憶装置。
【請求項4】
電気的に書き換え可能な複数のメモリセルを直列に接続されたメモリストリング、及び前記メモリストリングの一端に接続されて導通を制御する選択トランジスタを備える不揮発性半導体記憶装置の製造方法であって、
前記選択トランジスタを形成する工程は、
層間絶縁層にて挟まれるように導電層を堆積させる工程と、
前記層間絶縁層及び前記導電層を貫通するホールを形成する工程と、
前記ホールに面する側面に第1絶縁層、及び電荷蓄積層を堆積させる工程と、
前記第2導電層の上端近傍まで前記ホール内に保護層を堆積させる工程と、
前記保護層をマスクとして前記電荷蓄積層を前記導電層の上端近傍まで除去する工程と、
前記ホールに面する前記第1絶縁層及び前記電荷蓄積層の側面に第2絶縁層を堆積させる工程と、
前記ホールを埋めるように半導体層を形成する工程と
を備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項5】
前記電荷蓄積層を、前記導電層の上端からみて第1高さの位置まで形成し、
前記第1高さは、前記導電層に印加した電圧に起因して前記電荷蓄積層に電荷が蓄積され又は放電され得る領域の境界である
ことを特徴とする請求項4記載の不揮発性半導体記憶装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2011−54802(P2011−54802A)
【公開日】平成23年3月17日(2011.3.17)
【国際特許分類】
【出願番号】特願2009−203075(P2009−203075)
【出願日】平成21年9月2日(2009.9.2)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成23年3月17日(2011.3.17)
【国際特許分類】
【出願日】平成21年9月2日(2009.9.2)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]