光センサおよび表示装置
【課題】簡単な構成で、ダイナミックレンジを広くすることができる光センサを提供する。
【解決手段】光センサは、光検出素子と、第１の電圧（Ｖ＿ＳＳＲ）に対して電位差ΔＶ＿ＲＳＴ（Ｖ１）の第２の電圧（Ｖ＿ＳＳ）を発生させるパルス信号を、リセット信号として供給するリセット信号配線と、読み出し信号を供給する読み出し信号配線と、センシング期間（Ｔ１）に、光検出素子が受光した光量に応じて電位が変化する蓄積ノードと、蓄積ノードの電位変化に応じた信号を、出力配線へ読み出すセンサスイッチング素子とを備える。リセット信号配線では、センシング期間の少なくとも一部において、第１の電圧（Ｖ＿ＳＳＲ）と第２の電圧（Ｖ＿ＳＳ）との間の電圧が印加される。
【解決手段】光センサは、光検出素子と、第１の電圧（Ｖ＿ＳＳＲ）に対して電位差ΔＶ＿ＲＳＴ（Ｖ１）の第２の電圧（Ｖ＿ＳＳ）を発生させるパルス信号を、リセット信号として供給するリセット信号配線と、読み出し信号を供給する読み出し信号配線と、センシング期間（Ｔ１）に、光検出素子が受光した光量に応じて電位が変化する蓄積ノードと、蓄積ノードの電位変化に応じた信号を、出力配線へ読み出すセンサスイッチング素子とを備える。リセット信号配線では、センシング期間の少なくとも一部において、第１の電圧（Ｖ＿ＳＳＲ）と第２の電圧（Ｖ＿ＳＳ）との間の電圧が印加される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードまたはフォトトランジスタ等の光検出素子を有する光センサまたは、画素領域内に光センサを備えた表示装置に関する。
【背景技術】
【０００２】
従来、例えばフォトダイオード等の光検出素子を備えたことにより、外光の明るさを検出したり、読み取り面に近接した物体の画像を取り込んだりすることが可能な、光センサが提案されている。このような光センサは、例えば、光検出素子、光検出素子の受光量に応じて電荷を蓄積するキャパシタ、制御線およびトランジスタを備える。この光センサにおいては、制御線を通じた信号により、キャパシタの電荷リセットや、キャパシタから電荷を読み出しが制御される（例えば、特許文献１、２参照）。
【０００３】
光センサにおいては、露光時間（シャッタースピード）を切り替えることにより、広い照度範囲に対応することが試みられてきた。例えば、シャッタースピードを短くすることにより、ダイナミックレンジを広くなる。しかし、シャッタースピードを短くすると、受光量が少ない（暗い）部分では、光を検出するのに十分な電荷が蓄積されず、出力画像において黒つぶれが発生する。逆に、シャッタースピードを長くすると、受光量が多い（明るい）部分については、白飛びが発生する。このように、露光時間の調整のみでは、広ダイナミックレンジの実現と、正確な画像を得ることの両立が困難であった。そのため、ＣＭＯＳイメージセンサにおいて、広ダイナミックレンジを得るための駆動方法も提案されている（例えば、非特許文献１および２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００７／１４５３４６号パンフレット
【特許文献２】国際公開第２００７／１４５３４７号パンフレット
【非特許文献】
【０００５】
【非特許文献１】S.Decker et al., "A 256x256 CMOS Imaging Array with Wide Dynamic Range Pixels and Column-Parallel Digital Output", 1998 IEEE International Solid-State Circuits Conference (ISSCC98) p176,p177
【非特許文献２】Yoshinori Muramatsu "A Signal-Processing CMOS Image Sensor using a Simple Analog Operation" 2001 IEEE International Solid-State Circuits Conference (ISSCC 2001) p98
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の駆動方法では、画素センサ回路を構成する素子数と制御線が多くなる必要となる。例えば、上記ＣＭＯＳイメージセンサでは、４つのトランジスタ、１つのコンデンサ、１つのダイオードの回路素子と、３本の制御線（ＶＤＤ，ＧＮＤ，Ｃｏｌｕｍｎ ｌｉｎｅを除く）が必要となる。このように、素子数や制御線が多いと開口率を低くなる。
【０００７】
ゆえに、本発明は、簡単な構成で、ダイナミックレンジを広くすることができる光センサおよびそれを用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明にかかる光センサは、入射光を受光する光検出素子と、リセット信号として供給するリセット信号配線と、読み出し信号を供給する読み出し信号配線と、前記リセット信号配線に前記光検出素子を介して接続された蓄積ノードと、前記読み出し信号にしたがって、前記蓄積ノードの電位変化に応じた信号を、出力配線へ読み出すセンサスイッチング素子とを備える。リセット信号としては、第１の電圧に対して電位差ΔＶ＿ＲＳＴの第２の電圧を発生させるパルス信号が、前記リセット信号配線により供給される。蓄積ノードでは、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子が受光した光量に応じて電位が変化する。前記リセット信号配線では、前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧が印加される。
【発明の効果】
【０００９】
本発明によれば、簡単な構成で、ダイナミックレンジを広くすることができる光センサおよびそれを用いた表示装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態にかかる表示装置の概略構成を示すブロック図
【図２】本発明の第１の実施形態にかかる表示装置における一画素の構成を示す等価回路図
【図３】光センサの動作例を説明するための図
【図４】センシング期間のリセット電圧を一定とした場合の動作例を説明するための図
【図５】光センサが図４に示す動作をした場合の感度特性の一例を示すグラフ
【図６】（ａ）は、光センサが図３に示す動作例と同様に動作した場合の感度特性を示すグラフである。（ｂ）は、制御信号波形の例を示す図である。
【図７】第２の実施形態における光センサの動作例を説明するための図
【図８】第３の実施形態にかかる表示装置の概略構成を示すブロック図
【図９】光センサの感度特性を模式的に表すグラフ
【図１０】光センサにおいて、可変キャパシタを用いた場合の例を示す図
【図１１】可変キャパシタのＣＶ特性図
【図１２】光センサにおいて、ｐチャネルＴＦＴを増幅素子として用いた場合の構成を示す図
【発明を実施するための形態】
【００１１】
本発明の１実施形態にかかる光センサは、入射光を受光する光検出素子と、第１の電圧に対して電位差ΔＶ＿ＲＳＴの第２の電圧を発生させるパルス信号を、リセット信号として供給するリセット信号配線と、読み出し信号を供給する読み出し信号配線と、前記リセット信号配線に前記光検出素子を介して接続されたノードであって、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子が受光した光量に応じて電位が変化する蓄積ノードと、前記読み出し信号にしたがって、前記蓄積ノードの電位変化に応じた信号を、出力配線へ読み出すセンサスイッチング素子とを備える。前記リセット信号配線では、前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧が印加される。
【００１２】
上記構成によれば、蓄積ノードの電位が光検出素子の受光量に応じて変化するセンシング期間の少なくとも一部で、第１の電圧と第２の電圧との間の電圧がリセット信号配線に印加される。これにより、リセット信号配線から光検出素子を介して蓄積ノードに電圧が印加される（この電圧をＶ＿Ｍとする）。蓄積ノードの電位が、リセット信号供給からこの電圧印加時までに電圧Ｖ＿Ｍに達するかまたは電圧Ｖ＿Ｍを跨いで変化していた場合、蓄積ノードの電位は電圧Ｖ＿Ｍ程度にリセットされる。一方、蓄積ノードの電位が、リセット信号供給時から電圧Ｖ＿Ｍの印加までに、電圧Ｖ＿Ｍに達していない場合は、そのときの電位が維持される。すなわち、光検出素子の受光量が多い場合には、受光に伴う蓄積ノードの電位の変化を抑えることができる。その結果、例えば、受光量が多いためにセンシング期間中に蓄積ノードの電位が飽和電圧に達してしてしまい、受光量の認識が不能となる事態が発生しにくくなる。ひいては、ダイナミックレンジを広くすることができる。このように、リセット信号配線から光検出素子を介して蓄積ノードの電位をリセットし、センシング期間においてリセット信号配線に印加する電圧を制御することにより、ダイナミックレンジを広くできる。その結果、光センサの素子や制御線の数を抑えつつも、広ダイナミックレンジを実現することができる。
【００１３】
本発明の一実施形態において、前記リセット信号配線では、前記センシング期間において、前記電位差ΔＶ＿ＲＳＴより小さい電位差のパルス信号が、少なくとも１回供給されてもよい。センシング期間におけるパルス電圧の印加により、ダイナミックレンジを広げることができるので、簡単な制御で光ダイナミックレンジを実現することができる。
【００１４】
本発明の一実施形態において、前記リセット信号配線では、前記センシング期間において、前記第２の電圧から前記第１の電圧の間で段階的に変化する電圧が印加されてもよい。これにより、リセット信号配線の電圧の簡単な制御により、光ダイナミックレンジを実現することができる。
【００１５】
本発明の一実施形態において、光センサは、前記センシング期間の少なくとも一部において印加される、前記第１の電圧と前記第２の電圧との間の前記電圧の値と印加タイミングとを制御する、リセット信号制御部をさらに備えてもよい。これにより、光検出素子のセンシング期間の受光量と蓄積ノードの電位変化との関係を制御することができる。すなわち、光センサの出力特性（感度特性）を制御することができる。
【００１６】
本発明の一実施形態において、前記リセット信号制御部は、前記スイッチング素子により前記出力配線へ読み出された信号に基づいて、前記センシング期間の少なくとも一部において、前記リセット信号配線に印加される前記電圧の値および印加タイミングを制御する態様であってもよい。これにより、光検出素子の受光量に応じて光センサの出力特性を適切に制御することができる。
【００１７】
本発明の一実施形態において、前記リセット信号制御部は、前記スイッチング素子により前記出力配線へ読み出された信号から得られる光検出素子の受光量に関する情報に基づいて、前記センシング期間の少なくとも一部において前記リセット信号配線に印加される前記電圧の値および印加タイミングを制御する態様であってもよい。これにより、センシング期間における光検出素子の受光量を基に光センサの出力特性を制御できるので、光センサが受光する光量（明るさ）に応じた適切な制御が可能になる。
【００１８】
本発明の一実施形態において、光センサは、前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧を前記リセット信号線に印加するか否かを切り替えるリセット信号制御部をさらに備えてもよい。これにより、ダイナミックレンジの切り替えが可能になる。
【００１９】
本発明の一実施形態において、光センサは、キャパシタをさらに備え、前記キャパシタの一方の端子は前記蓄積ノードに接続され、他方の端子は前記読み出し信号配線に接続される態様であってもよい。また、光センサは、前記蓄積ノードに接続された可変キャパシタあるいはｐチャネル薄膜トランジスタをさらに備えてもよい。
【００２０】
上記の光センサを備えた表示装置であって、画素領域を含むアクティブマトリクス基板を備え、前記画素領域に前記光センサが設けられる表示装置も本発明の実施形態に含まれる。このような表示装置は、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟まれた液晶層とをさらに備えるものであってもよい。
【００２１】
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。
【００２２】
また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
【００２３】
［第１の実施形態］
［光センサを含む表示装置の構成］
最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。
【００２４】
図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。
【００２５】
なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
【００２６】
画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図２は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図２の例では、１つの画素回路１８は、１つの画素と１つの光センサを含んでいる。この場合、画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、１つの光センサが設けられてもよい。この場合、画素領域１における絵素数は、Ｍ×３Ｎとなる。また、複数画素に対して１つの光センサが配置されてもよい。
【００２７】
図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＳＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＳＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１〜Ｍ）のように表記する。一方、ソース線ＳＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＳＬを個々に区別して説明する必要がある場合は、ＳＬｊ（ｊ＝１〜Ｎ）のように表記する。
【００２８】
ゲート線ＧＬとソース線ＳＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ４が設けられている。薄膜トランジスタＭ４のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＳＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ４のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＣＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量Ｃ２が形成されている。
【００２９】
光センサ１０は、光検出素子としてのフォトダイオードＤ１、コンデンサ（キャパシタ）Ｃ１、トランジスタＭ１を備える。これらは、いずれも蓄積ノード１１に接続されている。さらに、光センサ１０は、リセット信号を供給するための配線ＲＳＴ（リセット信号配線の一例）、読み出し信号を供給するための配線ＲＳ（読み出し信号配線の一例）を備える。また、図２の例では、ソース線ＳＬが、センサカラムドライバ４から定電圧ＶDDを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＳＬが、センサ出力用の配線ＯＵＴ（出力配線の一例）を兼ねている。配線ＲＳＴおよび配線ＲＳは、同じ行の光センサによって共有されている。
【００３０】
具体的には、フォトダイオードＤ１のアノードに配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ１の電極の一方と、トランジスタＭ２のゲートが接続されている。トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。図２に示す例では、フォトダイオードＤ１のカソードと、コンデンサＣ１の電極の一方と、トランジスタＭ２のゲートとの接続点が蓄積ノード１１となる。コンデンサＣ１の電極の他方は、読み出し信号を供給するための配線ＲＳに接続されている。
【００３１】
光センサ１０においては、配線ＲＳＴと蓄積ノード１１との間に、フォトダイオードＤ１が設けられている。そのため、フォトダイオード越しにリセットされる構成となっている。すなわち、蓄積ノード１１の電位をリセットする時、すなわちリセット期間においては、フォトダイオードＤ１に順バイアスをかけるための電圧（リセット信号）が配線ＲＳＴに印加される。これにより、蓄積ノード１１を所定の電位に初期化される。ここで、配線ＲＳＴにリセット信号が供給されてから、配線ＲＳに読み出し信号が供給されるまでの期間をセンシング期間とする。センシング期間においては、フォトダイオードＤ１に逆バイアスをかけるための電圧が配線ＲＳＴに印加される。これにより、センシング期間においては、フォトダイオードＤ１に流れる光電流に応じて蓄積ノード１１の電位が変化する。センシング期間では、さらに、光センサの出力特性を制御しダイナミックレンジを広くするための電圧が配線ＲＳＴに印加される。
【００３２】
また、光センサ１０では、配線ＲＳと蓄積ノード１１の間にコンデンサＣ１が設けられている。センシング期間においては、フォトダイオードＤ１に流れる光電流に応じて蓄積ノード１１の電位が変化することが可能になるように配線ＲＳから電圧が印加される。読み出し期間においては、蓄積ノード１１の電位を、トランジスタＭ１の閾値電極を越えるように突き上げるための電圧が配線ＲＳに印加される。これにより、蓄積ノード１１の電位に応じた信号が配線ＯＵＴへ出力される。なお、これらの配線ＲＳＴおよび配線ＲＳで供給される電圧の詳細については後述する。
【００３３】
配線ＲＳＴ，ＲＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＳｉ（ｉ＝１〜Ｍ）のように表記する。
【００３４】
センサロウドライバ５は、所定の時間間隔ｔrowで、図２に示した配線ＲＳＴｉとＲＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
【００３５】
なお、図２に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレインには、出力配線ＳＯＵＴ（出力配線の一例）が接続され、トランジスタＭ３のドレインの電位ＶSOUTが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。各列のトランジスタＭ１は、このバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。光センサ１０においては、トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間におけるフォトダイオードＤ１の光電流の積分値を増幅したものに相当する。
【００３６】
上記の光センサ１０で必要となる素子は、トランジスタ１つとコンデンサ１つとフォトダイオード１つである。また、必要な制御線は、ＶＳＳ、ＧＮＤ、ソース線を除くと、配線ＲＳＴと配線ＲＳの２本だけである。このように、光センサ１０は、素子と制御線の数を少ないので、画素領域１において光センサ１０が占めるスペースを小さくすることができる。その結果、解像度および／または開口率を高くすることが可能になる。
【００３７】
図１に示すように、センサカラムドライバ４は、センサ画素読み出し回路４１と、センサカラムアンプ４２と、センサカラム走査回路４３とを含む。センサ画素読み出し回路４１には、画素領域１からセンサ出力ＶSOUTを出力する配線ＳＯＵＴ（図２参照）が接続されている。図１において、配線ＳＯＵＴｊ（ｊ＝１〜Ｎ）により出力されるセンサ出力を、ＶSOUTjと表記している。
【００３８】
センサ画素読み出し回路４１は、センサ出力ＶSOUTjのピークホールド電圧ＶSjを、センサカラムアンプ４２へ出力する。センサカラムアンプ４２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧ＶSj（ｊ＝１〜Ｎ）を増幅し、ＶCOUTとしてバッファアンプ６へ出力する。
【００３９】
センサカラム走査回路４３は、センサカラムアンプ４２のカラムアンプをバッファアンプ６への出力へ順次接続するために、カラムセレクト信号ＣＳj（ｊ＝１〜Ｎ）を、センサカラムアンプ４２へ出力する。
【００４０】
バッファアンプ６は、センサカラムアンプ４２から出力されたＶCOUTをさらに増幅し、パネル出力（光センサ信号）Ｖoutとして信号処理回路８へ出力する。
【００４１】
以上の構成により、本実施形態にかかる表示装置は、画素領域１において画素毎に形成されたフォトダイオードＤ１の受光量に応じたパネル出力ＶOUTを得る。パネル出力ＶOUTは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることとなる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像取り込みやタッチ領域の検出等の各種信号処理を行う。
【００４２】
［光センサ１０の動作例］
図３は、光センサ１０の動作例を説明するための図である。図３において、上段は、配線ＲＳに印加される電圧の波形を示し、中段は、配線ＲＳＴに印加される電圧の波形、下段は、蓄積ノード１１の電位ＶINTの変化を示す。なお、下段の電位ＶINTの変化については、例として、４つの波形ｈ１〜ｈ４が示されている。波形ｈ１は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表す。波形ｈ２は、波形ｈ１の場合より、光の入射が多い場合の波形、波形ｈ３は、波形ｈ２の場合より光の入射が多い場合の波形、波形ｈ４は、波形ｈ３より光の入射が多い場合の波形をそれぞれ表している。
【００４３】
図３に示す例では、まず、配線ＲＳＴに、高さＶ１のパルス信号Ｐ１が、リセット信号として供給される。具体的には、まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（Ｖ＿ＳＳＲ）から立ち上がってハイレベル（Ｖ＿ＤＤＲ）になると、フォトダイオードＤ１は順方向バイアスとなり、リセット期間が始まる。リセット期間において、蓄積ノード１１の電位ＶINTは、例えば、下記の式（１）で表される。
【００４４】
ＶINT ＝ Ｖ＿ＳＳＲ−ＶF ・・・（１）
式（１）において、ＶFはフォトダイオードＤ１の順方向電圧である。このときのＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。
【００４５】
次に、リセット信号がローレベルＶ＿ＳＳＲに戻ると、リセット期間が終わり、センシング期間が始まる。ここでは、リセット信号がローレベルＶ＿ＳＳＲに戻ってから配線ＲＳの読み出し信号がハイレベル（Ｖ＿ＤＤ）に立ち上がるまでの期間をセンシング期間とする。図３に示す例では、センシング期間Ｔ１の長さは１６ｍｓである。リセット期間終了直後の蓄積ノード１１の電位ＶINTは、例えば、下記の式（２）で表される。
【００４６】
ＶINT＝Ｖ＿ＳＳＲ−ＶF−Ｖ１・ＣPD／ＣT
＝ＶRST ……（２）
式（２）において、Ｖ１は、リセット信号のパルスの高さ（Ｖ＿ＤＤＲ−Ｖ＿ＳＳＲ）である。ＣPDはフォトダイオードＤ１の容量である。ＣTは、光センサ回路全体の容量、すなわち、蓄積ノード１１の総容量であり、コンデンサＣ１の容量ＣINTと、フォトダイオードＤ１の容量ＣPDと、トランジスタＭ２の容量ＣTFTとの総和である（ＣT＝ＣINT＋ＣPD＋ＣTFT）。ここで、ＣT>>ＣPD、ＣTFTとなる。
【００４７】
リセット信号がローレベルＶ＿ＳＳＲに戻ると、フォトダイオードＤ１には逆バイアスがかかるので、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ１に流れ込み、コンデンサＣ１を放電させる。これにより、蓄積ノード１１の電位が、フォトダイオードＤ１の受光量に応じて変化する。ここでは、フォトダイオードＤ１の受光量に応じて蓄積ノード１１の電位が変化しうる期間を積分期間とする。積分期間における蓄積ノード１１の電位ＶINTは、下記の式（３）で表される。
【００４８】
ＶINT＝ＶRST−ＩPHOTO・ｔINT／ＣT …（３）
式（３）において、ＩPHOTOは、フォトダイオードＤ１の光電流、ｔINTは、積分期間の長さである。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
【００４９】
センシング期間が始まってから所定時間経過後（図３に示す例では、１１ｍｓ経過後）に、配線ＲＳＴに、高さＶ２、幅１ｍｓのパルス電圧Ｐ２が印加される。ここでパルス電圧Ｐ２の高さＶ２は、Ｖ１より小さい。すなわち、リセット信号のハイレベルとローレベルとの間の電圧が一時的に印加される。このパルス電圧Ｐ２の印加により、蓄積ノード１１には、例えば、ＶP2＝Ｖ＿ＳＳＲ＋Ｖ２−ＶFの電圧がかかる。このとき、蓄積ノード１１の電位ＶINTがＶP2に達していない場合（例えば、図３に示す波形ｈ１または波形ｈ２の場合）、蓄積ノード１１の電位ＶINTは、そのまま維持される。一方、蓄積ノード１１の電位ＶINTがＶP2にすでに達しており、ＶP2より低くなっている場合（例えば、波形ｈ３または波形ｈ４の場合）、蓄積ノード１１の電位ＶINTは、ＶP2に戻される。すなわち、Ｖ２のパルス電圧Ｐ２の印加により部分的にオーバーフロー動作が行われる。これにより、リセット信号供給時から１１ms経過するまでの期間において、光の入射量が多くても、蓄積ノード１１の電位ＶINTがＶP2を超えて変化することはなくなる。その結果、後述するようにダイナミックレンジを広くすることができる。
【００５０】
パルス電圧Ｐ２印加から所定時間経過後（図３に示す例では、２ｍｓ経過後）に、配線ＲＳＴに、高さＶ３、幅１ｍｓのパルス電圧Ｐ３がさらに印加される。ここでパルス電圧Ｐ３の高さＶ３は、Ｖ２より小さい。このパルス電圧Ｐ２の印加により、蓄積ノード１１には、例えば、ＶP3＝Ｖ＿ＳＳＲ＋Ｖ３−ＶFの電圧がかかる。このとき、蓄積ノード１１の電位ＶINTがＶP3に達していない場合（例えば、図３に示す波形ｈ１または波形ｈ２の場合）、蓄積ノード１１の電位ＶINTは、そのまま維持される。一方、蓄積ノード１１の電位ＶINTがＶP3にすでに達しており、ＶP3より低くなっている場合（例えば、波形ｈ３または波形ｈ４の場合）、蓄積ノード１１の電位ＶINTは、ＶP3に戻される。すなわち、Ｖ３のパルス電圧Ｐ３の印加により部分的にオーバーフロー動作が行われる。これにより、リセット信号供給後１２msから１４msの期間においては、光の入射量が多くても、蓄積ノード１１の電位ＶINTがＶP3を超えて変化することはなくなる。
【００５１】
センシング期間が始まってから１６ｍｓ経過後に、配線ＲＳへ供給される読み出し信号が立ち上がる。すなわち、配線ＲＳの電圧は、ローレベル（Ｖ＿ＳＳ）からハイレベル（Ｖ＿ＤＤ）に立ち上がる。これにより、センシング期間が終わり、読み出し期間が始まる。ここで、コンデンサＣ１に対して電荷注入が起こる。すなわち、配線ＲＳに供給される読み出し信号により、蓄積ノード１１の電位がコンデンサＣ１を介して突き上げられる。このとき、蓄積ノードの電位ＶINTは、例えば、下記の式（４）で表される。
【００５２】
ＶINT＝ＶRST−ＩPHOTO・ｔINT／ＣT＋ΔＶRS・ＣINT／ＣT …（４）
式（４）でΔＶRSは、読み出し信号のローレベル（Ｖ＿ＳＳ）とハイレベル（Ｖ＿ＤＤ）との差である（ΔＶRS＝Ｖ＿ＤＤ―Ｖ＿ＳＳ）。この読み出し信号の印加により、蓄積ノード１１の電位ＶINTがトランジスタＭ１の閾値電圧よりも高くなったとき、トランジスタＭ１は導通状態となり、電位ＶINTに応じた出力信号は、配線ＯＵＴへ出力される。
【００５３】
すなわち、センシング期間では、ＲＳ配線にローレベルの電圧Ｖ＿ＳＳが印加されるので、トランジスタＭ１は非導通状態（ＯＦＦ）となり、蓄積ノード１１において、光電流の積分が可能になる。読み出し期間では、ＲＳ配線にハイレベルの電圧Ｖ＿ＤＤが印加されるので、蓄積ノード１１の電位ＶINTが突き上げられ、トランジスタＭ１のゲートが閾値電圧より高くなる。
【００５４】
ここで、突き上げられた電位ＶINTは、積分期間におけるフォトダイオードへの入射光量が反映されている。例えば、図３に示す例では、光入射量が異なる波形ｈ１〜ｈ４それぞれの読み出し期間における電位ＶINTは互いに異なっている。読み出し期間における電位ＶINTは、画素内で異なる積分時間（Ｔ１、Ｔ２およびＴ３）に応じた出力値を合成したものになる。この電位ＶINTに応じた出力信号が、トランジスタＭ１を介して配線ＯＵＴへ出力される。
【００５５】
出力信号を配線ＯＵＴへ出力するトランジスタＭ１と、各列において配線ＯＵＴの端部に設けられているバイアストランジスタであるトランジスタＭ３とは、ソースフォロアアンプとして機能する。トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間におけるフォトダイオードＤ１の光電流の積分値を増幅したものに相当する。
【００５６】
配線ＲＳがローレベル（Ｖ＿ＳＳ）に戻ると読み出し期間が終わる。読み出し期間が終わると、蓄積ノード１１の電位は、再びトランジスタＭ１の閾値電圧より低くなり、トランジスタＭ１は非導通状態になる。
【００５７】
以上のような、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとが１サイクルとして、各行について周期的に実行される。上記の光センサ１０の動作例によれば、シャッタースピードの調整をしなくても、ダイナミックレンジを広くすることができる。
【００５８】
［本実施形態における効果］
以下に、上記実施形態における光センサ１０により得られる効果について詳しく説明する。図４は、センシング期間のＲＳＴ配線の電圧をローレベルＶ＿ＳＳＲのまま一定とした場合の動作例を説明するための図である。図４において、上段は、配線ＲＳに印加される電圧の波形を示し、中段は、配線ＲＳＴに印加される電圧の波形、下段は、蓄積ノード１１の電位ＶINTの変化を示す。なお、下段の電位ＶINTの変化を示す４つの波形Ｊ１〜Ｊ４は、図３に示した４つの波形ｈ１〜ｈ４の場合と同様の光が入射した場合の波形をそれぞれ示すものである。
【００５９】
図４に示す波形Ｊ３、Ｊ４の場合、フォトダイオードＤ１の受光量が多いため、センシング期間内で蓄積ノード１１の電位ＶINTが飽和している。このため、波形Ｊ３、Ｊ４いずれも、読み出し期間における電位ＶINTは同じであり、センシング期間におけるフォトダイオードＤ１の受光量を反映したものになっていない。すなわち、ダイナミックレンジが狭いために、フォトダイオードＤ１の受光量が多い場合に受光量を認識ができなくなっている。
【００６０】
これに対して、図３に示すように、センシング期間において、ＲＳＴ配線に、高さが異なるパルス電圧Ｐ１、Ｐ２を段階的に印加することにより、蓄積ノードの電位ＶINTを段階的にリセットすることができる。すなわち、リセット期間後からこのパルス電圧印加までに蓄積ノードの電位ＶINTが、パルス電圧を跨いで変化している場合は、パルス電圧付近に戻される。例えば、波形ｈ３、ｈ４の場合のように、光検出素子の受光量が多い場合には、受光に伴う蓄積ノードの電位の変化を抑えることができる。その結果、例えば、受光量が多いためにセンシング期間中に蓄積ノードの電位が飽和電圧に達してしてしまい、受光量の認識が不能となる事態が発生しにくくなる。その結果、ダイナミックレンジを広くすることができる。
【００６１】
図５は、光センサが図４に示す動作をした場合の感度特性（出力特性）の一例を示すグラフである。グラフの横軸は、光検出素子が受光する光の照度、縦軸は光センサの出力信号の電圧を示す。グラフにおけるプロットを結ぶ線Ｋ１〜Ｋ４は、それぞれ、センシング期間（シャッタースピード）Ｔ１が、１６ｍｓ、８ｍｓ、４ｍｓ、２ｍｓの場合の感度特性を示す。図５のグラフが示すように、シャッタースピードを短くするとダイナミックレンジが広くなるが、感度特性は直線的なので、照度が弱い場合は、照度が出力電圧に反映されにくくなる。その結果、出力画像において暗い領域に黒つぶれが発生しやすくなる。また、シャッタースピードが長い場合も、感度特性が直線的であるため、照度が強い場合、出力電圧が飽和して、照度が出力電圧に現れなくなるなりやすい。その結果、出力画像において明るい領域には白飛びが発生しやすくなる。
【００６２】
これに対して、図６（ａ）は、本実施形態の光センサ１０が図３に示す動作例と同様に動作した場合の感度特性を示すグラフである。但し、図６（ａ）に示すグラフは、図６（ｂ）に示すように、高さＶ１＝Ｖ＿ＤＤＲ（＋１Ｖ）−Ｖ＿ＳＳＲ（−７Ｖ）＝８Ｖ、パルス幅６．０８ｍｓのリセット信号およびパルス幅６．０８ｍｓの読み出し信号の間のセンシング期間において、高さＶ２のパルス電圧Ｐ２がＲＳＴ配線に１回印加された場合の感度特性の例を示す。グラフ中のプロットを結ぶ線Ｇ１〜Ｇ５は、それぞれ、パルス電圧Ｖ２のハイレベルが−１Ｖ、−２Ｖ、−３Ｖ、−４Ｖ、−５Ｖ（高さ６Ｖ、５Ｖ、４Ｖ、３Ｖ、２Ｖ）の場合の感度特性を示す。
【００６３】
図６（ａ）に示すように、本実施形態における光センサ１０の感度特性は、いわゆる対数特性を示し、照度の弱い領域では、傾き（感度：出力電圧／照度）の絶対値が大きく、照度が強い領域では傾きの絶対値が小さくなっている。例えば、線Ｇ５の示す感度特性では、照度が０〜１０００ｌｕｘの領域における傾きと、照度が１０００ｌｕｘ以上の領域の傾きとが異なっている。感度特性に現れるこれら二種類の傾きは、センシング期間Ｔ１全体を積分期間とした場合の感度と、パルス電圧Ｐ２印加後の積分期間Ｔ２の感度とに対応している。すなわち、線Ｇ１〜Ｇ５で示される感度特性は、Ｔ１に対応する感度特性線とＴ２の感度特性線とで表現されている。このように、センシング期間における電圧Ｖ２の印加により、感度特性において、照度が小さい場合の傾きと、照度が大きい場合の傾きを異ならせることができる。このように、対数特性を示す感度特性が実現されることにより、例えば、低照度の領域（暗い領域）での黒つぶれを抑制しながらも、広いダイナミックレンジを実現することができる。その結果、白飛びおよび黒つぶれを抑えつつも、広ダイナミックレンジを実現することができる。
【００６４】
なお、Ｔ１に対応する感度特性線とＴ２の感度特性線の交点の高さはパルス電圧の高さＶ２により制御することができる。例えば、Ｔ２の傾き＝Ｔ１の傾き×Ｔ２／Ｔ１で表すことができる。したがって、センシング期間で印加するパルス電圧の数、電圧の値、および各積分期間の長さを適切に設定することにより、適切な感度特性を実現することができる。
【００６５】
このように、本実施形態の光センサ１０は、図２に示すように、トランジスタを１つ、制御線を２本に抑えた簡単な構成において、白飛びおよび黒つぶれを抑えつつも、広ダイナミックレンジを実現することができる。
【００６６】
［第２の実施形態］
上記第１の本実施形態では、センシング期間においてＲＳＴ配線にパルス電圧を印加する例を説明したが、ＲＳＴ配線の信号波形は上記例に限られない。センシング期間の少なくとも一部で、リセット信号のローレベルＶ＿ＳＳＲとハイレベルＶ＿ＤＤＲの間の電圧を印加することで、上記実施形態と同様の効果を得ることができる。
【００６７】
本実施形態では、配線ＲＳＴの電圧がセンシング期間で段階的に変化するように光センサ１０が動作する場合の例である。
【００６８】
図７は、第２の実施形態における光センサ１０の動作例を説明するための図である。図７において、図３と同様に、上段は、配線ＲＳに印加される電圧の波形を示し、中段は、配線ＲＳＴに印加される電圧の波形、下段は、蓄積ノード１１の電位ＶINTの変化を示す。なお、下段の電位ＶINTの変化については、例として、４つの波形ｍ１〜ｍ４が示されている。波形ｍ１は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表す。波形ｍ２は、波形ｍ１の場合より、光の入射が多い場合の波形、波形ｍ３は、波形ｍ２の場合より光の入射が多い場合の波形、波形ｍ４は、波形ｍ３より光の入射が多い場合の波形をそれぞれ表している。
【００６９】
図７に示す動作例では、まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（Ｖ＿ＳＳＲ）から立ち上がってハイレベル（Ｖ＿ＤＤＲ）になると、フォトダイオードＤ１は順方向バイアスとなり、リセット期間が始まる。リセット期間において、配線ＲＳＴにパルス電圧Ｐ１が印加された後、配線ＲＳＴの電圧がローレベルからＶ２高い電圧（Ｖ＿ＳＳＲ＋Ｖ２）に変化することでリセット期間が終わり、センシング期間が始まる。配線ＲＳＴの電圧をＶ＿ＳＳＲ＋Ｖ２とすることで、フォトダイオードＤ１に逆バイアスがかかるので、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ１に流れ込み、コンデンサＣ１を放電させる。これにより、蓄積ノード１１の電位が、フォトダイオードＤ１の受光量に応じて変化する。
【００７０】
その後、配線ＲＳＴの電圧Ｖ＿ＳＳＲ＋Ｖ２は、リセット期間終了から所定時間経過するまで（図７に示す例では、１１ｍｓ経過後まで）維持される。これにより、前記所定期間においては、蓄積ノード１１には、例えば、ＶP2＝Ｖ＿ＳＳＲ＋Ｖ２−ＶFの電圧がかかる。前記所定期間に、蓄積ノード１１の電位ＶINTがＶP2に達していない場合（例えば、図３に示す波形ｍ１または波形ｍ２の場合）、蓄積ノード１１の電位ＶINTは、そのまま維持される。一方、蓄積ノード１１の電位ＶINTがＶP2にすでに達している場合（例えば、波形ｍ３または波形ｍ４の場合）、蓄積ノード１１の電位ＶINTは、ＶP2に保たれる。すなわち、電圧Ｖ２の印加により部分的にオーバーフロー動作が行われる。これにより、リセット信号供給時から１１ms経過するまでの期間において、光の入射量が多くても、蓄積ノード１１の電位ＶINTがＶP2を超えて変化することはなくなる。その結果、上記第１の実施形態と同様にダイナミックレンジを広くすることができる。
【００７１】
配線ＲＳＴの電圧Ｖ＿ＳＳＲ＋Ｖ２は、所定時間経過後、配線ＲＳＴの電圧Ｖ＿ＳＳＲ＋Ｖ３に下げられる。ここで、Ｖ２＞Ｖ３である。この電圧Ｖ＿ＳＳＲ＋Ｖ３は、図７に示し例では３ｍｓ維持され、その後、ローレベルＶ＿ＳＳＲに落とされる。これにより、蓄積ノード１１には、３ｍｓの間、例えば、ＶP3＝Ｖ＿ＳＳＲ＋Ｖ３−ＶFの電圧がかかる。この３ｍｓの間に、蓄積ノード１１の電位ＶINTがＶP3に達していない場合（例えば、図３に示す波形ｍ１または波形ｍ２の場合）、蓄積ノード１１の電位ＶINTは、そのまま維持される。一方、この３ｍｓの間に、蓄積ノード１１の電位ＶINTがＶP3に達した場合（例えば、波形ｍ３または波形ｍ４の場合）、蓄積ノード１１の電位ＶINTは、ＶP3に戻される。
【００７２】
このように、図７に示す例では、センシング期間において、リセット信号のハイレベルＶ＿ＤＤＲからローレベルＶ＿ＳＳＲの間で段階的に変化する電圧が印加される。これにより、上記第１の実施形態と同様に、ダイナミックレンジを広くすることができる。
【００７３】
なお、図７に示す動作によれば、光センサ１０の感度特性において、リセット信号から読み出し信号までの積分期間Ｔ１、配線ＲＳＴに電圧Ｖ２が印加されてから読み出し信号までの積分期間Ｔ２、および、電圧Ｖ３が印加されてから読み出し信号までの積分期間Ｔ３のそれぞれに対応する傾きの直線が現れることになる。
【００７４】
なお、本実施形態のように、センシング期間において、段階的に配線ＲＳＴの電圧を変えることで、配線ＲＳＴの電圧の簡単な制御により、光ダイナミックレンジを実現することができる。
【００７５】
［第３の実施形態］
上述したように、光センサ１０の感度特性は、センシング期間に配線ＲＳＴに印加される電圧Ｖ２、Ｖ３の大きさや印加するタイミングにより影響を受ける。実施形態は、このような電圧Ｖ２、Ｖ３の大きさや印加するタイミングを制御することにより、光センサ１０の感度特性を適切に設定することを可能にする表示装置に関する。
【００７６】
図８は、第３の実施形態にかかる表示装置の概略構成を示すブロック図である。図８に示す表示装置１０１は、画素領域１、ＬＣＤ制御ＩＣ（ＬＣＤ ｃｏｎｔｒｏｌ ＩＣ）２０、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：信号処理ＩＣ）２１を備える。なお、画素領域１は、図１に示す画素領域１と同様であり、ＬＣＤ制御ＩＣ２０は、図１に示すディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラムドライバ４、センサロウドライバ５、バッファアンプ６の機能を備えてもよい。また、ＬＣＤ制御ＩＣ２０には、光センサのデータをアナログ値からデジタル値に変換するＡ／Ｄ変換器が内蔵されており、光センサの受光データをＤＳＰ２１に送る。
【００７７】
ＤＳＰ２１は、最適な配線ＲＳＴ駆動波形を決定するリセット信号制御部２２と、ＬＣＤ制御ＩＣ２０から光センサ信号を受け取って明るさを判断する解析部２３とを備える。解析部２３は、ＬＣＤ制御ＩＣ２０から、光センサ信号として、例えば、上記第１の実施形態で示したパネル出力Ｖoutを受け取る。パネル出力ＶOUTは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。解析部２３は、このパネル出力データから、各画素の画像の明るさを認識する。解析部２３は、認識結果として、例えば、各画素の明るさを示すデータをリセット信号制御部２２へ送る。リセット信号制御部２２では、各画素の明るさに応じた最適な配線ＲＳＴの波形を決定する。決定した配線ＲＳＴは、ＬＣＤ制御ＩＣ２０へフィードバックされる。
【００７８】
このように、解析部２３は、ＬＣＤ制御ＩＣ２０から受け取った光センサ信号を基に、光検出素子の受光量に関する情報を生成し、リセット信号制御２２に渡す。本実施形態では、受光量に関する情報が各画素の明るさを示すデータである場合を説明するか、当該情報はこれに限られない。例えば、各画素について電位の飽和の有無や、画像領域における飽和画素の割合等の情報等も当該情報に含まれる。
【００７９】
リセット信号制御部２２は、例えば、画素領域１の画素群において、暗く飽和領域がない場合、センシング期間における電圧はローレベルＶ＿ＳＳＲで一定とする駆動波形を選択し、画素領域１のいずれかの画素において、明るくて信号が飽和している場合は、図３または図７に示すように、センシング期間において段階的に電圧を付加する駆動波形を選択することができる。このように、画素の明るさに応じて、配線ＲＳＴの駆動波形を切り替えることにより、明るさに応じてダイナミックレンジを適切に切り替えることができる。
【００８０】
また、リセット信号制御部２２は、さらに、各画素の明るさに基づいて配線ＲＳＴの最適な波形を決定してもよい。例えば、図３に示すＲＳＴ配線の信号波形で駆動させる場合、リセット信号制御部２２は、パラメータとして、パルス電圧Ｐ２、Ｐ３それぞれの高さＶ２、Ｖ３および積分期間Ｔ１、Ｔ２、Ｔ３の長さを設定し、これらのパラメータの最適値を各画素に基づいて決定することができる。例えば、パルス電圧の高さＶ２、Ｖ３および積分期間Ｔ１、Ｔ２、Ｔ３の長さの値の様々な組み合わせパターンの信号波形で光センサを駆動させ、光センサデータを取得して、画素の明るさ分布が最も好ましいと判断できる状態になったときの前記値の組み合わせパターンを最適値として設定することができる。
【００８１】
ここで、センシング期間に付加される電圧の値と感度特性との関係について説明する。図９は、図６（ｂ）に示す波形の電圧を配線ＲＳＴに印加した場合の、光センサ１０の感度特性を模式的に表すグラフである。図９に示すグラフにおいて、横軸は、光の照度、縦軸は光センサの出力信号の電圧を示す。照度が小さい領域における直線ｎ１は、積分期間Ｔ１における感度特性を示し、照度が大きい領域における直線ｎ２は、積分期間Ｔ２における感度特性を示す。これらの直線ｎ１、ｎ２は、変局点ｐで接続されている。ここで、直線ｎ１、ｎ２の傾き（出力信号の電圧／照度）は、例えば、下記の式（５）および式（６）でそれぞれ表すことができる。
【００８２】
直線ｎ１の傾き＝ΔＶOUT／ΔＩPHOTO・ｔ１／ＣT …（５）
直線ｎ２の傾き＝ΔＶOUT／ΔＩPHOTO・ｔ２／ＣT …（６）
上記式（５）、（６）において、ΔＶOUTは、ＶOUT（図２のトランジスタＭ１から配線ＯＵＴへ出力される電圧）の所定時間における変化量、ΔＩPHOTOは、光電流の前記所定時間における変化量、ｔ１は積分期間Ｔ１の長さ、ｔ２は積分期間Ｔ２の長さである。
【００８３】
ここで、ＶOUTは、ＶOUT＝ＶINT−ＶTNで近似できるので、
照度が０のときのＶOUT0は、下記の式（７）表すことができる。
【００８４】
ＶOUT0＝Ｖ１−ΔＶRS・ＣINT／ＣT …（７）
変局点ＰにおけるＶOUTPは、下記の式（８）表すことができる。
【００８５】
ＶOUTP＝Ｖ２−ΔＶRS・ＣINT／ＣT …（８）
上記（７）および式（８）により、下記 ＶOUT0とＶOUTPとの差ΔＶは、Ｖ１−Ｖ２となり、Ｖ１とＶ２の差分で決まる。よって、センシング期間において追加する電圧高さと積分時間によって、感度特性の変局点を制御することができる。リセット信号制御部２２は、この関係を用いて、光センサ１０の感度特性の変局点が適切に設定されるように、前記追加する電圧高さと積分時間を決定することができる。例えば、画素領域１の画素のうち所定数以上において、照度が強すぎて出力電圧の値が飽和している場合は、変局点Ｐを所定量上げるように、Ｖ１、Ｖ２を決定することができる。
【００８６】
なお、リセット信号制御部２３による信号波形の最適化処理は上記例に限られない。例えば、公知の最適化アルゴリズムを用いて、上記パラメータの最適値を計算することもできる。以上のように、本実施形態によれば、画素における明るさに応じて適切なリセット波形を決定し、パネルのＬＣＤ制御ＩＣ２０にフィードバックすることができる。すなわち、フィードバックシステムを構築することで、画像に応じた最適なダイナミックレンジを実現することができる。
【００８７】
［第４の実施形態］
上記第１〜３の実施形態では、光センサ１０において、フォトダイオードＤ１の光電流に応じた電位を保持する蓄積ノード１１を形成するために、コンデンサＣ１が設けられていた。本発明の適用可能な光センサの構成はこれに限られない。例えば、コンデンサＣ１の代わりに可変キャパシタまたはｐ型薄膜トランジスタ等を用いることもできる。 図１０は、図２に示す光センサ１０ａにおいて、コンデンサＣ１の代わりに可変キャパシタを用いた場合の例を示す図である。図１０に示す光センサ１０ａは、フォトダイオードＤ１、可変キャパシタＣ１０、トランジスタＭ２を備える。この構成において、可変キャパシタＣ１０は、増幅素子として機能する。可変キャパシタＣ１０は、例えば、ｐチャネルＭＯＳコンデンサで形成することができる。
【００８８】
図１１は、可変キャパシタＣ１０のＣＶ特性図である。図１１において、横軸は可変コンデンサＣ１０の電極間電圧ＶCAP、縦軸は静電容量を表す。図１１に示すように、可変キャパシタＣ１０は、電極間電圧ＶCAPが小さい間は一定の静電容量を有するが、電極間電圧ＶCAPの閾値の前後で静電容量が急峻に変化する特性を有する。したがって、配線ＲＳからの読み出し信号の電位によって、可変キャパシタＣ１０の特性を動的に変化させることができる。このような特性を有する可変キャパシタＣ１０を用いることにより、光センサ１０ａは、積分期間における蓄積ノードの電位変化を増幅して読み出すことができる。
【００８９】
図１２は、図１０の光センサ１０ａにおける可変キャパシタＣ１０の代わりに、ｐチャネルＴＦＴ（トランジスタＭ４）を増幅素子として用いた場合の構成を示す図である。図１２に示す光センサ１０ｂは、なお、トランジスタＭ４を増幅素子として用いた光センサ１０ｂの動作は、図１０の光センサ１０ａと同様にすることができる。したがって、光センサ１０ｂによっても、蓄積ノード１１の電位ＶINTを増幅して読み出すことができる。なお、ｐチャネルＴＦＴの代わりに、ｎチャネルＴＦＴを用いてもよい。
【００９０】
［その他の形態等］
以上の第１〜第４の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
【００９１】
また、本発明の光センサは、光センサ付き表示装置に限られず、例えば、イメージスキャナなどその他の装置にも適用可能である。また、光センサの構成も上記の第１〜４の実施形態に限られない。本発明は、リセット信号配線から光検出素子越しに蓄積ノードの電位をリセットする構成の光センサに対して適用することができる。また、リセット信号は、パルス電圧は、リセット期間開始時にローレベルからハイレベルに立ち上げる形態に限られず、ハイレベルからローレベルへ落とすことによって、リセット期間が始まる形態であってもよい。この場合、蓄積ノード１１の電位は、光電流に応じて上昇するようにフォトダイオードが接続される形態であることが好ましい。
【００９２】
また、光検出素子としては、フォトダイオード以外にも、例えば、フォトトランジスタなどを用いることができる。
【産業上の利用可能性】
【００９３】
本発明は、アクティブマトリクス基板の画素領域内に光センサを有する表示装置として、産業上利用可能である。
【符号の説明】
【００９４】
Ｃ１、Ｃ２ キャパシタ
Ｃ１０ 可変キャパシタ
Ｄ１ フォトダイオード
Ｍ１〜Ｍ４ トランジスタ
ＲＳ、ＲＳＴ 配線
１０ 光センサ
１１ 蓄積ノード
【技術分野】
【０００１】
本発明は、フォトダイオードまたはフォトトランジスタ等の光検出素子を有する光センサまたは、画素領域内に光センサを備えた表示装置に関する。
【背景技術】
【０００２】
従来、例えばフォトダイオード等の光検出素子を備えたことにより、外光の明るさを検出したり、読み取り面に近接した物体の画像を取り込んだりすることが可能な、光センサが提案されている。このような光センサは、例えば、光検出素子、光検出素子の受光量に応じて電荷を蓄積するキャパシタ、制御線およびトランジスタを備える。この光センサにおいては、制御線を通じた信号により、キャパシタの電荷リセットや、キャパシタから電荷を読み出しが制御される（例えば、特許文献１、２参照）。
【０００３】
光センサにおいては、露光時間（シャッタースピード）を切り替えることにより、広い照度範囲に対応することが試みられてきた。例えば、シャッタースピードを短くすることにより、ダイナミックレンジを広くなる。しかし、シャッタースピードを短くすると、受光量が少ない（暗い）部分では、光を検出するのに十分な電荷が蓄積されず、出力画像において黒つぶれが発生する。逆に、シャッタースピードを長くすると、受光量が多い（明るい）部分については、白飛びが発生する。このように、露光時間の調整のみでは、広ダイナミックレンジの実現と、正確な画像を得ることの両立が困難であった。そのため、ＣＭＯＳイメージセンサにおいて、広ダイナミックレンジを得るための駆動方法も提案されている（例えば、非特許文献１および２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００７／１４５３４６号パンフレット
【特許文献２】国際公開第２００７／１４５３４７号パンフレット
【非特許文献】
【０００５】
【非特許文献１】S.Decker et al., "A 256x256 CMOS Imaging Array with Wide Dynamic Range Pixels and Column-Parallel Digital Output", 1998 IEEE International Solid-State Circuits Conference (ISSCC98) p176,p177
【非特許文献２】Yoshinori Muramatsu "A Signal-Processing CMOS Image Sensor using a Simple Analog Operation" 2001 IEEE International Solid-State Circuits Conference (ISSCC 2001) p98
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の駆動方法では、画素センサ回路を構成する素子数と制御線が多くなる必要となる。例えば、上記ＣＭＯＳイメージセンサでは、４つのトランジスタ、１つのコンデンサ、１つのダイオードの回路素子と、３本の制御線（ＶＤＤ，ＧＮＤ，Ｃｏｌｕｍｎ ｌｉｎｅを除く）が必要となる。このように、素子数や制御線が多いと開口率を低くなる。
【０００７】
ゆえに、本発明は、簡単な構成で、ダイナミックレンジを広くすることができる光センサおよびそれを用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明にかかる光センサは、入射光を受光する光検出素子と、リセット信号として供給するリセット信号配線と、読み出し信号を供給する読み出し信号配線と、前記リセット信号配線に前記光検出素子を介して接続された蓄積ノードと、前記読み出し信号にしたがって、前記蓄積ノードの電位変化に応じた信号を、出力配線へ読み出すセンサスイッチング素子とを備える。リセット信号としては、第１の電圧に対して電位差ΔＶ＿ＲＳＴの第２の電圧を発生させるパルス信号が、前記リセット信号配線により供給される。蓄積ノードでは、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子が受光した光量に応じて電位が変化する。前記リセット信号配線では、前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧が印加される。
【発明の効果】
【０００９】
本発明によれば、簡単な構成で、ダイナミックレンジを広くすることができる光センサおよびそれを用いた表示装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態にかかる表示装置の概略構成を示すブロック図
【図２】本発明の第１の実施形態にかかる表示装置における一画素の構成を示す等価回路図
【図３】光センサの動作例を説明するための図
【図４】センシング期間のリセット電圧を一定とした場合の動作例を説明するための図
【図５】光センサが図４に示す動作をした場合の感度特性の一例を示すグラフ
【図６】（ａ）は、光センサが図３に示す動作例と同様に動作した場合の感度特性を示すグラフである。（ｂ）は、制御信号波形の例を示す図である。
【図７】第２の実施形態における光センサの動作例を説明するための図
【図８】第３の実施形態にかかる表示装置の概略構成を示すブロック図
【図９】光センサの感度特性を模式的に表すグラフ
【図１０】光センサにおいて、可変キャパシタを用いた場合の例を示す図
【図１１】可変キャパシタのＣＶ特性図
【図１２】光センサにおいて、ｐチャネルＴＦＴを増幅素子として用いた場合の構成を示す図
【発明を実施するための形態】
【００１１】
本発明の１実施形態にかかる光センサは、入射光を受光する光検出素子と、第１の電圧に対して電位差ΔＶ＿ＲＳＴの第２の電圧を発生させるパルス信号を、リセット信号として供給するリセット信号配線と、読み出し信号を供給する読み出し信号配線と、前記リセット信号配線に前記光検出素子を介して接続されたノードであって、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子が受光した光量に応じて電位が変化する蓄積ノードと、前記読み出し信号にしたがって、前記蓄積ノードの電位変化に応じた信号を、出力配線へ読み出すセンサスイッチング素子とを備える。前記リセット信号配線では、前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧が印加される。
【００１２】
上記構成によれば、蓄積ノードの電位が光検出素子の受光量に応じて変化するセンシング期間の少なくとも一部で、第１の電圧と第２の電圧との間の電圧がリセット信号配線に印加される。これにより、リセット信号配線から光検出素子を介して蓄積ノードに電圧が印加される（この電圧をＶ＿Ｍとする）。蓄積ノードの電位が、リセット信号供給からこの電圧印加時までに電圧Ｖ＿Ｍに達するかまたは電圧Ｖ＿Ｍを跨いで変化していた場合、蓄積ノードの電位は電圧Ｖ＿Ｍ程度にリセットされる。一方、蓄積ノードの電位が、リセット信号供給時から電圧Ｖ＿Ｍの印加までに、電圧Ｖ＿Ｍに達していない場合は、そのときの電位が維持される。すなわち、光検出素子の受光量が多い場合には、受光に伴う蓄積ノードの電位の変化を抑えることができる。その結果、例えば、受光量が多いためにセンシング期間中に蓄積ノードの電位が飽和電圧に達してしてしまい、受光量の認識が不能となる事態が発生しにくくなる。ひいては、ダイナミックレンジを広くすることができる。このように、リセット信号配線から光検出素子を介して蓄積ノードの電位をリセットし、センシング期間においてリセット信号配線に印加する電圧を制御することにより、ダイナミックレンジを広くできる。その結果、光センサの素子や制御線の数を抑えつつも、広ダイナミックレンジを実現することができる。
【００１３】
本発明の一実施形態において、前記リセット信号配線では、前記センシング期間において、前記電位差ΔＶ＿ＲＳＴより小さい電位差のパルス信号が、少なくとも１回供給されてもよい。センシング期間におけるパルス電圧の印加により、ダイナミックレンジを広げることができるので、簡単な制御で光ダイナミックレンジを実現することができる。
【００１４】
本発明の一実施形態において、前記リセット信号配線では、前記センシング期間において、前記第２の電圧から前記第１の電圧の間で段階的に変化する電圧が印加されてもよい。これにより、リセット信号配線の電圧の簡単な制御により、光ダイナミックレンジを実現することができる。
【００１５】
本発明の一実施形態において、光センサは、前記センシング期間の少なくとも一部において印加される、前記第１の電圧と前記第２の電圧との間の前記電圧の値と印加タイミングとを制御する、リセット信号制御部をさらに備えてもよい。これにより、光検出素子のセンシング期間の受光量と蓄積ノードの電位変化との関係を制御することができる。すなわち、光センサの出力特性（感度特性）を制御することができる。
【００１６】
本発明の一実施形態において、前記リセット信号制御部は、前記スイッチング素子により前記出力配線へ読み出された信号に基づいて、前記センシング期間の少なくとも一部において、前記リセット信号配線に印加される前記電圧の値および印加タイミングを制御する態様であってもよい。これにより、光検出素子の受光量に応じて光センサの出力特性を適切に制御することができる。
【００１７】
本発明の一実施形態において、前記リセット信号制御部は、前記スイッチング素子により前記出力配線へ読み出された信号から得られる光検出素子の受光量に関する情報に基づいて、前記センシング期間の少なくとも一部において前記リセット信号配線に印加される前記電圧の値および印加タイミングを制御する態様であってもよい。これにより、センシング期間における光検出素子の受光量を基に光センサの出力特性を制御できるので、光センサが受光する光量（明るさ）に応じた適切な制御が可能になる。
【００１８】
本発明の一実施形態において、光センサは、前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧を前記リセット信号線に印加するか否かを切り替えるリセット信号制御部をさらに備えてもよい。これにより、ダイナミックレンジの切り替えが可能になる。
【００１９】
本発明の一実施形態において、光センサは、キャパシタをさらに備え、前記キャパシタの一方の端子は前記蓄積ノードに接続され、他方の端子は前記読み出し信号配線に接続される態様であってもよい。また、光センサは、前記蓄積ノードに接続された可変キャパシタあるいはｐチャネル薄膜トランジスタをさらに備えてもよい。
【００２０】
上記の光センサを備えた表示装置であって、画素領域を含むアクティブマトリクス基板を備え、前記画素領域に前記光センサが設けられる表示装置も本発明の実施形態に含まれる。このような表示装置は、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟まれた液晶層とをさらに備えるものであってもよい。
【００２１】
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。
【００２２】
また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
【００２３】
［第１の実施形態］
［光センサを含む表示装置の構成］
最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。
【００２４】
図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。
【００２５】
なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
【００２６】
画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図２は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図２の例では、１つの画素回路１８は、１つの画素と１つの光センサを含んでいる。この場合、画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、１つの光センサが設けられてもよい。この場合、画素領域１における絵素数は、Ｍ×３Ｎとなる。また、複数画素に対して１つの光センサが配置されてもよい。
【００２７】
図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＳＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＳＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１〜Ｍ）のように表記する。一方、ソース線ＳＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＳＬを個々に区別して説明する必要がある場合は、ＳＬｊ（ｊ＝１〜Ｎ）のように表記する。
【００２８】
ゲート線ＧＬとソース線ＳＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ４が設けられている。薄膜トランジスタＭ４のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＳＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ４のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＣＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量Ｃ２が形成されている。
【００２９】
光センサ１０は、光検出素子としてのフォトダイオードＤ１、コンデンサ（キャパシタ）Ｃ１、トランジスタＭ１を備える。これらは、いずれも蓄積ノード１１に接続されている。さらに、光センサ１０は、リセット信号を供給するための配線ＲＳＴ（リセット信号配線の一例）、読み出し信号を供給するための配線ＲＳ（読み出し信号配線の一例）を備える。また、図２の例では、ソース線ＳＬが、センサカラムドライバ４から定電圧ＶDDを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＳＬが、センサ出力用の配線ＯＵＴ（出力配線の一例）を兼ねている。配線ＲＳＴおよび配線ＲＳは、同じ行の光センサによって共有されている。
【００３０】
具体的には、フォトダイオードＤ１のアノードに配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ１の電極の一方と、トランジスタＭ２のゲートが接続されている。トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。図２に示す例では、フォトダイオードＤ１のカソードと、コンデンサＣ１の電極の一方と、トランジスタＭ２のゲートとの接続点が蓄積ノード１１となる。コンデンサＣ１の電極の他方は、読み出し信号を供給するための配線ＲＳに接続されている。
【００３１】
光センサ１０においては、配線ＲＳＴと蓄積ノード１１との間に、フォトダイオードＤ１が設けられている。そのため、フォトダイオード越しにリセットされる構成となっている。すなわち、蓄積ノード１１の電位をリセットする時、すなわちリセット期間においては、フォトダイオードＤ１に順バイアスをかけるための電圧（リセット信号）が配線ＲＳＴに印加される。これにより、蓄積ノード１１を所定の電位に初期化される。ここで、配線ＲＳＴにリセット信号が供給されてから、配線ＲＳに読み出し信号が供給されるまでの期間をセンシング期間とする。センシング期間においては、フォトダイオードＤ１に逆バイアスをかけるための電圧が配線ＲＳＴに印加される。これにより、センシング期間においては、フォトダイオードＤ１に流れる光電流に応じて蓄積ノード１１の電位が変化する。センシング期間では、さらに、光センサの出力特性を制御しダイナミックレンジを広くするための電圧が配線ＲＳＴに印加される。
【００３２】
また、光センサ１０では、配線ＲＳと蓄積ノード１１の間にコンデンサＣ１が設けられている。センシング期間においては、フォトダイオードＤ１に流れる光電流に応じて蓄積ノード１１の電位が変化することが可能になるように配線ＲＳから電圧が印加される。読み出し期間においては、蓄積ノード１１の電位を、トランジスタＭ１の閾値電極を越えるように突き上げるための電圧が配線ＲＳに印加される。これにより、蓄積ノード１１の電位に応じた信号が配線ＯＵＴへ出力される。なお、これらの配線ＲＳＴおよび配線ＲＳで供給される電圧の詳細については後述する。
【００３３】
配線ＲＳＴ，ＲＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＳｉ（ｉ＝１〜Ｍ）のように表記する。
【００３４】
センサロウドライバ５は、所定の時間間隔ｔrowで、図２に示した配線ＲＳＴｉとＲＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
【００３５】
なお、図２に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレインには、出力配線ＳＯＵＴ（出力配線の一例）が接続され、トランジスタＭ３のドレインの電位ＶSOUTが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。各列のトランジスタＭ１は、このバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。光センサ１０においては、トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間におけるフォトダイオードＤ１の光電流の積分値を増幅したものに相当する。
【００３６】
上記の光センサ１０で必要となる素子は、トランジスタ１つとコンデンサ１つとフォトダイオード１つである。また、必要な制御線は、ＶＳＳ、ＧＮＤ、ソース線を除くと、配線ＲＳＴと配線ＲＳの２本だけである。このように、光センサ１０は、素子と制御線の数を少ないので、画素領域１において光センサ１０が占めるスペースを小さくすることができる。その結果、解像度および／または開口率を高くすることが可能になる。
【００３７】
図１に示すように、センサカラムドライバ４は、センサ画素読み出し回路４１と、センサカラムアンプ４２と、センサカラム走査回路４３とを含む。センサ画素読み出し回路４１には、画素領域１からセンサ出力ＶSOUTを出力する配線ＳＯＵＴ（図２参照）が接続されている。図１において、配線ＳＯＵＴｊ（ｊ＝１〜Ｎ）により出力されるセンサ出力を、ＶSOUTjと表記している。
【００３８】
センサ画素読み出し回路４１は、センサ出力ＶSOUTjのピークホールド電圧ＶSjを、センサカラムアンプ４２へ出力する。センサカラムアンプ４２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧ＶSj（ｊ＝１〜Ｎ）を増幅し、ＶCOUTとしてバッファアンプ６へ出力する。
【００３９】
センサカラム走査回路４３は、センサカラムアンプ４２のカラムアンプをバッファアンプ６への出力へ順次接続するために、カラムセレクト信号ＣＳj（ｊ＝１〜Ｎ）を、センサカラムアンプ４２へ出力する。
【００４０】
バッファアンプ６は、センサカラムアンプ４２から出力されたＶCOUTをさらに増幅し、パネル出力（光センサ信号）Ｖoutとして信号処理回路８へ出力する。
【００４１】
以上の構成により、本実施形態にかかる表示装置は、画素領域１において画素毎に形成されたフォトダイオードＤ１の受光量に応じたパネル出力ＶOUTを得る。パネル出力ＶOUTは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることとなる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像取り込みやタッチ領域の検出等の各種信号処理を行う。
【００４２】
［光センサ１０の動作例］
図３は、光センサ１０の動作例を説明するための図である。図３において、上段は、配線ＲＳに印加される電圧の波形を示し、中段は、配線ＲＳＴに印加される電圧の波形、下段は、蓄積ノード１１の電位ＶINTの変化を示す。なお、下段の電位ＶINTの変化については、例として、４つの波形ｈ１〜ｈ４が示されている。波形ｈ１は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表す。波形ｈ２は、波形ｈ１の場合より、光の入射が多い場合の波形、波形ｈ３は、波形ｈ２の場合より光の入射が多い場合の波形、波形ｈ４は、波形ｈ３より光の入射が多い場合の波形をそれぞれ表している。
【００４３】
図３に示す例では、まず、配線ＲＳＴに、高さＶ１のパルス信号Ｐ１が、リセット信号として供給される。具体的には、まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（Ｖ＿ＳＳＲ）から立ち上がってハイレベル（Ｖ＿ＤＤＲ）になると、フォトダイオードＤ１は順方向バイアスとなり、リセット期間が始まる。リセット期間において、蓄積ノード１１の電位ＶINTは、例えば、下記の式（１）で表される。
【００４４】
ＶINT ＝ Ｖ＿ＳＳＲ−ＶF ・・・（１）
式（１）において、ＶFはフォトダイオードＤ１の順方向電圧である。このときのＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。
【００４５】
次に、リセット信号がローレベルＶ＿ＳＳＲに戻ると、リセット期間が終わり、センシング期間が始まる。ここでは、リセット信号がローレベルＶ＿ＳＳＲに戻ってから配線ＲＳの読み出し信号がハイレベル（Ｖ＿ＤＤ）に立ち上がるまでの期間をセンシング期間とする。図３に示す例では、センシング期間Ｔ１の長さは１６ｍｓである。リセット期間終了直後の蓄積ノード１１の電位ＶINTは、例えば、下記の式（２）で表される。
【００４６】
ＶINT＝Ｖ＿ＳＳＲ−ＶF−Ｖ１・ＣPD／ＣT
＝ＶRST ……（２）
式（２）において、Ｖ１は、リセット信号のパルスの高さ（Ｖ＿ＤＤＲ−Ｖ＿ＳＳＲ）である。ＣPDはフォトダイオードＤ１の容量である。ＣTは、光センサ回路全体の容量、すなわち、蓄積ノード１１の総容量であり、コンデンサＣ１の容量ＣINTと、フォトダイオードＤ１の容量ＣPDと、トランジスタＭ２の容量ＣTFTとの総和である（ＣT＝ＣINT＋ＣPD＋ＣTFT）。ここで、ＣT>>ＣPD、ＣTFTとなる。
【００４７】
リセット信号がローレベルＶ＿ＳＳＲに戻ると、フォトダイオードＤ１には逆バイアスがかかるので、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ１に流れ込み、コンデンサＣ１を放電させる。これにより、蓄積ノード１１の電位が、フォトダイオードＤ１の受光量に応じて変化する。ここでは、フォトダイオードＤ１の受光量に応じて蓄積ノード１１の電位が変化しうる期間を積分期間とする。積分期間における蓄積ノード１１の電位ＶINTは、下記の式（３）で表される。
【００４８】
ＶINT＝ＶRST−ＩPHOTO・ｔINT／ＣT …（３）
式（３）において、ＩPHOTOは、フォトダイオードＤ１の光電流、ｔINTは、積分期間の長さである。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
【００４９】
センシング期間が始まってから所定時間経過後（図３に示す例では、１１ｍｓ経過後）に、配線ＲＳＴに、高さＶ２、幅１ｍｓのパルス電圧Ｐ２が印加される。ここでパルス電圧Ｐ２の高さＶ２は、Ｖ１より小さい。すなわち、リセット信号のハイレベルとローレベルとの間の電圧が一時的に印加される。このパルス電圧Ｐ２の印加により、蓄積ノード１１には、例えば、ＶP2＝Ｖ＿ＳＳＲ＋Ｖ２−ＶFの電圧がかかる。このとき、蓄積ノード１１の電位ＶINTがＶP2に達していない場合（例えば、図３に示す波形ｈ１または波形ｈ２の場合）、蓄積ノード１１の電位ＶINTは、そのまま維持される。一方、蓄積ノード１１の電位ＶINTがＶP2にすでに達しており、ＶP2より低くなっている場合（例えば、波形ｈ３または波形ｈ４の場合）、蓄積ノード１１の電位ＶINTは、ＶP2に戻される。すなわち、Ｖ２のパルス電圧Ｐ２の印加により部分的にオーバーフロー動作が行われる。これにより、リセット信号供給時から１１ms経過するまでの期間において、光の入射量が多くても、蓄積ノード１１の電位ＶINTがＶP2を超えて変化することはなくなる。その結果、後述するようにダイナミックレンジを広くすることができる。
【００５０】
パルス電圧Ｐ２印加から所定時間経過後（図３に示す例では、２ｍｓ経過後）に、配線ＲＳＴに、高さＶ３、幅１ｍｓのパルス電圧Ｐ３がさらに印加される。ここでパルス電圧Ｐ３の高さＶ３は、Ｖ２より小さい。このパルス電圧Ｐ２の印加により、蓄積ノード１１には、例えば、ＶP3＝Ｖ＿ＳＳＲ＋Ｖ３−ＶFの電圧がかかる。このとき、蓄積ノード１１の電位ＶINTがＶP3に達していない場合（例えば、図３に示す波形ｈ１または波形ｈ２の場合）、蓄積ノード１１の電位ＶINTは、そのまま維持される。一方、蓄積ノード１１の電位ＶINTがＶP3にすでに達しており、ＶP3より低くなっている場合（例えば、波形ｈ３または波形ｈ４の場合）、蓄積ノード１１の電位ＶINTは、ＶP3に戻される。すなわち、Ｖ３のパルス電圧Ｐ３の印加により部分的にオーバーフロー動作が行われる。これにより、リセット信号供給後１２msから１４msの期間においては、光の入射量が多くても、蓄積ノード１１の電位ＶINTがＶP3を超えて変化することはなくなる。
【００５１】
センシング期間が始まってから１６ｍｓ経過後に、配線ＲＳへ供給される読み出し信号が立ち上がる。すなわち、配線ＲＳの電圧は、ローレベル（Ｖ＿ＳＳ）からハイレベル（Ｖ＿ＤＤ）に立ち上がる。これにより、センシング期間が終わり、読み出し期間が始まる。ここで、コンデンサＣ１に対して電荷注入が起こる。すなわち、配線ＲＳに供給される読み出し信号により、蓄積ノード１１の電位がコンデンサＣ１を介して突き上げられる。このとき、蓄積ノードの電位ＶINTは、例えば、下記の式（４）で表される。
【００５２】
ＶINT＝ＶRST−ＩPHOTO・ｔINT／ＣT＋ΔＶRS・ＣINT／ＣT …（４）
式（４）でΔＶRSは、読み出し信号のローレベル（Ｖ＿ＳＳ）とハイレベル（Ｖ＿ＤＤ）との差である（ΔＶRS＝Ｖ＿ＤＤ―Ｖ＿ＳＳ）。この読み出し信号の印加により、蓄積ノード１１の電位ＶINTがトランジスタＭ１の閾値電圧よりも高くなったとき、トランジスタＭ１は導通状態となり、電位ＶINTに応じた出力信号は、配線ＯＵＴへ出力される。
【００５３】
すなわち、センシング期間では、ＲＳ配線にローレベルの電圧Ｖ＿ＳＳが印加されるので、トランジスタＭ１は非導通状態（ＯＦＦ）となり、蓄積ノード１１において、光電流の積分が可能になる。読み出し期間では、ＲＳ配線にハイレベルの電圧Ｖ＿ＤＤが印加されるので、蓄積ノード１１の電位ＶINTが突き上げられ、トランジスタＭ１のゲートが閾値電圧より高くなる。
【００５４】
ここで、突き上げられた電位ＶINTは、積分期間におけるフォトダイオードへの入射光量が反映されている。例えば、図３に示す例では、光入射量が異なる波形ｈ１〜ｈ４それぞれの読み出し期間における電位ＶINTは互いに異なっている。読み出し期間における電位ＶINTは、画素内で異なる積分時間（Ｔ１、Ｔ２およびＴ３）に応じた出力値を合成したものになる。この電位ＶINTに応じた出力信号が、トランジスタＭ１を介して配線ＯＵＴへ出力される。
【００５５】
出力信号を配線ＯＵＴへ出力するトランジスタＭ１と、各列において配線ＯＵＴの端部に設けられているバイアストランジスタであるトランジスタＭ３とは、ソースフォロアアンプとして機能する。トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間におけるフォトダイオードＤ１の光電流の積分値を増幅したものに相当する。
【００５６】
配線ＲＳがローレベル（Ｖ＿ＳＳ）に戻ると読み出し期間が終わる。読み出し期間が終わると、蓄積ノード１１の電位は、再びトランジスタＭ１の閾値電圧より低くなり、トランジスタＭ１は非導通状態になる。
【００５７】
以上のような、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとが１サイクルとして、各行について周期的に実行される。上記の光センサ１０の動作例によれば、シャッタースピードの調整をしなくても、ダイナミックレンジを広くすることができる。
【００５８】
［本実施形態における効果］
以下に、上記実施形態における光センサ１０により得られる効果について詳しく説明する。図４は、センシング期間のＲＳＴ配線の電圧をローレベルＶ＿ＳＳＲのまま一定とした場合の動作例を説明するための図である。図４において、上段は、配線ＲＳに印加される電圧の波形を示し、中段は、配線ＲＳＴに印加される電圧の波形、下段は、蓄積ノード１１の電位ＶINTの変化を示す。なお、下段の電位ＶINTの変化を示す４つの波形Ｊ１〜Ｊ４は、図３に示した４つの波形ｈ１〜ｈ４の場合と同様の光が入射した場合の波形をそれぞれ示すものである。
【００５９】
図４に示す波形Ｊ３、Ｊ４の場合、フォトダイオードＤ１の受光量が多いため、センシング期間内で蓄積ノード１１の電位ＶINTが飽和している。このため、波形Ｊ３、Ｊ４いずれも、読み出し期間における電位ＶINTは同じであり、センシング期間におけるフォトダイオードＤ１の受光量を反映したものになっていない。すなわち、ダイナミックレンジが狭いために、フォトダイオードＤ１の受光量が多い場合に受光量を認識ができなくなっている。
【００６０】
これに対して、図３に示すように、センシング期間において、ＲＳＴ配線に、高さが異なるパルス電圧Ｐ１、Ｐ２を段階的に印加することにより、蓄積ノードの電位ＶINTを段階的にリセットすることができる。すなわち、リセット期間後からこのパルス電圧印加までに蓄積ノードの電位ＶINTが、パルス電圧を跨いで変化している場合は、パルス電圧付近に戻される。例えば、波形ｈ３、ｈ４の場合のように、光検出素子の受光量が多い場合には、受光に伴う蓄積ノードの電位の変化を抑えることができる。その結果、例えば、受光量が多いためにセンシング期間中に蓄積ノードの電位が飽和電圧に達してしてしまい、受光量の認識が不能となる事態が発生しにくくなる。その結果、ダイナミックレンジを広くすることができる。
【００６１】
図５は、光センサが図４に示す動作をした場合の感度特性（出力特性）の一例を示すグラフである。グラフの横軸は、光検出素子が受光する光の照度、縦軸は光センサの出力信号の電圧を示す。グラフにおけるプロットを結ぶ線Ｋ１〜Ｋ４は、それぞれ、センシング期間（シャッタースピード）Ｔ１が、１６ｍｓ、８ｍｓ、４ｍｓ、２ｍｓの場合の感度特性を示す。図５のグラフが示すように、シャッタースピードを短くするとダイナミックレンジが広くなるが、感度特性は直線的なので、照度が弱い場合は、照度が出力電圧に反映されにくくなる。その結果、出力画像において暗い領域に黒つぶれが発生しやすくなる。また、シャッタースピードが長い場合も、感度特性が直線的であるため、照度が強い場合、出力電圧が飽和して、照度が出力電圧に現れなくなるなりやすい。その結果、出力画像において明るい領域には白飛びが発生しやすくなる。
【００６２】
これに対して、図６（ａ）は、本実施形態の光センサ１０が図３に示す動作例と同様に動作した場合の感度特性を示すグラフである。但し、図６（ａ）に示すグラフは、図６（ｂ）に示すように、高さＶ１＝Ｖ＿ＤＤＲ（＋１Ｖ）−Ｖ＿ＳＳＲ（−７Ｖ）＝８Ｖ、パルス幅６．０８ｍｓのリセット信号およびパルス幅６．０８ｍｓの読み出し信号の間のセンシング期間において、高さＶ２のパルス電圧Ｐ２がＲＳＴ配線に１回印加された場合の感度特性の例を示す。グラフ中のプロットを結ぶ線Ｇ１〜Ｇ５は、それぞれ、パルス電圧Ｖ２のハイレベルが−１Ｖ、−２Ｖ、−３Ｖ、−４Ｖ、−５Ｖ（高さ６Ｖ、５Ｖ、４Ｖ、３Ｖ、２Ｖ）の場合の感度特性を示す。
【００６３】
図６（ａ）に示すように、本実施形態における光センサ１０の感度特性は、いわゆる対数特性を示し、照度の弱い領域では、傾き（感度：出力電圧／照度）の絶対値が大きく、照度が強い領域では傾きの絶対値が小さくなっている。例えば、線Ｇ５の示す感度特性では、照度が０〜１０００ｌｕｘの領域における傾きと、照度が１０００ｌｕｘ以上の領域の傾きとが異なっている。感度特性に現れるこれら二種類の傾きは、センシング期間Ｔ１全体を積分期間とした場合の感度と、パルス電圧Ｐ２印加後の積分期間Ｔ２の感度とに対応している。すなわち、線Ｇ１〜Ｇ５で示される感度特性は、Ｔ１に対応する感度特性線とＴ２の感度特性線とで表現されている。このように、センシング期間における電圧Ｖ２の印加により、感度特性において、照度が小さい場合の傾きと、照度が大きい場合の傾きを異ならせることができる。このように、対数特性を示す感度特性が実現されることにより、例えば、低照度の領域（暗い領域）での黒つぶれを抑制しながらも、広いダイナミックレンジを実現することができる。その結果、白飛びおよび黒つぶれを抑えつつも、広ダイナミックレンジを実現することができる。
【００６４】
なお、Ｔ１に対応する感度特性線とＴ２の感度特性線の交点の高さはパルス電圧の高さＶ２により制御することができる。例えば、Ｔ２の傾き＝Ｔ１の傾き×Ｔ２／Ｔ１で表すことができる。したがって、センシング期間で印加するパルス電圧の数、電圧の値、および各積分期間の長さを適切に設定することにより、適切な感度特性を実現することができる。
【００６５】
このように、本実施形態の光センサ１０は、図２に示すように、トランジスタを１つ、制御線を２本に抑えた簡単な構成において、白飛びおよび黒つぶれを抑えつつも、広ダイナミックレンジを実現することができる。
【００６６】
［第２の実施形態］
上記第１の本実施形態では、センシング期間においてＲＳＴ配線にパルス電圧を印加する例を説明したが、ＲＳＴ配線の信号波形は上記例に限られない。センシング期間の少なくとも一部で、リセット信号のローレベルＶ＿ＳＳＲとハイレベルＶ＿ＤＤＲの間の電圧を印加することで、上記実施形態と同様の効果を得ることができる。
【００６７】
本実施形態では、配線ＲＳＴの電圧がセンシング期間で段階的に変化するように光センサ１０が動作する場合の例である。
【００６８】
図７は、第２の実施形態における光センサ１０の動作例を説明するための図である。図７において、図３と同様に、上段は、配線ＲＳに印加される電圧の波形を示し、中段は、配線ＲＳＴに印加される電圧の波形、下段は、蓄積ノード１１の電位ＶINTの変化を示す。なお、下段の電位ＶINTの変化については、例として、４つの波形ｍ１〜ｍ４が示されている。波形ｍ１は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表す。波形ｍ２は、波形ｍ１の場合より、光の入射が多い場合の波形、波形ｍ３は、波形ｍ２の場合より光の入射が多い場合の波形、波形ｍ４は、波形ｍ３より光の入射が多い場合の波形をそれぞれ表している。
【００６９】
図７に示す動作例では、まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（Ｖ＿ＳＳＲ）から立ち上がってハイレベル（Ｖ＿ＤＤＲ）になると、フォトダイオードＤ１は順方向バイアスとなり、リセット期間が始まる。リセット期間において、配線ＲＳＴにパルス電圧Ｐ１が印加された後、配線ＲＳＴの電圧がローレベルからＶ２高い電圧（Ｖ＿ＳＳＲ＋Ｖ２）に変化することでリセット期間が終わり、センシング期間が始まる。配線ＲＳＴの電圧をＶ＿ＳＳＲ＋Ｖ２とすることで、フォトダイオードＤ１に逆バイアスがかかるので、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ１に流れ込み、コンデンサＣ１を放電させる。これにより、蓄積ノード１１の電位が、フォトダイオードＤ１の受光量に応じて変化する。
【００７０】
その後、配線ＲＳＴの電圧Ｖ＿ＳＳＲ＋Ｖ２は、リセット期間終了から所定時間経過するまで（図７に示す例では、１１ｍｓ経過後まで）維持される。これにより、前記所定期間においては、蓄積ノード１１には、例えば、ＶP2＝Ｖ＿ＳＳＲ＋Ｖ２−ＶFの電圧がかかる。前記所定期間に、蓄積ノード１１の電位ＶINTがＶP2に達していない場合（例えば、図３に示す波形ｍ１または波形ｍ２の場合）、蓄積ノード１１の電位ＶINTは、そのまま維持される。一方、蓄積ノード１１の電位ＶINTがＶP2にすでに達している場合（例えば、波形ｍ３または波形ｍ４の場合）、蓄積ノード１１の電位ＶINTは、ＶP2に保たれる。すなわち、電圧Ｖ２の印加により部分的にオーバーフロー動作が行われる。これにより、リセット信号供給時から１１ms経過するまでの期間において、光の入射量が多くても、蓄積ノード１１の電位ＶINTがＶP2を超えて変化することはなくなる。その結果、上記第１の実施形態と同様にダイナミックレンジを広くすることができる。
【００７１】
配線ＲＳＴの電圧Ｖ＿ＳＳＲ＋Ｖ２は、所定時間経過後、配線ＲＳＴの電圧Ｖ＿ＳＳＲ＋Ｖ３に下げられる。ここで、Ｖ２＞Ｖ３である。この電圧Ｖ＿ＳＳＲ＋Ｖ３は、図７に示し例では３ｍｓ維持され、その後、ローレベルＶ＿ＳＳＲに落とされる。これにより、蓄積ノード１１には、３ｍｓの間、例えば、ＶP3＝Ｖ＿ＳＳＲ＋Ｖ３−ＶFの電圧がかかる。この３ｍｓの間に、蓄積ノード１１の電位ＶINTがＶP3に達していない場合（例えば、図３に示す波形ｍ１または波形ｍ２の場合）、蓄積ノード１１の電位ＶINTは、そのまま維持される。一方、この３ｍｓの間に、蓄積ノード１１の電位ＶINTがＶP3に達した場合（例えば、波形ｍ３または波形ｍ４の場合）、蓄積ノード１１の電位ＶINTは、ＶP3に戻される。
【００７２】
このように、図７に示す例では、センシング期間において、リセット信号のハイレベルＶ＿ＤＤＲからローレベルＶ＿ＳＳＲの間で段階的に変化する電圧が印加される。これにより、上記第１の実施形態と同様に、ダイナミックレンジを広くすることができる。
【００７３】
なお、図７に示す動作によれば、光センサ１０の感度特性において、リセット信号から読み出し信号までの積分期間Ｔ１、配線ＲＳＴに電圧Ｖ２が印加されてから読み出し信号までの積分期間Ｔ２、および、電圧Ｖ３が印加されてから読み出し信号までの積分期間Ｔ３のそれぞれに対応する傾きの直線が現れることになる。
【００７４】
なお、本実施形態のように、センシング期間において、段階的に配線ＲＳＴの電圧を変えることで、配線ＲＳＴの電圧の簡単な制御により、光ダイナミックレンジを実現することができる。
【００７５】
［第３の実施形態］
上述したように、光センサ１０の感度特性は、センシング期間に配線ＲＳＴに印加される電圧Ｖ２、Ｖ３の大きさや印加するタイミングにより影響を受ける。実施形態は、このような電圧Ｖ２、Ｖ３の大きさや印加するタイミングを制御することにより、光センサ１０の感度特性を適切に設定することを可能にする表示装置に関する。
【００７６】
図８は、第３の実施形態にかかる表示装置の概略構成を示すブロック図である。図８に示す表示装置１０１は、画素領域１、ＬＣＤ制御ＩＣ（ＬＣＤ ｃｏｎｔｒｏｌ ＩＣ）２０、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：信号処理ＩＣ）２１を備える。なお、画素領域１は、図１に示す画素領域１と同様であり、ＬＣＤ制御ＩＣ２０は、図１に示すディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラムドライバ４、センサロウドライバ５、バッファアンプ６の機能を備えてもよい。また、ＬＣＤ制御ＩＣ２０には、光センサのデータをアナログ値からデジタル値に変換するＡ／Ｄ変換器が内蔵されており、光センサの受光データをＤＳＰ２１に送る。
【００７７】
ＤＳＰ２１は、最適な配線ＲＳＴ駆動波形を決定するリセット信号制御部２２と、ＬＣＤ制御ＩＣ２０から光センサ信号を受け取って明るさを判断する解析部２３とを備える。解析部２３は、ＬＣＤ制御ＩＣ２０から、光センサ信号として、例えば、上記第１の実施形態で示したパネル出力Ｖoutを受け取る。パネル出力ＶOUTは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。解析部２３は、このパネル出力データから、各画素の画像の明るさを認識する。解析部２３は、認識結果として、例えば、各画素の明るさを示すデータをリセット信号制御部２２へ送る。リセット信号制御部２２では、各画素の明るさに応じた最適な配線ＲＳＴの波形を決定する。決定した配線ＲＳＴは、ＬＣＤ制御ＩＣ２０へフィードバックされる。
【００７８】
このように、解析部２３は、ＬＣＤ制御ＩＣ２０から受け取った光センサ信号を基に、光検出素子の受光量に関する情報を生成し、リセット信号制御２２に渡す。本実施形態では、受光量に関する情報が各画素の明るさを示すデータである場合を説明するか、当該情報はこれに限られない。例えば、各画素について電位の飽和の有無や、画像領域における飽和画素の割合等の情報等も当該情報に含まれる。
【００７９】
リセット信号制御部２２は、例えば、画素領域１の画素群において、暗く飽和領域がない場合、センシング期間における電圧はローレベルＶ＿ＳＳＲで一定とする駆動波形を選択し、画素領域１のいずれかの画素において、明るくて信号が飽和している場合は、図３または図７に示すように、センシング期間において段階的に電圧を付加する駆動波形を選択することができる。このように、画素の明るさに応じて、配線ＲＳＴの駆動波形を切り替えることにより、明るさに応じてダイナミックレンジを適切に切り替えることができる。
【００８０】
また、リセット信号制御部２２は、さらに、各画素の明るさに基づいて配線ＲＳＴの最適な波形を決定してもよい。例えば、図３に示すＲＳＴ配線の信号波形で駆動させる場合、リセット信号制御部２２は、パラメータとして、パルス電圧Ｐ２、Ｐ３それぞれの高さＶ２、Ｖ３および積分期間Ｔ１、Ｔ２、Ｔ３の長さを設定し、これらのパラメータの最適値を各画素に基づいて決定することができる。例えば、パルス電圧の高さＶ２、Ｖ３および積分期間Ｔ１、Ｔ２、Ｔ３の長さの値の様々な組み合わせパターンの信号波形で光センサを駆動させ、光センサデータを取得して、画素の明るさ分布が最も好ましいと判断できる状態になったときの前記値の組み合わせパターンを最適値として設定することができる。
【００８１】
ここで、センシング期間に付加される電圧の値と感度特性との関係について説明する。図９は、図６（ｂ）に示す波形の電圧を配線ＲＳＴに印加した場合の、光センサ１０の感度特性を模式的に表すグラフである。図９に示すグラフにおいて、横軸は、光の照度、縦軸は光センサの出力信号の電圧を示す。照度が小さい領域における直線ｎ１は、積分期間Ｔ１における感度特性を示し、照度が大きい領域における直線ｎ２は、積分期間Ｔ２における感度特性を示す。これらの直線ｎ１、ｎ２は、変局点ｐで接続されている。ここで、直線ｎ１、ｎ２の傾き（出力信号の電圧／照度）は、例えば、下記の式（５）および式（６）でそれぞれ表すことができる。
【００８２】
直線ｎ１の傾き＝ΔＶOUT／ΔＩPHOTO・ｔ１／ＣT …（５）
直線ｎ２の傾き＝ΔＶOUT／ΔＩPHOTO・ｔ２／ＣT …（６）
上記式（５）、（６）において、ΔＶOUTは、ＶOUT（図２のトランジスタＭ１から配線ＯＵＴへ出力される電圧）の所定時間における変化量、ΔＩPHOTOは、光電流の前記所定時間における変化量、ｔ１は積分期間Ｔ１の長さ、ｔ２は積分期間Ｔ２の長さである。
【００８３】
ここで、ＶOUTは、ＶOUT＝ＶINT−ＶTNで近似できるので、
照度が０のときのＶOUT0は、下記の式（７）表すことができる。
【００８４】
ＶOUT0＝Ｖ１−ΔＶRS・ＣINT／ＣT …（７）
変局点ＰにおけるＶOUTPは、下記の式（８）表すことができる。
【００８５】
ＶOUTP＝Ｖ２−ΔＶRS・ＣINT／ＣT …（８）
上記（７）および式（８）により、下記 ＶOUT0とＶOUTPとの差ΔＶは、Ｖ１−Ｖ２となり、Ｖ１とＶ２の差分で決まる。よって、センシング期間において追加する電圧高さと積分時間によって、感度特性の変局点を制御することができる。リセット信号制御部２２は、この関係を用いて、光センサ１０の感度特性の変局点が適切に設定されるように、前記追加する電圧高さと積分時間を決定することができる。例えば、画素領域１の画素のうち所定数以上において、照度が強すぎて出力電圧の値が飽和している場合は、変局点Ｐを所定量上げるように、Ｖ１、Ｖ２を決定することができる。
【００８６】
なお、リセット信号制御部２３による信号波形の最適化処理は上記例に限られない。例えば、公知の最適化アルゴリズムを用いて、上記パラメータの最適値を計算することもできる。以上のように、本実施形態によれば、画素における明るさに応じて適切なリセット波形を決定し、パネルのＬＣＤ制御ＩＣ２０にフィードバックすることができる。すなわち、フィードバックシステムを構築することで、画像に応じた最適なダイナミックレンジを実現することができる。
【００８７】
［第４の実施形態］
上記第１〜３の実施形態では、光センサ１０において、フォトダイオードＤ１の光電流に応じた電位を保持する蓄積ノード１１を形成するために、コンデンサＣ１が設けられていた。本発明の適用可能な光センサの構成はこれに限られない。例えば、コンデンサＣ１の代わりに可変キャパシタまたはｐ型薄膜トランジスタ等を用いることもできる。 図１０は、図２に示す光センサ１０ａにおいて、コンデンサＣ１の代わりに可変キャパシタを用いた場合の例を示す図である。図１０に示す光センサ１０ａは、フォトダイオードＤ１、可変キャパシタＣ１０、トランジスタＭ２を備える。この構成において、可変キャパシタＣ１０は、増幅素子として機能する。可変キャパシタＣ１０は、例えば、ｐチャネルＭＯＳコンデンサで形成することができる。
【００８８】
図１１は、可変キャパシタＣ１０のＣＶ特性図である。図１１において、横軸は可変コンデンサＣ１０の電極間電圧ＶCAP、縦軸は静電容量を表す。図１１に示すように、可変キャパシタＣ１０は、電極間電圧ＶCAPが小さい間は一定の静電容量を有するが、電極間電圧ＶCAPの閾値の前後で静電容量が急峻に変化する特性を有する。したがって、配線ＲＳからの読み出し信号の電位によって、可変キャパシタＣ１０の特性を動的に変化させることができる。このような特性を有する可変キャパシタＣ１０を用いることにより、光センサ１０ａは、積分期間における蓄積ノードの電位変化を増幅して読み出すことができる。
【００８９】
図１２は、図１０の光センサ１０ａにおける可変キャパシタＣ１０の代わりに、ｐチャネルＴＦＴ（トランジスタＭ４）を増幅素子として用いた場合の構成を示す図である。図１２に示す光センサ１０ｂは、なお、トランジスタＭ４を増幅素子として用いた光センサ１０ｂの動作は、図１０の光センサ１０ａと同様にすることができる。したがって、光センサ１０ｂによっても、蓄積ノード１１の電位ＶINTを増幅して読み出すことができる。なお、ｐチャネルＴＦＴの代わりに、ｎチャネルＴＦＴを用いてもよい。
【００９０】
［その他の形態等］
以上の第１〜第４の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
【００９１】
また、本発明の光センサは、光センサ付き表示装置に限られず、例えば、イメージスキャナなどその他の装置にも適用可能である。また、光センサの構成も上記の第１〜４の実施形態に限られない。本発明は、リセット信号配線から光検出素子越しに蓄積ノードの電位をリセットする構成の光センサに対して適用することができる。また、リセット信号は、パルス電圧は、リセット期間開始時にローレベルからハイレベルに立ち上げる形態に限られず、ハイレベルからローレベルへ落とすことによって、リセット期間が始まる形態であってもよい。この場合、蓄積ノード１１の電位は、光電流に応じて上昇するようにフォトダイオードが接続される形態であることが好ましい。
【００９２】
また、光検出素子としては、フォトダイオード以外にも、例えば、フォトトランジスタなどを用いることができる。
【産業上の利用可能性】
【００９３】
本発明は、アクティブマトリクス基板の画素領域内に光センサを有する表示装置として、産業上利用可能である。
【符号の説明】
【００９４】
Ｃ１、Ｃ２ キャパシタ
Ｃ１０ 可変キャパシタ
Ｄ１ フォトダイオード
Ｍ１〜Ｍ４ トランジスタ
ＲＳ、ＲＳＴ 配線
１０ 光センサ
１１ 蓄積ノード
【特許請求の範囲】
【請求項１】
入射光を受光する光検出素子と、
第１の電圧に対して電位差ΔＶ＿ＲＳＴの第２の電圧を発生させるパルス信号を、リセット信号として供給するリセット信号配線と、
読み出し信号を供給する読み出し信号配線と、
前記リセット信号配線に前記光検出素子を介して接続されたノードであって、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子が受光した光量に応じて電位が変化する蓄積ノードと、
前記読み出し信号にしたがって、前記蓄積ノードの電位変化に応じた信号を、出力配線へ読み出すセンサスイッチング素子とを備え、
前記リセット信号配線では、前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧が印加される、光センサ。
【請求項２】
前記リセット信号配線では、前記センシング期間において、前記電位差ΔＶ＿ＲＳＴより小さい電位差のパルス信号が、少なくとも１回供給される、請求項１に記載の光センサ。
【請求項３】
前記リセット信号配線では、前記センシング期間において、前記第２の電圧から前記第１の電圧の間で段階的に変化する電圧が印加される、請求項１に記載の光センサ。
【請求項４】
前記センシング期間の少なくとも一部において印加される、前記第１の電圧と前記第２の電圧との間の前記電圧の値と印加タイミングとを制御する、リセット信号制御部をさらに備える請求項１〜３のいずれか１項に記載の光センサ。
【請求項５】
前記リセット信号制御部は、前記スイッチング素子により前記出力配線へ読み出された信号に基づいて、前記センシング期間の少なくとも一部において、前記リセット信号配線に印加される前記電圧の値および印加タイミングを制御する、請求項４に記載の光センサ。
【請求項６】
前記リセット信号制御部は、前記スイッチング素子により前記出力配線へ読み出された信号から得られる光検出素子の受光量に関する情報に基づいて、前記センシング期間の少なくとも一部において前記リセット信号配線に印加される前記電圧の値および印加タイミングを制御する、請求項５に記載の光センサ。
【請求項７】
前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧を前記リセット信号線に印加するか否かを切り替えるリセット信号制御部をさらに備える、請求項１〜３のいずれか１項に記載の光センサ。
【請求項８】
キャパシタをさらに備え、前記キャパシタの一方の端子は前記蓄積ノードに接続され、他方の端子は前記読み出し信号配線に接続される、請求項１〜７のいずれか１項に記載の光センサ。
【請求項９】
前記蓄積ノードに接続された可変キャパシタをさらに備える請求項１〜７のいずれか１項に記載の光センサ。
【請求項１０】
前記蓄積ノードに接続されたｐチャネル薄膜トランジスタをさらに備える請求項１〜７のいずれか１項に記載の光センサ。
【請求項１１】
請求項１〜１０に記載の光センサを備えた表示装置であって、
画素領域を含むアクティブマトリクス基板を備え、
前記画素領域に前記光センサが設けられる、表示装置。
【請求項１２】
前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と対向基板との間に挟まれた液晶層とをさらに備える、請求項１１に記載の表示装置。
【請求項１】
入射光を受光する光検出素子と、
第１の電圧に対して電位差ΔＶ＿ＲＳＴの第２の電圧を発生させるパルス信号を、リセット信号として供給するリセット信号配線と、
読み出し信号を供給する読み出し信号配線と、
前記リセット信号配線に前記光検出素子を介して接続されたノードであって、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子が受光した光量に応じて電位が変化する蓄積ノードと、
前記読み出し信号にしたがって、前記蓄積ノードの電位変化に応じた信号を、出力配線へ読み出すセンサスイッチング素子とを備え、
前記リセット信号配線では、前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧が印加される、光センサ。
【請求項２】
前記リセット信号配線では、前記センシング期間において、前記電位差ΔＶ＿ＲＳＴより小さい電位差のパルス信号が、少なくとも１回供給される、請求項１に記載の光センサ。
【請求項３】
前記リセット信号配線では、前記センシング期間において、前記第２の電圧から前記第１の電圧の間で段階的に変化する電圧が印加される、請求項１に記載の光センサ。
【請求項４】
前記センシング期間の少なくとも一部において印加される、前記第１の電圧と前記第２の電圧との間の前記電圧の値と印加タイミングとを制御する、リセット信号制御部をさらに備える請求項１〜３のいずれか１項に記載の光センサ。
【請求項５】
前記リセット信号制御部は、前記スイッチング素子により前記出力配線へ読み出された信号に基づいて、前記センシング期間の少なくとも一部において、前記リセット信号配線に印加される前記電圧の値および印加タイミングを制御する、請求項４に記載の光センサ。
【請求項６】
前記リセット信号制御部は、前記スイッチング素子により前記出力配線へ読み出された信号から得られる光検出素子の受光量に関する情報に基づいて、前記センシング期間の少なくとも一部において前記リセット信号配線に印加される前記電圧の値および印加タイミングを制御する、請求項５に記載の光センサ。
【請求項７】
前記センシング期間の少なくとも一部において、前記第１の電圧と前記第２の電圧との間の電圧を前記リセット信号線に印加するか否かを切り替えるリセット信号制御部をさらに備える、請求項１〜３のいずれか１項に記載の光センサ。
【請求項８】
キャパシタをさらに備え、前記キャパシタの一方の端子は前記蓄積ノードに接続され、他方の端子は前記読み出し信号配線に接続される、請求項１〜７のいずれか１項に記載の光センサ。
【請求項９】
前記蓄積ノードに接続された可変キャパシタをさらに備える請求項１〜７のいずれか１項に記載の光センサ。
【請求項１０】
前記蓄積ノードに接続されたｐチャネル薄膜トランジスタをさらに備える請求項１〜７のいずれか１項に記載の光センサ。
【請求項１１】
請求項１〜１０に記載の光センサを備えた表示装置であって、
画素領域を含むアクティブマトリクス基板を備え、
前記画素領域に前記光センサが設けられる、表示装置。
【請求項１２】
前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と対向基板との間に挟まれた液晶層とをさらに備える、請求項１１に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−１６０７７２（Ｐ２０１２−１６０７７２Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２００９−１３５３０８（Ｐ２００９−１３５３０８）
【出願日】平成２１年６月４日（２００９．６．４）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２１年６月４日（２００９．６．４）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]