半導体、半導体の製造方法、半導体素子、半導体発光素子、半導体素子または半導体発光素子の製造方法
【課題】 例えばレーザ発光を極めて効果的に抑制し、インコヒーレントな発光を得ることが可能な半導体を提供する。
【解決手段】 本発明の半導体は、
第一の半導体結晶層１１と、第二の半導体結晶層１６とを含み、
前記第二の半導体結晶層１６は、前記第一の半導体結晶層１１の片面側の一部を覆うように形成されており、
前記第一の半導体結晶層１１は、前記第二の半導体結晶層１６で覆われている部分１１Ａが、前記第二の半導体結晶層１６で覆われていない部分１１Ｂよりも結晶欠陥の面密度が高いことを特徴とする。
【解決手段】 本発明の半導体は、
第一の半導体結晶層１１と、第二の半導体結晶層１６とを含み、
前記第二の半導体結晶層１６は、前記第一の半導体結晶層１１の片面側の一部を覆うように形成されており、
前記第一の半導体結晶層１１は、前記第二の半導体結晶層１６で覆われている部分１１Ａが、前記第二の半導体結晶層１６で覆われていない部分１１Ｂよりも結晶欠陥の面密度が高いことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体、半導体の製造方法、半導体素子、半導体発光素子、半導体素子または半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
半導体レーザ（特許文献４等）は、例えば、プロジェクション型のレーザディスプレイの光源として有用である。しかしながら、レーザ光は位相が揃っており高いコヒーレンス性を有するため、干渉性が高い。このため、スクリーンに投射されたレーザ光がランダムに干渉することにより、スペックルと呼ばれるちらつきが生じることが知られている。したがって、ディスプレイ用等の光源において、前記スペックルが問題となる場合には、レーザに代わる光源が必要とされる。
【０００３】
前記スペックルを抑制可能で、かつレーザのように単色性や指向性に優れた小型の光源として、発光ダイオードがある。発光ダイオードのうち、スーパールミネッセントダイオード（ＳＬＤ）は、特に光出力が高く、光源として有用である。ＳＬＤは、例えば、半導体レーザと同様な導波路構造を有しながら、何らかの手段により光損失を増加させることにより発振を抑制した端面発光型半導体素子である。このため、ＳＬＤは、導波路構造により半導体レーザの様に指向性ビームを発することができ、またレーザ発振を抑制しているためインコヒーレントな光出力が得られる（特許文献１〜３等）。
【０００４】
ＳＬＤでは、レーザ発振を抑制することが重要であり、レーザ発振を抑制することで出力を向上させる方法が提案されている。例えば、（ａ）端面に無反射（ＡＲ： Ａｎｔｉ Ｒｅｆｒｅｃｔｉｖｅ）コート膜を形成して端面反射率を低減する方法、（ｂ）ＳＬＤ素子の活性層の片側に電流の非注入領域を形成する方法、などがある（特許文献２、３等）。図８の上面図に、ＳＬＤ素子の構造の概略を例示する。図示の通り、このＳＬＤは、光出射側端面およびその反対側の端面に、無反射コート膜が形成されている。前記光出射側の端面側は、電流注入領域３０１を有し、電流注入経路を兼ねるストライプ状の光導波路３０３が形成されている。前記光出射側端面と反対側の端面側は、電流非注入領域３０２を有し、前記光導波路３０３が形成されていない。このＳＬＤは、光導波路３０３が存在する注入領域３０１で発生した光を、非注入領域３０２で吸収させ、前記光出射側端面と反対側の端面の反射率を実効的に低減し、レーザ発振を抑制する（特許文献２の図１、および第００１４〜００２０段落等）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０３−２２４２７６
【特許文献２】特開平０５−２８３７３８
【特許文献３】特開平０６−０９７４９３
【特許文献４】特許第３９００１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記（ａ）および（ｂ）の方法を用いても、十分な効果が得られない場合がある。（ａ）の方法では、端面のＡＲコート膜で安定的にレーザ発振を抑制するには充分に低い反射率（例えば１０−５以下）が必要となる。しかし、そのような低い反射率のＡＲコート膜を再現性良く形成することは難しい。また、（ｂ）の電流非注入領域を形成する方法では、特別な吸収機構が無いと吸収による導波損失が小さいため、レーザ発振を十分に抑制するためには電流非注入領域を長くする必要がある。このため、素子サイズが大きくなるとともに、ウェハ１枚あたりから得られる素子数が少なくなる。さらに、高出力下では、吸収により発生したキャリアにより電流非注入領域は透明化し、導波損失が低下する。このため、高出力化でのレーザ発振抑制が困難となる場合がある。したがって、前記（ａ）および（ｂ）の方法に代えて、またはこれらに加え、レーザ発振をさらに効果的に抑制するための方法論が求められる。
【０００７】
そこで、本発明は、例えばレーザ発光を極めて効果的に抑制し、インコヒーレントな発光を得ることが可能な半導体の提供を目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明の半導体は、
第一の半導体結晶層と、第二の半導体結晶層とを含み、
前記第二の半導体結晶層は、前記第一の半導体結晶層の片面側の一部を覆うように形成されており、
前記第一の半導体結晶層は、前記第二の半導体結晶層で覆われている部分が、前記第二の半導体結晶層で覆われていない部分よりも結晶欠陥の面密度が高いことを特徴とする。
【０００９】
本発明の半導体の製造方法は、
前記第一の半導体結晶層を準備する準備工程と、
前記第一の半導体結晶層の片面側の一部を覆うように半導体非結晶層を形成する非結晶層形成工程と、
前記半導体非結晶層を結晶化させて前記第二の半導体結晶層とする、第二の半導体結晶層形成工程とを含み、
前記第二の半導体結晶層形成工程において、前記半導体非結晶層の結晶化とともに、前記第一の半導体結晶層における前記第二の半導体結晶層で覆われた部分の結晶欠陥の面密度を増加させることを特徴とする、前記本発明の半導体を製造する方法である。
【００１０】
本発明の半導体素子は、前記本発明の半導体を含むことを特徴とする。
【００１１】
本発明の半導体発光素子は、前記本発明の半導体素子であることを特徴とする。
【００１２】
本発明の半導体素子または半導体素子の製造方法は、前記本発明の半導体の製造方法により、前記本発明の半導体を製造する工程を含むことを特徴とする、前記本発明の半導体素子または前記本発明の半導体発光素子を製造する方法である。
【発明の効果】
【００１３】
本発明によれば、例えばレーザ発光を極めて効果的に抑制し、インコヒーレントな発光を得ることが可能な半導体を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の半導体の構造を例示する断面図である。
【図２】本発明の半導体の製造方法を例示する工程断面図である。
【図３】本発明の半導体発光素子の構造を例示する断面図である。
【図４】図３の半導体発光素子の、電流狭窄層よりも上の層を取り除いた上面図である。
【図５】本発明の半導体発光素子の製造方法における工程の一部を例示する工程断面図である。
【図６】図５の工程に続く工程を例示する工程断面図である。
【図７】実施例の半導体素子における活性層表面の一部を示す蛍光顕微鏡写真である。
【図８】ＳＬＤの構造を例示する上面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について説明する。ただし、本発明は、以下の説明により限定されない。また、図面においては、説明の便宜上、各部の構造は適宜簡略化して示す場合があり、各部の寸法比等は、実際とは異なる場合がある。
【００１６】
（実施形態１）
図１の断面図に、本発明の半導体の構造の一例を示す。図示の通り、この半導体は、第一の半導体結晶層１１の上面の一部を覆うように第二の半導体結晶層１６が形成されている。第一の半導体結晶層１１中、第二の半導体結晶層１６で覆われている部分１１Ａは、第二の半導体結晶層１６で覆われていない部分１１Ｂよりも結晶欠陥の面密度が高い。
【００１７】
なお、本発明では、前記第一の半導体結晶層における結晶欠陥の面密度は以下のように定義する。すなわち、前記第二の結晶層で覆われている部分における結晶欠陥の面密度は、前記第一の半導体結晶層中、前記第二の結晶層で覆われている部分の縦断面の厚み方向全体を透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観測して算出した値とする。前記第二の結晶層で覆われていない部分における結晶欠陥の面密度は、前記第一の半導体結晶層中、前記第二の結晶層で覆われていない部分の縦断面の厚み方向全体を同様に透過電子顕微鏡（ＴＥＭ）で観測して算出した値とする。前記透過電子顕微鏡としては、例えば、株式会社日立製作所製Ｈ−９０００ＵＨＲを用いることができる。より具体的には、前記結晶欠陥の面密度は、前記第一の半導体結晶層において１ｃｍ２あたりＴＥＭで観測可能な結晶欠陥の個数を、前記縦断面のＴＥＭ観測に基づき算出して表すものとする。前記第二の結晶で覆われている部分と覆われていない部分における結晶欠陥の面密度は、それぞれ、前記１ｃｍ２あたり観測可能な結晶欠陥の個数で表して比較するものとする。ただし、実際に面積１ｃｍ２以上の広い範囲にわたってＴＥＭ観察（観測）をすることは労力を要するため、本発明では、面積１μｍ２以上の範囲でＴＥＭ観察（観測）をし、１ｃｍ２あたりに観測可能な結晶欠陥の個数（面密度）を算出すれば良いものとする。例えば、前記ＴＥＭ観察（観測）で、前記第二の結晶層における結晶欠陥の個数が、観測面の面積１μｍ２の範囲に１００個（１０２個）であると、結晶欠陥の面密度は１０１０ｃｍ−２と算出する（見積もる）ことができる。例えば、前記第一の半導体結晶層の厚みが１００ｎｍである場合、前記第一の半導体結晶層におけるＴＥＭ観測用サンプルの幅を１０μｍとすれば良い。このようにすると、前記サンプルにおけるＴＥＭ観測面（縦断面）の面積は、１００ｎｍ（厚み）×１０μｍ（幅）＝１μｍ２となる。
【００１８】
本発明において、前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われている部分の結晶欠陥の面密度は、厳密には、前記第二の結晶層で覆われている部分全体の結晶欠陥の面密度の平均値とする。また、前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われていない部分の結晶欠陥の面密度は、厳密には、前記第二の結晶層で覆われていない部分全体の結晶欠陥の面密度の平均値とする。しかし、前記第二の半導体結晶層で覆われている部分または覆われていない部分全体を測定することは、前述のように、実際には労力を要し困難である。このため、本発明では、以下のようにして得た近似値を前記平均値として良いものとする。
【００１９】
例えば、前記第二の半導体層で覆われている部分では、実際には、結晶欠陥の面密度が比較的高い部分と比較的低い部分とが存在し、結晶欠陥の面密度にばらつきが存在する場合がある。このような場合、前記結晶欠陥の面密度が比較的高い部分と比較的低い部分の一方のみをＴＥＭ観測しても、前記第二の半導体層で覆われている部分全体の結晶欠陥の面密度を正確に反映しないので、以下のようにする。すなわち、まず、前記結晶欠陥の面密度が比較的高い部分と比較的低い部分は、他の測定方法、例えば蛍光顕微鏡観察による表面観察で、定性的に区別することができる。具体的には、例えば図７の蛍光顕微鏡写真に示すように、前記結晶欠陥の面密度が比較的高い部分は暗領域７１として示され、前記結晶欠陥の面密度が比較的低い部分は、明るく表示される。そして、下記（１）〜（３）の手順により、前記平均値の近似値を得ることができる。
（１）蛍光顕微鏡観察により、前記第一の半導体結晶層における前記第二の半導体結晶層で覆われている部分を観察（観測）する。前記観察（観測）に基づき、前記暗領域における前記第二の半導体結晶層側の表面積Ｓ１（ｃｍ２）と、前記暗領域以外の部分における前記第二の半導体結晶層側の表面積Ｓ２（ｃｍ２）をそれぞれ算出する。
（２）前記暗領域の断面１μｍ２および前記暗領域以外の部分の断面１μｍ２についてそれぞれ前述のようにＴＥＭ測定し、前記暗領域における結晶欠陥の面密度ｄ１（ｃｍ−２）および前記暗領域以外の部分における結晶欠陥の面密度ｄ２（ｃｍ−２）を算出する。
（３）これらＳ１、Ｓ２、ｄ１およびｄ２の数値から算出される下記Ｄ（ｃｍ−２）を、前記第一の半導体結晶層において前記第二の半導体結晶層で覆われている部分の、結晶欠陥の面密度とする。すなわち、このＤ（ｃｍ−２）が、前記平均値の近似値である。
Ｄ＝｛（Ｓ１×ｄ１）＋（Ｓ２×ｄ２）｝／（Ｓ１＋Ｓ２）
【００２０】
また、前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われていない部分の面密度は、例えば、前記第二の半導体結晶層で覆われていない部分の断面のＴＥＭ観測面１μｍ２当たりの結晶欠陥個数から、上記（１）〜（３）と同様に算出して良い。前記第二の結晶層で覆われていない部分は、前記暗領域（結晶欠陥が比較的多い部分）は存在せず結晶欠陥の面密度は全体にわたってほぼ均一である場合が多い。このような場合は、前記（１）〜（３）において、Ｓ１＝０であり、すなわちＤ＝ｄ２となる。前記第一の半導体層中、前記第二の半導体結晶層で覆われている部分と覆われていない部分とのいずれが結晶欠陥の面密度が高いかは、前記両部分における結晶欠陥の面密度差が十分に大きければ、前記平均値の近似値から正確に判定することができる。ただし、上記は、結晶欠陥の面密度の測定方法の例示であり、本発明は、この測定方法を行うことに限定されない。
【００２１】
さらに、前記第一の半導体結晶層において、前記結晶欠陥の面密度が比較的高い部分と比較的低い部分は、前述のように、例えば蛍光顕微鏡観察による表面観察等で、定性的に区別することができる。前記定性的な区別方法としては、前記蛍光顕微鏡観察以外に、例えば、カソードルミネセンス（Ｃａｔｈｏｄｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ， ＣＬ）観察等がある。前記第二の半導体結晶層で覆われている部分と覆われていない部分との結晶欠陥の面密度差がある程度以上大きい場合には、例えば、ＴＥＭで結晶欠陥の面密度を測定しなくても、前記定性的な区別方法で、前記面密度差があることが明確に判定できる。
【００２２】
前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われている部分の結晶欠陥の面密度は、好ましくは１０８ｃｍ−２以上であり、より好ましくは１０１０ｃｍ−２以上である。前記結晶欠陥の面密度が前記の数値以上であると、例えば、半導体発光素子に用いた場合にレーザ発振を抑制しやすい。また、前記第二の半導体結晶層で覆われている部分の結晶欠陥の面密度は、好ましくは１０１２ｃｍ−２以下である。前記結晶欠陥の面密度が上記の数値以下であると、例えば、半導体素子に用いた場合に、過度に素子特性を劣化させることを防止しやすい。前記第二の半導体結晶層で覆われていない部分の結晶欠陥の面密度は、好ましくは１０６ｃｍ−２以下であり、より好ましくは１０５ｃｍ−２以下である。前記結晶欠陥の面密度が上記の数値以下であると、例えば、半導体発光素子に用いた場合に高い光出力を得やすい。また、前記第二の半導体結晶層で覆われていない部分の結晶欠陥の面密度は、下限値は特に制限されないが、理想的にはゼロである。
【００２３】
本発明の半導体において、各層を形成する半導体は、窒化物半導体であることが好ましく、ＩＩＩ族窒化物半導体であることがより好ましい。各層の組成は、特に制限されない。前記第一の半導体結晶層は、例えばＩｎＧａＮ、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮであっても良く、前記第二の半導体結晶層は、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮであっても良い。前記第一の半導体結晶層がＩｎＧａＮから形成されている場合、その組成をＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）とすると、ｘは、好ましくは０．１〜０．５、より好ましくは０．２〜０．４である。
【００２４】
図２の工程断面図に、図１の半導体の製造方法を例示する。同図中、（Ａ）、（Ｂ）および（Ｃ）は、各製造工程を示す図である。すなわち、まず、図２（Ａ）に示すとおり、第一の半導体結晶層１１を準備する（準備工程）。次に、図２（Ｂ）に示すとおり、第一の半導体結晶層１１の片面側の一部を覆うように、半導体非結晶層１６’を形成する（非結晶層形成工程）。図２（Ｂ）の非結晶層形成工程は、例えば、前記第一の半導体結晶層の片面側に前記半導体非結晶層を形成する前工程と、前記非結晶層の一部を除去する除去工程とを含んでいてもよい。また、前記非結晶層形成工程は、例えば、前記除去工程を含まず、あらかじめ目的とする部分のみに前記半導体非結晶層を形成しても良い。
【００２５】
さらに、図２（Ｃ）に示すとおり、半導体非結晶層１６’を結晶化させて第二の半導体結晶層１６とする（第二の半導体結晶層形成工程）。この工程において、半導体非結晶層１６’の結晶化とともに、第一の半導体結晶層１１における第二の半導体結晶層１６で覆われた部分の結晶欠陥の面密度が増加する。これにより、第一の半導体結晶層１１において、第二の半導体結晶層１６で覆われた部分１１Ａは、第二の半導体結晶層１６で覆われていない部分１１Ｂよりも結晶欠陥の面密度が高くなる。結晶化の方法は、特に制限されないが、例えば、熱処理（加熱）が挙げられる。このようにして、図１に示す半導体を製造することができる。
【００２６】
なお、本発明において、結晶層とは、単結晶構造または多結晶構造から形成された層をいい、結晶欠陥を含む場合と、含んでいなくても良い場合とがある。例えば、前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われている部分は、結晶欠陥を含むが、前記第二の半導体結晶層で覆われていない部分は、結晶欠陥を含んでいても良いし含んでいなくても良い。また、非結晶層とは、結晶層以外の層をいい、アモルファス層または一部微晶化領域を含むアモルファス層等をいう。
【００２７】
前記各工程において、半導体層の形成、除去、結晶化等の方法は特に限定されない。例えば、前記半導体非結晶層の除去は、ウェットエッチング、ドライエッチング等により行ってもよい。前記半導体非結晶層の結晶化は、例えば、加熱等により行ってもよい。なお、前記第一の半導体結晶層における結晶欠陥の面密度を適度にするために、前記第二の半導体結晶層形成工程における前記半導体非結晶層の結晶化条件を適宜設定することができる。詳しくは後述する。
【００２８】
本発明の半導体は、前記第一の半導体結晶層および前記第二の半導体結晶層以外の構成要素を適宜含んでいてもよい。例えば、本発明の半導体は、前記第一の半導体結晶層と、前記第二の半導体結晶層との間に、第三の半導体結晶層が配置されていても良い。前記第三の半導体結晶層は、前述のように、窒化物半導体が好ましく、ＩＩＩ族窒化物半導体がより好ましい。さらに具体的には、前記第三の半導体結晶層は、例えばＧａＮであってもよい。このような半導体は、例えば以下のようにして製造できる。すなわち、前記準備工程後、前記非結晶層形成工程に先立ち、前記第一の半導体結晶層の片面側に前記第三の半導体結晶層を形成する（第三の結晶層形成工程）。そして、前記第二の半導体結晶層形成工程において、前記第三の半導体結晶層から見て前記第一の半導体結晶層と反対の面側に前記第二の半導体結晶層を形成する。
【００２９】
なお、前記第三の半導体結晶層は、単層でも良いし、複数の層から形成されていてもよい。また、本発明の半導体は、前記第一の半導体結晶層と、前記第二の半導体結晶層との間に、前記第三の半導体結晶層以外の構成要素が適宜含まれていてもよい。
【００３０】
さらに、本発明の半導体は、前記第一の半導体結晶層および前記第二の半導体結晶層の上下の一方または両方に、他の半導体結晶層等の構成要素を適宜含んでいても良いし、含んでいなくても良い。
【００３１】
また、本発明の製造方法は、前記第一の半導体結晶層を準備する準備工程、前記非結晶層形成工程、前記第二の半導体結晶層形成工程以外に、例えば上述のように前記第三の結晶層形成工程を含んでいても良いし、その他の工程を適宜含んでいても良い。より具体的には、例えば、後述の実施形態２で述べるような製造方法であっても良い。
【００３２】
なお、本発明において、Ｘという構成要素とＹという構成要素が存在する場合、ＸとＹの位置関係は、以下の通りとする。まず、「Ｘの片面側にＹ」は、特に断らない限り、Ｘの片面側にＹが直接接触している状態でも良いし、Ｘの片面側とＹとの間に他の構成要素等が存在し、Ｘの片面側とＹとが直接接触していない状態でも良い。例えば、前記第二の半導体結晶層が前記第一の半導体結晶層の片面側の一部を覆うように形成している状態とは、前述の通り、前記第一の半導体結晶層の片面側に前記第二の半導体層が直接接触していても、間に前記第三の半導体結晶層等が存在していてもよい。「Ｘの両面側にＹ」も、同様とする。「Ｘの片面にＹ」は、Ｘの片面にＹが直接接触している状態を指す。「Ｘの両面にＹ」も、同様とする。「Ｘの上にＹ」は、特に断らない限り、Ｘの上面にＹが直接接触している状態でも良いし、Ｘの上面とＹとの間に他の構成要素等が存在し、Ｘの上面とＹとが直接接触していない状態でも良い。同様に、「Ｘの下にＹ」は、特に断らない限り、Ｘの下面にＹが直接接触している状態でも良いし、Ｘの下面とＹとの間に他の構成要素等が存在し、Ｘの下面とＹとが直接接触していない状態でも良い。また、「Ｘの上面にＹ」は、Ｘの上面にＹが直接接触している状態を指す。同様に、「Ｘの下面にＹ」は、Ｘの下面にＹが直接接触している状態を指す。
【００３３】
前記第一の半導体結晶層と前記第二の半導体層とが直接接触せず、間に他の構成要素が存在する場合は、前記第一の半導体結晶層において、前記第二の半導体結晶層で覆われている部分と覆われていない部分との境界は、以下のように定義する。すなわち、前記第二の半導体結晶層の存在領域と非存在領域との境界線を含み、かつ、前記第一の半導体結晶層における前記第二の半導体結晶層側の面と直交する面を、基準面とする。前記基準面が、前記第一の半導体結晶層における前記第二の半導体結晶層側の面と交わる線を、前記第二の半導体結晶層で覆われている部分と覆われていない部分との境界とする。
【００３４】
また、本発明において、「組成」とは、半導体層等を構成する元素の原子数の量的関係をいう。「組成比」とは、前記半導体層等を構成する特定の元素の原子数と、他の元素の原子数との相対的な割合をいう。例えば、ＩｎｘＧａ１−ｘＮの組成を有する半導体層において、ｘの数値を「Ｉｎ組成比」という。
【００３５】
本発明の半導体は、例えば前記本発明の半導体素子に使用可能であり、前記本発明の半導体発光素子に用いることが特に好ましい。前記本発明の半導体発光素子は、前記第一の半導体結晶層が、活性層であり、前記第二の半導体結晶層が、電流狭窄層であることがより好ましい。このような構成によれば、前記活性層において、前記電流狭窄層で覆われている部分が、前記電流狭窄層で覆われていない部分よりも結晶欠陥の面密度が高く、レーザ発振を十分に抑制しやすい。前記電流狭窄層は、例えば、ストライプ状の開口部または開口埋め込み部を有していても良い。また、例えば、前記ストライプ状の開口部または開口埋め込み部の一端は、前記半導体発光素子の光出射側端面に形成されており、他端は、前記光出射側端面と反対側の端面以外に形成されていても良い。
【００３６】
前述の通り、本発明の半導体は、前記第一の半導体結晶層において、前記第二の半導体結晶層で覆われている部分が、前記第二の半導体結晶層で覆われていない部分よりも結晶欠陥の面密度が高い。これにより、本発明の半導体を半導体発光素子に用いた場合には、例えば前述の通り、レーザ発光を極めて効果的に抑制し、インコヒーレントな発光を得ることが可能である。ただし、これは例示であって、本発明の半導体の用途および得られる効果は、これに限定されない。本発明の半導体は、半導体発光素子以外に、例えば、半導体受光素子等の半導体素子に用いることもできる。また、本発明の半導体は、そのまま本発明の半導体素子として用いることが可能であれば、そのまま用いても良いし、適宜他の構成要素を追加して半導体素子としても良い。
【００３７】
（実施形態２）
以下、本発明の半導体発光素子およびその製造方法の一実施形態について説明する。
【００３８】
図３の断面図に、本発明の半導体発光素子の一例の構造を示す。同図の半導体発光素子は、青色波長帯で発光する窒化物半導体素子であり、インナーストライプ導波路型の端面発光型半導体素子である。
【００３９】
図示のとおり、この発光素子は、ｎ型基板１０１、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、ｐ型ガイド層１０５、電流狭窄層１０６、ｐ型クラッド層１０７、およびｐ型コンタクト層１０８が前記順序で積層された積層構造を有する。ｎ型基板１０１は、ｃ面を結晶表面とするＳｉドープｎ型ＧａＮ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ１００μｍ）から形成されている。ｎ型クラッド層１０２は、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ２μｍ）から形成されている。ｎ型ガイド層１０３は、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ０．１μｍ）から形成されている。活性層１０４は、Ｉｎ０．１８Ｇａ０．８２Ｎ（厚さ３ｎｍ）井戸層とＩｎ０．０１Ｇａ０．９９Ｎ（厚さ４ｎｍ）バリア層からなる３周期多重量子井戸（ＭＱＷ）構造により形成されている。ｐ型ガイド層１０５は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）から形成されている。ｐ型クラッド層１０７は、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）から形成されている。ｐ型コンタクト層１０８は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）から形成されている。ｎ型基板１０１は、ｍ面や（１１−２２）面などの他の結晶面を表面とするＧａＮ基板や、ＧａＮ低温バッファ層を用いてサファイア基板上に形成したＧａＮ層、ＧａＮ／サファイア上に形成された窒化物系結晶層等を用いても良い。前記積層構造の上部には、ｐ型コンタクト層１０８の上面に接するようにｐ型電極１０９が設けられている。前記積層構造の下部には、ｎ型基板１０１下面に接するようにｎ型電極１１０が設けられている。
【００４０】
電流狭窄層１０６は、一部が除去されて開口部が形成され、前記開口部は、ｐ型クラッド層１０７により埋め込まれて開口埋め込み部となっている。電流狭窄層１０６は、ｐ型クラッド層１０７より屈折率が低く、水平方向の屈折率導波機構としても機能し、これにより光導波路が構成される。活性層１０４は、電流狭窄層１０６で覆われている部分１０４Ａが、電流狭窄層１０６で覆われていない部分１０４Ｂよりも、結晶欠陥の面密度が高くなっている。これにより、レーザ発振を効果的に抑制可能である。
【００４１】
なお、図３の半導体発光素子において、活性層１０４は、本発明の、前記「第一の半導体結晶層」に相当する。ｐ型ガイド層１０５は、前記「第三の半導体結晶層」に相当する。電流狭窄層１０６は、前記「第二の半導体結晶層」に相当する。
【００４２】
図４の平面図（上面図）に、図３の半導体発光素子を上方から見た構造の概略を示す。言い換えると、図３は、図４の半導体発光素子の、Ｉ−Ｉ方向に見た断面図である。ただし、図４においては、説明の便宜上、電流狭窄層１０６上の構成要素（ｐ電極１０９など）は全て省略している。
【００４３】
図４に示すとおり、電流狭窄層１０６には、前記開口部（開口埋め込み部）が、電流の注入領域２０１を形成する開口ストライプ２０３として形成されている。開口ストライプ２０３は、前記半導体発光素子の光出射側端面から、前記光出射側と反対側の端面（以下、「後端面」という）に向かう方向に形成されている。開口ストライプ２０３の一端は、前記半導体発光素子の光出射側端面に形成されており、他端は、前記半導体発光素子の後端面まで達せずに、電流狭窄層１０６の内部に形成されている。開口ストライプ２０３の幅は、例えば２μｍであり、長さは、例えば３００μｍである。前記半導体素子の後端面側は、前述の通り、開口ストライプ２０３が形成されずに電流狭窄層１０６が残され、電流非注入領域２０２が形成されている。電流非注入領域の長さは、例えば、前記後端面から２００μｍである。前記半導体素子の前記光出射側端面および前記後端面には、前記両端面での反射率を制御するための誘電体多層反射膜２０４および２０５が設けられている。前記誘電体多層反射膜２０４、２０５は、発光波長付近での反射率がなるべく小さくなるような無反射コート膜である。誘電体多層反射膜２０４および２０５としては、例えば、酸化チタン膜、酸化アルミ膜等が挙げられる。設計による端面の光反射率は、例えば、１％とする。なお、無反射コート膜は、その機能を達成できるのであれば、誘電体多層反射膜に限定されず、任意である。
【００４４】
開口ストライプ２０３は、図示のような直線状以外に、曲がりくねったりＵターンした形状であったりしても良い。例えば、開口ストライプ２０３は、その一端が前記光出射側端面に存在し、他端が、前記光半導体発光素子側面に存在してもよい。また、開口ストライプ２０３は、その一端が前記光出射側端面に存在し、他端も前記光出射側端面に存在してもよい（すなわちＵターン形状）。
【００４５】
なお、電流狭窄層１０６の形成材料は特に制限されず、ＡｌＮ以外の任意の材料でも良いが、ＡｌＮが特に好ましい。例えば、ＡｌＮは２元化合物であるため、多元混晶と比べて、結晶化した際に平坦な表面の電流狭窄層が得られやすい。また、ＡｌＮは、ＩＩＩ族窒化物半導体中で最も大きなバンドギャップと、最も小さな屈折率とを有するため、高い絶縁性能と、充分な光閉じ込め性能を有する電流狭窄層を実現することができる。
【００４６】
また、本発明の半導体発光素子の構造は、図３および４に示す構造に限定されず、本発明の半導体における前記第一の半導体結晶層および第二の半導体結晶層を含み、かつ半導体素子として機能しうる限り、どのような構造でも良い。例えば、本発明の半導体発光素子の構造は、図３および４に示す各構成要素を、適宜省略した構造でも良いし、適宜他の構成要素を追加した構造でもよい。より具体的には、例えば、図３の層１０２、１０３、１０５、１０８を省略し、層１０１が活性層１０４下面に接触しｎ型基板およびｎ型ガイド層を兼ね、層１０７が活性層上面に接触しｐ型ガイド層およびｐ型コンタクト層を兼ねる、極めてシンプルな構造でも良い。この場合、各層の組成、厚み等は、半導体発光素子として適切に機能しうるように、前述の記載から適宜変化させて良い。
【００４７】
図３および４に示す半導体発光素子の製造方法は、特に制限されないが、例えば、以下のようにする。以下、図５および図６の工程断面図を用いて説明する。
【００４８】
まず、図５（Ａ１）に示すとおり、ｎ型基板１０１を準備する。次に、図５（Ａ２）に示すとおり、ｎ型基板１０１上に、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、およびｐ型ガイド層１０５を、前記順序で形成する。この形成方法は特に制限されず、例えば、気相成長法、より具体的には、例えば有機金属気相エピタキシャル（ＭＯＶＰＥ）法等の通常の方法を用いることができる。各層形成時のガス濃度、成長温度等の条件は、例えば、気相成長法で一般的に用いられる条件を参考に適宜設定可能である。なお、図５（Ａ２）において、活性層１０４を形成する工程が、本発明の製造方法において前記第一の半導体層を準備する「準備工程」に相当する。
【００４９】
次に、図５（Ｂ１）に示すとおり、ｐ型ガイド層１０５の上面に、ＡｌＮから形成された非結晶層１０６’を形成する。この非結晶層１０６’（半導体非結晶層）は、後に結晶化されて電流狭窄層（第二の半導体結晶層）１０６となる。非結晶層１０６’は、例えば、ＭＯＶＰＥ法により形成できる。
【００５０】
なお、本発明において、前記半導体非結晶層の形成温度は特に制限されないが、ＡｌＮにより気相成長法で形成する場合、好ましくは２００〜７００℃、より好ましくは２００〜５００℃である。前記形成温度があまり高すぎると、形成中に前記半導体非結晶層の結晶化が進み、非結晶層として形成しにくくなる。前記形成温度があまり低すぎると、前記半導体非結晶層の形成そのものが困難になる。前記半導体非結晶層の材質がＡｌＮ以外である場合、形成方法が気相成長以外である場合等は、前記形成温度は、前記半導体非結晶層の材質、形成方法等に応じて適宜設定すれば良い。
【００５１】
次に、図５（Ｂ２）に示すとおり、非結晶層１０６’の一部を除去して開口部を形成する。この方法は特に制限されないが、簡便性、コスト等の観点から、エッチングが好ましく、ウェットエッチングがより好ましい。以下に、ウェットエッチングの方法の一例を示す。まず、ＡｌＮ非結晶層１０６’上にＳｉＯ２を１００ｎｍ堆積し、レジストを塗布した後、フォトリソグラフィーにより幅２μｍのストライプパターンを前記レジスト上に形成する。次に、バッファードフッ酸により、前記レジストをマスクとして前記ＳｉＯ２をエッチング後、前記レジストを有機溶媒により除去し、さらに水洗する。次に、前記ＳｉＯ２をマスクとしてＡｌＮ非結晶層１０６’のエッチングを行う。エッチング液にはリン酸と硫酸を体積比１：１の割合で混合した溶液を用いる。さらに、前記ＳｉＯ２マスクでカバーされていない領域のＡｌＮ非結晶層１０６’を、８０℃に保持した前記リン酸／硫酸混合溶液中、１０分間のエッチングにより除去し、ストライプ状の開口部を形成する。そして、バッファードフッ酸で、マスクとして用いた前記ＳｉＯ２を除去し、ＡｌＮ非結晶層１０６’に２μｍ幅のストライプ状開口部が形成された図５（Ｂ２）の構造を得る。
【００５２】
なお、上記ウェットエッチングにおいて、エッチング液の種類、液温、マスクの種類等の各種条件は、上記に限定されず、適宜設定可能である。例えば、上記記載においては、８０℃のリン酸／硫酸混合液をエッチングに用いたが、効率的かつ選択的なエッチングが実現できるのであれば、他のエッチング液でもよい。リン酸／硫酸混合液において、エッチング速度は、例えば、硫酸の添加量および液温により調整できる。なお上記においては、ＡｌＮ非結晶層１０６’が非結晶層であり、直下のｐ型ガイド層１０５（ＧａＮ）が結晶層であるために、前者のエッチング速度が後者のエッチング速度よりも大幅に大きく、選択的かつ効率的なエッチングが可能となるのである。したがって、ＡｌＮ非結晶層１０６’を効率的にエッチングでき、かつｐ型ガイド層１０５を不必要にエッチングしてしまわないエッチング速度となるように、エッチング液の組成、液温等を適宜設定することが好ましい。この観点から、前記エッチング液の液温は、５０℃以上２００℃以下が好ましい。また上記記載ではＡｌＮ非結晶層１０６’のエッチングマスクとしてＳｉＯ２を用いたが、エッチング液に侵されない材料であればＳｉＮｘやレジストを含む有機物を用いてもよい。
【００５３】
図５における上記（Ｂ１）および（Ｂ２）工程が、本発明の製造方法における前記「非結晶層形成工程」に相当する。
【００５４】
次に、図６（Ｃ）に示すとおり、ＡｌＮ非結晶層１０６’上面を覆い、かつ、前記開口部から露出したｐ型ガイド層１０５上面を覆うように（前記開口部を埋め込むように）、ｐ型クラッド層１０７を形成（埋め込み再成長）する。このとき、ｐ型クラッド層１０７の形成開始に先立ち、基板温度を、ｐ型クラッド層１０７の形成温度まで昇温させる。この形成温度が十分に高いと、前記昇温開始時からｐ型クラッド層１０７の形成完了までの間に、同時にＡｌＮ非結晶層１０６’が熱処理され、結晶化して、同図に示すとおり電流狭窄層１０６（第二の半導体結晶層）となる。このとき、活性層１０４（第一の半導体結晶層）において、電流狭窄層１０６で覆われている部分１０４Ａの結晶欠陥の面密度が増加し、電流狭窄層１０６で覆われていない部分１０４Ｂよりも結晶欠陥の面密度が高くなる。この図６（Ｃ）の工程が、本発明の製造方法における前記「第二の半導体結晶層形成工程」に相当する。
【００５５】
なお、非結晶層１０６’の熱処理（結晶化）と、ｐ型クラッド層１０７の形成とは、別工程としても良い。しかし、上記のように、ｐ型クラッド層１０７の形成と非結晶層１０６’の熱処理を同時に行うと、半導体発光素子の製造において、非結晶層１０６’の熱処理工程を別途設けて工程数を増やす必要がないため好ましい。非結晶層１０６’の熱処理時の最高温度は、好ましくは７００〜１３００℃、より好ましくは９００〜１３００℃とする。これにより、ＡｌＮ非結晶層１０６’を好適に結晶層（電流狭窄層１０６）に転換することができる。非結晶層１０６’の形成材料がＡｌＮ以外の場合は、形成材料に応じて適宜前記熱処理温度を設定すれば良い。
【００５６】
そして、図６（Ｄ）に示すとおり、ｐ型クラッド層１０７上面にｐ型コンタクト層１０８を形成する。この形成条件は特に制限されず、一般的な気相成長法、ＭＯＶＰＥ法等の条件を参考にして適宜設定できる。さらに、図６（Ｅ）に示すとおり、ｐ型コンタクト層１０８の上面にｐ型電極１０９を、ｎ型基板１０１の下面にｎ型電極１１０を、それぞれ形成する。これら電極の形成条件も特に制限されず、一般的な半導体発光素子の電極形成条件等を参考にして適宜設定できる。
【００５７】
以上により図６（Ｅ）の構造を有する試料が得られたら、そのまま、光出射端面および後端面に無反射コート膜２０４および２０５を形成してもよい。また、無反射コート膜２０４および２０５の形成に先立ち、前記試料を、必要に応じ、ストライプに垂直な方向に劈開し、チップとしても良い。前記チップの長さ（素子長）は、半導体発光素子に所望される特性によって適宜設定できる。無反射コート膜２０４および２０５は、例えば、スパッタリング法等により形成できる。このようにして、図３および４に示す構造の半導体発光素子を製造することができる。
【００５８】
本発明の半導体の製造方法においては、前述の通り、前記非結晶層の結晶化とともに、前記第一の半導体結晶層において前記第二の半導体結晶層に覆われた部分の結晶欠陥の面密度を増加させることができる。このような現象が起こるメカニズムは必ずしも明らかではないが、前記非結晶層が構造変化して前記第二の半導体結晶層になるとともに、その影響で前記第一の半導体結晶層に歪みがかかり、結晶欠陥が増加すると考えられる。
【００５９】
例えば図３の半導体発光素子の場合は、以下のメカニズムが考えられる。ただし、このメカニズムはあくまでも推測であり、本発明を限定しない。すなわち、活性層１０４は、前述の通りＩｎＧａＮから形成されており、ｎ型基板１０１を形成するＧａＮや、他の層を形成するＧａＮ、ＡｌＧａＮよりも格子定数が大きい。このため、ＩｎＧａＮ活性層１０４には、主としてｎ型基板１０１（ＧａＮ）の影響で、あるいは上下のＧａＮ層（ｎ型ガイド層１０３およびｐ型ガイド層１０５）の影響で、圧縮歪み（格子不整合歪）がかかっている。活性層１０４のＩｎ組成が高い場合や、層厚が厚い場合には、この歪が特に大きくなり、結晶欠陥が発生しやすくなると考えられる。さらに、電流狭窄層１０６の形成材料であるＡｌＮは、ＧａＮよりもいっそう結合定数が小さい。このため、アモルファス状のＡｌＮ非結晶層１０６’を結晶化させて電流狭窄層１０６とすると、活性層１０４に、格子定数差による歪がさらに強くかかると推測される。これにより、活性層１０４の、電流狭窄層１０６により覆われた部分で、結晶欠陥の面密度が増加すると考えられる。
【００６０】
上記の理由から、本発明の半導体は、前記第一の半導体結晶層がＩｎＧａＮから形成されており、その下面にＧａＮ結晶層が形成されており、上面に、前記第三の半導体結晶層がＧａＮにより形成されていることが特に好ましい。また、本発明の半導体の製造方法においては、第一の半導体結晶層を準備する前記準備工程において、ＧａＮ結晶層の上面に、前記第一の半導体結晶層を形成することが好ましい。前記第一の半導体結晶層がＩｎＧａＮから形成されている場合、その組成をＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）とすると、ｘの好ましい範囲は、前述の通りである。
【００６１】
また、本発明の半導体の製造方法においては、前記第二の半導体結晶層形成工程において、半導体非結晶層の結晶化条件を適宜設定することで、目的に応じて前記第一の半導体結晶層の結晶欠陥の面密度を調整することができる。例えば、前記第二の半導体結晶層に覆われた部分で結晶欠陥（面欠陥）が全く増加しなかったり、前記第二の半導体結晶層に覆われていない部分で結晶欠陥（面欠陥）が不必要に増加しすぎたりしないよう、前記結晶化条件を適切に設定することが好ましい。前記結晶化条件の適切な設定は、当業者であれば、本願明細書の記載に基づき、過度の試行錯誤を必要とせずに行うことができる。具体的には、例えば以下の通りである。
【００６２】
図３の半導体発光素子を例に取ると、結晶欠陥（面欠陥）の形成されやすさは、下記（１）〜（３）などに影響される。
（１）活性層のＩｎ組成及び層厚による活性層自体の歪の大きさ
（２）ＡｌＮ層１０６（１０６'）と活性層１０４との距離（すなわち、ｐ型ガイド層１０５の厚さ）による歪の影響し易さ
（３）ｐ型クラッド層１０７形成（再成長）開始時の昇温レートによるＡｌＮ層の結晶化の進行速度
これらの中でも、（３）の再成長開始時の昇温レート（昇温速度）を適宜調整することが、素子設計に影響を与えないため好ましい。すなわち、活性層１０４の結晶欠陥（面欠陥）が、例えば電流狭窄層１０６で覆われた領域にのみ充分な密度で形成されるように、素子構造に合わせて最適な昇温レートを選べばよい。
【００６３】
本発明の半導体の製造方法において、前記半導体非結晶層の結晶化を熱処理により行う場合、上記のように、前記第一の半導体結晶層の結晶欠陥の面密度を調整する観点から、熱処理時の昇温レートを適宜選択することが好ましい。他の条件にもよるが、前記昇温レートが大きいほど前記第一の半導体結晶層の結晶欠陥の面密度が増加しやすく、前記昇温レートが小さいほど前記第一の半導体結晶層の結晶欠陥の面密度が増加しにくい傾向がある。前記昇温レートは、前記第一の半導体結晶層がＩｎＧａＮから形成され、前記半導体非結晶層（前記第二の半導体結晶層）がＡｌＮから形成される場合、例えば１００〜３００℃／ｍｉｎ、好ましくは１５０〜２００℃／ｍｉｎである。前記第一の半導体結晶層および前記半導体非結晶層（前記第二の半導体結晶層）の一方または両方の形成材料が前記と異なる場合は、前記温度範囲に準じて、または形成材料に応じて適切に前記昇温レートを設定すれば良い。また、前記熱処理時の最高温度は、前記非結晶層を適切に結晶化させる観点から適宜選択すれば良い。前記最高温度の好適範囲は、前記非結晶層（前記第二の半導体結晶層）の形成材料により異なるが、ＡｌＮの場合は前述の通りである。さらに、前述のように、前記第一の半導体結晶層の組成および厚み、前記半導体非結晶層（前記第二の半導体結晶層）と前記第一の半導体結晶層との距離によっても、前記第一の半導体結晶層の結晶欠陥の面密度を調整できる。他の条件にもよるが、前記第一の半導体結晶層の厚みが大きいほど、前記第一の半導体結晶層の結晶欠陥の面密度が大きくなりやすい傾向がある。また、他の条件にもよるが、前記半導体非結晶層（前記第二の半導体結晶層）と前記第一の半導体結晶層との距離が小さいほど、前記第一の半導体結晶層の結晶欠陥の面密度が大きくなりやすい傾向がある。なお、前記半導体非結晶層（前記第二の半導体結晶層）と前記第一の半導体結晶層との距離が最小の場合とは、前記半導体非結晶層（前記第二の半導体結晶層）と前記第一の半導体結晶層とが密着している場合であり、前記距離はゼロである。あるいは、前記第一の半導体結晶層の結晶欠陥の面密度は、前記第二の半導体結晶層の組成および厚みによっても調整可能である。
【００６４】
図３および４に示した本実施形態の半導体発光素子は、活性層における電流非注入領域の結晶欠陥により導波損失を増加することでレーザ発振を抑制し、高出力化を実現する。これにより、例えば、素子サイズが小さくても安定してレーザ発振を抑制し、インコヒーレントで高出力なビームを得ることが可能な半導体発光素子を提供できる。
【００６５】
すなわち、図３および４に示した本実施形態の半導体発光素子の動作を例示すると、以下の通りである。まず、前記半導体発光素子に電流を注入すると、電流注入領域２０１で発生した自然放出光は、開口ストライプ２０３によって形成された光導波路を導波しながら、誘導放出過程により増幅される。前記半導体発光素子の後端面側に進んだ導波光は、電流非注入領域２０２で吸収される。電流非注入領域２０２の活性層１０４は結晶欠陥の面密度が高いため、効果的に吸収が起こり、短い電流非注入領域でも大きな導波損失となる。また、電流非注入領域２０２で吸収により発生したキャリアは、結晶欠陥（面欠陥）を介して非発光再結合に消費されると考えられるため、高出力下でも非注入領域の透明化が起こらずレーザ発振の抑制が期待できる。このように、結晶欠陥の面密度が大きい電流非注入領域を設けることで、素子サイズが小さくても充分にレーザ発振を抑制でき、インコヒーレントで高い光出力が得られる半導体発光素子を実現できるのである。このような半導体発光素子は、例えば、ビーム品質を維持しながらスペックルを低減できるディスプレイ用光源として有用である。
【実施例】
【００６６】
以下、本発明の実施例について説明する。
【００６７】
図３および４に示した構造の半導体発光素子を製造した。前述の通り、ｎ型基板１０１は、ｃ面を結晶表面とするＳｉドープｎ型ＧａＮ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ１００μｍ）から形成されている。ｎ型クラッド層１０２は、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ２μｍ）から形成されている。ｎ型ガイド層１０３は、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ０．１μｍ）から形成されている。活性層１０４は、Ｉｎ０．１８Ｇａ０．８２Ｎ（厚さ３ｎｍ）井戸層とＩｎ０．０１Ｇａ０．９９Ｎ（厚さ４ｎｍ）バリア層からなる３周期多重量子井戸（ＭＱＷ）構造により形成されている。ｐ型ガイド層１０５は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）から形成されている。ｐ型クラッド層１０７は、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）から形成されている。ｐ型コンタクト層１０８は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）から形成されている。
【００６８】
本実施例の前記半導体素子の製造において、各半導体結晶層の作製には、常圧の有機金属気相成長（ＭＯＶＰＥ）装置を用いた。キャリアガスには水素と窒素の混合ガスを用い、Ｇａ、Ａｌ、Ｉｎソースとしてそれぞれトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ｎ型ドーパントにシラン（ＳｉＨ４）、ｐ型ドーパントにビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
【００６９】
本実施例の前記半導体素子の製造は、具体的には、以下のように行った。すなわち、まず、ｎ型基板１０１上に、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、ｐ型ガイド層１０５を成長（堆積）させ、さらに、ＡｌＮ非結晶層１０６'を低温で成長（堆積）させた。ｎ型基板１０１には、本実施例ではｃ面を表面とするフリースタンディングのＧａＮ基板を用いた。まず、ｎ型基板１０１を前記成長装置に投入後、ＮＨ３を供給しながら基板を昇温し、ｎ型クラッド層１０２の成長温度まで達した時点でｎ型クラッド層１０２成長を開始させた。さらに、ｎ型クラッド層１０２形成後、同様の方法により、ｎ型ガイド層１０３、３周期多重量子井戸（ＭＱＷ）構造の活性層１０４、ｐ型ガイド層１０５を、前記順序で堆積させた。ＧａＮ層の成長は、基板温度１０８０℃、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで行った。ＡｌＧａＮ層の成長は、基板温度１０８０℃、ＴＭＡ供給量３６μｍｏｌ／ｍｉｎ、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで行った。ＭＱＷ成長（活性層１０４の成長）は、基板温度８００℃、ＴＭＧ供給量８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで行い、ＴＭＩｎ供給量は井戸層で４８μｍｏｌ／ｍｉｎ、バリア層で３μｍｏｌ／ｍｉｎとした。これらの構造を堆積後、引き続いて基板温度を所定の温度まで降温し、ＡｌＮ非結晶層１０６'（後に電流狭窄層１０６となる）を低温で成長（堆積）させた。ＡｌＮ非結晶層１０６'の堆積条件は、基板温度は５００℃、ＴＭＡおよびＮＨ３供給量はそれぞれ３６μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎとし、堆積膜厚は０．１μｍとした。
【００７０】
次に、ＡｌＮ非結晶層１０６'の一部をエッチングにより除去し、ストライプ状の開口部を形成した。すなわち、まず、ＡｌＮ非結晶層１０６'の上面にＳｉＯ２を１００ｎｍ堆積させ、レジストを塗布した後、前記レジスト上に、フォトリソグラフィーにより幅２μｍのストライプパターンを形成した。次に、前記レジストをマスクとしてバッファードフッ酸により前記ＳｉＯ２をエッチング後、前記レジストを有機溶媒により除去し、さらに水洗した。次に、前記ＳｉＯ２をマスクとしてＡｌＮ非結晶層１０６’のエッチングを行った。エッチング液には、リン酸と硫酸を体積比１：１の割合で混合した溶液を用いた。８０℃に保持した前記エッチング液中、１０分間のエッチングにより、前記ＳｉＯ２マスクでカバーされていない領域のＡｌＮ非結晶層１０６’を除去し、ストライプ状の開口部を形成した。さらに、バッファードフッ酸で、マスクとして用いた前記ＳｉＯ２を除去し、ＡｌＮ非結晶層１０６’に２μｍ幅のストライプ状開口部が形成された構造を得た。上記エッチング条件においては、ＧａＮ層（ｐ型ガイド層）１０５、ＳｉＯ２マスクともエッチングされず、ＡｌＮ非結晶層１０６’を良好な選択性でエッチングすることができた。
【００７１】
以上により、ストライプ状開口部を有する試料（半導体発光素子の半製品）を得た。この試料は、図５（Ｂ２）に示すように、ｎ型基板１０１、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、ｐ型ガイド層１０５、およびＡｌＮ非結晶層１０６’が前記順序で積層されている。ＡｌＮ非結晶層１０６’は、エッチングにより一部が除去され、ストライプ状の開口部が形成されている。次に、この、ストライプ状開口部を有する試料に対し、ｐ型クラッド層１０７の形成（埋め込み再成長）を行った。すなわち、前記試料を前記ＭＯＶＰＥ装置に再投入後、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで、基板温度を、ｐ型クラッド層１０７の成長温度である１１００℃まで１５０℃／ｍｉｎで昇温した。基板温度が１１００℃に達した後、厚さ０．５μｍのｐ型クラッド層１０７を堆積させた。さらに、基板温度を１０８０℃に下げてから厚さ０．０２μｍのｐ型コンタクト層１０８を堆積させた。ＡｌＧａＮ層（ｐ型クラッド層１０７）、およびＧａＮ層（ｐ型コンタクト層１０８）の堆積条件は、ドーパントと基板温度の違いを除き、前述したｎ型クラッド層１０２、およびｎ型ガイド層１０３の成長条件と同様とした。
【００７２】
以上により、ｐ型コンタクト層、ＡｌＮ電流狭窄層、ｐ型およびｎ型クラッド層、ｐ型およびｎ型ガイド層、活性層を備えた発光素子のウェハが得られた。このウェハは、図６（Ｄ）に示すように、ｎ型基板１０１、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、ｐ型ガイド層１０５、ＡｌＮ電流狭窄層１０６、ｐ型クラッド層１０７、およびｐ型コンタクト層１０８が前記順序で積層されている。電流狭窄層１０６は、エッチングにより一部が除去されてストライプ状の開口部が形成され、前記開口部は、ｐ型クラッド層１０７により埋め込まれて開口埋め込み部となっている。このウェハに対し、ｐ型電極１０９およびｎ型電極１１０を形成した。すなわち、まず、ｎ型基板１０１の裏面に、Ｔｉを厚さ５ｎｍ、およびＡｌを厚さ２０ｎｍ、前記順序で真空蒸着した。次に、ｐ型コンタクト層１０８上に、Ｎｉを厚さ１０ｎｍ、および、Ａｕを厚さ１０ｎｍ、前記順序で真空蒸着した。この試料をＲＴＡ装置に投入し、６００℃５分間のアロイを行ってオーミックコンタクトを形成した。そして、表面側のＮｉＡｕおよび基板裏面側のＴｉＡｌ上にそれぞれＡｕを５００ｎｍ真空蒸着し、ｐ型電極１０９およびｎ型電極１１０とした。さらに、ｐ型電極１０９およびｎ型電極１１０形成後の試料を、ストライプに垂直な方向に劈開し、チップとした。チップの長さ（素子長）は、本実施例では５００μｍとし、電流注入領域２０１および非注入領域２０２の長さがそれぞれ３００μｍ、２００μｍとなるようにした。そして、前記チップの光出射側端面に、酸化チタンの多層膜から形成された無反射コート膜２０４をスパッタリング法により形成し、後端面に、酸化アルミの多層膜から形成された無反射コート膜２０５をスパッタリング法により形成した。光出射端面および後端面の光反射率は、それぞれ１％となるように設計した。以上のようにして、図３および図４に示す構造を有する本実施例の半導体発光素子を製造した。
【００７３】
本実施例の半導体発光素子においては、活性層１０４のうち、電流狭窄層１０６の真下に位置する（電流狭窄層１０６で覆われている）部分の一部に、結晶欠陥が大量に存在する領域（面欠陥領域）が形成されていた。図７に、この発光素子の開口ストライプ２０３周辺の表面蛍光顕微鏡像を示す。図示の通り、活性層１０４のうち、電流狭窄層１０６の真下に位置する（電流狭窄層１０６で覆われている）部分の一部に、長径数μｍの面状の暗領域が発生している。また、同図から分かる通り、前記暗領域は、電流狭窄層１０６の真下にのみ発生しており、開口部には発生していない。さらに、透過型電子顕微鏡（ＴＥＭ）により素子断面を観察し、評価したところ、活性層１０４内部における前記暗領域では、数１０ｎｍの微小な結晶欠陥が高密度に存在していた。また、断面のＴＥＭ評価によっても、前記微小な結晶欠陥は、前記暗領域にのみ高密度に発生していることが確認された。本実施例においては、このような結晶欠陥が活性層面内に存在する密度は、開口ストライプ下部の活性層では１０６ｃｍ−２以下であるのに対し、電流狭窄層の下部の活性層では１０８ｃｍ−２以上であった。なお、これら結晶欠陥の面密度の数値は、活性層１０４表面の蛍光顕微鏡観察および断面のＴＥＭ観察（観測）に基づき、前述の方法で求めた。
【００７４】
本実施例の半導体発光素子に実際に電流を注入して使用したところ、高出力下でも安定してレーザ発振を抑制してインコヒーレントな発光の出力を高めることができた。素子サイズも、前述の通り十分に小さくできた。このような半導体発光素子は、例えば、ビーム品質を維持しながらスペックルを低減できるディスプレイ用光源として有用である。
【符号の説明】
【００７５】
１１ 第一の半導体結晶層
１１Ａ 第一の半導体結晶層における、第二の半導体結晶層で覆われている部分
１１Ｂ 第一の半導体結晶層における、第二の半導体結晶層で覆われていない部分
１６’ 非結晶層
１６ 第二の半導体結晶層
１０１ ｎ型基板
１０２ ｎ型クラッド層
１０３ ｎ型ガイド層
１０４ 活性層（第一の半導体結晶層）
１０４Ａ 第一の半導体結晶層における、第二の半導体結晶層で覆われている部分
１０４Ｂ 第一の半導体結晶層における、第二の半導体結晶層で覆われていない部分
１０５ ｐ型ガイド層（第三の半導体結晶層）
１０６’ 非結晶層
１０６ 電流狭窄層（第二の半導体結晶層）
１０７ ｐ型クラッド層
１０８ ｐ型コンタクト層
１０９ ｐ型電極
１１０ ｎ型電極
２０１ 電流注入領域
２０２ 電流非注入領域
２０３ ストライプ状の光導波路（開口部または開口埋め込み部）
２０４ 出射端面反射膜
２０５ 後端面反射膜
３０１ 電流注入領域
３０２ 電流非注入領域
３０３ ストライプ状の光導波路
３０４ 無反射コート膜
７１ 暗領域
７２ ストライプ部
【技術分野】
【０００１】
本発明は、半導体、半導体の製造方法、半導体素子、半導体発光素子、半導体素子または半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
半導体レーザ（特許文献４等）は、例えば、プロジェクション型のレーザディスプレイの光源として有用である。しかしながら、レーザ光は位相が揃っており高いコヒーレンス性を有するため、干渉性が高い。このため、スクリーンに投射されたレーザ光がランダムに干渉することにより、スペックルと呼ばれるちらつきが生じることが知られている。したがって、ディスプレイ用等の光源において、前記スペックルが問題となる場合には、レーザに代わる光源が必要とされる。
【０００３】
前記スペックルを抑制可能で、かつレーザのように単色性や指向性に優れた小型の光源として、発光ダイオードがある。発光ダイオードのうち、スーパールミネッセントダイオード（ＳＬＤ）は、特に光出力が高く、光源として有用である。ＳＬＤは、例えば、半導体レーザと同様な導波路構造を有しながら、何らかの手段により光損失を増加させることにより発振を抑制した端面発光型半導体素子である。このため、ＳＬＤは、導波路構造により半導体レーザの様に指向性ビームを発することができ、またレーザ発振を抑制しているためインコヒーレントな光出力が得られる（特許文献１〜３等）。
【０００４】
ＳＬＤでは、レーザ発振を抑制することが重要であり、レーザ発振を抑制することで出力を向上させる方法が提案されている。例えば、（ａ）端面に無反射（ＡＲ： Ａｎｔｉ Ｒｅｆｒｅｃｔｉｖｅ）コート膜を形成して端面反射率を低減する方法、（ｂ）ＳＬＤ素子の活性層の片側に電流の非注入領域を形成する方法、などがある（特許文献２、３等）。図８の上面図に、ＳＬＤ素子の構造の概略を例示する。図示の通り、このＳＬＤは、光出射側端面およびその反対側の端面に、無反射コート膜が形成されている。前記光出射側の端面側は、電流注入領域３０１を有し、電流注入経路を兼ねるストライプ状の光導波路３０３が形成されている。前記光出射側端面と反対側の端面側は、電流非注入領域３０２を有し、前記光導波路３０３が形成されていない。このＳＬＤは、光導波路３０３が存在する注入領域３０１で発生した光を、非注入領域３０２で吸収させ、前記光出射側端面と反対側の端面の反射率を実効的に低減し、レーザ発振を抑制する（特許文献２の図１、および第００１４〜００２０段落等）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０３−２２４２７６
【特許文献２】特開平０５−２８３７３８
【特許文献３】特開平０６−０９７４９３
【特許文献４】特許第３９００１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記（ａ）および（ｂ）の方法を用いても、十分な効果が得られない場合がある。（ａ）の方法では、端面のＡＲコート膜で安定的にレーザ発振を抑制するには充分に低い反射率（例えば１０−５以下）が必要となる。しかし、そのような低い反射率のＡＲコート膜を再現性良く形成することは難しい。また、（ｂ）の電流非注入領域を形成する方法では、特別な吸収機構が無いと吸収による導波損失が小さいため、レーザ発振を十分に抑制するためには電流非注入領域を長くする必要がある。このため、素子サイズが大きくなるとともに、ウェハ１枚あたりから得られる素子数が少なくなる。さらに、高出力下では、吸収により発生したキャリアにより電流非注入領域は透明化し、導波損失が低下する。このため、高出力化でのレーザ発振抑制が困難となる場合がある。したがって、前記（ａ）および（ｂ）の方法に代えて、またはこれらに加え、レーザ発振をさらに効果的に抑制するための方法論が求められる。
【０００７】
そこで、本発明は、例えばレーザ発光を極めて効果的に抑制し、インコヒーレントな発光を得ることが可能な半導体の提供を目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明の半導体は、
第一の半導体結晶層と、第二の半導体結晶層とを含み、
前記第二の半導体結晶層は、前記第一の半導体結晶層の片面側の一部を覆うように形成されており、
前記第一の半導体結晶層は、前記第二の半導体結晶層で覆われている部分が、前記第二の半導体結晶層で覆われていない部分よりも結晶欠陥の面密度が高いことを特徴とする。
【０００９】
本発明の半導体の製造方法は、
前記第一の半導体結晶層を準備する準備工程と、
前記第一の半導体結晶層の片面側の一部を覆うように半導体非結晶層を形成する非結晶層形成工程と、
前記半導体非結晶層を結晶化させて前記第二の半導体結晶層とする、第二の半導体結晶層形成工程とを含み、
前記第二の半導体結晶層形成工程において、前記半導体非結晶層の結晶化とともに、前記第一の半導体結晶層における前記第二の半導体結晶層で覆われた部分の結晶欠陥の面密度を増加させることを特徴とする、前記本発明の半導体を製造する方法である。
【００１０】
本発明の半導体素子は、前記本発明の半導体を含むことを特徴とする。
【００１１】
本発明の半導体発光素子は、前記本発明の半導体素子であることを特徴とする。
【００１２】
本発明の半導体素子または半導体素子の製造方法は、前記本発明の半導体の製造方法により、前記本発明の半導体を製造する工程を含むことを特徴とする、前記本発明の半導体素子または前記本発明の半導体発光素子を製造する方法である。
【発明の効果】
【００１３】
本発明によれば、例えばレーザ発光を極めて効果的に抑制し、インコヒーレントな発光を得ることが可能な半導体を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の半導体の構造を例示する断面図である。
【図２】本発明の半導体の製造方法を例示する工程断面図である。
【図３】本発明の半導体発光素子の構造を例示する断面図である。
【図４】図３の半導体発光素子の、電流狭窄層よりも上の層を取り除いた上面図である。
【図５】本発明の半導体発光素子の製造方法における工程の一部を例示する工程断面図である。
【図６】図５の工程に続く工程を例示する工程断面図である。
【図７】実施例の半導体素子における活性層表面の一部を示す蛍光顕微鏡写真である。
【図８】ＳＬＤの構造を例示する上面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について説明する。ただし、本発明は、以下の説明により限定されない。また、図面においては、説明の便宜上、各部の構造は適宜簡略化して示す場合があり、各部の寸法比等は、実際とは異なる場合がある。
【００１６】
（実施形態１）
図１の断面図に、本発明の半導体の構造の一例を示す。図示の通り、この半導体は、第一の半導体結晶層１１の上面の一部を覆うように第二の半導体結晶層１６が形成されている。第一の半導体結晶層１１中、第二の半導体結晶層１６で覆われている部分１１Ａは、第二の半導体結晶層１６で覆われていない部分１１Ｂよりも結晶欠陥の面密度が高い。
【００１７】
なお、本発明では、前記第一の半導体結晶層における結晶欠陥の面密度は以下のように定義する。すなわち、前記第二の結晶層で覆われている部分における結晶欠陥の面密度は、前記第一の半導体結晶層中、前記第二の結晶層で覆われている部分の縦断面の厚み方向全体を透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観測して算出した値とする。前記第二の結晶層で覆われていない部分における結晶欠陥の面密度は、前記第一の半導体結晶層中、前記第二の結晶層で覆われていない部分の縦断面の厚み方向全体を同様に透過電子顕微鏡（ＴＥＭ）で観測して算出した値とする。前記透過電子顕微鏡としては、例えば、株式会社日立製作所製Ｈ−９０００ＵＨＲを用いることができる。より具体的には、前記結晶欠陥の面密度は、前記第一の半導体結晶層において１ｃｍ２あたりＴＥＭで観測可能な結晶欠陥の個数を、前記縦断面のＴＥＭ観測に基づき算出して表すものとする。前記第二の結晶で覆われている部分と覆われていない部分における結晶欠陥の面密度は、それぞれ、前記１ｃｍ２あたり観測可能な結晶欠陥の個数で表して比較するものとする。ただし、実際に面積１ｃｍ２以上の広い範囲にわたってＴＥＭ観察（観測）をすることは労力を要するため、本発明では、面積１μｍ２以上の範囲でＴＥＭ観察（観測）をし、１ｃｍ２あたりに観測可能な結晶欠陥の個数（面密度）を算出すれば良いものとする。例えば、前記ＴＥＭ観察（観測）で、前記第二の結晶層における結晶欠陥の個数が、観測面の面積１μｍ２の範囲に１００個（１０２個）であると、結晶欠陥の面密度は１０１０ｃｍ−２と算出する（見積もる）ことができる。例えば、前記第一の半導体結晶層の厚みが１００ｎｍである場合、前記第一の半導体結晶層におけるＴＥＭ観測用サンプルの幅を１０μｍとすれば良い。このようにすると、前記サンプルにおけるＴＥＭ観測面（縦断面）の面積は、１００ｎｍ（厚み）×１０μｍ（幅）＝１μｍ２となる。
【００１８】
本発明において、前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われている部分の結晶欠陥の面密度は、厳密には、前記第二の結晶層で覆われている部分全体の結晶欠陥の面密度の平均値とする。また、前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われていない部分の結晶欠陥の面密度は、厳密には、前記第二の結晶層で覆われていない部分全体の結晶欠陥の面密度の平均値とする。しかし、前記第二の半導体結晶層で覆われている部分または覆われていない部分全体を測定することは、前述のように、実際には労力を要し困難である。このため、本発明では、以下のようにして得た近似値を前記平均値として良いものとする。
【００１９】
例えば、前記第二の半導体層で覆われている部分では、実際には、結晶欠陥の面密度が比較的高い部分と比較的低い部分とが存在し、結晶欠陥の面密度にばらつきが存在する場合がある。このような場合、前記結晶欠陥の面密度が比較的高い部分と比較的低い部分の一方のみをＴＥＭ観測しても、前記第二の半導体層で覆われている部分全体の結晶欠陥の面密度を正確に反映しないので、以下のようにする。すなわち、まず、前記結晶欠陥の面密度が比較的高い部分と比較的低い部分は、他の測定方法、例えば蛍光顕微鏡観察による表面観察で、定性的に区別することができる。具体的には、例えば図７の蛍光顕微鏡写真に示すように、前記結晶欠陥の面密度が比較的高い部分は暗領域７１として示され、前記結晶欠陥の面密度が比較的低い部分は、明るく表示される。そして、下記（１）〜（３）の手順により、前記平均値の近似値を得ることができる。
（１）蛍光顕微鏡観察により、前記第一の半導体結晶層における前記第二の半導体結晶層で覆われている部分を観察（観測）する。前記観察（観測）に基づき、前記暗領域における前記第二の半導体結晶層側の表面積Ｓ１（ｃｍ２）と、前記暗領域以外の部分における前記第二の半導体結晶層側の表面積Ｓ２（ｃｍ２）をそれぞれ算出する。
（２）前記暗領域の断面１μｍ２および前記暗領域以外の部分の断面１μｍ２についてそれぞれ前述のようにＴＥＭ測定し、前記暗領域における結晶欠陥の面密度ｄ１（ｃｍ−２）および前記暗領域以外の部分における結晶欠陥の面密度ｄ２（ｃｍ−２）を算出する。
（３）これらＳ１、Ｓ２、ｄ１およびｄ２の数値から算出される下記Ｄ（ｃｍ−２）を、前記第一の半導体結晶層において前記第二の半導体結晶層で覆われている部分の、結晶欠陥の面密度とする。すなわち、このＤ（ｃｍ−２）が、前記平均値の近似値である。
Ｄ＝｛（Ｓ１×ｄ１）＋（Ｓ２×ｄ２）｝／（Ｓ１＋Ｓ２）
【００２０】
また、前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われていない部分の面密度は、例えば、前記第二の半導体結晶層で覆われていない部分の断面のＴＥＭ観測面１μｍ２当たりの結晶欠陥個数から、上記（１）〜（３）と同様に算出して良い。前記第二の結晶層で覆われていない部分は、前記暗領域（結晶欠陥が比較的多い部分）は存在せず結晶欠陥の面密度は全体にわたってほぼ均一である場合が多い。このような場合は、前記（１）〜（３）において、Ｓ１＝０であり、すなわちＤ＝ｄ２となる。前記第一の半導体層中、前記第二の半導体結晶層で覆われている部分と覆われていない部分とのいずれが結晶欠陥の面密度が高いかは、前記両部分における結晶欠陥の面密度差が十分に大きければ、前記平均値の近似値から正確に判定することができる。ただし、上記は、結晶欠陥の面密度の測定方法の例示であり、本発明は、この測定方法を行うことに限定されない。
【００２１】
さらに、前記第一の半導体結晶層において、前記結晶欠陥の面密度が比較的高い部分と比較的低い部分は、前述のように、例えば蛍光顕微鏡観察による表面観察等で、定性的に区別することができる。前記定性的な区別方法としては、前記蛍光顕微鏡観察以外に、例えば、カソードルミネセンス（Ｃａｔｈｏｄｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ， ＣＬ）観察等がある。前記第二の半導体結晶層で覆われている部分と覆われていない部分との結晶欠陥の面密度差がある程度以上大きい場合には、例えば、ＴＥＭで結晶欠陥の面密度を測定しなくても、前記定性的な区別方法で、前記面密度差があることが明確に判定できる。
【００２２】
前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われている部分の結晶欠陥の面密度は、好ましくは１０８ｃｍ−２以上であり、より好ましくは１０１０ｃｍ−２以上である。前記結晶欠陥の面密度が前記の数値以上であると、例えば、半導体発光素子に用いた場合にレーザ発振を抑制しやすい。また、前記第二の半導体結晶層で覆われている部分の結晶欠陥の面密度は、好ましくは１０１２ｃｍ−２以下である。前記結晶欠陥の面密度が上記の数値以下であると、例えば、半導体素子に用いた場合に、過度に素子特性を劣化させることを防止しやすい。前記第二の半導体結晶層で覆われていない部分の結晶欠陥の面密度は、好ましくは１０６ｃｍ−２以下であり、より好ましくは１０５ｃｍ−２以下である。前記結晶欠陥の面密度が上記の数値以下であると、例えば、半導体発光素子に用いた場合に高い光出力を得やすい。また、前記第二の半導体結晶層で覆われていない部分の結晶欠陥の面密度は、下限値は特に制限されないが、理想的にはゼロである。
【００２３】
本発明の半導体において、各層を形成する半導体は、窒化物半導体であることが好ましく、ＩＩＩ族窒化物半導体であることがより好ましい。各層の組成は、特に制限されない。前記第一の半導体結晶層は、例えばＩｎＧａＮ、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮであっても良く、前記第二の半導体結晶層は、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮであっても良い。前記第一の半導体結晶層がＩｎＧａＮから形成されている場合、その組成をＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）とすると、ｘは、好ましくは０．１〜０．５、より好ましくは０．２〜０．４である。
【００２４】
図２の工程断面図に、図１の半導体の製造方法を例示する。同図中、（Ａ）、（Ｂ）および（Ｃ）は、各製造工程を示す図である。すなわち、まず、図２（Ａ）に示すとおり、第一の半導体結晶層１１を準備する（準備工程）。次に、図２（Ｂ）に示すとおり、第一の半導体結晶層１１の片面側の一部を覆うように、半導体非結晶層１６’を形成する（非結晶層形成工程）。図２（Ｂ）の非結晶層形成工程は、例えば、前記第一の半導体結晶層の片面側に前記半導体非結晶層を形成する前工程と、前記非結晶層の一部を除去する除去工程とを含んでいてもよい。また、前記非結晶層形成工程は、例えば、前記除去工程を含まず、あらかじめ目的とする部分のみに前記半導体非結晶層を形成しても良い。
【００２５】
さらに、図２（Ｃ）に示すとおり、半導体非結晶層１６’を結晶化させて第二の半導体結晶層１６とする（第二の半導体結晶層形成工程）。この工程において、半導体非結晶層１６’の結晶化とともに、第一の半導体結晶層１１における第二の半導体結晶層１６で覆われた部分の結晶欠陥の面密度が増加する。これにより、第一の半導体結晶層１１において、第二の半導体結晶層１６で覆われた部分１１Ａは、第二の半導体結晶層１６で覆われていない部分１１Ｂよりも結晶欠陥の面密度が高くなる。結晶化の方法は、特に制限されないが、例えば、熱処理（加熱）が挙げられる。このようにして、図１に示す半導体を製造することができる。
【００２６】
なお、本発明において、結晶層とは、単結晶構造または多結晶構造から形成された層をいい、結晶欠陥を含む場合と、含んでいなくても良い場合とがある。例えば、前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われている部分は、結晶欠陥を含むが、前記第二の半導体結晶層で覆われていない部分は、結晶欠陥を含んでいても良いし含んでいなくても良い。また、非結晶層とは、結晶層以外の層をいい、アモルファス層または一部微晶化領域を含むアモルファス層等をいう。
【００２７】
前記各工程において、半導体層の形成、除去、結晶化等の方法は特に限定されない。例えば、前記半導体非結晶層の除去は、ウェットエッチング、ドライエッチング等により行ってもよい。前記半導体非結晶層の結晶化は、例えば、加熱等により行ってもよい。なお、前記第一の半導体結晶層における結晶欠陥の面密度を適度にするために、前記第二の半導体結晶層形成工程における前記半導体非結晶層の結晶化条件を適宜設定することができる。詳しくは後述する。
【００２８】
本発明の半導体は、前記第一の半導体結晶層および前記第二の半導体結晶層以外の構成要素を適宜含んでいてもよい。例えば、本発明の半導体は、前記第一の半導体結晶層と、前記第二の半導体結晶層との間に、第三の半導体結晶層が配置されていても良い。前記第三の半導体結晶層は、前述のように、窒化物半導体が好ましく、ＩＩＩ族窒化物半導体がより好ましい。さらに具体的には、前記第三の半導体結晶層は、例えばＧａＮであってもよい。このような半導体は、例えば以下のようにして製造できる。すなわち、前記準備工程後、前記非結晶層形成工程に先立ち、前記第一の半導体結晶層の片面側に前記第三の半導体結晶層を形成する（第三の結晶層形成工程）。そして、前記第二の半導体結晶層形成工程において、前記第三の半導体結晶層から見て前記第一の半導体結晶層と反対の面側に前記第二の半導体結晶層を形成する。
【００２９】
なお、前記第三の半導体結晶層は、単層でも良いし、複数の層から形成されていてもよい。また、本発明の半導体は、前記第一の半導体結晶層と、前記第二の半導体結晶層との間に、前記第三の半導体結晶層以外の構成要素が適宜含まれていてもよい。
【００３０】
さらに、本発明の半導体は、前記第一の半導体結晶層および前記第二の半導体結晶層の上下の一方または両方に、他の半導体結晶層等の構成要素を適宜含んでいても良いし、含んでいなくても良い。
【００３１】
また、本発明の製造方法は、前記第一の半導体結晶層を準備する準備工程、前記非結晶層形成工程、前記第二の半導体結晶層形成工程以外に、例えば上述のように前記第三の結晶層形成工程を含んでいても良いし、その他の工程を適宜含んでいても良い。より具体的には、例えば、後述の実施形態２で述べるような製造方法であっても良い。
【００３２】
なお、本発明において、Ｘという構成要素とＹという構成要素が存在する場合、ＸとＹの位置関係は、以下の通りとする。まず、「Ｘの片面側にＹ」は、特に断らない限り、Ｘの片面側にＹが直接接触している状態でも良いし、Ｘの片面側とＹとの間に他の構成要素等が存在し、Ｘの片面側とＹとが直接接触していない状態でも良い。例えば、前記第二の半導体結晶層が前記第一の半導体結晶層の片面側の一部を覆うように形成している状態とは、前述の通り、前記第一の半導体結晶層の片面側に前記第二の半導体層が直接接触していても、間に前記第三の半導体結晶層等が存在していてもよい。「Ｘの両面側にＹ」も、同様とする。「Ｘの片面にＹ」は、Ｘの片面にＹが直接接触している状態を指す。「Ｘの両面にＹ」も、同様とする。「Ｘの上にＹ」は、特に断らない限り、Ｘの上面にＹが直接接触している状態でも良いし、Ｘの上面とＹとの間に他の構成要素等が存在し、Ｘの上面とＹとが直接接触していない状態でも良い。同様に、「Ｘの下にＹ」は、特に断らない限り、Ｘの下面にＹが直接接触している状態でも良いし、Ｘの下面とＹとの間に他の構成要素等が存在し、Ｘの下面とＹとが直接接触していない状態でも良い。また、「Ｘの上面にＹ」は、Ｘの上面にＹが直接接触している状態を指す。同様に、「Ｘの下面にＹ」は、Ｘの下面にＹが直接接触している状態を指す。
【００３３】
前記第一の半導体結晶層と前記第二の半導体層とが直接接触せず、間に他の構成要素が存在する場合は、前記第一の半導体結晶層において、前記第二の半導体結晶層で覆われている部分と覆われていない部分との境界は、以下のように定義する。すなわち、前記第二の半導体結晶層の存在領域と非存在領域との境界線を含み、かつ、前記第一の半導体結晶層における前記第二の半導体結晶層側の面と直交する面を、基準面とする。前記基準面が、前記第一の半導体結晶層における前記第二の半導体結晶層側の面と交わる線を、前記第二の半導体結晶層で覆われている部分と覆われていない部分との境界とする。
【００３４】
また、本発明において、「組成」とは、半導体層等を構成する元素の原子数の量的関係をいう。「組成比」とは、前記半導体層等を構成する特定の元素の原子数と、他の元素の原子数との相対的な割合をいう。例えば、ＩｎｘＧａ１−ｘＮの組成を有する半導体層において、ｘの数値を「Ｉｎ組成比」という。
【００３５】
本発明の半導体は、例えば前記本発明の半導体素子に使用可能であり、前記本発明の半導体発光素子に用いることが特に好ましい。前記本発明の半導体発光素子は、前記第一の半導体結晶層が、活性層であり、前記第二の半導体結晶層が、電流狭窄層であることがより好ましい。このような構成によれば、前記活性層において、前記電流狭窄層で覆われている部分が、前記電流狭窄層で覆われていない部分よりも結晶欠陥の面密度が高く、レーザ発振を十分に抑制しやすい。前記電流狭窄層は、例えば、ストライプ状の開口部または開口埋め込み部を有していても良い。また、例えば、前記ストライプ状の開口部または開口埋め込み部の一端は、前記半導体発光素子の光出射側端面に形成されており、他端は、前記光出射側端面と反対側の端面以外に形成されていても良い。
【００３６】
前述の通り、本発明の半導体は、前記第一の半導体結晶層において、前記第二の半導体結晶層で覆われている部分が、前記第二の半導体結晶層で覆われていない部分よりも結晶欠陥の面密度が高い。これにより、本発明の半導体を半導体発光素子に用いた場合には、例えば前述の通り、レーザ発光を極めて効果的に抑制し、インコヒーレントな発光を得ることが可能である。ただし、これは例示であって、本発明の半導体の用途および得られる効果は、これに限定されない。本発明の半導体は、半導体発光素子以外に、例えば、半導体受光素子等の半導体素子に用いることもできる。また、本発明の半導体は、そのまま本発明の半導体素子として用いることが可能であれば、そのまま用いても良いし、適宜他の構成要素を追加して半導体素子としても良い。
【００３７】
（実施形態２）
以下、本発明の半導体発光素子およびその製造方法の一実施形態について説明する。
【００３８】
図３の断面図に、本発明の半導体発光素子の一例の構造を示す。同図の半導体発光素子は、青色波長帯で発光する窒化物半導体素子であり、インナーストライプ導波路型の端面発光型半導体素子である。
【００３９】
図示のとおり、この発光素子は、ｎ型基板１０１、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、ｐ型ガイド層１０５、電流狭窄層１０６、ｐ型クラッド層１０７、およびｐ型コンタクト層１０８が前記順序で積層された積層構造を有する。ｎ型基板１０１は、ｃ面を結晶表面とするＳｉドープｎ型ＧａＮ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ１００μｍ）から形成されている。ｎ型クラッド層１０２は、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ２μｍ）から形成されている。ｎ型ガイド層１０３は、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ０．１μｍ）から形成されている。活性層１０４は、Ｉｎ０．１８Ｇａ０．８２Ｎ（厚さ３ｎｍ）井戸層とＩｎ０．０１Ｇａ０．９９Ｎ（厚さ４ｎｍ）バリア層からなる３周期多重量子井戸（ＭＱＷ）構造により形成されている。ｐ型ガイド層１０５は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）から形成されている。ｐ型クラッド層１０７は、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）から形成されている。ｐ型コンタクト層１０８は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）から形成されている。ｎ型基板１０１は、ｍ面や（１１−２２）面などの他の結晶面を表面とするＧａＮ基板や、ＧａＮ低温バッファ層を用いてサファイア基板上に形成したＧａＮ層、ＧａＮ／サファイア上に形成された窒化物系結晶層等を用いても良い。前記積層構造の上部には、ｐ型コンタクト層１０８の上面に接するようにｐ型電極１０９が設けられている。前記積層構造の下部には、ｎ型基板１０１下面に接するようにｎ型電極１１０が設けられている。
【００４０】
電流狭窄層１０６は、一部が除去されて開口部が形成され、前記開口部は、ｐ型クラッド層１０７により埋め込まれて開口埋め込み部となっている。電流狭窄層１０６は、ｐ型クラッド層１０７より屈折率が低く、水平方向の屈折率導波機構としても機能し、これにより光導波路が構成される。活性層１０４は、電流狭窄層１０６で覆われている部分１０４Ａが、電流狭窄層１０６で覆われていない部分１０４Ｂよりも、結晶欠陥の面密度が高くなっている。これにより、レーザ発振を効果的に抑制可能である。
【００４１】
なお、図３の半導体発光素子において、活性層１０４は、本発明の、前記「第一の半導体結晶層」に相当する。ｐ型ガイド層１０５は、前記「第三の半導体結晶層」に相当する。電流狭窄層１０６は、前記「第二の半導体結晶層」に相当する。
【００４２】
図４の平面図（上面図）に、図３の半導体発光素子を上方から見た構造の概略を示す。言い換えると、図３は、図４の半導体発光素子の、Ｉ−Ｉ方向に見た断面図である。ただし、図４においては、説明の便宜上、電流狭窄層１０６上の構成要素（ｐ電極１０９など）は全て省略している。
【００４３】
図４に示すとおり、電流狭窄層１０６には、前記開口部（開口埋め込み部）が、電流の注入領域２０１を形成する開口ストライプ２０３として形成されている。開口ストライプ２０３は、前記半導体発光素子の光出射側端面から、前記光出射側と反対側の端面（以下、「後端面」という）に向かう方向に形成されている。開口ストライプ２０３の一端は、前記半導体発光素子の光出射側端面に形成されており、他端は、前記半導体発光素子の後端面まで達せずに、電流狭窄層１０６の内部に形成されている。開口ストライプ２０３の幅は、例えば２μｍであり、長さは、例えば３００μｍである。前記半導体素子の後端面側は、前述の通り、開口ストライプ２０３が形成されずに電流狭窄層１０６が残され、電流非注入領域２０２が形成されている。電流非注入領域の長さは、例えば、前記後端面から２００μｍである。前記半導体素子の前記光出射側端面および前記後端面には、前記両端面での反射率を制御するための誘電体多層反射膜２０４および２０５が設けられている。前記誘電体多層反射膜２０４、２０５は、発光波長付近での反射率がなるべく小さくなるような無反射コート膜である。誘電体多層反射膜２０４および２０５としては、例えば、酸化チタン膜、酸化アルミ膜等が挙げられる。設計による端面の光反射率は、例えば、１％とする。なお、無反射コート膜は、その機能を達成できるのであれば、誘電体多層反射膜に限定されず、任意である。
【００４４】
開口ストライプ２０３は、図示のような直線状以外に、曲がりくねったりＵターンした形状であったりしても良い。例えば、開口ストライプ２０３は、その一端が前記光出射側端面に存在し、他端が、前記光半導体発光素子側面に存在してもよい。また、開口ストライプ２０３は、その一端が前記光出射側端面に存在し、他端も前記光出射側端面に存在してもよい（すなわちＵターン形状）。
【００４５】
なお、電流狭窄層１０６の形成材料は特に制限されず、ＡｌＮ以外の任意の材料でも良いが、ＡｌＮが特に好ましい。例えば、ＡｌＮは２元化合物であるため、多元混晶と比べて、結晶化した際に平坦な表面の電流狭窄層が得られやすい。また、ＡｌＮは、ＩＩＩ族窒化物半導体中で最も大きなバンドギャップと、最も小さな屈折率とを有するため、高い絶縁性能と、充分な光閉じ込め性能を有する電流狭窄層を実現することができる。
【００４６】
また、本発明の半導体発光素子の構造は、図３および４に示す構造に限定されず、本発明の半導体における前記第一の半導体結晶層および第二の半導体結晶層を含み、かつ半導体素子として機能しうる限り、どのような構造でも良い。例えば、本発明の半導体発光素子の構造は、図３および４に示す各構成要素を、適宜省略した構造でも良いし、適宜他の構成要素を追加した構造でもよい。より具体的には、例えば、図３の層１０２、１０３、１０５、１０８を省略し、層１０１が活性層１０４下面に接触しｎ型基板およびｎ型ガイド層を兼ね、層１０７が活性層上面に接触しｐ型ガイド層およびｐ型コンタクト層を兼ねる、極めてシンプルな構造でも良い。この場合、各層の組成、厚み等は、半導体発光素子として適切に機能しうるように、前述の記載から適宜変化させて良い。
【００４７】
図３および４に示す半導体発光素子の製造方法は、特に制限されないが、例えば、以下のようにする。以下、図５および図６の工程断面図を用いて説明する。
【００４８】
まず、図５（Ａ１）に示すとおり、ｎ型基板１０１を準備する。次に、図５（Ａ２）に示すとおり、ｎ型基板１０１上に、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、およびｐ型ガイド層１０５を、前記順序で形成する。この形成方法は特に制限されず、例えば、気相成長法、より具体的には、例えば有機金属気相エピタキシャル（ＭＯＶＰＥ）法等の通常の方法を用いることができる。各層形成時のガス濃度、成長温度等の条件は、例えば、気相成長法で一般的に用いられる条件を参考に適宜設定可能である。なお、図５（Ａ２）において、活性層１０４を形成する工程が、本発明の製造方法において前記第一の半導体層を準備する「準備工程」に相当する。
【００４９】
次に、図５（Ｂ１）に示すとおり、ｐ型ガイド層１０５の上面に、ＡｌＮから形成された非結晶層１０６’を形成する。この非結晶層１０６’（半導体非結晶層）は、後に結晶化されて電流狭窄層（第二の半導体結晶層）１０６となる。非結晶層１０６’は、例えば、ＭＯＶＰＥ法により形成できる。
【００５０】
なお、本発明において、前記半導体非結晶層の形成温度は特に制限されないが、ＡｌＮにより気相成長法で形成する場合、好ましくは２００〜７００℃、より好ましくは２００〜５００℃である。前記形成温度があまり高すぎると、形成中に前記半導体非結晶層の結晶化が進み、非結晶層として形成しにくくなる。前記形成温度があまり低すぎると、前記半導体非結晶層の形成そのものが困難になる。前記半導体非結晶層の材質がＡｌＮ以外である場合、形成方法が気相成長以外である場合等は、前記形成温度は、前記半導体非結晶層の材質、形成方法等に応じて適宜設定すれば良い。
【００５１】
次に、図５（Ｂ２）に示すとおり、非結晶層１０６’の一部を除去して開口部を形成する。この方法は特に制限されないが、簡便性、コスト等の観点から、エッチングが好ましく、ウェットエッチングがより好ましい。以下に、ウェットエッチングの方法の一例を示す。まず、ＡｌＮ非結晶層１０６’上にＳｉＯ２を１００ｎｍ堆積し、レジストを塗布した後、フォトリソグラフィーにより幅２μｍのストライプパターンを前記レジスト上に形成する。次に、バッファードフッ酸により、前記レジストをマスクとして前記ＳｉＯ２をエッチング後、前記レジストを有機溶媒により除去し、さらに水洗する。次に、前記ＳｉＯ２をマスクとしてＡｌＮ非結晶層１０６’のエッチングを行う。エッチング液にはリン酸と硫酸を体積比１：１の割合で混合した溶液を用いる。さらに、前記ＳｉＯ２マスクでカバーされていない領域のＡｌＮ非結晶層１０６’を、８０℃に保持した前記リン酸／硫酸混合溶液中、１０分間のエッチングにより除去し、ストライプ状の開口部を形成する。そして、バッファードフッ酸で、マスクとして用いた前記ＳｉＯ２を除去し、ＡｌＮ非結晶層１０６’に２μｍ幅のストライプ状開口部が形成された図５（Ｂ２）の構造を得る。
【００５２】
なお、上記ウェットエッチングにおいて、エッチング液の種類、液温、マスクの種類等の各種条件は、上記に限定されず、適宜設定可能である。例えば、上記記載においては、８０℃のリン酸／硫酸混合液をエッチングに用いたが、効率的かつ選択的なエッチングが実現できるのであれば、他のエッチング液でもよい。リン酸／硫酸混合液において、エッチング速度は、例えば、硫酸の添加量および液温により調整できる。なお上記においては、ＡｌＮ非結晶層１０６’が非結晶層であり、直下のｐ型ガイド層１０５（ＧａＮ）が結晶層であるために、前者のエッチング速度が後者のエッチング速度よりも大幅に大きく、選択的かつ効率的なエッチングが可能となるのである。したがって、ＡｌＮ非結晶層１０６’を効率的にエッチングでき、かつｐ型ガイド層１０５を不必要にエッチングしてしまわないエッチング速度となるように、エッチング液の組成、液温等を適宜設定することが好ましい。この観点から、前記エッチング液の液温は、５０℃以上２００℃以下が好ましい。また上記記載ではＡｌＮ非結晶層１０６’のエッチングマスクとしてＳｉＯ２を用いたが、エッチング液に侵されない材料であればＳｉＮｘやレジストを含む有機物を用いてもよい。
【００５３】
図５における上記（Ｂ１）および（Ｂ２）工程が、本発明の製造方法における前記「非結晶層形成工程」に相当する。
【００５４】
次に、図６（Ｃ）に示すとおり、ＡｌＮ非結晶層１０６’上面を覆い、かつ、前記開口部から露出したｐ型ガイド層１０５上面を覆うように（前記開口部を埋め込むように）、ｐ型クラッド層１０７を形成（埋め込み再成長）する。このとき、ｐ型クラッド層１０７の形成開始に先立ち、基板温度を、ｐ型クラッド層１０７の形成温度まで昇温させる。この形成温度が十分に高いと、前記昇温開始時からｐ型クラッド層１０７の形成完了までの間に、同時にＡｌＮ非結晶層１０６’が熱処理され、結晶化して、同図に示すとおり電流狭窄層１０６（第二の半導体結晶層）となる。このとき、活性層１０４（第一の半導体結晶層）において、電流狭窄層１０６で覆われている部分１０４Ａの結晶欠陥の面密度が増加し、電流狭窄層１０６で覆われていない部分１０４Ｂよりも結晶欠陥の面密度が高くなる。この図６（Ｃ）の工程が、本発明の製造方法における前記「第二の半導体結晶層形成工程」に相当する。
【００５５】
なお、非結晶層１０６’の熱処理（結晶化）と、ｐ型クラッド層１０７の形成とは、別工程としても良い。しかし、上記のように、ｐ型クラッド層１０７の形成と非結晶層１０６’の熱処理を同時に行うと、半導体発光素子の製造において、非結晶層１０６’の熱処理工程を別途設けて工程数を増やす必要がないため好ましい。非結晶層１０６’の熱処理時の最高温度は、好ましくは７００〜１３００℃、より好ましくは９００〜１３００℃とする。これにより、ＡｌＮ非結晶層１０６’を好適に結晶層（電流狭窄層１０６）に転換することができる。非結晶層１０６’の形成材料がＡｌＮ以外の場合は、形成材料に応じて適宜前記熱処理温度を設定すれば良い。
【００５６】
そして、図６（Ｄ）に示すとおり、ｐ型クラッド層１０７上面にｐ型コンタクト層１０８を形成する。この形成条件は特に制限されず、一般的な気相成長法、ＭＯＶＰＥ法等の条件を参考にして適宜設定できる。さらに、図６（Ｅ）に示すとおり、ｐ型コンタクト層１０８の上面にｐ型電極１０９を、ｎ型基板１０１の下面にｎ型電極１１０を、それぞれ形成する。これら電極の形成条件も特に制限されず、一般的な半導体発光素子の電極形成条件等を参考にして適宜設定できる。
【００５７】
以上により図６（Ｅ）の構造を有する試料が得られたら、そのまま、光出射端面および後端面に無反射コート膜２０４および２０５を形成してもよい。また、無反射コート膜２０４および２０５の形成に先立ち、前記試料を、必要に応じ、ストライプに垂直な方向に劈開し、チップとしても良い。前記チップの長さ（素子長）は、半導体発光素子に所望される特性によって適宜設定できる。無反射コート膜２０４および２０５は、例えば、スパッタリング法等により形成できる。このようにして、図３および４に示す構造の半導体発光素子を製造することができる。
【００５８】
本発明の半導体の製造方法においては、前述の通り、前記非結晶層の結晶化とともに、前記第一の半導体結晶層において前記第二の半導体結晶層に覆われた部分の結晶欠陥の面密度を増加させることができる。このような現象が起こるメカニズムは必ずしも明らかではないが、前記非結晶層が構造変化して前記第二の半導体結晶層になるとともに、その影響で前記第一の半導体結晶層に歪みがかかり、結晶欠陥が増加すると考えられる。
【００５９】
例えば図３の半導体発光素子の場合は、以下のメカニズムが考えられる。ただし、このメカニズムはあくまでも推測であり、本発明を限定しない。すなわち、活性層１０４は、前述の通りＩｎＧａＮから形成されており、ｎ型基板１０１を形成するＧａＮや、他の層を形成するＧａＮ、ＡｌＧａＮよりも格子定数が大きい。このため、ＩｎＧａＮ活性層１０４には、主としてｎ型基板１０１（ＧａＮ）の影響で、あるいは上下のＧａＮ層（ｎ型ガイド層１０３およびｐ型ガイド層１０５）の影響で、圧縮歪み（格子不整合歪）がかかっている。活性層１０４のＩｎ組成が高い場合や、層厚が厚い場合には、この歪が特に大きくなり、結晶欠陥が発生しやすくなると考えられる。さらに、電流狭窄層１０６の形成材料であるＡｌＮは、ＧａＮよりもいっそう結合定数が小さい。このため、アモルファス状のＡｌＮ非結晶層１０６’を結晶化させて電流狭窄層１０６とすると、活性層１０４に、格子定数差による歪がさらに強くかかると推測される。これにより、活性層１０４の、電流狭窄層１０６により覆われた部分で、結晶欠陥の面密度が増加すると考えられる。
【００６０】
上記の理由から、本発明の半導体は、前記第一の半導体結晶層がＩｎＧａＮから形成されており、その下面にＧａＮ結晶層が形成されており、上面に、前記第三の半導体結晶層がＧａＮにより形成されていることが特に好ましい。また、本発明の半導体の製造方法においては、第一の半導体結晶層を準備する前記準備工程において、ＧａＮ結晶層の上面に、前記第一の半導体結晶層を形成することが好ましい。前記第一の半導体結晶層がＩｎＧａＮから形成されている場合、その組成をＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）とすると、ｘの好ましい範囲は、前述の通りである。
【００６１】
また、本発明の半導体の製造方法においては、前記第二の半導体結晶層形成工程において、半導体非結晶層の結晶化条件を適宜設定することで、目的に応じて前記第一の半導体結晶層の結晶欠陥の面密度を調整することができる。例えば、前記第二の半導体結晶層に覆われた部分で結晶欠陥（面欠陥）が全く増加しなかったり、前記第二の半導体結晶層に覆われていない部分で結晶欠陥（面欠陥）が不必要に増加しすぎたりしないよう、前記結晶化条件を適切に設定することが好ましい。前記結晶化条件の適切な設定は、当業者であれば、本願明細書の記載に基づき、過度の試行錯誤を必要とせずに行うことができる。具体的には、例えば以下の通りである。
【００６２】
図３の半導体発光素子を例に取ると、結晶欠陥（面欠陥）の形成されやすさは、下記（１）〜（３）などに影響される。
（１）活性層のＩｎ組成及び層厚による活性層自体の歪の大きさ
（２）ＡｌＮ層１０６（１０６'）と活性層１０４との距離（すなわち、ｐ型ガイド層１０５の厚さ）による歪の影響し易さ
（３）ｐ型クラッド層１０７形成（再成長）開始時の昇温レートによるＡｌＮ層の結晶化の進行速度
これらの中でも、（３）の再成長開始時の昇温レート（昇温速度）を適宜調整することが、素子設計に影響を与えないため好ましい。すなわち、活性層１０４の結晶欠陥（面欠陥）が、例えば電流狭窄層１０６で覆われた領域にのみ充分な密度で形成されるように、素子構造に合わせて最適な昇温レートを選べばよい。
【００６３】
本発明の半導体の製造方法において、前記半導体非結晶層の結晶化を熱処理により行う場合、上記のように、前記第一の半導体結晶層の結晶欠陥の面密度を調整する観点から、熱処理時の昇温レートを適宜選択することが好ましい。他の条件にもよるが、前記昇温レートが大きいほど前記第一の半導体結晶層の結晶欠陥の面密度が増加しやすく、前記昇温レートが小さいほど前記第一の半導体結晶層の結晶欠陥の面密度が増加しにくい傾向がある。前記昇温レートは、前記第一の半導体結晶層がＩｎＧａＮから形成され、前記半導体非結晶層（前記第二の半導体結晶層）がＡｌＮから形成される場合、例えば１００〜３００℃／ｍｉｎ、好ましくは１５０〜２００℃／ｍｉｎである。前記第一の半導体結晶層および前記半導体非結晶層（前記第二の半導体結晶層）の一方または両方の形成材料が前記と異なる場合は、前記温度範囲に準じて、または形成材料に応じて適切に前記昇温レートを設定すれば良い。また、前記熱処理時の最高温度は、前記非結晶層を適切に結晶化させる観点から適宜選択すれば良い。前記最高温度の好適範囲は、前記非結晶層（前記第二の半導体結晶層）の形成材料により異なるが、ＡｌＮの場合は前述の通りである。さらに、前述のように、前記第一の半導体結晶層の組成および厚み、前記半導体非結晶層（前記第二の半導体結晶層）と前記第一の半導体結晶層との距離によっても、前記第一の半導体結晶層の結晶欠陥の面密度を調整できる。他の条件にもよるが、前記第一の半導体結晶層の厚みが大きいほど、前記第一の半導体結晶層の結晶欠陥の面密度が大きくなりやすい傾向がある。また、他の条件にもよるが、前記半導体非結晶層（前記第二の半導体結晶層）と前記第一の半導体結晶層との距離が小さいほど、前記第一の半導体結晶層の結晶欠陥の面密度が大きくなりやすい傾向がある。なお、前記半導体非結晶層（前記第二の半導体結晶層）と前記第一の半導体結晶層との距離が最小の場合とは、前記半導体非結晶層（前記第二の半導体結晶層）と前記第一の半導体結晶層とが密着している場合であり、前記距離はゼロである。あるいは、前記第一の半導体結晶層の結晶欠陥の面密度は、前記第二の半導体結晶層の組成および厚みによっても調整可能である。
【００６４】
図３および４に示した本実施形態の半導体発光素子は、活性層における電流非注入領域の結晶欠陥により導波損失を増加することでレーザ発振を抑制し、高出力化を実現する。これにより、例えば、素子サイズが小さくても安定してレーザ発振を抑制し、インコヒーレントで高出力なビームを得ることが可能な半導体発光素子を提供できる。
【００６５】
すなわち、図３および４に示した本実施形態の半導体発光素子の動作を例示すると、以下の通りである。まず、前記半導体発光素子に電流を注入すると、電流注入領域２０１で発生した自然放出光は、開口ストライプ２０３によって形成された光導波路を導波しながら、誘導放出過程により増幅される。前記半導体発光素子の後端面側に進んだ導波光は、電流非注入領域２０２で吸収される。電流非注入領域２０２の活性層１０４は結晶欠陥の面密度が高いため、効果的に吸収が起こり、短い電流非注入領域でも大きな導波損失となる。また、電流非注入領域２０２で吸収により発生したキャリアは、結晶欠陥（面欠陥）を介して非発光再結合に消費されると考えられるため、高出力下でも非注入領域の透明化が起こらずレーザ発振の抑制が期待できる。このように、結晶欠陥の面密度が大きい電流非注入領域を設けることで、素子サイズが小さくても充分にレーザ発振を抑制でき、インコヒーレントで高い光出力が得られる半導体発光素子を実現できるのである。このような半導体発光素子は、例えば、ビーム品質を維持しながらスペックルを低減できるディスプレイ用光源として有用である。
【実施例】
【００６６】
以下、本発明の実施例について説明する。
【００６７】
図３および４に示した構造の半導体発光素子を製造した。前述の通り、ｎ型基板１０１は、ｃ面を結晶表面とするＳｉドープｎ型ＧａＮ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ１００μｍ）から形成されている。ｎ型クラッド層１０２は、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ２μｍ）から形成されている。ｎ型ガイド層１０３は、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度５×１０１７ｃｍ−３、厚さ０．１μｍ）から形成されている。活性層１０４は、Ｉｎ０．１８Ｇａ０．８２Ｎ（厚さ３ｎｍ）井戸層とＩｎ０．０１Ｇａ０．９９Ｎ（厚さ４ｎｍ）バリア層からなる３周期多重量子井戸（ＭＱＷ）構造により形成されている。ｐ型ガイド層１０５は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）から形成されている。ｐ型クラッド層１０７は、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）から形成されている。ｐ型コンタクト層１０８は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）から形成されている。
【００６８】
本実施例の前記半導体素子の製造において、各半導体結晶層の作製には、常圧の有機金属気相成長（ＭＯＶＰＥ）装置を用いた。キャリアガスには水素と窒素の混合ガスを用い、Ｇａ、Ａｌ、Ｉｎソースとしてそれぞれトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ｎ型ドーパントにシラン（ＳｉＨ４）、ｐ型ドーパントにビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
【００６９】
本実施例の前記半導体素子の製造は、具体的には、以下のように行った。すなわち、まず、ｎ型基板１０１上に、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、ｐ型ガイド層１０５を成長（堆積）させ、さらに、ＡｌＮ非結晶層１０６'を低温で成長（堆積）させた。ｎ型基板１０１には、本実施例ではｃ面を表面とするフリースタンディングのＧａＮ基板を用いた。まず、ｎ型基板１０１を前記成長装置に投入後、ＮＨ３を供給しながら基板を昇温し、ｎ型クラッド層１０２の成長温度まで達した時点でｎ型クラッド層１０２成長を開始させた。さらに、ｎ型クラッド層１０２形成後、同様の方法により、ｎ型ガイド層１０３、３周期多重量子井戸（ＭＱＷ）構造の活性層１０４、ｐ型ガイド層１０５を、前記順序で堆積させた。ＧａＮ層の成長は、基板温度１０８０℃、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで行った。ＡｌＧａＮ層の成長は、基板温度１０８０℃、ＴＭＡ供給量３６μｍｏｌ／ｍｉｎ、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで行った。ＭＱＷ成長（活性層１０４の成長）は、基板温度８００℃、ＴＭＧ供給量８μｍｏｌ／ｍｉｎ、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで行い、ＴＭＩｎ供給量は井戸層で４８μｍｏｌ／ｍｉｎ、バリア層で３μｍｏｌ／ｍｉｎとした。これらの構造を堆積後、引き続いて基板温度を所定の温度まで降温し、ＡｌＮ非結晶層１０６'（後に電流狭窄層１０６となる）を低温で成長（堆積）させた。ＡｌＮ非結晶層１０６'の堆積条件は、基板温度は５００℃、ＴＭＡおよびＮＨ３供給量はそれぞれ３６μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎとし、堆積膜厚は０．１μｍとした。
【００７０】
次に、ＡｌＮ非結晶層１０６'の一部をエッチングにより除去し、ストライプ状の開口部を形成した。すなわち、まず、ＡｌＮ非結晶層１０６'の上面にＳｉＯ２を１００ｎｍ堆積させ、レジストを塗布した後、前記レジスト上に、フォトリソグラフィーにより幅２μｍのストライプパターンを形成した。次に、前記レジストをマスクとしてバッファードフッ酸により前記ＳｉＯ２をエッチング後、前記レジストを有機溶媒により除去し、さらに水洗した。次に、前記ＳｉＯ２をマスクとしてＡｌＮ非結晶層１０６’のエッチングを行った。エッチング液には、リン酸と硫酸を体積比１：１の割合で混合した溶液を用いた。８０℃に保持した前記エッチング液中、１０分間のエッチングにより、前記ＳｉＯ２マスクでカバーされていない領域のＡｌＮ非結晶層１０６’を除去し、ストライプ状の開口部を形成した。さらに、バッファードフッ酸で、マスクとして用いた前記ＳｉＯ２を除去し、ＡｌＮ非結晶層１０６’に２μｍ幅のストライプ状開口部が形成された構造を得た。上記エッチング条件においては、ＧａＮ層（ｐ型ガイド層）１０５、ＳｉＯ２マスクともエッチングされず、ＡｌＮ非結晶層１０６’を良好な選択性でエッチングすることができた。
【００７１】
以上により、ストライプ状開口部を有する試料（半導体発光素子の半製品）を得た。この試料は、図５（Ｂ２）に示すように、ｎ型基板１０１、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、ｐ型ガイド層１０５、およびＡｌＮ非結晶層１０６’が前記順序で積層されている。ＡｌＮ非結晶層１０６’は、エッチングにより一部が除去され、ストライプ状の開口部が形成されている。次に、この、ストライプ状開口部を有する試料に対し、ｐ型クラッド層１０７の形成（埋め込み再成長）を行った。すなわち、前記試料を前記ＭＯＶＰＥ装置に再投入後、ＮＨ３供給量０．３６ｍｏｌ／ｍｉｎで、基板温度を、ｐ型クラッド層１０７の成長温度である１１００℃まで１５０℃／ｍｉｎで昇温した。基板温度が１１００℃に達した後、厚さ０．５μｍのｐ型クラッド層１０７を堆積させた。さらに、基板温度を１０８０℃に下げてから厚さ０．０２μｍのｐ型コンタクト層１０８を堆積させた。ＡｌＧａＮ層（ｐ型クラッド層１０７）、およびＧａＮ層（ｐ型コンタクト層１０８）の堆積条件は、ドーパントと基板温度の違いを除き、前述したｎ型クラッド層１０２、およびｎ型ガイド層１０３の成長条件と同様とした。
【００７２】
以上により、ｐ型コンタクト層、ＡｌＮ電流狭窄層、ｐ型およびｎ型クラッド層、ｐ型およびｎ型ガイド層、活性層を備えた発光素子のウェハが得られた。このウェハは、図６（Ｄ）に示すように、ｎ型基板１０１、ｎ型クラッド層１０２、ｎ型ガイド層１０３、活性層１０４、ｐ型ガイド層１０５、ＡｌＮ電流狭窄層１０６、ｐ型クラッド層１０７、およびｐ型コンタクト層１０８が前記順序で積層されている。電流狭窄層１０６は、エッチングにより一部が除去されてストライプ状の開口部が形成され、前記開口部は、ｐ型クラッド層１０７により埋め込まれて開口埋め込み部となっている。このウェハに対し、ｐ型電極１０９およびｎ型電極１１０を形成した。すなわち、まず、ｎ型基板１０１の裏面に、Ｔｉを厚さ５ｎｍ、およびＡｌを厚さ２０ｎｍ、前記順序で真空蒸着した。次に、ｐ型コンタクト層１０８上に、Ｎｉを厚さ１０ｎｍ、および、Ａｕを厚さ１０ｎｍ、前記順序で真空蒸着した。この試料をＲＴＡ装置に投入し、６００℃５分間のアロイを行ってオーミックコンタクトを形成した。そして、表面側のＮｉＡｕおよび基板裏面側のＴｉＡｌ上にそれぞれＡｕを５００ｎｍ真空蒸着し、ｐ型電極１０９およびｎ型電極１１０とした。さらに、ｐ型電極１０９およびｎ型電極１１０形成後の試料を、ストライプに垂直な方向に劈開し、チップとした。チップの長さ（素子長）は、本実施例では５００μｍとし、電流注入領域２０１および非注入領域２０２の長さがそれぞれ３００μｍ、２００μｍとなるようにした。そして、前記チップの光出射側端面に、酸化チタンの多層膜から形成された無反射コート膜２０４をスパッタリング法により形成し、後端面に、酸化アルミの多層膜から形成された無反射コート膜２０５をスパッタリング法により形成した。光出射端面および後端面の光反射率は、それぞれ１％となるように設計した。以上のようにして、図３および図４に示す構造を有する本実施例の半導体発光素子を製造した。
【００７３】
本実施例の半導体発光素子においては、活性層１０４のうち、電流狭窄層１０６の真下に位置する（電流狭窄層１０６で覆われている）部分の一部に、結晶欠陥が大量に存在する領域（面欠陥領域）が形成されていた。図７に、この発光素子の開口ストライプ２０３周辺の表面蛍光顕微鏡像を示す。図示の通り、活性層１０４のうち、電流狭窄層１０６の真下に位置する（電流狭窄層１０６で覆われている）部分の一部に、長径数μｍの面状の暗領域が発生している。また、同図から分かる通り、前記暗領域は、電流狭窄層１０６の真下にのみ発生しており、開口部には発生していない。さらに、透過型電子顕微鏡（ＴＥＭ）により素子断面を観察し、評価したところ、活性層１０４内部における前記暗領域では、数１０ｎｍの微小な結晶欠陥が高密度に存在していた。また、断面のＴＥＭ評価によっても、前記微小な結晶欠陥は、前記暗領域にのみ高密度に発生していることが確認された。本実施例においては、このような結晶欠陥が活性層面内に存在する密度は、開口ストライプ下部の活性層では１０６ｃｍ−２以下であるのに対し、電流狭窄層の下部の活性層では１０８ｃｍ−２以上であった。なお、これら結晶欠陥の面密度の数値は、活性層１０４表面の蛍光顕微鏡観察および断面のＴＥＭ観察（観測）に基づき、前述の方法で求めた。
【００７４】
本実施例の半導体発光素子に実際に電流を注入して使用したところ、高出力下でも安定してレーザ発振を抑制してインコヒーレントな発光の出力を高めることができた。素子サイズも、前述の通り十分に小さくできた。このような半導体発光素子は、例えば、ビーム品質を維持しながらスペックルを低減できるディスプレイ用光源として有用である。
【符号の説明】
【００７５】
１１ 第一の半導体結晶層
１１Ａ 第一の半導体結晶層における、第二の半導体結晶層で覆われている部分
１１Ｂ 第一の半導体結晶層における、第二の半導体結晶層で覆われていない部分
１６’ 非結晶層
１６ 第二の半導体結晶層
１０１ ｎ型基板
１０２ ｎ型クラッド層
１０３ ｎ型ガイド層
１０４ 活性層（第一の半導体結晶層）
１０４Ａ 第一の半導体結晶層における、第二の半導体結晶層で覆われている部分
１０４Ｂ 第一の半導体結晶層における、第二の半導体結晶層で覆われていない部分
１０５ ｐ型ガイド層（第三の半導体結晶層）
１０６’ 非結晶層
１０６ 電流狭窄層（第二の半導体結晶層）
１０７ ｐ型クラッド層
１０８ ｐ型コンタクト層
１０９ ｐ型電極
１１０ ｎ型電極
２０１ 電流注入領域
２０２ 電流非注入領域
２０３ ストライプ状の光導波路（開口部または開口埋め込み部）
２０４ 出射端面反射膜
２０５ 後端面反射膜
３０１ 電流注入領域
３０２ 電流非注入領域
３０３ ストライプ状の光導波路
３０４ 無反射コート膜
７１ 暗領域
７２ ストライプ部
【特許請求の範囲】
【請求項１】
第一の半導体結晶層と、第二の半導体結晶層とを含み、
前記第二の半導体結晶層は、前記第一の半導体結晶層の片面側の一部を覆うように形成されており、
前記第一の半導体結晶層は、前記第二の半導体結晶層で覆われている部分が、前記第二の半導体結晶層で覆われていない部分よりも結晶欠陥の面密度が高いことを特徴とする半導体。
【請求項２】
前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われている部分の結晶欠陥の面密度が、１０８ｃｍ−２以上であり、かつ１０１２ｃｍ−２以下であることを特徴とする請求項１記載の半導体。
【請求項３】
前記第一の半導体結晶層がＩｎＧａＮであり、前記第二の半導体結晶層がＡｌＮであることを特徴とする請求項１または２記載の半導体。
【請求項４】
前記第一の半導体結晶層と、前記第二の半導体結晶層との間に、第三の半導体結晶層が配置されていることを特徴とする請求項１から３のいずれか一項に記載の半導体。
【請求項５】
前記第三の半導体結晶層がＧａＮであることを特徴とする請求項４記載の半導体。
【請求項６】
前記第一の半導体結晶層を準備する準備工程と、
前記第一の半導体結晶層の片面側の一部を覆うように半導体非結晶層を形成する非結晶層形成工程と、
前記半導体非結晶層を結晶化させて前記第二の半導体結晶層とする、第二の半導体結晶層形成工程とを含み、
前記第二の半導体結晶層形成工程において、前記半導体非結晶層の結晶化とともに、前記第一の半導体結晶層における前記第二の半導体結晶層で覆われた部分の結晶欠陥の面密度を増加させることを特徴とする、請求項１から５のいずれか一項に記載の半導体を製造する方法。
【請求項７】
前記非結晶層形成工程が、
前記第一の半導体結晶層の片面側に前記半導体非結晶層を形成する前工程と、前記非結晶層の一部を除去する除去工程とを含むことを特徴とする請求項６記載の製造方法。
【請求項８】
前記準備工程後、前記非結晶層形成工程に先立ち、前記第一の半導体結晶層の片面側に前記第三の半導体結晶層を形成する第三の結晶層形成工程をさらに含み、
前記第二の半導体結晶層形成工程において、前記第三の半導体結晶層から見て前記第一の半導体結晶層と反対の面側に前記第二の半導体結晶層を形成し、
製造される半導体が請求項４または５に記載の半導体であることを特徴とする、請求項６または７記載の製造方法。
【請求項９】
請求項１から５のいずれか一項に記載の半導体を含むことを特徴とする半導体素子。
【請求項１０】
請求項９記載の半導体素子であることを特徴とする半導体発光素子。
【請求項１１】
前記第一の半導体結晶層が、活性層であり、前記第二の半導体結晶層が、電流狭窄層であることを特徴とする請求項１０記載の半導体発光素子。
【請求項１２】
前記電流狭窄層は、ストライプ状の開口部または開口埋め込み部を有し、
前記ストライプ状の開口部または開口埋め込み部の一端は、前記半導体発光素子の光出射側端面に形成されており、他端は、前記光出射側端面と反対側の端面以外に形成されていることを特徴とする請求項１０または１１記載の半導体発光素子。
【請求項１３】
請求項６から８のいずれか一項に記載の製造方法により、製造方法１から５のいずれか一項に記載の半導体を製造する工程を含むことを特徴とする、請求項９記載の半導体素子または請求項１０から１２のいずれか一項に記載の半導体発光素子を製造する方法。
【請求項１】
第一の半導体結晶層と、第二の半導体結晶層とを含み、
前記第二の半導体結晶層は、前記第一の半導体結晶層の片面側の一部を覆うように形成されており、
前記第一の半導体結晶層は、前記第二の半導体結晶層で覆われている部分が、前記第二の半導体結晶層で覆われていない部分よりも結晶欠陥の面密度が高いことを特徴とする半導体。
【請求項２】
前記第一の半導体結晶層中、前記第二の半導体結晶層で覆われている部分の結晶欠陥の面密度が、１０８ｃｍ−２以上であり、かつ１０１２ｃｍ−２以下であることを特徴とする請求項１記載の半導体。
【請求項３】
前記第一の半導体結晶層がＩｎＧａＮであり、前記第二の半導体結晶層がＡｌＮであることを特徴とする請求項１または２記載の半導体。
【請求項４】
前記第一の半導体結晶層と、前記第二の半導体結晶層との間に、第三の半導体結晶層が配置されていることを特徴とする請求項１から３のいずれか一項に記載の半導体。
【請求項５】
前記第三の半導体結晶層がＧａＮであることを特徴とする請求項４記載の半導体。
【請求項６】
前記第一の半導体結晶層を準備する準備工程と、
前記第一の半導体結晶層の片面側の一部を覆うように半導体非結晶層を形成する非結晶層形成工程と、
前記半導体非結晶層を結晶化させて前記第二の半導体結晶層とする、第二の半導体結晶層形成工程とを含み、
前記第二の半導体結晶層形成工程において、前記半導体非結晶層の結晶化とともに、前記第一の半導体結晶層における前記第二の半導体結晶層で覆われた部分の結晶欠陥の面密度を増加させることを特徴とする、請求項１から５のいずれか一項に記載の半導体を製造する方法。
【請求項７】
前記非結晶層形成工程が、
前記第一の半導体結晶層の片面側に前記半導体非結晶層を形成する前工程と、前記非結晶層の一部を除去する除去工程とを含むことを特徴とする請求項６記載の製造方法。
【請求項８】
前記準備工程後、前記非結晶層形成工程に先立ち、前記第一の半導体結晶層の片面側に前記第三の半導体結晶層を形成する第三の結晶層形成工程をさらに含み、
前記第二の半導体結晶層形成工程において、前記第三の半導体結晶層から見て前記第一の半導体結晶層と反対の面側に前記第二の半導体結晶層を形成し、
製造される半導体が請求項４または５に記載の半導体であることを特徴とする、請求項６または７記載の製造方法。
【請求項９】
請求項１から５のいずれか一項に記載の半導体を含むことを特徴とする半導体素子。
【請求項１０】
請求項９記載の半導体素子であることを特徴とする半導体発光素子。
【請求項１１】
前記第一の半導体結晶層が、活性層であり、前記第二の半導体結晶層が、電流狭窄層であることを特徴とする請求項１０記載の半導体発光素子。
【請求項１２】
前記電流狭窄層は、ストライプ状の開口部または開口埋め込み部を有し、
前記ストライプ状の開口部または開口埋め込み部の一端は、前記半導体発光素子の光出射側端面に形成されており、他端は、前記光出射側端面と反対側の端面以外に形成されていることを特徴とする請求項１０または１１記載の半導体発光素子。
【請求項１３】
請求項６から８のいずれか一項に記載の製造方法により、製造方法１から５のいずれか一項に記載の半導体を製造する工程を含むことを特徴とする、請求項９記載の半導体素子または請求項１０から１２のいずれか一項に記載の半導体発光素子を製造する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図７】
【公開番号】特開２０１１−２９２４４（Ｐ２０１１−２９２４４Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７０６４１（Ｐ２００９−１７０６４１）
【出願日】平成２１年７月２１日（２００９．７．２１）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２１日（２００９．７．２１）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]