半導体素子の製造方法
【課題】 量子ドットの寸法と分布密度とを独立に制御することができ、かつ粒界に起因するポテンシャル障壁の影響を軽減させることができる半導体素子の製造方法を提供する。
【解決手段】 半導体基板の表面に、複数の半導体微粒子を供給することにより、表面に半導体微粒子を分布させる。半導体基板の表面に分布した半導体微粒子が変形する温度まで半導体微粒子を加熱する。変形した半導体微粒子を覆うように、半導体基板の上に半導体膜を成長させる。
【解決手段】 半導体基板の表面に、複数の半導体微粒子を供給することにより、表面に半導体微粒子を分布させる。半導体基板の表面に分布した半導体微粒子が変形する温度まで半導体微粒子を加熱する。変形した半導体微粒子を覆うように、半導体基板の上に半導体膜を成長させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体微粒子を含む半導体素子の製造方法に関する。
【背景技術】
【０００２】
三次元的な量子閉じ込め効果を持つ半導体量子ドットを利用して、高性能なレーザダイオードや光増幅器等の光半導体素子が実現される。半導体量子ドットを含む活性層の形成には、一般的にStranski-Krastanov Growth mode（Ｓ−Ｋモード）が利用される。Ｓ−Ｋモードを利用した方法では、発光波長を決定するパラメータとなる量子ドットの寸法と、半導体光素子の利得を決定するパラメータとなる量子ドットの分布密度とを独立して制御することが困難である。
【０００３】
有機溶媒中に分散させた半導体微粒子（ナノ結晶）を、ベースとなる半導体層の原料とともに基板上に供給することにより、半導体層内に半導体微粒子が分散した量子ドット構造を形成することができる。この量子ドット構造では、ベースとなる半導体層が多結晶になり、半導体微粒子と半導体層とがエピタキシャル関係を有しない。半導体層のキャリア密度を高くすることにより、粒界に起因するポテンシャル障壁が、キャリア移動の妨げにならない程度まで薄くされる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００５／０４３６５６号公報
【特許文献２】国際公開第２００５／０７１７６４号公報
【非特許文献】
【０００５】
【非特許文献１】A. A. Guzelian et al., "Synthesis of Size-Selected, Surface-Passivated InP Nanocrystals", J. Phys. Chem., Vol.100, No.17 (1996), pp.7212-7219
【非特許文献２】B. O. Dabbousi et al., "(CdSe)ZnS Core-Shell Quantum Dots: Synthesis and Characterization of a Size Series of Highly Luminescent Nanocrystallites", J. Phys. Chem., Vol.101, No.46 (1997), pp.9463-9475
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、量子ドットの寸法と分布密度とを独立に制御することができ、かつ粒界に起因するポテンシャル障壁の影響を軽減させることができる半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決する半導体素子の製造方法は、
半導体基板の表面に、複数の半導体微粒子を供給することにより、該表面に該半導体微粒子を分布させる工程と、
前記半導体基板の表面に分布した前記半導体微粒子が変形する温度まで該半導体微粒子を加熱する工程と、
変形した前記半導体微粒子を覆うように、前記半導体基板の上に半導体膜を成長させる工程と
を有する。
【発明の効果】
【０００８】
半導体微粒子の寸法と分布密度とを独立に制御することができる。また、加熱時に半導体微粒子を固相エピタキシャル成長させると、粒界に起因するポテンシャル障壁の発生を防止することができる
【図面の簡単な説明】
【０００９】
【図１−１】実施例１による製造方法の製造途中段階における半導体素子の断面図である。
【図１−２】実施例１による製造方法の製造途中段階における半導体素子の断面図、及び製造された半導体素子の断面図である。
【図２】実施例１による製造方法で用いる半導体微粒子供給装置の概略図である。
【図３】実施例２による製造方法の製造途中段階における半導体素子の断面図、及び製造された半導体素子の断面図である。
【図４】実施例３による製造方法の製造途中段階における半導体素子の断面図、及び製造された半導体素子の断面図である。
【図５−１】実施例４による製造方法の製造途中段階における半導体素子の断面図である。
【図５−２】実施例４による製造方法の製造途中段階における半導体素子の断面図、及び製造された半導体素子の断面図である。
【発明を実施するための形態】
【００１０】
図面を参照しながら、本発明の実施例について説明する。
【実施例１】
【００１１】
図１Ａ〜図１Ｅ、及び図２を参照して、実施例１による半導体素子の製造方法について説明する。
【００１２】
図１Ａに示すように、ＧａＡｓ下地基板１０Ａの上に、ＧａＡｓバッファ層１０Ｂを、有機金属化学気層成長（ＭＯＣＶＤ）により形成する。ＧａＡｓ下地基板１０ＡとＧａＡｓバッファ層１０Ｂとを、単に、「半導体基板」１０と呼ぶこととする。ＧａＡｓバッファ層１０Ｂの成長条件は、例えば下記の通りである。
・Ｇａ原料 トリエチルガリウム（ＴＥＧａ）
・Ａｓ原料 アルシン（ＡｓＨ３）
・基板温度 ５５０℃〜６５０℃
・雰囲気 水素雰囲気
バッファ層１０Ｂを形成した後、半導体基板１０の温度を３５０℃〜５００℃の範囲内に設定する。有機溶媒中に複数の半導体微粒子２０が分散されたコロイド状溶液を原料として用い、半導体基板１０の表面に、複数の半導体微粒子２０を供給する。これにより、半導体基板１０の表面に、複数の半導体微粒子２０が分布する。
【００１３】
図２に、半導体微粒子２０を供給する装置の概略図を示す。原料容器３０内に、半導体微粒子２０がトルエン等の有機溶媒中に分散されたコロイド状溶液３１が収容されている。半導体微粒子２０の各々は、有機溶媒中で凝集することなく均一に分散されるように、トリ−ｎ−オクチルフォスフィン（ＴＯＰ）、トリ−ｎ−オクチルフォスフィンオキシド（ＴＯＰＯ）、ヘキサデシルアミン（ＨＤＡ）等の有機分子２１で被覆されている。チャンバ３３内にステージ３４が格納されている。ステージ３４上に半導体基板１０が配置される。ステージ３４は、半導体基板１０を加熱することができる。
【００１４】
原料容器３０内に、水素ガス等のキャリアガスが導入されると、コロイド状溶液３１が気化器３２内に輸送される。原料容器３０に導入されるキャリアガスとは別ルートで、気化器３２に、水素ガス等のキャリアガスが導入される。気化器３２は、コロイド状溶液を１００℃〜３００℃の範囲内の温度まで加熱する。有機溶媒のトルエン等が蒸発し、有機分子２１で被覆された半導体微粒子２０が、キャリアガスとともにチャンバ３３内に導入される。チャンバ３３内に導入された半導体微粒子２０は、半導体基板１０の表面に供給され、表面上に離散的に分布する。半導体基板１０の表面における半導体微粒子２０の分布密度は、半導体微粒子２０の流量及び供給時間により制御することができる。
【００１５】
半導体基板１０の表面に堆積しなかった半導体微粒子２０は、キャリアガスと共に、排気管３５を通してチャンバ外に排出される。半導体膜形成のための原料が、配管３６を経由してチャンバ３３内に供給される。
【００１６】
図１Ｂに、半導体基板１０の表面に分散した半導体微粒子２０の拡大断面図を示す。半導体微粒子２０は、ほぼ球状のコア２０Ｃと、それを被覆するシェル２０Ｓとを含む。コア２０ＣはＩｎＡｓで形成され、シェル２０ＳはＧａＡｓで形成されている。コア２０Ｃの直径は、例えば３ｎｍ〜１０ｎｍの範囲内である。ただし、コア２０Ｃの直径は、この範囲内に広く分布しているのではなく、この範囲内の特定の値の近傍に集中して分布している。すなわち、特定の大きさの半導体微粒子２０を半導体基板１０の表面に分布させることができる。
【００１７】
半導体微粒子２０を半導体基板１０の表面に供給する工程では、半導体基板１０の温度を３５０℃〜５００℃に維持した状態で、半導体基板１０の表面に半導体微粒子２０を供給する。所定量の半導体微粒子２０が供給された後、チャンバ２０内にキャリアガスのみを供給した状態で、１秒〜１分間待機する。待機中に、半導体微粒子２０を被覆していた有機分子２１が分解され除去される。除去された有機分子が半導体基板１０の表面に残留することを防止するために、水素化物であるＡｓＨ３をチャンバ３３内に供給してもよい。
【００１８】
図１Ｃに、有機分子２１が除去された後の半導体微粒子２０及び半導体基板１０の断面図を示す。
【００１９】
図１Ｄに示した状態に至るまでの工程について説明する。チャンバ３３内にＡｓＨ３を供給しながら、半導体基板１０を４５０℃〜６００℃の範囲内の温度まで昇温する。昇温された状態を１分〜５分間維持する。これにより、半導体微粒子２０が熱変形し、扁平状になる。この熱変形時に固相エピタキシャル成長が生じ、半導体基板１０と半導体微粒子２０とがエピタキシャル関係を有するようになる。熱変形時にＡｓＨ３を供給しておくのは、半導体基板１０及び半導体微粒子２０からのＡｓの乖離を抑制するためである。熱処理温度及び熱処理時間を調節することにより、扁平の度合いを制御することができる。
【００２０】
図１Ｅに示すように、変形した半導体微粒子２０を覆うように、半導体基板１０の上に、単結晶ＧａＡｓからなる半導体層２５を、例えばＭＯＣＶＤによりエピタキシャル成長させる。半導体微粒子２０と半導体層２５とは、エピタキシャル関係を有する。
【００２１】
ここまでの工程により、半導体基板１０の表面に複数の半導体微粒子２０が分布する半導体素子が得られる。半導体微粒子２０のコア２０Ｃが、ＧａＡｓ半導体基板１０及びＧａＡｓ半導体層２５よりも禁制帯幅の狭いＩｎＡｓで形成されている。このため、半導体微粒子２０が、キャリアを捕捉する量子ドットとして機能する。
【００２２】
コロイド状溶液に分散させる半導体微粒子２０の大きさを変えることにより、量子ドットの大きさを変化させることができる。また、半導体微粒子２０を半導体基板１０の表面に供給する工程において、供給量、すなわち流量と供給時間とを変化させることにより、量子ドットの分布密度を変化させることができる。このように、量子ドットの大きさと分布密度とを独立して制御することができる。
【００２３】
半導体基板１０及び半導体層２５を構成する結晶と、半導体微粒子２０を構成する結晶とは、エピタキシャル関係を有する。すなわち両者の界面に粒界が存在しない。このため、半導体基板１０及び半導体層２５から、半導体微粒子２０内に、キャリアを効率よく注入することができる。
【００２４】
実施例１では、半導体微粒子２０として、コア２０Ｃがシェル２０Ｓで被覆された二重構造のものを用いたが、シェル２０Ｓで覆われていないコア２０Ｃのみのものを用いてもよい。ただし、半導体微粒子２０の表面に有機分子２１の一部が残留すると、半導体微粒子２０と有機分子２１との界面に、界面準位が発生してしまう。コア２０Ｃをシェル２０Ｓで被覆しておくと、コア２０Ｃが界面準位の影響を受けにくくなる。
【００２５】
また、実施例１では、量子ドットを埋め込んだ半導体層２５、及び半導体基板１０の表層部（バッファ層）１０ＢにＧａＡｓを用いたが、その他の半導体材料を用いてもよい。半導体層２５、及びバッファ層１０Ｂに用いられる半導体材料は、半導体微粒子２０のコア２０Ｃに用いられる半導体材料の禁制帯幅よりも広い禁制帯幅を持つ。また、下地基板１０Ａの材料と、バッファ層１０Ｂ及び半導体層２５の材料とを同一にする必要はない。例えば、下地基板１０ＡとしてＧａＡｓ基板を用いた場合、バッファ層１０Ｂ及び半導体層２５に、ＡｌＧａＡｓやＩｎＧａＡｓを用いてもよい。バッファ層１０Ｂ及び半導体層２５にＩｎＧａＡｓを用いる場合には、その膜厚を、歪緩和が生じない範囲、すなわち臨界膜厚を越えない範囲とすることが好ましい。下地基板１０ＡとしてＩｎＰ基板を用いた場合には、バッファ層１０Ｂ及び半導体層２５に、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ等を用いてもよい。また、ＩＩＩ−Ｖ族化合物半導体の他に、ＩＩ−ＶＩ族化合物半導体を用いてもよい。
【００２６】
コア２０Ｃの材料と、シェル２０Ｓの材料と、バッファ層１０Ｂ及び半導体層２５の材料の組み合わせの例を、下記の表に示す。
【００２７】
【表１】
半導体微粒子２０が有機溶媒中に分散されたコロイド状溶液は、例えばEvident Technologies Inc., Sigma-Aldrich, Nanoco Technologies Limited等から入手すすることができる。
【実施例２】
【００２８】
図３Ａ〜図３Ｄを参照して、実施例２による半導体素子（埋込型半導体レーザ素子）の製造方法について説明する。
【００２９】
（１００）面を主表面とするｎ型ＩｎＰの半導体基板４０の上に、ｎ型ＩｎＰ下部クラッド層４１をエピタキシャル成長させる。下部クラッド層４１の厚さは、例えば３００ｎｍ〜５００ｎｍとし、ｎ型不純物濃度は、例えば５×１０１７ｃｍ−３とする。下部クラッド層４１の形成は、例えば、ＭＯＣＶＤにより行われる。成膜条件は、例えば下記の通りである。
・原料 フォスフィン（ＰＨ３）、トリメチルインジウム（ＴＭＩｎ）、ジシラン（Ｓｉ２Ｈ６）
・基板温度 ６００℃〜６５０℃
・圧力 ６．７×１０３Ｐａ
下部クラッド層４１の上に、多重量子ドット構造を有する活性層４３を形成する。活性層４３は、厚さ１００ｎｍのバリア層４３Ｂと、その表面に分布する複数の量子ドット４３Ｄとを交互に積層することにより形成される。バリア層４３Ｂは、ＩｎＧａＡｓＰで形成される。例えば、Ｉｎの組成比を０．８５、Ｐの組成比を０．６７とすることにより、遷移波長１．１μｍの無歪のバリア層４３Ｂが得られる。バリア層４３Ｂの成膜条件は、例えば下記の通りである。
・原料 ＴＭＩｎ、ＴＥＧａ、ＡｓＨ３、ＰＨ３
・基板温度 ６００℃〜６５０℃
・圧力 ６．７×１０３Ｐａ
量子ドット４３Ｄの形成には、ＩｎＡｓのコアとＩｎＰのシェルとを含む半導体微粒子が用いられる。以下、量子ドット４３Ｄの形成方法について具体的に説明する。
【００３０】
バリア層４３Ｂを形成した後、基板温度を３５０℃〜４５０℃の範囲内まで低下させる。基板温度が安定した後、実施例１と同様の方法で、バリア層４３Ｂの表面に半導体微粒子を分布させる。例えば、コロイド状溶液の濃度を１μｍｏｌ／リットルとし、溶液の流量を１０ｃｃｍ、供給時間を６秒とすると、チャンバ内に６×１０１３個の半導体微粒子が導入される。基板の直径が２インチであり、チャンバ内に導入された半導体微粒子のうち基板表面に到達する比率が１０％であるとすると、量子ドット４３Ｄの分布密度は３×１０１１ｃｍ−２になる。量子ドットの直径が７ｎｍである場合、発光波長は１．５５μｍになる。
【００３１】
バリア層４３Ｂの形成と、量子ドット４３Ｄの形成とを複数回繰り返すことにより、活性層４３が形成される。繰り返し回数は、例えば１０回とする。なお、繰り返し回数を、５〜１０回の範囲内としてもよい。
【００３２】
活性層４３の上に、酸化シリコン等のマスクパターン４５を形成する。
【００３３】
図３Ｂに示すように、マスクパターン４５をエッチングマスクとして、活性層４３及び下部クラッド層４１の表層部分をエッチングすることにより、メサ４６を形成する。メサ４６は、半導体基板４０の表面において一方向に延在する。
【００３４】
図３Ｃに示すように、マスクパターン４５を選択成長用のマスクとして、メサ４６の両側にｐ型ＩｎＰの埋込層４８を形成する。埋込層４８は、下部クラッド層４１の上面及びメサ４６の側面を覆う。さらに、埋込層４８の上に、ｎ型ＩｎＰの電流ブロック層４９を形成する。電流ブロック層４９を形成した後、マスクパターン４５を除去する。
【００３５】
図３Ｄに示すように、メサ４６及び電流ブロック層４９の上に、ｐ型ＩｎＰの上部クラッド層５０を形成する。さらにその上に、ｐ型ＩｎＧａＡｓのコンタクト層５１を形成する。上部クラッド層５０の不純物濃度は１×１０１８ｃｍ−３とし、コンタクト層５１の不純物濃度は１×１０１９ｃｍ−３とする。
【００３６】
半導体基板４０の背面にｎ側電極５３を形成し、コンタクト層５１の上にｐ側電極５４を形成する。ｎ側電極５３及びｐ側電極５４から、量子ドット４３Ｄ内に、それぞれ電子及び正孔が供給される。
【００３７】
その後、半導体基板４０をへき開し、へき開面に反射防止膜を形成する。一対のへき開面により光共振器が画定され、光共振器内に、量子ドット４３Ｄ及びバリア層４３Ｂを含む導波構造が画定される。
【００３８】
量子ドット４３Ｄの大きさの分散は、Ｓ−Ｋモードを利用して形成される量子ドットの大きさの分散よりも小さい。このため、発光波長のスペクトルの広がりを狭めることができる。量子ドット４３Ｄの分布密度を、量子ドット４３Ｄの大きさとは独立に設定することができるため、発光波長とは独立して所望の利得を得ることができる。
【００３９】
また、実施例１では、量子ドット４３Ｄと、その周囲のバリア層４３Ｂとが、エピタキシャル関係を有する。粒界に起因するポテンシャル障壁が形成されないため、量子ドット４３Ｄへの電流の注入効率の低下を抑制することができる。
【実施例３】
【００４０】
図４Ａ〜図４Ｃを参照して、実施例３による半導体素子（リッジ型半導体レーザ素子）の製造方法について説明する。
【００４１】
図４Ａに示すように、ｎ型ＧａＡｓ半導体基板６０の上に、ｎ型ＡｌＧａＡｓの下部クラッド層６１を、ＭＯＣＶＤにより形成する。原料として、トリメチルアルミニウム（ＴＭＡｌ）、ＴＥＧａ、ＡｓＨ３、及びＳｉ２Ｈ６を用いる。下部クラッド層６１のＡｌ組成比は、例えば０．４とする。下部クラッド層６１の上に、多重量子ドット構造の活性層６３を形成する。活性層６３は、ＧａＡｓバリア層６３Ｂと、その表面に分布する複数の量子ドット６３Ｄとを交互に積層することにより形成される。バリア層６３Ｂは、ＭＯＣＶＤにより形成される。量子ドット６３Ｄの形成は、ＩｎＡｓのコア及びＧａＡｓのシェルを含む半導体微粒子を用いて、実施例１と同様の方法で行う。
【００４２】
バリア層６３Ｂの形成と、量子ドット６３Ｄの形成とを複数回繰り返すことにより、活性層６３が形成される。繰り返し回数は、例えば１０回とする。なお、繰り返し回数を５〜１０回の範囲内としてもよい。
【００４３】
活性層６３の上に、ｐ型ＡｌＧａＡｓの上部クラッド層６５、及びｐ型ＧａＡｓのコンタクト層６６を形成する。コンタクト層６６の上に、酸化シリコン等のマスクパターン６７を形成する。
【００４４】
図４Ｂに示すように、マスクパターン６７をエッチングマスクとして、コンタクト層６６及び上部クラッド層６５をエッチングする。上部クラッド層６５の底面に達する前にエッチングを停止させる。これにより、上部クラッド層６５及びコンタクト層６６を含むリッジ７０が形成される。リッジ７０を形成した後、マスクパターン６７を除去する。
【００４５】
図４Ｃに示すように、上部クラッド層６５の上面、及びリッジ７０の表面を覆う保護膜７１を形成する。保護膜７１には、コンタクト層６６を露出させる開口が設けられている。この開口内のコンタクト層６６の上に、ｐ側電極７３を形成する。半導体基板６０の背面にｎ側電極７４を形成する。
【００４６】
半導体基板６０をへき開し、へき開面に反射防止膜を形成する。一対のへき開面により光共振器が画定される。この光共振器内に、量子ドット６３Ｄ及びバリア層６３Ｂを含む導波構造が画定される。
【００４７】
実施例３においても、実施例２と同様に発光波長のスペクトルの広がりを狭めることができ、かつ発光波長とは独立して利得を設定することができる。
【実施例４】
【００４８】
図５Ａ〜図５Ｇを参照して、実施例４による半導体素子（垂直キャビティ型面発光レーザ素子）の製造方法について説明する。シリコンの半導体基板８０の上に、酸化シリコン膜と多結晶シリコン膜とが交互に積層された分布ブラッグ反射（ＤＢＲ）ミラー８１を形成する。例えば波長１．３μｍにおける反射率を９９％にするためには、多結晶シリコン膜の厚さを９６ｎｍとし、酸化シリコン膜の厚さを２２５ｎｍとし、繰り返し数を４以上にすればよい。なお、その他の誘電体材料を用いてＤＢＲミラーを構成することも可能である。ＤＢＲミラー８１の表面に、単結晶シリコン基板８５をボンディングする。
【００４９】
図５Ｂに示すように、単結晶シリコン基板８５を研磨することによって、薄膜化する。これにより、単結晶シリコンの半導体層８５ａが形成される。
【００５０】
図５Ｃに示すように、半導体層８５ａの上に、ｎ型ＳｉＧｅＣのｎ型層８６を、ＭＯＣＶＤにより形成する。原料として、例えばＳｉ２Ｈ６、ゲルマン（ＧｅＨ４）、及びモノメチルシラン（ＳｉＨ３ＣＨ３）を用いる。ｎ型層８６の成長温度は、例えば６５０℃とする。ｎ型層８６には、ｎ型不純物としてＡｓがドープされており、その濃度は１×１０１８ｃｍ−３である。
【００５１】
ｎ型層８６の上に、活性層８７を形成する。活性層８７は、ＳｉＧｅＣの厚さ５０ｎｍのバリア層８７Ｂと、その表面に分布する複数の量子ドット８７Ｄとを交互に積層することにより形成される。量子ドット８７は、例えばＩｎＳｂのコア及びＩｎＡｓのシェルを含む半導体微粒子を用い、実施例１による方法と同様の方法で形成される。バリア層８７Ｂの形成と、量子ドット８７Ｄの形成との繰り返し回数は、例えば７回とする。なお、繰り返し回数を３〜７回の範囲内としてもよい。
【００５２】
活性層８７の上に、ｐ型ＳｉＧｅＣのｐ型層８８を、ＭＯＣＶＤにより形成する。ｐ型層８８には、ｐ型不純物としてＢがドープされており、その濃度は１×１０１８ｃｍ−３である。
【００５３】
図５Ｄに示すように、エッチングマスクを用いてｐ型層８８、活性層８７、及びｎ型層８６の表層部をエッチングすることにより、メサ９０を形成する。
【００５４】
図５Ｅに示すように、ｎ型層８６及びメサ９０の上に、酸化シリコン等の絶縁膜９２を堆積させる。ｐ型層８８が露出するまで、絶縁膜９０の表面の平坦化を行う。
【００５５】
図５Ｆに示すように、メサ９０、及び平坦化された絶縁膜９２の上に、多結晶ｐ型Ｓｉのｐ型層９３を、ＭＯＣＶＤにより形成する。ｐ型層９３には、ｐ型不純物としてＢがドープされており、その不純物濃度は、例えば１×１０１９ｃｍ−３である。ｐ型層９３の厚さは、例えば１００ｎｍとする。ｐ型層９３の上に、ＤＢＲミラー９５を形成する。ＤＢＲミラー９５は、下側のＤＢＲミラー８１と同一の多層構造を有する。
【００５６】
図５Ｇに示すように、上側のＤＢＲミラー９５をパターニングする。さらに、平面視において、ｐ型層９３及び絶縁膜９２が上側のＤＢＲミラー９５を内包するように、ｐ型層９３及び絶縁膜９２をパターニングする。露出したｐ型層９３の表面に、ｐ側電極９６を形成する。露出したｎ型層８６の表面に、ｎ側電極９７を形成する。
【００５７】
実施例４においても、実施例２と同様に発光波長のスペクトルの広がりを狭めることができ、かつ発光波長とは独立して利得を設定することができる。
【００５８】
上記実施例２〜４では、実施例１による量子ドットの形成方法を、半導体レーザ素子の製造に適用した。この量子ドットの形成方法は、半導体レーザ素子以外の半導体光素子、例えば半導体光増幅器等の製造に適用することも可能である。
【００５９】
ＴＥ偏光及びＴＭ偏光に対して同じ増幅特性を有する偏波無依存の半導体光増幅器においては、量子ドットの形状が球形に近いことが好ましい。図１Ｄに示した熱変形工程において、加熱温度を低くし、加熱時間を短く設定することにより、球形に近い量子ドットを形成することができる。逆に、半導体レーザ素子においては、一方の偏光、例えばＴＥ偏光の利得を相対的に大きくするために、量子ドットの扁平の度合いを大きくすることが好ましい。実施例１による方法では、量子ドットの形状の扁平率を制御することが可能である。
【００６０】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００６１】
１０ 半導体基板
１０Ａ 下地基板
１０Ｂ バッファ層（表層部）
２０ 半導体微粒子
２０Ｃ コア
２０Ｓ シェル
２１ 有機分子
２５ 半導体層
３０ 原料容器
３１ コロイド状溶液
３２ 気化器
３３ チャンバ
３４ ステージ
３５ 排気管
３６ 配管
４０ 半導体基板
４１ 下部クラッド層
４３ 活性層
４３Ｂ バリア層
４３Ｄ 量子ドット
４５ マスクパターン
４６ メサ
４８ 埋込層
４９ 電流ブロック層
５０ 上部クラッド層
５１ コンタクト層
５３ ｎ側電極
５４ ｐ側電極
６０ 半導体基板
６１ 下部クラッド層
６３ 活性層
６３Ｂ バリア層
６３Ｄ 量子ドット
６５ 上部クラッド層
６６ コンタクト層
６７ マスクパターン
７０ リッジ
７１ 絶縁膜
７３ ｐ側電極
７４ ｎ側電極
８０ 半導体基板
８１ ＤＢＲミラー
８５ シリコン基板
８５ａ 単結晶シリコン層
８６ ｎ型層
８７ 活性層
８７Ｂ バリア層
８７Ｄ 量子ドット
８８ ｐ型層
９０ メサ
９２ 絶縁膜
９３ ｐ型層
９５ ＤＢＲミラー
９６ ｐ側電極
９７ ｎ側電極
【技術分野】
【０００１】
本発明は、複数の半導体微粒子を含む半導体素子の製造方法に関する。
【背景技術】
【０００２】
三次元的な量子閉じ込め効果を持つ半導体量子ドットを利用して、高性能なレーザダイオードや光増幅器等の光半導体素子が実現される。半導体量子ドットを含む活性層の形成には、一般的にStranski-Krastanov Growth mode（Ｓ−Ｋモード）が利用される。Ｓ−Ｋモードを利用した方法では、発光波長を決定するパラメータとなる量子ドットの寸法と、半導体光素子の利得を決定するパラメータとなる量子ドットの分布密度とを独立して制御することが困難である。
【０００３】
有機溶媒中に分散させた半導体微粒子（ナノ結晶）を、ベースとなる半導体層の原料とともに基板上に供給することにより、半導体層内に半導体微粒子が分散した量子ドット構造を形成することができる。この量子ドット構造では、ベースとなる半導体層が多結晶になり、半導体微粒子と半導体層とがエピタキシャル関係を有しない。半導体層のキャリア密度を高くすることにより、粒界に起因するポテンシャル障壁が、キャリア移動の妨げにならない程度まで薄くされる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００５／０４３６５６号公報
【特許文献２】国際公開第２００５／０７１７６４号公報
【非特許文献】
【０００５】
【非特許文献１】A. A. Guzelian et al., "Synthesis of Size-Selected, Surface-Passivated InP Nanocrystals", J. Phys. Chem., Vol.100, No.17 (1996), pp.7212-7219
【非特許文献２】B. O. Dabbousi et al., "(CdSe)ZnS Core-Shell Quantum Dots: Synthesis and Characterization of a Size Series of Highly Luminescent Nanocrystallites", J. Phys. Chem., Vol.101, No.46 (1997), pp.9463-9475
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、量子ドットの寸法と分布密度とを独立に制御することができ、かつ粒界に起因するポテンシャル障壁の影響を軽減させることができる半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決する半導体素子の製造方法は、
半導体基板の表面に、複数の半導体微粒子を供給することにより、該表面に該半導体微粒子を分布させる工程と、
前記半導体基板の表面に分布した前記半導体微粒子が変形する温度まで該半導体微粒子を加熱する工程と、
変形した前記半導体微粒子を覆うように、前記半導体基板の上に半導体膜を成長させる工程と
を有する。
【発明の効果】
【０００８】
半導体微粒子の寸法と分布密度とを独立に制御することができる。また、加熱時に半導体微粒子を固相エピタキシャル成長させると、粒界に起因するポテンシャル障壁の発生を防止することができる
【図面の簡単な説明】
【０００９】
【図１−１】実施例１による製造方法の製造途中段階における半導体素子の断面図である。
【図１−２】実施例１による製造方法の製造途中段階における半導体素子の断面図、及び製造された半導体素子の断面図である。
【図２】実施例１による製造方法で用いる半導体微粒子供給装置の概略図である。
【図３】実施例２による製造方法の製造途中段階における半導体素子の断面図、及び製造された半導体素子の断面図である。
【図４】実施例３による製造方法の製造途中段階における半導体素子の断面図、及び製造された半導体素子の断面図である。
【図５−１】実施例４による製造方法の製造途中段階における半導体素子の断面図である。
【図５−２】実施例４による製造方法の製造途中段階における半導体素子の断面図、及び製造された半導体素子の断面図である。
【発明を実施するための形態】
【００１０】
図面を参照しながら、本発明の実施例について説明する。
【実施例１】
【００１１】
図１Ａ〜図１Ｅ、及び図２を参照して、実施例１による半導体素子の製造方法について説明する。
【００１２】
図１Ａに示すように、ＧａＡｓ下地基板１０Ａの上に、ＧａＡｓバッファ層１０Ｂを、有機金属化学気層成長（ＭＯＣＶＤ）により形成する。ＧａＡｓ下地基板１０ＡとＧａＡｓバッファ層１０Ｂとを、単に、「半導体基板」１０と呼ぶこととする。ＧａＡｓバッファ層１０Ｂの成長条件は、例えば下記の通りである。
・Ｇａ原料 トリエチルガリウム（ＴＥＧａ）
・Ａｓ原料 アルシン（ＡｓＨ３）
・基板温度 ５５０℃〜６５０℃
・雰囲気 水素雰囲気
バッファ層１０Ｂを形成した後、半導体基板１０の温度を３５０℃〜５００℃の範囲内に設定する。有機溶媒中に複数の半導体微粒子２０が分散されたコロイド状溶液を原料として用い、半導体基板１０の表面に、複数の半導体微粒子２０を供給する。これにより、半導体基板１０の表面に、複数の半導体微粒子２０が分布する。
【００１３】
図２に、半導体微粒子２０を供給する装置の概略図を示す。原料容器３０内に、半導体微粒子２０がトルエン等の有機溶媒中に分散されたコロイド状溶液３１が収容されている。半導体微粒子２０の各々は、有機溶媒中で凝集することなく均一に分散されるように、トリ−ｎ−オクチルフォスフィン（ＴＯＰ）、トリ−ｎ−オクチルフォスフィンオキシド（ＴＯＰＯ）、ヘキサデシルアミン（ＨＤＡ）等の有機分子２１で被覆されている。チャンバ３３内にステージ３４が格納されている。ステージ３４上に半導体基板１０が配置される。ステージ３４は、半導体基板１０を加熱することができる。
【００１４】
原料容器３０内に、水素ガス等のキャリアガスが導入されると、コロイド状溶液３１が気化器３２内に輸送される。原料容器３０に導入されるキャリアガスとは別ルートで、気化器３２に、水素ガス等のキャリアガスが導入される。気化器３２は、コロイド状溶液を１００℃〜３００℃の範囲内の温度まで加熱する。有機溶媒のトルエン等が蒸発し、有機分子２１で被覆された半導体微粒子２０が、キャリアガスとともにチャンバ３３内に導入される。チャンバ３３内に導入された半導体微粒子２０は、半導体基板１０の表面に供給され、表面上に離散的に分布する。半導体基板１０の表面における半導体微粒子２０の分布密度は、半導体微粒子２０の流量及び供給時間により制御することができる。
【００１５】
半導体基板１０の表面に堆積しなかった半導体微粒子２０は、キャリアガスと共に、排気管３５を通してチャンバ外に排出される。半導体膜形成のための原料が、配管３６を経由してチャンバ３３内に供給される。
【００１６】
図１Ｂに、半導体基板１０の表面に分散した半導体微粒子２０の拡大断面図を示す。半導体微粒子２０は、ほぼ球状のコア２０Ｃと、それを被覆するシェル２０Ｓとを含む。コア２０ＣはＩｎＡｓで形成され、シェル２０ＳはＧａＡｓで形成されている。コア２０Ｃの直径は、例えば３ｎｍ〜１０ｎｍの範囲内である。ただし、コア２０Ｃの直径は、この範囲内に広く分布しているのではなく、この範囲内の特定の値の近傍に集中して分布している。すなわち、特定の大きさの半導体微粒子２０を半導体基板１０の表面に分布させることができる。
【００１７】
半導体微粒子２０を半導体基板１０の表面に供給する工程では、半導体基板１０の温度を３５０℃〜５００℃に維持した状態で、半導体基板１０の表面に半導体微粒子２０を供給する。所定量の半導体微粒子２０が供給された後、チャンバ２０内にキャリアガスのみを供給した状態で、１秒〜１分間待機する。待機中に、半導体微粒子２０を被覆していた有機分子２１が分解され除去される。除去された有機分子が半導体基板１０の表面に残留することを防止するために、水素化物であるＡｓＨ３をチャンバ３３内に供給してもよい。
【００１８】
図１Ｃに、有機分子２１が除去された後の半導体微粒子２０及び半導体基板１０の断面図を示す。
【００１９】
図１Ｄに示した状態に至るまでの工程について説明する。チャンバ３３内にＡｓＨ３を供給しながら、半導体基板１０を４５０℃〜６００℃の範囲内の温度まで昇温する。昇温された状態を１分〜５分間維持する。これにより、半導体微粒子２０が熱変形し、扁平状になる。この熱変形時に固相エピタキシャル成長が生じ、半導体基板１０と半導体微粒子２０とがエピタキシャル関係を有するようになる。熱変形時にＡｓＨ３を供給しておくのは、半導体基板１０及び半導体微粒子２０からのＡｓの乖離を抑制するためである。熱処理温度及び熱処理時間を調節することにより、扁平の度合いを制御することができる。
【００２０】
図１Ｅに示すように、変形した半導体微粒子２０を覆うように、半導体基板１０の上に、単結晶ＧａＡｓからなる半導体層２５を、例えばＭＯＣＶＤによりエピタキシャル成長させる。半導体微粒子２０と半導体層２５とは、エピタキシャル関係を有する。
【００２１】
ここまでの工程により、半導体基板１０の表面に複数の半導体微粒子２０が分布する半導体素子が得られる。半導体微粒子２０のコア２０Ｃが、ＧａＡｓ半導体基板１０及びＧａＡｓ半導体層２５よりも禁制帯幅の狭いＩｎＡｓで形成されている。このため、半導体微粒子２０が、キャリアを捕捉する量子ドットとして機能する。
【００２２】
コロイド状溶液に分散させる半導体微粒子２０の大きさを変えることにより、量子ドットの大きさを変化させることができる。また、半導体微粒子２０を半導体基板１０の表面に供給する工程において、供給量、すなわち流量と供給時間とを変化させることにより、量子ドットの分布密度を変化させることができる。このように、量子ドットの大きさと分布密度とを独立して制御することができる。
【００２３】
半導体基板１０及び半導体層２５を構成する結晶と、半導体微粒子２０を構成する結晶とは、エピタキシャル関係を有する。すなわち両者の界面に粒界が存在しない。このため、半導体基板１０及び半導体層２５から、半導体微粒子２０内に、キャリアを効率よく注入することができる。
【００２４】
実施例１では、半導体微粒子２０として、コア２０Ｃがシェル２０Ｓで被覆された二重構造のものを用いたが、シェル２０Ｓで覆われていないコア２０Ｃのみのものを用いてもよい。ただし、半導体微粒子２０の表面に有機分子２１の一部が残留すると、半導体微粒子２０と有機分子２１との界面に、界面準位が発生してしまう。コア２０Ｃをシェル２０Ｓで被覆しておくと、コア２０Ｃが界面準位の影響を受けにくくなる。
【００２５】
また、実施例１では、量子ドットを埋め込んだ半導体層２５、及び半導体基板１０の表層部（バッファ層）１０ＢにＧａＡｓを用いたが、その他の半導体材料を用いてもよい。半導体層２５、及びバッファ層１０Ｂに用いられる半導体材料は、半導体微粒子２０のコア２０Ｃに用いられる半導体材料の禁制帯幅よりも広い禁制帯幅を持つ。また、下地基板１０Ａの材料と、バッファ層１０Ｂ及び半導体層２５の材料とを同一にする必要はない。例えば、下地基板１０ＡとしてＧａＡｓ基板を用いた場合、バッファ層１０Ｂ及び半導体層２５に、ＡｌＧａＡｓやＩｎＧａＡｓを用いてもよい。バッファ層１０Ｂ及び半導体層２５にＩｎＧａＡｓを用いる場合には、その膜厚を、歪緩和が生じない範囲、すなわち臨界膜厚を越えない範囲とすることが好ましい。下地基板１０ＡとしてＩｎＰ基板を用いた場合には、バッファ層１０Ｂ及び半導体層２５に、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ等を用いてもよい。また、ＩＩＩ−Ｖ族化合物半導体の他に、ＩＩ−ＶＩ族化合物半導体を用いてもよい。
【００２６】
コア２０Ｃの材料と、シェル２０Ｓの材料と、バッファ層１０Ｂ及び半導体層２５の材料の組み合わせの例を、下記の表に示す。
【００２７】
【表１】
半導体微粒子２０が有機溶媒中に分散されたコロイド状溶液は、例えばEvident Technologies Inc., Sigma-Aldrich, Nanoco Technologies Limited等から入手すすることができる。
【実施例２】
【００２８】
図３Ａ〜図３Ｄを参照して、実施例２による半導体素子（埋込型半導体レーザ素子）の製造方法について説明する。
【００２９】
（１００）面を主表面とするｎ型ＩｎＰの半導体基板４０の上に、ｎ型ＩｎＰ下部クラッド層４１をエピタキシャル成長させる。下部クラッド層４１の厚さは、例えば３００ｎｍ〜５００ｎｍとし、ｎ型不純物濃度は、例えば５×１０１７ｃｍ−３とする。下部クラッド層４１の形成は、例えば、ＭＯＣＶＤにより行われる。成膜条件は、例えば下記の通りである。
・原料 フォスフィン（ＰＨ３）、トリメチルインジウム（ＴＭＩｎ）、ジシラン（Ｓｉ２Ｈ６）
・基板温度 ６００℃〜６５０℃
・圧力 ６．７×１０３Ｐａ
下部クラッド層４１の上に、多重量子ドット構造を有する活性層４３を形成する。活性層４３は、厚さ１００ｎｍのバリア層４３Ｂと、その表面に分布する複数の量子ドット４３Ｄとを交互に積層することにより形成される。バリア層４３Ｂは、ＩｎＧａＡｓＰで形成される。例えば、Ｉｎの組成比を０．８５、Ｐの組成比を０．６７とすることにより、遷移波長１．１μｍの無歪のバリア層４３Ｂが得られる。バリア層４３Ｂの成膜条件は、例えば下記の通りである。
・原料 ＴＭＩｎ、ＴＥＧａ、ＡｓＨ３、ＰＨ３
・基板温度 ６００℃〜６５０℃
・圧力 ６．７×１０３Ｐａ
量子ドット４３Ｄの形成には、ＩｎＡｓのコアとＩｎＰのシェルとを含む半導体微粒子が用いられる。以下、量子ドット４３Ｄの形成方法について具体的に説明する。
【００３０】
バリア層４３Ｂを形成した後、基板温度を３５０℃〜４５０℃の範囲内まで低下させる。基板温度が安定した後、実施例１と同様の方法で、バリア層４３Ｂの表面に半導体微粒子を分布させる。例えば、コロイド状溶液の濃度を１μｍｏｌ／リットルとし、溶液の流量を１０ｃｃｍ、供給時間を６秒とすると、チャンバ内に６×１０１３個の半導体微粒子が導入される。基板の直径が２インチであり、チャンバ内に導入された半導体微粒子のうち基板表面に到達する比率が１０％であるとすると、量子ドット４３Ｄの分布密度は３×１０１１ｃｍ−２になる。量子ドットの直径が７ｎｍである場合、発光波長は１．５５μｍになる。
【００３１】
バリア層４３Ｂの形成と、量子ドット４３Ｄの形成とを複数回繰り返すことにより、活性層４３が形成される。繰り返し回数は、例えば１０回とする。なお、繰り返し回数を、５〜１０回の範囲内としてもよい。
【００３２】
活性層４３の上に、酸化シリコン等のマスクパターン４５を形成する。
【００３３】
図３Ｂに示すように、マスクパターン４５をエッチングマスクとして、活性層４３及び下部クラッド層４１の表層部分をエッチングすることにより、メサ４６を形成する。メサ４６は、半導体基板４０の表面において一方向に延在する。
【００３４】
図３Ｃに示すように、マスクパターン４５を選択成長用のマスクとして、メサ４６の両側にｐ型ＩｎＰの埋込層４８を形成する。埋込層４８は、下部クラッド層４１の上面及びメサ４６の側面を覆う。さらに、埋込層４８の上に、ｎ型ＩｎＰの電流ブロック層４９を形成する。電流ブロック層４９を形成した後、マスクパターン４５を除去する。
【００３５】
図３Ｄに示すように、メサ４６及び電流ブロック層４９の上に、ｐ型ＩｎＰの上部クラッド層５０を形成する。さらにその上に、ｐ型ＩｎＧａＡｓのコンタクト層５１を形成する。上部クラッド層５０の不純物濃度は１×１０１８ｃｍ−３とし、コンタクト層５１の不純物濃度は１×１０１９ｃｍ−３とする。
【００３６】
半導体基板４０の背面にｎ側電極５３を形成し、コンタクト層５１の上にｐ側電極５４を形成する。ｎ側電極５３及びｐ側電極５４から、量子ドット４３Ｄ内に、それぞれ電子及び正孔が供給される。
【００３７】
その後、半導体基板４０をへき開し、へき開面に反射防止膜を形成する。一対のへき開面により光共振器が画定され、光共振器内に、量子ドット４３Ｄ及びバリア層４３Ｂを含む導波構造が画定される。
【００３８】
量子ドット４３Ｄの大きさの分散は、Ｓ−Ｋモードを利用して形成される量子ドットの大きさの分散よりも小さい。このため、発光波長のスペクトルの広がりを狭めることができる。量子ドット４３Ｄの分布密度を、量子ドット４３Ｄの大きさとは独立に設定することができるため、発光波長とは独立して所望の利得を得ることができる。
【００３９】
また、実施例１では、量子ドット４３Ｄと、その周囲のバリア層４３Ｂとが、エピタキシャル関係を有する。粒界に起因するポテンシャル障壁が形成されないため、量子ドット４３Ｄへの電流の注入効率の低下を抑制することができる。
【実施例３】
【００４０】
図４Ａ〜図４Ｃを参照して、実施例３による半導体素子（リッジ型半導体レーザ素子）の製造方法について説明する。
【００４１】
図４Ａに示すように、ｎ型ＧａＡｓ半導体基板６０の上に、ｎ型ＡｌＧａＡｓの下部クラッド層６１を、ＭＯＣＶＤにより形成する。原料として、トリメチルアルミニウム（ＴＭＡｌ）、ＴＥＧａ、ＡｓＨ３、及びＳｉ２Ｈ６を用いる。下部クラッド層６１のＡｌ組成比は、例えば０．４とする。下部クラッド層６１の上に、多重量子ドット構造の活性層６３を形成する。活性層６３は、ＧａＡｓバリア層６３Ｂと、その表面に分布する複数の量子ドット６３Ｄとを交互に積層することにより形成される。バリア層６３Ｂは、ＭＯＣＶＤにより形成される。量子ドット６３Ｄの形成は、ＩｎＡｓのコア及びＧａＡｓのシェルを含む半導体微粒子を用いて、実施例１と同様の方法で行う。
【００４２】
バリア層６３Ｂの形成と、量子ドット６３Ｄの形成とを複数回繰り返すことにより、活性層６３が形成される。繰り返し回数は、例えば１０回とする。なお、繰り返し回数を５〜１０回の範囲内としてもよい。
【００４３】
活性層６３の上に、ｐ型ＡｌＧａＡｓの上部クラッド層６５、及びｐ型ＧａＡｓのコンタクト層６６を形成する。コンタクト層６６の上に、酸化シリコン等のマスクパターン６７を形成する。
【００４４】
図４Ｂに示すように、マスクパターン６７をエッチングマスクとして、コンタクト層６６及び上部クラッド層６５をエッチングする。上部クラッド層６５の底面に達する前にエッチングを停止させる。これにより、上部クラッド層６５及びコンタクト層６６を含むリッジ７０が形成される。リッジ７０を形成した後、マスクパターン６７を除去する。
【００４５】
図４Ｃに示すように、上部クラッド層６５の上面、及びリッジ７０の表面を覆う保護膜７１を形成する。保護膜７１には、コンタクト層６６を露出させる開口が設けられている。この開口内のコンタクト層６６の上に、ｐ側電極７３を形成する。半導体基板６０の背面にｎ側電極７４を形成する。
【００４６】
半導体基板６０をへき開し、へき開面に反射防止膜を形成する。一対のへき開面により光共振器が画定される。この光共振器内に、量子ドット６３Ｄ及びバリア層６３Ｂを含む導波構造が画定される。
【００４７】
実施例３においても、実施例２と同様に発光波長のスペクトルの広がりを狭めることができ、かつ発光波長とは独立して利得を設定することができる。
【実施例４】
【００４８】
図５Ａ〜図５Ｇを参照して、実施例４による半導体素子（垂直キャビティ型面発光レーザ素子）の製造方法について説明する。シリコンの半導体基板８０の上に、酸化シリコン膜と多結晶シリコン膜とが交互に積層された分布ブラッグ反射（ＤＢＲ）ミラー８１を形成する。例えば波長１．３μｍにおける反射率を９９％にするためには、多結晶シリコン膜の厚さを９６ｎｍとし、酸化シリコン膜の厚さを２２５ｎｍとし、繰り返し数を４以上にすればよい。なお、その他の誘電体材料を用いてＤＢＲミラーを構成することも可能である。ＤＢＲミラー８１の表面に、単結晶シリコン基板８５をボンディングする。
【００４９】
図５Ｂに示すように、単結晶シリコン基板８５を研磨することによって、薄膜化する。これにより、単結晶シリコンの半導体層８５ａが形成される。
【００５０】
図５Ｃに示すように、半導体層８５ａの上に、ｎ型ＳｉＧｅＣのｎ型層８６を、ＭＯＣＶＤにより形成する。原料として、例えばＳｉ２Ｈ６、ゲルマン（ＧｅＨ４）、及びモノメチルシラン（ＳｉＨ３ＣＨ３）を用いる。ｎ型層８６の成長温度は、例えば６５０℃とする。ｎ型層８６には、ｎ型不純物としてＡｓがドープされており、その濃度は１×１０１８ｃｍ−３である。
【００５１】
ｎ型層８６の上に、活性層８７を形成する。活性層８７は、ＳｉＧｅＣの厚さ５０ｎｍのバリア層８７Ｂと、その表面に分布する複数の量子ドット８７Ｄとを交互に積層することにより形成される。量子ドット８７は、例えばＩｎＳｂのコア及びＩｎＡｓのシェルを含む半導体微粒子を用い、実施例１による方法と同様の方法で形成される。バリア層８７Ｂの形成と、量子ドット８７Ｄの形成との繰り返し回数は、例えば７回とする。なお、繰り返し回数を３〜７回の範囲内としてもよい。
【００５２】
活性層８７の上に、ｐ型ＳｉＧｅＣのｐ型層８８を、ＭＯＣＶＤにより形成する。ｐ型層８８には、ｐ型不純物としてＢがドープされており、その濃度は１×１０１８ｃｍ−３である。
【００５３】
図５Ｄに示すように、エッチングマスクを用いてｐ型層８８、活性層８７、及びｎ型層８６の表層部をエッチングすることにより、メサ９０を形成する。
【００５４】
図５Ｅに示すように、ｎ型層８６及びメサ９０の上に、酸化シリコン等の絶縁膜９２を堆積させる。ｐ型層８８が露出するまで、絶縁膜９０の表面の平坦化を行う。
【００５５】
図５Ｆに示すように、メサ９０、及び平坦化された絶縁膜９２の上に、多結晶ｐ型Ｓｉのｐ型層９３を、ＭＯＣＶＤにより形成する。ｐ型層９３には、ｐ型不純物としてＢがドープされており、その不純物濃度は、例えば１×１０１９ｃｍ−３である。ｐ型層９３の厚さは、例えば１００ｎｍとする。ｐ型層９３の上に、ＤＢＲミラー９５を形成する。ＤＢＲミラー９５は、下側のＤＢＲミラー８１と同一の多層構造を有する。
【００５６】
図５Ｇに示すように、上側のＤＢＲミラー９５をパターニングする。さらに、平面視において、ｐ型層９３及び絶縁膜９２が上側のＤＢＲミラー９５を内包するように、ｐ型層９３及び絶縁膜９２をパターニングする。露出したｐ型層９３の表面に、ｐ側電極９６を形成する。露出したｎ型層８６の表面に、ｎ側電極９７を形成する。
【００５７】
実施例４においても、実施例２と同様に発光波長のスペクトルの広がりを狭めることができ、かつ発光波長とは独立して利得を設定することができる。
【００５８】
上記実施例２〜４では、実施例１による量子ドットの形成方法を、半導体レーザ素子の製造に適用した。この量子ドットの形成方法は、半導体レーザ素子以外の半導体光素子、例えば半導体光増幅器等の製造に適用することも可能である。
【００５９】
ＴＥ偏光及びＴＭ偏光に対して同じ増幅特性を有する偏波無依存の半導体光増幅器においては、量子ドットの形状が球形に近いことが好ましい。図１Ｄに示した熱変形工程において、加熱温度を低くし、加熱時間を短く設定することにより、球形に近い量子ドットを形成することができる。逆に、半導体レーザ素子においては、一方の偏光、例えばＴＥ偏光の利得を相対的に大きくするために、量子ドットの扁平の度合いを大きくすることが好ましい。実施例１による方法では、量子ドットの形状の扁平率を制御することが可能である。
【００６０】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００６１】
１０ 半導体基板
１０Ａ 下地基板
１０Ｂ バッファ層（表層部）
２０ 半導体微粒子
２０Ｃ コア
２０Ｓ シェル
２１ 有機分子
２５ 半導体層
３０ 原料容器
３１ コロイド状溶液
３２ 気化器
３３ チャンバ
３４ ステージ
３５ 排気管
３６ 配管
４０ 半導体基板
４１ 下部クラッド層
４３ 活性層
４３Ｂ バリア層
４３Ｄ 量子ドット
４５ マスクパターン
４６ メサ
４８ 埋込層
４９ 電流ブロック層
５０ 上部クラッド層
５１ コンタクト層
５３ ｎ側電極
５４ ｐ側電極
６０ 半導体基板
６１ 下部クラッド層
６３ 活性層
６３Ｂ バリア層
６３Ｄ 量子ドット
６５ 上部クラッド層
６６ コンタクト層
６７ マスクパターン
７０ リッジ
７１ 絶縁膜
７３ ｐ側電極
７４ ｎ側電極
８０ 半導体基板
８１ ＤＢＲミラー
８５ シリコン基板
８５ａ 単結晶シリコン層
８６ ｎ型層
８７ 活性層
８７Ｂ バリア層
８７Ｄ 量子ドット
８８ ｐ型層
９０ メサ
９２ 絶縁膜
９３ ｐ型層
９５ ＤＢＲミラー
９６ ｐ側電極
９７ ｎ側電極
【特許請求の範囲】
【請求項１】
半導体基板の表面に、複数の半導体微粒子を供給することにより、該表面に該半導体微粒子を分布させる工程と、
前記半導体基板の表面に分布した前記半導体微粒子が変形する温度まで該半導体微粒子を加熱する工程と、
変形した前記半導体微粒子を覆うように、前記半導体基板の上に半導体膜を成長させる工程と
を有する半導体素子の製造方法。
【請求項２】
前記半導体微粒子を分散させる工程が、
有機分子で被覆された前記半導体微粒子が有機溶媒中にコロイド状に分散されたコロイド溶液を気化させ、前記半導体微粒子を前記半導体基板の表面に供給する工程を含む請求項１に記載の半導体素子の製造方法。
【請求項３】
前記加熱する工程において、変形した前記半導体微粒子と前記半導体基板の表層部とが、エピタキシャル関係を持つように加熱する請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記半導体膜を成長させる工程において、該半導体膜と前記半導体基板とがエピタキシャル関係を持つように該半導体膜を成長させる請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記半導体膜を成長させる工程において、該半導体膜と前記半導体微粒子とがエピタキシャル関係を有するように該半導体膜を成長させる請求項１乃至４のいずれか１項に記載の半導体素子の製造方法。
【請求項１】
半導体基板の表面に、複数の半導体微粒子を供給することにより、該表面に該半導体微粒子を分布させる工程と、
前記半導体基板の表面に分布した前記半導体微粒子が変形する温度まで該半導体微粒子を加熱する工程と、
変形した前記半導体微粒子を覆うように、前記半導体基板の上に半導体膜を成長させる工程と
を有する半導体素子の製造方法。
【請求項２】
前記半導体微粒子を分散させる工程が、
有機分子で被覆された前記半導体微粒子が有機溶媒中にコロイド状に分散されたコロイド溶液を気化させ、前記半導体微粒子を前記半導体基板の表面に供給する工程を含む請求項１に記載の半導体素子の製造方法。
【請求項３】
前記加熱する工程において、変形した前記半導体微粒子と前記半導体基板の表層部とが、エピタキシャル関係を持つように加熱する請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記半導体膜を成長させる工程において、該半導体膜と前記半導体基板とがエピタキシャル関係を持つように該半導体膜を成長させる請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記半導体膜を成長させる工程において、該半導体膜と前記半導体微粒子とがエピタキシャル関係を有するように該半導体膜を成長させる請求項１乃至４のいずれか１項に記載の半導体素子の製造方法。
【図１−１】
【図１−２】
【図２】
【図３】
【図４】
【図５−１】
【図５−２】
【図１−２】
【図２】
【図３】
【図４】
【図５−１】
【図５−２】
【公開番号】特開２０１０−２２５８７９（Ｐ２０１０−２２５８７９Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２００９−７１８４０（Ｐ２００９−７１８４０）
【出願日】平成２１年３月２４日（２００９．３．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２１年３月２４日（２００９．３．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]