半導体装置の製造方法
【課題】 絶縁膜中に形成されている配線用の溝に埋め込まれている配線層の上部に選択的に金属拡散防止膜を形成する半導体装置において、部分的選択破れ等に起因する配線間リーク電流を抑制する半導体装置の製造方法を提供する。
【解決手段】 ダマシン法により配線１５を第１の絶縁膜１１中に形成する。そして、電解メッキ法等により、配線１５上のみに選択的に金属拡散防止膜１６を形成する。その後、第２の絶縁膜１９形成前に、第１の絶縁膜１１上に存在する部分的選択破れにより意図せず生じた金属拡散防止膜１６や、残留金属イオン１７等を除去するＣＭＰ工程をする。
【解決手段】 ダマシン法により配線１５を第１の絶縁膜１１中に形成する。そして、電解メッキ法等により、配線１５上のみに選択的に金属拡散防止膜１６を形成する。その後、第２の絶縁膜１９形成前に、第１の絶縁膜１１上に存在する部分的選択破れにより意図せず生じた金属拡散防止膜１６や、残留金属イオン１７等を除去するＣＭＰ工程をする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属配線を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体ウェハ上に形成する高密度集積回路（以下、半導体装置と称する）の微細配線の材料として、アルミニウム系合金が用いられてきた。しかしながら、半導体装置のさらなる高速化を図るためには、配線用材料として、より比抵抗の低い材料を用いることが必要となる。そこで、近年、アルミニウム系合金より比抵抗が低く、かつ、エレクトロマイグレーション耐性も高い銅を配線材料として使用する技術が実用化されてきている。
【０００３】
銅を用いた配線形成（以下、銅配線と称する）では、一般に銅のドライエッチングが容易でないため、いわゆるダマシン法が用いられている。これは、例えば酸化シリコンからなる層間絶縁膜に予め所定の溝（配線溝）を形成し、この溝に配線材料（銅）を埋め込んだ後、余剰の配線材料を化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：以下、ＣＭＰと略称して説明する）によって除去し、配線を形成する方法である。さらに、層間絶縁膜に配線間の接続孔と配線溝を形成した後、一括して配線材料を埋め込み、余剰配線材料をＣＭＰにより除去するデュアルダマシン法も知られている。
【０００４】
ところで、上述のように、アルミニウム系合金に比べ配線抵抗やエレクトロマイグレーション耐性に優れる銅を用いた配線ではあるが、銅は絶縁膜中の拡散係数が大きいため、銅の拡散により半導体装置の特性変動が生ずるという問題点がある。
この問題を解決するために、銅配線形成後に銅の拡散防止膜として絶縁膜、例えばシリコンナイトライド（ＳｉＮ）やシリコンカーバイド（ＳｉＣ）を形成して銅配線を覆うことが行われている。しかし、これらの絶縁膜は比誘電率が高いため、ＲＣ遅延（抵抗と容量による配線の遅延）が大きくなる。また、銅配線とこれらの絶縁膜からなる銅拡散防止膜との界面の存在により、エレクトロマイグレーション耐性が劣化するという欠点もある。
【０００５】
そこで、ＲＣ遅延を改善し、エレクトロマイグレーション耐性や銅拡散防止性に優れる金属系の銅拡散防止膜、例えばＣｏＷＰを無電解メッキ法により銅配線上のみに選択的に形成する方法が知られている（非特許文献１）。
以下、図２３を用いて従来技術である金属系の金属拡散防止膜形成プロセスを説明する。
ここで、金属系の金属拡散防止膜とは、金属を主成分とする膜であり、金属配線を形成する金属の絶縁膜中等への拡散を防止する膜をいう。
まず、図２３（ａ）に示すように、基板２３０上の第１の絶縁膜２３１中に、公知のリソグラフィーおよび反応性ドライエッチング技術を用いて配線用溝２３２を形成する。
次に、図２３（ｂ）に示すように、例えばタンタルナイトライド（ＴａＮ）からなるバリアメタルとして機能する下層導電体２３３と、例えば銅からなる上層導電体２３４を堆積する。
そして、図２３（ｃ）公知のＣＭＰ法を用いて、下層導電体２３３と上層導電体２３４からなる配線２３５を残して、下層導電体２３３と上層導電体２３４を研磨により除去する。
続いて、図２３（ｄ）に示すように、無電解メッキ法を用いて、例えばＣｏＷＰからなる金属拡散防止膜２３６を、下層導電体２３３と上層導電体２３４からなる配線２３５上のみに選択的に形成する。
その後、図２３（ｅ）に示すように、第２の絶縁膜２３９を堆積する。
【０００６】
もっとも、このような金属系の金属拡散防止膜２３６形成における選択性は、形成前の表面状態に大きく左右される。したがって、例えば、図２４に示すようにタンタルナイトライドからなる下層導電体２４３と銅からなる上層導電体２４４のＣＭＰ後に金属イオンの残留２４７やスラリーの防食材の残留２４８、あるいは、金属拡散防止膜形成の電解メッキ法における前処理溶液中の金属イオンの残留などの表面汚染が第１の絶縁膜２４１上にあると,これらを核にした部分的な選択の破れが生じうる。すなわち、配線２４５上のみでなく、絶縁膜２４１上にも金属拡散防止膜２４６の形成がなされる場合がある。このような選択の破れにより形成された金属拡散防止膜は、導電性があるがゆえに、配線間のリーク電流の増大を引き起こす。これにより、半導体装置を誤動作させる、あるいは半導体装置の信頼性を劣化させるという問題があった。
【非特許文献１】T.ishigami et al. ; Proceedings of the 2004 IITC, P75.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、選択的に形成される金属拡散防止膜の選択破れ等に起因する配線間のリーク電流を、効果的に抑制する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法は、上記の目的を達成するために以下のように構成されている。
第１の絶縁膜中の溝に形成された金属配線上に金属拡散防止膜を選択的に形成する工程と、
前記工程の後、前記金属配線および前記金属拡散防止膜上に第２の絶縁膜を形成する工程の前に、ＣＭＰ工程を有することを特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、金属配線上に選択的に形成される金属拡散防止膜の選択破れ等に起因する配線間のリーク電流を、効果的に抑制することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下に、図面を参照して本発明の実施の形態を説明する。
（実施の形態１）
まず、図１（ａ）に示すように、公知のリソグラフィー技術と反応性ドライエッチング技術を用いて、基板１０上の第１の絶縁膜１１中に配線用溝１２を形成する。
次に、図１（ｂ）に示すように、バリアメタルである下層導電体１３と、上層導電体１４を堆積する。
そして、図１（ｃ）に示すように、公知のＣＭＰ法を用いて、配線１５以外の領域の下層導電体１３と上層導電体１４を研磨により除去する。
続いて、図１（ｄ）に示すように、金属系の金属拡散防止膜１６を、下層導電体１３と上層導電体１４からなる配線１５上のみに選択的に形成する。
その後、図１（ｅ）に示すように、ＣＭＰにより第１の絶縁膜１１上に、意図せず形成された金属拡散防止膜１６や残留した金属または金属イオン１７を研磨により除去する。
そうして、図１（ｆ）に示すように、第２の絶縁膜１9を堆積する。
【００１１】
このように、金属拡散防止膜１６の選択成長後にＣＭＰ工程をすることにより、第１の絶縁膜上１１に意図せず形成された金属拡散防止膜１６や、残留した金属または金属イオン１７が研磨により除去され、これらを原因とする配線間のリーク電流を効果的に抑制することが可能となる。したがって、金属配線間の導通による動作不良がなく、かつ、信頼性の高い半導体装置が製造することができる。
【００１２】
なお、本発明においては、バリアメタルである下層導電体１３としてタンタルナイトライド（ＴａＮ）、タンタル（Ｔａ）、タングステン（Ｗ）、タングステンナイトライド（ＷＮ）、タングステンシリコンナイトライド（ＷＳｉＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、チタンシリコンナイトライド（ＴｉＳｉＮ）等から選択される単層または積層膜を用いることが可能である。さらに上層導電体１４の形成や下層との反応作用に問題が生じなければ、下層導電体１３を省略しても本発明は有効である。
そして、上層導電体１４としては銅（Ｃｕ）の他に、ＣｕＳｎやＣｕＡｌなどの銅合金を適用しても、本発明は有効である。
また、第１の絶縁膜１１や第２の絶縁膜１９としては、酸化シリコン膜の他に、比誘電率４．２以下の低誘電率膜を用いても本発明は有効である。例えば、ＨＳＱ、ＭＳＱ，もしくはポリマー膜を含む膜などが考えられる。そして、第１の絶縁膜１１や第２の絶縁膜１９は単層膜でなくとも、上記、酸化シリコン膜、ＨＳＱ、ＭＳＱ，ポリマー膜を含む膜などに加え、シリコンカーバイド（ＳｉＣ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、シリコンオキシナイトライド（ＳｉＯＮ）、シリコンナイトライド（ＳｉＮ）等の膜から選ばれる複数の膜からなる複層膜であっても、本発明は有効である。
さらに、選択的に形成される金属系の金属拡散防止膜１６としては、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ、ＮｉＷ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ、Ｗなどを適用することができる。さらに、ＣｏとＮｉの両方が合金化されたもの、ＷとＭｏ の両方が合金化されたものも適用可能である。これらの金属系の金属拡散防止膜１６の選択成長は、無電解メッキ法、ＣＶＤ法などの方法によることが可能である。
【００１３】
（実施の形態２）
次に、図２を参照して、本発明の実施の形態２を説明する。
実施の形態２は、金属拡散防止膜形成後のＣＭＰ工程において、絶縁膜の研磨速度が金属拡散防止膜の研磨速度の２倍以上である場合である。
【００１４】
まず、ダマシン法により配線２５を形成し、その後に金属系の金属拡散防止膜２６を配線２５上のみ選択的に成長させる点は、実施の形態１と同様である。
次に、本発明のＣＭＰを行う。図２（ａ）は、絶縁膜２１に比べ、金属拡散防止膜２６の研磨速度が速いＣＭＰを行う場合の概念図である。絶縁膜２１上に意図せず形成された金属拡散防止膜２６や、残留した金属または金属イオン２７を研磨で確実に除去しようとすると、配線２５上の金属拡散防止膜２６も同時に除去される。そして、極端な場合には配線２５が露出し、もはや金属拡散防止膜としての機能を果たせないという事態が生じうる。
そこで、本発明においては、ＣＭＰの際に、絶縁膜２１の研磨速度が金属拡散防止膜２６の研磨速度よりも速い条件にて行うことを提案する。図２（ｂ）にこの場合の概念図を示す。金属拡散防止膜２６の研磨速度を相対的に抑えることにより、配線２５上の金属拡散防止膜２６の除去を防止することができる。さらに、積極的に絶縁膜２１を削り込むことにより、絶縁膜上の金属拡散防止膜２６や残留した金属または金属イオン２７を、その下の絶縁膜ごとウェハ上から除去することが可能となる。この時、配線２５上の金属拡散防止膜２６を確実に残すためには、絶縁膜２１の研磨速度が金属拡散防止膜の研磨速度の２倍以上あることが望ましい。
２倍未満であると、ＣＭＰのウェハ面内不均一性のためや、凸部となっている金属酸化防止膜２６に圧力集中が起こるために、金属拡散防止膜２６が研磨除去されてしまうからである。
【００１５】
ＣＭＰ工程における絶縁膜２１の研磨速度を、金属系の金属拡散防止膜２６の研磨速度より上げる方法として、ＣＭＰに用いられるスラリーの性質・組成を調整することが考えられる。
一般に、金属ＣＭＰ工程に用いられるスラリーは、金属を酸化させる酸化剤、研磨剤、スラリーのｐＨを２〜４程度にするためのｐＨ調整剤および脱イオン水（ＤＩＷ）から構成される。
【００１６】
まず、使用するスラリーのｐＨを一般の金属ＣＭＰ工程の２〜４程度から７以上にすることによって、絶縁膜２１の研磨速度を、金属系の金属拡散防止膜２６の研磨速度より上げることが可能になる。
すなわち、絶縁膜、特に配線溝を形成する際の最上層となる部分には、機械的強度、防湿性等の観点から一般にシリコン系の絶縁膜が用いられることが多い。そして、ｐＨがアルカリ性側になれば、スラリー内にはヒドロキシ基（−ＯＨ）が増加する。そうすると、絶縁膜中のシリコン（Ｓｉ）がヒドロキシ基とボンドを形成しＳｉ―ＯＨ（シラノール）形態の水酸化物を形成する。そして、この水酸化物は研磨剤とパッドの摩擦力に容易に除去されるため、シリコン系の絶縁膜が研磨速度が増大する。
一方、ｐＨが７以上ある場合には、スラリー中の水素イオン（Ｈ＋）は僅かであり、金属拡散防止膜中の金属のイオン化が抑えられるため、金属拡散防止膜の研磨速度は抑制される。
したがって、スラリーのｐＨを７以上にすることにより、ＣＭＰ工程における絶縁膜の研磨速度を、金属系の金属拡散防止膜の研磨速度より上げることが可能となる。
そして、ｐＨを７以上にあげるためには、ｐＨ調整剤として、ＫＯＨ、ＮＨ４ＯＨ等をスラリー中に添加することが考えられる。
【００１７】
また、酸化剤を添加しないという方法も考えられる。
上述のように、一般に金属ＣＭＰに用いられるスラリーには、Ｈ２Ｏ２、Ｈ５ＩＯ６、ＦｅＮＯ３等の酸化剤が含まれている。これは、金属と酸化剤の反応により、金属自体より機械的に除去の容易な金属酸化膜を形成し、よって、金属の研磨速度を上げるためである。
一方、酸化剤は絶縁膜の研磨除去には寄与していない。
したがって、酸化剤を添加しないことによっても、ＣＭＰ工程における絶縁膜の研磨速度を、相対的に金属系の金属拡散防止膜の研磨速度より上げることが可能となる。
【００１８】
なお、金属拡散防止膜形成後のＣＭＰ工程において、絶縁膜の研磨速度が金属拡散防止膜の研磨速度の２倍以上とした場合であっても、生産に見合った研磨速度と均一性が確保できることが重要である。よって、研磨速度は１０ｎｍ／ｍｉｎ以上、均一性は１０％以下（１σ）であることが望ましい。
【００１９】
上記のような、絶縁膜の研磨速度が金属拡散防止膜の研磨速度の２倍以上であり、研磨速度が１０ｎｍ／ｍｉｎ以上、均一性は１０％以下（１σ）のＣＭＰを用いて本発明を実施した場合の結果を図３に示す。この時、金属拡散防止膜としては、ＣｏＷＰを用いた。また、絶縁膜の研磨速度が金属拡散防止膜の研磨速度の１０倍であり、研磨速度は３０ｎｍ／ｍｉｎである。そして、スラリーには、ＮＨ４ＯＨが含有され、スラリーのｐＨは１０〜１２である。図３は、横軸がテストパターンを用いて測定された配線間のリーク電流、縦軸は累積頻度である。本発明のＣＭＰを行った場合（Ｗｉｔｈ ＣＭＰ）の測定結果を、ＣＭＰ無しの場合（Ｒｅｆｅｒｅｎｃｅ）の測定結果と対比して示す。
この図から明らかなように、本発明のＣＭＰの導入により、配線間のリーク電流は全体的に減少し、かつ、リーク電流の突出した増加も抑制されている。
よって、本発明を用いることにより、リーク電流を効果的に抑制することが可能となり、金属配線間の導通による動作不良が無く、かつ、信頼性の高い半導体装置を製造することができる。さらに、本発明によれば、金属配線上の金属拡散防止膜の消失による金属配線の露出の懸念は無くなる。したがって、金属配線を形成する金属の拡散による半導体装置の不良が新たに生ずることも無い。
【００２０】
また、本実施の形態における、絶縁膜２１、下層導電体２３、上層導電体２４、金属拡散防止膜２６等の材料選択については、実施の形態１と同様である。
【００２１】
（実施の形態３）
次に、図４を参照して、本発明の実施の形態３を説明する。
実施の形態３は、金属拡散防止膜形成後のＣＭＰ工程において、ＣＭＰパッドのD硬度（Ｓｈｏｒｅ Ｄ値）が４０以下である場合である。
【００２２】
まず、ダマシン法により配線４５を形成し、その後に金属系の金属拡散防止膜４６を配線４５上のみ選択的に成長させる点は、実施の形態１、２と同様である。
次に、本発明のＣＭＰを行う。この時、本実施の形態においては、ＣＭＰパッドをＤ硬度が４０より大きい発泡性硬質ポリウレタンではなく、より軟らかい、例えばＳｈｏｒｅ Ｄ硬度が５〜１５程度のｐｏｌｉｔｅｘパッド（Ｒｏｈｍ ａｎｄ Ｈａｓｓ社の商標）を使用する。
【００２３】
上記発明により、第１の絶縁膜４１の研磨効率（パターン部における実効的な研磨速度）が上がり、結果的に絶縁膜４１上の金属拡散防止膜４６や残留した金属または金属イオン４７の除去効率が上がる。
すなわち、配線４５上のみに選択的に金属拡散防止膜４６を形成した場合、配線間の絶縁膜４１表面は相対的に窪んでいる。そのため、ＣＭＰパッド４９から絶縁膜部４１に加わる圧力ｆが、金属拡散防止膜４６に加わる圧力Ｆよりも相対的に低下する。しかし、本実施の形態のように軟らかいＣＭＰパッドを使用すれば、窪んでいる絶縁部に加わる圧力ｆの低下を抑制できる。この点、Ｄ硬度が４０以下であれば配線とそのスペースの幅の比が９９：１の場合でも絶縁膜４１表面にＣＭＰパッドが接触して、効果的なＣＭＰを行うことが可能であることが確認された。したがって、絶縁膜４１上の金属拡散防止膜４６や残留した金属または金属イオン４７の除去効率（同一の研磨時間で除去できる割合）が上がり、配線間のリーク電流を効果的に抑制することが可能となる。
よって、本実施の形態により、金属配線間の導通による動作不良のない信頼性の高い半導体装置をより短いＣＭＰ研磨時間で効果的に製造することができる。
【００２４】
なお、本実施の形態における、絶縁膜４１、下層導電体４３、上層導電体４４、金属拡散防止膜４６等の材料選択についてば、実施の形態１、２と同様である。
【００２５】
（実施の形態４）
次に、図５を参照して、本発明の実施の形態４を説明する。
本実施の形態は、本発明を用いてデバイスを有する基板上に３層の銅配線を形成する場合である。
なお、本実施例では、デバイスとしてトランジスタを形成した場合を示すが、ダイナミックランダムアクセスメモリなどの場合は、キャパシタを形成する工程が加わるだけで、素子から電極を引き出す工程以降は実質的に同等である。
【００２６】
まず、図５では、Ｐ型不純物を含むシリコンからなる基板５１０表面に、デバイス相互の分離のための埋め込み絶縁膜５１１を形成する。この表面をＣＭＰによって、研磨し平坦化してある。次に、ｎ型不純物の拡散層５１２をイオン注入や熱処理等を用いて形成し、ゲート絶縁膜５１３を熱酸化膜法などによって形成する。次に、多結晶シリコンや高融点導電体と多結晶シリコンとの積層膜などからなるゲート５１４を加工して形成する。さらに、テトラエトキシシラン（以下ＴＥＯＳと記す）を原料として用いたプラズマＣＶＤ法によって形成したシリコン酸化膜（以下Ｐ−ＴＥＯＳと記す）等からなる平坦化層５１５を形成した後、ＣＭＰにより表面を平坦化した。さらに、その表面を銅拡散の防止のためのシリコンナイトライド（ＳｉＮ）膜等からなる拡散防止膜５１６によって被覆する。続いて、所定の部分にデバイスとの接続用のコンタクト孔５１７を開孔し、接着と汚染防止を兼ねた例えば、チタン（Ｔｉ）とチタンナイトライド（ＴｉＮ）積層膜５１８とタングステン（Ｗ）の層５１９を形成して、コンタクト孔以外の部分をＣＭＰを用いた研磨によって除去して、いわゆるプラグ構造を形成する。ここで、チタンやチタンナイトライドは、反応性スパッタ法やプラズマＣＶＤ法によって形成する。タングステンも同様にスパッタ法やＣＶＤ法を用いて形成される。
【００２７】
次に、図６のように、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第１の層間絶縁膜５２０を形成する。その上に、シリコンカーバイド（ＳｉＣ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、シリコンオキシナイトライド（ＳｉＯＮ）、もしくはシリコン酸化膜（ＳｉＯ?）のいずれかの単層または積層からなる第１のキャップ膜５２１を形成する。
【００２８】
そして、図７に示すように、第１の配線用の溝５５１を公知のリソグラフィー技術と反応性ドライエッチング技術を用いるダマシン法にて形成した。
【００２９】
次に、図８に示されるように、タンタルナイトライド（ＴａＮ）、タンタル（Ｔａ），タングステン（Ｗ）、タングステンナイトライド（ＷＮ）、タングステンシリコンナイトライド（ＷＳｉＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、もしくはチタンシリコンナイトライド（ＴｉＳｉＮ）等から選ばれる単層または積層膜からなる下層導電体５２２と第１の上層導電体５２３として銅層を形成した。銅層の形成は、ＰＶＤ法や電解めっき法によって形成される。この時、上層導電体５２３としては、銅層の他に、銅合金層やアルミニウム合金層を用いることも可能である。
【００３０】
その後、図９に示すように、公知のＣＭＰ技術を用いて上層導電体５２３である銅層を研磨して除去した。続いて、同様に公知のＣＭＰ技術により、下層導電体５２２を除去した。
【００３１】
そして、図１０に示すように、無電解メッキ法または、ＣＶＤ法等により、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ、ＮｉＷ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ、Ｗ、ＣｏとＮｉの両方が合金化されたもの、ＷとＭｏ の両方が合金化されたもの等の材料からなる、銅拡散防止のための第１の金属拡散防止膜５２４を第１の配線５９１上にのみ選択的に形成する。
【００３２】
次に、図１１に示されるように、本発明のＣＭＰ工程を行う。この時、第１のキャップ膜５２１の研磨速度が第１の金属拡散防止膜５２４の研磨速度の２倍以上であることが望ましい。また、ＣＭＰのスラリーが、例えば、ＫＯＨやＮＨ４ＯＨ等のｐＨ調整剤によりｐＨ７以上であり、かつ、スラリー中に酸化剤が含まれていないことが望ましい。さらに、生産性の観点から、絶縁膜の研磨速度が１０ｎｍ／ｍｉｎ以上であり、かつ、均一性が１０％以下（１σ）であることが望ましい。そして、絶縁膜部の研磨効率をあげるため、ＣＭＰパッドのＤ硬度（Ｓｈｏｒｅ Ｄ値）が４０以下であることが望ましい。
【００３３】
続いて、図１２に示すように、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第２の層間絶縁膜５２５を形成し、その上に銅拡散の防止および溝形成のエッチングストッパとなるシリコンナイトライド（ＳｉＮ）膜等からなる拡散防止膜５２６を堆積し、さらに、その上に、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第３の層間絶縁膜５２７を形成する。そして、さらに、シリコンカーバイド（ＳｉＣ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、シリコンオキシナイトライド（ＳｉＯＮ）、もしくはシリコン酸化膜（ＳｉＯ?）のいずれかの単層または積層からなる第２のキャップ膜５２８を形成する。
【００３４】
さらに、図１３に示すように、第１の層間接続用孔５５２および第２の配線用の溝５５３を、公知のフォトリソグラフィ技術と反応性ドライエッチング技術とを用いて形成し、第１の上層導電体５２３上の金属拡散防止膜５２４表面を露出させる。
【００３５】
そして、こうして形成した２段構造の溝に、図１４に示すように、タンタルナイトライド（ＴａＮ）、タンタル（Ｔａ）、タングステン（Ｗ）、タングステンナイトライド（ＷＮ），タングステンシリコンナイトライド（ＷＳｉＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、もしくはチタンシリコンナイトライド（ＴｉＳｉＮ）等の単層または積層膜からなる第２の下層導電体５３１と第２の上層導電体５３２として銅層を形成した。ここで、銅層の形成は、ＰＶＤ法や電解めっき法によって形成される。この時、上層導電体５３２としては、銅層の他に、銅合金層やアルミニウム合金層を用いることも可能である。
【００３６】
さらに、その後、図１５に示すように、公知のＣＭＰ技術を用いて第２の配線５９２以外の領域の、第２の上層導電体５３２である銅層を研磨して除去した。次いで、同様に公知のＣＭＰ技術により、第２の下層導電体５３１を除去した。
【００３７】
そして、図１６に示すように、無電解メッキ法または、ＣＶＤ法等により、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ、ＮｉＷ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ、Ｗ、ＣｏとＮｉの両方が合金化されたもの、ＷとＭｏ の両方が合金化されたもの等の材料からなる、銅拡散防止のための第２の金属拡散防止膜５３３を第２の配線５９２上にのみ選択的に形成する。
【００３８】
次に、図１７に示されるように、本発明のＣＭＰ工程を行う。この時、第２のキャップ膜５２８の研磨速度が第２の金属拡散防止膜５３３の研磨速度の２倍以上であることが望ましい。また、ＣＭＰのスラリーが、例えば、ＫＯＨやＮＨ４ＯＨ等のｐＨ調整剤によりｐＨ７以上であり、かつ、スラリー中に酸化剤が含まれていないことが望ましい。さらに、生産性の観点から、絶縁膜の研磨速度が１０ｎｍ／ｍｉｎ以上であり、かつ、均一性が１０％以下（１σ）であることが望ましい。そして、絶縁膜部の研磨効率をあげるため、ＣＭＰパッドのＤ硬度（Ｓｈｏｒｅ Ｄ値）が４０以下であることが望ましい。
【００３９】
そして、図１８に示すように、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第４の層間絶縁膜５３４を形成し、その上に銅拡散の防止および溝形成のエッチングストッパとなるシリコンナイトライド（ＳｉＮ）膜等からなる拡散防止膜５３５を堆積し、さらに、その上に、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第５の層間絶縁膜５３６を形成する。そして、シリコンカーバイド（ＳｉＣ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、シリコンオキシナイトライド（ＳｉＯＮ）、もしくはシリコン酸化膜（ＳｉＯ?）のいずれかの単層または積層からなる第３のキャップ膜５３７を形成する。
【００４０】
さらに、図１９に示すように第２の層間接続用孔５５４および第３の配線用の溝５５５を、公知のフォトリソグラフィ技術と反応性ドライエッチング技術とを用いて形成し、第２の配線５９２上の第２の金属拡散防止膜５３３の表面を露出させる。
【００４１】
そして、こうして形成した２段構造の溝に、図２０に示すように、タンタルナイトライド（ＴａＮ）、タンタル（Ｔａ），タングステン（Ｗ）、タングステンナイトライド（ＷＮ），タングステンシリコンナイトライド（ＷＳｉＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、もしくはチタンシリコンナイトライド（ＴｉＳｉＮ）等の単層または積層膜からなる第３の下層導電体５３８と、第３の上層導電体５３９として銅層を形成した。また、銅層の形成は、ＰＶＤ法や電解めっき法によって形成される。この時、上層導電体５３９としては、銅層の他に、銅合金層やアルミニウム合金層を用いることも可能である。
さらに、その後、第２の配線５９２の時と同様に、ＣＭＰを用いて第３の上層導電体５３９である銅層および、第３の下層導電体５３８を除去した。
【００４２】
そして、図２１に示すように、第２の配線５９２の場合同様、無電解メッキ法または、ＣＶＤ法等により、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ、ＮｉＷ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ、Ｗ、ＣｏとＮｉの両方が合金化されたもの、ＷとＭｏ の両方が合金化されたもの等の材料からなる、銅拡散防止のための第３の金属拡散防止膜５４０を第３の配線５９３上にのみ選択的に形成する。
【００４３】
次に、図２２に示されるように、本発明のＣＭＰ工程を行う。この時、第３のキャップ膜５３７の研磨速度が第３の金属拡散防止膜５４０の研磨速度の２倍以上であることが望ましい。また、ＣＭＰのスラリーが、例えば、ＫＯＨやＮＨ４ＯＨ等のｐＨ調整剤によりｐＨ７以上であり、かつ、スラリー中に酸化剤が含まれていないことが望ましい。さらに、生産性の観点から、絶縁膜の研磨速度が１０ｎｍ／ｍｉｎ以上であり、かつ、均一性が１０％以下（１σ）であることが望ましい。そして、絶縁膜部の研磨効率をあげるため、ＣＭＰパッドのＤ硬度（Ｓｈｏｒｅ Ｄ値）が４０以下であることが望ましい。
【００４４】
以上のように、デバイスを有する基板上に３層の銅配線を形成する場合において、３層の銅配線のそれぞれの形成過程で本発明を用いることにより、配線間のリーク電流が簡便に抑制される。そして、配線間のリーク電流が抑制されることにより、配線間のショートが激減し、大幅な製品歩留まりおよび信頼性の向上が可能となる。
【００４５】
さらに、本実施の形態では、３層の銅配線としたが、本実施の形態を用いた同様の工程を繰り返すことにより、半導体製品の性能に応じた配線層数の多層配線製品の製造が可能となる。そして、各配線形成時の配線間のショートは、プロセスが進むにつれ欠陥として積算されるため、多層になればなるほど、歩留まりの劣化は深刻になってくる。しかし、本発明を用いることにより、おのおのの配線形成時に配線間のショートが十分に抑制されるため、歩留まりの深刻な劣化は生じない。したがって、３層以上の多層配線製品であっても本発明の適用によって十分な高歩留まり・高信頼性を達成することが可能となる。
【図面の簡単な説明】
【００４６】
【図１】第１の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２】第２の実施形態に係わる半導体装置製造方法の説明図
【図３】第２の実施形態に係わるリーク電流の累積分布を示す図
【図４】第３の実施形態に係わる半導体装置製造方法の説明図
【図５】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図６】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図７】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図８】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図９】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１０】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１１】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１２】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１３】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１４】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１５】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１６】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１７】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１８】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１９】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２０】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２１】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２２】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２３】従来技術に係わる半導体装置製造方法の断面工程フロー図
【図２４】従来技術の問題点の説明図
【符号の説明】
【００４７】
１０、２３０、２４０…配線基板
１１、２１、４１、２３１、２４１…第１の絶縁膜
１２…配線用溝
１３、２３、４３、２３３、２４３…下層導電体配線
１４、２４、４４、２３４、２４４…上層導電体配線
１５、２５、４５、２３５、２４５…配線
１６、２６、４６、２３６、２４６…金属拡散防止層
１７、２７、４７、２４７…金属イオン
１８、２８、４８、２４８…防食剤
１９、２３９…第２の絶縁膜
４９…ＣＭＰパッド
５１０…配線基板
５１１…埋め込み絶縁膜
５１２…ｎ型不純物の拡散層
５１３…ゲート絶縁膜
５１４…ゲート
５１５…平坦化層
５１６…拡散防止膜
５１７…コンタクト孔
５１８…チタン（Ｔｉ）とチタンナイトライド（ＴｉＮ）積層膜
５１９…タングステン（Ｗ）の層
５２０…第１の層間絶縁膜
５２１…第１のキャップ膜
５２２…下層導電体
５２３…上層導電体
５２４…第１の金属拡散防止膜
５２５…第２の層間絶縁膜
５２６…拡散防止膜
５２７…第３の層間絶縁膜
５２８…第２のキャップ膜
５３１…第２の下層導電体
５３２…第２の上層導電体
５３３…第２の金属拡散防止膜
５３４…第４の層間絶縁膜
５３５…拡散防止膜
５３６…第５の層間絶縁膜
５３７…第３のキャップ膜
５３８…第３の下層導電体
５３９…第３の上層導電体
５４０…第３の金属拡散防止膜
５５１…第１の配線用の溝
５５２…第１の層間接続用孔
５５３…第２の配線用の溝
５５４…第２の層間接続用孔
５５５…第３の配線用の溝
５９１…第１の配線
５９２…第２の配線
５９２…第３の配線
【技術分野】
【０００１】
本発明は、金属配線を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体ウェハ上に形成する高密度集積回路（以下、半導体装置と称する）の微細配線の材料として、アルミニウム系合金が用いられてきた。しかしながら、半導体装置のさらなる高速化を図るためには、配線用材料として、より比抵抗の低い材料を用いることが必要となる。そこで、近年、アルミニウム系合金より比抵抗が低く、かつ、エレクトロマイグレーション耐性も高い銅を配線材料として使用する技術が実用化されてきている。
【０００３】
銅を用いた配線形成（以下、銅配線と称する）では、一般に銅のドライエッチングが容易でないため、いわゆるダマシン法が用いられている。これは、例えば酸化シリコンからなる層間絶縁膜に予め所定の溝（配線溝）を形成し、この溝に配線材料（銅）を埋め込んだ後、余剰の配線材料を化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：以下、ＣＭＰと略称して説明する）によって除去し、配線を形成する方法である。さらに、層間絶縁膜に配線間の接続孔と配線溝を形成した後、一括して配線材料を埋め込み、余剰配線材料をＣＭＰにより除去するデュアルダマシン法も知られている。
【０００４】
ところで、上述のように、アルミニウム系合金に比べ配線抵抗やエレクトロマイグレーション耐性に優れる銅を用いた配線ではあるが、銅は絶縁膜中の拡散係数が大きいため、銅の拡散により半導体装置の特性変動が生ずるという問題点がある。
この問題を解決するために、銅配線形成後に銅の拡散防止膜として絶縁膜、例えばシリコンナイトライド（ＳｉＮ）やシリコンカーバイド（ＳｉＣ）を形成して銅配線を覆うことが行われている。しかし、これらの絶縁膜は比誘電率が高いため、ＲＣ遅延（抵抗と容量による配線の遅延）が大きくなる。また、銅配線とこれらの絶縁膜からなる銅拡散防止膜との界面の存在により、エレクトロマイグレーション耐性が劣化するという欠点もある。
【０００５】
そこで、ＲＣ遅延を改善し、エレクトロマイグレーション耐性や銅拡散防止性に優れる金属系の銅拡散防止膜、例えばＣｏＷＰを無電解メッキ法により銅配線上のみに選択的に形成する方法が知られている（非特許文献１）。
以下、図２３を用いて従来技術である金属系の金属拡散防止膜形成プロセスを説明する。
ここで、金属系の金属拡散防止膜とは、金属を主成分とする膜であり、金属配線を形成する金属の絶縁膜中等への拡散を防止する膜をいう。
まず、図２３（ａ）に示すように、基板２３０上の第１の絶縁膜２３１中に、公知のリソグラフィーおよび反応性ドライエッチング技術を用いて配線用溝２３２を形成する。
次に、図２３（ｂ）に示すように、例えばタンタルナイトライド（ＴａＮ）からなるバリアメタルとして機能する下層導電体２３３と、例えば銅からなる上層導電体２３４を堆積する。
そして、図２３（ｃ）公知のＣＭＰ法を用いて、下層導電体２３３と上層導電体２３４からなる配線２３５を残して、下層導電体２３３と上層導電体２３４を研磨により除去する。
続いて、図２３（ｄ）に示すように、無電解メッキ法を用いて、例えばＣｏＷＰからなる金属拡散防止膜２３６を、下層導電体２３３と上層導電体２３４からなる配線２３５上のみに選択的に形成する。
その後、図２３（ｅ）に示すように、第２の絶縁膜２３９を堆積する。
【０００６】
もっとも、このような金属系の金属拡散防止膜２３６形成における選択性は、形成前の表面状態に大きく左右される。したがって、例えば、図２４に示すようにタンタルナイトライドからなる下層導電体２４３と銅からなる上層導電体２４４のＣＭＰ後に金属イオンの残留２４７やスラリーの防食材の残留２４８、あるいは、金属拡散防止膜形成の電解メッキ法における前処理溶液中の金属イオンの残留などの表面汚染が第１の絶縁膜２４１上にあると,これらを核にした部分的な選択の破れが生じうる。すなわち、配線２４５上のみでなく、絶縁膜２４１上にも金属拡散防止膜２４６の形成がなされる場合がある。このような選択の破れにより形成された金属拡散防止膜は、導電性があるがゆえに、配線間のリーク電流の増大を引き起こす。これにより、半導体装置を誤動作させる、あるいは半導体装置の信頼性を劣化させるという問題があった。
【非特許文献１】T.ishigami et al. ; Proceedings of the 2004 IITC, P75.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、選択的に形成される金属拡散防止膜の選択破れ等に起因する配線間のリーク電流を、効果的に抑制する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法は、上記の目的を達成するために以下のように構成されている。
第１の絶縁膜中の溝に形成された金属配線上に金属拡散防止膜を選択的に形成する工程と、
前記工程の後、前記金属配線および前記金属拡散防止膜上に第２の絶縁膜を形成する工程の前に、ＣＭＰ工程を有することを特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、金属配線上に選択的に形成される金属拡散防止膜の選択破れ等に起因する配線間のリーク電流を、効果的に抑制することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下に、図面を参照して本発明の実施の形態を説明する。
（実施の形態１）
まず、図１（ａ）に示すように、公知のリソグラフィー技術と反応性ドライエッチング技術を用いて、基板１０上の第１の絶縁膜１１中に配線用溝１２を形成する。
次に、図１（ｂ）に示すように、バリアメタルである下層導電体１３と、上層導電体１４を堆積する。
そして、図１（ｃ）に示すように、公知のＣＭＰ法を用いて、配線１５以外の領域の下層導電体１３と上層導電体１４を研磨により除去する。
続いて、図１（ｄ）に示すように、金属系の金属拡散防止膜１６を、下層導電体１３と上層導電体１４からなる配線１５上のみに選択的に形成する。
その後、図１（ｅ）に示すように、ＣＭＰにより第１の絶縁膜１１上に、意図せず形成された金属拡散防止膜１６や残留した金属または金属イオン１７を研磨により除去する。
そうして、図１（ｆ）に示すように、第２の絶縁膜１9を堆積する。
【００１１】
このように、金属拡散防止膜１６の選択成長後にＣＭＰ工程をすることにより、第１の絶縁膜上１１に意図せず形成された金属拡散防止膜１６や、残留した金属または金属イオン１７が研磨により除去され、これらを原因とする配線間のリーク電流を効果的に抑制することが可能となる。したがって、金属配線間の導通による動作不良がなく、かつ、信頼性の高い半導体装置が製造することができる。
【００１２】
なお、本発明においては、バリアメタルである下層導電体１３としてタンタルナイトライド（ＴａＮ）、タンタル（Ｔａ）、タングステン（Ｗ）、タングステンナイトライド（ＷＮ）、タングステンシリコンナイトライド（ＷＳｉＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、チタンシリコンナイトライド（ＴｉＳｉＮ）等から選択される単層または積層膜を用いることが可能である。さらに上層導電体１４の形成や下層との反応作用に問題が生じなければ、下層導電体１３を省略しても本発明は有効である。
そして、上層導電体１４としては銅（Ｃｕ）の他に、ＣｕＳｎやＣｕＡｌなどの銅合金を適用しても、本発明は有効である。
また、第１の絶縁膜１１や第２の絶縁膜１９としては、酸化シリコン膜の他に、比誘電率４．２以下の低誘電率膜を用いても本発明は有効である。例えば、ＨＳＱ、ＭＳＱ，もしくはポリマー膜を含む膜などが考えられる。そして、第１の絶縁膜１１や第２の絶縁膜１９は単層膜でなくとも、上記、酸化シリコン膜、ＨＳＱ、ＭＳＱ，ポリマー膜を含む膜などに加え、シリコンカーバイド（ＳｉＣ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、シリコンオキシナイトライド（ＳｉＯＮ）、シリコンナイトライド（ＳｉＮ）等の膜から選ばれる複数の膜からなる複層膜であっても、本発明は有効である。
さらに、選択的に形成される金属系の金属拡散防止膜１６としては、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ、ＮｉＷ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ、Ｗなどを適用することができる。さらに、ＣｏとＮｉの両方が合金化されたもの、ＷとＭｏ の両方が合金化されたものも適用可能である。これらの金属系の金属拡散防止膜１６の選択成長は、無電解メッキ法、ＣＶＤ法などの方法によることが可能である。
【００１３】
（実施の形態２）
次に、図２を参照して、本発明の実施の形態２を説明する。
実施の形態２は、金属拡散防止膜形成後のＣＭＰ工程において、絶縁膜の研磨速度が金属拡散防止膜の研磨速度の２倍以上である場合である。
【００１４】
まず、ダマシン法により配線２５を形成し、その後に金属系の金属拡散防止膜２６を配線２５上のみ選択的に成長させる点は、実施の形態１と同様である。
次に、本発明のＣＭＰを行う。図２（ａ）は、絶縁膜２１に比べ、金属拡散防止膜２６の研磨速度が速いＣＭＰを行う場合の概念図である。絶縁膜２１上に意図せず形成された金属拡散防止膜２６や、残留した金属または金属イオン２７を研磨で確実に除去しようとすると、配線２５上の金属拡散防止膜２６も同時に除去される。そして、極端な場合には配線２５が露出し、もはや金属拡散防止膜としての機能を果たせないという事態が生じうる。
そこで、本発明においては、ＣＭＰの際に、絶縁膜２１の研磨速度が金属拡散防止膜２６の研磨速度よりも速い条件にて行うことを提案する。図２（ｂ）にこの場合の概念図を示す。金属拡散防止膜２６の研磨速度を相対的に抑えることにより、配線２５上の金属拡散防止膜２６の除去を防止することができる。さらに、積極的に絶縁膜２１を削り込むことにより、絶縁膜上の金属拡散防止膜２６や残留した金属または金属イオン２７を、その下の絶縁膜ごとウェハ上から除去することが可能となる。この時、配線２５上の金属拡散防止膜２６を確実に残すためには、絶縁膜２１の研磨速度が金属拡散防止膜の研磨速度の２倍以上あることが望ましい。
２倍未満であると、ＣＭＰのウェハ面内不均一性のためや、凸部となっている金属酸化防止膜２６に圧力集中が起こるために、金属拡散防止膜２６が研磨除去されてしまうからである。
【００１５】
ＣＭＰ工程における絶縁膜２１の研磨速度を、金属系の金属拡散防止膜２６の研磨速度より上げる方法として、ＣＭＰに用いられるスラリーの性質・組成を調整することが考えられる。
一般に、金属ＣＭＰ工程に用いられるスラリーは、金属を酸化させる酸化剤、研磨剤、スラリーのｐＨを２〜４程度にするためのｐＨ調整剤および脱イオン水（ＤＩＷ）から構成される。
【００１６】
まず、使用するスラリーのｐＨを一般の金属ＣＭＰ工程の２〜４程度から７以上にすることによって、絶縁膜２１の研磨速度を、金属系の金属拡散防止膜２６の研磨速度より上げることが可能になる。
すなわち、絶縁膜、特に配線溝を形成する際の最上層となる部分には、機械的強度、防湿性等の観点から一般にシリコン系の絶縁膜が用いられることが多い。そして、ｐＨがアルカリ性側になれば、スラリー内にはヒドロキシ基（−ＯＨ）が増加する。そうすると、絶縁膜中のシリコン（Ｓｉ）がヒドロキシ基とボンドを形成しＳｉ―ＯＨ（シラノール）形態の水酸化物を形成する。そして、この水酸化物は研磨剤とパッドの摩擦力に容易に除去されるため、シリコン系の絶縁膜が研磨速度が増大する。
一方、ｐＨが７以上ある場合には、スラリー中の水素イオン（Ｈ＋）は僅かであり、金属拡散防止膜中の金属のイオン化が抑えられるため、金属拡散防止膜の研磨速度は抑制される。
したがって、スラリーのｐＨを７以上にすることにより、ＣＭＰ工程における絶縁膜の研磨速度を、金属系の金属拡散防止膜の研磨速度より上げることが可能となる。
そして、ｐＨを７以上にあげるためには、ｐＨ調整剤として、ＫＯＨ、ＮＨ４ＯＨ等をスラリー中に添加することが考えられる。
【００１７】
また、酸化剤を添加しないという方法も考えられる。
上述のように、一般に金属ＣＭＰに用いられるスラリーには、Ｈ２Ｏ２、Ｈ５ＩＯ６、ＦｅＮＯ３等の酸化剤が含まれている。これは、金属と酸化剤の反応により、金属自体より機械的に除去の容易な金属酸化膜を形成し、よって、金属の研磨速度を上げるためである。
一方、酸化剤は絶縁膜の研磨除去には寄与していない。
したがって、酸化剤を添加しないことによっても、ＣＭＰ工程における絶縁膜の研磨速度を、相対的に金属系の金属拡散防止膜の研磨速度より上げることが可能となる。
【００１８】
なお、金属拡散防止膜形成後のＣＭＰ工程において、絶縁膜の研磨速度が金属拡散防止膜の研磨速度の２倍以上とした場合であっても、生産に見合った研磨速度と均一性が確保できることが重要である。よって、研磨速度は１０ｎｍ／ｍｉｎ以上、均一性は１０％以下（１σ）であることが望ましい。
【００１９】
上記のような、絶縁膜の研磨速度が金属拡散防止膜の研磨速度の２倍以上であり、研磨速度が１０ｎｍ／ｍｉｎ以上、均一性は１０％以下（１σ）のＣＭＰを用いて本発明を実施した場合の結果を図３に示す。この時、金属拡散防止膜としては、ＣｏＷＰを用いた。また、絶縁膜の研磨速度が金属拡散防止膜の研磨速度の１０倍であり、研磨速度は３０ｎｍ／ｍｉｎである。そして、スラリーには、ＮＨ４ＯＨが含有され、スラリーのｐＨは１０〜１２である。図３は、横軸がテストパターンを用いて測定された配線間のリーク電流、縦軸は累積頻度である。本発明のＣＭＰを行った場合（Ｗｉｔｈ ＣＭＰ）の測定結果を、ＣＭＰ無しの場合（Ｒｅｆｅｒｅｎｃｅ）の測定結果と対比して示す。
この図から明らかなように、本発明のＣＭＰの導入により、配線間のリーク電流は全体的に減少し、かつ、リーク電流の突出した増加も抑制されている。
よって、本発明を用いることにより、リーク電流を効果的に抑制することが可能となり、金属配線間の導通による動作不良が無く、かつ、信頼性の高い半導体装置を製造することができる。さらに、本発明によれば、金属配線上の金属拡散防止膜の消失による金属配線の露出の懸念は無くなる。したがって、金属配線を形成する金属の拡散による半導体装置の不良が新たに生ずることも無い。
【００２０】
また、本実施の形態における、絶縁膜２１、下層導電体２３、上層導電体２４、金属拡散防止膜２６等の材料選択については、実施の形態１と同様である。
【００２１】
（実施の形態３）
次に、図４を参照して、本発明の実施の形態３を説明する。
実施の形態３は、金属拡散防止膜形成後のＣＭＰ工程において、ＣＭＰパッドのD硬度（Ｓｈｏｒｅ Ｄ値）が４０以下である場合である。
【００２２】
まず、ダマシン法により配線４５を形成し、その後に金属系の金属拡散防止膜４６を配線４５上のみ選択的に成長させる点は、実施の形態１、２と同様である。
次に、本発明のＣＭＰを行う。この時、本実施の形態においては、ＣＭＰパッドをＤ硬度が４０より大きい発泡性硬質ポリウレタンではなく、より軟らかい、例えばＳｈｏｒｅ Ｄ硬度が５〜１５程度のｐｏｌｉｔｅｘパッド（Ｒｏｈｍ ａｎｄ Ｈａｓｓ社の商標）を使用する。
【００２３】
上記発明により、第１の絶縁膜４１の研磨効率（パターン部における実効的な研磨速度）が上がり、結果的に絶縁膜４１上の金属拡散防止膜４６や残留した金属または金属イオン４７の除去効率が上がる。
すなわち、配線４５上のみに選択的に金属拡散防止膜４６を形成した場合、配線間の絶縁膜４１表面は相対的に窪んでいる。そのため、ＣＭＰパッド４９から絶縁膜部４１に加わる圧力ｆが、金属拡散防止膜４６に加わる圧力Ｆよりも相対的に低下する。しかし、本実施の形態のように軟らかいＣＭＰパッドを使用すれば、窪んでいる絶縁部に加わる圧力ｆの低下を抑制できる。この点、Ｄ硬度が４０以下であれば配線とそのスペースの幅の比が９９：１の場合でも絶縁膜４１表面にＣＭＰパッドが接触して、効果的なＣＭＰを行うことが可能であることが確認された。したがって、絶縁膜４１上の金属拡散防止膜４６や残留した金属または金属イオン４７の除去効率（同一の研磨時間で除去できる割合）が上がり、配線間のリーク電流を効果的に抑制することが可能となる。
よって、本実施の形態により、金属配線間の導通による動作不良のない信頼性の高い半導体装置をより短いＣＭＰ研磨時間で効果的に製造することができる。
【００２４】
なお、本実施の形態における、絶縁膜４１、下層導電体４３、上層導電体４４、金属拡散防止膜４６等の材料選択についてば、実施の形態１、２と同様である。
【００２５】
（実施の形態４）
次に、図５を参照して、本発明の実施の形態４を説明する。
本実施の形態は、本発明を用いてデバイスを有する基板上に３層の銅配線を形成する場合である。
なお、本実施例では、デバイスとしてトランジスタを形成した場合を示すが、ダイナミックランダムアクセスメモリなどの場合は、キャパシタを形成する工程が加わるだけで、素子から電極を引き出す工程以降は実質的に同等である。
【００２６】
まず、図５では、Ｐ型不純物を含むシリコンからなる基板５１０表面に、デバイス相互の分離のための埋め込み絶縁膜５１１を形成する。この表面をＣＭＰによって、研磨し平坦化してある。次に、ｎ型不純物の拡散層５１２をイオン注入や熱処理等を用いて形成し、ゲート絶縁膜５１３を熱酸化膜法などによって形成する。次に、多結晶シリコンや高融点導電体と多結晶シリコンとの積層膜などからなるゲート５１４を加工して形成する。さらに、テトラエトキシシラン（以下ＴＥＯＳと記す）を原料として用いたプラズマＣＶＤ法によって形成したシリコン酸化膜（以下Ｐ−ＴＥＯＳと記す）等からなる平坦化層５１５を形成した後、ＣＭＰにより表面を平坦化した。さらに、その表面を銅拡散の防止のためのシリコンナイトライド（ＳｉＮ）膜等からなる拡散防止膜５１６によって被覆する。続いて、所定の部分にデバイスとの接続用のコンタクト孔５１７を開孔し、接着と汚染防止を兼ねた例えば、チタン（Ｔｉ）とチタンナイトライド（ＴｉＮ）積層膜５１８とタングステン（Ｗ）の層５１９を形成して、コンタクト孔以外の部分をＣＭＰを用いた研磨によって除去して、いわゆるプラグ構造を形成する。ここで、チタンやチタンナイトライドは、反応性スパッタ法やプラズマＣＶＤ法によって形成する。タングステンも同様にスパッタ法やＣＶＤ法を用いて形成される。
【００２７】
次に、図６のように、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第１の層間絶縁膜５２０を形成する。その上に、シリコンカーバイド（ＳｉＣ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、シリコンオキシナイトライド（ＳｉＯＮ）、もしくはシリコン酸化膜（ＳｉＯ?）のいずれかの単層または積層からなる第１のキャップ膜５２１を形成する。
【００２８】
そして、図７に示すように、第１の配線用の溝５５１を公知のリソグラフィー技術と反応性ドライエッチング技術を用いるダマシン法にて形成した。
【００２９】
次に、図８に示されるように、タンタルナイトライド（ＴａＮ）、タンタル（Ｔａ），タングステン（Ｗ）、タングステンナイトライド（ＷＮ）、タングステンシリコンナイトライド（ＷＳｉＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、もしくはチタンシリコンナイトライド（ＴｉＳｉＮ）等から選ばれる単層または積層膜からなる下層導電体５２２と第１の上層導電体５２３として銅層を形成した。銅層の形成は、ＰＶＤ法や電解めっき法によって形成される。この時、上層導電体５２３としては、銅層の他に、銅合金層やアルミニウム合金層を用いることも可能である。
【００３０】
その後、図９に示すように、公知のＣＭＰ技術を用いて上層導電体５２３である銅層を研磨して除去した。続いて、同様に公知のＣＭＰ技術により、下層導電体５２２を除去した。
【００３１】
そして、図１０に示すように、無電解メッキ法または、ＣＶＤ法等により、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ、ＮｉＷ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ、Ｗ、ＣｏとＮｉの両方が合金化されたもの、ＷとＭｏ の両方が合金化されたもの等の材料からなる、銅拡散防止のための第１の金属拡散防止膜５２４を第１の配線５９１上にのみ選択的に形成する。
【００３２】
次に、図１１に示されるように、本発明のＣＭＰ工程を行う。この時、第１のキャップ膜５２１の研磨速度が第１の金属拡散防止膜５２４の研磨速度の２倍以上であることが望ましい。また、ＣＭＰのスラリーが、例えば、ＫＯＨやＮＨ４ＯＨ等のｐＨ調整剤によりｐＨ７以上であり、かつ、スラリー中に酸化剤が含まれていないことが望ましい。さらに、生産性の観点から、絶縁膜の研磨速度が１０ｎｍ／ｍｉｎ以上であり、かつ、均一性が１０％以下（１σ）であることが望ましい。そして、絶縁膜部の研磨効率をあげるため、ＣＭＰパッドのＤ硬度（Ｓｈｏｒｅ Ｄ値）が４０以下であることが望ましい。
【００３３】
続いて、図１２に示すように、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第２の層間絶縁膜５２５を形成し、その上に銅拡散の防止および溝形成のエッチングストッパとなるシリコンナイトライド（ＳｉＮ）膜等からなる拡散防止膜５２６を堆積し、さらに、その上に、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第３の層間絶縁膜５２７を形成する。そして、さらに、シリコンカーバイド（ＳｉＣ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、シリコンオキシナイトライド（ＳｉＯＮ）、もしくはシリコン酸化膜（ＳｉＯ?）のいずれかの単層または積層からなる第２のキャップ膜５２８を形成する。
【００３４】
さらに、図１３に示すように、第１の層間接続用孔５５２および第２の配線用の溝５５３を、公知のフォトリソグラフィ技術と反応性ドライエッチング技術とを用いて形成し、第１の上層導電体５２３上の金属拡散防止膜５２４表面を露出させる。
【００３５】
そして、こうして形成した２段構造の溝に、図１４に示すように、タンタルナイトライド（ＴａＮ）、タンタル（Ｔａ）、タングステン（Ｗ）、タングステンナイトライド（ＷＮ），タングステンシリコンナイトライド（ＷＳｉＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、もしくはチタンシリコンナイトライド（ＴｉＳｉＮ）等の単層または積層膜からなる第２の下層導電体５３１と第２の上層導電体５３２として銅層を形成した。ここで、銅層の形成は、ＰＶＤ法や電解めっき法によって形成される。この時、上層導電体５３２としては、銅層の他に、銅合金層やアルミニウム合金層を用いることも可能である。
【００３６】
さらに、その後、図１５に示すように、公知のＣＭＰ技術を用いて第２の配線５９２以外の領域の、第２の上層導電体５３２である銅層を研磨して除去した。次いで、同様に公知のＣＭＰ技術により、第２の下層導電体５３１を除去した。
【００３７】
そして、図１６に示すように、無電解メッキ法または、ＣＶＤ法等により、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ、ＮｉＷ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ、Ｗ、ＣｏとＮｉの両方が合金化されたもの、ＷとＭｏ の両方が合金化されたもの等の材料からなる、銅拡散防止のための第２の金属拡散防止膜５３３を第２の配線５９２上にのみ選択的に形成する。
【００３８】
次に、図１７に示されるように、本発明のＣＭＰ工程を行う。この時、第２のキャップ膜５２８の研磨速度が第２の金属拡散防止膜５３３の研磨速度の２倍以上であることが望ましい。また、ＣＭＰのスラリーが、例えば、ＫＯＨやＮＨ４ＯＨ等のｐＨ調整剤によりｐＨ７以上であり、かつ、スラリー中に酸化剤が含まれていないことが望ましい。さらに、生産性の観点から、絶縁膜の研磨速度が１０ｎｍ／ｍｉｎ以上であり、かつ、均一性が１０％以下（１σ）であることが望ましい。そして、絶縁膜部の研磨効率をあげるため、ＣＭＰパッドのＤ硬度（Ｓｈｏｒｅ Ｄ値）が４０以下であることが望ましい。
【００３９】
そして、図１８に示すように、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第４の層間絶縁膜５３４を形成し、その上に銅拡散の防止および溝形成のエッチングストッパとなるシリコンナイトライド（ＳｉＮ）膜等からなる拡散防止膜５３５を堆積し、さらに、その上に、塗布法もしくはＣＶＤ法で成膜されるＨＳＱ、ＭＳＱ、もしくはポリマー膜を含む低誘電率膜からなる第５の層間絶縁膜５３６を形成する。そして、シリコンカーバイド（ＳｉＣ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、シリコンオキシナイトライド（ＳｉＯＮ）、もしくはシリコン酸化膜（ＳｉＯ?）のいずれかの単層または積層からなる第３のキャップ膜５３７を形成する。
【００４０】
さらに、図１９に示すように第２の層間接続用孔５５４および第３の配線用の溝５５５を、公知のフォトリソグラフィ技術と反応性ドライエッチング技術とを用いて形成し、第２の配線５９２上の第２の金属拡散防止膜５３３の表面を露出させる。
【００４１】
そして、こうして形成した２段構造の溝に、図２０に示すように、タンタルナイトライド（ＴａＮ）、タンタル（Ｔａ），タングステン（Ｗ）、タングステンナイトライド（ＷＮ），タングステンシリコンナイトライド（ＷＳｉＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、もしくはチタンシリコンナイトライド（ＴｉＳｉＮ）等の単層または積層膜からなる第３の下層導電体５３８と、第３の上層導電体５３９として銅層を形成した。また、銅層の形成は、ＰＶＤ法や電解めっき法によって形成される。この時、上層導電体５３９としては、銅層の他に、銅合金層やアルミニウム合金層を用いることも可能である。
さらに、その後、第２の配線５９２の時と同様に、ＣＭＰを用いて第３の上層導電体５３９である銅層および、第３の下層導電体５３８を除去した。
【００４２】
そして、図２１に示すように、第２の配線５９２の場合同様、無電解メッキ法または、ＣＶＤ法等により、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ、ＮｉＷ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ、Ｗ、ＣｏとＮｉの両方が合金化されたもの、ＷとＭｏ の両方が合金化されたもの等の材料からなる、銅拡散防止のための第３の金属拡散防止膜５４０を第３の配線５９３上にのみ選択的に形成する。
【００４３】
次に、図２２に示されるように、本発明のＣＭＰ工程を行う。この時、第３のキャップ膜５３７の研磨速度が第３の金属拡散防止膜５４０の研磨速度の２倍以上であることが望ましい。また、ＣＭＰのスラリーが、例えば、ＫＯＨやＮＨ４ＯＨ等のｐＨ調整剤によりｐＨ７以上であり、かつ、スラリー中に酸化剤が含まれていないことが望ましい。さらに、生産性の観点から、絶縁膜の研磨速度が１０ｎｍ／ｍｉｎ以上であり、かつ、均一性が１０％以下（１σ）であることが望ましい。そして、絶縁膜部の研磨効率をあげるため、ＣＭＰパッドのＤ硬度（Ｓｈｏｒｅ Ｄ値）が４０以下であることが望ましい。
【００４４】
以上のように、デバイスを有する基板上に３層の銅配線を形成する場合において、３層の銅配線のそれぞれの形成過程で本発明を用いることにより、配線間のリーク電流が簡便に抑制される。そして、配線間のリーク電流が抑制されることにより、配線間のショートが激減し、大幅な製品歩留まりおよび信頼性の向上が可能となる。
【００４５】
さらに、本実施の形態では、３層の銅配線としたが、本実施の形態を用いた同様の工程を繰り返すことにより、半導体製品の性能に応じた配線層数の多層配線製品の製造が可能となる。そして、各配線形成時の配線間のショートは、プロセスが進むにつれ欠陥として積算されるため、多層になればなるほど、歩留まりの劣化は深刻になってくる。しかし、本発明を用いることにより、おのおのの配線形成時に配線間のショートが十分に抑制されるため、歩留まりの深刻な劣化は生じない。したがって、３層以上の多層配線製品であっても本発明の適用によって十分な高歩留まり・高信頼性を達成することが可能となる。
【図面の簡単な説明】
【００４６】
【図１】第１の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２】第２の実施形態に係わる半導体装置製造方法の説明図
【図３】第２の実施形態に係わるリーク電流の累積分布を示す図
【図４】第３の実施形態に係わる半導体装置製造方法の説明図
【図５】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図６】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図７】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図８】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図９】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１０】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１１】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１２】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１３】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１４】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１５】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１６】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１７】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１８】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図１９】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２０】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２１】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２２】第４の実施形態に係わる半導体装置製造方法の断面工程フロー図
【図２３】従来技術に係わる半導体装置製造方法の断面工程フロー図
【図２４】従来技術の問題点の説明図
【符号の説明】
【００４７】
１０、２３０、２４０…配線基板
１１、２１、４１、２３１、２４１…第１の絶縁膜
１２…配線用溝
１３、２３、４３、２３３、２４３…下層導電体配線
１４、２４、４４、２３４、２４４…上層導電体配線
１５、２５、４５、２３５、２４５…配線
１６、２６、４６、２３６、２４６…金属拡散防止層
１７、２７、４７、２４７…金属イオン
１８、２８、４８、２４８…防食剤
１９、２３９…第２の絶縁膜
４９…ＣＭＰパッド
５１０…配線基板
５１１…埋め込み絶縁膜
５１２…ｎ型不純物の拡散層
５１３…ゲート絶縁膜
５１４…ゲート
５１５…平坦化層
５１６…拡散防止膜
５１７…コンタクト孔
５１８…チタン（Ｔｉ）とチタンナイトライド（ＴｉＮ）積層膜
５１９…タングステン（Ｗ）の層
５２０…第１の層間絶縁膜
５２１…第１のキャップ膜
５２２…下層導電体
５２３…上層導電体
５２４…第１の金属拡散防止膜
５２５…第２の層間絶縁膜
５２６…拡散防止膜
５２７…第３の層間絶縁膜
５２８…第２のキャップ膜
５３１…第２の下層導電体
５３２…第２の上層導電体
５３３…第２の金属拡散防止膜
５３４…第４の層間絶縁膜
５３５…拡散防止膜
５３６…第５の層間絶縁膜
５３７…第３のキャップ膜
５３８…第３の下層導電体
５３９…第３の上層導電体
５４０…第３の金属拡散防止膜
５５１…第１の配線用の溝
５５２…第１の層間接続用孔
５５３…第２の配線用の溝
５５４…第２の層間接続用孔
５５５…第３の配線用の溝
５９１…第１の配線
５９２…第２の配線
５９２…第３の配線
【特許請求の範囲】
【請求項１】
第１の絶縁膜中の溝に形成された金属配線上に金属拡散防止膜を選択的に形成する工程と、
前記工程の後、前記金属配線および前記金属拡散防止膜上に第２の絶縁膜を形成する工程の前に、ＣＭＰ工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記金属が銅または銅合金であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ＣＭＰ工程において、前記第１の絶縁膜の研磨速度が前記金属拡散防止膜の研磨速度の２倍以上であることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記ＣＭＰ工程において、ＣＭＰに用いられるスラリーがｐＨ７以上であることを特徴とする請求項１乃至請求項３いずれかに記載の半導体装置の製造方法。
【請求項５】
前記ＣＭＰ工程において、ＣＭＰに用いられるスラリーにKOHまたはNＨ4OHが含まれることを特徴とする請求項１乃至請求項４いずれかに記載の半導体装置の製造方法。
【請求項６】
前記ＣＭＰ工程において、ＣＭＰに用いられるスラリーに酸化剤が含まれないことを特徴とする請求項１乃至請求項５いずれかに記載の半導体装置の製造方法。
【請求項７】
前記ＣＭＰ工程において、前記第１の絶縁膜の研磨速度が１０ｎｍ／ｍｉｎ以上であることを特徴とする請求項１乃至請求項６いずれかに記載の半導体装置の製造方法。
【請求項８】
前記ＣＭＰ工程において、ＣＭＰに用いられるＣＭＰパッドのD硬度（Ｓｈｏｒｅ Ｄ値）が４０以下であることを特徴とする請求項１乃至請求項７いずれかに記載の半導体装置の製造方法。
【請求項１】
第１の絶縁膜中の溝に形成された金属配線上に金属拡散防止膜を選択的に形成する工程と、
前記工程の後、前記金属配線および前記金属拡散防止膜上に第２の絶縁膜を形成する工程の前に、ＣＭＰ工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記金属が銅または銅合金であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ＣＭＰ工程において、前記第１の絶縁膜の研磨速度が前記金属拡散防止膜の研磨速度の２倍以上であることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記ＣＭＰ工程において、ＣＭＰに用いられるスラリーがｐＨ７以上であることを特徴とする請求項１乃至請求項３いずれかに記載の半導体装置の製造方法。
【請求項５】
前記ＣＭＰ工程において、ＣＭＰに用いられるスラリーにKOHまたはNＨ4OHが含まれることを特徴とする請求項１乃至請求項４いずれかに記載の半導体装置の製造方法。
【請求項６】
前記ＣＭＰ工程において、ＣＭＰに用いられるスラリーに酸化剤が含まれないことを特徴とする請求項１乃至請求項５いずれかに記載の半導体装置の製造方法。
【請求項７】
前記ＣＭＰ工程において、前記第１の絶縁膜の研磨速度が１０ｎｍ／ｍｉｎ以上であることを特徴とする請求項１乃至請求項６いずれかに記載の半導体装置の製造方法。
【請求項８】
前記ＣＭＰ工程において、ＣＭＰに用いられるＣＭＰパッドのD硬度（Ｓｈｏｒｅ Ｄ値）が４０以下であることを特徴とする請求項１乃至請求項７いずれかに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００６−１５６５９２（Ｐ２００６−１５６５９２Ａ）
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願番号】特願２００４−３４２９０５（Ｐ２００４−３４２９０５）
【出願日】平成１６年１１月２６日（２００４．１１．２６）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願日】平成１６年１１月２６日（２００４．１１．２６）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
[ Back to top ]