半導体装置
【課題】半導体装置の仕様を満たす電圧が得られているどうかを、半導体装置内で容易に検出できるようにする。
【解決手段】半導体装置の内部回路の出力電圧を検出し、前記出力電圧が半導体装置の仕様内の電圧であるか仕様外の電圧であるかを判定する機能を有する検出回路を備えており、前記検出回路は、前記出力電圧が仕様内であるか仕様外であるかを判定する信号をデジタル回路に送り、前記デジタル回路は当該信号に応じて回路動作の実行または停止を行う。
【解決手段】半導体装置の内部回路の出力電圧を検出し、前記出力電圧が半導体装置の仕様内の電圧であるか仕様外の電圧であるかを判定する機能を有する検出回路を備えており、前記検出回路は、前記出力電圧が仕様内であるか仕様外であるかを判定する信号をデジタル回路に送り、前記デジタル回路は当該信号に応じて回路動作の実行または停止を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、半導体装置及び半導体装置の駆動方法に関する。特に、無線通信を利用することにより、非接触で情報の送受信が可能な半導体装置に関する。
【背景技術】
【０００２】
近年、個々の対象物に個体識別情報（ＩＤ）を与えることで、その対象物の履歴等の情報を明確にする個体認識技術が注目されている。特に、電波を介した無線通信を利用して、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置はＲＦＩＤタグ（無線タグ、ＩＣタグ、ＩＣチップ、無線チップ、非接触信号処理装置、半導体集積回路チップともいう）と呼ばれ、市場における物品の管理等に導入され始めている。（例えば特許文献１）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−５７７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されている従来の半導体装置では、回路に不良箇所があり仕様を満たす電圧（以下、仕様電圧とも呼ぶ）が得られない場合、針当て等を行い不良箇所を特定するため、特定するまでにかなりの時間と労力を要するという問題があった。
【０００５】
また、リーダ／ライタと半導体装置との距離が遠い状態で通信を行った場合、送信される信号が微弱で仕様を満たす電圧が得られないため、半導体装置が正常に動作しないという問題が生じていた。
【０００６】
上記問題に鑑み、半導体装置の仕様を満たす電圧が得られているどうかを半導体装置内で容易に検出できるようにすることを課題とする。
【課題を解決するための手段】
【０００７】
半導体装置の一態様は、内部回路の出力電圧を検出し、出力電圧が半導体装置の仕様内であるか仕様外であるかを判定する機能を有する検出回路を備えていることを特徴とする。
【０００８】
また、前記検出回路は、出力電圧が仕様内であるか仕様外であるかを判定する信号（以下、判定信号とも呼ぶ）をデジタル回路に送り、デジタル回路は当該信号に応じて回路動作を制御する。
【０００９】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、前記入力部と前記配線との間に複数のダイオードが直列接続されたダイオード部と、前記判定信号の出力部と、を有し、前記ダイオードの数は可変であることを特徴とする。
【００１０】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、前記入力部と前記配線との間に複数のダイオードが直列接続されたダイオード部と、前記判定信号の出力部と、を有し、前記検出回路の検出範囲は、前記複数のダイオードの数によって制御され、前記ダイオードの数は可変であることを特徴とする。
【００１１】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、第１および第２の抵抗と、複数のダイオードが直列接続されたダイオード部と、バッファ回路と、前記判定信号の出力部とを有し、前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタのソースとに電気的に接続されており、前記第１の抵抗の他方の端子は、前記トランジスタのゲートと、前記ダイオード部のアノードとに電気的に接続されており、前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、前記トランジスタのドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、前記ダイオードの数は可変であることを特徴とする。
【００１２】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、トランジスタと、複数のダイオードが直列接続されたダイオード部と、第１および第２の抵抗と、バッファ回路と、前記判定信号の出力部とを有し、前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタのソースとに電気的に接続されており、前記第１の抵抗の他方の端子は、前記トランジスタのゲートと、前記ダイオード部のアノードとに電気的に接続されており、前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、前記トランジスタのドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、前記検出回路の検出範囲は、前記複数のダイオードの数によって制御され、前記ダイオードの数は可変であることを特徴とする。
【００１３】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、複数のトランジスタが並列接続されたトランジスタ部と、複数のダイオードが直列接続されたダイオード部と、第１および第２の抵抗と、バッファ回路と、前記判定信号の出力部とを有し、前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタ部のソースとに電気的に接続されており、前記第１の抵抗の他方の端子は、前記トランジスタ部のゲートと、前記ダイオード部のアノードとに電気的に接続されており、前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、前記トランジスタ部のドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、前記検出回路の検出範囲は、前記複数のトランジスタの数及び前記複数のダイオードの数によって制御され、前記トランジスタ及び前記ダイオードの数は可変であることを特徴とする。
【００１４】
ダイオード部は、複数のダイオードのうち一部のダイオードのアノードと、基準電圧が入力される配線とが電気的に接続された接続部を有し、該接続部を切断することで、直列接続されるダイオードの数を増やすことができる。逆に、複数のダイオード部のうち一部のダイオードのアノードと、基準電圧が入力される配線とを電気的に接続することで、直列接続されるダイオードの数を減らすことができる。すなわち、ダイオード部において、直列接続されるダイオードの数は可変である。また、トランジスタ部においても、ダイオード部と同様の構成を採用すれば、トランジスタの数が可変になる。
【００１５】
半導体装置において、前記電圧は信号電圧または電源電圧であり、信号電圧は整流回路によって生成され、電源電圧は定電圧回路によって生成されることを特徴とする。
【００１６】
本明細書では、出力電圧が仕様内であるか仕様外であるかの判定を行うための電圧を判定電圧とも呼び、検出回路の検出範囲は判定電圧によって決定される。
【発明の効果】
【００１７】
検出回路を半導体装置内に設けることで、信頼性の向上、消費電力の低減、歩留まりの把握の簡易化、コストの削減等が可能である。
【図面の簡単な説明】
【００１８】
【図１】半導体装置の概念を説明する図
【図２】半導体装置を説明する図
【図３】半導体装置を説明する図
【図４】半導体装置を説明する図
【図５】半導体装置を説明する図
【図６】半導体装置を説明する図
【図７】半導体装置を説明する図
【図８】半導体装置を説明する図
【図９】半導体装置を説明する図
【図１０】半導体装置を説明する図
【図１１】半導体装置の使用例を説明する図
【発明を実施するための形態】
【００１９】
本発明の実施の形態について、図面を用いて詳細に説明する。
【００２０】
但し、本発明は以下の説明に限定されないこと、並びに、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。
【００２１】
従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
本実施の形態では、出力電圧が半導体装置の仕様内であるか仕様外であるかを検出する機能を半導体装置内に組み込んだ構成の一例について、図１、図２を参照して説明する。
【００２４】
まず、図２を用いて半導体装置の概略を説明する。図２において、半導体装置２００は、無線通信を行うＲＦＩＤタグであり、アンテナ回路２０１と、アナログ回路１００と、デジタル回路２０２と、メモリ回路２０３と、を有している。
【００２５】
アンテナ回路２０１は、リーダ／ライタ２１０からの電波の受信を行う。アナログ回路１００はアンテナ回路２０１で受信した信号から電源電圧及び信号電圧を生成しそれらを出力する。デジタル回路２０２は選択回路（スイッチ回路）を有し他の回路部の制御を行う。そして、メモリ回路２０３はデジタル回路２０２からの信号に応じてデータの書き込み／読み出しを行う。メモリ回路２０３へ書き込みは、信号電圧を昇圧回路によって昇圧した後に行ってもよい。
【００２６】
ここで、半導体装置２００は、アナログ回路１００から仕様内（所定の範囲の電圧）の出力が得られた場合に正常に動作を行う。
【００２７】
しかし、リーダ／ライタ２１０と半導体装置２００との距離が遠い状態で通信を行った場合や、半導体装置２００内に不良箇所がある場合には、仕様外（所定の範囲外の電圧）の出力しか得られないことがある。そのような場合、半導体装置２００は正常な動作を行うことが困難になる。
【００２８】
そこで、本実施の形態では、アナログ回路１００の出力電圧が半導体装置２００の仕様内であるか仕様外であるかを判定できる機能をアナログ回路１００内に設け、仕様内の出力を得ることで、半導体装置２００を正常に動作させる構成について説明する。
【００２９】
図１に、アナログ回路１００内において出力電圧を検出する機能の概念図を示す。図１において、検出回路１０２はアナログ回路１００内に設けられており、アナログ回路１００の出力電圧１０１を検出する機能を有する。
【００３０】
まず、出力電圧１０１が検出回路１０２に入力される。検出回路１０２において、出力電圧１０１の検出を行い、出力電圧１０１が半導体装置２００の仕様内であるか仕様外であるかを判定する。
【００３１】
出力電圧１０１が所定の範囲の電圧である場合、仕様内であると判定され（ステップ１０３）、検出回路１０２からＨＩＧＨ（１）という判定信号を出力して（ステップ１０４）、半導体装置２００を動作させる（ステップ１０５）。
【００３２】
一方、出力電圧１０１が所定の範囲外の電圧である場合、仕様外であると判定され（ステップ１０６）、検出回路１０２からＬＯＷ（０）という判定信号を出力して（ステップ１０７）、半導体装置２００の動作を停止させる（ステップ１０８）。動作を停止させるとともにエラーコードにより応答を行う構成としてもよい。
【００３３】
なお、検出回路１０２の構成を変更して、仕様内である場合にＬＯＷ（０）を出力し、仕様外である場合にＨＩＧＨ（１）を出力する構成としてもよい。
【００３４】
本実施の形態の半導体装置は、アナログ回路内に出力電圧を検出する機能を設けることで、半導体装置を正常に動作させることができる。
【００３５】
また、微弱信号や不良による半導体装置の誤動作を防止することが可能となり、信頼性の向上や、消費電力の低減が可能となる。
【００３６】
なお、半導体装置２００は上記の構成に限定されず、中央処理演算装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ。以下、ＣＰＵという。）、センサ素子、又はインターフェース回路等を有していてもよい。
【００３７】
半導体装置２００は、電源（蓄電部）を内蔵するアクティブ型と、外部からの電波（又は電磁波）の電力を利用して駆動するパッシブ型と、に大別される。また、更には外部からの電波（又は電磁波）の電力を利用して電源（蓄電部）に充電を行う、セミアクティブ型とよばれるものもある。本実施の形態では半導体装置２００がリーダ／ライタ２１０からの電磁波を受信して、該電磁波による電力供給を受けて駆動するパッシブ型について記載されているが、これに限定されるものではない。つまり、アクティブ型であってもよい。
【００３８】
また、適用できるアンテナの形状については特に限定されない。そのため、半導体装置２００が有するアンテナ回路２０１に適用する信号の伝送方式は、電磁結合方式、電磁誘導方式又は電波方式、等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さと形状を有するアンテナを設ければよい。
【００３９】
伝送方式として電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）又はらせん状（例えば、スパイラルアンテナ）に形成する。
【００４０】
伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）又は２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜を例えば、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。
【００４１】
また、メモリ回路２０３には、少なくとも半導体装置２００に固有のデータ（個体識別情報（ＩＤ））が記憶されている。メモリ回路２０３は、デジタル回路２０２に従ってデータの書き込みや読み出しを行う制御回路、及び記憶素子を含む回路を有する。メモリ回路２０３は、有機メモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及びフラッシュメモリから選択された一種又は複数種を有する。記憶内容が半導体装置２００に固有のデータ（個体識別情報（ＩＤ）等）であれば、電源が供給されずとも記憶の保持が可能な不揮発性メモリを用いることができる。半導体装置２００が行う処理に際して一時的な記憶を保持するのであれば、揮発性メモリを用いてもよい。特に、半導体装置２００が電池を有していない、所謂パッシブ型である場合には、不揮発性メモリを用いることができる。更にはセキュリティ面を考慮すると、半導体装置２００に固有のデータの記憶には、書き換え不可能なメモリを用いることができる。
【００４２】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００４３】
（実施の形態２）
本実施の形態では、半導体装置の一例として、メモリ回路２０３の書込電圧が仕様内（所定の範囲の電圧）であるか仕様外（所定の範囲外の電圧）であるかを検出する構成について説明する。
【００４４】
図２において、メモリ回路２０３は、仕様内の書込電圧を入力することによって正常に書込動作を行うことができる。しかし、例えばリーダ／ライタ２１０と半導体装置２００との距離が遠い状態で通信を行った場合や、半導体装置２００内で不良箇所があった場合には、仕様外の書込電圧しか得られないことがある。そのような場合、メモリ回路２０３は誤動作を行い、正常な書込動作が困難になる。
【００４５】
本実施の形態の半導体装置は、アナログ回路１００内にメモリ回路２０３への書込電圧が仕様内であるかどうかを検出する機能を備え、仕様内の書込電圧が得られた場合にメモリ回路２０３への書込動作を行うものである。
【００４６】
図３に、アナログ回路１００の構成を示す。アナログ回路１００は、整流回路３０１と、検出回路１０２と、定電圧回路３０２、を有する。ここで検出回路１０２が、メモリ回路２０３の書込電圧が仕様内であるかを検出し、メモリ回路２０３への書込動作を行うか否かを判定する機能を備えている。
【００４７】
以下に図３の回路の動作を説明する。
【００４８】
まず、アンテナ回路２０１によって生成された交流信号が整流回路３０１に入力される。整流回路３０１は整流及び平滑を行い信号電圧（ＶＩＮ）（電圧名はＶＩＮに限定されない）を生成して、検出回路１０２、定電圧回路３０２、及びメモリ回路２０３に信号を送る。なお、整流のみを行う構成としてもよい。定電圧回路３０２は信号電圧（ＶＩＮ）に基づいて電源電圧を生成する。また、メモリ回路２０３には信号電圧（ＶＩＮ）に基づく書込電圧が入力される。書込電圧は信号電圧（ＶＩＮ）を昇圧回路により昇圧した電圧としてもよい。
【００４９】
なお、整流回路３０１は、ダイオード、キャパシタ等によって構成され、定電圧回路３０２は、レギュレータ等によって構成される。これらは周知の回路を適用することができる。
【００５０】
そして、検出回路１０２は、コンパレータ回路等によって構成され、信号電圧（ＶＩＮ）のモニターを行う。モニターの結果、信号電圧（ＶＩＮ）が仕様内である場合、ＶＩＮ＿ＤＥＴＥＣＴ（信号名はこれに限定されない）という信号をＨＩＧＨ（１）として出力する。一方、信号電圧（ＶＩＮ）が仕様外である場合、ＶＩＮ＿ＤＥＴＥＣＴをＬＯＷ（０）として出力する。
【００５１】
検出回路１０２からの出力信号（ＶＩＮ＿ＤＥＴＥＣＴ）は、デジタル回路２０２内の選択回路（スイッチ回路）に入力される。そして、デジタル回路２０２は、出力信号（ＶＩＮ＿ＤＥＴＥＣＴ）に基づいて選択回路（スイッチ回路）の制御を行う。
【００５２】
そして、デジタル回路２０２は、出力信号（ＶＩＮ＿ＤＥＴＥＣＴ）がＨＩＧＨ（１）である場合、選択回路（スイッチ回路）を介してメモリ回路２０３へ書込電圧を供給し、メモリ回路２０３への書込動作を行う。一方、出力信号（ＶＩＮ＿ＤＥＴＥＣＴ）がＬＯＷ（０）である場合、選択回路（スイッチ回路）を制御してメモリ回路２０３への書込電圧の供給を停止させ、書込動作を停止させる。すなわち、信号電圧（ＶＩＮ）が仕様外である場合は、回路動作を停止させることができる。
【００５３】
以上説明したように、検出回路１０２によって信号電圧（ＶＩＮ）を検出することにより、信号電圧（ＶＩＮ）が仕様外である場合に書込動作を停止できるため、書き込みの信頼性を向上させることが可能になる。
【００５４】
また、信号電圧（ＶＩＮ）が仕様外の時に書込動作を停止することで、メモリ回路２０３への書込電圧及び電源電圧の供給を停止させることができるため、消費電力を低減させることが可能となる。
【００５５】
なお、仕様内である場合にＶＩＮ＿ＤＥＴＥＣＴをＬＯＷ（０）とし、仕様外である場合にＨＩＧＨ（１）として出力する構成としてもよい。
【００５６】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００５７】
（実施の形態３）
本実施の形態では、半導体装置の一例として、電源電圧が仕様内（所定の範囲内の電圧）であるか仕様外（所定の範囲外の電圧）であるかを検出する構成について説明する。
【００５８】
図２において、アナログ回路１００によって生成される電源電圧が仕様内である場合に、メモリ回路２０３は正常に動作を行うことができる。しかし、例えばリーダ／ライタ２１０と半導体装置２００との距離が遠い状態で通信を行った場合や、半導体装置２００内で不良箇所があった場合には、仕様外の電源電圧しか得られないことがある。そのような場合、メモリ回路２０３には必要な電源電圧が供給されずに正常な動作が困難になる。
【００５９】
なお、電源電圧は、メモリ回路２０３への供給に限定されるものではなく、他の回路を有する場合には電源として各回路に供給してもよい。
【００６０】
本実施の形態の半導体装置は、アナログ回路１００内に電源電圧が仕様内であるか検出する機能を備え、仕様内の電源電圧が得られた場合に、メモリ回路２０３等に電源を供給するものである。
【００６１】
図４に、電源電圧を検出する機能を備えたアナログ回路１００の構成を示す。アナログ回路１００は、整流回路３０１と、定電圧回路３０２と、検出回路１０２と、を有しており、検出回路１０２を設ける箇所以外は実施の形態２と同様である。ここで、検出回路１０２が、電源電圧が仕様内であるか仕様外であるかを検出し、電源の供給を行うか否かを判定する機能を備えている。
【００６２】
以下に図４の回路の動作を説明する。
【００６３】
定電圧回路３０２は、整流回路３０１からの信号電圧（ＶＩＮ）に基づいて電源電圧（ＶＤＤ）（電圧名はＶＩＮ、ＶＤＤに限定されない）の生成を行い、検出回路１０２に出力する。検出回路１０２は、電源電圧（ＶＤＤ）をモニターして仕様内である場合ＶＤＤ＿ＤＥＴＥＣＴ（信号名は限定されない）という信号をＨＩＧＨ（１）として出力する。一方、電源電圧（ＶＤＤ）が仕様外である場合、ＶＤＤ＿ＤＥＴＥＣＴをＬＯＷ（０）として出力する。
【００６４】
検出回路１０２からの出力信号（ＶＤＤ＿ＤＥＴＥＣＴ）は、デジタル回路２０２内の選択回路（スイッチ回路）に入力される。そして、デジタル回路２０２は、出力信号（ＶＤＤ＿ＤＥＴＥＣＴ）に基づいて選択回路（スイッチ回路）の制御を行う。
【００６５】
デジタル回路２０２は、出力信号（ＶＤＤ＿ＤＥＴＥＣＴ）がＨＩＧＨ（１）である場合、選択回路（スイッチ回路）を介してメモリ回路２０３へ書込電圧を供給し、メモリ回路２０３への書込動作を行う。一方、出力信号（ＶＤＤ＿ＤＥＴＥＣＴ）がＬＯＷ（０）である場合、選択回路（スイッチ回路）を制御してメモリ回路２０３への書込動作を停止させる。すなわち、電源電圧（ＶＤＤ）が仕様外でない場合は、回路動作を停止させることができる。
【００６６】
以上説明したように、検出回路１０２によって電源電圧（ＶＤＤ）を検出することにより、電源電圧（ＶＤＤ）が仕様外である場合に半導体装置２００の動作を停止させることができるため、半導体装置２００の信頼性を向上させることができる。
【００６７】
また、電源電圧（ＶＤＤ）が仕様外である場合に回路動作を停止させるため、消費電力を低減することが可能となる。
【００６８】
なお、仕様内である場合にＶＤＤ＿ＤＥＴＥＣＴをＬＯＷ（０）とし、仕様外である場合にＨＩＧＨ（１）として出力する構成としてもよい。
【００６９】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００７０】
（実施の形態４）
実施の形態２、３では、それぞれ信号電圧（ＶＩＮ）を検出する回路、電源電圧（ＶＤＤ）の検出する回路について説明したが、適用できる半導体装置はこれらに限定されない。
【００７１】
信号電圧（ＶＩＮ）を検出する回路及び電源電圧（ＶＤＤ）の検出する回路の２つを併用する構成としてもよいし、１つの回路で信号電圧（ＶＩＮ）及び電源電圧（ＶＤＤ）の検出を行う構成としてもよい。
【００７２】
また、アナログ回路１００には、整流回路３０１、定電圧回路３０２以外にも、リミッタ回路、復調回路、変調回路等の回路部を適宜設けることができ、検出回路によってそれらの回路からの出力を検出する構成としてもよい。
【００７３】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００７４】
（実施の形態５）
本実施の形態では、実施の形態１〜４に記載の検出回路について、具体的な回路構成の一例を説明する。回路構成は本実施の形態に限定されるものではなく、同様の機能を有するものであれば適宜適用することができる。
【００７５】
図５に示す回路は、検出回路の具体的な構成であり、入力部５００と、Ｐ型トランジスタ５０１（トランジスタ部ともいう）と、第１の抵抗５０２と、第２の抵抗５０３と、ダイオード部５０４、第１のインバータ５０５及び第２のインバータ５０６から成るバッファ回路５０７と、出力部５０８と、を有する。
【００７６】
入力部５００は、図３において整流回路３０１に接続され、図４においては定電圧回路３０２に接続される。
【００７７】
出力部５０８は、図３、図４においてデジタル回路２０２に接続される。
【００７８】
ダイオード部５０４はダイオードの個数が複数でも単数でもよいが、複数の場合は電流が一定方向に流れるように直列接続されていることが望ましい。すなわち、ダイオード部５０４の一方の端子がアノード、他方の端子がカソードである。なお、ダイオードの個数は、半導体装置２００の仕様電圧の値に基づいて決定すればよい。
【００７９】
入力部５００は、信号電圧（ＶＩＮ）が入力される配線であり、第１の抵抗５０２の一方の端子と、Ｐ型トランジスタ５０１のソースに電気的に接続されている。第１の抵抗５０２の他方の端子は、ダイオード部５０４のアノードと、Ｐ型トランジスタ５０１のゲートとに電気的に接続されている。ダイオード部５０４のカソードは、基準電位（Ｖｓｓ）である配線と、第２の抵抗５０３の一方の端子とに電気的に接続されている。第１のインバータ５０５の入力端子は、Ｐ型トランジスタ５０１のドレインと、第２の抵抗５０３の他方の端子とに電気的に接続されている。そして、第２のインバータ５０６は、入力端子が第１のインバータ５０５の出力端子に電気的に接続され、出力端子が出力部５０８に電気的に接続されている。なお、基準電位（Ｖｓｓ）は入力部の電位より低ければよく、接地電位でもよい。接地電位の場合、半導体装置２００内に共通して供給されてもよい。
【００８０】
ダイオード部５０４は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続されたＮ型トランジスタ、又はダイオード接続されたＰ型トランジスタを用いることができる。
【００８１】
図５に示す回路におけるダイオード部５０４に、ダイオード接続されたＮ型トランジスタを適用した例を図６に示し、ダイオード接続されたＰ型トランジスタを適用した例を図７に示す。図５、図６、図７は同様の回路動作を行う。
【００８２】
図５を用いて信号電圧（ＶＩＮ）が入力された場合における回路の動作原理を説明する。
【００８３】
まず、入力部５００より信号電圧（ＶＩＮ）が入力される。ダイオード部５０４の両端の電位差がダイオード部５０４の電圧降下の値以上である場合、ダイオード部５０４に電流が流れ、第１の抵抗５０２にも電流が流れる。したがってノードｂがノードａより低電位となる。ノードａとノードｂとの電位差、すなわちＰ型トランジスタ５０１のゲート−ドレイン間の電位差（Ｖｇｓ）がＰ型トランジスタ５０１のしきい値以上になると、Ｐ型トランジスタ５０１がオンになり電流が流れるためノードｃの電位はＶＩＮとなる。したがって、バッファ回路５０７を介して信号（ＶＩＮ＿ＤＥＴＥＣＴ）がＨＩＧＨ（１）として出力部５０８から出力される。
【００８４】
一方、信号電圧（ＶＩＮ）が小さくダイオード部５０４の両端の電位差がダイオード部５０４の電圧降下の値未満である場合、ダイオード部５０４には電流がほとんど流れないため、ノードａとノードｂとの電位差はＰ型トランジスタ５０１のしきい値電圧より小さくなる。したがってＰ型トランジスタ５０１はオフになり、ノードｃには電流が流れないためノードｃは常に基準電位（Ｖｓｓ）となる。よって、バッファ回路５０７を介して信号（ＶＩＮ＿ＤＥＴＥＣＴ）がＬＯＷ（０）として出力部５０８から出力される。
【００８５】
第１の抵抗５０２は、ノードａからノードｂに対して電圧降下を起こすために設けられている。また、第２の抵抗５０３は、ノードｃから基準電位に対して電圧降下を起こすために設けられている。なお、第１及び第２の抵抗は、抵抗素子に限らず両端に電位差を有するものであれ適用することができる。
【００８６】
以上説明した検出回路の動作により、信号電圧（ＶＩＮ）が仕様内であるか仕様外であるか判定することができる。
【００８７】
同様の機能を有する回路により、電源電圧（ＶＤＤ）が仕様内である仕様外であるかを判定することも可能である。
【００８８】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００８９】
（実施の形態６）
本実施の形態では、実施の形態１〜５に記載の検出回路において、回路の構成が仕様電圧に合わせて変更される一例を説明する。
【００９０】
図８は、図６に示す回路のレイアウトである。図８は、入力部５００、Ｐ型トランジスタ５０１、第１の抵抗５０２、第２の抵抗５０３、ｎ型トランジスタをダイオード接続したダイオード部５０４、バッファ回路５０７、出力部５０８によって構成されており、それぞれ図６に対応する符号を付与した。ここで、ダイオード部５０４は、図７に示すように、Ｐ型トランジスタをダイオード接続する構成にしてもよい。
【００９１】
図８では、簡単のため、半導体層８０１、ゲート配線となる第１の導電層８０２、ソース配線及びドレイン配線（それらと同層の配線も含む）となる第２の導電層８０３を示しており、他の絶縁層、配線等は省略してある。
【００９２】
半導体層８０１は、シリコン又はゲルマニウム等の半導体、ＺｎＯ又はＩｎＧａＺｎＯ等の酸化物半導体、有機半導体等を用いることができる。また、半導体層８０１は、非晶質半導体、結晶性半導体、単結晶半導体、微結晶半導体等を用いることができ、導電性を付与する元素を添加してもよい。当該元素は、ｎ型とする場合はリン、ヒ素等の元素、Ｐ型とする場合はホウ素、アルミニウム等の元素を添加すればよい。
【００９３】
第１の導電層８０２は、タングステン、タンタル、チタン、アルミニウム、もしくはそれらの窒化物、またはその組み合わせ等を用いて形成すればよい。
【００９４】
第２の導電層８０３は、アルミニウムもしくはアルミニウム合金で形成する。また上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜を形成してもよい。
【００９５】
また、トランジスタは、ＭＯＳトランジスタ、薄膜トランジスタ等を用いることができる。薄膜トランジスタの構造は特に限定されず、トップゲート型、ボトムゲート型等を用いることができる。
【００９６】
図８におけるダイオード部５０４の部分の拡大図を図９に示す。ダイオード部５０４は、破線部９０５及び破線部９０６から構成されている。入力部９０７は、ノードｂに電気的に接続されており信号電圧（ＶＩＮ）が入力される。また、入力部９０４からは基準電圧が入力される。
【００９７】
破線部９０５は、ダイオード接続された４つのｎ型トランジスタが直列接続されている。トランジスタの数は限定されない。
【００９８】
破線部９０６は、破線部９０５と同様に４つのｎ型トランジスタを有するが、全ての配線が基準電位である。この状態で信号電圧（ＶＩＮ）が入力されると、入力部９０７と入力部９０４との間において破線部９０５に示す回路での電圧降下が生じる。
【００９９】
ここで、破線部９０８において配線を電気的に切断することで、ダイオード接続されたトランジスタが５つ直列接続された構成となる。そしてこの状態で信号電圧（ＶＩＮ）が入力されると、トランジスタが４つの場合と比べて入力部９０７と入力部９０４との間の電圧降下が大きくなる。
【０１００】
同様に、破線部９０９乃至破線部９１１に示す配線の接続部を適宜切断することで、入力部９０７と入力部９０４との間の電圧降下の値を変更することができる。
【０１０１】
入力部９０７と入力部９０４との間の電圧降下が大きくなると、入力部９０７と入力部９０４との間に流れる電流が小さくなるため、信号（ＶＩＮ＿ＤＥＴＥＣＴ）をＨＩＧＨ（１）として出力する（回路動作を行わせる）ためには、より大きな信号電圧（ＶＩＮ）の入力が必要になる。すなわち、検出範囲が変更され、より厳密で高精度な検出を行うことができる。
【０１０２】
配線の電気的な切断は、レーザー光の照射により行うことができ、半導体装置の作製工程中におこなっても、作製工程後に行ってもよい。また、ガラス基板、プラスチック基板等用いる基板に関わらず、レーザー光の焦点を調整することで精度よく切断することが可能である。作製工程中であれば、エッチング等により切断を行ってもよい。配線間にスイッチ素子を設けることで電気的に切断することも可能である。
【０１０３】
また、破線部９０５内の第１の導電層８０２または第２の導電層８０３からなる配線を基準電位である配線に接続することで、直列接続されるダイオードの数を減らすこともできる。配線の接続は、新たな導電層を設けて電気的に接続すればよい。
【０１０４】
このように、ダイオードの個数が変更可能なレイアウトを採用することで、検出回路の検出範囲が変更可能となる。すなわち、半導体装置の仕様電圧に応じて、検出範囲が変更可能な検出回路を作製できる。
【０１０５】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【０１０６】
（実施の形態７）
本実施の形態では、実施の形態１〜５に記載の検出回路において、回路の構成が仕様電圧に合わせて変更される一例を説明する。
【０１０７】
図８に示す検出回路のレイアウトにおいて、Ｐ型トランジスタ５０１の部分（トランジスタ部）の拡大図を図１０に示す。
【０１０８】
図１０において、破線部１００１は、Ｐ型トランジスタが第１の導電層８０２及び第２の導電層８０３からなる配線を介して回路に電気的に接続されている部分を示している。
【０１０９】
また、破線部１００２は２つのＰ型トランジスタが電気的に浮遊している状態を示している。
【０１１０】
ここで、破線部１００１のＰ型トランジスタの電流供給能力が小さい場合、破線部１００１と破線部１００２とのＰ型トランジスタを並列に接続する。並列に接続することでトランジスタの個数が増え、チャネル幅（チャネル形成領域においてキャリアの移動方向に垂直な方向の長さ）を大きくすることができるため、トランジスタの電流供給能力を高めることができる。
【０１１１】
ここで、Ｐ型トランジスタを並列に接続する方法としては、新たな導電層を設けて接続すればよい。
【０１１２】
逆に、３つのＰ型トランジスタが並列に接続されているレイアウトを採用した場合、配線を切断することで、トランジスタの個数を減らすことができる。配線の切断は、実施の形態６に示した方法を適用することができる。
【０１１３】
このように、トランジスタの個数が変更可能なレイアウトを採用することで、検出回路の検出範囲が変更可能となる。すなわち、半導体装置の仕様電圧に応じて、検出範囲が変更可能な検出回路を作製できる。
【０１１４】
また、図８の第１の抵抗５０２、第２の抵抗５０３において、本実施の形態、実施の形態６の構成を採用することで抵抗の値を変更可能にしてもよい。そして、第１の抵抗５０２、第２の抵抗５０３の値を変更することによっても、検出回路の検出範囲が変更可能である。
【０１１５】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【０１１６】
（実施の形態８）
本実施の形態では、半導体装置の使用例を説明する。
【０１１７】
半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１１を用いて説明する。
【０１１８】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含み、有価証券類とは、小切手、証券、約束手形等を指す（図１１（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１１（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１１（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指し。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１１（Ｄ）参照）。書籍類とは、書物、本等を指す。（図１１（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１１（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１１（Ｇ）参照）。
【０１１９】
図１１（Ａ）〜（Ｇ）に示した物品に、それぞれ無線通信を行う半導体装置１１００〜１１０６を設けることができる。
【０１２０】
また、食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。これらに本明細書で開示した半導体装置を設けることもできる。
【０１２１】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１２２】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１２３】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０１２４】
１００ アナログ回路
１０１ 出力電圧
１０２ 検出回路
１０３ ステップ
１０４ ステップ
１０５ ステップ
１０６ ステップ
１０７ ステップ
１０８ ステップ
２００ 半導体装置
２０１ アンテナ回路
２０２ デジタル回路
２０３ メモリ回路
２１０ リーダ／ライタ
３０１ 整流回路
３０２ 定電圧回路
５００ 入力部
５０１ Ｐ型トランジスタ
５０２ 第１の抵抗
５０３ 第２の抵抗
５０４ ダイオード部
５０５ 第１のインバータ
５０６ 第２のインバータ
５０７ バッファ回路
５０８ 出力部
８０１ 半導体層
８０２ 第１の導電層
８０３ 第２の導電層
９０４ 入力部
９０５ 破線部
９０６ 破線部
９０７ 入力部
９０８ 破線部
９０９ 破線部
９１０ 破線部
９１１ 破線部
１００１ 破線部
１００２ 破線部
１１００ 半導体装置
【技術分野】
【０００１】
技術分野は、半導体装置及び半導体装置の駆動方法に関する。特に、無線通信を利用することにより、非接触で情報の送受信が可能な半導体装置に関する。
【背景技術】
【０００２】
近年、個々の対象物に個体識別情報（ＩＤ）を与えることで、その対象物の履歴等の情報を明確にする個体認識技術が注目されている。特に、電波を介した無線通信を利用して、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置はＲＦＩＤタグ（無線タグ、ＩＣタグ、ＩＣチップ、無線チップ、非接触信号処理装置、半導体集積回路チップともいう）と呼ばれ、市場における物品の管理等に導入され始めている。（例えば特許文献１）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−５７７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されている従来の半導体装置では、回路に不良箇所があり仕様を満たす電圧（以下、仕様電圧とも呼ぶ）が得られない場合、針当て等を行い不良箇所を特定するため、特定するまでにかなりの時間と労力を要するという問題があった。
【０００５】
また、リーダ／ライタと半導体装置との距離が遠い状態で通信を行った場合、送信される信号が微弱で仕様を満たす電圧が得られないため、半導体装置が正常に動作しないという問題が生じていた。
【０００６】
上記問題に鑑み、半導体装置の仕様を満たす電圧が得られているどうかを半導体装置内で容易に検出できるようにすることを課題とする。
【課題を解決するための手段】
【０００７】
半導体装置の一態様は、内部回路の出力電圧を検出し、出力電圧が半導体装置の仕様内であるか仕様外であるかを判定する機能を有する検出回路を備えていることを特徴とする。
【０００８】
また、前記検出回路は、出力電圧が仕様内であるか仕様外であるかを判定する信号（以下、判定信号とも呼ぶ）をデジタル回路に送り、デジタル回路は当該信号に応じて回路動作を制御する。
【０００９】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、前記入力部と前記配線との間に複数のダイオードが直列接続されたダイオード部と、前記判定信号の出力部と、を有し、前記ダイオードの数は可変であることを特徴とする。
【００１０】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、前記入力部と前記配線との間に複数のダイオードが直列接続されたダイオード部と、前記判定信号の出力部と、を有し、前記検出回路の検出範囲は、前記複数のダイオードの数によって制御され、前記ダイオードの数は可変であることを特徴とする。
【００１１】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、第１および第２の抵抗と、複数のダイオードが直列接続されたダイオード部と、バッファ回路と、前記判定信号の出力部とを有し、前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタのソースとに電気的に接続されており、前記第１の抵抗の他方の端子は、前記トランジスタのゲートと、前記ダイオード部のアノードとに電気的に接続されており、前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、前記トランジスタのドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、前記ダイオードの数は可変であることを特徴とする。
【００１２】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、トランジスタと、複数のダイオードが直列接続されたダイオード部と、第１および第２の抵抗と、バッファ回路と、前記判定信号の出力部とを有し、前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタのソースとに電気的に接続されており、前記第１の抵抗の他方の端子は、前記トランジスタのゲートと、前記ダイオード部のアノードとに電気的に接続されており、前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、前記トランジスタのドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、前記検出回路の検出範囲は、前記複数のダイオードの数によって制御され、前記ダイオードの数は可変であることを特徴とする。
【００１３】
半導体装置の他の一態様は、電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、複数のトランジスタが並列接続されたトランジスタ部と、複数のダイオードが直列接続されたダイオード部と、第１および第２の抵抗と、バッファ回路と、前記判定信号の出力部とを有し、前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタ部のソースとに電気的に接続されており、前記第１の抵抗の他方の端子は、前記トランジスタ部のゲートと、前記ダイオード部のアノードとに電気的に接続されており、前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、前記トランジスタ部のドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、前記検出回路の検出範囲は、前記複数のトランジスタの数及び前記複数のダイオードの数によって制御され、前記トランジスタ及び前記ダイオードの数は可変であることを特徴とする。
【００１４】
ダイオード部は、複数のダイオードのうち一部のダイオードのアノードと、基準電圧が入力される配線とが電気的に接続された接続部を有し、該接続部を切断することで、直列接続されるダイオードの数を増やすことができる。逆に、複数のダイオード部のうち一部のダイオードのアノードと、基準電圧が入力される配線とを電気的に接続することで、直列接続されるダイオードの数を減らすことができる。すなわち、ダイオード部において、直列接続されるダイオードの数は可変である。また、トランジスタ部においても、ダイオード部と同様の構成を採用すれば、トランジスタの数が可変になる。
【００１５】
半導体装置において、前記電圧は信号電圧または電源電圧であり、信号電圧は整流回路によって生成され、電源電圧は定電圧回路によって生成されることを特徴とする。
【００１６】
本明細書では、出力電圧が仕様内であるか仕様外であるかの判定を行うための電圧を判定電圧とも呼び、検出回路の検出範囲は判定電圧によって決定される。
【発明の効果】
【００１７】
検出回路を半導体装置内に設けることで、信頼性の向上、消費電力の低減、歩留まりの把握の簡易化、コストの削減等が可能である。
【図面の簡単な説明】
【００１８】
【図１】半導体装置の概念を説明する図
【図２】半導体装置を説明する図
【図３】半導体装置を説明する図
【図４】半導体装置を説明する図
【図５】半導体装置を説明する図
【図６】半導体装置を説明する図
【図７】半導体装置を説明する図
【図８】半導体装置を説明する図
【図９】半導体装置を説明する図
【図１０】半導体装置を説明する図
【図１１】半導体装置の使用例を説明する図
【発明を実施するための形態】
【００１９】
本発明の実施の形態について、図面を用いて詳細に説明する。
【００２０】
但し、本発明は以下の説明に限定されないこと、並びに、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。
【００２１】
従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
本実施の形態では、出力電圧が半導体装置の仕様内であるか仕様外であるかを検出する機能を半導体装置内に組み込んだ構成の一例について、図１、図２を参照して説明する。
【００２４】
まず、図２を用いて半導体装置の概略を説明する。図２において、半導体装置２００は、無線通信を行うＲＦＩＤタグであり、アンテナ回路２０１と、アナログ回路１００と、デジタル回路２０２と、メモリ回路２０３と、を有している。
【００２５】
アンテナ回路２０１は、リーダ／ライタ２１０からの電波の受信を行う。アナログ回路１００はアンテナ回路２０１で受信した信号から電源電圧及び信号電圧を生成しそれらを出力する。デジタル回路２０２は選択回路（スイッチ回路）を有し他の回路部の制御を行う。そして、メモリ回路２０３はデジタル回路２０２からの信号に応じてデータの書き込み／読み出しを行う。メモリ回路２０３へ書き込みは、信号電圧を昇圧回路によって昇圧した後に行ってもよい。
【００２６】
ここで、半導体装置２００は、アナログ回路１００から仕様内（所定の範囲の電圧）の出力が得られた場合に正常に動作を行う。
【００２７】
しかし、リーダ／ライタ２１０と半導体装置２００との距離が遠い状態で通信を行った場合や、半導体装置２００内に不良箇所がある場合には、仕様外（所定の範囲外の電圧）の出力しか得られないことがある。そのような場合、半導体装置２００は正常な動作を行うことが困難になる。
【００２８】
そこで、本実施の形態では、アナログ回路１００の出力電圧が半導体装置２００の仕様内であるか仕様外であるかを判定できる機能をアナログ回路１００内に設け、仕様内の出力を得ることで、半導体装置２００を正常に動作させる構成について説明する。
【００２９】
図１に、アナログ回路１００内において出力電圧を検出する機能の概念図を示す。図１において、検出回路１０２はアナログ回路１００内に設けられており、アナログ回路１００の出力電圧１０１を検出する機能を有する。
【００３０】
まず、出力電圧１０１が検出回路１０２に入力される。検出回路１０２において、出力電圧１０１の検出を行い、出力電圧１０１が半導体装置２００の仕様内であるか仕様外であるかを判定する。
【００３１】
出力電圧１０１が所定の範囲の電圧である場合、仕様内であると判定され（ステップ１０３）、検出回路１０２からＨＩＧＨ（１）という判定信号を出力して（ステップ１０４）、半導体装置２００を動作させる（ステップ１０５）。
【００３２】
一方、出力電圧１０１が所定の範囲外の電圧である場合、仕様外であると判定され（ステップ１０６）、検出回路１０２からＬＯＷ（０）という判定信号を出力して（ステップ１０７）、半導体装置２００の動作を停止させる（ステップ１０８）。動作を停止させるとともにエラーコードにより応答を行う構成としてもよい。
【００３３】
なお、検出回路１０２の構成を変更して、仕様内である場合にＬＯＷ（０）を出力し、仕様外である場合にＨＩＧＨ（１）を出力する構成としてもよい。
【００３４】
本実施の形態の半導体装置は、アナログ回路内に出力電圧を検出する機能を設けることで、半導体装置を正常に動作させることができる。
【００３５】
また、微弱信号や不良による半導体装置の誤動作を防止することが可能となり、信頼性の向上や、消費電力の低減が可能となる。
【００３６】
なお、半導体装置２００は上記の構成に限定されず、中央処理演算装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ。以下、ＣＰＵという。）、センサ素子、又はインターフェース回路等を有していてもよい。
【００３７】
半導体装置２００は、電源（蓄電部）を内蔵するアクティブ型と、外部からの電波（又は電磁波）の電力を利用して駆動するパッシブ型と、に大別される。また、更には外部からの電波（又は電磁波）の電力を利用して電源（蓄電部）に充電を行う、セミアクティブ型とよばれるものもある。本実施の形態では半導体装置２００がリーダ／ライタ２１０からの電磁波を受信して、該電磁波による電力供給を受けて駆動するパッシブ型について記載されているが、これに限定されるものではない。つまり、アクティブ型であってもよい。
【００３８】
また、適用できるアンテナの形状については特に限定されない。そのため、半導体装置２００が有するアンテナ回路２０１に適用する信号の伝送方式は、電磁結合方式、電磁誘導方式又は電波方式、等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さと形状を有するアンテナを設ければよい。
【００３９】
伝送方式として電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）又はらせん状（例えば、スパイラルアンテナ）に形成する。
【００４０】
伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）又は２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜を例えば、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。
【００４１】
また、メモリ回路２０３には、少なくとも半導体装置２００に固有のデータ（個体識別情報（ＩＤ））が記憶されている。メモリ回路２０３は、デジタル回路２０２に従ってデータの書き込みや読み出しを行う制御回路、及び記憶素子を含む回路を有する。メモリ回路２０３は、有機メモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及びフラッシュメモリから選択された一種又は複数種を有する。記憶内容が半導体装置２００に固有のデータ（個体識別情報（ＩＤ）等）であれば、電源が供給されずとも記憶の保持が可能な不揮発性メモリを用いることができる。半導体装置２００が行う処理に際して一時的な記憶を保持するのであれば、揮発性メモリを用いてもよい。特に、半導体装置２００が電池を有していない、所謂パッシブ型である場合には、不揮発性メモリを用いることができる。更にはセキュリティ面を考慮すると、半導体装置２００に固有のデータの記憶には、書き換え不可能なメモリを用いることができる。
【００４２】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００４３】
（実施の形態２）
本実施の形態では、半導体装置の一例として、メモリ回路２０３の書込電圧が仕様内（所定の範囲の電圧）であるか仕様外（所定の範囲外の電圧）であるかを検出する構成について説明する。
【００４４】
図２において、メモリ回路２０３は、仕様内の書込電圧を入力することによって正常に書込動作を行うことができる。しかし、例えばリーダ／ライタ２１０と半導体装置２００との距離が遠い状態で通信を行った場合や、半導体装置２００内で不良箇所があった場合には、仕様外の書込電圧しか得られないことがある。そのような場合、メモリ回路２０３は誤動作を行い、正常な書込動作が困難になる。
【００４５】
本実施の形態の半導体装置は、アナログ回路１００内にメモリ回路２０３への書込電圧が仕様内であるかどうかを検出する機能を備え、仕様内の書込電圧が得られた場合にメモリ回路２０３への書込動作を行うものである。
【００４６】
図３に、アナログ回路１００の構成を示す。アナログ回路１００は、整流回路３０１と、検出回路１０２と、定電圧回路３０２、を有する。ここで検出回路１０２が、メモリ回路２０３の書込電圧が仕様内であるかを検出し、メモリ回路２０３への書込動作を行うか否かを判定する機能を備えている。
【００４７】
以下に図３の回路の動作を説明する。
【００４８】
まず、アンテナ回路２０１によって生成された交流信号が整流回路３０１に入力される。整流回路３０１は整流及び平滑を行い信号電圧（ＶＩＮ）（電圧名はＶＩＮに限定されない）を生成して、検出回路１０２、定電圧回路３０２、及びメモリ回路２０３に信号を送る。なお、整流のみを行う構成としてもよい。定電圧回路３０２は信号電圧（ＶＩＮ）に基づいて電源電圧を生成する。また、メモリ回路２０３には信号電圧（ＶＩＮ）に基づく書込電圧が入力される。書込電圧は信号電圧（ＶＩＮ）を昇圧回路により昇圧した電圧としてもよい。
【００４９】
なお、整流回路３０１は、ダイオード、キャパシタ等によって構成され、定電圧回路３０２は、レギュレータ等によって構成される。これらは周知の回路を適用することができる。
【００５０】
そして、検出回路１０２は、コンパレータ回路等によって構成され、信号電圧（ＶＩＮ）のモニターを行う。モニターの結果、信号電圧（ＶＩＮ）が仕様内である場合、ＶＩＮ＿ＤＥＴＥＣＴ（信号名はこれに限定されない）という信号をＨＩＧＨ（１）として出力する。一方、信号電圧（ＶＩＮ）が仕様外である場合、ＶＩＮ＿ＤＥＴＥＣＴをＬＯＷ（０）として出力する。
【００５１】
検出回路１０２からの出力信号（ＶＩＮ＿ＤＥＴＥＣＴ）は、デジタル回路２０２内の選択回路（スイッチ回路）に入力される。そして、デジタル回路２０２は、出力信号（ＶＩＮ＿ＤＥＴＥＣＴ）に基づいて選択回路（スイッチ回路）の制御を行う。
【００５２】
そして、デジタル回路２０２は、出力信号（ＶＩＮ＿ＤＥＴＥＣＴ）がＨＩＧＨ（１）である場合、選択回路（スイッチ回路）を介してメモリ回路２０３へ書込電圧を供給し、メモリ回路２０３への書込動作を行う。一方、出力信号（ＶＩＮ＿ＤＥＴＥＣＴ）がＬＯＷ（０）である場合、選択回路（スイッチ回路）を制御してメモリ回路２０３への書込電圧の供給を停止させ、書込動作を停止させる。すなわち、信号電圧（ＶＩＮ）が仕様外である場合は、回路動作を停止させることができる。
【００５３】
以上説明したように、検出回路１０２によって信号電圧（ＶＩＮ）を検出することにより、信号電圧（ＶＩＮ）が仕様外である場合に書込動作を停止できるため、書き込みの信頼性を向上させることが可能になる。
【００５４】
また、信号電圧（ＶＩＮ）が仕様外の時に書込動作を停止することで、メモリ回路２０３への書込電圧及び電源電圧の供給を停止させることができるため、消費電力を低減させることが可能となる。
【００５５】
なお、仕様内である場合にＶＩＮ＿ＤＥＴＥＣＴをＬＯＷ（０）とし、仕様外である場合にＨＩＧＨ（１）として出力する構成としてもよい。
【００５６】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００５７】
（実施の形態３）
本実施の形態では、半導体装置の一例として、電源電圧が仕様内（所定の範囲内の電圧）であるか仕様外（所定の範囲外の電圧）であるかを検出する構成について説明する。
【００５８】
図２において、アナログ回路１００によって生成される電源電圧が仕様内である場合に、メモリ回路２０３は正常に動作を行うことができる。しかし、例えばリーダ／ライタ２１０と半導体装置２００との距離が遠い状態で通信を行った場合や、半導体装置２００内で不良箇所があった場合には、仕様外の電源電圧しか得られないことがある。そのような場合、メモリ回路２０３には必要な電源電圧が供給されずに正常な動作が困難になる。
【００５９】
なお、電源電圧は、メモリ回路２０３への供給に限定されるものではなく、他の回路を有する場合には電源として各回路に供給してもよい。
【００６０】
本実施の形態の半導体装置は、アナログ回路１００内に電源電圧が仕様内であるか検出する機能を備え、仕様内の電源電圧が得られた場合に、メモリ回路２０３等に電源を供給するものである。
【００６１】
図４に、電源電圧を検出する機能を備えたアナログ回路１００の構成を示す。アナログ回路１００は、整流回路３０１と、定電圧回路３０２と、検出回路１０２と、を有しており、検出回路１０２を設ける箇所以外は実施の形態２と同様である。ここで、検出回路１０２が、電源電圧が仕様内であるか仕様外であるかを検出し、電源の供給を行うか否かを判定する機能を備えている。
【００６２】
以下に図４の回路の動作を説明する。
【００６３】
定電圧回路３０２は、整流回路３０１からの信号電圧（ＶＩＮ）に基づいて電源電圧（ＶＤＤ）（電圧名はＶＩＮ、ＶＤＤに限定されない）の生成を行い、検出回路１０２に出力する。検出回路１０２は、電源電圧（ＶＤＤ）をモニターして仕様内である場合ＶＤＤ＿ＤＥＴＥＣＴ（信号名は限定されない）という信号をＨＩＧＨ（１）として出力する。一方、電源電圧（ＶＤＤ）が仕様外である場合、ＶＤＤ＿ＤＥＴＥＣＴをＬＯＷ（０）として出力する。
【００６４】
検出回路１０２からの出力信号（ＶＤＤ＿ＤＥＴＥＣＴ）は、デジタル回路２０２内の選択回路（スイッチ回路）に入力される。そして、デジタル回路２０２は、出力信号（ＶＤＤ＿ＤＥＴＥＣＴ）に基づいて選択回路（スイッチ回路）の制御を行う。
【００６５】
デジタル回路２０２は、出力信号（ＶＤＤ＿ＤＥＴＥＣＴ）がＨＩＧＨ（１）である場合、選択回路（スイッチ回路）を介してメモリ回路２０３へ書込電圧を供給し、メモリ回路２０３への書込動作を行う。一方、出力信号（ＶＤＤ＿ＤＥＴＥＣＴ）がＬＯＷ（０）である場合、選択回路（スイッチ回路）を制御してメモリ回路２０３への書込動作を停止させる。すなわち、電源電圧（ＶＤＤ）が仕様外でない場合は、回路動作を停止させることができる。
【００６６】
以上説明したように、検出回路１０２によって電源電圧（ＶＤＤ）を検出することにより、電源電圧（ＶＤＤ）が仕様外である場合に半導体装置２００の動作を停止させることができるため、半導体装置２００の信頼性を向上させることができる。
【００６７】
また、電源電圧（ＶＤＤ）が仕様外である場合に回路動作を停止させるため、消費電力を低減することが可能となる。
【００６８】
なお、仕様内である場合にＶＤＤ＿ＤＥＴＥＣＴをＬＯＷ（０）とし、仕様外である場合にＨＩＧＨ（１）として出力する構成としてもよい。
【００６９】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００７０】
（実施の形態４）
実施の形態２、３では、それぞれ信号電圧（ＶＩＮ）を検出する回路、電源電圧（ＶＤＤ）の検出する回路について説明したが、適用できる半導体装置はこれらに限定されない。
【００７１】
信号電圧（ＶＩＮ）を検出する回路及び電源電圧（ＶＤＤ）の検出する回路の２つを併用する構成としてもよいし、１つの回路で信号電圧（ＶＩＮ）及び電源電圧（ＶＤＤ）の検出を行う構成としてもよい。
【００７２】
また、アナログ回路１００には、整流回路３０１、定電圧回路３０２以外にも、リミッタ回路、復調回路、変調回路等の回路部を適宜設けることができ、検出回路によってそれらの回路からの出力を検出する構成としてもよい。
【００７３】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００７４】
（実施の形態５）
本実施の形態では、実施の形態１〜４に記載の検出回路について、具体的な回路構成の一例を説明する。回路構成は本実施の形態に限定されるものではなく、同様の機能を有するものであれば適宜適用することができる。
【００７５】
図５に示す回路は、検出回路の具体的な構成であり、入力部５００と、Ｐ型トランジスタ５０１（トランジスタ部ともいう）と、第１の抵抗５０２と、第２の抵抗５０３と、ダイオード部５０４、第１のインバータ５０５及び第２のインバータ５０６から成るバッファ回路５０７と、出力部５０８と、を有する。
【００７６】
入力部５００は、図３において整流回路３０１に接続され、図４においては定電圧回路３０２に接続される。
【００７７】
出力部５０８は、図３、図４においてデジタル回路２０２に接続される。
【００７８】
ダイオード部５０４はダイオードの個数が複数でも単数でもよいが、複数の場合は電流が一定方向に流れるように直列接続されていることが望ましい。すなわち、ダイオード部５０４の一方の端子がアノード、他方の端子がカソードである。なお、ダイオードの個数は、半導体装置２００の仕様電圧の値に基づいて決定すればよい。
【００７９】
入力部５００は、信号電圧（ＶＩＮ）が入力される配線であり、第１の抵抗５０２の一方の端子と、Ｐ型トランジスタ５０１のソースに電気的に接続されている。第１の抵抗５０２の他方の端子は、ダイオード部５０４のアノードと、Ｐ型トランジスタ５０１のゲートとに電気的に接続されている。ダイオード部５０４のカソードは、基準電位（Ｖｓｓ）である配線と、第２の抵抗５０３の一方の端子とに電気的に接続されている。第１のインバータ５０５の入力端子は、Ｐ型トランジスタ５０１のドレインと、第２の抵抗５０３の他方の端子とに電気的に接続されている。そして、第２のインバータ５０６は、入力端子が第１のインバータ５０５の出力端子に電気的に接続され、出力端子が出力部５０８に電気的に接続されている。なお、基準電位（Ｖｓｓ）は入力部の電位より低ければよく、接地電位でもよい。接地電位の場合、半導体装置２００内に共通して供給されてもよい。
【００８０】
ダイオード部５０４は、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続されたＮ型トランジスタ、又はダイオード接続されたＰ型トランジスタを用いることができる。
【００８１】
図５に示す回路におけるダイオード部５０４に、ダイオード接続されたＮ型トランジスタを適用した例を図６に示し、ダイオード接続されたＰ型トランジスタを適用した例を図７に示す。図５、図６、図７は同様の回路動作を行う。
【００８２】
図５を用いて信号電圧（ＶＩＮ）が入力された場合における回路の動作原理を説明する。
【００８３】
まず、入力部５００より信号電圧（ＶＩＮ）が入力される。ダイオード部５０４の両端の電位差がダイオード部５０４の電圧降下の値以上である場合、ダイオード部５０４に電流が流れ、第１の抵抗５０２にも電流が流れる。したがってノードｂがノードａより低電位となる。ノードａとノードｂとの電位差、すなわちＰ型トランジスタ５０１のゲート−ドレイン間の電位差（Ｖｇｓ）がＰ型トランジスタ５０１のしきい値以上になると、Ｐ型トランジスタ５０１がオンになり電流が流れるためノードｃの電位はＶＩＮとなる。したがって、バッファ回路５０７を介して信号（ＶＩＮ＿ＤＥＴＥＣＴ）がＨＩＧＨ（１）として出力部５０８から出力される。
【００８４】
一方、信号電圧（ＶＩＮ）が小さくダイオード部５０４の両端の電位差がダイオード部５０４の電圧降下の値未満である場合、ダイオード部５０４には電流がほとんど流れないため、ノードａとノードｂとの電位差はＰ型トランジスタ５０１のしきい値電圧より小さくなる。したがってＰ型トランジスタ５０１はオフになり、ノードｃには電流が流れないためノードｃは常に基準電位（Ｖｓｓ）となる。よって、バッファ回路５０７を介して信号（ＶＩＮ＿ＤＥＴＥＣＴ）がＬＯＷ（０）として出力部５０８から出力される。
【００８５】
第１の抵抗５０２は、ノードａからノードｂに対して電圧降下を起こすために設けられている。また、第２の抵抗５０３は、ノードｃから基準電位に対して電圧降下を起こすために設けられている。なお、第１及び第２の抵抗は、抵抗素子に限らず両端に電位差を有するものであれ適用することができる。
【００８６】
以上説明した検出回路の動作により、信号電圧（ＶＩＮ）が仕様内であるか仕様外であるか判定することができる。
【００８７】
同様の機能を有する回路により、電源電圧（ＶＤＤ）が仕様内である仕様外であるかを判定することも可能である。
【００８８】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【００８９】
（実施の形態６）
本実施の形態では、実施の形態１〜５に記載の検出回路において、回路の構成が仕様電圧に合わせて変更される一例を説明する。
【００９０】
図８は、図６に示す回路のレイアウトである。図８は、入力部５００、Ｐ型トランジスタ５０１、第１の抵抗５０２、第２の抵抗５０３、ｎ型トランジスタをダイオード接続したダイオード部５０４、バッファ回路５０７、出力部５０８によって構成されており、それぞれ図６に対応する符号を付与した。ここで、ダイオード部５０４は、図７に示すように、Ｐ型トランジスタをダイオード接続する構成にしてもよい。
【００９１】
図８では、簡単のため、半導体層８０１、ゲート配線となる第１の導電層８０２、ソース配線及びドレイン配線（それらと同層の配線も含む）となる第２の導電層８０３を示しており、他の絶縁層、配線等は省略してある。
【００９２】
半導体層８０１は、シリコン又はゲルマニウム等の半導体、ＺｎＯ又はＩｎＧａＺｎＯ等の酸化物半導体、有機半導体等を用いることができる。また、半導体層８０１は、非晶質半導体、結晶性半導体、単結晶半導体、微結晶半導体等を用いることができ、導電性を付与する元素を添加してもよい。当該元素は、ｎ型とする場合はリン、ヒ素等の元素、Ｐ型とする場合はホウ素、アルミニウム等の元素を添加すればよい。
【００９３】
第１の導電層８０２は、タングステン、タンタル、チタン、アルミニウム、もしくはそれらの窒化物、またはその組み合わせ等を用いて形成すればよい。
【００９４】
第２の導電層８０３は、アルミニウムもしくはアルミニウム合金で形成する。また上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜を形成してもよい。
【００９５】
また、トランジスタは、ＭＯＳトランジスタ、薄膜トランジスタ等を用いることができる。薄膜トランジスタの構造は特に限定されず、トップゲート型、ボトムゲート型等を用いることができる。
【００９６】
図８におけるダイオード部５０４の部分の拡大図を図９に示す。ダイオード部５０４は、破線部９０５及び破線部９０６から構成されている。入力部９０７は、ノードｂに電気的に接続されており信号電圧（ＶＩＮ）が入力される。また、入力部９０４からは基準電圧が入力される。
【００９７】
破線部９０５は、ダイオード接続された４つのｎ型トランジスタが直列接続されている。トランジスタの数は限定されない。
【００９８】
破線部９０６は、破線部９０５と同様に４つのｎ型トランジスタを有するが、全ての配線が基準電位である。この状態で信号電圧（ＶＩＮ）が入力されると、入力部９０７と入力部９０４との間において破線部９０５に示す回路での電圧降下が生じる。
【００９９】
ここで、破線部９０８において配線を電気的に切断することで、ダイオード接続されたトランジスタが５つ直列接続された構成となる。そしてこの状態で信号電圧（ＶＩＮ）が入力されると、トランジスタが４つの場合と比べて入力部９０７と入力部９０４との間の電圧降下が大きくなる。
【０１００】
同様に、破線部９０９乃至破線部９１１に示す配線の接続部を適宜切断することで、入力部９０７と入力部９０４との間の電圧降下の値を変更することができる。
【０１０１】
入力部９０７と入力部９０４との間の電圧降下が大きくなると、入力部９０７と入力部９０４との間に流れる電流が小さくなるため、信号（ＶＩＮ＿ＤＥＴＥＣＴ）をＨＩＧＨ（１）として出力する（回路動作を行わせる）ためには、より大きな信号電圧（ＶＩＮ）の入力が必要になる。すなわち、検出範囲が変更され、より厳密で高精度な検出を行うことができる。
【０１０２】
配線の電気的な切断は、レーザー光の照射により行うことができ、半導体装置の作製工程中におこなっても、作製工程後に行ってもよい。また、ガラス基板、プラスチック基板等用いる基板に関わらず、レーザー光の焦点を調整することで精度よく切断することが可能である。作製工程中であれば、エッチング等により切断を行ってもよい。配線間にスイッチ素子を設けることで電気的に切断することも可能である。
【０１０３】
また、破線部９０５内の第１の導電層８０２または第２の導電層８０３からなる配線を基準電位である配線に接続することで、直列接続されるダイオードの数を減らすこともできる。配線の接続は、新たな導電層を設けて電気的に接続すればよい。
【０１０４】
このように、ダイオードの個数が変更可能なレイアウトを採用することで、検出回路の検出範囲が変更可能となる。すなわち、半導体装置の仕様電圧に応じて、検出範囲が変更可能な検出回路を作製できる。
【０１０５】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【０１０６】
（実施の形態７）
本実施の形態では、実施の形態１〜５に記載の検出回路において、回路の構成が仕様電圧に合わせて変更される一例を説明する。
【０１０７】
図８に示す検出回路のレイアウトにおいて、Ｐ型トランジスタ５０１の部分（トランジスタ部）の拡大図を図１０に示す。
【０１０８】
図１０において、破線部１００１は、Ｐ型トランジスタが第１の導電層８０２及び第２の導電層８０３からなる配線を介して回路に電気的に接続されている部分を示している。
【０１０９】
また、破線部１００２は２つのＰ型トランジスタが電気的に浮遊している状態を示している。
【０１１０】
ここで、破線部１００１のＰ型トランジスタの電流供給能力が小さい場合、破線部１００１と破線部１００２とのＰ型トランジスタを並列に接続する。並列に接続することでトランジスタの個数が増え、チャネル幅（チャネル形成領域においてキャリアの移動方向に垂直な方向の長さ）を大きくすることができるため、トランジスタの電流供給能力を高めることができる。
【０１１１】
ここで、Ｐ型トランジスタを並列に接続する方法としては、新たな導電層を設けて接続すればよい。
【０１１２】
逆に、３つのＰ型トランジスタが並列に接続されているレイアウトを採用した場合、配線を切断することで、トランジスタの個数を減らすことができる。配線の切断は、実施の形態６に示した方法を適用することができる。
【０１１３】
このように、トランジスタの個数が変更可能なレイアウトを採用することで、検出回路の検出範囲が変更可能となる。すなわち、半導体装置の仕様電圧に応じて、検出範囲が変更可能な検出回路を作製できる。
【０１１４】
また、図８の第１の抵抗５０２、第２の抵抗５０３において、本実施の形態、実施の形態６の構成を採用することで抵抗の値を変更可能にしてもよい。そして、第１の抵抗５０２、第２の抵抗５０３の値を変更することによっても、検出回路の検出範囲が変更可能である。
【０１１５】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【０１１６】
（実施の形態８）
本実施の形態では、半導体装置の使用例を説明する。
【０１１７】
半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１１を用いて説明する。
【０１１８】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含み、有価証券類とは、小切手、証券、約束手形等を指す（図１１（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１１（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１１（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指し。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１１（Ｄ）参照）。書籍類とは、書物、本等を指す。（図１１（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１１（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１１（Ｇ）参照）。
【０１１９】
図１１（Ａ）〜（Ｇ）に示した物品に、それぞれ無線通信を行う半導体装置１１００〜１１０６を設けることができる。
【０１２０】
また、食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。これらに本明細書で開示した半導体装置を設けることもできる。
【０１２１】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１２２】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１２３】
本実施の形態は、本明細書に記載されている他の実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０１２４】
１００ アナログ回路
１０１ 出力電圧
１０２ 検出回路
１０３ ステップ
１０４ ステップ
１０５ ステップ
１０６ ステップ
１０７ ステップ
１０８ ステップ
２００ 半導体装置
２０１ アンテナ回路
２０２ デジタル回路
２０３ メモリ回路
２１０ リーダ／ライタ
３０１ 整流回路
３０２ 定電圧回路
５００ 入力部
５０１ Ｐ型トランジスタ
５０２ 第１の抵抗
５０３ 第２の抵抗
５０４ ダイオード部
５０５ 第１のインバータ
５０６ 第２のインバータ
５０７ バッファ回路
５０８ 出力部
８０１ 半導体層
８０２ 第１の導電層
８０３ 第２の導電層
９０４ 入力部
９０５ 破線部
９０６ 破線部
９０７ 入力部
９０８ 破線部
９０９ 破線部
９１０ 破線部
９１１ 破線部
１００１ 破線部
１００２ 破線部
１１００ 半導体装置
【特許請求の範囲】
【請求項１】
電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、
前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、トランジスタと、複数のダイオードが直列接続されたダイオード部と、第１および第２の抵抗と、バッファ回路と、前記判定信号の出力部とを有し、
前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタのソースとに電気的に接続されており、
前記第１の抵抗の他方の端子は、前記トランジスタのゲートと、前記ダイオード部のアノードとに電気的に接続されており、
前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、
前記トランジスタのドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、
前記検出回路の検出範囲は、前記複数のダイオードの数によって制御され、
前記ダイオードの数は可変であることを特徴とする半導体装置。
【請求項２】
電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、
前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、複数のトランジスタが並列接続されたトランジスタ部と、複数のダイオードが直列接続されたダイオード部と、第１および第２の抵抗と、バッファ回路と、前記判定信号の出力部とを有し、
前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタ部のソースとに電気的に接続されており、
前記第１の抵抗の他方の端子は、前記トランジスタ部のゲートと、前記ダイオード部のアノードとに電気的に接続されており、
前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、
前記トランジスタ部のドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、
前記検出回路の検出範囲は、前記複数のトランジスタの数及び前記複数のダイオードの数によって制御され、
前記トランジスタ及び前記ダイオードの数は可変であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記電圧は、信号電圧または電源電圧であることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記信号電圧は、整流回路によって生成されることを特徴とする半導体装置。
【請求項５】
請求項３において、
前記電源電圧は、定電圧回路によって生成されることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記複数のダイオードは、ダイオード接続されたＮ型トランジスタであることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項５のいずれか一において、
前記複数のダイオードは、ダイオード接続されたＰ型トランジスタであることを特徴とする半導体装置。
【請求項１】
電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、
前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、トランジスタと、複数のダイオードが直列接続されたダイオード部と、第１および第２の抵抗と、バッファ回路と、前記判定信号の出力部とを有し、
前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタのソースとに電気的に接続されており、
前記第１の抵抗の他方の端子は、前記トランジスタのゲートと、前記ダイオード部のアノードとに電気的に接続されており、
前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、
前記トランジスタのドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、
前記検出回路の検出範囲は、前記複数のダイオードの数によって制御され、
前記ダイオードの数は可変であることを特徴とする半導体装置。
【請求項２】
電圧を検出して判定信号を出力する検出回路と、前記判定信号に応じてメモリ回路の動作を制御するデジタル回路と、を有し、
前記検出回路は、前記電圧の入力部と、基準電圧が入力される配線と、複数のトランジスタが並列接続されたトランジスタ部と、複数のダイオードが直列接続されたダイオード部と、第１および第２の抵抗と、バッファ回路と、前記判定信号の出力部とを有し、
前記入力部は、前記第１の抵抗の一方の端子と、前記トランジスタ部のソースとに電気的に接続されており、
前記第１の抵抗の他方の端子は、前記トランジスタ部のゲートと、前記ダイオード部のアノードとに電気的に接続されており、
前記ダイオード部のカソードは、前記配線と、前記第２の抵抗の一方の端子とに電気的に接続されており、
前記トランジスタ部のドレイン及び前記第２の抵抗の他方の端子は、バッファ回路を介して前記出力部に電気的に接続されており、
前記検出回路の検出範囲は、前記複数のトランジスタの数及び前記複数のダイオードの数によって制御され、
前記トランジスタ及び前記ダイオードの数は可変であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記電圧は、信号電圧または電源電圧であることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記信号電圧は、整流回路によって生成されることを特徴とする半導体装置。
【請求項５】
請求項３において、
前記電源電圧は、定電圧回路によって生成されることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記複数のダイオードは、ダイオード接続されたＮ型トランジスタであることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項５のいずれか一において、
前記複数のダイオードは、ダイオード接続されたＰ型トランジスタであることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−１０３５０３（Ｐ２０１０−１０３５０３Ａ）
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願番号】特願２００９−２１５４９０（Ｐ２００９−２１５４９０）
【出願日】平成２１年９月１７日（２００９．９．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願日】平成２１年９月１７日（２００９．９．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]