半導体集積回路およびそれを備えたチューナシステム
【課題】集積回路化されたＲＦ信号処理回路について低電圧動作でも良好な歪特性を実現する。
【解決手段】半導体集積回路は、入力された信号を可変減衰量で減衰させるアッテネータ（１０）と、アッテネータ（１０）の出力を受けるソースフォロワ（２０）と、ソースフォロワ（２０）の出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段（３０）とを備えている。
【解決手段】半導体集積回路は、入力された信号を可変減衰量で減衰させるアッテネータ（１０）と、アッテネータ（１０）の出力を受けるソースフォロワ（２０）と、ソースフォロワ（２０）の出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段（３０）とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に、チューナシステムのフロントエンドに好適な低歪かつ低雑音のＲＦ信号処理回路に関する。
【背景技術】
【０００２】
複数のチャンネルにより構成される送信信号を受信し、所望チャンネルを選択して復調を行うチューナシステムには低雑音特性と低歪特性が要求される。例えば、日本の地上波デジタルテレビ放送（ＩＳＤＢ−Ｔ）は１チャンネル当たり６ＭＨｚの信号帯域で第１３チャンネル（４７３．１４３ＭＨｚ）から第６２チャンネル（７６７．１４３ＭＨｚ）までの計５０チャンネルで構成されており、チューナシステムには各受信チャンネルにおいて−８０ｄＢｍ以下の感度特性が求められる一方で、妨害チャンネル入力レベルに対して５０ｄＢｃ以上の耐妨害波特性が求められる。
【０００３】
こうしたチューナシステムの受信特性は、アンテナなどで受信した直後のＲＦ信号を処理するＲＦ信号処理回路の雑音特性と歪特性で決まる。一般に、チューナシステムに入力されたＲＦ信号はアッテネータで減衰した後、増幅器で増幅される。すなわち、ＲＦ信号の入力レベルが高いときにはアッテネータで大きく減衰させることでＲＦ信号処理回路の歪特性を良好に保つ一方、ＲＦ信号の入力レベルが低いときにはアッテネータでの信号減衰量を極力小さくしてＲＦ信号処理回路の雑音特性を良好に保つ（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−８１７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
チューナシステムのフロントエンドなどに用いられるＲＦ信号処理回路は、通常、半導体集積回路として実現される。近年、半導体集積回路にはより一層の小型化、低消費電力化が求められており、ＣＭＯＳプロセスの微細化が進むとともに動作電圧も低下しつつある。しかし、ＲＦ信号処理回路の動作電圧を下げると特に増幅器の歪特性が著しく劣化する。例えば、次表に示すように電源電圧を３．３Ｖから１．２Ｖに下げるとＲＦ信号処理回路のＩＩＰ３は約６ｄＢも劣化する。これは、１２ｄＢｃ相当の耐妨害波特性の劣化を意味する。このため、ＲＦ信号処理回路を含む半導体集積回路については小型化や低電圧化がしにくいという問題がある。
【０００６】
【表１】
【０００７】
上記問題に鑑み、本発明は、集積回路化されたＲＦ信号処理回路について低電圧動作でも良好な歪特性を実現することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明によって次のような手段を講じた。例えば、半導体集積回路は、入力された信号を可変減衰量で減衰させるアッテネータと、アッテネータの出力を受けるソースフォロワとを備えている。さらに、前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段、あるいは、ソースフォロワの出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段を備えていてもよい。具体的には、増幅手段は、ソースフォロワの出力のフィルタリング処理を行うフィルタ手段と、フィルタ手段の出力を可変ゲインで増幅する可変ゲイン増幅器とを有する。これによると、アッテネータで減衰した信号はソースフォロワを介して後段の信号処理ブロックに入力されるため、後段における増幅器は低電圧動作しても低歪で信号増幅をすることができる。さらに、ソースフォロワの出力をフィルタリング処理してから後段の信号処理ブロックに入力することで、後段における増幅器の歪特性をより向上させることができる。
【０００９】
好ましくは、半導体集積回路は、アッテネータと共通の信号が入力される低雑音増幅器と、ソースフォロワおよび低雑音増幅器のいずれか一方の出力を選択的に出力するマルチプレクサとを備えている。そして、フィルタ手段または増幅手段にはマルチプレクサの出力が与えられる。これによると、アンテナなどからの信号入力端子から後段の増幅器までを含めた回路全体の雑音指数を改善することができる。
【発明の効果】
【００１０】
本発明によると、集積回路化されたＲＦ信号処理回路について低電圧動作でも良好な歪特性を実現することができる。したがって、微細ＣＭＯＳプロセスを用いてＲＦ信号処理回路を含む半導体集積回路の小型化や低電圧化が可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施形態に係るＲＦ信号処理回路の構成図である。
【図２】図２は、変形例に係るＲＦ信号処理回路の構成図である。
【図３】図３は、アッテネータの回路構成図である。
【図４】図４は、アッテネータの回路構成図である。
【図５】図５は、ソースフォロワの回路構成図である。
【図６】図６は、増幅手段の回路構成図である。
【図７】図７は、トラッキングフィルタの回路構成図である。
【図８】図８は、フィルタ手段の回路構成図である。
【図９】図９は、変形例に係るＲＦ信号処理回路の構成図である。
【図１０】図１０は、アッテネータの回路構成図である。
【図１１】図１１は、第２の実施形態に係るＲＦ信号処理回路の構成図である。
【図１２】図１２は、変形例に係るＲＦ信号処理回路の構成図である。
【図１３】図１３は、第３の実施形態に係るチューナシステムの構成図である。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係るＲＦ信号処理回路の構成を示す。本実施形態に係るＲＦ信号処理回路は、アッテネータ１０、ソースフォロワ２０、および増幅手段３０を備えており、微細ＣＭＯＳプロセスを用いて集積回路化することができる。アッテネータ１０に入力された信号は可変減衰量で減衰した後、ソースフォロワ２０を介して増幅手段３０で増幅される。増幅手段３０は、フィルタリング処理機能を有しており、ソースフォロワ２０の出力に対してフィルタリング処理を行ってから可変ゲインで増幅する。
【００１３】
図２に例示したように、アッテネータ１０の可変減衰量および増幅手段３０の可変ゲインは、検波回路１５、３５によってそれぞれ適応的に制御することができる。検波回路１５は、例えば−２０ｄＢｍの閾値でアッテネータ１０の出力レベルを検出する。ソースフォロワ２０の出力レベルを検出するようにしてもよい。検波回路３５は、例えば−１０ｄＢｍの閾値で増幅手段３０の出力レベルを検出する。出力レベルの検出はピークレベルや平均レベルなど、信号強度の検出ができるものであればよい。
【００１４】
図３は、アッテネータ１０の一構成例を示す。アッテネータ１０は、直列接続された抵抗素子とスイッチトランジスタからなるスイッチ抵抗回路を複数個並列に接続して構成することができる。アッテネータ１０のインピーダンスは各スイッチトランジスタのスイッチング状態に応じてデジタル的に変更できる。そして、ＲＦ信号の伝送路は５０Ωや７５Ωの特性インピーダンスを有し、特性インピーダンスとアッテネータ１０のインピーダンスとの比率に応じて減衰量が決まるため、減衰量をデジタル的に制御可能である。さらに、図４に例示したように、容量素子とスイッチトランジスタからなる容量分圧回路を追加することでアッテネータ１０の減衰量の可変範囲を拡張することができる。また、アッテネータ１０の前段にＬＣ共振回路を挿入して伝送路とのインピーダンスマッチングを図ってゲインを持たせることで雑音特性を改善することができる。
【００１５】
図５は、ソースフォロワ２０の一構成例を示す。アッテネータ１０において抵抗分圧による減衰量の制御ができるように、入力インピーダンスは伝送路の特性インピーダンスに対して十分に大きくすることが望ましい（例えば、入力容量１００ｆＦ程度）。ソースフォロワ２０は、入力信号電圧をそのまま出力する回路であり、増幅器と比較して歪特性に優れている。したがって、高レベルのＲＦ信号がアッテネータ１０で大きく減衰した後にソースフォロワ２０に入力されることで、ソースフォロワ２０で生じる歪みを十分に抑制することができる。例えば、表１に示した条件下で本実施形態に係るＲＦ信号処理回路を電源電圧１．２Ｖで動作させた場合のゲインは１．５ｄＢ、ＩＩＰ３は２３．６ｄＢｍである。すなわち、従来構成と比較してＩＩＰ３が約７ｄＢも改善する。これは、１４ｄＢｃ相当の耐妨害波特性の向上を意味し、３．３Ｖで動作する従来構成の歪特性と同等である。
【００１６】
図６は、増幅手段３０の一構成例を示す。増幅手段３０は、ソースフォロワ２０の出力のフィルタリング処理を行うフィルタ手段３１と、フィルタ手段３１の出力を可変ゲインで増幅する可変ゲイン増幅器３２とで構成することができる。
【００１７】
図７に例示したように、フィルタ手段３１は、直列接続された容量素子とスイッチトランジスタからなるスイッチ容量回路を複数個並列に接続し、さらにインダクタを並列に接続して構成されるトラッキングフィルタとして構成することができる。トラッキングフィルタとは、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることができるフィルタである。例えば、インダクタを２０ｎＨ、スイッチ容量回路を２００ｆＦから１０ｐＦまで可変とした場合、トラッキングフィルタの同調周波数範囲は３００ＭＨｚから２．５ＧＨｚ程度となる。また、トラッキングフィルタのＱ値を２０程度にすると、希望波から１００ＭＨｚ離れた妨害波を１８ｄＢ減衰させることができる。なお、ソースフォロワ２０はトラッキングフィルタを駆動するのに十分な出力性能を有する。なお、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることができるのであれば、トラッキングフィルタの構成は図７に示したものに限られない。
【００１８】
図８は、フィルタ手段３１の別構成例を示す。フィルタ手段３１は、互いに異なる同調周波数範囲を有する複数のトラッキングフィルタ３１１と、ソースフォロワ２０の出力をトラッキングフィルタ３１１のいずれか一つに選択的に入力するデマルチプレクサ３１２と、トラッキングフィルタ３１１のいずれか一つの出力を選択的に出力するマルチプレクサ３１３とで構成することができる。この構成によると、受信周波数に応じてデマルチプレクサ３１２およびマルチプレクサ３１３の選択動作を制御することで、同調周波数範囲を拡大することができる。
【００１９】
以上、本実施形態によると、入力されたＲＦ信号をアッテネータ１０で減衰させた後にソースフォロワ２０を介して増幅手段３０で増幅するため、低電圧動作する増幅手段３０において低歪で信号増幅することができる。また、増幅前にフィルタリング処理をすることで耐妨害波特性を改善することができる。ＣＭＯＳプロセスの微細化が進展すれば、トランジスタ能力が向上してソースフォロワ２０のロスによる雑音指数の劣化が改善する。したがって、本実施形態に係るＲＦ信号処理回路は半導体集積回路の微細化および低電圧化に非常に有効である。
【００２０】
なお、図９に例示したように、アッテネータ１０の前段に差動信号生成手段１００を設けて片相のＲＦ信号を差動信号に変換してもよい。差動信号生成手段１００は半導体集積回路の一部および外部部品のいずれでもよい。差動信号生成手段１００を設けた場合、アッテネータ１０、ソースフォロワ２０、および増幅手段３０は、いずれも差動信号を処理する。例えば、図１０に例示したように、アッテネータ１０は、２つの抵抗素子とそれらに挟まれたスイッチトランジスタからなるスイッチ抵抗回路を複数個並列に接続して構成することができる。スイッチ抵抗回路は、２つのスイッチトランジスタとそれらに挟まれた抵抗素子で構成してもよい。差動信号生成手段１００としてバランを用いると、バランによって生成される差動信号の振幅誤差は５％程度であるため、差動信号のまま各種処理を行った後に片相信号に戻すことで２次歪成分が約２６ｄＢ抑圧される。また、バランを用いることで伝送路とのインピーダンスマッチングを図り、ゲインを持たせて雑音特性を改善することができる。例えば、巻線比が１：４のバランを用いることでゲインが約６ｄＢ向上する。
【００２１】
（第２の実施形態）
図１１は、第２の実施形態に係るＲＦ信号処理回路の構成を示す。本実施形態に係るＲＦ信号処理回路は、第１の実施形態に係るＲＦ信号処理回路に、アッテネータ１０と供給のＲＦ信号が入力される低雑音増幅器（ＬＮＡ）４０と、ソースフォロワ２０およびＬＮＡ４０のいずれか一方の出力を選択的に出力するマルチプレクサ５０とを追加したものである。以下、第１の実施形態と異なる点について説明する。
【００２２】
マルチプレクサ５０は、ＲＦ信号の入力レベルが大きければソースフォロワ２０の出力を選択し、小さければＬＮＡ４０の出力を選択する。閾値は例えば−５０ｄＢｍである。このように、ＲＦ信号の入力レベルに応じて増幅手段３０の前段の信号経路を適宜切り替えることでＲＦ信号処理回路の雑音指数を改善することができる。例えば、ＬＮＡ４０のゲインを２０ｄＢ、雑音指数を２ｄＢとすると、ＲＦ信号処理回路の雑音指数は１〜２ｄＢ程度改善する。
【００２３】
図１２に例示したように、アッテネータ１０の出力レベルを検出する検波回路１５によってマルチプレクサ５０の選択動作を制御することができる。検波回路１５は、−２０ｄＢｍの閾値でアッテネータ１０の減衰量を制御するとともに−５０ｄＢｍの閾値でマルチプレクサ５０の選択動作を制御する。すなわち、検波回路１５は、アッテネータ１０の出力レベルが−５０ｄＢｍよりも大きければソースフォロワ２０の出力の選択を指示し、アッテネータ１０の出力レベルがそれよりも小さければＬＮＡ４０の出力の選択を指示する。このように１個の検波回路１５における異なる２つの閾値による検波は、２つの閾値を時分割で切り替えることで実現することができる。なお、検波回路１５とは独立に、マルチプレクサ５０を制御するための検波回路を設けてもよい。
【００２４】
なお、ＬＮＡ４０の出力側にソースフォロワを設けてもよい。これにより、マルチプレクサ５０の選択対象となる信号経路の出力インピーダンスを等しくすることができ、信号経路の違いによる増幅手段３０でのフィルタリング処理における同調周波数のズレを少なくすることができる。さらに、信号経路の選択と連動して増幅手段３０のゲインを制御することにより、信号経路の違いによるＲＦ信号処理回路のゲイン差を少なくすることができる。
【００２５】
また、マルチプレクサ５０を省略して、ＲＦ信号の入力レベルに応じてソースフォロワ２０およびＬＮＡ４０のいずれか一方を選択的に休止させてもよい。これにより、消費電力を低減することができる。あるいは、増幅手段３０が複数のトラッキングフィルタを有する場合には、マルチプレクサ５０に代えて、ＲＦ信号の入力レベルおよび受信周波数に応じてソースフォロワ２０およびＬＮＡ４０のいずれか一方の出力をいずれか一つのトラッキングフィルタに入力する経路選択回路を設けてもよい。
【００２６】
また、本実施形態に係るＲＦ信号処理回路についても、アッテネータ１０およびＬＮＡ４０の前段に差動信号生成手段１００を設けて片相のＲＦ信号を差動信号に変換してもよい。
【００２７】
（第３の実施形態）
図１３は、第３の実施形態に係るチューナシステムの構成を示す。図中のアンテナ１を除く各信号処理ブロックは微細ＣＭＯＳプロセスを用いて集積回路化することができる。アンテナ１で受信したＲＦ信号はＲＦ信号処理回路２によって信号強度が調整される。ＲＦ信号はケーブルを介して入力される有線信号であってもよい。ＲＦ信号処理回路２は、上記の各実施形態および変形例に係るものである。ＲＦ信号処理回路２で処理されたＲＦ信号は、ＰＬＬ３が生成した局部発振信号でミキサによってベースバンド信号に変換される。変換方式はＬｏｗ−ＩＦ方式およびダイレクトコンバージョン方式のいずれでもよい。ベースバンド信号はローパスフィルタ（ＬＰＦ）５によって不要な高周波成分が十分に取り除かれた後にＡ／Ｄ変換器（ＡＤＣ）６でデジタル信号に変換される。そして、最終的にデジタル信号処理部（ＤＳＰ）７において復調処理などが行われる。ＤＳＰ７ではＲＦ信号の入力レベルが検出されるため、当該検出結果に応じて図１のＲＦ信号処理回路におけるアッテネータ１０や増幅手段３０の可変特性を制御することができる。
【００２８】
例えば、日本の地上波デジタルテレビ放送における第１３チャンネル（４７３．１４３ＭＨｚ）を受信する場合、ＰＬＬ３からは４７０．１４３ＭＨｚの局部発振信号が出力され、受信したＲＦ信号はミキサ４において受信周波数と局部発振周波数との差である３ＭＨｚの中間周波数のベースバンド信号に変換される。このとき、受信周波数と局部発振周波数との和である９４３．２８６ＭＨｚの高周波信号も発生するが、そのような高周波成分はＬＰＦ５によるフィルタリング処理で十分に減衰する。例えば、ＬＰＦ５の信号帯域はチャンネルの信号帯域と同じ６ＭＨｚである。他のチャンネル受信時はＰＬＬ３の発振周波数が希望チャンネルに応じて変化する。
【００２９】
本実施形態に係るチューナシステムでは、アンテナ１の受信直後のＲＦ信号を上記各実施形態および変形例に係るＲＦ信号処理回路２で処理するため、低電圧動作でも良好な歪特性を得ることができる。
【産業上の利用可能性】
【００３０】
本発明に係る半導体集積回路は、小型かつ低消費電力でありながら良好な歪特性で広い受信周波数範囲を有するため、アナログ放送波およびデジタル放送波を受信する据え置き型のテレビジョン装置やワンセグ放送を受信する携帯型端末などに有用である。
【符号の説明】
【００３１】
１０ アッテネータ
１５ 検波回路
２０ ソースフォロワ
３０ 増幅手段
３１ フィルタ手段
３１１ トラッキングフィルタ
３１２ デマルチプレクサ
３１３ マルチプレクサ
３２ 可変ゲイン増幅器
３５ 検波回路
４０ 低雑音増幅器
５０ マルチプレクサ
１００ 差動信号生成手段
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に、チューナシステムのフロントエンドに好適な低歪かつ低雑音のＲＦ信号処理回路に関する。
【背景技術】
【０００２】
複数のチャンネルにより構成される送信信号を受信し、所望チャンネルを選択して復調を行うチューナシステムには低雑音特性と低歪特性が要求される。例えば、日本の地上波デジタルテレビ放送（ＩＳＤＢ−Ｔ）は１チャンネル当たり６ＭＨｚの信号帯域で第１３チャンネル（４７３．１４３ＭＨｚ）から第６２チャンネル（７６７．１４３ＭＨｚ）までの計５０チャンネルで構成されており、チューナシステムには各受信チャンネルにおいて−８０ｄＢｍ以下の感度特性が求められる一方で、妨害チャンネル入力レベルに対して５０ｄＢｃ以上の耐妨害波特性が求められる。
【０００３】
こうしたチューナシステムの受信特性は、アンテナなどで受信した直後のＲＦ信号を処理するＲＦ信号処理回路の雑音特性と歪特性で決まる。一般に、チューナシステムに入力されたＲＦ信号はアッテネータで減衰した後、増幅器で増幅される。すなわち、ＲＦ信号の入力レベルが高いときにはアッテネータで大きく減衰させることでＲＦ信号処理回路の歪特性を良好に保つ一方、ＲＦ信号の入力レベルが低いときにはアッテネータでの信号減衰量を極力小さくしてＲＦ信号処理回路の雑音特性を良好に保つ（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−８１７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
チューナシステムのフロントエンドなどに用いられるＲＦ信号処理回路は、通常、半導体集積回路として実現される。近年、半導体集積回路にはより一層の小型化、低消費電力化が求められており、ＣＭＯＳプロセスの微細化が進むとともに動作電圧も低下しつつある。しかし、ＲＦ信号処理回路の動作電圧を下げると特に増幅器の歪特性が著しく劣化する。例えば、次表に示すように電源電圧を３．３Ｖから１．２Ｖに下げるとＲＦ信号処理回路のＩＩＰ３は約６ｄＢも劣化する。これは、１２ｄＢｃ相当の耐妨害波特性の劣化を意味する。このため、ＲＦ信号処理回路を含む半導体集積回路については小型化や低電圧化がしにくいという問題がある。
【０００６】
【表１】
【０００７】
上記問題に鑑み、本発明は、集積回路化されたＲＦ信号処理回路について低電圧動作でも良好な歪特性を実現することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明によって次のような手段を講じた。例えば、半導体集積回路は、入力された信号を可変減衰量で減衰させるアッテネータと、アッテネータの出力を受けるソースフォロワとを備えている。さらに、前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段、あるいは、ソースフォロワの出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段を備えていてもよい。具体的には、増幅手段は、ソースフォロワの出力のフィルタリング処理を行うフィルタ手段と、フィルタ手段の出力を可変ゲインで増幅する可変ゲイン増幅器とを有する。これによると、アッテネータで減衰した信号はソースフォロワを介して後段の信号処理ブロックに入力されるため、後段における増幅器は低電圧動作しても低歪で信号増幅をすることができる。さらに、ソースフォロワの出力をフィルタリング処理してから後段の信号処理ブロックに入力することで、後段における増幅器の歪特性をより向上させることができる。
【０００９】
好ましくは、半導体集積回路は、アッテネータと共通の信号が入力される低雑音増幅器と、ソースフォロワおよび低雑音増幅器のいずれか一方の出力を選択的に出力するマルチプレクサとを備えている。そして、フィルタ手段または増幅手段にはマルチプレクサの出力が与えられる。これによると、アンテナなどからの信号入力端子から後段の増幅器までを含めた回路全体の雑音指数を改善することができる。
【発明の効果】
【００１０】
本発明によると、集積回路化されたＲＦ信号処理回路について低電圧動作でも良好な歪特性を実現することができる。したがって、微細ＣＭＯＳプロセスを用いてＲＦ信号処理回路を含む半導体集積回路の小型化や低電圧化が可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施形態に係るＲＦ信号処理回路の構成図である。
【図２】図２は、変形例に係るＲＦ信号処理回路の構成図である。
【図３】図３は、アッテネータの回路構成図である。
【図４】図４は、アッテネータの回路構成図である。
【図５】図５は、ソースフォロワの回路構成図である。
【図６】図６は、増幅手段の回路構成図である。
【図７】図７は、トラッキングフィルタの回路構成図である。
【図８】図８は、フィルタ手段の回路構成図である。
【図９】図９は、変形例に係るＲＦ信号処理回路の構成図である。
【図１０】図１０は、アッテネータの回路構成図である。
【図１１】図１１は、第２の実施形態に係るＲＦ信号処理回路の構成図である。
【図１２】図１２は、変形例に係るＲＦ信号処理回路の構成図である。
【図１３】図１３は、第３の実施形態に係るチューナシステムの構成図である。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係るＲＦ信号処理回路の構成を示す。本実施形態に係るＲＦ信号処理回路は、アッテネータ１０、ソースフォロワ２０、および増幅手段３０を備えており、微細ＣＭＯＳプロセスを用いて集積回路化することができる。アッテネータ１０に入力された信号は可変減衰量で減衰した後、ソースフォロワ２０を介して増幅手段３０で増幅される。増幅手段３０は、フィルタリング処理機能を有しており、ソースフォロワ２０の出力に対してフィルタリング処理を行ってから可変ゲインで増幅する。
【００１３】
図２に例示したように、アッテネータ１０の可変減衰量および増幅手段３０の可変ゲインは、検波回路１５、３５によってそれぞれ適応的に制御することができる。検波回路１５は、例えば−２０ｄＢｍの閾値でアッテネータ１０の出力レベルを検出する。ソースフォロワ２０の出力レベルを検出するようにしてもよい。検波回路３５は、例えば−１０ｄＢｍの閾値で増幅手段３０の出力レベルを検出する。出力レベルの検出はピークレベルや平均レベルなど、信号強度の検出ができるものであればよい。
【００１４】
図３は、アッテネータ１０の一構成例を示す。アッテネータ１０は、直列接続された抵抗素子とスイッチトランジスタからなるスイッチ抵抗回路を複数個並列に接続して構成することができる。アッテネータ１０のインピーダンスは各スイッチトランジスタのスイッチング状態に応じてデジタル的に変更できる。そして、ＲＦ信号の伝送路は５０Ωや７５Ωの特性インピーダンスを有し、特性インピーダンスとアッテネータ１０のインピーダンスとの比率に応じて減衰量が決まるため、減衰量をデジタル的に制御可能である。さらに、図４に例示したように、容量素子とスイッチトランジスタからなる容量分圧回路を追加することでアッテネータ１０の減衰量の可変範囲を拡張することができる。また、アッテネータ１０の前段にＬＣ共振回路を挿入して伝送路とのインピーダンスマッチングを図ってゲインを持たせることで雑音特性を改善することができる。
【００１５】
図５は、ソースフォロワ２０の一構成例を示す。アッテネータ１０において抵抗分圧による減衰量の制御ができるように、入力インピーダンスは伝送路の特性インピーダンスに対して十分に大きくすることが望ましい（例えば、入力容量１００ｆＦ程度）。ソースフォロワ２０は、入力信号電圧をそのまま出力する回路であり、増幅器と比較して歪特性に優れている。したがって、高レベルのＲＦ信号がアッテネータ１０で大きく減衰した後にソースフォロワ２０に入力されることで、ソースフォロワ２０で生じる歪みを十分に抑制することができる。例えば、表１に示した条件下で本実施形態に係るＲＦ信号処理回路を電源電圧１．２Ｖで動作させた場合のゲインは１．５ｄＢ、ＩＩＰ３は２３．６ｄＢｍである。すなわち、従来構成と比較してＩＩＰ３が約７ｄＢも改善する。これは、１４ｄＢｃ相当の耐妨害波特性の向上を意味し、３．３Ｖで動作する従来構成の歪特性と同等である。
【００１６】
図６は、増幅手段３０の一構成例を示す。増幅手段３０は、ソースフォロワ２０の出力のフィルタリング処理を行うフィルタ手段３１と、フィルタ手段３１の出力を可変ゲインで増幅する可変ゲイン増幅器３２とで構成することができる。
【００１７】
図７に例示したように、フィルタ手段３１は、直列接続された容量素子とスイッチトランジスタからなるスイッチ容量回路を複数個並列に接続し、さらにインダクタを並列に接続して構成されるトラッキングフィルタとして構成することができる。トラッキングフィルタとは、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることができるフィルタである。例えば、インダクタを２０ｎＨ、スイッチ容量回路を２００ｆＦから１０ｐＦまで可変とした場合、トラッキングフィルタの同調周波数範囲は３００ＭＨｚから２．５ＧＨｚ程度となる。また、トラッキングフィルタのＱ値を２０程度にすると、希望波から１００ＭＨｚ離れた妨害波を１８ｄＢ減衰させることができる。なお、ソースフォロワ２０はトラッキングフィルタを駆動するのに十分な出力性能を有する。なお、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることができるのであれば、トラッキングフィルタの構成は図７に示したものに限られない。
【００１８】
図８は、フィルタ手段３１の別構成例を示す。フィルタ手段３１は、互いに異なる同調周波数範囲を有する複数のトラッキングフィルタ３１１と、ソースフォロワ２０の出力をトラッキングフィルタ３１１のいずれか一つに選択的に入力するデマルチプレクサ３１２と、トラッキングフィルタ３１１のいずれか一つの出力を選択的に出力するマルチプレクサ３１３とで構成することができる。この構成によると、受信周波数に応じてデマルチプレクサ３１２およびマルチプレクサ３１３の選択動作を制御することで、同調周波数範囲を拡大することができる。
【００１９】
以上、本実施形態によると、入力されたＲＦ信号をアッテネータ１０で減衰させた後にソースフォロワ２０を介して増幅手段３０で増幅するため、低電圧動作する増幅手段３０において低歪で信号増幅することができる。また、増幅前にフィルタリング処理をすることで耐妨害波特性を改善することができる。ＣＭＯＳプロセスの微細化が進展すれば、トランジスタ能力が向上してソースフォロワ２０のロスによる雑音指数の劣化が改善する。したがって、本実施形態に係るＲＦ信号処理回路は半導体集積回路の微細化および低電圧化に非常に有効である。
【００２０】
なお、図９に例示したように、アッテネータ１０の前段に差動信号生成手段１００を設けて片相のＲＦ信号を差動信号に変換してもよい。差動信号生成手段１００は半導体集積回路の一部および外部部品のいずれでもよい。差動信号生成手段１００を設けた場合、アッテネータ１０、ソースフォロワ２０、および増幅手段３０は、いずれも差動信号を処理する。例えば、図１０に例示したように、アッテネータ１０は、２つの抵抗素子とそれらに挟まれたスイッチトランジスタからなるスイッチ抵抗回路を複数個並列に接続して構成することができる。スイッチ抵抗回路は、２つのスイッチトランジスタとそれらに挟まれた抵抗素子で構成してもよい。差動信号生成手段１００としてバランを用いると、バランによって生成される差動信号の振幅誤差は５％程度であるため、差動信号のまま各種処理を行った後に片相信号に戻すことで２次歪成分が約２６ｄＢ抑圧される。また、バランを用いることで伝送路とのインピーダンスマッチングを図り、ゲインを持たせて雑音特性を改善することができる。例えば、巻線比が１：４のバランを用いることでゲインが約６ｄＢ向上する。
【００２１】
（第２の実施形態）
図１１は、第２の実施形態に係るＲＦ信号処理回路の構成を示す。本実施形態に係るＲＦ信号処理回路は、第１の実施形態に係るＲＦ信号処理回路に、アッテネータ１０と供給のＲＦ信号が入力される低雑音増幅器（ＬＮＡ）４０と、ソースフォロワ２０およびＬＮＡ４０のいずれか一方の出力を選択的に出力するマルチプレクサ５０とを追加したものである。以下、第１の実施形態と異なる点について説明する。
【００２２】
マルチプレクサ５０は、ＲＦ信号の入力レベルが大きければソースフォロワ２０の出力を選択し、小さければＬＮＡ４０の出力を選択する。閾値は例えば−５０ｄＢｍである。このように、ＲＦ信号の入力レベルに応じて増幅手段３０の前段の信号経路を適宜切り替えることでＲＦ信号処理回路の雑音指数を改善することができる。例えば、ＬＮＡ４０のゲインを２０ｄＢ、雑音指数を２ｄＢとすると、ＲＦ信号処理回路の雑音指数は１〜２ｄＢ程度改善する。
【００２３】
図１２に例示したように、アッテネータ１０の出力レベルを検出する検波回路１５によってマルチプレクサ５０の選択動作を制御することができる。検波回路１５は、−２０ｄＢｍの閾値でアッテネータ１０の減衰量を制御するとともに−５０ｄＢｍの閾値でマルチプレクサ５０の選択動作を制御する。すなわち、検波回路１５は、アッテネータ１０の出力レベルが−５０ｄＢｍよりも大きければソースフォロワ２０の出力の選択を指示し、アッテネータ１０の出力レベルがそれよりも小さければＬＮＡ４０の出力の選択を指示する。このように１個の検波回路１５における異なる２つの閾値による検波は、２つの閾値を時分割で切り替えることで実現することができる。なお、検波回路１５とは独立に、マルチプレクサ５０を制御するための検波回路を設けてもよい。
【００２４】
なお、ＬＮＡ４０の出力側にソースフォロワを設けてもよい。これにより、マルチプレクサ５０の選択対象となる信号経路の出力インピーダンスを等しくすることができ、信号経路の違いによる増幅手段３０でのフィルタリング処理における同調周波数のズレを少なくすることができる。さらに、信号経路の選択と連動して増幅手段３０のゲインを制御することにより、信号経路の違いによるＲＦ信号処理回路のゲイン差を少なくすることができる。
【００２５】
また、マルチプレクサ５０を省略して、ＲＦ信号の入力レベルに応じてソースフォロワ２０およびＬＮＡ４０のいずれか一方を選択的に休止させてもよい。これにより、消費電力を低減することができる。あるいは、増幅手段３０が複数のトラッキングフィルタを有する場合には、マルチプレクサ５０に代えて、ＲＦ信号の入力レベルおよび受信周波数に応じてソースフォロワ２０およびＬＮＡ４０のいずれか一方の出力をいずれか一つのトラッキングフィルタに入力する経路選択回路を設けてもよい。
【００２６】
また、本実施形態に係るＲＦ信号処理回路についても、アッテネータ１０およびＬＮＡ４０の前段に差動信号生成手段１００を設けて片相のＲＦ信号を差動信号に変換してもよい。
【００２７】
（第３の実施形態）
図１３は、第３の実施形態に係るチューナシステムの構成を示す。図中のアンテナ１を除く各信号処理ブロックは微細ＣＭＯＳプロセスを用いて集積回路化することができる。アンテナ１で受信したＲＦ信号はＲＦ信号処理回路２によって信号強度が調整される。ＲＦ信号はケーブルを介して入力される有線信号であってもよい。ＲＦ信号処理回路２は、上記の各実施形態および変形例に係るものである。ＲＦ信号処理回路２で処理されたＲＦ信号は、ＰＬＬ３が生成した局部発振信号でミキサによってベースバンド信号に変換される。変換方式はＬｏｗ−ＩＦ方式およびダイレクトコンバージョン方式のいずれでもよい。ベースバンド信号はローパスフィルタ（ＬＰＦ）５によって不要な高周波成分が十分に取り除かれた後にＡ／Ｄ変換器（ＡＤＣ）６でデジタル信号に変換される。そして、最終的にデジタル信号処理部（ＤＳＰ）７において復調処理などが行われる。ＤＳＰ７ではＲＦ信号の入力レベルが検出されるため、当該検出結果に応じて図１のＲＦ信号処理回路におけるアッテネータ１０や増幅手段３０の可変特性を制御することができる。
【００２８】
例えば、日本の地上波デジタルテレビ放送における第１３チャンネル（４７３．１４３ＭＨｚ）を受信する場合、ＰＬＬ３からは４７０．１４３ＭＨｚの局部発振信号が出力され、受信したＲＦ信号はミキサ４において受信周波数と局部発振周波数との差である３ＭＨｚの中間周波数のベースバンド信号に変換される。このとき、受信周波数と局部発振周波数との和である９４３．２８６ＭＨｚの高周波信号も発生するが、そのような高周波成分はＬＰＦ５によるフィルタリング処理で十分に減衰する。例えば、ＬＰＦ５の信号帯域はチャンネルの信号帯域と同じ６ＭＨｚである。他のチャンネル受信時はＰＬＬ３の発振周波数が希望チャンネルに応じて変化する。
【００２９】
本実施形態に係るチューナシステムでは、アンテナ１の受信直後のＲＦ信号を上記各実施形態および変形例に係るＲＦ信号処理回路２で処理するため、低電圧動作でも良好な歪特性を得ることができる。
【産業上の利用可能性】
【００３０】
本発明に係る半導体集積回路は、小型かつ低消費電力でありながら良好な歪特性で広い受信周波数範囲を有するため、アナログ放送波およびデジタル放送波を受信する据え置き型のテレビジョン装置やワンセグ放送を受信する携帯型端末などに有用である。
【符号の説明】
【００３１】
１０ アッテネータ
１５ 検波回路
２０ ソースフォロワ
３０ 増幅手段
３１ フィルタ手段
３１１ トラッキングフィルタ
３１２ デマルチプレクサ
３１３ マルチプレクサ
３２ 可変ゲイン増幅器
３５ 検波回路
４０ 低雑音増幅器
５０ マルチプレクサ
１００ 差動信号生成手段
【特許請求の範囲】
【請求項１】
入力された信号を可変減衰量で減衰させるアッテネータと、
前記アッテネータの出力を受けるソースフォロワと、
前記ソースフォロワの出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段とを備えている
ことを特徴とする半導体集積回路。
【請求項２】
請求項１の半導体集積回路において、
前記増幅手段は、
前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段と、
前記フィルタ手段の出力を可変ゲインで増幅する可変ゲイン増幅器とを有する
ことを特徴とする半導体集積回路。
【請求項３】
請求項１の半導体集積回路において、
前記増幅手段の出力レベルを検出し、当該検出結果に応じて前記増幅手段の可変ゲインを制御する検波回路とを備えている
ことを特徴とする半導体集積回路。
【請求項４】
請求項１の半導体集積回路において、
前記アッテネータ、ソースフォロワ、および増幅手段は、いずれも差動信号を処理する
ことを特徴とする半導体集積回路。
【請求項５】
入力された信号を可変減衰量で減衰させるアッテネータと、
前記アッテネータの出力を受けるソースフォロワとを備えている
ことを特徴とする半導体集積回路。
【請求項６】
請求項５の半導体集積回路において、
前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段を備えている
ことを特徴とする半導体集積回路。
【請求項７】
請求項５の半導体集積回路において、
前記アッテネータと共通の信号が入力される低雑音増幅器と、
前記ソースフォロワおよび前記低雑音増幅器のいずれか一方の出力を選択的に出力するマルチプレクサとを備えている
ことを特徴とする半導体集積回路。
【請求項８】
請求項７の半導体集積回路において、
前記アッテネータの出力レベルを検出し、当該検出結果に応じて前記アッテネータの可変減衰量および前記マルチプレクサを制御する検波回路を備えている
ことを特徴とする半導体集積回路。
【請求項９】
請求項５の半導体集積回路において、
前記アッテネータおよびソースフォロワは、いずれも差動信号を処理する
ことを特徴とする半導体集積回路。
【請求項１０】
請求項１および５のいずれか一つの半導体集積回路において、
前記アッテネータおよびソースフォロワのいずれか一方の出力レベルを検出し、当該検出結果に応じて前記アッテネータの可変減衰量を制御する検波回路を備えている
ことを特徴とする半導体集積回路。
【請求項１１】
請求項２および６のいずれか一つの半導体集積回路において、
前記フィルタ手段は、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることが可能なトラッキングフィルタを有する
ことを特徴とする半導体集積回路。
【請求項１２】
請求項２および６のいずれか一つの半導体集積回路において、
前記フィルタ手段は、
互いに異なる同調周波数範囲を有する複数のトラッキングフィルタと、
前記ソースフォロワの出力を前記複数のトラッキングフィルタのいずれか一つに選択的に入力するデマルチプレクサと、
前記複数のトラッキングフィルタのいずれか一つの出力を選択的に出力するマルチプレクサとを有する
ことを特徴とする半導体集積回路。
【請求項１３】
請求項１および５のいずれか一つの半導体集積回路を備えている
ことを特徴とするチューナシステム。
【請求項１４】
請求項４および９のいずれか一つの半導体集積回路と、
片相の原信号を差動信号に変換して前記半導体集積回路におけるアッテネータに入力する差動信号生成手段とを備えている
ことを特徴とするチューナシステム。
【請求項１５】
請求項１４のチューナシステムにおいて、
前記差動信号生成手段はバランである
ことを特徴とするチューナシステム。
【請求項１】
入力された信号を可変減衰量で減衰させるアッテネータと、
前記アッテネータの出力を受けるソースフォロワと、
前記ソースフォロワの出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段とを備えている
ことを特徴とする半導体集積回路。
【請求項２】
請求項１の半導体集積回路において、
前記増幅手段は、
前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段と、
前記フィルタ手段の出力を可変ゲインで増幅する可変ゲイン増幅器とを有する
ことを特徴とする半導体集積回路。
【請求項３】
請求項１の半導体集積回路において、
前記増幅手段の出力レベルを検出し、当該検出結果に応じて前記増幅手段の可変ゲインを制御する検波回路とを備えている
ことを特徴とする半導体集積回路。
【請求項４】
請求項１の半導体集積回路において、
前記アッテネータ、ソースフォロワ、および増幅手段は、いずれも差動信号を処理する
ことを特徴とする半導体集積回路。
【請求項５】
入力された信号を可変減衰量で減衰させるアッテネータと、
前記アッテネータの出力を受けるソースフォロワとを備えている
ことを特徴とする半導体集積回路。
【請求項６】
請求項５の半導体集積回路において、
前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段を備えている
ことを特徴とする半導体集積回路。
【請求項７】
請求項５の半導体集積回路において、
前記アッテネータと共通の信号が入力される低雑音増幅器と、
前記ソースフォロワおよび前記低雑音増幅器のいずれか一方の出力を選択的に出力するマルチプレクサとを備えている
ことを特徴とする半導体集積回路。
【請求項８】
請求項７の半導体集積回路において、
前記アッテネータの出力レベルを検出し、当該検出結果に応じて前記アッテネータの可変減衰量および前記マルチプレクサを制御する検波回路を備えている
ことを特徴とする半導体集積回路。
【請求項９】
請求項５の半導体集積回路において、
前記アッテネータおよびソースフォロワは、いずれも差動信号を処理する
ことを特徴とする半導体集積回路。
【請求項１０】
請求項１および５のいずれか一つの半導体集積回路において、
前記アッテネータおよびソースフォロワのいずれか一方の出力レベルを検出し、当該検出結果に応じて前記アッテネータの可変減衰量を制御する検波回路を備えている
ことを特徴とする半導体集積回路。
【請求項１１】
請求項２および６のいずれか一つの半導体集積回路において、
前記フィルタ手段は、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることが可能なトラッキングフィルタを有する
ことを特徴とする半導体集積回路。
【請求項１２】
請求項２および６のいずれか一つの半導体集積回路において、
前記フィルタ手段は、
互いに異なる同調周波数範囲を有する複数のトラッキングフィルタと、
前記ソースフォロワの出力を前記複数のトラッキングフィルタのいずれか一つに選択的に入力するデマルチプレクサと、
前記複数のトラッキングフィルタのいずれか一つの出力を選択的に出力するマルチプレクサとを有する
ことを特徴とする半導体集積回路。
【請求項１３】
請求項１および５のいずれか一つの半導体集積回路を備えている
ことを特徴とするチューナシステム。
【請求項１４】
請求項４および９のいずれか一つの半導体集積回路と、
片相の原信号を差動信号に変換して前記半導体集積回路におけるアッテネータに入力する差動信号生成手段とを備えている
ことを特徴とするチューナシステム。
【請求項１５】
請求項１４のチューナシステムにおいて、
前記差動信号生成手段はバランである
ことを特徴とするチューナシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−３４１９１（Ｐ２０１２−３４１９１Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１０−１７２０６２（Ｐ２０１０−１７２０６２）
【出願日】平成２２年７月３０日（２０１０．７．３０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２２年７月３０日（２０１０．７．３０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]