窒化物半導体基板及びその製造方法並びにそれを用いた素子
【課題】クラックが入り難い高抵抗な窒化物半導体基板を提供する。
【解決手段】下地基板の表面に、第１の層Ｂと第２の層Ｆからなる窒化物半導体層１を形成し、その窒化物半導体層１を下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板１０であって、第２の層Ｆは、その表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満であると共に、電気抵抗率が０．０２Ωｃｍより大きくなるように形成されており、第１の層Ｂは、第２の層Ｆよりも電気抵抗率が低くなるように形成されているものである。
【解決手段】下地基板の表面に、第１の層Ｂと第２の層Ｆからなる窒化物半導体層１を形成し、その窒化物半導体層１を下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板１０であって、第２の層Ｆは、その表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満であると共に、電気抵抗率が０．０２Ωｃｍより大きくなるように形成されており、第１の層Ｂは、第２の層Ｆよりも電気抵抗率が低くなるように形成されているものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自立した窒化物半導体基板に係り、特に、電気抵抗率を高めた窒化物半導体基板及びその製造方法並びにそれを用いた素子に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）などの窒化物系半導体材料は、禁制帯幅が大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による２次元キャリアガスの利用が可能なことなどから、電子素子への応用も期待されている。
【０００３】
窒化物半導体基板は、窒素の蒸気圧が非常に高いためにボート法や引き上げ法などに見られる融液からのバルク状結晶成長が極めて困難であり、高圧を印加することでＶ族元素の解離を抑止する必要があるが、この原理を利用したこれらの方法からは、極小さな基板しか得られていない。
【０００４】
この理由により、窒化物半導体基板の製造方法としては、一般にサファイア基板やシリコン基板あるいはガリウム砒素基板などの窒化物半導体とは異なる異種基板上に、主に気相成長法を用いて窒化物半導体層をヘテロエピタキシャル成長させた後、研磨やエッチングあるいは剥離などの手法を用いて異種基板を除去し、形成した窒化物半導体層のみを残すことで所謂「自立基板」を得ている。
【０００５】
このようにして自立基板を作製する具体的な方法としては、例えば特許文献１〜４に記載されているような方法が知られている。
【０００６】
また、異種基板を除去した後、残った窒化物半導体層からは１枚のみの自立基板を取得する場合もあるが、窒化物半導体層を厚くエピタキシャル成長させてスライスすることにより複数枚の自立基板を取得する場合もある（例えば、特許文献５参照）。
【０００７】
さらに得られた窒化物半導体自立基板を種結晶として、その上に厚くエピタキシャル成長させた窒化物半導体層をスライスすることにより、複数枚の自立基板を取得する場合もある。
【０００８】
本発明でいう自立基板とは、これらのうちいずれの場合も含むものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−５７１１９号公報
【特許文献２】特許第３６３１７２４号
【特許文献３】特許第３７４４１５５号
【特許文献４】特許第３７８８０４１号
【特許文献５】特開２００２−２９８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
このような窒化物半導体自立基板の製造方法において、ＳｉやＧａＡｓなどと比べ、窒化物半導体基板は、元々格子定数の異なる異種基板から得られた窒化物半導体基板が一般的である。この異種基板上での窒化物半導体の成長においては、成長の過程で結晶が反るなどの応力が働き、結晶中に残留応力が残っているため、非常に脆い性質がある。このため、大型の（例えば、直径４０ｍｍ以上、厚さ２００μｍ以上の）窒化物半導体基板を製造しようとすると、結晶に働く応力が大きくなり、基板にクラックが入りやすくなるという問題があった。
【００１１】
さらに最近では、電子デバイス素子を小型化・高性能化すべく、窒化物半導体に不純物元素を添加して高抵抗化することが行われているが、母材と異なる原子が添加され格子定数が異なるために、不純物の回りに歪み場が生じ、結晶が硬化して、基板にクラックが入りやすくなるという問題がある。特に添加した不純物の濃度が高いほど、濃度の高い部分が厚いほど、クラックが発生しやすくなる。ここまでクラックが入りやすいのは、元々異種基板上から成長をスタートさせていて残留応力の大きい窒化物半導体基板に特有である。
【００１２】
本発明は上記課題を解決するためになされたものであり、クラックが入り難い高抵抗な窒化物半導体基板及びその製造方法並びにそれを用いた素子を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために創案された本発明は、下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板であって、前記第２の層は、その表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満であると共に、電気抵抗率が０．０２Ωｃｍより大きくなるように形成されており、前記第１の層は、前記第２の層よりも電気抵抗率が低くなるように形成されている窒化物半導体基板である。
【００１４】
前記第２の層の不純物は、１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下の少なくとも一種類以上の遷移金属原子を含むと良い。
【００１５】
前記第１の層は、遷移金属原子を１×１０15ｃｍ-3未満含むと良い。
【００１６】
前記第２の層は、厚さが５０μｍ以上であると良い。
【００１７】
また本発明は、下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板を製造する方法であって、前記第１の層を成長させた後、その第１の層の上に、前記第２の層を、成長速度２００μｍ／ｈ以上、成長温度９００℃以上１１００℃以下、Ｖ／ＩＩＩ比６以下で形成する方法である。
【００１８】
前記窒化物半導体層を、ハイドライド気相成長法により形成すると良い。
【００１９】
また本発明は、上記いずれかの窒化物半導体基板を用いて作製した素子である。
【発明の効果】
【００２０】
本発明によれば、クラックが入り難い高抵抗な窒化物半導体基板を提供できる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る窒化物半導体基板の断面構造を示す模式図である。
【図２】本発明に係る窒化物半導体基板の製造方法を説明する図である。
【発明を実施するための形態】
【００２２】
本発明者は、クラックが入り難い高抵抗な窒化物半導体基板を提供すべく、基板表面のクラックの発生頻度と、不純物元素の添加量（濃度）および平均転位密度との関係に着目し、鋭意研究を遂行した。
【００２３】
その結果、窒化物半導体基板を製造する際に、下地基板の表面に第１の層の窒化物半導体と第２の層の窒化物半導体を連続して形成し、形成した窒化物半導体層のうち、第２の層を、表面の面内の平均転位密度が所定の範囲内となるように形成すると共に不純物元素を添加して高抵抗化し、第１の層を、電気抵抗率が第２の層よりも低くなるように形成することで、クラックが入り難い高抵抗な窒化物半導体基板とできることを見出し、本発明に至った。
【００２４】
すなわち本発明に係る窒化物半導体基板は、下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を下地基板から分離して得られ、第２の層は、その表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満であると共に、電気抵抗率が０．０２Ωｃｍより大きくなるように形成されており、第１の層は、第２の層よりも電気抵抗率が低くなるように形成されていることを特徴とする。
【００２５】
以下に、本発明の好適な実施の形態について図面を用いて説明する。
【００２６】
図１は、本実施の形態に係る窒化物半導体基板の断面構造を示す模式図である。
【００２７】
図１に示すように、窒化物半導体基板１０は、第１の層Ｂの窒化物半導体２と第２の層Ｆの窒化物半導体３を連続成長させて形成した窒化物半導体層１からなる。
【００２８】
以下に、窒化物半導体基板１０の詳細について説明する。
【００２９】
本実施の形態では窒化物半導体として、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）などの窒化物系半導体材料を用いることができる。
【００３０】
窒化物半導体基板のサイズは直径４０ｍｍ以上、厚さ２００μｍ以上とされる。基板のサイズを直径４０ｍｍ以上とすることで、１個当たりの電子デバイス素子の製造コストを低減することができ、また、厚さ２００μｍ以上とすることで、基板のハンドリングを容易にすることができる。
【００３１】
窒化物半導体基板の表面、すなわち、第２の層の表面は、面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満となるように形成される。
【００３２】
窒化物半導体材料中に存在する転位は、不純物元素を添加した際に、クラックの発生を緩和する働きがあり、平均転位密度が低すぎると基板の脆性破壊が急激に進みクラックが発生しやすい。このため、転位は平均転位密度１×１０3ｃｍ-2以上で存在していることが望ましい。逆に転位密度が高すぎると、第２の層の表面に形成する素子の特性を悪化させてしまうため、平均転位密度は１×１０8ｃｍ-2未満とすることが望ましい。なお表面の面内の平均転位密度は、例えば、走査型電子顕微鏡を用いて得たカソードルミネッセンス像中のダークスポットの数を計測し、その数を計測領域の面積で除することにより求めることができる。
【００３３】
第２の層の窒化物半導体は、電気抵抗率が０．０２Ωｃｍよりも大きくなるように形成される。これは、高抵抗の窒化物半導体基板として望まれる値であり、本発明では電気抵抗率を窒化物半導体に添加する不純物元素の濃度により制御できる。
【００３４】
本実施の形態では、第２の層の窒化物半導体の不純物は、１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下の少なくとも一種以上の遷移金属原子を含むようにされる。これにより、第２の層の電気抵抗率を０．０２Ωｃｍより大きくし、高抵抗な窒化物半導体基板とすることができる。窒化物半導体に添加する遷移金属原子としては、例えば、Ｆｅ，Ｎｉ，Ｍｏ，Ｔｉ，Ｍｎなどが挙げられる。
【００３５】
また、第２の層は、その厚さを５０μｍ以上とすることが望ましい。第２の層の厚さを５０μｍ以上とすることで、高抵抗な窒化物半導体基板に求められる電子デバイス素子用の基板としての特性を満足することができる。なお、第２の層の厚さは、その上に形成する電子デバイスの特性に影響を与えない程度に薄くすることが、クラックの発生を抑制する観点から望ましい。
【００３６】
第１の層の窒化物半導体は、第２の層よりも電気抵抗率が低くなるように形成される。つまり、本実施の形態に係る第１の層の窒化物半導体は、１×１０15ｃｍ-3未満の遷移金属原子を含み、電気抵抗率が第２の層よりも低くなるように形成される。高抵抗の窒化物半導体基板を使用する電子デバイス素子は、デバイスを形成する表面側の層のみが高抵抗であればよい。裏面側の層はバックラップされる層であり、また、窒化物半導体基板の全厚に亘って不純物元素を添加するとクラックが発生し易くなることから、裏面側には高抵抗化するための不純物元素を余計に添加しない方がよい。
【００３７】
第１の層の厚さは、窒化物半導体基板の全厚がハンドリングしやすい目的厚さ（２００μｍ以上）となるようにされ、例えば１５０μｍ以上の厚さとされる。
【００３８】
また裏面側（すなわち、第１の層の窒化物半導体）は、クラックを抑制するため意図的な不純物の導入を避けることが望ましいが、特に高抵抗にする必要はないため、窒化物半導体層の成長方向に対して斜めのファセット面を出すようにして形成してもよい。
【００３９】
次に、本実施の形態に係る窒化物半導体基板の製造方法について説明する。ここでは、図２に示すように、自立した窒化物半導体基板をボイド形成剥離法（Void Assisted Separation method；ＶＡＳ法）により形成する方法について説明する。
【００４０】
ＶＡＳ法では、窒化物半導体層１の形成に先立ち、先ず、窒化物半導体層１を形成するための下地基板４を製造する。この下地基板４は、例えばサファイアＣ面基板５上に有機金属気相成長法（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ法）によりアンドープ窒化物半導体層を成長し、そのアンドープ窒化物半導体層上に金属層を蒸着し、これをＮＨ3とＨ2の混合ガス雰囲気で熱処理を施すことにより、サブミクロンの微細な穴を高密度に有する穴形成金属層７と、窒化物半導体の一部がエッチングされた高密度の空隙を有するボイド形成窒化物半導体層６と、を形成して製造される。
【００４１】
次に、図２（ａ）に示すように、下地基板４上に例えばハイドライド気相成長法（Hydride Vapor Phase Epitaxy；ＨＶＰＥ法）を用いて、第１の層Ｂの窒化物半導体２と、第２の層Ｆの窒化物半導体３を連続して成長させる。このとき、窒化物半導体に不純物を添加する場合には、Ｃｐ２Ｆｅ（フェロセン）などの有機金属ガスを使用したり、ＩＩＩ族元素のボートに純金属を浮かべてＩＩＩ族元素と共に遷移金属原子を下地基板４上に供給したりすることができる。
【００４２】
詳細については後述するが、第１の層Ｂの窒化物半導体２は、第２の層Ｆの窒化物半導体３の、表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満の範囲となるような層厚に形成される。
【００４３】
また、第２の層Ｆの窒化物半導体３の層厚は、その後の研削工程を施した後に、５０μｍ以上の厚さが残るような層厚（例えば、約１００μｍ厚）に形成される。
【００４４】
これら第１及び第２の層Ｂ，Ｆの窒化物半導体２，３を連続成長して形成した窒化物半導体層１は、図２（ｂ）に示すように、成長後のＨＶＰＥ炉内での冷却過程において、下地基板４／窒化物半導体層１間に発生した熱応力により、下地基板４から自然に分離する。
【００４５】
その後、図２（ｃ）に示すように、下地基板４から分離した窒化物半導体層１の表面および裏面の微小な凹凸（図中、破線で囲った層）を研削して平滑化することで、窒化物半導体基板１０が得られる。
【００４６】
以下に、これら第１及び第２の層Ｂ，Ｆの窒化物半導体２，３を製造する際の製造条件について更に詳しく説明する。
【００４７】
第１の層Ｂの窒化物半導体２は、通常のＶＡＳ法の成長条件により形成される。すなわち、ＨＶＰＥ炉内にセットした下地基板４を１１００℃程度に加熱した状態で、原料ガスをＶ／ＩＩＩ比が例えば１２となるように供給し、下地基板４の穴形成金属層７上に窒化物半導体を三次元の島状に成長させた後、原料ガスをＶ／ＩＩＩ比が例えば６となるように供給し、横方向への成長によって窒化物半導体同士を結合させ平坦化することにより、第１の層Ｂの窒化物半導体２が形成される。
【００４８】
なお、第１の層Ｂの窒化物半導体２には、目的とする基板の特性に応じて、１×１０15ｃｍ-3未満の遷移金属原子を添加してもよい。
【００４９】
ここで、第１の層Ｂの窒化物半導体２の層厚は、その上に成長する第２の層Ｆの窒化物半導体３の、表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満の範囲となるように、下地基板に用いた基板や、成長させる窒化物半導体の特性、成長方法に応じて調整される。
【００５０】
本発明では、第１の層Ｂの窒化物半導体２の層厚を調整することで、その上に成長させる第２の層Ｆの窒化物半導体３内の平均転位密度を制御することができる。第１の層Ｂの窒化物半導体２は、異種基板である下地基板４のサファイアＣ面基板５と窒化物半導体との格子ミスフィットから発生したミスフィット転位を引き継いで成長している。この格子ミスフィットの影響は、下地基板４から離れるほど小さくなるので、下地基板４から離れた部分での窒化物半導体内では、平均転位密度が小さくなる。
【００５１】
つまり、第１の層Ｂの窒化物半導体２の層厚を調整することで、その上に成長させる第２の層Ｆの窒化物半導体３内の平均転位密度を制御できる。例えば、サファイアＣ面基板を用いてＧａＮからなる窒化物半導体層をＶＡＳ法により成長させる場合、第１の層Ｂの窒化物半導体２を層厚１５０μｍ〜５ｍｍ程度とすることで、第２の層Ｆの窒化物半導体３の、表面の面内の平均転位密度を１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満の範囲とすることができる。
【００５２】
このようにして第１の層Ｂの窒化物半導体２を成長させた後、第２の層Ｆの窒化物半導体３を連続して成長させる。
【００５３】
ここで、第２の層Ｆの窒化物半導体３を成長させる際には、窒化物半導体に不純物元素を添加すると共に、上記した通常の成長条件よりも、成長速度を速くし、成長温度を下げ、原料ガスのＶ／ＩＩＩ比を下げて成長させる。
【００５４】
ＨＶＰＥ成長装置など、窒化物半導体基板１０を製造するための装置には、炉内に石英などを使用しているため、窒化物半導体にＳｉやＯが混入し、Ｎ型半導体になりやすい。混入する混入元素の量のみを低減して、窒化物半導体の高抵抗化が実現できれば最良であるが、そのような基板は未だ実現されておらず、単にドーピングをしないだけでは不十分である。よって、高抵抗の窒化物半導体基板１０を製造するためには、窒化物半導体に不純物元素（遷移金属原子）を添加して高抵抗化する必要がある。
【００５５】
そこで、第２の層Ｆの窒化物半導体３を成長させる際に、窒化物半導体の原料ガスと共に、窒化物半導体の電気抵抗率を制御するための不純物元素を有する不純物ガスを供給する。不純物元素としては、少なくとも一種類以上の遷移金属原子（Ｆｅ，Ｎｉ，Ｍｏ，Ｔｉ，Ｍｎなど）を用いる。
【００５６】
不純物ガスの供給量は、第２の層Ｆの窒化物半導体３の電気抵抗率を０．０２Ωｃｍより大きくすべく、第２の層Ｆの窒化物半導体３に含まれる遷移金属原子（不純物）の濃度が１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下の範囲となるように、原料ガスの供給量に合わせて調節される。
【００５７】
さらに本発明では、第２の層Ｆの窒化物半導体３を成長させる際に、ＨＶＰＥ炉からのＳｉやＯの混入量を少なくできる成長条件で成長させることで、最低限の不純物元素（遷移金属原子）を添加して高抵抗の窒化物半導体基板１０を製造するようにした。
【００５８】
このＳｉやＯの混入量を低減できる条件について、本発明者が鋭意検討した結果、上記した通常の成長条件よりも、成長速度を速くする（例えば、原料ガスの供給流量を大きくする）こと、成長温度（基板温度）を下げること、原料ガスのＶ／ＩＩＩ比を下げることが、製造装置の炉体からの混入元素の混入量を低く抑えるのに有効であることを見出した。具体的には、成長速度２００μｍ／ｈ以上、成長温度９００℃以上１１００℃以下、Ｖ／ＩＩＩ比６以下の条件で、第２の層Ｆの窒化物半導体３を形成すると、ＳｉやＯの混入量を低減でき、窒化物半導体を高抵抗化するために必要な不純物元素の添加量を少なくし、結果的に、クラックの発生を抑制することができる。
【００５９】
このような製造条件で、第２の層Ｆの窒化物半導体３を成長させる。第２の層Ｆの窒化物半導体３の厚さは、その後の研削工程後に、電子デバイス素子用の基板として求められる、５０μｍ以上の厚さが残るように、例えば１００μｍ程度の厚さとされる。
【００６０】
以上要するに、本発明では窒化物半導体基板に不純物元素を添加して高抵抗化する際に、下地基板上に第１及び第２の層の窒化物半導体を連続して成長し、第２の層は、その表面の面内の転位密度が所定の範囲内となるように形成し、第１の層は、電気抵抗率が第２の層よりも低くなるように形成している。
【００６１】
これにより、窒化物半導体基板の電気抵抗率を０．０２Ωｃｍ超に高抵抗化しても、不純物元素の添加による基板の脆化を転位により緩和することができるので、クラックの発生を抑制しつつ、電子デバイス素子用として好適な高抵抗の窒化物半導体基板を提供することができる。
【００６２】
また本発明では従来よりもクラックの発生を飛躍的に抑制できるため、窒化物半導体基板の歩留まりが向上し、結果的に安価な高抵抗窒化物半導体基板と、それを用いた電子デバイス素子を提供することが可能になる。
【００６３】
さらに本発明では、大型の窒化物半導体基板を製造する際にもクラックの発生を抑制できるので、窒化物半導体基板及びそれを用いた素子の製造コストを更に低減することができる。
【００６４】
本発明は上記実施の形態に限られず、種々の変更が可能である。
【００６５】
例えば、第１及び第２の層の窒化物半導体間に、不純物元素の添加量が徐々に変化する遷移層を設け、窒化物半導体間に急峻な界面が存在することによる特性の劣化を低減させても良い。
【００６６】
また、サファイアＣ面基板の代わりに、ＳｉやＧａＡｓ、ＳｉＣを用いて製造した下地基板を使用することも可能である。
【００６７】
さらには、窒化物半導体層を形成する下地基板として、同じく窒化物半導体からなる同種基板を用いるなどしてもよい。
【実施例】
【００６８】
以下に、本発明の実施例及び比較例を説明する。ここでは図２に示したように、ＶＡＳ法を用いてＧａＮ基板を作製した。
【００６９】
（第２の層の成長条件の影響）
ＧａＮ基板におけるクラックの発生の有無と電気抵抗率に対して、第２の層の成長条件が与える影響を評価するために、第１の層の製造条件を同一として実施例及び比較例のＧａＮ基板を作製した。
【００７０】
以下に、ＧａＮ基板の製造方法について説明する。
【００７１】
先ず、直径２インチのサファイアＣ面基板上に、ＭＯＶＰＥ法により、トリメチルガリウム（ＴＭＧ）とＮＨ3を原料として、アンドープＧａＮ層を３００ｎｍの厚さに成長させた。
【００７２】
次に、このアンドープＧａＮ層の上に、Ｔｉ薄膜を２０ｎｍの厚さに蒸着し、これを電気炉に入れて、２０％のＮＨ3と８０％のＨ2の混合ガスの雰囲気中、１０５０℃で２０分間熱処理を施した。その結果、アンドープＧａＮ層の一部がエッチングされて高密度の空隙が生じてボイド形成ＧａＮ層に変化すると共に、Ｔｉ薄膜が窒化されて表面にサブミクロンの微細な穴が高密度に形成された。ここまで作製された基板を下地基板と呼ぶことにする。
【００７３】
この下地基板をＨＶＰＥ炉にセットし、ＨＶＰＥ成長を行った。Ｇａメタルのボートは９００℃に加熱し、基板側は１０００℃とし、キャリアガスとして水素と窒素の混合ガスを用いた。原料ガスとしてＨＣｌガスとＧａを反応させてＧａＣｌを生成させ、同時にアンモニアガスを供給し、第１の層の窒化物半導体、第２の層の窒化物半導体を連続して成長した。
【００７４】
第２の層を成長する際には、成長条件（不純物元素の種類、濃度、成長温度、成長速度、Ｖ／ＩＩＩ比）を変化させ、電気抵抗率を制御するための不純物元素を添加しながら成長を行った。不純物元素の添加は、Ｆｅは、有機金属であるＣｐ２Ｆｅ（フェロセン）によって添加した。その他の遷移金属は、Ｇａメタルボートに金属を浮かべ、ＨＣｌガスを流して、ガリウムと同時に供給した。
【００７５】
ＧａＮ層の成長終了後、ＨＶＰＥ装置を冷却する過程で、ＧａＮ層は穴形成マスク層を境にサファイアの下地基板から自然に剥離し、ＧａＮからなる自立した窒化物半導体層が得られた。このようにして作製したＧａＮ層を研削装置に移送した。
【００７６】
ＧａＮ層を研削装置で４５０μｍ厚さになるまで研削し、表面、裏面ともに平坦にした。次いで研磨装置に移送し、ダイヤモンド研磨剤を用いて磨いた後、ポリッシュにて鏡面化させ、最終的に４００μｍ厚さの平坦な自立ＧａＮ基板を得た。
【００７７】
その後、得られたＧａＮ基板についてＳＩＭＳ分析（Secondary Ion Mass Spectroscopy；二次イオン質量分析）を行い、表面側の層（第２の層）の不純物濃度の測定を行った。
【００７８】
また、ＧａＮ基板の外観を走査型電子顕微鏡により観察し、クラックの発生の有無を評価すると共に、電気抵抗率（Ωｃｍ）を測定した。
【００７９】
作製したＧａＮ基板における、第２の層の窒化物半導体に添加した不純物、不純物濃度、成長温度、成長速度、Ｖ／ＩＩＩ比と、そのＧａＮ基板の外観および電気抵抗率の評価結果を表１に示す。
【００８０】
【表１】
【００８１】
表１に示す実施例１〜１３、比較例１〜６より、第２の層の窒化物半導体を、不純物元素の濃度１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下、成長速度２００μｍ／ｈ以上、成長温度９００℃以上１１００℃以下、Ｖ／ＩＩＩ比６以下で成長することにより、電気抵抗率が０．０２Ωｃｍより大きい高抵抗のＧａＮ基板を、クラックを発生させることなく製造できることが分かる。
【００８２】
各実施例、比較例のＧａＮ基板について詳述する。
【００８３】
成長温度を８５０〜１１５０℃で変化させ、その他の成長条件を同一とした実施例１〜３および比較例１，２の結果から、成長温度を９００〜１１００℃の範囲とすることで、クラックを発生させることなく高抵抗ＧａＮ基板を製造できることが分かる。また本発明では、第２の層の成長温度を低くするほど、作製したＧａＮ基板の電気抵抗率が大きくできることがわかる。
【００８４】
実施例２に対して不純物濃度を低下させた実施例４のＧａＮ基板では、不純物濃度の低下に応じて電気抵抗率が低下しており、不純物濃度を変化させることで電気抵抗率を調節できることが分かる。
【００８５】
実施例２に対して成長速度を低下させた実施例５および比較例３のＧａＮ基板では、成長速度１００μｍ／ｈとした比較例３の電気抵抗率が０．０２Ωｃｍ以下となったことから、成長速度を２００μｍ／ｈ以上として第２の層を成長させることで、高抵抗のＧａＮ基板とできることがわかる。
【００８６】
また、Ｖ／ＩＩＩ比を１０とした比較例４のＧａＮ基板においても、電気抵抗率が０．０２Ωｃｍ以下となり、高抵抗のＧａＮ基板を製造するためには、Ｖ／ＩＩＩ比を６以下とする必要があることが分かる。
【００８７】
次に、実施例２に対してＶ／ＩＩＩ比を２に低下させた実施例６，７のＧａＮ基板では、電気抵抗率が１０００Ωｃｍ以上となり、Ｖ／ＩＩＩ比を低下させることで電気抵抗率を高めることが可能であることが分かる。また、製造条件が同一である実施例６，７は略同一の電気抵抗率を示し、この結果から、本発明では再現性よく高抵抗のＧａＮ基板を製造できることが分かる。
【００８８】
実施例６，７のＧａＮ基板に対し、不純物元素をＦｅからＮｉ，Ｍｏ，Ｔｉ，Ｍｎに変え、その不純物濃度を上記の範囲内で調整して作製した実施例８〜１１のＧａＮ基板においても、実施例６，７と同様に、クラックを発生させることなく高抵抗のＧａＮ基板を作製でき、高抵抗のＧａＮ基板を製造する際に、不純物元素として種々の遷移金属原子を使用できることが分かる。
【００８９】
さらに、実施例６，７に対して不純物濃度を０〜５×１０20ｃｍ-3と変化させてＧａＮ基板を作製した実施例１２，１３、比較例５，６の結果より、クラックを発生させることなく電気抵抗率が０．０２Ωｃｍより大きい高抵抗ＧａＮ基板を製造するためには、添加する不純物元素（遷移金属原子）の濃度を１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下とする必要があることが分かる。
【００９０】
（表面の平均密度の影響）
上記の実施例６と同じ製造条件を用いて、第１の層の層厚を１．０〜１０．０ｍｍの範囲で変化させてＧａＮ基板を作製し、ＧａＮ基板におけるクラックの発生の有無および電気抵抗率と、第１の層の層厚と、第２の層の表面の平均転位密度と、の関係について評価した。
【００９１】
ＧａＮ基板を作製する際に、まず、実施例６と同様の条件で下地基板を作製した。
【００９２】
この下地基板に、実施例６と同様の条件でＨＶＰＥ炉内で第１の層の窒化物半導体を成長させ、この際、成長時間を変化させることで、第１の層の厚さを１．０〜１０．０ｍｍの範囲で変化させた。
【００９３】
第１の層の成長後に、第２の層の窒化物半導体を、実施例６に使用した成長条件で連続して成長させた。
【００９４】
成長終了後、得られた自立ＧａＮ層を、実施例６と同様の手順で研磨し、厚さ４００μｍの平坦な自立ＧａＮ基板を得た。
【００９５】
その後、得られたＧａＮ基板に対して走査型電子顕微鏡による外観の観察、抵抗率の測定を行った。
【００９６】
また、ＧａＮ基板の表面から走査型電子顕微鏡を用いて得たカソードルミネッセンス像中のダークスポットの数を計測し、その数を計測層の面積で除することにより、表面の面内の平均転位密度を求めた。
【００９７】
作製したＧａＮ基板における、第１の層の窒化物半導体の厚さと、そのＧａＮ基板の表面（第２の層の表面）の面内の平均転位密度、外観、および電気抵抗率の評価結果を表２に示す。
【００９８】
【表２】
【００９９】
表２に示すように、第１の層の厚さを５．０ｍｍ以下とした実施例１４〜１６では、表面の面内の転位密度が１×１０3〜１×１０6ｃｍ-2となり、クラックを発生させることなく、高抵抗のＧａＮ基板を作製できたことが分かる。
【０１００】
第１の層の厚さを１０．０ｍｍとした比較例７では、表面の面内の平均転位密度が１×１０2ｃｍ-2となり、表面にクラックが発生した。
【０１０１】
これらの結果より、表面の平均転位密度が１×１０3ｃｍ-2以上となるような条件で製造することにより、不純物元素を添加して高抵抗化しつつ、クラックの発生のないＧａＮ基板を作製できることが分かる。また、表面の平均転位密度は、第１の層の厚さにより調節できることが分かる。
【０１０２】
なお、上記の実施例ではサファイア基板からＶＡＳ法により製造した下地基板を用いたが、本発明はその限りではなく、下地基板はＳｉやＧａＡｓ、ＳｉＣ、ＧａＮなどから製造されたものでもよく、窒化物半導体層の製造方法もＨＶＰＥ法に限らない。
【０１０３】
また、窒化物半導体基板を用いてデバイス素子を作製する際には、デバイスを形成する表面から一定以上の厚さ（５０μｍ以上）の高抵抗層があれば十分であり、それ以上厚くするのは、窒化物半導体基板のハンドリングし易さのためである。クラックの発生を抑止できる効果が達成されればよいので、層全体が不純物添加されているよりも、少しでも不純物量が少ない方がよい。したがって裏面（第１の層）の電気特性は気にすることなく、結晶成長時に割れにくいように、不純物量を調整すればよい。
さらに、上記の実施例では、直径が２インチである自立した窒化物半導体基板の例を説明したが、窒化物半導体基板の直径は、製造時に用いる下地基板（種結晶基板）の直径に依存し、大口径の下地基板を用いることで、それに伴い大口径の自立した窒化物半導体基板を得ることができる。
例えば、直径６インチ（１５２．４mm）のサファイア基板が市販されているので、このサファイア基板を用いて直径６インチの自立した窒化物半導体基板を製造することができる。
【符号の説明】
【０１０４】
１ 窒化物半導体層
２ （第１の層の）窒化物半導体
３ （第２の層の）窒化物半導体
１０ 窒化物半導体基板
Ｂ 第１の層
Ｆ 第２の層
【技術分野】
【０００１】
本発明は、自立した窒化物半導体基板に係り、特に、電気抵抗率を高めた窒化物半導体基板及びその製造方法並びにそれを用いた素子に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）などの窒化物系半導体材料は、禁制帯幅が大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による２次元キャリアガスの利用が可能なことなどから、電子素子への応用も期待されている。
【０００３】
窒化物半導体基板は、窒素の蒸気圧が非常に高いためにボート法や引き上げ法などに見られる融液からのバルク状結晶成長が極めて困難であり、高圧を印加することでＶ族元素の解離を抑止する必要があるが、この原理を利用したこれらの方法からは、極小さな基板しか得られていない。
【０００４】
この理由により、窒化物半導体基板の製造方法としては、一般にサファイア基板やシリコン基板あるいはガリウム砒素基板などの窒化物半導体とは異なる異種基板上に、主に気相成長法を用いて窒化物半導体層をヘテロエピタキシャル成長させた後、研磨やエッチングあるいは剥離などの手法を用いて異種基板を除去し、形成した窒化物半導体層のみを残すことで所謂「自立基板」を得ている。
【０００５】
このようにして自立基板を作製する具体的な方法としては、例えば特許文献１〜４に記載されているような方法が知られている。
【０００６】
また、異種基板を除去した後、残った窒化物半導体層からは１枚のみの自立基板を取得する場合もあるが、窒化物半導体層を厚くエピタキシャル成長させてスライスすることにより複数枚の自立基板を取得する場合もある（例えば、特許文献５参照）。
【０００７】
さらに得られた窒化物半導体自立基板を種結晶として、その上に厚くエピタキシャル成長させた窒化物半導体層をスライスすることにより、複数枚の自立基板を取得する場合もある。
【０００８】
本発明でいう自立基板とは、これらのうちいずれの場合も含むものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−５７１１９号公報
【特許文献２】特許第３６３１７２４号
【特許文献３】特許第３７４４１５５号
【特許文献４】特許第３７８８０４１号
【特許文献５】特開２００２−２９８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
このような窒化物半導体自立基板の製造方法において、ＳｉやＧａＡｓなどと比べ、窒化物半導体基板は、元々格子定数の異なる異種基板から得られた窒化物半導体基板が一般的である。この異種基板上での窒化物半導体の成長においては、成長の過程で結晶が反るなどの応力が働き、結晶中に残留応力が残っているため、非常に脆い性質がある。このため、大型の（例えば、直径４０ｍｍ以上、厚さ２００μｍ以上の）窒化物半導体基板を製造しようとすると、結晶に働く応力が大きくなり、基板にクラックが入りやすくなるという問題があった。
【００１１】
さらに最近では、電子デバイス素子を小型化・高性能化すべく、窒化物半導体に不純物元素を添加して高抵抗化することが行われているが、母材と異なる原子が添加され格子定数が異なるために、不純物の回りに歪み場が生じ、結晶が硬化して、基板にクラックが入りやすくなるという問題がある。特に添加した不純物の濃度が高いほど、濃度の高い部分が厚いほど、クラックが発生しやすくなる。ここまでクラックが入りやすいのは、元々異種基板上から成長をスタートさせていて残留応力の大きい窒化物半導体基板に特有である。
【００１２】
本発明は上記課題を解決するためになされたものであり、クラックが入り難い高抵抗な窒化物半導体基板及びその製造方法並びにそれを用いた素子を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために創案された本発明は、下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板であって、前記第２の層は、その表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満であると共に、電気抵抗率が０．０２Ωｃｍより大きくなるように形成されており、前記第１の層は、前記第２の層よりも電気抵抗率が低くなるように形成されている窒化物半導体基板である。
【００１４】
前記第２の層の不純物は、１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下の少なくとも一種類以上の遷移金属原子を含むと良い。
【００１５】
前記第１の層は、遷移金属原子を１×１０15ｃｍ-3未満含むと良い。
【００１６】
前記第２の層は、厚さが５０μｍ以上であると良い。
【００１７】
また本発明は、下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板を製造する方法であって、前記第１の層を成長させた後、その第１の層の上に、前記第２の層を、成長速度２００μｍ／ｈ以上、成長温度９００℃以上１１００℃以下、Ｖ／ＩＩＩ比６以下で形成する方法である。
【００１８】
前記窒化物半導体層を、ハイドライド気相成長法により形成すると良い。
【００１９】
また本発明は、上記いずれかの窒化物半導体基板を用いて作製した素子である。
【発明の効果】
【００２０】
本発明によれば、クラックが入り難い高抵抗な窒化物半導体基板を提供できる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る窒化物半導体基板の断面構造を示す模式図である。
【図２】本発明に係る窒化物半導体基板の製造方法を説明する図である。
【発明を実施するための形態】
【００２２】
本発明者は、クラックが入り難い高抵抗な窒化物半導体基板を提供すべく、基板表面のクラックの発生頻度と、不純物元素の添加量（濃度）および平均転位密度との関係に着目し、鋭意研究を遂行した。
【００２３】
その結果、窒化物半導体基板を製造する際に、下地基板の表面に第１の層の窒化物半導体と第２の層の窒化物半導体を連続して形成し、形成した窒化物半導体層のうち、第２の層を、表面の面内の平均転位密度が所定の範囲内となるように形成すると共に不純物元素を添加して高抵抗化し、第１の層を、電気抵抗率が第２の層よりも低くなるように形成することで、クラックが入り難い高抵抗な窒化物半導体基板とできることを見出し、本発明に至った。
【００２４】
すなわち本発明に係る窒化物半導体基板は、下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を下地基板から分離して得られ、第２の層は、その表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満であると共に、電気抵抗率が０．０２Ωｃｍより大きくなるように形成されており、第１の層は、第２の層よりも電気抵抗率が低くなるように形成されていることを特徴とする。
【００２５】
以下に、本発明の好適な実施の形態について図面を用いて説明する。
【００２６】
図１は、本実施の形態に係る窒化物半導体基板の断面構造を示す模式図である。
【００２７】
図１に示すように、窒化物半導体基板１０は、第１の層Ｂの窒化物半導体２と第２の層Ｆの窒化物半導体３を連続成長させて形成した窒化物半導体層１からなる。
【００２８】
以下に、窒化物半導体基板１０の詳細について説明する。
【００２９】
本実施の形態では窒化物半導体として、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）などの窒化物系半導体材料を用いることができる。
【００３０】
窒化物半導体基板のサイズは直径４０ｍｍ以上、厚さ２００μｍ以上とされる。基板のサイズを直径４０ｍｍ以上とすることで、１個当たりの電子デバイス素子の製造コストを低減することができ、また、厚さ２００μｍ以上とすることで、基板のハンドリングを容易にすることができる。
【００３１】
窒化物半導体基板の表面、すなわち、第２の層の表面は、面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満となるように形成される。
【００３２】
窒化物半導体材料中に存在する転位は、不純物元素を添加した際に、クラックの発生を緩和する働きがあり、平均転位密度が低すぎると基板の脆性破壊が急激に進みクラックが発生しやすい。このため、転位は平均転位密度１×１０3ｃｍ-2以上で存在していることが望ましい。逆に転位密度が高すぎると、第２の層の表面に形成する素子の特性を悪化させてしまうため、平均転位密度は１×１０8ｃｍ-2未満とすることが望ましい。なお表面の面内の平均転位密度は、例えば、走査型電子顕微鏡を用いて得たカソードルミネッセンス像中のダークスポットの数を計測し、その数を計測領域の面積で除することにより求めることができる。
【００３３】
第２の層の窒化物半導体は、電気抵抗率が０．０２Ωｃｍよりも大きくなるように形成される。これは、高抵抗の窒化物半導体基板として望まれる値であり、本発明では電気抵抗率を窒化物半導体に添加する不純物元素の濃度により制御できる。
【００３４】
本実施の形態では、第２の層の窒化物半導体の不純物は、１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下の少なくとも一種以上の遷移金属原子を含むようにされる。これにより、第２の層の電気抵抗率を０．０２Ωｃｍより大きくし、高抵抗な窒化物半導体基板とすることができる。窒化物半導体に添加する遷移金属原子としては、例えば、Ｆｅ，Ｎｉ，Ｍｏ，Ｔｉ，Ｍｎなどが挙げられる。
【００３５】
また、第２の層は、その厚さを５０μｍ以上とすることが望ましい。第２の層の厚さを５０μｍ以上とすることで、高抵抗な窒化物半導体基板に求められる電子デバイス素子用の基板としての特性を満足することができる。なお、第２の層の厚さは、その上に形成する電子デバイスの特性に影響を与えない程度に薄くすることが、クラックの発生を抑制する観点から望ましい。
【００３６】
第１の層の窒化物半導体は、第２の層よりも電気抵抗率が低くなるように形成される。つまり、本実施の形態に係る第１の層の窒化物半導体は、１×１０15ｃｍ-3未満の遷移金属原子を含み、電気抵抗率が第２の層よりも低くなるように形成される。高抵抗の窒化物半導体基板を使用する電子デバイス素子は、デバイスを形成する表面側の層のみが高抵抗であればよい。裏面側の層はバックラップされる層であり、また、窒化物半導体基板の全厚に亘って不純物元素を添加するとクラックが発生し易くなることから、裏面側には高抵抗化するための不純物元素を余計に添加しない方がよい。
【００３７】
第１の層の厚さは、窒化物半導体基板の全厚がハンドリングしやすい目的厚さ（２００μｍ以上）となるようにされ、例えば１５０μｍ以上の厚さとされる。
【００３８】
また裏面側（すなわち、第１の層の窒化物半導体）は、クラックを抑制するため意図的な不純物の導入を避けることが望ましいが、特に高抵抗にする必要はないため、窒化物半導体層の成長方向に対して斜めのファセット面を出すようにして形成してもよい。
【００３９】
次に、本実施の形態に係る窒化物半導体基板の製造方法について説明する。ここでは、図２に示すように、自立した窒化物半導体基板をボイド形成剥離法（Void Assisted Separation method；ＶＡＳ法）により形成する方法について説明する。
【００４０】
ＶＡＳ法では、窒化物半導体層１の形成に先立ち、先ず、窒化物半導体層１を形成するための下地基板４を製造する。この下地基板４は、例えばサファイアＣ面基板５上に有機金属気相成長法（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ法）によりアンドープ窒化物半導体層を成長し、そのアンドープ窒化物半導体層上に金属層を蒸着し、これをＮＨ3とＨ2の混合ガス雰囲気で熱処理を施すことにより、サブミクロンの微細な穴を高密度に有する穴形成金属層７と、窒化物半導体の一部がエッチングされた高密度の空隙を有するボイド形成窒化物半導体層６と、を形成して製造される。
【００４１】
次に、図２（ａ）に示すように、下地基板４上に例えばハイドライド気相成長法（Hydride Vapor Phase Epitaxy；ＨＶＰＥ法）を用いて、第１の層Ｂの窒化物半導体２と、第２の層Ｆの窒化物半導体３を連続して成長させる。このとき、窒化物半導体に不純物を添加する場合には、Ｃｐ２Ｆｅ（フェロセン）などの有機金属ガスを使用したり、ＩＩＩ族元素のボートに純金属を浮かべてＩＩＩ族元素と共に遷移金属原子を下地基板４上に供給したりすることができる。
【００４２】
詳細については後述するが、第１の層Ｂの窒化物半導体２は、第２の層Ｆの窒化物半導体３の、表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満の範囲となるような層厚に形成される。
【００４３】
また、第２の層Ｆの窒化物半導体３の層厚は、その後の研削工程を施した後に、５０μｍ以上の厚さが残るような層厚（例えば、約１００μｍ厚）に形成される。
【００４４】
これら第１及び第２の層Ｂ，Ｆの窒化物半導体２，３を連続成長して形成した窒化物半導体層１は、図２（ｂ）に示すように、成長後のＨＶＰＥ炉内での冷却過程において、下地基板４／窒化物半導体層１間に発生した熱応力により、下地基板４から自然に分離する。
【００４５】
その後、図２（ｃ）に示すように、下地基板４から分離した窒化物半導体層１の表面および裏面の微小な凹凸（図中、破線で囲った層）を研削して平滑化することで、窒化物半導体基板１０が得られる。
【００４６】
以下に、これら第１及び第２の層Ｂ，Ｆの窒化物半導体２，３を製造する際の製造条件について更に詳しく説明する。
【００４７】
第１の層Ｂの窒化物半導体２は、通常のＶＡＳ法の成長条件により形成される。すなわち、ＨＶＰＥ炉内にセットした下地基板４を１１００℃程度に加熱した状態で、原料ガスをＶ／ＩＩＩ比が例えば１２となるように供給し、下地基板４の穴形成金属層７上に窒化物半導体を三次元の島状に成長させた後、原料ガスをＶ／ＩＩＩ比が例えば６となるように供給し、横方向への成長によって窒化物半導体同士を結合させ平坦化することにより、第１の層Ｂの窒化物半導体２が形成される。
【００４８】
なお、第１の層Ｂの窒化物半導体２には、目的とする基板の特性に応じて、１×１０15ｃｍ-3未満の遷移金属原子を添加してもよい。
【００４９】
ここで、第１の層Ｂの窒化物半導体２の層厚は、その上に成長する第２の層Ｆの窒化物半導体３の、表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満の範囲となるように、下地基板に用いた基板や、成長させる窒化物半導体の特性、成長方法に応じて調整される。
【００５０】
本発明では、第１の層Ｂの窒化物半導体２の層厚を調整することで、その上に成長させる第２の層Ｆの窒化物半導体３内の平均転位密度を制御することができる。第１の層Ｂの窒化物半導体２は、異種基板である下地基板４のサファイアＣ面基板５と窒化物半導体との格子ミスフィットから発生したミスフィット転位を引き継いで成長している。この格子ミスフィットの影響は、下地基板４から離れるほど小さくなるので、下地基板４から離れた部分での窒化物半導体内では、平均転位密度が小さくなる。
【００５１】
つまり、第１の層Ｂの窒化物半導体２の層厚を調整することで、その上に成長させる第２の層Ｆの窒化物半導体３内の平均転位密度を制御できる。例えば、サファイアＣ面基板を用いてＧａＮからなる窒化物半導体層をＶＡＳ法により成長させる場合、第１の層Ｂの窒化物半導体２を層厚１５０μｍ〜５ｍｍ程度とすることで、第２の層Ｆの窒化物半導体３の、表面の面内の平均転位密度を１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満の範囲とすることができる。
【００５２】
このようにして第１の層Ｂの窒化物半導体２を成長させた後、第２の層Ｆの窒化物半導体３を連続して成長させる。
【００５３】
ここで、第２の層Ｆの窒化物半導体３を成長させる際には、窒化物半導体に不純物元素を添加すると共に、上記した通常の成長条件よりも、成長速度を速くし、成長温度を下げ、原料ガスのＶ／ＩＩＩ比を下げて成長させる。
【００５４】
ＨＶＰＥ成長装置など、窒化物半導体基板１０を製造するための装置には、炉内に石英などを使用しているため、窒化物半導体にＳｉやＯが混入し、Ｎ型半導体になりやすい。混入する混入元素の量のみを低減して、窒化物半導体の高抵抗化が実現できれば最良であるが、そのような基板は未だ実現されておらず、単にドーピングをしないだけでは不十分である。よって、高抵抗の窒化物半導体基板１０を製造するためには、窒化物半導体に不純物元素（遷移金属原子）を添加して高抵抗化する必要がある。
【００５５】
そこで、第２の層Ｆの窒化物半導体３を成長させる際に、窒化物半導体の原料ガスと共に、窒化物半導体の電気抵抗率を制御するための不純物元素を有する不純物ガスを供給する。不純物元素としては、少なくとも一種類以上の遷移金属原子（Ｆｅ，Ｎｉ，Ｍｏ，Ｔｉ，Ｍｎなど）を用いる。
【００５６】
不純物ガスの供給量は、第２の層Ｆの窒化物半導体３の電気抵抗率を０．０２Ωｃｍより大きくすべく、第２の層Ｆの窒化物半導体３に含まれる遷移金属原子（不純物）の濃度が１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下の範囲となるように、原料ガスの供給量に合わせて調節される。
【００５７】
さらに本発明では、第２の層Ｆの窒化物半導体３を成長させる際に、ＨＶＰＥ炉からのＳｉやＯの混入量を少なくできる成長条件で成長させることで、最低限の不純物元素（遷移金属原子）を添加して高抵抗の窒化物半導体基板１０を製造するようにした。
【００５８】
このＳｉやＯの混入量を低減できる条件について、本発明者が鋭意検討した結果、上記した通常の成長条件よりも、成長速度を速くする（例えば、原料ガスの供給流量を大きくする）こと、成長温度（基板温度）を下げること、原料ガスのＶ／ＩＩＩ比を下げることが、製造装置の炉体からの混入元素の混入量を低く抑えるのに有効であることを見出した。具体的には、成長速度２００μｍ／ｈ以上、成長温度９００℃以上１１００℃以下、Ｖ／ＩＩＩ比６以下の条件で、第２の層Ｆの窒化物半導体３を形成すると、ＳｉやＯの混入量を低減でき、窒化物半導体を高抵抗化するために必要な不純物元素の添加量を少なくし、結果的に、クラックの発生を抑制することができる。
【００５９】
このような製造条件で、第２の層Ｆの窒化物半導体３を成長させる。第２の層Ｆの窒化物半導体３の厚さは、その後の研削工程後に、電子デバイス素子用の基板として求められる、５０μｍ以上の厚さが残るように、例えば１００μｍ程度の厚さとされる。
【００６０】
以上要するに、本発明では窒化物半導体基板に不純物元素を添加して高抵抗化する際に、下地基板上に第１及び第２の層の窒化物半導体を連続して成長し、第２の層は、その表面の面内の転位密度が所定の範囲内となるように形成し、第１の層は、電気抵抗率が第２の層よりも低くなるように形成している。
【００６１】
これにより、窒化物半導体基板の電気抵抗率を０．０２Ωｃｍ超に高抵抗化しても、不純物元素の添加による基板の脆化を転位により緩和することができるので、クラックの発生を抑制しつつ、電子デバイス素子用として好適な高抵抗の窒化物半導体基板を提供することができる。
【００６２】
また本発明では従来よりもクラックの発生を飛躍的に抑制できるため、窒化物半導体基板の歩留まりが向上し、結果的に安価な高抵抗窒化物半導体基板と、それを用いた電子デバイス素子を提供することが可能になる。
【００６３】
さらに本発明では、大型の窒化物半導体基板を製造する際にもクラックの発生を抑制できるので、窒化物半導体基板及びそれを用いた素子の製造コストを更に低減することができる。
【００６４】
本発明は上記実施の形態に限られず、種々の変更が可能である。
【００６５】
例えば、第１及び第２の層の窒化物半導体間に、不純物元素の添加量が徐々に変化する遷移層を設け、窒化物半導体間に急峻な界面が存在することによる特性の劣化を低減させても良い。
【００６６】
また、サファイアＣ面基板の代わりに、ＳｉやＧａＡｓ、ＳｉＣを用いて製造した下地基板を使用することも可能である。
【００６７】
さらには、窒化物半導体層を形成する下地基板として、同じく窒化物半導体からなる同種基板を用いるなどしてもよい。
【実施例】
【００６８】
以下に、本発明の実施例及び比較例を説明する。ここでは図２に示したように、ＶＡＳ法を用いてＧａＮ基板を作製した。
【００６９】
（第２の層の成長条件の影響）
ＧａＮ基板におけるクラックの発生の有無と電気抵抗率に対して、第２の層の成長条件が与える影響を評価するために、第１の層の製造条件を同一として実施例及び比較例のＧａＮ基板を作製した。
【００７０】
以下に、ＧａＮ基板の製造方法について説明する。
【００７１】
先ず、直径２インチのサファイアＣ面基板上に、ＭＯＶＰＥ法により、トリメチルガリウム（ＴＭＧ）とＮＨ3を原料として、アンドープＧａＮ層を３００ｎｍの厚さに成長させた。
【００７２】
次に、このアンドープＧａＮ層の上に、Ｔｉ薄膜を２０ｎｍの厚さに蒸着し、これを電気炉に入れて、２０％のＮＨ3と８０％のＨ2の混合ガスの雰囲気中、１０５０℃で２０分間熱処理を施した。その結果、アンドープＧａＮ層の一部がエッチングされて高密度の空隙が生じてボイド形成ＧａＮ層に変化すると共に、Ｔｉ薄膜が窒化されて表面にサブミクロンの微細な穴が高密度に形成された。ここまで作製された基板を下地基板と呼ぶことにする。
【００７３】
この下地基板をＨＶＰＥ炉にセットし、ＨＶＰＥ成長を行った。Ｇａメタルのボートは９００℃に加熱し、基板側は１０００℃とし、キャリアガスとして水素と窒素の混合ガスを用いた。原料ガスとしてＨＣｌガスとＧａを反応させてＧａＣｌを生成させ、同時にアンモニアガスを供給し、第１の層の窒化物半導体、第２の層の窒化物半導体を連続して成長した。
【００７４】
第２の層を成長する際には、成長条件（不純物元素の種類、濃度、成長温度、成長速度、Ｖ／ＩＩＩ比）を変化させ、電気抵抗率を制御するための不純物元素を添加しながら成長を行った。不純物元素の添加は、Ｆｅは、有機金属であるＣｐ２Ｆｅ（フェロセン）によって添加した。その他の遷移金属は、Ｇａメタルボートに金属を浮かべ、ＨＣｌガスを流して、ガリウムと同時に供給した。
【００７５】
ＧａＮ層の成長終了後、ＨＶＰＥ装置を冷却する過程で、ＧａＮ層は穴形成マスク層を境にサファイアの下地基板から自然に剥離し、ＧａＮからなる自立した窒化物半導体層が得られた。このようにして作製したＧａＮ層を研削装置に移送した。
【００７６】
ＧａＮ層を研削装置で４５０μｍ厚さになるまで研削し、表面、裏面ともに平坦にした。次いで研磨装置に移送し、ダイヤモンド研磨剤を用いて磨いた後、ポリッシュにて鏡面化させ、最終的に４００μｍ厚さの平坦な自立ＧａＮ基板を得た。
【００７７】
その後、得られたＧａＮ基板についてＳＩＭＳ分析（Secondary Ion Mass Spectroscopy；二次イオン質量分析）を行い、表面側の層（第２の層）の不純物濃度の測定を行った。
【００７８】
また、ＧａＮ基板の外観を走査型電子顕微鏡により観察し、クラックの発生の有無を評価すると共に、電気抵抗率（Ωｃｍ）を測定した。
【００７９】
作製したＧａＮ基板における、第２の層の窒化物半導体に添加した不純物、不純物濃度、成長温度、成長速度、Ｖ／ＩＩＩ比と、そのＧａＮ基板の外観および電気抵抗率の評価結果を表１に示す。
【００８０】
【表１】
【００８１】
表１に示す実施例１〜１３、比較例１〜６より、第２の層の窒化物半導体を、不純物元素の濃度１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下、成長速度２００μｍ／ｈ以上、成長温度９００℃以上１１００℃以下、Ｖ／ＩＩＩ比６以下で成長することにより、電気抵抗率が０．０２Ωｃｍより大きい高抵抗のＧａＮ基板を、クラックを発生させることなく製造できることが分かる。
【００８２】
各実施例、比較例のＧａＮ基板について詳述する。
【００８３】
成長温度を８５０〜１１５０℃で変化させ、その他の成長条件を同一とした実施例１〜３および比較例１，２の結果から、成長温度を９００〜１１００℃の範囲とすることで、クラックを発生させることなく高抵抗ＧａＮ基板を製造できることが分かる。また本発明では、第２の層の成長温度を低くするほど、作製したＧａＮ基板の電気抵抗率が大きくできることがわかる。
【００８４】
実施例２に対して不純物濃度を低下させた実施例４のＧａＮ基板では、不純物濃度の低下に応じて電気抵抗率が低下しており、不純物濃度を変化させることで電気抵抗率を調節できることが分かる。
【００８５】
実施例２に対して成長速度を低下させた実施例５および比較例３のＧａＮ基板では、成長速度１００μｍ／ｈとした比較例３の電気抵抗率が０．０２Ωｃｍ以下となったことから、成長速度を２００μｍ／ｈ以上として第２の層を成長させることで、高抵抗のＧａＮ基板とできることがわかる。
【００８６】
また、Ｖ／ＩＩＩ比を１０とした比較例４のＧａＮ基板においても、電気抵抗率が０．０２Ωｃｍ以下となり、高抵抗のＧａＮ基板を製造するためには、Ｖ／ＩＩＩ比を６以下とする必要があることが分かる。
【００８７】
次に、実施例２に対してＶ／ＩＩＩ比を２に低下させた実施例６，７のＧａＮ基板では、電気抵抗率が１０００Ωｃｍ以上となり、Ｖ／ＩＩＩ比を低下させることで電気抵抗率を高めることが可能であることが分かる。また、製造条件が同一である実施例６，７は略同一の電気抵抗率を示し、この結果から、本発明では再現性よく高抵抗のＧａＮ基板を製造できることが分かる。
【００８８】
実施例６，７のＧａＮ基板に対し、不純物元素をＦｅからＮｉ，Ｍｏ，Ｔｉ，Ｍｎに変え、その不純物濃度を上記の範囲内で調整して作製した実施例８〜１１のＧａＮ基板においても、実施例６，７と同様に、クラックを発生させることなく高抵抗のＧａＮ基板を作製でき、高抵抗のＧａＮ基板を製造する際に、不純物元素として種々の遷移金属原子を使用できることが分かる。
【００８９】
さらに、実施例６，７に対して不純物濃度を０〜５×１０20ｃｍ-3と変化させてＧａＮ基板を作製した実施例１２，１３、比較例５，６の結果より、クラックを発生させることなく電気抵抗率が０．０２Ωｃｍより大きい高抵抗ＧａＮ基板を製造するためには、添加する不純物元素（遷移金属原子）の濃度を１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下とする必要があることが分かる。
【００９０】
（表面の平均密度の影響）
上記の実施例６と同じ製造条件を用いて、第１の層の層厚を１．０〜１０．０ｍｍの範囲で変化させてＧａＮ基板を作製し、ＧａＮ基板におけるクラックの発生の有無および電気抵抗率と、第１の層の層厚と、第２の層の表面の平均転位密度と、の関係について評価した。
【００９１】
ＧａＮ基板を作製する際に、まず、実施例６と同様の条件で下地基板を作製した。
【００９２】
この下地基板に、実施例６と同様の条件でＨＶＰＥ炉内で第１の層の窒化物半導体を成長させ、この際、成長時間を変化させることで、第１の層の厚さを１．０〜１０．０ｍｍの範囲で変化させた。
【００９３】
第１の層の成長後に、第２の層の窒化物半導体を、実施例６に使用した成長条件で連続して成長させた。
【００９４】
成長終了後、得られた自立ＧａＮ層を、実施例６と同様の手順で研磨し、厚さ４００μｍの平坦な自立ＧａＮ基板を得た。
【００９５】
その後、得られたＧａＮ基板に対して走査型電子顕微鏡による外観の観察、抵抗率の測定を行った。
【００９６】
また、ＧａＮ基板の表面から走査型電子顕微鏡を用いて得たカソードルミネッセンス像中のダークスポットの数を計測し、その数を計測層の面積で除することにより、表面の面内の平均転位密度を求めた。
【００９７】
作製したＧａＮ基板における、第１の層の窒化物半導体の厚さと、そのＧａＮ基板の表面（第２の層の表面）の面内の平均転位密度、外観、および電気抵抗率の評価結果を表２に示す。
【００９８】
【表２】
【００９９】
表２に示すように、第１の層の厚さを５．０ｍｍ以下とした実施例１４〜１６では、表面の面内の転位密度が１×１０3〜１×１０6ｃｍ-2となり、クラックを発生させることなく、高抵抗のＧａＮ基板を作製できたことが分かる。
【０１００】
第１の層の厚さを１０．０ｍｍとした比較例７では、表面の面内の平均転位密度が１×１０2ｃｍ-2となり、表面にクラックが発生した。
【０１０１】
これらの結果より、表面の平均転位密度が１×１０3ｃｍ-2以上となるような条件で製造することにより、不純物元素を添加して高抵抗化しつつ、クラックの発生のないＧａＮ基板を作製できることが分かる。また、表面の平均転位密度は、第１の層の厚さにより調節できることが分かる。
【０１０２】
なお、上記の実施例ではサファイア基板からＶＡＳ法により製造した下地基板を用いたが、本発明はその限りではなく、下地基板はＳｉやＧａＡｓ、ＳｉＣ、ＧａＮなどから製造されたものでもよく、窒化物半導体層の製造方法もＨＶＰＥ法に限らない。
【０１０３】
また、窒化物半導体基板を用いてデバイス素子を作製する際には、デバイスを形成する表面から一定以上の厚さ（５０μｍ以上）の高抵抗層があれば十分であり、それ以上厚くするのは、窒化物半導体基板のハンドリングし易さのためである。クラックの発生を抑止できる効果が達成されればよいので、層全体が不純物添加されているよりも、少しでも不純物量が少ない方がよい。したがって裏面（第１の層）の電気特性は気にすることなく、結晶成長時に割れにくいように、不純物量を調整すればよい。
さらに、上記の実施例では、直径が２インチである自立した窒化物半導体基板の例を説明したが、窒化物半導体基板の直径は、製造時に用いる下地基板（種結晶基板）の直径に依存し、大口径の下地基板を用いることで、それに伴い大口径の自立した窒化物半導体基板を得ることができる。
例えば、直径６インチ（１５２．４mm）のサファイア基板が市販されているので、このサファイア基板を用いて直径６インチの自立した窒化物半導体基板を製造することができる。
【符号の説明】
【０１０４】
１ 窒化物半導体層
２ （第１の層の）窒化物半導体
３ （第２の層の）窒化物半導体
１０ 窒化物半導体基板
Ｂ 第１の層
Ｆ 第２の層
【特許請求の範囲】
【請求項１】
下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板であって、
前記第２の層は、その表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満であると共に、電気抵抗率が０．０２Ωｃｍより大きくなるように形成されており、
前記第１の層は、前記第２の層よりも電気抵抗率が低くなるように形成されていることを特徴とする窒化物半導体基板。
【請求項２】
前記第２の層の不純物は、１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下の少なくとも一種類以上の遷移金属原子を含む請求項１記載の窒化物半導体基板。
【請求項３】
前記第１の層は、遷移金属原子を１×１０15ｃｍ-3未満含む請求項２記載の窒化物半導体基板。
【請求項４】
前記第２の層は、厚さが５０μｍ以上である請求項１〜３いずれか記載の窒化物半導体基板。
【請求項５】
下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板を製造する方法であって、
前記第１の層を成長させた後、その第１の層の上に、前記第２の層を、成長速度２００μｍ／ｈ以上、成長温度９００℃以上１１００℃以下、Ｖ／ＩＩＩ比６以下で形成することを特徴とする窒化物半導体基板の製造方法。
【請求項６】
前記窒化物半導体層を、ハイドライド気相成長法により形成する請求項５記載の窒化物半導体基板の製造方法。
【請求項７】
請求項１〜４いずれかの窒化物半導体基板を用いて作製した素子。
【請求項１】
下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板であって、
前記第２の層は、その表面の面内の平均転位密度が１×１０3ｃｍ-2以上、１×１０8ｃｍ-2未満であると共に、電気抵抗率が０．０２Ωｃｍより大きくなるように形成されており、
前記第１の層は、前記第２の層よりも電気抵抗率が低くなるように形成されていることを特徴とする窒化物半導体基板。
【請求項２】
前記第２の層の不純物は、１×１０15ｃｍ-3以上１×１０20ｃｍ-3以下の少なくとも一種類以上の遷移金属原子を含む請求項１記載の窒化物半導体基板。
【請求項３】
前記第１の層は、遷移金属原子を１×１０15ｃｍ-3未満含む請求項２記載の窒化物半導体基板。
【請求項４】
前記第２の層は、厚さが５０μｍ以上である請求項１〜３いずれか記載の窒化物半導体基板。
【請求項５】
下地基板の表面に、第１の層と第２の層からなる窒化物半導体層を形成し、その窒化物半導体層を前記下地基板から分離して得られる直径４０ｍｍ以上、厚さ２００μｍ以上の自立した窒化物半導体基板を製造する方法であって、
前記第１の層を成長させた後、その第１の層の上に、前記第２の層を、成長速度２００μｍ／ｈ以上、成長温度９００℃以上１１００℃以下、Ｖ／ＩＩＩ比６以下で形成することを特徴とする窒化物半導体基板の製造方法。
【請求項６】
前記窒化物半導体層を、ハイドライド気相成長法により形成する請求項５記載の窒化物半導体基板の製造方法。
【請求項７】
請求項１〜４いずれかの窒化物半導体基板を用いて作製した素子。
【図１】
【図２】
【図２】
【公開番号】特開２０１２−２３２８８４（Ｐ２０１２−２３２８８４Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１２−４４２８７（Ｐ２０１２−４４２８７）
【出願日】平成２４年２月２９日（２０１２．２．２９）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２４年２月２９日（２０１２．２．２９）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]