薄膜トランジスタ及びその製造方法
【課題】 安定性に優れ、高移動度であり、フレキシブルディスプレイの画素部や駆動部に適した薄膜トランジスタを提供する。
【解決手段】 絶縁基板上にゲート電極を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極、ソース電極が配置されており、ソース電極とドレイン電極の間隙を含むように酸化物半導体パターンが配置されている薄膜トランジスタ装置であって、該酸化物半導体パターン上に、封止層を有する。封止層が無機絶縁膜であり、例えば酸化窒化シリコンである。または、フッ素化樹脂である。また、少なくとも画素電極上には封止層を有しない。さらに封止層上に、画素電極部に開口を有する層間絶縁膜を有し、層間絶縁膜上に、開口部で画素電極と接続された上部画素電極を有する。
【解決手段】 絶縁基板上にゲート電極を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極、ソース電極が配置されており、ソース電極とドレイン電極の間隙を含むように酸化物半導体パターンが配置されている薄膜トランジスタ装置であって、該酸化物半導体パターン上に、封止層を有する。封止層が無機絶縁膜であり、例えば酸化窒化シリコンである。または、フッ素化樹脂である。また、少なくとも画素電極上には封止層を有しない。さらに封止層上に、画素電極部に開口を有する層間絶縁膜を有し、層間絶縁膜上に、開口部で画素電極と接続された上部画素電極を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、各種の画像表示装置等に用いられる薄膜トランジスタ及びその製造方法に関し、さらに、この薄膜トランジスタを用いたディスプレイに関する。
【背景技術】
【0002】
従来、半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン(a−Si)やポリシリコン(poly−Si)の薄膜トランジスタ(Thin Film Transistor:TFT)が製造され、液晶ディスプレイや電子ペーパー等に応用されている。
【0003】
また近年、有機半導体や酸化物半導体が登場し(例えば非特許文献1参照)、200°C以下の低温でTFTを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。特に酸化物半導体は移動度が10cm2/Vs程度と大きいので、poly−Siなみの高性能なTFTの実現が期待される。すなわち、画素内のTFTだけでなく、周辺の駆動論理回路も酸化物TFTで作り込むことが期待されている。
【非特許文献1】K.Nomura et al., Nature, 432, 488(2004)
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところが、酸化物TFTの試作を行った結果、酸化物半導体が一般的な非フッ素化樹脂(エポキシやアクリル等)に接触すると、TFTのしきい値が−30V程度ずれる現象が観測された。
【0005】
この現象は、薄膜トランジスタを論理回路として用いた場合でも、ディスプレイとして用いた場合でも、問題である。例えば論理回路として用いる場合、エポキシ樹脂で埋め込むことが通常行われるが、酸化物半導体がこのエポキシに接触することにより、TFTの特性が変化し、正常な論理動作が行われなくなる。
また、ディスプレイとして用いる場合で、層間絶縁膜および上部画素電極を設ける場合には、酸化物半導体が、層間絶縁膜として通常用いられるエポキシやアクリル等の樹脂に接触することにより、TFTの特性が変化することになる。あるいはディスプレイとして用いる場合で、層間絶縁膜を用いない場合、液晶ディスプレイでは液晶に接触し、電子ペーパーでは接着剤に接触することによって、TFTの特性が変化することになる。いずれの場合も、ディスプレイの表示に異常が起こる。
【0006】
本発明は、以上のような実情に鑑み、特性変化の小さい酸化物薄膜トランジスタを提供することを目的とする。また、フレキシブルディスプレイに適した画素用の薄膜トランジスタや駆動用の薄膜トランジスタ論理回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
上述の目的を達成するため、本発明の薄膜トランジスタは、絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタであって、前記酸化物半導体パターン上に封止層を設けたことを特徴とする。封止層を設けることにより、その上に通常の非フッ素化樹脂が接触しても、酸化物半導体への影響を抑えることができる。具体的には、その上に非フッ素化樹脂を塗布する前後で、薄膜トランジスタのしきい値シフトが±5V以内であれば、酸化物半導体への影響が小さいとみなせる。
【0008】
また前記封止層が、無機絶縁膜であることを特徴とする。すなわち、酸化物半導体に影響を与えない封止層として、無機絶縁膜を用いることができる。また前記封止層が、酸化窒化シリコンであることを特徴とする。無機絶縁膜の中でも酸化窒化シリコンは、絶縁性や封止性能が良好な膜を容易に得ることができる。
また前記封止層が、フッ素化樹脂であることを特徴とする請求項1記載の薄膜トランジスタである。酸化物半導体に影響を与えない封止層としてフッ素化樹脂を用いることができる。
【0009】
また、前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しないことを特徴とする。このような構造により、画素電極が液晶層に電圧を印加する役割を果たし、フレキスブルディスプレイ用TFTとして用いることができる。
また前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする。このような構造により、上部画素電極が液晶層に電圧を印加する役割を果たし、フレキスブルディスプレイ用TFTとして用いることができる。
【0010】
また、以上のような薄膜トランジスタを用いた薄膜トランジスタディスプレイとすることにより、特性の安定したフレキシブルディスプレイを実現できる。
【0011】
また本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜開口予定部にレジストパターンを形成する工程と、ゲート絶縁膜と酸化物半導体を成膜する工程と、ゲート絶縁膜開口予定部のレジストを除去してゲート絶縁膜に開口部を形成する工程と、前記開口部の形成前もしくは形成後に酸化物半導体をパターニングする工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記酸化物半導体をパターニングする際に、ゲート絶縁膜開口部近傍をエッチングしないことにより、開口部内のゲート電極がエッチャントにさらされないようにすることを特徴とする。これにより、ゲート電極材料の選択の幅を広くすることができる。
【0012】
また本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記封止層を形成する工程が、反応性スパッタであることを特徴とする。封止層の工程に反応性スパッタを用いることにより、簡単な方法で性能のよい膜を再現性よく得ることができる。
また前記封止層を形成する工程が、SiN焼結体をターゲットとした反応性スパッタであることを特徴とする。この方法により、性能のよい封止膜を再現性よく得ることができる。
【0013】
さらに本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極、ゲート配線、キャパシタ電極、及びキャパシタ配線を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極、ドレイン配線、ソース電極、及び画素電極を形成する工程と、前記ドレイン電極、ドレイン配線、ソース電極、及び画素電極の形成前もしくは形成後に封止層を形成する工程と、層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、前記上部画素電極を形成する工程がスクリーン印刷であることを特徴とする。上部画素電極の工程にスクリーン印刷を用いることにより、簡単な工程で薄膜トランジスタを製造できる。
【発明の効果】
【0014】
本発明の薄膜トランジスタによれば、酸化物半導体パターン上に封止層を設けることにより、その上に通常の非フッ素化樹脂を塗布した場合でも、TFT特性の変化を抑えることができる。したがって、このような薄膜トランジスタを用いたディスプレイによれば、TFT特性の安定化により高品位の画像表示を行うことが可能となる。
また本発明の薄膜トランジスタの製造方法によれば、酸化物半導体エッチングの際にゲート絶縁膜開口部にもレジストを残すことにより、ゲート電極のエッチングを抑制できる。あるいは、封止層を反応性スパッタで作製することにより、特性のよい封止膜を得ることができる。さらには、上部画素電極をスクリーン印刷で作製することにより、容易に製造することができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の実施の形態について、図面を使用して詳細に説明する。
(第1の実施の形態)
本発明の第1の実施の形態に係わる薄膜トランジスタの例を図1〜図3に示す。
図1は本実施の形態の第1の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、線A−A´に沿った断面図を示している。
また、図2は本実施の形態の第2の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、B−B´線に沿った断面図を示している。
さらに図3は、本実施の形態の第3の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、線C−C´に沿った断面図を示している。
【0016】
図1〜図3に示すように、本発明の第1の実施の形態に係わる薄膜トランジスタでは、絶縁基板1上にゲート電極2が設けられ、開口部3Aを有するゲート絶縁膜3および酸化物半導体パターン6を有し、さらにドレイン電極5およびソース電極4が設けられている。そして、少なくとも半導体層6の上面のうちソース電極4・ドレイン電極5で覆われていない部分が、封止層9で覆われている。
そして、図1では、ソース電極4・ドレイン電極5を付けた上から、半導体層6を覆うように封止層9が設けられている。また、図2では、半導体層6のチャネル部を覆うように封止層9を付けた後、封止層9に付いていない部分にソース電極4・ドレイン電極5が接続されている。また、図3では、半導体層6のチャネル部を覆うだけでなく、ソース電極4・ドレイン電極5との接続部分およびゲート電極との接続部分3A以外がすべて封止層9に覆われている。なお、図3および図9以降において、符号9Aは封止層9に設けられた封止層開口部を示す。
【0017】
製造方法の例を、図10〜図12に示している。絶縁基板1としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が200°C以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン(Ny)等が用いられる。
【0018】
ゲート電極2としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ+エッチング法を使用できるが、印刷法など、他の方法でもよい。
【0019】
ゲート絶縁膜3としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。開口部3Aを開ける方法としては、予め開口予定部にレジストパターン3ARを形成しておき、ゲート絶縁膜3の成膜後にレジストパターン3ARとともに上部の膜を除去するリフトオフ法が好適であるが、通常のフォトリソグラフィ+エッチング法等、他の方法を用いてもよい。
酸化物半導体パターン6としては、InGaZnOや、InGaSnO、ZnGaO、GaSnO等を用いることができる。酸化物半導体のパターニング法としては、フォトリソグラフィ+エッチング法が好適であるが、印刷法など、他の方法でもよい。
【0020】
そして重要なことは、酸化物半導体パターニングの際に、ゲート絶縁膜開口部3A内のゲート電極2が酸化物半導体のエッチャントにさらされないように、開口部3A内にレジストを残しておくことである。
具体的には、例えば次のような方法がある。例えば、ゲート開口予定部にレジストパターン3ARを形成し(図10〜図12の(a))、ゲート絶縁膜3と酸化物半導体層6Lを連続成膜した後(図10〜図12の(b))、レジスト3ARをリフトオフして開口部3Aを形成し(図10〜図12の(c))、全面に別のレジストを塗布し、半導体パターンと同時に開口部にもレジストパターン6Rを残しておき(図10〜図12の(d))、酸化物半導体をエッチングする(図10〜図12の(e))。
あるいは、ゲート開口予定部にレジストパターン3ARを形成し、ゲート絶縁膜2と酸化物半導体層6Lを連続成膜した後、レジスト3ARをリフトオフせずに全面に別のレジストを塗布し、半導体加工用パターン6Rを形成し(開口部にも元のレジストパターン3ARを残しておき)、酸化物半導体をエッチングする(この方法は、図示していないが、レジスト3ARをリフトオフしないこと以外は図10〜図12と同じである)。これらの方法により、ゲート電極2として、酸に弱いMo、Cu、Al、Ti、ITO等を用いることが可能になる。
【0021】
ドレイン電極5、ソース電極4としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ+エッチング法、リフトオフ法、印刷法などを用いることができる。図10のようにドレイン電極5・ソース電極4を封止層9よりも先に付ける場合には、半導体層6が損傷を受けないようにリフトオフ法または印刷法が好適である。図11、図12のようにドレイン電極5・ソース電極4を封止層9よりも後に付ける場合には、半導体層6は封止層9またはドレイン電極5・ソース電極4に覆われているので、フォトリソグラフィ+エッチング法を用いることができる。
【0022】
封止層9としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。特にSiONは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。SiN焼結体をターゲットとし、酸素流量を適切に制御すると(例えば(アルゴン流量+酸素流量)の5%以上20%以下にして成膜すると)、良好な封止特性が得られる。アルゴンのみで成膜した通常スパッタのSiNでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
【0023】
あるいは、封止層9として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂があるが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂(エポキシやアクリル等)と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。フッ素化樹脂の場合、パターニングは印刷(スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等)で行うことができるが、スピンコートやダイコートによって全面に形成後、コンタクト部のみをピンセット等で剥がしてもよい。
【0024】
チャネル幅は、半導体層6の幅で決まる。ソース電極4・ドレイン電極5を封止層9よりも先に形成した場合(図1、図10)、チャネル長はソース電極4・ドレイン電極5間の距離で決まる。ソース電極4・ドレイン電極5を封止層9よりも後に形成する場合(図2〜図3、図11、図12)、チャネル長は封止層9の幅で決まる。図3のように接続部以外をすべて封止層9で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
【0025】
なお、図1〜図3に示したものはインバータであるが、同様にしてNANDやNORや、シフトレジスタ等、他の論理回路も作製できることは言うまでもない。また、図1〜図3に示したものはエンハンスメント/エンハンスメント(E/E)型であるが、これに限定されるものではなく、エンハンスメント/デプレション(E/D)型や相補型にしてもよい。ただし、酸化物半導体は通常n型なので、相補型にするにはp型の半導体を組み合わせる必要がある。また、このような論理回路は、ICとして使用できるだけでなく、ディスプレイの周辺回路としてマトリクスアレイの周囲に配置することもできる。
【0026】
(第2の実施の形態)
本発明の第2の実施の形態に係わる薄膜トランジスタの例を図4〜図6に示す。
図4は本実施の形態の第1の例による薄膜トランジスタで作製したTFTアレイ内の1画素を示す平面配置図、および、D−D´線に沿った断面図を示している。
また、図5は本実施の形態の第2の例による薄膜トランジスタで作製したTFTアレイ内の1画素を示す平面配置図、および、E−E´線に沿った断面図を示している。
さらに図6は、本実施の形態の第3の例による薄膜トランジスタで作製したTFTアレイ内の1画素を示す平面配置図、および、F−F´線に沿った断面図を示している。
【0027】
図4〜図6に示すように、本発明の第2の実施の形態に係わる薄膜トランジスタでは、絶縁基板1上にゲート電極2、それに接続されたゲート配線2´、キャパシタ電極10、それに接続されたキャパシタ配線10´が設けられ、ゲート絶縁膜3および酸化物半導体パターン6を有し、さらにドレイン電極5、それに接続されたドレイン配線5´、ソース電極4、それに接続された画素電極8が設けられている。
そして、少なくとも酸化物半導体パターン6上でソース電極4・ドレイン電極5に覆われていない部分が、封止層9で覆われている。画素電極8が、画像表示物に電圧を印加する作用をする。従って、画素電極8は封止層9で覆われないことが望ましい。
そして、図4では、ソース電極4・ドレイン電極5を付けた上から、半導体層6を覆うように封止層9が設けられている。また、図5では、半導体層6のチャネル部を覆うように封止層9を付けた後、封止層9が付いていない部分にソース電極4・ドレイン電極5が接続されている。また、図6では、半導体層6のチャネル部を覆うだけでなく、ソース電極4・ドレイン電極5との接続部分および画素電極8の下でキャパシタを構成する部分以外が全て封止層9に覆われている。
【0028】
次に製造方法の例を図13〜図15に示す。絶縁基板1としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が200°C以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン(Ny)等が用いられる。
【0029】
ゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ+エッチング法を使用できるが、印刷法など、他の方法でもよい。
【0030】
ゲート絶縁膜3としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。酸化物半導体パターン6としては、InGaZnOや、InGaSnO、ZnGaO、GaSnO等を用いることができる。酸化物半導体のパターニング法としては、通常のフォトリソグラフィ+エッチング法が好適であるが、リフトオフ法など、他の方法を用いてもよい。
【0031】
ドレイン電極5、ドレイン配線5´、ソース電極4、画素電極8としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ+エッチング法、リフトオフ法、印刷法などを用いることができる。
また、図13のようにドレイン電極5・ソース電極4を封止層9よりも先に付ける場合には、半導体層6が損傷を受けないようにリフトオフ法または印刷法が好適である。さらに図14、図15のようにドレイン電極5・ソース電極4を封止層9よりも後に付ける場合には、半導体層6は封止層9またはドレイン電極5・ソース電極4に覆われているので、フォトリソグラフィ+エッチング法を用いることができる。
【0032】
封止層9としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。特にSiONは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。SiN焼結体をターゲットとし、酸素流量を(アルゴン流量+酸素流量)の5%〜20%にして成膜すると、良好な封止特性が得られる。アルゴンのみで成膜した通常のSiNでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
【0033】
あるいは、封止層9として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂があるが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂(エポキシやアクリル等)と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。フッ素化樹脂の場合、パターニングは印刷(スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等)で行うことができる。
【0034】
チャネル幅は、半導体層6の幅で決まる。ソース電極4・ドレイン電極5を封止層9よりも先に形成した場合(図4、図13)、チャネル長はソース電極4・ドレイン電極5間の距離で決まる。ソース電極4・ドレイン電極5を封止層9よりも後に形成する場合(図5〜図6、図14、図15)、チャネル長は封止層9の幅で決まる。また、図6のように接続部以外を全て封止層9で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
【0035】
(第3の実施の形態)
本発明の第3の実施の形態に係わる薄膜トランジスタの例を図7〜図9に示す。
図7は本実施の形態の第1の例による薄膜トランジスタで作製したTFTアレイのうちの1画素を示す平面配置図、および、G−G´線に沿った断面図を示している。
また、図8は本実施の形態の第2の例による薄膜トランジスタで作製したTFTアレイのうちの1画素を示す平面配置図、および、H−H´線に沿った断面図を示している。
さらに図9は、本実施の形態の第3の例による薄膜トランジスタで作製したTFTアレイのうちの1画素を示す平面配置図、および、I−I´線に沿った断面図を示している。
【0036】
図7〜図9に示すように本発明の第3の実施の形態に係わる薄膜トランジスタでは、絶縁基板1上にゲート電極2、それに接続されたゲート配線2´、キャパシタ電極10、それに接続されたキャパシタ配線10´が設けられ、ゲート絶縁膜3および酸化物半導体パターン6を有し、さらにドレイン電極5、それに接続されたドレイン配線5´、ソース電極4、それに接続された画素電極8が設けられている。そして、少なくとも酸化物半導体パターン6上の部分が、封止層9で覆われている。さらに、画素電極8上に開口部を有する層間絶縁膜7が設けられ、その上に上部画素電極12が設けられている。上部画素電極12は層間絶縁膜7の開口部7Aにおいて画素電極8と接続されている。また、ドレイン電極5、ソース電極4、ゲート配線2´、キャパシタ電極10の大部分を覆っていることが望ましい。
そして図7では、ソース電極4・ドレイン電極5を付けた上から、半導体層6を覆うように封止層9が設けられている。また、図8では、半導体層6のチャネル部を覆うように封止層9を付けた後、封止層9が付いていない部分にソース電極4・ドレイン電極5が接続されている。また、図9では、半導体層6のチャネル部を覆うだけでなく、ソース電極4・ドレイン電極5との接続部分および画素電極8の下でキャパシタを構成する部分以外がすべて封止層9に覆われている。
【0037】
次に製造方法の例を、図16〜図18に示している。絶縁基板1としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が200°C以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン(Ny)等が用いられる。
【0038】
ゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ+エッチング法を使用できるが、印刷法など、他の方法でもよい。
【0039】
ゲート絶縁膜3としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。酸化物半導体パターン6としては、InGaZnOや、InGaSnO、ZnGaO、GaSnO等を用いることができる。酸化物半導体のパターニング法としては、通常のフォトリソグラフィ+エッチング法が好適であるが、リフトオフ法など、他の方法を用いてもよい。
【0040】
ドレイン電極5、ドレイン配線5´、ソース電極4、画素電極8としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ+エッチング法、リフトオフ法、印刷法などを用いることができる。図16のようにドレイン電極5・ソース電極4を封止層9よりも先に付ける場合には、半導体層6が損傷を受けないようにリフトオフ法または印刷法が好適である。また、図17、図18のようにドレイン電極5・ソース電極4を封止層9よりも後に付ける場合には、半導体層6は封止層9またはドレイン電極5・ソース電極4に覆われているので、フォトリソグラフィ+エッチング法を用いることができる。
【0041】
封止層9としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。特にSiONは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。SiN焼結体をターゲットとし、酸素流量を(アルゴン流量+酸素流量)の5%〜20%にして成膜すると、良好な封止特性が得られる。アルゴンのみで成膜した通常のSiNでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
【0042】
あるいは、封止層9として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂がありが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂(エポキシやアクリル等)と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。全フッ素化樹脂の場合、パターニングは印刷(スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等)で行うことができる。
【0043】
チャネル幅は、半導体層6の幅で決まる。ソース電極4・ドレイン電極5を封止層9よりも先に形成した場合(図7、図16)、チャネル長はソース電極4・ドレイン電極5間の距離で決まる。また、ソース電極4・ドレイン電極5を封止層9よりも後に形成する場合(図8、図9、図17、図18)、チャネル長は封止層9の幅で決まる。また、図9のように接続部以外を全て封止層9で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
【0044】
層間絶縁膜7としては、エポキシやアクリル等の有機絶縁物が好適に用いられる。スクリーン印刷で開口部を有する層間絶縁膜を直接形成する方法や、感光性を付与しておいて全面成膜後に露光・現像によって開口部を形成する方法が好適である。
【0045】
上部画素電極12としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、任意の導電膜を用いることができる。この上部画素電極12が、画像表示物に電圧を印加する作用をする。製法としては、全面に成膜した後フォトリソグラフィ+エッチングで形成してもよいが、印刷法、特にスクリーン印刷を用いると、簡単な工程で成膜とパターニングを同時に行うことができ、好適である。
【0046】
ところで、酸化物半導体は、酸素空孔がn型のキャリアとして作用している。ほとんどの酸化物半導体がn型動作するのは、そのためである。その上に一般的な非フッ素化樹脂を塗布すると、非フッ素化樹脂が酸化されて酸化物半導体を還元し、酸化物半導体中の酸素空孔(キャリア)を増やしてしまう。透明電極として使われるITO等や、pn接合素子等では、元々キャリアが高い状態で使われるものであり、キャリアが多少増加しても全く問題はない。しかし、キャリアがほとんどいない状態が基本である薄膜トランジスタでは、外因によるキャリアの増加はしきい値のシフトを引き起こし、大問題になる。良好な条件で作製された無機絶縁膜や、フッ素化樹脂は、酸素を奪う作用が小さいので、酸化物半導体上に形成してもキャリアを増加させることがなく、その上に通常の樹脂を塗布しても酸素を奪う作用をブロックするのでキャリアの増加を起こすことがない。
【0047】
なお、ディスプレイとして用いるため、図4〜図9のTFTがマトリクス状のアレイとして用いられることは言うまでもない。また、図4〜図9のTFTはスイッチング用であるから、ドレイン電極5とゲート電極4の名称は便宜的なものであり、逆の呼び方をしてもよい。
【実施例1】
【0048】
本発明の実施例1として、図1の論理回路を作製する方法を、図10を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した(図10(a))。次に、ゲート絶縁膜3としてSiONを500nm、酸化物半導体6としてInGaZnOを50nm連続スパッタ成膜した(図10(b))。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した(図10(c))。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン6Rを形成し(図10(d))、ウェットエッチングによって酸化物半導体をパターニングした(図10(e))。
【0049】
次に、リフトオフ法によって、ドレイン電極5、ソース電極4として50nm厚のITOパターンを形成した(図10(f))。最後に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図10(g))。
こうして作製したインバータに15Vの電源を印加した場合に、図19の入出力特性が得られた。
【実施例2】
【0050】
本発明の実施例2として、図2の論理回路を作製する方法を、図11を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した(図11(a))。次に、ゲート絶縁膜3としてSiONを500nm、酸化物半導体6としてInGaZnOを50nm連続スパッタ成膜した(図11(b))。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した(図11(c))。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン6Rを形成し(図11(d))、ウェットエッチングによって酸化物半導体をパターニングした(図11(e))。
【0051】
次に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図11(f))。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4として50nm厚のITOパターンを形成した(図11(g))。
こうして作製したインバータに15Vの電源を印加した場合に、図19と似た入出力特性が得られた。
【実施例3】
【0052】
本発明の実施例3として、図3の論理回路を作製する方法を、図12を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した(図12(a))。次に、ゲート絶縁膜3としてSiONを500nm、酸化物半導体6としてInGaZnOを50nm連続スパッタ成膜した(図12(b))。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した(図12(c))。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン6Rを形成し(図12(d))、ウェットエッチングによって酸化物半導体をパターニングした(図12(e))。
【0053】
次に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図12(f))。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4として50nm厚のITOパターンを形成した(図12(g))。
こうして作製したインバータに15Vの電源を印加した場合に、図19と似た入出力特性が得られた。
【実施例4】
【0054】
本発明の実施例4として、図4のTFTを作製する方法を、図13を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´を形成した(図13(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図13(b))、さらに酸化物半導体6としてInGaZnOを50nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図13(c))。
【0055】
次に、リフトオフ法によって、ドレイン電極5、ソース電極4としてITOパターンを100nm形成した(図13(d))。最後に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図13(e))。
こうして作製したTFTアレイと、対向電極(ITO)14/対向基板13の間にゲストホスト液晶15を封入して、図20のモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
【実施例5】
【0056】
本発明の実施例5として、図5のTFTを作製する方法を、図14を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´を形成した(図14(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図14(b))、さらに酸化物半導体6としてInGaZnOを50nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図14(c))。
【0057】
次に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図14(d))。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4としてITOパターンを100nm形成した(図14(e))。
こうして作製したTFTアレイと、対向電極(ITO)14/対向基板13の間にゲストホスト液晶15を封入して、図20のようなモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
【実施例6】
【0058】
本発明の実施例6として、図6のTFTを作製する方法を、図15を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´を形成した(図15(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図15(b))、さらに酸化物半導体6としてInGaZnOを50nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図15(c))。
【0059】
次に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図15(d))。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4としてITOパターンを100nm形成した(図15(e))。
こうして作製したTFTアレイと、対向電極(ITO)14/対向基板13の間にゲストホスト液晶15を封入して、図20のようなモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
【実施例7】
【0060】
本発明の実施例7として、図7のTFTを作製する方法を、図16を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した(図16(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図16(b))、さらに酸化物半導体6としてInGaZnOを200nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図16(c))。
【0061】
次に、リフトオフ法によって、ドレイン電極5、ソース電極4としてITOパターンを50nm形成した(図16(d))。そして、リフトオフ法によって、封止層9として200nmのSiONパターンを形成した(図16(e))。さらに、感光性のアクリル膜を20um塗布し、露光・現像によって層間絶縁膜7を形成した(図16(f))。最後に、Agペーストをスクリーン印刷し、100°Cで焼成することにより、上部画素電極12を形成した(図16(g))。
こうして作製したTFTアレイと、接着剤18/電気泳動カプセル16/対向電極(ITO)14/対向基板13を貼合せることにより図21の電子ペーパーを作製し、正常に表示できることを確認した。
【実施例8】
【0062】
本発明の実施例8として、図8のTFTを作製する方法を、図17を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した(図17(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図17(b))、さらに酸化物半導体6としてInGaZnOを200nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図17(c))。
【0063】
次に、リフトオフ法によって、封止層9として200nmのSiONパターンを形成した(図17(d))。そして、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4としてITOパターンを50nm形成した(図17(e))。さらに、感光性のアクリル膜を20um塗布し、露光・現像によって層間絶縁膜7を形成した(図17(f))。最後に、Agペーストをスクリーン印刷し、100°Cで焼成することにより、上部画素電極12を形成した(図17(g))。
【0064】
こうして作製したTFTアレイと、接着剤18/電気泳動カプセル16/対向電極(ITO)14/対向基板13を貼合せることにより図21のような電子ペーパーを作製し、正常に表示できることを確認した。
【実施例9】
【0065】
本発明の実施例として、図9のTFTを作製する方法を、図18を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した(図18(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図18(b))、さらに酸化物半導体6としてInGaZnOを200nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図18(c))。
【0066】
次に、リフトオフ法によって、封止層9として200nmのSiONパターンを形成した(図18(d))。そして、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4としてITOパターンを50nm形成した(図18(e))。さらに、感光性のアクリル膜を20um塗布し、露光・現像によって層間絶縁膜7を形成した(図18(f))。最後に、Agペーストをスクリーン印刷し、100°Cで焼成することにより、上部画素電極12を形成した(図18(g))。
【0067】
こうして作製したTFTアレイと、接着剤18/電気泳動カプセル16/対向電極(ITO)14/対向基板13を貼合せることにより図21のような電子ペーパーを作製し、正常に表示できることを確認した。
【実施例10】
【0068】
以下は、封止層9の効果について調べた。封止層9としてSiONの反応性スパッタ(全流量に対するO2流量比5%)を用いた場合、その上に感光性のアクリル樹脂を塗布しても、TFTのしきい値の変化は±2V以内であった。なお、SiON反応性スパッタの条件は、圧力0.5Pa、Ar流量38sccm、O2流量2sccm、電力300W、膜厚200nmであった。
【実施例11】
【0069】
封止層9としてSiONの反応性スパッタ(全流量に対するO2流量比10%)を用いた場合、その上に感光性のアクリル樹脂を塗布しても、TFTのしきい値の変化は±2V以内であった。なお、SiON反応性スパッタの条件は、圧力0.5Pa、Ar流量36sccm、O2流量4sccm、電力300W、膜厚200nmであった。
【実施例12】
【0070】
封止層9としてSiONの反応性スパッタ(全流量に対するO2流量比20%)を用いた場合、その上に感光性のアクリル樹脂を塗布しても、TFTのしきい値の変化は±2V以内であった。なお、SiON反応性スパッタの条件は、圧力0.5Pa、Ar流量32sccm、O2流量8sccm、電力300W、膜厚200nmであった。
【実施例13】
【0071】
封止層9としてフッ素化樹脂であるサイトップ(旭硝子株式会社製)を用いた場合、その上に感光性のアクリル樹脂を塗布しても、TFTのしきい値の変化は±2V以内であった。
【0072】
次に比較例について説明する。
(比較例1)
封止層9なしの場合、その上に感光性のアクリル樹脂を塗布した場合の、TFTのしきい値の変化は−30Vであった。
【0073】
(比較例2)
封止層9としてSiNのスパッタを用いた場合、成膜後に封止層9が剥がれてしまった。封止層9内の応力が大きかったためと思われる。なお、SiNスパッタの条件は、圧力0.5Pa、Ar流量40sccm、電力300W、膜厚200nmであった。
【図面の簡単な説明】
【0074】
【図1】本発明の第1の実施の形態に係る薄膜トランジスタの一例を示す平面図および断面図である。
【図2】本発明の第1の実施の形態に係る薄膜トランジスタの他の例を示す平面図および断面図である。
【図3】本発明の第1の実施の形態に係る薄膜トランジスタのされに他の例を示す平面図および断面図である。
【図4】本発明の第2の実施の形態に係る薄膜トランジスタの一例を示す平面図および断面図である。
【図5】本発明の第2の実施の形態に係る薄膜トランジスタの他の例を示す平面図および断面図である。
【図6】本発明の第2の実施の形態に係る薄膜トランジスタのさらに他の例を示す平面図および断面図である。
【図7】本発明の第3の実施の形態に係る薄膜トランジスタの一例を示す平面図および断面図である。
【図8】本発明の第3の実施の形態に係る薄膜トランジスタの他の例を示す平面図および断面図である。
【図9】本発明の第3の実施の形態に係る薄膜トランジスタのさらに他の例を示す平面図および断面図である。
【図10】図1に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図11】図2に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図12】図3に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図13】図4に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図14】図5に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図15】図6に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図16】図7に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図17】図8に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図18】図9に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図19】本発明の実施例1に係るインバータの動作特性を示す説明図である。
【図20】本発明の実施例2に係る液晶ディスプレイの例を示す断面図である。
【図21】本発明の実施例3に係る電子ペーパーの例を示す断面図である。
【符号の説明】
【0075】
1……絶縁基板、2……ゲート電極、2´……ゲート配線、3……ゲート絶縁膜、3A……ゲート絶縁膜開口部、3AR……ゲート絶縁膜開口予定部のレジスト、4……ソース電極、5……ドレイン電極、5´……ドレイン配線、6……酸化物半導体パターン、6L……酸化物半導体層、6R……酸化物半導体パターニング用レジスト、7……層間絶縁膜、7A……層間絶縁膜開口部、8……画素電極、9……封止層、9A……封止層開口部、10……キャパシタ電極、10´……キャパシタ配線、12……上部画素電極、13……対向基板、14……対向電極、15……液晶、16……電気泳動カプセル、17……ブラックマトリクス、18……接着剤、21……電源電極、22……GND電極、23……入力電極、24……出力電極。
【技術分野】
【0001】
本発明は、各種の画像表示装置等に用いられる薄膜トランジスタ及びその製造方法に関し、さらに、この薄膜トランジスタを用いたディスプレイに関する。
【背景技術】
【0002】
従来、半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン(a−Si)やポリシリコン(poly−Si)の薄膜トランジスタ(Thin Film Transistor:TFT)が製造され、液晶ディスプレイや電子ペーパー等に応用されている。
【0003】
また近年、有機半導体や酸化物半導体が登場し(例えば非特許文献1参照)、200°C以下の低温でTFTを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。特に酸化物半導体は移動度が10cm2/Vs程度と大きいので、poly−Siなみの高性能なTFTの実現が期待される。すなわち、画素内のTFTだけでなく、周辺の駆動論理回路も酸化物TFTで作り込むことが期待されている。
【非特許文献1】K.Nomura et al., Nature, 432, 488(2004)
【発明の開示】
【発明が解決しようとする課題】
【0004】
ところが、酸化物TFTの試作を行った結果、酸化物半導体が一般的な非フッ素化樹脂(エポキシやアクリル等)に接触すると、TFTのしきい値が−30V程度ずれる現象が観測された。
【0005】
この現象は、薄膜トランジスタを論理回路として用いた場合でも、ディスプレイとして用いた場合でも、問題である。例えば論理回路として用いる場合、エポキシ樹脂で埋め込むことが通常行われるが、酸化物半導体がこのエポキシに接触することにより、TFTの特性が変化し、正常な論理動作が行われなくなる。
また、ディスプレイとして用いる場合で、層間絶縁膜および上部画素電極を設ける場合には、酸化物半導体が、層間絶縁膜として通常用いられるエポキシやアクリル等の樹脂に接触することにより、TFTの特性が変化することになる。あるいはディスプレイとして用いる場合で、層間絶縁膜を用いない場合、液晶ディスプレイでは液晶に接触し、電子ペーパーでは接着剤に接触することによって、TFTの特性が変化することになる。いずれの場合も、ディスプレイの表示に異常が起こる。
【0006】
本発明は、以上のような実情に鑑み、特性変化の小さい酸化物薄膜トランジスタを提供することを目的とする。また、フレキシブルディスプレイに適した画素用の薄膜トランジスタや駆動用の薄膜トランジスタ論理回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
上述の目的を達成するため、本発明の薄膜トランジスタは、絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタであって、前記酸化物半導体パターン上に封止層を設けたことを特徴とする。封止層を設けることにより、その上に通常の非フッ素化樹脂が接触しても、酸化物半導体への影響を抑えることができる。具体的には、その上に非フッ素化樹脂を塗布する前後で、薄膜トランジスタのしきい値シフトが±5V以内であれば、酸化物半導体への影響が小さいとみなせる。
【0008】
また前記封止層が、無機絶縁膜であることを特徴とする。すなわち、酸化物半導体に影響を与えない封止層として、無機絶縁膜を用いることができる。また前記封止層が、酸化窒化シリコンであることを特徴とする。無機絶縁膜の中でも酸化窒化シリコンは、絶縁性や封止性能が良好な膜を容易に得ることができる。
また前記封止層が、フッ素化樹脂であることを特徴とする請求項1記載の薄膜トランジスタである。酸化物半導体に影響を与えない封止層としてフッ素化樹脂を用いることができる。
【0009】
また、前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しないことを特徴とする。このような構造により、画素電極が液晶層に電圧を印加する役割を果たし、フレキスブルディスプレイ用TFTとして用いることができる。
また前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする。このような構造により、上部画素電極が液晶層に電圧を印加する役割を果たし、フレキスブルディスプレイ用TFTとして用いることができる。
【0010】
また、以上のような薄膜トランジスタを用いた薄膜トランジスタディスプレイとすることにより、特性の安定したフレキシブルディスプレイを実現できる。
【0011】
また本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜開口予定部にレジストパターンを形成する工程と、ゲート絶縁膜と酸化物半導体を成膜する工程と、ゲート絶縁膜開口予定部のレジストを除去してゲート絶縁膜に開口部を形成する工程と、前記開口部の形成前もしくは形成後に酸化物半導体をパターニングする工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記酸化物半導体をパターニングする際に、ゲート絶縁膜開口部近傍をエッチングしないことにより、開口部内のゲート電極がエッチャントにさらされないようにすることを特徴とする。これにより、ゲート電極材料の選択の幅を広くすることができる。
【0012】
また本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記封止層を形成する工程が、反応性スパッタであることを特徴とする。封止層の工程に反応性スパッタを用いることにより、簡単な方法で性能のよい膜を再現性よく得ることができる。
また前記封止層を形成する工程が、SiN焼結体をターゲットとした反応性スパッタであることを特徴とする。この方法により、性能のよい封止膜を再現性よく得ることができる。
【0013】
さらに本発明の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極、ゲート配線、キャパシタ電極、及びキャパシタ配線を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極、ドレイン配線、ソース電極、及び画素電極を形成する工程と、前記ドレイン電極、ドレイン配線、ソース電極、及び画素電極の形成前もしくは形成後に封止層を形成する工程と、層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、前記上部画素電極を形成する工程がスクリーン印刷であることを特徴とする。上部画素電極の工程にスクリーン印刷を用いることにより、簡単な工程で薄膜トランジスタを製造できる。
【発明の効果】
【0014】
本発明の薄膜トランジスタによれば、酸化物半導体パターン上に封止層を設けることにより、その上に通常の非フッ素化樹脂を塗布した場合でも、TFT特性の変化を抑えることができる。したがって、このような薄膜トランジスタを用いたディスプレイによれば、TFT特性の安定化により高品位の画像表示を行うことが可能となる。
また本発明の薄膜トランジスタの製造方法によれば、酸化物半導体エッチングの際にゲート絶縁膜開口部にもレジストを残すことにより、ゲート電極のエッチングを抑制できる。あるいは、封止層を反応性スパッタで作製することにより、特性のよい封止膜を得ることができる。さらには、上部画素電極をスクリーン印刷で作製することにより、容易に製造することができる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の実施の形態について、図面を使用して詳細に説明する。
(第1の実施の形態)
本発明の第1の実施の形態に係わる薄膜トランジスタの例を図1〜図3に示す。
図1は本実施の形態の第1の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、線A−A´に沿った断面図を示している。
また、図2は本実施の形態の第2の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、B−B´線に沿った断面図を示している。
さらに図3は、本実施の形態の第3の例による薄膜トランジスタで作製したインバータを示す平面配置図、および、線C−C´に沿った断面図を示している。
【0016】
図1〜図3に示すように、本発明の第1の実施の形態に係わる薄膜トランジスタでは、絶縁基板1上にゲート電極2が設けられ、開口部3Aを有するゲート絶縁膜3および酸化物半導体パターン6を有し、さらにドレイン電極5およびソース電極4が設けられている。そして、少なくとも半導体層6の上面のうちソース電極4・ドレイン電極5で覆われていない部分が、封止層9で覆われている。
そして、図1では、ソース電極4・ドレイン電極5を付けた上から、半導体層6を覆うように封止層9が設けられている。また、図2では、半導体層6のチャネル部を覆うように封止層9を付けた後、封止層9に付いていない部分にソース電極4・ドレイン電極5が接続されている。また、図3では、半導体層6のチャネル部を覆うだけでなく、ソース電極4・ドレイン電極5との接続部分およびゲート電極との接続部分3A以外がすべて封止層9に覆われている。なお、図3および図9以降において、符号9Aは封止層9に設けられた封止層開口部を示す。
【0017】
製造方法の例を、図10〜図12に示している。絶縁基板1としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が200°C以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン(Ny)等が用いられる。
【0018】
ゲート電極2としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ+エッチング法を使用できるが、印刷法など、他の方法でもよい。
【0019】
ゲート絶縁膜3としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。開口部3Aを開ける方法としては、予め開口予定部にレジストパターン3ARを形成しておき、ゲート絶縁膜3の成膜後にレジストパターン3ARとともに上部の膜を除去するリフトオフ法が好適であるが、通常のフォトリソグラフィ+エッチング法等、他の方法を用いてもよい。
酸化物半導体パターン6としては、InGaZnOや、InGaSnO、ZnGaO、GaSnO等を用いることができる。酸化物半導体のパターニング法としては、フォトリソグラフィ+エッチング法が好適であるが、印刷法など、他の方法でもよい。
【0020】
そして重要なことは、酸化物半導体パターニングの際に、ゲート絶縁膜開口部3A内のゲート電極2が酸化物半導体のエッチャントにさらされないように、開口部3A内にレジストを残しておくことである。
具体的には、例えば次のような方法がある。例えば、ゲート開口予定部にレジストパターン3ARを形成し(図10〜図12の(a))、ゲート絶縁膜3と酸化物半導体層6Lを連続成膜した後(図10〜図12の(b))、レジスト3ARをリフトオフして開口部3Aを形成し(図10〜図12の(c))、全面に別のレジストを塗布し、半導体パターンと同時に開口部にもレジストパターン6Rを残しておき(図10〜図12の(d))、酸化物半導体をエッチングする(図10〜図12の(e))。
あるいは、ゲート開口予定部にレジストパターン3ARを形成し、ゲート絶縁膜2と酸化物半導体層6Lを連続成膜した後、レジスト3ARをリフトオフせずに全面に別のレジストを塗布し、半導体加工用パターン6Rを形成し(開口部にも元のレジストパターン3ARを残しておき)、酸化物半導体をエッチングする(この方法は、図示していないが、レジスト3ARをリフトオフしないこと以外は図10〜図12と同じである)。これらの方法により、ゲート電極2として、酸に弱いMo、Cu、Al、Ti、ITO等を用いることが可能になる。
【0021】
ドレイン電極5、ソース電極4としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ+エッチング法、リフトオフ法、印刷法などを用いることができる。図10のようにドレイン電極5・ソース電極4を封止層9よりも先に付ける場合には、半導体層6が損傷を受けないようにリフトオフ法または印刷法が好適である。図11、図12のようにドレイン電極5・ソース電極4を封止層9よりも後に付ける場合には、半導体層6は封止層9またはドレイン電極5・ソース電極4に覆われているので、フォトリソグラフィ+エッチング法を用いることができる。
【0022】
封止層9としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。特にSiONは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。SiN焼結体をターゲットとし、酸素流量を適切に制御すると(例えば(アルゴン流量+酸素流量)の5%以上20%以下にして成膜すると)、良好な封止特性が得られる。アルゴンのみで成膜した通常スパッタのSiNでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
【0023】
あるいは、封止層9として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂があるが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂(エポキシやアクリル等)と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。フッ素化樹脂の場合、パターニングは印刷(スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等)で行うことができるが、スピンコートやダイコートによって全面に形成後、コンタクト部のみをピンセット等で剥がしてもよい。
【0024】
チャネル幅は、半導体層6の幅で決まる。ソース電極4・ドレイン電極5を封止層9よりも先に形成した場合(図1、図10)、チャネル長はソース電極4・ドレイン電極5間の距離で決まる。ソース電極4・ドレイン電極5を封止層9よりも後に形成する場合(図2〜図3、図11、図12)、チャネル長は封止層9の幅で決まる。図3のように接続部以外をすべて封止層9で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
【0025】
なお、図1〜図3に示したものはインバータであるが、同様にしてNANDやNORや、シフトレジスタ等、他の論理回路も作製できることは言うまでもない。また、図1〜図3に示したものはエンハンスメント/エンハンスメント(E/E)型であるが、これに限定されるものではなく、エンハンスメント/デプレション(E/D)型や相補型にしてもよい。ただし、酸化物半導体は通常n型なので、相補型にするにはp型の半導体を組み合わせる必要がある。また、このような論理回路は、ICとして使用できるだけでなく、ディスプレイの周辺回路としてマトリクスアレイの周囲に配置することもできる。
【0026】
(第2の実施の形態)
本発明の第2の実施の形態に係わる薄膜トランジスタの例を図4〜図6に示す。
図4は本実施の形態の第1の例による薄膜トランジスタで作製したTFTアレイ内の1画素を示す平面配置図、および、D−D´線に沿った断面図を示している。
また、図5は本実施の形態の第2の例による薄膜トランジスタで作製したTFTアレイ内の1画素を示す平面配置図、および、E−E´線に沿った断面図を示している。
さらに図6は、本実施の形態の第3の例による薄膜トランジスタで作製したTFTアレイ内の1画素を示す平面配置図、および、F−F´線に沿った断面図を示している。
【0027】
図4〜図6に示すように、本発明の第2の実施の形態に係わる薄膜トランジスタでは、絶縁基板1上にゲート電極2、それに接続されたゲート配線2´、キャパシタ電極10、それに接続されたキャパシタ配線10´が設けられ、ゲート絶縁膜3および酸化物半導体パターン6を有し、さらにドレイン電極5、それに接続されたドレイン配線5´、ソース電極4、それに接続された画素電極8が設けられている。
そして、少なくとも酸化物半導体パターン6上でソース電極4・ドレイン電極5に覆われていない部分が、封止層9で覆われている。画素電極8が、画像表示物に電圧を印加する作用をする。従って、画素電極8は封止層9で覆われないことが望ましい。
そして、図4では、ソース電極4・ドレイン電極5を付けた上から、半導体層6を覆うように封止層9が設けられている。また、図5では、半導体層6のチャネル部を覆うように封止層9を付けた後、封止層9が付いていない部分にソース電極4・ドレイン電極5が接続されている。また、図6では、半導体層6のチャネル部を覆うだけでなく、ソース電極4・ドレイン電極5との接続部分および画素電極8の下でキャパシタを構成する部分以外が全て封止層9に覆われている。
【0028】
次に製造方法の例を図13〜図15に示す。絶縁基板1としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が200°C以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン(Ny)等が用いられる。
【0029】
ゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ+エッチング法を使用できるが、印刷法など、他の方法でもよい。
【0030】
ゲート絶縁膜3としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。酸化物半導体パターン6としては、InGaZnOや、InGaSnO、ZnGaO、GaSnO等を用いることができる。酸化物半導体のパターニング法としては、通常のフォトリソグラフィ+エッチング法が好適であるが、リフトオフ法など、他の方法を用いてもよい。
【0031】
ドレイン電極5、ドレイン配線5´、ソース電極4、画素電極8としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ+エッチング法、リフトオフ法、印刷法などを用いることができる。
また、図13のようにドレイン電極5・ソース電極4を封止層9よりも先に付ける場合には、半導体層6が損傷を受けないようにリフトオフ法または印刷法が好適である。さらに図14、図15のようにドレイン電極5・ソース電極4を封止層9よりも後に付ける場合には、半導体層6は封止層9またはドレイン電極5・ソース電極4に覆われているので、フォトリソグラフィ+エッチング法を用いることができる。
【0032】
封止層9としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。特にSiONは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。SiN焼結体をターゲットとし、酸素流量を(アルゴン流量+酸素流量)の5%〜20%にして成膜すると、良好な封止特性が得られる。アルゴンのみで成膜した通常のSiNでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
【0033】
あるいは、封止層9として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂があるが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂(エポキシやアクリル等)と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。フッ素化樹脂の場合、パターニングは印刷(スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等)で行うことができる。
【0034】
チャネル幅は、半導体層6の幅で決まる。ソース電極4・ドレイン電極5を封止層9よりも先に形成した場合(図4、図13)、チャネル長はソース電極4・ドレイン電極5間の距離で決まる。ソース電極4・ドレイン電極5を封止層9よりも後に形成する場合(図5〜図6、図14、図15)、チャネル長は封止層9の幅で決まる。また、図6のように接続部以外を全て封止層9で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
【0035】
(第3の実施の形態)
本発明の第3の実施の形態に係わる薄膜トランジスタの例を図7〜図9に示す。
図7は本実施の形態の第1の例による薄膜トランジスタで作製したTFTアレイのうちの1画素を示す平面配置図、および、G−G´線に沿った断面図を示している。
また、図8は本実施の形態の第2の例による薄膜トランジスタで作製したTFTアレイのうちの1画素を示す平面配置図、および、H−H´線に沿った断面図を示している。
さらに図9は、本実施の形態の第3の例による薄膜トランジスタで作製したTFTアレイのうちの1画素を示す平面配置図、および、I−I´線に沿った断面図を示している。
【0036】
図7〜図9に示すように本発明の第3の実施の形態に係わる薄膜トランジスタでは、絶縁基板1上にゲート電極2、それに接続されたゲート配線2´、キャパシタ電極10、それに接続されたキャパシタ配線10´が設けられ、ゲート絶縁膜3および酸化物半導体パターン6を有し、さらにドレイン電極5、それに接続されたドレイン配線5´、ソース電極4、それに接続された画素電極8が設けられている。そして、少なくとも酸化物半導体パターン6上の部分が、封止層9で覆われている。さらに、画素電極8上に開口部を有する層間絶縁膜7が設けられ、その上に上部画素電極12が設けられている。上部画素電極12は層間絶縁膜7の開口部7Aにおいて画素電極8と接続されている。また、ドレイン電極5、ソース電極4、ゲート配線2´、キャパシタ電極10の大部分を覆っていることが望ましい。
そして図7では、ソース電極4・ドレイン電極5を付けた上から、半導体層6を覆うように封止層9が設けられている。また、図8では、半導体層6のチャネル部を覆うように封止層9を付けた後、封止層9が付いていない部分にソース電極4・ドレイン電極5が接続されている。また、図9では、半導体層6のチャネル部を覆うだけでなく、ソース電極4・ドレイン電極5との接続部分および画素電極8の下でキャパシタを構成する部分以外がすべて封止層9に覆われている。
【0037】
次に製造方法の例を、図16〜図18に示している。絶縁基板1としては、ガラス等のリジッドな基板を用いることもできるが、プロセス温度が200°C以下と小さいために、フレキシブルなプラスチック基板を用いることができる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン(Ny)等が用いられる。
【0038】
ゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、任意の導電膜を用いることができる。パターニングには、通常のフォトリソグラフィ+エッチング法を使用できるが、印刷法など、他の方法でもよい。
【0039】
ゲート絶縁膜3としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。酸化物半導体パターン6としては、InGaZnOや、InGaSnO、ZnGaO、GaSnO等を用いることができる。酸化物半導体のパターニング法としては、通常のフォトリソグラフィ+エッチング法が好適であるが、リフトオフ法など、他の方法を用いてもよい。
【0040】
ドレイン電極5、ドレイン配線5´、ソース電極4、画素電極8としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、各種の導電膜を用いることができる。ここでもフォトリソグラフィ+エッチング法、リフトオフ法、印刷法などを用いることができる。図16のようにドレイン電極5・ソース電極4を封止層9よりも先に付ける場合には、半導体層6が損傷を受けないようにリフトオフ法または印刷法が好適である。また、図17、図18のようにドレイン電極5・ソース電極4を封止層9よりも後に付ける場合には、半導体層6は封止層9またはドレイン電極5・ソース電極4に覆われているので、フォトリソグラフィ+エッチング法を用いることができる。
【0041】
封止層9としては、SiON、SiOx、SiN、Al2O3、Y2O3等、無機の絶縁膜を用いることができる。特にSiONは、絶縁性がよく欠陥が少ない膜を反応性スパッタによって容易に得ることができ、特に好ましい。SiN焼結体をターゲットとし、酸素流量を(アルゴン流量+酸素流量)の5%〜20%にして成膜すると、良好な封止特性が得られる。アルゴンのみで成膜した通常のSiNでは、膜内の応力が大きすぎて容易に剥がれてしまう。酸素流量が大きいと、成膜速度が遅くなるという難点がある。
【0042】
あるいは、封止層9として、樹脂の水素をフッ素に置き換えたフッ素化樹脂を用いることもできる。具体的には、フッ素化エポキシ、フッ素化アクリル、フッ素化ポリイミド、ポリフッ化ビニリデン、フッ素化オレフィン・プロピレン共重合体、フッ素化オレフィン・ビニルエーテル共重合体、フッ素化オレフィン・ビニルエステル共重合体、フッ素化エーテル環化重合体等を用いることができる。また、フッ素化樹脂には、一部の水素をフッ素に置き換えた部分フッ素化樹脂と、全ての水素をフッ素に置き換えた全フッ素化樹脂がありが、全フッ素化樹脂の方がより望ましい。通常の非フッ素化樹脂(エポキシやアクリル等)と異なり、フッ素化樹脂は安定性に優れた物質であり、酸化物半導体に影響を及ぼさない。無機絶縁膜の場合、パターニングにはリフトオフ法が好適である。全フッ素化樹脂の場合、パターニングは印刷(スクリーン印刷、フレキソ印刷、反転印刷、インクジェット印刷等)で行うことができる。
【0043】
チャネル幅は、半導体層6の幅で決まる。ソース電極4・ドレイン電極5を封止層9よりも先に形成した場合(図7、図16)、チャネル長はソース電極4・ドレイン電極5間の距離で決まる。また、ソース電極4・ドレイン電極5を封止層9よりも後に形成する場合(図8、図9、図17、図18)、チャネル長は封止層9の幅で決まる。また、図9のように接続部以外を全て封止層9で覆うと、配線の交差部分でのリーク電流や浮遊容量を低減できるという利点がある。
【0044】
層間絶縁膜7としては、エポキシやアクリル等の有機絶縁物が好適に用いられる。スクリーン印刷で開口部を有する層間絶縁膜を直接形成する方法や、感光性を付与しておいて全面成膜後に露光・現像によって開口部を形成する方法が好適である。
【0045】
上部画素電極12としては、Mo、Cr、Au、Ag、Cu、Ni、Al、Ti等の金属や、ITO等の透明導電膜など、任意の導電膜を用いることができる。この上部画素電極12が、画像表示物に電圧を印加する作用をする。製法としては、全面に成膜した後フォトリソグラフィ+エッチングで形成してもよいが、印刷法、特にスクリーン印刷を用いると、簡単な工程で成膜とパターニングを同時に行うことができ、好適である。
【0046】
ところで、酸化物半導体は、酸素空孔がn型のキャリアとして作用している。ほとんどの酸化物半導体がn型動作するのは、そのためである。その上に一般的な非フッ素化樹脂を塗布すると、非フッ素化樹脂が酸化されて酸化物半導体を還元し、酸化物半導体中の酸素空孔(キャリア)を増やしてしまう。透明電極として使われるITO等や、pn接合素子等では、元々キャリアが高い状態で使われるものであり、キャリアが多少増加しても全く問題はない。しかし、キャリアがほとんどいない状態が基本である薄膜トランジスタでは、外因によるキャリアの増加はしきい値のシフトを引き起こし、大問題になる。良好な条件で作製された無機絶縁膜や、フッ素化樹脂は、酸素を奪う作用が小さいので、酸化物半導体上に形成してもキャリアを増加させることがなく、その上に通常の樹脂を塗布しても酸素を奪う作用をブロックするのでキャリアの増加を起こすことがない。
【0047】
なお、ディスプレイとして用いるため、図4〜図9のTFTがマトリクス状のアレイとして用いられることは言うまでもない。また、図4〜図9のTFTはスイッチング用であるから、ドレイン電極5とゲート電極4の名称は便宜的なものであり、逆の呼び方をしてもよい。
【実施例1】
【0048】
本発明の実施例1として、図1の論理回路を作製する方法を、図10を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した(図10(a))。次に、ゲート絶縁膜3としてSiONを500nm、酸化物半導体6としてInGaZnOを50nm連続スパッタ成膜した(図10(b))。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した(図10(c))。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン6Rを形成し(図10(d))、ウェットエッチングによって酸化物半導体をパターニングした(図10(e))。
【0049】
次に、リフトオフ法によって、ドレイン電極5、ソース電極4として50nm厚のITOパターンを形成した(図10(f))。最後に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図10(g))。
こうして作製したインバータに15Vの電源を印加した場合に、図19の入出力特性が得られた。
【実施例2】
【0050】
本発明の実施例2として、図2の論理回路を作製する方法を、図11を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した(図11(a))。次に、ゲート絶縁膜3としてSiONを500nm、酸化物半導体6としてInGaZnOを50nm連続スパッタ成膜した(図11(b))。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した(図11(c))。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン6Rを形成し(図11(d))、ウェットエッチングによって酸化物半導体をパターニングした(図11(e))。
【0051】
次に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図11(f))。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4として50nm厚のITOパターンを形成した(図11(g))。
こうして作製したインバータに15Vの電源を印加した場合に、図19と似た入出力特性が得られた。
【実施例3】
【0052】
本発明の実施例3として、図3の論理回路を作製する方法を、図12を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した。そして、フォトリソグラフィによって、ゲート開口予定部にレジストパターンを形成した(図12(a))。次に、ゲート絶縁膜3としてSiONを500nm、酸化物半導体6としてInGaZnOを50nm連続スパッタ成膜した(図12(b))。そして、剥離液に浸けることでレジストを除去し、ゲート開口部を形成した(図12(c))。さらに全面にレジストを塗布し、半導体パターンだけでなくゲート絶縁膜開口部にもレジストを残すパターン6Rを形成し(図12(d))、ウェットエッチングによって酸化物半導体をパターニングした(図12(e))。
【0053】
次に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図12(f))。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4として50nm厚のITOパターンを形成した(図12(g))。
こうして作製したインバータに15Vの電源を印加した場合に、図19と似た入出力特性が得られた。
【実施例4】
【0054】
本発明の実施例4として、図4のTFTを作製する方法を、図13を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´を形成した(図13(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図13(b))、さらに酸化物半導体6としてInGaZnOを50nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図13(c))。
【0055】
次に、リフトオフ法によって、ドレイン電極5、ソース電極4としてITOパターンを100nm形成した(図13(d))。最後に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図13(e))。
こうして作製したTFTアレイと、対向電極(ITO)14/対向基板13の間にゲストホスト液晶15を封入して、図20のモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
【実施例5】
【0056】
本発明の実施例5として、図5のTFTを作製する方法を、図14を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´を形成した(図14(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図14(b))、さらに酸化物半導体6としてInGaZnOを50nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図14(c))。
【0057】
次に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図14(d))。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4としてITOパターンを100nm形成した(図14(e))。
こうして作製したTFTアレイと、対向電極(ITO)14/対向基板13の間にゲストホスト液晶15を封入して、図20のようなモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
【実施例6】
【0058】
本発明の実施例6として、図6のTFTを作製する方法を、図15を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2、ゲート配線2´、キャパシタ電極10、キャパシタ配線10´を形成した(図15(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図15(b))、さらに酸化物半導体6としてInGaZnOを50nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図15(c))。
【0059】
次に、リフトオフ法によって、封止層9として200nm厚のSiONパターンを形成した(図15(d))。最後に、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4としてITOパターンを100nm形成した(図15(e))。
こうして作製したTFTアレイと、対向電極(ITO)14/対向基板13の間にゲストホスト液晶15を封入して、図20のようなモノクロの液晶ディスプレイとし、正常に表示できることを確認した。
【実施例7】
【0060】
本発明の実施例7として、図7のTFTを作製する方法を、図16を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した(図16(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図16(b))、さらに酸化物半導体6としてInGaZnOを200nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図16(c))。
【0061】
次に、リフトオフ法によって、ドレイン電極5、ソース電極4としてITOパターンを50nm形成した(図16(d))。そして、リフトオフ法によって、封止層9として200nmのSiONパターンを形成した(図16(e))。さらに、感光性のアクリル膜を20um塗布し、露光・現像によって層間絶縁膜7を形成した(図16(f))。最後に、Agペーストをスクリーン印刷し、100°Cで焼成することにより、上部画素電極12を形成した(図16(g))。
こうして作製したTFTアレイと、接着剤18/電気泳動カプセル16/対向電極(ITO)14/対向基板13を貼合せることにより図21の電子ペーパーを作製し、正常に表示できることを確認した。
【実施例8】
【0062】
本発明の実施例8として、図8のTFTを作製する方法を、図17を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した(図17(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図17(b))、さらに酸化物半導体6としてInGaZnOを200nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図17(c))。
【0063】
次に、リフトオフ法によって、封止層9として200nmのSiONパターンを形成した(図17(d))。そして、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4としてITOパターンを50nm形成した(図17(e))。さらに、感光性のアクリル膜を20um塗布し、露光・現像によって層間絶縁膜7を形成した(図17(f))。最後に、Agペーストをスクリーン印刷し、100°Cで焼成することにより、上部画素電極12を形成した(図17(g))。
【0064】
こうして作製したTFTアレイと、接着剤18/電気泳動カプセル16/対向電極(ITO)14/対向基板13を貼合せることにより図21のような電子ペーパーを作製し、正常に表示できることを確認した。
【実施例9】
【0065】
本発明の実施例として、図9のTFTを作製する方法を、図18を用いて説明する。絶縁基板1としてPENを用い、Alを全面に30nm成膜し、フォトリソグラフィ、ウェットエッチングによってゲート電極2を形成した(図18(a))。次に、ゲート絶縁膜3としてSiONを500nmスパッタし(図18(b))、さらに酸化物半導体6としてInGaZnOを200nmスパッタ成膜し、フォトリソグラフィおよびウェットエッチングによって酸化物半導体をパターニングした(図18(c))。
【0066】
次に、リフトオフ法によって、封止層9として200nmのSiONパターンを形成した(図18(d))。そして、フォトリソグラフィおよびエッチング法によって、ドレイン電極5、ソース電極4としてITOパターンを50nm形成した(図18(e))。さらに、感光性のアクリル膜を20um塗布し、露光・現像によって層間絶縁膜7を形成した(図18(f))。最後に、Agペーストをスクリーン印刷し、100°Cで焼成することにより、上部画素電極12を形成した(図18(g))。
【0067】
こうして作製したTFTアレイと、接着剤18/電気泳動カプセル16/対向電極(ITO)14/対向基板13を貼合せることにより図21のような電子ペーパーを作製し、正常に表示できることを確認した。
【実施例10】
【0068】
以下は、封止層9の効果について調べた。封止層9としてSiONの反応性スパッタ(全流量に対するO2流量比5%)を用いた場合、その上に感光性のアクリル樹脂を塗布しても、TFTのしきい値の変化は±2V以内であった。なお、SiON反応性スパッタの条件は、圧力0.5Pa、Ar流量38sccm、O2流量2sccm、電力300W、膜厚200nmであった。
【実施例11】
【0069】
封止層9としてSiONの反応性スパッタ(全流量に対するO2流量比10%)を用いた場合、その上に感光性のアクリル樹脂を塗布しても、TFTのしきい値の変化は±2V以内であった。なお、SiON反応性スパッタの条件は、圧力0.5Pa、Ar流量36sccm、O2流量4sccm、電力300W、膜厚200nmであった。
【実施例12】
【0070】
封止層9としてSiONの反応性スパッタ(全流量に対するO2流量比20%)を用いた場合、その上に感光性のアクリル樹脂を塗布しても、TFTのしきい値の変化は±2V以内であった。なお、SiON反応性スパッタの条件は、圧力0.5Pa、Ar流量32sccm、O2流量8sccm、電力300W、膜厚200nmであった。
【実施例13】
【0071】
封止層9としてフッ素化樹脂であるサイトップ(旭硝子株式会社製)を用いた場合、その上に感光性のアクリル樹脂を塗布しても、TFTのしきい値の変化は±2V以内であった。
【0072】
次に比較例について説明する。
(比較例1)
封止層9なしの場合、その上に感光性のアクリル樹脂を塗布した場合の、TFTのしきい値の変化は−30Vであった。
【0073】
(比較例2)
封止層9としてSiNのスパッタを用いた場合、成膜後に封止層9が剥がれてしまった。封止層9内の応力が大きかったためと思われる。なお、SiNスパッタの条件は、圧力0.5Pa、Ar流量40sccm、電力300W、膜厚200nmであった。
【図面の簡単な説明】
【0074】
【図1】本発明の第1の実施の形態に係る薄膜トランジスタの一例を示す平面図および断面図である。
【図2】本発明の第1の実施の形態に係る薄膜トランジスタの他の例を示す平面図および断面図である。
【図3】本発明の第1の実施の形態に係る薄膜トランジスタのされに他の例を示す平面図および断面図である。
【図4】本発明の第2の実施の形態に係る薄膜トランジスタの一例を示す平面図および断面図である。
【図5】本発明の第2の実施の形態に係る薄膜トランジスタの他の例を示す平面図および断面図である。
【図6】本発明の第2の実施の形態に係る薄膜トランジスタのさらに他の例を示す平面図および断面図である。
【図7】本発明の第3の実施の形態に係る薄膜トランジスタの一例を示す平面図および断面図である。
【図8】本発明の第3の実施の形態に係る薄膜トランジスタの他の例を示す平面図および断面図である。
【図9】本発明の第3の実施の形態に係る薄膜トランジスタのさらに他の例を示す平面図および断面図である。
【図10】図1に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図11】図2に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図12】図3に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図13】図4に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図14】図5に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図15】図6に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図16】図7に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図17】図8に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図18】図9に示す薄膜トランジスタの製造工程の一例を示す断面図である。
【図19】本発明の実施例1に係るインバータの動作特性を示す説明図である。
【図20】本発明の実施例2に係る液晶ディスプレイの例を示す断面図である。
【図21】本発明の実施例3に係る電子ペーパーの例を示す断面図である。
【符号の説明】
【0075】
1……絶縁基板、2……ゲート電極、2´……ゲート配線、3……ゲート絶縁膜、3A……ゲート絶縁膜開口部、3AR……ゲート絶縁膜開口予定部のレジスト、4……ソース電極、5……ドレイン電極、5´……ドレイン配線、6……酸化物半導体パターン、6L……酸化物半導体層、6R……酸化物半導体パターニング用レジスト、7……層間絶縁膜、7A……層間絶縁膜開口部、8……画素電極、9……封止層、9A……封止層開口部、10……キャパシタ電極、10´……キャパシタ配線、12……上部画素電極、13……対向基板、14……対向電極、15……液晶、16……電気泳動カプセル、17……ブラックマトリクス、18……接着剤、21……電源電極、22……GND電極、23……入力電極、24……出力電極。
【特許請求の範囲】
【請求項1】
絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタであって、
前記酸化物半導体パターン上に封止層を設けた、
ことを特徴とする薄膜トランジスタ。
【請求項2】
前記封止層が無機絶縁膜であることを特徴とする請求項1記載の薄膜トランジスタ。
【請求項3】
前記封止層が酸化窒化シリコンであることを特徴とする請求項2記載の薄膜トランジスタ。
【請求項4】
前記封止層がフッ素化樹脂であることを特徴とする請求項1記載の薄膜トランジスタ。
【請求項5】
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しないことを特徴とする請求項1〜4のいずれか1項記載の薄膜トランジスタ。
【請求項6】
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする請求項1〜5のいずれか1項記載の薄膜トランジスタ。
【請求項7】
絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜開口予定部にレジストパターンを形成する工程と、ゲート絶縁膜と酸化物半導体を成膜する工程と、ゲート絶縁膜開口予定部のレジストを除去してゲート絶縁膜に開口部を形成する工程と、前記開口部の形成前もしくは形成後に酸化物半導体をパターニングする工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、
前記酸化物半導体をパターニングする際に、ゲート絶縁膜開口部近傍をエッチングしないことにより、開口部内のゲート電極がエッチャントにさらされないようにする、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項8】
絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記封止層を形成する工程が、反応性スパッタであることを特徴とする薄膜トランジスタの製造方法。
【請求項9】
前記封止層を形成する工程が、SiN焼結体をターゲットとした反応性スパッタであることを特徴とする請求項8記載の薄膜トランジスタの製造方法。
【請求項10】
絶縁基板上にゲート電極、ゲート配線、キャパシタ電極、及びキャパシタ配線を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極、ドレイン配線、ソース電極、及び画素電極を形成する工程と、前記ドレイン電極、ドレイン配線、ソース電極、及び画素電極の形成前もしくは形成後に封止層を形成する工程と、層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、
前記上部画素電極を形成する工程がスクリーン印刷である、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項11】
絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタを用いた薄膜トランジスタディスプレイであって、
前記薄膜トランジスタは前記酸化物半導体パターン上に封止層を設けた、
ことを特徴とする薄膜トランジスタディスプレイ。
【請求項12】
前記薄膜トランジスタの封止層が無機絶縁膜であることを特徴とする請求項11記載の薄膜トランジスタディスプレイ。
【請求項13】
前記薄膜トランジスタの封止層が酸化窒化シリコンであることを特徴とする請求項12記載の薄膜トランジスタディスプレイ。
【請求項14】
前記薄膜トランジスタの封止層がフッ素化樹脂であることを特徴とする請求項11記載の薄膜トランジスタディスプレイ。
【請求項15】
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しないことを特徴とする請求項11〜14のいずれか1項記載の薄膜トランジスタディスプレイ。
【請求項16】
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする請求項11〜15のいずれか1項記載の薄膜トランジスタディスプレイ。
【請求項1】
絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタであって、
前記酸化物半導体パターン上に封止層を設けた、
ことを特徴とする薄膜トランジスタ。
【請求項2】
前記封止層が無機絶縁膜であることを特徴とする請求項1記載の薄膜トランジスタ。
【請求項3】
前記封止層が酸化窒化シリコンであることを特徴とする請求項2記載の薄膜トランジスタ。
【請求項4】
前記封止層がフッ素化樹脂であることを特徴とする請求項1記載の薄膜トランジスタ。
【請求項5】
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しないことを特徴とする請求項1〜4のいずれか1項記載の薄膜トランジスタ。
【請求項6】
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする請求項1〜5のいずれか1項記載の薄膜トランジスタ。
【請求項7】
絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜開口予定部にレジストパターンを形成する工程と、ゲート絶縁膜と酸化物半導体を成膜する工程と、ゲート絶縁膜開口予定部のレジストを除去してゲート絶縁膜に開口部を形成する工程と、前記開口部の形成前もしくは形成後に酸化物半導体をパターニングする工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、
前記酸化物半導体をパターニングする際に、ゲート絶縁膜開口部近傍をエッチングしないことにより、開口部内のゲート電極がエッチャントにさらされないようにする、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項8】
絶縁基板上にゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極及びソース電極を形成する工程と、前記ドレイン電極及びソース電極の形成前もしくは形成後に封止層を形成する工程とを有し、前記封止層を形成する工程が、反応性スパッタであることを特徴とする薄膜トランジスタの製造方法。
【請求項9】
前記封止層を形成する工程が、SiN焼結体をターゲットとした反応性スパッタであることを特徴とする請求項8記載の薄膜トランジスタの製造方法。
【請求項10】
絶縁基板上にゲート電極、ゲート配線、キャパシタ電極、及びキャパシタ配線を形成する工程と、ゲート絶縁膜を形成する工程と、酸化物半導体パターンを形成する工程と、ドレイン電極、ドレイン配線、ソース電極、及び画素電極を形成する工程と、前記ドレイン電極、ドレイン配線、ソース電極、及び画素電極の形成前もしくは形成後に封止層を形成する工程と、層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、
前記上部画素電極を形成する工程がスクリーン印刷である、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項11】
絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたドレイン電極、ソース電極とを有し、少なくとも前記ドレイン電極とソース電極の間隙部分に酸化物半導体パターンが配置されている薄膜トランジスタを用いた薄膜トランジスタディスプレイであって、
前記薄膜トランジスタは前記酸化物半導体パターン上に封止層を設けた、
ことを特徴とする薄膜トランジスタディスプレイ。
【請求項12】
前記薄膜トランジスタの封止層が無機絶縁膜であることを特徴とする請求項11記載の薄膜トランジスタディスプレイ。
【請求項13】
前記薄膜トランジスタの封止層が酸化窒化シリコンであることを特徴とする請求項12記載の薄膜トランジスタディスプレイ。
【請求項14】
前記薄膜トランジスタの封止層がフッ素化樹脂であることを特徴とする請求項11記載の薄膜トランジスタディスプレイ。
【請求項15】
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも画素電極上には封止層を有しないことを特徴とする請求項11〜14のいずれか1項記載の薄膜トランジスタディスプレイ。
【請求項16】
前記ゲート電極と同一層に、ゲート電極と接続されたゲート配線、キャパシタ電極、及びキャパシタ電極と接続されたキャパシタ配線を有し、前記ドレイン電極、ソース電極と同一層に、ドレイン電極と接続されたドレイン配線、及びソース電極に接続された画素電極を有し、少なくとも酸化物半導体パターン上に封止層を有するとともに、前記封止層上に、画素電極部に開口を有する層間絶縁膜を有し、前記層間絶縁膜上に、前記開口部で画素電極と接続された上部画素電極を有することを特徴とする請求項11〜15のいずれか1項記載の薄膜トランジスタディスプレイ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2007−299913(P2007−299913A)
【公開日】平成19年11月15日(2007.11.15)
【国際特許分類】
【出願番号】特願2006−126320(P2006−126320)
【出願日】平成18年4月28日(2006.4.28)
【出願人】(000003193)凸版印刷株式会社 (10,630)
【Fターム(参考)】
【公開日】平成19年11月15日(2007.11.15)
【国際特許分類】
【出願日】平成18年4月28日(2006.4.28)
【出願人】(000003193)凸版印刷株式会社 (10,630)
【Fターム(参考)】
[ Back to top ]