表示装置およびその製造方法
【課題】 ＴＦＴ液晶表示装置の動作不良や動作特性のばらつきを低減する。
【解決手段】 絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを設けた基板を有する表示装置であって、前記絶縁基板の表面上には、１つの材料膜をエッチングまたは露光現像して形成された複数の同時形成パターンを有し、当該複数の同時形成パターンは、同一の機能を有する前記同時形成パターンの側面の勾配が概ね等しく、かつ、すべての前記同時形成パターンの側面の勾配には２通り以上ある表示装置。
【解決手段】 絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを設けた基板を有する表示装置であって、前記絶縁基板の表面上には、１つの材料膜をエッチングまたは露光現像して形成された複数の同時形成パターンを有し、当該複数の同時形成パターンは、同一の機能を有する前記同時形成パターンの側面の勾配が概ね等しく、かつ、すべての前記同時形成パターンの側面の勾配には２通り以上ある表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその製造方法に関し、特に、ＴＦＴ液晶表示パネルに用いるＴＦＴ基板およびその製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、ＴＦＴ液晶表示装置は、たとえば、携帯電話やＰＤＡなどの携帯型端末のディスプレイ、ノートブック型コンピュータのディスプレイなどに用いられている。
【０００３】
前記ＴＦＴ液晶表示装置は、一対の基板の間に液晶材料が封入されたＴＦＴ液晶表示パネルを有する表示装置であり、前記ＴＦＴ液晶表示パネルは、ＴＦＴ素子および画素電極ならびに対向電極を有する画素の集合で設定される表示領域を持つ表示パネルである。
【０００４】
前記ＴＦＴ液晶表示パネルにおける前記一対の基板のうちの一方の基板には、複数本の走査信号線、複数本の映像信号線、前記ＴＦＴ素子および前記画素電極が配置されており、一般に、ＴＦＴ基板と呼ばれている。また、前記一対の基板のうちの他方の基板には、たとえば、カラーフィルタなどが配置されており、一般に、対向基板と呼ばれている。
【０００５】
また、前記ＴＦＴ液晶表示パネルが、たとえば、ＩＰＳ方式などの横電界駆動方式の場合、前記対向電極は前記ＴＦＴ基板側に配置されている。また、前記ＴＦＴ液晶表示パネルが、たとえば、ＶＡ方式またはＴＮ方式などの縦電界駆動方式の場合、前記対向電極は前記対向基板側に配置されている。
【０００６】
ところで、従来のＴＦＴ基板の製造方法は、一般に、導電膜をエッチングする工程、絶縁膜をエッチングする工程、半導体膜をエッチングする工程を有する。前記導電膜をエッチングする工程には、たとえば、前記走査信号線を形成する工程、前記映像信号線を形成する工程、および前記画素電極を形成する工程がある。また、前記絶縁膜をエッチングする工程には、たとえば、前記ＴＦＴ素子のソース電極またはドレイン電極と前記画素電極とを接続するためのスルーホールを形成する工程がある。また、前記半導体膜をエッチングする工程には、たとえば、前記ＴＦＴ素子の半導体層を形成する工程がある。
【０００７】
また、従来のＴＦＴ基板の製造方法では、たとえば、１回のエッチングで機能が異なる２種類以上のパターンを形成することも多い。前記ＴＦＴ素子のソース電極またはドレイン電極と前記画素電極とを接続するためのスルーホールを形成する工程では、たとえば、当該スルーホールと同時に、前記走査信号線および前記映像信号線の外部接続端子（信号入力端子）を設けるためのスルーホールを形成することが多い。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来のＴＦＴ基板の製造方法において、たとえば、１回のエッチングで機能が異なる２種類以上のパターンを形成した場合、通常、それぞれのパターンの側面（エッチング端面）の勾配、すなわち絶縁基板の表面に対する傾斜角度が概ね等しくなる。
【０００９】
したがって、たとえば、絶縁層をエッチングして、前記ＴＦＴ素子のソース電極またはドレイン電極と前記画素電極とを接続するための第１のスルーホール、前記映像信号線と外部接続端子（信号入力端子）とを接続するための第２のスルーホール、および前記走査信号線と前記外部接続端子とを接続するための第３のスルーホールを同時に形成した場合、第１のスルーホールの側面の勾配、第２のスルーホールの側面の勾配、および第３のスルーホールの側面の勾配は、概ね等しくなっている。
【００１０】
ところで、前記ＴＦＴ液晶表示パネルにおいて、表示領域の各画素に配置される前記ＴＦＴ素子は、各画素の開口率を高くするために、占有面積を可能な限り狭くすることが望ましい。そのため、前記第１のスルーホールは、開口端の平面寸法（穴径）があまり大きくならず、かつ、側面の勾配、すなわち絶縁基板の表面に対する傾斜角度が大きい形状にすることが望ましい。
【００１１】
これに対し、前記第２のスルーホールおよび前記第３のスルーホールは、たとえば、前記ＴＦＴ基板の表面に形成される配向膜をラビングしたときに生じる配向膜の削りかすが凹部底面の端部に残るのを防ぐために、側面の勾配、すなわち絶縁基板の表面に対する傾斜角度が小さい形状にすることが望ましい。
【００１２】
しかしながら、従来のＴＦＴ基板の製造方法では、前記第１のスルーホール、前記第２のスルーホール、および前記第３のスルーホールを同時に形成する場合、それぞれのスルーホールの側面の勾配を制御し、それぞれの機能に適した勾配に作り分けることが難しいという問題があった。
【００１３】
そのため、従来の製造方法で得られるＴＦＴ基板を有するＴＦＴ液晶表示装置では、たとえば、前記映像信号線の前記外部接続端子と、当該映像信号線に映像信号を加えるフレキシブル配線板の配線とを接続する際に、接続不良が生じやすく、ＴＦＴ液晶表示装置に動作不良が生じやすいという問題があった。
【００１４】
また、従来のＴＦＴ基板の製造方法では、前記第１のスルーホール、前記第２のスルーホール、および前記第３のスルーホールを同時に形成する場合に限らず、１回のエッチングで機能が異なる２種類以上のパターンを同時に形成し、かつ、同時に形成する２種類以上のパターンの中に、側面の勾配が大きい方が望ましいパターンと側面の勾配が小さい方が望ましいパターンとが混在していることが多い。
【００１５】
しかしながら、従来のＴＦＴ基板の製造方法では、上記のように、１回のエッチングで機能が異なる２種類以上のパターンを同時に形成するときに、同時に形成する２種類以上のパターンの側面の勾配を制御し、それぞれのパターンの機能に適した勾配に作り分けることが難しいという問題がある。
【００１６】
そのため、従来の製造方法で得られるＴＦＴ基板を有するＴＦＴ液晶表示装置では、たとえば、液晶表示装置の動作特性にばらつき（変動）が生じやすいという問題があった。
【００１７】
また、従来のＴＦＴ基板の製造方法では、たとえば、１つの絶縁層に前記第１のスルーホール、前記第２のスルーホール、および前記第３のスルーホールを形成するときに、前記第１のスルーホールのみを形成するエッチングと、前記第２のスルーホールおよび前記第３のスルーホールのみをエッチングの２回のエッチングを行うことで、それぞれのスルーホールの側面の勾配を、それぞれの機能に適した勾配に作り分けることがある。しかしながら、そのような製造方法では、１つの材料膜をエッチングして側面の勾配が異なるパターンを形成するときに、当該１つの材料膜に対して複数回のエッチングを行うので、ＴＦＴ基板の製造効率が悪いという問題があった。
【００１８】
本発明の目的は、たとえば、ＴＦＴ液晶表示装置の動作不良を低減することが可能な技術を提供することにある。
【００１９】
本発明の他の目的は、たとえば、ＴＦＴ液晶表示装置の動作特性のばらつきを低減することが可能な技術を提供することにある。
【００２０】
本発明の他の目的は、たとえば、ＴＦＴ液晶表示装置に用いるＴＦＴ基板を製造する過程で、１回のエッチングで機能が異なる２種類以上のパターンを形成するときに、それぞれのパターンの側面の勾配を容易に制御することが可能な技術を提供することにある。
【００２１】
本発明の他の目的は、たとえば、１回のエッチングで機能が異なる２種類以上のパターンを形成する工程を有するＴＦＴ基板の製造効率を向上させることが可能な技術を提供することにある。
【００２２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００２３】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００２４】
（１）絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子のドレイン電極またはソース電極に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを設けた基板を有する表示装置であって、前記絶縁基板の表面上には、１つの材料膜をエッチングまたは露光現像して形成された複数の同時形成パターンを有し、当該複数の同時形成パターンは、同一の機能を有する前記同時形成パターンの側面の勾配が概ね等しく、かつ、すべての前記同時形成パターンの側面の勾配には２通り以上ある表示装置。
【００２５】
（２）前記（１）の表示装置において、前記複数の同時形成パターンは、１つ以上の前記絶縁膜をエッチングして形成された複数の開口パターンであり、当該複数の開口パターンは、前記ＴＦＴ素子の前記ドレイン電極または前記ソース電極と前記画素電極とを接続する箇所に形成された第１の開口パターンと、前記映像信号線と前記第１の外部接続端子とを接続する箇所に形成された第２の開口パターンと、前記走査信号線と前記第２の外部接続端子とを接続する箇所に形成された第３の開口パターンとを有し、前記第２の開口パターンの側面の勾配および前記第３の開口パターンの側面の勾配は、それぞれ、前記第１の開口パターンの側面の勾配よりもなだらかである表示装置。
【００２６】
（３）前記（１）の表示装置において、前記複数の同時形成パターンは、１つの前記半導体膜をエッチングして形成された複数の半導体パターンであり、当該複数の半導体パターンは、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、１つ以上の前記絶縁膜を介して積層された導電体パターンとの間で容量を形成する第２の半導体パターンとを有し、前記ＴＦＴ素子は、前記絶縁基板の表面上に、前記第１の半導体パターン、ゲート絶縁膜として機能する絶縁膜、およびゲート電極として機能する導電体パターンがこの順序で積層した構造であり、前記容量は、前記絶縁基板の表面上に、前記第２の半導体パターン、前記絶縁膜、および前記導電体パターンがこの順序で積層した構造であり、前記第２の半導体パターンの側面の勾配は、前記第１の半導体パターンの側面の勾配よりもなだらかである表示装置。
【００２７】
（４）前記（１）の表示装置において、前記複数の同時形成パターンは、１つの前記半導体膜をエッチングして形成された複数の半導体パターンであり、当該複数の半導体パターンは、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、前記走査信号線と前記映像信号線とが交差する領域に介在する第２の半導体パターンとを有し、前記ＴＦＴ素子は、前記絶縁基板の表面上に、ゲート電極として機能する導電体パターン、ゲート絶縁膜として機能する絶縁膜、および前記第１の半導体パターンがこの順序で積層した構造であり、前記走査信号線と前記映像信号線とが交差する領域は、前記絶縁基板の表面上に、前記走査信号線、前記絶縁膜、前記第２の半導体パターン、および前記映像信号線がこの順序で積層しており、前記第２の半導体パターンの側面の勾配は、前記第１の半導体パターンの側面の勾配よりもなだらかである表示装置。
【００２８】
（５）絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子のドレイン電極またはソース電極に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを形成する過程で、感光性材料膜を露光し、現像する露光／現像工程を複数回行う表示装置の製造方法であって、複数回の前記露光／現像工程のうちの、１回の露光／現像工程は、１つの感光性材料膜を露光し、現像した後に、前記絶縁基板の上に残る前記感光性材料膜の側面の勾配が２通り以上になるようにする表示装置の製造方法。
【００２９】
（６）前記（５）の表示装置の製造方法において、前記１回の露光／現像工程は、前記１つの感光性材料膜を露光し、現像した後に、前記絶縁基板の上に残る前記感光性材料膜の膜厚が、２通り以上になるようにする表示装置の製造方法。
【００３０】
（７）前記（６）の表示装置の製造方法において、前記１回の露光／現像工程は、前記１つの感光性材料膜を露光するときに、前記絶縁基板の表面における位置に応じて、当該感光性材料膜に対する露光量を変えて露光する表示装置の製造方法。
【００３１】
（８）前記（６）の表示装置の製造方法において、前記１回の露光／現像工程は、前記感光性材料膜を現像した後、前記絶縁基板の上に残る前記感光性材料膜の加熱処理を行う表示装置の製造方法。
【００３２】
（９）前記（５）の表示装置の製造方法において、前記１回の露光／現像工程は、１つ以上の前記絶縁膜をエッチングして、前記ＴＦＴ素子の前記ドレイン電極または前記ソース電極と前記画素電極とを接続する箇所の第１の開口パターンと、前記映像信号線と前記第１の外部接続端子とを接続する箇所の第２の開口パターンと、前記走査信号線と前記第２の外部接続端子とを接続する箇所の第３の開口パターンとを同時に形成する工程の直前に行われ、前記１回の露光／現像工程の直後に前記絶縁膜の上に残る前記感光性材料膜は、前記第２の開口パターンを形成する位置の側面の勾配および前記第３の開口パターンを形成する位置の側面の勾配が、それぞれ、前記第１の開口パターンを形成する位置の側面の勾配よりもなだらかである表示装置の製造方法。
【００３３】
（１０）前記（５）の表示装置の製造方法において、前記１回の露光／現像工程は、１つの半導体膜をエッチングして、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、１つ以上の前記絶縁膜を介して積層された導電体パターンとの間で容量を形成する第２の半導体パターンとを同時に形成する工程の直前に行われ、前記１回の露光／現像工程の直後に前記半導体膜の上に残る前記感光性材料膜は、前記第２の半導体パターンを形成する位置の側面の勾配が、前記第１の半導体パターンを形成する位置の側面の勾配よりもなだらかである表示装置の製造方法。
【００３４】
（１１）前記（５）の表示装置の製造方法において、前記１回の露光／現像工程は、１つの半導体膜をエッチングして、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、前記走査信号線と前記映像信号線とが交差する領域に介在する第２の半導体パターンとを同時に形成する工程の直前に行われ、前記１回の露光／現像工程の直後に前記半導体膜の上に残る前記感光性材料膜は、前記第２の半導体パターンを形成する位置の側面の勾配が、前記第１の半導体パターンを形成する位置の側面の勾配よりもなだらかである表示装置の製造方法。
【発明の効果】
【００３５】
本発明の表示装置によれば、たとえば、ＴＦＴ液晶表示装置の動作不良や動作特性のばらつきを低減することができる。
【００３６】
また、本発明の表示装置の製造方法によれば、たとえば、ＴＦＴ液晶表示装置に用いるＴＦＴ基板を製造する過程で、１回のエッチングで機能が異なる２種類以上のパターンを形成するときに、それぞれのパターンの側面の勾配を容易に制御することができる。
【００３７】
また、本発明の表示装置の製造方法によれば、１回のエッチングで機能が異なる２種類以上のパターンを形成するときに、１つの感光性材料膜に対する露光／現像を１回にすることができるので、たとえば、ＴＦＴ液晶表示装置に用いるＴＦＴ基板の製造効率を向上させることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００３９】
図１（ａ）乃至図１（ｅ）、および図２は、本発明による表示装置の製造方法の原理を説明するための模式断面図である。
図１（ａ）は、絶縁基板の表面上に導電膜および感光性レジストを形成した後の模式断面図である。図１（ｂ）は、感光性レジストを露光する工程の模式断面図である。図１（ｃ）は、感光性レジストを現像して加熱処理をした後の模式断面図である。図１（ｄ）は、導電膜がエッチングされる様子を示す模式断面図である。図１（ｅ）は、導電膜をエッチングしてエッチングレジストを除去した後の模式断面図である。
図２は、本発明の表示装置の製造方法を適用して絶縁膜に形成した開口パターンの一例を示す模式断面図である。
【００４０】
本発明による表示装置の製造方法は、たとえば、ＴＦＴ液晶表示パネルに用いるＴＦＴ基板の製造方法に適用されるものであり、特に、導電膜または絶縁膜もしくは半導体膜をエッチングして所定のパターンを形成するときのパターン形成方法に適用されるものである。
【００４１】
本発明によるパターン形成方法の一例として、まず、１つの導電膜をエッチングする工程を挙げ、図１（ａ）乃至図１（ｅ）に沿って、その手順を簡単に説明する。
【００４２】
１つの導電膜をエッチングするときには、たとえば、図１（ａ）に示すように、ガラス基板などの絶縁基板１の表面に導電膜２を形成（成膜）し、当該導電膜２の表面上に未感光状態の感光性材料膜３を形成する。このとき、感光性材料膜３は、導電膜２をエッチングする際にマスクとして使用するエッチングレジストを形成するための膜であり、一般に、感光性レジスト膜と呼ばれている。またこのとき、感光性レジスト膜３は、ポジ型、すなわち現像したときに、感光させた部分が溶解して除去される材料膜であるとする。
【００４３】
次に、感光性レジスト膜３を露光する。このとき、感光性レジスト膜３の露光は、たとえば、図１（ｂ）に示すように、感光性レジスト膜を薄く残す部分に照射する光ＬＴの光量を、感光性レジスト膜を完全に除去する部分に照射する光ＬＴの光量よりも小さくし、露光量を小さくする。なお、図１（ｂ）に示した感光性レジスト膜３は、白地で示した３ａおよび３ｂ以外の部分３ｃが感光した領域である。また、図１（ｂ）に示した光ＬＴの矢印は、その太さが光量を表している。
【００４４】
このように露光量を変える露光方法としては、たとえば、前記感光性レジストを薄く残す部分に対して照射される光ＬＴが透過する領域の光透過率を、前記感光性レジストを完全に除去する部分に対して照射される光ＬＴが透過する領域の光透過率よりも小さくしたフォトマスク（ハーフトーンマスク）を用いて露光する方法がある。また、パターン毎に露光量を変える露光方法としては、そのほかにも、たとえば、直描露光方式（ダイレクト露光方式と呼ぶこともある）の露光装置を用い、感光性レジスト膜を薄く残す部分に対して照射する光の光量を、感光性レジストを完全に除去する部分に対して照射する光の光量よりも小さくする露光方法などがある。また、前記直描露光方式で露光する場合は、たとえば、感光性レジスト膜を薄く残す部分に対する光の照射時間を、感光性レジストを完全に除去する部分に対する光の照射時間よりも短くしてもよい。
【００４５】
このように、感光性レジスト膜を薄く残す部分に対する露光量を、感光性レジストを完全に除去する部分に対する露光量よりも小さくすると、たとえば、図１（ｂ）に示したように、感光性レジストを完全に除去する部分の感光性レジスト膜３ｃの全体が感光した時点で、感光性レジスト膜を薄く残す部分の感光性レジスト膜３ａ，３ｂは、露光量に応じた膜厚分しか感光していない。
【００４６】
したがって、露光した感光性レジスト膜３を現像すると、第１の領域ＡＲ１に残る感光性レジスト膜３ａの膜厚は、第２の領域ＡＲ２に残る感光性レジスト膜３ｂの膜厚よりも薄くなる。また、露光した感光性レジスト膜３を現像した直後における、第１の領域ＡＲ１に残る感光性レジスト膜３ａの側面の勾配（絶縁基板１の表面に対する傾斜角度θ１）と、第２の領域ＡＲ２に残る感光性レジスト膜３ｂの側面の勾配（絶縁基板１の表面に対する傾斜角度θ２）は、ほぼ同じ角度になっている。
【００４７】
しかしながら、この後、導電膜２の表面上に残っている感光性レジスト膜３に対して加熱処理（ポストベーク）をすると、たとえば、図１（ｃ）に示すように、第１の領域ＡＲ１に残っている感光性レジスト膜３ａの側面の傾斜角度がθ１からθ１’に変化し、第２の領域ＡＲ２に残っている感光性レジスト膜３ｂの側面の傾斜角度θ２に比べてなだらかになる。このとき、加熱処理の前と後で感光性レジスト膜の側面の傾斜角度が変化するか否か、および傾斜角度の変化量は、当該感光性レジスト膜の膜厚が関係している。すなわち、感光性レジスト膜の膜厚が厚い場合は、加熱処理時に当該感光性レジスト膜が横方向に広がることはなく、加熱処理後の側面の傾斜角度が加熱処理前の傾斜角度とほぼ同じ角度になる。これに対し、感光性レジスト膜の膜厚が薄い場合は、加熱処理時に当該感光性レジスト膜が横方向に広がり、加熱処理後の側面の傾斜角度が加熱処理前の傾斜角度よりも小さな角度に変化する。またこのとき、感光性レジスト膜の膜厚が薄いほど、加熱処理の前後における側面の傾斜角度の変化量が大きくなり、加熱処理後の傾斜角度が小さくなる。
【００４８】
次に、前記導電膜２の表面上に残った感光性レジスト膜(いわゆるエッチングレジスト)３ａ，３ｂをマスクにして、前記導電膜２をエッチングする。このとき、導電膜２のエッチングは、たとえば、図１（ｄ）に示すように、感光性レジスト膜３ｂ（または３ａ）から離れた場所では膜厚方向に進行し、感光性レジスト膜３ｂ（または３ａ）の近傍では、当該感光性レジスト膜３ｂ（または３ａ）の側面の勾配を反映するような形状で進行する。
【００４９】
したがって、導電膜２のエッチングが完了した後、感光性レジスト膜３ａ，３ｂを除去すると、たとえば、図１（ｅ）に示すように、第１の領域ＡＲ１に形成された導電体パターン２ａの側面の勾配が、第２の領域ＡＲ２に形成された導電体パターン２ｂの側面の勾配よりもなだらかになる。このとき、第１の領域ＡＲ１に形成された導電体パターン２ａの側面の傾斜角度は感光性レジスト膜３ａの傾斜角θ１’とほぼ同じ角度になり、第２の領域ＡＲ２に形成された導電体パターン２ｂの側面の傾斜角度は感光性レジスト膜３ｂの傾斜角θ２とほぼ同じ角度になる。
【００５０】
このような方法で導電膜２をエッチングすれば、１回のエッチングで、側面の勾配が異なる導電体パターン２ａ，２ｂを同時に形成することができる。
【００５１】
またこのとき、導電膜２の上にエッチングレジスト３ａ，３ｂを形成する工程では、１回の露光で厚さおよび側面の勾配が異なるエッチングレジスト３ａ，３ｂを形成できるので、側面の勾配が異なる導電体パターン２ａ，２ｂを容易に、かつ効率よく形成することができる。
【００５２】
また、上記の説明では、導電膜２をエッチングして導電体パターン２ａ，２ｂを形成する場合を例に挙げているが、本発明のパターン形成方法は、これに限らず、たとえば、図２に示すように、絶縁膜４に開口パターン４ａ，４ｂを形成するときにも適用できる。図２に示した例では、絶縁基板１の表面に形成された導電体パターン２ａ，２ｂを覆う絶縁膜４を形成（成膜）した後、当該絶縁膜４をエッチングして開口パターン４ａ，４ｂを形成している。このとき、絶縁膜４のエッチングに使用するエッチングレジストを形成するために感光性レジスト膜３を露光／現像する工程では、たとえば、第１の領域ＡＲ１に形成する開口パターン４ａの周囲に残る感光性レジスト膜３の膜厚が、第２の領域ＡＲ２に形成する開口パターン４ｂの周囲に残る感光性レジスト膜３の膜厚よりも薄くなるように露光し、現像する。そうすると、絶縁膜４をエッチングして得られる開口パターン４ａ，４ｂは、第１の領域ＡＲ１に形成される開口パターン４ａの側面の勾配（傾斜角度θ３）が、第２の領域ＡＲ２に形成される開口パターン４ｂの側面の勾配（傾斜角度θ４）よりもなだらかになる。
【００５３】
なお、上記の説明では、１つの導電膜２または１つの絶縁膜４をエッチングして、同時に形成されるパターンの側面の勾配を２通りに作り分ける場合を例に挙げているが、本発明のパターン形成方法によれば、これに限らず、同時に形成されるパターンの側面の勾配を２通り以上に作り分けることが可能である。すなわち、感光性レジスト膜３を露光するときに、露光量を３通り以上に分け、現像後に残る感光性レジスト膜３の膜厚を３通り以上にすれば、エッチングで同時に形成されるパターンの側面の勾配を３通り以上に作り分けることができる。
【００５４】
また、上記の説明では、導電膜２をエッチングする場合、および絶縁膜４をエッチングする場合を例に挙げているが、本発明のパターン形成方法は、これに限らず、たとえば、半導体膜をエッチングする場合にも適用できることはもちろんである。
【００５５】
また、本発明のパターン形成方法における感光性レジスト膜３の露光は、フォトマスクを用いて行うこともできるし、直描露光方式で行うこともできるが、直描露光方式で行うことが望ましい。直描露光方式で感光性レジスト膜３を露光するときには、たとえば、ＣＡＤなどで作成されたレイアウトデータ（数値データ）に基づいて潜像を直接描画するため、前記レイアウトデータの数値を変えることで、潜像のパターンを容易に変更することができる。そのため、直描露光方式は、エッチングレジストの側面の勾配の調整や変更が容易であり、ＴＦＴ基板の製造コストの上昇を抑えることができる。
【００５６】
また、本発明のパターン形成方法において、導電膜２または絶縁膜４もしくは前記半導体膜をエッチングしてパターンを形成するときには、ドライエッチングで行うことが望ましいが、ウエットエッチングでも同様の作り分けが可能である。
【００５７】
また、上記の説明では、ポジ型の感光性レジスト膜３を用いてエッチングレジストを形成する場合を例に挙げているが、本発明のパターン形成方法では、これに限らず、ネガ型の感光性レジスト膜を用いてエッチングレジストを形成してもよいことはもちろんである。
【００５８】
またさらに、上記の説明において、感光性レジスト膜３は、導電膜２または絶縁膜４もしくは前記半導体膜のエッチングに使用するエッチングレジストを形成するための材料膜であり、エッチング後に除去される。しかしながら、本発明のパターン形成方法は、これに限らず、上記の手順で露光、現像して形成された感光性レジスト膜３を絶縁基板１の上に残しておき、たとえば、絶縁層として機能させる場合にも適用できる。
【００５９】
図３（ａ）および図３（ｂ）、ならびに図４は、本発明が適用される液晶表示装置の概略構成を示す模式図である。
図３（ａ）は、液晶表示装置の概略構成の一例を示す模式平面図である。図３（ｂ）は、液晶表示装置の１つの画素の回路構成の一例を示す模式回路図である。図４は、液晶表示装置の概略構成の別の一例を示す模式平面図である。
【００６０】
本発明のパターン形成方法は、たとえば、図３（ａ）に示すように、ＴＦＴ基板５および対向基板６を有する液晶表示パネル７と、複数の第１のフレキシブル配線板８と、複数の第２のフレキシブル配線板９とを有する液晶表示装置の製造方法に適用される。このとき、ＴＦＴ基板５と対向基板６とは、たとえば、表示領域ＤＡを囲む環状のシール材（図示しない）で接着されており、ＴＦＴ基板５、対向基板６、および前記シール材で囲まれた空間に液晶材料が封入されている。また、図３（ａ）では省略しているが、液晶表示装置は、この他に、たとえば、タイミングコントローラを有する第１のプリント回路板、前記第１のプリント回路板から第１のフレキシブル配線板に信号を伝送する第３のフレキシブル配線板および第２のプリント回路板、バックライトユニットなどを有する。
【００６１】
ＴＦＴ基板５は、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬを有し、液晶表示パネル７の表示領域ＤＡは、最も外側に配置される２本の走査信号線ＧＬと、最も外側に配置される２本の映像信号線ＤＬとで囲まれる領域に相当する。なお、図３（ａ）では一部を省略しているが、走査信号線ＧＬおよび映像信号線ＤＬは、それぞれ、表示領域ＤＡの全体にわたって、たとえば、等間隔で配置されている。
【００６２】
また、複数本の映像信号線ＤＬは、第１のフレキシブル配線板８の配線に接続されている。このとき、第１のフレキシブル配線板８には、たとえば、映像信号線ＤＬに映像信号を加えるためのドライバＩＣが実装されている。また、複数本の走査信号線ＧＬは、第２のフレキシブル配線板９の配線に接続されている。このとき、第２のフレキシブル配線板９には、たとえば、走査信号線ＧＬに走査信号を加えるためのドライバＩＣが実装されている。
【００６３】
また、液晶表示パネル７の表示領域ＤＡは、複数の画素の集合で設定される領域であり、１つの画素が占有する領域は、たとえば、隣接する２本の走査信号線ＧＬと、隣接する２本の映像信号線ＤＬとで囲まれる領域に相当する。このとき、１つの画素は、たとえば、図３（ｂ）に示すように、ＴＦＴ素子Ｔｒと、ＴＦＴ素子Ｔｒのソースに接続された画素電極ＰＸを一方の電極とする画素容量ＣＰＸおよび保持容量ＣＳＴＧとを有する。
【００６４】
このとき、ＴＦＴ素子Ｔｒは、ゲートが隣接する２本の走査信号線ＧＬのうちの一方に接続しており、ドレインが隣接する２本の映像信号線ＤＬのうちの一方に接続している。
【００６５】
また、画素容量ＣＰＸは、画素電極ＰＸと、コモン配線ＣＬに接続された対向電極（図示しない）とを一対の電極とし、ＴＦＴ基板５と対向基板６の間に封入された前記液晶材料を誘電体とする容量である。なお、コモン配線ＣＬおよび対向電極は、ＴＦＴ基板５側に設けている場合もあるし、対向基板６側に設けている場合もある。また、保持容量ＣＳＴＧは、画素電極ＰＸまたはＴＦＴ素子Ｔｒのソース電極と、保持容量線（図示しない）とを一対の電極とし、画素電極ＰＸまたはソース電極と保持容量線との間に介在する絶縁膜を誘電体とする容量である。
【００６６】
また、図３（ａ）に示した液晶表示パネル７は、たとえば、液晶テレビやパーソナルコンピュータの液晶ディスプレイなどに用いられる比較的大画面の表示パネルの概略構成の一例である。これに対し、たとえば、携帯電話端末などの携帯型電子機器の液晶ディスプレイに用いられる液晶表示パネル７の概略構成は、たとえば、図４に示したような構成になっており、ＴＦＴ基板５には、たとえば、走査信号線ＧＬに走査信号を加えるとともに映像信号線ＤＬに映像信号を加えるＩＣチップ１０が実装されている。このとき、ＴＦＴ基板５に接続されたフレキシブル配線板１１の配線とＩＣチップ１０の外部接続端子とは、ＴＦＴ基板５に設けられた配線１２で接続される。
【００６７】
このような構成の液晶表示パネル７におけるＴＦＴ基板５は、たとえば、ガラス基板などの絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、走査信号線ＧＬ、映像信号線ＤＬ、ＴＦＴ素子Ｔｒ、画素電極ＰＸなどを設けている。以下、ＴＦＴ基板５の製造方法に本発明のパターン形成方法を適用した場合の、ＴＦＴ基板５の主要部の概略構成および作用効果について説明する。
【実施例１】
【００６８】
図５（ａ）および図５（ｂ）は、本発明による実施例１の液晶表示装置の概略構成の一例および作用効果の一例を説明するための模式図である。
図５（ａ）は、実施例１の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。図５（ｂ）は、図５（ａ）に示したＴＦＴ基板における外部接続端子の概略構成の一例を示す模式断面図である。
【００６９】
実施例１では、ＴＦＴ基板５の表示領域ＤＡ（各画素）に配置されるＴＦＴ素子Ｔｒが、トップゲート構造である場合を例に挙げる。このとき、ＴＦＴ素子Ｔｒおよびその周辺の断面構成は、たとえば、図５（ａ）に示すような構成になっている。すなわち、ガラス基板などの絶縁基板１の表面には、下地絶縁膜１３が形成されており、下地絶縁膜１３の上には、半導体層１４が形成されている。また、下地絶縁膜１３の上には、半導体層１４を覆う第１の絶縁層１５が形成されており、第１の絶縁層１５の上には、ＴＦＴ素子Ｔｒのゲート電極として機能する走査信号線ＧＬが形成されている。このとき、第１の絶縁層１５のうちの、半導体層１４と走査信号線ＧＬとの間に介在する部分は、ＴＦＴ素子のゲート絶縁膜として機能する。
【００７０】
また、第１の絶縁層１５の上には、走査信号線ＧＬを覆う第２の絶縁層１６が形成されており、第２の絶縁層１６の上には、映像信号線ＤＬおよびＴＦＴ素子Ｔｒのソース電極１７が形成されている。このとき、映像信号線ＤＬは、その一部がＴＦＴ素子Ｔｒのドレイン電極として機能し、スルーホール（図示しない）により半導体層１４のドレイン領域（図示しない）と接続している。またこのとき、ソース電極１７は、別のスルーホール（図示しない）により半導体層１４のソース領域（図示しない）と接続している。
【００７１】
また、第２の絶縁層１６の上には、映像信号線ＤＬおよびソース電極１７を覆う第３の絶縁層１８が形成されており、第３の絶縁層１８の上には、画素電極ＰＸが形成されている。このとき、第３の絶縁層１８は、単一の絶縁層であってもよいし、２種類以上の絶縁層が積層されていてもよい。またこのとき、画素電極ＰＸは、第１のスルーホールＴＨ１によりソース電極１７と接続している。
【００７２】
なお、図５（ａ）に示したＴＦＴ素子およびその周辺の断面構成は、トップゲート構造のＴＦＴ素子Ｔｒを有するＴＦＴ基板５における断面構成の典型例である。すなわち、実際のＴＦＴ基板５におけるＴＦＴ素子およびその周辺の断面構成は、半導体層１４、走査信号線ＧＬ、映像信号線ＤＬ、ソース電極１７、および画素電極ＰＸの平面レイアウトが変われば、それに応じて変わる。しかしながら、ＴＦＴ基板５の画素が有するトップゲート構造のＴＦＴ素子Ｔｒおよびその周辺の断面構成は、基本的には、図５（ａ）に示した断面構成と概ね同じ構成になる。
【００７３】
ところで、図５（ａ）に示したようなトップゲート構造のＴＦＴ素子Ｔｒを有するＴＦＴ基板５において、映像信号線ＤＬの端部の外部接続端子が接続している位置の断面構成は、たとえば、図５（ｂ）に示すような構成になっている。すなわち、絶縁基板１の表面には、下地絶縁膜１３、第１の絶縁層１５、および第２の絶縁層１６が積層しており、第２の絶縁層１６の上に映像信号線ＤＬが形成されている。なお、図５（ｂ）に示した断面構成は、当該端子部における映像信号線ＤＬの延在方向に沿った断面構成であり、奥行き方向に複数本の映像信号線ＤＬが並んでいる。
【００７４】
また、第２の絶縁層１６の上には、映像信号線ＤＬを覆う第３の絶縁層１８が形成されており、第３の絶縁層１８の上には、外部接続端子１９が形成されている。このとき、外部接続端子１９は、たとえば、画素電極ＰＸと同じ材料で形成されている。またこのとき、外部接続端子１９は、第３の絶縁層１８に形成された第２のスルーホールＴＨ２により映像信号線ＤＬと接続している。
【００７５】
このとき、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２は、第３の絶縁層１８をエッチングして形成される開口パターンであるため、通常、同時に形成される。そのため、従来の製造方法で製造されたＴＦＴ基板５における第１のスルーホールＴＨ１の側面の勾配（傾斜角度θ１）と、第２のスルーホールＴＨ２の側面の勾配（傾斜角度θ２）は、通常、同じ角度になっていた。しかしながら、ＴＦＴ基板５において、第１のスルーホールＴＨ１は、画素の開口率を向上させる観点から、側面の勾配を大きくすることが望ましく、第２のスルーホールＴＨ２は、ラビング時に生じた配向膜の削りかすが残留するのを防ぐ観点から、側面の勾配を小さくすることが望ましい。
【００７６】
そのため、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を形成するときには、本発明のパターン形成方法を適用して形成することが望ましい。このとき、第１のスルーホールＴＨ１を形成する領域の現像・加熱処理(ポストベーク）後の感光性レジスト膜の膜厚は１．６μｍ、第２のスルーホールＴＨ２(ならびに前記第３のスルーホール）を形成する領域の現像・加熱処理(ポストベーク）後の感光性レジスト膜の膜厚は０．７μｍになるように露光量を制御して、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を同時に形成することで、図５（ａ）および図５（ｂ）に示すように、第２のスルーホールＴＨ２の側面の勾配を、第１のスルーホールＴＨ１の側面の勾配よりもなだらかにすることができる。またこのとき、第１のスルーホールＴＨ１は、側面の勾配（傾斜角度θ１）を６０°から８０°程度にし、第２のスルーホールＴＨ２は、側面の勾配（傾斜角度θ２）を３０°から６０°程度にする。
【００７７】
なお、エッチングして得られるパターンの側面の傾斜角度は、エッチングガスの組成比によって変えることができ、実施例１の第３の絶縁膜１８がＣＶＤで成膜したＳｉＮ膜であり、ＳＦ６とＯ２の混合ガスでエッチングする場合、Ｏ２の組成比を高くすると傾斜角度を小さくすることができる。ただし、この場合は、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２の両方の側面の傾斜角度が小さくなるのであって、同一層内で同時に複数の異なる傾斜角度を得るには本発明の適用が必要なことは言うまでもない。
【００７８】
また、図示は省略するが、本発明のパターン形成方法を適用して第３の絶縁層１８などをエッチングすれば、たとえば、走査信号線ＧＬの端部と外部接続端子とを接続する第３のスルーホールの側面の勾配も小さくすることができる。
【００７９】
そのため、本発明のパターン形成方法を適用して第１のスルーホールＴＨ1および第2のスルーホールＴＨ２(ならびに前記第３のスルーホール）を同時に形成することで、画素の開口率の低下およびラビング時に生じた配向膜の削りかすの残留を、容易に防ぐことができる。
【００８０】
このように、実施例１のＴＦＴ基板５を製造するときに、上記のような本発明のパターン形成方法を適用すれば、１回のエッチングで機能が異なる２種類以上の開口パターン（第１のスルーホールＴＨ１および第２のスルーホールＴＨ２ならびに前記第３のスルーホール）を形成するときに、それぞれの開口パターンの側面の勾配を容易に制御することができる。
【００８１】
したがって、実施例１のＴＦＴ基板５を有する液晶表示パネル７は、映像信号線ＤＬの外部接続端子１９と第１のフレキシブル配線板８の配線との接続不良、および走査信号線ＧＬの外部接続端子と第２のフレキシブル配線板９の配線との接続不良を容易に低減することができ、液晶表示パネル７の動作不良を低減できる。
【００８２】
また、実施例１のＴＦＴ基板５の製造方法において、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を形成する工程は、第３の絶縁層１８の上にエッチングレジストを形成するときに、１回の露光／現像で、厚さおよび側面の勾配を作り分けることができる。そのため、側面の勾配が異なる第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を容易に、かつ、効率よく形成することができ、ＴＦＴ基板５の製造効率を向上させることができる。
【００８３】
図６（ａ）および図６（ｂ）、図７（ａ）および図７（ｂ）は、実施例１のＴＦＴ基板の変形例およびその製造方法の一例を説明するための模式図である。
図６（ａ）は、ＴＦＴ基板のＴＦＴ素子周辺の概略構成の変形例を示す模式断面図である。図６（ｂ）は、図６（ａ）に示したＴＦＴ基板における外部接続端子の概略構成の一例を示す模式断面図である。図７（ａ）は、図６（ａ）に示したＴＦＴ基板においてソース電極上の第３の絶縁層に開口パターンを形成する方法の一例を示す模式断面図である。図７（ｂ）は、図６（ａ）に示したＴＦＴ基板において映像信号線の端部上の第３の絶縁層に開口パターンを形成する方法の一例を示す模式断面図である。
【００８４】
液晶表示パネル７のＴＦＴ基板５における各画素の構成には、図５（ａ）に示したような構成に限らず、種々の構成が存在する。液晶表示パネル７が、たとえば、ＩＰＳ方式などの横電界駆動方式である場合、ＴＦＴ基板５の各画素は、画素電極ＰＸおよび対向電極を有する。また、液晶表示パネル７が、たとえば、半透過型である場合、ＴＦＴ基板５の各画素は、バックライトからの光を透過させる領域と外光を反射させる領域とを有し、前記外光を反射させる領域には、反射膜が設けられている。
【００８５】
液晶表示パネル７が横電界駆動方式であり、かつ、半透過型である場合、ＴＦＴ基板５の各画素におけるＴＦＴ素子Ｔｒおよびその周辺の断面構成は、たとえば、図６（ａ）に示すような構成になっている。すなわち、ガラス基板などの絶縁基板１の表面には、下地絶縁膜１３、半導体層１４、第１の絶縁層１５、走査信号線ＧＬ、第２の絶縁層１６、映像信号線ＤＬ、ソース電極１７、第３の絶縁層１８、および画素電極ＰＸの他に、第４の絶縁層２０、対向電極２１、反射膜２２、および第５の絶縁層２３が形成されている。
【００８６】
このような構成のＴＦＴ基板５において、対向電極２１は、平板状の電極であり、画素電極ＰＸは、櫛歯状の電極である。また、反射膜２２を形成する領域は、外光を乱反射（散乱）させるために、たとえば、第４の絶縁層２０の表面に波状の凹凸を設けている。
【００８７】
このとき、画素電極ＰＸは、たとえば、第３の絶縁層１８に形成された開口パターンＴＨ１ａおよび第５の絶縁層２３に形成された開口パターンＴＨ１ｂからなる第１のスルーホールＴＨ１によりソース電極１７と接続している。またこのとき、第４の絶縁層２０は、たとえば、第１のスルーホールＴＨ１の周囲に開口パターンを形成し、当該開口パターン内に第５の絶縁層２３が埋設されるようにしている。
【００８８】
なお、図６（ａ）に示したＴＦＴ素子およびその周辺の断面構成は、トップゲート構造のＴＦＴ素子Ｔｒを有するＴＦＴ基板５における断面構成の典型例である。すなわち、実際のＴＦＴ基板５におけるＴＦＴ素子およびその周辺の断面構成は、半導体層１４、走査信号線ＧＬ、映像信号線ＤＬ、ソース電極１７、画素電極ＰＸ、対向電極２１、および反射膜２２の平面レイアウトが変われば、それに応じて変わる。しかしながら、ＴＦＴ基板５の画素が有するトップゲート構造のＴＦＴ素子Ｔｒおよびその周辺の断面構成は、基本的には、図６（ａ）に示した断面構成と概ね同じ構成になる。
【００８９】
各画素のＴＦＴ素子およびその周辺の断面構成が、図６（ａ）に示したような構成のＴＦＴ基板５において、映像信号線ＤＬの端部の外部接続端子１９が接続している位置の断面構成は、たとえば、図６（ｂ）に示すような構成になっている。絶縁基板１の表面には、下地絶縁膜１３、第１の絶縁層１５、第２の絶縁層１６、映像信号線ＤＬ、第３の絶縁層１８、第５の絶縁層２３、および外部接続端子１９が形成されている。なお、図６（ｂ）に示した断面構成は、当該端子部における映像信号線ＤＬの延在方向に沿った断面構成であり、奥行き方向に複数本の映像信号線ＤＬが並んでいる。
【００９０】
このとき、外部接続端子１９は、第３の絶縁層１８に形成された開口パターンＴＨ２ａおよび第５の絶縁層２３に形成された開口パターンＴＨ２ｂからなる第２のスルーホールＴＨ２により映像信号線ＤＬと接続している。
【００９１】
このような構成のＴＦＴ基板５において、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を形成するときには、たとえば、第３の絶縁層１８のエッチングおよび第５の絶縁層２３のエッチングを個別に行って形成する場合と、第５の絶縁層２３および第３の絶縁層１８を一括してエッチングして形成する場合もある。ここではまず、第３の絶縁層１８を形成した直後に開口パターンＴＨ１ａ，ＴＨ２ａをエッチングで形成し、その後いくつかの工程を経て第５の絶縁層２３を形成した後、当該第５の絶縁層２３に開口パターンＴＨ１ｂ，ＴＨ２ｂをエッチングで形成する場合について説明する。
【００９２】
第３の絶縁層１８を形成した直後に開口パターンＴＨ１ａ，ＴＨ２ａを形成する場合、前述のように、各画素のＴＦＴ素子のソース電極１７上に形成する開口パターンＴＨ１ａは側面の勾配を大きくし、外部接続端子１９を配置する位置に形成する開口パターンＴＨ２ａは側面の勾配を小さくすることが望ましい。そのため、第３の絶縁層１８を形成した直後に開口パターンＴＨ１ａ，ＴＨ２ａを形成する場合は、第３の絶縁層１８の表面上には、たとえば、図７（ａ）および図７（ｂ）に示したようなエッチングレジスト３ｄ，３ｅを形成する。すなわち、各画素のＴＦＴ素子のソース電極１７上の開口パターンＴＨ１ａを形成する位置の周辺のエッチングレジスト３ｄは、厚さＨ１を１．６μｍと十分に厚くし、開口部の側面の勾配が大きくなる（たとえば、傾斜角度θ１が６０°から８０°程度になる）ようにする。また、映像信号線ＤＬの端部上の開口パターンＴＨ２ａを形成する位置の周辺のエッチングレジスト３ｅの厚さＨ２は０．７μｍとＨ１よりも薄くし、開口部の側面の勾配が小さくなる（たとえば、傾斜角度θ２が３０°から６０°程度になる）ようにする。
【００９３】
このようなエッチングレジスト３ｄ，３ｅをマスクにして第３の絶縁層１８をエッチングすると、当該第３の絶縁膜１８の露出部分１８ａ，１８ｂが除去される。このとき、第３の絶縁膜１８に形成される開口パターンＴＨ１ａ，ＴＨ２ａの側面は、それぞれ、その周囲におけるエッチングレジスト３ｄ，３ｅの側面を反映した形状になる。そのため、ＴＦＴ素子のソース電極１７上に形成される開口パターンＴＨ１ａの側面の勾配は大きくし、映像信号線ＤＬの端部上に形成される開口パターンＴＨ２ａの側面の勾配は小さくすることができる。
【００９４】
また、図を用いた説明は省略するが、第５の絶縁層２３をエッチングして開口パターンＴＨ１ｂ，ＴＨ２ｂを形成するときも、同じ要領で形成することで、ＴＦＴ素子のソース電極１７上に形成される開口パターンＴＨ１ｂの側面の勾配は大きくし、映像信号線ＤＬの端部上に形成される開口パターンＴＨ２ｂの側面の勾配は小さくすることができる。
【００９５】
また、前述のとおり、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を形成するときに、たとえば、第５の絶縁層２３および第３の絶縁層１８を一括してエッチングして形成する場合もある。この場合においても、個別にエッチングする場合と同様に、ＴＦＴ素子のソース電極１７上に形成される開口パターンの側面の勾配は大きくし、映像信号線ＤＬの端部上に形成される開口パターンの側面の勾配は小さくすることができることはもちろんである。
【００９６】
また、以上の説明と同様に、ＴＦＴ素子のソース電極１７上に形成される開口パターン側面の勾配に比べ、走査像信号線ＧＬの端部上に形成される開口パターンの側面の勾配を小さくすることができることももちろんである。
【実施例２】
【００９７】
図８（ａ）乃至図８（ｃ）は、本発明による実施例２の液晶表示装置の概略構成の一例および作用効果の一例を説明するための模式図である。
図８（ａ）は、実施例２の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。図８（ｂ）は、図８（ａ）に示したＴＦＴ素子の等価回路の一例を示す模式回路図である。図８（ｃ）は、図８（ａ）に示したＴＦＴ基板における保持容量の概略構成の一例を示す模式断面図である。
なお、図８（ａ）は、たとえば、図６（ａ）に示した断面構成を有するＴＦＴ基板５を走査信号線ＧＬの延在方向に沿って見たときの断面構成の一例を示している。
【００９８】
実施例１では、本発明のパターン形成方法を適用した例として、ＴＦＴ基板５の絶縁層にスルーホールを形成する場合に適用した例を挙げている。しかしながら、本発明のパターン形成方法は、これに限らず、たとえば、半導体膜をエッチングして機能が異なる複数種類の半導体パターンを同時に形成する場合にも適用できる。実施例２では、本発明のパターン形成方法を、半導体膜をエッチングして機能が異なる複数種類の半導体パターンを同時に形成する工程に適用した場合の一例を説明する。また、実施例２では、各画素のＴＦＴ素子およびその周辺の断面構成が、図６（ａ）示したような構成であるＴＦＴ基板５を例に挙げる。
【００９９】
このとき、走査信号線ＧＬの延在方向に沿ってみたＴＦＴ素子の断面構成は、たとえば、図８（ａ）に示すような構成になっている。すなわち、走査信号線ＧＬは、半導体層１４と重畳する部分の端部に段差ＳＴがある。またこのとき、当該段差ＳＴの周辺における走査信号線ＧＬと半導体層１４との距離は、一般に、走査信号線ＧＬと半導体層１４の中央部分との距離とは異なる距離になる。そのため、１つのＴＦＴ素子Ｔｒの等価回路は、たとえば、図８（ｂ）に示すように、走査信号線ＧＬと半導体層１４の中央部分とで形成される本体ＭＯＳ ＭＴａと、走査信号線ＧＬの段差ＳＴの部分に形成される２つのサイドＭＯＳ ＭＴｂ，ＭＴｃの３つのＭＯＳＴＦＴが並列に接続された回路で表される。
【０１００】
このとき、サイドＭＯＳ ＭＴｂ，ＭＴｃのサイズが大きいと、たとえば、本体ＭＯＳ ＭＴａの電気特性からのずれが生じ、ＴＦＴ素子の特性が劣化することがある。そのためＴＦＴ基板５の各画素に配置されるＴＦＴ素子は、サイドＭＯＳ ＭＴｂ，ＭＴｃのサイズをできるだけ小さくすることが望ましい。サイドＭＯＳ ＭＴｂ，ＭＴｃのサイズを小さくするには、たとえば、図８（ａ）に示したように、半導体層１４の側面の勾配（傾斜角度）を大きくすればよい。
【０１０１】
また、このような構成のＴＦＴ基板５の各画素には、たとえば、図８（ｃ）に示すように、ＴＦＴ素子が配置された位置とは別の位置に、電極用半導体層２４、第１の絶縁層１５、導電体層２５を積層した保持容量ＣＳＴＧが形成される。このとき、電極用半導体層２４は、ＴＦＴ素子の半導体層１４と同時に形成される半導体パターンであり、通常、半導体層１４と一体形成される。またこのとき、電極用半導体層２４は、たとえば、半導体層１４のソース領域と接続しており、高濃度の不純物を拡散領域にすることで導電性を高めている。また、導電体層２５は、たとえば、走査信号線ＧＬと同時に形成される導電体パターンである。
【０１０２】
このような構成の保持容量ＣＳＴＧは、いわゆる平行平板型のコンデンサであるため、電極用半導体層２４の導電体層２５と対向する面、および導電体層２５の電極用半導体層２４と対向する面は、それぞれ、平行な平面であることが望ましく、また、リークを防ぐためにも、保持容量ＣＳＴＧの電極用半導体層２４は、図８（ｃ）に示したように、側面の勾配（傾斜角度）を小さくすることが望ましい。
【０１０３】
したがって、１つの半導体膜をエッチングして、ＴＦＴ素子の半導体層１４と保持容量の電極用半導体層２４とを同時に形成する場合に、本発明のパターン形成方法を適用すれば、半導体層１４の側面の勾配(傾斜角度）を５０°から７０°程度にし、電極用半導体層２４の側面の勾配（傾斜角度）を２０°から５０°程度にすることができる。そのため、実施例２のＴＦＴ基板５を有する液晶表示装置では、ＴＦＴ素子の特性のばらつきや、保持容量ＣＳＴＧのばらつきによる動作不良や動作特性のばらつきを低減できる。
【０１０４】
またこのとき、半導体膜の上にエッチングレジストを形成する工程では、１回の露光／現像で厚さおよび側面の勾配が異なるエッチングレジストを形成できる。そのため、側面の勾配が異なる半導体層１４および電極用半導体層２４を容易に、かつ、効率よく形成できるので、ＴＦＴ基板５の製造効率を向上させることができる。
【実施例３】
【０１０５】
図９（ａ）および図９（ｂ）は、本発明による実施例３の液晶表示装置の概略構成の一例および作用効果の一例を説明するための模式図である。
図９（ａ）は、実施例３の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。図９（ｂ）は、図９（ａ）に示したＴＦＴ基板における走査信号線と映像信号線との交差領域の断面構成の一例を示す模式断面図である。
なお、図９（ｂ）は、映像信号線ＤＬの延在方向に沿って見たときの断面構成の一例を示している。
【０１０６】
実施例１および実施例２では、各画素のＴＦＴ素子がトップゲート構造である場合のＴＦＴ基板５を例に挙げている。しかしながら、本発明のパターン形成方法は、これに限らず、各画素のＴＦＴ素子がボトムゲート構造であるＴＦＴ基板５の製造方法にも適用できる。各画素のＴＦＴ素子がボトムゲート構造であるＴＦＴ基板５において、各画素のＴＦＴ素子およびその周辺の断面構成は、たとえば、図９（ａ）に示すような構成になっている。すなわち、絶縁基板１の表面には、ＴＦＴ素子のゲート電極としての機能を有する走査信号線ＧＬ、および走査信号線ＧＬを覆う第１の絶縁層１５が形成されている。また、第１の絶縁層１５の上には、半導体層１４、映像信号線ＤＬ、ソース電極１７が形成されている。
【０１０７】
また、第１の絶縁層１５の上には、半導体層１４、映像信号線ＤＬ、ソース電極１７を覆う第２の絶縁層１６が形成されており、第２の絶縁層１６の上には画素電極ＰＸが形成されている。このとき、画素電極ＰＸは、第２の絶縁層１６に形成された第１のスルーホールＴＨ１によりソース電極１７と接続している。
【０１０８】
なお、図９（ａ）に示したＴＦＴ素子およびその周辺の断面構成は、ボトムゲート構造のＴＦＴ素子Ｔｒを有するＴＦＴ基板５における断面構成の典型例である。すなわち、実際のＴＦＴ基板５におけるＴＦＴ素子およびその周辺の断面構成は、走査信号線ＧＬ、半導体層１４、映像信号線ＤＬ、ソース電極１７、および画素電極ＰＸの平面レイアウトが変われば、それに応じて変わる。しかしながら、ＴＦＴ基板５の画素が有するボトムゲート構造のＴＦＴ素子Ｔｒおよびその周辺の断面構成は、基本的には、図９（ａ）に示した断面構成と概ね同じ構成になる。
【０１０９】
このような構成のＴＦＴ素子を有するＴＦＴ基板５において、第２の絶縁層１６には、たとえば、映像信号線ＤＬと外部電極端子１９とを接続するための第２のスルーホール（図示しない）も形成されている。そのため、第２の絶縁層１６をエッチングして第１のスルーホールＴＨ１、および第２のスルーホールを形成するときに、本発明のパターン形成方法を適用すれば、第１のスルーホールＴＨ１の側面の勾配（傾斜角度）を６０°から８０°程度にすることができ、第２のスルーホールの側面の勾配（傾斜角度）を３０°から６０°程度にすることができる。
【０１１０】
また、このような構成のＴＦＴ素子を有するＴＦＴ基板５では、たとえば、図９（ｂ）に示すように、走査信号線ＧＬと映像信号線ＤＬの交差領域に、層間半導体膜２６を設けることが多い。層間半導体膜２６は、たとえば、走査信号線ＧＬと映像信号線ＤＬの交差領域に形成される寄生容量（交差容量）を小さくしたり、当該交差領域において走査信号線ＧＬと映像信号線ＤＬとが接触して短絡するのを防いだりするために設けられている。
【０１１１】
しかしながら、層間半導体層２６を設けると、映像信号線ＤＬの段差ＳＴが大きくなり、たとえば、段差ＳＴの部分において映像信号線ＤＬの断面積が大きく変動する。そのため、たとえば、断面積の変動による映像信号の遅延量が大きくなるといった問題が生じることがある。
【０１１２】
そこで、実施例３のような構成のＴＦＴ基板５の製造方法において、半導体層１４および層間半導体膜２６を形成する工程に、本発明のパターン形成方法を適用すれば、ＴＦＴ素子の半導体層１４の側面の勾配（傾斜角度）を５０°から７０°程度にし、層間半導体膜２６の側面の勾配（傾斜角度）を２０°から５０°程度にすることができる。そのため、実施例３のＴＦＴ基板５を有する液晶表示装置では、走査信号線ＧＬと映像信号線ＤＬの交差領域における信号の劣化による動作不良や動作特性のばらつきを低減できる。
【０１１３】
またこのとき、半導体膜の上にエッチングレジストを形成する工程では、１回の露光で厚さおよび側面の勾配が異なるエッチングレジストを形成できる。そのため、側面の勾配が異なる半導体層１４および層間半導体膜２６を容易に、かつ、効率よく形成できるので、ＴＦＴ基板５の製造効率を向上させることができる。
【０１１４】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【０１１５】
たとえば、実施例１乃至実施例３では、それぞれ、本発明のパターン形成方法を適用可能な組み合わせの一例を示しているにすぎない。すなわち、本発明のパターン形成方法は、実施例１乃至実施例３に示した組み合わせのパターン形成方法に限らず、１つの材料膜をエッチングして機能が異なる複数種類のパターンを同時に形成する工程であれば、どの工程にも適用できることはもちろんである。
【０１１６】
また、実施例１乃至実施例３では、液晶表示パネル７に用いるＴＦＴ基板５を例に挙げたが、本発明のパターン形成方法は、これに限らず、類似した構成を有する基板、たとえば、有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）を用いた自発光型表示装置に用いる基板の製造方法にも適用できることはもちろんである。
【図面の簡単な説明】
【０１１７】
【図１（ａ）】絶縁基板の表面上に導電膜および感光性レジストを形成した後の模式断面図である。
【図１（ｂ）】感光性レジストを露光する工程の模式断面図である。
【図１（ｃ）】感光性レジストを現像して加熱処理をした後の模式断面図である。
【図１（ｄ）】導電膜がエッチングされる様子を示す模式断面図である。
【図１（ｅ）】導電膜をエッチングしてエッチングレジストを除去した後の模式断面図である。
【図２】本発明の表示装置の製造方法を適用して絶縁膜に形成した開口パターンの一例を示す模式断面図である。
【図３（ａ）】液晶表示装置の概略構成の一例を示す模式平面図である。
【図３（ｂ）】液晶表示装置の１つの画素の回路構成の一例を示す模式回路図である。
【図４】液晶表示装置の概略構成の別の一例を示す模式平面図である。
【図５（ａ）】実施例１の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。
【図５（ｂ）】図５（ａ）に示したＴＦＴ基板における外部接続端子の概略構成の一例を示す模式断面図である。
【図６（ａ）】ＴＦＴ基板のＴＦＴ素子周辺の概略構成の変形例を示す模式断面図である。
【図６（ｂ）】図６（ａ）に示したＴＦＴ基板における外部接続端子の概略構成の一例を示す模式断面図である。
【図７（ａ）】図６（ａ）に示したＴＦＴ基板においてソース電極上の第３の絶縁層に開口パターンを形成する方法の一例を示す模式断面図である。
【図７（ｂ）】図６（ａ）に示したＴＦＴ基板において映像信号線の端部上の第３の絶縁層に開口パターンを形成する方法の一例を示す模式断面図である。
【図８（ａ）】実施例２の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。
【図８（ｂ）】図８（ａ）に示したＴＦＴ素子の等価回路の一例を示す模式回路図である。
【図８（ｃ）】図８（ａ）に示したＴＦＴ基板における保持容量の概略構成の一例を示す模式断面図である。
【図９（ａ）】実施例３の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。
【図９（ｂ）】図９（ａ）に示したＴＦＴ基板における走査信号線と映像信号線との交差領域の断面構成の一例を示す模式断面図である。
【符号の説明】
【０１１８】
１…絶縁基板
２…導電膜
２ａ，２ｂ…導電体パターン
３…感光性レジスト膜（感光性材料膜）
３ａ，３ｂ，３ｄ，３ｅ…エッチングレジスト
４…絶縁膜
４ａ，４ｂ，ＴＨ１ａ，ＴＨ１ｂ，ＴＨ２ａ，ＴＨ２ｂ…開口パターン
５…ＴＦＴ基板
６…対向基板
７…液晶表示パネル
８…第１のフレキシブル配線板
９…第２のフレキシブル配線板
１０…ＩＣチップ
１１…フレキシブル配線板
１２…配線
１３…下地絶縁膜
１４…半導体層
１５…第１の絶縁層
１６…第２の絶縁層
１７…ソース電極
１８…第３の絶縁層
１９…外部接続端子
２０…第４の絶縁層
２１…対向電極
２２…反射膜
２３…第５の絶縁層
２４…電極用半導体層
２５…導電体層
２６…層間半導体膜
ＧＬ…走査信号線
ＤＬ…映像信号線
Ｔｒ…ＴＦＴ素子
ＣＰＸ…画素容量
ＣＳＴＧ…保持容量
ＴＨ１…第１のスルーホール
ＴＨ２…第２のスルーホール
ＭＴａ…本体ＭＯＳ
ＭＴｂ，ＭＴｃ…サイドＭＯＳ
【技術分野】
【０００１】
本発明は、表示装置およびその製造方法に関し、特に、ＴＦＴ液晶表示パネルに用いるＴＦＴ基板およびその製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、ＴＦＴ液晶表示装置は、たとえば、携帯電話やＰＤＡなどの携帯型端末のディスプレイ、ノートブック型コンピュータのディスプレイなどに用いられている。
【０００３】
前記ＴＦＴ液晶表示装置は、一対の基板の間に液晶材料が封入されたＴＦＴ液晶表示パネルを有する表示装置であり、前記ＴＦＴ液晶表示パネルは、ＴＦＴ素子および画素電極ならびに対向電極を有する画素の集合で設定される表示領域を持つ表示パネルである。
【０００４】
前記ＴＦＴ液晶表示パネルにおける前記一対の基板のうちの一方の基板には、複数本の走査信号線、複数本の映像信号線、前記ＴＦＴ素子および前記画素電極が配置されており、一般に、ＴＦＴ基板と呼ばれている。また、前記一対の基板のうちの他方の基板には、たとえば、カラーフィルタなどが配置されており、一般に、対向基板と呼ばれている。
【０００５】
また、前記ＴＦＴ液晶表示パネルが、たとえば、ＩＰＳ方式などの横電界駆動方式の場合、前記対向電極は前記ＴＦＴ基板側に配置されている。また、前記ＴＦＴ液晶表示パネルが、たとえば、ＶＡ方式またはＴＮ方式などの縦電界駆動方式の場合、前記対向電極は前記対向基板側に配置されている。
【０００６】
ところで、従来のＴＦＴ基板の製造方法は、一般に、導電膜をエッチングする工程、絶縁膜をエッチングする工程、半導体膜をエッチングする工程を有する。前記導電膜をエッチングする工程には、たとえば、前記走査信号線を形成する工程、前記映像信号線を形成する工程、および前記画素電極を形成する工程がある。また、前記絶縁膜をエッチングする工程には、たとえば、前記ＴＦＴ素子のソース電極またはドレイン電極と前記画素電極とを接続するためのスルーホールを形成する工程がある。また、前記半導体膜をエッチングする工程には、たとえば、前記ＴＦＴ素子の半導体層を形成する工程がある。
【０００７】
また、従来のＴＦＴ基板の製造方法では、たとえば、１回のエッチングで機能が異なる２種類以上のパターンを形成することも多い。前記ＴＦＴ素子のソース電極またはドレイン電極と前記画素電極とを接続するためのスルーホールを形成する工程では、たとえば、当該スルーホールと同時に、前記走査信号線および前記映像信号線の外部接続端子（信号入力端子）を設けるためのスルーホールを形成することが多い。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来のＴＦＴ基板の製造方法において、たとえば、１回のエッチングで機能が異なる２種類以上のパターンを形成した場合、通常、それぞれのパターンの側面（エッチング端面）の勾配、すなわち絶縁基板の表面に対する傾斜角度が概ね等しくなる。
【０００９】
したがって、たとえば、絶縁層をエッチングして、前記ＴＦＴ素子のソース電極またはドレイン電極と前記画素電極とを接続するための第１のスルーホール、前記映像信号線と外部接続端子（信号入力端子）とを接続するための第２のスルーホール、および前記走査信号線と前記外部接続端子とを接続するための第３のスルーホールを同時に形成した場合、第１のスルーホールの側面の勾配、第２のスルーホールの側面の勾配、および第３のスルーホールの側面の勾配は、概ね等しくなっている。
【００１０】
ところで、前記ＴＦＴ液晶表示パネルにおいて、表示領域の各画素に配置される前記ＴＦＴ素子は、各画素の開口率を高くするために、占有面積を可能な限り狭くすることが望ましい。そのため、前記第１のスルーホールは、開口端の平面寸法（穴径）があまり大きくならず、かつ、側面の勾配、すなわち絶縁基板の表面に対する傾斜角度が大きい形状にすることが望ましい。
【００１１】
これに対し、前記第２のスルーホールおよび前記第３のスルーホールは、たとえば、前記ＴＦＴ基板の表面に形成される配向膜をラビングしたときに生じる配向膜の削りかすが凹部底面の端部に残るのを防ぐために、側面の勾配、すなわち絶縁基板の表面に対する傾斜角度が小さい形状にすることが望ましい。
【００１２】
しかしながら、従来のＴＦＴ基板の製造方法では、前記第１のスルーホール、前記第２のスルーホール、および前記第３のスルーホールを同時に形成する場合、それぞれのスルーホールの側面の勾配を制御し、それぞれの機能に適した勾配に作り分けることが難しいという問題があった。
【００１３】
そのため、従来の製造方法で得られるＴＦＴ基板を有するＴＦＴ液晶表示装置では、たとえば、前記映像信号線の前記外部接続端子と、当該映像信号線に映像信号を加えるフレキシブル配線板の配線とを接続する際に、接続不良が生じやすく、ＴＦＴ液晶表示装置に動作不良が生じやすいという問題があった。
【００１４】
また、従来のＴＦＴ基板の製造方法では、前記第１のスルーホール、前記第２のスルーホール、および前記第３のスルーホールを同時に形成する場合に限らず、１回のエッチングで機能が異なる２種類以上のパターンを同時に形成し、かつ、同時に形成する２種類以上のパターンの中に、側面の勾配が大きい方が望ましいパターンと側面の勾配が小さい方が望ましいパターンとが混在していることが多い。
【００１５】
しかしながら、従来のＴＦＴ基板の製造方法では、上記のように、１回のエッチングで機能が異なる２種類以上のパターンを同時に形成するときに、同時に形成する２種類以上のパターンの側面の勾配を制御し、それぞれのパターンの機能に適した勾配に作り分けることが難しいという問題がある。
【００１６】
そのため、従来の製造方法で得られるＴＦＴ基板を有するＴＦＴ液晶表示装置では、たとえば、液晶表示装置の動作特性にばらつき（変動）が生じやすいという問題があった。
【００１７】
また、従来のＴＦＴ基板の製造方法では、たとえば、１つの絶縁層に前記第１のスルーホール、前記第２のスルーホール、および前記第３のスルーホールを形成するときに、前記第１のスルーホールのみを形成するエッチングと、前記第２のスルーホールおよび前記第３のスルーホールのみをエッチングの２回のエッチングを行うことで、それぞれのスルーホールの側面の勾配を、それぞれの機能に適した勾配に作り分けることがある。しかしながら、そのような製造方法では、１つの材料膜をエッチングして側面の勾配が異なるパターンを形成するときに、当該１つの材料膜に対して複数回のエッチングを行うので、ＴＦＴ基板の製造効率が悪いという問題があった。
【００１８】
本発明の目的は、たとえば、ＴＦＴ液晶表示装置の動作不良を低減することが可能な技術を提供することにある。
【００１９】
本発明の他の目的は、たとえば、ＴＦＴ液晶表示装置の動作特性のばらつきを低減することが可能な技術を提供することにある。
【００２０】
本発明の他の目的は、たとえば、ＴＦＴ液晶表示装置に用いるＴＦＴ基板を製造する過程で、１回のエッチングで機能が異なる２種類以上のパターンを形成するときに、それぞれのパターンの側面の勾配を容易に制御することが可能な技術を提供することにある。
【００２１】
本発明の他の目的は、たとえば、１回のエッチングで機能が異なる２種類以上のパターンを形成する工程を有するＴＦＴ基板の製造効率を向上させることが可能な技術を提供することにある。
【００２２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００２３】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００２４】
（１）絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子のドレイン電極またはソース電極に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを設けた基板を有する表示装置であって、前記絶縁基板の表面上には、１つの材料膜をエッチングまたは露光現像して形成された複数の同時形成パターンを有し、当該複数の同時形成パターンは、同一の機能を有する前記同時形成パターンの側面の勾配が概ね等しく、かつ、すべての前記同時形成パターンの側面の勾配には２通り以上ある表示装置。
【００２５】
（２）前記（１）の表示装置において、前記複数の同時形成パターンは、１つ以上の前記絶縁膜をエッチングして形成された複数の開口パターンであり、当該複数の開口パターンは、前記ＴＦＴ素子の前記ドレイン電極または前記ソース電極と前記画素電極とを接続する箇所に形成された第１の開口パターンと、前記映像信号線と前記第１の外部接続端子とを接続する箇所に形成された第２の開口パターンと、前記走査信号線と前記第２の外部接続端子とを接続する箇所に形成された第３の開口パターンとを有し、前記第２の開口パターンの側面の勾配および前記第３の開口パターンの側面の勾配は、それぞれ、前記第１の開口パターンの側面の勾配よりもなだらかである表示装置。
【００２６】
（３）前記（１）の表示装置において、前記複数の同時形成パターンは、１つの前記半導体膜をエッチングして形成された複数の半導体パターンであり、当該複数の半導体パターンは、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、１つ以上の前記絶縁膜を介して積層された導電体パターンとの間で容量を形成する第２の半導体パターンとを有し、前記ＴＦＴ素子は、前記絶縁基板の表面上に、前記第１の半導体パターン、ゲート絶縁膜として機能する絶縁膜、およびゲート電極として機能する導電体パターンがこの順序で積層した構造であり、前記容量は、前記絶縁基板の表面上に、前記第２の半導体パターン、前記絶縁膜、および前記導電体パターンがこの順序で積層した構造であり、前記第２の半導体パターンの側面の勾配は、前記第１の半導体パターンの側面の勾配よりもなだらかである表示装置。
【００２７】
（４）前記（１）の表示装置において、前記複数の同時形成パターンは、１つの前記半導体膜をエッチングして形成された複数の半導体パターンであり、当該複数の半導体パターンは、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、前記走査信号線と前記映像信号線とが交差する領域に介在する第２の半導体パターンとを有し、前記ＴＦＴ素子は、前記絶縁基板の表面上に、ゲート電極として機能する導電体パターン、ゲート絶縁膜として機能する絶縁膜、および前記第１の半導体パターンがこの順序で積層した構造であり、前記走査信号線と前記映像信号線とが交差する領域は、前記絶縁基板の表面上に、前記走査信号線、前記絶縁膜、前記第２の半導体パターン、および前記映像信号線がこの順序で積層しており、前記第２の半導体パターンの側面の勾配は、前記第１の半導体パターンの側面の勾配よりもなだらかである表示装置。
【００２８】
（５）絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子のドレイン電極またはソース電極に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを形成する過程で、感光性材料膜を露光し、現像する露光／現像工程を複数回行う表示装置の製造方法であって、複数回の前記露光／現像工程のうちの、１回の露光／現像工程は、１つの感光性材料膜を露光し、現像した後に、前記絶縁基板の上に残る前記感光性材料膜の側面の勾配が２通り以上になるようにする表示装置の製造方法。
【００２９】
（６）前記（５）の表示装置の製造方法において、前記１回の露光／現像工程は、前記１つの感光性材料膜を露光し、現像した後に、前記絶縁基板の上に残る前記感光性材料膜の膜厚が、２通り以上になるようにする表示装置の製造方法。
【００３０】
（７）前記（６）の表示装置の製造方法において、前記１回の露光／現像工程は、前記１つの感光性材料膜を露光するときに、前記絶縁基板の表面における位置に応じて、当該感光性材料膜に対する露光量を変えて露光する表示装置の製造方法。
【００３１】
（８）前記（６）の表示装置の製造方法において、前記１回の露光／現像工程は、前記感光性材料膜を現像した後、前記絶縁基板の上に残る前記感光性材料膜の加熱処理を行う表示装置の製造方法。
【００３２】
（９）前記（５）の表示装置の製造方法において、前記１回の露光／現像工程は、１つ以上の前記絶縁膜をエッチングして、前記ＴＦＴ素子の前記ドレイン電極または前記ソース電極と前記画素電極とを接続する箇所の第１の開口パターンと、前記映像信号線と前記第１の外部接続端子とを接続する箇所の第２の開口パターンと、前記走査信号線と前記第２の外部接続端子とを接続する箇所の第３の開口パターンとを同時に形成する工程の直前に行われ、前記１回の露光／現像工程の直後に前記絶縁膜の上に残る前記感光性材料膜は、前記第２の開口パターンを形成する位置の側面の勾配および前記第３の開口パターンを形成する位置の側面の勾配が、それぞれ、前記第１の開口パターンを形成する位置の側面の勾配よりもなだらかである表示装置の製造方法。
【００３３】
（１０）前記（５）の表示装置の製造方法において、前記１回の露光／現像工程は、１つの半導体膜をエッチングして、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、１つ以上の前記絶縁膜を介して積層された導電体パターンとの間で容量を形成する第２の半導体パターンとを同時に形成する工程の直前に行われ、前記１回の露光／現像工程の直後に前記半導体膜の上に残る前記感光性材料膜は、前記第２の半導体パターンを形成する位置の側面の勾配が、前記第１の半導体パターンを形成する位置の側面の勾配よりもなだらかである表示装置の製造方法。
【００３４】
（１１）前記（５）の表示装置の製造方法において、前記１回の露光／現像工程は、１つの半導体膜をエッチングして、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、前記走査信号線と前記映像信号線とが交差する領域に介在する第２の半導体パターンとを同時に形成する工程の直前に行われ、前記１回の露光／現像工程の直後に前記半導体膜の上に残る前記感光性材料膜は、前記第２の半導体パターンを形成する位置の側面の勾配が、前記第１の半導体パターンを形成する位置の側面の勾配よりもなだらかである表示装置の製造方法。
【発明の効果】
【００３５】
本発明の表示装置によれば、たとえば、ＴＦＴ液晶表示装置の動作不良や動作特性のばらつきを低減することができる。
【００３６】
また、本発明の表示装置の製造方法によれば、たとえば、ＴＦＴ液晶表示装置に用いるＴＦＴ基板を製造する過程で、１回のエッチングで機能が異なる２種類以上のパターンを形成するときに、それぞれのパターンの側面の勾配を容易に制御することができる。
【００３７】
また、本発明の表示装置の製造方法によれば、１回のエッチングで機能が異なる２種類以上のパターンを形成するときに、１つの感光性材料膜に対する露光／現像を１回にすることができるので、たとえば、ＴＦＴ液晶表示装置に用いるＴＦＴ基板の製造効率を向上させることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００３９】
図１（ａ）乃至図１（ｅ）、および図２は、本発明による表示装置の製造方法の原理を説明するための模式断面図である。
図１（ａ）は、絶縁基板の表面上に導電膜および感光性レジストを形成した後の模式断面図である。図１（ｂ）は、感光性レジストを露光する工程の模式断面図である。図１（ｃ）は、感光性レジストを現像して加熱処理をした後の模式断面図である。図１（ｄ）は、導電膜がエッチングされる様子を示す模式断面図である。図１（ｅ）は、導電膜をエッチングしてエッチングレジストを除去した後の模式断面図である。
図２は、本発明の表示装置の製造方法を適用して絶縁膜に形成した開口パターンの一例を示す模式断面図である。
【００４０】
本発明による表示装置の製造方法は、たとえば、ＴＦＴ液晶表示パネルに用いるＴＦＴ基板の製造方法に適用されるものであり、特に、導電膜または絶縁膜もしくは半導体膜をエッチングして所定のパターンを形成するときのパターン形成方法に適用されるものである。
【００４１】
本発明によるパターン形成方法の一例として、まず、１つの導電膜をエッチングする工程を挙げ、図１（ａ）乃至図１（ｅ）に沿って、その手順を簡単に説明する。
【００４２】
１つの導電膜をエッチングするときには、たとえば、図１（ａ）に示すように、ガラス基板などの絶縁基板１の表面に導電膜２を形成（成膜）し、当該導電膜２の表面上に未感光状態の感光性材料膜３を形成する。このとき、感光性材料膜３は、導電膜２をエッチングする際にマスクとして使用するエッチングレジストを形成するための膜であり、一般に、感光性レジスト膜と呼ばれている。またこのとき、感光性レジスト膜３は、ポジ型、すなわち現像したときに、感光させた部分が溶解して除去される材料膜であるとする。
【００４３】
次に、感光性レジスト膜３を露光する。このとき、感光性レジスト膜３の露光は、たとえば、図１（ｂ）に示すように、感光性レジスト膜を薄く残す部分に照射する光ＬＴの光量を、感光性レジスト膜を完全に除去する部分に照射する光ＬＴの光量よりも小さくし、露光量を小さくする。なお、図１（ｂ）に示した感光性レジスト膜３は、白地で示した３ａおよび３ｂ以外の部分３ｃが感光した領域である。また、図１（ｂ）に示した光ＬＴの矢印は、その太さが光量を表している。
【００４４】
このように露光量を変える露光方法としては、たとえば、前記感光性レジストを薄く残す部分に対して照射される光ＬＴが透過する領域の光透過率を、前記感光性レジストを完全に除去する部分に対して照射される光ＬＴが透過する領域の光透過率よりも小さくしたフォトマスク（ハーフトーンマスク）を用いて露光する方法がある。また、パターン毎に露光量を変える露光方法としては、そのほかにも、たとえば、直描露光方式（ダイレクト露光方式と呼ぶこともある）の露光装置を用い、感光性レジスト膜を薄く残す部分に対して照射する光の光量を、感光性レジストを完全に除去する部分に対して照射する光の光量よりも小さくする露光方法などがある。また、前記直描露光方式で露光する場合は、たとえば、感光性レジスト膜を薄く残す部分に対する光の照射時間を、感光性レジストを完全に除去する部分に対する光の照射時間よりも短くしてもよい。
【００４５】
このように、感光性レジスト膜を薄く残す部分に対する露光量を、感光性レジストを完全に除去する部分に対する露光量よりも小さくすると、たとえば、図１（ｂ）に示したように、感光性レジストを完全に除去する部分の感光性レジスト膜３ｃの全体が感光した時点で、感光性レジスト膜を薄く残す部分の感光性レジスト膜３ａ，３ｂは、露光量に応じた膜厚分しか感光していない。
【００４６】
したがって、露光した感光性レジスト膜３を現像すると、第１の領域ＡＲ１に残る感光性レジスト膜３ａの膜厚は、第２の領域ＡＲ２に残る感光性レジスト膜３ｂの膜厚よりも薄くなる。また、露光した感光性レジスト膜３を現像した直後における、第１の領域ＡＲ１に残る感光性レジスト膜３ａの側面の勾配（絶縁基板１の表面に対する傾斜角度θ１）と、第２の領域ＡＲ２に残る感光性レジスト膜３ｂの側面の勾配（絶縁基板１の表面に対する傾斜角度θ２）は、ほぼ同じ角度になっている。
【００４７】
しかしながら、この後、導電膜２の表面上に残っている感光性レジスト膜３に対して加熱処理（ポストベーク）をすると、たとえば、図１（ｃ）に示すように、第１の領域ＡＲ１に残っている感光性レジスト膜３ａの側面の傾斜角度がθ１からθ１’に変化し、第２の領域ＡＲ２に残っている感光性レジスト膜３ｂの側面の傾斜角度θ２に比べてなだらかになる。このとき、加熱処理の前と後で感光性レジスト膜の側面の傾斜角度が変化するか否か、および傾斜角度の変化量は、当該感光性レジスト膜の膜厚が関係している。すなわち、感光性レジスト膜の膜厚が厚い場合は、加熱処理時に当該感光性レジスト膜が横方向に広がることはなく、加熱処理後の側面の傾斜角度が加熱処理前の傾斜角度とほぼ同じ角度になる。これに対し、感光性レジスト膜の膜厚が薄い場合は、加熱処理時に当該感光性レジスト膜が横方向に広がり、加熱処理後の側面の傾斜角度が加熱処理前の傾斜角度よりも小さな角度に変化する。またこのとき、感光性レジスト膜の膜厚が薄いほど、加熱処理の前後における側面の傾斜角度の変化量が大きくなり、加熱処理後の傾斜角度が小さくなる。
【００４８】
次に、前記導電膜２の表面上に残った感光性レジスト膜(いわゆるエッチングレジスト)３ａ，３ｂをマスクにして、前記導電膜２をエッチングする。このとき、導電膜２のエッチングは、たとえば、図１（ｄ）に示すように、感光性レジスト膜３ｂ（または３ａ）から離れた場所では膜厚方向に進行し、感光性レジスト膜３ｂ（または３ａ）の近傍では、当該感光性レジスト膜３ｂ（または３ａ）の側面の勾配を反映するような形状で進行する。
【００４９】
したがって、導電膜２のエッチングが完了した後、感光性レジスト膜３ａ，３ｂを除去すると、たとえば、図１（ｅ）に示すように、第１の領域ＡＲ１に形成された導電体パターン２ａの側面の勾配が、第２の領域ＡＲ２に形成された導電体パターン２ｂの側面の勾配よりもなだらかになる。このとき、第１の領域ＡＲ１に形成された導電体パターン２ａの側面の傾斜角度は感光性レジスト膜３ａの傾斜角θ１’とほぼ同じ角度になり、第２の領域ＡＲ２に形成された導電体パターン２ｂの側面の傾斜角度は感光性レジスト膜３ｂの傾斜角θ２とほぼ同じ角度になる。
【００５０】
このような方法で導電膜２をエッチングすれば、１回のエッチングで、側面の勾配が異なる導電体パターン２ａ，２ｂを同時に形成することができる。
【００５１】
またこのとき、導電膜２の上にエッチングレジスト３ａ，３ｂを形成する工程では、１回の露光で厚さおよび側面の勾配が異なるエッチングレジスト３ａ，３ｂを形成できるので、側面の勾配が異なる導電体パターン２ａ，２ｂを容易に、かつ効率よく形成することができる。
【００５２】
また、上記の説明では、導電膜２をエッチングして導電体パターン２ａ，２ｂを形成する場合を例に挙げているが、本発明のパターン形成方法は、これに限らず、たとえば、図２に示すように、絶縁膜４に開口パターン４ａ，４ｂを形成するときにも適用できる。図２に示した例では、絶縁基板１の表面に形成された導電体パターン２ａ，２ｂを覆う絶縁膜４を形成（成膜）した後、当該絶縁膜４をエッチングして開口パターン４ａ，４ｂを形成している。このとき、絶縁膜４のエッチングに使用するエッチングレジストを形成するために感光性レジスト膜３を露光／現像する工程では、たとえば、第１の領域ＡＲ１に形成する開口パターン４ａの周囲に残る感光性レジスト膜３の膜厚が、第２の領域ＡＲ２に形成する開口パターン４ｂの周囲に残る感光性レジスト膜３の膜厚よりも薄くなるように露光し、現像する。そうすると、絶縁膜４をエッチングして得られる開口パターン４ａ，４ｂは、第１の領域ＡＲ１に形成される開口パターン４ａの側面の勾配（傾斜角度θ３）が、第２の領域ＡＲ２に形成される開口パターン４ｂの側面の勾配（傾斜角度θ４）よりもなだらかになる。
【００５３】
なお、上記の説明では、１つの導電膜２または１つの絶縁膜４をエッチングして、同時に形成されるパターンの側面の勾配を２通りに作り分ける場合を例に挙げているが、本発明のパターン形成方法によれば、これに限らず、同時に形成されるパターンの側面の勾配を２通り以上に作り分けることが可能である。すなわち、感光性レジスト膜３を露光するときに、露光量を３通り以上に分け、現像後に残る感光性レジスト膜３の膜厚を３通り以上にすれば、エッチングで同時に形成されるパターンの側面の勾配を３通り以上に作り分けることができる。
【００５４】
また、上記の説明では、導電膜２をエッチングする場合、および絶縁膜４をエッチングする場合を例に挙げているが、本発明のパターン形成方法は、これに限らず、たとえば、半導体膜をエッチングする場合にも適用できることはもちろんである。
【００５５】
また、本発明のパターン形成方法における感光性レジスト膜３の露光は、フォトマスクを用いて行うこともできるし、直描露光方式で行うこともできるが、直描露光方式で行うことが望ましい。直描露光方式で感光性レジスト膜３を露光するときには、たとえば、ＣＡＤなどで作成されたレイアウトデータ（数値データ）に基づいて潜像を直接描画するため、前記レイアウトデータの数値を変えることで、潜像のパターンを容易に変更することができる。そのため、直描露光方式は、エッチングレジストの側面の勾配の調整や変更が容易であり、ＴＦＴ基板の製造コストの上昇を抑えることができる。
【００５６】
また、本発明のパターン形成方法において、導電膜２または絶縁膜４もしくは前記半導体膜をエッチングしてパターンを形成するときには、ドライエッチングで行うことが望ましいが、ウエットエッチングでも同様の作り分けが可能である。
【００５７】
また、上記の説明では、ポジ型の感光性レジスト膜３を用いてエッチングレジストを形成する場合を例に挙げているが、本発明のパターン形成方法では、これに限らず、ネガ型の感光性レジスト膜を用いてエッチングレジストを形成してもよいことはもちろんである。
【００５８】
またさらに、上記の説明において、感光性レジスト膜３は、導電膜２または絶縁膜４もしくは前記半導体膜のエッチングに使用するエッチングレジストを形成するための材料膜であり、エッチング後に除去される。しかしながら、本発明のパターン形成方法は、これに限らず、上記の手順で露光、現像して形成された感光性レジスト膜３を絶縁基板１の上に残しておき、たとえば、絶縁層として機能させる場合にも適用できる。
【００５９】
図３（ａ）および図３（ｂ）、ならびに図４は、本発明が適用される液晶表示装置の概略構成を示す模式図である。
図３（ａ）は、液晶表示装置の概略構成の一例を示す模式平面図である。図３（ｂ）は、液晶表示装置の１つの画素の回路構成の一例を示す模式回路図である。図４は、液晶表示装置の概略構成の別の一例を示す模式平面図である。
【００６０】
本発明のパターン形成方法は、たとえば、図３（ａ）に示すように、ＴＦＴ基板５および対向基板６を有する液晶表示パネル７と、複数の第１のフレキシブル配線板８と、複数の第２のフレキシブル配線板９とを有する液晶表示装置の製造方法に適用される。このとき、ＴＦＴ基板５と対向基板６とは、たとえば、表示領域ＤＡを囲む環状のシール材（図示しない）で接着されており、ＴＦＴ基板５、対向基板６、および前記シール材で囲まれた空間に液晶材料が封入されている。また、図３（ａ）では省略しているが、液晶表示装置は、この他に、たとえば、タイミングコントローラを有する第１のプリント回路板、前記第１のプリント回路板から第１のフレキシブル配線板に信号を伝送する第３のフレキシブル配線板および第２のプリント回路板、バックライトユニットなどを有する。
【００６１】
ＴＦＴ基板５は、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬを有し、液晶表示パネル７の表示領域ＤＡは、最も外側に配置される２本の走査信号線ＧＬと、最も外側に配置される２本の映像信号線ＤＬとで囲まれる領域に相当する。なお、図３（ａ）では一部を省略しているが、走査信号線ＧＬおよび映像信号線ＤＬは、それぞれ、表示領域ＤＡの全体にわたって、たとえば、等間隔で配置されている。
【００６２】
また、複数本の映像信号線ＤＬは、第１のフレキシブル配線板８の配線に接続されている。このとき、第１のフレキシブル配線板８には、たとえば、映像信号線ＤＬに映像信号を加えるためのドライバＩＣが実装されている。また、複数本の走査信号線ＧＬは、第２のフレキシブル配線板９の配線に接続されている。このとき、第２のフレキシブル配線板９には、たとえば、走査信号線ＧＬに走査信号を加えるためのドライバＩＣが実装されている。
【００６３】
また、液晶表示パネル７の表示領域ＤＡは、複数の画素の集合で設定される領域であり、１つの画素が占有する領域は、たとえば、隣接する２本の走査信号線ＧＬと、隣接する２本の映像信号線ＤＬとで囲まれる領域に相当する。このとき、１つの画素は、たとえば、図３（ｂ）に示すように、ＴＦＴ素子Ｔｒと、ＴＦＴ素子Ｔｒのソースに接続された画素電極ＰＸを一方の電極とする画素容量ＣＰＸおよび保持容量ＣＳＴＧとを有する。
【００６４】
このとき、ＴＦＴ素子Ｔｒは、ゲートが隣接する２本の走査信号線ＧＬのうちの一方に接続しており、ドレインが隣接する２本の映像信号線ＤＬのうちの一方に接続している。
【００６５】
また、画素容量ＣＰＸは、画素電極ＰＸと、コモン配線ＣＬに接続された対向電極（図示しない）とを一対の電極とし、ＴＦＴ基板５と対向基板６の間に封入された前記液晶材料を誘電体とする容量である。なお、コモン配線ＣＬおよび対向電極は、ＴＦＴ基板５側に設けている場合もあるし、対向基板６側に設けている場合もある。また、保持容量ＣＳＴＧは、画素電極ＰＸまたはＴＦＴ素子Ｔｒのソース電極と、保持容量線（図示しない）とを一対の電極とし、画素電極ＰＸまたはソース電極と保持容量線との間に介在する絶縁膜を誘電体とする容量である。
【００６６】
また、図３（ａ）に示した液晶表示パネル７は、たとえば、液晶テレビやパーソナルコンピュータの液晶ディスプレイなどに用いられる比較的大画面の表示パネルの概略構成の一例である。これに対し、たとえば、携帯電話端末などの携帯型電子機器の液晶ディスプレイに用いられる液晶表示パネル７の概略構成は、たとえば、図４に示したような構成になっており、ＴＦＴ基板５には、たとえば、走査信号線ＧＬに走査信号を加えるとともに映像信号線ＤＬに映像信号を加えるＩＣチップ１０が実装されている。このとき、ＴＦＴ基板５に接続されたフレキシブル配線板１１の配線とＩＣチップ１０の外部接続端子とは、ＴＦＴ基板５に設けられた配線１２で接続される。
【００６７】
このような構成の液晶表示パネル７におけるＴＦＴ基板５は、たとえば、ガラス基板などの絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、走査信号線ＧＬ、映像信号線ＤＬ、ＴＦＴ素子Ｔｒ、画素電極ＰＸなどを設けている。以下、ＴＦＴ基板５の製造方法に本発明のパターン形成方法を適用した場合の、ＴＦＴ基板５の主要部の概略構成および作用効果について説明する。
【実施例１】
【００６８】
図５（ａ）および図５（ｂ）は、本発明による実施例１の液晶表示装置の概略構成の一例および作用効果の一例を説明するための模式図である。
図５（ａ）は、実施例１の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。図５（ｂ）は、図５（ａ）に示したＴＦＴ基板における外部接続端子の概略構成の一例を示す模式断面図である。
【００６９】
実施例１では、ＴＦＴ基板５の表示領域ＤＡ（各画素）に配置されるＴＦＴ素子Ｔｒが、トップゲート構造である場合を例に挙げる。このとき、ＴＦＴ素子Ｔｒおよびその周辺の断面構成は、たとえば、図５（ａ）に示すような構成になっている。すなわち、ガラス基板などの絶縁基板１の表面には、下地絶縁膜１３が形成されており、下地絶縁膜１３の上には、半導体層１４が形成されている。また、下地絶縁膜１３の上には、半導体層１４を覆う第１の絶縁層１５が形成されており、第１の絶縁層１５の上には、ＴＦＴ素子Ｔｒのゲート電極として機能する走査信号線ＧＬが形成されている。このとき、第１の絶縁層１５のうちの、半導体層１４と走査信号線ＧＬとの間に介在する部分は、ＴＦＴ素子のゲート絶縁膜として機能する。
【００７０】
また、第１の絶縁層１５の上には、走査信号線ＧＬを覆う第２の絶縁層１６が形成されており、第２の絶縁層１６の上には、映像信号線ＤＬおよびＴＦＴ素子Ｔｒのソース電極１７が形成されている。このとき、映像信号線ＤＬは、その一部がＴＦＴ素子Ｔｒのドレイン電極として機能し、スルーホール（図示しない）により半導体層１４のドレイン領域（図示しない）と接続している。またこのとき、ソース電極１７は、別のスルーホール（図示しない）により半導体層１４のソース領域（図示しない）と接続している。
【００７１】
また、第２の絶縁層１６の上には、映像信号線ＤＬおよびソース電極１７を覆う第３の絶縁層１８が形成されており、第３の絶縁層１８の上には、画素電極ＰＸが形成されている。このとき、第３の絶縁層１８は、単一の絶縁層であってもよいし、２種類以上の絶縁層が積層されていてもよい。またこのとき、画素電極ＰＸは、第１のスルーホールＴＨ１によりソース電極１７と接続している。
【００７２】
なお、図５（ａ）に示したＴＦＴ素子およびその周辺の断面構成は、トップゲート構造のＴＦＴ素子Ｔｒを有するＴＦＴ基板５における断面構成の典型例である。すなわち、実際のＴＦＴ基板５におけるＴＦＴ素子およびその周辺の断面構成は、半導体層１４、走査信号線ＧＬ、映像信号線ＤＬ、ソース電極１７、および画素電極ＰＸの平面レイアウトが変われば、それに応じて変わる。しかしながら、ＴＦＴ基板５の画素が有するトップゲート構造のＴＦＴ素子Ｔｒおよびその周辺の断面構成は、基本的には、図５（ａ）に示した断面構成と概ね同じ構成になる。
【００７３】
ところで、図５（ａ）に示したようなトップゲート構造のＴＦＴ素子Ｔｒを有するＴＦＴ基板５において、映像信号線ＤＬの端部の外部接続端子が接続している位置の断面構成は、たとえば、図５（ｂ）に示すような構成になっている。すなわち、絶縁基板１の表面には、下地絶縁膜１３、第１の絶縁層１５、および第２の絶縁層１６が積層しており、第２の絶縁層１６の上に映像信号線ＤＬが形成されている。なお、図５（ｂ）に示した断面構成は、当該端子部における映像信号線ＤＬの延在方向に沿った断面構成であり、奥行き方向に複数本の映像信号線ＤＬが並んでいる。
【００７４】
また、第２の絶縁層１６の上には、映像信号線ＤＬを覆う第３の絶縁層１８が形成されており、第３の絶縁層１８の上には、外部接続端子１９が形成されている。このとき、外部接続端子１９は、たとえば、画素電極ＰＸと同じ材料で形成されている。またこのとき、外部接続端子１９は、第３の絶縁層１８に形成された第２のスルーホールＴＨ２により映像信号線ＤＬと接続している。
【００７５】
このとき、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２は、第３の絶縁層１８をエッチングして形成される開口パターンであるため、通常、同時に形成される。そのため、従来の製造方法で製造されたＴＦＴ基板５における第１のスルーホールＴＨ１の側面の勾配（傾斜角度θ１）と、第２のスルーホールＴＨ２の側面の勾配（傾斜角度θ２）は、通常、同じ角度になっていた。しかしながら、ＴＦＴ基板５において、第１のスルーホールＴＨ１は、画素の開口率を向上させる観点から、側面の勾配を大きくすることが望ましく、第２のスルーホールＴＨ２は、ラビング時に生じた配向膜の削りかすが残留するのを防ぐ観点から、側面の勾配を小さくすることが望ましい。
【００７６】
そのため、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を形成するときには、本発明のパターン形成方法を適用して形成することが望ましい。このとき、第１のスルーホールＴＨ１を形成する領域の現像・加熱処理(ポストベーク）後の感光性レジスト膜の膜厚は１．６μｍ、第２のスルーホールＴＨ２(ならびに前記第３のスルーホール）を形成する領域の現像・加熱処理(ポストベーク）後の感光性レジスト膜の膜厚は０．７μｍになるように露光量を制御して、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を同時に形成することで、図５（ａ）および図５（ｂ）に示すように、第２のスルーホールＴＨ２の側面の勾配を、第１のスルーホールＴＨ１の側面の勾配よりもなだらかにすることができる。またこのとき、第１のスルーホールＴＨ１は、側面の勾配（傾斜角度θ１）を６０°から８０°程度にし、第２のスルーホールＴＨ２は、側面の勾配（傾斜角度θ２）を３０°から６０°程度にする。
【００７７】
なお、エッチングして得られるパターンの側面の傾斜角度は、エッチングガスの組成比によって変えることができ、実施例１の第３の絶縁膜１８がＣＶＤで成膜したＳｉＮ膜であり、ＳＦ６とＯ２の混合ガスでエッチングする場合、Ｏ２の組成比を高くすると傾斜角度を小さくすることができる。ただし、この場合は、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２の両方の側面の傾斜角度が小さくなるのであって、同一層内で同時に複数の異なる傾斜角度を得るには本発明の適用が必要なことは言うまでもない。
【００７８】
また、図示は省略するが、本発明のパターン形成方法を適用して第３の絶縁層１８などをエッチングすれば、たとえば、走査信号線ＧＬの端部と外部接続端子とを接続する第３のスルーホールの側面の勾配も小さくすることができる。
【００７９】
そのため、本発明のパターン形成方法を適用して第１のスルーホールＴＨ1および第2のスルーホールＴＨ２(ならびに前記第３のスルーホール）を同時に形成することで、画素の開口率の低下およびラビング時に生じた配向膜の削りかすの残留を、容易に防ぐことができる。
【００８０】
このように、実施例１のＴＦＴ基板５を製造するときに、上記のような本発明のパターン形成方法を適用すれば、１回のエッチングで機能が異なる２種類以上の開口パターン（第１のスルーホールＴＨ１および第２のスルーホールＴＨ２ならびに前記第３のスルーホール）を形成するときに、それぞれの開口パターンの側面の勾配を容易に制御することができる。
【００８１】
したがって、実施例１のＴＦＴ基板５を有する液晶表示パネル７は、映像信号線ＤＬの外部接続端子１９と第１のフレキシブル配線板８の配線との接続不良、および走査信号線ＧＬの外部接続端子と第２のフレキシブル配線板９の配線との接続不良を容易に低減することができ、液晶表示パネル７の動作不良を低減できる。
【００８２】
また、実施例１のＴＦＴ基板５の製造方法において、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を形成する工程は、第３の絶縁層１８の上にエッチングレジストを形成するときに、１回の露光／現像で、厚さおよび側面の勾配を作り分けることができる。そのため、側面の勾配が異なる第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を容易に、かつ、効率よく形成することができ、ＴＦＴ基板５の製造効率を向上させることができる。
【００８３】
図６（ａ）および図６（ｂ）、図７（ａ）および図７（ｂ）は、実施例１のＴＦＴ基板の変形例およびその製造方法の一例を説明するための模式図である。
図６（ａ）は、ＴＦＴ基板のＴＦＴ素子周辺の概略構成の変形例を示す模式断面図である。図６（ｂ）は、図６（ａ）に示したＴＦＴ基板における外部接続端子の概略構成の一例を示す模式断面図である。図７（ａ）は、図６（ａ）に示したＴＦＴ基板においてソース電極上の第３の絶縁層に開口パターンを形成する方法の一例を示す模式断面図である。図７（ｂ）は、図６（ａ）に示したＴＦＴ基板において映像信号線の端部上の第３の絶縁層に開口パターンを形成する方法の一例を示す模式断面図である。
【００８４】
液晶表示パネル７のＴＦＴ基板５における各画素の構成には、図５（ａ）に示したような構成に限らず、種々の構成が存在する。液晶表示パネル７が、たとえば、ＩＰＳ方式などの横電界駆動方式である場合、ＴＦＴ基板５の各画素は、画素電極ＰＸおよび対向電極を有する。また、液晶表示パネル７が、たとえば、半透過型である場合、ＴＦＴ基板５の各画素は、バックライトからの光を透過させる領域と外光を反射させる領域とを有し、前記外光を反射させる領域には、反射膜が設けられている。
【００８５】
液晶表示パネル７が横電界駆動方式であり、かつ、半透過型である場合、ＴＦＴ基板５の各画素におけるＴＦＴ素子Ｔｒおよびその周辺の断面構成は、たとえば、図６（ａ）に示すような構成になっている。すなわち、ガラス基板などの絶縁基板１の表面には、下地絶縁膜１３、半導体層１４、第１の絶縁層１５、走査信号線ＧＬ、第２の絶縁層１６、映像信号線ＤＬ、ソース電極１７、第３の絶縁層１８、および画素電極ＰＸの他に、第４の絶縁層２０、対向電極２１、反射膜２２、および第５の絶縁層２３が形成されている。
【００８６】
このような構成のＴＦＴ基板５において、対向電極２１は、平板状の電極であり、画素電極ＰＸは、櫛歯状の電極である。また、反射膜２２を形成する領域は、外光を乱反射（散乱）させるために、たとえば、第４の絶縁層２０の表面に波状の凹凸を設けている。
【００８７】
このとき、画素電極ＰＸは、たとえば、第３の絶縁層１８に形成された開口パターンＴＨ１ａおよび第５の絶縁層２３に形成された開口パターンＴＨ１ｂからなる第１のスルーホールＴＨ１によりソース電極１７と接続している。またこのとき、第４の絶縁層２０は、たとえば、第１のスルーホールＴＨ１の周囲に開口パターンを形成し、当該開口パターン内に第５の絶縁層２３が埋設されるようにしている。
【００８８】
なお、図６（ａ）に示したＴＦＴ素子およびその周辺の断面構成は、トップゲート構造のＴＦＴ素子Ｔｒを有するＴＦＴ基板５における断面構成の典型例である。すなわち、実際のＴＦＴ基板５におけるＴＦＴ素子およびその周辺の断面構成は、半導体層１４、走査信号線ＧＬ、映像信号線ＤＬ、ソース電極１７、画素電極ＰＸ、対向電極２１、および反射膜２２の平面レイアウトが変われば、それに応じて変わる。しかしながら、ＴＦＴ基板５の画素が有するトップゲート構造のＴＦＴ素子Ｔｒおよびその周辺の断面構成は、基本的には、図６（ａ）に示した断面構成と概ね同じ構成になる。
【００８９】
各画素のＴＦＴ素子およびその周辺の断面構成が、図６（ａ）に示したような構成のＴＦＴ基板５において、映像信号線ＤＬの端部の外部接続端子１９が接続している位置の断面構成は、たとえば、図６（ｂ）に示すような構成になっている。絶縁基板１の表面には、下地絶縁膜１３、第１の絶縁層１５、第２の絶縁層１６、映像信号線ＤＬ、第３の絶縁層１８、第５の絶縁層２３、および外部接続端子１９が形成されている。なお、図６（ｂ）に示した断面構成は、当該端子部における映像信号線ＤＬの延在方向に沿った断面構成であり、奥行き方向に複数本の映像信号線ＤＬが並んでいる。
【００９０】
このとき、外部接続端子１９は、第３の絶縁層１８に形成された開口パターンＴＨ２ａおよび第５の絶縁層２３に形成された開口パターンＴＨ２ｂからなる第２のスルーホールＴＨ２により映像信号線ＤＬと接続している。
【００９１】
このような構成のＴＦＴ基板５において、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を形成するときには、たとえば、第３の絶縁層１８のエッチングおよび第５の絶縁層２３のエッチングを個別に行って形成する場合と、第５の絶縁層２３および第３の絶縁層１８を一括してエッチングして形成する場合もある。ここではまず、第３の絶縁層１８を形成した直後に開口パターンＴＨ１ａ，ＴＨ２ａをエッチングで形成し、その後いくつかの工程を経て第５の絶縁層２３を形成した後、当該第５の絶縁層２３に開口パターンＴＨ１ｂ，ＴＨ２ｂをエッチングで形成する場合について説明する。
【００９２】
第３の絶縁層１８を形成した直後に開口パターンＴＨ１ａ，ＴＨ２ａを形成する場合、前述のように、各画素のＴＦＴ素子のソース電極１７上に形成する開口パターンＴＨ１ａは側面の勾配を大きくし、外部接続端子１９を配置する位置に形成する開口パターンＴＨ２ａは側面の勾配を小さくすることが望ましい。そのため、第３の絶縁層１８を形成した直後に開口パターンＴＨ１ａ，ＴＨ２ａを形成する場合は、第３の絶縁層１８の表面上には、たとえば、図７（ａ）および図７（ｂ）に示したようなエッチングレジスト３ｄ，３ｅを形成する。すなわち、各画素のＴＦＴ素子のソース電極１７上の開口パターンＴＨ１ａを形成する位置の周辺のエッチングレジスト３ｄは、厚さＨ１を１．６μｍと十分に厚くし、開口部の側面の勾配が大きくなる（たとえば、傾斜角度θ１が６０°から８０°程度になる）ようにする。また、映像信号線ＤＬの端部上の開口パターンＴＨ２ａを形成する位置の周辺のエッチングレジスト３ｅの厚さＨ２は０．７μｍとＨ１よりも薄くし、開口部の側面の勾配が小さくなる（たとえば、傾斜角度θ２が３０°から６０°程度になる）ようにする。
【００９３】
このようなエッチングレジスト３ｄ，３ｅをマスクにして第３の絶縁層１８をエッチングすると、当該第３の絶縁膜１８の露出部分１８ａ，１８ｂが除去される。このとき、第３の絶縁膜１８に形成される開口パターンＴＨ１ａ，ＴＨ２ａの側面は、それぞれ、その周囲におけるエッチングレジスト３ｄ，３ｅの側面を反映した形状になる。そのため、ＴＦＴ素子のソース電極１７上に形成される開口パターンＴＨ１ａの側面の勾配は大きくし、映像信号線ＤＬの端部上に形成される開口パターンＴＨ２ａの側面の勾配は小さくすることができる。
【００９４】
また、図を用いた説明は省略するが、第５の絶縁層２３をエッチングして開口パターンＴＨ１ｂ，ＴＨ２ｂを形成するときも、同じ要領で形成することで、ＴＦＴ素子のソース電極１７上に形成される開口パターンＴＨ１ｂの側面の勾配は大きくし、映像信号線ＤＬの端部上に形成される開口パターンＴＨ２ｂの側面の勾配は小さくすることができる。
【００９５】
また、前述のとおり、第１のスルーホールＴＨ１および第２のスルーホールＴＨ２を形成するときに、たとえば、第５の絶縁層２３および第３の絶縁層１８を一括してエッチングして形成する場合もある。この場合においても、個別にエッチングする場合と同様に、ＴＦＴ素子のソース電極１７上に形成される開口パターンの側面の勾配は大きくし、映像信号線ＤＬの端部上に形成される開口パターンの側面の勾配は小さくすることができることはもちろんである。
【００９６】
また、以上の説明と同様に、ＴＦＴ素子のソース電極１７上に形成される開口パターン側面の勾配に比べ、走査像信号線ＧＬの端部上に形成される開口パターンの側面の勾配を小さくすることができることももちろんである。
【実施例２】
【００９７】
図８（ａ）乃至図８（ｃ）は、本発明による実施例２の液晶表示装置の概略構成の一例および作用効果の一例を説明するための模式図である。
図８（ａ）は、実施例２の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。図８（ｂ）は、図８（ａ）に示したＴＦＴ素子の等価回路の一例を示す模式回路図である。図８（ｃ）は、図８（ａ）に示したＴＦＴ基板における保持容量の概略構成の一例を示す模式断面図である。
なお、図８（ａ）は、たとえば、図６（ａ）に示した断面構成を有するＴＦＴ基板５を走査信号線ＧＬの延在方向に沿って見たときの断面構成の一例を示している。
【００９８】
実施例１では、本発明のパターン形成方法を適用した例として、ＴＦＴ基板５の絶縁層にスルーホールを形成する場合に適用した例を挙げている。しかしながら、本発明のパターン形成方法は、これに限らず、たとえば、半導体膜をエッチングして機能が異なる複数種類の半導体パターンを同時に形成する場合にも適用できる。実施例２では、本発明のパターン形成方法を、半導体膜をエッチングして機能が異なる複数種類の半導体パターンを同時に形成する工程に適用した場合の一例を説明する。また、実施例２では、各画素のＴＦＴ素子およびその周辺の断面構成が、図６（ａ）示したような構成であるＴＦＴ基板５を例に挙げる。
【００９９】
このとき、走査信号線ＧＬの延在方向に沿ってみたＴＦＴ素子の断面構成は、たとえば、図８（ａ）に示すような構成になっている。すなわち、走査信号線ＧＬは、半導体層１４と重畳する部分の端部に段差ＳＴがある。またこのとき、当該段差ＳＴの周辺における走査信号線ＧＬと半導体層１４との距離は、一般に、走査信号線ＧＬと半導体層１４の中央部分との距離とは異なる距離になる。そのため、１つのＴＦＴ素子Ｔｒの等価回路は、たとえば、図８（ｂ）に示すように、走査信号線ＧＬと半導体層１４の中央部分とで形成される本体ＭＯＳ ＭＴａと、走査信号線ＧＬの段差ＳＴの部分に形成される２つのサイドＭＯＳ ＭＴｂ，ＭＴｃの３つのＭＯＳＴＦＴが並列に接続された回路で表される。
【０１００】
このとき、サイドＭＯＳ ＭＴｂ，ＭＴｃのサイズが大きいと、たとえば、本体ＭＯＳ ＭＴａの電気特性からのずれが生じ、ＴＦＴ素子の特性が劣化することがある。そのためＴＦＴ基板５の各画素に配置されるＴＦＴ素子は、サイドＭＯＳ ＭＴｂ，ＭＴｃのサイズをできるだけ小さくすることが望ましい。サイドＭＯＳ ＭＴｂ，ＭＴｃのサイズを小さくするには、たとえば、図８（ａ）に示したように、半導体層１４の側面の勾配（傾斜角度）を大きくすればよい。
【０１０１】
また、このような構成のＴＦＴ基板５の各画素には、たとえば、図８（ｃ）に示すように、ＴＦＴ素子が配置された位置とは別の位置に、電極用半導体層２４、第１の絶縁層１５、導電体層２５を積層した保持容量ＣＳＴＧが形成される。このとき、電極用半導体層２４は、ＴＦＴ素子の半導体層１４と同時に形成される半導体パターンであり、通常、半導体層１４と一体形成される。またこのとき、電極用半導体層２４は、たとえば、半導体層１４のソース領域と接続しており、高濃度の不純物を拡散領域にすることで導電性を高めている。また、導電体層２５は、たとえば、走査信号線ＧＬと同時に形成される導電体パターンである。
【０１０２】
このような構成の保持容量ＣＳＴＧは、いわゆる平行平板型のコンデンサであるため、電極用半導体層２４の導電体層２５と対向する面、および導電体層２５の電極用半導体層２４と対向する面は、それぞれ、平行な平面であることが望ましく、また、リークを防ぐためにも、保持容量ＣＳＴＧの電極用半導体層２４は、図８（ｃ）に示したように、側面の勾配（傾斜角度）を小さくすることが望ましい。
【０１０３】
したがって、１つの半導体膜をエッチングして、ＴＦＴ素子の半導体層１４と保持容量の電極用半導体層２４とを同時に形成する場合に、本発明のパターン形成方法を適用すれば、半導体層１４の側面の勾配(傾斜角度）を５０°から７０°程度にし、電極用半導体層２４の側面の勾配（傾斜角度）を２０°から５０°程度にすることができる。そのため、実施例２のＴＦＴ基板５を有する液晶表示装置では、ＴＦＴ素子の特性のばらつきや、保持容量ＣＳＴＧのばらつきによる動作不良や動作特性のばらつきを低減できる。
【０１０４】
またこのとき、半導体膜の上にエッチングレジストを形成する工程では、１回の露光／現像で厚さおよび側面の勾配が異なるエッチングレジストを形成できる。そのため、側面の勾配が異なる半導体層１４および電極用半導体層２４を容易に、かつ、効率よく形成できるので、ＴＦＴ基板５の製造効率を向上させることができる。
【実施例３】
【０１０５】
図９（ａ）および図９（ｂ）は、本発明による実施例３の液晶表示装置の概略構成の一例および作用効果の一例を説明するための模式図である。
図９（ａ）は、実施例３の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。図９（ｂ）は、図９（ａ）に示したＴＦＴ基板における走査信号線と映像信号線との交差領域の断面構成の一例を示す模式断面図である。
なお、図９（ｂ）は、映像信号線ＤＬの延在方向に沿って見たときの断面構成の一例を示している。
【０１０６】
実施例１および実施例２では、各画素のＴＦＴ素子がトップゲート構造である場合のＴＦＴ基板５を例に挙げている。しかしながら、本発明のパターン形成方法は、これに限らず、各画素のＴＦＴ素子がボトムゲート構造であるＴＦＴ基板５の製造方法にも適用できる。各画素のＴＦＴ素子がボトムゲート構造であるＴＦＴ基板５において、各画素のＴＦＴ素子およびその周辺の断面構成は、たとえば、図９（ａ）に示すような構成になっている。すなわち、絶縁基板１の表面には、ＴＦＴ素子のゲート電極としての機能を有する走査信号線ＧＬ、および走査信号線ＧＬを覆う第１の絶縁層１５が形成されている。また、第１の絶縁層１５の上には、半導体層１４、映像信号線ＤＬ、ソース電極１７が形成されている。
【０１０７】
また、第１の絶縁層１５の上には、半導体層１４、映像信号線ＤＬ、ソース電極１７を覆う第２の絶縁層１６が形成されており、第２の絶縁層１６の上には画素電極ＰＸが形成されている。このとき、画素電極ＰＸは、第２の絶縁層１６に形成された第１のスルーホールＴＨ１によりソース電極１７と接続している。
【０１０８】
なお、図９（ａ）に示したＴＦＴ素子およびその周辺の断面構成は、ボトムゲート構造のＴＦＴ素子Ｔｒを有するＴＦＴ基板５における断面構成の典型例である。すなわち、実際のＴＦＴ基板５におけるＴＦＴ素子およびその周辺の断面構成は、走査信号線ＧＬ、半導体層１４、映像信号線ＤＬ、ソース電極１７、および画素電極ＰＸの平面レイアウトが変われば、それに応じて変わる。しかしながら、ＴＦＴ基板５の画素が有するボトムゲート構造のＴＦＴ素子Ｔｒおよびその周辺の断面構成は、基本的には、図９（ａ）に示した断面構成と概ね同じ構成になる。
【０１０９】
このような構成のＴＦＴ素子を有するＴＦＴ基板５において、第２の絶縁層１６には、たとえば、映像信号線ＤＬと外部電極端子１９とを接続するための第２のスルーホール（図示しない）も形成されている。そのため、第２の絶縁層１６をエッチングして第１のスルーホールＴＨ１、および第２のスルーホールを形成するときに、本発明のパターン形成方法を適用すれば、第１のスルーホールＴＨ１の側面の勾配（傾斜角度）を６０°から８０°程度にすることができ、第２のスルーホールの側面の勾配（傾斜角度）を３０°から６０°程度にすることができる。
【０１１０】
また、このような構成のＴＦＴ素子を有するＴＦＴ基板５では、たとえば、図９（ｂ）に示すように、走査信号線ＧＬと映像信号線ＤＬの交差領域に、層間半導体膜２６を設けることが多い。層間半導体膜２６は、たとえば、走査信号線ＧＬと映像信号線ＤＬの交差領域に形成される寄生容量（交差容量）を小さくしたり、当該交差領域において走査信号線ＧＬと映像信号線ＤＬとが接触して短絡するのを防いだりするために設けられている。
【０１１１】
しかしながら、層間半導体層２６を設けると、映像信号線ＤＬの段差ＳＴが大きくなり、たとえば、段差ＳＴの部分において映像信号線ＤＬの断面積が大きく変動する。そのため、たとえば、断面積の変動による映像信号の遅延量が大きくなるといった問題が生じることがある。
【０１１２】
そこで、実施例３のような構成のＴＦＴ基板５の製造方法において、半導体層１４および層間半導体膜２６を形成する工程に、本発明のパターン形成方法を適用すれば、ＴＦＴ素子の半導体層１４の側面の勾配（傾斜角度）を５０°から７０°程度にし、層間半導体膜２６の側面の勾配（傾斜角度）を２０°から５０°程度にすることができる。そのため、実施例３のＴＦＴ基板５を有する液晶表示装置では、走査信号線ＧＬと映像信号線ＤＬの交差領域における信号の劣化による動作不良や動作特性のばらつきを低減できる。
【０１１３】
またこのとき、半導体膜の上にエッチングレジストを形成する工程では、１回の露光で厚さおよび側面の勾配が異なるエッチングレジストを形成できる。そのため、側面の勾配が異なる半導体層１４および層間半導体膜２６を容易に、かつ、効率よく形成できるので、ＴＦＴ基板５の製造効率を向上させることができる。
【０１１４】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【０１１５】
たとえば、実施例１乃至実施例３では、それぞれ、本発明のパターン形成方法を適用可能な組み合わせの一例を示しているにすぎない。すなわち、本発明のパターン形成方法は、実施例１乃至実施例３に示した組み合わせのパターン形成方法に限らず、１つの材料膜をエッチングして機能が異なる複数種類のパターンを同時に形成する工程であれば、どの工程にも適用できることはもちろんである。
【０１１６】
また、実施例１乃至実施例３では、液晶表示パネル７に用いるＴＦＴ基板５を例に挙げたが、本発明のパターン形成方法は、これに限らず、類似した構成を有する基板、たとえば、有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）を用いた自発光型表示装置に用いる基板の製造方法にも適用できることはもちろんである。
【図面の簡単な説明】
【０１１７】
【図１（ａ）】絶縁基板の表面上に導電膜および感光性レジストを形成した後の模式断面図である。
【図１（ｂ）】感光性レジストを露光する工程の模式断面図である。
【図１（ｃ）】感光性レジストを現像して加熱処理をした後の模式断面図である。
【図１（ｄ）】導電膜がエッチングされる様子を示す模式断面図である。
【図１（ｅ）】導電膜をエッチングしてエッチングレジストを除去した後の模式断面図である。
【図２】本発明の表示装置の製造方法を適用して絶縁膜に形成した開口パターンの一例を示す模式断面図である。
【図３（ａ）】液晶表示装置の概略構成の一例を示す模式平面図である。
【図３（ｂ）】液晶表示装置の１つの画素の回路構成の一例を示す模式回路図である。
【図４】液晶表示装置の概略構成の別の一例を示す模式平面図である。
【図５（ａ）】実施例１の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。
【図５（ｂ）】図５（ａ）に示したＴＦＴ基板における外部接続端子の概略構成の一例を示す模式断面図である。
【図６（ａ）】ＴＦＴ基板のＴＦＴ素子周辺の概略構成の変形例を示す模式断面図である。
【図６（ｂ）】図６（ａ）に示したＴＦＴ基板における外部接続端子の概略構成の一例を示す模式断面図である。
【図７（ａ）】図６（ａ）に示したＴＦＴ基板においてソース電極上の第３の絶縁層に開口パターンを形成する方法の一例を示す模式断面図である。
【図７（ｂ）】図６（ａ）に示したＴＦＴ基板において映像信号線の端部上の第３の絶縁層に開口パターンを形成する方法の一例を示す模式断面図である。
【図８（ａ）】実施例２の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。
【図８（ｂ）】図８（ａ）に示したＴＦＴ素子の等価回路の一例を示す模式回路図である。
【図８（ｃ）】図８（ａ）に示したＴＦＴ基板における保持容量の概略構成の一例を示す模式断面図である。
【図９（ａ）】実施例３の液晶表示装置におけるＴＦＴ基板のＴＦＴ素子周辺の概略構成の一例を示す模式断面図である。
【図９（ｂ）】図９（ａ）に示したＴＦＴ基板における走査信号線と映像信号線との交差領域の断面構成の一例を示す模式断面図である。
【符号の説明】
【０１１８】
１…絶縁基板
２…導電膜
２ａ，２ｂ…導電体パターン
３…感光性レジスト膜（感光性材料膜）
３ａ，３ｂ，３ｄ，３ｅ…エッチングレジスト
４…絶縁膜
４ａ，４ｂ，ＴＨ１ａ，ＴＨ１ｂ，ＴＨ２ａ，ＴＨ２ｂ…開口パターン
５…ＴＦＴ基板
６…対向基板
７…液晶表示パネル
８…第１のフレキシブル配線板
９…第２のフレキシブル配線板
１０…ＩＣチップ
１１…フレキシブル配線板
１２…配線
１３…下地絶縁膜
１４…半導体層
１５…第１の絶縁層
１６…第２の絶縁層
１７…ソース電極
１８…第３の絶縁層
１９…外部接続端子
２０…第４の絶縁層
２１…対向電極
２２…反射膜
２３…第５の絶縁層
２４…電極用半導体層
２５…導電体層
２６…層間半導体膜
ＧＬ…走査信号線
ＤＬ…映像信号線
Ｔｒ…ＴＦＴ素子
ＣＰＸ…画素容量
ＣＳＴＧ…保持容量
ＴＨ１…第１のスルーホール
ＴＨ２…第２のスルーホール
ＭＴａ…本体ＭＯＳ
ＭＴｂ，ＭＴｃ…サイドＭＯＳ
【特許請求の範囲】
【請求項１】
絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子のドレイン電極またはソース電極に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを設けた基板を有する表示装置であって、
前記絶縁基板の表面上には、１つの材料膜をエッチングまたは露光現像して形成された複数の同時形成パターンを有し、
当該複数の同時形成パターンは、同一の機能を有する前記同時形成パターンの側面の勾配が概ね等しく、かつ、すべての前記同時形成パターンの側面の勾配には２通り以上あることを特徴とする表示装置。
【請求項２】
前記複数の同時形成パターンは、１つ以上の前記絶縁膜をエッチングして形成された複数の開口パターンであり、
当該複数の開口パターンは、前記ＴＦＴ素子の前記ドレイン電極または前記ソース電極と前記画素電極とを接続する箇所に形成された第１の開口パターンと、前記映像信号線と前記第１の外部接続端子とを接続する箇所に形成された第２の開口パターンと、前記走査信号線と前記第２の外部接続端子とを接続する箇所に形成された第３の開口パターンとを有し、
前記第２の開口パターンの側面の勾配および前記第３の開口パターンの側面の勾配は、それぞれ、前記第１の開口パターンの側面の勾配よりもなだらかであることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の同時形成パターンは、１つの前記半導体膜をエッチングして形成された複数の半導体パターンであり、
当該複数の半導体パターンは、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、１つ以上の前記絶縁膜を介して積層された導電体パターンとの間で容量を形成する第２の半導体パターンとを有し、
前記ＴＦＴ素子は、前記絶縁基板の表面上に、前記第１の半導体パターン、ゲート絶縁膜として機能する絶縁膜、およびゲート電極として機能する導電体パターンがこの順序で積層した構造であり、
前記容量は、前記絶縁基板の表面上に、前記第２の半導体パターン、前記絶縁膜、および前記導電体パターンがこの順序で積層した構造であり、
前記第２の半導体パターンの側面の勾配は、前記第１の半導体パターンの側面の勾配よりもなだらかであることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数の同時形成パターンは、１つの前記半導体膜をエッチングして形成された複数の半導体パターンであり、
当該複数の半導体パターンは、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、前記走査信号線と前記映像信号線とが交差する領域に介在する第２の半導体パターンとを有し、
前記ＴＦＴ素子は、前記絶縁基板の表面上に、ゲート電極として機能する導電体パターン、ゲート絶縁膜として機能する絶縁膜、および前記第１の半導体パターンがこの順序で積層した構造であり、
前記走査信号線と前記映像信号線とが交差する領域は、前記絶縁基板の表面上に、前記走査信号線、前記絶縁膜、前記第２の半導体パターン、および前記映像信号線がこの順序で積層した構造であり、
前記第２の半導体パターンの側面の勾配は、前記第１の半導体パターンの側面の勾配よりもなだらかであることを特徴とする請求項１に記載の表示装置。
【請求項５】
絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子のドレイン電極またはソース電極に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを形成する過程で、感光性材料膜を露光し、現像する露光／現像工程を複数回行う表示装置の製造方法であって、
複数回の前記露光／現像工程のうちの、１回の露光／現像工程は、１つの感光性材料膜を露光し、現像した後に、前記絶縁基板の上に残る前記感光性材料膜の側面の勾配が２通り以上になるようにすることを特徴とする表示装置の製造方法。
【請求項６】
前記１回の露光／現像工程は、前記１つの感光性材料膜を露光し、現像した後に、前記絶縁基板の上に残る前記感光性材料膜の膜厚が、２通り以上になるようにすることを特徴とする請求項５に記載の表示装置の製造方法。
【請求項７】
前記１回の露光／現像工程は、前記１つの感光性材料膜を露光するときに、前記絶縁基板の表面における位置に応じて、当該感光性材料膜に対する露光量を変えて露光することを特徴とする請求項６に記載の表示装置の製造方法。
【請求項８】
前記１回の露光／現像工程は、前記感光性材料膜を現像した後、前記絶縁基板の上に残る前記感光性材料膜の加熱処理を行うことを特徴とする請求項６に記載の表示装置の製造方法。
【請求項９】
前記１回の露光／現像工程は、１つ以上の前記絶縁膜をエッチングして、前記ＴＦＴ素子の前記ドレイン電極または前記ソース電極と前記画素電極とを接続する箇所の第１の開口パターンと、前記映像信号線と前記第１の外部接続端子とを接続する箇所の第２の開口パターンと、前記走査信号線と前記第２の外部接続端子とを接続する箇所の第３の開口パターンとを同時に形成する工程の直前に行われ、
前記１回の露光／現像工程の直後に前記絶縁膜の上に残る前記感光性材料膜は、前記第２の開口パターンを形成する位置の側面の勾配および前記第３の開口パターンを形成する位置の側面の勾配が、それぞれ、前記第１の開口パターンを形成する位置の側面の勾配よりもなだらかであることを特徴とする請求項５に記載の表示装置の製造方法。
【請求項１０】
前記１回の露光／現像工程は、１つの半導体膜をエッチングして、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、１つ以上の前記絶縁膜を介して積層された導電体パターンとの間で容量を形成する第２の半導体パターンとを同時に形成する工程の直前に行われ、
前記１回の露光／現像工程の直後に前記半導体膜の上に残る前記感光性材料膜は、前記第２の半導体パターンを形成する位置の側面の勾配が、前記第１の半導体パターンを形成する位置の側面の勾配よりもなだらかであることを特徴とする請求項５に記載の表示装置の製造方法。
【請求項１１】
前記１回の露光／現像工程は、１つの半導体膜をエッチングして、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、前記走査信号線と前記映像信号線とが交差する領域に介在する第２の半導体パターンとを同時に形成する工程の直前に行われ、
前記１回の露光／現像工程の直後に前記半導体膜の上に残る前記感光性材料膜は、前記第２の半導体パターンを形成する位置の側面の勾配が、前記第１の半導体パターンを形成する位置の側面の勾配よりもなだらかであることを特徴とする請求項５に記載の表示装置の製造方法。
【請求項１】
絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子のドレイン電極またはソース電極に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを設けた基板を有する表示装置であって、
前記絶縁基板の表面上には、１つの材料膜をエッチングまたは露光現像して形成された複数の同時形成パターンを有し、
当該複数の同時形成パターンは、同一の機能を有する前記同時形成パターンの側面の勾配が概ね等しく、かつ、すべての前記同時形成パターンの側面の勾配には２通り以上あることを特徴とする表示装置。
【請求項２】
前記複数の同時形成パターンは、１つ以上の前記絶縁膜をエッチングして形成された複数の開口パターンであり、
当該複数の開口パターンは、前記ＴＦＴ素子の前記ドレイン電極または前記ソース電極と前記画素電極とを接続する箇所に形成された第１の開口パターンと、前記映像信号線と前記第１の外部接続端子とを接続する箇所に形成された第２の開口パターンと、前記走査信号線と前記第２の外部接続端子とを接続する箇所に形成された第３の開口パターンとを有し、
前記第２の開口パターンの側面の勾配および前記第３の開口パターンの側面の勾配は、それぞれ、前記第１の開口パターンの側面の勾配よりもなだらかであることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の同時形成パターンは、１つの前記半導体膜をエッチングして形成された複数の半導体パターンであり、
当該複数の半導体パターンは、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、１つ以上の前記絶縁膜を介して積層された導電体パターンとの間で容量を形成する第２の半導体パターンとを有し、
前記ＴＦＴ素子は、前記絶縁基板の表面上に、前記第１の半導体パターン、ゲート絶縁膜として機能する絶縁膜、およびゲート電極として機能する導電体パターンがこの順序で積層した構造であり、
前記容量は、前記絶縁基板の表面上に、前記第２の半導体パターン、前記絶縁膜、および前記導電体パターンがこの順序で積層した構造であり、
前記第２の半導体パターンの側面の勾配は、前記第１の半導体パターンの側面の勾配よりもなだらかであることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数の同時形成パターンは、１つの前記半導体膜をエッチングして形成された複数の半導体パターンであり、
当該複数の半導体パターンは、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、前記走査信号線と前記映像信号線とが交差する領域に介在する第２の半導体パターンとを有し、
前記ＴＦＴ素子は、前記絶縁基板の表面上に、ゲート電極として機能する導電体パターン、ゲート絶縁膜として機能する絶縁膜、および前記第１の半導体パターンがこの順序で積層した構造であり、
前記走査信号線と前記映像信号線とが交差する領域は、前記絶縁基板の表面上に、前記走査信号線、前記絶縁膜、前記第２の半導体パターン、および前記映像信号線がこの順序で積層した構造であり、
前記第２の半導体パターンの側面の勾配は、前記第１の半導体パターンの側面の勾配よりもなだらかであることを特徴とする請求項１に記載の表示装置。
【請求項５】
絶縁基板の表面上に複数の導電体パターンと、複数の半導体パターンと、複数の絶縁膜とを積層して、当該絶縁基板の表面上に走査信号線と、映像信号線と、ＴＦＴ素子と、前記ＴＦＴ素子のドレイン電極またはソース電極に接続された画素電極と、前記映像信号線に接続された第１の外部接続端子と、前記走査信号線に接続された第２の外部接続端子とを形成する過程で、感光性材料膜を露光し、現像する露光／現像工程を複数回行う表示装置の製造方法であって、
複数回の前記露光／現像工程のうちの、１回の露光／現像工程は、１つの感光性材料膜を露光し、現像した後に、前記絶縁基板の上に残る前記感光性材料膜の側面の勾配が２通り以上になるようにすることを特徴とする表示装置の製造方法。
【請求項６】
前記１回の露光／現像工程は、前記１つの感光性材料膜を露光し、現像した後に、前記絶縁基板の上に残る前記感光性材料膜の膜厚が、２通り以上になるようにすることを特徴とする請求項５に記載の表示装置の製造方法。
【請求項７】
前記１回の露光／現像工程は、前記１つの感光性材料膜を露光するときに、前記絶縁基板の表面における位置に応じて、当該感光性材料膜に対する露光量を変えて露光することを特徴とする請求項６に記載の表示装置の製造方法。
【請求項８】
前記１回の露光／現像工程は、前記感光性材料膜を現像した後、前記絶縁基板の上に残る前記感光性材料膜の加熱処理を行うことを特徴とする請求項６に記載の表示装置の製造方法。
【請求項９】
前記１回の露光／現像工程は、１つ以上の前記絶縁膜をエッチングして、前記ＴＦＴ素子の前記ドレイン電極または前記ソース電極と前記画素電極とを接続する箇所の第１の開口パターンと、前記映像信号線と前記第１の外部接続端子とを接続する箇所の第２の開口パターンと、前記走査信号線と前記第２の外部接続端子とを接続する箇所の第３の開口パターンとを同時に形成する工程の直前に行われ、
前記１回の露光／現像工程の直後に前記絶縁膜の上に残る前記感光性材料膜は、前記第２の開口パターンを形成する位置の側面の勾配および前記第３の開口パターンを形成する位置の側面の勾配が、それぞれ、前記第１の開口パターンを形成する位置の側面の勾配よりもなだらかであることを特徴とする請求項５に記載の表示装置の製造方法。
【請求項１０】
前記１回の露光／現像工程は、１つの半導体膜をエッチングして、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、１つ以上の前記絶縁膜を介して積層された導電体パターンとの間で容量を形成する第２の半導体パターンとを同時に形成する工程の直前に行われ、
前記１回の露光／現像工程の直後に前記半導体膜の上に残る前記感光性材料膜は、前記第２の半導体パターンを形成する位置の側面の勾配が、前記第１の半導体パターンを形成する位置の側面の勾配よりもなだらかであることを特徴とする請求項５に記載の表示装置の製造方法。
【請求項１１】
前記１回の露光／現像工程は、１つの半導体膜をエッチングして、前記ＴＦＴ素子の半導体層として用いる第１の半導体パターンと、前記走査信号線と前記映像信号線とが交差する領域に介在する第２の半導体パターンとを同時に形成する工程の直前に行われ、
前記１回の露光／現像工程の直後に前記半導体膜の上に残る前記感光性材料膜は、前記第２の半導体パターンを形成する位置の側面の勾配が、前記第１の半導体パターンを形成する位置の側面の勾配よりもなだらかであることを特徴とする請求項５に記載の表示装置の製造方法。
【図１（ａ）】
【図１（ｂ）】
【図１（ｃ）】
【図１（ｄ）】
【図１（ｅ）】
【図２】
【図３（ａ）】
【図３（ｂ）】
【図４】
【図５（ａ）】
【図５（ｂ）】
【図６（ａ）】
【図６（ｂ）】
【図７（ａ）】
【図７（ｂ）】
【図８（ａ）】
【図８（ｂ）】
【図８（ｃ）】
【図９（ａ）】
【図９（ｂ）】
【図１（ｂ）】
【図１（ｃ）】
【図１（ｄ）】
【図１（ｅ）】
【図２】
【図３（ａ）】
【図３（ｂ）】
【図４】
【図５（ａ）】
【図５（ｂ）】
【図６（ａ）】
【図６（ｂ）】
【図７（ａ）】
【図７（ｂ）】
【図８（ａ）】
【図８（ｂ）】
【図８（ｃ）】
【図９（ａ）】
【図９（ｂ）】
【公開番号】特開２００９−２６５３２６（Ｐ２００９−２６５３２６Ａ）
【公開日】平成２１年１１月１２日（２００９．１１．１２）
【国際特許分類】
【出願番号】特願２００８−１１４００９（Ｐ２００８−１１４００９）
【出願日】平成２０年４月２４日（２００８．４．２４）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
【公開日】平成２１年１１月１２日（２００９．１１．１２）
【国際特許分類】
【出願日】平成２０年４月２４日（２００８．４．２４）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
[ Back to top ]