配線層の形成方法及び半導体装置の製造方法
【課題】配線層の表面の平坦度を高めることができ且つ配線間隔が広い領域において磁界を変動させる構成を無くした配線層の形成方法及び半導体装置の製造方法を提供する。
【解決手段】配線層の形成方法は、下側部材上に配線パターン１０２を形成する工程と、その上に絶縁材料層１０３，１０６を形成する工程と、配線パターンの間に形成された絶縁材料層の一部を、絶縁膜ブロック１１１として残すと共に、絶縁膜ブロック１１１の高さを、絶縁膜ブロック以外の絶縁材料層の高さより高くなるように、絶縁材料層をエッチング処理する工程と、絶縁膜ブロックを含む絶縁材料層を研磨して、表面が平坦化された層間膜を形成する工程とを有する。半導体装置の製造方法は、半導体基板と配線層とを有し、上記配線層の形成方法を用いて配線層の少なくとも１つを製造する。
【解決手段】配線層の形成方法は、下側部材上に配線パターン１０２を形成する工程と、その上に絶縁材料層１０３，１０６を形成する工程と、配線パターンの間に形成された絶縁材料層の一部を、絶縁膜ブロック１１１として残すと共に、絶縁膜ブロック１１１の高さを、絶縁膜ブロック以外の絶縁材料層の高さより高くなるように、絶縁材料層をエッチング処理する工程と、絶縁膜ブロックを含む絶縁材料層を研磨して、表面が平坦化された層間膜を形成する工程とを有する。半導体装置の製造方法は、半導体基板と配線層とを有し、上記配線層の形成方法を用いて配線層の少なくとも１つを製造する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性材料からなる配線パターンと絶縁性材料からなる層間膜とを有する配線層の形成方法、及び、半導体基板上に配線層を備えた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路を備えた半導体基板上に複数の配線層を積層させた多層配線構造を持つ半導体装置が、広く使用されている。多層配線構造では、下側の配線層の上面の平坦度が低い場合、上側の配線層の配線パターンに異常（例えば、配線パターンの傾斜）が発生したり、上側の配線層のビア（ｖｉａ）に開口不良（例えば、不十分な開口又は未開口）が発生したりし易くなる。
【０００３】
例えば、図１（ａ）の縦断面図に示されるように、半導体基板６０１上に狭い間隔６０９で配線６０２が形成される場合には、配線６０２を覆うように形成された絶縁材料層６０３の表面６０４も概ね平坦であり、その結果、図１（ｂ）の縦断面図に示されるように、絶縁材料層６０３のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって形成された層間膜６０３ａの表面６０４ａの平坦度は高い。しかし、図２（ａ）の縦断面図に示されるように、半導体基板７０１上に形成された配線７０２の間隔７０９が広い場合には、配線７０２を覆うように形成された絶縁材料層７０３の表面７０４の起伏が大きくなり、その結果、図２（ｂ）の縦断面図に示されるように、絶縁材料層７０３のＣＭＰによって形成された層間膜７０３ａの表面７０４ａにはディッシングによる凹み（傾斜部又は段差）７０５が発生し、層間膜７０３ａの表面７０４ａの平坦度は低い。
【０００４】
また、図３の平面図及び図４の縦断面図に示されるように、半導体基板８０１上に多層配線構造８０２を形成し、その上に磁性体からなるインダクタ８６１を形成した半導体装置８００も、広く使用されている。多層配線構造８０２は、例えば、５層の配線層８１０，８２０，８３０，８４０，８５０を含み、それぞれの配線層は、導電性材料からなる配線８１２，８２２，８３２，８４２，８５２と絶縁性材料からなる層間膜８１３，８２３，８３３，８４３，８５３とを有している。多層配線構造８０２に、５０μｍ×５０μｍ（＝２５００μｍ２）程度のインダクタ形成領域８０９がある場合には、１層の配線層毎に、６０ｎｍ（＝６００オングストローム）ずつディッシングによる凹みが深くなる。その結果、各配線層の凹み８１５，８２５，８３５，８４５，８５５の深さは、配線層が１層重なるごとに６０ｎｍ（＝６００オングストローム）程度増え、その結果、配線層８５０の凹み８５５の深さは、６０ｎｍの５倍の０．３μｍ（＝３００ｎｍ）程度になる。このため、配線層８５０上にフォトリソグラフィ技術を用いてメタルパターン（例えば、インダクタ８６１）を形成する場合、又は、配線層８５０にビアを形成する場合に、フォトリソグラフィにおけるデフォーカス発生などによって、配線パターン異常（例えば、配線パターンの傾斜）やビアの開口不良（例えば、不十分な開口又は未開口）の発生が生じ易い。
【０００５】
この対策として、図５（ａ）に示されるように、基板９０１上の配線９０２の間隔の広い領域９０９に、金属製のダミー配線９０７を形成することによって、配線９０２及びダミー配線９０７を覆う絶縁材料層９０３の表面９０４の平坦度を高め、その結果、図５（ｂ）に示されるように、絶縁材料層９０３のＣＭＰによって形成される層間膜９０３ａの表面９０４ａの平坦度を高めようとする提案がある（例えば、特許文献１及び２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１１０９０８号公報
【特許文献２】特開２００９−９４３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１及び２が提案するように、ダミー配線を設けた配線層の上部又は近傍に、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）製品等に用いられる誘導性回路素子、例えば、インダクタを形成した場合には、ダミー配線が磁界を変動させるので、誘導性回路素子が所望の性能を発揮できないという問題がある。
【０００８】
また、特許文献１及び２が提案するように、ダミー配線の位置をインダクタの真下からずらす、又は、ダミー配線の配列密度を下げるなどの対策を講じた場合であっても、誘導性回路素子の特性変動を十分に低減できず、依然として、誘導性回路素子が所望の性能を発揮できない場合がある。
【０００９】
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、配線間隔が広い領域が存在する場合であっても配線層の表面の平坦度を高めることができ、且つ、配線間隔が広い領域において磁界を変動させ易い構成を無くした配線層の形成方法、及びこの配線層の形成方法を利用した半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る配線層の形成方法は、導電性材料からなる配線パターンと絶縁性材料からなる層間膜とを有する配線層の形成方法であって、下側部材の表面上に、前記配線パターンを形成する工程と、前記下側部材の前記表面上及び前記配線パターンの表面上に、絶縁材料層を形成する工程と、前記配線パターンの間に形成された前記絶縁材料層の一部を、絶縁膜ブロックとして残すと共に、前記絶縁膜ブロックの高さを前記絶縁膜ブロック以外の前記絶縁材料層の高さよりも高くするように、前記絶縁材料層をエッチング処理する工程と、前記絶縁膜ブロックを含む前記絶縁材料層を研磨して、表面が平坦化された前記層間膜を形成する工程とを有することを特徴としている。
【００１１】
本発明に係る半導体装置の製造方法は、半導体基板上に、配線層を形成する工程を有する半導体装置の製造方法であって、前記配線層を形成する工程は、前記配線層の形成方法を用いて実行されることを特徴としている。
【００１２】
本発明に係る他の半導体装置の製造方法は、半導体基板上に、複数の配線層を順に積層させることによって多層配線構造を形成する工程を有する半導体装置の製造方法であって、前記複数の配線層の内の少なくとも１つの配線層を形成する工程は、前記配線層の形成方法を用いて実行されることを特徴としている。
【発明の効果】
【００１３】
本発明によれば、配線間隔が広い領域が存在する場合であっても配線層の表面の平坦度を高めることができ、且つ、配線間隔が広い領域において磁界を変動させ易い構成を無くすることができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】（ａ）及び（ｂ）は、従来の配線層の形成方法（配線間隔が狭い場合）を概略的に示す縦断面図であり、同図（ａ）は、半導体基板上に配線パターンとそれを覆う絶縁材料層を形成した状態を示し、同図（ｂ）は、絶縁材料層の研磨処理によって形成された平坦な層間膜を示す。
【図２】（ａ）及び（ｂ）は、従来の配線層の形成方法（配線間隔が広い場合）を概略的に示す縦断面図であり、同図（ａ）は、半導体基板上に配線パターンとそれを覆う絶縁材料層を形成した状態を示し、同図（ｂ）は、絶縁材料層の研磨処理によって形成された凹みを持つ層間膜を示す。
【図３】多層配線構造上にインダクタを備えた従来の半導体装置を概略的に示す平面図である。
【図４】図３をＩＶ−ＩＶ線で切った面を概略的に示す縦断面図である。
【図５】（ａ）及び（ｂ）は、ダミー配線を用いた従来の配線層の形成方法（配線間隔が広い場合）を概略的に示す縦断面図であり、同図（ａ）は、半導体基板上に配線パターンとダミー配線とそれらを覆う絶縁材料層を形成した状態を示し、同図（ｂ）は、絶縁材料層の研磨処理によって形成された表面が平坦な層間膜を示す。
【図６】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法において形成されるメタル配線パターン及び絶縁膜ブロックの形状及び配置の一例を概略的に示す平面図である。
【図７】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第１工程を示す概略的な縦断面図である。
【図８】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第２工程を示す概略的な縦断面図である。
【図９】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第３工程を示す概略的な縦断面図である。
【図１０】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第４工程を示す概略的な縦断面図であり、図６の構成をＸ−Ｘ線で切った面を示す。
【図１１】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第５工程を示す概略的な縦断面図である。
【図１２】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法において形成されるメタル配線パターン及び絶縁膜ブロックの形状及び配置の変形例を概略的に示す平面図である。
【図１３】図１２の構成をＸＩＩＩ−ＸＩＩＩ線で切った面を示す概略的な縦断面図である。
【図１４】第２の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第３工程を示す概略的な縦断面図である。
【図１５】第２の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第４工程を示す概略的な縦断面図である。
【図１６】第３の実施形態に係る半導体装置の製造方法によって製造された半導体装置の概略的な縦断面図である。
【図１７】第４の実施形態に係る半導体装置の製造方法によって製造された半導体装置の概略的な縦断面図である。
【図１８】第５の実施形態に係る半導体装置の製造方法によって製造された半導体装置の概略的な縦断面図である。
【発明を実施するための形態】
【００１５】
《１》第１の実施形態
《１−１》第１の実施形態の方法
図６は、第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法において形成される配線パターン及び絶縁膜ブロックの形状及び配置の一例を概略的に示す平面図である。また、図７から図１１までは、第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第１工程から第５工程までをそれぞれ示す概略的な縦断面図である。なお、図１０は、図６の構成をＸ−Ｘ線で切った面を示している。
【００１６】
図６から図１１までに示されるように、第１の実施形態に係る配線層の形成方法は、導電性材料（例えば、金属）からなる配線パターン１０２と絶縁性材料（例えば、ＳｉＯ２）からなる層間膜１０３ａとを有する配線層１１０の形成方法である。
【００１７】
また、第１の実施形態に係る半導体装置の製造方法は、半導体基板１０１上に、配線層を形成する工程を有し、この配線層を形成する工程は、図６から図１１までに示される配線層の形成方法を用いて実行される。また、第１の実施形態に係る半導体装置の製造方法は、配線層１１０上に、誘導性回路素子、例えば、インダクタ（図３に示すインダクタ８６１など）を形成する工程をさらに有してもよい。
【００１８】
また、第１の実施形態に係る半導体装置の製造方法は、半導体基板１０１上に、複数の配線層を順に積層させることによって多層配線構造を形成する工程を有してもよい（第３、第４、第５の実施形態でも説明する）。この場合には、複数の配線層の内の少なくとも１つの配線層を形成する工程を、図６から図１１までに示される配線層の形成方法を用いて実行する。また、第１の実施形態に係る半導体装置の製造方法は、多層配線構造の最も上の配線層上に、誘導性回路素子、例えば、インダクタ（図３に示すインダクタ８６１など）を形成する工程をさらに有してもよい。
【００１９】
次に、配線層１１０の形成方法を詳細に説明する。第１の実施形態に係る配線層の形成方法においては、先ず、図７に示されるように、下側部材としての半導体基板１０１の表面上に、フォトリソグラフィ技術などを用いて、配線パターン１０２を形成する。配線パターン１０２の形状及び配置の一例を図６の平面図及び図７の縦断面図に示すが、第１の実施形態に係る配線層の形成方法は、他の配線パターンにも適用可能である。第１の実施形態に係る配線層の形成方法は、特に、配線間隔の広い領域（例えば、領域１０９）、例えば、５００μｍ×５００μｍ程度の空き領域（配線パターンの存在しない領域）を有する配線層に適用することによって、平坦度の向上及び磁界へ影響の低減の効果を得ることができる。
【００２０】
次に、図８に示されるように、半導体基板１０１の表面上及び配線パターン１０２の表面上に、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、ＳｉＯ２などの絶縁材料層（層間膜１０３ａを形成するための材料層）１０３を形成する。図８の例では、配線間隔の広い領域１０９が存在するので、図８に示されるように、絶縁材料層１０３の表面１０４には、凹み１０５が発生する。
【００２１】
次に、図９に示されるように、絶縁材料層１０３の表面１０４上に、例えば、ＣＶＤ法などを用いて、ＳｉＯ２などの絶縁性材料からなる絶縁材料層１０６を形成する。配線間隔の広い領域１０９内に絶縁材料層１０３の凹み１０５が存在するので、図９に示されるように、絶縁材料層１０６の表面１０７には、深い凹み１０８が発生する。絶縁材料層１０３の膜厚と絶縁材料層１０６の膜厚とは、ほぼ同じ厚さとすればよい。
【００２２】
図８の工程と図９の工程とは、同じ装置を用いた一連の工程とすることができ、この場合には、図１１に示す平坦化する工程において、絶縁材料層１０３の研磨レートと絶縁材料層１０６の研磨レート（ＣＭＰ工程における研磨され易さの度合い）とがほぼ等しくなる。しかし、絶縁材料層１０３と絶縁材料層１０６とを異なる装置又は異なる製造条件（例えば、材料成分、形成速度など）で形成してもよい。この場合には、絶縁材料層１０６の研磨レート（研磨され易さの度合い）が絶縁材料層１０３の研磨レート（研磨され易さの度合い）よりも低く（すなわち、研磨され難く）することが望ましい。絶縁材料層１０６としては、例えば、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）などを用いることができる。
【００２３】
研磨され難い絶縁材料層１０６としては、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ―ＣＶＤ法によって形成されたＳｉＯ２層があり、研磨され易い絶縁材料層１０３としては、ＴＥＯＳ（テトラエチルオルトシリケート）−ＣＶＤ法においてオゾンを添加して形成されたＳｉＯ２層がある。ただし、これらは例示であって、研磨され易さの違いは、製造条件の違い、材料の違いなどによって得ることもできる。
【００２４】
次に、フォトリソグラフィ技術を用いてレジストパターンを形成し、絶縁材料層１０３及び１０６にエッチング処理を施す。この工程では、絶縁材料層１０６及び１０３にエッチング処理を施すことによって、図１０に示されるように、配線パターン１０２の間に形成された絶縁材料層１０６の一部を、膜厚の厚い絶縁膜ブロック１１１として残すと共に、絶縁膜ブロック１１１の高さ（頂部の位置）を絶縁膜ブロック１１１以外の絶縁材料層１０３ａ又は１０６の高さ（頂部の位置）より高くなる（高さの差ΔＨだけ）ようにする。ΔＨは、例えば、１０００オングストローム（＝１００ｎｍ）以上とすることが望ましい。なお、エッチングでは、ストッパー膜を形成しないため、エッチング前の層間膜厚をデータベースで管理し、仕上がりの層間膜厚に応じたエッチング条件及びエッチング時間によって、エッチングを行うことにより、所望のサイズの絶縁膜ブロック１１１を形成することができる。
【００２５】
次に、ＣＭＰ法を用いて、絶縁膜ブロック１１１の表面及び絶縁材料層１０３ａの表面を研磨することによって、図１１に示されるような、表面１０７が平坦化された層間膜１０３ｂを有する配線層１１０を形成する。以上の工程により、半導体基板１０１上に、表面の平坦度の高い配線層１１０が形成される。
【００２６】
以上のように形成された配線層１１０上に、他の配線層を形成する工程、又は、配線層１１０上に誘導性回路素子、例えば、インダクタなどを形成する工程をさらに有してもよい。
【００２７】
《１−２》第１の実施形態の効果
以上に説明したように、第１の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁膜ブロック１１１のブロック効果により、ＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域１０９が存在する場合であっても配線層１１０の表面の平坦度を高めることができる。
【００２８】
また、第１の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁膜ブロック１１１を用いることによって、配線層１１０の表面の平坦度を高めているので、配線間隔が広い領域において磁界を変動させ易い磁性体を無くすることができる。このため、配線層１１０上の領域１０９上に、誘導性回路素子、例えば、インダクタなどを形成する場合であっても、誘導性回路素子が所望の性能を発揮することができる。
【００２９】
《１−３》第１の実施形態の変形例
図１２は、第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法において形成されるメタル配線パターン及び絶縁膜ブロックの形状及び配置の変形例を概略的に示す平面図である。図１３は、図１２の構成をＸＩＩＩ−ＸＩＩＩ線で切った面を示す概略的な縦断面図である。図６及び図１０では、絶縁膜ブロック１１１が２列×３行、すなわち、６個配列された場合を説明したが、ディッシングの影響をより少なくするために、図１３に示されるように、絶縁膜ブロック１１２を１個（例えば、幅Ｗ＝５００μｍ）としてもよい。また、絶縁膜ブロックの個数、間隔は上記例に限定されず、例えば、１列×３行、すなわち、３個配列などのような、他の個数及び配列であってもよい。さらに、絶縁膜ブロックの平面形状は、四角形に限定されず、円形、楕円形、又は四角形以外の多角形などの他の形状であってもよい。
【００３０】
《２》第２の実施形態
図１４及び図１５は、第２の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第３工程及び第４工程を示す概略的な縦断面図である。第２の実施形態に係る配線層の形成方法及び半導体装置の製造方法は、第１の実施形態における２層の絶縁材料層１０３及び１０６を、１層の絶縁材料層２０３とした点が、第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法と相違する。
【００３１】
第２の実施形態に係る配線層の形成方法は、導電性材料（例えば、金属）からなる配線パターン２０２と絶縁性材料（例えば、ＳｉＯ２）からなる層間膜とを有する配線層の形成方法である。
【００３２】
また、第２の実施形態に係る半導体装置の製造方法は、半導体基板２０１上に、配線層を形成する工程を有し、この配線層を形成する工程は、第２の実施形態に係る配線層の形成方法を用いて実行される。また、第２の実施形態に係る半導体装置の製造方法は、配線層１１０上に、誘導性回路素子、例えば、インダクタ（図３に示すインダクタ８６１など）を形成する工程をさらに有してもよい。
【００３３】
また、第２の実施形態に係る半導体装置の製造方法は、半導体基板２０１上に、複数の配線層を順に積層させることによって多層配線構造を形成する工程を有してもよい（第３、第４、第５の実施形態でも説明する）。この場合には、複数の配線層の内の少なくとも１つの配線層を形成する工程を、第２の実施形態に係る配線層の形成方法を用いて実行する。また、第１の実施形態に係る半導体装置の製造方法は、多層配線構造の最も上の配線層上に、誘導性回路素子、例えば、インダクタ（図３に示すインダクタ８６１など）を形成する工程をさらに有してもよい。
【００３４】
第２の実施形態に係る配線層の形成方法においては、先ず、下側部材としての半導体基板２０１の表面上に、配線パターン２０２を形成し、次に、図１４に示されるように、半導体基板２０１の表面上及び配線パターン２０２の表面上にＳｉＯ２などの絶縁材料層２０３を形成する。図１４の例では、配線間隔の広い領域２０９が存在するので、図１４に示されるように、絶縁材料層２０３の表面２０４には、凹み２０５が発生する。
【００３５】
次に、フォトリソグラフィ技術を用いてレジストパターンを形成し、絶縁材料層２０３にエッチング処理を施す。この工程では、絶縁材料層２０３にエッチング処理を施すことによって、図１５に示されるように、配線パターン２０２の間に形成された絶縁材料層２０３の一部を、膜厚の厚い絶縁膜ブロック２１１として残すと共に、絶縁膜ブロック２１１の高さ（頂部の位置）を絶縁膜ブロック２１１以外の絶縁材料層２０３ａの高さ（頂部の位置）より高くなるようにする。なお、エッチングでは、ストッパー膜を形成しないため、エッチング前の層間膜厚をデータベースで管理し、仕上がりの層間膜厚に応じたエッチング条件及びエッチング時間によって、エッチングを行うことにより、所望のサイズの絶縁膜ブロック２１１を形成することができる。
【００３６】
次に、ＣＭＰ法を用いて、絶縁膜ブロック２１１の表面及び絶縁材料層２０３ａの表面を研磨することによって、表面が平坦化された層間膜を有する配線層を形成する。以上の工程により、半導体基板２０１上に、表面の平坦度の高い配線層が形成される。また、以上のように形成された配線層上に、他の配線層を形成する工程、又は、配線層１１０上に誘導性回路素子、例えば、インダクタなどを形成する工程をさらに有してもよい。
【００３７】
以上に説明したように、第２の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁膜ブロック２１１のブロック効果により、ＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域２０９が存在する場合であっても配線層の表面の平坦度を高めることができる。
【００３８】
また、第２の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁膜ブロック２１１を用いることによって、配線層の表面の平坦度を高めているので、配線間隔が広い領域において磁界を変動させ易い磁性体を無くすることができる。このため、配線層上の領域２０９上に、誘導性回路素子、例えば、インダクタなどを形成する場合であっても、誘導性回路素子が所望の性能を発揮することができる。
【００３９】
さらに、第２の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁材料層２０３の形成を１回のプロセスで行うことができるので、処理工程の数を減らすことができる。
【００４０】
《３》第３の実施形態
図１６は、第３の実施形態に係る半導体装置の製造方法によって製造された多層配線構造３０２を持つ半導体装置３００の概略的な縦断面図である。図１６に示されるように、多層配線構造３０２は、例えば、５層の配線層３１０，３２０，３３０，３４０，３５０を含み、それぞれの配線層は、導電性材料からなる配線３１２，３２２，３３２，３４２，３５２と絶縁性材料からなる層間膜３１３，３２３，３３３，３４３，３５３とを有している。なお、配線層の数は、５層に限定されない。多層配線構造３０２に、５００μｍ×５００μｍ程度のインダクタ形成領域３０９がある。第３の実施形態に係る半導体装置の製造方法においては、５層の配線層３１０，３２０，３３０，３４０，３５０のそれぞれについて、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用している。このため、配線層３１０，３２０，３３０，３４０，３５０のそれぞれの表面３１４，３２４，３３４，３４４，３５４は平坦になる。
【００４１】
以上に説明したように、第３の実施形態に係る半導体装置の製造方法によれば、絶縁膜ブロックのブロック効果により、すべての配線層についてＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域３０９が存在する場合であっても最上層である配線層３５０の表面の平坦度を高めることができる。
【００４２】
また、第３の実施形態に係る半導体装置の製造方法によれば、配線間隔が広い領域３０９において磁界を変動させ易い磁性体を無くしているので、配線層３５０上の領域３０９上に配置される、誘導性回路素子、例えば、インダクタは所望の性能を発揮することができる。
【００４３】
《４》第４の実施形態
図１７は、第４の実施形態に係る半導体装置の製造方法によって製造された多層配線構造４０２を持つ半導体装置４００の概略的な縦断面図である。図１７に示されるように、多層配線構造４０２は、例えば、５層の配線層４１０，４２０，４３０，４４０，４５０を含み、それぞれの配線層は、導電性材料からなる配線４１２，４２２，４３２，４４２，４５２と絶縁性材料からなる層間膜４１３，４２３，４３３，４４３，４５３とを有している。なお、配線層の数は、５層に限定されない。多層配線構造４０２に、５００μｍ×５００μｍ程度のインダクタ形成領域４０９がある。第４の実施形態に係る半導体装置の製造方法においては、５層の配線層４１０，４２０，４３０，４４０，４５０の内の所定番目（例えば、偶数番目）の層で、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用している。このため、配線層４２０，４４０のそれぞれの表面４２４，４４４は平坦になるが、配線層４１０，４３０，４５０のそれぞれの表面４１４，４３４，４５４には、ディッシングによる凹み４１５，４３５，４５５（深さΔＤ＝６００オングストローム程度）が発生する。ただし、偶数番目の配線層について、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用しているので、凹み４１５，４３５，４５５の深さは浅い。
【００４４】
以上に説明したように、第４の実施形態に係る半導体装置の製造方法によれば、絶縁膜ブロックのブロック効果により、所定番目の配線層についてＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域４０９が存在する場合であっても最上層である配線層４５０の表面の平坦度を高めることができる。
【００４５】
また、第４の実施形態に係る半導体装置の製造方法によれば、配線間隔が広い領域４０９において磁界を変動させ易い磁性体を無くしているので、配線層４５０上の領域４０９上に配置される、誘導性回路素子、例えば、インダクタは所望の性能を発揮することができる。
【００４６】
さらに、第４の実施形態に係る半導体装置の製造方法によれば、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用して形成される配線層の数を減らしているので、製造コストの削減を図ることができる。
【００４７】
《５》第５の実施形態
図１８は、第５の実施形態に係る半導体装置の製造方法によって製造された多層配線構造５０２を持つ半導体装置５００の概略的な縦断面図である。図１８に示されるように、多層配線構造５０２は、例えば、５層の配線層５１０，５２０，５３０，５４０，５５０を含み、それぞれの配線層は、導電性材料からなる配線５１２，５２２，５３２，５４２，５５２と絶縁性材料からなる層間膜５１３，５２３，５３３，５４３，５５３とを有している。なお、配線層の数は、５層に限定されない。多層配線構造５０２に、５００μｍ×５００μｍ程度のインダクタ形成領域５０９がある。第５の実施形態に係る半導体装置の製造方法においては、５層の配線層５１０，５２０，５３０，５４０，５５０の内の所定番目（例えば、３層ごと）の層と最上層の配線層について、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用している。このため、配線層５１０，５２０，５４０のそれぞれの表面５１４，５２４，５４４には、ディッシングによる凹み５１５，５２５，５４５（深さΔＤ＝６００オングストローム程度、又は、深さ２×ΔＤ＝１２００オングストローム程度）が発生するが、配線層５３０，５５０のそれぞれの表面５３４，５５４は平坦になる。
【００４８】
以上に説明したように、第５の実施形態に係る半導体装置の製造方法によれば、絶縁膜ブロックのブロック効果により、所定番目の配線層についてＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域５０９が存在する場合であっても最上層である配線層５５０の表面の平坦度を高めることができる。
【００４９】
また、第５の実施形態に係る半導体装置の製造方法によれば、配線間隔が広い領域５０９において磁界を変動させ易い磁性体を無くしているので、配線層５５０上の領域５０９上に配置される、誘導性回路素子、例えば、インダクタは所望の性能を発揮することができる。
【００５０】
さらに、第５の実施形態に係る半導体装置の製造方法によれば、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用して形成される配線層の数を減らしているので、製造コストの削減を図ることができる。
【符号の説明】
【００５１】
３００，４００，５００ 半導体装置、
１０１，２０１，３０１，４０１，５０１ 半導体基板、
１０２，２０２，３１２，３２２，３３２，３４２，３５２，４１２，４２２，４３２，４４２，４５２，５１２，５２２，５３２，５４２，５５２ 配線パターン（配線）、
１０３，１０３ａ，１０６，２０３ 絶縁材料層、
１０３ｂ 層間膜、
３１３，３２３，３３３，３４３，３５３，４１３，４２３，４３３，４４３，４５３，５１３，５２３，５３３，５４３，５５３ 層間膜、
１０４，１０７，２０４，３１４，３２４，３３４，３４４，３５４，４１４，４２４，４３４，４４４，４５４，５１４，５２４，５３４，５４４，５５４ 層間膜又は絶縁材料層の表面、
１０５，１０８，２０８ 絶縁材料層の凹み、
１０９，２０９，３０９，４０９，５０９ 配線間隔の広い領域、
１１０，３１０，３２０，３３０，３４０，３５０，４１０，４２０，４３０，４４０，４５０，５１０，５２０，５３０，５４０，５５０ 配線層、
１１１，２１１ 絶縁膜ブロック。
【技術分野】
【０００１】
本発明は、導電性材料からなる配線パターンと絶縁性材料からなる層間膜とを有する配線層の形成方法、及び、半導体基板上に配線層を備えた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路を備えた半導体基板上に複数の配線層を積層させた多層配線構造を持つ半導体装置が、広く使用されている。多層配線構造では、下側の配線層の上面の平坦度が低い場合、上側の配線層の配線パターンに異常（例えば、配線パターンの傾斜）が発生したり、上側の配線層のビア（ｖｉａ）に開口不良（例えば、不十分な開口又は未開口）が発生したりし易くなる。
【０００３】
例えば、図１（ａ）の縦断面図に示されるように、半導体基板６０１上に狭い間隔６０９で配線６０２が形成される場合には、配線６０２を覆うように形成された絶縁材料層６０３の表面６０４も概ね平坦であり、その結果、図１（ｂ）の縦断面図に示されるように、絶縁材料層６０３のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって形成された層間膜６０３ａの表面６０４ａの平坦度は高い。しかし、図２（ａ）の縦断面図に示されるように、半導体基板７０１上に形成された配線７０２の間隔７０９が広い場合には、配線７０２を覆うように形成された絶縁材料層７０３の表面７０４の起伏が大きくなり、その結果、図２（ｂ）の縦断面図に示されるように、絶縁材料層７０３のＣＭＰによって形成された層間膜７０３ａの表面７０４ａにはディッシングによる凹み（傾斜部又は段差）７０５が発生し、層間膜７０３ａの表面７０４ａの平坦度は低い。
【０００４】
また、図３の平面図及び図４の縦断面図に示されるように、半導体基板８０１上に多層配線構造８０２を形成し、その上に磁性体からなるインダクタ８６１を形成した半導体装置８００も、広く使用されている。多層配線構造８０２は、例えば、５層の配線層８１０，８２０，８３０，８４０，８５０を含み、それぞれの配線層は、導電性材料からなる配線８１２，８２２，８３２，８４２，８５２と絶縁性材料からなる層間膜８１３，８２３，８３３，８４３，８５３とを有している。多層配線構造８０２に、５０μｍ×５０μｍ（＝２５００μｍ２）程度のインダクタ形成領域８０９がある場合には、１層の配線層毎に、６０ｎｍ（＝６００オングストローム）ずつディッシングによる凹みが深くなる。その結果、各配線層の凹み８１５，８２５，８３５，８４５，８５５の深さは、配線層が１層重なるごとに６０ｎｍ（＝６００オングストローム）程度増え、その結果、配線層８５０の凹み８５５の深さは、６０ｎｍの５倍の０．３μｍ（＝３００ｎｍ）程度になる。このため、配線層８５０上にフォトリソグラフィ技術を用いてメタルパターン（例えば、インダクタ８６１）を形成する場合、又は、配線層８５０にビアを形成する場合に、フォトリソグラフィにおけるデフォーカス発生などによって、配線パターン異常（例えば、配線パターンの傾斜）やビアの開口不良（例えば、不十分な開口又は未開口）の発生が生じ易い。
【０００５】
この対策として、図５（ａ）に示されるように、基板９０１上の配線９０２の間隔の広い領域９０９に、金属製のダミー配線９０７を形成することによって、配線９０２及びダミー配線９０７を覆う絶縁材料層９０３の表面９０４の平坦度を高め、その結果、図５（ｂ）に示されるように、絶縁材料層９０３のＣＭＰによって形成される層間膜９０３ａの表面９０４ａの平坦度を高めようとする提案がある（例えば、特許文献１及び２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１１０９０８号公報
【特許文献２】特開２００９−９４３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１及び２が提案するように、ダミー配線を設けた配線層の上部又は近傍に、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）製品等に用いられる誘導性回路素子、例えば、インダクタを形成した場合には、ダミー配線が磁界を変動させるので、誘導性回路素子が所望の性能を発揮できないという問題がある。
【０００８】
また、特許文献１及び２が提案するように、ダミー配線の位置をインダクタの真下からずらす、又は、ダミー配線の配列密度を下げるなどの対策を講じた場合であっても、誘導性回路素子の特性変動を十分に低減できず、依然として、誘導性回路素子が所望の性能を発揮できない場合がある。
【０００９】
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、配線間隔が広い領域が存在する場合であっても配線層の表面の平坦度を高めることができ、且つ、配線間隔が広い領域において磁界を変動させ易い構成を無くした配線層の形成方法、及びこの配線層の形成方法を利用した半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る配線層の形成方法は、導電性材料からなる配線パターンと絶縁性材料からなる層間膜とを有する配線層の形成方法であって、下側部材の表面上に、前記配線パターンを形成する工程と、前記下側部材の前記表面上及び前記配線パターンの表面上に、絶縁材料層を形成する工程と、前記配線パターンの間に形成された前記絶縁材料層の一部を、絶縁膜ブロックとして残すと共に、前記絶縁膜ブロックの高さを前記絶縁膜ブロック以外の前記絶縁材料層の高さよりも高くするように、前記絶縁材料層をエッチング処理する工程と、前記絶縁膜ブロックを含む前記絶縁材料層を研磨して、表面が平坦化された前記層間膜を形成する工程とを有することを特徴としている。
【００１１】
本発明に係る半導体装置の製造方法は、半導体基板上に、配線層を形成する工程を有する半導体装置の製造方法であって、前記配線層を形成する工程は、前記配線層の形成方法を用いて実行されることを特徴としている。
【００１２】
本発明に係る他の半導体装置の製造方法は、半導体基板上に、複数の配線層を順に積層させることによって多層配線構造を形成する工程を有する半導体装置の製造方法であって、前記複数の配線層の内の少なくとも１つの配線層を形成する工程は、前記配線層の形成方法を用いて実行されることを特徴としている。
【発明の効果】
【００１３】
本発明によれば、配線間隔が広い領域が存在する場合であっても配線層の表面の平坦度を高めることができ、且つ、配線間隔が広い領域において磁界を変動させ易い構成を無くすることができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】（ａ）及び（ｂ）は、従来の配線層の形成方法（配線間隔が狭い場合）を概略的に示す縦断面図であり、同図（ａ）は、半導体基板上に配線パターンとそれを覆う絶縁材料層を形成した状態を示し、同図（ｂ）は、絶縁材料層の研磨処理によって形成された平坦な層間膜を示す。
【図２】（ａ）及び（ｂ）は、従来の配線層の形成方法（配線間隔が広い場合）を概略的に示す縦断面図であり、同図（ａ）は、半導体基板上に配線パターンとそれを覆う絶縁材料層を形成した状態を示し、同図（ｂ）は、絶縁材料層の研磨処理によって形成された凹みを持つ層間膜を示す。
【図３】多層配線構造上にインダクタを備えた従来の半導体装置を概略的に示す平面図である。
【図４】図３をＩＶ−ＩＶ線で切った面を概略的に示す縦断面図である。
【図５】（ａ）及び（ｂ）は、ダミー配線を用いた従来の配線層の形成方法（配線間隔が広い場合）を概略的に示す縦断面図であり、同図（ａ）は、半導体基板上に配線パターンとダミー配線とそれらを覆う絶縁材料層を形成した状態を示し、同図（ｂ）は、絶縁材料層の研磨処理によって形成された表面が平坦な層間膜を示す。
【図６】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法において形成されるメタル配線パターン及び絶縁膜ブロックの形状及び配置の一例を概略的に示す平面図である。
【図７】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第１工程を示す概略的な縦断面図である。
【図８】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第２工程を示す概略的な縦断面図である。
【図９】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第３工程を示す概略的な縦断面図である。
【図１０】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第４工程を示す概略的な縦断面図であり、図６の構成をＸ−Ｘ線で切った面を示す。
【図１１】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第５工程を示す概略的な縦断面図である。
【図１２】第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法において形成されるメタル配線パターン及び絶縁膜ブロックの形状及び配置の変形例を概略的に示す平面図である。
【図１３】図１２の構成をＸＩＩＩ−ＸＩＩＩ線で切った面を示す概略的な縦断面図である。
【図１４】第２の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第３工程を示す概略的な縦断面図である。
【図１５】第２の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第４工程を示す概略的な縦断面図である。
【図１６】第３の実施形態に係る半導体装置の製造方法によって製造された半導体装置の概略的な縦断面図である。
【図１７】第４の実施形態に係る半導体装置の製造方法によって製造された半導体装置の概略的な縦断面図である。
【図１８】第５の実施形態に係る半導体装置の製造方法によって製造された半導体装置の概略的な縦断面図である。
【発明を実施するための形態】
【００１５】
《１》第１の実施形態
《１−１》第１の実施形態の方法
図６は、第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法において形成される配線パターン及び絶縁膜ブロックの形状及び配置の一例を概略的に示す平面図である。また、図７から図１１までは、第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第１工程から第５工程までをそれぞれ示す概略的な縦断面図である。なお、図１０は、図６の構成をＸ−Ｘ線で切った面を示している。
【００１６】
図６から図１１までに示されるように、第１の実施形態に係る配線層の形成方法は、導電性材料（例えば、金属）からなる配線パターン１０２と絶縁性材料（例えば、ＳｉＯ２）からなる層間膜１０３ａとを有する配線層１１０の形成方法である。
【００１７】
また、第１の実施形態に係る半導体装置の製造方法は、半導体基板１０１上に、配線層を形成する工程を有し、この配線層を形成する工程は、図６から図１１までに示される配線層の形成方法を用いて実行される。また、第１の実施形態に係る半導体装置の製造方法は、配線層１１０上に、誘導性回路素子、例えば、インダクタ（図３に示すインダクタ８６１など）を形成する工程をさらに有してもよい。
【００１８】
また、第１の実施形態に係る半導体装置の製造方法は、半導体基板１０１上に、複数の配線層を順に積層させることによって多層配線構造を形成する工程を有してもよい（第３、第４、第５の実施形態でも説明する）。この場合には、複数の配線層の内の少なくとも１つの配線層を形成する工程を、図６から図１１までに示される配線層の形成方法を用いて実行する。また、第１の実施形態に係る半導体装置の製造方法は、多層配線構造の最も上の配線層上に、誘導性回路素子、例えば、インダクタ（図３に示すインダクタ８６１など）を形成する工程をさらに有してもよい。
【００１９】
次に、配線層１１０の形成方法を詳細に説明する。第１の実施形態に係る配線層の形成方法においては、先ず、図７に示されるように、下側部材としての半導体基板１０１の表面上に、フォトリソグラフィ技術などを用いて、配線パターン１０２を形成する。配線パターン１０２の形状及び配置の一例を図６の平面図及び図７の縦断面図に示すが、第１の実施形態に係る配線層の形成方法は、他の配線パターンにも適用可能である。第１の実施形態に係る配線層の形成方法は、特に、配線間隔の広い領域（例えば、領域１０９）、例えば、５００μｍ×５００μｍ程度の空き領域（配線パターンの存在しない領域）を有する配線層に適用することによって、平坦度の向上及び磁界へ影響の低減の効果を得ることができる。
【００２０】
次に、図８に示されるように、半導体基板１０１の表面上及び配線パターン１０２の表面上に、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、ＳｉＯ２などの絶縁材料層（層間膜１０３ａを形成するための材料層）１０３を形成する。図８の例では、配線間隔の広い領域１０９が存在するので、図８に示されるように、絶縁材料層１０３の表面１０４には、凹み１０５が発生する。
【００２１】
次に、図９に示されるように、絶縁材料層１０３の表面１０４上に、例えば、ＣＶＤ法などを用いて、ＳｉＯ２などの絶縁性材料からなる絶縁材料層１０６を形成する。配線間隔の広い領域１０９内に絶縁材料層１０３の凹み１０５が存在するので、図９に示されるように、絶縁材料層１０６の表面１０７には、深い凹み１０８が発生する。絶縁材料層１０３の膜厚と絶縁材料層１０６の膜厚とは、ほぼ同じ厚さとすればよい。
【００２２】
図８の工程と図９の工程とは、同じ装置を用いた一連の工程とすることができ、この場合には、図１１に示す平坦化する工程において、絶縁材料層１０３の研磨レートと絶縁材料層１０６の研磨レート（ＣＭＰ工程における研磨され易さの度合い）とがほぼ等しくなる。しかし、絶縁材料層１０３と絶縁材料層１０６とを異なる装置又は異なる製造条件（例えば、材料成分、形成速度など）で形成してもよい。この場合には、絶縁材料層１０６の研磨レート（研磨され易さの度合い）が絶縁材料層１０３の研磨レート（研磨され易さの度合い）よりも低く（すなわち、研磨され難く）することが望ましい。絶縁材料層１０６としては、例えば、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）などを用いることができる。
【００２３】
研磨され難い絶縁材料層１０６としては、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ―ＣＶＤ法によって形成されたＳｉＯ２層があり、研磨され易い絶縁材料層１０３としては、ＴＥＯＳ（テトラエチルオルトシリケート）−ＣＶＤ法においてオゾンを添加して形成されたＳｉＯ２層がある。ただし、これらは例示であって、研磨され易さの違いは、製造条件の違い、材料の違いなどによって得ることもできる。
【００２４】
次に、フォトリソグラフィ技術を用いてレジストパターンを形成し、絶縁材料層１０３及び１０６にエッチング処理を施す。この工程では、絶縁材料層１０６及び１０３にエッチング処理を施すことによって、図１０に示されるように、配線パターン１０２の間に形成された絶縁材料層１０６の一部を、膜厚の厚い絶縁膜ブロック１１１として残すと共に、絶縁膜ブロック１１１の高さ（頂部の位置）を絶縁膜ブロック１１１以外の絶縁材料層１０３ａ又は１０６の高さ（頂部の位置）より高くなる（高さの差ΔＨだけ）ようにする。ΔＨは、例えば、１０００オングストローム（＝１００ｎｍ）以上とすることが望ましい。なお、エッチングでは、ストッパー膜を形成しないため、エッチング前の層間膜厚をデータベースで管理し、仕上がりの層間膜厚に応じたエッチング条件及びエッチング時間によって、エッチングを行うことにより、所望のサイズの絶縁膜ブロック１１１を形成することができる。
【００２５】
次に、ＣＭＰ法を用いて、絶縁膜ブロック１１１の表面及び絶縁材料層１０３ａの表面を研磨することによって、図１１に示されるような、表面１０７が平坦化された層間膜１０３ｂを有する配線層１１０を形成する。以上の工程により、半導体基板１０１上に、表面の平坦度の高い配線層１１０が形成される。
【００２６】
以上のように形成された配線層１１０上に、他の配線層を形成する工程、又は、配線層１１０上に誘導性回路素子、例えば、インダクタなどを形成する工程をさらに有してもよい。
【００２７】
《１−２》第１の実施形態の効果
以上に説明したように、第１の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁膜ブロック１１１のブロック効果により、ＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域１０９が存在する場合であっても配線層１１０の表面の平坦度を高めることができる。
【００２８】
また、第１の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁膜ブロック１１１を用いることによって、配線層１１０の表面の平坦度を高めているので、配線間隔が広い領域において磁界を変動させ易い磁性体を無くすることができる。このため、配線層１１０上の領域１０９上に、誘導性回路素子、例えば、インダクタなどを形成する場合であっても、誘導性回路素子が所望の性能を発揮することができる。
【００２９】
《１−３》第１の実施形態の変形例
図１２は、第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法において形成されるメタル配線パターン及び絶縁膜ブロックの形状及び配置の変形例を概略的に示す平面図である。図１３は、図１２の構成をＸＩＩＩ−ＸＩＩＩ線で切った面を示す概略的な縦断面図である。図６及び図１０では、絶縁膜ブロック１１１が２列×３行、すなわち、６個配列された場合を説明したが、ディッシングの影響をより少なくするために、図１３に示されるように、絶縁膜ブロック１１２を１個（例えば、幅Ｗ＝５００μｍ）としてもよい。また、絶縁膜ブロックの個数、間隔は上記例に限定されず、例えば、１列×３行、すなわち、３個配列などのような、他の個数及び配列であってもよい。さらに、絶縁膜ブロックの平面形状は、四角形に限定されず、円形、楕円形、又は四角形以外の多角形などの他の形状であってもよい。
【００３０】
《２》第２の実施形態
図１４及び図１５は、第２の実施形態に係る配線層の形成方法及び半導体装置の製造方法における第３工程及び第４工程を示す概略的な縦断面図である。第２の実施形態に係る配線層の形成方法及び半導体装置の製造方法は、第１の実施形態における２層の絶縁材料層１０３及び１０６を、１層の絶縁材料層２０３とした点が、第１の実施形態に係る配線層の形成方法及び半導体装置の製造方法と相違する。
【００３１】
第２の実施形態に係る配線層の形成方法は、導電性材料（例えば、金属）からなる配線パターン２０２と絶縁性材料（例えば、ＳｉＯ２）からなる層間膜とを有する配線層の形成方法である。
【００３２】
また、第２の実施形態に係る半導体装置の製造方法は、半導体基板２０１上に、配線層を形成する工程を有し、この配線層を形成する工程は、第２の実施形態に係る配線層の形成方法を用いて実行される。また、第２の実施形態に係る半導体装置の製造方法は、配線層１１０上に、誘導性回路素子、例えば、インダクタ（図３に示すインダクタ８６１など）を形成する工程をさらに有してもよい。
【００３３】
また、第２の実施形態に係る半導体装置の製造方法は、半導体基板２０１上に、複数の配線層を順に積層させることによって多層配線構造を形成する工程を有してもよい（第３、第４、第５の実施形態でも説明する）。この場合には、複数の配線層の内の少なくとも１つの配線層を形成する工程を、第２の実施形態に係る配線層の形成方法を用いて実行する。また、第１の実施形態に係る半導体装置の製造方法は、多層配線構造の最も上の配線層上に、誘導性回路素子、例えば、インダクタ（図３に示すインダクタ８６１など）を形成する工程をさらに有してもよい。
【００３４】
第２の実施形態に係る配線層の形成方法においては、先ず、下側部材としての半導体基板２０１の表面上に、配線パターン２０２を形成し、次に、図１４に示されるように、半導体基板２０１の表面上及び配線パターン２０２の表面上にＳｉＯ２などの絶縁材料層２０３を形成する。図１４の例では、配線間隔の広い領域２０９が存在するので、図１４に示されるように、絶縁材料層２０３の表面２０４には、凹み２０５が発生する。
【００３５】
次に、フォトリソグラフィ技術を用いてレジストパターンを形成し、絶縁材料層２０３にエッチング処理を施す。この工程では、絶縁材料層２０３にエッチング処理を施すことによって、図１５に示されるように、配線パターン２０２の間に形成された絶縁材料層２０３の一部を、膜厚の厚い絶縁膜ブロック２１１として残すと共に、絶縁膜ブロック２１１の高さ（頂部の位置）を絶縁膜ブロック２１１以外の絶縁材料層２０３ａの高さ（頂部の位置）より高くなるようにする。なお、エッチングでは、ストッパー膜を形成しないため、エッチング前の層間膜厚をデータベースで管理し、仕上がりの層間膜厚に応じたエッチング条件及びエッチング時間によって、エッチングを行うことにより、所望のサイズの絶縁膜ブロック２１１を形成することができる。
【００３６】
次に、ＣＭＰ法を用いて、絶縁膜ブロック２１１の表面及び絶縁材料層２０３ａの表面を研磨することによって、表面が平坦化された層間膜を有する配線層を形成する。以上の工程により、半導体基板２０１上に、表面の平坦度の高い配線層が形成される。また、以上のように形成された配線層上に、他の配線層を形成する工程、又は、配線層１１０上に誘導性回路素子、例えば、インダクタなどを形成する工程をさらに有してもよい。
【００３７】
以上に説明したように、第２の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁膜ブロック２１１のブロック効果により、ＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域２０９が存在する場合であっても配線層の表面の平坦度を高めることができる。
【００３８】
また、第２の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁膜ブロック２１１を用いることによって、配線層の表面の平坦度を高めているので、配線間隔が広い領域において磁界を変動させ易い磁性体を無くすることができる。このため、配線層上の領域２０９上に、誘導性回路素子、例えば、インダクタなどを形成する場合であっても、誘導性回路素子が所望の性能を発揮することができる。
【００３９】
さらに、第２の実施形態に係る配線層の形成方法又は半導体装置の製造方法によれば、絶縁材料層２０３の形成を１回のプロセスで行うことができるので、処理工程の数を減らすことができる。
【００４０】
《３》第３の実施形態
図１６は、第３の実施形態に係る半導体装置の製造方法によって製造された多層配線構造３０２を持つ半導体装置３００の概略的な縦断面図である。図１６に示されるように、多層配線構造３０２は、例えば、５層の配線層３１０，３２０，３３０，３４０，３５０を含み、それぞれの配線層は、導電性材料からなる配線３１２，３２２，３３２，３４２，３５２と絶縁性材料からなる層間膜３１３，３２３，３３３，３４３，３５３とを有している。なお、配線層の数は、５層に限定されない。多層配線構造３０２に、５００μｍ×５００μｍ程度のインダクタ形成領域３０９がある。第３の実施形態に係る半導体装置の製造方法においては、５層の配線層３１０，３２０，３３０，３４０，３５０のそれぞれについて、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用している。このため、配線層３１０，３２０，３３０，３４０，３５０のそれぞれの表面３１４，３２４，３３４，３４４，３５４は平坦になる。
【００４１】
以上に説明したように、第３の実施形態に係る半導体装置の製造方法によれば、絶縁膜ブロックのブロック効果により、すべての配線層についてＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域３０９が存在する場合であっても最上層である配線層３５０の表面の平坦度を高めることができる。
【００４２】
また、第３の実施形態に係る半導体装置の製造方法によれば、配線間隔が広い領域３０９において磁界を変動させ易い磁性体を無くしているので、配線層３５０上の領域３０９上に配置される、誘導性回路素子、例えば、インダクタは所望の性能を発揮することができる。
【００４３】
《４》第４の実施形態
図１７は、第４の実施形態に係る半導体装置の製造方法によって製造された多層配線構造４０２を持つ半導体装置４００の概略的な縦断面図である。図１７に示されるように、多層配線構造４０２は、例えば、５層の配線層４１０，４２０，４３０，４４０，４５０を含み、それぞれの配線層は、導電性材料からなる配線４１２，４２２，４３２，４４２，４５２と絶縁性材料からなる層間膜４１３，４２３，４３３，４４３，４５３とを有している。なお、配線層の数は、５層に限定されない。多層配線構造４０２に、５００μｍ×５００μｍ程度のインダクタ形成領域４０９がある。第４の実施形態に係る半導体装置の製造方法においては、５層の配線層４１０，４２０，４３０，４４０，４５０の内の所定番目（例えば、偶数番目）の層で、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用している。このため、配線層４２０，４４０のそれぞれの表面４２４，４４４は平坦になるが、配線層４１０，４３０，４５０のそれぞれの表面４１４，４３４，４５４には、ディッシングによる凹み４１５，４３５，４５５（深さΔＤ＝６００オングストローム程度）が発生する。ただし、偶数番目の配線層について、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用しているので、凹み４１５，４３５，４５５の深さは浅い。
【００４４】
以上に説明したように、第４の実施形態に係る半導体装置の製造方法によれば、絶縁膜ブロックのブロック効果により、所定番目の配線層についてＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域４０９が存在する場合であっても最上層である配線層４５０の表面の平坦度を高めることができる。
【００４５】
また、第４の実施形態に係る半導体装置の製造方法によれば、配線間隔が広い領域４０９において磁界を変動させ易い磁性体を無くしているので、配線層４５０上の領域４０９上に配置される、誘導性回路素子、例えば、インダクタは所望の性能を発揮することができる。
【００４６】
さらに、第４の実施形態に係る半導体装置の製造方法によれば、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用して形成される配線層の数を減らしているので、製造コストの削減を図ることができる。
【００４７】
《５》第５の実施形態
図１８は、第５の実施形態に係る半導体装置の製造方法によって製造された多層配線構造５０２を持つ半導体装置５００の概略的な縦断面図である。図１８に示されるように、多層配線構造５０２は、例えば、５層の配線層５１０，５２０，５３０，５４０，５５０を含み、それぞれの配線層は、導電性材料からなる配線５１２，５２２，５３２，５４２，５５２と絶縁性材料からなる層間膜５１３，５２３，５３３，５４３，５５３とを有している。なお、配線層の数は、５層に限定されない。多層配線構造５０２に、５００μｍ×５００μｍ程度のインダクタ形成領域５０９がある。第５の実施形態に係る半導体装置の製造方法においては、５層の配線層５１０，５２０，５３０，５４０，５５０の内の所定番目（例えば、３層ごと）の層と最上層の配線層について、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用している。このため、配線層５１０，５２０，５４０のそれぞれの表面５１４，５２４，５４４には、ディッシングによる凹み５１５，５２５，５４５（深さΔＤ＝６００オングストローム程度、又は、深さ２×ΔＤ＝１２００オングストローム程度）が発生するが、配線層５３０，５５０のそれぞれの表面５３４，５５４は平坦になる。
【００４８】
以上に説明したように、第５の実施形態に係る半導体装置の製造方法によれば、絶縁膜ブロックのブロック効果により、所定番目の配線層についてＣＭＰによるディッシングを抑制しているので、配線間隔が広い領域５０９が存在する場合であっても最上層である配線層５５０の表面の平坦度を高めることができる。
【００４９】
また、第５の実施形態に係る半導体装置の製造方法によれば、配線間隔が広い領域５０９において磁界を変動させ易い磁性体を無くしているので、配線層５５０上の領域５０９上に配置される、誘導性回路素子、例えば、インダクタは所望の性能を発揮することができる。
【００５０】
さらに、第５の実施形態に係る半導体装置の製造方法によれば、第１の実施形態又は第２の実施形態で説明した配線層の形成方法を使用して形成される配線層の数を減らしているので、製造コストの削減を図ることができる。
【符号の説明】
【００５１】
３００，４００，５００ 半導体装置、
１０１，２０１，３０１，４０１，５０１ 半導体基板、
１０２，２０２，３１２，３２２，３３２，３４２，３５２，４１２，４２２，４３２，４４２，４５２，５１２，５２２，５３２，５４２，５５２ 配線パターン（配線）、
１０３，１０３ａ，１０６，２０３ 絶縁材料層、
１０３ｂ 層間膜、
３１３，３２３，３３３，３４３，３５３，４１３，４２３，４３３，４４３，４５３，５１３，５２３，５３３，５４３，５５３ 層間膜、
１０４，１０７，２０４，３１４，３２４，３３４，３４４，３５４，４１４，４２４，４３４，４４４，４５４，５１４，５２４，５３４，５４４，５５４ 層間膜又は絶縁材料層の表面、
１０５，１０８，２０８ 絶縁材料層の凹み、
１０９，２０９，３０９，４０９，５０９ 配線間隔の広い領域、
１１０，３１０，３２０，３３０，３４０，３５０，４１０，４２０，４３０，４４０，４５０，５１０，５２０，５３０，５４０，５５０ 配線層、
１１１，２１１ 絶縁膜ブロック。
【特許請求の範囲】
【請求項１】
導電性材料からなる配線パターンと絶縁性材料からなる層間膜とを有する配線層の形成方法であって、
下側部材の表面上に、前記配線パターンを形成する工程と、
前記下側部材の前記表面上及び前記配線パターンの表面上に、絶縁材料層を形成する工程と、
前記配線パターンの間に形成された前記絶縁材料層の一部を、絶縁膜ブロックとして残すと共に、前記絶縁膜ブロックの高さを前記絶縁膜ブロック以外の前記絶縁材料層の高さよりも高くするように、前記絶縁材料層をエッチング処理する工程と、
前記絶縁膜ブロックを含む前記絶縁材料層を研磨して、表面が平坦化された前記層間膜を形成する工程と
を有することを特徴とする配線層の形成方法。
【請求項２】
前記絶縁材料層を形成する工程は、
前記下側部材の前記表面上及び前記配線パターンの表面上に、第１の絶縁材料層を形成する工程と、
前記第１の絶縁材料層上に、第２の絶縁材料層を形成する工程と
を含むことを特徴とする請求項１に記載の配線層の形成方法。
【請求項３】
前記第１の絶縁材料層を形成する工程と前記第２の絶縁材料層を形成する工程は、同じ処理装置内で実行される一連の工程であり、
前記平坦化する工程において前記第２の絶縁材料層の研磨レートと前記第１の絶縁材料層の研磨レートとが等しくなるように、前記第１の絶縁材料層と前記第２の絶縁材料層を形成した
ことを特徴とする請求項２に記載の配線層の形成方法。
【請求項４】
前記第１の絶縁材料層を形成する工程と前記第２の絶縁材料層を形成する工程は、別個の工程であり、
前記平坦化する工程において前記第２の絶縁材料層の研磨レートを前記第１の絶縁材料層の研磨レートよりも低くするように、前記第１の絶縁材料層と前記第２の絶縁材料層を形成した
ことを特徴とする請求項２に記載の配線層の形成方法。
【請求項５】
前記配線パターンは、金属パターンであることを特徴とする請求項１から４までのいずれか１項に記載の配線層の形成方法。
【請求項６】
前記層間膜は、ＳｉＯ２膜であることを特徴とする請求項１から５までのいずれか１項に記載の配線層の形成方法。
【請求項７】
前記下側部材は、半導体基板であることを特徴とする請求項１から６までのいずれか１項に記載の配線層の形成方法。
【請求項８】
前記下側部材は、先に形成された他の配線層であることを特徴とする請求項１から６までのいずれか１項に記載の配線層の形成方法。
【請求項９】
半導体基板上に、配線層を形成する工程を有する半導体装置の製造方法であって、
前記配線層を形成する工程は、請求項１から７までのいずれか１項に記載の配線層の形成方法を用いて実行される
ことを特徴とする半導体装置の製造方法。
【請求項１０】
前記配線層上に、誘導性回路素子を形成する工程をさらに有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
半導体基板上に、複数の配線層を順に積層させることによって多層配線構造を形成する工程を有する半導体装置の製造方法であって、
前記複数の配線層の内の少なくとも１つの配線層を形成する工程は、請求項１から８までのいずれか１項に記載の配線層の形成方法を用いて実行される
ことを特徴とする半導体装置の製造方法。
【請求項１２】
前記複数の配線層を形成する工程の各々は、請求項１から８までのいずれか１項に記載の配線層の形成方法を用いて実行される
ことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記複数の配線層の内の最も上に位置する配線層を形成する工程は、請求項１から７までのいずれか１項に記載の配線層の形成方法を用いて実行される
ことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記複数の配線層の内の最も上に位置する配線層上に、誘導性回路素子を形成する工程をさらに有することを特徴とする請求項１１から１３までのいずれか１項に記載の半導体装置の製造方法。
【請求項１】
導電性材料からなる配線パターンと絶縁性材料からなる層間膜とを有する配線層の形成方法であって、
下側部材の表面上に、前記配線パターンを形成する工程と、
前記下側部材の前記表面上及び前記配線パターンの表面上に、絶縁材料層を形成する工程と、
前記配線パターンの間に形成された前記絶縁材料層の一部を、絶縁膜ブロックとして残すと共に、前記絶縁膜ブロックの高さを前記絶縁膜ブロック以外の前記絶縁材料層の高さよりも高くするように、前記絶縁材料層をエッチング処理する工程と、
前記絶縁膜ブロックを含む前記絶縁材料層を研磨して、表面が平坦化された前記層間膜を形成する工程と
を有することを特徴とする配線層の形成方法。
【請求項２】
前記絶縁材料層を形成する工程は、
前記下側部材の前記表面上及び前記配線パターンの表面上に、第１の絶縁材料層を形成する工程と、
前記第１の絶縁材料層上に、第２の絶縁材料層を形成する工程と
を含むことを特徴とする請求項１に記載の配線層の形成方法。
【請求項３】
前記第１の絶縁材料層を形成する工程と前記第２の絶縁材料層を形成する工程は、同じ処理装置内で実行される一連の工程であり、
前記平坦化する工程において前記第２の絶縁材料層の研磨レートと前記第１の絶縁材料層の研磨レートとが等しくなるように、前記第１の絶縁材料層と前記第２の絶縁材料層を形成した
ことを特徴とする請求項２に記載の配線層の形成方法。
【請求項４】
前記第１の絶縁材料層を形成する工程と前記第２の絶縁材料層を形成する工程は、別個の工程であり、
前記平坦化する工程において前記第２の絶縁材料層の研磨レートを前記第１の絶縁材料層の研磨レートよりも低くするように、前記第１の絶縁材料層と前記第２の絶縁材料層を形成した
ことを特徴とする請求項２に記載の配線層の形成方法。
【請求項５】
前記配線パターンは、金属パターンであることを特徴とする請求項１から４までのいずれか１項に記載の配線層の形成方法。
【請求項６】
前記層間膜は、ＳｉＯ２膜であることを特徴とする請求項１から５までのいずれか１項に記載の配線層の形成方法。
【請求項７】
前記下側部材は、半導体基板であることを特徴とする請求項１から６までのいずれか１項に記載の配線層の形成方法。
【請求項８】
前記下側部材は、先に形成された他の配線層であることを特徴とする請求項１から６までのいずれか１項に記載の配線層の形成方法。
【請求項９】
半導体基板上に、配線層を形成する工程を有する半導体装置の製造方法であって、
前記配線層を形成する工程は、請求項１から７までのいずれか１項に記載の配線層の形成方法を用いて実行される
ことを特徴とする半導体装置の製造方法。
【請求項１０】
前記配線層上に、誘導性回路素子を形成する工程をさらに有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
半導体基板上に、複数の配線層を順に積層させることによって多層配線構造を形成する工程を有する半導体装置の製造方法であって、
前記複数の配線層の内の少なくとも１つの配線層を形成する工程は、請求項１から８までのいずれか１項に記載の配線層の形成方法を用いて実行される
ことを特徴とする半導体装置の製造方法。
【請求項１２】
前記複数の配線層を形成する工程の各々は、請求項１から８までのいずれか１項に記載の配線層の形成方法を用いて実行される
ことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記複数の配線層の内の最も上に位置する配線層を形成する工程は、請求項１から７までのいずれか１項に記載の配線層の形成方法を用いて実行される
ことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記複数の配線層の内の最も上に位置する配線層上に、誘導性回路素子を形成する工程をさらに有することを特徴とする請求項１１から１３までのいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−１４６７２５（Ｐ２０１２−１４６７２５Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１１−１８６０（Ｐ２０１１−１８６０）
【出願日】平成２３年１月７日（２０１１．１．７）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願日】平成２３年１月７日（２０１１．１．７）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]