電気光学装置および電子機器
【課題】画素領域とその周辺領域において安定した電気光学特性を有する電気光学装置およびこれを備えた電子機器を提供すること。
【解決手段】本適用例の電気光学装置としての液晶装置１００は、一対の基板間に電気光学素子としての液晶層が挟持され、一対の基板のうちの素子基板１０側に設けられた、複数の画素回路を有する画素領域Ｅと、画素領域Ｅの周辺に設けられた、画素回路の駆動に係る周辺回路を有する周辺回路領域Ｅ１，Ｅ２，Ｅ３と、画素領域Ｅを囲むように周辺回路領域Ｅ１，Ｅ２，Ｅ３との間に設けられた、ダミー画素を有するダミー画素領域Ｅｄとを備え、ダミー画素が画素回路を模したものであって、画素領域Ｅにおける画素回路のパターン密度と、ダミー画素領域Ｅｄにおけるダミー画素のパターン密度とがほぼ等しくなっている。
【解決手段】本適用例の電気光学装置としての液晶装置１００は、一対の基板間に電気光学素子としての液晶層が挟持され、一対の基板のうちの素子基板１０側に設けられた、複数の画素回路を有する画素領域Ｅと、画素領域Ｅの周辺に設けられた、画素回路の駆動に係る周辺回路を有する周辺回路領域Ｅ１，Ｅ２，Ｅ３と、画素領域Ｅを囲むように周辺回路領域Ｅ１，Ｅ２，Ｅ３との間に設けられた、ダミー画素を有するダミー画素領域Ｅｄとを備え、ダミー画素が画素回路を模したものであって、画素領域Ｅにおける画素回路のパターン密度と、ダミー画素領域Ｅｄにおけるダミー画素のパターン密度とがほぼ等しくなっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置およびこれを搭載した電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、駆動回路および画素層が形成された半導体基板と、透明基板と、これらの基板間に注入された液晶と、画素領域の周辺領域に設けられたダミーパターンとを備えた反射型液晶装置が知られている（特許文献１）。
【０００３】
上記反射型液晶装置は、ダミーパターンを半導体基板からの高さ方向の位置が駆動回路および画素層と同じ範囲に設け、画素領域の表面と周辺領域の表面とが実質的に同一平面内に位置するとしている。これにより、半導体基板と透明基板との間に注入された液晶からなる液晶層の厚みを画素領域だけでなく、その周辺領域に亘って均一にすることにより、表示むらを低減できるとしている。
また、画素領域の表面と周辺領域の表面とを実質的に同一平面内に位置させる方法として、画素領域および周辺領域を覆う表面層にＣＭＰ（Chemical Mechanical Polishing）処理を施すことや、平坦な層間絶縁膜を得るためにＳＯＧ（Spin On Glass）処理することが開示されている。周辺領域に上記ダミーパターンを配置することで、ＣＭＰ処理後やＳＯＧ処理後の被処理面の平坦性が確保されるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２３１１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、画素領域における駆動回路や画素層（画素電極など）のパターン密度と、周辺領域における上記駆動回路に繋がる配線およびダミーパターンのパターン密度との間に差が生じている場合には、ＣＭＰ処理において研磨レートのむらが発生するおそれがある。ＣＭＰ処理における研磨レートのむらが発生すると、被処理面が必ずしも平坦にならず、液晶層の厚みばらつきが改善されないので、表示むらが思ったほど解消されないという課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例の電気光学装置は、一対の基板間に電気光学素子が挟持された電気光学装置であって、前記一対の基板のうちの一方の基板側に設けられ、複数の画素回路を有する画素領域と、前記画素領域の周辺に設けられ、前記画素回路の駆動に係る周辺回路を有する周辺回路領域と、前記画素領域を囲むように前記周辺回路領域との間に設けられ、ダミー画素を有するダミー画素領域とを備え、前記ダミー画素が前記画素回路を模したものであって、前記画素領域における前記画素回路のパターン密度と、前記ダミー画素領域における前記ダミー画素のパターン密度とがほぼ等しいことを特徴とする。
【０００８】
この構成によれば、画素領域を囲んで、画素回路のパターン密度とほぼ同じパターン密度のダミー画素を有するダミー画素領域が設けられているので、少なくとも画素領域の周辺において、電気光学素子を挟む一対の基板間の間隔を画素領域と同等とすることができる。つまり、画素領域とこれを囲むダミー画素領域とにおいて、電気光学特性のむらが目立ち難い電気光学装置を提供することができる。
なお、パターン密度とは、単位面積に対してパターンが占める面積の割合だけでなく、基板上における厚み方向のパターン配置の有無に伴う割合も含むものである。
なお、電気光学素子としては、例えば電気光学的な異方性を有する液晶層や電気泳動層などを含むものである。
【０００９】
［適用例２］上記適用例の電気光学装置において、前記画素回路は、画素電極と、前記画素電極のスイッチング素子と、前記スイッチング素子に接続されたデータ線および走査線ならびに容量電極とを少なくとも有し、前記ダミー画素は、前記一方の基板上において前記画素回路の構成とそれぞれ同層に設けられた、ダミー画素電極と、ダミーデータ線およびダミー走査線のうち少なくとも一方と、ダミー容量電極と、を有することを特徴とする。
この構成によれば、ダミー画素の構成が画素回路の構成を忠実に反映しているので、相互のパターン密度の差を小さくすることができる。
【００１０】
［適用例３］上記適用例の電気光学装置において、前記容量電極は、前記一方の基板上において前記画素電極と異なる層に設けられ、電気的に前記画素電極に接続された第１容量電極と、前記第１容量電極に誘電層を介して対向するように設けられた第２容量電極とを有し、前記第２容量電極は同層に設けられた容量線に接続され、前記ダミー画素は、前記ダミー容量電極としてのダミー第１容量電極およびダミー第２容量電極と、ダミー容量線とを含むことを特徴とする。
この構成によれば、画素電極と容量電極とを対向させて保持容量とする場合に比べて、第１容量電極と第２容量電極とによって保持容量が構成されるので、所望の電気容量を確保する構成の自由度が高まる。また、第１容量電極と第２容量電極に対応したダミー画素の構成を備えることにより、ダミー画素におけるパターン密度を画素回路に近づけることができる。
【００１１】
［適用例４］上記適用例の電気光学装置において、複数の前記ダミー画素電極および／または複数の前記ダミー容量電極のそれぞれに同電位が与えられていることが好ましい。
この構成によれば、ダミー画素電極間またはダミー容量電極間、あるいはダミー画素電極とダミー容量電極との間に寄生容量が生ずることを避けることができる。つまり、ダミー画素電極やダミー容量電極が例えば他の配線と接続していたとしても、寄生容量に伴う電気光学特性の不具合の発生を防ぐことができる。
【００１２】
［適用例５］上記適用例の電気光学装置において、前記同電位は、前記一対の基板のうち他方の基板に設けられた共通電極に与えられる電位と同じであるとしてもよい。
この構成によれば、一方の基板に対向する他方の基板の共通電極に与えられる電位と同電位になるので、共通電極とダミー画素電極あるいはダミー容量電極との間の寄生容量の発生を防止できる。
【００１３】
［適用例６］上記適用例の電気光学装置において、前記ダミー画素領域における前記データ線または前記ダミーデータ線と、前記走査線または前記ダミー走査線との交差部分では、前記ダミーデータ線と前記ダミー走査線とのうちいずれか一方が切り欠かれており、切り欠かれた部分に相当する面積を有するダミーパターン部が、前記ダミーデータ線または前記ダミー走査線が設けられた配線層において、前記交差部分の近傍に配置されていることが好ましい。
ダミー画素領域において２つの配線を単純に交差させると、電気光学素子に面する交差部分の表面が凸状になる。この構成によれば、切り欠いた交差部分に相当する面積のダミーパターン部を同層に残すので、画素回路に対するパターン密度をほぼ同等としつつ、一方の基板のダミー画素領域における表面の凹凸を低減することができる。さらに、ダミー画素領域において２つの配線を単純に交差させると、交差部分において、寄生容量が発生する。この構成によれば、切り欠いた部分においては、２つの配線が交差することがないので、２つの配線が積層配置されることによる不要な寄生容量の発生を低減することができる。
【００１４】
［適用例７］上記適用例の電気光学装置において、前記ダミーパターン部が前記ダミーデータ線または前記ダミー走査線に接続しているとしてもよい。
この構成によれば、ダミーパターン部が孤立して電気的に浮遊した状態になることを避けることができる。つまり、ダミーパターン部に起因する電気的な不具合を低減できる。
【００１５】
［適用例８］上記適用例の電気光学装置において、前記一対の基板は所定の間隔を置いてシールを介して接合され、前記周辺回路は、前記一方の基板において平面的に前記シールで囲まれた領域内に設けられ、前記周辺回路領域および前記ダミー画素領域と前記シールとの間には、前記ダミー画素のうちの少なくとも前記ダミー画素電極が設けられていることが好ましい。
この構成によれば、画素領域からシール側に遠ざかった部分においても、一対の基板間の間隔をほぼ画素領域と同等にすることができる。
【００１６】
［適用例９］上記適用例の電気光学装置において、隣り合う前記ダミー画素電極が互いに接続するようにパターニングされているとしてもよい。
この構成によれば、隣り合うダミー画素電極同士を電気的に接続させ、その一部に所定の電位を与えれば、複数のダミー画素電極間をほぼ同電位とすることができる。
【００１７】
［適用例１０］上記適用例の電気光学装置において、前記一対の基板のうちの他方の基板の前記電気光学素子に面する側に、少なくとも前記周辺回路領域と重なるように額縁状に設けられた遮光性の見切り部を有することが好ましい。
この構成によれば、一方の基板に周辺回路を設けることに起因して、一対の基板間の間隔がばらつき、電気光学特性のむらが発生する部分を見切り部で遮光して、目立たなくすることができる。また、他方の基板に入射された光により、周辺回路が誤作動を起こすことを防ぐことが出来る。さらに、ダミー画素領域を含めて重なるように見切り部を設ける場合に比べて、見切り部と画素領域との間にはダミー画素領域が設けられているので、見切り部で反射した迷光が画素領域における光と混ざりあって光学的なむらとなる確率を低減することができる。
【００１８】
［適用例１１］本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
この構成によれば、安定した電気光学特性を有する電子機器を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】液晶装置の構成を示す概略図であり、（ａ）は正面図、（ｂ）は（ａ）のＡ−Ａ'線で切った断面図。
【図２】液晶装置の電気的な構成を示す等価回路図。
【図３】液晶装置における各種回路の配置を示す概略平面図。
【図４】画素の構成を示す概略平面図。
【図５】図４のＢ−Ｂ’線で切った画素の構造を示す概略断面図。
【図６】（ａ）はダミー画素の構成を示す概略平面図、（ｂ）はダミー画素電極を示す概略平面図。
【図７】図６（ａ）のＣ−Ｃ’線で切ったダミー画素の構造を示す概略断面図。
【図８】周辺回路領域におけるダミー画素電極の配置を示す概略断面図。
【図９】（ａ）はスリット構造領域におけるダミーパターンの配置を示す概略平面図、（ｂ）は（ａ）のＦ−Ｆ’線で切ったダミーパターンの構造を示す概略断面図。
【図１０】（ａ）はその他の領域におけるダミー画素の構成を示す概略平面図、（ｂ）は（ａ）のＧ−Ｇ’線で切ったダミー画素の構造を示す概略断面図。
【図１１】（ａ）および（ｂ）は変形例のダミーパターンの配置を示す概略平面図。
【図１２】投射型表示装置の構成を示す模式図。
【発明を実施するための形態】
【００２０】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２１】
（第１実施形態）
本実施形態では、電気光学装置として薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２２】
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置について図１〜図３を参照して説明する。図１は液晶装置の構成を示す概略図であり、同図（ａ）は正面図、同図（ｂ）は同図（ａ）のＡ−Ａ'線で切った断面図、図２は液晶装置の電気的な構成を示す等価回路図、図３は液晶装置における各種回路の配置を示す概略平面図である。
【００２３】
図１（ａ）および（ｂ）に示すように、本実施形態の電気光学装置としての液晶装置１００は、一対の基板としての素子基板１０および対向基板２０と、これら一対の基板によって挟持された電気光学素子としての液晶層５０とを有する。
一対の基板のうちの一方の基板としての素子基板１０は、透明な例えば石英基板や不透明な例えばシリコン基板を用いることができる。サイズは対向基板２０よりも大きく、対向基板２０の１辺部側に突出した端子部１０ａを有する。
一対の基板のうち他方の基板としての対向基板２０は、透明な例えば石英基板を用いることができる。両基板は、シール４０を介して接合され、その隙間に負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。具体的には、一対の基板のいずれか一方に額縁状にシール４０を配置した後に、シール４０が配置された方の基板を下方にして両基板を減圧雰囲気下に対向配置する。そして、シール４０の内側に所定量の液晶を滴下した後に、両基板を重ね合わせて接合するＯＤＦ（One Drop Fill）方式によって液晶が封入されている。なお、液晶を封入する方法はＯＤＦに限るものではなく、シール４０に注入口を設けて液晶を注入した後に、該注入口を封止する方式であってもかまわない。
【００２４】
額縁状に配置されたシール４０の内側には、複数の画素Ｐがマトリックス状に配置された画素領域Ｅが設けられている。また、画素領域Ｅとシール４０との間には、素子基板１０の端子部１０ａに沿ってデータ線駆動回路１０１が設けられている。該端子部１０ａと直交し互いに対向する他の２辺部に沿って走査線駆動回路１０２が設けられている。該端子部１０ａと対向する他の１辺部に沿って検査回路１０３が設けられている。これらのデータ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３を周辺回路と呼ぶ。
周辺回路のうちデータ線駆動回路１０１と走査線駆動回路１０２とにそれぞれ電気的に接続された配線１０５ａが端子部１０ａに配列した複数の外部接続用端子１０４にそれぞれ接続している。また、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５ｂが該端子部１０ａと対向する他の１辺部に沿って検査回路１０３との間に設けられている。
【００２５】
同図（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた光反射性を有する画素電極１５と、画素電極１５の電気的な制御に係るスイッチング素子としての薄膜トランジスター（Thin Film transistor；ＴＦＴ）３０と、ＴＦＴ３０に繋がる信号線類と、画素電極１５を覆う保護膜１７と、保護膜１７を覆う配向膜１８とが形成されている。
【００２６】
対向基板２０の液晶層５０側の表面には、額縁状の見切り部２１と、見切り部２１を覆う平坦化層２２と、平坦化層２２を覆うように成膜された共通電極２３と、共通電極２３を覆う配向膜２４とが形成されている。
【００２７】
見切り部２１は、遮光性を有する例えば、ＮｉやＣｒなどの金属材料またはその酸化物などの金属化合物や、遮光性の顔料などを含有した樹脂材料を用いて形成されている。
【００２８】
平坦化層２２は、透明な例えばシリコン酸化膜などの無機材料やアクリル系樹脂など有機材料を用いて形成されている。
【００２９】
共通電極２３は、透明であって、例えばＩＴＯ（Indium Tin Oxide）などの導電性材料を用いて蒸着法やスパッタ法により成膜されている。
【００３０】
配向膜１８および配向膜２４は、例えば無機材料からなる無機配向膜であって、無機材料としてのＳｉＯ２（酸化シリコン）を斜方蒸着して得られたものである。液晶層５０における液晶分子は配向膜１８，２４の表面において所定の方位角とプレチルト角とが与えられ、配向膜面に対してほぼ垂直に配向している。
【００３１】
対向基板２０に設けられた共通電極２３は、同図（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線１０５ｃに電気的に接続している。配線１０５ｃの一方の端は、端子部１０ａに向けて延設され、外部接続用端子１０４に接続している。
【００３２】
上記配線１０５ａ，１０５ｂ，１０５ｃは、例えばＡｌ（アルミニウム）やその合金などの低抵抗金属材料からなるものであり、これに接続された外部接続用端子１０４は、該低抵抗金属材料からなる基部にさらに低抵抗なＡｕ（金）などのメッキが施されたものである。図示省略したが、外部接続用端子１０４だけが端子部１０ａに露出するように、これに繋がる上記配線１０５ａ，１０５ｂ，１０５ｃは保護膜１７で覆われている。
【００３３】
図２に示すように、液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３ａと複数のデータ線６ａとを有する。また、走査線３ａに対して一定の間隔を置いて平行するように配置された容量線３ｂを有する。
【００３４】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により格子状に区画された領域に、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００３５】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００３６】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に設けられている。
【００３７】
なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【００３８】
次に、液晶装置１００における各種回路の配置について、図３を参照して説明する。図３は、素子基板１０における各種回路の平面的な配置を模式的に示したものである。
【００３９】
図３に示すように、素子基板１０において、ほぼ中央部分に位置する画素領域Ｅには、上述した画素回路がマトリックス状に配置されている。画素領域Ｅの周辺に位置する、データ線駆動回路１０１を有する領域をデータ線駆動回路領域Ｅ１、走査線駆動回路１０２を有する領域を走査線駆動回路領域Ｅ２、検査回路１０３を有する領域を検査回路領域Ｅ３と呼ぶ。また、これらの周辺回路が設けられた領域を総称して周辺回路領域Ｅ１〜Ｅ３と呼ぶこともある。各周辺回路領域Ｅ１〜Ｅ３は、画素領域Ｅに対して間隔を置いて設けられている。画素領域Ｅと周辺回路領域Ｅ１〜Ｅ３との間に画素領域Ｅを囲んで画素回路を模したダミー画素を有するダミー画素領域Ｅｄが設けられている。
【００４０】
ダミー画素領域Ｅｄおよび周辺回路領域Ｅ１〜Ｅ３とシール４０との間にはその他の領域Ｅ６が設けられ、その他の領域Ｅ６の対向する辺部に沿ってスリット構造領域Ｅ４，Ｅ５が設けられている。シール４０はスリット構造領域Ｅ４，Ｅ５と重なるように額縁状に設けられている。
【００４１】
一方で、対向基板２０の液晶層５０に面する側には、少なくとも周辺回路領域Ｅ１〜Ｅ３と重なると共に、ダミー画素領域Ｅｄを区画するように、すなわちダミー画素領域Ｅｄと重ならないダミー画素領域Ｅｄよりも外側の領域に額縁状の見切り部２１が設けられている。これは、画素領域Ｅの近傍の周囲に額縁状の見切り部２１を配置すると、額縁状の見切り部２１によって入射光が反射してしまい、画素領域Ｅに迷光として進入してしまうことを防止するためである。
なお、対向基板２０における見切り部２１の形成位置精度と、素子基板１０と対向基板２０とのシール４０を介した接合における位置精度とを考慮すると、額縁状の見切り部２１の一部がわずかにダミー画素領域Ｅｄに入り込んで重なっていてもよい。
【００４２】
画素領域Ｅの画素回路は、図２に示したように直交するデータ線６ａと走査線３ａ、そして、走査線３ａに並行する容量線３ｂを有するものである。したがって、画素領域Ｅとデータ線駆動回路領域Ｅ１との間および画素領域Ｅと検査回路領域Ｅ３との間のダミー画素領域Ｅｄには、データ線駆動回路１０１から延びるデータ線６ａが存在する。また、画素領域Ｅと走査線駆動回路領域Ｅ２との間のダミー画素領域Ｅｄには、走査線駆動回路１０２から延びる走査線３ａや容量線３ｂが存在する。
本実施形態のダミー画素領域Ｅｄには、これらの周辺回路から延びたデータ線６ａと走査線３ａおよび容量線３ｂを含むダミー画素が画素回路を模して設けられており、画素領域Ｅにおける画素回路のパターン密度と、ダミー画素領域Ｅｄにおけるダミー画素のパターン密度とがほぼ等しくなっている。
【００４３】
次に、画素回路およびダミー画素の詳細について、図４〜図７を参照して説明する。図４は画素の構成を示す概略平面図、図５は図４のＢ−Ｂ’線で切った画素の構造を示す概略断面図、図６（ａ）はダミー画素の構成を示す概略平面図、（ｂ）はダミー画素電極を示す概略平面図、図７は図６（ａ）のＣ−Ｃ’線で切ったダミー画素の構造を示す概略断面図である。
【００４４】
＜画素領域＞
図４に示すように、液晶装置１００の画素Ｐ（画素回路）は、直交するデータ線６ａと走査線３ａ、ならびに走査線３ａに並行して配置された容量線３ｂとを有する。容量線３ｂには画素Ｐ内において幅が拡張され第２容量電極として機能する拡張部３ｃが設けられている。この拡張部３ｃを含めた容量線３ｂに平面的に重なるように第１容量電極として機能する中継電極１６ａが設けられている。容量線３ｂに接続された拡張部３ｃと、これに対向配置された中継電極１６ａとの間に誘電層が挟まれて保持容量１６を構成している。
【００４５】
ＴＦＴ３０は、データ線６ａと走査線３ａの交差点付近に設けられている。また、細長い半導体層３０ａが走査線３ａと交差すると共に、半導体層３０ａのソース３０ｓがデータ線６ａから画素Ｐ内に突出した突出部６ｂと重なり、半導体層３０ａのドレイン３０ｄ側が中継電極１６ａと重なるように配置されている。
【００４６】
画素電極１５は、例えばＡｌ（アルミニウム）やその合金などの金属材料からなり、光反射性を有している。また、データ線６ａ、走査線３ａ、容量線３ｂ、中継電極１６ａ、ＴＦＴ３０と重なるようにして配置されている。
【００４７】
図５に示すように、ＴＦＴ３０は、素子基板１０上に形成された例えば高温ポリシリコンからなるＬＤＤ（Lightly Doped Drain）構造の半導体層３０ａを有する。半導体層３０ａは、例えば酸化シリコンからなるゲート絶縁膜１１によって覆われ、ゲート絶縁膜１１上において半導体層３０ａのチャンネル領域に重なるようにして走査線３ａが設けられている。つまり、ＴＦＴ３０は走査線３ａの一部がゲート電極となるトップゲート構造の薄膜トランジスターである。
【００４８】
走査線３ａを覆うようにして第１層間絶縁膜１２が設けられ、第１層間絶縁膜１２上に容量線３ｂならびにその拡張部３ｃが設けられている。容量線３ｂおよび拡張部３ｃを覆うように第２層間絶縁膜１３が設けられ、第２層間絶縁膜１３上にデータ線６ａおよび突出部６ｂ、中継電極１６ａがパターニング形成されている。第２層間絶縁膜１３は、保持容量１６における誘電層として機能する。
【００４９】
データ線６ａおよび突出部６ｂ、中継電極１６ａを覆うように第３層間絶縁膜１４が設けられ、第３層間絶縁膜１４上に画素電極１５が設けられている。また、画素電極１５を覆って、保護膜１７、配向膜１８が順に形成されている。
【００５０】
走査線３ａ、容量線３ｂ、データ線６ａ、中継電極１６ａは、いずれもＡｌやその合金などの低抵抗配線材料からなり、データ線６ａの突出部６ｂは、ゲート絶縁膜１１、第１層間絶縁膜１２、第２層間絶縁膜１３を貫通するように設けられた開口部を低抵抗配線材料によって埋めたコンタクトホール１３ａを介して半導体層３０ａのソース３０ｓと接続している。
【００５１】
中継電極１６ａは、ゲート絶縁膜１１、第１層間絶縁膜１２、第２層間絶縁膜１３を貫通するように設けられた開口部を低抵抗配線材料によって埋めたコンタクトホール１３ｂを介して半導体層３０ａのドレイン３０ｄと接続している。
【００５２】
また、中継電極１６ａは、第３層間絶縁膜１４を貫通するように設けられた開口部を画素電極１５の形成材料を用いて埋めたコンタクトホール１４ａを介して画素電極１５と接続している。
【００５３】
＜ダミー画素領域＞
上記画素Ｐ（画素回路）の構成とその平面的且つ厚み方向における立体的な配置に対して、ダミー画素領域Ｅｄに設けられたダミー画素は、これを模した構成と構造とを有するものである。
【００５４】
具体的には、図６（ａ）に示すようにダミー画素Ｐｄは、画素回路の構成に対してＴＦＴ３０を除いた構成を模したものであって、ダミー走査線３ｄ、ダミー容量線３ｅ、ダミー容量線３ｅの拡張部３ｆ（ダミー第２容量電極）、ダミー中継電極１６ｄ（ダミー第１容量電極）、ダミーデータ線６ｄの構成中から、ダミー画素領域Ｅｄにおけるダミー画素Ｐｄの配置位置に基づいて選択されて構成される。
【００５５】
より具体的には、データ線駆動回路領域Ｅ１と画素領域Ｅとの間のダミー画素領域Ｅｄでは、図３に示したようにデータ線６ａが延在している。したがって、当該ダミー画素領域Ｅｄに配置されるダミー画素Ｐｄは、ダミーデータ線６ｄを有する必要はなく、データ線６ａとその突出部６ｂ、ダミー走査線３ｄ、ダミー容量線３ｅとその拡張部３ｆ、ダミー中継電極１６ｄとから構成される。
同じく、走査線駆動回路領域Ｅ２と画素領域Ｅとの間のダミー画素領域Ｅｄでは、図３に示したように走査線３ａおよび容量線３ｂが延在している。したがって、当該ダミー画素領域Ｅｄに配置されるダミー画素Ｐｄは、走査線３ａ、容量線３ｂとその拡張部３ｃ、ダミー中継電極１６ｄ、ダミーデータ線６ｄとその突出部６ｅとから構成される。
画素領域Ｅを囲むダミー画素領域Ｅｄの四隅では、実際の駆動に用いる走査線３ａ、容量線３ｂ、データ線６ａはいずれも配置されていないので、当該ダミー画素領域Ｅｄに配置されるダミー画素Ｐｄは、ダミー走査線３ｄ、ダミー容量線３ｅ、ダミー容量線３ｅの拡張部３ｆ、ダミー中継電極１６ｄ、ダミーデータ線６ｄとから構成される。
【００５６】
図７に示すように、素子基板１０において、ダミー走査線３ｄはゲート絶縁膜１１上に設けられ、ダミー容量線３ｅとその拡張部３ｆは第１層間絶縁膜１２上に設けられている。同様に、ダミー中継電極１６ｄおよびダミーデータ線６ｄは、第２層間絶縁膜１３上に設けられ、ダミー画素電極１５ｄは第３層間絶縁膜１４上に設けられている。つまり、画素回路の各構成と同層において、それぞれが設けられているので、単位面積あたりにダミーパターンが占める割合だけでなく、素子基板１０における厚み方向においてダミーパターンが占める割合も、画素回路と同じになっている。
【００５７】
これにより、画素領域Ｅにおける画素回路のパターン密度とダミー画素領域Ｅｄにおけるダミー画素Ｐｄのパターン密度とがほぼ等しくなるので、例えば、第３層間絶縁膜１４の表面における凹凸を緩和して、平坦化するためにＣＭＰ処理を施すと、ＣＭＰ処理における研磨むらが減少し、より平坦な処理面が得られる。このようなＣＭＰ処理は、画素電極１５やダミー画素電極１５ｄを覆う保護膜１７に対して適用してもよい。
ＣＭＰ処理の処理面がより平坦になることで、素子基板１０と対向基板２０との間隔のばらつきを低減して均一にすることができる。すなわち、液晶層５０の厚みが均一になり、表示むらが低減され安定した表示品質を有する液晶装置１００を実現できる。
【００５８】
また、図６（ａ）に示すように、ダミー画素Ｐｄのダミー画素電極１５ｄは、ダミー画素領域Ｅｄにおいて島状に孤立させた状態としてもよいが、電気的には対向して配置されたダミー画素Ｐｄの他の構成との間に寄生容量が発生するおそれがある。前述したようにダミー画素Ｐｄをどこに配置するかによって、ダミー画素Ｐｄは、実際の駆動に用いられる走査線３ａ、容量線３ｂ、データ線６ａのいずれかを含む場合があるので、発生した寄生容量によって画素Ｐに伝達されるべき各種の駆動信号に鈍りが生ずると、例えばクロストークなどの表示むらを招いてしまう。
【００５９】
そこで、本実施形態では、図６（ｂ）に示すように、ダミー画素領域Ｅｄに設けられた複数のダミー画素Ｐｄのうち隣り合うダミー画素電極１５ｄが互いに接続されるようにパターン形成した。これにより、互いに接続されたダミー画素電極１５ｄを同電位とすることができる。
【００６０】
同様な技術思想をダミー中継電極１６ｄにも当てはめると、例えば、図６（ａ）において、ダミー中継電極１６ｄに重なるようにコンタクトホール１３ｃを設けてダミー中継電極１６ｄ同士を繋ぐ配線に接続させてもよい。
【００６１】
さらに、相互に接続されたダミー画素電極１５ｄおよびダミー中継電極１６ｄとが同電位となるように接続してもよい。とりわけ安定した同電位とし、且つ対向基板２０に設けられた共通電極２３との間においても寄生容量を発生させないという観点において、上記同電位が共通電極２３に与えられるコモン（ＣＯＭ）電位であることが好ましい。
図１（ａ）に示したように、素子基板１０には、四隅に設けられた上下導通部１０６を介して共通電極２３に繋がる配線１０５ｃを有しているので、この配線１０５ｃとダミー画素電極１５ｄおよびダミー中継電極１６ｄとを接続するようにパターニングすることが好ましい。
【００６２】
続いて、ダミー画素領域Ｅｄ以外の領域におけるダミーパターンの構成について、図８〜図１１を参照して説明する。図８は周辺回路領域におけるダミー画素電極の配置を示す概略断面図、図９（ａ）はスリット構造領域におけるダミーパターンの配置を示す概略平面図、同図（ｂ）は同図（ａ）のＦ−Ｆ’線で切ったダミーパターンの構造を示す概略断面図、図１０（ａ）はその他の領域におけるダミー画素の構成を示す概略平面図、同図（ｂ）は同図（ａ）のＧ−Ｇ’線で切ったダミー画素の構造を示す概略断面図、図１１（ａ）および（ｂ）は変形例のダミーパターンの配置を示す概略平面図である。
【００６３】
＜周辺回路領域＞
図８に示すように、データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３の各周辺回路は、画素領域Ｅおける画素回路の製造工程において素子基板１０に同時に造りこまれるものである。したがって、画素回路に設けられたＴＦＴ３０と同じ構成を有する薄膜トランジスターを有して構成され、データ線駆動回路１０１や検査回路１０３には、当然のことながらデータ線６ａが含まれ、走査線駆動回路１０２には、走査線３ａが含まれる。本実施形態では、このような周辺回路１０１，１０２，１０３を覆う第３層間絶縁膜１４上にもダミー画素電極１５ｄを設けている。
【００６４】
つまり、図３に示したデータ線駆動回路領域Ｅ１、２つの走査線駆動回路領域Ｅ２、検査回路領域Ｅ３の少なくとも４つの周辺回路領域には、例えば、図６（ｂ）に示したように隣り合うダミー画素電極１５ｄを繋ぎ合わせたダミーパターンを形成することが好ましい。
【００６５】
＜スリット構造領域＞
図３に示すように、素子基板１０におけるスリット構造領域Ｅ４，Ｅ５は、シール４０と重なる位置に設けられている。シール４０は素子基板１０と対向基板２０とを所定の間隔を置いて接合させるものであり、一定の径を有するガラスなどの粒子や繊維（グラスファイバー）などのギャップ剤が含まれている。それでも、接合部位の基板表面に凹凸が生じていると上記所定の間隔が安定しない。そのため、シール４０と重なる領域においても基板表面の平坦性が求められる。したがって、上記周辺回路領域と同様にしてダミーパターンを配置することが望ましいが、この領域には、図１に示したように複数の外部接続用端子１０４に接続される複数の配線１０５ａ，１０５ｂ，１０５ｃが配置される。それゆえに、周辺回路領域と同様な構造のダミーパターンを配置することは困難である。
【００６６】
また、本実施形態では、シール４０として紫外線硬化型の接着剤を用いている。したがって、シール４０と重なる領域に遮光性を有する配線１０５ａ，１０５ｂ，１０５ｃに加えてダミーパターンを多数配置すると、紫外線の照射が阻害され、シール４０が十分に硬化しないという課題がある。
【００６７】
そこで、本実施形態では、図９（ａ）に示すように、スリット構造領域Ｅ４，Ｅ５には、互いに孤立した状態で間隔をおいて配置されたダミーパターン１５ｅを設けた。
【００６８】
また、図９（ｂ）に示すように、上記ダミーパターン１５ｅは、第３層間絶縁膜１４上において配置されたものであって、素子基板１０においては、上記ダミーパターン１５ｅに対応して、その下方における各配線層においても同様にダミーパターン３ｄ，３ｆ（３ｅ），１６ｄを配することが好ましい。これによって、外部から照射された紫外線がシール４０にむらなく届きやすくなる。また、例えば、第３層間絶縁膜１４にＣＭＰ処理を施す際に処理面の平坦性を確保しやすくなる。
【００６９】
前述したようにスリット構造領域Ｅ４，Ｅ５には、配線１０５ａ，１０５ｂ，１０５ｃが配置される。各配線１０５ａ，１０５ｂ，１０５ｃを素子基板１０のどの配線層に配置するかは設計上の課題となる。したがって、上記ダミーパターン３ｄ，３ｆ（３ｅ），１５ｅ，１６ｄは、素子基板１０における配線１０５ａ，１０５ｂ，１０５ｃの延在方向を考慮して、該延在方向に沿った状態で邪魔にならないように配置することが好ましい。
【００７０】
＜その他の領域＞
図３に示すように、その他の領域Ｅ６は、シール４０の内側であってデータ線駆動回路領域Ｅ１、走査線駆動回路領域Ｅ２、検査回路領域Ｅ３の周辺回路領域と、ダミー画素領域Ｅｄとの間の領域である。その他の領域Ｅ６の一部には、図１に示すように配線１０５ａ，１０５ｂが設けられている。したがって、配線１０５ａ，１０５ｂに邪魔にならないように、先に示したスリット構造領域Ｅ４，Ｅ５と同様なダミーパターンを配置する。
【００７１】
その一方で、上記周辺回路領域やダミー画素領域Ｅｄに近接する部分では、図１０（ａ）に示すように、画素回路の構成に模したダミー画素Ｐｄ１を配置することが好ましい。
【００７２】
具体的には、ダミー画素Ｐｄ１は、ダミー走査線３ｄ、ダミー容量線３ｅおよび拡張部３ｆ、ダミーデータ線６ｄ、ダミー画素電極１５ｄを有する。これらのダミーパターンの素子基板１０における配置構造は、図１０（ｂ）に示すように、画素回路の構成にそれぞれ対応して同層に設けられている。
【００７３】
なお、ダミー画素Ｐｄ１は、ダミー画素領域Ｅｄに配置されたダミー画素Ｐｄに対して、ダミー中継電極１６ｄが削除されている。ダミー中継電極１６ｄを削除することで、拡張部３ｆやダミー画素電極１５ｄとの間で、無用な寄生容量の発生を防止することが可能となる。
【００７４】
その他の領域Ｅ６のうちダミー画素Ｐｄ１を設けることが可能な部分のほとんどは、図３に示すように、対向基板２０に設けられた見切り部２１によって遮光されるので、この部分の平坦性に纏わる不具合が目立ち難い。よって、ダミーパターンのパターン密度を厳密に画素領域Ｅの画素回路と等しくしなくてもよい。
【００７５】
次に、ダミー走査線３ｄやダミーデータ線６ｄのように互いに交差するダミーパターンの変形例について、図１１を参照して説明する。図１１（ａ）および（ｂ）は変形例のダミーパターンの配置を示す概略平面図である。
【００７６】
例えば、ダミー走査線３ｄとダミーデータ線６ｄとを平面的に交差するように配置する場合、それぞれは、素子基板１０において別な配線層に形成されるものの、交差した部分の例えば第３層間絶縁膜１４上には凹凸が生じ易い。また、それぞれが、異なる電位であった場合、寄生容量が発生する。
【００７７】
変形例では、図１１（ａ）に示すように、交差する部分のダミーデータ線６ｄを切り欠き、切り欠かれた部分の面積とほぼ同じ面積のダミーパターン部６ｃを交差点の近傍に配置する。これにより、パターン密度を変化させずに、すなわち凹凸を生じさせることなく、ダミーパターンを配置することができる。また、切り欠いた部分においては、２つの配線が交差することがないので、２つの異なる電位の配線が積層配置されることによる不要な寄生容量の発生を低減することができる。変形例では、ダミーデータ線６ｄを切り欠いたが、ダミー走査線３ｄを切り欠いてもよい。
【００７８】
また、前述したように、このような交差が予測されるのは、ダミー画素領域Ｅｄであって、その一部には、駆動に用いられる走査線３ａ、容量線３ｂ、データ線６ａが含まれるので、これらを切り欠くことはできない。したがって、問題にならない方のダミーパターンを切り欠くことは言うまでもない。
【００７９】
さらには、図１１（ｂ）に示すように、切り欠いた部分の面積と同じダミーパターン部６ｃをダミーデータ線６ｄに接続させてもよい。ダミーパターン部６ｃが同層において孤立しないので、無用な寄生容量の発生を防止することができる。
【００８０】
同様な考え方に基づけば、図６（ａ）のダミー画素Ｐｄにおいて、素子基板１０の同層に設けられるダミーデータ線６ｄとダミー中継電極１６ｄとを接続させるようにパターニングしてもよい。これによれば、ダミー画素Ｐｄ間において、ダミーデータ線６ｄを利用してダミー中継電極１６ｄ同士を電気的に同電位とすることができる。
【００８１】
以上に述べた第１実施形態によれば、画素領域Ｅを取り囲んでダミー画素Ｐｄを有するダミー画素領域Ｅｄが設けられており、画素回路のパターン密度とダミー画素Ｐｄのパターン密度とがほぼ等しくなっているので、ＣＭＰ処理による処理面の平坦化が図られる。
それゆえに、少なくとも画素領域Ｅおよびダミー画素領域Ｅｄに亘る領域において、素子基板１０と対向基板２０との間隔を均一にすることができる。すなわち、液晶層５０の厚みが当該領域で均一となるので、表示むらが低減され、優れた表示品位を有する液晶装置１００を実現できる。
【００８２】
（第２実施形態）
＜電子機器＞
次に、本実施形態の電子機器としての投射型表示装置（液晶プロジェクター）について、図１２を参照して説明する。図１２は投射型表示装置の構成を示す模式図である。
【００８３】
図１２に示すように、本実施形態の電子機器としての投射型表示装置（液晶プロジェクター）１０００は、システム光軸Ｌに沿って配置した光源部７１０と、インテグレーターレンズ７２０と、偏光変換素子７３０から概略構成される偏光照明装置７００とを備えている。また、この偏光照明装置７００から出射されたＳ偏光光束をＳ偏光光束反射面７４１により反射させる偏光ビームスプリッター７４０と、偏光ビームスプリッター７４０のＳ偏光光束反射面７４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロックミラー７４２と、分離された青色光（Ｂ）を変調する反射型液晶ライトバルブ７４５Ｂとを備えている。同様にして、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロックミラー７４３と、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ７４５Ｒとを備えている。また、ダイクロックミラー７４３を通過する残りの光の緑色光（Ｇ）を変調する反射型液晶ライトバルブ７４５Ｇを備えている。さらには、３つの反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂにて変調された光をダイクロックミラー７４３，７４２、偏光ビームスプリッター７４０にて合成し、この合成光をスクリーン７６０に投射する投射レンズからなる投射光学系７５０を備えている。
【００８４】
光源部７１０から出射されたランダムな偏光光束は、インテグレーターレンズ７２０により複数の中間光束に分割された後、第２のインテグレーターレンズを光入射側に有する偏光変換素子７３０により偏光光束がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッター７４０に至るようになっている。偏光変換素子７３０から出射されたＳ偏光光束は、偏光ビームスプリッター７４０のＳ偏光光束反射面７４１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロックミラー７４２の青色光反射層にて反射され、反射型液晶ライトバルブ７４５Ｂによって変調される。また、ダイクロックミラー７４２の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロックミラー７４３の赤色光反射層にて反射され、反射型液晶ライトバルブ７４５Ｒによって変調される。一方、ダイクロックミラー７４３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ７４５Ｇにより変調される。以上のようにして反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂによって色光の変調がなされる。
これらの反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッター７４０を通過せず、Ｐ偏光成分は通過する。この偏光ビームスプリッター７４０を透過した光により画像が形成される。
【００８５】
上記反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂは、上記第１実施形態の液晶装置１００を適用したものである。具体的には、対向基板２０側から偏光光束が入射するように、それぞれ配置されている。対向基板２０に設けられた見切り部２１は、実際の画像が表示される画素領域Ｅを囲んだダミー画素領域Ｅｄの外側において、これを囲むように設けられている。したがって、見切り部２１を画素領域Ｅに近接させて囲むように設ける場合に比べて、見切り部２１によって反射した偏光光束の一部が画素領域Ｅに配置された画素電極１５から反射し変調された反射光に混ざり難くなっている。例えば、画素領域Ｅにおいて、黒表示がなされた場合には、ダミー画素領域Ｅｄにおいても黒表示状態が維持され、且つ見切り部２１からの偏光光束の反射に伴う迷光の影響が低減されるので、高いコントラストの画像表示が可能となる。
【００８６】
本実施形態によれば、従来のものよりも高コントラストな画像表示が可能な投射型表示装置（液晶プロジェクター）１０００を提供できる。
【００８７】
なお、反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂの偏光光束の入射（および射出）側に、液晶層５０における液晶分子のプレチルトに起因する位相差（リターデーション）を光学的に補償する光学補償素子を配置した構造としてもよい。
【００８８】
本実施形態では、電子機器の一例として上記第１実施形態の液晶装置１００を備えた投射型表示装置１０００について説明したが、上記第１実施形態の液晶装置１００は、投射型表示装置１０００に限らず、種々の電子機器に搭載することができる。
この電子機器としては例えば、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた情報機器などがあり、液晶装置１００はこれらの表示手段として好適に用いることができる。
【００８９】
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００９０】
（変形例１）上記第１実施形態の液晶装置１００は、反射型であるが、これに限定されない。素子基板１０を透明な基板材料を用いて構成し、画素電極１５を透明なＩＴＯなどの導電膜とすれば透過型の液晶装置１００を提供することができる。また、透過型の液晶装置１００を用いても高いコントラストの画像表示が得られる投射型表示装置を構成することができる。
【００９１】
（変形例２）上記第１実施形態の液晶装置１００における画素Ｐ（画素回路）の構成は、これに限定されない。とりわけ、反射型の液晶装置１００においては、素子基板１０において画素電極１５の下層に配置されるＴＦＴ３０やこれに繋がる配線類は、表示に影響を及ぼさないので、透過型に比べて自由に配置することができる。
【００９２】
（変形例３）上記第１実施形態では、電気光学装置の一例として液晶装置１００を挙げて説明したが、これに限定されない。例えば、共に電極を有する一対の基板間に、電気光学素子としての電気泳動層を備えた電気泳動装置にも適用することができる。
【符号の説明】
【００９３】
３ａ…走査線、３ｂ…容量線、３ｃ…第２容量電極としての拡張部、３ｄ…ダミー走査線、３ｅ…ダミー容量線、３ｆ…ダミー第２容量電極としての拡張部、６ａ…データ線、６ｃ…ダミーパターン部、６ｄ…ダミーデータ線、１０…一対の基板のうちの一方の基板としての素子基板、１５…画素電極、１５ｄ…ダミー画素電極、１６ａ…第１容量電極としての中継電極、１６ｄ…ダミー第１容量電極としてのダミー中継電極、２０…一対の基板のうちの他方の基板としての対向基板、２１…見切り部、２３…共通電極、３０…スイッチング素子としてのＴＦＴ、４０…シール、５０…電気光学素子としての液晶層、１００…電気光学装置としての液晶装置、１０１…周辺回路としてのデータ線駆動回路、１０２…周辺回路としての走査線駆動回路、１０３…周辺回路としての検査回路、１０００…電子機器としての投射型表示装置、Ｅ…画素領域、Ｅｄ…ダミー画素領域、Ｅ１〜Ｅ３…周辺回路領域。
【技術分野】
【０００１】
本発明は、電気光学装置およびこれを搭載した電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、駆動回路および画素層が形成された半導体基板と、透明基板と、これらの基板間に注入された液晶と、画素領域の周辺領域に設けられたダミーパターンとを備えた反射型液晶装置が知られている（特許文献１）。
【０００３】
上記反射型液晶装置は、ダミーパターンを半導体基板からの高さ方向の位置が駆動回路および画素層と同じ範囲に設け、画素領域の表面と周辺領域の表面とが実質的に同一平面内に位置するとしている。これにより、半導体基板と透明基板との間に注入された液晶からなる液晶層の厚みを画素領域だけでなく、その周辺領域に亘って均一にすることにより、表示むらを低減できるとしている。
また、画素領域の表面と周辺領域の表面とを実質的に同一平面内に位置させる方法として、画素領域および周辺領域を覆う表面層にＣＭＰ（Chemical Mechanical Polishing）処理を施すことや、平坦な層間絶縁膜を得るためにＳＯＧ（Spin On Glass）処理することが開示されている。周辺領域に上記ダミーパターンを配置することで、ＣＭＰ処理後やＳＯＧ処理後の被処理面の平坦性が確保されるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２３１１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、画素領域における駆動回路や画素層（画素電極など）のパターン密度と、周辺領域における上記駆動回路に繋がる配線およびダミーパターンのパターン密度との間に差が生じている場合には、ＣＭＰ処理において研磨レートのむらが発生するおそれがある。ＣＭＰ処理における研磨レートのむらが発生すると、被処理面が必ずしも平坦にならず、液晶層の厚みばらつきが改善されないので、表示むらが思ったほど解消されないという課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例の電気光学装置は、一対の基板間に電気光学素子が挟持された電気光学装置であって、前記一対の基板のうちの一方の基板側に設けられ、複数の画素回路を有する画素領域と、前記画素領域の周辺に設けられ、前記画素回路の駆動に係る周辺回路を有する周辺回路領域と、前記画素領域を囲むように前記周辺回路領域との間に設けられ、ダミー画素を有するダミー画素領域とを備え、前記ダミー画素が前記画素回路を模したものであって、前記画素領域における前記画素回路のパターン密度と、前記ダミー画素領域における前記ダミー画素のパターン密度とがほぼ等しいことを特徴とする。
【０００８】
この構成によれば、画素領域を囲んで、画素回路のパターン密度とほぼ同じパターン密度のダミー画素を有するダミー画素領域が設けられているので、少なくとも画素領域の周辺において、電気光学素子を挟む一対の基板間の間隔を画素領域と同等とすることができる。つまり、画素領域とこれを囲むダミー画素領域とにおいて、電気光学特性のむらが目立ち難い電気光学装置を提供することができる。
なお、パターン密度とは、単位面積に対してパターンが占める面積の割合だけでなく、基板上における厚み方向のパターン配置の有無に伴う割合も含むものである。
なお、電気光学素子としては、例えば電気光学的な異方性を有する液晶層や電気泳動層などを含むものである。
【０００９】
［適用例２］上記適用例の電気光学装置において、前記画素回路は、画素電極と、前記画素電極のスイッチング素子と、前記スイッチング素子に接続されたデータ線および走査線ならびに容量電極とを少なくとも有し、前記ダミー画素は、前記一方の基板上において前記画素回路の構成とそれぞれ同層に設けられた、ダミー画素電極と、ダミーデータ線およびダミー走査線のうち少なくとも一方と、ダミー容量電極と、を有することを特徴とする。
この構成によれば、ダミー画素の構成が画素回路の構成を忠実に反映しているので、相互のパターン密度の差を小さくすることができる。
【００１０】
［適用例３］上記適用例の電気光学装置において、前記容量電極は、前記一方の基板上において前記画素電極と異なる層に設けられ、電気的に前記画素電極に接続された第１容量電極と、前記第１容量電極に誘電層を介して対向するように設けられた第２容量電極とを有し、前記第２容量電極は同層に設けられた容量線に接続され、前記ダミー画素は、前記ダミー容量電極としてのダミー第１容量電極およびダミー第２容量電極と、ダミー容量線とを含むことを特徴とする。
この構成によれば、画素電極と容量電極とを対向させて保持容量とする場合に比べて、第１容量電極と第２容量電極とによって保持容量が構成されるので、所望の電気容量を確保する構成の自由度が高まる。また、第１容量電極と第２容量電極に対応したダミー画素の構成を備えることにより、ダミー画素におけるパターン密度を画素回路に近づけることができる。
【００１１】
［適用例４］上記適用例の電気光学装置において、複数の前記ダミー画素電極および／または複数の前記ダミー容量電極のそれぞれに同電位が与えられていることが好ましい。
この構成によれば、ダミー画素電極間またはダミー容量電極間、あるいはダミー画素電極とダミー容量電極との間に寄生容量が生ずることを避けることができる。つまり、ダミー画素電極やダミー容量電極が例えば他の配線と接続していたとしても、寄生容量に伴う電気光学特性の不具合の発生を防ぐことができる。
【００１２】
［適用例５］上記適用例の電気光学装置において、前記同電位は、前記一対の基板のうち他方の基板に設けられた共通電極に与えられる電位と同じであるとしてもよい。
この構成によれば、一方の基板に対向する他方の基板の共通電極に与えられる電位と同電位になるので、共通電極とダミー画素電極あるいはダミー容量電極との間の寄生容量の発生を防止できる。
【００１３】
［適用例６］上記適用例の電気光学装置において、前記ダミー画素領域における前記データ線または前記ダミーデータ線と、前記走査線または前記ダミー走査線との交差部分では、前記ダミーデータ線と前記ダミー走査線とのうちいずれか一方が切り欠かれており、切り欠かれた部分に相当する面積を有するダミーパターン部が、前記ダミーデータ線または前記ダミー走査線が設けられた配線層において、前記交差部分の近傍に配置されていることが好ましい。
ダミー画素領域において２つの配線を単純に交差させると、電気光学素子に面する交差部分の表面が凸状になる。この構成によれば、切り欠いた交差部分に相当する面積のダミーパターン部を同層に残すので、画素回路に対するパターン密度をほぼ同等としつつ、一方の基板のダミー画素領域における表面の凹凸を低減することができる。さらに、ダミー画素領域において２つの配線を単純に交差させると、交差部分において、寄生容量が発生する。この構成によれば、切り欠いた部分においては、２つの配線が交差することがないので、２つの配線が積層配置されることによる不要な寄生容量の発生を低減することができる。
【００１４】
［適用例７］上記適用例の電気光学装置において、前記ダミーパターン部が前記ダミーデータ線または前記ダミー走査線に接続しているとしてもよい。
この構成によれば、ダミーパターン部が孤立して電気的に浮遊した状態になることを避けることができる。つまり、ダミーパターン部に起因する電気的な不具合を低減できる。
【００１５】
［適用例８］上記適用例の電気光学装置において、前記一対の基板は所定の間隔を置いてシールを介して接合され、前記周辺回路は、前記一方の基板において平面的に前記シールで囲まれた領域内に設けられ、前記周辺回路領域および前記ダミー画素領域と前記シールとの間には、前記ダミー画素のうちの少なくとも前記ダミー画素電極が設けられていることが好ましい。
この構成によれば、画素領域からシール側に遠ざかった部分においても、一対の基板間の間隔をほぼ画素領域と同等にすることができる。
【００１６】
［適用例９］上記適用例の電気光学装置において、隣り合う前記ダミー画素電極が互いに接続するようにパターニングされているとしてもよい。
この構成によれば、隣り合うダミー画素電極同士を電気的に接続させ、その一部に所定の電位を与えれば、複数のダミー画素電極間をほぼ同電位とすることができる。
【００１７】
［適用例１０］上記適用例の電気光学装置において、前記一対の基板のうちの他方の基板の前記電気光学素子に面する側に、少なくとも前記周辺回路領域と重なるように額縁状に設けられた遮光性の見切り部を有することが好ましい。
この構成によれば、一方の基板に周辺回路を設けることに起因して、一対の基板間の間隔がばらつき、電気光学特性のむらが発生する部分を見切り部で遮光して、目立たなくすることができる。また、他方の基板に入射された光により、周辺回路が誤作動を起こすことを防ぐことが出来る。さらに、ダミー画素領域を含めて重なるように見切り部を設ける場合に比べて、見切り部と画素領域との間にはダミー画素領域が設けられているので、見切り部で反射した迷光が画素領域における光と混ざりあって光学的なむらとなる確率を低減することができる。
【００１８】
［適用例１１］本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
この構成によれば、安定した電気光学特性を有する電子機器を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】液晶装置の構成を示す概略図であり、（ａ）は正面図、（ｂ）は（ａ）のＡ−Ａ'線で切った断面図。
【図２】液晶装置の電気的な構成を示す等価回路図。
【図３】液晶装置における各種回路の配置を示す概略平面図。
【図４】画素の構成を示す概略平面図。
【図５】図４のＢ−Ｂ’線で切った画素の構造を示す概略断面図。
【図６】（ａ）はダミー画素の構成を示す概略平面図、（ｂ）はダミー画素電極を示す概略平面図。
【図７】図６（ａ）のＣ−Ｃ’線で切ったダミー画素の構造を示す概略断面図。
【図８】周辺回路領域におけるダミー画素電極の配置を示す概略断面図。
【図９】（ａ）はスリット構造領域におけるダミーパターンの配置を示す概略平面図、（ｂ）は（ａ）のＦ−Ｆ’線で切ったダミーパターンの構造を示す概略断面図。
【図１０】（ａ）はその他の領域におけるダミー画素の構成を示す概略平面図、（ｂ）は（ａ）のＧ−Ｇ’線で切ったダミー画素の構造を示す概略断面図。
【図１１】（ａ）および（ｂ）は変形例のダミーパターンの配置を示す概略平面図。
【図１２】投射型表示装置の構成を示す模式図。
【発明を実施するための形態】
【００２０】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２１】
（第１実施形態）
本実施形態では、電気光学装置として薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２２】
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置について図１〜図３を参照して説明する。図１は液晶装置の構成を示す概略図であり、同図（ａ）は正面図、同図（ｂ）は同図（ａ）のＡ−Ａ'線で切った断面図、図２は液晶装置の電気的な構成を示す等価回路図、図３は液晶装置における各種回路の配置を示す概略平面図である。
【００２３】
図１（ａ）および（ｂ）に示すように、本実施形態の電気光学装置としての液晶装置１００は、一対の基板としての素子基板１０および対向基板２０と、これら一対の基板によって挟持された電気光学素子としての液晶層５０とを有する。
一対の基板のうちの一方の基板としての素子基板１０は、透明な例えば石英基板や不透明な例えばシリコン基板を用いることができる。サイズは対向基板２０よりも大きく、対向基板２０の１辺部側に突出した端子部１０ａを有する。
一対の基板のうち他方の基板としての対向基板２０は、透明な例えば石英基板を用いることができる。両基板は、シール４０を介して接合され、その隙間に負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。具体的には、一対の基板のいずれか一方に額縁状にシール４０を配置した後に、シール４０が配置された方の基板を下方にして両基板を減圧雰囲気下に対向配置する。そして、シール４０の内側に所定量の液晶を滴下した後に、両基板を重ね合わせて接合するＯＤＦ（One Drop Fill）方式によって液晶が封入されている。なお、液晶を封入する方法はＯＤＦに限るものではなく、シール４０に注入口を設けて液晶を注入した後に、該注入口を封止する方式であってもかまわない。
【００２４】
額縁状に配置されたシール４０の内側には、複数の画素Ｐがマトリックス状に配置された画素領域Ｅが設けられている。また、画素領域Ｅとシール４０との間には、素子基板１０の端子部１０ａに沿ってデータ線駆動回路１０１が設けられている。該端子部１０ａと直交し互いに対向する他の２辺部に沿って走査線駆動回路１０２が設けられている。該端子部１０ａと対向する他の１辺部に沿って検査回路１０３が設けられている。これらのデータ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３を周辺回路と呼ぶ。
周辺回路のうちデータ線駆動回路１０１と走査線駆動回路１０２とにそれぞれ電気的に接続された配線１０５ａが端子部１０ａに配列した複数の外部接続用端子１０４にそれぞれ接続している。また、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５ｂが該端子部１０ａと対向する他の１辺部に沿って検査回路１０３との間に設けられている。
【００２５】
同図（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた光反射性を有する画素電極１５と、画素電極１５の電気的な制御に係るスイッチング素子としての薄膜トランジスター（Thin Film transistor；ＴＦＴ）３０と、ＴＦＴ３０に繋がる信号線類と、画素電極１５を覆う保護膜１７と、保護膜１７を覆う配向膜１８とが形成されている。
【００２６】
対向基板２０の液晶層５０側の表面には、額縁状の見切り部２１と、見切り部２１を覆う平坦化層２２と、平坦化層２２を覆うように成膜された共通電極２３と、共通電極２３を覆う配向膜２４とが形成されている。
【００２７】
見切り部２１は、遮光性を有する例えば、ＮｉやＣｒなどの金属材料またはその酸化物などの金属化合物や、遮光性の顔料などを含有した樹脂材料を用いて形成されている。
【００２８】
平坦化層２２は、透明な例えばシリコン酸化膜などの無機材料やアクリル系樹脂など有機材料を用いて形成されている。
【００２９】
共通電極２３は、透明であって、例えばＩＴＯ（Indium Tin Oxide）などの導電性材料を用いて蒸着法やスパッタ法により成膜されている。
【００３０】
配向膜１８および配向膜２４は、例えば無機材料からなる無機配向膜であって、無機材料としてのＳｉＯ２（酸化シリコン）を斜方蒸着して得られたものである。液晶層５０における液晶分子は配向膜１８，２４の表面において所定の方位角とプレチルト角とが与えられ、配向膜面に対してほぼ垂直に配向している。
【００３１】
対向基板２０に設けられた共通電極２３は、同図（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線１０５ｃに電気的に接続している。配線１０５ｃの一方の端は、端子部１０ａに向けて延設され、外部接続用端子１０４に接続している。
【００３２】
上記配線１０５ａ，１０５ｂ，１０５ｃは、例えばＡｌ（アルミニウム）やその合金などの低抵抗金属材料からなるものであり、これに接続された外部接続用端子１０４は、該低抵抗金属材料からなる基部にさらに低抵抗なＡｕ（金）などのメッキが施されたものである。図示省略したが、外部接続用端子１０４だけが端子部１０ａに露出するように、これに繋がる上記配線１０５ａ，１０５ｂ，１０５ｃは保護膜１７で覆われている。
【００３３】
図２に示すように、液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３ａと複数のデータ線６ａとを有する。また、走査線３ａに対して一定の間隔を置いて平行するように配置された容量線３ｂを有する。
【００３４】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により格子状に区画された領域に、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００３５】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００３６】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に設けられている。
【００３７】
なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【００３８】
次に、液晶装置１００における各種回路の配置について、図３を参照して説明する。図３は、素子基板１０における各種回路の平面的な配置を模式的に示したものである。
【００３９】
図３に示すように、素子基板１０において、ほぼ中央部分に位置する画素領域Ｅには、上述した画素回路がマトリックス状に配置されている。画素領域Ｅの周辺に位置する、データ線駆動回路１０１を有する領域をデータ線駆動回路領域Ｅ１、走査線駆動回路１０２を有する領域を走査線駆動回路領域Ｅ２、検査回路１０３を有する領域を検査回路領域Ｅ３と呼ぶ。また、これらの周辺回路が設けられた領域を総称して周辺回路領域Ｅ１〜Ｅ３と呼ぶこともある。各周辺回路領域Ｅ１〜Ｅ３は、画素領域Ｅに対して間隔を置いて設けられている。画素領域Ｅと周辺回路領域Ｅ１〜Ｅ３との間に画素領域Ｅを囲んで画素回路を模したダミー画素を有するダミー画素領域Ｅｄが設けられている。
【００４０】
ダミー画素領域Ｅｄおよび周辺回路領域Ｅ１〜Ｅ３とシール４０との間にはその他の領域Ｅ６が設けられ、その他の領域Ｅ６の対向する辺部に沿ってスリット構造領域Ｅ４，Ｅ５が設けられている。シール４０はスリット構造領域Ｅ４，Ｅ５と重なるように額縁状に設けられている。
【００４１】
一方で、対向基板２０の液晶層５０に面する側には、少なくとも周辺回路領域Ｅ１〜Ｅ３と重なると共に、ダミー画素領域Ｅｄを区画するように、すなわちダミー画素領域Ｅｄと重ならないダミー画素領域Ｅｄよりも外側の領域に額縁状の見切り部２１が設けられている。これは、画素領域Ｅの近傍の周囲に額縁状の見切り部２１を配置すると、額縁状の見切り部２１によって入射光が反射してしまい、画素領域Ｅに迷光として進入してしまうことを防止するためである。
なお、対向基板２０における見切り部２１の形成位置精度と、素子基板１０と対向基板２０とのシール４０を介した接合における位置精度とを考慮すると、額縁状の見切り部２１の一部がわずかにダミー画素領域Ｅｄに入り込んで重なっていてもよい。
【００４２】
画素領域Ｅの画素回路は、図２に示したように直交するデータ線６ａと走査線３ａ、そして、走査線３ａに並行する容量線３ｂを有するものである。したがって、画素領域Ｅとデータ線駆動回路領域Ｅ１との間および画素領域Ｅと検査回路領域Ｅ３との間のダミー画素領域Ｅｄには、データ線駆動回路１０１から延びるデータ線６ａが存在する。また、画素領域Ｅと走査線駆動回路領域Ｅ２との間のダミー画素領域Ｅｄには、走査線駆動回路１０２から延びる走査線３ａや容量線３ｂが存在する。
本実施形態のダミー画素領域Ｅｄには、これらの周辺回路から延びたデータ線６ａと走査線３ａおよび容量線３ｂを含むダミー画素が画素回路を模して設けられており、画素領域Ｅにおける画素回路のパターン密度と、ダミー画素領域Ｅｄにおけるダミー画素のパターン密度とがほぼ等しくなっている。
【００４３】
次に、画素回路およびダミー画素の詳細について、図４〜図７を参照して説明する。図４は画素の構成を示す概略平面図、図５は図４のＢ−Ｂ’線で切った画素の構造を示す概略断面図、図６（ａ）はダミー画素の構成を示す概略平面図、（ｂ）はダミー画素電極を示す概略平面図、図７は図６（ａ）のＣ−Ｃ’線で切ったダミー画素の構造を示す概略断面図である。
【００４４】
＜画素領域＞
図４に示すように、液晶装置１００の画素Ｐ（画素回路）は、直交するデータ線６ａと走査線３ａ、ならびに走査線３ａに並行して配置された容量線３ｂとを有する。容量線３ｂには画素Ｐ内において幅が拡張され第２容量電極として機能する拡張部３ｃが設けられている。この拡張部３ｃを含めた容量線３ｂに平面的に重なるように第１容量電極として機能する中継電極１６ａが設けられている。容量線３ｂに接続された拡張部３ｃと、これに対向配置された中継電極１６ａとの間に誘電層が挟まれて保持容量１６を構成している。
【００４５】
ＴＦＴ３０は、データ線６ａと走査線３ａの交差点付近に設けられている。また、細長い半導体層３０ａが走査線３ａと交差すると共に、半導体層３０ａのソース３０ｓがデータ線６ａから画素Ｐ内に突出した突出部６ｂと重なり、半導体層３０ａのドレイン３０ｄ側が中継電極１６ａと重なるように配置されている。
【００４６】
画素電極１５は、例えばＡｌ（アルミニウム）やその合金などの金属材料からなり、光反射性を有している。また、データ線６ａ、走査線３ａ、容量線３ｂ、中継電極１６ａ、ＴＦＴ３０と重なるようにして配置されている。
【００４７】
図５に示すように、ＴＦＴ３０は、素子基板１０上に形成された例えば高温ポリシリコンからなるＬＤＤ（Lightly Doped Drain）構造の半導体層３０ａを有する。半導体層３０ａは、例えば酸化シリコンからなるゲート絶縁膜１１によって覆われ、ゲート絶縁膜１１上において半導体層３０ａのチャンネル領域に重なるようにして走査線３ａが設けられている。つまり、ＴＦＴ３０は走査線３ａの一部がゲート電極となるトップゲート構造の薄膜トランジスターである。
【００４８】
走査線３ａを覆うようにして第１層間絶縁膜１２が設けられ、第１層間絶縁膜１２上に容量線３ｂならびにその拡張部３ｃが設けられている。容量線３ｂおよび拡張部３ｃを覆うように第２層間絶縁膜１３が設けられ、第２層間絶縁膜１３上にデータ線６ａおよび突出部６ｂ、中継電極１６ａがパターニング形成されている。第２層間絶縁膜１３は、保持容量１６における誘電層として機能する。
【００４９】
データ線６ａおよび突出部６ｂ、中継電極１６ａを覆うように第３層間絶縁膜１４が設けられ、第３層間絶縁膜１４上に画素電極１５が設けられている。また、画素電極１５を覆って、保護膜１７、配向膜１８が順に形成されている。
【００５０】
走査線３ａ、容量線３ｂ、データ線６ａ、中継電極１６ａは、いずれもＡｌやその合金などの低抵抗配線材料からなり、データ線６ａの突出部６ｂは、ゲート絶縁膜１１、第１層間絶縁膜１２、第２層間絶縁膜１３を貫通するように設けられた開口部を低抵抗配線材料によって埋めたコンタクトホール１３ａを介して半導体層３０ａのソース３０ｓと接続している。
【００５１】
中継電極１６ａは、ゲート絶縁膜１１、第１層間絶縁膜１２、第２層間絶縁膜１３を貫通するように設けられた開口部を低抵抗配線材料によって埋めたコンタクトホール１３ｂを介して半導体層３０ａのドレイン３０ｄと接続している。
【００５２】
また、中継電極１６ａは、第３層間絶縁膜１４を貫通するように設けられた開口部を画素電極１５の形成材料を用いて埋めたコンタクトホール１４ａを介して画素電極１５と接続している。
【００５３】
＜ダミー画素領域＞
上記画素Ｐ（画素回路）の構成とその平面的且つ厚み方向における立体的な配置に対して、ダミー画素領域Ｅｄに設けられたダミー画素は、これを模した構成と構造とを有するものである。
【００５４】
具体的には、図６（ａ）に示すようにダミー画素Ｐｄは、画素回路の構成に対してＴＦＴ３０を除いた構成を模したものであって、ダミー走査線３ｄ、ダミー容量線３ｅ、ダミー容量線３ｅの拡張部３ｆ（ダミー第２容量電極）、ダミー中継電極１６ｄ（ダミー第１容量電極）、ダミーデータ線６ｄの構成中から、ダミー画素領域Ｅｄにおけるダミー画素Ｐｄの配置位置に基づいて選択されて構成される。
【００５５】
より具体的には、データ線駆動回路領域Ｅ１と画素領域Ｅとの間のダミー画素領域Ｅｄでは、図３に示したようにデータ線６ａが延在している。したがって、当該ダミー画素領域Ｅｄに配置されるダミー画素Ｐｄは、ダミーデータ線６ｄを有する必要はなく、データ線６ａとその突出部６ｂ、ダミー走査線３ｄ、ダミー容量線３ｅとその拡張部３ｆ、ダミー中継電極１６ｄとから構成される。
同じく、走査線駆動回路領域Ｅ２と画素領域Ｅとの間のダミー画素領域Ｅｄでは、図３に示したように走査線３ａおよび容量線３ｂが延在している。したがって、当該ダミー画素領域Ｅｄに配置されるダミー画素Ｐｄは、走査線３ａ、容量線３ｂとその拡張部３ｃ、ダミー中継電極１６ｄ、ダミーデータ線６ｄとその突出部６ｅとから構成される。
画素領域Ｅを囲むダミー画素領域Ｅｄの四隅では、実際の駆動に用いる走査線３ａ、容量線３ｂ、データ線６ａはいずれも配置されていないので、当該ダミー画素領域Ｅｄに配置されるダミー画素Ｐｄは、ダミー走査線３ｄ、ダミー容量線３ｅ、ダミー容量線３ｅの拡張部３ｆ、ダミー中継電極１６ｄ、ダミーデータ線６ｄとから構成される。
【００５６】
図７に示すように、素子基板１０において、ダミー走査線３ｄはゲート絶縁膜１１上に設けられ、ダミー容量線３ｅとその拡張部３ｆは第１層間絶縁膜１２上に設けられている。同様に、ダミー中継電極１６ｄおよびダミーデータ線６ｄは、第２層間絶縁膜１３上に設けられ、ダミー画素電極１５ｄは第３層間絶縁膜１４上に設けられている。つまり、画素回路の各構成と同層において、それぞれが設けられているので、単位面積あたりにダミーパターンが占める割合だけでなく、素子基板１０における厚み方向においてダミーパターンが占める割合も、画素回路と同じになっている。
【００５７】
これにより、画素領域Ｅにおける画素回路のパターン密度とダミー画素領域Ｅｄにおけるダミー画素Ｐｄのパターン密度とがほぼ等しくなるので、例えば、第３層間絶縁膜１４の表面における凹凸を緩和して、平坦化するためにＣＭＰ処理を施すと、ＣＭＰ処理における研磨むらが減少し、より平坦な処理面が得られる。このようなＣＭＰ処理は、画素電極１５やダミー画素電極１５ｄを覆う保護膜１７に対して適用してもよい。
ＣＭＰ処理の処理面がより平坦になることで、素子基板１０と対向基板２０との間隔のばらつきを低減して均一にすることができる。すなわち、液晶層５０の厚みが均一になり、表示むらが低減され安定した表示品質を有する液晶装置１００を実現できる。
【００５８】
また、図６（ａ）に示すように、ダミー画素Ｐｄのダミー画素電極１５ｄは、ダミー画素領域Ｅｄにおいて島状に孤立させた状態としてもよいが、電気的には対向して配置されたダミー画素Ｐｄの他の構成との間に寄生容量が発生するおそれがある。前述したようにダミー画素Ｐｄをどこに配置するかによって、ダミー画素Ｐｄは、実際の駆動に用いられる走査線３ａ、容量線３ｂ、データ線６ａのいずれかを含む場合があるので、発生した寄生容量によって画素Ｐに伝達されるべき各種の駆動信号に鈍りが生ずると、例えばクロストークなどの表示むらを招いてしまう。
【００５９】
そこで、本実施形態では、図６（ｂ）に示すように、ダミー画素領域Ｅｄに設けられた複数のダミー画素Ｐｄのうち隣り合うダミー画素電極１５ｄが互いに接続されるようにパターン形成した。これにより、互いに接続されたダミー画素電極１５ｄを同電位とすることができる。
【００６０】
同様な技術思想をダミー中継電極１６ｄにも当てはめると、例えば、図６（ａ）において、ダミー中継電極１６ｄに重なるようにコンタクトホール１３ｃを設けてダミー中継電極１６ｄ同士を繋ぐ配線に接続させてもよい。
【００６１】
さらに、相互に接続されたダミー画素電極１５ｄおよびダミー中継電極１６ｄとが同電位となるように接続してもよい。とりわけ安定した同電位とし、且つ対向基板２０に設けられた共通電極２３との間においても寄生容量を発生させないという観点において、上記同電位が共通電極２３に与えられるコモン（ＣＯＭ）電位であることが好ましい。
図１（ａ）に示したように、素子基板１０には、四隅に設けられた上下導通部１０６を介して共通電極２３に繋がる配線１０５ｃを有しているので、この配線１０５ｃとダミー画素電極１５ｄおよびダミー中継電極１６ｄとを接続するようにパターニングすることが好ましい。
【００６２】
続いて、ダミー画素領域Ｅｄ以外の領域におけるダミーパターンの構成について、図８〜図１１を参照して説明する。図８は周辺回路領域におけるダミー画素電極の配置を示す概略断面図、図９（ａ）はスリット構造領域におけるダミーパターンの配置を示す概略平面図、同図（ｂ）は同図（ａ）のＦ−Ｆ’線で切ったダミーパターンの構造を示す概略断面図、図１０（ａ）はその他の領域におけるダミー画素の構成を示す概略平面図、同図（ｂ）は同図（ａ）のＧ−Ｇ’線で切ったダミー画素の構造を示す概略断面図、図１１（ａ）および（ｂ）は変形例のダミーパターンの配置を示す概略平面図である。
【００６３】
＜周辺回路領域＞
図８に示すように、データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３の各周辺回路は、画素領域Ｅおける画素回路の製造工程において素子基板１０に同時に造りこまれるものである。したがって、画素回路に設けられたＴＦＴ３０と同じ構成を有する薄膜トランジスターを有して構成され、データ線駆動回路１０１や検査回路１０３には、当然のことながらデータ線６ａが含まれ、走査線駆動回路１０２には、走査線３ａが含まれる。本実施形態では、このような周辺回路１０１，１０２，１０３を覆う第３層間絶縁膜１４上にもダミー画素電極１５ｄを設けている。
【００６４】
つまり、図３に示したデータ線駆動回路領域Ｅ１、２つの走査線駆動回路領域Ｅ２、検査回路領域Ｅ３の少なくとも４つの周辺回路領域には、例えば、図６（ｂ）に示したように隣り合うダミー画素電極１５ｄを繋ぎ合わせたダミーパターンを形成することが好ましい。
【００６５】
＜スリット構造領域＞
図３に示すように、素子基板１０におけるスリット構造領域Ｅ４，Ｅ５は、シール４０と重なる位置に設けられている。シール４０は素子基板１０と対向基板２０とを所定の間隔を置いて接合させるものであり、一定の径を有するガラスなどの粒子や繊維（グラスファイバー）などのギャップ剤が含まれている。それでも、接合部位の基板表面に凹凸が生じていると上記所定の間隔が安定しない。そのため、シール４０と重なる領域においても基板表面の平坦性が求められる。したがって、上記周辺回路領域と同様にしてダミーパターンを配置することが望ましいが、この領域には、図１に示したように複数の外部接続用端子１０４に接続される複数の配線１０５ａ，１０５ｂ，１０５ｃが配置される。それゆえに、周辺回路領域と同様な構造のダミーパターンを配置することは困難である。
【００６６】
また、本実施形態では、シール４０として紫外線硬化型の接着剤を用いている。したがって、シール４０と重なる領域に遮光性を有する配線１０５ａ，１０５ｂ，１０５ｃに加えてダミーパターンを多数配置すると、紫外線の照射が阻害され、シール４０が十分に硬化しないという課題がある。
【００６７】
そこで、本実施形態では、図９（ａ）に示すように、スリット構造領域Ｅ４，Ｅ５には、互いに孤立した状態で間隔をおいて配置されたダミーパターン１５ｅを設けた。
【００６８】
また、図９（ｂ）に示すように、上記ダミーパターン１５ｅは、第３層間絶縁膜１４上において配置されたものであって、素子基板１０においては、上記ダミーパターン１５ｅに対応して、その下方における各配線層においても同様にダミーパターン３ｄ，３ｆ（３ｅ），１６ｄを配することが好ましい。これによって、外部から照射された紫外線がシール４０にむらなく届きやすくなる。また、例えば、第３層間絶縁膜１４にＣＭＰ処理を施す際に処理面の平坦性を確保しやすくなる。
【００６９】
前述したようにスリット構造領域Ｅ４，Ｅ５には、配線１０５ａ，１０５ｂ，１０５ｃが配置される。各配線１０５ａ，１０５ｂ，１０５ｃを素子基板１０のどの配線層に配置するかは設計上の課題となる。したがって、上記ダミーパターン３ｄ，３ｆ（３ｅ），１５ｅ，１６ｄは、素子基板１０における配線１０５ａ，１０５ｂ，１０５ｃの延在方向を考慮して、該延在方向に沿った状態で邪魔にならないように配置することが好ましい。
【００７０】
＜その他の領域＞
図３に示すように、その他の領域Ｅ６は、シール４０の内側であってデータ線駆動回路領域Ｅ１、走査線駆動回路領域Ｅ２、検査回路領域Ｅ３の周辺回路領域と、ダミー画素領域Ｅｄとの間の領域である。その他の領域Ｅ６の一部には、図１に示すように配線１０５ａ，１０５ｂが設けられている。したがって、配線１０５ａ，１０５ｂに邪魔にならないように、先に示したスリット構造領域Ｅ４，Ｅ５と同様なダミーパターンを配置する。
【００７１】
その一方で、上記周辺回路領域やダミー画素領域Ｅｄに近接する部分では、図１０（ａ）に示すように、画素回路の構成に模したダミー画素Ｐｄ１を配置することが好ましい。
【００７２】
具体的には、ダミー画素Ｐｄ１は、ダミー走査線３ｄ、ダミー容量線３ｅおよび拡張部３ｆ、ダミーデータ線６ｄ、ダミー画素電極１５ｄを有する。これらのダミーパターンの素子基板１０における配置構造は、図１０（ｂ）に示すように、画素回路の構成にそれぞれ対応して同層に設けられている。
【００７３】
なお、ダミー画素Ｐｄ１は、ダミー画素領域Ｅｄに配置されたダミー画素Ｐｄに対して、ダミー中継電極１６ｄが削除されている。ダミー中継電極１６ｄを削除することで、拡張部３ｆやダミー画素電極１５ｄとの間で、無用な寄生容量の発生を防止することが可能となる。
【００７４】
その他の領域Ｅ６のうちダミー画素Ｐｄ１を設けることが可能な部分のほとんどは、図３に示すように、対向基板２０に設けられた見切り部２１によって遮光されるので、この部分の平坦性に纏わる不具合が目立ち難い。よって、ダミーパターンのパターン密度を厳密に画素領域Ｅの画素回路と等しくしなくてもよい。
【００７５】
次に、ダミー走査線３ｄやダミーデータ線６ｄのように互いに交差するダミーパターンの変形例について、図１１を参照して説明する。図１１（ａ）および（ｂ）は変形例のダミーパターンの配置を示す概略平面図である。
【００７６】
例えば、ダミー走査線３ｄとダミーデータ線６ｄとを平面的に交差するように配置する場合、それぞれは、素子基板１０において別な配線層に形成されるものの、交差した部分の例えば第３層間絶縁膜１４上には凹凸が生じ易い。また、それぞれが、異なる電位であった場合、寄生容量が発生する。
【００７７】
変形例では、図１１（ａ）に示すように、交差する部分のダミーデータ線６ｄを切り欠き、切り欠かれた部分の面積とほぼ同じ面積のダミーパターン部６ｃを交差点の近傍に配置する。これにより、パターン密度を変化させずに、すなわち凹凸を生じさせることなく、ダミーパターンを配置することができる。また、切り欠いた部分においては、２つの配線が交差することがないので、２つの異なる電位の配線が積層配置されることによる不要な寄生容量の発生を低減することができる。変形例では、ダミーデータ線６ｄを切り欠いたが、ダミー走査線３ｄを切り欠いてもよい。
【００７８】
また、前述したように、このような交差が予測されるのは、ダミー画素領域Ｅｄであって、その一部には、駆動に用いられる走査線３ａ、容量線３ｂ、データ線６ａが含まれるので、これらを切り欠くことはできない。したがって、問題にならない方のダミーパターンを切り欠くことは言うまでもない。
【００７９】
さらには、図１１（ｂ）に示すように、切り欠いた部分の面積と同じダミーパターン部６ｃをダミーデータ線６ｄに接続させてもよい。ダミーパターン部６ｃが同層において孤立しないので、無用な寄生容量の発生を防止することができる。
【００８０】
同様な考え方に基づけば、図６（ａ）のダミー画素Ｐｄにおいて、素子基板１０の同層に設けられるダミーデータ線６ｄとダミー中継電極１６ｄとを接続させるようにパターニングしてもよい。これによれば、ダミー画素Ｐｄ間において、ダミーデータ線６ｄを利用してダミー中継電極１６ｄ同士を電気的に同電位とすることができる。
【００８１】
以上に述べた第１実施形態によれば、画素領域Ｅを取り囲んでダミー画素Ｐｄを有するダミー画素領域Ｅｄが設けられており、画素回路のパターン密度とダミー画素Ｐｄのパターン密度とがほぼ等しくなっているので、ＣＭＰ処理による処理面の平坦化が図られる。
それゆえに、少なくとも画素領域Ｅおよびダミー画素領域Ｅｄに亘る領域において、素子基板１０と対向基板２０との間隔を均一にすることができる。すなわち、液晶層５０の厚みが当該領域で均一となるので、表示むらが低減され、優れた表示品位を有する液晶装置１００を実現できる。
【００８２】
（第２実施形態）
＜電子機器＞
次に、本実施形態の電子機器としての投射型表示装置（液晶プロジェクター）について、図１２を参照して説明する。図１２は投射型表示装置の構成を示す模式図である。
【００８３】
図１２に示すように、本実施形態の電子機器としての投射型表示装置（液晶プロジェクター）１０００は、システム光軸Ｌに沿って配置した光源部７１０と、インテグレーターレンズ７２０と、偏光変換素子７３０から概略構成される偏光照明装置７００とを備えている。また、この偏光照明装置７００から出射されたＳ偏光光束をＳ偏光光束反射面７４１により反射させる偏光ビームスプリッター７４０と、偏光ビームスプリッター７４０のＳ偏光光束反射面７４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロックミラー７４２と、分離された青色光（Ｂ）を変調する反射型液晶ライトバルブ７４５Ｂとを備えている。同様にして、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロックミラー７４３と、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ７４５Ｒとを備えている。また、ダイクロックミラー７４３を通過する残りの光の緑色光（Ｇ）を変調する反射型液晶ライトバルブ７４５Ｇを備えている。さらには、３つの反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂにて変調された光をダイクロックミラー７４３，７４２、偏光ビームスプリッター７４０にて合成し、この合成光をスクリーン７６０に投射する投射レンズからなる投射光学系７５０を備えている。
【００８４】
光源部７１０から出射されたランダムな偏光光束は、インテグレーターレンズ７２０により複数の中間光束に分割された後、第２のインテグレーターレンズを光入射側に有する偏光変換素子７３０により偏光光束がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッター７４０に至るようになっている。偏光変換素子７３０から出射されたＳ偏光光束は、偏光ビームスプリッター７４０のＳ偏光光束反射面７４１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロックミラー７４２の青色光反射層にて反射され、反射型液晶ライトバルブ７４５Ｂによって変調される。また、ダイクロックミラー７４２の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロックミラー７４３の赤色光反射層にて反射され、反射型液晶ライトバルブ７４５Ｒによって変調される。一方、ダイクロックミラー７４３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ７４５Ｇにより変調される。以上のようにして反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂによって色光の変調がなされる。
これらの反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッター７４０を通過せず、Ｐ偏光成分は通過する。この偏光ビームスプリッター７４０を透過した光により画像が形成される。
【００８５】
上記反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂは、上記第１実施形態の液晶装置１００を適用したものである。具体的には、対向基板２０側から偏光光束が入射するように、それぞれ配置されている。対向基板２０に設けられた見切り部２１は、実際の画像が表示される画素領域Ｅを囲んだダミー画素領域Ｅｄの外側において、これを囲むように設けられている。したがって、見切り部２１を画素領域Ｅに近接させて囲むように設ける場合に比べて、見切り部２１によって反射した偏光光束の一部が画素領域Ｅに配置された画素電極１５から反射し変調された反射光に混ざり難くなっている。例えば、画素領域Ｅにおいて、黒表示がなされた場合には、ダミー画素領域Ｅｄにおいても黒表示状態が維持され、且つ見切り部２１からの偏光光束の反射に伴う迷光の影響が低減されるので、高いコントラストの画像表示が可能となる。
【００８６】
本実施形態によれば、従来のものよりも高コントラストな画像表示が可能な投射型表示装置（液晶プロジェクター）１０００を提供できる。
【００８７】
なお、反射型液晶ライトバルブ７４５Ｒ，７４５Ｇ，７４５Ｂの偏光光束の入射（および射出）側に、液晶層５０における液晶分子のプレチルトに起因する位相差（リターデーション）を光学的に補償する光学補償素子を配置した構造としてもよい。
【００８８】
本実施形態では、電子機器の一例として上記第１実施形態の液晶装置１００を備えた投射型表示装置１０００について説明したが、上記第１実施形態の液晶装置１００は、投射型表示装置１０００に限らず、種々の電子機器に搭載することができる。
この電子機器としては例えば、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた情報機器などがあり、液晶装置１００はこれらの表示手段として好適に用いることができる。
【００８９】
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００９０】
（変形例１）上記第１実施形態の液晶装置１００は、反射型であるが、これに限定されない。素子基板１０を透明な基板材料を用いて構成し、画素電極１５を透明なＩＴＯなどの導電膜とすれば透過型の液晶装置１００を提供することができる。また、透過型の液晶装置１００を用いても高いコントラストの画像表示が得られる投射型表示装置を構成することができる。
【００９１】
（変形例２）上記第１実施形態の液晶装置１００における画素Ｐ（画素回路）の構成は、これに限定されない。とりわけ、反射型の液晶装置１００においては、素子基板１０において画素電極１５の下層に配置されるＴＦＴ３０やこれに繋がる配線類は、表示に影響を及ぼさないので、透過型に比べて自由に配置することができる。
【００９２】
（変形例３）上記第１実施形態では、電気光学装置の一例として液晶装置１００を挙げて説明したが、これに限定されない。例えば、共に電極を有する一対の基板間に、電気光学素子としての電気泳動層を備えた電気泳動装置にも適用することができる。
【符号の説明】
【００９３】
３ａ…走査線、３ｂ…容量線、３ｃ…第２容量電極としての拡張部、３ｄ…ダミー走査線、３ｅ…ダミー容量線、３ｆ…ダミー第２容量電極としての拡張部、６ａ…データ線、６ｃ…ダミーパターン部、６ｄ…ダミーデータ線、１０…一対の基板のうちの一方の基板としての素子基板、１５…画素電極、１５ｄ…ダミー画素電極、１６ａ…第１容量電極としての中継電極、１６ｄ…ダミー第１容量電極としてのダミー中継電極、２０…一対の基板のうちの他方の基板としての対向基板、２１…見切り部、２３…共通電極、３０…スイッチング素子としてのＴＦＴ、４０…シール、５０…電気光学素子としての液晶層、１００…電気光学装置としての液晶装置、１０１…周辺回路としてのデータ線駆動回路、１０２…周辺回路としての走査線駆動回路、１０３…周辺回路としての検査回路、１０００…電子機器としての投射型表示装置、Ｅ…画素領域、Ｅｄ…ダミー画素領域、Ｅ１〜Ｅ３…周辺回路領域。
【特許請求の範囲】
【請求項１】
一対の基板間に電気光学素子が挟持された電気光学装置であって、
前記一対の基板のうちの一方の基板側に設けられ、
複数の画素回路を有する画素領域と、
前記画素領域の周辺に設けられ、前記画素回路の駆動に係る周辺回路を有する周辺回路領域と、
前記画素領域を囲むように前記周辺回路領域との間に設けられ、ダミー画素を有するダミー画素領域とを備え、
前記ダミー画素が前記画素回路を模したものであって、前記画素領域における前記画素回路のパターン密度と、前記ダミー画素領域における前記ダミー画素のパターン密度とがほぼ等しいことを特徴とする電気光学装置。
【請求項２】
前記画素回路は、画素電極と、前記画素電極のスイッチング素子と、前記スイッチング素子に接続されたデータ線および走査線ならびに容量電極とを少なくとも有し、
前記ダミー画素は、前記一方の基板上において前記画素回路の構成とそれぞれ同層に設けられた、ダミー画素電極と、ダミーデータ線およびダミー走査線のうち少なくとも一方と、ダミー容量電極と、を有することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記容量電極は、前記一方の基板上において前記画素電極と異なる層に設けられ、電気的に前記画素電極に接続された第１容量電極と、前記第１容量電極に誘電層を介して対向するように設けられた第２容量電極とを有し、
前記第２容量電極は同層に設けられた容量線に接続され、
前記ダミー画素は、前記ダミー容量電極としてのダミー第１容量電極およびダミー第２容量電極と、ダミー容量線とを含むことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
複数の前記ダミー画素電極および／または複数の前記ダミー容量電極のそれぞれに同電位が与えられていることを特徴とする請求項２または３に記載の電気光学装置。
【請求項５】
前記同電位は、前記一対の基板のうち他方の基板に設けられた共通電極に与えられる電位と同じであることを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記ダミー画素領域における前記データ線または前記ダミーデータ線と、前記走査線または前記ダミー走査線との交差部分では、前記ダミーデータ線と前記ダミー走査線とのうちいずれか一方が切り欠かれており、切り欠かれた部分に相当する面積を有するダミーパターン部が、前記ダミーデータ線または前記ダミー走査線が設けられた配線層において、前記交差部分の近傍に配置されていることを特徴とする請求項２乃至５のいずれか一項に記載の電気光学装置。
【請求項７】
前記ダミーパターン部が前記ダミーデータ線または前記ダミー走査線に接続していることを特徴とする請求項６に記載の電気光学装置。
【請求項８】
前記一対の基板は所定の間隔を置いてシールを介して接合され、
前記周辺回路は、前記一方の基板において平面的に前記シールで囲まれた領域内に設けられ、
前記周辺回路領域および前記ダミー画素領域と前記シールとの間には、前記ダミー画素のうちの少なくとも前記ダミー画素電極が設けられていることを特徴とする請求項２乃至７のいずれか一項に記載の電気光学装置。
【請求項９】
隣り合う前記ダミー画素電極が互いに接続するようにパターニングされていることを特徴とする請求項８に記載の電気光学装置。
【請求項１０】
前記一対の基板のうちの他方の基板の前記電気光学素子に面する側に、少なくとも前記周辺回路領域と重なるように額縁状に設けられた遮光性の見切り部を有することを特徴とする請求項１乃至９のいずれか一項に記載の電気光学装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１】
一対の基板間に電気光学素子が挟持された電気光学装置であって、
前記一対の基板のうちの一方の基板側に設けられ、
複数の画素回路を有する画素領域と、
前記画素領域の周辺に設けられ、前記画素回路の駆動に係る周辺回路を有する周辺回路領域と、
前記画素領域を囲むように前記周辺回路領域との間に設けられ、ダミー画素を有するダミー画素領域とを備え、
前記ダミー画素が前記画素回路を模したものであって、前記画素領域における前記画素回路のパターン密度と、前記ダミー画素領域における前記ダミー画素のパターン密度とがほぼ等しいことを特徴とする電気光学装置。
【請求項２】
前記画素回路は、画素電極と、前記画素電極のスイッチング素子と、前記スイッチング素子に接続されたデータ線および走査線ならびに容量電極とを少なくとも有し、
前記ダミー画素は、前記一方の基板上において前記画素回路の構成とそれぞれ同層に設けられた、ダミー画素電極と、ダミーデータ線およびダミー走査線のうち少なくとも一方と、ダミー容量電極と、を有することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記容量電極は、前記一方の基板上において前記画素電極と異なる層に設けられ、電気的に前記画素電極に接続された第１容量電極と、前記第１容量電極に誘電層を介して対向するように設けられた第２容量電極とを有し、
前記第２容量電極は同層に設けられた容量線に接続され、
前記ダミー画素は、前記ダミー容量電極としてのダミー第１容量電極およびダミー第２容量電極と、ダミー容量線とを含むことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
複数の前記ダミー画素電極および／または複数の前記ダミー容量電極のそれぞれに同電位が与えられていることを特徴とする請求項２または３に記載の電気光学装置。
【請求項５】
前記同電位は、前記一対の基板のうち他方の基板に設けられた共通電極に与えられる電位と同じであることを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記ダミー画素領域における前記データ線または前記ダミーデータ線と、前記走査線または前記ダミー走査線との交差部分では、前記ダミーデータ線と前記ダミー走査線とのうちいずれか一方が切り欠かれており、切り欠かれた部分に相当する面積を有するダミーパターン部が、前記ダミーデータ線または前記ダミー走査線が設けられた配線層において、前記交差部分の近傍に配置されていることを特徴とする請求項２乃至５のいずれか一項に記載の電気光学装置。
【請求項７】
前記ダミーパターン部が前記ダミーデータ線または前記ダミー走査線に接続していることを特徴とする請求項６に記載の電気光学装置。
【請求項８】
前記一対の基板は所定の間隔を置いてシールを介して接合され、
前記周辺回路は、前記一方の基板において平面的に前記シールで囲まれた領域内に設けられ、
前記周辺回路領域および前記ダミー画素領域と前記シールとの間には、前記ダミー画素のうちの少なくとも前記ダミー画素電極が設けられていることを特徴とする請求項２乃至７のいずれか一項に記載の電気光学装置。
【請求項９】
隣り合う前記ダミー画素電極が互いに接続するようにパターニングされていることを特徴とする請求項８に記載の電気光学装置。
【請求項１０】
前記一対の基板のうちの他方の基板の前記電気光学素子に面する側に、少なくとも前記周辺回路領域と重なるように額縁状に設けられた遮光性の見切り部を有することを特徴とする請求項１乃至９のいずれか一項に記載の電気光学装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１６４１８９（Ｐ２０１１−１６４１８９Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−２４０７７（Ｐ２０１０−２４０７７）
【出願日】平成２２年２月５日（２０１０．２．５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月５日（２０１０．２．５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]