ＲＦ作動電極のＤＣ電圧制御方法及び装置
【課題】
【解決手段】
プラズマ処理チャンバ内における基板処理方法が開示されている。この方法は、上方電極と下方電極とを備えたプラズマ処理チャンバ内で基板を支持し、上方電極と下方電極との間でプラズマを発生させるために少なくとも１体のＲＦ電力源を利用し、導電通路を形成するために下方電極に結合された導電結合リングを提供する。この方法はさらに、導電結合リングの上方に設置されるプラズマ対向基板周辺（ＰＦＳＰ）リングを利用する。この方法はさらに、プラズマ処理パラメータを制御するために、このＰＦＳＰリングを、ＲＦフィルターを介した直流（ＤＣ）接地、ＲＦフィルターと可変抵抗とを介したＤＣ接地、ＲＦフィルターを介した正のＤＣ電力源およびＲＦフィルターを介した負のＤＣ電力源のうちの少なくとも１つに結合する。
【解決手段】
プラズマ処理チャンバ内における基板処理方法が開示されている。この方法は、上方電極と下方電極とを備えたプラズマ処理チャンバ内で基板を支持し、上方電極と下方電極との間でプラズマを発生させるために少なくとも１体のＲＦ電力源を利用し、導電通路を形成するために下方電極に結合された導電結合リングを提供する。この方法はさらに、導電結合リングの上方に設置されるプラズマ対向基板周辺（ＰＦＳＰ）リングを利用する。この方法はさらに、プラズマ処理パラメータを制御するために、このＰＦＳＰリングを、ＲＦフィルターを介した直流（ＤＣ）接地、ＲＦフィルターと可変抵抗とを介したＤＣ接地、ＲＦフィルターを介した正のＤＣ電力源およびＲＦフィルターを介した負のＤＣ電力源のうちの少なくとも１つに結合する。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマ処理技術の進歩は半導体産業の成長をもたらした。半導体産業は非常に競争が激しい産業である。異なる処理手法で基板を処理することができる製造業者の技術能力は競争相手に対する優位性をその製造業者に与えるであろう。よって、半導体製造業者は基板処理技術の向上のための方法及び/又は設備の開発に時間と資金を投入してきた。
【背景技術】
【０００２】
基板処理の実施に利用が可能な典型的な処理システムは非対称の多重周波数の容量結合処理システムである。この処理システムは、一定の処理パラメータの範囲内で基板処理ができるように構築されている。しかし、近年になって処理対象の装置（デバイス）はますます構造が複雑化し、さらなる処理の制御を必要とするようになった。１例として、処理対象の
デバイスはますます小型化し、さらに精密な処理を必要とするようになってきた。
【０００３】
半導体産業界で競争力を維持するには、容量結合プラズマ処理システムの性能の増強が非常に望ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明はその１実施態様ではプラズマ処理チャンバ内にて基板を処理する方法に関する。
【課題を解決するための手段】
【０００５】
この方法は上方電極と下方電極とを備えて構成されたプラズマ処理チャンバ内で基板を支持するステップを含む。さらにこの方法は上方電極と下方電極との間でプラズマを発生させる少なくとも１つの高周波（ＲＦ）電力源を利用するステップを含む。さらにこの方法は導電（伝導）結合リングを利用するステップを含む。この導電結合リングは下方電極に結合されて導電通路を形成する。さらにこの方法はプラズマ対向基板周辺（ＰＦＳＰ）リングを含む。このＰＦＳＰリングは導電結合リングの上方に設置される。さらにこの方法はプラズマ処理パラメータを制御するために、ＰＦＳＰリングを、ＲＦフィルターを介して直流電流（ＤＣ）接地に結合、ＲＦフィルターと可変抵抗とを介してＤＣ接地に結合、ＲＦフィルターを介して正のＤＣ電力源に結合、およびＲＦフィルターを介して負のＤＣ電力源に結合のうちの少なくとも１つを実行するステップを含む。
【０００６】
前述の概略説明は本明細書中で説明される本発明の数多くの実施態様の１つにのみ関係しており、本発明の範囲を限定するものではない。本発明の範囲は「請求の範囲」において定義されている。本発明のそれら、および他の特徴は以下記載の図面を利用して下記において詳細に解説されている。
【０００７】
本発明は、本発明の限定を意図しない例示の形態にて添付の図面を活用して解説されている。図中の同一参照番号は同一部材を表している。
【図面の簡単な説明】
【０００８】
【図１】本発明の１実施形態による、プラズマ処理システムに対する制御を増強するように設計されている構成要素を備えた容量結合プラズマ処理システムの概略図である。
【図２】本発明の別実施形態による、プラズマ処理システムに対する制御を増強するように設計されている構成要素を備えた容量結合プラズマ処理システムの概略図である。
【図３】本発明の１実施例による、ＰＦＳＰリング（例：ホットエッジリング）に作用するＤＣバイアスの相関要素としての測定電位を示すデータを表示するグラフである。
【図４】本発明の１実施例による、基板の半径方向に沿ったイオン飽和電流密度を示すデータを表示するグラフである。
【図５】本発明の１実施例による、基板上に作用するＤＣバイアスの相関要素としてイオン飽和電流密度を示すデータを表示するグラフである。
【図６】本発明の１実施例による、２ＭＨｚベースライン回路に作用するＰＦＳＰリングのＤＣ電位の相関要素としてモデル化されたＤＣ電位結果のデータを表示するグラフである。
【図７】本発明の１実施例による、２７ＭＨｚベースライン回路に作用するＰＦＳＰのＤＣ電位の相関要素としてモデル化されたＤＣ電位結果のデータを表示するグラフである。
【図８】本発明の１実施例による、プラズマ処理システムに対する制御を増強するように設計されている構成要素を備えた多重周波容量結合プラズマ処理システム８００を図示する。
【発明を実施するための形態】
【０００９】
添付図面で示す本発明のいくつかの実施例を詳細に説明する。以下では本発明の完全な理解を可能にすべく多数の特定細部が解説されている。しかしながら、専門家であれば本発明はそれら細部の一部または全部を省略しても実施が可能であることを理解するであろう。また、本発明の曖昧化を回避すべく、周知な工程及び/又は構造は詳細には解説されていない。
【００１０】
以下では方法と技術を含んで様々な実施形態が解説されている。本発明は、発明技術の実施形態を実施するためのコンピュータ読取可能な命令が記録されているコンピュータ読取可能媒体を含んだ製品にも関する。このコンピュータ読取可能媒体は、コンピュータ読取可能なコードを記録するために、例えば、半導体、磁性、光磁性、光学あるいは他の形態のコンピュータ読取可能媒体を含む。さらに本発明は本発明の実施形態を実施するための装置にも関する。このような装置は、本発明の実施形態に関わる動作を実行するための専用及び/又はプログラム可能な回路を含む。このような装置の例には、汎用コンピュータ及び/又は適切にプログラムされた専用計算装置が含まれる。さらにコンピュータ/計算装置と、本発明の実施形態に関わる様々な動作を実行するように設計されている専用/プログラム式回路との組み合わせを含むことができる。
【００１１】
本発明の実施形態によれば、プラズマ処理パラメータに対する制御を増強するようにプラズマ処理システムを設計するための方法と装置とが提供される。本発明の実施例には、パラメータに対する制御を増強するようにＤＣ制御モジュールに結合されたプラズマ対向基板周辺（ＰＦＳＰ）リングの採用ステップが含まれる。さらに複雑な制御を目的としてプラズマ処理システムの処理領域を拡張することが可能であり、基板処理を従来の処理パラメータ以上に拡張することができる。
【００１２】
１実施形態においては、プラズマ処理システムはプラズマ対向基板周辺リングとＤＣ制御モジュールとの間に導電通路を提供すべく導電結合リングを含むように設計できる。１実施形態では、ＤＣ制御モジュールは、スイッチ、正のＤＣ電力源、負のＤＣ電力源およびＤＣ接地に接続された可変抵抗を含むことができる。導電通路を提供することでプラズマ処理パラメータ（例：平均イオンエネルギー及び/又はプラズマ密度）がＤＣ制御モジュールによって制御できる。
【００１３】
１例では、プラズマ処理パラメータはＲＦフィルターを介してＰＦＳＰリングを接地結合することで制御できる。別例では、プラズマ処理パラメータはＲＦフィルターと可変抵抗とを介してＰＦＳＰリングを接地結合することでも制御できる。さらに別例では、プラズマ処理パラメータはＲＦフィルターを介して正のＤＣ電圧源にＰＦＳＰリングを結合することで制御できる。さらに別例では、プラズマ処理パラメータはＲＦフィルターを介して負のＤＣ電圧源にＰＦＳＰリングを結合することで制御できる。
【００１４】
別実施形態では、プラズマ処理システムは、ホットエッジリング（hot edge ring）とのＲＦ導電結合を創出するプラズマ処理システムの性能を排除することなく、ホットエッジリングには限定されない、プラズマ対向基板周辺（ＰＦＳＰ）リングと、ＤＣ制御モジュールとの間にＤＣ導電通路を提供するＤＣ導電結合リングを含むように設計することができる。
【００１５】
別実施形態では、プラズマ処理システムは、ＲＦ導電結合を創出する性能を維持しつつもＤＣ導電通路を提供するように設計することができる。ＲＦ導電結合はＲＦ結合リングを採用することでホットエッジリングに静電チャックを結合するように設計することができる。ＲＦ導電結合を排除せずにＤＣ導電結合を達成するため、ＤＣ導電結合リングおよびＰＦＳＰリングのごとき追加のリングを採用してＤＣ導電通路を提供することができる。１実施形態では、ＰＦＳＰリングは基板の周辺に配置できるどのようなタイプのプラズマ対向リングであってもよい。
【００１６】
本発明の特徴と利点は以下の解説と図面とによってさらに明確に理解されるであろう。
【００１７】
図１は、本発明の１実施例による、プラズマ処理システムに対する制御を増強するように設計された構成要素を備えている容量結合プラズマ処理システム１００を図示する。プラズマ処理システム１００は、単周波、二重周波あるいは三重周波の容量放電がされるシステムでよい。１例としては、電波周波数（ＲＦ）は、限定はしないが２ＭＨｚ、２７ＭＨｚおよび６０ＭＨｚを含むことができる。
【００１８】
プラズマ処理システム１００は非対称形態でよい。接地された上方電極１０４は基板１０６及び/又は静電チャック１０８の直径とは異なる（例：大きい）直径を有することができる。従って、プラズマ処理時には接地されている上方電極１０４の直流電圧（Ｖｄｃ）で測定される電位は基板１０６の電位とは異なるであろう。１例として、接地された上方電極１０４の電位Ｖｄｃはゼロであり、基板１０６の電位Ｖｄｃは負となる。
【００１９】
プラズマ処理システム１００は、接地された上方電極１０４と、通常はアルミ製である下方体１１０の上方に配置された静電チャック１０８のごとき下方電極とを含むようにも設計できる。静電チャック１０８はアルミプレートの表面にセラミック誘電層を備えたアルミ製でよい。
【００２０】
プラズマ処理システム１００は、下方体１１０を介してＲＦバイアス電力を静電チャック１０８に供給するために電波周波数（ＲＦ）発生器１１２を含むこともできる。通常は、ＲＦ電力１１２は、上方電極１０４と静電チャック１０８との間でプラズマ１０２を発生させるためにガス（単純化のため非図示）と反応する。プラズマ１０２は電子装置を製造するために基板１０６上で物質をエッチング除去するか、物質を堆積させる。
【００２１】
プラズマ処理システム１００は結合リング１１４も含むことができる。１実施形態では、結合リング１１４の上方にはプラズマ対向基板周辺（ＰＦＳＰ）リング１１６が取り付けられる。このリングは基板対向プラズマ１０２の周辺に取り付けることができる。ＰＦＳＰリング１１６は、限定はしないがホットエッジリングを含むことができる。ＰＦＳＰリング１１６は、結合リング１１４のような下側の構成要素をプラズマ１０２のイオンによる損傷から保護するために採用される。ＰＦＳＰリング１１６は、容量結合プラズマ処理システムでのプラズマ処理中に処理の均一性（process uniformity）を維持するために基板の縁部にプラズマのイオンを焦点させるステップにも利用できる。
【００２２】
従来技術では、結合リングは静電チャック１０８とＲＦＳＰリング１１６との間にＲＦ結合を提供するために石英のようなＲＦ導電（伝導）材料で製造される。従来技術とは異なり、結合リングはＰＦＳＰリング１１６と下方体１１０との間でＤＣ結合を提供するため、アルミのごときＤＣ導電材料で製造できる。１例では、結合リング１１４は、プラズマ１０２と、ＰＦＳＰリング１１６と、下方体１１０と、ＲＦフィルター１２８とを介して上方電極１０４からＤＣ制御モジュール１６０に電流を流す導電通路を提供することができる。ＤＣ結合を実現することで、ＤＣ電流通路は外部のＤＣ制御モジュール１６０を用いて確立できる。
【００２３】
１実施形態では、ＤＣ制御モジュール１６０はスイッチ１３０、正のＤＣ電力源１３６、負のＤＣ電力源１３４およびＤＣ接地１３２を含むことができる。ＤＣ電流通路の抵抗を変更するために可変抵抗１３１がＤＣ接地１３２に接続するように設計できる。
【００２４】
前述の導電通路を通って電流を流すことは異なる手法でも可能である。
【００２５】
ＤＣ制御モジュール１６０は複数のプラズマ処理パラメータを制御するように採用される。１実施形態では、ＤＣ接地１３２に接続するためにＲＦフィルターを介して下方体１１０をＤＣ制御モジュール１６０のスイッチ１３０に結合することで電流がＰＦＳＰリングを通って前述の導電通路に沿って流れる。ＲＦフィルター１２８は一般的にＤＣ電力源に損失を招くことなく不都合な高調波ＲＦエネルギーを減衰させるために採用される。不都合な高調波ＲＦエネルギーは、大抵はプラズマ放電中に発生し、ＲＦフィルター１２８によってＤＣ電力源に戻ることが防止される。
【００２６】
スイッチ１３０は一般的に様々なＤＣ外部電力源間の選択のために採用される。１例においては、スイッチ１３０が開かれると、電流通路は外部ＤＣ制御モジュールに対して存在しない。従って基板ＤＣバイアス電圧（Ｖｄｃ）は前述のように非対称プレートのためにプラズマとの関係で負となる傾向が高い。しかし、スイッチ１３０が閉じられると回路は接地され、基板ＤＣバイアスは負からゼロになるであろう。
【００２７】
接地方向でＰＦＳＰリング１１６に電圧を印加するようにスイッチ１３０を閉じると、プラズマの電位（Ｖｐｌ）と基板のＤＣバイアス（Ｖｄｃ）は変化する。理論に拘束されることは望まないが、発明者は基板に対する平均イオンエネルギー（Ｅｍｅａｎ）が式１で示すようにＶｐｌとＶｄｃに相関すると考える。
Ｅｍｅａｎ＝Ｖｐｌ−Ｖｄｃ （式Ｉ）
【００２８】
一般的に、容量結合プラズマ処理システムにおいて基板に対する平均イオンエネルギーは、プラズマ処理チャンバ内で確立される電位差によって決定される。１例では、基板１０６に対する平均イオンエネルギーは、ＤＣ接地への通路を備えた回路を閉じることでＶｐｌとＶｄｃとの値の特定の変化に基づいて変わる。
【００２９】
さらに、スイッチ１３０が閉じられ、接地へのＤＣ電流通路がＰＦＳＰリング１１６で確立されると、プラズマ密度は増加する。プラズマ密度の増加は、最適な方法において大域的となる。この大域的とは、プラズマ密度が基板のみならず、基板縁部を越えて均一に増加する状態を言う。従って、プラズマ密度は基板の縁部で減少することはない。一般的に、処理の均一性と垂直エッチングプロフィール（vertical etch profiles）とを維持するためにはプラズマ密度が基板の表面全体で実質的に一定であることが望ましい。
【００３０】
別実施形態では、ＤＣ制御モジュール１６０は、ＤＣ接地１３２に接続するようにＲＦフィルター１２８を介して下方体１１０を可変抵抗１３１に結合することでＰＦＳＰリング１１６に電流を流すように採用される。スイッチ１３０を閉じると回路を流れる電流は、基板とプラズマの電位に影響を及ぼすように可変抵抗１３１の値を変更することで調整できる。従って、グラウンドから絶縁されている（フローティング）状態と接地状態との間の平均イオンエネルギーとプラズマ密度値も調節できる。すなわち微調節が可能である。
【００３１】
例えば、スイッチ１３０が閉じられ、正のＤＣ電圧バイアス１３６と接触状態である場合を考える。１実施形態では、正のＤＣ電圧バイアス１３６に下方体１１０を、ＲＦフィルター１２８を介して結合することで電流はＰＦＳＰリング１１６に流れる。バイアスＤＣ電圧１３６の上限はプラズマ電位となる。バイアスＤＣ電圧１３６を増加させることで基板とプラズマの電圧電位は増加し、プラズマ密度は増加し、平均イオンエネルギーは接地状態のときよりも減少する。
【００３２】
例えば、スイッチ１３０が閉じられ、負ＤＣ電圧バイアス１３４と接触状態である場合を考える。１実施形態では、負ＤＣ電圧バイアス１３４と下方体１１０とをＲＦフィルターを介して結合することで電流はＰＦＳＰリング１１６を流れる。負ＤＣ電圧バイアス値の限界は基板のＤＣバイアスに基づく。負ＤＣ電圧バイアス１３４を制御することで基板とプラズマの電位は減少する。プラズマ電位を減少させることで閉じ込められたプラズマを維持する性能は改善される。さらに、負ＤＣ電圧バイアス１３４を制御することでプラズマ密度は減少し、平均イオンエネルギーは増加する。
【００３３】
図１で示すように、プラズマ処理パラメータの増強された制御はＤＣ制御モジュールの操作によって達成される。従って、非対称プレートを備えた容量結合プラズマ処理システムは従来のプラズマ処理の様式では処理できないさらに複雑な基板処理を実行することができる。さらに、これら実施形態の実施は比較的に単純で安価であるため、製造業者の必要コストは最少化できる。
【００３４】
図２は、本発明の１実施例による、プラズマ処理システムに対する制御を増強するように設計された構成要素を備えた容量結合プラズマ処理システム２００の概略図である。図２は図１の太線１５０の右側に追加要素を加えた図１のプラズマ処理システム１００の形態を図示する。
【００３５】
プラズマ処理システム２００は、典型的には石英製である底部絶縁体２１８を含む。底部絶縁体２１８の上部には石英製の底部絶縁カバー２２０がセットされている。底部絶縁カバー２２０には底部接地延長部２２２が結合されている、底部接地延長部２２２は典型的にはアルミ製であり、接地されている。底部接地延長部２２２の上方には典型的には石英製であるカバーリング２２４がセットされている。
【００３６】
多重周波数の容量結合プラズマ処理システム２００は複数の閉じ込めリング（２２６Ａ、２２６Ｂ、２２６Ｃおよび２２６Ｄ）をも含む。これら閉じ込めリング２２６Ａから２２６Ｄはプラズマ処理時にプラズマチャンバー内にプラズマを閉じ込めるように機能する。
【００３７】
プラズマ処理システム２００は図１に関して解説した実施形態の利点を有している。ＤＣ制御モジュールへの導電通路を備えるようにプラズマ処理システム２００を設計することで、容量結合プラズマ処理システムは従来のプラズマ処理形態ではできなかった複雑な基板処理をすることができる。
【００３８】
上述したように、容量結合プラズマ処理システムにおける基板への平均イオンエネルギーはプラズマ処理チャンバ内で確立された電位によって決定される。限定はしないが、その電位にはプラズマ電位、グランドから絶縁されている状態での（フローティング）電位及び/又は電力供給されているか外部的にバイアスされている電極の電位が含まれる。図３は本発明の１実施例で、グラフ３００は、ＰＦＳＰリング（例：ホットエッジリング）における測定電位をＤＣバイアスの関数として示すデータである。ＰＦＳＰリング（例：ホットエッジリング）のＤＣバイアスの相関要素としての測定電位を示すデータのグラフ３００である。本発明の理解を助けるために図１と図３を相関させて解説する。
【００３９】
グラフの縦軸は電圧（Ｖ）の測定電位を示し、横軸はＰＦＳＰリングの異なるＤＣバイアス電圧（Ｖ）セッティングを示す。横軸に沿って、ＰＦＳＰリングのＤＣバイアスに対する４つの異なる作用条件（３０２、３０４、３０６、３０８）が示されている。
【００４０】
グラフ３００には３本の折れ線（３１０、３１２、３１４）が図示されている。折れ線３１０は基板ＤＣバイアスＶｄｃの１例を示す。折れ線３１２はプラズマ電位Ｖｐｌの１例を示す。折れ線３１４は基板の平均イオンエネルギーの１例Ｅｍｅａｎを示す。
【００４１】
例えば、２ＭＨｚと２７ＭＨｚのような二重周波ＲＦ電力がＲＦ発生器１１２よって適用されている場合を考える。処理中にスイッチ１３０は開かれる。グラフ３００にはスイッチ１３０の開いた状態が作用条件線３０２として示される。スイッチ１３０が開くと基板１０６は折れ線３１０で示すように負のＤＣバイアス電圧（Ｖｄｃ）を有する。さらに、プラズマ１０２の電圧電位（Ｖｐｌ）は折れ線３１２で示すように基板ＤＣバイアス電圧Ｖｄｃよりも高い。容量結合プラズマ処理システムの非対象性によってプラズマ電位（Ｖｐｌ）は、作用条件線３０２での折れ線３１２と３１０によりそれぞれ示すように、基板ＤＣバイアス電圧（Ｖｄｃ）よりも高くなる。
【００４２】
スイッチ１３０が閉じていると、外部ＤＣ制御モジュール１６０への導電通路が、導電結合リング１１４と下方体１１０との間で確立されたときに、例えばＰＦＳＰリング１１６は接地される。グラフ３００には、ＰＦＳＰリング１１６の接地条件が作用条件線３０４として示される。基板１０６とプラズマ１０２とは両方とも導電電流通路に沿って存在するため、基板ＤＣバイアス（Ｖｄｃ）とプラズマ電位（Ｖｐｌ）は、ＤＣ電流通路が接地されたときに増加する。１例として、基板ＤＣバイアス（Ｖｄｃ）は負電位から約０である電位にまで増加する。グラフで示すように折れ線３１０は、基板ＤＣバイアス（Ｖｄｃ）が負電位から約ゼロにまで増加するときに増加する。同様に、折れ線３１２も増加を示すが、この増加はさほど急激なものではない。なぜならプラズマ電圧電位の変化は基板ＤＣバイアス電圧の変化よりも小さいからである。
【００４３】
前述したように、容量結合プラズマ処理システムの平均イオンエネルギーは処理チャンバ内に確立された電位差により決定される。１例としてスイッチ１３０が開かれると、基板ＤＣバイアス（Ｖｄｃ）は負になる。しかし、スイッチ１３０は閉じられ、回路が接地されると、基板ＤＣバイアスは負からゼロになる。プラズマ電位の増加分は基板ＤＣバイアス電圧の増加分よりも少ないので、基板の平均イオンエネルギーＥｍｅａｎは減少する。図示されているように折れ線３１４は基板１０６の平均イオンエネルギーの減少を示す。
【００４４】
折れ線３１０と３１２により示される基板及び/又はプラズマの電位値はそれぞれ操作できる（例えば：微調整など）。１実施例においては、可変抵抗１３１が抵抗値の制御のために導電電流通路に沿って設置され、電位を制御する。その結果、折れ線３１４で示される基板の平均イオンエネルギーも制御される。
【００４５】
１例として、作用条件線３０６と３０８はＰＦＳＰリング１１６のＤＣバイアスの正１２０ボルトと正２００ボルトをそれぞれ示す。折れ線３１０は作用条件線３０４から作用条件線３０６への基板ＤＣバイアスのわずかな増加を示す。ここではＰＦＳＰリング１１６へのＤＣバイアスは約１２０Ｖである。折れ線３１０は、ＤＣバイアスが約２００Ｖである作用条件線３０８に接近するとＤＣバイアス電圧がさらに増加して安定状態になり始める。ＰＦＳＰ１１６のバイアスＤＣ電圧の上限はプラズマ電位である。
【００４６】
同様に、折れ線３１２はプラズマ電位のわずかな増加を示し、作用条件線３０６と３０８でのプラズマ電位の値は、それぞれ継続して安定している。同様に、図３の折れ線３１４で示される基板の平均イオンエネルギーは値のわずかな減少を示し、継続して安定している。
【００４７】
図３において示されているように、グラフ３００は、ＤＣ制御モジュールの活用が、基板のＤＣバイアス、プラズマ電位および基板の平均イオンエネルギーのような処理環境のパラメータに対する制御を増強する。１例としてＰＦＳＰリングへのＤＣ電圧を制御することで、基板及び/又はプラズマの電位が制御される。また、基板の平均イオンエネルギーは、電流通路に可変抵抗を設置してグラウンドから絶縁された（フローティング）状態と接地状態との間の電位を微調整することで制御できる。また、ＤＣ効果は継続し、ＰＦＳＰリングの正ＤＣバイアスが限界、すなわちプラズマ電位に近づくと安定化する。
【００４８】
図４は、本発明の１実施例による、基板の半径方向に沿ったイオン飽和電流密度を示すデータのグラフ４００である。縦軸はイオン飽和電流密度Ｊｓａｔ（ｍＡ/ｃｍ２）を示す。横軸は基板中央からの距離（ｍｍ）を示す。１例として３００ｍｍ径の基板では、基板の縁部は半径が約１５０ｍｍのところである。
【００４９】
グラフ４００は折れ線４０２と４０４を含む。折れ線４０２はスイッチが開いた状態（すなわちＤＣ制御モジュールへの電流通路が存在しない）の基板上のイオン束、すなわちプラズマ密度の１例を示す。折れ線４０４はスイッチが閉じており、ＤＣ制御モジュールへの電流通路が存在する状態である基板上のイオン束の１例を示す。
【００５０】
例えば、プラズマ処理中にスイッチが閉じている状態を考える。その結果、基板のプラズマ密度は折れ線４０２と４０４で示されるように基板上で均一に増加する。前述のように、増加は、プラズマ密度が基板および基板エッジを越えて均一に増加する大域的増加状態となる。
【００５１】
図５は、本発明の１実施例による、基板のＤＣバイアスの関数としてのイオン飽和電流密度を示すデータのグラフ５００である。縦軸は飽和電流密度Ｊｓａｔ（ｍＡ/ｃｍ２）を示す。横軸はＤＣバイアス（Ｖ）を示す。
【００５２】
１実施例では、折れ線５０２は、ＤＣ制御モジュールへの電流通路がグラウンドから絶縁された（フローティング）状態から接地状態に向かうときにプラズマ密度が増加する様子を示す。グラウンドから絶縁された（フローティング）状態から接地状態へのプラズマ密度値はＤＣ接地の電流通路にセッティングされた可変抵抗により制御される。さらに、折れ線５０２はイオン飽和電流が正電圧ＤＣバイアスの増加と共に増加すること（例えば＋１２０Ｖ、＋２００Ｖおよび＋２５０Ｖ）並びにプラズマ電位の限界のためにその効果が徐々に安定化することを示している。
【００５３】
一般的に、ＤＣシースはＤＣ電位がグラウンドから絶縁された（フローティング）状態の電位以上に増加するとき接地電極で形成される。このフローティング電位とは、外部的にバイアスされておらず、接地もされていない非対称容量結合プラズマ処理システム内の１表面によって得られる電位のことである。基板とは対向側のＤＣシースの存在は、高エネルギー二次電子を捕捉（トラップ）する。高エネルギー二次電子の捕捉は、高エネルギー電子によるイオン化の相対的に広い横断面によってプラズマ密度に増加をもたらす。よって、基板のプラズマ密度は基板へのＤＣバイアスを制御することで操作できる。
【００５４】
図６は、本発明の１実施例による、２ＭＨｚベースライン回路のＰＦＳＰリングＤＣの電位の関数としてモデル化されたＤＣ電位結果のデータを示すグラフ６００である。
【００５５】
縦軸はモデル化されたＤＣ電位を電圧（Ｖ）で示す。横軸はＰＦＳＰリング上の異なるＤＣバイアス電圧（Ｖ）の状態を示す。３本の折れ線６１０、６１２および６１４は例示である。折れ線６１０は基板ＤＣバイアスＶｄｃの例を示す。折れ線６１２はプラズマ電位Ｖｐｌの例を示す。折れ線６１４は基板の平均イオンエネルギーＥｍｅａｎを示す。
【００５６】
折れ線６１４は、グラウンドから絶縁された（フローティング）状態から接地状態への約２００Ｖまでの２ＭＨｚ励起周波数のＤＣ電位による基板の平均イオンエネルギーの直接制御を予測する回路モデルの分析結果を示す。この限界を超えたところに関しては、このモデルは平均イオンエネルギーの安定化効果を予測する。平均イオンエネルギーに影響を及ぼすＤＣ電位の限界はプラズマ電位によるものである。さらに、このモデルは基板ＤＣバイアス、すなわち折れ線６１０と、プラズマ電位、すなわち折れ線６１２とを予測する。これらの結果は全範囲においてＰＦＳＰのＤＣ電位に整合する。このモデル予測は図６の結果を示す。それらは図３の測定結果と実質的に整合する。
【００５７】
図７は、本発明の１実施例による、２７ＭＨｚベースイライン回路のＰＦＳＰのＤＣ電位の相関要素としてモデル化されたＤＣ電位結果のデータを表すグラフ７００である。
【００５８】
縦軸はモデル化されたＤＣ電位（Ｖ）を示す。横軸はＰＦＳＰリングの異なるＤＣバイアス電圧（Ｖ）の状態を示す。３本の折れ線７１０、７１２および７１４がグラフ７００に図示されている。折れ線７１０は基板ＤＣバイアスＶｄｃの例を示す。折れ線７１２はプラズマ電位Ｖｐｌの１例を示す。折れ線７１４は基板の平均イオンエネルギーＥｍｅａｎの例を示す。
【００５９】
折れ線７１４は、全範囲にわたる２７ＭＨｚ励起周波数のＤＣ電位による基板の平均イオンエネルギーの直接制御を行わない予測回路モデルの分析結果を示す。しかし、このモデルは基板ＤＣバイアス、すなわち折れ線７１０と、プラズマ電位、すなわち折れ線７１２との予測は行う。結果は全範囲にわたるＰＦＳＰのＤＣ電位と整合する。
【００６０】
１実施形態では、回路モデルの予測は基板ＤＣバイアスと、プラズマ電位結果とが低ＲＦ周波数と高ＲＦ周波数の両方に対して全範囲にわたりＰＦＳＰのＤＣ電位と整合することを示す。しかし、ＰＦＳＰのＤＣ電位の相関要素としての基板の平均イオンエネルギーの減少は、主として低周波励起、例えば２ＭＨｚの影響によるものである。よって、二重周波ＲＦ電力、すなわち、２ＭＨｚと２７ＭＨｚでの図３の平均イオンエネルギーの制御を示す測定結果は主として低周波数（例：２ＭＨｚ）の影響によるものである。
【００６１】
図１、図２Ａおよび図２Ｂで解説された前述の方法と装置に加えて、ホットエッジリングには限定されずにＰＦＳＰリングが採用されている他の実施形態が提供され、上方電極からＤＣ制御モジュールに至るＤＣ通路の創出に採用される。図８は、本発明の１実施例による、プラズマ処理システムに対する制御を増強するように設計された構成要素を備えた多重周波容量結合プラズマ処理システム８００を図示する。このプラズマ処理システム８００は、接地された上方電極８０４、基板８０６、静電チャック８０８、下方体８１０、ＲＦ電力源８１２、石英製結合リング８１４、ホットエッジリング８１６、カバーリング８２０、底部絶縁体８１８、底部接地延長部８２２、カバーリング８２４、複数の閉じ込めリング（８２６Ａ、８２６Ｂ、８２６Ｃおよび８２６Ｄ）、ＲＦフィルター８２８、ＤＣ制御モジュール８６０、スイッチ８３０、可変抵抗８３１、外部ＤＣ接地８３２、外部負ＤＣバイアス８３４および外部正ＤＣバイアス８３６を含むように設計されている。
【００６２】
例えば、ホットエッジ８１６や石英製結合リング８１４のような従来技術の容量結合プラズマ処理システムから構成要素を排除することなく、製造業者がプラズマ処理システムパラメータ（電圧電位、プラズマ密度、等）の制御の増強を望む場合を考える。１実施例では、ＤＣ導電結合リング８４２とＰＦＳＰリング８４４はＤＣ導電通路を提供するように追加される。１例では、結合リング８４２は、上方電極８０４から、プラズマ８０２、ＰＦＳＰリング８４４、下方体８１０およびＲＦフィルター８２８を介してＤＣ制御モジュール８６０に電流を流す導電通路を提供する。１例ではＤＣ導電結合リング８４２はアルミ製であり、ＰＦＳＰリング８４４はシリコン製である。従って、導電結合リング８４２とＰＦＳＰリング８４４の追加は、基板の縁部近辺での処理の均一性を犠牲にせずに外部ＤＣ電力を利用してイオンエネルギー及び/又はプラズマ密度を制御するため、製造業者に代わりの適用法を提供する。
【００６３】
前述の実施形態の解説から理解されるであろうが、プラズマ処理システムはプラズマ処理パラメータの増強された制御を提供するように変更できる。従って、製造会社は、機械的に閉じ込められ、高度に非対称である容量結合プラズマ処理システムの従来のプラズマ処理範囲を超えて自身の基板処理能力を拡張することで、激しく競合するプラズマ処理市場において確固たる地位を獲得することができる。さらに、これら新規な構成要素は構造が比較的に単純で安価であるため、製造コストが軽減される。
【００６４】
本発明をいくつかの好適実施形態を利用して解説したが、本発明の範囲内でそれらの別形態、変更および均等物の利用が可能である。また、発明の名称、発明の概要および要約は便宜的に提供されているものであり、本発明の範囲の理解に使用されるべきでものではない。本発明の方法および装置を利用する多数の別形態が存在する。いくつかの例が説明されているが、それらの例は本発明の説明のみを目的としており、本発明の限定を意図するものではない。従って、本明細書の「請求の範囲」が本発明のそのような別例、変更および均等物を含んでいると解釈されるものであり、本発明の真の精神と範囲に含まれるものと解釈されるべきである。
【技術分野】
【０００１】
プラズマ処理技術の進歩は半導体産業の成長をもたらした。半導体産業は非常に競争が激しい産業である。異なる処理手法で基板を処理することができる製造業者の技術能力は競争相手に対する優位性をその製造業者に与えるであろう。よって、半導体製造業者は基板処理技術の向上のための方法及び/又は設備の開発に時間と資金を投入してきた。
【背景技術】
【０００２】
基板処理の実施に利用が可能な典型的な処理システムは非対称の多重周波数の容量結合処理システムである。この処理システムは、一定の処理パラメータの範囲内で基板処理ができるように構築されている。しかし、近年になって処理対象の装置（デバイス）はますます構造が複雑化し、さらなる処理の制御を必要とするようになった。１例として、処理対象の
デバイスはますます小型化し、さらに精密な処理を必要とするようになってきた。
【０００３】
半導体産業界で競争力を維持するには、容量結合プラズマ処理システムの性能の増強が非常に望ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明はその１実施態様ではプラズマ処理チャンバ内にて基板を処理する方法に関する。
【課題を解決するための手段】
【０００５】
この方法は上方電極と下方電極とを備えて構成されたプラズマ処理チャンバ内で基板を支持するステップを含む。さらにこの方法は上方電極と下方電極との間でプラズマを発生させる少なくとも１つの高周波（ＲＦ）電力源を利用するステップを含む。さらにこの方法は導電（伝導）結合リングを利用するステップを含む。この導電結合リングは下方電極に結合されて導電通路を形成する。さらにこの方法はプラズマ対向基板周辺（ＰＦＳＰ）リングを含む。このＰＦＳＰリングは導電結合リングの上方に設置される。さらにこの方法はプラズマ処理パラメータを制御するために、ＰＦＳＰリングを、ＲＦフィルターを介して直流電流（ＤＣ）接地に結合、ＲＦフィルターと可変抵抗とを介してＤＣ接地に結合、ＲＦフィルターを介して正のＤＣ電力源に結合、およびＲＦフィルターを介して負のＤＣ電力源に結合のうちの少なくとも１つを実行するステップを含む。
【０００６】
前述の概略説明は本明細書中で説明される本発明の数多くの実施態様の１つにのみ関係しており、本発明の範囲を限定するものではない。本発明の範囲は「請求の範囲」において定義されている。本発明のそれら、および他の特徴は以下記載の図面を利用して下記において詳細に解説されている。
【０００７】
本発明は、本発明の限定を意図しない例示の形態にて添付の図面を活用して解説されている。図中の同一参照番号は同一部材を表している。
【図面の簡単な説明】
【０００８】
【図１】本発明の１実施形態による、プラズマ処理システムに対する制御を増強するように設計されている構成要素を備えた容量結合プラズマ処理システムの概略図である。
【図２】本発明の別実施形態による、プラズマ処理システムに対する制御を増強するように設計されている構成要素を備えた容量結合プラズマ処理システムの概略図である。
【図３】本発明の１実施例による、ＰＦＳＰリング（例：ホットエッジリング）に作用するＤＣバイアスの相関要素としての測定電位を示すデータを表示するグラフである。
【図４】本発明の１実施例による、基板の半径方向に沿ったイオン飽和電流密度を示すデータを表示するグラフである。
【図５】本発明の１実施例による、基板上に作用するＤＣバイアスの相関要素としてイオン飽和電流密度を示すデータを表示するグラフである。
【図６】本発明の１実施例による、２ＭＨｚベースライン回路に作用するＰＦＳＰリングのＤＣ電位の相関要素としてモデル化されたＤＣ電位結果のデータを表示するグラフである。
【図７】本発明の１実施例による、２７ＭＨｚベースライン回路に作用するＰＦＳＰのＤＣ電位の相関要素としてモデル化されたＤＣ電位結果のデータを表示するグラフである。
【図８】本発明の１実施例による、プラズマ処理システムに対する制御を増強するように設計されている構成要素を備えた多重周波容量結合プラズマ処理システム８００を図示する。
【発明を実施するための形態】
【０００９】
添付図面で示す本発明のいくつかの実施例を詳細に説明する。以下では本発明の完全な理解を可能にすべく多数の特定細部が解説されている。しかしながら、専門家であれば本発明はそれら細部の一部または全部を省略しても実施が可能であることを理解するであろう。また、本発明の曖昧化を回避すべく、周知な工程及び/又は構造は詳細には解説されていない。
【００１０】
以下では方法と技術を含んで様々な実施形態が解説されている。本発明は、発明技術の実施形態を実施するためのコンピュータ読取可能な命令が記録されているコンピュータ読取可能媒体を含んだ製品にも関する。このコンピュータ読取可能媒体は、コンピュータ読取可能なコードを記録するために、例えば、半導体、磁性、光磁性、光学あるいは他の形態のコンピュータ読取可能媒体を含む。さらに本発明は本発明の実施形態を実施するための装置にも関する。このような装置は、本発明の実施形態に関わる動作を実行するための専用及び/又はプログラム可能な回路を含む。このような装置の例には、汎用コンピュータ及び/又は適切にプログラムされた専用計算装置が含まれる。さらにコンピュータ/計算装置と、本発明の実施形態に関わる様々な動作を実行するように設計されている専用/プログラム式回路との組み合わせを含むことができる。
【００１１】
本発明の実施形態によれば、プラズマ処理パラメータに対する制御を増強するようにプラズマ処理システムを設計するための方法と装置とが提供される。本発明の実施例には、パラメータに対する制御を増強するようにＤＣ制御モジュールに結合されたプラズマ対向基板周辺（ＰＦＳＰ）リングの採用ステップが含まれる。さらに複雑な制御を目的としてプラズマ処理システムの処理領域を拡張することが可能であり、基板処理を従来の処理パラメータ以上に拡張することができる。
【００１２】
１実施形態においては、プラズマ処理システムはプラズマ対向基板周辺リングとＤＣ制御モジュールとの間に導電通路を提供すべく導電結合リングを含むように設計できる。１実施形態では、ＤＣ制御モジュールは、スイッチ、正のＤＣ電力源、負のＤＣ電力源およびＤＣ接地に接続された可変抵抗を含むことができる。導電通路を提供することでプラズマ処理パラメータ（例：平均イオンエネルギー及び/又はプラズマ密度）がＤＣ制御モジュールによって制御できる。
【００１３】
１例では、プラズマ処理パラメータはＲＦフィルターを介してＰＦＳＰリングを接地結合することで制御できる。別例では、プラズマ処理パラメータはＲＦフィルターと可変抵抗とを介してＰＦＳＰリングを接地結合することでも制御できる。さらに別例では、プラズマ処理パラメータはＲＦフィルターを介して正のＤＣ電圧源にＰＦＳＰリングを結合することで制御できる。さらに別例では、プラズマ処理パラメータはＲＦフィルターを介して負のＤＣ電圧源にＰＦＳＰリングを結合することで制御できる。
【００１４】
別実施形態では、プラズマ処理システムは、ホットエッジリング（hot edge ring）とのＲＦ導電結合を創出するプラズマ処理システムの性能を排除することなく、ホットエッジリングには限定されない、プラズマ対向基板周辺（ＰＦＳＰ）リングと、ＤＣ制御モジュールとの間にＤＣ導電通路を提供するＤＣ導電結合リングを含むように設計することができる。
【００１５】
別実施形態では、プラズマ処理システムは、ＲＦ導電結合を創出する性能を維持しつつもＤＣ導電通路を提供するように設計することができる。ＲＦ導電結合はＲＦ結合リングを採用することでホットエッジリングに静電チャックを結合するように設計することができる。ＲＦ導電結合を排除せずにＤＣ導電結合を達成するため、ＤＣ導電結合リングおよびＰＦＳＰリングのごとき追加のリングを採用してＤＣ導電通路を提供することができる。１実施形態では、ＰＦＳＰリングは基板の周辺に配置できるどのようなタイプのプラズマ対向リングであってもよい。
【００１６】
本発明の特徴と利点は以下の解説と図面とによってさらに明確に理解されるであろう。
【００１７】
図１は、本発明の１実施例による、プラズマ処理システムに対する制御を増強するように設計された構成要素を備えている容量結合プラズマ処理システム１００を図示する。プラズマ処理システム１００は、単周波、二重周波あるいは三重周波の容量放電がされるシステムでよい。１例としては、電波周波数（ＲＦ）は、限定はしないが２ＭＨｚ、２７ＭＨｚおよび６０ＭＨｚを含むことができる。
【００１８】
プラズマ処理システム１００は非対称形態でよい。接地された上方電極１０４は基板１０６及び/又は静電チャック１０８の直径とは異なる（例：大きい）直径を有することができる。従って、プラズマ処理時には接地されている上方電極１０４の直流電圧（Ｖｄｃ）で測定される電位は基板１０６の電位とは異なるであろう。１例として、接地された上方電極１０４の電位Ｖｄｃはゼロであり、基板１０６の電位Ｖｄｃは負となる。
【００１９】
プラズマ処理システム１００は、接地された上方電極１０４と、通常はアルミ製である下方体１１０の上方に配置された静電チャック１０８のごとき下方電極とを含むようにも設計できる。静電チャック１０８はアルミプレートの表面にセラミック誘電層を備えたアルミ製でよい。
【００２０】
プラズマ処理システム１００は、下方体１１０を介してＲＦバイアス電力を静電チャック１０８に供給するために電波周波数（ＲＦ）発生器１１２を含むこともできる。通常は、ＲＦ電力１１２は、上方電極１０４と静電チャック１０８との間でプラズマ１０２を発生させるためにガス（単純化のため非図示）と反応する。プラズマ１０２は電子装置を製造するために基板１０６上で物質をエッチング除去するか、物質を堆積させる。
【００２１】
プラズマ処理システム１００は結合リング１１４も含むことができる。１実施形態では、結合リング１１４の上方にはプラズマ対向基板周辺（ＰＦＳＰ）リング１１６が取り付けられる。このリングは基板対向プラズマ１０２の周辺に取り付けることができる。ＰＦＳＰリング１１６は、限定はしないがホットエッジリングを含むことができる。ＰＦＳＰリング１１６は、結合リング１１４のような下側の構成要素をプラズマ１０２のイオンによる損傷から保護するために採用される。ＰＦＳＰリング１１６は、容量結合プラズマ処理システムでのプラズマ処理中に処理の均一性（process uniformity）を維持するために基板の縁部にプラズマのイオンを焦点させるステップにも利用できる。
【００２２】
従来技術では、結合リングは静電チャック１０８とＲＦＳＰリング１１６との間にＲＦ結合を提供するために石英のようなＲＦ導電（伝導）材料で製造される。従来技術とは異なり、結合リングはＰＦＳＰリング１１６と下方体１１０との間でＤＣ結合を提供するため、アルミのごときＤＣ導電材料で製造できる。１例では、結合リング１１４は、プラズマ１０２と、ＰＦＳＰリング１１６と、下方体１１０と、ＲＦフィルター１２８とを介して上方電極１０４からＤＣ制御モジュール１６０に電流を流す導電通路を提供することができる。ＤＣ結合を実現することで、ＤＣ電流通路は外部のＤＣ制御モジュール１６０を用いて確立できる。
【００２３】
１実施形態では、ＤＣ制御モジュール１６０はスイッチ１３０、正のＤＣ電力源１３６、負のＤＣ電力源１３４およびＤＣ接地１３２を含むことができる。ＤＣ電流通路の抵抗を変更するために可変抵抗１３１がＤＣ接地１３２に接続するように設計できる。
【００２４】
前述の導電通路を通って電流を流すことは異なる手法でも可能である。
【００２５】
ＤＣ制御モジュール１６０は複数のプラズマ処理パラメータを制御するように採用される。１実施形態では、ＤＣ接地１３２に接続するためにＲＦフィルターを介して下方体１１０をＤＣ制御モジュール１６０のスイッチ１３０に結合することで電流がＰＦＳＰリングを通って前述の導電通路に沿って流れる。ＲＦフィルター１２８は一般的にＤＣ電力源に損失を招くことなく不都合な高調波ＲＦエネルギーを減衰させるために採用される。不都合な高調波ＲＦエネルギーは、大抵はプラズマ放電中に発生し、ＲＦフィルター１２８によってＤＣ電力源に戻ることが防止される。
【００２６】
スイッチ１３０は一般的に様々なＤＣ外部電力源間の選択のために採用される。１例においては、スイッチ１３０が開かれると、電流通路は外部ＤＣ制御モジュールに対して存在しない。従って基板ＤＣバイアス電圧（Ｖｄｃ）は前述のように非対称プレートのためにプラズマとの関係で負となる傾向が高い。しかし、スイッチ１３０が閉じられると回路は接地され、基板ＤＣバイアスは負からゼロになるであろう。
【００２７】
接地方向でＰＦＳＰリング１１６に電圧を印加するようにスイッチ１３０を閉じると、プラズマの電位（Ｖｐｌ）と基板のＤＣバイアス（Ｖｄｃ）は変化する。理論に拘束されることは望まないが、発明者は基板に対する平均イオンエネルギー（Ｅｍｅａｎ）が式１で示すようにＶｐｌとＶｄｃに相関すると考える。
Ｅｍｅａｎ＝Ｖｐｌ−Ｖｄｃ （式Ｉ）
【００２８】
一般的に、容量結合プラズマ処理システムにおいて基板に対する平均イオンエネルギーは、プラズマ処理チャンバ内で確立される電位差によって決定される。１例では、基板１０６に対する平均イオンエネルギーは、ＤＣ接地への通路を備えた回路を閉じることでＶｐｌとＶｄｃとの値の特定の変化に基づいて変わる。
【００２９】
さらに、スイッチ１３０が閉じられ、接地へのＤＣ電流通路がＰＦＳＰリング１１６で確立されると、プラズマ密度は増加する。プラズマ密度の増加は、最適な方法において大域的となる。この大域的とは、プラズマ密度が基板のみならず、基板縁部を越えて均一に増加する状態を言う。従って、プラズマ密度は基板の縁部で減少することはない。一般的に、処理の均一性と垂直エッチングプロフィール（vertical etch profiles）とを維持するためにはプラズマ密度が基板の表面全体で実質的に一定であることが望ましい。
【００３０】
別実施形態では、ＤＣ制御モジュール１６０は、ＤＣ接地１３２に接続するようにＲＦフィルター１２８を介して下方体１１０を可変抵抗１３１に結合することでＰＦＳＰリング１１６に電流を流すように採用される。スイッチ１３０を閉じると回路を流れる電流は、基板とプラズマの電位に影響を及ぼすように可変抵抗１３１の値を変更することで調整できる。従って、グラウンドから絶縁されている（フローティング）状態と接地状態との間の平均イオンエネルギーとプラズマ密度値も調節できる。すなわち微調節が可能である。
【００３１】
例えば、スイッチ１３０が閉じられ、正のＤＣ電圧バイアス１３６と接触状態である場合を考える。１実施形態では、正のＤＣ電圧バイアス１３６に下方体１１０を、ＲＦフィルター１２８を介して結合することで電流はＰＦＳＰリング１１６に流れる。バイアスＤＣ電圧１３６の上限はプラズマ電位となる。バイアスＤＣ電圧１３６を増加させることで基板とプラズマの電圧電位は増加し、プラズマ密度は増加し、平均イオンエネルギーは接地状態のときよりも減少する。
【００３２】
例えば、スイッチ１３０が閉じられ、負ＤＣ電圧バイアス１３４と接触状態である場合を考える。１実施形態では、負ＤＣ電圧バイアス１３４と下方体１１０とをＲＦフィルターを介して結合することで電流はＰＦＳＰリング１１６を流れる。負ＤＣ電圧バイアス値の限界は基板のＤＣバイアスに基づく。負ＤＣ電圧バイアス１３４を制御することで基板とプラズマの電位は減少する。プラズマ電位を減少させることで閉じ込められたプラズマを維持する性能は改善される。さらに、負ＤＣ電圧バイアス１３４を制御することでプラズマ密度は減少し、平均イオンエネルギーは増加する。
【００３３】
図１で示すように、プラズマ処理パラメータの増強された制御はＤＣ制御モジュールの操作によって達成される。従って、非対称プレートを備えた容量結合プラズマ処理システムは従来のプラズマ処理の様式では処理できないさらに複雑な基板処理を実行することができる。さらに、これら実施形態の実施は比較的に単純で安価であるため、製造業者の必要コストは最少化できる。
【００３４】
図２は、本発明の１実施例による、プラズマ処理システムに対する制御を増強するように設計された構成要素を備えた容量結合プラズマ処理システム２００の概略図である。図２は図１の太線１５０の右側に追加要素を加えた図１のプラズマ処理システム１００の形態を図示する。
【００３５】
プラズマ処理システム２００は、典型的には石英製である底部絶縁体２１８を含む。底部絶縁体２１８の上部には石英製の底部絶縁カバー２２０がセットされている。底部絶縁カバー２２０には底部接地延長部２２２が結合されている、底部接地延長部２２２は典型的にはアルミ製であり、接地されている。底部接地延長部２２２の上方には典型的には石英製であるカバーリング２２４がセットされている。
【００３６】
多重周波数の容量結合プラズマ処理システム２００は複数の閉じ込めリング（２２６Ａ、２２６Ｂ、２２６Ｃおよび２２６Ｄ）をも含む。これら閉じ込めリング２２６Ａから２２６Ｄはプラズマ処理時にプラズマチャンバー内にプラズマを閉じ込めるように機能する。
【００３７】
プラズマ処理システム２００は図１に関して解説した実施形態の利点を有している。ＤＣ制御モジュールへの導電通路を備えるようにプラズマ処理システム２００を設計することで、容量結合プラズマ処理システムは従来のプラズマ処理形態ではできなかった複雑な基板処理をすることができる。
【００３８】
上述したように、容量結合プラズマ処理システムにおける基板への平均イオンエネルギーはプラズマ処理チャンバ内で確立された電位によって決定される。限定はしないが、その電位にはプラズマ電位、グランドから絶縁されている状態での（フローティング）電位及び/又は電力供給されているか外部的にバイアスされている電極の電位が含まれる。図３は本発明の１実施例で、グラフ３００は、ＰＦＳＰリング（例：ホットエッジリング）における測定電位をＤＣバイアスの関数として示すデータである。ＰＦＳＰリング（例：ホットエッジリング）のＤＣバイアスの相関要素としての測定電位を示すデータのグラフ３００である。本発明の理解を助けるために図１と図３を相関させて解説する。
【００３９】
グラフの縦軸は電圧（Ｖ）の測定電位を示し、横軸はＰＦＳＰリングの異なるＤＣバイアス電圧（Ｖ）セッティングを示す。横軸に沿って、ＰＦＳＰリングのＤＣバイアスに対する４つの異なる作用条件（３０２、３０４、３０６、３０８）が示されている。
【００４０】
グラフ３００には３本の折れ線（３１０、３１２、３１４）が図示されている。折れ線３１０は基板ＤＣバイアスＶｄｃの１例を示す。折れ線３１２はプラズマ電位Ｖｐｌの１例を示す。折れ線３１４は基板の平均イオンエネルギーの１例Ｅｍｅａｎを示す。
【００４１】
例えば、２ＭＨｚと２７ＭＨｚのような二重周波ＲＦ電力がＲＦ発生器１１２よって適用されている場合を考える。処理中にスイッチ１３０は開かれる。グラフ３００にはスイッチ１３０の開いた状態が作用条件線３０２として示される。スイッチ１３０が開くと基板１０６は折れ線３１０で示すように負のＤＣバイアス電圧（Ｖｄｃ）を有する。さらに、プラズマ１０２の電圧電位（Ｖｐｌ）は折れ線３１２で示すように基板ＤＣバイアス電圧Ｖｄｃよりも高い。容量結合プラズマ処理システムの非対象性によってプラズマ電位（Ｖｐｌ）は、作用条件線３０２での折れ線３１２と３１０によりそれぞれ示すように、基板ＤＣバイアス電圧（Ｖｄｃ）よりも高くなる。
【００４２】
スイッチ１３０が閉じていると、外部ＤＣ制御モジュール１６０への導電通路が、導電結合リング１１４と下方体１１０との間で確立されたときに、例えばＰＦＳＰリング１１６は接地される。グラフ３００には、ＰＦＳＰリング１１６の接地条件が作用条件線３０４として示される。基板１０６とプラズマ１０２とは両方とも導電電流通路に沿って存在するため、基板ＤＣバイアス（Ｖｄｃ）とプラズマ電位（Ｖｐｌ）は、ＤＣ電流通路が接地されたときに増加する。１例として、基板ＤＣバイアス（Ｖｄｃ）は負電位から約０である電位にまで増加する。グラフで示すように折れ線３１０は、基板ＤＣバイアス（Ｖｄｃ）が負電位から約ゼロにまで増加するときに増加する。同様に、折れ線３１２も増加を示すが、この増加はさほど急激なものではない。なぜならプラズマ電圧電位の変化は基板ＤＣバイアス電圧の変化よりも小さいからである。
【００４３】
前述したように、容量結合プラズマ処理システムの平均イオンエネルギーは処理チャンバ内に確立された電位差により決定される。１例としてスイッチ１３０が開かれると、基板ＤＣバイアス（Ｖｄｃ）は負になる。しかし、スイッチ１３０は閉じられ、回路が接地されると、基板ＤＣバイアスは負からゼロになる。プラズマ電位の増加分は基板ＤＣバイアス電圧の増加分よりも少ないので、基板の平均イオンエネルギーＥｍｅａｎは減少する。図示されているように折れ線３１４は基板１０６の平均イオンエネルギーの減少を示す。
【００４４】
折れ線３１０と３１２により示される基板及び/又はプラズマの電位値はそれぞれ操作できる（例えば：微調整など）。１実施例においては、可変抵抗１３１が抵抗値の制御のために導電電流通路に沿って設置され、電位を制御する。その結果、折れ線３１４で示される基板の平均イオンエネルギーも制御される。
【００４５】
１例として、作用条件線３０６と３０８はＰＦＳＰリング１１６のＤＣバイアスの正１２０ボルトと正２００ボルトをそれぞれ示す。折れ線３１０は作用条件線３０４から作用条件線３０６への基板ＤＣバイアスのわずかな増加を示す。ここではＰＦＳＰリング１１６へのＤＣバイアスは約１２０Ｖである。折れ線３１０は、ＤＣバイアスが約２００Ｖである作用条件線３０８に接近するとＤＣバイアス電圧がさらに増加して安定状態になり始める。ＰＦＳＰ１１６のバイアスＤＣ電圧の上限はプラズマ電位である。
【００４６】
同様に、折れ線３１２はプラズマ電位のわずかな増加を示し、作用条件線３０６と３０８でのプラズマ電位の値は、それぞれ継続して安定している。同様に、図３の折れ線３１４で示される基板の平均イオンエネルギーは値のわずかな減少を示し、継続して安定している。
【００４７】
図３において示されているように、グラフ３００は、ＤＣ制御モジュールの活用が、基板のＤＣバイアス、プラズマ電位および基板の平均イオンエネルギーのような処理環境のパラメータに対する制御を増強する。１例としてＰＦＳＰリングへのＤＣ電圧を制御することで、基板及び/又はプラズマの電位が制御される。また、基板の平均イオンエネルギーは、電流通路に可変抵抗を設置してグラウンドから絶縁された（フローティング）状態と接地状態との間の電位を微調整することで制御できる。また、ＤＣ効果は継続し、ＰＦＳＰリングの正ＤＣバイアスが限界、すなわちプラズマ電位に近づくと安定化する。
【００４８】
図４は、本発明の１実施例による、基板の半径方向に沿ったイオン飽和電流密度を示すデータのグラフ４００である。縦軸はイオン飽和電流密度Ｊｓａｔ（ｍＡ/ｃｍ２）を示す。横軸は基板中央からの距離（ｍｍ）を示す。１例として３００ｍｍ径の基板では、基板の縁部は半径が約１５０ｍｍのところである。
【００４９】
グラフ４００は折れ線４０２と４０４を含む。折れ線４０２はスイッチが開いた状態（すなわちＤＣ制御モジュールへの電流通路が存在しない）の基板上のイオン束、すなわちプラズマ密度の１例を示す。折れ線４０４はスイッチが閉じており、ＤＣ制御モジュールへの電流通路が存在する状態である基板上のイオン束の１例を示す。
【００５０】
例えば、プラズマ処理中にスイッチが閉じている状態を考える。その結果、基板のプラズマ密度は折れ線４０２と４０４で示されるように基板上で均一に増加する。前述のように、増加は、プラズマ密度が基板および基板エッジを越えて均一に増加する大域的増加状態となる。
【００５１】
図５は、本発明の１実施例による、基板のＤＣバイアスの関数としてのイオン飽和電流密度を示すデータのグラフ５００である。縦軸は飽和電流密度Ｊｓａｔ（ｍＡ/ｃｍ２）を示す。横軸はＤＣバイアス（Ｖ）を示す。
【００５２】
１実施例では、折れ線５０２は、ＤＣ制御モジュールへの電流通路がグラウンドから絶縁された（フローティング）状態から接地状態に向かうときにプラズマ密度が増加する様子を示す。グラウンドから絶縁された（フローティング）状態から接地状態へのプラズマ密度値はＤＣ接地の電流通路にセッティングされた可変抵抗により制御される。さらに、折れ線５０２はイオン飽和電流が正電圧ＤＣバイアスの増加と共に増加すること（例えば＋１２０Ｖ、＋２００Ｖおよび＋２５０Ｖ）並びにプラズマ電位の限界のためにその効果が徐々に安定化することを示している。
【００５３】
一般的に、ＤＣシースはＤＣ電位がグラウンドから絶縁された（フローティング）状態の電位以上に増加するとき接地電極で形成される。このフローティング電位とは、外部的にバイアスされておらず、接地もされていない非対称容量結合プラズマ処理システム内の１表面によって得られる電位のことである。基板とは対向側のＤＣシースの存在は、高エネルギー二次電子を捕捉（トラップ）する。高エネルギー二次電子の捕捉は、高エネルギー電子によるイオン化の相対的に広い横断面によってプラズマ密度に増加をもたらす。よって、基板のプラズマ密度は基板へのＤＣバイアスを制御することで操作できる。
【００５４】
図６は、本発明の１実施例による、２ＭＨｚベースライン回路のＰＦＳＰリングＤＣの電位の関数としてモデル化されたＤＣ電位結果のデータを示すグラフ６００である。
【００５５】
縦軸はモデル化されたＤＣ電位を電圧（Ｖ）で示す。横軸はＰＦＳＰリング上の異なるＤＣバイアス電圧（Ｖ）の状態を示す。３本の折れ線６１０、６１２および６１４は例示である。折れ線６１０は基板ＤＣバイアスＶｄｃの例を示す。折れ線６１２はプラズマ電位Ｖｐｌの例を示す。折れ線６１４は基板の平均イオンエネルギーＥｍｅａｎを示す。
【００５６】
折れ線６１４は、グラウンドから絶縁された（フローティング）状態から接地状態への約２００Ｖまでの２ＭＨｚ励起周波数のＤＣ電位による基板の平均イオンエネルギーの直接制御を予測する回路モデルの分析結果を示す。この限界を超えたところに関しては、このモデルは平均イオンエネルギーの安定化効果を予測する。平均イオンエネルギーに影響を及ぼすＤＣ電位の限界はプラズマ電位によるものである。さらに、このモデルは基板ＤＣバイアス、すなわち折れ線６１０と、プラズマ電位、すなわち折れ線６１２とを予測する。これらの結果は全範囲においてＰＦＳＰのＤＣ電位に整合する。このモデル予測は図６の結果を示す。それらは図３の測定結果と実質的に整合する。
【００５７】
図７は、本発明の１実施例による、２７ＭＨｚベースイライン回路のＰＦＳＰのＤＣ電位の相関要素としてモデル化されたＤＣ電位結果のデータを表すグラフ７００である。
【００５８】
縦軸はモデル化されたＤＣ電位（Ｖ）を示す。横軸はＰＦＳＰリングの異なるＤＣバイアス電圧（Ｖ）の状態を示す。３本の折れ線７１０、７１２および７１４がグラフ７００に図示されている。折れ線７１０は基板ＤＣバイアスＶｄｃの例を示す。折れ線７１２はプラズマ電位Ｖｐｌの１例を示す。折れ線７１４は基板の平均イオンエネルギーＥｍｅａｎの例を示す。
【００５９】
折れ線７１４は、全範囲にわたる２７ＭＨｚ励起周波数のＤＣ電位による基板の平均イオンエネルギーの直接制御を行わない予測回路モデルの分析結果を示す。しかし、このモデルは基板ＤＣバイアス、すなわち折れ線７１０と、プラズマ電位、すなわち折れ線７１２との予測は行う。結果は全範囲にわたるＰＦＳＰのＤＣ電位と整合する。
【００６０】
１実施形態では、回路モデルの予測は基板ＤＣバイアスと、プラズマ電位結果とが低ＲＦ周波数と高ＲＦ周波数の両方に対して全範囲にわたりＰＦＳＰのＤＣ電位と整合することを示す。しかし、ＰＦＳＰのＤＣ電位の相関要素としての基板の平均イオンエネルギーの減少は、主として低周波励起、例えば２ＭＨｚの影響によるものである。よって、二重周波ＲＦ電力、すなわち、２ＭＨｚと２７ＭＨｚでの図３の平均イオンエネルギーの制御を示す測定結果は主として低周波数（例：２ＭＨｚ）の影響によるものである。
【００６１】
図１、図２Ａおよび図２Ｂで解説された前述の方法と装置に加えて、ホットエッジリングには限定されずにＰＦＳＰリングが採用されている他の実施形態が提供され、上方電極からＤＣ制御モジュールに至るＤＣ通路の創出に採用される。図８は、本発明の１実施例による、プラズマ処理システムに対する制御を増強するように設計された構成要素を備えた多重周波容量結合プラズマ処理システム８００を図示する。このプラズマ処理システム８００は、接地された上方電極８０４、基板８０６、静電チャック８０８、下方体８１０、ＲＦ電力源８１２、石英製結合リング８１４、ホットエッジリング８１６、カバーリング８２０、底部絶縁体８１８、底部接地延長部８２２、カバーリング８２４、複数の閉じ込めリング（８２６Ａ、８２６Ｂ、８２６Ｃおよび８２６Ｄ）、ＲＦフィルター８２８、ＤＣ制御モジュール８６０、スイッチ８３０、可変抵抗８３１、外部ＤＣ接地８３２、外部負ＤＣバイアス８３４および外部正ＤＣバイアス８３６を含むように設計されている。
【００６２】
例えば、ホットエッジ８１６や石英製結合リング８１４のような従来技術の容量結合プラズマ処理システムから構成要素を排除することなく、製造業者がプラズマ処理システムパラメータ（電圧電位、プラズマ密度、等）の制御の増強を望む場合を考える。１実施例では、ＤＣ導電結合リング８４２とＰＦＳＰリング８４４はＤＣ導電通路を提供するように追加される。１例では、結合リング８４２は、上方電極８０４から、プラズマ８０２、ＰＦＳＰリング８４４、下方体８１０およびＲＦフィルター８２８を介してＤＣ制御モジュール８６０に電流を流す導電通路を提供する。１例ではＤＣ導電結合リング８４２はアルミ製であり、ＰＦＳＰリング８４４はシリコン製である。従って、導電結合リング８４２とＰＦＳＰリング８４４の追加は、基板の縁部近辺での処理の均一性を犠牲にせずに外部ＤＣ電力を利用してイオンエネルギー及び/又はプラズマ密度を制御するため、製造業者に代わりの適用法を提供する。
【００６３】
前述の実施形態の解説から理解されるであろうが、プラズマ処理システムはプラズマ処理パラメータの増強された制御を提供するように変更できる。従って、製造会社は、機械的に閉じ込められ、高度に非対称である容量結合プラズマ処理システムの従来のプラズマ処理範囲を超えて自身の基板処理能力を拡張することで、激しく競合するプラズマ処理市場において確固たる地位を獲得することができる。さらに、これら新規な構成要素は構造が比較的に単純で安価であるため、製造コストが軽減される。
【００６４】
本発明をいくつかの好適実施形態を利用して解説したが、本発明の範囲内でそれらの別形態、変更および均等物の利用が可能である。また、発明の名称、発明の概要および要約は便宜的に提供されているものであり、本発明の範囲の理解に使用されるべきでものではない。本発明の方法および装置を利用する多数の別形態が存在する。いくつかの例が説明されているが、それらの例は本発明の説明のみを目的としており、本発明の限定を意図するものではない。従って、本明細書の「請求の範囲」が本発明のそのような別例、変更および均等物を含んでいると解釈されるものであり、本発明の真の精神と範囲に含まれるものと解釈されるべきである。
【特許請求の範囲】
【請求項１】
プラズマ処理チャンバ内における基板処理方法であって、
上方電極と下方電極とを備えたプラズマ処理チャンバ内で基板を支持するステップと、
前記上方電極と前記下方電極との間でプラズマを発生させるために少なくとも１体のＲＦ電力源を利用するステップと、
導電通路を形成するために前記下方電極に結合された導電結合リングを利用するステップと、
前記導電結合リングの上方に設置されるプラズマ対向基板周辺（ＰＦＳＰ）リングを利用するステップと、
プラズマ処理パラメータを制御するために、前記ＰＦＳＰリングを、ＲＦフィルターを介した直流（ＤＣ）接地、ＲＦフィルターと可変抵抗とを介したＤＣ接地、ＲＦフィルターを介した正のＤＣ電力源およびＲＦフィルターを介した負のＤＣ電力源のうちの少なくとも１つに結合するステップと、
を含んでいることを特徴とする方法。
【請求項２】
ＰＦＳＰリングはホットエッジリングであることを特徴とする請求項１記載のプラズマ処理システム。
【請求項３】
ＰＦＳＰリングはホットエッジリングではなく、基板の周辺のいかなるタイプのプラズマ対向リングであっても構わないことを特徴とする請求項１記載のシステム。
【請求項４】
導電結合リングはアルミ製であることを特徴とする請求項１記載のシステム。
【請求項５】
導電結合リングはシリコン製であることを特徴とする請求項１記載のシステム。
【請求項６】
ＲＦ電力源は略２ＭＨｚの周波数であることを特徴とする請求項１記載のシステム。
【請求項７】
ＲＦ電力源は略２７ＭＨｚの周波数であることを特徴とする請求項１記載のシステム。
【請求項８】
ＲＦ電力源は略６０ＭＨｚの周波数であることを特徴とする請求項１記載のシステム。
【請求項９】
プラズマ処理システムは容量結合プラズマ処理システムであることを特徴とする請求項１記載のシステム。
【請求項１０】
プラズマ処理システムであって、
上方電極と、
下方電極と、
前記上方電極と前記下方電極との間でプラズマを発生させるために少なくとも１体のＲＦ電力源と、
導電通路を形成するために前記下方電極に結合された導電結合リングと、
前記導電結合リングの上方に設置されるプラズマ対向基板周辺（ＰＦＳＰ）リングと、
を含んで成り、プラズマ処理パラメータを制御するために、前記ＰＦＳＰリングは、ＲＦフィルターを介した直流（ＤＣ）接地、ＲＦフィルターと可変抵抗とを介したＤＣ接地、ＲＦフィルターを介した正のＤＣ電力源、およびＲＦフィルターを介した負のＤＣ電力源のうちの少なくとも１つに結合されていることを特徴とするプラズマ処理システム。
【請求項１１】
ＰＦＳＰリングはホットエッジリングであることを特徴とする請求項１０記載のプラズマ処理システム。
【請求項１２】
ＰＦＳＰリングはホットエッジリングではなく、基板の周辺のいかなるタイプのプラズマ対向リングであっても構わないことを特徴とする請求項１０記載のシステム。
【請求項１３】
導電結合リングはアルミ製であることを特徴とする請求項１０記載のシステム。
【請求項１４】
導電結合リングはシリコン製であることを特徴とする請求項１０記載のシステム。
【請求項１５】
ＲＦ電力源は略２ＭＨｚの周波数であることを特徴とする請求項１０記載のシステム。
【請求項１６】
ＲＦ電力源は略２７ＭＨｚの周波数であることを特徴とする請求項１０記載のシステム。
【請求項１７】
ＲＦ電力源は略６０ＭＨｚの周波数であることを特徴とする請求項１０記載のシステム。
【請求項１８】
プラズマ処理システムは容量結合プラズマ処理システムであることを特徴とする請求項１０記載のシステム。
【請求項１】
プラズマ処理チャンバ内における基板処理方法であって、
上方電極と下方電極とを備えたプラズマ処理チャンバ内で基板を支持するステップと、
前記上方電極と前記下方電極との間でプラズマを発生させるために少なくとも１体のＲＦ電力源を利用するステップと、
導電通路を形成するために前記下方電極に結合された導電結合リングを利用するステップと、
前記導電結合リングの上方に設置されるプラズマ対向基板周辺（ＰＦＳＰ）リングを利用するステップと、
プラズマ処理パラメータを制御するために、前記ＰＦＳＰリングを、ＲＦフィルターを介した直流（ＤＣ）接地、ＲＦフィルターと可変抵抗とを介したＤＣ接地、ＲＦフィルターを介した正のＤＣ電力源およびＲＦフィルターを介した負のＤＣ電力源のうちの少なくとも１つに結合するステップと、
を含んでいることを特徴とする方法。
【請求項２】
ＰＦＳＰリングはホットエッジリングであることを特徴とする請求項１記載のプラズマ処理システム。
【請求項３】
ＰＦＳＰリングはホットエッジリングではなく、基板の周辺のいかなるタイプのプラズマ対向リングであっても構わないことを特徴とする請求項１記載のシステム。
【請求項４】
導電結合リングはアルミ製であることを特徴とする請求項１記載のシステム。
【請求項５】
導電結合リングはシリコン製であることを特徴とする請求項１記載のシステム。
【請求項６】
ＲＦ電力源は略２ＭＨｚの周波数であることを特徴とする請求項１記載のシステム。
【請求項７】
ＲＦ電力源は略２７ＭＨｚの周波数であることを特徴とする請求項１記載のシステム。
【請求項８】
ＲＦ電力源は略６０ＭＨｚの周波数であることを特徴とする請求項１記載のシステム。
【請求項９】
プラズマ処理システムは容量結合プラズマ処理システムであることを特徴とする請求項１記載のシステム。
【請求項１０】
プラズマ処理システムであって、
上方電極と、
下方電極と、
前記上方電極と前記下方電極との間でプラズマを発生させるために少なくとも１体のＲＦ電力源と、
導電通路を形成するために前記下方電極に結合された導電結合リングと、
前記導電結合リングの上方に設置されるプラズマ対向基板周辺（ＰＦＳＰ）リングと、
を含んで成り、プラズマ処理パラメータを制御するために、前記ＰＦＳＰリングは、ＲＦフィルターを介した直流（ＤＣ）接地、ＲＦフィルターと可変抵抗とを介したＤＣ接地、ＲＦフィルターを介した正のＤＣ電力源、およびＲＦフィルターを介した負のＤＣ電力源のうちの少なくとも１つに結合されていることを特徴とするプラズマ処理システム。
【請求項１１】
ＰＦＳＰリングはホットエッジリングであることを特徴とする請求項１０記載のプラズマ処理システム。
【請求項１２】
ＰＦＳＰリングはホットエッジリングではなく、基板の周辺のいかなるタイプのプラズマ対向リングであっても構わないことを特徴とする請求項１０記載のシステム。
【請求項１３】
導電結合リングはアルミ製であることを特徴とする請求項１０記載のシステム。
【請求項１４】
導電結合リングはシリコン製であることを特徴とする請求項１０記載のシステム。
【請求項１５】
ＲＦ電力源は略２ＭＨｚの周波数であることを特徴とする請求項１０記載のシステム。
【請求項１６】
ＲＦ電力源は略２７ＭＨｚの周波数であることを特徴とする請求項１０記載のシステム。
【請求項１７】
ＲＦ電力源は略６０ＭＨｚの周波数であることを特徴とする請求項１０記載のシステム。
【請求項１８】
プラズマ処理システムは容量結合プラズマ処理システムであることを特徴とする請求項１０記載のシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２０１０−５２４１５７（Ｐ２０１０−５２４１５７Ａ）
【公表日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願番号】特願２０１０−５０１１９８（Ｐ２０１０−５０１１９８）
【出願日】平成２０年３月２６日（２００８．３．２６）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０５８３１６
【国際公開番号】ＷＯ２００８／１２１６５５
【国際公開日】平成２０年１０月９日（２００８．１０．９）
【出願人】（５０４４０１６１７）ラム リサーチ コーポレーション (87)
【Ｆターム（参考）】
【公表日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願日】平成２０年３月２６日（２００８．３．２６）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０５８３１６
【国際公開番号】ＷＯ２００８／１２１６５５
【国際公開日】平成２０年１０月９日（２００８．１０．９）
【出願人】（５０４４０１６１７）ラム リサーチ コーポレーション (87)
【Ｆターム（参考）】
[ Back to top ]