半導体装置、携帯通信端末、ＩＣカード及びマイクロコンピュータ
【課題】搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる非接触インタフェース技術を提供する。
【解決手段】変調された搬送波をアンテナ(１０)から入力し、入力した搬送波から抽出したクロック信号（ＣＬＫＲＥＦ）に基づいて内部クロック信号（ＣＬＫＰＬＬ）を生成し、内部クロック信号に同期動作する半導体装置(１１)において、抽出されたクロック信号を入力して内部クロック信号を生成するＰＬＬ回路(１３)に、前記搬送波から抽出されたクロック信号が離散的に途切れた場合に内部クロック信号をその直前の周波数に維持させる電圧制御発振機能を搭載する。これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。
【解決手段】変調された搬送波をアンテナ(１０)から入力し、入力した搬送波から抽出したクロック信号（ＣＬＫＲＥＦ）に基づいて内部クロック信号（ＣＬＫＰＬＬ）を生成し、内部クロック信号に同期動作する半導体装置(１１)において、抽出されたクロック信号を入力して内部クロック信号を生成するＰＬＬ回路(１３)に、前記搬送波から抽出されたクロック信号が離散的に途切れた場合に内部クロック信号をその直前の周波数に維持させる電圧制御発振機能を搭載する。これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁誘導による近接通信（ＮＦＣ（Near Field Communication））機能を備えた半導体装置、携帯通信端末、ＩＣカード、及びマイクロコンピュータに関する。
【背景技術】
【０００２】
非接触通信システムでは、非接触通信カードはリーダライタから供給される搬送波から抽出したクロック信号に同期して動作する。したがって、通信途中で搬送波が消失すると、クロック信号を抽出することができなくなり、通信カードの動作が停止されることになる。例えば、振幅の１００％を変調対象とするＡＳＫ（amplitude shift keying）１００％変調信号をアンテナから入力する場合には、入力信号の変調期間において搬送波が消失し、クロック信号の抽出ができなくなる。その他の原因で搬送波が消失することも想定される。
【０００３】
特許文献１においては、ＡＳＫ１００％変調信号を用いるタイプＡ（Type A）通信において、搬送波が途切れたときは、内部クロックを一時的に停止させ、これにより、ASK１００％変調信号受信時とASK１０％変調信号受信時の双方でデコード回路などの内部回路の動作を統一化することが記載される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１０２３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、非接触通信用半導体装置による非接触通信に並行して、非接触通信用半導体装置（ＮＦＣチップとも称する）がその通信データを用いて別のデータ処理回路とインタフェースするような用途について検討した。例えばＮＦＣチップをＳＩＭカードにインタフェースさせる場合であり、ＮＦＣチップを用いた通信に関する認証を直接ＳＩＭカードとのインタフェースによって行う。ベースバンドプロセッサ若しくはアプリケーションプロセッサ等を介してＳＩＭカードとＮＦＣチップとをインタフェースさせるものではない。ＮＦＣチップとＳＩＭカードとのインタフェースにはＳＷＰ（Single Wired Protocol）が用いられ、これは、ＮＦＣチップとＳＩＭカードの夫々がクロック同期動作していることを前提とする非同期通信であり、クロック消失期間が何時になるか解らない状態では正常な通信を行うことはできない。ＡＳＫ１００%変調信号におけるクロック消失期間である変調期間は信号値によって相違されるからである。よって、非接触通信に並行してＳＷＰによる通信を行うことができない。非接触通信を行った後にＳＷＰ通信を行うという、直列的な処理が必要になり、通信効率が著しく低下する。さらに、搬送波からクロック信号の抽出が出来ないとき内部動作が停止すること自体、ＮＦＣチップによる通信動作の効率を低下させることになる。
【０００６】
本発明の目的は、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる非接触インタフェース技術を提供することにある。
【０００７】
本発明の別の目的は、非接触通信に並行してＳＷＰ等による通信を行うことを可能にする非接触インタフェース技術を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成し、内部クロック信号に同期動作する半導体装置において、抽出されたクロック信号を入力して内部クロック信号を生成するＰＬＬ回路に、前記搬送波から抽出されたクロック信号が離散的に途切れた場合に内部クロック信号をその直前の周波数に維持させる電圧制御発振機能を搭載する。
【００１１】
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。
【００１４】
また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
【図面の簡単な説明】
【００１５】
【図１】図は本発明の一例に係るＮＦＣカード（ＮＦＣＣＲＤ）を用いるＮＦＣシステムの概略を示すブロック図である。
【図２】図２は搬送波の途切れ、抽出クロックの消失、及び内部クロックの維持について示した信号波形図である。
【図３】図３はクロック再生回路としてのＰＬＬ回路の一例を示すブロック図である。
【図４】図４は充放電回の概略を例示するブロック図である。
【図５】図５は抽出クロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの同期が採れた安定状態において抽出クロック信号ＣＬＫＲＥＦが停止したときの内部クロック信号ＣＬＫＰＬＬの波形を例示するタイミングチャートである。
【図６】図６は位相周波数差検出回路の一例を示すブロック図である。
【図７】図７は位相周波数差検出回路の他の例を示すブロック図である。
【図８】図８は位相周波数差検出回路の更に別の例を示すブロック図である。
【図９】図９は図８の例で使用する位相周波数差検出部の一例を示すブロック図である。
【図１０】図１０は図９に示される位相周波数差検出部の動作タイミングを例示するタイミングチャートである。
【図１１】図１１はクロック検出部による信号ＣＬＫＲＥＦの停止状態を検出する手法について例示する説明図である。
【図１２】図１２は本発明に係るＮＦＣチップを搭載した携帯端末の一例である携帯電話器を示すブロック図である。
【図１３】図１３は図１２のＮＦＣチップが非接触通信に並行してＳＩＭカードとデータインタフェースを行う動作を例示するタイミングチャートである。
【図１４】図１４はＮＦＣチップが非接触通信とＳＩＭカードとの間のデータインタフェースとを直列的に行う比較例に係る動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１６】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１７】
〔１〕本発明の代表的な実施の形態に係る半導体装置（１１，１１Ａ）は、振幅変調された搬送波をアンテナ(１０)から入力して復調すると共に前記搬送波（ＣＲＲ）からクロック信号（ＣＬＫＲＥＦ）を抽出する受信回路(１２)と、送信データに基づいて変調された信号をアンテナから送信する送信回路(１４)と、前記送信回路及び受信回路による送受信のためのデータ処理を行うロジック回路(１６)と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号(ＣＬＫＰＬＬ)を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路(１３)と、を備える。前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う。
【００１８】
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。よって、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
【００１９】
〔２〕項１の半導体装置において、前記ＰＬＬ回路は、入力にローパスフィルタ(１０２)が接続された電圧制御発振回路(１０３)を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。従来のＰＬＬ回路においてクロック入力が停止すればこれに応じて帰還入力の周波数も低くされるのが通常の電圧制御発振機能である。ここでの手段は通常の電圧制御発振機能とは大きく相違する。
【００２０】
〔３〕項１の半導体装置において、前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である。変調率は１００％に限定されない。抽出クロックの消失は通信状況等によっても生ずることが想定されるからである。
【００２１】
〔４〕項３の半導体装置において、前記送信回路による変調は負荷変調である。
【００２２】
〔５〕項１の半導体装置において、前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路（１５）を有する。
【００２３】
〔６〕項１の半導体装置において、半導体装置の外部から動作電源が供給される外部電源端子(５１)を有する。搬送波が途切れるとその間、整流動作による電流若しくは電圧積分動作が途絶え、安定化容量の大きさとの関係で電源電圧が低下しても、外部電源によってそれを補うことが可能になる。
【００２４】
〔７〕項１の半導体装置において、半導体装置は例えば単一の半導体基板に形成される。
【００２５】
〔８〕項１の半導体装置において、前記ロジック回路はホストインタフェース回路（５３）とＳＩＭインタフェース回路（５２）をと有する。ＮＦＣチップにＳＩＭカードを接続し、非接触インタフェースによる認証を直接ＳＩＭカードとの間で行う利用形態が考慮される。
【００２６】
〔９〕携帯通信端末への本発明の適用を考慮すると、携帯通信端末(７０)は項８の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータ(５７)と、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロット(５６)と、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路(６１)と、前記各回路に動作電源を供給するバッテリ電源(５４)と、を有する。
【００２７】
〔１０〕ＩＣカードへの本発明の適用を考慮すると、ＩＣカードはアンテナを有するカード基板に項１の半導体装置が搭載されて成る。
【００２８】
〔１１〕本発明の別の観点による半導体装置は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号のデータ処理を行うロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う。
【００２９】
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。よって、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
【００３０】
〔１２〕項１１の半導体装置において、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
【００３１】
〔１３〕項１２の半導体装置において、前記ＰＬＬ回路は、前記抽出されたクロック信号と内部クロック信号に同期する帰還信号との間の位相差に応じて充電用エラー信号（ＡＣＬ）及び放電用エラー信号(ＢＲＫ)を生成する位相周波数差検出回路（１００）と、前記充電用エラー信号を受けて出力ノード（ＮＤＯ）を充電し、前記放電用エラー信号を受けて前記出力ノードを放電する充放電回(１０１)と、を有する。前記充放電回路の出力ノードは前記ローパスフィルタ(１０２)の入力に結合される。前記位相周波数差検出回路は、前記抽出されたクロック信号（ＣＬＫＲＥＦ）の第１論理値の第１期間における前記帰還信号(ＣＬＫＦＢ)の第２論理値の第２期間と第１論理値の第３期間との間に既定の関係があるとき前記充電用エラー信号による前記出力ノードの充電量と前記放電用エラー信号による前記出力ノードの放電量とを等しくし、前記第２期間と前記第３期間との関係が前記既定の関係から逸脱した場合にはその逸脱量を抑制するように前記出力ノードの充電量又は放電量を偏倚させ、前記抽出されたクロック信号の変化の停止による前記第１期間の消失に応じて前記充電用エラー信号による前記出力ノードの充電と前記放電用エラー信号による前記出力ノードの放電とを共に停止させる。
【００３２】
〔１４〕項１１の半導体装置において、前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である。
【００３３】
〔１５〕項１１の半導体装置において、前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する。
【００３４】
〔１６〕項１１の半導体装置において、半導体装置の外部から動作電源が供給される外部電源端子を有する。
【００３５】
〔１７〕項１１の半導体装置は、例えば単一の半導体基板に形成される。
【００３６】
〔１８〕項１１の半導体装置において、前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する。
【００３７】
〔１９〕携帯通信端末への適用を考慮すると、携帯通信端末は、項１８の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する。
【００３８】
〔２０〕本発明の別の観点によるマイクロコンピュータは、変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成すると共に、入力した信号をデコードし、デコードしたデータを出力することにより、電磁誘導による通信を行う通信回路と、前記通信回路から出力されたデータを処理するデータ処理回路とを有する。前記通信回路は、前記搬送波から抽出されたクロック信号が離散的に途切れた場合も前記内部クロック信号に同期して前記デコード及びデータの出力動作を継続する。
【００３９】
〔２１〕項２０のマイクロコンピュータにおいて、前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う。
【００４０】
〔２２〕項２１のマイクロコンピュータにおいて、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
【００４１】
〔２３〕項２０のマイクロコンピュータにおいて、前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う。
【００４２】
〔２４〕項２３のマイクロコンピュータにおいて、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
【００４３】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４４】
図１には本発明の一例に係るＮＦＣカード（ＮＦＣＣＲＤ）を用いるＮＦＣシステムの概略が示される。１はＮＦＣカード、２はＮＦＣカード１のリーダライタ（ＲＤＷＲ）である。４はＮＦＣカード１とリーダライタ２との間でやり取りされる電磁波を表す。ここでは、クロック信号（Ｃｌｏｃｋ）、データ（Ｄａｔａ）、及び電力（Ｐｏｗｅｒ）を含むものとして模式的に表されている。
【００４５】
リーダライタ２はホスト装置３に接続される。ホスト装置３はリーダライタ２に要求ＲＥＱを与え、それに対する応答ＲＳＰを受取る。リーダライタ２は、ＮＦＣカード１を無線通信によってリードライト可能とするもので、特に制限されないが、送信回路（ＴＸＲＷ）２４、受信回路（ＲＸＲＷ）２２、クロック発生回路（ＣＰＧ）２３、制御回路（ＣＯＮＴ）２６、および電源回路（ＰＷＲＳＰＬ）２５を備える。この無線通信は所謂パケット通信とされ、データを複数のパケットに分割して行われる。
【００４６】
送信回路２４は制御回路２６から受取った送信データに基づいて振幅偏移変調(ＡＳＫ：amplitude shift keying)を行うための変調制御信号を生成し、これに基づいてループアンテナ２０からＲＦ信号の送信を行う。受信回路２２はＮＦＣカード１から送信された負荷変調信号をループアンテナ１０介して受信し、受信データを復調する。制御回路２６は受信回路２２及び送信回路２４の動作を制御すると共に動作の結果を必要に応じてホスト装置３に返す制御を行う。クロック発生回路２３はリーダライタ２の動作基準クロック信号を生成する。
【００４７】
リーダライタ２は、所定の周波数のキャリア信号（搬送波）をループアンテナ２０から放出する。ＮＦＣカード１は、自己のループアンテナ１０がリーダライタ２のループアンテナ２０と電磁誘導を引き起こす範囲内にあると、キャリア信号がループアンテナ１０に誘起される。この誘起電圧は、ＮＦＣカード１の動作用電源として使用される。また、ＮＦＣカード１において送信すべきデータによって上記キャリア信号を負荷変調し、それがリーダライタ２に受信されることでデータ通信が可能とされる。
【００４８】
ＮＦＣカード1はカード基板にアンテナ１０とＮＦＣカード用の半導体装置であるＮＦＣチップ（ＮＦＣＣＨＰ）１１とを備える。ＮＦＣチップ１１は本発明に係る半導体装置の一例であり、単結晶シリコン等の１個の半導体基板に相補型ＭＯＳ集積回路製造技術等を用いて形成される。ＮＦＣチップ１１は、受信回路（ＲＸＣＲＤ）１２、ＰＬＬ回路（ＰＬＬ）１３、送信回路（ＴＸＣＲＤ）１４、整流回路（ＲＣＴＦ）１５、及びロジック回路１６を備える。前記アンテナ１０は、閉ループのコイルを構成しており、このコイルに流れる電流が変化することで、電磁波を出力する。また、アンテナ１０としてのコイルを通る磁束が変化することで、アンテナ１０に電流が流れる。
【００４９】
受信回路１２は、振幅変調された搬送波をアンテナ１０から入力し、アンテナ１０に流れる電流を受信し、信号を復調して、ロジック回路１６に供給すると共に、入力した搬送波からクロック信号を抽出する。抽出されたクロック信号を単に抽出クロック信号ＣＬＫＲＥＦと称する。
【００５０】
ロジック回路１６は、受信回路１２から供給される復調信号Ｒｘｄの符号タイプを判別すると共に、判別した符号タイプに応じて復調信号をデコード（復号）し、そのデコードの結果得られる受信データを、受信データバッファに一時的に保持し、受信データバッファに蓄積された受信データをメモリに格納し、あるいは演算を行ってメモリに格納する。また、ロジック回路１６はリーダライタ等の他の装置に送信すべきデータを、メモリから送信データバッファに転送し、送信データを、エンコード（符号化）し、変調制御信号Ｔｘｄを生成する。
【００５１】
送信回路１４は、外部からアンテナ１０としてのコイルを見たときのインピーダンスを、ロジック回路１６からの変調制御信号Ｔｘｄにしたがって変化させる。リーダライタ２が搬送波としての電磁波を出力することにより、アンテナ１０の周囲に高周波による磁界が形成されている場合、アンテナ１０としてのコイルのインピーダンスが変化することにより、アンテナ１０の周囲の磁界が変化する。これにより、リーダ／ライタが出力している電磁波としての搬送波が、変調制御信号にしたがって変調され、ロジック部１６で生成された送信データが、電磁波を出力しているリーダライタ２に送信される。
【００５２】
整流回路１５は整流器と安定化容量からなり、アンテナで受信した搬送波を整流して安定化容量に電化を蓄積することによってＮＦＣチップ１１の動作電源（内部電源）を生成する。
【００５３】
ＰＬＬ回路１３は、受信回路１２により抽出された抽出クロック信号ＣＬＫＲＥＦを入力して前記ロジック回路１６や送信回路１４等の内部クロック信号ＣＬＫＰＬＬを生成し、前記内部クロック信号ＣＬＫＰＬＬを前記抽出クロック信号ＣＬＫＲＥＦに同期させる制御を行う。ここで、ＮＦＣカード１が利用する伝送符合の仕様を、例えばタイプＡとする。タイプＡでは、リーダライタ２からＮＦＣカード２へのデータ伝送には、符号タイプとしてモディファイ・ミラー（Modifide Miller）によるエンコード（符号化）が行われ、ＩＣカードからリーダライタへのデータ伝送には、符号タイプとしてマンチェスタによりデータのエンコードが行われる。ＡＳＫ１００％変調方式が用いられるタイプＡの場合には、図２に例示されるように、受信信号の無変調期間（Ｔ１）では搬送波ＣＲＲが消失しており、その期間において抽出クロックの変化が停止される。詳細は後述するが、ＰＬＬ回路１３は、アンテナ１０から入力する搬送波ＣＲＲの消失期間Ｔ１に、前記内部クロック信号ＣＬＫＰＬＬの周波数を前記消失期間直前の値に維持するための制御を行う。換言すれば、ＰＬＬ回路１３は、前記抽出されたクロック信号ＣＬＫＲＥＦの変化が停止された停止期間に、前記内部クロック信号ＣＬＫＰＬＬの周波数を前記停止期間の直前の値に維持するための制御を行う。
【００５４】
図３にはクロック再生回路としてのＰＬＬ回路１３の一例が示される。ＰＬＬ回路１３は、位相周波数差検出回路（ＰＦＤ）１００、エラー電流発生回路としての充放電回（ＥＣＧ）１０１、ローパスフィルタ（ＬＰＦ）１０２、電圧制御発振回路（ＶＣＯ）１０３、及び分周回路（ＤＩＶ）１０４か成る。
【００５５】
分周回路１０４は内部クロック信号ＣＬＫを分周して帰還信号ＣＬＫＦＢを出力する。分周比は１／Ｎとされる（Ｎは正の整数）。電圧制御発振回路（ＶＣＯ）１０３は入力される制御電圧ＶＣＮＴが高いほど出力するクロック信号ＣＬＫＰＬＬの周波数を高くし、入力する制御電圧ＶＣＮＴが低いほど出力するクロック信号ＣＬＫＰＬＬの周波数を低くする。位相周波数差検出回路１００は前記抽出されたクロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの分周信号であるに帰還信号ＣＬＫＦＢとの間の位相差に応じて充電用エラー信号ＡＣＬ及び放電用エラー信号ＢＲＫを生成する。充放電回１０１は図４に例示されるようにプッシュプル回路により構成され、前記充電用エラー信号ＡＣＬを受けて出力ノードＮＤＯを充電し、前記放電用エラー信号ＢＲＫを受けて前記出力ノードＮＤＯを放電する。これにより、前記出力ノードＮＤＯに結合されたローパスフィルタ回路１０２にはエラー電流ＥＣＲＮＴが流れ、これによって得られる電圧を平滑化し、平滑化された電圧を制御電圧ＶＣＮＴとして電圧制御発振回路（ＶＣＯ）１０３に出力する。
【００５６】
位相周波数差検出回路１００は、抽出クロック信号ＣＬＫＲＥＦの停止期間において、前記充電用エラー信号ＡＣＬ及び放電用エラー信号ＢＲＫを非活性化して、ローパスフィルタ１０２の入力、すなわち出力ノードＮＤＯに対する充放電を停止する。これによって、内部クロック信号ＣＬＫＰＬＬの周波数は、抽出クロック信号ＣＬＫＲＥＦの停止直前の周波数に維持されようとする。仮に、この制御を採用しなければ、参照クロック（ＣＬＫＲＥＦ）が停止すればそれに追従して出力クロック（ＣＬＫＰＬＬ）も停止されるはずであり、抽出クロック信号ＣＬＫＲＥＦの停止に呼応して内部クロックＣＬＫＰＬＬも不所望に停止してしまう。要するに、本発明においてＰＬＬ回路を採用するのは、参照クロックが停止しても出力クロックである内部クロックの周波数をその直前の状態に維持するためである。
【００５７】
図５には抽出クロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの同期が採れた安定状態において抽出クロック信号ＣＬＫＲＥＦが停止したときの内部クロック信号ＣＬＫＰＬＬの波形を例示する。
【００５８】
充電用エラー信号ＡＣＬは抽出クロック信号ＣＬＫＲＥＦのハイレベル期間と帰還信号ＣＬＫＦＢのローレベル期間で活性（ハイレベル）、放電用エラー信号ＢＲＫは抽出クロック信号ＣＬＫＲＥＦのハイレベル期間と帰還信号ＣＬＫＦＢのハイレベル期間で活性（ハイレベル）とされる。したがって、図５に例示されるように、抽出クロック信号ＣＬＫＲＥＦと期間信号ＣＬＫＦＢの周波数が等しく且つ後者の位相が９０度遅れた状態で、充電電流と放電電流が釣りあって、その状態を維持しようとする。このとき、クロック信号ＣＬＫＲＦＥの変化が停止してハイレベルがなくなると、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫが共に非活性の状態に揃えられ、同じく充電電流と放電電流がゼロに釣りあって、その状態を維持しようとする。結果として、抽出クロック信号ＣＬＫＲＥＦの停止期間Ｔ１においても内部クロック信号ＣＬＫＰＬＬの出力は安定的に維持される。ＩＳＯ１４４４３−Ａ（タイプＡ方式）におけるデータの伝送レートは１０６ｋｂｐｓ（kilo bit per second）、２１２ｋｂｐｓ、４２４ｋｂｐｓ、又は８４７ｋｂｐｓなどであるから、受信信号の無変調期間に応ずる搬送波の消失によって抽出クロック信号ＣＬＫＲＥＦの変化が停止される時間は伝送レートに依存する時間に過ぎず、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫが共に非活性の状態に揃えられる時間が著しく長くなることはなく、内部クロック信号ＣＬＫＰＬＬの安定化は阻害されない。
【００５９】
図６には位相周波数差検出回路１００の一例が示される。同図ではクロック信号ＣＬＫＲＥＦと帰還信号ＣＬＫＦＢの信号レベルを２入力アンドゲートＡＮＤ１〜ＡＮＤ２、及びインバータＩＮＶ１を用いて検出することによって、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫを生成する。
【００６０】
図７には位相周波数差検出回路１００の他の例が示される。同図ではエッジトリガＤ型フリップフロップＦＦ１〜ＦＦ４、２入力アンドゲートＡＮＤ３〜ＡＮＤ４、及びインバータＩＮＶ２を用いて構成される。これによれば、ＣＬＫＲＥＦの立ち上がりに同期してＡＣＬがハイレベルに反転され、ＣＬＫＦＢの立ち上がりまでそれが維持される。一方、ＢＲＫについては、ＣＬＫＦＢの立ち上がりに同期してＢＲＫがハイレベルに反転され、ＣＬＫＲＥＦの立ち下がりまでそれが維持される。図６のレベル検出に比べて図７のエッジ検出手法の方が耐ノイズ性に優れる。
【００６１】
図８には位相周波数差検出回路１００の更に別の例が示される。位相周波数差検出部（ＰＦＤＰ）１００Ａとクロック検出部（ＣＫＤＴＣ）１００Ｂによって位相周波数差検出回路１００を構成する。位相周波数差検出部１００Ａは図９に例示されるようにエッジトリガ型フリップフロップＦＦ５〜ＦＦ６、２入力アンド（論理積）ゲートＡＮＤ５、およびオア（論理和）ゲートＯＲから成る。オアゲートＯＲにはクロック検出部（ＣＫＤＴＣ）１００Ｂにより抽出クロック信号ＣＬＫＲＥＦの停止期間に出力されるハイレベルの検出信号が供給される。位相周波数差検出部１００Ａの動作波形は図１０に例示される。図９及び図１０より明らかなように、この構成では、ＣＬＫＲＥＦの変化が停止すると、ＣＬＫＨＢも停止しようとする。これを抑制するために、クロック検出部１００Ｂは、ＣＬＫＲＥＦの変化が停止したことを検出すると、その停止期間に亘り、信号ＡＣＬ及びＢＲＫを共に非活性に強制する。
【００６２】
クロック検出部１００ＢによるＣＬＫＲＥＦの停止検出は以下のように行うことができる。例えば、図１１に例示されるように、搬送波の包絡線検波信号ＥＮＶＬＰに対して第１閾値(ＶＴＨ１)との大小を判別し（第１判別）、且つ、搬送波に対して第１閾値よりも小さな第２閾値（ＶＴＨ２）との大小を判別し（第２判別）、第１判別結果が小（ローレベル）になった後に、第２判別結果が所定時間以上小（ローレベル）になったとき、クロック信号ＣＬＫＲＥＦの停止と判定し、第２判別結果が大（ハイレベル）になった後に第２判別結果が大（ハイレベル）になったとき、クロック信号ＣＬＫＲＥＦが変化を再開したと判定する。
【００６３】
図１２には本発明に係るＮＦＣチップを搭載した携帯端末が例示される。ここでは携帯端末として携帯電話器（ＣＬＲＰＨＮ）７０を一例とし、携帯電話器７０はＮＦＣカード（ＮＦＣＣＲＤ）１Ａを搭載する。ＮＦＣカード１Ａは、図１のＮＦＣカード１に比べて外部インタフェース機能が拡張され、且つ、携帯電話器７０のバッテリ電源（ＢＡＴ）５４を動作電源に用い、整流回路１５を廃止した点が相違する。
【００６４】
上記相違点について説明する。ホストインタフェース回路（ＨＳＴＩＦ）５３及びＳＩＭインタフェース回路としてのＳＷＰインタフェース回路（ＳＷＰＩＦ）５２が外部インタフェース機能として追加される。ＳＷＰインタフェース回路５２にはＳＩＭカードスロット５６が接続され、ＳＩＭカードスロット５６にはＳＩＭカード（ＳＩＭＣＲＤ）５５が搭載される。ＮＦＣカード１Ａによるデータ通信において認証処理を必要とするときにはＳＩＭカード５５を用いた認証を行うことができる。ホストインタフェース回路５３にはホストマイクロコンピュータ（ＨＳＴＭＣ）５７が接続される。ホストマイクロコンピュータ５７は、特に制限されないが、移動体通信ようのベースバンド処理を行うベースバンドプロセッシング機能、及び表示制御などの付帯するデータ処理を行うためのアプリケーションプロセッシング機能を備え、例えば、単数又は複数のプロセッサコア、ＲＡＭ、ＲＯＭ、各種インタフェースポートなどの回路ユニットから構成される。ホストマイクロコンピュータ５７には、例えばアンテナ６２に接続する移動体通信用のＲＦ（Radio Frequency）回路６２、マイクやイヤホーンに接続する音声処理装置（ＡＵＤ）６０、液晶ディスプレイ（ＤＩＳＰ）５９、表示用のフレームバッファメモリ（ＭＲＹ）５８などが結合される。
【００６５】
同図に示される携帯電話器７０は移動体通信と共に近接非接触通信を行うことができるが、特に近接非接触通信においてＳＩＭカード５５を用いた認証処理を、ホストマイクロコンピュータ５７を経由せずに直接ＳＩＭカード５５がＮＦＣカード１Ａから受信データを受け取って行うことができる。このとき、タイプＡ方式の非接触通信において、搬送波が離散的に途切れても前述のとおりクロック信号ＣＬＫＰＬＬは途切れることなく継続的に生成される。したがって、図１３のように、搬送波の消失期間があっても、ＮＦＣカード１ＡによるタイプＡ方式によるデータ受信（Type A_Ｒx）及びタイプＡ方式によるデータ送信（Type A_Tx）に並行して、ＳＩＭカード５５はＳＷＰインタフェース回路５２から必要なデータを受け取り（SWP_Rx）、認証処理を行って（Prccs）、応答する（SWP_Tx）ことができる。本発明によらなければ、図１４のように、搬送波の消失に伴ってクロック信号も消失し、ＮＦＣカードとリーダライタとの間の送受信（TypeA_Tx, TypeA_Rx）と、ＮＦＣカードとＳＩＭカードとの間の送受信（SWP_Tx, SWP_Rx）とを直列的に行わなければならない。
【００６６】
したがって本発明によれば、非接触通信に並行してＳＷＰによりＳＩＭカードと通信を行うことができ、携帯電話器とＳＩＭカードのインタフェースについての通信規約“ETSI TS 102 613 ”に準拠することができる。また、電車の改札などアプリケーションによっては通信時間を短縮する必要があり、そのような要求も満足することができる。
【００６７】
ＮＦＣチップ１１Ａの動作電源は、携帯電話器７０のバッテリー電源５４に接続する外部電源端子５１から電源回路（ＰＷＲＳＰＬ）５０が電源電圧を受けて供給される。これによって整流回路を廃止でき、ＮＦＣチップ１１Ａにとって占有面積の比較的大きな安定化容量の分だけチップ面積を小さくすることができる。さらに、搬送波が途切れてもＮＦＣチップ１１Ａの電源電圧は全く影響されず、動作電源の安定化に資することができる。尚、ＮＦＣＣＨＰ１１Ａの動作電源はバッテリ５４から供給されるという意味において、参照符号４で表される電磁波には図１のような電力（Ｐｏｗｅｒ）の表示は省略している。
【００６８】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００６９】
例えば、搬送波の消失期間に内部クロック信号ＣＬＫＰＬＬが途切れないようにするための構成は図６などに基づいた内容に限定されず適宜変更可能である。ＮＦＣチップが受信する変調信号は変調率１００％の振幅変調された変調信号に限定されない。また、本発明はセキュア処理を行うためのＩＣカード用マイクロコンピュータと共にＮＦＣチップをカード基板に搭載したＩＣカードにも適用することができる。
【符号の説明】
【００７０】
１ ＮＦＣカード
２ リーダライタ（ＲＤＷＲ）
３ ホスト装置
１０ アンテナ
１１ ＮＦＣチップ（ＮＦＣＣＨＰ）
１２ 受信回路（ＲＸＣＲＤ）
１３ ＰＬＬ回路（ＰＬＬ）
１４ 送信回路（ＴＸＣＲＤ）
１５ 整流回路（ＲＣＴＦ）
１６ ロジック回路
ＣＬＫＲＥＦ 抽出クロック信号
ＣＬＫＰＬＬ 内部クロック信号
１００ 位相周波数差検出回路（ＰＦＤ）
１０１ 充放電回（ＥＣＧ）
１０２ ローパスフィルタ（ＬＰＦ）
１０３ 電圧制御発振回路（ＶＣＯ）
１０４ 分周回路（ＤＩＶ）
ＣＬＫＦＢ 帰還信号
７０ 携帯電話器（ＣＬＲＰＨＮ）
５４ バッテリ電源（ＢＡＴ）
５３ ホストインタフェース回路（ＨＳＴＩＦ）
５２ ＳＷＰインタフェース回路（ＳＷＰＩＦ）
５６ ＳＩＭカードスロット
５５ ＳＩＭカード（ＳＩＭＣＲＤ）
５７ ホストマイクロコンピュータ
【技術分野】
【０００１】
本発明は、電磁誘導による近接通信（ＮＦＣ（Near Field Communication））機能を備えた半導体装置、携帯通信端末、ＩＣカード、及びマイクロコンピュータに関する。
【背景技術】
【０００２】
非接触通信システムでは、非接触通信カードはリーダライタから供給される搬送波から抽出したクロック信号に同期して動作する。したがって、通信途中で搬送波が消失すると、クロック信号を抽出することができなくなり、通信カードの動作が停止されることになる。例えば、振幅の１００％を変調対象とするＡＳＫ（amplitude shift keying）１００％変調信号をアンテナから入力する場合には、入力信号の変調期間において搬送波が消失し、クロック信号の抽出ができなくなる。その他の原因で搬送波が消失することも想定される。
【０００３】
特許文献１においては、ＡＳＫ１００％変調信号を用いるタイプＡ（Type A）通信において、搬送波が途切れたときは、内部クロックを一時的に停止させ、これにより、ASK１００％変調信号受信時とASK１０％変調信号受信時の双方でデコード回路などの内部回路の動作を統一化することが記載される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１０２３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、非接触通信用半導体装置による非接触通信に並行して、非接触通信用半導体装置（ＮＦＣチップとも称する）がその通信データを用いて別のデータ処理回路とインタフェースするような用途について検討した。例えばＮＦＣチップをＳＩＭカードにインタフェースさせる場合であり、ＮＦＣチップを用いた通信に関する認証を直接ＳＩＭカードとのインタフェースによって行う。ベースバンドプロセッサ若しくはアプリケーションプロセッサ等を介してＳＩＭカードとＮＦＣチップとをインタフェースさせるものではない。ＮＦＣチップとＳＩＭカードとのインタフェースにはＳＷＰ（Single Wired Protocol）が用いられ、これは、ＮＦＣチップとＳＩＭカードの夫々がクロック同期動作していることを前提とする非同期通信であり、クロック消失期間が何時になるか解らない状態では正常な通信を行うことはできない。ＡＳＫ１００%変調信号におけるクロック消失期間である変調期間は信号値によって相違されるからである。よって、非接触通信に並行してＳＷＰによる通信を行うことができない。非接触通信を行った後にＳＷＰ通信を行うという、直列的な処理が必要になり、通信効率が著しく低下する。さらに、搬送波からクロック信号の抽出が出来ないとき内部動作が停止すること自体、ＮＦＣチップによる通信動作の効率を低下させることになる。
【０００６】
本発明の目的は、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる非接触インタフェース技術を提供することにある。
【０００７】
本発明の別の目的は、非接触通信に並行してＳＷＰ等による通信を行うことを可能にする非接触インタフェース技術を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成し、内部クロック信号に同期動作する半導体装置において、抽出されたクロック信号を入力して内部クロック信号を生成するＰＬＬ回路に、前記搬送波から抽出されたクロック信号が離散的に途切れた場合に内部クロック信号をその直前の周波数に維持させる電圧制御発振機能を搭載する。
【００１１】
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。
【００１４】
また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
【図面の簡単な説明】
【００１５】
【図１】図は本発明の一例に係るＮＦＣカード（ＮＦＣＣＲＤ）を用いるＮＦＣシステムの概略を示すブロック図である。
【図２】図２は搬送波の途切れ、抽出クロックの消失、及び内部クロックの維持について示した信号波形図である。
【図３】図３はクロック再生回路としてのＰＬＬ回路の一例を示すブロック図である。
【図４】図４は充放電回の概略を例示するブロック図である。
【図５】図５は抽出クロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの同期が採れた安定状態において抽出クロック信号ＣＬＫＲＥＦが停止したときの内部クロック信号ＣＬＫＰＬＬの波形を例示するタイミングチャートである。
【図６】図６は位相周波数差検出回路の一例を示すブロック図である。
【図７】図７は位相周波数差検出回路の他の例を示すブロック図である。
【図８】図８は位相周波数差検出回路の更に別の例を示すブロック図である。
【図９】図９は図８の例で使用する位相周波数差検出部の一例を示すブロック図である。
【図１０】図１０は図９に示される位相周波数差検出部の動作タイミングを例示するタイミングチャートである。
【図１１】図１１はクロック検出部による信号ＣＬＫＲＥＦの停止状態を検出する手法について例示する説明図である。
【図１２】図１２は本発明に係るＮＦＣチップを搭載した携帯端末の一例である携帯電話器を示すブロック図である。
【図１３】図１３は図１２のＮＦＣチップが非接触通信に並行してＳＩＭカードとデータインタフェースを行う動作を例示するタイミングチャートである。
【図１４】図１４はＮＦＣチップが非接触通信とＳＩＭカードとの間のデータインタフェースとを直列的に行う比較例に係る動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１６】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１７】
〔１〕本発明の代表的な実施の形態に係る半導体装置（１１，１１Ａ）は、振幅変調された搬送波をアンテナ(１０)から入力して復調すると共に前記搬送波（ＣＲＲ）からクロック信号（ＣＬＫＲＥＦ）を抽出する受信回路(１２)と、送信データに基づいて変調された信号をアンテナから送信する送信回路(１４)と、前記送信回路及び受信回路による送受信のためのデータ処理を行うロジック回路(１６)と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号(ＣＬＫＰＬＬ)を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路(１３)と、を備える。前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う。
【００１８】
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。よって、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
【００１９】
〔２〕項１の半導体装置において、前記ＰＬＬ回路は、入力にローパスフィルタ(１０２)が接続された電圧制御発振回路(１０３)を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。従来のＰＬＬ回路においてクロック入力が停止すればこれに応じて帰還入力の周波数も低くされるのが通常の電圧制御発振機能である。ここでの手段は通常の電圧制御発振機能とは大きく相違する。
【００２０】
〔３〕項１の半導体装置において、前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である。変調率は１００％に限定されない。抽出クロックの消失は通信状況等によっても生ずることが想定されるからである。
【００２１】
〔４〕項３の半導体装置において、前記送信回路による変調は負荷変調である。
【００２２】
〔５〕項１の半導体装置において、前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路（１５）を有する。
【００２３】
〔６〕項１の半導体装置において、半導体装置の外部から動作電源が供給される外部電源端子(５１)を有する。搬送波が途切れるとその間、整流動作による電流若しくは電圧積分動作が途絶え、安定化容量の大きさとの関係で電源電圧が低下しても、外部電源によってそれを補うことが可能になる。
【００２４】
〔７〕項１の半導体装置において、半導体装置は例えば単一の半導体基板に形成される。
【００２５】
〔８〕項１の半導体装置において、前記ロジック回路はホストインタフェース回路（５３）とＳＩＭインタフェース回路（５２）をと有する。ＮＦＣチップにＳＩＭカードを接続し、非接触インタフェースによる認証を直接ＳＩＭカードとの間で行う利用形態が考慮される。
【００２６】
〔９〕携帯通信端末への本発明の適用を考慮すると、携帯通信端末(７０)は項８の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータ(５７)と、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロット(５６)と、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路(６１)と、前記各回路に動作電源を供給するバッテリ電源(５４)と、を有する。
【００２７】
〔１０〕ＩＣカードへの本発明の適用を考慮すると、ＩＣカードはアンテナを有するカード基板に項１の半導体装置が搭載されて成る。
【００２８】
〔１１〕本発明の別の観点による半導体装置は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号のデータ処理を行うロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う。
【００２９】
これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。よって、搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる。また、非接触通信に並行してＳＷＰ等による通信を行うことが可能になる。
【００３０】
〔１２〕項１１の半導体装置において、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
【００３１】
〔１３〕項１２の半導体装置において、前記ＰＬＬ回路は、前記抽出されたクロック信号と内部クロック信号に同期する帰還信号との間の位相差に応じて充電用エラー信号（ＡＣＬ）及び放電用エラー信号(ＢＲＫ)を生成する位相周波数差検出回路（１００）と、前記充電用エラー信号を受けて出力ノード（ＮＤＯ）を充電し、前記放電用エラー信号を受けて前記出力ノードを放電する充放電回(１０１)と、を有する。前記充放電回路の出力ノードは前記ローパスフィルタ(１０２)の入力に結合される。前記位相周波数差検出回路は、前記抽出されたクロック信号（ＣＬＫＲＥＦ）の第１論理値の第１期間における前記帰還信号(ＣＬＫＦＢ)の第２論理値の第２期間と第１論理値の第３期間との間に既定の関係があるとき前記充電用エラー信号による前記出力ノードの充電量と前記放電用エラー信号による前記出力ノードの放電量とを等しくし、前記第２期間と前記第３期間との関係が前記既定の関係から逸脱した場合にはその逸脱量を抑制するように前記出力ノードの充電量又は放電量を偏倚させ、前記抽出されたクロック信号の変化の停止による前記第１期間の消失に応じて前記充電用エラー信号による前記出力ノードの充電と前記放電用エラー信号による前記出力ノードの放電とを共に停止させる。
【００３２】
〔１４〕項１１の半導体装置において、前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である。
【００３３】
〔１５〕項１１の半導体装置において、前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する。
【００３４】
〔１６〕項１１の半導体装置において、半導体装置の外部から動作電源が供給される外部電源端子を有する。
【００３５】
〔１７〕項１１の半導体装置は、例えば単一の半導体基板に形成される。
【００３６】
〔１８〕項１１の半導体装置において、前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する。
【００３７】
〔１９〕携帯通信端末への適用を考慮すると、携帯通信端末は、項１８の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する。
【００３８】
〔２０〕本発明の別の観点によるマイクロコンピュータは、変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成すると共に、入力した信号をデコードし、デコードしたデータを出力することにより、電磁誘導による通信を行う通信回路と、前記通信回路から出力されたデータを処理するデータ処理回路とを有する。前記通信回路は、前記搬送波から抽出されたクロック信号が離散的に途切れた場合も前記内部クロック信号に同期して前記デコード及びデータの出力動作を継続する。
【００３９】
〔２１〕項２０のマイクロコンピュータにおいて、前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う。
【００４０】
〔２２〕項２１のマイクロコンピュータにおいて、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
【００４１】
〔２３〕項２０のマイクロコンピュータにおいて、前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備える。前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う。
【００４２】
〔２４〕項２３のマイクロコンピュータにおいて、前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う。
【００４３】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４４】
図１には本発明の一例に係るＮＦＣカード（ＮＦＣＣＲＤ）を用いるＮＦＣシステムの概略が示される。１はＮＦＣカード、２はＮＦＣカード１のリーダライタ（ＲＤＷＲ）である。４はＮＦＣカード１とリーダライタ２との間でやり取りされる電磁波を表す。ここでは、クロック信号（Ｃｌｏｃｋ）、データ（Ｄａｔａ）、及び電力（Ｐｏｗｅｒ）を含むものとして模式的に表されている。
【００４５】
リーダライタ２はホスト装置３に接続される。ホスト装置３はリーダライタ２に要求ＲＥＱを与え、それに対する応答ＲＳＰを受取る。リーダライタ２は、ＮＦＣカード１を無線通信によってリードライト可能とするもので、特に制限されないが、送信回路（ＴＸＲＷ）２４、受信回路（ＲＸＲＷ）２２、クロック発生回路（ＣＰＧ）２３、制御回路（ＣＯＮＴ）２６、および電源回路（ＰＷＲＳＰＬ）２５を備える。この無線通信は所謂パケット通信とされ、データを複数のパケットに分割して行われる。
【００４６】
送信回路２４は制御回路２６から受取った送信データに基づいて振幅偏移変調(ＡＳＫ：amplitude shift keying)を行うための変調制御信号を生成し、これに基づいてループアンテナ２０からＲＦ信号の送信を行う。受信回路２２はＮＦＣカード１から送信された負荷変調信号をループアンテナ１０介して受信し、受信データを復調する。制御回路２６は受信回路２２及び送信回路２４の動作を制御すると共に動作の結果を必要に応じてホスト装置３に返す制御を行う。クロック発生回路２３はリーダライタ２の動作基準クロック信号を生成する。
【００４７】
リーダライタ２は、所定の周波数のキャリア信号（搬送波）をループアンテナ２０から放出する。ＮＦＣカード１は、自己のループアンテナ１０がリーダライタ２のループアンテナ２０と電磁誘導を引き起こす範囲内にあると、キャリア信号がループアンテナ１０に誘起される。この誘起電圧は、ＮＦＣカード１の動作用電源として使用される。また、ＮＦＣカード１において送信すべきデータによって上記キャリア信号を負荷変調し、それがリーダライタ２に受信されることでデータ通信が可能とされる。
【００４８】
ＮＦＣカード1はカード基板にアンテナ１０とＮＦＣカード用の半導体装置であるＮＦＣチップ（ＮＦＣＣＨＰ）１１とを備える。ＮＦＣチップ１１は本発明に係る半導体装置の一例であり、単結晶シリコン等の１個の半導体基板に相補型ＭＯＳ集積回路製造技術等を用いて形成される。ＮＦＣチップ１１は、受信回路（ＲＸＣＲＤ）１２、ＰＬＬ回路（ＰＬＬ）１３、送信回路（ＴＸＣＲＤ）１４、整流回路（ＲＣＴＦ）１５、及びロジック回路１６を備える。前記アンテナ１０は、閉ループのコイルを構成しており、このコイルに流れる電流が変化することで、電磁波を出力する。また、アンテナ１０としてのコイルを通る磁束が変化することで、アンテナ１０に電流が流れる。
【００４９】
受信回路１２は、振幅変調された搬送波をアンテナ１０から入力し、アンテナ１０に流れる電流を受信し、信号を復調して、ロジック回路１６に供給すると共に、入力した搬送波からクロック信号を抽出する。抽出されたクロック信号を単に抽出クロック信号ＣＬＫＲＥＦと称する。
【００５０】
ロジック回路１６は、受信回路１２から供給される復調信号Ｒｘｄの符号タイプを判別すると共に、判別した符号タイプに応じて復調信号をデコード（復号）し、そのデコードの結果得られる受信データを、受信データバッファに一時的に保持し、受信データバッファに蓄積された受信データをメモリに格納し、あるいは演算を行ってメモリに格納する。また、ロジック回路１６はリーダライタ等の他の装置に送信すべきデータを、メモリから送信データバッファに転送し、送信データを、エンコード（符号化）し、変調制御信号Ｔｘｄを生成する。
【００５１】
送信回路１４は、外部からアンテナ１０としてのコイルを見たときのインピーダンスを、ロジック回路１６からの変調制御信号Ｔｘｄにしたがって変化させる。リーダライタ２が搬送波としての電磁波を出力することにより、アンテナ１０の周囲に高周波による磁界が形成されている場合、アンテナ１０としてのコイルのインピーダンスが変化することにより、アンテナ１０の周囲の磁界が変化する。これにより、リーダ／ライタが出力している電磁波としての搬送波が、変調制御信号にしたがって変調され、ロジック部１６で生成された送信データが、電磁波を出力しているリーダライタ２に送信される。
【００５２】
整流回路１５は整流器と安定化容量からなり、アンテナで受信した搬送波を整流して安定化容量に電化を蓄積することによってＮＦＣチップ１１の動作電源（内部電源）を生成する。
【００５３】
ＰＬＬ回路１３は、受信回路１２により抽出された抽出クロック信号ＣＬＫＲＥＦを入力して前記ロジック回路１６や送信回路１４等の内部クロック信号ＣＬＫＰＬＬを生成し、前記内部クロック信号ＣＬＫＰＬＬを前記抽出クロック信号ＣＬＫＲＥＦに同期させる制御を行う。ここで、ＮＦＣカード１が利用する伝送符合の仕様を、例えばタイプＡとする。タイプＡでは、リーダライタ２からＮＦＣカード２へのデータ伝送には、符号タイプとしてモディファイ・ミラー（Modifide Miller）によるエンコード（符号化）が行われ、ＩＣカードからリーダライタへのデータ伝送には、符号タイプとしてマンチェスタによりデータのエンコードが行われる。ＡＳＫ１００％変調方式が用いられるタイプＡの場合には、図２に例示されるように、受信信号の無変調期間（Ｔ１）では搬送波ＣＲＲが消失しており、その期間において抽出クロックの変化が停止される。詳細は後述するが、ＰＬＬ回路１３は、アンテナ１０から入力する搬送波ＣＲＲの消失期間Ｔ１に、前記内部クロック信号ＣＬＫＰＬＬの周波数を前記消失期間直前の値に維持するための制御を行う。換言すれば、ＰＬＬ回路１３は、前記抽出されたクロック信号ＣＬＫＲＥＦの変化が停止された停止期間に、前記内部クロック信号ＣＬＫＰＬＬの周波数を前記停止期間の直前の値に維持するための制御を行う。
【００５４】
図３にはクロック再生回路としてのＰＬＬ回路１３の一例が示される。ＰＬＬ回路１３は、位相周波数差検出回路（ＰＦＤ）１００、エラー電流発生回路としての充放電回（ＥＣＧ）１０１、ローパスフィルタ（ＬＰＦ）１０２、電圧制御発振回路（ＶＣＯ）１０３、及び分周回路（ＤＩＶ）１０４か成る。
【００５５】
分周回路１０４は内部クロック信号ＣＬＫを分周して帰還信号ＣＬＫＦＢを出力する。分周比は１／Ｎとされる（Ｎは正の整数）。電圧制御発振回路（ＶＣＯ）１０３は入力される制御電圧ＶＣＮＴが高いほど出力するクロック信号ＣＬＫＰＬＬの周波数を高くし、入力する制御電圧ＶＣＮＴが低いほど出力するクロック信号ＣＬＫＰＬＬの周波数を低くする。位相周波数差検出回路１００は前記抽出されたクロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの分周信号であるに帰還信号ＣＬＫＦＢとの間の位相差に応じて充電用エラー信号ＡＣＬ及び放電用エラー信号ＢＲＫを生成する。充放電回１０１は図４に例示されるようにプッシュプル回路により構成され、前記充電用エラー信号ＡＣＬを受けて出力ノードＮＤＯを充電し、前記放電用エラー信号ＢＲＫを受けて前記出力ノードＮＤＯを放電する。これにより、前記出力ノードＮＤＯに結合されたローパスフィルタ回路１０２にはエラー電流ＥＣＲＮＴが流れ、これによって得られる電圧を平滑化し、平滑化された電圧を制御電圧ＶＣＮＴとして電圧制御発振回路（ＶＣＯ）１０３に出力する。
【００５６】
位相周波数差検出回路１００は、抽出クロック信号ＣＬＫＲＥＦの停止期間において、前記充電用エラー信号ＡＣＬ及び放電用エラー信号ＢＲＫを非活性化して、ローパスフィルタ１０２の入力、すなわち出力ノードＮＤＯに対する充放電を停止する。これによって、内部クロック信号ＣＬＫＰＬＬの周波数は、抽出クロック信号ＣＬＫＲＥＦの停止直前の周波数に維持されようとする。仮に、この制御を採用しなければ、参照クロック（ＣＬＫＲＥＦ）が停止すればそれに追従して出力クロック（ＣＬＫＰＬＬ）も停止されるはずであり、抽出クロック信号ＣＬＫＲＥＦの停止に呼応して内部クロックＣＬＫＰＬＬも不所望に停止してしまう。要するに、本発明においてＰＬＬ回路を採用するのは、参照クロックが停止しても出力クロックである内部クロックの周波数をその直前の状態に維持するためである。
【００５７】
図５には抽出クロック信号ＣＬＫＲＥＦと内部クロック信号ＣＬＫＰＬＬの同期が採れた安定状態において抽出クロック信号ＣＬＫＲＥＦが停止したときの内部クロック信号ＣＬＫＰＬＬの波形を例示する。
【００５８】
充電用エラー信号ＡＣＬは抽出クロック信号ＣＬＫＲＥＦのハイレベル期間と帰還信号ＣＬＫＦＢのローレベル期間で活性（ハイレベル）、放電用エラー信号ＢＲＫは抽出クロック信号ＣＬＫＲＥＦのハイレベル期間と帰還信号ＣＬＫＦＢのハイレベル期間で活性（ハイレベル）とされる。したがって、図５に例示されるように、抽出クロック信号ＣＬＫＲＥＦと期間信号ＣＬＫＦＢの周波数が等しく且つ後者の位相が９０度遅れた状態で、充電電流と放電電流が釣りあって、その状態を維持しようとする。このとき、クロック信号ＣＬＫＲＦＥの変化が停止してハイレベルがなくなると、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫが共に非活性の状態に揃えられ、同じく充電電流と放電電流がゼロに釣りあって、その状態を維持しようとする。結果として、抽出クロック信号ＣＬＫＲＥＦの停止期間Ｔ１においても内部クロック信号ＣＬＫＰＬＬの出力は安定的に維持される。ＩＳＯ１４４４３−Ａ（タイプＡ方式）におけるデータの伝送レートは１０６ｋｂｐｓ（kilo bit per second）、２１２ｋｂｐｓ、４２４ｋｂｐｓ、又は８４７ｋｂｐｓなどであるから、受信信号の無変調期間に応ずる搬送波の消失によって抽出クロック信号ＣＬＫＲＥＦの変化が停止される時間は伝送レートに依存する時間に過ぎず、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫが共に非活性の状態に揃えられる時間が著しく長くなることはなく、内部クロック信号ＣＬＫＰＬＬの安定化は阻害されない。
【００５９】
図６には位相周波数差検出回路１００の一例が示される。同図ではクロック信号ＣＬＫＲＥＦと帰還信号ＣＬＫＦＢの信号レベルを２入力アンドゲートＡＮＤ１〜ＡＮＤ２、及びインバータＩＮＶ１を用いて検出することによって、充電用エラー信号ＡＣＬと放電用エラー信号ＢＲＫを生成する。
【００６０】
図７には位相周波数差検出回路１００の他の例が示される。同図ではエッジトリガＤ型フリップフロップＦＦ１〜ＦＦ４、２入力アンドゲートＡＮＤ３〜ＡＮＤ４、及びインバータＩＮＶ２を用いて構成される。これによれば、ＣＬＫＲＥＦの立ち上がりに同期してＡＣＬがハイレベルに反転され、ＣＬＫＦＢの立ち上がりまでそれが維持される。一方、ＢＲＫについては、ＣＬＫＦＢの立ち上がりに同期してＢＲＫがハイレベルに反転され、ＣＬＫＲＥＦの立ち下がりまでそれが維持される。図６のレベル検出に比べて図７のエッジ検出手法の方が耐ノイズ性に優れる。
【００６１】
図８には位相周波数差検出回路１００の更に別の例が示される。位相周波数差検出部（ＰＦＤＰ）１００Ａとクロック検出部（ＣＫＤＴＣ）１００Ｂによって位相周波数差検出回路１００を構成する。位相周波数差検出部１００Ａは図９に例示されるようにエッジトリガ型フリップフロップＦＦ５〜ＦＦ６、２入力アンド（論理積）ゲートＡＮＤ５、およびオア（論理和）ゲートＯＲから成る。オアゲートＯＲにはクロック検出部（ＣＫＤＴＣ）１００Ｂにより抽出クロック信号ＣＬＫＲＥＦの停止期間に出力されるハイレベルの検出信号が供給される。位相周波数差検出部１００Ａの動作波形は図１０に例示される。図９及び図１０より明らかなように、この構成では、ＣＬＫＲＥＦの変化が停止すると、ＣＬＫＨＢも停止しようとする。これを抑制するために、クロック検出部１００Ｂは、ＣＬＫＲＥＦの変化が停止したことを検出すると、その停止期間に亘り、信号ＡＣＬ及びＢＲＫを共に非活性に強制する。
【００６２】
クロック検出部１００ＢによるＣＬＫＲＥＦの停止検出は以下のように行うことができる。例えば、図１１に例示されるように、搬送波の包絡線検波信号ＥＮＶＬＰに対して第１閾値(ＶＴＨ１)との大小を判別し（第１判別）、且つ、搬送波に対して第１閾値よりも小さな第２閾値（ＶＴＨ２）との大小を判別し（第２判別）、第１判別結果が小（ローレベル）になった後に、第２判別結果が所定時間以上小（ローレベル）になったとき、クロック信号ＣＬＫＲＥＦの停止と判定し、第２判別結果が大（ハイレベル）になった後に第２判別結果が大（ハイレベル）になったとき、クロック信号ＣＬＫＲＥＦが変化を再開したと判定する。
【００６３】
図１２には本発明に係るＮＦＣチップを搭載した携帯端末が例示される。ここでは携帯端末として携帯電話器（ＣＬＲＰＨＮ）７０を一例とし、携帯電話器７０はＮＦＣカード（ＮＦＣＣＲＤ）１Ａを搭載する。ＮＦＣカード１Ａは、図１のＮＦＣカード１に比べて外部インタフェース機能が拡張され、且つ、携帯電話器７０のバッテリ電源（ＢＡＴ）５４を動作電源に用い、整流回路１５を廃止した点が相違する。
【００６４】
上記相違点について説明する。ホストインタフェース回路（ＨＳＴＩＦ）５３及びＳＩＭインタフェース回路としてのＳＷＰインタフェース回路（ＳＷＰＩＦ）５２が外部インタフェース機能として追加される。ＳＷＰインタフェース回路５２にはＳＩＭカードスロット５６が接続され、ＳＩＭカードスロット５６にはＳＩＭカード（ＳＩＭＣＲＤ）５５が搭載される。ＮＦＣカード１Ａによるデータ通信において認証処理を必要とするときにはＳＩＭカード５５を用いた認証を行うことができる。ホストインタフェース回路５３にはホストマイクロコンピュータ（ＨＳＴＭＣ）５７が接続される。ホストマイクロコンピュータ５７は、特に制限されないが、移動体通信ようのベースバンド処理を行うベースバンドプロセッシング機能、及び表示制御などの付帯するデータ処理を行うためのアプリケーションプロセッシング機能を備え、例えば、単数又は複数のプロセッサコア、ＲＡＭ、ＲＯＭ、各種インタフェースポートなどの回路ユニットから構成される。ホストマイクロコンピュータ５７には、例えばアンテナ６２に接続する移動体通信用のＲＦ（Radio Frequency）回路６２、マイクやイヤホーンに接続する音声処理装置（ＡＵＤ）６０、液晶ディスプレイ（ＤＩＳＰ）５９、表示用のフレームバッファメモリ（ＭＲＹ）５８などが結合される。
【００６５】
同図に示される携帯電話器７０は移動体通信と共に近接非接触通信を行うことができるが、特に近接非接触通信においてＳＩＭカード５５を用いた認証処理を、ホストマイクロコンピュータ５７を経由せずに直接ＳＩＭカード５５がＮＦＣカード１Ａから受信データを受け取って行うことができる。このとき、タイプＡ方式の非接触通信において、搬送波が離散的に途切れても前述のとおりクロック信号ＣＬＫＰＬＬは途切れることなく継続的に生成される。したがって、図１３のように、搬送波の消失期間があっても、ＮＦＣカード１ＡによるタイプＡ方式によるデータ受信（Type A_Ｒx）及びタイプＡ方式によるデータ送信（Type A_Tx）に並行して、ＳＩＭカード５５はＳＷＰインタフェース回路５２から必要なデータを受け取り（SWP_Rx）、認証処理を行って（Prccs）、応答する（SWP_Tx）ことができる。本発明によらなければ、図１４のように、搬送波の消失に伴ってクロック信号も消失し、ＮＦＣカードとリーダライタとの間の送受信（TypeA_Tx, TypeA_Rx）と、ＮＦＣカードとＳＩＭカードとの間の送受信（SWP_Tx, SWP_Rx）とを直列的に行わなければならない。
【００６６】
したがって本発明によれば、非接触通信に並行してＳＷＰによりＳＩＭカードと通信を行うことができ、携帯電話器とＳＩＭカードのインタフェースについての通信規約“ETSI TS 102 613 ”に準拠することができる。また、電車の改札などアプリケーションによっては通信時間を短縮する必要があり、そのような要求も満足することができる。
【００６７】
ＮＦＣチップ１１Ａの動作電源は、携帯電話器７０のバッテリー電源５４に接続する外部電源端子５１から電源回路（ＰＷＲＳＰＬ）５０が電源電圧を受けて供給される。これによって整流回路を廃止でき、ＮＦＣチップ１１Ａにとって占有面積の比較的大きな安定化容量の分だけチップ面積を小さくすることができる。さらに、搬送波が途切れてもＮＦＣチップ１１Ａの電源電圧は全く影響されず、動作電源の安定化に資することができる。尚、ＮＦＣＣＨＰ１１Ａの動作電源はバッテリ５４から供給されるという意味において、参照符号４で表される電磁波には図１のような電力（Ｐｏｗｅｒ）の表示は省略している。
【００６８】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００６９】
例えば、搬送波の消失期間に内部クロック信号ＣＬＫＰＬＬが途切れないようにするための構成は図６などに基づいた内容に限定されず適宜変更可能である。ＮＦＣチップが受信する変調信号は変調率１００％の振幅変調された変調信号に限定されない。また、本発明はセキュア処理を行うためのＩＣカード用マイクロコンピュータと共にＮＦＣチップをカード基板に搭載したＩＣカードにも適用することができる。
【符号の説明】
【００７０】
１ ＮＦＣカード
２ リーダライタ（ＲＤＷＲ）
３ ホスト装置
１０ アンテナ
１１ ＮＦＣチップ（ＮＦＣＣＨＰ）
１２ 受信回路（ＲＸＣＲＤ）
１３ ＰＬＬ回路（ＰＬＬ）
１４ 送信回路（ＴＸＣＲＤ）
１５ 整流回路（ＲＣＴＦ）
１６ ロジック回路
ＣＬＫＲＥＦ 抽出クロック信号
ＣＬＫＰＬＬ 内部クロック信号
１００ 位相周波数差検出回路（ＰＦＤ）
１０１ 充放電回（ＥＣＧ）
１０２ ローパスフィルタ（ＬＰＦ）
１０３ 電圧制御発振回路（ＶＣＯ）
１０４ 分周回路（ＤＩＶ）
ＣＬＫＦＢ 帰還信号
７０ 携帯電話器（ＣＬＲＰＨＮ）
５４ バッテリ電源（ＢＡＴ）
５３ ホストインタフェース回路（ＨＳＴＩＦ）
５２ ＳＷＰインタフェース回路（ＳＷＰＩＦ）
５６ ＳＩＭカードスロット
５５ ＳＩＭカード（ＳＩＭＣＲＤ）
５７ ホストマイクロコンピュータ
【特許請求の範囲】
【請求項１】
振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
送信データに基づいて変調された信号をアンテナから送信する送信回路と、
前記送信回路及び受信回路による送受信のためのデータ処理を行うロジック回路と、
前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う、半導体装置。
【請求項２】
前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項１記載の半導体装置。
【請求項３】
前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である、請求項１記載の半導体装置。
【請求項４】
前記送信回路による変調は負荷変調である、請求項３記載の半導体装置。
【請求項５】
前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する、請求項１記載の半導体装置。
【請求項６】
半導体装置の外部から動作電源が供給される外部電源端子を有する、請求項１記載の半導体装置。
【請求項７】
単一の半導体基板に形成された、請求項１記載の半導体装置。
【請求項８】
前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する、請求項１記載の半導体装置。
【請求項９】
請求項８記載の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する携帯通信端末。
【請求項１０】
アンテナを有するカード基板に請求項１記載の半導体装置が搭載されたＩＣカード。
【請求項１１】
振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
前記受信回路による受信信号のデータ処理を行うロジック回路と、
前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う、半導体装置。
【請求項１２】
前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項１１記載の半導体装置。
【請求項１３】
前記ＰＬＬ回路は、前記抽出されたクロック信号と内部クロック信号に同期する帰還信号との間の位相差に応じて充電用エラー信号及び放電用エラー信号を生成する位相周波数差検出回路と、
前記充電用エラー信号を受けて出力ノードを充電し、前記放電用エラー信号を受けて前記出力ノードを放電する充放電回と、を有し、
前記充放電回路の出力ノードは前記ローパスフィルタの入力に結合され、
前記位相周波数差検出回路は、前記抽出されたクロック信号の第１論理値の第１期間における前記帰還信号の第２論理値の第２期間と第１論理値の第３期間との間に既定の関係があるとき前記充電用エラー信号による前記出力ノードの充電量と前記放電用エラー信号による前記出力ノードの放電量とを等しくし、前記第２期間と前記第３期間との関係が前記既定の関係から逸脱した場合にはその逸脱量を抑制するように前記出力ノードの充電量又は放電量を偏倚させ、前記抽出されたクロック信号の変化の停止による前記第１期間の消失に応じて前記充電用エラー信号による前記出力ノードの充電と前記放電用エラー信号による前記出力ノードの放電とを共に停止させる、請求項１２記載の半導体装置。
【請求項１４】
前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である、請求項１１記載の半導体装置。
【請求項１５】
前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する、請求項１１記載の半導体装置。
【請求項１６】
半導体装置の外部から動作電源が供給される外部電源端子を有する、請求項１１記載の半導体装置。
【請求項１７】
単一の半導体基板に形成された、請求項１１記載の半導体装置。
【請求項１８】
前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する、請求項１１記載の半導体装置。
【請求項１９】
請求項１８記載の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続され移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する携帯通信端末。
【請求項２０】
変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成すると共に、入力した信号をデコードし、デコードしたデータを出力することにより、電磁誘導による通信を行う通信回路と、前記通信回路から出力されたデータを処理するデータ処理回路とを有し、
前記通信回路は、前記搬送波から抽出されたクロック信号が離散的に途切れた場合も前記内部クロック信号に同期して前記デコード及びデータの出力動作を継続する、マイクロコンピュータ。
【請求項２１】
前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、
前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う、請求項２０記載のマイクロコンピュータ。
【請求項２２】
前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項２１記載のマイクロコンピュータ。
【請求項２３】
前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、
前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う、請求項２０記載のマイクロコンピュータ。
【請求項２４】
前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項２３記載のマイクロコンピュータ。
【請求項１】
振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
送信データに基づいて変調された信号をアンテナから送信する送信回路と、
前記送信回路及び受信回路による送受信のためのデータ処理を行うロジック回路と、
前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う、半導体装置。
【請求項２】
前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項１記載の半導体装置。
【請求項３】
前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である、請求項１記載の半導体装置。
【請求項４】
前記送信回路による変調は負荷変調である、請求項３記載の半導体装置。
【請求項５】
前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する、請求項１記載の半導体装置。
【請求項６】
半導体装置の外部から動作電源が供給される外部電源端子を有する、請求項１記載の半導体装置。
【請求項７】
単一の半導体基板に形成された、請求項１記載の半導体装置。
【請求項８】
前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する、請求項１記載の半導体装置。
【請求項９】
請求項８記載の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続された移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する携帯通信端末。
【請求項１０】
アンテナを有するカード基板に請求項１記載の半導体装置が搭載されたＩＣカード。
【請求項１１】
振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
前記受信回路による受信信号のデータ処理を行うロジック回路と、
前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う、半導体装置。
【請求項１２】
前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項１１記載の半導体装置。
【請求項１３】
前記ＰＬＬ回路は、前記抽出されたクロック信号と内部クロック信号に同期する帰還信号との間の位相差に応じて充電用エラー信号及び放電用エラー信号を生成する位相周波数差検出回路と、
前記充電用エラー信号を受けて出力ノードを充電し、前記放電用エラー信号を受けて前記出力ノードを放電する充放電回と、を有し、
前記充放電回路の出力ノードは前記ローパスフィルタの入力に結合され、
前記位相周波数差検出回路は、前記抽出されたクロック信号の第１論理値の第１期間における前記帰還信号の第２論理値の第２期間と第１論理値の第３期間との間に既定の関係があるとき前記充電用エラー信号による前記出力ノードの充電量と前記放電用エラー信号による前記出力ノードの放電量とを等しくし、前記第２期間と前記第３期間との関係が前記既定の関係から逸脱した場合にはその逸脱量を抑制するように前記出力ノードの充電量又は放電量を偏倚させ、前記抽出されたクロック信号の変化の停止による前記第１期間の消失に応じて前記充電用エラー信号による前記出力ノードの充電と前記放電用エラー信号による前記出力ノードの放電とを共に停止させる、請求項１２記載の半導体装置。
【請求項１４】
前記振幅変調は、搬送波の振幅の１００％を変調対象とするＡＳＫ１００％変調である、請求項１１記載の半導体装置。
【請求項１５】
前記搬送波をアンテナから入力して整流することにより内部動作電源電圧を生成する内部電源回路を有する、請求項１１記載の半導体装置。
【請求項１６】
半導体装置の外部から動作電源が供給される外部電源端子を有する、請求項１１記載の半導体装置。
【請求項１７】
単一の半導体基板に形成された、請求項１１記載の半導体装置。
【請求項１８】
前記ロジック回路はホストインタフェース回路とＳＩＭインタフェース回路をと有する、請求項１１記載の半導体装置。
【請求項１９】
請求項１８記載の半導体装置と、前記半導体装置のホストインタフェース回路に接続されたホストマイクロコンピュータと、前記半導体装置のＳＩＭインタフェース回路に接続されたＳＩＭカードスロットと、前記ホストマイクロコンピュータに接続され移動体通信用のＲＦ回路と、前記各回路に動作電源を供給するバッテリ電源と、を有する携帯通信端末。
【請求項２０】
変調された搬送波をアンテナから入力し、入力した搬送波から抽出したクロック信号に基づいて内部クロック信号を生成すると共に、入力した信号をデコードし、デコードしたデータを出力することにより、電磁誘導による通信を行う通信回路と、前記通信回路から出力されたデータを処理するデータ処理回路とを有し、
前記通信回路は、前記搬送波から抽出されたクロック信号が離散的に途切れた場合も前記内部クロック信号に同期して前記デコード及びデータの出力動作を継続する、マイクロコンピュータ。
【請求項２１】
前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、
前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
前記ＰＬＬ回路は、アンテナから入力する搬送波の消失期間に、前記内部クロック信号の周波数を前記消失期間直前の値に維持するための制御を行う、請求項２０記載のマイクロコンピュータ。
【請求項２２】
前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記アンテナから入力される搬送波の消失期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項２１記載のマイクロコンピュータ。
【請求項２３】
前記通信回路は、振幅変調された搬送波をアンテナから入力して復調すると共に前記搬送波からクロック信号を抽出する受信回路と、
前記受信回路による受信信号をデコードし、デコードしたデータを出力するロジック回路と、
前記受信回路により抽出されたクロック信号を入力して前記ロジック回路の内部クロック信号を生成し、前記内部クロック信号を前記抽出されたクロック信号に同期させる制御を行うＰＬＬ回路と、を備え、
前記ＰＬＬ回路は、前記抽出されたクロック信号の変化が停止された停止期間に、前記内部クロック信号の周波数を前記停止期間の直前の値に維持するための制御を行う、請求項２０記載のマイクロコンピュータ。
【請求項２４】
前記ＰＬＬ回路は、入力にローパスフィルタが接続された電圧制御発振回路を有し、前記停止期間に、前記ローパスフィルタの入力に対する充放電を停止することにより、前記維持するための制御を行う、請求項２３記載のマイクロコンピュータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−１７８１３７（Ｐ２０１０−１７８１３７Ａ）
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願番号】特願２００９−１９５３８（Ｐ２００９−１９５３８）
【出願日】平成２１年１月３０日（２００９．１．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願日】平成２１年１月３０日（２００９．１．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]