半導体装置の作製方法
【課題】酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間およびロット間において、ばらつきが大きく、熱、バイアスまたは光などの影響で変動が起こる場合がある。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製する。
【解決手段】酸化物半導体を用いたトランジスタにおいて、膜中および膜と膜との界面の水素を排除する。膜と膜との界面の水素を排除するためには、成膜と成膜との間で、基板を真空下で搬送する。また、大気暴露された表面を持つ基板は、熱処理またはプラズマ処理によって、表面の水素を除去する。
【解決手段】酸化物半導体を用いたトランジスタにおいて、膜中および膜と膜との界面の水素を排除する。膜と膜との界面の水素を排除するためには、成膜と成膜との間で、基板を真空下で搬送する。また、大気暴露された表面を持つ基板は、熱処理またはプラズマ処理によって、表面の水素を除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
成膜装置および当該成膜装置を用いた半導体装置の作製方法に関する。
【０００２】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されており、酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間およびロット間において、ばらつきが大きく、熱、バイアスまたは光などの影響で変動が起こる場合がある。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製することを目的とする。
【課題を解決するための手段】
【０００７】
酸化物半導体を用いたトランジスタにおいて、水素の一部がドナーとなり、電子を生じることが知られている。電子が発生すると、ゲート電圧を印加しなくてもドレイン電流が流れてしまう。そのため、しきい値電圧がマイナスシフトする。酸化物半導体を用いたトランジスタはｎ型を示すことが多く、しきい値電圧のマイナスシフトによってノーマリーオンの特性となる。ここで、「ノーマリーオン」とは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことをいう。
【０００８】
また、トランジスタを作製した後で、酸化物半導体膜へ水素が混入することによって、トランジスタのしきい値電圧が変動する場合がある。しきい値電圧の変動は、トランジスタの信頼性を著しく損なう。
【０００９】
本発明者は、成膜によって膜中に意図しない水素が含まれてしまうことを見出した。なお、本明細書において「水素」は水素原子または水素イオンを指し、例えば「水素を含む」と記載した場合、水素分子、炭化水素、水酸基および水などに由来する水素も含む。
【００１０】
本発明の一態様は、酸化物半導体を用いたトランジスタにおいて、膜中および膜と膜との界面の水素を排除する半導体装置の作製方法である。膜と膜との界面の水素を排除するためには、成膜と成膜との間で、基板を大気に暴露しなければよい。好ましくは基板を真空下で搬送する。また、大気暴露された表面を持つ基板は、熱処理またはプラズマ処理によって、該基板の表面の水素を除去してもよい。
【００１１】
膜中の水素を排除するためには、基板の被成膜面、膜の材料中および成膜室に存在する水素を低減すればよい。
【００１２】
膜中に取り込まれた水素を熱処理またはプラズマ処理によって除去してもよい。
【００１３】
基板の被成膜面における水素濃度の低減および膜中の水素濃度の低減のために、熱処理またはプラズマ処理を行ってもよい。
【００１４】
本発明の一態様において、熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン）など）を主成分とする雰囲気をいい、水素が含まれないことが好ましい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。また、不活性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満である雰囲気のことをいう。反応性ガスとは、半導体や金属などと反応するガスのことをいう。減圧雰囲気とは、圧力が１０Ｐａ以下のことをいう。乾燥空気雰囲気は、露点−４０℃以下、好ましくは露点−５０℃以下とすればよい。
【００１５】
プラズマ処理は、低温で処理可能であり、かつ短時間で効率よく水素を除去することができる。特に、基板表面に強く結合している水素の除去に効果的である。
【００１６】
また、水素をブロッキングする膜でトランジスタを挟み込むことで、外部からの水素の混入を抑制することができる。
【発明の効果】
【００１７】
本発明の一態様により、酸化物半導体膜に含まれる水素を低減でき、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。
【００１８】
または、本発明の一態様により、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【図面の簡単な説明】
【００１９】
【図１】本発明の一態様である半導体装置の作製工程における基板の経路を示すフロー図。
【図２】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図３】本発明の一態様である成膜装置の一例を示す上面図。
【図４】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図５】本発明の一態様である半導体装置の一例を示す上面図および断面図。
【図６】本発明の一態様である半導体装置の作製工程における基板の経路を示すフロー図。
【図７】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図８】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図９】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図１０】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図１１】本発明の一態様である表示装置の画素の一例を示す回路図。
【図１２】本発明の一態様である表示装置の画素の一例を示す上面図および断面図。
【図１３】本発明の一態様である表示装置の画素の作製工程の一例を示す断面図。
【図１４】本発明の一態様である酸化物半導体膜の作製工程の一例を示す断面図。
【図１５】本発明の一態様である表示装置の一例を示す上面図および断面図。
【図１６】本発明の一態様である電子機器の一例を示す図。
【図１７】本発明の一態様である半導体装置の一例を示す断面図。
【図１８】本発明の一態様である成膜装置の一例を示す上面図。
【発明を実施するための形態】
【００２０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２１】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００２２】
（実施の形態１）
本実施の形態では、膜中および膜と膜との界面への水素の混入が少ないトップゲートトップコンタクト構造の酸化物半導体を用いたトランジスタの作製方法について説明する。
【００２３】
図１はマルチチャンバーの成膜装置における基板の経路を示すフロー図である。図２は図１のフローと対応した半導体装置の作製方法を示す断面図である。
【００２４】
図３は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセットポート１４を３つ有する基板供給室１１と、ロードロック室１２ａ及びロードロック室１２ｂと、搬送室１３と、基板処理室１５と、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ａと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｂと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｃと、を有する。基板供給室は、ロードロック室１２ａ及びロードロック室１２ｂと接続する。ロードロック室１２ａ及びロードロック室１２ｂは、搬送室１３と接続する。基板処理室１５、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、搬送室１３とのみ接続する。各室の接続部にはゲートバルブが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、純度が９９．９９９９９９％以上の成膜ガスを導入することができる。図示しないが、搬送室１３は一以上の基板搬送ロボットを有する。ここで、基板処理室１５は、水素をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気または乾燥空気雰囲気など）下に制御することができる。例えば、露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気にすることができる。ここで、基板処理室１５は、基板加熱室とプラズマ処理室を兼ねると好ましい。枚葉式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露する必要がなく、基板に水素が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、成膜室、ロードロック室及び基板処理室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
【００２５】
まず、図１の工程Ｓ５０１で示すように、基板１００を基板供給室１１内のカセットポート１４にセットする。
【００２６】
次に、図１の工程Ｓ５０２で示すように、大気圧状態にしたロードロック室１２ａのゲートバルブを開放し、カセットポート１４から基板１００をロードロック室１２ａへ第１の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００２７】
基板１００をロードロック室１２ａに導入した後、ロードロック室１２ａを排気し、真空状態にする。図１の工程Ｓ５０３で示すように、真空状態のロードロック室１２ａと真空状態の搬送室１３の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００２８】
基板１００を搬送室１３に導入した後、図１の工程Ｓ５０４で示すように、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開放し、基板１００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００２９】
基板１００を基板処理室１５に導入した後、基板１００を熱処理またはプラズマ処理する（図２（Ａ）参照。）。基板１００を熱処理またはプラズマ処理することによって、基板１００を脱水化または脱水素化処理できる。熱処理の温度は３００℃以上基板の歪み点未満、好ましくは４００℃以上５５０℃以下とし、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。抵抗加熱方式などを用いて加熱してもよい。あるいは、加熱されたガスなどの媒体からの熱伝導または熱輻射による加熱（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）しても用いてもよい。例えば、ＲＴＡとして、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などを用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。ＲＴＡによる短時間の熱処理では、基板の歪み点以上の温度でも基板を歪ませないことができるため、効率よく脱水化または脱水素化処理できる。例えば、基板温度を５００℃以上６５０℃以下とし、処理時間を１分以上１０分以下とすればよい。プラズマ処理は、希ガス、酸素、窒素などの雰囲気で生成したプラズマで基板表面の吸着水素を除去することができる。また、プラズマ処理では、基板１００と強く結合した水素を効率よく除去することができる。例えば、逆スパッタリング法によってアルゴンプラズマ処理を行えばよい。
【００３０】
基板１００を脱水化または脱水素化処理した後、図１の工程Ｓ５０５で示すように、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００３１】
基板１００を搬送室１３に導入した後、搬送室１３と真空状態の成膜室１０ｃの間のゲートバルブを開放し、図１の工程Ｓ５０６で示すように、基板１００を成膜室１０ｃへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００３２】
基板１００を成膜室１０ｃに導入した後、基板１００上に下地絶縁膜１０２を１００ｎｍ以上５００ｎｍ以下の厚さで成膜する（図２（Ｂ）参照。）。下地絶縁膜１０２は、スパッタリング法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法で成膜する。
【００３３】
下地絶縁膜１０２の材料には、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ガリウムアルミニウム（ＧａｘＡｌ２−ｘＯ３＋ｙ（ｘは０以上２以下、ｙは０超過１未満））、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムまたは窒化アルミニウムなどを単層または積層して用いる。例えば、下地絶縁膜１０２を窒化シリコン膜と酸化シリコン膜の積層構造とすると、基板などからトランジスタ１５０への水分の混入を防ぐことができる。下地絶縁膜１０２を積層構造で形成する場合、後に成膜する酸化物半導体膜１０６と接する側の膜を加熱により酸素放出する絶縁膜（酸化シリコン、酸化窒化シリコン、酸化アルミニウムなど）とするとよい。こうすることで、下地絶縁膜１０２から酸化物半導体膜１０６へ酸素が供給され、酸化物半導体膜１０６の酸素欠損、および下地絶縁膜１０２と酸化物半導体膜１０６の界面準位を低減することができる。酸化物半導体膜１０６の酸素欠損はしきい値電圧のマイナスシフトの原因となり、また、下地絶縁膜１０２と酸化物半導体膜１０６の界面準位はトランジスタの信頼性を低下させる。
【００３４】
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）および水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒素が０．５原子％〜１５原子％、およびシリコンが２５原子％〜３５原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳおよびＨＦＳを用いて測定した場合に、組成範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原子％、シリコンが２５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコンおよび水素の含有比率が上記の範囲内に含まれるものとする。
【００３５】
酸化窒化アルミニウムとは、その組成として、窒素よりも酸素の含有量が多いものをいう。また、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量の多いものをいう。
【００３６】
「加熱により酸素放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算したときの酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【００３７】
ここで、ＴＤＳ分析による、酸素原子に換算したときの酸素の放出量の測定方法について、以下に説明する。
【００３８】
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
【００３９】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００４０】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
【００４１】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
【００４２】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００４３】
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の２倍となる。
【００４４】
上記構成において、加熱により酸素放出する絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものをいう。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
【００４５】
スパッタリング法を用いて加熱により酸素放出する絶縁膜を成膜するには、成膜ガスとして、酸素と希ガスの混合ガスを用いる場合、希ガスに対して酸素の混合割合を高めるとよい。例えば、全ガス中の酸素の濃度を６％以上１００％以下にするとよい。好ましくは酸化物ターゲットを用いる。
【００４６】
基板１００上に下地絶縁膜１０２を成膜した後、図１の工程Ｓ５０７で示すように、搬送室１３と成膜室１０ｃの間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００４７】
図示しないが、この後、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開放し、基板１００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じ、その後、基板１００を熱処理してもよい。該熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において１５０℃以上２８０℃以下、好ましくは２００℃以上２５０℃以下で行う。これにより、基板１００および下地絶縁膜１０２から水素を除去することができる。なお、下地絶縁膜１０２から水素を除去するが、酸素を極力放出させない温度であることが好ましい。基板１００を熱処理した後、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００４８】
基板１００を搬送室１３に導入した後、図１の工程Ｓ５０８で示すように、搬送室１３と真空状態の成膜室１０ａの間のゲートバルブを開放し、基板１００を成膜室１０ａへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００４９】
基板１００を成膜室１０ａに導入した後、下地絶縁膜１０２上に酸化物半導体膜１０６を３ｎｍ以上５０ｎｍ以下の厚さで成膜する（図２（Ｃ）参照。）。酸化物半導体膜１０６は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜方法で成膜する。
【００５０】
酸化物半導体膜１０６に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００５１】
また、酸化物半導体膜１０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いた薄膜により形成してもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００５２】
アルカリ金属、およびアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少ないほうがよい。Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下とする。また、Ｌｉは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。また、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。特にアルカリ金属のうち、ナトリウムは酸化物半導体に接する絶縁膜が酸化物であった場合、絶縁膜中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と酸素の結合を分断し、または結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリオン化（しきい値電圧のマイナスシフト）、電界効果移動度の低下等）をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。
【００５３】
本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用いたスパッタリング法によって成膜する。
【００５４】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。なお、ターゲットの材料および組成を上述したものに限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。
【００５５】
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い酸化物ターゲットを用いることによって、成膜する酸化物半導体膜を緻密な膜とすることができるためである。
【００５６】
例えば、酸化物半導体膜は、次のように成膜する。ただし、次の方法に限定されるわけではない。
【００５７】
成膜条件の一例として、基板とターゲットとの間の距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量比率３３％）とする。なお、パルスＤＣスパッタリング法を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一となるため好ましい。
【００５８】
基板１００上に酸化物半導体膜１０６を成膜した後、図１の工程Ｓ５０９で示すように、搬送室１３と成膜室１０ａの間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００５９】
基板１００を搬送室１３に導入した後、図１の工程Ｓ５１０で示すように、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開放し、基板１００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００６０】
基板１００を基板処理室１５に導入した後、基板１００を熱処理またはプラズマ処理する。熱処理またはプラズマ処理することによって、酸化物半導体膜１０６を脱水化または脱水素化処理できる。熱処理の温度は１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４７０℃以下、とし、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。このとき、酸化物半導体膜１０６中から水素を除去すると同時に下地絶縁膜１０２から酸化物半導体膜１０６に酸素を供給してもよい。なお、該熱処理は、図１の工程Ｓ５０７および図１の工程Ｓ５０８の間に行う熱処理よりも５℃以上高い温度で行うと好ましい。このような温度範囲とすることで、下地絶縁膜１０２から酸化物半導体膜１０６へ効率よく酸素を供給することができる。
【００６１】
なお、酸化性雰囲気とは酸化性ガスを含む雰囲気をいう。酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
【００６２】
酸化物半導体膜１０６を脱水化または脱水素化処理した後、図１の工程Ｓ５１１で示すように、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００６３】
基板１００を搬送室１３に導入した後、図１の工程Ｓ５１２で示すように、搬送室１３と真空状態の成膜室１０ｂの間のゲートバルブを開放し、基板１００を成膜室１０ｂへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００６４】
基板１００を成膜室１０ｂに導入した後、酸化物半導体膜１０６上に酸化物導電膜１２８を３ｎｍ以上３０ｎｍ以下の厚さで成膜する（図２（Ｄ）参照。）。酸化物導電膜１２８は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜方法で成膜する。
【００６５】
酸化物導電膜を酸化物半導体膜１０６と後に形成するソース電極１０８ａ、ドレイン電極１０８ｂとの間に設けることで、ソース領域およびドレイン領域と酸化物半導体膜１０６のコンタクト抵抗を低くすることができ、トランジスタを高速動作させることができる。
【００６６】
酸化物導電膜は、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００６７】
また、酸化物導電膜は、酸化物半導体膜１０６に窒素を注入することで設けてもよい。または、酸化物半導体膜１０６と同様の材料をターゲットに用いて、成膜ガスに窒素を含むスパッタリング法によって成膜しても構わない。
【００６８】
なお、図１に示した基板の経路は、必ずしも全ての工程を経なくてはならないわけではない。例えば、図１の工程Ｓ５０４、図１の工程Ｓ５１０および図１の工程Ｓ５１２のいずれか一以上を省略しても構わない。その場合、以降の工程も適宜変更してよい。
【００６９】
以上の工程を大気に暴露することなく行う。
【００７０】
なお、図１のフローに示さないが、酸化物導電膜１２８を成膜した後、基板１００を搬送室１３およびロードロック室１２ｂを介して、基板供給室１１にあるカセットポート１４に戻せばよい。
【００７１】
続いて、図４を用いて、以降のトランジスタ作製工程について説明する。
【００７２】
図２（Ｄ）において、酸化物導電膜１２８上にフォトリソグラフィ工程によってレジストマスクを形成し、酸化物半導体膜１０６および酸化物導電膜１２８を島状に加工した後、該レジストマスクを除去する（図４（Ａ）参照。）。
【００７３】
次に、島状の酸化物半導体膜１０６および酸化物導電膜１２８を覆う導電膜を１５ｎｍ以上７００ｎｍ以下の厚さで成膜し、フォトリソグラフィ工程によってレジストマスクを形成し、導電膜を加工してソース電極１０８ａおよびドレイン電極１０８ｂを形成する。この際、酸化物導電膜１２８も同時に加工し、該レジストマスクを除去する（図４（Ｂ）参照。）。なお、図示しないが、酸化物導電膜１２８を加工する際に、酸化物半導体膜１０６の一部がソース電極１０８ａおよびドレイン電極１０８ｂの間の領域でエッチングされることがある。その場合、酸化物半導体膜１０６がソース電極１０８ａおよびドレイン電極１０８ｂの間の領域で消失しないように加工条件を決めるとよい。
【００７４】
ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、ＭｏおよびＷから選ばれた元素を含む金属膜または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側および上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはこれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）を積層させた構成を用いてもよい。なお、ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜を、図３に示すマルチチャンバーの成膜装置を用いて成膜してもよい。
【００７５】
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光などを用いるとよい。
【００７６】
なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜数十ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを短くすることが可能であり、回路の動作を速くすることができる。
【００７７】
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。
【００７８】
次に、ソース電極１０８ａおよびドレイン電極１０８ｂを覆い、下地絶縁膜１０２、酸化物半導体膜１０６および酸化物導電膜１２８と一部が接するゲート絶縁膜１１２を成膜する（図４（Ｃ）参照。）。
【００７９】
なお、ゲート絶縁膜１１２の成膜直前に、酸化性ガスを用いたプラズマ処理を行い、露出している酸化物半導体膜１０６の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体膜１０６の一部に接するゲート絶縁膜１１２を成膜することが好ましい。ゲート絶縁膜１１２を、図３に示すマルチチャンバーの成膜装置を用いて成膜すればよい。
【００８０】
ゲート絶縁膜１１２は、下地絶縁膜１０２と同様の構成としてもよく、加熱により酸素放出する絶縁膜であることが好ましい。このとき、トランジスタのゲート絶縁膜として機能することを考慮して、酸化イットリウム、酸化ジルコニウム、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコンまたは窒化シリコンに、酸化イットリウム、酸化ジルコニウム、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。ゲート絶縁膜１１２の合計の膜厚は、好ましくは１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁膜が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナスシフトしやすい傾向となる。また、ゲート絶縁膜が５ｎｍ以下となるとトンネル電流によるリークが増大することがわかっている。
【００８１】
次に、導電膜を成膜する。該導電膜をフォトリソグラフィ工程によって形成したレジストマスクを用いて加工してゲート電極１１４を形成し、該レジストマスクを除去する（図４（Ｄ）参照。）。ゲート電極１１４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲート電極１１４は、単層構造としてもよいし、積層構造としてもよい。また、導電膜にＡｌを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を３８０℃以下とすることが好ましく、特に好ましくは３５０℃以下とする。また、導電膜にＣｕを用いる場合も、マイグレーションによる不良やＣｕ元素の拡散を防ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融点の高い金属材料を積層することが好ましい。また、導電膜にＣｕを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を４５０℃以下とすることが好ましい。ゲート電極１１４となる導電膜を、図３に示すマルチチャンバーの成膜装置で成膜してもよい。
【００８２】
なお、酸化物半導体膜１０６へのプラズマ処理乃至ゲート電極１１４となる導電膜の成膜までを、大気に暴露せずに行うと好ましい。より好ましくは、図３のマルチチャンバーの成膜装置を用いる。大気に暴露しないことで、膜中および膜と膜との界面の水素を排除することができる。
【００８３】
以上の工程でトランジスタ１５０が作製される。
【００８４】
なお、トランジスタ１５０の上面図および断面図を図５に示す。
【００８５】
図５（Ｂ）は、図５（Ａ）のＡ−Ｂ断面における断面図である。図５（Ｃ）は、図５（Ａ）のＣ−Ｄ断面における断面図である。なお、図５（Ａ）では、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略している。
【００８６】
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することができ、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【００８７】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【００８８】
（実施の形態２）
本実施の形態では、膜中および膜と膜との界面への水素の混入が少ないボトムゲートトップコンタクト構造の酸化物半導体を用いたトランジスタの作製方法について説明する。
【００８９】
図６はマルチチャンバーの成膜装置における基板の経路を示すフロー図である。図７は図６の作製フローと対応した断面図である。マルチチャンバーの成膜装置は実施の形態１と同様の成膜装置を用いる。
【００９０】
まず、図６の工程Ｓ６０１で示すように、基板２００を基板供給室１１内のカセットポート１４にセットする。
【００９１】
次に、図６の工程Ｓ６０２で示すように、大気圧状態にしたロードロック室１２ａのゲートバルブを開放し、カセットポート１４から基板２００をロードロック室１２ａへ第１の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９２】
基板２００をロードロック室１２ａに導入した後、ロードロック室１２ａを排気し、真空状態にする。図６の工程Ｓ６０３で示すように、真空状態のロードロック室１２ａと真空状態の搬送室１３の間のゲートバルブを開放し、基板２００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９３】
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０４で示すように、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開放し、基板２００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９４】
基板２００を基板処理室１５に導入した後、基板２００を熱処理またはプラズマ処理する（図７（Ａ）参照。）。熱処理およびプラズマ処理は、実施の形態１と同様の方法で行えばよい。
【００９５】
基板２００を脱水化または脱水素化処理した後、図６の工程Ｓ６０５で示すように、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板２００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９６】
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０６で示すように、搬送室１３と真空状態の成膜室１０ｃの間のゲートバルブを開放し、基板２００を成膜室１０ｃへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９７】
基板２００を成膜室１０ｃに導入した後、基板２００上に下地絶縁膜２０２を成膜する（図７（Ｂ）参照。）。下地絶縁膜２０２は、下地絶縁膜１０２と同様の構成にすればよい。
【００９８】
基板２００上に下地絶縁膜２０２を成膜した後、図６の工程Ｓ６０７で示すように、搬送室１３と成膜室１０ｃの間のゲートバルブを開放し、基板２００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９９】
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０８で示すように、搬送室１３と真空状態の成膜室１０ａの間のゲートバルブを開放し、基板２００を成膜室１０ａへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【０１００】
基板２００を成膜室１０ａに導入した後、基板２００上に導電膜２１３を成膜する（図７（Ｃ）参照。）。導電膜２１３は、ゲート電極１１４となる導電膜と同様の構成にすればよい。
【０１０１】
なお、図６に示した基板の経路は、必ずしも全ての工程を経なくてはならないわけではない。例えば、図６の工程Ｓ６０４を省略しても構わない。その場合、以下の工程も適宜変更してよい。
【０１０２】
以上の工程を大気に暴露することなく行う。
【０１０３】
なお、図６のフローに示さないが、導電膜を成膜した後、基板２００を搬送室１３およびロードロック室１２ｂを介して、基板供給室１１にあるカセットポート１４に戻せばよい。
【０１０４】
または、下地絶縁膜２０２を成膜した後で、基板２００を基板処理室１５に搬送し、該基板２００をプラズマ処理または熱処理し、続いて基板２００を搬送室１３を介して成膜室１０ｂに搬送し、絶縁膜を成膜してもよい。該絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜、酸化ガリウムアルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜または窒化アルミニウム膜で構成する。その後、搬送室１３を介して成膜室１０ａに基板２００を搬送し、導電膜２１３を成膜する。なお、以上の工程を大気に暴露することなく行う。こうすることで、より膜中および膜と膜との界面に存在する水素を排除することができる。
【０１０５】
続いて、図８および図９を用いて、図７以降のトランジスタ作製工程について説明する。
【０１０６】
まず、導電膜２１３上にフォトリソグラフィ工程によってレジストマスクを形成し、加工して、ゲート電極２１４を形成する（図８（Ａ）参照。）。
【０１０７】
次に、ゲート電極２１４を覆い、下地絶縁膜２０２と一部が接するゲート絶縁膜２１２を成膜し、続いてゲート絶縁膜２１２上に酸化物半導体膜２０６を成膜する（図８（Ｂ）参照。）。ゲート絶縁膜２１２および酸化物半導体膜２０６は、それぞれゲート絶縁膜１１２および酸化物半導体膜１０６と同様の構成とすればよい。
【０１０８】
次に、基板２００を熱処理またはプラズマ処理する。熱処理またはプラズマ処理することによって、酸化物半導体膜２０６を脱水化または脱水素化処理できる。熱処理の温度は１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４７０℃以下とし、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。ゲート絶縁膜２１２に酸素放出する絶縁膜を用いる場合、該熱処理によって、ゲート絶縁膜２１２から酸化物半導体膜２０６に酸素を供給することができる。
【０１０９】
次に、酸化物半導体膜２０６上に、酸化物導電膜２２８を成膜する（図８（Ｃ）参照。）。酸化物導電膜２２８は酸化物導電膜１２８と同様の構成とすればよい。ただし、酸化物導電膜２２８を設けない構成としても構わない。
【０１１０】
ここで、ゲート絶縁膜２１２乃至酸化物導電膜２２８の成膜を大気に暴露することなく行うことが好ましい。膜中および膜と膜との界面の水素を排除でき、トランジスタの電気特性および信頼性を向上させることができる。なお、ゲート絶縁膜２１２乃至酸化物導電膜２２８の成膜には、図３に示したマルチチャンバーの成膜装置を用いることができる。
【０１１１】
次に、酸化物導電膜２２８上にフォトリソグラフィ工程によってレジストマスクを形成し、酸化物導電膜２２８および酸化物半導体膜２０６を島状に加工する（図８（Ｄ）参照。）。
【０１１２】
次に、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２を覆う導電膜を成膜し、該導電膜上にフォトリソグラフィ工程によってレジストマスクを形成し、加工してソース電極２０８ａおよびドレイン電極２０８ｂを形成する。ここで、ソース電極２０８ａおよびドレイン電極２０８ｂの間の酸化物導電膜２２８も同時に加工し、酸化物半導体膜２０６の表面に接して、ソース電極およびドレイン電極の一部と接続するように酸化物導電膜２２８を設ける（図８（Ｅ）参照。）。ソース電極２０８ａおよびドレイン電極２０８ｂは、ソース電極１０８ａおよびドレイン電極１０８ｂと同様の構成とすればよい。
【０１１３】
以上の工程によりボトムゲートトップコンタクト構造のトランジスタ２５０を作製することができる。
【０１１４】
ここで、ソース電極２０８ａ、ドレイン電極２０８ｂ、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２に対し、プラズマ処理または熱処理を行ってもよい。例えば、逆スパッタ処理を行うことでソース電極２０８ａおよびドレイン電極２０８ｂの上端部が曲面を持ち、トランジスタ動作時の電界集中を緩和することができる。また、酸化性雰囲気のプラズマ処理または熱処理によって、酸化物半導体膜２０６の膜中または表面近くの欠陥を修復し、酸素欠損を低減できる。該熱処理は、２００℃以上５００℃以下で行えばよい。
【０１１５】
次に、ソース電極２０８ａおよびドレイン電極２０８ｂを覆い、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２と一部が接する層間絶縁膜２１６を成膜し、続いて層間絶縁膜２１６上に導電膜２２２を成膜する（図９（Ａ）参照。）。なお、層間絶縁膜２１６は、下地絶縁膜２０２と同様の構成とすればよい。例えば、層間絶縁膜２１６の一部を窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜、酸化ガリウムアルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜または窒化アルミニウム膜とすることで、外部から入り込む水素を低減することができて好ましい。導電膜２２２は、ゲート電極２１４または酸化物導電膜２２８と同様の材料を用いればよい。なお、層間絶縁膜２１６を成膜した後、熱処理を酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で２５０℃以上３５０℃以下で行ってもよい。該熱処理を行うことで、層間絶縁膜２１６に酸素放出する絶縁膜を用いる場合、層間絶縁膜２１６から酸化物半導体膜２０６に酸素を供給することができる。また、供給された酸素は、酸化物半導体膜２０６と層間絶縁膜２１６との界面またはその近傍の酸素欠損を低減し、かつ層間絶縁膜２１６の一部を窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜、酸化ガリウムアルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜または窒化アルミニウム膜とすることによって、供給された酸素が外方拡散することを防ぐことができる。即ち、酸化物半導体膜２０６およびその近傍に新たな酸素欠損が生じにくいことにより、電気特性が良好で信頼性の高いトランジスタを作製することができる。
【０１１６】
ここで、ソース電極２０８ａ、ドレイン電極２０８ｂ、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２に対するプラズマ処理または熱処理から導電膜２２２の成膜までを大気に暴露せず行うと好ましい。膜中および膜と膜との界面の水素を排除でき、トランジスタの電気特性および信頼性を向上させることができる。なお、図３に示したマルチチャンバーの成膜装置を用いればよい。
【０１１７】
次に、導電膜２２２上にフォトリソグラフィ工程によってレジストマスクを形成し、導電膜２２２をバックゲート電極２２４に加工する（図９（Ｂ）参照。）。
【０１１８】
以上の工程によりバックゲート電極を有するボトムゲートトップコンタクト構造のトランジスタ２５２を作製することができる。
【０１１９】
次に、バックゲート電極２２４および層間絶縁膜２１６を覆う保護絶縁膜２２６を成膜してもよい（図９（Ｃ）参照。）。保護絶縁膜２２６は、窒化シリコン膜、窒化酸化シリコン膜または酸化アルミニウム膜を、スパッタリング法またはＣＶＤ法で成膜すればよい。保護絶縁膜２２６を設けることで、トランジスタ２５２内へ外部からの水素の混入を抑制できる。
【０１２０】
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することができ、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【０１２１】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【０１２２】
（実施の形態３）
本実施の形態では、実施の形態２とは異なる膜中および膜と膜との界面への水素の混入が少ないボトムゲートトップコンタクト構造の酸化物半導体を用いたトランジスタの作製方法について図１０を用いて説明する。なお、図６のフローおよび図７までは、実施の形態２と同様の作製工程である。
【０１２３】
図１０（Ａ）および図１０（Ｂ）までの作製工程は、図８（Ａ）および図８（Ｂ）までの作製工程と同様である。
【０１２４】
酸化物半導体膜２０６の成膜後、基板２００を熱処理またはプラズマ処理する。熱処理またはプラズマ処理することによって、酸化物半導体膜２０６を脱水化または脱水素化処理できる。熱処理の温度は１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４７０℃以下とし、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。
【０１２５】
次に、酸化物半導体膜２０６上に、酸化物導電膜３２８および導電膜３０８を成膜する（図１０（Ｃ）参照。）。酸化物導電膜３２８は酸化物導電膜１２８と同様の構成とすればよい。なお、酸化物導電膜３２８を設けない構成としても構わない。また、導電膜３０８は、後に加工してソース電極３０８ａおよびドレイン電極３０８ｂとなる。導電膜３０８は、ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜と同様の構成とすればよい。
【０１２６】
ここで、ゲート絶縁膜２１２の成膜から導電膜３０８の成膜までを大気に暴露することなく行うことが好ましい。なお、ゲート絶縁膜２１２の成膜から導電膜３０８の成膜までの工程には、図３に示したマルチチャンバーの成膜装置を用いることができる。
【０１２７】
次に、導電膜３０８上にフォトリソグラフィ工程によってレジストマスクを形成し、導電膜３０８、酸化物導電膜３２８および酸化物半導体膜２０６を加工する（図１０（Ｄ）参照。）。
【０１２８】
次に、導電膜３０８、酸化物導電膜３２８、酸化物半導体膜２０６および基板２００を覆うレジストを塗布し、フォトリソグラフィ工程によってレジストマスクを形成し、導電膜３０８および酸化物導電膜３２８を加工してソース電極３０８ａおよびドレイン電極３０８ｂを形成する。このとき、酸化物導電膜３２８は、ソース電極３０８ａおよび酸化物半導体膜２０６の間、ならびにドレイン電極３０８ｂおよび酸化物半導体膜２０６の間に設けられる（図１０（Ｅ）参照。）。図示しないが、ソース電極３０８ａおよびドレイン電極３０８ｂの間の酸化物半導体膜２０６の一部がエッチングされていても構わない。
【０１２９】
以上の工程によりボトムゲートトップコンタクト構造のトランジスタ３５０を作製することができる。
【０１３０】
以降、トランジスタ２５２と同様に、層間絶縁膜、バックゲート電極、保護絶縁膜を形成しても構わない。なお、層間絶縁膜の成膜前に露出した酸化物半導体膜２０６に対し、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において、２００℃以上５００℃以下で熱処理を行ってもよい。その後、大気に暴露することなく層間絶縁膜を成膜する。
【０１３１】
本実施の形態を用いることで、ゲート絶縁膜２１２乃至導電膜３０８の成膜までを大気に暴露せずに行うことができるため、膜中および膜と膜との界面の水素を排除でき、実施の形態２よりも、さらにトランジスタの電気特性および信頼性を向上させることができる。
【０１３２】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【０１３３】
（実施の形態４）
本実施の形態では、酸素放出する絶縁膜の形成方法について図２および図１８を用いて説明する。
【０１３４】
図１８は、図３の成膜装置にイオン注入室１７を設けた構成である。
【０１３５】
イオン注入室１７では、イオンドーピングまたはイオンインプランテーションを行うことができる。
【０１３６】
なお、本実施の形態において、成膜、イオン注入、および熱処理またはプラズマ処理は、可能な限り真空状態のまま連続で行う。以下に図１８の成膜装置を用いて酸素放出する絶縁膜を形成する方法を説明する。
【０１３７】
まず、基板１００をロードロック室１２ａに導入する。次に、基板処理室１５に移動させ、基板処理室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、亜酸化窒素など）を用いる。その後、成膜室１０ａに基板１００を移動させ、厚さ５０ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下の下地絶縁膜１０２をスパッタリング法によって成膜する（図２（Ｂ）参照。）。その後、下地絶縁膜１０２に対し、イオンドーピング法またはイオンインプランテーション法によって質量数が１６の酸素（１６Ｏ）、質量数が１８の酸素（１８Ｏ）または１６Ｏと１８Ｏの両方を注入する。このとき、イオンドーピング法を用いると、下地絶縁膜１０２中に水素を同時に注入してしまう。そのため、イオンインプランテーション法を用いることが好ましい。その後、基板処理室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において１５０℃以上２８０℃以下、好ましくは２００℃以上２５０℃以下で第２の熱処理を行ってもよい。第２の熱処理によって、基板１００および下地絶縁膜１０２から水素を除去することができる。なお、第２の熱処理は、下地絶縁膜１０２から水素を除去するが、酸素を極力放出させない温度で行う。そして、成膜室１０ｂに基板１００を移動させ、酸化物半導体膜１０６をスパッタリング法によって成膜する（図２（Ｃ）参照。）。その後、基板処理室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上４７０℃以下で第３の熱処理を行い、酸化物半導体膜中から水素を除去すると同時に下地絶縁膜１０２から酸化物半導体膜に酸素を供給してもよい。なお、第３の熱処理は、第２の熱処理よりも５℃以上高い温度で行う。このように、図１８の成膜装置を用いることによって成膜時に水素の混入が少ない作製プロセスを進めることができる。
【０１３８】
この後、実施の形態１などを参酌し、電気特性のばらつきの少ない酸化物半導体を用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。
【０１３９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１４０】
（実施の形態５）
本実施の形態では、フォトマスク数およびフォトリソグラフィ工程数を削減した液晶表示装置の画素に用いるトランジスタの作製方法について、図１１乃至図１３を用いて説明する。
【０１４１】
図１１は、画素４４２の回路構成を示している。画素４４２は、トランジスタ４５０と、液晶素子４４６と、容量素子４４８を有している。トランジスタ４５０のゲート電極は配線４４４に電気的に接続され、トランジスタ４５０のソース電極またはドレイン電極の一方は配線４４０に電気的に接続されている。また、トランジスタ４５０のソース電極またはドレイン電極の他方は、液晶素子４４６の一方の電極と、容量素子４４８の一方の電極に電気的に接続されている。液晶素子４４６の他方の電極と、容量素子４４８の他方の電極は、電極４４５に電気的に接続されている。電極４４５の電位は、０Ｖや、ＧＮＤや、共通電位などの固定電位としておけばよい。
【０１４２】
トランジスタ４５０は、液晶素子４４６に配線４４０から供給される画像信号を入力させるか否かを選択する機能を有する。配線４４４にトランジスタ４５０をオン状態とする信号が供給されると、トランジスタ４５０を介して配線４４０の画像信号が液晶素子４４６に供給される。液晶素子４４６は、供給される画像信号（電位）に応じて、光の透過率が制御される。容量素子４４８は、液晶素子４４６に供給された電位を保持するための保持容量（Ｃｓ容量ともいう）としての機能を有する。容量素子４４８は、必ずしも設ける必要はないが、容量素子４４８を設けることにより、トランジスタ４５０がオフ状態の時にソース電極とドレイン電極間に流れる電流（オフ電流）に起因する、液晶素子４４６に印加された電位の変動を抑制することができる。
【０１４３】
また、トランジスタ４５０のチャネルが形成される半導体に酸化物半導体を用いる。エネルギーギャップが３．０ｅＶ以上の酸化物半導体は、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０−１９Ａ／μｍ）以下、もしくは１０ｚＡ（１×１０−２０Ａ／μｍ）以下、さらには１ｚＡ（１×１０−２１Ａ／μｍ）以下とすることができる。このため、容量素子４４８を設けなくても液晶素子４４６に印加された電位の保持が可能となる。また、消費電力の小さい液晶表示装置を実現することができる。
【０１４４】
次に、図１１で示した画素４４２の構成例について、図１２を用いて説明する。図１２（Ａ）は、画素４４２の平面構成を示す上面図であり、図１２（Ｂ）は、トランジスタ４５０の積層構成を示す断面図である。なお、図１２（Ｂ）におけるＡ１−Ａ２は、図１２（Ａ）におけるＡ１−Ａ２断面に相当する。
【０１４５】
本実施の形態に示すトランジスタ４５０は、ドレイン電極４０８ｂを、Ｕ字型（Ｃ字型、コの字型、または馬蹄型）のソース電極４０８ａで囲む形状としている。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保でき、トランジスタのオン電流を大きくすることができる。
【０１４６】
また、画素電極４３１と電気的に接続するドレイン電極４０８ｂと、ゲート電極４１４の間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子４４６に供給された電位が正確に保持できず、表示品位悪化の要因となる。本実施の形態に示すように、ソース電極４０８ａをＵ字型としてドレイン電極４０８ｂを囲む形状とすることで、十分なチャネル幅を確保しつつ、ドレイン電極４０８ｂとゲート電極４１４間に生じる寄生容量を小さくすることができるため、液晶表示装置の表示品位を向上させることができる。
【０１４７】
Ａ１−Ａ２断面において、基板４００上に下地絶縁膜４０２が形成され、下地絶縁膜４０２上にゲート電極４１４が形成されている。また、ゲート電極４１４上に、ゲート絶縁膜４１２と酸化物半導体膜４０６が形成されている。また、酸化物半導体膜４０６上にソース電極４０８ａおよびドレイン電極４０８ｂが形成されている。また、酸化物半導体膜４０６の一部に接し、ソース電極４０８ａおよびドレイン電極４０８ｂ上に層間絶縁膜４１６が形成されている。層間絶縁膜４１６上には画素電極４３１が形成され、層間絶縁膜４１６に形成されたコンタクトホール４１５を介してドレイン電極４０８ｂに電気的に接続されている。
【０１４８】
また、ゲート絶縁膜４１２と、酸化物半導体膜４０６と、層間絶縁膜４１６の一部が除去され、画素電極４３１が、ゲート絶縁膜４１２と、酸化物半導体膜４０６と、層間絶縁膜４１６の側面に接して形成されている。本実施の形態では酸化物半導体膜４０６にｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いる。ｉ型化または実質的にｉ型化された酸化物半導体は、ほぼ絶縁物とみなすことができるため、画素電極４３１と酸化物半導体膜４０６の端部が接しても、漏れ電流等の問題は生じない。
【０１４９】
続いて、図１２を用いて説明した液晶表示装置の画素部の作製方法について、図１３を用いて説明する。
【０１５０】
まず、基板４００上に下地絶縁膜４０２を成膜する。基板４００および下地絶縁膜４０２は、それぞれ基板１００および下地絶縁膜１０２と同様の構成とすればよい。
【０１５１】
次に、下地絶縁膜４０２上に導電膜を形成し、フォトリソグラフィ工程によりレジストマスクを形成し、導電膜を加工してゲート電極４１４を形成する（図１３（Ａ）参照。）。なお、図示しないが、容量配線４４７、配線４４４も同時に形成する。ゲート電極４１４はゲート電極１１４と同様の構成とすればよい。
【０１５２】
導電膜の材料は、実施の形態１に示すゲート電極１１４と同様の構成とすればよい。
【０１５３】
次に、ゲート電極４１４上にゲート絶縁膜４１２を成膜する。ゲート絶縁膜４１２はゲート絶縁膜１１２と同様の構成とすればよい。
【０１５４】
また、ゲート絶縁膜４１２は保護層としても機能する。Ｃｕを含むゲート電極４１４を、窒化シリコンを含む絶縁膜で覆う構成とすることで、ゲート電極４１４からのＣｕ拡散を防ぐことができる。
【０１５５】
次に、ゲート絶縁膜４１２上に酸化物半導体膜４０６を成膜する。酸化物半導体膜４０６は酸化物半導体膜１０６と同様の構成とすればよい。
【０１５６】
酸化物半導体膜４０６の成膜後に、基板４００をプラズマ処理または熱処理してもよい。基板４００をプラズマ処理または熱処理することで、酸化物半導体膜４０６中の水素を排除することができるため好ましい。プラズマ処理は酸化性雰囲気で行うことが好ましい。または、熱処理は不活性雰囲気、減圧雰囲気または酸化性雰囲気で行う。熱処理の温度は、１００℃以上４００℃以下とする。好ましくは２００℃以上３５０℃以下、さらに好ましくは２５０℃以上３００℃以下とする。
【０１５７】
次に、酸化物半導体膜４０６上に導電膜４０８を成膜する（図１３（Ｂ）参照。）。導電膜４０８はソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜と同様の構成とすればよい。
【０１５８】
ここで、酸化物半導体膜４０６の成膜から導電膜４０８の成膜までを大気に暴露せず行う。大気に暴露しないことで、膜中および膜と膜との界面の水素を排除することができる。なお、酸化物半導体膜４０６の成膜から導電膜４０８の成膜までを、図３に示すマルチチャンバーの成膜装置を用いて行ってもよい。
【０１５９】
次に、導電膜４０８上にフォトリソグラフィ工程によりレジストマスクを形成し、導電膜４０８を加工して、ソース電極４０８ａおよびドレイン電極４０８ｂを形成する。図示しないが、配線４４０も同時に形成する（図１３（Ｃ）参照。）。
【０１６０】
次に、ソース電極４０８ａおよびドレイン電極４０８ｂ上に層間絶縁膜４１６を形成する（図１３（Ｄ）参照）。層間絶縁膜４１６は層間絶縁膜２１６と同様の構成とすればよい。
【０１６１】
次に、層間絶縁膜４１６上にフォトリソグラフィ工程によりレジストマスクを形成し、層間絶縁膜４１６、酸化物半導体膜４０６およびゲート絶縁膜４１２を加工する。この時、ドレイン電極４０８ｂ上では、層間絶縁膜４１６のみが除去され、コンタクトホール４１５を形成する（図１３（Ｅ）参照）。
【０１６２】
この時、画素開口部（画素のうち、配線やトランジスタが設けられていない部分）の層間絶縁膜４１６、酸化物半導体膜４０６、およびゲート絶縁膜４１２は残してもかまわない。ただし、画素開口部の層間絶縁膜４１６および酸化物半導体膜４０６を可能な範囲で除去することで、液晶表示装置を透過型の液晶表示装置として用いた場合の、画素の透過率が向上する。このため、バックライトからの光が効率良く画素を透過し、低消費電力化や、輝度向上による表示品位の向上が可能となるため好ましい。
【０１６３】
層間絶縁膜４１６、酸化物半導体膜４０６、およびゲート絶縁膜４１２のエッチングは、ドライエッチングでもウェットエッチングでもよく、または両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）を用いることができる。
【０１６４】
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。
【０１６５】
一般に、半導体膜のエッチングと絶縁膜中のコンタクトホールの形成は、異なるフォトリソグラフィ工程およびエッチング工程により別々に実施されるが、本実施の形態に示す作製工程によれば、一回のフォトリソグラフィ工程とエッチング工程により、同時に実施することが可能となる。よって、フォトマスクの削減のみならず、フォトリソグラフィ工程そのものを削減することができる。すなわち、少ないフォトリソグラフィ工程により、低コストで、生産性よく液晶表示装置を作製することができる。
【０１６６】
また、本実施の形態に示す作製工程によれば、酸化物半導体膜上にフォトレジストが直接形成されることがない。また、酸化物半導体膜４０６のチャネル形成領域が層間絶縁膜４１６で保護されているため、フォトレジストの剥離洗浄工程においても、酸化物半導体膜４０６のチャネル形成領域に水分が付着することがないため、トランジスタ４５０の特性ばらつきが低減され、信頼性が向上する。
【０１６７】
次に、層間絶縁膜４１６上に導電膜を成膜し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、加工して画素電極４３１を形成する（図１３（Ｆ）参照）。画素電極４３１はバックゲート電極２２４と同様の構成とすることができる。なお、該導電膜を加工してバックゲート電極を設けても構わない。バックゲート電極を設けることにより、トランジスタのしきい値電圧を制御することができる。
【０１６８】
画素電極４３１は、コンタクトホール４１５を介してドレイン電極４０８ｂに電気的に接続される。
【０１６９】
本実施の形態によれば、従来よりも少ないフォトリソグラフィ工程により液晶表示装置の画素を作製することが可能となる。よって、液晶表示装置を低コストで、生産性よく作製することができる。
【０１７０】
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することができ、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【０１７１】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【０１７２】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０１７３】
（実施の形態６）
本実施の形態では、高速動作が可能で、かつ信頼性の高いトランジスタの一例を図１７を用いて示す。
【０１７４】
図１７はボトムゲートボトムコンタクト構造のトランジスタ５５０の断面図である。トランジスタ５５０は、基板５００と、基板５００上に設けられた下地絶縁膜５０２と、下地絶縁膜５０２上に設けられたゲート電極５１４と、ゲート電極５１４を覆うゲート絶縁膜５１２と、ゲート電極５１４上にゲート絶縁膜５１２を介して設けられた酸化物半導体膜５０６と、酸化物半導体膜５０６と酸化物導電膜５２８を介して接続されるソース電極５０８ａおよびドレイン電極５０８ｂと、ソース電極５０８ａおよびドレイン電極５０８ｂと層間絶縁膜５１６に設けられたコンタクトホールを介して接続される配線５１８と、配線５１８と同一表面に設けられ、酸化物半導体膜５０６を介してゲート電極５１４と対向するバックゲート電極５２４と、バックゲート電極５２４および配線５１８を覆い、層間絶縁膜５１６と一部が接する保護絶縁膜５２６を有する。なお、酸化物導電膜５２８および／または下地絶縁膜５０２を含まない構成としても構わない。
【０１７５】
基板５００、ゲート電極５１４、ゲート絶縁膜５１２、酸化物半導体膜５０６、酸化物導電膜５２８および層間絶縁膜５１６は、それぞれ基板２００、ゲート電極２１４、ゲート絶縁膜２１２、酸化物半導体膜２０６、酸化物導電膜２２８および層間絶縁膜２１６と同様の構成とすればよい。
【０１７６】
また、ソース電極５０８ａとドレイン電極５０８ｂは、Ｔｉ膜、Ｗ膜などで構成され、厚さは５０ｎｍ以上１５０ｎｍ以下とする。
【０１７７】
バックゲート電極５２４および配線５１８は、Ｔｉ膜でＡｌ膜を挟持した積層構造または、Ｍｏ膜でＡｌ膜を挟持した積層構造とすればよい。こうすることで、配線５１８の抵抗を低くすることができ、トランジスタ５５０の動作速度を高めることができる。
【０１７８】
さらに、ソース電極５０８ａおよびドレイン電極５０８ｂの厚みを薄くすることができるため、層間絶縁膜５１６の、ソース電極５０８ａおよびドレイン電極５０８ｂによって形成される段差部における被覆性を高めることができる。そのため、トランジスタの信頼性を高めることができる。
【０１７９】
また、保護絶縁膜５２６は、酸化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜を含む構成とすればよい。こうすることで、外部からトランジスタ５５０への水素の入り込みを低減できる。
【０１８０】
本実施の形態により、高速動作が可能で、かつ信頼性の高いトランジスタを作製することができる。
【０１８１】
（実施の形態７）
実施の形態１乃至実施の形態６において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の成膜方法の一形態を説明する。
【０１８２】
本実施の形態の酸化物半導体膜は結晶性酸化物半導体膜である。
【０１８３】
まず、基板上に下地絶縁膜を成膜する。
【０１８４】
次に、下地絶縁膜上に膜厚１ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜を成膜する。酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以下とする。さらに好ましくは２５０℃以上３００℃以下とする。
【０１８５】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットとの間の距離を６０ｍｍ、基板温度３００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で膜厚２５ｎｍの酸化物半導体膜を成膜する。
【０１８６】
次に、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、熱処理を行ってもよい。熱処理の温度は、２００℃以上７５０℃以下とする。好ましくは２５０℃以上４００℃以下とする。熱処理によって結晶性酸化物半導体膜の結晶性を向上させることができる。
【０１８７】
ここで、下地絶縁膜の成膜、結晶性酸化物半導体膜の成膜および基板への熱処理は、図３に示すマルチチャンバーの成膜装置を用いて、大気に暴露せずに行うと好ましい。大気に暴露しないことで、膜中および膜と膜との界面の水素を排除することができる。
【０１８８】
また、熱処理によって、下地絶縁膜中の酸素を結晶性酸化物半導体膜との界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、結晶性酸化物半導体膜の酸素欠損、および下地絶縁膜と結晶性酸化物半導体膜との界面準位を低減することができる。
【０１８９】
結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ：ＣＡＡＣ）を含む酸化物を有する。なお、結晶性酸化物半導体膜は、一部に結晶粒界を有している。
【０１９０】
特に、酸化物半導体膜として本実施の形態の酸化物半導体を用いた実施の形態１のトランジスタにおいては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体の厚さ方向に流れる構造ではない。そのため、電流は、主として酸化物半導体の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはバイアス−熱（ＢＴ：Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレスが与えられても、電気特性の劣化は抑制または低減される。
【０１９１】
結晶性酸化物半導体膜をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高いトランジスタを実現できる。
【０１９２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１９３】
（実施の形態８）
実施の形態１乃至実施の形態６において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の成膜方法の一形態を、図１４を用いて説明する。
【０１９４】
本実施の形態の酸化物半導体膜は、第１の結晶性酸化物半導体膜上に第１の結晶性酸化物半導体膜よりも厚い第２の結晶性酸化物半導体膜を有する積層構造である。
【０１９５】
まず、基板６００上に下地絶縁膜６０２を成膜する。
【０１９６】
次に、下地絶縁膜６０２上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を成膜する。第１の酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以下とする。さらに好ましくは２５０℃以上３００℃以下とする。
【０１９７】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットとの間の距離を６０ｍｍ、基板温度３００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
【０１９８】
次に、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の結晶化熱処理を行う。第１の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第１の結晶化熱処理によって第１の結晶性酸化物半導体膜６０６ａを形成する（図１４（Ａ）参照。）。
【０１９９】
第１の結晶化熱処理の温度にもよるが、第１の結晶化熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、ｃ軸配向した結晶が得られる。第１の結晶化熱処理によって、膜表面の亜鉛と酸素の割合が多くなり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方向に成長して重なる。結晶化熱処理の温度を上げると表面から内部、そして内部から底部へと結晶成長が進行する。
【０２００】
第１の結晶化熱処理によって、下地絶縁膜６０２中の酸素を第１の結晶性酸化物半導体膜６０６ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結晶性酸化物半導体膜の酸素欠損、および下地絶縁膜６０２と第１の結晶性酸化物半導体膜６０６ａとの界面準位を低減することができる。
【０２０１】
次に、第１の結晶性酸化物半導体膜６０６ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。第２の酸化物半導体膜の成膜は、スパッタリング法を用い、成膜時の基板温度は１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以下とする。さらに好ましくは２５０℃以上３００℃以下とする。成膜時の基板温度を１００℃以上５００℃以下とすることにより、第１の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。
【０２０２】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットとの間の距離を６０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
【０２０３】
次に、第２の結晶化熱処理を行う。第２の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第２の結晶化熱処理によって第２の結晶性酸化物半導体膜６０６ｂを形成する（図１４（Ｂ）参照。）。ここで、第２の結晶化熱処理は、窒素雰囲気下、酸素雰囲気下、あるいは窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体膜の高密度化および欠陥数の低減を図れるため好ましい。第２の結晶化熱処理によって、第１の結晶性酸化物半導体膜６０６ａを核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体膜６０６ｂが形成される。
【０２０４】
また、下地絶縁膜６０２の形成から第２の結晶化熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。例えば、図３に示すマルチチャンバーの成膜装置を用いればよい。成膜室１０ａ、１０ｂ、１０ｃ、搬送室１３、および基板処理室１５は、水素および水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。図３の成膜装置を用いた作製工程の手順の一例は、まず、基板供給室１１から基板６００を搬送し、ロードロック室１２ａと搬送室１３を経て基板処理室１５に移動させ、基板処理室１５で基板６００に付着している水素を真空ベークなどで除去し、その後、搬送室１３を経て成膜室１０ｃに基板６００を移動させ、成膜室１０ｃ内で下地絶縁膜６０２を成膜する。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板６００を移動させ、成膜室１０ａ内で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板処理室１５に基板６００を移動させ、第１の結晶化熱処理を行う。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板６００を移動させ、成膜室１０ａ内で膜厚１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板処理室１５に基板６００を移動させ、第２の結晶化熱処理を行う。このように、図３の成膜装置を用いることによって大気に触れることなく、作製プロセスを進めることができる。また、下地絶縁膜６０２、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜の積層を形成した後、大気に触れることなく、成膜室１０ｂ内で金属ターゲットを用いてソース電極およびドレイン電極を形成するための導電膜を第２の結晶性酸化物半導体膜上に成膜することもできる。なお、スループットの向上のために、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜を別々の成膜室で成膜しても構わない。
【０２０５】
次に、第１の結晶性酸化物半導体膜６０６ａと第２の結晶性酸化物半導体膜６０６ｂからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜６０６を形成する（図１４（Ｃ）参照。）。図では、第１の結晶性酸化物半導体膜６０６ａと第２の結晶性酸化物半導体膜６０６ｂの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
【０２０６】
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
【０２０７】
また、上記作製方法により、得られる第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜は、ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜は、ＣＡＡＣである。なお、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜は、一部に結晶粒界を有している。
【０２０８】
なお、第１および第２の結晶性酸化物半導体膜は、少なくともＺｎを有する酸化物材料であり、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料や、Ｚｎ−Ｏ系の材料などがある。また、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｂ−Ｚｎ−Ｏ系の材料を用いてもよい。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【０２０９】
また、第１の結晶性酸化物半導体膜上に第２の結晶性酸化物半導体膜を形成する２層構造に限定されず、第２の結晶性酸化物半導体膜の形成後に第３の結晶性酸化物半導体膜を形成するための成膜と結晶化熱処理のプロセスを繰り返し行って、３層以上の積層構造としてもよい。
【０２１０】
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜６０６を、本明細書に開示する半導体装置に適用できるトランジスタ（例えば、トランジスタ１５０、トランジスタ２５０、トランジスタ２５２、トランジスタ３５０、トランジスタ４５０）に、適宜用いることができる。
【０２１１】
また、酸化物半導体膜６０６として本実施の形態の酸化物半導体積層を用いた実施の形態１におけるトランジスタ１５０においては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から他方の面に流れる方向、具体的に図４（Ｂ）では上下方向。）に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、電気特性の劣化は抑制または低減される。
【０２１２】
酸化物半導体膜６０６のような第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体膜の積層をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高いトランジスタを実現できる。
【０２１３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１４】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【０２１５】
（実施の形態９）
実施の形態１乃至実施の形態６で例示したトランジスタを用いた表示装置の一形態を図１５に示す。
【０２１６】
図１５（Ａ）は、トランジスタ７５０、および液晶素子７１３を、第１の基板７０１と第２の基板７０６との間にシール材７０５によって封止したパネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）のＭ−Ｎにおける断面図に相当する。
【０２１７】
第１の基板７０１上に設けられた画素部７０２を囲むようにして、シール材７０５が設けられ、画素部７０２上に第２の基板７０６が設けられている。よって画素部７０２は、第１の基板７０１とシール材７０５と第２の基板７０６とによって、液晶層７０８と共に封止されている。
【０２１８】
また、第１の基板７０１上のシール材７０５によって囲まれている領域とは異なる領域に、入力端子７２０を有し、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）７１８ａ、ＦＰＣ７１８ｂが接続されている。ＦＰＣ７１８ａは、別途異なる基板に作製された信号線駆動回路７０３と電気的に接続され、ＦＰＣ７１８ｂは、別途異なる基板に作製された走査線駆動回路７０４と電気的に接続されている。画素部７０２に与えられる各種信号および電位は、ＦＰＣ７１８ａおよびＦＰＣ７１８ｂを介して、信号線駆動回路７０３および走査線駆動回路７０４から供給される。
【０２１９】
なお、別途異なる基板に作製された駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方法、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
【０２２０】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）を用いることができる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２２１】
図１５（Ｂ）に示す表示装置は、電極７１５および配線７１６を有しており、電極７１５および配線７１６はＦＰＣ７１８ａが有する端子と異方性導電膜７１９を介して、電気的に接続されている。
【０２２２】
電極７１５は、第１の電極７３０と同じ導電膜から形成され、配線７１６は、トランジスタ７５０のソース電極およびドレイン電極と同じ導電膜で形成されている。
【０２２３】
なお、本実施の形態では、トランジスタ７５０として、実施の形態４で示したトランジスタ４５０と同様の構造を図示しているが、当然ながらトランジスタの構造は上記に限られない。適宜、実施の形態１乃至実施の形態６で作製したトランジスタに置き換えてもよい。画素部７０２に設けられたトランジスタ７５０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
【０２２４】
図１５は、表示素子として液晶素子を用いた表示装置の例を示している。図１５において、表示素子である液晶素子７１３は、第１の電極７３０、第２の電極７３１、および液晶層７０８を含む。なお、液晶層７０８を挟持するように配向膜として機能する絶縁膜７３２、７３３が設けられている。第２の電極７３１は第２の基板７０６側に設けられ、第１の電極７３０と第２の電極７３１とは液晶層７０８を介して積層する構成となっている。
【０２２５】
また、７３５は、第２の基板７０６上に絶縁膜で形成された柱状のスペーサであり、液晶層７０８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いても良い。
【０２２６】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２２７】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ミリ秒以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０２２８】
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗率の値は、２０℃で測定した値とする。
【０２２９】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域が形成される半導体膜に、酸化物半導体を用いたトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０２３０】
本実施の形態で用いる酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、酸化物半導体膜を用いたトランジスタは、保持容量を設けなくても、液晶素子に印加された電位の保持が可能となる。
【０２３１】
また、本実施の形態で用いる酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することもできるため、液晶表示装置の部品点数を削減することができる。
【０２３２】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２３３】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種をいい、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式をいう。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２３４】
また、液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２３５】
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
【０２３６】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用することもできる。
【０２３７】
なお、図１５において、第１の基板７０１、第２の基板７０６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２３８】
液晶表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【０２３９】
表示素子に電圧を印加する第１の電極および第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、および電極のパターン構造によって透光性、反射性を選択すればよい。
【０２４０】
第１の電極７３０、第２の電極７３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウムスズ酸化物などの透光性を有する導電性材料を用いることができる。また、１枚乃至１０枚のグラフェンシートよりなる材料を用いてもよい。
【０２４１】
また、第１の電極７３０、第２の電極７３１のいずれか一方はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、もしくはその窒化物から一つ、または複数種を用いて形成することができる。
【０２４２】
また、第１の電極７３０、第２の電極７３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンもしくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体もしくはその誘導体などがあげられる。
【０２４３】
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２４４】
以上のように実施の形態１乃至実施の形態７で例示したトランジスタを適用することで、信頼性の高い液晶表示装置を提供することができる。なお、実施の形態１乃至実施の形態７で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。
【０２４５】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２４６】
（実施の形態１０）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
【０２４７】
図１６（Ａ）は、ノート型のパーソナルコンピュータであり、本体８０１、筐体８０２、表示部８０３、キーボード８０４などによって構成されている。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
【０２４８】
図１６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体８１１には表示部８１３と、外部インターフェイス８１５と、操作ボタン８１４などが設けられている。また操作用の付属品としてスタイラス８１２がある。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
【０２４９】
図１６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍８２０は、筐体８２１及び筐体８２２の２つの筐体で構成されている。筐体８２１及び筐体８２２は、軸部８２５により一体とされており、該軸部８２５を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２５０】
筐体８２１には表示部８２３が組み込まれ、筐体８２２には表示部８２４が組み込まれている。表示部８２３及び表示部８２４は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１６（Ｃ）では表示部８２３）に文章を表示し、左側の表示部（図１６（Ｃ）では表示部８２４）に画像を表示することができる。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。
【０２５１】
また、図１６（Ｃ）では、筐体８２１に操作部などを備えた例を示している。例えば、筐体８２１において、電源８２６、操作キー８２７、スピーカー８２８などを備えている。操作キー８２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍８２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２５２】
また、電子書籍８２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２５３】
図１６（Ｄ）は、携帯電話であり、筐体８３０及び筐体８３１の二つの筐体で構成されている。筐体８３１には、表示パネル８３２、スピーカー８３３、マイクロフォン８３４、ポインティングデバイス８３６、カメラ用レンズ８３７、外部接続端子８３８などを備えている。また、筐体８３０には、携帯型情報端末の充電を行う太陽電池セル８４０、外部メモリスロット８４１などを備えている。また、アンテナは筐体８３１内部に内蔵されている。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性の高い携帯電話とすることができる。
【０２５４】
また、表示パネル８３２はタッチパネルを備えており、図１６（Ｄ）には映像表示されている複数の操作キー８３５を点線で示している。なお、太陽電池セル８４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０２５５】
表示パネル８３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル８３２と同一面上にカメラ用レンズ８３７を備えているため、テレビ電話が可能である。スピーカー８３３及びマイクロフォン８３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体８３０と筐体８３１は、スライドし、図１６（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２５６】
外部接続端子８３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット８４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０２５７】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２５８】
図１６（Ｅ）は、デジタルビデオカメラであり、本体８５１、表示部（Ａ）８５７、接眼部８５３、操作スイッチ８５４、表示部（Ｂ）８５５、バッテリー８５６などによって構成されている。実施の形態１乃至実施の形態８のいずれかで示した半導体装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
【０２５９】
図１６（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置８６０は、筐体８６１に表示部８６３が組み込まれている。表示部８６３により、映像を表示することが可能である。また、ここでは、スタンド８６５により筐体８６１を支持した構成を示している。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性の高いテレビジョン装置８６０とすることができる。
【０２６０】
テレビジョン装置８６０の操作は、筐体８６１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２６１】
なお、テレビジョン装置８６０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２６２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いてもよい。
【符号の説明】
【０２６３】
１０ａ 成膜室
１０ｂ 成膜室
１０ｃ 成膜室
１１ 基板供給室
１２ａ ロードロック室
１２ｂ ロードロック室
１３ 搬送室
１４ カセットポート
１５ 基板処理室
１００ 基板
１０２ 下地絶縁膜
１０６ 酸化物半導体膜
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁膜
１１４ ゲート電極
１２８ 酸化物導電膜
１５０ トランジスタ
２００ 基板
２０２ 下地絶縁膜
２０６ 酸化物半導体膜
２０８ａ ソース電極
２０８ｂ ドレイン電極
２１２ ゲート絶縁膜
２１３ 導電膜
２１４ ゲート電極
２１６ 層間絶縁膜
２２２ 導電膜
２２４ バックゲート電極
２２６ 保護絶縁膜
２２８ 酸化物導電膜
２５０ トランジスタ
２５２ トランジスタ
３０８ 導電膜
３０８ａ ソース電極
３０８ｂ ドレイン電極
３２８ 酸化物導電膜
３５０ トランジスタ
４００ 基板
４０２ 下地絶縁膜
４０６ 酸化物半導体膜
４０８ 導電膜
４０８ａ ソース電極
４０８ｂ ドレイン電極
４１２ ゲート絶縁膜
４１４ ゲート電極
４１５ コンタクトホール
４１６ 層間絶縁膜
４３１ 画素電極
４４０ 配線
４４２ 画素
４４４ 配線
４４５ 電極
４４６ 液晶素子
４４７ 容量配線
４４８ 容量素子
４５０ トランジスタ
５００ 基板
５０２ 下地絶縁膜
５０６ 酸化物半導体膜
５０８ａ ソース電極
５０８ｂ ドレイン電極
５１２ ゲート絶縁膜
５１４ ゲート電極
５１６ 層間絶縁膜
５１８ 配線
５２４ バックゲート電極
５２６ 保護絶縁膜
５２８ 酸化物導電膜
５５０ トランジスタ
６００ 基板
６０２ 下地絶縁膜
６０６ 酸化物半導体膜
６０６ａ 結晶性酸化物半導体膜
６０６ｂ 結晶性酸化物半導体膜
７０１ 基板
７０２ 画素部
７０３ 信号線駆動回路
７０４ 走査線駆動回路
７０５ シール材
７０６ 基板
７０８ 液晶層
７１３ 液晶素子
７１５ 電極
７１６ 配線
７１８ａ ＦＰＣ
７１８ｂ ＦＰＣ
７１９ 異方性導電膜
７２０ 入力端子
７３０ 電極
７３１ 電極
７３２ 絶縁膜
７３３ 絶縁膜
７５０ トランジスタ
８０１ 本体
８０２ 筐体
８０３ 表示部
８０４ キーボード
８１１ 本体
８１２ スタイラス
８１３ 表示部
８１４ 操作ボタン
８１５ 外部インターフェイス
８２０ 電子書籍
８２１ 筐体
８２２ 筐体
８２３ 表示部
８２４ 表示部
８２５ 軸部
８２６ 電源
８２７ 操作キー
８２８ スピーカー
８３０ 筐体
８３１ 筐体
８３２ 表示パネル
８３３ スピーカー
８３４ マイクロフォン
８３５ 操作キー
８３６ ポインティングデバイス
８３７ カメラ用レンズ
８３８ 外部接続端子
８４０ 太陽電池セル
８４１ 外部メモリスロット
８５１ 本体
８６０ テレビジョン装置
８６１ 筐体
８６３ 表示部
８６５ スタンド
【技術分野】
【０００１】
成膜装置および当該成膜装置を用いた半導体装置の作製方法に関する。
【０００２】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されており、酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間およびロット間において、ばらつきが大きく、熱、バイアスまたは光などの影響で変動が起こる場合がある。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製することを目的とする。
【課題を解決するための手段】
【０００７】
酸化物半導体を用いたトランジスタにおいて、水素の一部がドナーとなり、電子を生じることが知られている。電子が発生すると、ゲート電圧を印加しなくてもドレイン電流が流れてしまう。そのため、しきい値電圧がマイナスシフトする。酸化物半導体を用いたトランジスタはｎ型を示すことが多く、しきい値電圧のマイナスシフトによってノーマリーオンの特性となる。ここで、「ノーマリーオン」とは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことをいう。
【０００８】
また、トランジスタを作製した後で、酸化物半導体膜へ水素が混入することによって、トランジスタのしきい値電圧が変動する場合がある。しきい値電圧の変動は、トランジスタの信頼性を著しく損なう。
【０００９】
本発明者は、成膜によって膜中に意図しない水素が含まれてしまうことを見出した。なお、本明細書において「水素」は水素原子または水素イオンを指し、例えば「水素を含む」と記載した場合、水素分子、炭化水素、水酸基および水などに由来する水素も含む。
【００１０】
本発明の一態様は、酸化物半導体を用いたトランジスタにおいて、膜中および膜と膜との界面の水素を排除する半導体装置の作製方法である。膜と膜との界面の水素を排除するためには、成膜と成膜との間で、基板を大気に暴露しなければよい。好ましくは基板を真空下で搬送する。また、大気暴露された表面を持つ基板は、熱処理またはプラズマ処理によって、該基板の表面の水素を除去してもよい。
【００１１】
膜中の水素を排除するためには、基板の被成膜面、膜の材料中および成膜室に存在する水素を低減すればよい。
【００１２】
膜中に取り込まれた水素を熱処理またはプラズマ処理によって除去してもよい。
【００１３】
基板の被成膜面における水素濃度の低減および膜中の水素濃度の低減のために、熱処理またはプラズマ処理を行ってもよい。
【００１４】
本発明の一態様において、熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン）など）を主成分とする雰囲気をいい、水素が含まれないことが好ましい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。また、不活性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満である雰囲気のことをいう。反応性ガスとは、半導体や金属などと反応するガスのことをいう。減圧雰囲気とは、圧力が１０Ｐａ以下のことをいう。乾燥空気雰囲気は、露点−４０℃以下、好ましくは露点−５０℃以下とすればよい。
【００１５】
プラズマ処理は、低温で処理可能であり、かつ短時間で効率よく水素を除去することができる。特に、基板表面に強く結合している水素の除去に効果的である。
【００１６】
また、水素をブロッキングする膜でトランジスタを挟み込むことで、外部からの水素の混入を抑制することができる。
【発明の効果】
【００１７】
本発明の一態様により、酸化物半導体膜に含まれる水素を低減でき、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。
【００１８】
または、本発明の一態様により、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【図面の簡単な説明】
【００１９】
【図１】本発明の一態様である半導体装置の作製工程における基板の経路を示すフロー図。
【図２】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図３】本発明の一態様である成膜装置の一例を示す上面図。
【図４】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図５】本発明の一態様である半導体装置の一例を示す上面図および断面図。
【図６】本発明の一態様である半導体装置の作製工程における基板の経路を示すフロー図。
【図７】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図８】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図９】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図１０】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図１１】本発明の一態様である表示装置の画素の一例を示す回路図。
【図１２】本発明の一態様である表示装置の画素の一例を示す上面図および断面図。
【図１３】本発明の一態様である表示装置の画素の作製工程の一例を示す断面図。
【図１４】本発明の一態様である酸化物半導体膜の作製工程の一例を示す断面図。
【図１５】本発明の一態様である表示装置の一例を示す上面図および断面図。
【図１６】本発明の一態様である電子機器の一例を示す図。
【図１７】本発明の一態様である半導体装置の一例を示す断面図。
【図１８】本発明の一態様である成膜装置の一例を示す上面図。
【発明を実施するための形態】
【００２０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２１】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００２２】
（実施の形態１）
本実施の形態では、膜中および膜と膜との界面への水素の混入が少ないトップゲートトップコンタクト構造の酸化物半導体を用いたトランジスタの作製方法について説明する。
【００２３】
図１はマルチチャンバーの成膜装置における基板の経路を示すフロー図である。図２は図１のフローと対応した半導体装置の作製方法を示す断面図である。
【００２４】
図３は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセットポート１４を３つ有する基板供給室１１と、ロードロック室１２ａ及びロードロック室１２ｂと、搬送室１３と、基板処理室１５と、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ａと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｂと、リークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室１０ｃと、を有する。基板供給室は、ロードロック室１２ａ及びロードロック室１２ｂと接続する。ロードロック室１２ａ及びロードロック室１２ｂは、搬送室１３と接続する。基板処理室１５、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、搬送室１３とのみ接続する。各室の接続部にはゲートバルブが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、純度が９９．９９９９９９％以上の成膜ガスを導入することができる。図示しないが、搬送室１３は一以上の基板搬送ロボットを有する。ここで、基板処理室１５は、水素をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気または乾燥空気雰囲気など）下に制御することができる。例えば、露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気にすることができる。ここで、基板処理室１５は、基板加熱室とプラズマ処理室を兼ねると好ましい。枚葉式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露する必要がなく、基板に水素が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、成膜室、ロードロック室及び基板処理室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
【００２５】
まず、図１の工程Ｓ５０１で示すように、基板１００を基板供給室１１内のカセットポート１４にセットする。
【００２６】
次に、図１の工程Ｓ５０２で示すように、大気圧状態にしたロードロック室１２ａのゲートバルブを開放し、カセットポート１４から基板１００をロードロック室１２ａへ第１の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００２７】
基板１００をロードロック室１２ａに導入した後、ロードロック室１２ａを排気し、真空状態にする。図１の工程Ｓ５０３で示すように、真空状態のロードロック室１２ａと真空状態の搬送室１３の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００２８】
基板１００を搬送室１３に導入した後、図１の工程Ｓ５０４で示すように、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開放し、基板１００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００２９】
基板１００を基板処理室１５に導入した後、基板１００を熱処理またはプラズマ処理する（図２（Ａ）参照。）。基板１００を熱処理またはプラズマ処理することによって、基板１００を脱水化または脱水素化処理できる。熱処理の温度は３００℃以上基板の歪み点未満、好ましくは４００℃以上５５０℃以下とし、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。抵抗加熱方式などを用いて加熱してもよい。あるいは、加熱されたガスなどの媒体からの熱伝導または熱輻射による加熱（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）しても用いてもよい。例えば、ＲＴＡとして、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などを用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。ＲＴＡによる短時間の熱処理では、基板の歪み点以上の温度でも基板を歪ませないことができるため、効率よく脱水化または脱水素化処理できる。例えば、基板温度を５００℃以上６５０℃以下とし、処理時間を１分以上１０分以下とすればよい。プラズマ処理は、希ガス、酸素、窒素などの雰囲気で生成したプラズマで基板表面の吸着水素を除去することができる。また、プラズマ処理では、基板１００と強く結合した水素を効率よく除去することができる。例えば、逆スパッタリング法によってアルゴンプラズマ処理を行えばよい。
【００３０】
基板１００を脱水化または脱水素化処理した後、図１の工程Ｓ５０５で示すように、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００３１】
基板１００を搬送室１３に導入した後、搬送室１３と真空状態の成膜室１０ｃの間のゲートバルブを開放し、図１の工程Ｓ５０６で示すように、基板１００を成膜室１０ｃへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００３２】
基板１００を成膜室１０ｃに導入した後、基板１００上に下地絶縁膜１０２を１００ｎｍ以上５００ｎｍ以下の厚さで成膜する（図２（Ｂ）参照。）。下地絶縁膜１０２は、スパッタリング法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法で成膜する。
【００３３】
下地絶縁膜１０２の材料には、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ガリウムアルミニウム（ＧａｘＡｌ２−ｘＯ３＋ｙ（ｘは０以上２以下、ｙは０超過１未満））、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムまたは窒化アルミニウムなどを単層または積層して用いる。例えば、下地絶縁膜１０２を窒化シリコン膜と酸化シリコン膜の積層構造とすると、基板などからトランジスタ１５０への水分の混入を防ぐことができる。下地絶縁膜１０２を積層構造で形成する場合、後に成膜する酸化物半導体膜１０６と接する側の膜を加熱により酸素放出する絶縁膜（酸化シリコン、酸化窒化シリコン、酸化アルミニウムなど）とするとよい。こうすることで、下地絶縁膜１０２から酸化物半導体膜１０６へ酸素が供給され、酸化物半導体膜１０６の酸素欠損、および下地絶縁膜１０２と酸化物半導体膜１０６の界面準位を低減することができる。酸化物半導体膜１０６の酸素欠損はしきい値電圧のマイナスシフトの原因となり、また、下地絶縁膜１０２と酸化物半導体膜１０６の界面準位はトランジスタの信頼性を低下させる。
【００３４】
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）および水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒素が０．５原子％〜１５原子％、およびシリコンが２５原子％〜３５原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳおよびＨＦＳを用いて測定した場合に、組成範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原子％、シリコンが２５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコンおよび水素の含有比率が上記の範囲内に含まれるものとする。
【００３５】
酸化窒化アルミニウムとは、その組成として、窒素よりも酸素の含有量が多いものをいう。また、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量の多いものをいう。
【００３６】
「加熱により酸素放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算したときの酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【００３７】
ここで、ＴＤＳ分析による、酸素原子に換算したときの酸素の放出量の測定方法について、以下に説明する。
【００３８】
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
【００３９】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００４０】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
【００４１】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
【００４２】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００４３】
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の２倍となる。
【００４４】
上記構成において、加熱により酸素放出する絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものをいう。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
【００４５】
スパッタリング法を用いて加熱により酸素放出する絶縁膜を成膜するには、成膜ガスとして、酸素と希ガスの混合ガスを用いる場合、希ガスに対して酸素の混合割合を高めるとよい。例えば、全ガス中の酸素の濃度を６％以上１００％以下にするとよい。好ましくは酸化物ターゲットを用いる。
【００４６】
基板１００上に下地絶縁膜１０２を成膜した後、図１の工程Ｓ５０７で示すように、搬送室１３と成膜室１０ｃの間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００４７】
図示しないが、この後、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開放し、基板１００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じ、その後、基板１００を熱処理してもよい。該熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において１５０℃以上２８０℃以下、好ましくは２００℃以上２５０℃以下で行う。これにより、基板１００および下地絶縁膜１０２から水素を除去することができる。なお、下地絶縁膜１０２から水素を除去するが、酸素を極力放出させない温度であることが好ましい。基板１００を熱処理した後、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００４８】
基板１００を搬送室１３に導入した後、図１の工程Ｓ５０８で示すように、搬送室１３と真空状態の成膜室１０ａの間のゲートバルブを開放し、基板１００を成膜室１０ａへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００４９】
基板１００を成膜室１０ａに導入した後、下地絶縁膜１０２上に酸化物半導体膜１０６を３ｎｍ以上５０ｎｍ以下の厚さで成膜する（図２（Ｃ）参照。）。酸化物半導体膜１０６は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜方法で成膜する。
【００５０】
酸化物半導体膜１０６に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００５１】
また、酸化物半導体膜１０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いた薄膜により形成してもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００５２】
アルカリ金属、およびアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少ないほうがよい。Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下とする。また、Ｌｉは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。また、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とする。特にアルカリ金属のうち、ナトリウムは酸化物半導体に接する絶縁膜が酸化物であった場合、絶縁膜中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と酸素の結合を分断し、または結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリオン化（しきい値電圧のマイナスシフト）、電界効果移動度の低下等）をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。
【００５３】
本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用いたスパッタリング法によって成膜する。
【００５４】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。なお、ターゲットの材料および組成を上述したものに限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。
【００５５】
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い酸化物ターゲットを用いることによって、成膜する酸化物半導体膜を緻密な膜とすることができるためである。
【００５６】
例えば、酸化物半導体膜は、次のように成膜する。ただし、次の方法に限定されるわけではない。
【００５７】
成膜条件の一例として、基板とターゲットとの間の距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量比率３３％）とする。なお、パルスＤＣスパッタリング法を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一となるため好ましい。
【００５８】
基板１００上に酸化物半導体膜１０６を成膜した後、図１の工程Ｓ５０９で示すように、搬送室１３と成膜室１０ａの間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００５９】
基板１００を搬送室１３に導入した後、図１の工程Ｓ５１０で示すように、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開放し、基板１００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００６０】
基板１００を基板処理室１５に導入した後、基板１００を熱処理またはプラズマ処理する。熱処理またはプラズマ処理することによって、酸化物半導体膜１０６を脱水化または脱水素化処理できる。熱処理の温度は１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４７０℃以下、とし、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。このとき、酸化物半導体膜１０６中から水素を除去すると同時に下地絶縁膜１０２から酸化物半導体膜１０６に酸素を供給してもよい。なお、該熱処理は、図１の工程Ｓ５０７および図１の工程Ｓ５０８の間に行う熱処理よりも５℃以上高い温度で行うと好ましい。このような温度範囲とすることで、下地絶縁膜１０２から酸化物半導体膜１０６へ効率よく酸素を供給することができる。
【００６１】
なお、酸化性雰囲気とは酸化性ガスを含む雰囲気をいう。酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
【００６２】
酸化物半導体膜１０６を脱水化または脱水素化処理した後、図１の工程Ｓ５１１で示すように、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板１００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００６３】
基板１００を搬送室１３に導入した後、図１の工程Ｓ５１２で示すように、搬送室１３と真空状態の成膜室１０ｂの間のゲートバルブを開放し、基板１００を成膜室１０ｂへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００６４】
基板１００を成膜室１０ｂに導入した後、酸化物半導体膜１０６上に酸化物導電膜１２８を３ｎｍ以上３０ｎｍ以下の厚さで成膜する（図２（Ｄ）参照。）。酸化物導電膜１２８は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法などの成膜方法で成膜する。
【００６５】
酸化物導電膜を酸化物半導体膜１０６と後に形成するソース電極１０８ａ、ドレイン電極１０８ｂとの間に設けることで、ソース領域およびドレイン領域と酸化物半導体膜１０６のコンタクト抵抗を低くすることができ、トランジスタを高速動作させることができる。
【００６６】
酸化物導電膜は、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００６７】
また、酸化物導電膜は、酸化物半導体膜１０６に窒素を注入することで設けてもよい。または、酸化物半導体膜１０６と同様の材料をターゲットに用いて、成膜ガスに窒素を含むスパッタリング法によって成膜しても構わない。
【００６８】
なお、図１に示した基板の経路は、必ずしも全ての工程を経なくてはならないわけではない。例えば、図１の工程Ｓ５０４、図１の工程Ｓ５１０および図１の工程Ｓ５１２のいずれか一以上を省略しても構わない。その場合、以降の工程も適宜変更してよい。
【００６９】
以上の工程を大気に暴露することなく行う。
【００７０】
なお、図１のフローに示さないが、酸化物導電膜１２８を成膜した後、基板１００を搬送室１３およびロードロック室１２ｂを介して、基板供給室１１にあるカセットポート１４に戻せばよい。
【００７１】
続いて、図４を用いて、以降のトランジスタ作製工程について説明する。
【００７２】
図２（Ｄ）において、酸化物導電膜１２８上にフォトリソグラフィ工程によってレジストマスクを形成し、酸化物半導体膜１０６および酸化物導電膜１２８を島状に加工した後、該レジストマスクを除去する（図４（Ａ）参照。）。
【００７３】
次に、島状の酸化物半導体膜１０６および酸化物導電膜１２８を覆う導電膜を１５ｎｍ以上７００ｎｍ以下の厚さで成膜し、フォトリソグラフィ工程によってレジストマスクを形成し、導電膜を加工してソース電極１０８ａおよびドレイン電極１０８ｂを形成する。この際、酸化物導電膜１２８も同時に加工し、該レジストマスクを除去する（図４（Ｂ）参照。）。なお、図示しないが、酸化物導電膜１２８を加工する際に、酸化物半導体膜１０６の一部がソース電極１０８ａおよびドレイン電極１０８ｂの間の領域でエッチングされることがある。その場合、酸化物半導体膜１０６がソース電極１０８ａおよびドレイン電極１０８ｂの間の領域で消失しないように加工条件を決めるとよい。
【００７４】
ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、ＭｏおよびＷから選ばれた元素を含む金属膜または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側および上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはこれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）を積層させた構成を用いてもよい。なお、ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜を、図３に示すマルチチャンバーの成膜装置を用いて成膜してもよい。
【００７５】
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光などを用いるとよい。
【００７６】
なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜数十ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを短くすることが可能であり、回路の動作を速くすることができる。
【００７７】
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。
【００７８】
次に、ソース電極１０８ａおよびドレイン電極１０８ｂを覆い、下地絶縁膜１０２、酸化物半導体膜１０６および酸化物導電膜１２８と一部が接するゲート絶縁膜１１２を成膜する（図４（Ｃ）参照。）。
【００７９】
なお、ゲート絶縁膜１１２の成膜直前に、酸化性ガスを用いたプラズマ処理を行い、露出している酸化物半導体膜１０６の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体膜１０６の一部に接するゲート絶縁膜１１２を成膜することが好ましい。ゲート絶縁膜１１２を、図３に示すマルチチャンバーの成膜装置を用いて成膜すればよい。
【００８０】
ゲート絶縁膜１１２は、下地絶縁膜１０２と同様の構成としてもよく、加熱により酸素放出する絶縁膜であることが好ましい。このとき、トランジスタのゲート絶縁膜として機能することを考慮して、酸化イットリウム、酸化ジルコニウム、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコンまたは窒化シリコンに、酸化イットリウム、酸化ジルコニウム、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。ゲート絶縁膜１１２の合計の膜厚は、好ましくは１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁膜が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナスシフトしやすい傾向となる。また、ゲート絶縁膜が５ｎｍ以下となるとトンネル電流によるリークが増大することがわかっている。
【００８１】
次に、導電膜を成膜する。該導電膜をフォトリソグラフィ工程によって形成したレジストマスクを用いて加工してゲート電極１１４を形成し、該レジストマスクを除去する（図４（Ｄ）参照。）。ゲート電極１１４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲート電極１１４は、単層構造としてもよいし、積層構造としてもよい。また、導電膜にＡｌを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を３８０℃以下とすることが好ましく、特に好ましくは３５０℃以下とする。また、導電膜にＣｕを用いる場合も、マイグレーションによる不良やＣｕ元素の拡散を防ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融点の高い金属材料を積層することが好ましい。また、導電膜にＣｕを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を４５０℃以下とすることが好ましい。ゲート電極１１４となる導電膜を、図３に示すマルチチャンバーの成膜装置で成膜してもよい。
【００８２】
なお、酸化物半導体膜１０６へのプラズマ処理乃至ゲート電極１１４となる導電膜の成膜までを、大気に暴露せずに行うと好ましい。より好ましくは、図３のマルチチャンバーの成膜装置を用いる。大気に暴露しないことで、膜中および膜と膜との界面の水素を排除することができる。
【００８３】
以上の工程でトランジスタ１５０が作製される。
【００８４】
なお、トランジスタ１５０の上面図および断面図を図５に示す。
【００８５】
図５（Ｂ）は、図５（Ａ）のＡ−Ｂ断面における断面図である。図５（Ｃ）は、図５（Ａ）のＣ−Ｄ断面における断面図である。なお、図５（Ａ）では、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略している。
【００８６】
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することができ、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【００８７】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【００８８】
（実施の形態２）
本実施の形態では、膜中および膜と膜との界面への水素の混入が少ないボトムゲートトップコンタクト構造の酸化物半導体を用いたトランジスタの作製方法について説明する。
【００８９】
図６はマルチチャンバーの成膜装置における基板の経路を示すフロー図である。図７は図６の作製フローと対応した断面図である。マルチチャンバーの成膜装置は実施の形態１と同様の成膜装置を用いる。
【００９０】
まず、図６の工程Ｓ６０１で示すように、基板２００を基板供給室１１内のカセットポート１４にセットする。
【００９１】
次に、図６の工程Ｓ６０２で示すように、大気圧状態にしたロードロック室１２ａのゲートバルブを開放し、カセットポート１４から基板２００をロードロック室１２ａへ第１の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９２】
基板２００をロードロック室１２ａに導入した後、ロードロック室１２ａを排気し、真空状態にする。図６の工程Ｓ６０３で示すように、真空状態のロードロック室１２ａと真空状態の搬送室１３の間のゲートバルブを開放し、基板２００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９３】
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０４で示すように、搬送室１３と真空状態の基板処理室１５の間のゲートバルブを開放し、基板２００を基板処理室１５へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９４】
基板２００を基板処理室１５に導入した後、基板２００を熱処理またはプラズマ処理する（図７（Ａ）参照。）。熱処理およびプラズマ処理は、実施の形態１と同様の方法で行えばよい。
【００９５】
基板２００を脱水化または脱水素化処理した後、図６の工程Ｓ６０５で示すように、搬送室１３と基板処理室１５の間のゲートバルブを開放し、基板２００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９６】
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０６で示すように、搬送室１３と真空状態の成膜室１０ｃの間のゲートバルブを開放し、基板２００を成膜室１０ｃへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９７】
基板２００を成膜室１０ｃに導入した後、基板２００上に下地絶縁膜２０２を成膜する（図７（Ｂ）参照。）。下地絶縁膜２０２は、下地絶縁膜１０２と同様の構成にすればよい。
【００９８】
基板２００上に下地絶縁膜２０２を成膜した後、図６の工程Ｓ６０７で示すように、搬送室１３と成膜室１０ｃの間のゲートバルブを開放し、基板２００を搬送室１３へ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【００９９】
基板２００を搬送室１３に導入した後、図６の工程Ｓ６０８で示すように、搬送室１３と真空状態の成膜室１０ａの間のゲートバルブを開放し、基板２００を成膜室１０ａへ第２の搬送ロボットで搬送した後、該ゲートバルブを閉じる。
【０１００】
基板２００を成膜室１０ａに導入した後、基板２００上に導電膜２１３を成膜する（図７（Ｃ）参照。）。導電膜２１３は、ゲート電極１１４となる導電膜と同様の構成にすればよい。
【０１０１】
なお、図６に示した基板の経路は、必ずしも全ての工程を経なくてはならないわけではない。例えば、図６の工程Ｓ６０４を省略しても構わない。その場合、以下の工程も適宜変更してよい。
【０１０２】
以上の工程を大気に暴露することなく行う。
【０１０３】
なお、図６のフローに示さないが、導電膜を成膜した後、基板２００を搬送室１３およびロードロック室１２ｂを介して、基板供給室１１にあるカセットポート１４に戻せばよい。
【０１０４】
または、下地絶縁膜２０２を成膜した後で、基板２００を基板処理室１５に搬送し、該基板２００をプラズマ処理または熱処理し、続いて基板２００を搬送室１３を介して成膜室１０ｂに搬送し、絶縁膜を成膜してもよい。該絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜、酸化ガリウムアルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜または窒化アルミニウム膜で構成する。その後、搬送室１３を介して成膜室１０ａに基板２００を搬送し、導電膜２１３を成膜する。なお、以上の工程を大気に暴露することなく行う。こうすることで、より膜中および膜と膜との界面に存在する水素を排除することができる。
【０１０５】
続いて、図８および図９を用いて、図７以降のトランジスタ作製工程について説明する。
【０１０６】
まず、導電膜２１３上にフォトリソグラフィ工程によってレジストマスクを形成し、加工して、ゲート電極２１４を形成する（図８（Ａ）参照。）。
【０１０７】
次に、ゲート電極２１４を覆い、下地絶縁膜２０２と一部が接するゲート絶縁膜２１２を成膜し、続いてゲート絶縁膜２１２上に酸化物半導体膜２０６を成膜する（図８（Ｂ）参照。）。ゲート絶縁膜２１２および酸化物半導体膜２０６は、それぞれゲート絶縁膜１１２および酸化物半導体膜１０６と同様の構成とすればよい。
【０１０８】
次に、基板２００を熱処理またはプラズマ処理する。熱処理またはプラズマ処理することによって、酸化物半導体膜２０６を脱水化または脱水素化処理できる。熱処理の温度は１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４７０℃以下とし、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。ゲート絶縁膜２１２に酸素放出する絶縁膜を用いる場合、該熱処理によって、ゲート絶縁膜２１２から酸化物半導体膜２０６に酸素を供給することができる。
【０１０９】
次に、酸化物半導体膜２０６上に、酸化物導電膜２２８を成膜する（図８（Ｃ）参照。）。酸化物導電膜２２８は酸化物導電膜１２８と同様の構成とすればよい。ただし、酸化物導電膜２２８を設けない構成としても構わない。
【０１１０】
ここで、ゲート絶縁膜２１２乃至酸化物導電膜２２８の成膜を大気に暴露することなく行うことが好ましい。膜中および膜と膜との界面の水素を排除でき、トランジスタの電気特性および信頼性を向上させることができる。なお、ゲート絶縁膜２１２乃至酸化物導電膜２２８の成膜には、図３に示したマルチチャンバーの成膜装置を用いることができる。
【０１１１】
次に、酸化物導電膜２２８上にフォトリソグラフィ工程によってレジストマスクを形成し、酸化物導電膜２２８および酸化物半導体膜２０６を島状に加工する（図８（Ｄ）参照。）。
【０１１２】
次に、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２を覆う導電膜を成膜し、該導電膜上にフォトリソグラフィ工程によってレジストマスクを形成し、加工してソース電極２０８ａおよびドレイン電極２０８ｂを形成する。ここで、ソース電極２０８ａおよびドレイン電極２０８ｂの間の酸化物導電膜２２８も同時に加工し、酸化物半導体膜２０６の表面に接して、ソース電極およびドレイン電極の一部と接続するように酸化物導電膜２２８を設ける（図８（Ｅ）参照。）。ソース電極２０８ａおよびドレイン電極２０８ｂは、ソース電極１０８ａおよびドレイン電極１０８ｂと同様の構成とすればよい。
【０１１３】
以上の工程によりボトムゲートトップコンタクト構造のトランジスタ２５０を作製することができる。
【０１１４】
ここで、ソース電極２０８ａ、ドレイン電極２０８ｂ、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２に対し、プラズマ処理または熱処理を行ってもよい。例えば、逆スパッタ処理を行うことでソース電極２０８ａおよびドレイン電極２０８ｂの上端部が曲面を持ち、トランジスタ動作時の電界集中を緩和することができる。また、酸化性雰囲気のプラズマ処理または熱処理によって、酸化物半導体膜２０６の膜中または表面近くの欠陥を修復し、酸素欠損を低減できる。該熱処理は、２００℃以上５００℃以下で行えばよい。
【０１１５】
次に、ソース電極２０８ａおよびドレイン電極２０８ｂを覆い、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２と一部が接する層間絶縁膜２１６を成膜し、続いて層間絶縁膜２１６上に導電膜２２２を成膜する（図９（Ａ）参照。）。なお、層間絶縁膜２１６は、下地絶縁膜２０２と同様の構成とすればよい。例えば、層間絶縁膜２１６の一部を窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜、酸化ガリウムアルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜または窒化アルミニウム膜とすることで、外部から入り込む水素を低減することができて好ましい。導電膜２２２は、ゲート電極２１４または酸化物導電膜２２８と同様の材料を用いればよい。なお、層間絶縁膜２１６を成膜した後、熱処理を酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で２５０℃以上３５０℃以下で行ってもよい。該熱処理を行うことで、層間絶縁膜２１６に酸素放出する絶縁膜を用いる場合、層間絶縁膜２１６から酸化物半導体膜２０６に酸素を供給することができる。また、供給された酸素は、酸化物半導体膜２０６と層間絶縁膜２１６との界面またはその近傍の酸素欠損を低減し、かつ層間絶縁膜２１６の一部を窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜、酸化ガリウムアルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜または窒化アルミニウム膜とすることによって、供給された酸素が外方拡散することを防ぐことができる。即ち、酸化物半導体膜２０６およびその近傍に新たな酸素欠損が生じにくいことにより、電気特性が良好で信頼性の高いトランジスタを作製することができる。
【０１１６】
ここで、ソース電極２０８ａ、ドレイン電極２０８ｂ、酸化物導電膜２２８、酸化物半導体膜２０６およびゲート絶縁膜２１２に対するプラズマ処理または熱処理から導電膜２２２の成膜までを大気に暴露せず行うと好ましい。膜中および膜と膜との界面の水素を排除でき、トランジスタの電気特性および信頼性を向上させることができる。なお、図３に示したマルチチャンバーの成膜装置を用いればよい。
【０１１７】
次に、導電膜２２２上にフォトリソグラフィ工程によってレジストマスクを形成し、導電膜２２２をバックゲート電極２２４に加工する（図９（Ｂ）参照。）。
【０１１８】
以上の工程によりバックゲート電極を有するボトムゲートトップコンタクト構造のトランジスタ２５２を作製することができる。
【０１１９】
次に、バックゲート電極２２４および層間絶縁膜２１６を覆う保護絶縁膜２２６を成膜してもよい（図９（Ｃ）参照。）。保護絶縁膜２２６は、窒化シリコン膜、窒化酸化シリコン膜または酸化アルミニウム膜を、スパッタリング法またはＣＶＤ法で成膜すればよい。保護絶縁膜２２６を設けることで、トランジスタ２５２内へ外部からの水素の混入を抑制できる。
【０１２０】
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することができ、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【０１２１】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【０１２２】
（実施の形態３）
本実施の形態では、実施の形態２とは異なる膜中および膜と膜との界面への水素の混入が少ないボトムゲートトップコンタクト構造の酸化物半導体を用いたトランジスタの作製方法について図１０を用いて説明する。なお、図６のフローおよび図７までは、実施の形態２と同様の作製工程である。
【０１２３】
図１０（Ａ）および図１０（Ｂ）までの作製工程は、図８（Ａ）および図８（Ｂ）までの作製工程と同様である。
【０１２４】
酸化物半導体膜２０６の成膜後、基板２００を熱処理またはプラズマ処理する。熱処理またはプラズマ処理することによって、酸化物半導体膜２０６を脱水化または脱水素化処理できる。熱処理の温度は１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４７０℃以下とし、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。
【０１２５】
次に、酸化物半導体膜２０６上に、酸化物導電膜３２８および導電膜３０８を成膜する（図１０（Ｃ）参照。）。酸化物導電膜３２８は酸化物導電膜１２８と同様の構成とすればよい。なお、酸化物導電膜３２８を設けない構成としても構わない。また、導電膜３０８は、後に加工してソース電極３０８ａおよびドレイン電極３０８ｂとなる。導電膜３０８は、ソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜と同様の構成とすればよい。
【０１２６】
ここで、ゲート絶縁膜２１２の成膜から導電膜３０８の成膜までを大気に暴露することなく行うことが好ましい。なお、ゲート絶縁膜２１２の成膜から導電膜３０８の成膜までの工程には、図３に示したマルチチャンバーの成膜装置を用いることができる。
【０１２７】
次に、導電膜３０８上にフォトリソグラフィ工程によってレジストマスクを形成し、導電膜３０８、酸化物導電膜３２８および酸化物半導体膜２０６を加工する（図１０（Ｄ）参照。）。
【０１２８】
次に、導電膜３０８、酸化物導電膜３２８、酸化物半導体膜２０６および基板２００を覆うレジストを塗布し、フォトリソグラフィ工程によってレジストマスクを形成し、導電膜３０８および酸化物導電膜３２８を加工してソース電極３０８ａおよびドレイン電極３０８ｂを形成する。このとき、酸化物導電膜３２８は、ソース電極３０８ａおよび酸化物半導体膜２０６の間、ならびにドレイン電極３０８ｂおよび酸化物半導体膜２０６の間に設けられる（図１０（Ｅ）参照。）。図示しないが、ソース電極３０８ａおよびドレイン電極３０８ｂの間の酸化物半導体膜２０６の一部がエッチングされていても構わない。
【０１２９】
以上の工程によりボトムゲートトップコンタクト構造のトランジスタ３５０を作製することができる。
【０１３０】
以降、トランジスタ２５２と同様に、層間絶縁膜、バックゲート電極、保護絶縁膜を形成しても構わない。なお、層間絶縁膜の成膜前に露出した酸化物半導体膜２０６に対し、酸化性雰囲気、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において、２００℃以上５００℃以下で熱処理を行ってもよい。その後、大気に暴露することなく層間絶縁膜を成膜する。
【０１３１】
本実施の形態を用いることで、ゲート絶縁膜２１２乃至導電膜３０８の成膜までを大気に暴露せずに行うことができるため、膜中および膜と膜との界面の水素を排除でき、実施の形態２よりも、さらにトランジスタの電気特性および信頼性を向上させることができる。
【０１３２】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【０１３３】
（実施の形態４）
本実施の形態では、酸素放出する絶縁膜の形成方法について図２および図１８を用いて説明する。
【０１３４】
図１８は、図３の成膜装置にイオン注入室１７を設けた構成である。
【０１３５】
イオン注入室１７では、イオンドーピングまたはイオンインプランテーションを行うことができる。
【０１３６】
なお、本実施の形態において、成膜、イオン注入、および熱処理またはプラズマ処理は、可能な限り真空状態のまま連続で行う。以下に図１８の成膜装置を用いて酸素放出する絶縁膜を形成する方法を説明する。
【０１３７】
まず、基板１００をロードロック室１２ａに導入する。次に、基板処理室１５に移動させ、基板処理室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、亜酸化窒素など）を用いる。その後、成膜室１０ａに基板１００を移動させ、厚さ５０ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下の下地絶縁膜１０２をスパッタリング法によって成膜する（図２（Ｂ）参照。）。その後、下地絶縁膜１０２に対し、イオンドーピング法またはイオンインプランテーション法によって質量数が１６の酸素（１６Ｏ）、質量数が１８の酸素（１８Ｏ）または１６Ｏと１８Ｏの両方を注入する。このとき、イオンドーピング法を用いると、下地絶縁膜１０２中に水素を同時に注入してしまう。そのため、イオンインプランテーション法を用いることが好ましい。その後、基板処理室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において１５０℃以上２８０℃以下、好ましくは２００℃以上２５０℃以下で第２の熱処理を行ってもよい。第２の熱処理によって、基板１００および下地絶縁膜１０２から水素を除去することができる。なお、第２の熱処理は、下地絶縁膜１０２から水素を除去するが、酸素を極力放出させない温度で行う。そして、成膜室１０ｂに基板１００を移動させ、酸化物半導体膜１０６をスパッタリング法によって成膜する（図２（Ｃ）参照。）。その後、基板処理室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上４７０℃以下で第３の熱処理を行い、酸化物半導体膜中から水素を除去すると同時に下地絶縁膜１０２から酸化物半導体膜に酸素を供給してもよい。なお、第３の熱処理は、第２の熱処理よりも５℃以上高い温度で行う。このように、図１８の成膜装置を用いることによって成膜時に水素の混入が少ない作製プロセスを進めることができる。
【０１３８】
この後、実施の形態１などを参酌し、電気特性のばらつきの少ない酸化物半導体を用いた半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することができる。
【０１３９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１４０】
（実施の形態５）
本実施の形態では、フォトマスク数およびフォトリソグラフィ工程数を削減した液晶表示装置の画素に用いるトランジスタの作製方法について、図１１乃至図１３を用いて説明する。
【０１４１】
図１１は、画素４４２の回路構成を示している。画素４４２は、トランジスタ４５０と、液晶素子４４６と、容量素子４４８を有している。トランジスタ４５０のゲート電極は配線４４４に電気的に接続され、トランジスタ４５０のソース電極またはドレイン電極の一方は配線４４０に電気的に接続されている。また、トランジスタ４５０のソース電極またはドレイン電極の他方は、液晶素子４４６の一方の電極と、容量素子４４８の一方の電極に電気的に接続されている。液晶素子４４６の他方の電極と、容量素子４４８の他方の電極は、電極４４５に電気的に接続されている。電極４４５の電位は、０Ｖや、ＧＮＤや、共通電位などの固定電位としておけばよい。
【０１４２】
トランジスタ４５０は、液晶素子４４６に配線４４０から供給される画像信号を入力させるか否かを選択する機能を有する。配線４４４にトランジスタ４５０をオン状態とする信号が供給されると、トランジスタ４５０を介して配線４４０の画像信号が液晶素子４４６に供給される。液晶素子４４６は、供給される画像信号（電位）に応じて、光の透過率が制御される。容量素子４４８は、液晶素子４４６に供給された電位を保持するための保持容量（Ｃｓ容量ともいう）としての機能を有する。容量素子４４８は、必ずしも設ける必要はないが、容量素子４４８を設けることにより、トランジスタ４５０がオフ状態の時にソース電極とドレイン電極間に流れる電流（オフ電流）に起因する、液晶素子４４６に印加された電位の変動を抑制することができる。
【０１４３】
また、トランジスタ４５０のチャネルが形成される半導体に酸化物半導体を用いる。エネルギーギャップが３．０ｅＶ以上の酸化物半導体は、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０−１９Ａ／μｍ）以下、もしくは１０ｚＡ（１×１０−２０Ａ／μｍ）以下、さらには１ｚＡ（１×１０−２１Ａ／μｍ）以下とすることができる。このため、容量素子４４８を設けなくても液晶素子４４６に印加された電位の保持が可能となる。また、消費電力の小さい液晶表示装置を実現することができる。
【０１４４】
次に、図１１で示した画素４４２の構成例について、図１２を用いて説明する。図１２（Ａ）は、画素４４２の平面構成を示す上面図であり、図１２（Ｂ）は、トランジスタ４５０の積層構成を示す断面図である。なお、図１２（Ｂ）におけるＡ１−Ａ２は、図１２（Ａ）におけるＡ１−Ａ２断面に相当する。
【０１４５】
本実施の形態に示すトランジスタ４５０は、ドレイン電極４０８ｂを、Ｕ字型（Ｃ字型、コの字型、または馬蹄型）のソース電極４０８ａで囲む形状としている。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保でき、トランジスタのオン電流を大きくすることができる。
【０１４６】
また、画素電極４３１と電気的に接続するドレイン電極４０８ｂと、ゲート電極４１４の間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子４４６に供給された電位が正確に保持できず、表示品位悪化の要因となる。本実施の形態に示すように、ソース電極４０８ａをＵ字型としてドレイン電極４０８ｂを囲む形状とすることで、十分なチャネル幅を確保しつつ、ドレイン電極４０８ｂとゲート電極４１４間に生じる寄生容量を小さくすることができるため、液晶表示装置の表示品位を向上させることができる。
【０１４７】
Ａ１−Ａ２断面において、基板４００上に下地絶縁膜４０２が形成され、下地絶縁膜４０２上にゲート電極４１４が形成されている。また、ゲート電極４１４上に、ゲート絶縁膜４１２と酸化物半導体膜４０６が形成されている。また、酸化物半導体膜４０６上にソース電極４０８ａおよびドレイン電極４０８ｂが形成されている。また、酸化物半導体膜４０６の一部に接し、ソース電極４０８ａおよびドレイン電極４０８ｂ上に層間絶縁膜４１６が形成されている。層間絶縁膜４１６上には画素電極４３１が形成され、層間絶縁膜４１６に形成されたコンタクトホール４１５を介してドレイン電極４０８ｂに電気的に接続されている。
【０１４８】
また、ゲート絶縁膜４１２と、酸化物半導体膜４０６と、層間絶縁膜４１６の一部が除去され、画素電極４３１が、ゲート絶縁膜４１２と、酸化物半導体膜４０６と、層間絶縁膜４１６の側面に接して形成されている。本実施の形態では酸化物半導体膜４０６にｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いる。ｉ型化または実質的にｉ型化された酸化物半導体は、ほぼ絶縁物とみなすことができるため、画素電極４３１と酸化物半導体膜４０６の端部が接しても、漏れ電流等の問題は生じない。
【０１４９】
続いて、図１２を用いて説明した液晶表示装置の画素部の作製方法について、図１３を用いて説明する。
【０１５０】
まず、基板４００上に下地絶縁膜４０２を成膜する。基板４００および下地絶縁膜４０２は、それぞれ基板１００および下地絶縁膜１０２と同様の構成とすればよい。
【０１５１】
次に、下地絶縁膜４０２上に導電膜を形成し、フォトリソグラフィ工程によりレジストマスクを形成し、導電膜を加工してゲート電極４１４を形成する（図１３（Ａ）参照。）。なお、図示しないが、容量配線４４７、配線４４４も同時に形成する。ゲート電極４１４はゲート電極１１４と同様の構成とすればよい。
【０１５２】
導電膜の材料は、実施の形態１に示すゲート電極１１４と同様の構成とすればよい。
【０１５３】
次に、ゲート電極４１４上にゲート絶縁膜４１２を成膜する。ゲート絶縁膜４１２はゲート絶縁膜１１２と同様の構成とすればよい。
【０１５４】
また、ゲート絶縁膜４１２は保護層としても機能する。Ｃｕを含むゲート電極４１４を、窒化シリコンを含む絶縁膜で覆う構成とすることで、ゲート電極４１４からのＣｕ拡散を防ぐことができる。
【０１５５】
次に、ゲート絶縁膜４１２上に酸化物半導体膜４０６を成膜する。酸化物半導体膜４０６は酸化物半導体膜１０６と同様の構成とすればよい。
【０１５６】
酸化物半導体膜４０６の成膜後に、基板４００をプラズマ処理または熱処理してもよい。基板４００をプラズマ処理または熱処理することで、酸化物半導体膜４０６中の水素を排除することができるため好ましい。プラズマ処理は酸化性雰囲気で行うことが好ましい。または、熱処理は不活性雰囲気、減圧雰囲気または酸化性雰囲気で行う。熱処理の温度は、１００℃以上４００℃以下とする。好ましくは２００℃以上３５０℃以下、さらに好ましくは２５０℃以上３００℃以下とする。
【０１５７】
次に、酸化物半導体膜４０６上に導電膜４０８を成膜する（図１３（Ｂ）参照。）。導電膜４０８はソース電極１０８ａおよびドレイン電極１０８ｂとなる導電膜と同様の構成とすればよい。
【０１５８】
ここで、酸化物半導体膜４０６の成膜から導電膜４０８の成膜までを大気に暴露せず行う。大気に暴露しないことで、膜中および膜と膜との界面の水素を排除することができる。なお、酸化物半導体膜４０６の成膜から導電膜４０８の成膜までを、図３に示すマルチチャンバーの成膜装置を用いて行ってもよい。
【０１５９】
次に、導電膜４０８上にフォトリソグラフィ工程によりレジストマスクを形成し、導電膜４０８を加工して、ソース電極４０８ａおよびドレイン電極４０８ｂを形成する。図示しないが、配線４４０も同時に形成する（図１３（Ｃ）参照。）。
【０１６０】
次に、ソース電極４０８ａおよびドレイン電極４０８ｂ上に層間絶縁膜４１６を形成する（図１３（Ｄ）参照）。層間絶縁膜４１６は層間絶縁膜２１６と同様の構成とすればよい。
【０１６１】
次に、層間絶縁膜４１６上にフォトリソグラフィ工程によりレジストマスクを形成し、層間絶縁膜４１６、酸化物半導体膜４０６およびゲート絶縁膜４１２を加工する。この時、ドレイン電極４０８ｂ上では、層間絶縁膜４１６のみが除去され、コンタクトホール４１５を形成する（図１３（Ｅ）参照）。
【０１６２】
この時、画素開口部（画素のうち、配線やトランジスタが設けられていない部分）の層間絶縁膜４１６、酸化物半導体膜４０６、およびゲート絶縁膜４１２は残してもかまわない。ただし、画素開口部の層間絶縁膜４１６および酸化物半導体膜４０６を可能な範囲で除去することで、液晶表示装置を透過型の液晶表示装置として用いた場合の、画素の透過率が向上する。このため、バックライトからの光が効率良く画素を透過し、低消費電力化や、輝度向上による表示品位の向上が可能となるため好ましい。
【０１６３】
層間絶縁膜４１６、酸化物半導体膜４０６、およびゲート絶縁膜４１２のエッチングは、ドライエッチングでもウェットエッチングでもよく、または両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）を用いることができる。
【０１６４】
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。
【０１６５】
一般に、半導体膜のエッチングと絶縁膜中のコンタクトホールの形成は、異なるフォトリソグラフィ工程およびエッチング工程により別々に実施されるが、本実施の形態に示す作製工程によれば、一回のフォトリソグラフィ工程とエッチング工程により、同時に実施することが可能となる。よって、フォトマスクの削減のみならず、フォトリソグラフィ工程そのものを削減することができる。すなわち、少ないフォトリソグラフィ工程により、低コストで、生産性よく液晶表示装置を作製することができる。
【０１６６】
また、本実施の形態に示す作製工程によれば、酸化物半導体膜上にフォトレジストが直接形成されることがない。また、酸化物半導体膜４０６のチャネル形成領域が層間絶縁膜４１６で保護されているため、フォトレジストの剥離洗浄工程においても、酸化物半導体膜４０６のチャネル形成領域に水分が付着することがないため、トランジスタ４５０の特性ばらつきが低減され、信頼性が向上する。
【０１６７】
次に、層間絶縁膜４１６上に導電膜を成膜し、該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、加工して画素電極４３１を形成する（図１３（Ｆ）参照）。画素電極４３１はバックゲート電極２２４と同様の構成とすることができる。なお、該導電膜を加工してバックゲート電極を設けても構わない。バックゲート電極を設けることにより、トランジスタのしきい値電圧を制御することができる。
【０１６８】
画素電極４３１は、コンタクトホール４１５を介してドレイン電極４０８ｂに電気的に接続される。
【０１６９】
本実施の形態によれば、従来よりも少ないフォトリソグラフィ工程により液晶表示装置の画素を作製することが可能となる。よって、液晶表示装置を低コストで、生産性よく作製することができる。
【０１７０】
本実施の形態を用いることによって、膜中および膜と膜との界面の水素を排除することができ、しきい値電圧のばらつきの少ない、安定した電気特性を有するトランジスタが提供される。また、酸化物半導体膜に接する膜中の水素を低減できるため、酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
【０１７１】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【０１７２】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０１７３】
（実施の形態６）
本実施の形態では、高速動作が可能で、かつ信頼性の高いトランジスタの一例を図１７を用いて示す。
【０１７４】
図１７はボトムゲートボトムコンタクト構造のトランジスタ５５０の断面図である。トランジスタ５５０は、基板５００と、基板５００上に設けられた下地絶縁膜５０２と、下地絶縁膜５０２上に設けられたゲート電極５１４と、ゲート電極５１４を覆うゲート絶縁膜５１２と、ゲート電極５１４上にゲート絶縁膜５１２を介して設けられた酸化物半導体膜５０６と、酸化物半導体膜５０６と酸化物導電膜５２８を介して接続されるソース電極５０８ａおよびドレイン電極５０８ｂと、ソース電極５０８ａおよびドレイン電極５０８ｂと層間絶縁膜５１６に設けられたコンタクトホールを介して接続される配線５１８と、配線５１８と同一表面に設けられ、酸化物半導体膜５０６を介してゲート電極５１４と対向するバックゲート電極５２４と、バックゲート電極５２４および配線５１８を覆い、層間絶縁膜５１６と一部が接する保護絶縁膜５２６を有する。なお、酸化物導電膜５２８および／または下地絶縁膜５０２を含まない構成としても構わない。
【０１７５】
基板５００、ゲート電極５１４、ゲート絶縁膜５１２、酸化物半導体膜５０６、酸化物導電膜５２８および層間絶縁膜５１６は、それぞれ基板２００、ゲート電極２１４、ゲート絶縁膜２１２、酸化物半導体膜２０６、酸化物導電膜２２８および層間絶縁膜２１６と同様の構成とすればよい。
【０１７６】
また、ソース電極５０８ａとドレイン電極５０８ｂは、Ｔｉ膜、Ｗ膜などで構成され、厚さは５０ｎｍ以上１５０ｎｍ以下とする。
【０１７７】
バックゲート電極５２４および配線５１８は、Ｔｉ膜でＡｌ膜を挟持した積層構造または、Ｍｏ膜でＡｌ膜を挟持した積層構造とすればよい。こうすることで、配線５１８の抵抗を低くすることができ、トランジスタ５５０の動作速度を高めることができる。
【０１７８】
さらに、ソース電極５０８ａおよびドレイン電極５０８ｂの厚みを薄くすることができるため、層間絶縁膜５１６の、ソース電極５０８ａおよびドレイン電極５０８ｂによって形成される段差部における被覆性を高めることができる。そのため、トランジスタの信頼性を高めることができる。
【０１７９】
また、保護絶縁膜５２６は、酸化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜を含む構成とすればよい。こうすることで、外部からトランジスタ５５０への水素の入り込みを低減できる。
【０１８０】
本実施の形態により、高速動作が可能で、かつ信頼性の高いトランジスタを作製することができる。
【０１８１】
（実施の形態７）
実施の形態１乃至実施の形態６において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の成膜方法の一形態を説明する。
【０１８２】
本実施の形態の酸化物半導体膜は結晶性酸化物半導体膜である。
【０１８３】
まず、基板上に下地絶縁膜を成膜する。
【０１８４】
次に、下地絶縁膜上に膜厚１ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜を成膜する。酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以下とする。さらに好ましくは２５０℃以上３００℃以下とする。
【０１８５】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットとの間の距離を６０ｍｍ、基板温度３００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で膜厚２５ｎｍの酸化物半導体膜を成膜する。
【０１８６】
次に、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、熱処理を行ってもよい。熱処理の温度は、２００℃以上７５０℃以下とする。好ましくは２５０℃以上４００℃以下とする。熱処理によって結晶性酸化物半導体膜の結晶性を向上させることができる。
【０１８７】
ここで、下地絶縁膜の成膜、結晶性酸化物半導体膜の成膜および基板への熱処理は、図３に示すマルチチャンバーの成膜装置を用いて、大気に暴露せずに行うと好ましい。大気に暴露しないことで、膜中および膜と膜との界面の水素を排除することができる。
【０１８８】
また、熱処理によって、下地絶縁膜中の酸素を結晶性酸化物半導体膜との界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、結晶性酸化物半導体膜の酸素欠損、および下地絶縁膜と結晶性酸化物半導体膜との界面準位を低減することができる。
【０１８９】
結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ：ＣＡＡＣ）を含む酸化物を有する。なお、結晶性酸化物半導体膜は、一部に結晶粒界を有している。
【０１９０】
特に、酸化物半導体膜として本実施の形態の酸化物半導体を用いた実施の形態１のトランジスタにおいては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体の厚さ方向に流れる構造ではない。そのため、電流は、主として酸化物半導体の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはバイアス−熱（ＢＴ：Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレスが与えられても、電気特性の劣化は抑制または低減される。
【０１９１】
結晶性酸化物半導体膜をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高いトランジスタを実現できる。
【０１９２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１９３】
（実施の形態８）
実施の形態１乃至実施の形態６において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の成膜方法の一形態を、図１４を用いて説明する。
【０１９４】
本実施の形態の酸化物半導体膜は、第１の結晶性酸化物半導体膜上に第１の結晶性酸化物半導体膜よりも厚い第２の結晶性酸化物半導体膜を有する積層構造である。
【０１９５】
まず、基板６００上に下地絶縁膜６０２を成膜する。
【０１９６】
次に、下地絶縁膜６０２上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を成膜する。第１の酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以下とする。さらに好ましくは２５０℃以上３００℃以下とする。
【０１９７】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットとの間の距離を６０ｍｍ、基板温度３００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
【０１９８】
次に、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の結晶化熱処理を行う。第１の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第１の結晶化熱処理によって第１の結晶性酸化物半導体膜６０６ａを形成する（図１４（Ａ）参照。）。
【０１９９】
第１の結晶化熱処理の温度にもよるが、第１の結晶化熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、ｃ軸配向した結晶が得られる。第１の結晶化熱処理によって、膜表面の亜鉛と酸素の割合が多くなり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方向に成長して重なる。結晶化熱処理の温度を上げると表面から内部、そして内部から底部へと結晶成長が進行する。
【０２００】
第１の結晶化熱処理によって、下地絶縁膜６０２中の酸素を第１の結晶性酸化物半導体膜６０６ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結晶性酸化物半導体膜の酸素欠損、および下地絶縁膜６０２と第１の結晶性酸化物半導体膜６０６ａとの界面準位を低減することができる。
【０２０１】
次に、第１の結晶性酸化物半導体膜６０６ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。第２の酸化物半導体膜の成膜は、スパッタリング法を用い、成膜時の基板温度は１００℃以上５００℃以下とする。好ましくは２００℃以上４００℃以下とする。さらに好ましくは２５０℃以上３００℃以下とする。成膜時の基板温度を１００℃以上５００℃以下とすることにより、第１の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。
【０２０２】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットとの間の距離を６０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴンおよび酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
【０２０３】
次に、第２の結晶化熱処理を行う。第２の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第２の結晶化熱処理によって第２の結晶性酸化物半導体膜６０６ｂを形成する（図１４（Ｂ）参照。）。ここで、第２の結晶化熱処理は、窒素雰囲気下、酸素雰囲気下、あるいは窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体膜の高密度化および欠陥数の低減を図れるため好ましい。第２の結晶化熱処理によって、第１の結晶性酸化物半導体膜６０６ａを核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体膜６０６ｂが形成される。
【０２０４】
また、下地絶縁膜６０２の形成から第２の結晶化熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。例えば、図３に示すマルチチャンバーの成膜装置を用いればよい。成膜室１０ａ、１０ｂ、１０ｃ、搬送室１３、および基板処理室１５は、水素および水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。図３の成膜装置を用いた作製工程の手順の一例は、まず、基板供給室１１から基板６００を搬送し、ロードロック室１２ａと搬送室１３を経て基板処理室１５に移動させ、基板処理室１５で基板６００に付着している水素を真空ベークなどで除去し、その後、搬送室１３を経て成膜室１０ｃに基板６００を移動させ、成膜室１０ｃ内で下地絶縁膜６０２を成膜する。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板６００を移動させ、成膜室１０ａ内で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板処理室１５に基板６００を移動させ、第１の結晶化熱処理を行う。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板６００を移動させ、成膜室１０ａ内で膜厚１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板処理室１５に基板６００を移動させ、第２の結晶化熱処理を行う。このように、図３の成膜装置を用いることによって大気に触れることなく、作製プロセスを進めることができる。また、下地絶縁膜６０２、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜の積層を形成した後、大気に触れることなく、成膜室１０ｂ内で金属ターゲットを用いてソース電極およびドレイン電極を形成するための導電膜を第２の結晶性酸化物半導体膜上に成膜することもできる。なお、スループットの向上のために、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜を別々の成膜室で成膜しても構わない。
【０２０５】
次に、第１の結晶性酸化物半導体膜６０６ａと第２の結晶性酸化物半導体膜６０６ｂからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜６０６を形成する（図１４（Ｃ）参照。）。図では、第１の結晶性酸化物半導体膜６０６ａと第２の結晶性酸化物半導体膜６０６ｂの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
【０２０６】
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
【０２０７】
また、上記作製方法により、得られる第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜は、ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜は、ＣＡＡＣである。なお、第１の結晶性酸化物半導体膜および第２の結晶性酸化物半導体膜は、一部に結晶粒界を有している。
【０２０８】
なお、第１および第２の結晶性酸化物半導体膜は、少なくともＺｎを有する酸化物材料であり、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料や、Ｚｎ−Ｏ系の材料などがある。また、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｂ−Ｚｎ−Ｏ系の材料を用いてもよい。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【０２０９】
また、第１の結晶性酸化物半導体膜上に第２の結晶性酸化物半導体膜を形成する２層構造に限定されず、第２の結晶性酸化物半導体膜の形成後に第３の結晶性酸化物半導体膜を形成するための成膜と結晶化熱処理のプロセスを繰り返し行って、３層以上の積層構造としてもよい。
【０２１０】
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜６０６を、本明細書に開示する半導体装置に適用できるトランジスタ（例えば、トランジスタ１５０、トランジスタ２５０、トランジスタ２５２、トランジスタ３５０、トランジスタ４５０）に、適宜用いることができる。
【０２１１】
また、酸化物半導体膜６０６として本実施の形態の酸化物半導体積層を用いた実施の形態１におけるトランジスタ１５０においては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から他方の面に流れる方向、具体的に図４（Ｂ）では上下方向。）に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、電気特性の劣化は抑制または低減される。
【０２１２】
酸化物半導体膜６０６のような第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体膜の積層をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高いトランジスタを実現できる。
【０２１３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１４】
また、マルチチャンバーの成膜装置を用いることで、トランジスタを作製するために必要な装置を少なくすることができる。
【０２１５】
（実施の形態９）
実施の形態１乃至実施の形態６で例示したトランジスタを用いた表示装置の一形態を図１５に示す。
【０２１６】
図１５（Ａ）は、トランジスタ７５０、および液晶素子７１３を、第１の基板７０１と第２の基板７０６との間にシール材７０５によって封止したパネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）のＭ−Ｎにおける断面図に相当する。
【０２１７】
第１の基板７０１上に設けられた画素部７０２を囲むようにして、シール材７０５が設けられ、画素部７０２上に第２の基板７０６が設けられている。よって画素部７０２は、第１の基板７０１とシール材７０５と第２の基板７０６とによって、液晶層７０８と共に封止されている。
【０２１８】
また、第１の基板７０１上のシール材７０５によって囲まれている領域とは異なる領域に、入力端子７２０を有し、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）７１８ａ、ＦＰＣ７１８ｂが接続されている。ＦＰＣ７１８ａは、別途異なる基板に作製された信号線駆動回路７０３と電気的に接続され、ＦＰＣ７１８ｂは、別途異なる基板に作製された走査線駆動回路７０４と電気的に接続されている。画素部７０２に与えられる各種信号および電位は、ＦＰＣ７１８ａおよびＦＰＣ７１８ｂを介して、信号線駆動回路７０３および走査線駆動回路７０４から供給される。
【０２１９】
なお、別途異なる基板に作製された駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方法、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
【０２２０】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）を用いることができる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２２１】
図１５（Ｂ）に示す表示装置は、電極７１５および配線７１６を有しており、電極７１５および配線７１６はＦＰＣ７１８ａが有する端子と異方性導電膜７１９を介して、電気的に接続されている。
【０２２２】
電極７１５は、第１の電極７３０と同じ導電膜から形成され、配線７１６は、トランジスタ７５０のソース電極およびドレイン電極と同じ導電膜で形成されている。
【０２２３】
なお、本実施の形態では、トランジスタ７５０として、実施の形態４で示したトランジスタ４５０と同様の構造を図示しているが、当然ながらトランジスタの構造は上記に限られない。適宜、実施の形態１乃至実施の形態６で作製したトランジスタに置き換えてもよい。画素部７０２に設けられたトランジスタ７５０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
【０２２４】
図１５は、表示素子として液晶素子を用いた表示装置の例を示している。図１５において、表示素子である液晶素子７１３は、第１の電極７３０、第２の電極７３１、および液晶層７０８を含む。なお、液晶層７０８を挟持するように配向膜として機能する絶縁膜７３２、７３３が設けられている。第２の電極７３１は第２の基板７０６側に設けられ、第１の電極７３０と第２の電極７３１とは液晶層７０８を介して積層する構成となっている。
【０２２５】
また、７３５は、第２の基板７０６上に絶縁膜で形成された柱状のスペーサであり、液晶層７０８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いても良い。
【０２２６】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２２７】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ミリ秒以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０２２８】
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗率の値は、２０℃で測定した値とする。
【０２２９】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域が形成される半導体膜に、酸化物半導体を用いたトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０２３０】
本実施の形態で用いる酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、酸化物半導体膜を用いたトランジスタは、保持容量を設けなくても、液晶素子に印加された電位の保持が可能となる。
【０２３１】
また、本実施の形態で用いる酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することもできるため、液晶表示装置の部品点数を削減することができる。
【０２３２】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２３３】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種をいい、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式をいう。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２３４】
また、液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２３５】
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
【０２３６】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用することもできる。
【０２３７】
なお、図１５において、第１の基板７０１、第２の基板７０６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２３８】
液晶表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【０２３９】
表示素子に電圧を印加する第１の電極および第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、および電極のパターン構造によって透光性、反射性を選択すればよい。
【０２４０】
第１の電極７３０、第２の電極７３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウムスズ酸化物などの透光性を有する導電性材料を用いることができる。また、１枚乃至１０枚のグラフェンシートよりなる材料を用いてもよい。
【０２４１】
また、第１の電極７３０、第２の電極７３１のいずれか一方はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、もしくはその窒化物から一つ、または複数種を用いて形成することができる。
【０２４２】
また、第１の電極７３０、第２の電極７３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンもしくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体もしくはその誘導体などがあげられる。
【０２４３】
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２４４】
以上のように実施の形態１乃至実施の形態７で例示したトランジスタを適用することで、信頼性の高い液晶表示装置を提供することができる。なお、実施の形態１乃至実施の形態７で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。
【０２４５】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２４６】
（実施の形態１０）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
【０２４７】
図１６（Ａ）は、ノート型のパーソナルコンピュータであり、本体８０１、筐体８０２、表示部８０３、キーボード８０４などによって構成されている。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
【０２４８】
図１６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体８１１には表示部８１３と、外部インターフェイス８１５と、操作ボタン８１４などが設けられている。また操作用の付属品としてスタイラス８１２がある。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
【０２４９】
図１６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍８２０は、筐体８２１及び筐体８２２の２つの筐体で構成されている。筐体８２１及び筐体８２２は、軸部８２５により一体とされており、該軸部８２５を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２５０】
筐体８２１には表示部８２３が組み込まれ、筐体８２２には表示部８２４が組み込まれている。表示部８２３及び表示部８２４は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１６（Ｃ）では表示部８２３）に文章を表示し、左側の表示部（図１６（Ｃ）では表示部８２４）に画像を表示することができる。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。
【０２５１】
また、図１６（Ｃ）では、筐体８２１に操作部などを備えた例を示している。例えば、筐体８２１において、電源８２６、操作キー８２７、スピーカー８２８などを備えている。操作キー８２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍８２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２５２】
また、電子書籍８２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２５３】
図１６（Ｄ）は、携帯電話であり、筐体８３０及び筐体８３１の二つの筐体で構成されている。筐体８３１には、表示パネル８３２、スピーカー８３３、マイクロフォン８３４、ポインティングデバイス８３６、カメラ用レンズ８３７、外部接続端子８３８などを備えている。また、筐体８３０には、携帯型情報端末の充電を行う太陽電池セル８４０、外部メモリスロット８４１などを備えている。また、アンテナは筐体８３１内部に内蔵されている。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性の高い携帯電話とすることができる。
【０２５４】
また、表示パネル８３２はタッチパネルを備えており、図１６（Ｄ）には映像表示されている複数の操作キー８３５を点線で示している。なお、太陽電池セル８４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０２５５】
表示パネル８３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル８３２と同一面上にカメラ用レンズ８３７を備えているため、テレビ電話が可能である。スピーカー８３３及びマイクロフォン８３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体８３０と筐体８３１は、スライドし、図１６（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２５６】
外部接続端子８３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット８４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０２５７】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２５８】
図１６（Ｅ）は、デジタルビデオカメラであり、本体８５１、表示部（Ａ）８５７、接眼部８５３、操作スイッチ８５４、表示部（Ｂ）８５５、バッテリー８５６などによって構成されている。実施の形態１乃至実施の形態８のいずれかで示した半導体装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
【０２５９】
図１６（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置８６０は、筐体８６１に表示部８６３が組み込まれている。表示部８６３により、映像を表示することが可能である。また、ここでは、スタンド８６５により筐体８６１を支持した構成を示している。実施の形態１乃至実施の形態８で示した半導体装置を適用することにより、信頼性の高いテレビジョン装置８６０とすることができる。
【０２６０】
テレビジョン装置８６０の操作は、筐体８６１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２６１】
なお、テレビジョン装置８６０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２６２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いてもよい。
【符号の説明】
【０２６３】
１０ａ 成膜室
１０ｂ 成膜室
１０ｃ 成膜室
１１ 基板供給室
１２ａ ロードロック室
１２ｂ ロードロック室
１３ 搬送室
１４ カセットポート
１５ 基板処理室
１００ 基板
１０２ 下地絶縁膜
１０６ 酸化物半導体膜
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁膜
１１４ ゲート電極
１２８ 酸化物導電膜
１５０ トランジスタ
２００ 基板
２０２ 下地絶縁膜
２０６ 酸化物半導体膜
２０８ａ ソース電極
２０８ｂ ドレイン電極
２１２ ゲート絶縁膜
２１３ 導電膜
２１４ ゲート電極
２１６ 層間絶縁膜
２２２ 導電膜
２２４ バックゲート電極
２２６ 保護絶縁膜
２２８ 酸化物導電膜
２５０ トランジスタ
２５２ トランジスタ
３０８ 導電膜
３０８ａ ソース電極
３０８ｂ ドレイン電極
３２８ 酸化物導電膜
３５０ トランジスタ
４００ 基板
４０２ 下地絶縁膜
４０６ 酸化物半導体膜
４０８ 導電膜
４０８ａ ソース電極
４０８ｂ ドレイン電極
４１２ ゲート絶縁膜
４１４ ゲート電極
４１５ コンタクトホール
４１６ 層間絶縁膜
４３１ 画素電極
４４０ 配線
４４２ 画素
４４４ 配線
４４５ 電極
４４６ 液晶素子
４４７ 容量配線
４４８ 容量素子
４５０ トランジスタ
５００ 基板
５０２ 下地絶縁膜
５０６ 酸化物半導体膜
５０８ａ ソース電極
５０８ｂ ドレイン電極
５１２ ゲート絶縁膜
５１４ ゲート電極
５１６ 層間絶縁膜
５１８ 配線
５２４ バックゲート電極
５２６ 保護絶縁膜
５２８ 酸化物導電膜
５５０ トランジスタ
６００ 基板
６０２ 下地絶縁膜
６０６ 酸化物半導体膜
６０６ａ 結晶性酸化物半導体膜
６０６ｂ 結晶性酸化物半導体膜
７０１ 基板
７０２ 画素部
７０３ 信号線駆動回路
７０４ 走査線駆動回路
７０５ シール材
７０６ 基板
７０８ 液晶層
７１３ 液晶素子
７１５ 電極
７１６ 配線
７１８ａ ＦＰＣ
７１８ｂ ＦＰＣ
７１９ 異方性導電膜
７２０ 入力端子
７３０ 電極
７３１ 電極
７３２ 絶縁膜
７３３ 絶縁膜
７５０ トランジスタ
８０１ 本体
８０２ 筐体
８０３ 表示部
８０４ キーボード
８１１ 本体
８１２ スタイラス
８１３ 表示部
８１４ 操作ボタン
８１５ 外部インターフェイス
８２０ 電子書籍
８２１ 筐体
８２２ 筐体
８２３ 表示部
８２４ 表示部
８２５ 軸部
８２６ 電源
８２７ 操作キー
８２８ スピーカー
８３０ 筐体
８３１ 筐体
８３２ 表示パネル
８３３ スピーカー
８３４ マイクロフォン
８３５ 操作キー
８３６ ポインティングデバイス
８３７ カメラ用レンズ
８３８ 外部接続端子
８４０ 太陽電池セル
８４１ 外部メモリスロット
８５１ 本体
８６０ テレビジョン装置
８６１ 筐体
８６３ 表示部
８６５ スタンド
【特許請求の範囲】
【請求項１】
基板処理室にて、基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化された基板を、大気に暴露することなく、第１の成膜室に導入し、該基板上に絶縁膜を成膜した後、
前記基板を大気に暴露することなく、第２の成膜室に導入し、前記絶縁膜上に酸化物半導体膜を成膜し、
前記基板を大気に暴露することなく、第３の成膜室に導入し、前記酸化物半導体膜上に酸化物導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項２】
第１の基板処理室にて、基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化された基板を、大気に暴露することなく、第１の成膜室に導入し、該基板上に絶縁膜を成膜した後、
前記基板を大気に暴露することなく、第２の成膜室に導入し、前記絶縁膜上に酸化物半導体膜を成膜し、
前記基板を大気に暴露することなく、第２の基板処理室に導入し、前記基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において３００℃以上６５０℃以下の温度で熱処理し、
前記熱処理した基板を大気に暴露することなく、第３の成膜室に導入し、前記酸化物半導体膜上に酸化物導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項３】
基板処理室にて、基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化された基板を、大気に暴露することなく、第１の成膜室に導入し、該基板上に絶縁膜を成膜した後、
前記基板を大気に暴露することなく、第２の成膜室に導入し、前記絶縁膜上に導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項４】
第１の基板処理室にて、基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化された基板を、大気に暴露することなく、第１の成膜室に導入し、該基板上に第１の絶縁膜を成膜した後、
前記基板を、大気に暴露することなく、第２の基板処理室に導入し、該基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化処理された基板を、大気に暴露することなく、第２の成膜室に導入し、前記第１の絶縁膜上に第２の絶縁膜を成膜し、
前記基板を、大気に暴露することなく、第３の成膜室に導入し、前記第２の絶縁膜上に導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記第１の絶縁膜は酸化アルミニウム膜、窒化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜で構成されることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記脱水化または脱水素化処理が、４００℃以上６５０℃以下の熱処理、およびプラズマ処理の一方または両方であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記プラズマ処理が、逆スパッタ処理であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記絶縁膜が、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含む酸化シリコン膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項３乃至請求項８のいずれか一において、
前記導電膜を加工してゲート電極を形成し、
前記ゲート電極が形成された基板を、第４の成膜室に導入し、前記ゲート電極上にゲート絶縁膜を成膜した後、
前記基板を、大気に暴露することなく、第５の成膜室に導入し、前記ゲート絶縁膜上に酸化物半導体膜を成膜し、
前記基板を大気に暴露することなく、第３の基板処理室に導入し、該基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において３００℃以上６５０℃以下の温度で熱処理し、
前記熱処理された基板を、大気に暴露することなく、第６の成膜室に導入し、前記酸化物半導体膜上に酸化物導電膜を成膜し、
前記基板を、大気に暴露することなく、第７の成膜室に導入し、前記酸化物導電膜上に導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、
前記ゲート絶縁膜を積層で成膜することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１、請求項２、請求項９または請求項１０において、
前記酸化物導電膜が酸化インジウムおよび酸化スズを含むことを特徴とする半導体装置の作製方法。
【請求項１２】
請求項９乃至請求項１１のいずれか一において、
前記酸化物導電膜および前記酸化物半導体膜を加工して、島状の酸化物導電膜および島状の酸化物半導体膜を形成し、
前記島状の酸化物導電膜上に導電膜を形成し、
前記導電膜および前記島状の酸化物導電膜を加工してソース電極およびドレイン電極、ならびに前記ソース電極および前記ドレイン電極と前記島状の酸化物半導体膜との間に酸化物導電膜を形成し、
前記基板を第８の成膜室に導入し、前記ソース電極および前記ドレイン電極を覆う層間絶縁膜を成膜し、
前記基板を、大気に暴露することなく、第９の成膜室に導入し、前記層間絶縁膜上に導電膜を成膜し、
前記導電膜を加工してバックゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項９乃至請求項１１のいずれか一において、
前記酸化物導電膜および前記酸化物半導体膜を加工して、島状の酸化物導電膜および島状の酸化物半導体膜を形成し、
前記島状の酸化物導電膜上に導電膜を形成し、
前記導電膜および前記島状の酸化物導電膜を加工してソース電極およびドレイン電極、並びに前記ソース電極および前記ドレイン電極と前記島状の酸化物半導体膜との間に酸化物導電膜を形成し、
前記基板を第８の成膜室に導入し、前記ソース電極および前記ドレイン電極を覆う層間絶縁膜を成膜し、
前記基板を、大気に暴露することなく、第９の成膜室に導入し、前記層間絶縁膜上に酸化アルミニウム膜、窒化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜で構成される第３の絶縁膜を成膜し、
前記基板を、大気に暴露することなく、第１０の成膜室に導入し、前記第３の絶縁膜上に導電膜を成膜し、
前記導電膜を加工してバックゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１２または請求項１３において、
前記層間絶縁膜が、酸化シリコン膜または酸化ガリウム膜であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１２乃至請求項１４のいずれか一において、
前記バックゲート電極上に、酸化アルミニウム膜、窒化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜で構成される第４の絶縁膜を成膜することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至請求項１５のいずれか一において、
前記第１の成膜室乃至前記第１０の成膜室のいずれか一と、前記第１の成膜室乃至前記第１０の成膜室の他のいずれか一以上とが同一であることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至請求項１６のいずれか一において、
前記第１の成膜室乃至前記第１０の成膜室のリークレートが１×１０−１０Ｐａ・ｍ３／秒以下であることを特徴とする半導体装置の作製方法。
【請求項１】
基板処理室にて、基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化された基板を、大気に暴露することなく、第１の成膜室に導入し、該基板上に絶縁膜を成膜した後、
前記基板を大気に暴露することなく、第２の成膜室に導入し、前記絶縁膜上に酸化物半導体膜を成膜し、
前記基板を大気に暴露することなく、第３の成膜室に導入し、前記酸化物半導体膜上に酸化物導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項２】
第１の基板処理室にて、基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化された基板を、大気に暴露することなく、第１の成膜室に導入し、該基板上に絶縁膜を成膜した後、
前記基板を大気に暴露することなく、第２の成膜室に導入し、前記絶縁膜上に酸化物半導体膜を成膜し、
前記基板を大気に暴露することなく、第２の基板処理室に導入し、前記基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において３００℃以上６５０℃以下の温度で熱処理し、
前記熱処理した基板を大気に暴露することなく、第３の成膜室に導入し、前記酸化物半導体膜上に酸化物導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項３】
基板処理室にて、基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化された基板を、大気に暴露することなく、第１の成膜室に導入し、該基板上に絶縁膜を成膜した後、
前記基板を大気に暴露することなく、第２の成膜室に導入し、前記絶縁膜上に導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項４】
第１の基板処理室にて、基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化された基板を、大気に暴露することなく、第１の成膜室に導入し、該基板上に第１の絶縁膜を成膜した後、
前記基板を、大気に暴露することなく、第２の基板処理室に導入し、該基板を脱水化または脱水素化処理し、
前記脱水化または脱水素化処理された基板を、大気に暴露することなく、第２の成膜室に導入し、前記第１の絶縁膜上に第２の絶縁膜を成膜し、
前記基板を、大気に暴露することなく、第３の成膜室に導入し、前記第２の絶縁膜上に導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記第１の絶縁膜は酸化アルミニウム膜、窒化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜で構成されることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記脱水化または脱水素化処理が、４００℃以上６５０℃以下の熱処理、およびプラズマ処理の一方または両方であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記プラズマ処理が、逆スパッタ処理であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記絶縁膜が、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含む酸化シリコン膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項３乃至請求項８のいずれか一において、
前記導電膜を加工してゲート電極を形成し、
前記ゲート電極が形成された基板を、第４の成膜室に導入し、前記ゲート電極上にゲート絶縁膜を成膜した後、
前記基板を、大気に暴露することなく、第５の成膜室に導入し、前記ゲート絶縁膜上に酸化物半導体膜を成膜し、
前記基板を大気に暴露することなく、第３の基板処理室に導入し、該基板を不活性雰囲気、減圧雰囲気または乾燥空気雰囲気において３００℃以上６５０℃以下の温度で熱処理し、
前記熱処理された基板を、大気に暴露することなく、第６の成膜室に導入し、前記酸化物半導体膜上に酸化物導電膜を成膜し、
前記基板を、大気に暴露することなく、第７の成膜室に導入し、前記酸化物導電膜上に導電膜を成膜することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、
前記ゲート絶縁膜を積層で成膜することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１、請求項２、請求項９または請求項１０において、
前記酸化物導電膜が酸化インジウムおよび酸化スズを含むことを特徴とする半導体装置の作製方法。
【請求項１２】
請求項９乃至請求項１１のいずれか一において、
前記酸化物導電膜および前記酸化物半導体膜を加工して、島状の酸化物導電膜および島状の酸化物半導体膜を形成し、
前記島状の酸化物導電膜上に導電膜を形成し、
前記導電膜および前記島状の酸化物導電膜を加工してソース電極およびドレイン電極、ならびに前記ソース電極および前記ドレイン電極と前記島状の酸化物半導体膜との間に酸化物導電膜を形成し、
前記基板を第８の成膜室に導入し、前記ソース電極および前記ドレイン電極を覆う層間絶縁膜を成膜し、
前記基板を、大気に暴露することなく、第９の成膜室に導入し、前記層間絶縁膜上に導電膜を成膜し、
前記導電膜を加工してバックゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項９乃至請求項１１のいずれか一において、
前記酸化物導電膜および前記酸化物半導体膜を加工して、島状の酸化物導電膜および島状の酸化物半導体膜を形成し、
前記島状の酸化物導電膜上に導電膜を形成し、
前記導電膜および前記島状の酸化物導電膜を加工してソース電極およびドレイン電極、並びに前記ソース電極および前記ドレイン電極と前記島状の酸化物半導体膜との間に酸化物導電膜を形成し、
前記基板を第８の成膜室に導入し、前記ソース電極および前記ドレイン電極を覆う層間絶縁膜を成膜し、
前記基板を、大気に暴露することなく、第９の成膜室に導入し、前記層間絶縁膜上に酸化アルミニウム膜、窒化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜で構成される第３の絶縁膜を成膜し、
前記基板を、大気に暴露することなく、第１０の成膜室に導入し、前記第３の絶縁膜上に導電膜を成膜し、
前記導電膜を加工してバックゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１２または請求項１３において、
前記層間絶縁膜が、酸化シリコン膜または酸化ガリウム膜であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１２乃至請求項１４のいずれか一において、
前記バックゲート電極上に、酸化アルミニウム膜、窒化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜で構成される第４の絶縁膜を成膜することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至請求項１５のいずれか一において、
前記第１の成膜室乃至前記第１０の成膜室のいずれか一と、前記第１の成膜室乃至前記第１０の成膜室の他のいずれか一以上とが同一であることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至請求項１６のいずれか一において、
前記第１の成膜室乃至前記第１０の成膜室のリークレートが１×１０−１０Ｐａ・ｍ３／秒以下であることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−１４６９４６（Ｐ２０１２−１４６９４６Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１１−１８４３８１（Ｐ２０１１−１８４３８１）
【出願日】平成２３年８月２６日（２０１１．８．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願日】平成２３年８月２６日（２０１１．８．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]