半導体記憶装置
【課題】消費電力の低減又は回路面積を縮小することができる半導体記憶装置を提供することを課題とする。
【解決手段】チャネル形成領域を具備する半導体膜と、半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを形成し、浮遊ゲートを半導体膜と仕事関数が異なる材料で設け、チャネル形成領域に不純物元素を導入することによって、書き込み電圧と消去電圧を概略同一とする。浮遊ゲートとして半導体膜より仕事関数が高い材料で設ける場合には、チャネル形成領域にｎ型の不純物元素を導入する。
【解決手段】チャネル形成領域を具備する半導体膜と、半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを形成し、浮遊ゲートを半導体膜と仕事関数が異なる材料で設け、チャネル形成領域に不純物元素を導入することによって、書き込み電圧と消去電圧を概略同一とする。浮遊ゲートとして半導体膜より仕事関数が高い材料で設ける場合には、チャネル形成領域にｎ型の不純物元素を導入する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体記憶装置に関し、特にメモリトランジスタを有する半導体記憶装置に関する。
【背景技術】
【０００２】
近年、携帯型コンピュータ、携帯電話といった携帯機器に代表される、多機能かつ高機能な小型の半導体装置が急速に普及している。そしてこれに伴い、半導体装置を構成するメモリとしてトランジスタ型の半導体記憶素子（以下、「メモリトランジスタ」とも記す）が注目されている。
【０００３】
半導体記憶素子の一つとして、データを電気的に書き換え可能であり、電源を切ってもデータを記憶しておくことのできる不揮発性メモリ等の半導体記憶装置の市場が拡大している。不揮発性メモリは、ＭＯＳトランジスタと類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられているところに特徴がある。フローティングゲート型の不揮発性メモリは、チャネル形成領域上のトンネル絶縁膜を通して電荷蓄積層（フローティングゲート、浮遊ゲートともいう）に電荷を注入して保持させるものである。
【０００４】
一般的に、シリコン基板上にゲート絶縁膜を介して設けられる浮遊ゲートは半導体膜と同一の材料（シリコン）で設けられるが、近年浮遊ゲートとしてシリコン以外の材料を用いた構成が提案されている（例えば、特許文献１）。
【特許文献１】特開平１０−２３３５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、チャネル形成領域となる半導体と浮遊ゲートの材料が異なり、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流を用いた書き込み、消去を行う場合、仕事関数等の材料の物性により書き込み電圧と消去電圧が異なる。例えば、半導体としてシリコンを用い、浮遊ゲートとしてシリコンより仕事関数が大きいタングステン等の金属を用いた場合、書き込み電圧に対して消去電圧が高くなる。
【０００６】
書き込み電圧と消去電圧が異なると、書き込み電圧を生成する回路と消去電圧を生成する電源回路をそれぞれ設ける必要があり、回路面積が増大する問題がある。また、電圧の大きい消去電圧に合わせて書き込みを行うことにより、電源回路を共通化することも可能であるが、電源回路を個別に設けた場合よりも消費電力が増大する問題がある。
【０００７】
また、ホットエレクトロン注入による書き込み、Ｆ−Ｎトンネル電流による消去を行う場合も書き込み電圧と消去電圧が異なることが多く問題となる。
【０００８】
本発明は、上記問題に鑑み、消費電力の低減又は回路面積を縮小することができる半導体記憶装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の半導体記憶装置の一は、チャネル形成領域を具備する半導体膜と、半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、浮遊ゲートは、半導体膜と仕事関数が異なる材料で設けられ、チャネル形成領域は不純物元素を含み、書き込み電圧と消去電圧が概略同一であることを特徴としている。なお、書き込み電圧と消去電圧が概略同一とは、完全に一致する場合はもちろん、製造バラツキによる誤差を含むものをいう。従って、５％以内、より望ましくは３％以内の誤差を有するものとする。
【００１０】
本発明の半導体記憶装置の一は、チャネル形成領域を具備する半導体膜と、半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、浮遊ゲートは、半導体膜より仕事関数が高い材料で設けられ、チャネル形成領域はｎ型の不純物元素を含み、書き込み電圧と消去電圧が概略一致することを特徴としている。
【００１１】
本発明の半導体記憶装置の一は、同一基板上に設けられた薄膜トランジスタ及びメモリトランジスタを有し、薄膜トランジスタは、チャネル形成領域を具備する第１の半導体膜と、第１の半導体膜のチャネル形成領域上にゲート絶縁膜を介して設けられた第１のゲート電極とを有し、メモリトランジスタは、チャネル形成領域を具備する第２の半導体膜と、第２の半導体膜のチャネル形成領域上に第１の絶縁膜を介して設けられた浮遊ゲートと、浮遊ゲート上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、浮遊ゲートは、第２の半導体膜と仕事関数が異なる材料で設けられ、第２の半導体膜のチャネル形成領域は不純物元素を含み、メモリトランジスタの書き込み電圧と消去電圧が概略同一であることを特徴としている。
【００１２】
本発明の半導体記憶装置の一は、同一基板上に設けられた薄膜トランジスタ及びメモリトランジスタを有し、薄膜トランジスタは、チャネル形成領域を具備する第１の半導体膜と、第１の半導体膜のチャネル形成領域上にゲート絶縁膜を介して設けられた第１のゲート電極とを有し、メモリトランジスタは、チャネル形成領域を具備する第２の半導体膜と、第２の半導体膜のチャネル形成領域上に第１の絶縁膜を介して設けられた浮遊ゲートと、浮遊ゲート上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、浮遊ゲートは、第２の半導体膜より仕事関数が高い材料で設けられ、第２の半導体膜のチャネル形成領域はｎ型の不純物元素を含み、メモリトランジスタの書き込み電圧と消去電圧が概略同一であることを特徴としている。
【発明の効果】
【００１３】
半導体膜と浮遊ゲートに異なる材料を用いた場合であっても、書き込み電圧と消去電圧を概略同一とすることによって、低消費電力化を達成することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
【００１５】
（実施の形態１）
本実施の形態では、トランジスタ型の半導体記憶素子（以下、「メモリトランジスタ」とも記す）を具備する半導体記憶装置及びその作製方法に関して図面を参照して説明する。なお、以下の説明において、「書き込み電圧」と「消去電圧」とは、特に断らない限り電圧の絶対値のことをさすものとする。
【００１６】
本実施の形態で示す半導体記憶装置は、チャネル形成領域１０２ａを具備する半導体膜１０２と、半導体膜１０２のチャネル形成領域１０２ａ上に形成された第１の絶縁膜１０３、浮遊ゲート１０４、第２の絶縁膜１０５及びゲート電極１０６から構成されるメモリトランジスタを有している（図１（Ａ）、（Ｂ）参照）。また、図１のメモリトランジスタにおいて、浮遊ゲート１０４は半導体膜１０２と異なる材料で設けられており、半導体膜１０２のチャネル形成領域１０２ａには不純物元素が含まれている。
【００１７】
半導体膜１０２をシリコン（Ｓｉ）を主成分とする材料で設けた場合、浮遊ゲート１０４を半導体膜１０２と異なる材料、例えば、タングステン、窒化タンタル、窒化チタン等のメタルで設けることによって、低温プロセス（６００℃以下）で作製しやすい等の効果がある。
【００１８】
しかし、その一方で、Ｆ−Ｎトンネル電流を用いた書き込み、消去方法において浮遊ゲート１０４と半導体膜１０２の仕事関数が異なる場合には、半導体記憶装置の書き込み電圧と消去電圧に差が生じてしまう。例えば、ｎ型のメモリトランジスタにおいて、浮遊ゲート１０４を半導体膜１０２より仕事関数が高い材料で設けた場合には、浮遊ゲート側のトンネル絶縁膜の障壁高さが半導体膜側と比較して高くなるため書き込み電圧に対して消去電圧が高くなる。その結果、書き込み電圧と消去電圧を同一の回路で生成する場合には、高い方の電圧（ここでは、消去するための電圧）を生成する必要があるため、電力の浪費が生じる。一方、書き込み電圧を生成する回路と、消去電圧を生成する回路をそれぞれ設ける場合には、回路面積が増大し消費電力が増大する。
【００１９】
そのため、本実施の形態では、半導体膜１０２のチャネル形成領域１０２ａに不純物元素を導入し、メモリトランジスタのしきい値を制御する構成とする。その結果、浮遊ゲート１０４を半導体膜１０２と仕事関数が異なる材料で設けた場合であっても、半導体記憶装置において書き込み電圧と消去電圧をそれぞれ制御し、概略同一とすることができる。なお、書き込み電圧と消去電圧が概略同一とは、完全に一致する場合はもちろん、製造バラツキによる誤差を含むものをいう。従って、５％以内、より望ましくは３％以内の誤差を有するものとする。
【００２０】
浮遊ゲート１０４を半導体膜１０２と仕事関数が異なる材料で設ける場合であっても、チャネル形成領域に不純物元素を導入し、書き込み電圧と消去電圧を概略同一とすることによって、書き込み電圧を生成する回路と消去電圧を生成する回路を共通に設けても、電力の浪費を抑制することが可能となる。また、書き込み電圧を生成する回路と消去電圧を生成する回路を共通に設けることにより回路面積の低減や低消費電力化を達成することができる。
【００２１】
次に、半導体記憶装置のメモリトランジスタの作製方法に関して図面を参照して説明する。なお、以下の説明では、ｎ型のメモリトランジスタを形成する場合について説明する。
【００２２】
まず、基板１００上に絶縁膜１０１を介して半導体膜１０２を形成する（図２（Ａ）参照）。
【００２３】
基板１００は、ガラス基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。
【００２４】
半導体膜１０２は、半導体膜１０２は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜１０２としては、例えば、非晶質半導体膜（例えば、非晶質シリコン膜）又は多結晶半導体膜（例えば、多結晶シリコン膜）を形成すればよい。多結晶半導体膜は、非晶質半導体膜にレーザー光の照射やＲＴＡ又はファーネスアニール炉を用いる熱結晶化法等を行うことにより形成することができる。
【００２５】
また、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いてもよい。ＳＯＩ基板を用いることによって、半導体膜１０２として単結晶半導体膜（例えば、単結晶シリコン膜）を用いることができる。例えば、スマートカット法、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法等の貼り合わせ法を用いて、単結晶半導体膜を基板１００に貼り合わせて設けることができる。
【００２６】
ここでは、半導体膜１０２として、非晶質シリコン膜を形成した後、当該非晶質シリコン膜にレーザー光を照射して多結晶シリコン膜を形成する。
【００２７】
次に、半導体膜に不純物元素を導入する（図２（Ｂ）参照）。
【００２８】
導入する不純物元素は、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【００２９】
後に形成される浮遊ゲートを半導体膜１０２（多結晶シリコン膜）より仕事関数が高い材料で設ける場合にはｎ型の不純物元素を用いる。これはｎ型のメモリトランジスタにおいて、浮遊ゲートを半導体膜１０２より仕事関数が高い材料で設ける場合に、チャネル形成領域にｎ型の不純物元素を導入することによって、半導体膜１０２と第１の絶縁膜１０３と浮遊ゲート１０４間のフラットバンド電圧をマイナス側に操作することができるからである。フラットバンド電圧をマイナス側に操作することで、浮遊ゲートへ電子を注入して書き込みを行う際にゲート電極に印加する電圧が高くなるものの、浮遊ゲートから電子を放出して消去を行う際にゲート電極に印加する電圧を下げることができる。
【００３０】
一方、後に形成される浮遊ゲートを半導体膜１０２（多結晶シリコン膜）より仕事関数が低い材料で設ける場合にはｐ型の不純物元素を用いる。これは、ｎ型のメモリトランジスタにおいて、浮遊ゲートを半導体膜１０２より仕事関数が低い材料で設ける場合にチャネル形成領域にｐ型の不純物元素を導入することにより上述のフラットバンド電圧をプラス側に操作することができるからである。
【００３１】
次に、半導体膜１０２上に第１の絶縁膜１０３を形成する（図２（Ｃ）参照）。第１の絶縁膜１０３は、メモリトランジスタにおいてトンネル絶縁膜として機能しうる。
【００３２】
第１の絶縁膜１０３は、珪素の酸化物または珪素の窒化物を含む膜（例えば、酸化珪素（ＳｉＯｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化珪素（ＳｉＮｘ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜等）を単層又は積層で形成する。
【００３３】
次に、第１の絶縁膜１０３上に浮遊ゲート２０４、第２の絶縁膜２０５及び導電膜２０６を順に形成する（図２（Ｄ）参照）。
【００３４】
浮遊ゲート２０４は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には、窒化タングステン膜、窒化タンタル膜、窒化チタン膜）を単層又は積層させて用いることができる。また、本実施の形態では、浮遊ゲート２０４として多結晶シリコンより仕事関数が高いタングステンを用いる。従って、上記図２（Ｂ）において半導体膜にはｎ型の不純物元素を導入する。
【００３５】
第２の絶縁膜２０５は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜（例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等）を、単層又は積層で形成する。例えば、酸化窒化珪素膜と窒化珪素膜と酸化窒化珪素膜を順に積層させた構造で設けることができる。
【００３６】
導電膜２０６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜（代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜）を単層又は積層させて用いることができる。
【００３７】
次に、第１の絶縁膜１０３、浮遊ゲート２０４、第２の絶縁膜２０５及び導電膜２０６を選択的にエッチングする（図２（Ｅ）参照）。なお、第１の絶縁膜１０３のエッチングを行わず残存させてもよい（図１（Ｂ）参照）。
【００３８】
次に、残存した浮遊ゲート１０４、第２の絶縁膜１０５及び残存した導電膜２０６（ゲート電極１０６）の積層構造をマスクとして半導体膜１０２に不純物元素を導入してチャネル形成領域１０２ａ及び不純物領域１０２ｂを形成する（図３（Ａ）参照）。
【００３９】
導入する不純物元素は、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施の形態では、ｎ型のメモリトランジスタを作製するため、ｎ型の不純物元素（例えば、リン（Ｐ））を半導体膜１０２に導入する。
【００４０】
なお、不純物領域１０２ｂはメモリトランジスタのソース領域又はドレイン領域として機能し、不純物領域１０２ｂに含まれる不純物元素の濃度はチャネル形成領域１０２ａに含まれる不純物元素の濃度より高くする。
【００４１】
その後、層間絶縁膜１０７を形成した後、不純物領域１０２ｂに電気的に接続するように導電膜１０８を形成する（図３（Ｂ）参照）。導電膜１０８は、メモリトランジスタにおいて、ソース電極又はドレイン電極として機能する。
【００４２】
以上の工程により、半導体記憶装置を構成するメモリトランジスタが得られる。
【００４３】
なお、本実施の形態で示す半導体記憶装置を構成するメモリトランジスタは上述した構成に限られず、チャネル形成領域１０２ａと不純物領域１０２ｂとの間にＬＤＤ領域１０２ｃを設けた構成としてもよい（図４参照）。
【００４４】
本実施の形態で示したように、浮遊ゲートを半導体膜と仕事関数が異なる材料で設けた場合であっても、チャネル形成領域に不純物元素を導入し、書き込み電圧の絶対値と消去電圧の絶対値を概略同一とすることによって、電力の浪費の抑制、回路面積の低減又は低消費電力化を達成することができる。
【００４５】
本実施の形態では、ｎ型のメモリトランジスタの形成に関して説明したが、これに限られずｐ型のメモリトランジスタも同様に形成することができる。
【００４６】
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体記憶装置の構成と適宜組み合わせることができる。
【００４７】
（実施の形態２）
本実施の形態では、上記実施の形態で示したメモリトランジスタと薄膜トランジスタ（ＴＦＴ）を同一工程で作製する場合について図面を参照して説明する。
【００４８】
まず、基板１００の一表面に絶縁膜１０１を形成し、当該絶縁膜１０１上に非晶質半導体膜２０２（例えば、非晶質珪素を含む膜）を形成する（図５（Ａ）参照）。絶縁膜１０１と非晶質半導体膜２０２は、真空中において連続して形成することができる。連続して形成することにより大気に曝されないため不純物元素の混入を防止することができる。
【００４９】
絶縁膜１０１は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜（例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等）を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板１００からの不純物の侵入を防止するブロッキング膜として機能する。
【００５０】
半導体膜２０２は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜２０２としては、例えば、非晶質珪素膜を形成すればよい。
【００５１】
次に、非晶質半導体膜２０２にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜２０２の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜２０２ａ、２０２ｂを形成する（図５（Ｂ）参照）。
【００５２】
半導体膜２０２ａは後に完成する薄膜トランジスタの一部となり、半導体膜２０２ｂは後に完成するメモリトランジスタの一部となる。
【００５３】
結晶質半導体膜２０２ａ、２０２ｂの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜２０２（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー発振器から発振されたレーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１０３ａ、１０３ｂを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００５４】
次に、半導体膜２０２ａを覆ってレジストマスク２２１を形成し、半導体膜２０２ｂに選択的に不純物元素を導入する（図５（Ｃ）参照）。導入する不純物元素は、ｎ型の不純物元素又はｐ型の不純物元素を用いる。本実施の形態では、メモリトランジスタをｎ型で設け、後に形成される浮遊ゲートを半導体膜２０２ｂより仕事関数が高い材料で設ける。従って、半導体膜２０２ｂにリンをドーピング方又はイオン注入法により導入する。
【００５５】
次に、半導体膜２０２ａ、２０２ｂ上に第１の絶縁膜２０３を形成し、当該第１の絶縁膜２０３上に浮遊ゲート２０４を形成する（図５（Ｄ）参照）。
【００５６】
第１の絶縁膜２０３は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜を、単層又は積層して形成する。
【００５７】
また、第１の絶縁膜２０３は、半導体膜２０２ａ、２０２ｂに対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００５８】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さのばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００５９】
また、第１の絶縁膜２０３は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてＣＶＤ法やスパッタ法等で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。又は、ＣＶＤ法やスパッタ法等で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積した後に高密度プラズマ処理を行ってもよい。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【００６０】
浮遊ゲート２０４は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には、窒化タングステン膜、窒化タンタル膜、窒化チタン膜）を単層又は積層させて用いることができる。また、本実施の形態では、浮遊ゲート２０４として、半導体膜２０２ｂより仕事関数が高いタングステンで設ける。タングステンで設けることによって、低温プロセスで作製しやすい等の利点がある。
【００６１】
次に、半導体膜２０２ａ上に形成された第１の絶縁膜２０３及び浮遊ゲート２０４を除去し、半導体膜２０２ｂ上に形成された浮遊ゲート２０４の一部を除去することによって、半導体膜２０２ｂ上に第１の絶縁膜１０３及び浮遊ゲート１０４を残存させる（図５（Ｅ）参照）。第１の絶縁膜１０３はメモリトランジスタにおいてトンネル絶縁膜として機能し、浮遊ゲート１０４はメモリトランジスタにおいて電荷蓄積層として機能する。
【００６２】
次に、半導体膜２０２ａ、第１の絶縁膜１０３及び浮遊ゲート１０４上に第２の絶縁膜１０５を形成する（図６（Ａ）参照）。第２の絶縁膜１０５は薄膜トランジスタにおいてゲート絶縁膜として機能し、メモリトランジスタにおいて浮遊ゲートとゲート電極間の層間絶縁膜として機能する。
【００６３】
次に、半導体膜２０２ｂの上方にレジストマスク２２２を形成し、半導体膜２０２ｂに浮遊ゲート１０４をマスクとして不純物元素を導入し、不純物領域２２３を形成する（図６（Ｂ）参照）。不純物領域２２３の一部は、メモリトランジスタのＬＤＤ領域となる。
【００６４】
次に、第２の絶縁膜１０５上に導電膜２０６を形成する（図６（Ｃ）参照）。
【００６５】
導電膜２０６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜（代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜）を単層又は積層させて用いることができる。本実施の形態では、膜厚が２０ｎｍ〜１００ｎｍの窒化タンタル膜と、膜厚が１００ｎｍ〜４００ｎｍのタングステン膜を順に積層させた構造で設ける。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。
【００６６】
次に、導電膜２０６をエッチングして、半導体膜２０２ａ上にゲート電極１０６ａを形成し、半導体膜２０２ｂ上にゲート電極１０６ｂを形成した後、当該ゲート電極１０６ａ、１０６ｂをマスクとして半導体膜２０２ａ、２０２ｂに不純物元素を導入することによって、半導体膜２０２ａにチャネル形成領域２５０ａ及び不純物領域２５０ｂが形成され、半導体膜２０２ｂにチャネル形成領域２６０ａ、高濃度不純物領域２６０ｂ及び低濃度不純物領域２６０ｃが形成される（図６（Ｄ）参照）。
【００６７】
その結果、半導体膜２０２ａ、第２の絶縁膜１０５及びゲート電極１０６ａを少なくとも具備する薄膜トランジスタ２５０と、半導体膜２０２ａ、第１の絶縁膜１０３、浮遊ゲート１０４、第２の絶縁膜１０５及びゲート電極１０６ｂを少なくとも具備するメモリトランジスタ２６０が得られる。
【００６８】
なお、不純物領域２５０ｂ、高濃度不純物領域２６０ｂ及び低濃度不純物領域２６０ｃに含まれる不純物元素の濃度はチャネル形成領域２６０ａに含まれる不純物元素の濃度より高くし、高濃度不純物領域２６０ｂに含まれる不純物元素の濃度は低濃度不純物領域２６０ｃに含まれる不純物元素の濃度より高くする。
【００６９】
その後、薄膜トランジスタ２５０及びメモリトランジスタ２６０を覆うように層間絶縁膜１０７を形成した後、半導体膜２０２ａの不純物領域２５０ｂ、半導体膜２０２ｂの高濃度不純物領域２６０ｂに電気的に接続するように導電膜１０８を形成する（図６（Ｅ）参照）。導電膜１０８は、薄膜トランジスタ２５０、メモリトランジスタ２６０において、ソース電極又はドレイン電極として機能する。
【００７０】
以上の工程により、薄膜トランジスタ及びメモリトランジスタを具備する半導体記憶装置が得られる。
【００７１】
なお、本実施の形態において薄膜トランジスタ２５０やメモリトランジスタ２６０の構成は図に示したものに限られず、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。薄膜トランジスタにおいてマルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流の低減や、トランジスタの耐圧を向上させることによる信頼性の向上や、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくすることや、空乏層ができやすくなってＳ値を小さくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。
【００７２】
また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流の低減や、トランジスタの耐圧を向上させることによる信頼性の向上や、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることができる。
【００７３】
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体記憶装置の構成と適宜組み合わせることができる。
【００７４】
（実施の形態３）
本実施の形態では、上記実施の形態で示した半導体記憶装置の使用形態に関して図面を参照して説明する。
【００７５】
まず、図７を参照して、上記実施の形態で示した半導体記憶装置を具備し非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【００７６】
半導体装置８０は、非接触でデータを交信する機能を有し、電源回路８２、リセット回路８３、クロック発生回路８４、復調回路８５及び変調回路８６から構成されるＲＦ及びアナログ回路８１、制御論理回路８７、記憶回路８８およびアンテナ８９を有している（図７（Ａ））。記憶回路８８には、上記実施の形態で示したメモリトランジスタを設けた構成とすることができる。
【００７７】
電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はクロック信号を生成する回路であり、復調回路８５は受信信号を復調して制御論理回路８７に出力する回路であり、変調回路８６は制御論理回路８７から受信した信号を変調する回路である。また、制御論理回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３、メモリ制御回路９４及び出力制御回路９５が設けられている。
【００７８】
なお、コード抽出回路９１は制御論理回路８７に送られてきた復調信号をデコードする回路であり、コード判定回路９２はデコードされた信号から命令の内容を判定する回路であり、ＣＲＣ判定回路９３は送受信データの誤りを検出するチェックサム方式の一つであるＣＲＣ判定を行う回路である。
【００７９】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９が無線信号を受信し、変調された交流信号がＲＦ及びアナログ回路８１に送られる。電源回路８２は、電源電位ＶＤＤを生成し各回路へ供給する。リセット回路８３は、電源が立ち上がるときにリセット信号を発生し、制御論理回路８７内の各種レジスタのリセットを行う。クロック発生回路８４はクロック信号を出力し、復調回路８５は復調信号を出力する。制御論理回路８７は、クロック信号及び復調信号が入力されると、コード抽出回路９１にて復調信号をデコードし、デコードされた信号はコード判定回路９２にて命令の内容を判定し、命令に従った各種制御信号を出力する。例えば、メモリ制御回路９４が記憶回路８８からデータを読み出して、出力制御回路９５へ送る。また、復調信号が正しく送られてきたかどうかをＣＲＣ判定回路９３によって判定する。一連の判定においてエラーがなければ、出力制御回路９５は入力されたメモリデータにＳＯＦ（Ｓｔａｒｔ Ｏｆ Ｆｉｌｅ）やＥＯＦ（ＥＮｄ Ｏｆ Ｆｉｌｅ）、或いはＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）コードといった必要なデータを追加し、符号化を行った信号を出力する。変調回路８６は制御論理回路８７の出力信号に基づいて、半導体装置８０のインピーダンスを変化させるための負荷変調を行い、アンテナ８９を介してデータを送信する。
【００８０】
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【００８１】
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【００８２】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図７（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図７（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【００８３】
また、上記実施の形態で示した半導体記憶装置を具備する半導体装置は、メモリを具備したあらゆる分野の電子機器に用いることが可能である。例えば、上記実施の形態で示した半導体記憶装置を適用した電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図８に示す。
【００８４】
図８（Ａ）、（Ｂ）は、デジタルカメラを示している。図８（Ｂ）は、図８（Ａ）の裏側を示す図である。このデジタルカメラは、筐体２１１１、表示部２１１２、レンズ２１１３、操作キー２１１４、シャッターボタン２１１５などを有する。また、取り出し可能な不揮発性のメモリ２１１６を備えており、当該デジタルカメラで撮影したデータをメモリ２１１６に記憶させておく構成となっている。上記実施の形態で示した半導体記憶装置をメモリ２１１６に適用することができる。
【００８５】
また、図８（Ｃ）は、携帯電話を示しており、携帯端末の１つの代表例である。この携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。また、携帯電話は、取り出し可能な不揮発性のメモリ２１２５を備えており、当該携帯電話の電話番号等のデータ、映像、音楽データ等をメモリ２１２５に記憶させ再生することができる。上記実施の形態で示した半導体記憶装置をメモリ２１２５に適用することができる。
【００８６】
また、図８（Ｄ）は、デジタルプレーヤーを示しており、オーディオ装置の１つの代表例である。図８（Ｄ）に示すデジタルプレーヤーは、本体２１３０、表示部２１３１、メモリ部２１３２、操作部２１３３、イヤホン２１３４等を含んでいる。なお、イヤホン２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。メモリ部２１３２は、上記実施の形態で示した半導体記憶装置を用いることができる。例えば、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用い、操作部２１３３を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型のオーディオ装置において特に有効である。
【００８７】
また、図８（Ｅ）は、電子ブック（電子ペーパーともいう）を示している。この電子ブックは、本体２１４１、表示部２１４２、操作キー２１４３、メモリ部２１４４を含んでいる。またモデムが本体２１４１に内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。メモリ部２１４４は、上記実施の形態で示した半導体記憶装置を用いることができる。例えば、上記実施の形態で示した半導体記憶装置を利用して記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用い、操作キー２１４３を操作することにより、映像や音声（音楽）を記録、再生することができる。
【００８８】
以上の様に、上記実施の形態で示した半導体記憶装置の適用範囲は極めて広く、メモリを有するものであればあらゆる分野の電子機器に用いることが可能である。
【００８９】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【実施例１】
【００９０】
本実施例では、メモリトランジスタを構成する半導体膜のチャネル形成領域に不純物元素を導入したときの書き込み電圧と消去電圧の関係について説明する。
【００９１】
まず、図９に示すように、上記実施の形態２で示したメモリトランジスタを作製した。
【００９２】
基板１００としてはガラス基板を用い、ガラス基板上に絶縁膜１０１として５０ｎｍの窒化酸化珪素膜と１００ｎｍの酸化窒化珪素膜を順に積層して形成した。また、半導体膜２０２ｂはＣＶＤ法により非晶質シリコン膜を膜厚６０ｎｍで形成した後、レーザー光を照射して結晶化させた。第１の絶縁膜１０３は、半導体膜２０２ｂに高密度プラズマ処理を行い酸化した後、ＣＶＤ法により酸化窒化珪素膜を形成し、再度高密度プラズマ処理により酸化することにより膜厚１０ｎｍで形成した。浮遊ゲート１０４は、膜厚３０ｎｍのタングステンを用いて形成し、第２の絶縁膜１０５は、膜厚５０ｎｍの酸化窒化珪素膜で形成した。ゲート電極１０６ｂは、３０ｎｍの窒化タンタルと１７０ｎｍのタングステンを順に積層して形成した。層間絶縁膜１０７は、５０ｎｍの酸化窒化珪素膜と１００ｎｍの窒化酸化珪素膜と６００ｎｍの酸化窒化珪素膜を順に積層して形成した。導電膜１０８は、６０ｎｍのチタンと４０ｎｍの窒化チタンと５００ｎｍのアルミニウムと１００ｎｍのチタンを順に積層して形成した。
【００９３】
高濃度不純物領域２６２ｂは、半導体膜２０２ｂに加速電圧は５０ｋｅＶ、ドーズ量を３×１０１５ｃｍ−２としリン（Ｐ）を導入した。また、低濃度不純物領域２６２ｃは、半導体膜２０２ｂに加速電圧は４０ｋｅＶ、ドーズ量を１×１０１４ｃｍ−２としリン（Ｐ）を導入した。
【００９４】
次に、図９に示したメモリトランジスタにおいて、チャネル形成領域２６２ａに加速電圧３５ｋｅＶで不純物元素（リン）のドープするドーズ量を変化させた場合の書き込み電圧及び消去電圧の測定結果を図１０に示す。
【００９５】
図１０においては、横軸はリン（Ｐ）のチャネルドープドーズ量を示し、縦軸は書き込み電圧と消去電圧を示している。リンのチャネルドープドを行わない場合（チャネルドープドーズ量がゼロの場合）には、書き込み電圧が約１４．３Ｖ〜１４．７Ｖであり、消去電圧が約−１６．３Ｖ〜−１７Ｖであった。リンのチャネルドープドーズ量を増やしていくと、書き込み電圧の絶対値が上昇し、消去電圧の絶対値が減少する変化がみられた。また、リンのチャネルドープドーズ量が約１．８５×１０１３／ｃｍ２のときに書き込み電圧と消去電圧の絶対値を概略同一とすることができた。
【００９６】
また、さらにリンのチャネルドープドーズ量を増やすと、書き込み電圧が消去電圧の絶対値より大きくなった。
【００９７】
このように、メモリトランジスタにおいて、浮遊ゲートを半導体膜と仕事関数が異なる材料で設けた場合であっても、チャネル形成領域に不純物元素を導入することによって、書き込み電圧と消去電圧を制御できることがわかる。
【図面の簡単な説明】
【００９８】
【図１】本発明の半導体記憶装置の一例を示す図。
【図２】本発明の半導体記憶装置の作製方法の一例を示す図。
【図３】本発明の半導体記憶装置の作製方法の一例を示す図。
【図４】本発明の半導体記憶装置の一例を示す図。
【図５】本発明の半導体記憶装置の作製方法の一例を示す図。
【図６】本発明の半導体記憶装置の作製方法の一例を示す図。
【図７】本発明の半導体記憶装置の使用形態の一例を示す図。
【図８】本発明の半導体記憶装置の使用形態の一例を示す図。
【図９】本発明の半導体記憶装置の一例を示す図。
【図１０】本発明の半導体記憶装置のメモリトランジスタにおいてチャネルドープに対する書き込み電圧と消去電圧との関係を示す図。
【符号の説明】
【００９９】
８０ 半導体装置
８１ ＲＦ及びアナログ回路
８２ 電源回路
８３ リセット回路
８４ クロック発生回路
８５ 復調回路
８６ 変調回路
８７ 制御論理回路
８８ 記憶回路
８９ アンテナ
９１ コード抽出回路
９２ コード判定回路
９３ ＣＲＣ判定回路
９４ メモリ制御回路
９５ 出力制御回路
１００ 基板
１０１ 絶縁膜
１０２ 半導体膜
１０３ 絶縁膜
１０４ 浮遊ゲート
１０５ 絶縁膜
１０６ ゲート電極
１０７ 層間絶縁膜
１０８ 導電膜
２０２ 半導体膜
２０３ 絶縁膜
２０４ 浮遊ゲート
２０５ 絶縁膜
２０６ 導電膜
２２１ レジストマスク
２２２ レジストマスク
２２３ 不純物領域
２５０ 薄膜トランジスタ
２６０ メモリトランジスタ
１０２ａ チャネル形成領域
１０２ｂ 不純物領域
１０３ａ 結晶質半導体膜
１０６ａ ゲート電極
１０６ｂ ゲート電極
２０２ａ 半導体膜
２０２ｂ 半導体膜
２１１１ 筐体
２１１２ 表示部
２１１３ レンズ
２１１４ 操作キー
２１１５ シャッターボタン
２１１６ メモリ
２１２１ 筐体
２１２２ 表示部
２１２３ 操作キー
２１２５ メモリ
２１３０ 本体
２１３１ 表示部
２１３２ メモリ部
２１３３ 操作部
２１３４ イヤホン
２１４１ 本体
２１４２ 表示部
２１４３ 操作キー
２１４４ メモリ部
２５０ａ チャネル形成領域
２５０ｂ 不純物領域
２６０ａ チャネル形成領域
２６０ｂ 高濃度不純物領域
２６０ｃ 低濃度不純物領域
２６２ａ チャネル形成領域
２６２ｂ 高濃度不純物領域
２６２ｃ 低濃度不純物領域
３２００ リーダ／ライタ
３２１０ 表示部
３２２０ 品物
３２３０ 半導体装置
３２４０ リーダ／ライタ
３２５０ 半導体装置
３２６０ 商品
【技術分野】
【０００１】
本発明は半導体記憶装置に関し、特にメモリトランジスタを有する半導体記憶装置に関する。
【背景技術】
【０００２】
近年、携帯型コンピュータ、携帯電話といった携帯機器に代表される、多機能かつ高機能な小型の半導体装置が急速に普及している。そしてこれに伴い、半導体装置を構成するメモリとしてトランジスタ型の半導体記憶素子（以下、「メモリトランジスタ」とも記す）が注目されている。
【０００３】
半導体記憶素子の一つとして、データを電気的に書き換え可能であり、電源を切ってもデータを記憶しておくことのできる不揮発性メモリ等の半導体記憶装置の市場が拡大している。不揮発性メモリは、ＭＯＳトランジスタと類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられているところに特徴がある。フローティングゲート型の不揮発性メモリは、チャネル形成領域上のトンネル絶縁膜を通して電荷蓄積層（フローティングゲート、浮遊ゲートともいう）に電荷を注入して保持させるものである。
【０００４】
一般的に、シリコン基板上にゲート絶縁膜を介して設けられる浮遊ゲートは半導体膜と同一の材料（シリコン）で設けられるが、近年浮遊ゲートとしてシリコン以外の材料を用いた構成が提案されている（例えば、特許文献１）。
【特許文献１】特開平１０−２３３５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、チャネル形成領域となる半導体と浮遊ゲートの材料が異なり、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ（Ｆ−Ｎ）トンネル電流を用いた書き込み、消去を行う場合、仕事関数等の材料の物性により書き込み電圧と消去電圧が異なる。例えば、半導体としてシリコンを用い、浮遊ゲートとしてシリコンより仕事関数が大きいタングステン等の金属を用いた場合、書き込み電圧に対して消去電圧が高くなる。
【０００６】
書き込み電圧と消去電圧が異なると、書き込み電圧を生成する回路と消去電圧を生成する電源回路をそれぞれ設ける必要があり、回路面積が増大する問題がある。また、電圧の大きい消去電圧に合わせて書き込みを行うことにより、電源回路を共通化することも可能であるが、電源回路を個別に設けた場合よりも消費電力が増大する問題がある。
【０００７】
また、ホットエレクトロン注入による書き込み、Ｆ−Ｎトンネル電流による消去を行う場合も書き込み電圧と消去電圧が異なることが多く問題となる。
【０００８】
本発明は、上記問題に鑑み、消費電力の低減又は回路面積を縮小することができる半導体記憶装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の半導体記憶装置の一は、チャネル形成領域を具備する半導体膜と、半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、浮遊ゲートは、半導体膜と仕事関数が異なる材料で設けられ、チャネル形成領域は不純物元素を含み、書き込み電圧と消去電圧が概略同一であることを特徴としている。なお、書き込み電圧と消去電圧が概略同一とは、完全に一致する場合はもちろん、製造バラツキによる誤差を含むものをいう。従って、５％以内、より望ましくは３％以内の誤差を有するものとする。
【００１０】
本発明の半導体記憶装置の一は、チャネル形成領域を具備する半導体膜と、半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、浮遊ゲートは、半導体膜より仕事関数が高い材料で設けられ、チャネル形成領域はｎ型の不純物元素を含み、書き込み電圧と消去電圧が概略一致することを特徴としている。
【００１１】
本発明の半導体記憶装置の一は、同一基板上に設けられた薄膜トランジスタ及びメモリトランジスタを有し、薄膜トランジスタは、チャネル形成領域を具備する第１の半導体膜と、第１の半導体膜のチャネル形成領域上にゲート絶縁膜を介して設けられた第１のゲート電極とを有し、メモリトランジスタは、チャネル形成領域を具備する第２の半導体膜と、第２の半導体膜のチャネル形成領域上に第１の絶縁膜を介して設けられた浮遊ゲートと、浮遊ゲート上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、浮遊ゲートは、第２の半導体膜と仕事関数が異なる材料で設けられ、第２の半導体膜のチャネル形成領域は不純物元素を含み、メモリトランジスタの書き込み電圧と消去電圧が概略同一であることを特徴としている。
【００１２】
本発明の半導体記憶装置の一は、同一基板上に設けられた薄膜トランジスタ及びメモリトランジスタを有し、薄膜トランジスタは、チャネル形成領域を具備する第１の半導体膜と、第１の半導体膜のチャネル形成領域上にゲート絶縁膜を介して設けられた第１のゲート電極とを有し、メモリトランジスタは、チャネル形成領域を具備する第２の半導体膜と、第２の半導体膜のチャネル形成領域上に第１の絶縁膜を介して設けられた浮遊ゲートと、浮遊ゲート上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、浮遊ゲートは、第２の半導体膜より仕事関数が高い材料で設けられ、第２の半導体膜のチャネル形成領域はｎ型の不純物元素を含み、メモリトランジスタの書き込み電圧と消去電圧が概略同一であることを特徴としている。
【発明の効果】
【００１３】
半導体膜と浮遊ゲートに異なる材料を用いた場合であっても、書き込み電圧と消去電圧を概略同一とすることによって、低消費電力化を達成することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
【００１５】
（実施の形態１）
本実施の形態では、トランジスタ型の半導体記憶素子（以下、「メモリトランジスタ」とも記す）を具備する半導体記憶装置及びその作製方法に関して図面を参照して説明する。なお、以下の説明において、「書き込み電圧」と「消去電圧」とは、特に断らない限り電圧の絶対値のことをさすものとする。
【００１６】
本実施の形態で示す半導体記憶装置は、チャネル形成領域１０２ａを具備する半導体膜１０２と、半導体膜１０２のチャネル形成領域１０２ａ上に形成された第１の絶縁膜１０３、浮遊ゲート１０４、第２の絶縁膜１０５及びゲート電極１０６から構成されるメモリトランジスタを有している（図１（Ａ）、（Ｂ）参照）。また、図１のメモリトランジスタにおいて、浮遊ゲート１０４は半導体膜１０２と異なる材料で設けられており、半導体膜１０２のチャネル形成領域１０２ａには不純物元素が含まれている。
【００１７】
半導体膜１０２をシリコン（Ｓｉ）を主成分とする材料で設けた場合、浮遊ゲート１０４を半導体膜１０２と異なる材料、例えば、タングステン、窒化タンタル、窒化チタン等のメタルで設けることによって、低温プロセス（６００℃以下）で作製しやすい等の効果がある。
【００１８】
しかし、その一方で、Ｆ−Ｎトンネル電流を用いた書き込み、消去方法において浮遊ゲート１０４と半導体膜１０２の仕事関数が異なる場合には、半導体記憶装置の書き込み電圧と消去電圧に差が生じてしまう。例えば、ｎ型のメモリトランジスタにおいて、浮遊ゲート１０４を半導体膜１０２より仕事関数が高い材料で設けた場合には、浮遊ゲート側のトンネル絶縁膜の障壁高さが半導体膜側と比較して高くなるため書き込み電圧に対して消去電圧が高くなる。その結果、書き込み電圧と消去電圧を同一の回路で生成する場合には、高い方の電圧（ここでは、消去するための電圧）を生成する必要があるため、電力の浪費が生じる。一方、書き込み電圧を生成する回路と、消去電圧を生成する回路をそれぞれ設ける場合には、回路面積が増大し消費電力が増大する。
【００１９】
そのため、本実施の形態では、半導体膜１０２のチャネル形成領域１０２ａに不純物元素を導入し、メモリトランジスタのしきい値を制御する構成とする。その結果、浮遊ゲート１０４を半導体膜１０２と仕事関数が異なる材料で設けた場合であっても、半導体記憶装置において書き込み電圧と消去電圧をそれぞれ制御し、概略同一とすることができる。なお、書き込み電圧と消去電圧が概略同一とは、完全に一致する場合はもちろん、製造バラツキによる誤差を含むものをいう。従って、５％以内、より望ましくは３％以内の誤差を有するものとする。
【００２０】
浮遊ゲート１０４を半導体膜１０２と仕事関数が異なる材料で設ける場合であっても、チャネル形成領域に不純物元素を導入し、書き込み電圧と消去電圧を概略同一とすることによって、書き込み電圧を生成する回路と消去電圧を生成する回路を共通に設けても、電力の浪費を抑制することが可能となる。また、書き込み電圧を生成する回路と消去電圧を生成する回路を共通に設けることにより回路面積の低減や低消費電力化を達成することができる。
【００２１】
次に、半導体記憶装置のメモリトランジスタの作製方法に関して図面を参照して説明する。なお、以下の説明では、ｎ型のメモリトランジスタを形成する場合について説明する。
【００２２】
まず、基板１００上に絶縁膜１０１を介して半導体膜１０２を形成する（図２（Ａ）参照）。
【００２３】
基板１００は、ガラス基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。
【００２４】
半導体膜１０２は、半導体膜１０２は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜１０２としては、例えば、非晶質半導体膜（例えば、非晶質シリコン膜）又は多結晶半導体膜（例えば、多結晶シリコン膜）を形成すればよい。多結晶半導体膜は、非晶質半導体膜にレーザー光の照射やＲＴＡ又はファーネスアニール炉を用いる熱結晶化法等を行うことにより形成することができる。
【００２５】
また、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いてもよい。ＳＯＩ基板を用いることによって、半導体膜１０２として単結晶半導体膜（例えば、単結晶シリコン膜）を用いることができる。例えば、スマートカット法、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法等の貼り合わせ法を用いて、単結晶半導体膜を基板１００に貼り合わせて設けることができる。
【００２６】
ここでは、半導体膜１０２として、非晶質シリコン膜を形成した後、当該非晶質シリコン膜にレーザー光を照射して多結晶シリコン膜を形成する。
【００２７】
次に、半導体膜に不純物元素を導入する（図２（Ｂ）参照）。
【００２８】
導入する不純物元素は、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【００２９】
後に形成される浮遊ゲートを半導体膜１０２（多結晶シリコン膜）より仕事関数が高い材料で設ける場合にはｎ型の不純物元素を用いる。これはｎ型のメモリトランジスタにおいて、浮遊ゲートを半導体膜１０２より仕事関数が高い材料で設ける場合に、チャネル形成領域にｎ型の不純物元素を導入することによって、半導体膜１０２と第１の絶縁膜１０３と浮遊ゲート１０４間のフラットバンド電圧をマイナス側に操作することができるからである。フラットバンド電圧をマイナス側に操作することで、浮遊ゲートへ電子を注入して書き込みを行う際にゲート電極に印加する電圧が高くなるものの、浮遊ゲートから電子を放出して消去を行う際にゲート電極に印加する電圧を下げることができる。
【００３０】
一方、後に形成される浮遊ゲートを半導体膜１０２（多結晶シリコン膜）より仕事関数が低い材料で設ける場合にはｐ型の不純物元素を用いる。これは、ｎ型のメモリトランジスタにおいて、浮遊ゲートを半導体膜１０２より仕事関数が低い材料で設ける場合にチャネル形成領域にｐ型の不純物元素を導入することにより上述のフラットバンド電圧をプラス側に操作することができるからである。
【００３１】
次に、半導体膜１０２上に第１の絶縁膜１０３を形成する（図２（Ｃ）参照）。第１の絶縁膜１０３は、メモリトランジスタにおいてトンネル絶縁膜として機能しうる。
【００３２】
第１の絶縁膜１０３は、珪素の酸化物または珪素の窒化物を含む膜（例えば、酸化珪素（ＳｉＯｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化珪素（ＳｉＮｘ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜等）を単層又は積層で形成する。
【００３３】
次に、第１の絶縁膜１０３上に浮遊ゲート２０４、第２の絶縁膜２０５及び導電膜２０６を順に形成する（図２（Ｄ）参照）。
【００３４】
浮遊ゲート２０４は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には、窒化タングステン膜、窒化タンタル膜、窒化チタン膜）を単層又は積層させて用いることができる。また、本実施の形態では、浮遊ゲート２０４として多結晶シリコンより仕事関数が高いタングステンを用いる。従って、上記図２（Ｂ）において半導体膜にはｎ型の不純物元素を導入する。
【００３５】
第２の絶縁膜２０５は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜（例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等）を、単層又は積層で形成する。例えば、酸化窒化珪素膜と窒化珪素膜と酸化窒化珪素膜を順に積層させた構造で設けることができる。
【００３６】
導電膜２０６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜（代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜）を単層又は積層させて用いることができる。
【００３７】
次に、第１の絶縁膜１０３、浮遊ゲート２０４、第２の絶縁膜２０５及び導電膜２０６を選択的にエッチングする（図２（Ｅ）参照）。なお、第１の絶縁膜１０３のエッチングを行わず残存させてもよい（図１（Ｂ）参照）。
【００３８】
次に、残存した浮遊ゲート１０４、第２の絶縁膜１０５及び残存した導電膜２０６（ゲート電極１０６）の積層構造をマスクとして半導体膜１０２に不純物元素を導入してチャネル形成領域１０２ａ及び不純物領域１０２ｂを形成する（図３（Ａ）参照）。
【００３９】
導入する不純物元素は、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施の形態では、ｎ型のメモリトランジスタを作製するため、ｎ型の不純物元素（例えば、リン（Ｐ））を半導体膜１０２に導入する。
【００４０】
なお、不純物領域１０２ｂはメモリトランジスタのソース領域又はドレイン領域として機能し、不純物領域１０２ｂに含まれる不純物元素の濃度はチャネル形成領域１０２ａに含まれる不純物元素の濃度より高くする。
【００４１】
その後、層間絶縁膜１０７を形成した後、不純物領域１０２ｂに電気的に接続するように導電膜１０８を形成する（図３（Ｂ）参照）。導電膜１０８は、メモリトランジスタにおいて、ソース電極又はドレイン電極として機能する。
【００４２】
以上の工程により、半導体記憶装置を構成するメモリトランジスタが得られる。
【００４３】
なお、本実施の形態で示す半導体記憶装置を構成するメモリトランジスタは上述した構成に限られず、チャネル形成領域１０２ａと不純物領域１０２ｂとの間にＬＤＤ領域１０２ｃを設けた構成としてもよい（図４参照）。
【００４４】
本実施の形態で示したように、浮遊ゲートを半導体膜と仕事関数が異なる材料で設けた場合であっても、チャネル形成領域に不純物元素を導入し、書き込み電圧の絶対値と消去電圧の絶対値を概略同一とすることによって、電力の浪費の抑制、回路面積の低減又は低消費電力化を達成することができる。
【００４５】
本実施の形態では、ｎ型のメモリトランジスタの形成に関して説明したが、これに限られずｐ型のメモリトランジスタも同様に形成することができる。
【００４６】
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体記憶装置の構成と適宜組み合わせることができる。
【００４７】
（実施の形態２）
本実施の形態では、上記実施の形態で示したメモリトランジスタと薄膜トランジスタ（ＴＦＴ）を同一工程で作製する場合について図面を参照して説明する。
【００４８】
まず、基板１００の一表面に絶縁膜１０１を形成し、当該絶縁膜１０１上に非晶質半導体膜２０２（例えば、非晶質珪素を含む膜）を形成する（図５（Ａ）参照）。絶縁膜１０１と非晶質半導体膜２０２は、真空中において連続して形成することができる。連続して形成することにより大気に曝されないため不純物元素の混入を防止することができる。
【００４９】
絶縁膜１０１は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜（例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等）を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板１００からの不純物の侵入を防止するブロッキング膜として機能する。
【００５０】
半導体膜２０２は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜２０２としては、例えば、非晶質珪素膜を形成すればよい。
【００５１】
次に、非晶質半導体膜２０２にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜２０２の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜２０２ａ、２０２ｂを形成する（図５（Ｂ）参照）。
【００５２】
半導体膜２０２ａは後に完成する薄膜トランジスタの一部となり、半導体膜２０２ｂは後に完成するメモリトランジスタの一部となる。
【００５３】
結晶質半導体膜２０２ａ、２０２ｂの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜２０２（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー発振器から発振されたレーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１０３ａ、１０３ｂを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００５４】
次に、半導体膜２０２ａを覆ってレジストマスク２２１を形成し、半導体膜２０２ｂに選択的に不純物元素を導入する（図５（Ｃ）参照）。導入する不純物元素は、ｎ型の不純物元素又はｐ型の不純物元素を用いる。本実施の形態では、メモリトランジスタをｎ型で設け、後に形成される浮遊ゲートを半導体膜２０２ｂより仕事関数が高い材料で設ける。従って、半導体膜２０２ｂにリンをドーピング方又はイオン注入法により導入する。
【００５５】
次に、半導体膜２０２ａ、２０２ｂ上に第１の絶縁膜２０３を形成し、当該第１の絶縁膜２０３上に浮遊ゲート２０４を形成する（図５（Ｄ）参照）。
【００５６】
第１の絶縁膜２０３は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜を、単層又は積層して形成する。
【００５７】
また、第１の絶縁膜２０３は、半導体膜２０２ａ、２０２ｂに対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００５８】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さのばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００５９】
また、第１の絶縁膜２０３は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてＣＶＤ法やスパッタ法等で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。又は、ＣＶＤ法やスパッタ法等で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積した後に高密度プラズマ処理を行ってもよい。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【００６０】
浮遊ゲート２０４は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には、窒化タングステン膜、窒化タンタル膜、窒化チタン膜）を単層又は積層させて用いることができる。また、本実施の形態では、浮遊ゲート２０４として、半導体膜２０２ｂより仕事関数が高いタングステンで設ける。タングステンで設けることによって、低温プロセスで作製しやすい等の利点がある。
【００６１】
次に、半導体膜２０２ａ上に形成された第１の絶縁膜２０３及び浮遊ゲート２０４を除去し、半導体膜２０２ｂ上に形成された浮遊ゲート２０４の一部を除去することによって、半導体膜２０２ｂ上に第１の絶縁膜１０３及び浮遊ゲート１０４を残存させる（図５（Ｅ）参照）。第１の絶縁膜１０３はメモリトランジスタにおいてトンネル絶縁膜として機能し、浮遊ゲート１０４はメモリトランジスタにおいて電荷蓄積層として機能する。
【００６２】
次に、半導体膜２０２ａ、第１の絶縁膜１０３及び浮遊ゲート１０４上に第２の絶縁膜１０５を形成する（図６（Ａ）参照）。第２の絶縁膜１０５は薄膜トランジスタにおいてゲート絶縁膜として機能し、メモリトランジスタにおいて浮遊ゲートとゲート電極間の層間絶縁膜として機能する。
【００６３】
次に、半導体膜２０２ｂの上方にレジストマスク２２２を形成し、半導体膜２０２ｂに浮遊ゲート１０４をマスクとして不純物元素を導入し、不純物領域２２３を形成する（図６（Ｂ）参照）。不純物領域２２３の一部は、メモリトランジスタのＬＤＤ領域となる。
【００６４】
次に、第２の絶縁膜１０５上に導電膜２０６を形成する（図６（Ｃ）参照）。
【００６５】
導電膜２０６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜（代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜）を単層又は積層させて用いることができる。本実施の形態では、膜厚が２０ｎｍ〜１００ｎｍの窒化タンタル膜と、膜厚が１００ｎｍ〜４００ｎｍのタングステン膜を順に積層させた構造で設ける。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。
【００６６】
次に、導電膜２０６をエッチングして、半導体膜２０２ａ上にゲート電極１０６ａを形成し、半導体膜２０２ｂ上にゲート電極１０６ｂを形成した後、当該ゲート電極１０６ａ、１０６ｂをマスクとして半導体膜２０２ａ、２０２ｂに不純物元素を導入することによって、半導体膜２０２ａにチャネル形成領域２５０ａ及び不純物領域２５０ｂが形成され、半導体膜２０２ｂにチャネル形成領域２６０ａ、高濃度不純物領域２６０ｂ及び低濃度不純物領域２６０ｃが形成される（図６（Ｄ）参照）。
【００６７】
その結果、半導体膜２０２ａ、第２の絶縁膜１０５及びゲート電極１０６ａを少なくとも具備する薄膜トランジスタ２５０と、半導体膜２０２ａ、第１の絶縁膜１０３、浮遊ゲート１０４、第２の絶縁膜１０５及びゲート電極１０６ｂを少なくとも具備するメモリトランジスタ２６０が得られる。
【００６８】
なお、不純物領域２５０ｂ、高濃度不純物領域２６０ｂ及び低濃度不純物領域２６０ｃに含まれる不純物元素の濃度はチャネル形成領域２６０ａに含まれる不純物元素の濃度より高くし、高濃度不純物領域２６０ｂに含まれる不純物元素の濃度は低濃度不純物領域２６０ｃに含まれる不純物元素の濃度より高くする。
【００６９】
その後、薄膜トランジスタ２５０及びメモリトランジスタ２６０を覆うように層間絶縁膜１０７を形成した後、半導体膜２０２ａの不純物領域２５０ｂ、半導体膜２０２ｂの高濃度不純物領域２６０ｂに電気的に接続するように導電膜１０８を形成する（図６（Ｅ）参照）。導電膜１０８は、薄膜トランジスタ２５０、メモリトランジスタ２６０において、ソース電極又はドレイン電極として機能する。
【００７０】
以上の工程により、薄膜トランジスタ及びメモリトランジスタを具備する半導体記憶装置が得られる。
【００７１】
なお、本実施の形態において薄膜トランジスタ２５０やメモリトランジスタ２６０の構成は図に示したものに限られず、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。薄膜トランジスタにおいてマルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流の低減や、トランジスタの耐圧を向上させることによる信頼性の向上や、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくすることや、空乏層ができやすくなってＳ値を小さくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。
【００７２】
また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流の低減や、トランジスタの耐圧を向上させることによる信頼性の向上や、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることができる。
【００７３】
なお、本実施の形態は、本明細書の他の実施の形態で示した半導体記憶装置の構成と適宜組み合わせることができる。
【００７４】
（実施の形態３）
本実施の形態では、上記実施の形態で示した半導体記憶装置の使用形態に関して図面を参照して説明する。
【００７５】
まず、図７を参照して、上記実施の形態で示した半導体記憶装置を具備し非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【００７６】
半導体装置８０は、非接触でデータを交信する機能を有し、電源回路８２、リセット回路８３、クロック発生回路８４、復調回路８５及び変調回路８６から構成されるＲＦ及びアナログ回路８１、制御論理回路８７、記憶回路８８およびアンテナ８９を有している（図７（Ａ））。記憶回路８８には、上記実施の形態で示したメモリトランジスタを設けた構成とすることができる。
【００７７】
電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はクロック信号を生成する回路であり、復調回路８５は受信信号を復調して制御論理回路８７に出力する回路であり、変調回路８６は制御論理回路８７から受信した信号を変調する回路である。また、制御論理回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３、メモリ制御回路９４及び出力制御回路９５が設けられている。
【００７８】
なお、コード抽出回路９１は制御論理回路８７に送られてきた復調信号をデコードする回路であり、コード判定回路９２はデコードされた信号から命令の内容を判定する回路であり、ＣＲＣ判定回路９３は送受信データの誤りを検出するチェックサム方式の一つであるＣＲＣ判定を行う回路である。
【００７９】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９が無線信号を受信し、変調された交流信号がＲＦ及びアナログ回路８１に送られる。電源回路８２は、電源電位ＶＤＤを生成し各回路へ供給する。リセット回路８３は、電源が立ち上がるときにリセット信号を発生し、制御論理回路８７内の各種レジスタのリセットを行う。クロック発生回路８４はクロック信号を出力し、復調回路８５は復調信号を出力する。制御論理回路８７は、クロック信号及び復調信号が入力されると、コード抽出回路９１にて復調信号をデコードし、デコードされた信号はコード判定回路９２にて命令の内容を判定し、命令に従った各種制御信号を出力する。例えば、メモリ制御回路９４が記憶回路８８からデータを読み出して、出力制御回路９５へ送る。また、復調信号が正しく送られてきたかどうかをＣＲＣ判定回路９３によって判定する。一連の判定においてエラーがなければ、出力制御回路９５は入力されたメモリデータにＳＯＦ（Ｓｔａｒｔ Ｏｆ Ｆｉｌｅ）やＥＯＦ（ＥＮｄ Ｏｆ Ｆｉｌｅ）、或いはＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）コードといった必要なデータを追加し、符号化を行った信号を出力する。変調回路８６は制御論理回路８７の出力信号に基づいて、半導体装置８０のインピーダンスを変化させるための負荷変調を行い、アンテナ８９を介してデータを送信する。
【００８０】
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【００８１】
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【００８２】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図７（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図７（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【００８３】
また、上記実施の形態で示した半導体記憶装置を具備する半導体装置は、メモリを具備したあらゆる分野の電子機器に用いることが可能である。例えば、上記実施の形態で示した半導体記憶装置を適用した電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図８に示す。
【００８４】
図８（Ａ）、（Ｂ）は、デジタルカメラを示している。図８（Ｂ）は、図８（Ａ）の裏側を示す図である。このデジタルカメラは、筐体２１１１、表示部２１１２、レンズ２１１３、操作キー２１１４、シャッターボタン２１１５などを有する。また、取り出し可能な不揮発性のメモリ２１１６を備えており、当該デジタルカメラで撮影したデータをメモリ２１１６に記憶させておく構成となっている。上記実施の形態で示した半導体記憶装置をメモリ２１１６に適用することができる。
【００８５】
また、図８（Ｃ）は、携帯電話を示しており、携帯端末の１つの代表例である。この携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。また、携帯電話は、取り出し可能な不揮発性のメモリ２１２５を備えており、当該携帯電話の電話番号等のデータ、映像、音楽データ等をメモリ２１２５に記憶させ再生することができる。上記実施の形態で示した半導体記憶装置をメモリ２１２５に適用することができる。
【００８６】
また、図８（Ｄ）は、デジタルプレーヤーを示しており、オーディオ装置の１つの代表例である。図８（Ｄ）に示すデジタルプレーヤーは、本体２１３０、表示部２１３１、メモリ部２１３２、操作部２１３３、イヤホン２１３４等を含んでいる。なお、イヤホン２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。メモリ部２１３２は、上記実施の形態で示した半導体記憶装置を用いることができる。例えば、記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用い、操作部２１３３を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型のオーディオ装置において特に有効である。
【００８７】
また、図８（Ｅ）は、電子ブック（電子ペーパーともいう）を示している。この電子ブックは、本体２１４１、表示部２１４２、操作キー２１４３、メモリ部２１４４を含んでいる。またモデムが本体２１４１に内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。メモリ部２１４４は、上記実施の形態で示した半導体記憶装置を用いることができる。例えば、上記実施の形態で示した半導体記憶装置を利用して記録容量が２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用い、操作キー２１４３を操作することにより、映像や音声（音楽）を記録、再生することができる。
【００８８】
以上の様に、上記実施の形態で示した半導体記憶装置の適用範囲は極めて広く、メモリを有するものであればあらゆる分野の電子機器に用いることが可能である。
【００８９】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【実施例１】
【００９０】
本実施例では、メモリトランジスタを構成する半導体膜のチャネル形成領域に不純物元素を導入したときの書き込み電圧と消去電圧の関係について説明する。
【００９１】
まず、図９に示すように、上記実施の形態２で示したメモリトランジスタを作製した。
【００９２】
基板１００としてはガラス基板を用い、ガラス基板上に絶縁膜１０１として５０ｎｍの窒化酸化珪素膜と１００ｎｍの酸化窒化珪素膜を順に積層して形成した。また、半導体膜２０２ｂはＣＶＤ法により非晶質シリコン膜を膜厚６０ｎｍで形成した後、レーザー光を照射して結晶化させた。第１の絶縁膜１０３は、半導体膜２０２ｂに高密度プラズマ処理を行い酸化した後、ＣＶＤ法により酸化窒化珪素膜を形成し、再度高密度プラズマ処理により酸化することにより膜厚１０ｎｍで形成した。浮遊ゲート１０４は、膜厚３０ｎｍのタングステンを用いて形成し、第２の絶縁膜１０５は、膜厚５０ｎｍの酸化窒化珪素膜で形成した。ゲート電極１０６ｂは、３０ｎｍの窒化タンタルと１７０ｎｍのタングステンを順に積層して形成した。層間絶縁膜１０７は、５０ｎｍの酸化窒化珪素膜と１００ｎｍの窒化酸化珪素膜と６００ｎｍの酸化窒化珪素膜を順に積層して形成した。導電膜１０８は、６０ｎｍのチタンと４０ｎｍの窒化チタンと５００ｎｍのアルミニウムと１００ｎｍのチタンを順に積層して形成した。
【００９３】
高濃度不純物領域２６２ｂは、半導体膜２０２ｂに加速電圧は５０ｋｅＶ、ドーズ量を３×１０１５ｃｍ−２としリン（Ｐ）を導入した。また、低濃度不純物領域２６２ｃは、半導体膜２０２ｂに加速電圧は４０ｋｅＶ、ドーズ量を１×１０１４ｃｍ−２としリン（Ｐ）を導入した。
【００９４】
次に、図９に示したメモリトランジスタにおいて、チャネル形成領域２６２ａに加速電圧３５ｋｅＶで不純物元素（リン）のドープするドーズ量を変化させた場合の書き込み電圧及び消去電圧の測定結果を図１０に示す。
【００９５】
図１０においては、横軸はリン（Ｐ）のチャネルドープドーズ量を示し、縦軸は書き込み電圧と消去電圧を示している。リンのチャネルドープドを行わない場合（チャネルドープドーズ量がゼロの場合）には、書き込み電圧が約１４．３Ｖ〜１４．７Ｖであり、消去電圧が約−１６．３Ｖ〜−１７Ｖであった。リンのチャネルドープドーズ量を増やしていくと、書き込み電圧の絶対値が上昇し、消去電圧の絶対値が減少する変化がみられた。また、リンのチャネルドープドーズ量が約１．８５×１０１３／ｃｍ２のときに書き込み電圧と消去電圧の絶対値を概略同一とすることができた。
【００９６】
また、さらにリンのチャネルドープドーズ量を増やすと、書き込み電圧が消去電圧の絶対値より大きくなった。
【００９７】
このように、メモリトランジスタにおいて、浮遊ゲートを半導体膜と仕事関数が異なる材料で設けた場合であっても、チャネル形成領域に不純物元素を導入することによって、書き込み電圧と消去電圧を制御できることがわかる。
【図面の簡単な説明】
【００９８】
【図１】本発明の半導体記憶装置の一例を示す図。
【図２】本発明の半導体記憶装置の作製方法の一例を示す図。
【図３】本発明の半導体記憶装置の作製方法の一例を示す図。
【図４】本発明の半導体記憶装置の一例を示す図。
【図５】本発明の半導体記憶装置の作製方法の一例を示す図。
【図６】本発明の半導体記憶装置の作製方法の一例を示す図。
【図７】本発明の半導体記憶装置の使用形態の一例を示す図。
【図８】本発明の半導体記憶装置の使用形態の一例を示す図。
【図９】本発明の半導体記憶装置の一例を示す図。
【図１０】本発明の半導体記憶装置のメモリトランジスタにおいてチャネルドープに対する書き込み電圧と消去電圧との関係を示す図。
【符号の説明】
【００９９】
８０ 半導体装置
８１ ＲＦ及びアナログ回路
８２ 電源回路
８３ リセット回路
８４ クロック発生回路
８５ 復調回路
８６ 変調回路
８７ 制御論理回路
８８ 記憶回路
８９ アンテナ
９１ コード抽出回路
９２ コード判定回路
９３ ＣＲＣ判定回路
９４ メモリ制御回路
９５ 出力制御回路
１００ 基板
１０１ 絶縁膜
１０２ 半導体膜
１０３ 絶縁膜
１０４ 浮遊ゲート
１０５ 絶縁膜
１０６ ゲート電極
１０７ 層間絶縁膜
１０８ 導電膜
２０２ 半導体膜
２０３ 絶縁膜
２０４ 浮遊ゲート
２０５ 絶縁膜
２０６ 導電膜
２２１ レジストマスク
２２２ レジストマスク
２２３ 不純物領域
２５０ 薄膜トランジスタ
２６０ メモリトランジスタ
１０２ａ チャネル形成領域
１０２ｂ 不純物領域
１０３ａ 結晶質半導体膜
１０６ａ ゲート電極
１０６ｂ ゲート電極
２０２ａ 半導体膜
２０２ｂ 半導体膜
２１１１ 筐体
２１１２ 表示部
２１１３ レンズ
２１１４ 操作キー
２１１５ シャッターボタン
２１１６ メモリ
２１２１ 筐体
２１２２ 表示部
２１２３ 操作キー
２１２５ メモリ
２１３０ 本体
２１３１ 表示部
２１３２ メモリ部
２１３３ 操作部
２１３４ イヤホン
２１４１ 本体
２１４２ 表示部
２１４３ 操作キー
２１４４ メモリ部
２５０ａ チャネル形成領域
２５０ｂ 不純物領域
２６０ａ チャネル形成領域
２６０ｂ 高濃度不純物領域
２６０ｃ 低濃度不純物領域
２６２ａ チャネル形成領域
２６２ｂ 高濃度不純物領域
２６２ｃ 低濃度不純物領域
３２００ リーダ／ライタ
３２１０ 表示部
３２２０ 品物
３２３０ 半導体装置
３２４０ リーダ／ライタ
３２５０ 半導体装置
３２６０ 商品
【特許請求の範囲】
【請求項１】
チャネル形成領域を具備する半導体膜と、
前記半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、
前記浮遊ゲートは、前記半導体膜と仕事関数が異なる材料で設けられ、
前記チャネル形成領域は不純物元素を含み、
書き込み電圧と消去電圧が概略同一であることを特徴とする半導体記憶装置。
【請求項２】
チャネル形成領域を具備する半導体膜と、
前記半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、
前記浮遊ゲートは、前記半導体膜より仕事関数が高い材料で設けられ、
前記チャネル形成領域はｎ型の不純物元素を含み、
書き込み電圧と消去電圧が概略一致することを特徴とする半導体記憶装置。
【請求項３】
請求項２において、
前記半導体膜は、シリコンを主成分とする膜であり、
前記浮遊ゲートは、タングステン、タンタル、チタン、モリブデン、窒化タングステン、窒化タンタル、窒化チタン又は窒化モリブデンのいずれか一であることを特徴とする半導体記憶装置。
【請求項４】
請求項２又は請求項３において、
前記不純物元素は、リンであることを特徴とする半導体記憶装置。
【請求項５】
同一基板上に設けられた薄膜トランジスタ及びメモリトランジスタを有し、
前記薄膜トランジスタは、
チャネル形成領域を具備する第１の半導体膜と、
前記第１の半導体膜のチャネル形成領域上にゲート絶縁膜を介して設けられた第１のゲート電極とを有し、
前記メモリトランジスタは、
チャネル形成領域を具備する第２の半導体膜と、
前記第２の半導体膜のチャネル形成領域上に第１の絶縁膜を介して設けられた浮遊ゲートと、
前記浮遊ゲート上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、
前記浮遊ゲートは、前記第２の半導体膜と仕事関数が異なる材料で設けられ、
前記第２の半導体膜のチャネル形成領域は不純物元素を含み、
前記メモリトランジスタの書き込み電圧と消去電圧が概略同一であることを特徴とする半導体記憶装置。
【請求項６】
同一基板上に設けられた薄膜トランジスタ及びメモリトランジスタを有し、
前記薄膜トランジスタは、
チャネル形成領域を具備する第１の半導体膜と、
前記第１の半導体膜のチャネル形成領域上にゲート絶縁膜を介して設けられた第１のゲート電極とを有し、
前記メモリトランジスタは、
チャネル形成領域を具備する第２の半導体膜と、
前記第２の半導体膜のチャネル形成領域上に第１の絶縁膜を介して設けられた浮遊ゲートと、
前記浮遊ゲート上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、
前記浮遊ゲートは、前記第２の半導体膜より仕事関数が高い材料で設けられ、
前記第２の半導体膜のチャネル形成領域はｎ型の不純物元素を含み、
前記メモリトランジスタの書き込み電圧と消去電圧が概略同一であることを特徴とする半導体記憶装置。
【請求項７】
請求項６において、
前記第１の半導体膜及び前記第２の半導体膜は、シリコンを主成分とする膜であり、
前記浮遊ゲートは、タングステン、タンタル、チタン、モリブデン、窒化タングステン、窒化タンタル、窒化チタン又は窒化モリブデンのいずれか一であることを特徴とする半導体記憶装置。
【請求項８】
請求項６又は請求項７において、
前記不純物元素は、リンであることを特徴とする半導体記憶装置。
【請求項１】
チャネル形成領域を具備する半導体膜と、
前記半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、
前記浮遊ゲートは、前記半導体膜と仕事関数が異なる材料で設けられ、
前記チャネル形成領域は不純物元素を含み、
書き込み電圧と消去電圧が概略同一であることを特徴とする半導体記憶装置。
【請求項２】
チャネル形成領域を具備する半導体膜と、
前記半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、
前記浮遊ゲートは、前記半導体膜より仕事関数が高い材料で設けられ、
前記チャネル形成領域はｎ型の不純物元素を含み、
書き込み電圧と消去電圧が概略一致することを特徴とする半導体記憶装置。
【請求項３】
請求項２において、
前記半導体膜は、シリコンを主成分とする膜であり、
前記浮遊ゲートは、タングステン、タンタル、チタン、モリブデン、窒化タングステン、窒化タンタル、窒化チタン又は窒化モリブデンのいずれか一であることを特徴とする半導体記憶装置。
【請求項４】
請求項２又は請求項３において、
前記不純物元素は、リンであることを特徴とする半導体記憶装置。
【請求項５】
同一基板上に設けられた薄膜トランジスタ及びメモリトランジスタを有し、
前記薄膜トランジスタは、
チャネル形成領域を具備する第１の半導体膜と、
前記第１の半導体膜のチャネル形成領域上にゲート絶縁膜を介して設けられた第１のゲート電極とを有し、
前記メモリトランジスタは、
チャネル形成領域を具備する第２の半導体膜と、
前記第２の半導体膜のチャネル形成領域上に第１の絶縁膜を介して設けられた浮遊ゲートと、
前記浮遊ゲート上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、
前記浮遊ゲートは、前記第２の半導体膜と仕事関数が異なる材料で設けられ、
前記第２の半導体膜のチャネル形成領域は不純物元素を含み、
前記メモリトランジスタの書き込み電圧と消去電圧が概略同一であることを特徴とする半導体記憶装置。
【請求項６】
同一基板上に設けられた薄膜トランジスタ及びメモリトランジスタを有し、
前記薄膜トランジスタは、
チャネル形成領域を具備する第１の半導体膜と、
前記第１の半導体膜のチャネル形成領域上にゲート絶縁膜を介して設けられた第１のゲート電極とを有し、
前記メモリトランジスタは、
チャネル形成領域を具備する第２の半導体膜と、
前記第２の半導体膜のチャネル形成領域上に第１の絶縁膜を介して設けられた浮遊ゲートと、
前記浮遊ゲート上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、
前記浮遊ゲートは、前記第２の半導体膜より仕事関数が高い材料で設けられ、
前記第２の半導体膜のチャネル形成領域はｎ型の不純物元素を含み、
前記メモリトランジスタの書き込み電圧と消去電圧が概略同一であることを特徴とする半導体記憶装置。
【請求項７】
請求項６において、
前記第１の半導体膜及び前記第２の半導体膜は、シリコンを主成分とする膜であり、
前記浮遊ゲートは、タングステン、タンタル、チタン、モリブデン、窒化タングステン、窒化タンタル、窒化チタン又は窒化モリブデンのいずれか一であることを特徴とする半導体記憶装置。
【請求項８】
請求項６又は請求項７において、
前記不純物元素は、リンであることを特徴とする半導体記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−４４０６３（Ｐ２００９−４４０６３Ａ）
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願番号】特願２００７−２０９６３９（Ｐ２００７−２０９６３９）
【出願日】平成１９年８月１０日（２００７．８．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願日】平成１９年８月１０日（２００７．８．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]