垂直磁化磁気抵抗効果素子及び磁気メモリ
【課題】垂直磁気異方性を有する強磁性材料を用いて作製した磁気抵抗効果素子において、ビット情報に対応する磁化の平行状態及び反平行状態の熱安定性が不均衡になり、保存している情報により記録保持時間が異なる状態を改善する。
【解決手段】磁気抵抗効果素子を構成する参照層106と記録層107の面積を異ならせることにより、保存している情報に応じた記録保持時間の差を補正する。
【解決手段】磁気抵抗効果素子を構成する参照層106と記録層107の面積を異ならせることにより、保存している情報に応じた記録保持時間の差を補正する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、磁気抵抗効果素子及びその磁気抵抗効果素子をメモリセルとして備えた磁気メモリ(MRAM:Magnetic Random Access Memory)に関する。
【背景技術】
【0002】
MRAMは、高集積・高速動作などの観点からユニバーサルメモリの候補として有望な不揮発性メモリである。図1に示すように、MRAMのメモリセル100は、GMR(Giant magnetoresistance)素子、TMR(Tunnel magnetoresistance)素子などの磁気抵抗効果素子101と選択トランジスタ102が直列に電気的に接続された構造となっている。選択トランジスタ102のソース電極はソース線103に、ドレイン電極は磁気抵抗効果素子101を介してビット線104に、ゲート電極はワード線105にそれぞれ電気的に接続されている。磁気抵抗効果素子101は、第1の強磁性層106と第2の強磁性層107の2つの強磁性層で非磁性層108を挟んだ3層構造を基本構造とする。図示した例では、第1の強磁性層106は磁化方向が不変である参照層であり、第2の強磁性層107は磁化方向が可変である記録層である。磁気抵抗効果素子101は、参照層の磁化方向と記録層の磁化方向が互いに平行(P状態)のとき低抵抗に、反平行(AP状態)のとき高抵抗になる。この抵抗変化率は非特許文献1などにあるように、非磁性層108にMgOを用いたTMR素子の場合、室温で600%を超える。このような大きな抵抗変化率は、Co,Feなどの3d遷移金属元素を少なくとも1つ含む強磁性材料を第1の強磁性層106及び第2の強磁性層107に適用し、MgOを非磁性層108として適用した場合に実現するΔ1バンドを介したコヒーレントなトンネル伝導を用いた場合に現れることが知られている。
【0003】
TMR素子などの磁気抵抗効果素子は、磁化状態によって情報を記録するので不揮発であり、MRAM以外にもロジック回路に分散させた記憶素子として適用するなどの用途が期待されている。MRAMなどの記憶素子として磁気抵抗効果素子を用いる場合には、磁気抵抗効果素子の抵抗変化をビット情報の“0”と“1”に対応させる。ビット情報の書込み方法としては、非特許文献2などにあるようにスピン注入による磁化反転方式が提案されている。この方式は、磁気抵抗効果素子に電流を流すことによって生じるスピントランスファートルクによって、磁化方向が変化する現象を利用する。参照層から記録層に電流を流した場合、参照層と記録層の磁化は反平行になりビット情報は“1”になる。一方、記録層から参照層に電流を流した場合、参照層と記録層の磁化は平行になりビット情報は“0”になる。
【0004】
MRAMを実現するためには、記録素子である磁気抵抗効果素子101が満足しなければならない、いくつかの条件がある。その主なものとして、(1)高い磁気抵抗変化率(MR比)、(2)低い書込み電流、(3)高い熱安定性定数の3つがある。これら3つの特性が満たさなければならない具体的な要求性能は、MRAMの集積度、最小加工寸法、動作速度などによって異なる。例えば、(1)の要求性能は、読出しが高速になるほど磁気抵抗変化率は高い値が必要となる。また、この要求性能は、TMR素子をロジック回路などとともに混載した場合の記憶素子として用いるか、若しくは単体メモリの記憶素子として用いるか、など用途によっても変わる。一般的には50%から100%以上の高い磁気抵抗変化率が必要とされる。(2)の要求性能は、選択トランジスタが供給できる電流の大きさより小さいこと必要である。選択トランジスタ102が小さくなると、供給電流も小さくなる。従って、書込み電流の要求性能は、選択トランジスタ102が小さくなっても、常に供給電流以下である必要がある。さらに、(3)の条件は、磁気抵抗効果素子101の記録保持時間や誤書込みと関係する。10年以上の記録保持時間及び誤書き込み防止のため、1ビットのTMR素子では40以上の熱安定性定数が必要である。MRAMの容量が大きくなると、必要な熱安定性定数は増加する。Gbit級のMRAMを実現するためには70から80以上の熱安定性定数が必要とされる。
【0005】
これらの要求に応えるため、本発明者らは、図1の磁気抵抗効果素子101を構成する第1の強磁性層106及び第2の強磁性層107の少なくともどちらか一方に用いる材料を、Co,Feなどの3d遷移金属を少なくとも1種類含んだ材料で構成した。通常、Co,Feなどの3d遷移金属を少なくとも1種類含み、且つ、熱処理によってbcc構造に結晶化する材料を用いて磁気抵抗効果素子を作製した場合、強磁性層の磁化方向は膜面に対して平行な方向を向く。しかし、非特許文献3などに示したように、本発明者らは、強磁性層の膜厚を3nm以下に制御して、磁化方向を膜面に対して垂直にする技術を開発した。磁化方向が膜面に対して垂直になる原因は、非磁性層108の材料として用いたMgOと、Co,Feなどの3d遷移金属を少なくとも1種類含んだ材料との界面に誘起された界面磁気異方性であると考えられる。この界面磁気異方性を効果的に利用することによって、垂直磁気異方性が誘起される。この技術を用いることで、前述の100%以上の磁気抵抗変化率(MR比)、選択トランジスタ102の供給電流より低い書込み電流、40以上の熱安定性定数を実現した。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】S.Ikeda J.Hayakawa, Y.Ashizawa, Y.M.Lee, K.Miura, H.hasegawa, M.Tsunoda, F.Matsukura, H.Ohno, Appl. Phys. Lett., 93,082508 (2008)
【非特許文献2】J.C.Slonczewski, J. Magn. Magn. Mater., 159, L1-L7 (1996)
【非特許文献3】S.Ikeda, K.Miura, H.Yamamoto, K.Mizunuma, H.D.Gan, M.Endo, S.Kanai, J.Hayakawa, F.Matsukura, H.Ohno, Nature Mater., 9, 721 (2010)
【発明の概要】
【発明が解決しようとする課題】
【0007】
図2A及び図2Bは、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子101のP状態とAP状態を模式的に示したものである。2つの強磁性層の磁化の間に働くダイポール結合のため、図2AのP状態(ビット情報は“0”)は安定化する。これは、極性の異なる磁極が接近した状態であり、引力が働くからである。一方、図2Bに示したAP状態(ビット情報は“1”)は不安定になる。これは、同じ極性の磁極が接近した状態になるため、斥力が働くからである。このように、磁化が膜面に対して平行方向を向いている磁気抵抗効果素子と比較して、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子では、参照層と記録層の磁極が接近するためダイポール結合が大きく、結果としてP状態とAP状態の安定性の差が大きい。図2Bの例ではN極同士が接近した例を示している。
【0008】
図3Aは、例として、ダイポール結合がない場合の磁気抵抗効果素子101のエネルギー状態を模式的に示している。P状態とAP状態の間には、エネルギーバリアが存在している。P状態とAP状態の間の遷移は、電流や磁場を印加して、このエネルギーバリアを超えることで実現されると理解される。ダイポール結合がない場合は、P状態からAP状態に遷移するために超えなければならないエネルギーバリアEPと、AP状態からP状態に遷移するために超えなければならないエネルギーバリアEAPが同じ高さである。このときのエネルギーバリアをE0とする(この条件ではE0=EP=EAP)。図3Bは、ダイポール結合がある場合の磁気抵抗効果素子101のエネルギー状態を模式的に示している。この場合、P状態が安定化するため、ポテンシャルエネルギーが低くなる。逆にAP状態は不安定になるため、ポテンシャルエネルギーが高くなる。その結果、P状態からAP状態に遷移するために超えなければならないエネルギーバリアEPと、AP状態からP状態に遷移するために超えなければならないエネルギーバリアEAPが異なる(この条件ではEP>E0>EAP)。AP状態からP状態には容易に遷移し、P状態からAP状態に遷移するためには、より高いエネルギーが必要になる。これは、P状態とAP状態に対応するビット情報“0”及び“1”の記録保持時間が異なることを意味している。つまり、磁気抵抗効果素子のビット情報が“0”(P状態)である場合は、記録保持時間は長くなるが、ビット情報が“1”(AP状態)である場合は、記録保持時間が短くなる。これは前述のように、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子で特に顕著になる。
【0009】
ダイポール結合の大きさに依存するP状態の熱安定性定数EP/kBTとAP状態の熱安定性定数EAP/kBTは、
EP/kBT=E0(1+Hs/Hkrec)2/kBT (1)
EAP/kBT=E0(1−Hs/Hkrec)2/kBT (2)
で表わされる。ここで、Hsは参照層から発生する磁場の大きさであり、ダイポール結合の大きさを表している。また、Hkrecは記録層の異方性磁場、kBはボルツマン定数、Tは絶対温度である。
【0010】
図4Aは、ダイポール結合がない場合の磁気抵抗効果素子の抵抗−磁場特性(R−H特性)のマイナーループを示している(図3Aに対応)。この場合は、マイナーループの中心は、μ0H=0である。ここでμ0は真空の透磁率である。一方、図4Bは、ダイポール結合がある場合の磁気抵抗効果素子のR−H特性のマイナーループを示している(図3Bに対応)。この場合は、マイナーループの中心は、μ0H=0からずれている。このときの、マイナーループの中心がHsに相当する。
【0011】
また、ダイポール結合と書込み電流の大きさの間にも関係がある。前述のように、磁気抵抗効果素子の書込みでは、参照層から記録層に向かって電流を流したときビット情報“1”が書込まれ、記録層から参照層に向かって電流を流したときビット情報“0”が書込まれる。磁気抵抗効果素子では、書込むビット情報に応じて電流の大きさが原理的に異なっており、以下の式で表される。
Jc0=αγeMsHkrectrec/μBg(θ) (3)
Jc=Jc0[1−kBT/Eln(τp/τ0)] (4)
ここで、Jcは書込み電流、Jc0は書込み時間が1ナノ秒のときの書込み電流、αはダンピング定数、γはジャイロ磁気定数、eは素電荷、Msは記録層の飽和磁化、trecは記録層の膜厚、τpは書込み時間、τ0は試行時間で1ナノ秒である。
【0012】
また、g(θ)はスピントランスファートルクの効率を表しており、
g(θ)=p/[2(1+p2cosθ)] (5)
で表される。ここで、pはスピン分極率、θは参照層の磁化方向と記録層の磁化方向との間の相対角である。P状態ではθ=0であり、AP状態ではθ=πである。従って、ビット情報“1”を書込む場合の書込み電流のほうが、ビット情報“0”を書込む場合の書込み電流より大きく、p=0.6のときおよそ2倍になる。さらに、Hsを考慮した場合、P状態からAP状態に遷移するときの書込み電流Jc0P及びAP状態からP状態に遷移するときの書込み電流Jc0APは、
Jc0P=αγeMs(Hkrec+Hs)t/μBg(0) (6)
Jc0AP=αγeMs(Hkrec−Hs)t/μBg(π) (7)
で表され、ビット情報“0”の書込み電流と、ビット情報“1”の書込み電流の差は、さらに大きくなる。
【0013】
MRAMや不揮発ロジック回路を実現するためには、これらの課題を解決するため、ダイポール結合を無くす、若しくは小さくする必要がある。本発明の目的は、ダイポール結合を小さくする構造を提供し、磁気抵抗効果素子の安定な動作を実現することにある。
【課題を解決するための手段】
【0014】
上述の課題を解決するために、磁気抵抗効果素子を構成する第1の強磁性層及び第2の強磁性層の面積に着目した。以下では、磁気抵抗効果素子は円形であり、第1の強磁性層が参照層、第2の強磁性層が記録層である場合を例として課題の解決手段を説明する。磁気抵抗効果素子では、ダイポール結合によってHsが参照層から発生し、記録層に印加された状態となる。Hsは、参照層のMs、参照層の直径dref、参照層の膜厚trefに依存する。記録層の中心部分にかかるHsは、
Hs=Mstref(dref/2)μ0[{(dref/2)2+tbar2}3/2] (8)
で表される。従って、drefが大きければ、Hsが小さくなることが予想される。ここで、tbarは障壁層の膜厚である。
【0015】
図5Aに示したのは、参照層106と記録層107の面積が同じ通常の磁気抵抗効果素子101である。図に示した矢印は磁力線であり、記録層にHsが印加される様子を模式的に表わしている。一方、図5Bは、参照層の面積が記録層の面積より大きく設計された磁気抵抗効果素子101である。図5Aに示した磁気抵抗効果素子と比較すると、参照層の面積が大きいため磁力線は外に向かって広がる様子が模式的に表されている。実際に(8)式を用いてdrefとHsの関係を計算すると、図5Bのように参照層の面積を大きくすることでHsを小さくすることが可能であることがわかる。図6には、計算したdrefとHsの関係を示した。
【0016】
図6に示したように、drefを大きくすることによってHsが小さくなると、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子の課題であったEAPの減少を抑制することができる。さらに、Jc0PとJc0APの不均衡も小さくなる。EAPの減少を抑制するためにdrefをどの程度の大きさにすればよいかを見積ると、例えば、Hkrecの大きさを、非特許文献3を参考にして340mTと仮定した場合、HsによるEAP/kBTの減少量を10%程度に抑えようとすると、drefは90nm以上にする必要がある。図6中の斜線領域は、Hkrec=340mTのときに、EAP/kBTの減少量を10%以下にできる領域を示している。また、dref=90nmのときμ0Hsはおよそ17mTであり、Jc0P及びJc0APの変化はどちらも6%以下に抑えることができる。
【0017】
Hkrecの大きさが340mTではない場合でも、(8)式を使うことによって、記録層のHkrecの値に応じたdrefの設計値を導き出すことが可能である。図7は、HsによるEAP/kBTの減少量を10%以下にする条件を設定した場合の、記録層のHkrecと参照層のdrefの関係を示している。図のように、記録層のHkrecが増大すれば、drefの設計値を小さくすることが可能である。HsによるEAP/kBTの減少量の設定値が10%と異なる場合でも、EAP/kBTの減少量の設定値を用途に応じた許容範囲に設定すれば、図7と同様のHkrecとdrefの関係を見積もることができる。このように、記録層のHkrecなどの特性がわかれば、drefの設計値を導出することが可能である。
【0018】
一方、記録層の直径drecは、記録層のHkrecの値を用いて必要なE/kBTから記録層の体積Vを決定することで得られる。記録層のE/kBTは、ビット情報の記録保持のために十分に大きな値が必要であり、その値に対応したHkrecが必要である。例えば、第1の強磁性層106及び第2の強磁性層107にCoFeBを適用し、非磁性層108にMgOを適用した場合は、膜厚を薄くするほどHkrecが増大することが非特許文献3などに開示されている。この技術を用いれば、膜厚を制御することによって記録保持に必要なHkrecを得ることが可能である。Hkrecが決まれば、HkrecとMsを用いて十分に大きなE/kBTが得られるように、記録層の直径drecを決定すれば良い。記録層の熱安定性定数E/kBTは少なくとも40以上、好ましくは70から80以上となるように設計する。また、参照層のE/kBTは、記録層への書込みの際に、誤って参照層を書込む可能性があり、この誤書込みが起こらない程度に大きくする必要がある。この場合も、第1の強磁性層106及び第2の強磁性層107にCoFeBを適用し、非磁性層108にMgOを適用した場合は、膜厚を制御することで参照層の必要な異方性磁場Hkrefが得られ、誤書き込みを抑制するために必要な参照層のE/kBTが確保できる。
【発明の効果】
【0019】
本発明によると、Hsを小さくすることが可能である。その結果、垂直磁化磁気抵抗効果素子の課題であるP状態とAP状態の熱安定性の差を小さくすることができる。さらに、P→AP書込み電流とAP→P書込み電流の差も小さくすることができる。設計可能なdrefの大きさは、AP状態のE/kBT減少量の許容範囲を設定し(前述の説明では減少量を10%以下とした)、記録層のHkrecの値に応じて導出することができる。
上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【0020】
【図1】MRAMのメモリセルと磁気抵抗効果素子の断面図模式図。
【図2A】垂直磁化磁気抵抗効果素子のP状態の磁化配置を示す図。
【図2B】垂直磁化磁気抵抗効果素子のAP状態の磁化配置を示す図。
【図3A】Hsがない場合の垂直磁化磁気抵抗効果素子のエネルギー状態模式図。
【図3B】Hsがある場合の垂直磁化磁気抵抗効果素子のエネルギー状態模式図。
【図4A】Hsがない場合の垂直磁化磁気抵抗効果素子のR−H特性を示す図。
【図4B】Hsがある場合の垂直磁化磁気抵抗効果素子のR−H特性を示す図。
【図5A】記録層と参照層の面積が同じ場合に、参照層から記録層に向かって発生するHsの模式図。
【図5B】記録層と参照層の面積が異なる場合に、参照層から記録層に向かって発生するHsの模式図。
【図6】drefとHsの関係を示す図。
【図7】参照層のHkrecとdrefの関係を示す図。
【図8】実施例1のメモリセルの断面模式図。
【図9A】実施例1の磁気抵抗効果素子の断面模式図。
【図9B】実施例1の磁気抵抗効果素子のSEM像。
【図10A】実施例1の磁気抵抗効果素子のR−H特性を示す図。
【図10B】実施例1の磁気抵抗効果素子のI−V特性を示す図。
【図10C】実施例1の磁気抵抗効果素子の書込み確率の外部磁場依存性を示す図。
【図11】実施例2のメモリセルの断面模式図。
【図12】実施例2のメモリセルの断面模式図。
【図13】実施例3のメモリセルの断面模式図。
【図14】実施例4のメモリセルの断面模式図。
【図15】本発明のメモリセルを搭載したメモリアレイ回路の一例を示す図。
【図16】メモリのコントローラを示す概略図。
【発明を実施するための形態】
【0021】
以下、本発明を適用した磁気抵抗効果素子及びMRAMについて、図面を参照して詳細に説明する。
【0022】
<実施例1>
本発明の一観点によると、磁気抵抗効果素子の参照層の面積を記録層の面積より大きくすることで、磁気抵抗効果素子のP状態とAP状態の熱安定性の差を小さくすることができる。さらに、P→AP書込み電流とAP→P書込み電流の差も小さくすることができる。
【0023】
図8は、本実施例のMRAMのメモリセル100の断面模式図である。MRAMのメモリセル100は、磁気抵抗効果素子101と選択トランジスタ102が直列に電気的に接続された構造を有し、選択トランジスタ102のソース電極はソース線103に、ドレイン電極は磁気抵抗効果素子101を介してビット線104に、ゲート電極はワード線105にそれぞれ電気的に接続されている。磁気抵抗効果素子101は、第1の強磁性層106と第2の強磁性層107で非磁性層108を挟んだ構造を有する。
【0024】
図8に示した例では、第1の強磁性層106が参照層、第2の強磁性層107が記録層である。図9Aには、本実施例の垂直磁化磁気抵抗効果素子の各層の材料と膜厚を記した。膜厚を示す()内の数値の単位はnmである。図9Aのように、作製した磁気抵抗効果素子101は、参照層及び記録層としてCoFeBを、非磁性層108としてMgOを用いた。この材料構成は、非特許文献3に開示されている技術であり、CoFeBとMgOの界面で誘起された界面磁気異方性によって、垂直磁化を実現している。
【0025】
図9Aに示したステップ構造は、2回の露光工程で作製した。参照層、非磁性層、記録層を、この順に積層した膜において、露光装置を用いて記録層の形状にパターニングした。その後、エッチング装置を用いて障壁層MgO表面までエッチングすることで記録層を形成した。さらに、記録層の側面を層間絶縁膜で保護した。次に、露光装置を用いて参照層の形状にパターニングし、エッチング装置で障壁層MgO及び参照層CoFeBをエッチングした。最後に、障壁層MgO及び参照層CoFeBの側面をもう一度、層間絶縁膜で保護した。このような工程を経ることによって、図9BのSEM(Scanning electron microscopy)像にあるような、磁気抵抗効果素子101を作製した。
【0026】
この工程以外でも図9Aのようなステップ構造は作製可能である。例えば、前述の説明では2回の露光工程のうち、記録層を先にパターニングして加工したが、参照層を先にパターニングして加工することも可能である。図9Aに示した磁気抵抗効果素子101は、円形構造として作製し、drec=100nm、dref=300nmとした。この場合、(8)式を用いて計算したμ0Hsは、およそ6mTになると予想される。また、円形構造ではなく、楕円構造若しくは多角形構造としても同様の効果が得られる。この場合は、円形の場合の設計面積と同程度の面積になるよう、楕円若しくは多角形の面積を調整すれば良い。
【0027】
このようにして作製したステップ構造の磁気抵抗効果素子101のR−H特性のマイナーループを図10Aに示した。図4Aと同様に、図10Aの実験結果のマイナーループの中心はμ0H=0とほぼ重なっており、Hsの値はμ0Hs=5.3mTとなった。この値は、(8)式から予想される6mTとほぼ同じ値となった。以上の結果から、ステップ構造を備えた磁気抵抗効果素子101は、P状態とAP状態の熱安定性の不均衡を補正する手段として有効であることがわかった。すなわち、本実施例は、垂直磁化磁気抵抗効果素子を組み込んだメモリセルにおいて、ビット情報“0”とビット情報“1”の記録保持時間が異なる問題を解消する効果がある。
【0028】
図10Bは、ステップ構造磁気抵抗効果素子101のI−V特性を示す図である。図10Bからわかるように、スピントランスファートルクによって電流磁化反転が実現できた。
【0029】
また、図10Cは書込み確率の外部磁場依存性である。この測定結果から、P状態のE/kBTは73、AP状態のE/kBTは70であることがわかった。従って、P状態及びAP状態のE/kBTの測定結果に大きな違いがなく、ビット情報“0”とビット情報“1”の記録保持時間が異なる問題を解消する効果がある。
【0030】
本発明は、第1の強磁性層106及び第2の強磁性層107の磁化方向が垂直である場合に適用可能であるため、あらゆる垂直磁気異方性材料を第1の強磁性層106及び第2の強磁性層107に用いることが可能である。例として、希土類/遷移金属合金、L10構造を持つ(Co,Fe)−Pt合金、及びCo/(Pd,Pt)多層膜などが挙げられる。また、第1の強磁性層106及び第2の強磁性層107の材料としてCoFeBに代表される3d遷移金属を少なくとも1種類含んだ材料を適用し、非磁性層108の材料としてMgOに代表される酸化物障壁層を適用することも可能である。
【0031】
<実施例2>
図11は、実施例2のメモリセル100及び磁気抵抗効果素子101の断面模式図である。図11は、図9Aに示した実施例1の磁気抵抗効果素子に非磁性層1102を付加したものに相当する。本発明の別の観点によると、第1の強磁性層106及び第2の強磁性層107の材料としてCoFeBに代表される3d遷移金属を少なくとも1種類含んだ材料を適用し、第1の非磁性層108の材料としてMgOに代表される酸化物障壁層を適用した場合、磁気抵抗効果素子101における第1の強磁性層106の、非磁性層108と反対側の界面に、MgO,Al2O3,SiO2などの酸化物障壁層からなる第2の非磁性層1102を作製しても良い。
【0032】
図11に示した例では、第1の強磁性層106が参照層であり、第2の強磁性層107が記録層である。第1の強磁性層106、第2の強磁性層107、非磁性層108の材料及び膜厚は、実施例1と同じである。非特許文献3などに示されているように、Co,Feなどの3d遷移金属を少なくとも1種類含んだ材料が、膜厚を制御することによって磁気異方性が膜面平行方向から垂直方向に変化する原因は界面での特殊な異方性である。この特殊な界面磁気異方性は、特にMgO,Al2O3,SiO2などの酸化物との界面において顕著に表れると考えられる。従って、図11のような構成とすることで、参照層のHkrefを大きくすることができる。このように作製した磁気抵抗効果素子101におけるAP状態のE/kBTはおよそ70であった。
【0033】
(3)式に示したように、Jc0はHkrefに比例する。従って、参照層のHkrefが大きくなると、参照層の磁化は電流によって反転しづらくなり、誤書込みを抑制することができる。例えば、第2の非磁性層1102にMgOを用いた場合の膜厚は0.4nmとした。また、第2の非磁性層1102にはPt,Pd、若しくはこれらの材料を少なくとも一つ以上含む材料に代表されるスピン軌道相互作用の大きい材料を適用しても良い。このような材料を用いた場合、参照層のダンピング定数αを大きくすることができる。(3)式に示したように、Jc0はαに比例する。従って、αが大きくなると、参照層の磁化は電流によって反転しづらくなり、誤書込みを抑制することができる。例えば、第2の非磁性層1102にPtを用いた場合の膜厚は2nmとした。
【0034】
また、図12に示すように、第2の強磁性層107の、非磁性層108と反対側の界面に、MgO,Al2O3,SiO2などの酸化物障壁層を適用した第3の非磁性層1202を作製しても良い。この場合は、Hkrecを増大することが可能であり、記録保持時間を長くすることができる。
【0035】
<実施例3>
本発明の別の観点によると、実施例1に示した磁気抵抗効果素子において、記録層を形成する際のエッチングを、参照層の表面で止めてもよい。
【0036】
図13に、本実施例の磁気抵抗効果素子101及びメモリセル100の断面模式図を示す。図13の例では、第1の強磁性層106が参照層であり、第2の強磁性層107が記録層である。本実施例の磁気抵抗効果素子101も、実施例1の磁気抵抗効果素子101と同様に、2回の露光工程で作製した。また、参照層及び記録層にCoFeBを用い、非磁性層108にMgOを用いた膜において、露光装置を用いて記録層の形状にパターニングした。その後、エッチング装置を用いて参照層CoFeB表面までエッチングすることで記録層を形成した。さらに、記録層CoFeB及び障壁層MgOの側面を層間絶縁膜で保護した。次に、露光装置を用いて参照層の形状にパターニングし、エッチング装置で参照層CoFeBをエッチングした。最後に、参照層CoFeBの側面をもう一度、層間絶縁膜で保護した。
【0037】
このような工程で作製した実施例3の磁気抵抗効果素子101の利点は、1回目のエッチングの際のプロセスマージンが広い点である。エッチングが非磁性層108の途中で止まっていても問題ないため、エッチング深さにばらつきがあっても非磁性層108の膜厚分だけ、ばらつきを吸収することが可能である。実際に、このような方法で作製した磁気抵抗効果素子101におけるAP状態のE/kBTはおよそ70であった。
【0038】
<実施例4>
本発明の別の観点によると、参照層の面積を記録層の面積より大きくするために、第1の強磁性層、非磁性層、第2の強磁性層を形成する際のエッチング方向に角度をつけて、磁気抵抗効果素子をテーパー構造としても良い。
【0039】
図14に、本実施例の磁気抵抗効果素子101及びメモリセル100の断面模式図を示した。図14の例では、第1の強磁性層106が参照層であり、第2の強磁性層107が記録層である。また、参照層及び記録層にはCoFeBを、非磁性層108にはMgOを用いた。本実施例の磁気抵抗効果素子101は、1回の露光工程で作製可能という利点がある。エッチング方向の角度は、エッチング条件や各層の膜厚などによって異なる。図14に示した例では、エッチング方向の角度は基板面に対して垂直方向を0度として、30度で行った。このエッチング方向の角度は、drec,drefなどの設計値によって調整すれば良い。このような方法で作製した磁気抵抗効果素子101におけるAP状態のE/kBTはおよそ70であった。
【0040】
[メモリ回路構造]
図15に、本発明による磁気ランダムアクセスメモリの構成例を示す。図15において、103はソース線、101は本発明の磁気抵抗効果素子であり、104はビット線、102はセル選択トランジスタ、105はワード線、100は一つの磁気メモリセルを表す。
【0041】
複数のビット線が相互に平行に配置され、ビット線と平行な方向に、複数のソース線が互いに平行に配置されたている。また、ビット線と交差する方向に、複数のワード線が互いに平行に配置されている。磁気抵抗効果素子と選択トランジスタ102を備えるメモリセル100は、ビット線とワード線とが交差する部分に配置されている。113と114はビット線に流す電流の大きさを制御する抵抗変化素子(例えばトランジスタ)、115は抵抗変化素子113と114の伝導状態を制御する抵抗制御用のワード線である。ビット線104には磁気メモリセルからの読み出し信号を増幅するセンスアンプが接続されている。図示の例では、選択トランジスタ102の一端がソース線103に電気的に接続され、磁気抵抗効果素子101の記録層側がビット線104に接続され、選択トランジスタ102はワード線105によって制御される。
【0042】
本構成の場合の書込みは、図16に示されている通り、例えばメモリセル100への書き込みを行う場合、まず、CPUからアドレスコントローラに書込むべきメモリセル100のアドレスを指定する信号が送られる。次に、アドレスコントローラから、電流を流したいビット線104に接続された書き込みドライバにライトイネーブル信号を送って昇圧し、次に抵抗制御ドライバの電圧を制御して、ビット線104に所定の電流を流す。電流の向きに応じ、抵抗変化素子113に接続されている書き込みドライバないし、抵抗変化素子114に接続されている書き込みドライバのいずれかをグラウンドに落として、電位差を調節して電流方向を制御する。次に所定時間経過後、ワード線105に接続された書き込みドライバにライトイネーブル信号を送り、書き込みドライバを昇圧して、選択トランジスタ102をオンにする。これにより磁気抵抗効果素子101に電流が流れ、スピントルク磁化反転が行われる。所定の時間、選択トランジスタ102をオンにしたのち、書込みドライバへの信号を切断し、選択トランジスタ102をオフにする。
【0043】
読出しの際は、CPUからアドレスコントローラに、読み出すべきメモリセル100のアドレスを指定する信号が送られる。次に、アドレスコントローラからの信号で、読出したいメモリセルにつながったビット線104のみを読出し電圧Vに昇圧し、磁気抵抗効果素子101につながっているワード線105にイネーブル信号を送って選択トランジスタ102をオンにして電流を流す。そして、所望のメモリセル100の磁気抵抗効果素子101の抵抗の両端にかかる電圧差をセンスアンプで増幅することで、読出しを行う。
【0044】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【0045】
100 メモリセル
101 磁気抵抗効果素子
102 選択トランジスタ
103 ソース線
104 ビット線
105 ワード線
106 第1の強磁性層
107 第2の強磁性層
108 非磁性層
【技術分野】
【0001】
本発明は、磁気抵抗効果素子及びその磁気抵抗効果素子をメモリセルとして備えた磁気メモリ(MRAM:Magnetic Random Access Memory)に関する。
【背景技術】
【0002】
MRAMは、高集積・高速動作などの観点からユニバーサルメモリの候補として有望な不揮発性メモリである。図1に示すように、MRAMのメモリセル100は、GMR(Giant magnetoresistance)素子、TMR(Tunnel magnetoresistance)素子などの磁気抵抗効果素子101と選択トランジスタ102が直列に電気的に接続された構造となっている。選択トランジスタ102のソース電極はソース線103に、ドレイン電極は磁気抵抗効果素子101を介してビット線104に、ゲート電極はワード線105にそれぞれ電気的に接続されている。磁気抵抗効果素子101は、第1の強磁性層106と第2の強磁性層107の2つの強磁性層で非磁性層108を挟んだ3層構造を基本構造とする。図示した例では、第1の強磁性層106は磁化方向が不変である参照層であり、第2の強磁性層107は磁化方向が可変である記録層である。磁気抵抗効果素子101は、参照層の磁化方向と記録層の磁化方向が互いに平行(P状態)のとき低抵抗に、反平行(AP状態)のとき高抵抗になる。この抵抗変化率は非特許文献1などにあるように、非磁性層108にMgOを用いたTMR素子の場合、室温で600%を超える。このような大きな抵抗変化率は、Co,Feなどの3d遷移金属元素を少なくとも1つ含む強磁性材料を第1の強磁性層106及び第2の強磁性層107に適用し、MgOを非磁性層108として適用した場合に実現するΔ1バンドを介したコヒーレントなトンネル伝導を用いた場合に現れることが知られている。
【0003】
TMR素子などの磁気抵抗効果素子は、磁化状態によって情報を記録するので不揮発であり、MRAM以外にもロジック回路に分散させた記憶素子として適用するなどの用途が期待されている。MRAMなどの記憶素子として磁気抵抗効果素子を用いる場合には、磁気抵抗効果素子の抵抗変化をビット情報の“0”と“1”に対応させる。ビット情報の書込み方法としては、非特許文献2などにあるようにスピン注入による磁化反転方式が提案されている。この方式は、磁気抵抗効果素子に電流を流すことによって生じるスピントランスファートルクによって、磁化方向が変化する現象を利用する。参照層から記録層に電流を流した場合、参照層と記録層の磁化は反平行になりビット情報は“1”になる。一方、記録層から参照層に電流を流した場合、参照層と記録層の磁化は平行になりビット情報は“0”になる。
【0004】
MRAMを実現するためには、記録素子である磁気抵抗効果素子101が満足しなければならない、いくつかの条件がある。その主なものとして、(1)高い磁気抵抗変化率(MR比)、(2)低い書込み電流、(3)高い熱安定性定数の3つがある。これら3つの特性が満たさなければならない具体的な要求性能は、MRAMの集積度、最小加工寸法、動作速度などによって異なる。例えば、(1)の要求性能は、読出しが高速になるほど磁気抵抗変化率は高い値が必要となる。また、この要求性能は、TMR素子をロジック回路などとともに混載した場合の記憶素子として用いるか、若しくは単体メモリの記憶素子として用いるか、など用途によっても変わる。一般的には50%から100%以上の高い磁気抵抗変化率が必要とされる。(2)の要求性能は、選択トランジスタが供給できる電流の大きさより小さいこと必要である。選択トランジスタ102が小さくなると、供給電流も小さくなる。従って、書込み電流の要求性能は、選択トランジスタ102が小さくなっても、常に供給電流以下である必要がある。さらに、(3)の条件は、磁気抵抗効果素子101の記録保持時間や誤書込みと関係する。10年以上の記録保持時間及び誤書き込み防止のため、1ビットのTMR素子では40以上の熱安定性定数が必要である。MRAMの容量が大きくなると、必要な熱安定性定数は増加する。Gbit級のMRAMを実現するためには70から80以上の熱安定性定数が必要とされる。
【0005】
これらの要求に応えるため、本発明者らは、図1の磁気抵抗効果素子101を構成する第1の強磁性層106及び第2の強磁性層107の少なくともどちらか一方に用いる材料を、Co,Feなどの3d遷移金属を少なくとも1種類含んだ材料で構成した。通常、Co,Feなどの3d遷移金属を少なくとも1種類含み、且つ、熱処理によってbcc構造に結晶化する材料を用いて磁気抵抗効果素子を作製した場合、強磁性層の磁化方向は膜面に対して平行な方向を向く。しかし、非特許文献3などに示したように、本発明者らは、強磁性層の膜厚を3nm以下に制御して、磁化方向を膜面に対して垂直にする技術を開発した。磁化方向が膜面に対して垂直になる原因は、非磁性層108の材料として用いたMgOと、Co,Feなどの3d遷移金属を少なくとも1種類含んだ材料との界面に誘起された界面磁気異方性であると考えられる。この界面磁気異方性を効果的に利用することによって、垂直磁気異方性が誘起される。この技術を用いることで、前述の100%以上の磁気抵抗変化率(MR比)、選択トランジスタ102の供給電流より低い書込み電流、40以上の熱安定性定数を実現した。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】S.Ikeda J.Hayakawa, Y.Ashizawa, Y.M.Lee, K.Miura, H.hasegawa, M.Tsunoda, F.Matsukura, H.Ohno, Appl. Phys. Lett., 93,082508 (2008)
【非特許文献2】J.C.Slonczewski, J. Magn. Magn. Mater., 159, L1-L7 (1996)
【非特許文献3】S.Ikeda, K.Miura, H.Yamamoto, K.Mizunuma, H.D.Gan, M.Endo, S.Kanai, J.Hayakawa, F.Matsukura, H.Ohno, Nature Mater., 9, 721 (2010)
【発明の概要】
【発明が解決しようとする課題】
【0007】
図2A及び図2Bは、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子101のP状態とAP状態を模式的に示したものである。2つの強磁性層の磁化の間に働くダイポール結合のため、図2AのP状態(ビット情報は“0”)は安定化する。これは、極性の異なる磁極が接近した状態であり、引力が働くからである。一方、図2Bに示したAP状態(ビット情報は“1”)は不安定になる。これは、同じ極性の磁極が接近した状態になるため、斥力が働くからである。このように、磁化が膜面に対して平行方向を向いている磁気抵抗効果素子と比較して、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子では、参照層と記録層の磁極が接近するためダイポール結合が大きく、結果としてP状態とAP状態の安定性の差が大きい。図2Bの例ではN極同士が接近した例を示している。
【0008】
図3Aは、例として、ダイポール結合がない場合の磁気抵抗効果素子101のエネルギー状態を模式的に示している。P状態とAP状態の間には、エネルギーバリアが存在している。P状態とAP状態の間の遷移は、電流や磁場を印加して、このエネルギーバリアを超えることで実現されると理解される。ダイポール結合がない場合は、P状態からAP状態に遷移するために超えなければならないエネルギーバリアEPと、AP状態からP状態に遷移するために超えなければならないエネルギーバリアEAPが同じ高さである。このときのエネルギーバリアをE0とする(この条件ではE0=EP=EAP)。図3Bは、ダイポール結合がある場合の磁気抵抗効果素子101のエネルギー状態を模式的に示している。この場合、P状態が安定化するため、ポテンシャルエネルギーが低くなる。逆にAP状態は不安定になるため、ポテンシャルエネルギーが高くなる。その結果、P状態からAP状態に遷移するために超えなければならないエネルギーバリアEPと、AP状態からP状態に遷移するために超えなければならないエネルギーバリアEAPが異なる(この条件ではEP>E0>EAP)。AP状態からP状態には容易に遷移し、P状態からAP状態に遷移するためには、より高いエネルギーが必要になる。これは、P状態とAP状態に対応するビット情報“0”及び“1”の記録保持時間が異なることを意味している。つまり、磁気抵抗効果素子のビット情報が“0”(P状態)である場合は、記録保持時間は長くなるが、ビット情報が“1”(AP状態)である場合は、記録保持時間が短くなる。これは前述のように、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子で特に顕著になる。
【0009】
ダイポール結合の大きさに依存するP状態の熱安定性定数EP/kBTとAP状態の熱安定性定数EAP/kBTは、
EP/kBT=E0(1+Hs/Hkrec)2/kBT (1)
EAP/kBT=E0(1−Hs/Hkrec)2/kBT (2)
で表わされる。ここで、Hsは参照層から発生する磁場の大きさであり、ダイポール結合の大きさを表している。また、Hkrecは記録層の異方性磁場、kBはボルツマン定数、Tは絶対温度である。
【0010】
図4Aは、ダイポール結合がない場合の磁気抵抗効果素子の抵抗−磁場特性(R−H特性)のマイナーループを示している(図3Aに対応)。この場合は、マイナーループの中心は、μ0H=0である。ここでμ0は真空の透磁率である。一方、図4Bは、ダイポール結合がある場合の磁気抵抗効果素子のR−H特性のマイナーループを示している(図3Bに対応)。この場合は、マイナーループの中心は、μ0H=0からずれている。このときの、マイナーループの中心がHsに相当する。
【0011】
また、ダイポール結合と書込み電流の大きさの間にも関係がある。前述のように、磁気抵抗効果素子の書込みでは、参照層から記録層に向かって電流を流したときビット情報“1”が書込まれ、記録層から参照層に向かって電流を流したときビット情報“0”が書込まれる。磁気抵抗効果素子では、書込むビット情報に応じて電流の大きさが原理的に異なっており、以下の式で表される。
Jc0=αγeMsHkrectrec/μBg(θ) (3)
Jc=Jc0[1−kBT/Eln(τp/τ0)] (4)
ここで、Jcは書込み電流、Jc0は書込み時間が1ナノ秒のときの書込み電流、αはダンピング定数、γはジャイロ磁気定数、eは素電荷、Msは記録層の飽和磁化、trecは記録層の膜厚、τpは書込み時間、τ0は試行時間で1ナノ秒である。
【0012】
また、g(θ)はスピントランスファートルクの効率を表しており、
g(θ)=p/[2(1+p2cosθ)] (5)
で表される。ここで、pはスピン分極率、θは参照層の磁化方向と記録層の磁化方向との間の相対角である。P状態ではθ=0であり、AP状態ではθ=πである。従って、ビット情報“1”を書込む場合の書込み電流のほうが、ビット情報“0”を書込む場合の書込み電流より大きく、p=0.6のときおよそ2倍になる。さらに、Hsを考慮した場合、P状態からAP状態に遷移するときの書込み電流Jc0P及びAP状態からP状態に遷移するときの書込み電流Jc0APは、
Jc0P=αγeMs(Hkrec+Hs)t/μBg(0) (6)
Jc0AP=αγeMs(Hkrec−Hs)t/μBg(π) (7)
で表され、ビット情報“0”の書込み電流と、ビット情報“1”の書込み電流の差は、さらに大きくなる。
【0013】
MRAMや不揮発ロジック回路を実現するためには、これらの課題を解決するため、ダイポール結合を無くす、若しくは小さくする必要がある。本発明の目的は、ダイポール結合を小さくする構造を提供し、磁気抵抗効果素子の安定な動作を実現することにある。
【課題を解決するための手段】
【0014】
上述の課題を解決するために、磁気抵抗効果素子を構成する第1の強磁性層及び第2の強磁性層の面積に着目した。以下では、磁気抵抗効果素子は円形であり、第1の強磁性層が参照層、第2の強磁性層が記録層である場合を例として課題の解決手段を説明する。磁気抵抗効果素子では、ダイポール結合によってHsが参照層から発生し、記録層に印加された状態となる。Hsは、参照層のMs、参照層の直径dref、参照層の膜厚trefに依存する。記録層の中心部分にかかるHsは、
Hs=Mstref(dref/2)μ0[{(dref/2)2+tbar2}3/2] (8)
で表される。従って、drefが大きければ、Hsが小さくなることが予想される。ここで、tbarは障壁層の膜厚である。
【0015】
図5Aに示したのは、参照層106と記録層107の面積が同じ通常の磁気抵抗効果素子101である。図に示した矢印は磁力線であり、記録層にHsが印加される様子を模式的に表わしている。一方、図5Bは、参照層の面積が記録層の面積より大きく設計された磁気抵抗効果素子101である。図5Aに示した磁気抵抗効果素子と比較すると、参照層の面積が大きいため磁力線は外に向かって広がる様子が模式的に表されている。実際に(8)式を用いてdrefとHsの関係を計算すると、図5Bのように参照層の面積を大きくすることでHsを小さくすることが可能であることがわかる。図6には、計算したdrefとHsの関係を示した。
【0016】
図6に示したように、drefを大きくすることによってHsが小さくなると、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子の課題であったEAPの減少を抑制することができる。さらに、Jc0PとJc0APの不均衡も小さくなる。EAPの減少を抑制するためにdrefをどの程度の大きさにすればよいかを見積ると、例えば、Hkrecの大きさを、非特許文献3を参考にして340mTと仮定した場合、HsによるEAP/kBTの減少量を10%程度に抑えようとすると、drefは90nm以上にする必要がある。図6中の斜線領域は、Hkrec=340mTのときに、EAP/kBTの減少量を10%以下にできる領域を示している。また、dref=90nmのときμ0Hsはおよそ17mTであり、Jc0P及びJc0APの変化はどちらも6%以下に抑えることができる。
【0017】
Hkrecの大きさが340mTではない場合でも、(8)式を使うことによって、記録層のHkrecの値に応じたdrefの設計値を導き出すことが可能である。図7は、HsによるEAP/kBTの減少量を10%以下にする条件を設定した場合の、記録層のHkrecと参照層のdrefの関係を示している。図のように、記録層のHkrecが増大すれば、drefの設計値を小さくすることが可能である。HsによるEAP/kBTの減少量の設定値が10%と異なる場合でも、EAP/kBTの減少量の設定値を用途に応じた許容範囲に設定すれば、図7と同様のHkrecとdrefの関係を見積もることができる。このように、記録層のHkrecなどの特性がわかれば、drefの設計値を導出することが可能である。
【0018】
一方、記録層の直径drecは、記録層のHkrecの値を用いて必要なE/kBTから記録層の体積Vを決定することで得られる。記録層のE/kBTは、ビット情報の記録保持のために十分に大きな値が必要であり、その値に対応したHkrecが必要である。例えば、第1の強磁性層106及び第2の強磁性層107にCoFeBを適用し、非磁性層108にMgOを適用した場合は、膜厚を薄くするほどHkrecが増大することが非特許文献3などに開示されている。この技術を用いれば、膜厚を制御することによって記録保持に必要なHkrecを得ることが可能である。Hkrecが決まれば、HkrecとMsを用いて十分に大きなE/kBTが得られるように、記録層の直径drecを決定すれば良い。記録層の熱安定性定数E/kBTは少なくとも40以上、好ましくは70から80以上となるように設計する。また、参照層のE/kBTは、記録層への書込みの際に、誤って参照層を書込む可能性があり、この誤書込みが起こらない程度に大きくする必要がある。この場合も、第1の強磁性層106及び第2の強磁性層107にCoFeBを適用し、非磁性層108にMgOを適用した場合は、膜厚を制御することで参照層の必要な異方性磁場Hkrefが得られ、誤書き込みを抑制するために必要な参照層のE/kBTが確保できる。
【発明の効果】
【0019】
本発明によると、Hsを小さくすることが可能である。その結果、垂直磁化磁気抵抗効果素子の課題であるP状態とAP状態の熱安定性の差を小さくすることができる。さらに、P→AP書込み電流とAP→P書込み電流の差も小さくすることができる。設計可能なdrefの大きさは、AP状態のE/kBT減少量の許容範囲を設定し(前述の説明では減少量を10%以下とした)、記録層のHkrecの値に応じて導出することができる。
上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【0020】
【図1】MRAMのメモリセルと磁気抵抗効果素子の断面図模式図。
【図2A】垂直磁化磁気抵抗効果素子のP状態の磁化配置を示す図。
【図2B】垂直磁化磁気抵抗効果素子のAP状態の磁化配置を示す図。
【図3A】Hsがない場合の垂直磁化磁気抵抗効果素子のエネルギー状態模式図。
【図3B】Hsがある場合の垂直磁化磁気抵抗効果素子のエネルギー状態模式図。
【図4A】Hsがない場合の垂直磁化磁気抵抗効果素子のR−H特性を示す図。
【図4B】Hsがある場合の垂直磁化磁気抵抗効果素子のR−H特性を示す図。
【図5A】記録層と参照層の面積が同じ場合に、参照層から記録層に向かって発生するHsの模式図。
【図5B】記録層と参照層の面積が異なる場合に、参照層から記録層に向かって発生するHsの模式図。
【図6】drefとHsの関係を示す図。
【図7】参照層のHkrecとdrefの関係を示す図。
【図8】実施例1のメモリセルの断面模式図。
【図9A】実施例1の磁気抵抗効果素子の断面模式図。
【図9B】実施例1の磁気抵抗効果素子のSEM像。
【図10A】実施例1の磁気抵抗効果素子のR−H特性を示す図。
【図10B】実施例1の磁気抵抗効果素子のI−V特性を示す図。
【図10C】実施例1の磁気抵抗効果素子の書込み確率の外部磁場依存性を示す図。
【図11】実施例2のメモリセルの断面模式図。
【図12】実施例2のメモリセルの断面模式図。
【図13】実施例3のメモリセルの断面模式図。
【図14】実施例4のメモリセルの断面模式図。
【図15】本発明のメモリセルを搭載したメモリアレイ回路の一例を示す図。
【図16】メモリのコントローラを示す概略図。
【発明を実施するための形態】
【0021】
以下、本発明を適用した磁気抵抗効果素子及びMRAMについて、図面を参照して詳細に説明する。
【0022】
<実施例1>
本発明の一観点によると、磁気抵抗効果素子の参照層の面積を記録層の面積より大きくすることで、磁気抵抗効果素子のP状態とAP状態の熱安定性の差を小さくすることができる。さらに、P→AP書込み電流とAP→P書込み電流の差も小さくすることができる。
【0023】
図8は、本実施例のMRAMのメモリセル100の断面模式図である。MRAMのメモリセル100は、磁気抵抗効果素子101と選択トランジスタ102が直列に電気的に接続された構造を有し、選択トランジスタ102のソース電極はソース線103に、ドレイン電極は磁気抵抗効果素子101を介してビット線104に、ゲート電極はワード線105にそれぞれ電気的に接続されている。磁気抵抗効果素子101は、第1の強磁性層106と第2の強磁性層107で非磁性層108を挟んだ構造を有する。
【0024】
図8に示した例では、第1の強磁性層106が参照層、第2の強磁性層107が記録層である。図9Aには、本実施例の垂直磁化磁気抵抗効果素子の各層の材料と膜厚を記した。膜厚を示す()内の数値の単位はnmである。図9Aのように、作製した磁気抵抗効果素子101は、参照層及び記録層としてCoFeBを、非磁性層108としてMgOを用いた。この材料構成は、非特許文献3に開示されている技術であり、CoFeBとMgOの界面で誘起された界面磁気異方性によって、垂直磁化を実現している。
【0025】
図9Aに示したステップ構造は、2回の露光工程で作製した。参照層、非磁性層、記録層を、この順に積層した膜において、露光装置を用いて記録層の形状にパターニングした。その後、エッチング装置を用いて障壁層MgO表面までエッチングすることで記録層を形成した。さらに、記録層の側面を層間絶縁膜で保護した。次に、露光装置を用いて参照層の形状にパターニングし、エッチング装置で障壁層MgO及び参照層CoFeBをエッチングした。最後に、障壁層MgO及び参照層CoFeBの側面をもう一度、層間絶縁膜で保護した。このような工程を経ることによって、図9BのSEM(Scanning electron microscopy)像にあるような、磁気抵抗効果素子101を作製した。
【0026】
この工程以外でも図9Aのようなステップ構造は作製可能である。例えば、前述の説明では2回の露光工程のうち、記録層を先にパターニングして加工したが、参照層を先にパターニングして加工することも可能である。図9Aに示した磁気抵抗効果素子101は、円形構造として作製し、drec=100nm、dref=300nmとした。この場合、(8)式を用いて計算したμ0Hsは、およそ6mTになると予想される。また、円形構造ではなく、楕円構造若しくは多角形構造としても同様の効果が得られる。この場合は、円形の場合の設計面積と同程度の面積になるよう、楕円若しくは多角形の面積を調整すれば良い。
【0027】
このようにして作製したステップ構造の磁気抵抗効果素子101のR−H特性のマイナーループを図10Aに示した。図4Aと同様に、図10Aの実験結果のマイナーループの中心はμ0H=0とほぼ重なっており、Hsの値はμ0Hs=5.3mTとなった。この値は、(8)式から予想される6mTとほぼ同じ値となった。以上の結果から、ステップ構造を備えた磁気抵抗効果素子101は、P状態とAP状態の熱安定性の不均衡を補正する手段として有効であることがわかった。すなわち、本実施例は、垂直磁化磁気抵抗効果素子を組み込んだメモリセルにおいて、ビット情報“0”とビット情報“1”の記録保持時間が異なる問題を解消する効果がある。
【0028】
図10Bは、ステップ構造磁気抵抗効果素子101のI−V特性を示す図である。図10Bからわかるように、スピントランスファートルクによって電流磁化反転が実現できた。
【0029】
また、図10Cは書込み確率の外部磁場依存性である。この測定結果から、P状態のE/kBTは73、AP状態のE/kBTは70であることがわかった。従って、P状態及びAP状態のE/kBTの測定結果に大きな違いがなく、ビット情報“0”とビット情報“1”の記録保持時間が異なる問題を解消する効果がある。
【0030】
本発明は、第1の強磁性層106及び第2の強磁性層107の磁化方向が垂直である場合に適用可能であるため、あらゆる垂直磁気異方性材料を第1の強磁性層106及び第2の強磁性層107に用いることが可能である。例として、希土類/遷移金属合金、L10構造を持つ(Co,Fe)−Pt合金、及びCo/(Pd,Pt)多層膜などが挙げられる。また、第1の強磁性層106及び第2の強磁性層107の材料としてCoFeBに代表される3d遷移金属を少なくとも1種類含んだ材料を適用し、非磁性層108の材料としてMgOに代表される酸化物障壁層を適用することも可能である。
【0031】
<実施例2>
図11は、実施例2のメモリセル100及び磁気抵抗効果素子101の断面模式図である。図11は、図9Aに示した実施例1の磁気抵抗効果素子に非磁性層1102を付加したものに相当する。本発明の別の観点によると、第1の強磁性層106及び第2の強磁性層107の材料としてCoFeBに代表される3d遷移金属を少なくとも1種類含んだ材料を適用し、第1の非磁性層108の材料としてMgOに代表される酸化物障壁層を適用した場合、磁気抵抗効果素子101における第1の強磁性層106の、非磁性層108と反対側の界面に、MgO,Al2O3,SiO2などの酸化物障壁層からなる第2の非磁性層1102を作製しても良い。
【0032】
図11に示した例では、第1の強磁性層106が参照層であり、第2の強磁性層107が記録層である。第1の強磁性層106、第2の強磁性層107、非磁性層108の材料及び膜厚は、実施例1と同じである。非特許文献3などに示されているように、Co,Feなどの3d遷移金属を少なくとも1種類含んだ材料が、膜厚を制御することによって磁気異方性が膜面平行方向から垂直方向に変化する原因は界面での特殊な異方性である。この特殊な界面磁気異方性は、特にMgO,Al2O3,SiO2などの酸化物との界面において顕著に表れると考えられる。従って、図11のような構成とすることで、参照層のHkrefを大きくすることができる。このように作製した磁気抵抗効果素子101におけるAP状態のE/kBTはおよそ70であった。
【0033】
(3)式に示したように、Jc0はHkrefに比例する。従って、参照層のHkrefが大きくなると、参照層の磁化は電流によって反転しづらくなり、誤書込みを抑制することができる。例えば、第2の非磁性層1102にMgOを用いた場合の膜厚は0.4nmとした。また、第2の非磁性層1102にはPt,Pd、若しくはこれらの材料を少なくとも一つ以上含む材料に代表されるスピン軌道相互作用の大きい材料を適用しても良い。このような材料を用いた場合、参照層のダンピング定数αを大きくすることができる。(3)式に示したように、Jc0はαに比例する。従って、αが大きくなると、参照層の磁化は電流によって反転しづらくなり、誤書込みを抑制することができる。例えば、第2の非磁性層1102にPtを用いた場合の膜厚は2nmとした。
【0034】
また、図12に示すように、第2の強磁性層107の、非磁性層108と反対側の界面に、MgO,Al2O3,SiO2などの酸化物障壁層を適用した第3の非磁性層1202を作製しても良い。この場合は、Hkrecを増大することが可能であり、記録保持時間を長くすることができる。
【0035】
<実施例3>
本発明の別の観点によると、実施例1に示した磁気抵抗効果素子において、記録層を形成する際のエッチングを、参照層の表面で止めてもよい。
【0036】
図13に、本実施例の磁気抵抗効果素子101及びメモリセル100の断面模式図を示す。図13の例では、第1の強磁性層106が参照層であり、第2の強磁性層107が記録層である。本実施例の磁気抵抗効果素子101も、実施例1の磁気抵抗効果素子101と同様に、2回の露光工程で作製した。また、参照層及び記録層にCoFeBを用い、非磁性層108にMgOを用いた膜において、露光装置を用いて記録層の形状にパターニングした。その後、エッチング装置を用いて参照層CoFeB表面までエッチングすることで記録層を形成した。さらに、記録層CoFeB及び障壁層MgOの側面を層間絶縁膜で保護した。次に、露光装置を用いて参照層の形状にパターニングし、エッチング装置で参照層CoFeBをエッチングした。最後に、参照層CoFeBの側面をもう一度、層間絶縁膜で保護した。
【0037】
このような工程で作製した実施例3の磁気抵抗効果素子101の利点は、1回目のエッチングの際のプロセスマージンが広い点である。エッチングが非磁性層108の途中で止まっていても問題ないため、エッチング深さにばらつきがあっても非磁性層108の膜厚分だけ、ばらつきを吸収することが可能である。実際に、このような方法で作製した磁気抵抗効果素子101におけるAP状態のE/kBTはおよそ70であった。
【0038】
<実施例4>
本発明の別の観点によると、参照層の面積を記録層の面積より大きくするために、第1の強磁性層、非磁性層、第2の強磁性層を形成する際のエッチング方向に角度をつけて、磁気抵抗効果素子をテーパー構造としても良い。
【0039】
図14に、本実施例の磁気抵抗効果素子101及びメモリセル100の断面模式図を示した。図14の例では、第1の強磁性層106が参照層であり、第2の強磁性層107が記録層である。また、参照層及び記録層にはCoFeBを、非磁性層108にはMgOを用いた。本実施例の磁気抵抗効果素子101は、1回の露光工程で作製可能という利点がある。エッチング方向の角度は、エッチング条件や各層の膜厚などによって異なる。図14に示した例では、エッチング方向の角度は基板面に対して垂直方向を0度として、30度で行った。このエッチング方向の角度は、drec,drefなどの設計値によって調整すれば良い。このような方法で作製した磁気抵抗効果素子101におけるAP状態のE/kBTはおよそ70であった。
【0040】
[メモリ回路構造]
図15に、本発明による磁気ランダムアクセスメモリの構成例を示す。図15において、103はソース線、101は本発明の磁気抵抗効果素子であり、104はビット線、102はセル選択トランジスタ、105はワード線、100は一つの磁気メモリセルを表す。
【0041】
複数のビット線が相互に平行に配置され、ビット線と平行な方向に、複数のソース線が互いに平行に配置されたている。また、ビット線と交差する方向に、複数のワード線が互いに平行に配置されている。磁気抵抗効果素子と選択トランジスタ102を備えるメモリセル100は、ビット線とワード線とが交差する部分に配置されている。113と114はビット線に流す電流の大きさを制御する抵抗変化素子(例えばトランジスタ)、115は抵抗変化素子113と114の伝導状態を制御する抵抗制御用のワード線である。ビット線104には磁気メモリセルからの読み出し信号を増幅するセンスアンプが接続されている。図示の例では、選択トランジスタ102の一端がソース線103に電気的に接続され、磁気抵抗効果素子101の記録層側がビット線104に接続され、選択トランジスタ102はワード線105によって制御される。
【0042】
本構成の場合の書込みは、図16に示されている通り、例えばメモリセル100への書き込みを行う場合、まず、CPUからアドレスコントローラに書込むべきメモリセル100のアドレスを指定する信号が送られる。次に、アドレスコントローラから、電流を流したいビット線104に接続された書き込みドライバにライトイネーブル信号を送って昇圧し、次に抵抗制御ドライバの電圧を制御して、ビット線104に所定の電流を流す。電流の向きに応じ、抵抗変化素子113に接続されている書き込みドライバないし、抵抗変化素子114に接続されている書き込みドライバのいずれかをグラウンドに落として、電位差を調節して電流方向を制御する。次に所定時間経過後、ワード線105に接続された書き込みドライバにライトイネーブル信号を送り、書き込みドライバを昇圧して、選択トランジスタ102をオンにする。これにより磁気抵抗効果素子101に電流が流れ、スピントルク磁化反転が行われる。所定の時間、選択トランジスタ102をオンにしたのち、書込みドライバへの信号を切断し、選択トランジスタ102をオフにする。
【0043】
読出しの際は、CPUからアドレスコントローラに、読み出すべきメモリセル100のアドレスを指定する信号が送られる。次に、アドレスコントローラからの信号で、読出したいメモリセルにつながったビット線104のみを読出し電圧Vに昇圧し、磁気抵抗効果素子101につながっているワード線105にイネーブル信号を送って選択トランジスタ102をオンにして電流を流す。そして、所望のメモリセル100の磁気抵抗効果素子101の抵抗の両端にかかる電圧差をセンスアンプで増幅することで、読出しを行う。
【0044】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【0045】
100 メモリセル
101 磁気抵抗効果素子
102 選択トランジスタ
103 ソース線
104 ビット線
105 ワード線
106 第1の強磁性層
107 第2の強磁性層
108 非磁性層
【特許請求の範囲】
【請求項1】
磁化方向が不変である参照層と、
磁化方向が可変である記録層と、
前記参照層と前記記録層の間に電気的に接続された非磁性層とを備え、
前記参照層及び前記記録層の磁化は膜面に対して垂直方向であり、
前記参照層及び前記記録層は電流供給端子を備え、
前記参照層の面積が前記記録層の面積より大きいことを特徴とする磁気抵抗効果素子。
【請求項2】
請求項1記載の磁気抵抗効果素子において、
前記参照層の磁化と前記記録層の磁化が反平行に配置された場合のエネルギーバリアをEAP、ボルツマン定数をkB、絶対温度をT、ダイポール結合がないときのエネルギーバリアをE0、前記参照層から発生したダイポール結合磁場の前記記録層中心での大きさをHs、前記記録層の異方性磁場をHkrec、前記参照層の面積と同じ面積の円の直径をdref、前記参照層の膜厚をtref、前記非磁性層の膜厚をtbar、真空の透磁率をμ0とするとき、
EAP/kBT=E0(1−Hs/Hkrec)2/kBT≧40
Hs=Mstref(dref/2)2/2μ0[{(dref/2)2+tbar2}3/2]
を満たすことを特徴とする磁気抵抗効果素子。
【請求項3】
請求項1記載の磁気抵抗効果素子において、前記参照層と前記非磁性層と前記記録層は円形構造、楕円構造若しくは多角形構造であることを特徴とする磁気抵抗効果素子。
【請求項4】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記記録層をエッチング加工するとき前記非磁性層の表面まで若しくは前記非磁性層の途中までエッチングされていることを特徴とする磁気抵抗効果素子。
【請求項5】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記記録層をエッチング加工するとき前記参照層の表面までエッチングされていることを特徴とする磁気抵抗効果素子。
【請求項6】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記参照層の面積が前記記録層の面積より大きいテーパー構造を有することを特徴とする磁気抵抗効果素子。
【請求項7】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記記録層のうち少なくとも一方を構成する強磁性層が、3d遷移金属を少なくとも1種類含む強磁性材料で構成されていることを特徴とする磁気抵抗効果素子。
【請求項8】
請求項1記載の磁気抵抗効果素子において、前記非磁性層は酸化膜であることを特徴とする磁気抵抗効果素子。
【請求項9】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記記録層のうち少なくとも一方は、Co,Feのうち少なくとも一つを含み、膜厚が3nm以下である強磁性層であり、
前記非磁性層は酸化マグネシウムであることを特徴とする磁気抵抗効果素子。
【請求項10】
請求項1記載の磁気抵抗効果素子において、前記参照層の前記非磁性層と反対側の界面に酸化物からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項11】
請求項1記載の磁気抵抗効果素子において、前記参照層の前記非磁性層と反対側の界面にPt,Pd、又はこれらの材料を少なくとも1種類含む材料からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項12】
請求項1記載の磁気抵抗効果素子において、前記記録層の前記非磁性層と反対側の界面に酸化物からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項13】
相互に平行に配置された複数のビット線と、
前記ビット線と平行な方向に、互いに平行に配置された複数のソース線と、
前記ビット線と交差する方向に、互いに平行に配置された複数のワード線と、
前記ビット線と前記ワード線とが交差する部分に配置された請求項1〜12記載のいずれか1項記載の磁気抵抗効果素子とを備え、
前記ビット線は前記磁気抵抗効果素子の一端に電気的に接続され、
前記磁気抵抗効果素子の他端は選択トランジスタのドレイン電極に電気的に接続され、
前記ソース線は前記選択トランジスタのソース電極に電気的に接続され、
前記ワード線は前記選択トランジスタのゲート電極に電気的に接続され、
前記磁気抵抗効果素子の膜面垂直方向に電流を印加する機構を備えていることを特徴とする磁気メモリ。
【請求項1】
磁化方向が不変である参照層と、
磁化方向が可変である記録層と、
前記参照層と前記記録層の間に電気的に接続された非磁性層とを備え、
前記参照層及び前記記録層の磁化は膜面に対して垂直方向であり、
前記参照層及び前記記録層は電流供給端子を備え、
前記参照層の面積が前記記録層の面積より大きいことを特徴とする磁気抵抗効果素子。
【請求項2】
請求項1記載の磁気抵抗効果素子において、
前記参照層の磁化と前記記録層の磁化が反平行に配置された場合のエネルギーバリアをEAP、ボルツマン定数をkB、絶対温度をT、ダイポール結合がないときのエネルギーバリアをE0、前記参照層から発生したダイポール結合磁場の前記記録層中心での大きさをHs、前記記録層の異方性磁場をHkrec、前記参照層の面積と同じ面積の円の直径をdref、前記参照層の膜厚をtref、前記非磁性層の膜厚をtbar、真空の透磁率をμ0とするとき、
EAP/kBT=E0(1−Hs/Hkrec)2/kBT≧40
Hs=Mstref(dref/2)2/2μ0[{(dref/2)2+tbar2}3/2]
を満たすことを特徴とする磁気抵抗効果素子。
【請求項3】
請求項1記載の磁気抵抗効果素子において、前記参照層と前記非磁性層と前記記録層は円形構造、楕円構造若しくは多角形構造であることを特徴とする磁気抵抗効果素子。
【請求項4】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記記録層をエッチング加工するとき前記非磁性層の表面まで若しくは前記非磁性層の途中までエッチングされていることを特徴とする磁気抵抗効果素子。
【請求項5】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記記録層をエッチング加工するとき前記参照層の表面までエッチングされていることを特徴とする磁気抵抗効果素子。
【請求項6】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記参照層の面積が前記記録層の面積より大きいテーパー構造を有することを特徴とする磁気抵抗効果素子。
【請求項7】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記記録層のうち少なくとも一方を構成する強磁性層が、3d遷移金属を少なくとも1種類含む強磁性材料で構成されていることを特徴とする磁気抵抗効果素子。
【請求項8】
請求項1記載の磁気抵抗効果素子において、前記非磁性層は酸化膜であることを特徴とする磁気抵抗効果素子。
【請求項9】
請求項1記載の磁気抵抗効果素子において、
前記参照層と前記記録層のうち少なくとも一方は、Co,Feのうち少なくとも一つを含み、膜厚が3nm以下である強磁性層であり、
前記非磁性層は酸化マグネシウムであることを特徴とする磁気抵抗効果素子。
【請求項10】
請求項1記載の磁気抵抗効果素子において、前記参照層の前記非磁性層と反対側の界面に酸化物からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項11】
請求項1記載の磁気抵抗効果素子において、前記参照層の前記非磁性層と反対側の界面にPt,Pd、又はこれらの材料を少なくとも1種類含む材料からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項12】
請求項1記載の磁気抵抗効果素子において、前記記録層の前記非磁性層と反対側の界面に酸化物からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項13】
相互に平行に配置された複数のビット線と、
前記ビット線と平行な方向に、互いに平行に配置された複数のソース線と、
前記ビット線と交差する方向に、互いに平行に配置された複数のワード線と、
前記ビット線と前記ワード線とが交差する部分に配置された請求項1〜12記載のいずれか1項記載の磁気抵抗効果素子とを備え、
前記ビット線は前記磁気抵抗効果素子の一端に電気的に接続され、
前記磁気抵抗効果素子の他端は選択トランジスタのドレイン電極に電気的に接続され、
前記ソース線は前記選択トランジスタのソース電極に電気的に接続され、
前記ワード線は前記選択トランジスタのゲート電極に電気的に接続され、
前記磁気抵抗効果素子の膜面垂直方向に電流を印加する機構を備えていることを特徴とする磁気メモリ。
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10A】
【図10B】
【図10C】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10A】
【図10B】
【図10C】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2012−248688(P2012−248688A)
【公開日】平成24年12月13日(2012.12.13)
【国際特許分類】
【出願番号】特願2011−119409(P2011−119409)
【出願日】平成23年5月27日(2011.5.27)
【出願人】(000005108)株式会社日立製作所 (27,607)
【出願人】(504157024)国立大学法人東北大学 (2,297)
【Fターム(参考)】
【公開日】平成24年12月13日(2012.12.13)
【国際特許分類】
【出願日】平成23年5月27日(2011.5.27)
【出願人】(000005108)株式会社日立製作所 (27,607)
【出願人】(504157024)国立大学法人東北大学 (2,297)
【Fターム(参考)】
[ Back to top ]