検出装置及び検出システム
【課題】 増幅用ＴＦＴと選択用ＴＦＴとを含む画素を有する検出装置において選択用ＴＦＴのオフリークが十分なされた検出装置を提供する。
【解決手段】 変換素子１００と、ゲート１１４が変換素子１００に接続された第１薄膜トランジスタ１１０と、ゲート１２４が駆動配線１５０に接続され、真性半導体領域であり第１領域１２２と第２領域１２３との間でゲート１２４の正投影が位置する第３領域１２１を有する多結晶半導体層を含み、第１領域１２２及び第２領域１２３の一方が第１薄膜トランジスタ１１０のソース及びドレインの一方１１３に接続された第２薄膜トランジスタ１２０と、を有し、多結晶半導体層は、第１領域１２２と第３領域１２１との間に、また、第２領域１２３と第３領域１２４との間に、それぞれ第１領域１２２及び第２領域１２３よりも不純物の濃度が低い第４領域１２５と第５領域１２６と、を含む検出装置。
【解決手段】 変換素子１００と、ゲート１１４が変換素子１００に接続された第１薄膜トランジスタ１１０と、ゲート１２４が駆動配線１５０に接続され、真性半導体領域であり第１領域１２２と第２領域１２３との間でゲート１２４の正投影が位置する第３領域１２１を有する多結晶半導体層を含み、第１領域１２２及び第２領域１２３の一方が第１薄膜トランジスタ１１０のソース及びドレインの一方１１３に接続された第２薄膜トランジスタ１２０と、を有し、多結晶半導体層は、第１領域１２２と第３領域１２１との間に、また、第２領域１２３と第３領域１２４との間に、それぞれ第１領域１２２及び第２領域１２３よりも不純物の濃度が低い第４領域１２５と第５領域１２６と、を含む検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置及び検出システムに関するものである。
【背景技術】
【０００２】
薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と光電変換素子等の変換素子とを組み合わせた画素のアレイ（画素アレイ）を有する光検出装置や放射線検出装置等の検出装置にも利用されている。特に近年では、装置の高速化、高感度化の要求に対して、スイッチ素子として多結晶半導体ＴＦＴを使用した画素のアレイ（画素アレイ）を有する検出装置の検討がなされている。
【０００３】
特許文献１では、複数の画素を有し、複数の画素の夫々は、変換素子と、多結晶半導体の増幅用ＴＦＴと、非晶質又は多結晶半導体のリセット用ＴＦＴと、多結晶半導体の選択用ＴＦＴと、を有する検出装置が開示されている。増幅用ＴＦＴのゲートは変換素子に接続され、ソース及びドレインの一方は選択用ＴＦＴのソース及びドレインの一方と接続される。リセット用ＴＦＴのソース及びドレインの一方は変換素子及び増幅用ＴＦＴのゲートと接続され、ソース及びドレインの他方は電源線に接続される。リセット用ＴＦＴのゲートにはリセット用の駆動配線が、選択用ＴＦＴのゲートには画素選択用の駆動配線が、それぞれ接続される。選択用ＴＦＴは、ドレイン側のみにゲートの電極と重ねたＬＤＤ構造を有しており、ホットキャリア注入を低減させ且つ動作速度を落とさないための対策を講じている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２９８６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以上に述べた従来の検出装置の選択用ＴＦＴの構成では、ゲートに非導通用の電位を供給した状態での抵抗値が十分確保できず、非導通にしたい時でも選択用ＴＦＴでのキャリアの移動を阻止しきれない、所謂オフリークの対策が十分ではなかった。そのため、選択用ＴＦＴのゲートに導通用の電位が供給された画素から出力された信号に、選択用ＴＦＴのゲートに非導通用の電位が供給された画素から出力された信号が重畳されてしまう、所謂クロストークが発生するおそれがあった。
【０００６】
本発明は、このような従来の構成が有していた問題を解決しようとするものであり、増幅用ＴＦＴと選択用ＴＦＴとを含む画素を有する検出装置において選択用ＴＦＴのオフリーク対策が向上された検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の検出装置は、放射線又は光を電荷に変換する変換素子と、ゲートが前記変換素子に接続された第１薄膜トランジスタと、ゲートが駆動配線に接続され、第１領域と、第２領域と、前記第１領域及び前記第２領域より不純物の濃度が低い真性半導体領域であり前記第１領域と前記第２領域との間で当該ゲートの正射影が位置する第３領域と、を有する多結晶半導体層を含み、前記第１領域及び前記第２領域の一方が前記第１薄膜トランジスタのソース及びドレインの一方に接続された第２薄膜トランジスタと、を有する検出装置であって、前記多結晶半導体層は、前記第１領域と前記第３領域との間に前記第１領域及び前記第２領域よりも前記不純物の濃度が低い第４領域と、前記第２領域と前記第３領域との間に前記第１領域及び前記第２領域よりも前記不純物の濃度が低い第５領域と、を含む
【発明の効果】
【０００８】
本発明により、増幅用ＴＦＴと選択用ＴＦＴとを含む画素を有する検出装置において選択用ＴＦＴのオフリーク対策が向上された検出装置を提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る検出装置の１画素あたりの平面図である。
【図２】本発明の第１の実施形態に係る検出装置の断面図である。
【図３】本発明に係る検出装置の概略的等価回路である。
【図４】本発明の第２の実施形態に係る検出装置の１画素あたりの平面図である。
【図５】本発明の第２の実施形態に係る検出装置の断面図である。
【図６】本発明の検出装置を用いた放射線検出システムの概念図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。
【００１１】
（第１の実施形態）
先ず、図１及び図２（ａ），（ｂ）を用いて本発明の第１の実施形態に係る検出装置の一画素の構成について説明する。図１は１画素あたりの平面図である。なお、図１では、簡便化の為、変換素子１００については第１電極１０１のみを示している。図２（ａ）は図１のＡ−Ａ’での断面図であり、図２（ｂ）は図１のＢ−Ｂ’での断面図である。
本発明の検出装置における１つの画素は、放射線又は光を電荷に変換する変換素子１００と、変換素子１００の電荷に応じた信号を増幅する第１薄膜トランジスタ（ＴＦＴ）１１０と、を含む。また、画素は、電荷に応じて増幅された信号を選択的に出力する第２薄膜トランジスタ（ＴＦＴ）１２０と、変換素子１００及び第１ＴＦＴ１１０のゲートをリセットするための第３薄膜トランジスタ（ＴＦＴ）１３０と、を含む。
【００１２】
本実施形態では、変換素子１００は、光電変換素子であるＰＩＮ型のフォトダイオードを用いている。変換素子１００は、ガラス基板等の絶縁性の基板１９０の上に設けられた第１〜第３ＴＦＴの上に層間絶縁層１９５を挟んで積層されて配置されている。変換素子１００は、層間絶縁層１９５の上に、層間絶縁層側から順に設けられた、第１電極１０１と、第１導電型の不純物半導体層１０２と、半導体層１０３と、第２導電型の不純物半導体層１０４と、第２電極１０５と、を含む。ここで、第１導電型の不純物半導体層１０２は、半導体層１０３及び第２導電型の不純物半導体層１０４よりも第１導電型の不純物の濃度が高いものである。また、第２導電型の不純物半導体層１０４は、第１導電型の不純物半導体層１０２及び半導体層１０３よりも第２導電型の不純物の濃度が高いものである。第１導電型と第２導電型とは互いに異なる導電型であり、例えば第１導電型がｎ型であれば第２導電型はｐ型である。第２電極１０５には電極配線（不図示）が電気的に接続される。第１電極１０１は、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、層間絶縁層１９５に設けられたコンタクトホールＣＨ１において、第１ＴＦＴ１１０のゲート１１４に電気的に接続される。また、第１電極１０１は、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、層間絶縁層１９５に設けられたコンタクトホールＣＨ２において、第３ＴＦＴ１３０のソース及びドレインの一方である不純物半導体領域１３３に電気的に接続される。なお、本実施形態では、非晶質シリコンを主材料とした第１導電型の不純物半導体層１０２、半導体層１０３、第２導電型の不純物半導体層１０４を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第１導電型の不純物半導体層１０２、半導体層１０３、第２導電型の不純物半導体層１０４を用いた、放射線を直接電荷に変換する素子も用いることができる。
【００１３】
第１ＴＦＴ１１０は、基板１９０の上に設けられた第１絶縁層１９１の上に、基板側から順に、多結晶半導体層としての多結晶シリコン層と、ゲート絶縁層１９２と、ゲート１１４と、を含む。第１ＴＦＴ１１０の多結晶半導体層は、チャネル領域１１１と、チャネル領域１１１よりも不純物の濃度が高い不純物領域１１２と、チャネル領域１１１よりも不純物の濃度が高い不純物領域１１３と、を含む。チャネル領域１１１は真性半導体領域であり、チャネル領域１１１となる多結晶半導体層の真性半導体領域には、ゲート１１４の正射影が位置する。不純物領域１１２と不純物領域１１３は同じ導電型の不純物がドープされたものであり、一方がソースとなり他方がドレインとなる。ゲート１１４は、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、層間絶縁層１９５に設けられたコンタクトホールＣＨ１において、変換素子１００の第１電極１０１と電気的に接続されている。本実施形態では、不純物領域１１２は第１電源配線１４０と電気的に接続されている。
【００１４】
第２ＴＦＴ１２０は、基板１９０の上に設けられた第１絶縁層１９１の上に、基板側から順に設けられた、多結晶半導体層としての多結晶シリコン層と、ゲート絶縁層１９２と、ゲート１２４と、を含む。第２ＴＦＴ１２０の多結晶半導体層は、チャネル領域１２１と、チャネル領域１２１よりも不純物の濃度が高い不純物領域１２２と、チャネル領域１２１よりも不純物の濃度が高い不純物領域１２３と、を含む。本発明の第３領域に相当するチャネル領域１２１は真性半導体領域であり、チャネル領域１１１となる多結晶半導体層の真性半導体領域には、ゲート１２４の正射影が位置する。不純物領域１２２及び１２３は本発明の第１領域及び第２領域に相当する。ここで、不純物領域１２２にドープされた不純物と不純物領域１２３にドープされた不純物とは、同じ導電型の不純物である。なお、本実施形態では、第１ＴＦＴ１１０の不純物領域１１３と第２ＴＦＴの不純物領域１２２とが共有化されている。
【００１５】
ただし、本発明はそれに限定されるものではなく、不純物領域１１３と不純物領域１２２とが分離されていてもよく、不純物領域１１３と不純物領域１２２とが電気的に接続されていればよい。ここで、本実施形態の多結晶半導体層は、チャネル領域１２１と不純物領域１２２との間に、不純物領域１２２及び１２３と同じ導電型で不純物領域１２２及び１２３よりも不純物の濃度が低い第４領域１２５を有する。この第４領域１２５は、チャネル領域１２１よりも不純物の濃度が高い。また、本実施形態の多結晶半導体層は、チャネル領域１２１と不純物領域１２３との間に、不純物領域１２２及び１２３と同じ導電型で不純物領域１２２及び１２３よりも不純物の濃度が低い第５領域１２６を有する。この第５領域１２６は、チャネル領域１２１よりも不純物の濃度が高い。第４領域１２５及び第５領域１２６は、所謂ＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｄｒａｉｎ）領域である。本実施形態の第２ＴＦＴ１２０は、このようなＬＤＤ構造を有するため、ゲート１２４に非導通用の電位を供給した状態での抵抗値（オフ抵抗）が十分確保できる。それにより他の画素の変換素子とのクロストークを低減することが可能となる。これらの各領域の不純物の濃度は、第２ＴＦＴ１２０の移動度が、１０〜６００（ｃｍ２／Ｖｓ）となるように、設定されることが望ましい。ここで、第２ＴＦＴ１２０の移動度μ（ｃｍ２／Ｖｓ）は、以下の式（１）で規定される。
【００１６】
Ｉｄｓ＝μ×Ｃｉ×（Ｖｇｓ−Ｖｔｈ）×Ｖｄｓ×Ｗ／Ｌ （１）
ここで、Ｗ（ｃｍ）はチャネル幅、Ｌ（ｃｍ）はチャネル長、Ｃｉ（Ｆ）はチャネルの単位面積当たりの容量、Ｖｇｓ（ｖ）は第２ＴＦＴ１２０全体のゲート−ドレイン間電圧、Ｖｔｈ（ｖ）は閾値電圧である。また、Ｖｄｓ（ｖ）は第２ＴＦＴ１２０全体のドレイン−ソース間電圧、Ｉｄｓ（Ａ）は第２ＴＦＴ１２０全体のドレイン−ソース間電流である。
【００１７】
また、第２ＴＦＴ１２０のチャネル領域１２１の移動度μｃ（ｃｍ２／Ｖｓ）は、以下の式（２）で規定される。
【００１８】
Ｉｄｓ＝μｃ×Ｃｉ×（ｖｇｓ−Ｖｔｈ）×ｖｄｓ×Ｗ／Ｌ （２）
ここで、ｖｇｓ（ｖ）は第２ＴＦＴ１２０のチャネルのゲート−ドレイン間電圧、ｖｄｓ（ｖ）は第２ＴＦＴ１２０のチャネルのドレイン−ソース間電圧である。
【００１９】
また、Ｖｇｓとｖｇｓ、Ｖｄｓとｖｄｓは、以下の式（３）及び（４）で規定される。
【００２０】
Ｖｇｓ＝ｖｇｓ＋Ｉｄｓ×ＲＬＤＤ （３）
Ｖｄｓ＝ｖｄｓ＋２×Ｉｄｓ×ＲＬＤＤ （４）
ここで、ＲＬＤＤ（Ω）はＬＤＤ領域の抵抗値である。
【００２１】
また、ＲＬＤＤは、以下の式（５）で規定される。
【００２２】
ＲＬＤＤ＝Ｒ□×ＬＬＤＤ／Ｗ （５）
ここで、Ｒ□（Ω／ｓｑ）はＬＤＤ領域のシート抵抗、ＬＬＤＤ（ｃｍ）はＬＤＤ領域の長さ（ＬＤＤ長）である。
【００２３】
また、第２ＴＦＴ１２０全体のオン抵抗Ｒｏｎ（Ω）は、以下の式（６）で規定される。
【００２４】
Ｒｏｎ＝Ｖｄｓ／Ｉｄｓ （６）
以上の式（１）〜（６）により、以下の式（７）及び（８）が導出される。
【００２５】
μ＝μｃ×｛（Ｖｇｓ‐Ｖｔｈ−Ｉｄｓ×Ｒ□×ＬＬＤＤ／Ｗ）×（Ｒｏｎ−２×Ｒ□×ＬＬＤＤ／Ｗ）｝／｛（Ｖｇｓ−Ｖｔｈ）×Ｒｏｎ｝ （７）
μｃ＝１／｛Ｃｉ×（Ｖｇｓ−Ｉｄｓ×Ｒ□×ＬＬＤＤ／Ｗ）×（Ｒｏｎ−２×Ｒ□×ＬＬＤＤ／Ｗ）×Ｗ／Ｌ｝ （８）
式（７）及び（８）を満たすように、第２ＴＦＴ１２０のチャネル幅Ｗ、チャネル長Ｌ、ＬＤＤ領域のシート抵抗Ｒ□、ＬＤＤ領域の長さ（ＬＤＤ長）ＬＬＤＤを適宜設定することが好ましい。また、ＬＤＤ領域のシート抵抗Ｒ□を得るために、ＬＤＤ領域の不純物濃度や厚さを適宜設定することがより望ましい。ゲート１２４は選択用駆動配線１５０に電気的に接続されており、不純物領域１２３は信号配線１６０と電気的に接続されている。なお、本実施形態では、第１ＴＦＴ１１０の不純物領域１１２に第１電源配線１４０が、第２ＴＦＴ１２０の不純物領域１２３に信号配線１６０が、それぞれ接続されている形態を説明したが、本発明はそれに限定されるものではない。第１ＴＦＴ１１０の不純物領域１１２に信号配線１６０が、第２ＴＦＴ１２０の不純物領域１２３に第１電源配線１４０が、それぞれ接続されている形態でもよい。
【００２６】
第３ＴＦＴ１３０は、基板１９０の上に設けられた第１絶縁層１９１の上に、基板側から順に設けられた、多結晶半導体層としての多結晶シリコン層と、ゲート絶縁層１９２と、ゲート１３４と、を含む。第３ＴＦＴ１３０の多結晶半導体層は、チャネル領域１３１と、チャネル領域１３１よりも不純物の濃度が高い不純物領域１３２と、チャネル領域１３１よりも不純物の濃度が高い不純物領域１３３と、を含む。チャネル領域１３１は多結晶半導体層のゲート１３４の正投影が位置する真性半導体領域であり、不純物領域１３２にドープされた不純物と不純物領域１３３にドープされた不純物とは、同じ導電型の不純物である。ここで、第３ＴＦＴ１３０の多結晶半導体層は、チャネル領域１３１と不純物領域１３２との間に、不純物領域１３２及び１３３と同じ導電型で不純物領域１３２及び１３３よりも不純物の濃度が低いＬＤＤ領域１３５を有する。このＬＤＤ領域１３５は、チャネル領域１３１よりも不純物の濃度が高い。また、第３ＴＦＴ１３０の多結晶半導体層は、チャネル領域１３１と不純物領域１３３との間に、不純物領域１３２及び１３３と同じ導電型で不純物領域１３２及び１３３よりも不純物の濃度が低いＬＤＤ領域１３６を有する。このＬＤＤ領域１３６は、チャネル領域１３１よりも不純物の濃度が高い。本実施形態の第３ＴＦＴ１３０は、このようなＬＤＤ構造を有するため、ゲート１３４に非導通用の電位を供給した状態での抵抗値（オフ抵抗）が十分確保できる。それにより変換素子１００の第１電極１０１の電位の保持の確実性が向上する。ゲート１３４はリセット用駆動配線１７０に電気的に接続されており、不純物領域１３３は第２電源配線１８０と電気的に接続されている。また、不純物領域１３２は、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、層間絶縁層１９５に設けられたコンタクトホールＣＨ２において、変換素子１００の第１電極１０１と電気的に接続されている。なお、第３ＴＦＴ１３０のオフ抵抗は、第２ＴＦＴ１２０のオフ抵抗よりも高いことが望ましい。第２ＴＦＴ１２０では信号出力に相応の速度が要求されるが、第３ＴＦＴ１３０では速度よりも電位保持の確実性が要求されるためである。そのため、第３ＴＦＴ１３０のＬＤＤ領域１３５及び１３６の不純物の濃度を、第２ＴＦＴ１２０の第４領域１２５及び第５領域１２６の不純物の濃度よりも低くすることが有効である。また、第３ＴＦＴ１３０のチャネル領域１３１のＷ／Ｌを第２ＴＦＴ１２０のチャネル領域のＷ／Ｌよりも大きくしたり、第３ＴＦＴのゲート１３４を第２ＴＦＴのゲート１２４よりも多く設けたりすることが好ましい。また、第３ＴＦＴ１３０を第２ＴＦＴ１２０とは別に形成された非晶質シリコン等の非晶質半導体層を有するＴＦＴで形成してもよい。
【００２７】
ゲート絶縁層１９２は、各ＴＦＴの多結晶半導体層を覆うように設けられており、第１パッシベーション層１９３はゲート絶縁層１９２及び各ゲートを覆うように設けられている。第２パッシベーション層１９４は各ＴＦＴ、第１電源配線１４０、信号配線１６０、及び第２電源配線１８０を覆うように設けられており、層間絶縁層１９５は第２パッシベーション層１９４を覆うように設けられている。第３パッシベーション層１９６は変換素子１１０を覆うように設けられており、第４パッシベーション層１９７は第３パッシベーション層１９６を覆うように設けられている。ゲート絶縁層１９２、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、第３パッシベーション層１９６は、窒化シリコン等の無機絶縁材料を用いることが好ましい。また、層間絶縁層１９５及び第４パッシベーション層１９７は、表面平坦性確保のために厚い膜厚での形成が容易な有機絶縁材料を用いることが好ましい。
【００２８】
次に、図３を用いて本発明に係る検出装置の概略的等価回路を説明する。なお、図３の検出装置はｎ行ｍ列（ｎ，ｍはいずれも２以上の自然数）の画素アレイを有する。本実施形態における検出装置は、基板１９０の上に、行方向及び列方向に配列された複数の画素３０１を画素アレイが設けられている。各画素３０１は、変換素子１００と第１ＴＦＴ１１０と第２ＴＦＴ１２０と第３ＴＦＴ１３０とを含む。変換素子の第２電極１０５側の表面に、放射線を可視光に波長変換するシンチレータ（不図示）が配置されてもよい。バイアス電源３０５は、複数の変換素子１００の第２電極１０５に共通に接続され、変換素子１００が逆バイアスとなる電位Ｖｓを第２電極１０５に供給する。選択用駆動配線１５０は、行方向に配列された複数の第２ＴＦＴ１２０のゲート１２４に共通に接続され、選択用駆動回路３０２に電気的に接続される。選択用駆動回路３０２が列方向に複数配列された選択用駆動配線１５０に、導通用と非導通用の電位を含む駆動パルスを順次に又は同時に供給することにより、増幅された信号が行単位で画素から、行方向に配列された複数の信号配線１６０に並列に出力される。信号配線１６０は、列方向に配列された複数の第２ＴＦＴ１２０の第３領域１２１に共通に接続され、読出回路３０４に電気的に接続される。リセット用駆動配線１７０は、行方向に配列された複数の第３ＴＦＴ１３０のゲート１３４に共通に接続され、リセット用駆動回路３０３に電気的に接続される。リセット用駆動回路３０３が列方向に複数配列されたリセット用駆動配線１７０に、導通用の電位と非導通用の電位とを含む駆動パルスを順次に又は同時に供給する。それにより、変換素子１００の第１電極１０１に第２電源配線１８０を介して第２電源回路３０７から初期電位Ｖｓｓが供給される。また、第１ＴＦＴ１１０の第２領域１１２には、第１電源配線１４０を介して第１電源回路３０６から電位Ｖｄｄが供給される。なお、電位Ｖｓｓと電位Ｖｄｄとが同じ電位である場合には、各電源及び各電源配線を共通化してもよい。
【００２９】
（第２の実施形態）
次に、図４及び図５（ａ），（ｂ）を用いて本発明の第２の実施形態に係る検出装置の一画素の構成について説明する。図４は１画素あたりの平面図である。なお、図４では、簡便化の為、変換素子１００については第１電極１０１のみを示している。図５（ａ）は図４のＡ−Ａ’での断面図であり、図５（ｂ）は図４のＢ−Ｂ’での断面図である。また、第１の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
【００３０】
第１の実施形態における第２ＴＦＴ１２０の多結晶半導体層は、ＬＤＤ領域である第４領域１２５とＬＤＤ領域である第５領域１２６とを有するものである。一方、本実施形態における第２ＴＦＴ１２０’の多結晶半導体層は、チャネル領域１２１と不純物領域１２２との間に、不純物領域１２２及び１２３よりも不純物の濃度が低く、且つ、チャネル領域１２１と不純物の濃度が略同等の、第４領域‘１２７を有する。また、本実施形態における第２ＴＦＴ１２０’の多結晶半導体層は、チャネル領域１２１と不純物領域１２３との間に、不純物領域１２２及び１２３よりも不純物の濃度が低く、且つ、チャネル領域１２１と不純物の濃度が略同等である、第５領域１２８を有する。つまり、第４領域１２５’と第５領域１２６’は、不純物領域１２２及び１２３と同じ導電型の不純物がドープされていない真性半導体領域であり、ゲート１２４の正射影が位置する領域の外側に存在する真性半導体領域である。一方、チャネル領域１２１は、ゲート１２４の正投影が位置する領域の内側に存在する真性半導体領域である。第４領域１２５’と第５領域１２６’は、ＬＤＤ領域である第４領域１２５や第５領域１２６と比べてオフ抵抗を更に高くすることができる。それにより第１の実施形態に比べてよりクロストークを低減することが可能となる。
【００３１】
また、本実施形態の第３ＴＦＴ１３０’の多結晶半導体層は、第２ＴＦＴ１２０’と同様に、チャネル領域１３１と不純物領域１３２との間に真性半導体領域１３７’を、チャネル領域１３１と不純物領域１３３との間に真性半導体領域‘１３８を、それぞれ有する。それにより第１の実施形態に比べて、変換素子１１０の第１電極１１１の電位の保持の確実性がより向上する。
【００３２】
（応用実施形態）
次に、図６を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
【００３３】
放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、放射線検出装置６０４０に含まれる変換部３の各変換素子１２に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して変換部３で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００３４】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【符号の説明】
【００３５】
１００ 変換素子
１０１ 第１電極
１１０ 第１ＴＦＴ（増幅用）
１１１ チャネル領域
１１２、１１３ 不純物領域
１１４ ゲート
１２０ 第２ＴＦＴ（選択用）
１２１ 第３領域
１２２ 第１領域
１２３ 第２領域
１２４ ゲート
１２５、１２５’ 第４領域
１２６、１２６’ 第５領域
１３０ 第３ＴＦＴ（リセット用）
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置及び検出システムに関するものである。
【背景技術】
【０００２】
薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と光電変換素子等の変換素子とを組み合わせた画素のアレイ（画素アレイ）を有する光検出装置や放射線検出装置等の検出装置にも利用されている。特に近年では、装置の高速化、高感度化の要求に対して、スイッチ素子として多結晶半導体ＴＦＴを使用した画素のアレイ（画素アレイ）を有する検出装置の検討がなされている。
【０００３】
特許文献１では、複数の画素を有し、複数の画素の夫々は、変換素子と、多結晶半導体の増幅用ＴＦＴと、非晶質又は多結晶半導体のリセット用ＴＦＴと、多結晶半導体の選択用ＴＦＴと、を有する検出装置が開示されている。増幅用ＴＦＴのゲートは変換素子に接続され、ソース及びドレインの一方は選択用ＴＦＴのソース及びドレインの一方と接続される。リセット用ＴＦＴのソース及びドレインの一方は変換素子及び増幅用ＴＦＴのゲートと接続され、ソース及びドレインの他方は電源線に接続される。リセット用ＴＦＴのゲートにはリセット用の駆動配線が、選択用ＴＦＴのゲートには画素選択用の駆動配線が、それぞれ接続される。選択用ＴＦＴは、ドレイン側のみにゲートの電極と重ねたＬＤＤ構造を有しており、ホットキャリア注入を低減させ且つ動作速度を落とさないための対策を講じている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２９８６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以上に述べた従来の検出装置の選択用ＴＦＴの構成では、ゲートに非導通用の電位を供給した状態での抵抗値が十分確保できず、非導通にしたい時でも選択用ＴＦＴでのキャリアの移動を阻止しきれない、所謂オフリークの対策が十分ではなかった。そのため、選択用ＴＦＴのゲートに導通用の電位が供給された画素から出力された信号に、選択用ＴＦＴのゲートに非導通用の電位が供給された画素から出力された信号が重畳されてしまう、所謂クロストークが発生するおそれがあった。
【０００６】
本発明は、このような従来の構成が有していた問題を解決しようとするものであり、増幅用ＴＦＴと選択用ＴＦＴとを含む画素を有する検出装置において選択用ＴＦＴのオフリーク対策が向上された検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の検出装置は、放射線又は光を電荷に変換する変換素子と、ゲートが前記変換素子に接続された第１薄膜トランジスタと、ゲートが駆動配線に接続され、第１領域と、第２領域と、前記第１領域及び前記第２領域より不純物の濃度が低い真性半導体領域であり前記第１領域と前記第２領域との間で当該ゲートの正射影が位置する第３領域と、を有する多結晶半導体層を含み、前記第１領域及び前記第２領域の一方が前記第１薄膜トランジスタのソース及びドレインの一方に接続された第２薄膜トランジスタと、を有する検出装置であって、前記多結晶半導体層は、前記第１領域と前記第３領域との間に前記第１領域及び前記第２領域よりも前記不純物の濃度が低い第４領域と、前記第２領域と前記第３領域との間に前記第１領域及び前記第２領域よりも前記不純物の濃度が低い第５領域と、を含む
【発明の効果】
【０００８】
本発明により、増幅用ＴＦＴと選択用ＴＦＴとを含む画素を有する検出装置において選択用ＴＦＴのオフリーク対策が向上された検出装置を提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る検出装置の１画素あたりの平面図である。
【図２】本発明の第１の実施形態に係る検出装置の断面図である。
【図３】本発明に係る検出装置の概略的等価回路である。
【図４】本発明の第２の実施形態に係る検出装置の１画素あたりの平面図である。
【図５】本発明の第２の実施形態に係る検出装置の断面図である。
【図６】本発明の検出装置を用いた放射線検出システムの概念図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。
【００１１】
（第１の実施形態）
先ず、図１及び図２（ａ），（ｂ）を用いて本発明の第１の実施形態に係る検出装置の一画素の構成について説明する。図１は１画素あたりの平面図である。なお、図１では、簡便化の為、変換素子１００については第１電極１０１のみを示している。図２（ａ）は図１のＡ−Ａ’での断面図であり、図２（ｂ）は図１のＢ−Ｂ’での断面図である。
本発明の検出装置における１つの画素は、放射線又は光を電荷に変換する変換素子１００と、変換素子１００の電荷に応じた信号を増幅する第１薄膜トランジスタ（ＴＦＴ）１１０と、を含む。また、画素は、電荷に応じて増幅された信号を選択的に出力する第２薄膜トランジスタ（ＴＦＴ）１２０と、変換素子１００及び第１ＴＦＴ１１０のゲートをリセットするための第３薄膜トランジスタ（ＴＦＴ）１３０と、を含む。
【００１２】
本実施形態では、変換素子１００は、光電変換素子であるＰＩＮ型のフォトダイオードを用いている。変換素子１００は、ガラス基板等の絶縁性の基板１９０の上に設けられた第１〜第３ＴＦＴの上に層間絶縁層１９５を挟んで積層されて配置されている。変換素子１００は、層間絶縁層１９５の上に、層間絶縁層側から順に設けられた、第１電極１０１と、第１導電型の不純物半導体層１０２と、半導体層１０３と、第２導電型の不純物半導体層１０４と、第２電極１０５と、を含む。ここで、第１導電型の不純物半導体層１０２は、半導体層１０３及び第２導電型の不純物半導体層１０４よりも第１導電型の不純物の濃度が高いものである。また、第２導電型の不純物半導体層１０４は、第１導電型の不純物半導体層１０２及び半導体層１０３よりも第２導電型の不純物の濃度が高いものである。第１導電型と第２導電型とは互いに異なる導電型であり、例えば第１導電型がｎ型であれば第２導電型はｐ型である。第２電極１０５には電極配線（不図示）が電気的に接続される。第１電極１０１は、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、層間絶縁層１９５に設けられたコンタクトホールＣＨ１において、第１ＴＦＴ１１０のゲート１１４に電気的に接続される。また、第１電極１０１は、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、層間絶縁層１９５に設けられたコンタクトホールＣＨ２において、第３ＴＦＴ１３０のソース及びドレインの一方である不純物半導体領域１３３に電気的に接続される。なお、本実施形態では、非晶質シリコンを主材料とした第１導電型の不純物半導体層１０２、半導体層１０３、第２導電型の不純物半導体層１０４を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第１導電型の不純物半導体層１０２、半導体層１０３、第２導電型の不純物半導体層１０４を用いた、放射線を直接電荷に変換する素子も用いることができる。
【００１３】
第１ＴＦＴ１１０は、基板１９０の上に設けられた第１絶縁層１９１の上に、基板側から順に、多結晶半導体層としての多結晶シリコン層と、ゲート絶縁層１９２と、ゲート１１４と、を含む。第１ＴＦＴ１１０の多結晶半導体層は、チャネル領域１１１と、チャネル領域１１１よりも不純物の濃度が高い不純物領域１１２と、チャネル領域１１１よりも不純物の濃度が高い不純物領域１１３と、を含む。チャネル領域１１１は真性半導体領域であり、チャネル領域１１１となる多結晶半導体層の真性半導体領域には、ゲート１１４の正射影が位置する。不純物領域１１２と不純物領域１１３は同じ導電型の不純物がドープされたものであり、一方がソースとなり他方がドレインとなる。ゲート１１４は、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、層間絶縁層１９５に設けられたコンタクトホールＣＨ１において、変換素子１００の第１電極１０１と電気的に接続されている。本実施形態では、不純物領域１１２は第１電源配線１４０と電気的に接続されている。
【００１４】
第２ＴＦＴ１２０は、基板１９０の上に設けられた第１絶縁層１９１の上に、基板側から順に設けられた、多結晶半導体層としての多結晶シリコン層と、ゲート絶縁層１９２と、ゲート１２４と、を含む。第２ＴＦＴ１２０の多結晶半導体層は、チャネル領域１２１と、チャネル領域１２１よりも不純物の濃度が高い不純物領域１２２と、チャネル領域１２１よりも不純物の濃度が高い不純物領域１２３と、を含む。本発明の第３領域に相当するチャネル領域１２１は真性半導体領域であり、チャネル領域１１１となる多結晶半導体層の真性半導体領域には、ゲート１２４の正射影が位置する。不純物領域１２２及び１２３は本発明の第１領域及び第２領域に相当する。ここで、不純物領域１２２にドープされた不純物と不純物領域１２３にドープされた不純物とは、同じ導電型の不純物である。なお、本実施形態では、第１ＴＦＴ１１０の不純物領域１１３と第２ＴＦＴの不純物領域１２２とが共有化されている。
【００１５】
ただし、本発明はそれに限定されるものではなく、不純物領域１１３と不純物領域１２２とが分離されていてもよく、不純物領域１１３と不純物領域１２２とが電気的に接続されていればよい。ここで、本実施形態の多結晶半導体層は、チャネル領域１２１と不純物領域１２２との間に、不純物領域１２２及び１２３と同じ導電型で不純物領域１２２及び１２３よりも不純物の濃度が低い第４領域１２５を有する。この第４領域１２５は、チャネル領域１２１よりも不純物の濃度が高い。また、本実施形態の多結晶半導体層は、チャネル領域１２１と不純物領域１２３との間に、不純物領域１２２及び１２３と同じ導電型で不純物領域１２２及び１２３よりも不純物の濃度が低い第５領域１２６を有する。この第５領域１２６は、チャネル領域１２１よりも不純物の濃度が高い。第４領域１２５及び第５領域１２６は、所謂ＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｄｒａｉｎ）領域である。本実施形態の第２ＴＦＴ１２０は、このようなＬＤＤ構造を有するため、ゲート１２４に非導通用の電位を供給した状態での抵抗値（オフ抵抗）が十分確保できる。それにより他の画素の変換素子とのクロストークを低減することが可能となる。これらの各領域の不純物の濃度は、第２ＴＦＴ１２０の移動度が、１０〜６００（ｃｍ２／Ｖｓ）となるように、設定されることが望ましい。ここで、第２ＴＦＴ１２０の移動度μ（ｃｍ２／Ｖｓ）は、以下の式（１）で規定される。
【００１６】
Ｉｄｓ＝μ×Ｃｉ×（Ｖｇｓ−Ｖｔｈ）×Ｖｄｓ×Ｗ／Ｌ （１）
ここで、Ｗ（ｃｍ）はチャネル幅、Ｌ（ｃｍ）はチャネル長、Ｃｉ（Ｆ）はチャネルの単位面積当たりの容量、Ｖｇｓ（ｖ）は第２ＴＦＴ１２０全体のゲート−ドレイン間電圧、Ｖｔｈ（ｖ）は閾値電圧である。また、Ｖｄｓ（ｖ）は第２ＴＦＴ１２０全体のドレイン−ソース間電圧、Ｉｄｓ（Ａ）は第２ＴＦＴ１２０全体のドレイン−ソース間電流である。
【００１７】
また、第２ＴＦＴ１２０のチャネル領域１２１の移動度μｃ（ｃｍ２／Ｖｓ）は、以下の式（２）で規定される。
【００１８】
Ｉｄｓ＝μｃ×Ｃｉ×（ｖｇｓ−Ｖｔｈ）×ｖｄｓ×Ｗ／Ｌ （２）
ここで、ｖｇｓ（ｖ）は第２ＴＦＴ１２０のチャネルのゲート−ドレイン間電圧、ｖｄｓ（ｖ）は第２ＴＦＴ１２０のチャネルのドレイン−ソース間電圧である。
【００１９】
また、Ｖｇｓとｖｇｓ、Ｖｄｓとｖｄｓは、以下の式（３）及び（４）で規定される。
【００２０】
Ｖｇｓ＝ｖｇｓ＋Ｉｄｓ×ＲＬＤＤ （３）
Ｖｄｓ＝ｖｄｓ＋２×Ｉｄｓ×ＲＬＤＤ （４）
ここで、ＲＬＤＤ（Ω）はＬＤＤ領域の抵抗値である。
【００２１】
また、ＲＬＤＤは、以下の式（５）で規定される。
【００２２】
ＲＬＤＤ＝Ｒ□×ＬＬＤＤ／Ｗ （５）
ここで、Ｒ□（Ω／ｓｑ）はＬＤＤ領域のシート抵抗、ＬＬＤＤ（ｃｍ）はＬＤＤ領域の長さ（ＬＤＤ長）である。
【００２３】
また、第２ＴＦＴ１２０全体のオン抵抗Ｒｏｎ（Ω）は、以下の式（６）で規定される。
【００２４】
Ｒｏｎ＝Ｖｄｓ／Ｉｄｓ （６）
以上の式（１）〜（６）により、以下の式（７）及び（８）が導出される。
【００２５】
μ＝μｃ×｛（Ｖｇｓ‐Ｖｔｈ−Ｉｄｓ×Ｒ□×ＬＬＤＤ／Ｗ）×（Ｒｏｎ−２×Ｒ□×ＬＬＤＤ／Ｗ）｝／｛（Ｖｇｓ−Ｖｔｈ）×Ｒｏｎ｝ （７）
μｃ＝１／｛Ｃｉ×（Ｖｇｓ−Ｉｄｓ×Ｒ□×ＬＬＤＤ／Ｗ）×（Ｒｏｎ−２×Ｒ□×ＬＬＤＤ／Ｗ）×Ｗ／Ｌ｝ （８）
式（７）及び（８）を満たすように、第２ＴＦＴ１２０のチャネル幅Ｗ、チャネル長Ｌ、ＬＤＤ領域のシート抵抗Ｒ□、ＬＤＤ領域の長さ（ＬＤＤ長）ＬＬＤＤを適宜設定することが好ましい。また、ＬＤＤ領域のシート抵抗Ｒ□を得るために、ＬＤＤ領域の不純物濃度や厚さを適宜設定することがより望ましい。ゲート１２４は選択用駆動配線１５０に電気的に接続されており、不純物領域１２３は信号配線１６０と電気的に接続されている。なお、本実施形態では、第１ＴＦＴ１１０の不純物領域１１２に第１電源配線１４０が、第２ＴＦＴ１２０の不純物領域１２３に信号配線１６０が、それぞれ接続されている形態を説明したが、本発明はそれに限定されるものではない。第１ＴＦＴ１１０の不純物領域１１２に信号配線１６０が、第２ＴＦＴ１２０の不純物領域１２３に第１電源配線１４０が、それぞれ接続されている形態でもよい。
【００２６】
第３ＴＦＴ１３０は、基板１９０の上に設けられた第１絶縁層１９１の上に、基板側から順に設けられた、多結晶半導体層としての多結晶シリコン層と、ゲート絶縁層１９２と、ゲート１３４と、を含む。第３ＴＦＴ１３０の多結晶半導体層は、チャネル領域１３１と、チャネル領域１３１よりも不純物の濃度が高い不純物領域１３２と、チャネル領域１３１よりも不純物の濃度が高い不純物領域１３３と、を含む。チャネル領域１３１は多結晶半導体層のゲート１３４の正投影が位置する真性半導体領域であり、不純物領域１３２にドープされた不純物と不純物領域１３３にドープされた不純物とは、同じ導電型の不純物である。ここで、第３ＴＦＴ１３０の多結晶半導体層は、チャネル領域１３１と不純物領域１３２との間に、不純物領域１３２及び１３３と同じ導電型で不純物領域１３２及び１３３よりも不純物の濃度が低いＬＤＤ領域１３５を有する。このＬＤＤ領域１３５は、チャネル領域１３１よりも不純物の濃度が高い。また、第３ＴＦＴ１３０の多結晶半導体層は、チャネル領域１３１と不純物領域１３３との間に、不純物領域１３２及び１３３と同じ導電型で不純物領域１３２及び１３３よりも不純物の濃度が低いＬＤＤ領域１３６を有する。このＬＤＤ領域１３６は、チャネル領域１３１よりも不純物の濃度が高い。本実施形態の第３ＴＦＴ１３０は、このようなＬＤＤ構造を有するため、ゲート１３４に非導通用の電位を供給した状態での抵抗値（オフ抵抗）が十分確保できる。それにより変換素子１００の第１電極１０１の電位の保持の確実性が向上する。ゲート１３４はリセット用駆動配線１７０に電気的に接続されており、不純物領域１３３は第２電源配線１８０と電気的に接続されている。また、不純物領域１３２は、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、層間絶縁層１９５に設けられたコンタクトホールＣＨ２において、変換素子１００の第１電極１０１と電気的に接続されている。なお、第３ＴＦＴ１３０のオフ抵抗は、第２ＴＦＴ１２０のオフ抵抗よりも高いことが望ましい。第２ＴＦＴ１２０では信号出力に相応の速度が要求されるが、第３ＴＦＴ１３０では速度よりも電位保持の確実性が要求されるためである。そのため、第３ＴＦＴ１３０のＬＤＤ領域１３５及び１３６の不純物の濃度を、第２ＴＦＴ１２０の第４領域１２５及び第５領域１２６の不純物の濃度よりも低くすることが有効である。また、第３ＴＦＴ１３０のチャネル領域１３１のＷ／Ｌを第２ＴＦＴ１２０のチャネル領域のＷ／Ｌよりも大きくしたり、第３ＴＦＴのゲート１３４を第２ＴＦＴのゲート１２４よりも多く設けたりすることが好ましい。また、第３ＴＦＴ１３０を第２ＴＦＴ１２０とは別に形成された非晶質シリコン等の非晶質半導体層を有するＴＦＴで形成してもよい。
【００２７】
ゲート絶縁層１９２は、各ＴＦＴの多結晶半導体層を覆うように設けられており、第１パッシベーション層１９３はゲート絶縁層１９２及び各ゲートを覆うように設けられている。第２パッシベーション層１９４は各ＴＦＴ、第１電源配線１４０、信号配線１６０、及び第２電源配線１８０を覆うように設けられており、層間絶縁層１９５は第２パッシベーション層１９４を覆うように設けられている。第３パッシベーション層１９６は変換素子１１０を覆うように設けられており、第４パッシベーション層１９７は第３パッシベーション層１９６を覆うように設けられている。ゲート絶縁層１９２、第１パッシベーション層１９３、第２パッシベーション層１９４、及び、第３パッシベーション層１９６は、窒化シリコン等の無機絶縁材料を用いることが好ましい。また、層間絶縁層１９５及び第４パッシベーション層１９７は、表面平坦性確保のために厚い膜厚での形成が容易な有機絶縁材料を用いることが好ましい。
【００２８】
次に、図３を用いて本発明に係る検出装置の概略的等価回路を説明する。なお、図３の検出装置はｎ行ｍ列（ｎ，ｍはいずれも２以上の自然数）の画素アレイを有する。本実施形態における検出装置は、基板１９０の上に、行方向及び列方向に配列された複数の画素３０１を画素アレイが設けられている。各画素３０１は、変換素子１００と第１ＴＦＴ１１０と第２ＴＦＴ１２０と第３ＴＦＴ１３０とを含む。変換素子の第２電極１０５側の表面に、放射線を可視光に波長変換するシンチレータ（不図示）が配置されてもよい。バイアス電源３０５は、複数の変換素子１００の第２電極１０５に共通に接続され、変換素子１００が逆バイアスとなる電位Ｖｓを第２電極１０５に供給する。選択用駆動配線１５０は、行方向に配列された複数の第２ＴＦＴ１２０のゲート１２４に共通に接続され、選択用駆動回路３０２に電気的に接続される。選択用駆動回路３０２が列方向に複数配列された選択用駆動配線１５０に、導通用と非導通用の電位を含む駆動パルスを順次に又は同時に供給することにより、増幅された信号が行単位で画素から、行方向に配列された複数の信号配線１６０に並列に出力される。信号配線１６０は、列方向に配列された複数の第２ＴＦＴ１２０の第３領域１２１に共通に接続され、読出回路３０４に電気的に接続される。リセット用駆動配線１７０は、行方向に配列された複数の第３ＴＦＴ１３０のゲート１３４に共通に接続され、リセット用駆動回路３０３に電気的に接続される。リセット用駆動回路３０３が列方向に複数配列されたリセット用駆動配線１７０に、導通用の電位と非導通用の電位とを含む駆動パルスを順次に又は同時に供給する。それにより、変換素子１００の第１電極１０１に第２電源配線１８０を介して第２電源回路３０７から初期電位Ｖｓｓが供給される。また、第１ＴＦＴ１１０の第２領域１１２には、第１電源配線１４０を介して第１電源回路３０６から電位Ｖｄｄが供給される。なお、電位Ｖｓｓと電位Ｖｄｄとが同じ電位である場合には、各電源及び各電源配線を共通化してもよい。
【００２９】
（第２の実施形態）
次に、図４及び図５（ａ），（ｂ）を用いて本発明の第２の実施形態に係る検出装置の一画素の構成について説明する。図４は１画素あたりの平面図である。なお、図４では、簡便化の為、変換素子１００については第１電極１０１のみを示している。図５（ａ）は図４のＡ−Ａ’での断面図であり、図５（ｂ）は図４のＢ−Ｂ’での断面図である。また、第１の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
【００３０】
第１の実施形態における第２ＴＦＴ１２０の多結晶半導体層は、ＬＤＤ領域である第４領域１２５とＬＤＤ領域である第５領域１２６とを有するものである。一方、本実施形態における第２ＴＦＴ１２０’の多結晶半導体層は、チャネル領域１２１と不純物領域１２２との間に、不純物領域１２２及び１２３よりも不純物の濃度が低く、且つ、チャネル領域１２１と不純物の濃度が略同等の、第４領域‘１２７を有する。また、本実施形態における第２ＴＦＴ１２０’の多結晶半導体層は、チャネル領域１２１と不純物領域１２３との間に、不純物領域１２２及び１２３よりも不純物の濃度が低く、且つ、チャネル領域１２１と不純物の濃度が略同等である、第５領域１２８を有する。つまり、第４領域１２５’と第５領域１２６’は、不純物領域１２２及び１２３と同じ導電型の不純物がドープされていない真性半導体領域であり、ゲート１２４の正射影が位置する領域の外側に存在する真性半導体領域である。一方、チャネル領域１２１は、ゲート１２４の正投影が位置する領域の内側に存在する真性半導体領域である。第４領域１２５’と第５領域１２６’は、ＬＤＤ領域である第４領域１２５や第５領域１２６と比べてオフ抵抗を更に高くすることができる。それにより第１の実施形態に比べてよりクロストークを低減することが可能となる。
【００３１】
また、本実施形態の第３ＴＦＴ１３０’の多結晶半導体層は、第２ＴＦＴ１２０’と同様に、チャネル領域１３１と不純物領域１３２との間に真性半導体領域１３７’を、チャネル領域１３１と不純物領域１３３との間に真性半導体領域‘１３８を、それぞれ有する。それにより第１の実施形態に比べて、変換素子１１０の第１電極１１１の電位の保持の確実性がより向上する。
【００３２】
（応用実施形態）
次に、図６を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
【００３３】
放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、放射線検出装置６０４０に含まれる変換部３の各変換素子１２に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して変換部３で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００３４】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【符号の説明】
【００３５】
１００ 変換素子
１０１ 第１電極
１１０ 第１ＴＦＴ（増幅用）
１１１ チャネル領域
１１２、１１３ 不純物領域
１１４ ゲート
１２０ 第２ＴＦＴ（選択用）
１２１ 第３領域
１２２ 第１領域
１２３ 第２領域
１２４ ゲート
１２５、１２５’ 第４領域
１２６、１２６’ 第５領域
１３０ 第３ＴＦＴ（リセット用）
【特許請求の範囲】
【請求項１】
放射線又は光を電荷に変換する変換素子と、
ゲートが前記変換素子に接続された第１薄膜トランジスタと、
ゲートが駆動配線に接続され、第１領域と、第２領域と、前記第１領域及び前記第２領域より不純物の濃度が低い真性半導体領域であり前記第１領域と前記第２領域との間で当該ゲートの正射影が位置する第３領域と、を有する多結晶半導体層を含み、前記第１領域及び前記第２領域の一方が前記第１薄膜トランジスタのソース及びドレインの一方に接続された第２薄膜トランジスタと、
を有する検出装置であって、
前記多結晶半導体層は、前記第１領域と前記第３領域との間に前記第１領域及び前記第２領域よりも前記不純物の濃度が低い第４領域と、前記第２領域と前記第３領域との間に前記第１領域及び前記第２領域よりも前記不純物の濃度が低い第５領域と、を含む検出装置。
【請求項２】
前記第４領域及び前記第５領域は、前記第３領域よりも前記不純物の濃度が高い請求項１に記載の検出装置。
【請求項３】
前記第４領域と前記第５領域は、前記多結晶半導体層の前記ゲートの正投影が位置する領域の外側に存在する真性半導体領域である請求項１に記載の検出装置。
【請求項４】
ゲートが前記駆動配線とは異なる他の駆動配線に接続され、第１領域と第２領域との間で当該ゲートの正投影が位置する領域に当該第１領域及び当該第２領域より不純物の濃度が低い真性半導体領域であるチャネル領域を有する半導体層を含み、当該第１領域及び当該第２領域の一方が前記第１薄膜トランジスタのゲートに接続された第３薄膜トランジスタを、更に有する請求項１から３のいずれか１項に記載の検出装置。
【請求項５】
前記第３薄膜トランジスタの半導体層は多結晶半導体層であり、当該多結晶半導体層は、前記第３薄膜トランジスタの第１領域と前記チャネル領域との間に、及び、前記第３薄膜トランジスタの第２領域と前記チャネル領域との間に、前記第３薄膜トランジスタの第１及び第２領域よりも前記不純物の濃度が低い領域を含む請求項４に記載の検出装置。
【請求項６】
前記第３薄膜トランジスタの第１及び第２領域よりも前記不純物の濃度が低い領域は、前記チャネル領域よりも前記不純物の濃度が高い請求項５に記載の検出装置。
【請求項７】
前記第３薄膜トランジスタの第１及び第２領域よりも前記不純物の濃度が低い領域は、前記第３薄膜トランジスタの多結晶半導体層の前記第３薄膜トランジスタのゲートの正射影が位置する領域の外側に存在する真性半導体領域である請求項５に記載の検出装置。
【請求項８】
前記第３薄膜トランジスタの半導体層は非晶質半導体層である請求項４に記載の検出装置。
【請求項９】
前記第３薄膜トランジスタは、前記第２薄膜トランジスタよりもオフ抵抗が高い請求項４から８のいずれか１項に記載の検出装置。
【請求項１０】
請求項１から９のいずれか１項に記載の検出装置と、
前記検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備する検出システム。
【請求項１】
放射線又は光を電荷に変換する変換素子と、
ゲートが前記変換素子に接続された第１薄膜トランジスタと、
ゲートが駆動配線に接続され、第１領域と、第２領域と、前記第１領域及び前記第２領域より不純物の濃度が低い真性半導体領域であり前記第１領域と前記第２領域との間で当該ゲートの正射影が位置する第３領域と、を有する多結晶半導体層を含み、前記第１領域及び前記第２領域の一方が前記第１薄膜トランジスタのソース及びドレインの一方に接続された第２薄膜トランジスタと、
を有する検出装置であって、
前記多結晶半導体層は、前記第１領域と前記第３領域との間に前記第１領域及び前記第２領域よりも前記不純物の濃度が低い第４領域と、前記第２領域と前記第３領域との間に前記第１領域及び前記第２領域よりも前記不純物の濃度が低い第５領域と、を含む検出装置。
【請求項２】
前記第４領域及び前記第５領域は、前記第３領域よりも前記不純物の濃度が高い請求項１に記載の検出装置。
【請求項３】
前記第４領域と前記第５領域は、前記多結晶半導体層の前記ゲートの正投影が位置する領域の外側に存在する真性半導体領域である請求項１に記載の検出装置。
【請求項４】
ゲートが前記駆動配線とは異なる他の駆動配線に接続され、第１領域と第２領域との間で当該ゲートの正投影が位置する領域に当該第１領域及び当該第２領域より不純物の濃度が低い真性半導体領域であるチャネル領域を有する半導体層を含み、当該第１領域及び当該第２領域の一方が前記第１薄膜トランジスタのゲートに接続された第３薄膜トランジスタを、更に有する請求項１から３のいずれか１項に記載の検出装置。
【請求項５】
前記第３薄膜トランジスタの半導体層は多結晶半導体層であり、当該多結晶半導体層は、前記第３薄膜トランジスタの第１領域と前記チャネル領域との間に、及び、前記第３薄膜トランジスタの第２領域と前記チャネル領域との間に、前記第３薄膜トランジスタの第１及び第２領域よりも前記不純物の濃度が低い領域を含む請求項４に記載の検出装置。
【請求項６】
前記第３薄膜トランジスタの第１及び第２領域よりも前記不純物の濃度が低い領域は、前記チャネル領域よりも前記不純物の濃度が高い請求項５に記載の検出装置。
【請求項７】
前記第３薄膜トランジスタの第１及び第２領域よりも前記不純物の濃度が低い領域は、前記第３薄膜トランジスタの多結晶半導体層の前記第３薄膜トランジスタのゲートの正射影が位置する領域の外側に存在する真性半導体領域である請求項５に記載の検出装置。
【請求項８】
前記第３薄膜トランジスタの半導体層は非晶質半導体層である請求項４に記載の検出装置。
【請求項９】
前記第３薄膜トランジスタは、前記第２薄膜トランジスタよりもオフ抵抗が高い請求項４から８のいずれか１項に記載の検出装置。
【請求項１０】
請求項１から９のいずれか１項に記載の検出装置と、
前記検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備する検出システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−３３９４５（Ｐ２０１３−３３９４５Ａ）
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願番号】特願２０１２−１４０７４０（Ｐ２０１２−１４０７４０）
【出願日】平成２４年６月２２日（２０１２．６．２２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願日】平成２４年６月２２日（２０１２．６．２２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]