薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
【課題】薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置を提供する。
【解決手段】基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第1半導体層及び第2半導体層と、前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレインである電極とを含み、前記第1半導体層は前記第2半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ及びその製造方法に関する。また、前記薄膜トランジスタを含む有機電界発光表示装置とその製造方法に関する。
【解決手段】基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第1半導体層及び第2半導体層と、前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレインである電極とを含み、前記第1半導体層は前記第2半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ及びその製造方法に関する。また、前記薄膜トランジスタを含む有機電界発光表示装置とその製造方法に関する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置(fabricating method of poly silicon, thin film transistor, fabricating method of the thin film transistor, and organic lighting emitting diode display device comprising the same)に関し、より詳しくは、金属触媒を用いて結晶化される半導体層の金属触媒の濃度を調節して電気的特性が優れる薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置に関する。
【背景技術】
【0002】
一般に、多結晶シリコン層は、高い電界効果移動度と高速動作回路への適用が可能であり、CMOS回路構成が可能であるという長所を有し、薄膜トランジスタ用半導体層の用途によく用いられる。このような多結晶シリコン層を用いた薄膜トランジスタは、主にアクティブマトリクス液晶ディスプレイ装置(AMLCD)の能動素子と有機電界発光素子(OLED)のスイッチング素子及び駆動素子に用いられる。
【0003】
前記非晶質シリコンを多結晶シリコンに結晶化する方法には、固相結晶化法(Solid Phase Crystallization)、エキシマレーザ結晶化法(Excimer Laser Crystallization)、金属誘導結晶化法(MIC,Metal Induced Crystallization)及び金属誘導側面結晶化法(MILC,Metal Induced Lateral Crystallization)などがある。そこで、固相結晶化法は、非晶質シリコン層を、薄膜トランジスタを用いるディスプレイ素子基板を形成する物質であるガラスの変形温度である約700℃以下で数時間〜数十時間にかけてアニーリングする方法であり、エキシマレーザ結晶化法は、エキシマレーザを、非晶質シリコン層に走査して最短時間の間に局所的に高い温度で加熱して結晶化する方法であり、金属誘導結晶化法は、ニッケル、パラジウム、金、アルミニウムなどの金属を、非晶質シリコン層に接触させるか、または注入して前記金属によって非晶質シリコン層が多結晶シリコン層に相変化を誘導する現象を利用する方法であり、金属誘導側面結晶化法は、金属とシリコンとが反応して生成したシリサイドが側面に継続的に伝播されながら順に非晶質シリコン層の結晶化を誘導する方法を利用する結晶化方法である。
【0004】
しかし、前記の固相結晶化法は、工程時間が長く高温で長時間熱処理することになるので、基板が変形しやすいという短所を有し、エキシマレーザ結晶化法は、高価なレーザ装置が必要であるとともに、多結晶化した表面に突起(protrusion)が発生するため、半導体層とゲート絶縁膜との界面特性が悪くなるという短所がある。
【0005】
現在において、金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化方法よりも低い温度で早期時間内に結晶化することのできる長所を有しているため、多く研究されている。金属を利用した結晶化方法は、金属誘導結晶化(MIC)方法、金属誘導側面結晶化(MILC)方法及びSGS結晶化方法などがある。
【0006】
薄膜トランジスタの特性を決定する主要素の1つが漏洩電流であって、特に、前記の金属触媒を用いて結晶化した半導体層では、前記金属触媒がチャンネル領域に残留して漏洩電流が増加される。したがって、チャンネル領域での残留金属触媒の濃度を制御しないと、薄膜トランジスタの漏洩電流が増加して電気的特性が低下するという問題がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】大韓民国出願第2006−0058774号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、上記の従来技術の問題点を解決するためのものであって、金属触媒を用いて結晶化した半導体層を用いる薄膜トランジスタにおいて、前記半導体層に残留する残留金属触媒を最小化し、特性が向上された薄膜トランジスタとその製造方法及び前記薄膜トランジスタを含む有機電界発光表示装置とその製造方法を提供することに目的がある。
【課題を解決するための手段】
【0009】
本発明は薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置に関し、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第1半導体層及び第2半導体層と、前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレインである電極とを含み、前記第2半導体層は前記第1半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ及びその製造方法を提供する。
【0010】
また、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第1半導体層と、前記第1半導体層上に位置する第2半導体層と、前記第1半導体層及び第2半導体層と絶縁されているゲート電極と、前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極と、前記ソース/ドレイン電極上に位置する絶縁膜と、前記絶縁膜上に位置して前記ソース/ドレイン電極と電気的に接続する第1電極、有機膜層及び第2電極とを含み、前記第2半導体層は前記第1半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする有機電界発光表示装置を提供する。
【発明の効果】
【0011】
本発明によれば、金属触媒を用いて結晶化した半導体層を含む薄膜トランジスタ及びその製造方法とそれを含む有機電界発光表示装置を提供することによって、従来の金属触媒を用いて結晶化した半導体層よりも結晶粒が大きくて残留金属が少ない優れた半導体層を形成する方法を提供することができ、スレッショルド電圧、Ioff特性が向上された薄膜トランジスタ及びその製造方法とそれを含む有機電界発光表示装置を提供することができ、特性が向上された素子を生産することができる。
【図面の簡単な説明】
【0012】
【図1A】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1B】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1C】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1D】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1E】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1F】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1G】本発明に係る第1金属触媒結晶化領域を示す写真である。
【図1H】本発明に係る第2金属触媒結晶化領域を示す写真である。
【図2A】本発明に係るトップゲート薄膜トランジスタを示す図である。
【図2B】本発明に係るトップゲート薄膜トランジスタを示す図である。
【図2C】本発明に係るトップゲート薄膜トランジスタを示す図である。
【図3A】本発明に係るボトムゲート薄膜トランジスタを示す図である。
【図3B】本発明に係るボトムゲート薄膜トランジスタを示す図である。
【図3C】本発明に係るボトムゲート薄膜トランジスタを示す図である。
【図3D】本発明に係るボトムゲート薄膜トランジスタを示す図である。
【図4】本発明に係る有機電界発光表示装置を示す図である。
【発明を実施するための形態】
【0013】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと理解される。
【0014】
図1A及び図1Eは、本発明の第1実施例に係る結晶化工程の断面図である。
図1Aに示すように、ガラスまたはプラスチックの基板100上にバッファ層110を形成する。前記バッファ層110は、化学気相蒸着(Chemical Vapor Deposition)法または物理気相蒸着(Physical Vapor Deposition)法を利用してシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて断層またはその積層構造で形成される。このとき、前記バッファ層110は、前記基板100から発生する水分や不純物の拡散を防止する、または結晶化時に熱伝達速度を調節することによって、非晶質シリコン層の結晶化が好ましく行えるような役割をする。
【0015】
続いて、前記バッファ層110上に、第1非晶質シリコン層120を形成する。このとき、前記非晶質シリコン層120は化学気相蒸着法または物理気相蒸着法を利用することができる。また、前記第1非晶質シリコン層120を形成する際、または、形成した後に脱水素処理して水素の濃度を低くする工程を行うことができる。
【0016】
次に、前記第1非晶質シリコン層120を多結晶シリコン層に結晶化する。本発明では、MIC(Metal Induced Crystallization)法、MILC(Metal Induced Lateral Crystallization)法またはSGS(Super Grain Silicon)法などのような金属触媒を利用した結晶化方法を用いて前記第1非晶質シリコン層を多結晶シリコン層に結晶化する。このとき、結晶化された多結晶シリコン層領域を第1金属触媒結晶化領域として定義する。
【0017】
以下、本発明では、前記結晶化法の中で好ましい実施形態であるSGS結晶化法について説明する。
【0018】
前記SGS法は、非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節して結晶粒の大きさを数μmないし数百μmまで調節できる結晶化方法である。前記非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節するための一実施例として、前記非晶質シリコン層上に拡散層を形成し、前記拡散層上に金属触媒層を形成した後に熱処理して金属触媒を拡散することができ、工程によっては拡散層を形成しないで金属触媒層を低濃度で形成するなどで、拡散する金属触媒の濃度を低濃度に調節することもできる。図1Bは、前記第1非晶質シリコン層上に拡散層と金属触媒層を形成する工程の断面図である。
【0019】
図1Bに示すように、前記第1非晶質シリコン120上に拡散層130が形成される。このとき、前記拡散層130は、後工程から形成される金属触媒が熱処理工程を介して拡散できるシリコン窒化膜で形成することが好ましく、シリコン窒化膜とシリコン酸化膜との複層を用いることができる。前記拡散層130は、化学気相蒸着法または物理気相蒸着法などのような方法で形成される。このとき、前記拡散層130の厚さは1〜2000Åで形成される。前記拡散層130の厚さが1Å未満である場合は、前記拡散層130が拡散される金属触媒の量を阻止することが困難で、2000Åを超える場合は前記非晶質シリコン層120に拡散される金属触媒の量が少なくて多結晶シリコン層に結晶化することが困難となる。
【0020】
続いて、前記拡散層130上に金属触媒を蒸着して金属触媒層140を形成する。このとき、前記金属触媒は、Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr、及びCdからなる群から選択されるいずれか1つを用いることができるが、好ましくは、ニッケル(Ni)を用いる。このとき、前記金属触媒層140は、前記拡散層130上に1011〜1015atoms/cm2の面密度に形成されるが、前記金属触媒が1011atoms/cm2の面密度よりも少なく形成した場合は結晶化の核であるシードの量が少なく前記第1非晶質シリコン層がSGS法による多結晶シリコン層に結晶化することが困難であって、前記金属触媒が1015atoms/cm2の面密度よりも多く形成された場合は第1非晶質シリコン層に拡散する金属触媒の量が多くて多結晶シリコン層の結晶粒が小さくなり、また、残留する金属触媒量が多くなって、前記多結晶シリコン層をパターニングして形成する半導体層の特性が低下されることになる。
【0021】
図1Cは、前記基板を熱処理して金属触媒を、拡散層を介して拡散させ、第1非晶質シリコン層の界面に移動させる工程の断面図である。
【0022】
図1Cに示すように、前記バッファ層110、第1非晶質シリコン層120、拡散層130及び金属触媒層140が形成された前記基板100を熱処理150し、前記金属触媒層140の金属触媒のうちの一部を前記第1非晶質シリコン層120の表面に移動させる。すなわち、前記熱処理150により前記拡散層130を通過して拡散する金属触媒140a、140bのうち、微量の金属触媒140bだけが前記第1非晶質シリコン層120の表面に拡散し、殆どの金属触媒140aは前記非晶質シリコン層120に到達しないか、または前記拡散層130を通過することができない。
【0023】
したがって、前記拡散層130の拡散阻止能力により前記第1非晶質シリコン層120の表面に到達する金属触媒量が決定されるが、前記拡散層130の拡散阻止能力は前記拡散層130の厚さと密接な関係がある。すなわち、前記拡散層130の厚さが厚いほど拡散する量は小さいので結晶粒の大きさは大きくなり、厚さが薄いほど拡散する量は多くなるので結晶粒の大きさは小さくなる。
【0024】
このとき、前記熱処理150の工程は、200〜900℃、好ましくは350〜500℃の温度範囲で数秒ないし数時間の間行って前記金属触媒を拡散することになるが、この温度及び時間で行った場合には過度な熱処理工程による基板の変形などを防止することができ、製造コストや収率の観点から好ましい。前記熱処理150工程は、炉(furnace)工程、RTA(Rapid Thermal Annealing)工程、UV工程またはレーザ(Laser)工程のうちいずれか1つの工程を用いることができる。
【0025】
図1Dは、拡散する金属触媒により第1非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
【0026】
図1Dに示すように、前記拡散層130を通過して前記第1非晶質シリコン層120の表面に拡散する金属触媒140bにより前記第1非晶質シリコン層120が第1金属触媒結晶化領域160Aに結晶化される。すなわち、前記拡散する金属触媒140bが非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、前記金属シリサイドが結晶化核であるシードを形成し、非晶質シリコン層が多結晶シリコン層に結晶化されて第1金属触媒結晶化領域を形成し、第1金属触媒結晶化領域を第1SGS結晶化領域として定義する。
【0027】
一方、図1Dでは、前記拡散層130と金属触媒層140とを除去せず、前記熱処理150工程を行ったが、金属触媒を前記第1非晶質シリコン層120上に拡散させて結晶化核である金属シリサイドを形成した後、前記拡散層130と金属触媒層140とを除去して熱処理することによって多結晶シリコン層を形成させてもよい。
【0028】
図1Eに示すように、第1SGS結晶化領域である第1金属触媒結晶化領域160Aをパターニングして島状に形成した後、基板100全面に第2晶質シリコン層を形成した後、前記第1金属触媒結晶化領域160Aを形成する場合と同じく熱処理150’して第2金属触媒結晶化領域170Aに結晶化する。
【0029】
このような熱処理によって前記第2非晶質シリコン層は結晶化されて、第2金属触媒結晶化領域170Aを活性化することで、前記第2金属触媒結晶化領域170Aは前記第1金属触媒結晶化領域160Aに残留している残留金属触媒により結晶化されたもので、残留金属触媒量は第2金属触媒結晶化領域170Aの量が第1金属触媒結晶化領域160Aの量よりも少ない。前記第2金属触媒結晶化領域170Aは第2SGS結晶化領域に定義し、前記第2SGS結晶化領域は前記第1SGS結晶化領域からの残留金属触媒が拡散されて結晶化された領域である。
【0030】
また、前記第2SGS結晶化領域である第2金属触媒結晶化領域170Aの結晶粒は、第1SGS結晶化領域である第1金属触媒結晶化領域160Aの結晶粒大きさの3〜4倍程度の大きさを有する特徴がある。そして、前記結晶化領域の表面をエッチングして観察すると、第1金属触媒結晶化領域160Aの表面にはシードが存在する一方、第2金属触媒結晶化領域170Aには下部にシードが形成して上部に成長するためシードが表面から見えなく結晶粒境界が不鮮明で不明確である。したがって、第2金属触媒結晶化領域は第1金属触媒結晶化領域よりも結晶粒境界が少なく含まれ、また、少なく含まれるため電荷移動に対するベリアが少なく含まれるので電気的特性が優れる。
【0031】
図1Gは前記第1金属触媒結晶化領域160Aの表面を撮影した写真であり、図1Hは前記第2金属触媒結晶化領域170Aの表面を撮影した写真である。
【0032】
図1G及び図1Hに示すように、図1Gは前記第1金属触媒結晶化領域の表面であって、前述したように、結晶粒内のシードを目で確認することができ、グレインバウンダリ(grain boundary)が明確である。しかし、第1金属触媒結晶化領域内の残留金属触媒により結晶化された第2金属触媒結晶化領域を詳細に観察すると、結晶粒の境界が明確でなくてグレインバウンダリが不鮮明であり、シードも存在しない。前記第2金属触媒結晶化領域は、下部の第1金属触媒結晶化領域と第2金属触媒結晶化領域とが付き合っている部分にシードが存在し、その部分から結晶が成長するためシリコン層を複数回エッチングすることによって第2金属触媒結晶化領域の下部にシードが存在することを分かる。そして、前記第2金属触媒結晶化領域は、第1金属触媒結晶化領域の残留金属触媒により結晶化されるので、第2金属触媒結晶化領域の残留金属触媒量が第1金属触媒結晶化領域の残留金属触媒量よりも少ない。
【0033】
よって、上記の相違点から第1SGS結晶化領域である第1金属触媒結晶化領域と第2SGS結晶化領域である第2金属触媒結晶化領域とを判別することができる。
【0034】
図2Aないし図2Cでは、本発明の第1実施例に係る多結晶シリコン層の製造方法を用いてトップゲート薄膜トランジスタを製造する工程を示す断面図である。
【0035】
図2Aに示すように、図1Gの前記第1金属触媒結晶化領域160A及び第2金属触媒結晶化領域170Aを含む基板100を用意する。このとき、前記第1金属触媒結晶化領域160Aは島状にパターニングされた後に第2金属触媒結晶化領域170Aを結晶化し、前記パターニングされた第1金属触媒結晶化領域は第1半導体層160に定義される。
【0036】
前記第2金属触媒結晶化領域170Aをパターニングして第2半導体層170として形成する。このとき、第2半導体層170は第1半導体層よりも面積が広くパターニングし、好ましくは第1半導体層160が前記第2半導体層170のチャンネル領域下部に位置し、第2半導体層170のチャンネル領域の面積と同一であるか、または小さく形成される。その理由は、第1半導体層160が第2半導体層170よりも面積が小さい場合が、第1半導体層160が第2半導体層170の面積と同一である場合よりも第1半導体層160内部に残留する金属触媒が第2半導体層170によく拡散されて結晶化に最も効果的であるためである。また、第1半導体層160が第2半導体層170のチャンネル領域の下部に対応するように形成した場合が、第2半導体層170のチャンネル領域の結晶化がより効果的であるからである。
【0037】
前記第1半導体層160上部の第2半導体層170の表面は、触媒金属と直接接続しないので、表面をきれいに均一な状態に維持することができ、第1半導体層から触媒金属が均一に拡散するため結晶性も優れており、結晶化後の触媒金属は、第2半導体層170として構成した領域のみに移動するので、金属汚染による漏洩電流も改善することができる。このとき、前記第1半導体層160は第1SGS結晶化領域であって、前記第2半導体層170は第2SGS結晶化領域である。
【0038】
図2Bに示すように、前記第1半導体層160及び第2半導体層170を含む基板100全面にわたってゲート絶縁膜180を形成する。前記ゲート絶縁膜180は、シリコン酸化膜、シリコン窒化膜またはその二重層とすることができる。
【0039】
続いて、前記ゲート絶縁膜180上に、アルミニウム(Al)またはアルミニウム−ネオジム(Al−Nd)のようなアルミニウム合金の単一層やクロム(Cr)またはモリブデン(Mo)合金の上にアルミニウム合金が積層された多重層をゲート電極用金属層(図示せず)として形成し、フォトエッチング工程により前記ゲート電極用金属層をエッチングして前記第1半導体層170のチャンネル領域に対応する部分にゲート電極185を形成する。
【0040】
そして、前記ゲート電極185を含む基板100全面にわたって層間絶縁膜190を形成する。ここで、前記層間絶縁膜190は、シリコン窒化膜、シリコン酸化膜またはその多重層とすることができる。
【0041】
続いて、図2Cに示すように、前記層間絶縁膜190及び前記ゲート絶縁膜180をエッチングして前記第2半導体層170のソース/ドレイン領域を露出するコンタクトホールを形成する。前記コンタクトホールを介して前記ソース/ドレイン領域と接続するソース/ドレイン電極200a、200bを形成する。ここで、前記ソース/ドレイン電極200a、200bは、モリブデン(Mo)、クロム(Cr)、タングステン(W)、モリブデンタングステン(MoW)、アルミニウム(Al)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、窒化チタン(TiN)、銅(Cu)、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)、及び銅合金(Cu alloy)のうちから選択されるいずれか1つで形成することができる。これによって、前記半導体層170、前記ゲート電極185及び前記ソース/ドレイン電極200a、200bを含む薄膜トランジスタが完成される。
【0042】
表1は、本発明の実施例に係る第2SGS結晶化領域と従来の第1SGS結晶化領域に形成した半導体層との特性を比較したものである。
【0043】
【表1】
【0044】
実施例は、上述したように、半導体層を、金属触媒を用いて第1金属触媒結晶化領域を形成し、前記第1金属触媒結晶化領域上に残留する金属触媒で2次的な結晶化を行って形成する第2金属触媒結晶化領域を形成し、半導体層として形成した第2SGS結晶化領域で構成された半導体層である。そして比較例は、一般の金属触媒により第1金属触媒結晶化領域を形成した後にそれを半導体層として形成した第1SGS結晶化領域で構成された半導体層である。
【0045】
表1に示すように、第1金属触媒結晶化領域からのシード拡散により結晶化された第2SGS結晶化領域の第2金属触媒結晶化領域で構成された半導体層は、第1SGS結晶化領域の第1金属触媒結晶化領域で構成された半導体層よりもスレッショルド電圧が低く、かつ電子移動度が良好で、かつSファクタも小さい。さらに、第2SGS結晶化領域を有する実施例の第2金属触媒結晶化領域の場合、優れたオフ電流特性を有する。
【0046】
図3Aないし図3Cは、本発明の第1実施例に係る多結晶シリコン層の製造方法を用いて形成したボトムゲート薄膜トランジスタを製造する工程の断面図である。以下、特に言及した場合を除いては、前記実施例の説明を参照されたい。
【0047】
図3Aに示すように、基板300上にバッファ層310を形成する。前記バッファ層310上にゲート電極用金属層(図示せず)を形成し、フォトエッチング工程で前記ゲート電極用金属層をエッチングしてゲート電極320を形成する。続いて、前記ゲート電極320を形成した前記基板300上にゲート絶縁膜330を形成する。
【0048】
その後、前記ゲート絶縁膜330上に第1非晶質シリコン層を形成し、図1の実施例のように金属触媒を用いて前記非晶質シリコン層を結晶化して第1SGS結晶化領域の第1金属触媒結晶化領域340Aを形成する。
【0049】
続いて、図3Bに示すように、前記第1金属触媒結晶化領域340Aをパターニングして前記ゲート電極320に対応するようにパターニングして第1半導体層340を形成する。前記第1半導体層340上に第2非晶質シリコン層を形成した後、第2非晶質シリコン層を第1実施例と同一方法で第1金属触媒結晶化領域内の残留金属触媒の拡散による第2金属触媒結晶化領域350Aを形成する。
【0050】
続いて、図3Cに示すように、前記第2金属触媒結晶化領域170Aをパターニングして第2半導体層350を形成する。このとき、第2半導体層350は第1半導体層よりも面積が広くパターニングされ、第1半導体層340は第1実施例と同じく前記第2半導体層170のチャンネル領域下部に位置し、第2半導体層170のチャンネル領域の面積と同じであるか、または小さく形成する。前記第1半導体層340は第1SGS結晶化領域であり、第2半導体層350は第2SGS結晶化領域である。
【0051】
続いて、図3Dに示すように、前記基板300上にソース/ドレイン導電膜を形成してパターニングし、ソース/ドレイン電極360、361を形成する。ここで、前記ソース/ドレイン電極360、361は、モリブデン(Mo)、クロム(Cr)、タングステン(W)、モリブデンタングステン(MoW)、アルミニウム(Al)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、窒化チタン(TiN)、銅(Cu)、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)、及び銅合金(Cu alloy)のうちから選択されるいずれか1つで形成することができる。これにより、前記第1半導体層340、第2半導体層350、前記ゲート電極320及び前記ソース/ドレイン電極360、361を含むボトムゲート薄膜トランジスタが完成される。
【0052】
図4は、本発明の第1実施例を用いて形成したトップゲート薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【0053】
図4に示すように、前記本発明の図2Cの実施例に係る薄膜トランジスタを含む前記基板100全面に絶縁膜210を形成する。前記絶縁膜210は、無機膜であるシリコン酸化膜、シリコン窒化膜またはSOGのうちから選択されるいずれか1つまたは有機膜であるポリイミド(polyimide)、ベンゾサイクロブテン系樹脂(benzocyclobutene series resin)またはアクリレート(acrylate)のうちから選択されるいずれか1つで形成することができる。また前記無機膜と前記有機膜の積層構造に形成されることもできる。
【0054】
前記絶縁膜210をエッチングして前記ソースまたはドレイン電極200a、200bを露出するビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極200a、200bのうちいずれか1つと接続する第1電極220を形成する。前記第1電極220はアノードまたはカソードに形成することができる。前記第1電極220がアノードの場合、前記アノードはITO、IZOまたはITZOのうちいずれか1つからなる透明導電膜で形成することができ、カソードの場合に前記カソードは、Mg、Ca、Al、Ag、Baまたはその合金を用いて形成することができる。
【0055】
続いて、前記第1電極220上に、前記第1電極220の表面一部を露出する開口部を有する画素定義膜230を形成し、前記露出した第1電極220上に発光層を含む有機膜層240を形成する。前記有機膜層240には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される1つまたは複数の層をさらに含むことができる。続いて、前記有機膜層240上に第2電極250を形成する。これにより、本発明の一実施例に係る有機電界発光表示装置が完成される。
【0056】
よって、本発明は、本発明の実施例に係る多結晶シリコン製造方法を用いる薄膜トランジスタ及び有機電界発光表示装置の半導体層は、従来のSGS法による半導体層よりも特性が向上された優れた素子であって、ディスプレイ用として最も効果的である。
【符号の説明】
【0057】
100 基板
110 バッファ層
120 第1非晶質シリコン層
130 拡散層
140 金属触媒層
140a、140b 金属触媒
150、150’ 熱処理
160A 第1金属触媒結晶化領域
170A 第2金属触媒結晶化領域
【技術分野】
【0001】
本発明は、多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置(fabricating method of poly silicon, thin film transistor, fabricating method of the thin film transistor, and organic lighting emitting diode display device comprising the same)に関し、より詳しくは、金属触媒を用いて結晶化される半導体層の金属触媒の濃度を調節して電気的特性が優れる薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置に関する。
【背景技術】
【0002】
一般に、多結晶シリコン層は、高い電界効果移動度と高速動作回路への適用が可能であり、CMOS回路構成が可能であるという長所を有し、薄膜トランジスタ用半導体層の用途によく用いられる。このような多結晶シリコン層を用いた薄膜トランジスタは、主にアクティブマトリクス液晶ディスプレイ装置(AMLCD)の能動素子と有機電界発光素子(OLED)のスイッチング素子及び駆動素子に用いられる。
【0003】
前記非晶質シリコンを多結晶シリコンに結晶化する方法には、固相結晶化法(Solid Phase Crystallization)、エキシマレーザ結晶化法(Excimer Laser Crystallization)、金属誘導結晶化法(MIC,Metal Induced Crystallization)及び金属誘導側面結晶化法(MILC,Metal Induced Lateral Crystallization)などがある。そこで、固相結晶化法は、非晶質シリコン層を、薄膜トランジスタを用いるディスプレイ素子基板を形成する物質であるガラスの変形温度である約700℃以下で数時間〜数十時間にかけてアニーリングする方法であり、エキシマレーザ結晶化法は、エキシマレーザを、非晶質シリコン層に走査して最短時間の間に局所的に高い温度で加熱して結晶化する方法であり、金属誘導結晶化法は、ニッケル、パラジウム、金、アルミニウムなどの金属を、非晶質シリコン層に接触させるか、または注入して前記金属によって非晶質シリコン層が多結晶シリコン層に相変化を誘導する現象を利用する方法であり、金属誘導側面結晶化法は、金属とシリコンとが反応して生成したシリサイドが側面に継続的に伝播されながら順に非晶質シリコン層の結晶化を誘導する方法を利用する結晶化方法である。
【0004】
しかし、前記の固相結晶化法は、工程時間が長く高温で長時間熱処理することになるので、基板が変形しやすいという短所を有し、エキシマレーザ結晶化法は、高価なレーザ装置が必要であるとともに、多結晶化した表面に突起(protrusion)が発生するため、半導体層とゲート絶縁膜との界面特性が悪くなるという短所がある。
【0005】
現在において、金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化方法よりも低い温度で早期時間内に結晶化することのできる長所を有しているため、多く研究されている。金属を利用した結晶化方法は、金属誘導結晶化(MIC)方法、金属誘導側面結晶化(MILC)方法及びSGS結晶化方法などがある。
【0006】
薄膜トランジスタの特性を決定する主要素の1つが漏洩電流であって、特に、前記の金属触媒を用いて結晶化した半導体層では、前記金属触媒がチャンネル領域に残留して漏洩電流が増加される。したがって、チャンネル領域での残留金属触媒の濃度を制御しないと、薄膜トランジスタの漏洩電流が増加して電気的特性が低下するという問題がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】大韓民国出願第2006−0058774号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、上記の従来技術の問題点を解決するためのものであって、金属触媒を用いて結晶化した半導体層を用いる薄膜トランジスタにおいて、前記半導体層に残留する残留金属触媒を最小化し、特性が向上された薄膜トランジスタとその製造方法及び前記薄膜トランジスタを含む有機電界発光表示装置とその製造方法を提供することに目的がある。
【課題を解決するための手段】
【0009】
本発明は薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置に関し、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第1半導体層及び第2半導体層と、前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレインである電極とを含み、前記第2半導体層は前記第1半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ及びその製造方法を提供する。
【0010】
また、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第1半導体層と、前記第1半導体層上に位置する第2半導体層と、前記第1半導体層及び第2半導体層と絶縁されているゲート電極と、前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極と、前記ソース/ドレイン電極上に位置する絶縁膜と、前記絶縁膜上に位置して前記ソース/ドレイン電極と電気的に接続する第1電極、有機膜層及び第2電極とを含み、前記第2半導体層は前記第1半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする有機電界発光表示装置を提供する。
【発明の効果】
【0011】
本発明によれば、金属触媒を用いて結晶化した半導体層を含む薄膜トランジスタ及びその製造方法とそれを含む有機電界発光表示装置を提供することによって、従来の金属触媒を用いて結晶化した半導体層よりも結晶粒が大きくて残留金属が少ない優れた半導体層を形成する方法を提供することができ、スレッショルド電圧、Ioff特性が向上された薄膜トランジスタ及びその製造方法とそれを含む有機電界発光表示装置を提供することができ、特性が向上された素子を生産することができる。
【図面の簡単な説明】
【0012】
【図1A】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1B】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1C】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1D】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1E】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1F】本発明に係る多結晶シリコン層の製造方法を示す図である。
【図1G】本発明に係る第1金属触媒結晶化領域を示す写真である。
【図1H】本発明に係る第2金属触媒結晶化領域を示す写真である。
【図2A】本発明に係るトップゲート薄膜トランジスタを示す図である。
【図2B】本発明に係るトップゲート薄膜トランジスタを示す図である。
【図2C】本発明に係るトップゲート薄膜トランジスタを示す図である。
【図3A】本発明に係るボトムゲート薄膜トランジスタを示す図である。
【図3B】本発明に係るボトムゲート薄膜トランジスタを示す図である。
【図3C】本発明に係るボトムゲート薄膜トランジスタを示す図である。
【図3D】本発明に係るボトムゲート薄膜トランジスタを示す図である。
【図4】本発明に係る有機電界発光表示装置を示す図である。
【発明を実施するための形態】
【0013】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと理解される。
【0014】
図1A及び図1Eは、本発明の第1実施例に係る結晶化工程の断面図である。
図1Aに示すように、ガラスまたはプラスチックの基板100上にバッファ層110を形成する。前記バッファ層110は、化学気相蒸着(Chemical Vapor Deposition)法または物理気相蒸着(Physical Vapor Deposition)法を利用してシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて断層またはその積層構造で形成される。このとき、前記バッファ層110は、前記基板100から発生する水分や不純物の拡散を防止する、または結晶化時に熱伝達速度を調節することによって、非晶質シリコン層の結晶化が好ましく行えるような役割をする。
【0015】
続いて、前記バッファ層110上に、第1非晶質シリコン層120を形成する。このとき、前記非晶質シリコン層120は化学気相蒸着法または物理気相蒸着法を利用することができる。また、前記第1非晶質シリコン層120を形成する際、または、形成した後に脱水素処理して水素の濃度を低くする工程を行うことができる。
【0016】
次に、前記第1非晶質シリコン層120を多結晶シリコン層に結晶化する。本発明では、MIC(Metal Induced Crystallization)法、MILC(Metal Induced Lateral Crystallization)法またはSGS(Super Grain Silicon)法などのような金属触媒を利用した結晶化方法を用いて前記第1非晶質シリコン層を多結晶シリコン層に結晶化する。このとき、結晶化された多結晶シリコン層領域を第1金属触媒結晶化領域として定義する。
【0017】
以下、本発明では、前記結晶化法の中で好ましい実施形態であるSGS結晶化法について説明する。
【0018】
前記SGS法は、非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節して結晶粒の大きさを数μmないし数百μmまで調節できる結晶化方法である。前記非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節するための一実施例として、前記非晶質シリコン層上に拡散層を形成し、前記拡散層上に金属触媒層を形成した後に熱処理して金属触媒を拡散することができ、工程によっては拡散層を形成しないで金属触媒層を低濃度で形成するなどで、拡散する金属触媒の濃度を低濃度に調節することもできる。図1Bは、前記第1非晶質シリコン層上に拡散層と金属触媒層を形成する工程の断面図である。
【0019】
図1Bに示すように、前記第1非晶質シリコン120上に拡散層130が形成される。このとき、前記拡散層130は、後工程から形成される金属触媒が熱処理工程を介して拡散できるシリコン窒化膜で形成することが好ましく、シリコン窒化膜とシリコン酸化膜との複層を用いることができる。前記拡散層130は、化学気相蒸着法または物理気相蒸着法などのような方法で形成される。このとき、前記拡散層130の厚さは1〜2000Åで形成される。前記拡散層130の厚さが1Å未満である場合は、前記拡散層130が拡散される金属触媒の量を阻止することが困難で、2000Åを超える場合は前記非晶質シリコン層120に拡散される金属触媒の量が少なくて多結晶シリコン層に結晶化することが困難となる。
【0020】
続いて、前記拡散層130上に金属触媒を蒸着して金属触媒層140を形成する。このとき、前記金属触媒は、Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr、及びCdからなる群から選択されるいずれか1つを用いることができるが、好ましくは、ニッケル(Ni)を用いる。このとき、前記金属触媒層140は、前記拡散層130上に1011〜1015atoms/cm2の面密度に形成されるが、前記金属触媒が1011atoms/cm2の面密度よりも少なく形成した場合は結晶化の核であるシードの量が少なく前記第1非晶質シリコン層がSGS法による多結晶シリコン層に結晶化することが困難であって、前記金属触媒が1015atoms/cm2の面密度よりも多く形成された場合は第1非晶質シリコン層に拡散する金属触媒の量が多くて多結晶シリコン層の結晶粒が小さくなり、また、残留する金属触媒量が多くなって、前記多結晶シリコン層をパターニングして形成する半導体層の特性が低下されることになる。
【0021】
図1Cは、前記基板を熱処理して金属触媒を、拡散層を介して拡散させ、第1非晶質シリコン層の界面に移動させる工程の断面図である。
【0022】
図1Cに示すように、前記バッファ層110、第1非晶質シリコン層120、拡散層130及び金属触媒層140が形成された前記基板100を熱処理150し、前記金属触媒層140の金属触媒のうちの一部を前記第1非晶質シリコン層120の表面に移動させる。すなわち、前記熱処理150により前記拡散層130を通過して拡散する金属触媒140a、140bのうち、微量の金属触媒140bだけが前記第1非晶質シリコン層120の表面に拡散し、殆どの金属触媒140aは前記非晶質シリコン層120に到達しないか、または前記拡散層130を通過することができない。
【0023】
したがって、前記拡散層130の拡散阻止能力により前記第1非晶質シリコン層120の表面に到達する金属触媒量が決定されるが、前記拡散層130の拡散阻止能力は前記拡散層130の厚さと密接な関係がある。すなわち、前記拡散層130の厚さが厚いほど拡散する量は小さいので結晶粒の大きさは大きくなり、厚さが薄いほど拡散する量は多くなるので結晶粒の大きさは小さくなる。
【0024】
このとき、前記熱処理150の工程は、200〜900℃、好ましくは350〜500℃の温度範囲で数秒ないし数時間の間行って前記金属触媒を拡散することになるが、この温度及び時間で行った場合には過度な熱処理工程による基板の変形などを防止することができ、製造コストや収率の観点から好ましい。前記熱処理150工程は、炉(furnace)工程、RTA(Rapid Thermal Annealing)工程、UV工程またはレーザ(Laser)工程のうちいずれか1つの工程を用いることができる。
【0025】
図1Dは、拡散する金属触媒により第1非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
【0026】
図1Dに示すように、前記拡散層130を通過して前記第1非晶質シリコン層120の表面に拡散する金属触媒140bにより前記第1非晶質シリコン層120が第1金属触媒結晶化領域160Aに結晶化される。すなわち、前記拡散する金属触媒140bが非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、前記金属シリサイドが結晶化核であるシードを形成し、非晶質シリコン層が多結晶シリコン層に結晶化されて第1金属触媒結晶化領域を形成し、第1金属触媒結晶化領域を第1SGS結晶化領域として定義する。
【0027】
一方、図1Dでは、前記拡散層130と金属触媒層140とを除去せず、前記熱処理150工程を行ったが、金属触媒を前記第1非晶質シリコン層120上に拡散させて結晶化核である金属シリサイドを形成した後、前記拡散層130と金属触媒層140とを除去して熱処理することによって多結晶シリコン層を形成させてもよい。
【0028】
図1Eに示すように、第1SGS結晶化領域である第1金属触媒結晶化領域160Aをパターニングして島状に形成した後、基板100全面に第2晶質シリコン層を形成した後、前記第1金属触媒結晶化領域160Aを形成する場合と同じく熱処理150’して第2金属触媒結晶化領域170Aに結晶化する。
【0029】
このような熱処理によって前記第2非晶質シリコン層は結晶化されて、第2金属触媒結晶化領域170Aを活性化することで、前記第2金属触媒結晶化領域170Aは前記第1金属触媒結晶化領域160Aに残留している残留金属触媒により結晶化されたもので、残留金属触媒量は第2金属触媒結晶化領域170Aの量が第1金属触媒結晶化領域160Aの量よりも少ない。前記第2金属触媒結晶化領域170Aは第2SGS結晶化領域に定義し、前記第2SGS結晶化領域は前記第1SGS結晶化領域からの残留金属触媒が拡散されて結晶化された領域である。
【0030】
また、前記第2SGS結晶化領域である第2金属触媒結晶化領域170Aの結晶粒は、第1SGS結晶化領域である第1金属触媒結晶化領域160Aの結晶粒大きさの3〜4倍程度の大きさを有する特徴がある。そして、前記結晶化領域の表面をエッチングして観察すると、第1金属触媒結晶化領域160Aの表面にはシードが存在する一方、第2金属触媒結晶化領域170Aには下部にシードが形成して上部に成長するためシードが表面から見えなく結晶粒境界が不鮮明で不明確である。したがって、第2金属触媒結晶化領域は第1金属触媒結晶化領域よりも結晶粒境界が少なく含まれ、また、少なく含まれるため電荷移動に対するベリアが少なく含まれるので電気的特性が優れる。
【0031】
図1Gは前記第1金属触媒結晶化領域160Aの表面を撮影した写真であり、図1Hは前記第2金属触媒結晶化領域170Aの表面を撮影した写真である。
【0032】
図1G及び図1Hに示すように、図1Gは前記第1金属触媒結晶化領域の表面であって、前述したように、結晶粒内のシードを目で確認することができ、グレインバウンダリ(grain boundary)が明確である。しかし、第1金属触媒結晶化領域内の残留金属触媒により結晶化された第2金属触媒結晶化領域を詳細に観察すると、結晶粒の境界が明確でなくてグレインバウンダリが不鮮明であり、シードも存在しない。前記第2金属触媒結晶化領域は、下部の第1金属触媒結晶化領域と第2金属触媒結晶化領域とが付き合っている部分にシードが存在し、その部分から結晶が成長するためシリコン層を複数回エッチングすることによって第2金属触媒結晶化領域の下部にシードが存在することを分かる。そして、前記第2金属触媒結晶化領域は、第1金属触媒結晶化領域の残留金属触媒により結晶化されるので、第2金属触媒結晶化領域の残留金属触媒量が第1金属触媒結晶化領域の残留金属触媒量よりも少ない。
【0033】
よって、上記の相違点から第1SGS結晶化領域である第1金属触媒結晶化領域と第2SGS結晶化領域である第2金属触媒結晶化領域とを判別することができる。
【0034】
図2Aないし図2Cでは、本発明の第1実施例に係る多結晶シリコン層の製造方法を用いてトップゲート薄膜トランジスタを製造する工程を示す断面図である。
【0035】
図2Aに示すように、図1Gの前記第1金属触媒結晶化領域160A及び第2金属触媒結晶化領域170Aを含む基板100を用意する。このとき、前記第1金属触媒結晶化領域160Aは島状にパターニングされた後に第2金属触媒結晶化領域170Aを結晶化し、前記パターニングされた第1金属触媒結晶化領域は第1半導体層160に定義される。
【0036】
前記第2金属触媒結晶化領域170Aをパターニングして第2半導体層170として形成する。このとき、第2半導体層170は第1半導体層よりも面積が広くパターニングし、好ましくは第1半導体層160が前記第2半導体層170のチャンネル領域下部に位置し、第2半導体層170のチャンネル領域の面積と同一であるか、または小さく形成される。その理由は、第1半導体層160が第2半導体層170よりも面積が小さい場合が、第1半導体層160が第2半導体層170の面積と同一である場合よりも第1半導体層160内部に残留する金属触媒が第2半導体層170によく拡散されて結晶化に最も効果的であるためである。また、第1半導体層160が第2半導体層170のチャンネル領域の下部に対応するように形成した場合が、第2半導体層170のチャンネル領域の結晶化がより効果的であるからである。
【0037】
前記第1半導体層160上部の第2半導体層170の表面は、触媒金属と直接接続しないので、表面をきれいに均一な状態に維持することができ、第1半導体層から触媒金属が均一に拡散するため結晶性も優れており、結晶化後の触媒金属は、第2半導体層170として構成した領域のみに移動するので、金属汚染による漏洩電流も改善することができる。このとき、前記第1半導体層160は第1SGS結晶化領域であって、前記第2半導体層170は第2SGS結晶化領域である。
【0038】
図2Bに示すように、前記第1半導体層160及び第2半導体層170を含む基板100全面にわたってゲート絶縁膜180を形成する。前記ゲート絶縁膜180は、シリコン酸化膜、シリコン窒化膜またはその二重層とすることができる。
【0039】
続いて、前記ゲート絶縁膜180上に、アルミニウム(Al)またはアルミニウム−ネオジム(Al−Nd)のようなアルミニウム合金の単一層やクロム(Cr)またはモリブデン(Mo)合金の上にアルミニウム合金が積層された多重層をゲート電極用金属層(図示せず)として形成し、フォトエッチング工程により前記ゲート電極用金属層をエッチングして前記第1半導体層170のチャンネル領域に対応する部分にゲート電極185を形成する。
【0040】
そして、前記ゲート電極185を含む基板100全面にわたって層間絶縁膜190を形成する。ここで、前記層間絶縁膜190は、シリコン窒化膜、シリコン酸化膜またはその多重層とすることができる。
【0041】
続いて、図2Cに示すように、前記層間絶縁膜190及び前記ゲート絶縁膜180をエッチングして前記第2半導体層170のソース/ドレイン領域を露出するコンタクトホールを形成する。前記コンタクトホールを介して前記ソース/ドレイン領域と接続するソース/ドレイン電極200a、200bを形成する。ここで、前記ソース/ドレイン電極200a、200bは、モリブデン(Mo)、クロム(Cr)、タングステン(W)、モリブデンタングステン(MoW)、アルミニウム(Al)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、窒化チタン(TiN)、銅(Cu)、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)、及び銅合金(Cu alloy)のうちから選択されるいずれか1つで形成することができる。これによって、前記半導体層170、前記ゲート電極185及び前記ソース/ドレイン電極200a、200bを含む薄膜トランジスタが完成される。
【0042】
表1は、本発明の実施例に係る第2SGS結晶化領域と従来の第1SGS結晶化領域に形成した半導体層との特性を比較したものである。
【0043】
【表1】
【0044】
実施例は、上述したように、半導体層を、金属触媒を用いて第1金属触媒結晶化領域を形成し、前記第1金属触媒結晶化領域上に残留する金属触媒で2次的な結晶化を行って形成する第2金属触媒結晶化領域を形成し、半導体層として形成した第2SGS結晶化領域で構成された半導体層である。そして比較例は、一般の金属触媒により第1金属触媒結晶化領域を形成した後にそれを半導体層として形成した第1SGS結晶化領域で構成された半導体層である。
【0045】
表1に示すように、第1金属触媒結晶化領域からのシード拡散により結晶化された第2SGS結晶化領域の第2金属触媒結晶化領域で構成された半導体層は、第1SGS結晶化領域の第1金属触媒結晶化領域で構成された半導体層よりもスレッショルド電圧が低く、かつ電子移動度が良好で、かつSファクタも小さい。さらに、第2SGS結晶化領域を有する実施例の第2金属触媒結晶化領域の場合、優れたオフ電流特性を有する。
【0046】
図3Aないし図3Cは、本発明の第1実施例に係る多結晶シリコン層の製造方法を用いて形成したボトムゲート薄膜トランジスタを製造する工程の断面図である。以下、特に言及した場合を除いては、前記実施例の説明を参照されたい。
【0047】
図3Aに示すように、基板300上にバッファ層310を形成する。前記バッファ層310上にゲート電極用金属層(図示せず)を形成し、フォトエッチング工程で前記ゲート電極用金属層をエッチングしてゲート電極320を形成する。続いて、前記ゲート電極320を形成した前記基板300上にゲート絶縁膜330を形成する。
【0048】
その後、前記ゲート絶縁膜330上に第1非晶質シリコン層を形成し、図1の実施例のように金属触媒を用いて前記非晶質シリコン層を結晶化して第1SGS結晶化領域の第1金属触媒結晶化領域340Aを形成する。
【0049】
続いて、図3Bに示すように、前記第1金属触媒結晶化領域340Aをパターニングして前記ゲート電極320に対応するようにパターニングして第1半導体層340を形成する。前記第1半導体層340上に第2非晶質シリコン層を形成した後、第2非晶質シリコン層を第1実施例と同一方法で第1金属触媒結晶化領域内の残留金属触媒の拡散による第2金属触媒結晶化領域350Aを形成する。
【0050】
続いて、図3Cに示すように、前記第2金属触媒結晶化領域170Aをパターニングして第2半導体層350を形成する。このとき、第2半導体層350は第1半導体層よりも面積が広くパターニングされ、第1半導体層340は第1実施例と同じく前記第2半導体層170のチャンネル領域下部に位置し、第2半導体層170のチャンネル領域の面積と同じであるか、または小さく形成する。前記第1半導体層340は第1SGS結晶化領域であり、第2半導体層350は第2SGS結晶化領域である。
【0051】
続いて、図3Dに示すように、前記基板300上にソース/ドレイン導電膜を形成してパターニングし、ソース/ドレイン電極360、361を形成する。ここで、前記ソース/ドレイン電極360、361は、モリブデン(Mo)、クロム(Cr)、タングステン(W)、モリブデンタングステン(MoW)、アルミニウム(Al)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、窒化チタン(TiN)、銅(Cu)、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)、及び銅合金(Cu alloy)のうちから選択されるいずれか1つで形成することができる。これにより、前記第1半導体層340、第2半導体層350、前記ゲート電極320及び前記ソース/ドレイン電極360、361を含むボトムゲート薄膜トランジスタが完成される。
【0052】
図4は、本発明の第1実施例を用いて形成したトップゲート薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【0053】
図4に示すように、前記本発明の図2Cの実施例に係る薄膜トランジスタを含む前記基板100全面に絶縁膜210を形成する。前記絶縁膜210は、無機膜であるシリコン酸化膜、シリコン窒化膜またはSOGのうちから選択されるいずれか1つまたは有機膜であるポリイミド(polyimide)、ベンゾサイクロブテン系樹脂(benzocyclobutene series resin)またはアクリレート(acrylate)のうちから選択されるいずれか1つで形成することができる。また前記無機膜と前記有機膜の積層構造に形成されることもできる。
【0054】
前記絶縁膜210をエッチングして前記ソースまたはドレイン電極200a、200bを露出するビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極200a、200bのうちいずれか1つと接続する第1電極220を形成する。前記第1電極220はアノードまたはカソードに形成することができる。前記第1電極220がアノードの場合、前記アノードはITO、IZOまたはITZOのうちいずれか1つからなる透明導電膜で形成することができ、カソードの場合に前記カソードは、Mg、Ca、Al、Ag、Baまたはその合金を用いて形成することができる。
【0055】
続いて、前記第1電極220上に、前記第1電極220の表面一部を露出する開口部を有する画素定義膜230を形成し、前記露出した第1電極220上に発光層を含む有機膜層240を形成する。前記有機膜層240には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される1つまたは複数の層をさらに含むことができる。続いて、前記有機膜層240上に第2電極250を形成する。これにより、本発明の一実施例に係る有機電界発光表示装置が完成される。
【0056】
よって、本発明は、本発明の実施例に係る多結晶シリコン製造方法を用いる薄膜トランジスタ及び有機電界発光表示装置の半導体層は、従来のSGS法による半導体層よりも特性が向上された優れた素子であって、ディスプレイ用として最も効果的である。
【符号の説明】
【0057】
100 基板
110 バッファ層
120 第1非晶質シリコン層
130 拡散層
140 金属触媒層
140a、140b 金属触媒
150、150’ 熱処理
160A 第1金属触媒結晶化領域
170A 第2金属触媒結晶化領域
【特許請求の範囲】
【請求項1】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層及び第2半導体層と、
前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、
前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、
前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極をと、を含み、
前記第1半導体層は前記第2半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ。
【請求項2】
前記第1半導体層及び第2半導体層は、金属触媒による多結晶シリコン層であることを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項3】
前記第1半導体層は第1SGS結晶化領域であり、前記第2半導体層は第2SGS結晶化領域であることを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項4】
前記第1半導体層は、前記第2半導体層のチャンネル領域の下部に位置することを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項5】
前記第2半導体層の結晶粒の大きさは、前記第1半導体層の結晶粒の大きさよりも大きいことを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項6】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層及び第2半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置する第1半導体層及び第2半導体層と、
前記第2半導体層と一部が接続するソース/ドレイン電極と、を含み、
前記第1半導体層上部に第2半導体層が位置することを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項7】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置するゲート電極と、
前記ゲート電極を含む基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記ゲート電極に対応されるように位置する第1半導体層及び第2半導体層と、
前記第2半導体層と一部が接続するソース/ドレイン電極と、を含み、
前記第1半導体層上部に第2半導体層が位置することを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項8】
基板を用意する工程と、
前記基板上に位置するバッファ層を形成する工程と、
前記バッファ層上に第1半導体層を形成する工程と、
前記第1半導体層上に第2半導体層を形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極を形成する工程と、を含み、
前記第1半導体層及び第2半導体層は金属触媒に結晶化された多結晶シリコン層であり、前記第2半導体層は前記第1半導体層内の金属触媒で結晶化することを含み、前記第1半導体層の面積は前記第2半導体層の面積よりも小さく形成することを特徴とする薄膜トランジスタの製造方法。
【請求項9】
前記バッファ層上に第1半導体層を形成する工程と、前記第1半導体層上に第2半導体層を形成する工程とは、
前記バッファ層上に第1非晶質シリコン層を形成する工程と、
前記第1非晶質シリコン層上に金属触媒層を形成する工程と、
前記基板を熱処理して前記第1非晶質シリコン層を第1金属触媒結晶化領域に結晶化する工程と、
前記金属触媒層を除去する工程と、
前記第1金属触媒結晶化領域をパターニングして第1半導体層で形成する工程と、
前記第1半導体層上に第2非晶質シリコン層を形成する工程と、
前記第2非晶質シリコン層を熱処理して第2金属触媒結晶化領域に形成する工程と、
前記第2金属触媒結晶化領域をパターニングして第2半導体層に形成する工程と、
を含むことを特徴とする請求項8に記載の薄膜トランジスタの製造方法。
【請求項10】
前記第1非晶質シリコン層と前記金属触媒層との間には、拡散層をさらに含めた後に結晶化を行うことを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項11】
前記熱処理は、350〜500℃で行うことを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項12】
前記金属触媒層は、Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr、及びCdからなる群から選択されるいずれか1つから形成することを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項13】
基板を用意する工程と、
前記基板上に位置するバッファ層を形成する工程と、
前記バッファ層上にゲート電極を形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ゲート電極と対応するように第1半導体層を形成する工程と、
前記第1半導体層上に第2半導体層を形成する工程と、
前記第2半導体層の一部を開口し、前記第2半導体層と接続するソース/ドレイン電極を形成する工程と、を含み、
前記第1半導体層及び第2半導体層は金属触媒に結晶化した多結晶シリコン層であり、前記第2半導体層は前記第1半導体層内の金属触媒で結晶化することを含み、前記第1半導体層の面積は前記第2半導体層の面積よりも小さく形成することを特徴とする薄膜トランジスタの製造方法。
【請求項14】
前記ゲート絶縁膜上に前記ゲート電極と対応するように第1半導体層を形成する工程と、前記第2半導体層を形成する工程とは、
前記ゲート絶縁膜上に第1非晶質シリコン層を形成する工程と、
前記第1非晶質シリコン層上に金属触媒層を形成する工程と、
前記基板を熱処理して前記第1非晶質シリコン層を第1金属触媒結晶化領域に結晶化する工程と、
前記第1金属触媒結晶化領域をパターニングして第1半導体層に形成する工程と、
前記第1半導体層上に第2非晶質シリコン層を形成する工程と、
前記第2非晶質シリコン層を熱処理して第2金属触媒結晶化領域に形成する工程と、
前記第2金属触媒結晶化領域をパターニングして第2半導体層に形成する工程と、含むことを特徴とする請求項13に記載の薄膜トランジスタの製造方法。
【請求項15】
前記第1非晶質シリコン層と前記金属触媒層との間には、拡散層をさらに含めた後に結晶化を行うことを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
【請求項16】
前記熱処理は、350〜500℃で行うことを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
【請求項17】
前記金属触媒層は、Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr、及びCdからなる群から選択されるいずれか1つから形成することを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
【請求項18】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層と、
前記第1半導体層上に位置する第2半導体層と、
前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、
前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、
前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極と、
前記ソース/ドレイン電極上に位置する絶縁膜と、
前記絶縁膜上に位置して前記ソース/ドレイン電極と電気的に接続する第1電極、有機膜層及び第2電極と、を含み、
前記第1半導体層は前記第2半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする有機電界発光表示装置。
【請求項19】
前記第1半導体層及び第2半導体層は、金属触媒による多結晶シリコン層であることを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項20】
前記第1半導体層は第1SGS結晶化領域であり、前記第2半導体層は第2SGS結晶化領域であることを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項21】
前記第1半導体層は、前記第2半導体層のチャンネル領域の下部に位置することを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項22】
前記第2半導体層の結晶粒の大きさは、前記第1半導体層の結晶粒の大きさよりも大きいことを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項23】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層及び第2半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置する第1半導体層及び第2半導体層と、
前記第2半導体層と一部が接続するソース/ドレイン電極と、を含み、
前記第1半導体層上部に第2半導体層が位置することをさらに含むことを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項24】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置するゲート電極と、
前記ゲート電極を含む基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記ゲート電極に対応するように位置する第1半導体層及び第2半導体層と、
前記第2半導体層と一部が接続するソース/ドレイン電極と、を含み、
前記第1半導体層上部に第2半導体層が位置することをさらに含むことを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項1】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層及び第2半導体層と、
前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、
前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、
前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極をと、を含み、
前記第1半導体層は前記第2半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ。
【請求項2】
前記第1半導体層及び第2半導体層は、金属触媒による多結晶シリコン層であることを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項3】
前記第1半導体層は第1SGS結晶化領域であり、前記第2半導体層は第2SGS結晶化領域であることを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項4】
前記第1半導体層は、前記第2半導体層のチャンネル領域の下部に位置することを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項5】
前記第2半導体層の結晶粒の大きさは、前記第1半導体層の結晶粒の大きさよりも大きいことを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項6】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層及び第2半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置する第1半導体層及び第2半導体層と、
前記第2半導体層と一部が接続するソース/ドレイン電極と、を含み、
前記第1半導体層上部に第2半導体層が位置することを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項7】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置するゲート電極と、
前記ゲート電極を含む基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記ゲート電極に対応されるように位置する第1半導体層及び第2半導体層と、
前記第2半導体層と一部が接続するソース/ドレイン電極と、を含み、
前記第1半導体層上部に第2半導体層が位置することを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項8】
基板を用意する工程と、
前記基板上に位置するバッファ層を形成する工程と、
前記バッファ層上に第1半導体層を形成する工程と、
前記第1半導体層上に第2半導体層を形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極を形成する工程と、を含み、
前記第1半導体層及び第2半導体層は金属触媒に結晶化された多結晶シリコン層であり、前記第2半導体層は前記第1半導体層内の金属触媒で結晶化することを含み、前記第1半導体層の面積は前記第2半導体層の面積よりも小さく形成することを特徴とする薄膜トランジスタの製造方法。
【請求項9】
前記バッファ層上に第1半導体層を形成する工程と、前記第1半導体層上に第2半導体層を形成する工程とは、
前記バッファ層上に第1非晶質シリコン層を形成する工程と、
前記第1非晶質シリコン層上に金属触媒層を形成する工程と、
前記基板を熱処理して前記第1非晶質シリコン層を第1金属触媒結晶化領域に結晶化する工程と、
前記金属触媒層を除去する工程と、
前記第1金属触媒結晶化領域をパターニングして第1半導体層で形成する工程と、
前記第1半導体層上に第2非晶質シリコン層を形成する工程と、
前記第2非晶質シリコン層を熱処理して第2金属触媒結晶化領域に形成する工程と、
前記第2金属触媒結晶化領域をパターニングして第2半導体層に形成する工程と、
を含むことを特徴とする請求項8に記載の薄膜トランジスタの製造方法。
【請求項10】
前記第1非晶質シリコン層と前記金属触媒層との間には、拡散層をさらに含めた後に結晶化を行うことを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項11】
前記熱処理は、350〜500℃で行うことを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項12】
前記金属触媒層は、Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr、及びCdからなる群から選択されるいずれか1つから形成することを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項13】
基板を用意する工程と、
前記基板上に位置するバッファ層を形成する工程と、
前記バッファ層上にゲート電極を形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ゲート電極と対応するように第1半導体層を形成する工程と、
前記第1半導体層上に第2半導体層を形成する工程と、
前記第2半導体層の一部を開口し、前記第2半導体層と接続するソース/ドレイン電極を形成する工程と、を含み、
前記第1半導体層及び第2半導体層は金属触媒に結晶化した多結晶シリコン層であり、前記第2半導体層は前記第1半導体層内の金属触媒で結晶化することを含み、前記第1半導体層の面積は前記第2半導体層の面積よりも小さく形成することを特徴とする薄膜トランジスタの製造方法。
【請求項14】
前記ゲート絶縁膜上に前記ゲート電極と対応するように第1半導体層を形成する工程と、前記第2半導体層を形成する工程とは、
前記ゲート絶縁膜上に第1非晶質シリコン層を形成する工程と、
前記第1非晶質シリコン層上に金属触媒層を形成する工程と、
前記基板を熱処理して前記第1非晶質シリコン層を第1金属触媒結晶化領域に結晶化する工程と、
前記第1金属触媒結晶化領域をパターニングして第1半導体層に形成する工程と、
前記第1半導体層上に第2非晶質シリコン層を形成する工程と、
前記第2非晶質シリコン層を熱処理して第2金属触媒結晶化領域に形成する工程と、
前記第2金属触媒結晶化領域をパターニングして第2半導体層に形成する工程と、含むことを特徴とする請求項13に記載の薄膜トランジスタの製造方法。
【請求項15】
前記第1非晶質シリコン層と前記金属触媒層との間には、拡散層をさらに含めた後に結晶化を行うことを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
【請求項16】
前記熱処理は、350〜500℃で行うことを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
【請求項17】
前記金属触媒層は、Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr、及びCdからなる群から選択されるいずれか1つから形成することを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
【請求項18】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層と、
前記第1半導体層上に位置する第2半導体層と、
前記第1半導体層及び第2半導体層と絶縁されるゲート電極と、
前記第1半導体層及び第2半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、
前記ゲート電極と絶縁され、前記第2半導体層と一部が接続するソース/ドレイン電極と、
前記ソース/ドレイン電極上に位置する絶縁膜と、
前記絶縁膜上に位置して前記ソース/ドレイン電極と電気的に接続する第1電極、有機膜層及び第2電極と、を含み、
前記第1半導体層は前記第2半導体層の下部に位置し、前記第1半導体層の面積は第2半導体層の面積よりも小さいことを特徴とする有機電界発光表示装置。
【請求項19】
前記第1半導体層及び第2半導体層は、金属触媒による多結晶シリコン層であることを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項20】
前記第1半導体層は第1SGS結晶化領域であり、前記第2半導体層は第2SGS結晶化領域であることを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項21】
前記第1半導体層は、前記第2半導体層のチャンネル領域の下部に位置することを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項22】
前記第2半導体層の結晶粒の大きさは、前記第1半導体層の結晶粒の大きさよりも大きいことを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項23】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第1半導体層及び第2半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置する第1半導体層及び第2半導体層と、
前記第2半導体層と一部が接続するソース/ドレイン電極と、を含み、
前記第1半導体層上部に第2半導体層が位置することをさらに含むことを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項24】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置するゲート電極と、
前記ゲート電極を含む基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記ゲート電極に対応するように位置する第1半導体層及び第2半導体層と、
前記第2半導体層と一部が接続するソース/ドレイン電極と、を含み、
前記第1半導体層上部に第2半導体層が位置することをさらに含むことを特徴とする請求項18に記載の有機電界発光表示装置。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図1G】
【図1H】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図1G】
【図1H】
【公開番号】特開2010−157674(P2010−157674A)
【公開日】平成22年7月15日(2010.7.15)
【国際特許分類】
【出願番号】特願2009−85265(P2009−85265)
【出願日】平成21年3月31日(2009.3.31)
【出願人】(308040351)三星モバイルディスプレイ株式會社 (764)
【Fターム(参考)】
【公開日】平成22年7月15日(2010.7.15)
【国際特許分類】
【出願日】平成21年3月31日(2009.3.31)
【出願人】(308040351)三星モバイルディスプレイ株式會社 (764)
【Fターム(参考)】
[ Back to top ]