薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法
【課題】光漏れ電流を防止することができる薄膜トランジスタ基板、これを含む液晶表示装置及びこのような薄膜トランジスタ基板の製造方法を提供する。
【解決手段】光漏れ電流を効果的に最小化する薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタの製造方法が提供される。薄膜トランジスタ基板は、ゲートラインとゲートラインと交差するデータラインを含んで、ゲートラインから絶縁基板上に形成されたゲート電極と、ゲート電極上に絶縁されて形成された半導体層と、ゲート電極と少なくとも一部分が重なってゲート電極の周囲に配置された光遮断膜と、データラインから形成されて半導体層と少なくとも一部分が重なるソース電極と、ゲート電極を中心にしてソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造及びトランジスタ構造上に絶縁されてドレイン電極と電気的に接続された画素電極を含む。
【解決手段】光漏れ電流を効果的に最小化する薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタの製造方法が提供される。薄膜トランジスタ基板は、ゲートラインとゲートラインと交差するデータラインを含んで、ゲートラインから絶縁基板上に形成されたゲート電極と、ゲート電極上に絶縁されて形成された半導体層と、ゲート電極と少なくとも一部分が重なってゲート電極の周囲に配置された光遮断膜と、データラインから形成されて半導体層と少なくとも一部分が重なるソース電極と、ゲート電極を中心にしてソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造及びトランジスタ構造上に絶縁されてドレイン電極と電気的に接続された画素電極を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法に係り、より具体的にはチャネル領域の光漏れ電流を遮断することができる薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置はカラーフィルターを含むカラーフィルター基板と薄膜トランジスタアレイを含む薄膜トランジスタ基板を含む。カラーフィルター基板と薄膜トランジスタ基板は相互に対向して配置される。両基板は、間にシールライン（ｓｅａｌ ｌｉｎｅ）を介在して相互に接合されて、その間に形成された一定な間隙には液晶層が形成される。このように液晶表示装置は電極が形成されている２枚の基板（カラーフィルター基板と薄膜トランジスタ基板）とその間に挿入されている液晶層で構成されて、電極に電圧を印加して液晶層の液晶分子を再配列させて透過される光量を調節することによって所定の映像を表示（ｄｉｓｐｌａｙ）することができるように構成された装置である。液晶表示装置は非発光素子であるため薄膜トランジスタ基板の後面には光を供給するためのバックライトユニットが位置することがある。バックライトから照射された光は液晶の配列状態によって透過量が調整される。
【０００３】
薄膜トランジスタ基板の各画素はスイッチング素子を具備する。スイッチング素子はゲート線に接続された制御端子、データ線に接続された入力端子、そして画素電極に接続された出力端子を有する三端子素子である。
【０００４】
このようなスイッチング素子を利用した液晶表示装置において、スイッチング素子のチャネル領域に対して光が入射すれば光漏れ電流（ｌｉｇｈｔ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が発生して、明暗比率（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）を低下させたり、フリッカーリング（ｆｌｉｃｋｅｒｉｎｇ）等の表示不良の原因になったりする。このような光漏れ電流は外部自然光または液晶表示装置のバックライトから放出された光により引き起こされることができる。
【０００５】
【特許文献１】特開平２００２−２５０９１３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、光漏れ電流を防止することができる薄膜トランジスタ基板を提供することである。
【０００７】
また、本発明が解決しようとする他の技術的課題は、このような薄膜トランジスタ基板を含む液晶表示装置を提供することである。
また、本発明が解決しようとするまた他の技術的課題は、このような薄膜トランジスタ基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板は、ゲートラインと前記ゲートラインと交差するデータラインを含んで、前記ゲートラインから絶縁基板上に形成されたゲート電極と、前記ゲート電極上に絶縁されて形成された半導体層と、前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と、前記データラインから形成されて前記半導体層と少なくとも一部分が重なるソース電極と、前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造及び前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を含む。
【０００９】
前記他の技術的課題を達成するための本発明の一実施形態による液晶表示装置は、絶縁基板上に形成されたゲート電極と前記ゲート電極と完全に重なって前記ゲート電極上に絶縁されて形成された半導体層と前記半導体層と同じ層に位置して前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と前記半導体層と少なくとも一部分が重なるソース電極と前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造と、前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を含む薄膜トランジスタ基板及び前記薄膜トランジスタ基板と対向して、色フィルター及び共通電極を含むカラーフィルター基板を含む。
【００１０】
前記また他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート電極を有するゲート線を形成する段階と、前記ゲート電極上に前記ゲート電極と絶縁された半導体層を形成する段階と、前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜を形成する段階と、前記ゲート線と交差して前記半導体層と少なくとも一部分が重なるソース電極を有するデータ線を形成する段階と、前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を形成して、前記ゲート電極、前記半導体層、前記光遮断膜、前記ソース電極及び前記ドレイン電極からトランジスタ構造を形成する段階及び前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を形成する段階を含む。
【００１１】
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【００１２】
上述したように本発明による薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタの製造方法によれば、光漏れ電流を效果的に最小化して明暗比率を高めたりフリッカーリングを減らしたりすることによって表示特性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
明細書全体にかけて同一参照符号は同一構成要素を指称する。
【００１４】
以下添付された図１Ａないし図１Ｃを参照して本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板を詳細に説明する。
【００１５】
図１Ａは本発明の一実施形態による薄膜トランジスタ基板の配置図であって、図１Ｂは図１Ａに図示した薄膜トランジスタ基板のＩｂ−Ｉｂ’線に対する断面図であって、図１Ｃは図１Ａの薄膜トランジスタ基板上にカラーフィルター基板を配置した液晶表示装置のＩｃ−Ｉｃ’線に対する断面図である。図１Ａ及び図１Ｂを参照して本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板を説明した後、図１Ｃを参照してこれを含む液晶表示装置を説明する。
【００１６】
図１Ａ及び図１Ｂを参照すると、絶縁基板１０上にゲート配線２２、２４、２６が形成されている。ここで、ゲート配線２２、２４、２６はアルミニウム（Ａｌ）とアルミニウム合金を含むアルミニウム系列の金属、銀（Ａｇ）と銀合金を含む銀系列の金属、銅（Ｃｕ）と銅合金を含む銅系列の金属、モリブデン（Ｍｏ）とモリブデン合金を含むモリブデン系列の金属、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）等で伝導性金属であれば制限がなく構成されることができる。また、ゲート配線２２、２４、２６は物理的性質が他の２個の導電膜（図示せず）を含む多重膜構造を有することができる。このうち１導電膜はゲート配線２２、２４、２６の信号遅延や電圧降下を減らすことができるように低い抵抗率（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム系列金属、銀系列金属、銅系列金属などで構成される。これとは違って、他の導電膜は他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）とのコンタクト特性が優秀な物質、例えばモリブデン系列金属、クロム、チタン、タンタルなどで構成される。このような組合の良い例ではクロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜を挙げることができる。但し、本発明はこれに限られないし、ゲート配線２２、２４、２６は多様ないろいろ金属と導電体で作られることができる。
【００１７】
ゲート配線２２、２４、２６は横方向にのびているゲート線２２、ゲート線２２の端に接続され外部からのゲート信号の印加を受けてゲート線に伝達するゲート線終端２４及びゲート線２２に接続された薄膜トランジスタのゲート電極２６を含む。ゲート線２２は主に横方向にのびていてゲート信号を伝達する。ゲート線終端２４は外部との接続のために面積が広く形成されてもよい。
【００１８】
基板１０上には窒化シリコン（ＳｉＮｘ）等で構成されたゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
【００１９】
ゲート電極２６のゲート絶縁膜３０上部には水素化アモルファスシリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ、水素化非晶質ケイ素）またはポリシリコン（多結晶シリコン）などの半導体で構成された半導体層４０がアイランド状（島状）に形成されている。ここで、薄膜トランジスタ基板の後面に配置されたバックライトから半導体層４０に光が直接流入することを防止するために半導体層４０はゲート電極２６と完全にオーバーラップ（ｏｖｅｒｌａｐ、重畳）されるように形成されるのが望ましい。半導体層４０の形状は多様に変形されてもよい。
【００２０】
そして、ゲート絶縁膜３０上部には半導体層４０と同じ層に位置した光遮断膜９１、９２、９３、９４が形成されている。光遮断膜９１、９２、９３、９４はバックライトからゲート電極２６の周囲に所定の傾斜を有して流入した光がカラーフィルター基板（図示せず）上の共通電極（図示せず）に反射された後半導体層４０に再流入されることを防止するための膜である。したがって、光遮断膜９１、９２、９３、９４はゲート電極２６と少なくとも一部分が重なるようにゲート電極２６の周囲に配置されることができる。光遮断膜９１、９２、９３、９４はゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、所定の入射角を有してゲート電極２６の周囲を通過して半導体層４０に再流入される光を効率的に遮断することができる。この時、光遮断膜９１、９２、９３、９４はゲート電極２６の縁と重なるように配置するが、寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）を最小化するためにゲート電極２６と重なる部分を最小化することが望ましい。したがって、光遮断膜９１、９２、９３、９４をゲート電極２６の縁に整列（ａｌｉｇｎ）されるように配置して寄生容量を最小化するのが望ましい。但し、工程マージンを考慮して光遮断膜９１、９２、９３、９４とゲート電極２６は約３μｍ以下の幅を有して重なるように配置することが望ましい。光遮断膜９１、９２、９３、９４は光を効率的に吸収することができる物質を用いることができる。例えば、光遮断膜９１、９２、９３、９４は半導体層４０と実質的に同じ物質で形成されることができる。
【００２１】
本実施形態で光遮断膜９１、９２、９３、９４は相互に離隔された複数のサブ（ｓｕｂ）光遮断膜で構成されることができる。ここで、サブ光遮断膜はゲート電極２６の上側、左側、右側、下側にそれぞれ位置する第１光遮断膜９１、第２光遮断膜９２、第３光遮断膜９３、第４光遮断膜９４を含む。各光遮断膜９１、９２、９３、９４はアイランド状に形成されて相互に分離されている。本実施形態では光漏れ電流を遮断するために４個の光遮断膜９１、９２、９３、９４を用いて説明したが、本発明はこれに限られないし光漏れ電流を効果的に遮断することができるならばこれらのうちいずれか一つ以上の光遮断膜を用いることができる。
【００２２】
但し、光遮断膜９１、９２、９３、９４が導電性を有する場合、後述するソース電極６５とドレイン電極６６が短絡（ｓｈｏｒｔ）されないように配置することが望ましい。すなわち、光遮断膜９１、９２、９３、９４はソース電極６５及びドレイン電極６６のうちいずれか一つの電極とだけ重なるように形成することが望ましい。望ましくはデータ信号を効率的に伝達するために第１光遮断膜９１及び第４光遮断膜９４のようにソース電極６５またはドレイン電極６６と重ならないように形成することができる。先に言及したこと以外に、本発明の光遮断膜９１、９２、９３、９４の形状は多様に変形されることができる。
【００２３】
半導体層４０の上部にはシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度でドーピングされているｎ＋水素化アモルファスシリコン等の物質で作られたオーミックコンタクト層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ、抵抗性接触層）５５、５６がそれぞれ形成されている。
【００２４】
オーミックコンタクト層５５、５６及びゲート絶縁膜３０上にはデータ配線６２、６５、６６、６８が形成されている。データ配線６２、６５、６６、６８は主に縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝でありオーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端に接続されていて外部からの画像信号の印加を受けるデータ線終端６８、ソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と対向するオーミックコンタクト層５６上部に形成されているドレイン電極６６を含む。データ線６２の一側端部分であるデータ線終端６８は外部回路との接続のために幅が十分に広く形成されている。
【００２５】
データ配線６２、６５、６６、６８はクロム、モリブデン系列の金属、タンタル及びチタンなど高融点金属で構成されることが望ましく、高融点金属等の下部膜（図示せず）とその上に位置した低抵抗物質上部膜（図示せず）で構成された多層膜構造を有することができる。多層膜構造の例では前に説明したクロム下部膜とアルミニウム上部膜またはアルミニウム下部膜とモリブデン上部膜の二重膜以外にもモリブデン膜−アルミニウム膜−モリブデン膜の三重膜を挙げることができる。
【００２６】
ソース電極６５は半導体層４０と少なくとも一部分が重なって、ドレイン電極６６はゲート電極２６を中心にしてソース電極６５と対向して半導体層４０と少なくとも一部分が重なる。ここで、先に言及したオーミックコンタクト層５５、５６はその下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６間に存在してコンタクト抵抗を低くする役割をする。
【００２７】
光遮断膜９１、９２、９３、９４はソース電極６５またはドレイン電極６６と重なることができるが、データ配線６２、６５、６６、６８を介して印加されるデータ信号を効率的に伝達して寄生容量を減らすためにはこれらのオーバーラップを最小化することが望ましい。第１光遮断膜９１及び第４光遮断膜９４のようにソース電極６５またはドレイン電極６６と重ならないように形成したり、第２光遮断膜９２及び第３光遮断膜９３のようにソース電極６５またはドレイン電極６６と重なるように形成したりすることができる。光遮断膜９１、９２、９３、９４はソース電極６５及びドレイン電極６６と同時に重ならない限り各電極６５、６６と所定の部分が重なるように形成されることができる。
【００２８】
データ配線６２、６５、６６、６８及びこれらにより露出した半導体層４０上部には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）７０が形成されている。保護膜７０は窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯ２）で構成された無機材料膜、ＰＥＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）、または平坦化特性が優秀であって感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有するアクリル系有機絶縁膜等で構成されることができる。ＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は誘電定数が４以下（誘電定数は望ましくは２から４間の値を有する。）に誘電率が非常に低い。したがって厚さが薄くても寄生容量問題が最小化される。また他の膜との接着性及びステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が良好である。また無機質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比べて良好である。共にＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は蒸着速度やエッチング速度が窒化シリコン膜に比べて約４ないし約１０倍速いので工程時間が著しく減少される。また保護膜７０は有機膜の優秀な特性を生かしながらも露出した半導体層４０部分を保護するために下部無機膜と上部有機膜の二重膜構造を有することができる。
【００２９】
保護膜７０にはドレイン電極６６及びデータ線終端６８をそれぞれ露出するコンタクトホール７６、７８が形成されており、ゲート絶縁膜３０と共にゲート線終端２４を露出するコンタクトホール７４が形成されている。この時、ゲート線及びデータ線終端２４、６８を露出するコンタクトホール７４、７８は角を有したり、円形の多様な形態に形成されたりすることができ、外部回路との接続のために幅が拡張されて形成されてもよい。
【００３０】
保護膜７０上にはコンタクトホール７６を介してドレイン電極６６と電気的に接続されていて画素領域に位置する画素電極８２が形成されている。また、保護膜７０上にはコンタクトホール７４、７８を介してそれぞれゲート線終端２４及びデータ線終端６８と接続されている補助ゲート線終端８６及び補助データ線終端８８が形成されている。ここで、画素電極８２と補助ゲート及びデータ線終端８６、８８はＩＴＯまたはＩＺＯなどの透明導電体またはアルミニウムなどの反射性導電体で構成されてもよい。
【００３１】
ここで、画素電極８２は図１Ａ及び図１Ｂで見るように、ゲート線２２と重なって維持キャパシタを形成して、維持容量が不足した場合にはゲート配線２２、２４、２６と同じ層に維持容量用配線を追加することもできる。
【００３２】
また、画素電極８２はデータ線６２とも重ねるように形成して開口率を極大化している。このように開口率を極大化するために画素電極８２をデータ線６２とオーバーラップさせて形成しても保護膜７０の誘電率が低いためこれらの間で形成される寄生容量は問題にならない程度に小さく維持することができる。そして、側面視認性を改善するために画素電極８２にはゲート線２２に対して斜線方向に複数の切開部または突起が形成されてもよい。
【００３３】
以下、本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板の製造方法に対して図１Ａ及び図１Ｂを参照しながら詳細に説明する。
【００３４】
まず、基板１０上にゲート配線用多層金属膜（図示せず）を積層した後、パターニングしてゲート線２２、ゲート電極２６及びゲート線終端２４を含む横方向にのびているゲート配線２２、２４、２６を形成する。
【００３５】
次に、窒化シリコンなどで構成されたゲート絶縁膜３０、半導体層用アモルファスシリコン層（図示せず）、ドーピングされたアモルファスシリコン層の３階膜を続いて積層して、半導体層用アモルファスシリコン層、ドーピングされたアモルファスシリコン層をフォトエッチングしてゲート電極２６上部のゲート絶縁膜３０上にアイランド状の半導体層４０とゲート電極２６と少なくとも一部分が重なるようにゲート電極２６の周囲に配置されたサブ光遮断膜９１、９２、９３、９４と半導体層４０上に位置するドーピングされたアモルファスシリコン層パターン（図示せず）を形成する。
【００３６】
次に、前記結果物上に、データ金属層（図示せず）を積層してマスクを利用したフォトエッチングでパターニングして、ゲート線２２と交差するデータ線６２、データ線６２と接続されてゲート電極２６上部まで延長されているソース電極６５、データ線６２の一側端に接続されているデータ線終端６８及びソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と向き合うドレイン電極６６を含むデータ配線６２、６５、６６、６８を形成する。
【００３７】
続いて、データ配線６２、６５、６６、６８により露出したアモルファスシリコン層パターンをエッチングしてゲート電極２６を中心にして両側に分離されたオーミックコンタクト層パターン５５、５６を形成する一方、両側のオーミックコンタクト層パターン５５、５６間の半導体層４０を露出させる。続けて、露出した半導体層４０の表面を安定化させるために酸素プラズマ処理が施されてもよい。
【００３８】
次に、窒化シリコン膜、ａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させたり有機絶縁膜を塗布したりして保護膜７０を形成する。
【００３９】
続いて、フォトエッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート線の端部分２４、ドレイン電極６６及びデータ線の端部分６８を露出するコンタクトホール７４、７６、７８を形成する。ここで、コンタクトホール７４、７６、７８は例えば、角を有する形状または円形の形状で形成することができる。
【００４０】
次に、ＩＴＯ膜またはＩＺＯ膜を蒸着してフォトエッチングして第１コンタクトホール７６を介してドレイン電極６６と接続される画素電極８２と、第２及び第３コンタクトホール７４、７８を介してゲート線終端２４及びデータ線終端６８とそれぞれ接続する補助ゲート線終端８６及び補助データ線終端８８を形成する。ＩＴＯやＩＺＯを積層する前の前加熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程で用いる気体は窒素を利用することが望ましい。これはコンタクトホール７４、７６、７８を通じて露出されている金属膜２４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
【００４１】
以下、図１Ｃを参照して本発明の一実施形態による液晶表示装置により光漏れ電流が遮断される過程を説明する。
【００４２】
図１Ｃに示したように、下に位置する薄膜トランジスタ基板と対向するようにカラーフィルター基板が配置される。カラーフィルター基板は透明なガラスなどで構成された絶縁基板１１０上に光漏れを防止するためのブラックマトリックス１２０と赤色、緑色、青色の色フィルター１３０及びＩＴＯまたはＩＺＯなどの透明な導電物質からなっている共通電極（ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）１４０が形成されている。ここで、ブラックマトリックス１２０はゲート線２２とデータ線６２に対応する部分と薄膜トランジスタに対応する部分で形成されることができる。また、ブラックマトリックス１２０は画素電極８２と薄膜トランジスタ付近での光漏れを遮断するために多様な形状を有することができる。そして、側面視認性を改善するために共通電極１４０にはゲート線２２に対して斜線方向に複数の切開部または突起が形成されることができる。
【００４３】
本発明の一実施形態による液晶表示装置はカラーフィルター基板と、これに対向する薄膜トランジスタ基板とその間に挿入される液晶層２００を含む。薄膜トランジスタ基板上の画素電極８２とカラーフィルター基板上の共通電極１４０に電圧を印加して液晶層２００の液晶分子を再配列させて透過される光量を調節することによって所定の映像を表示することができるように構成された装置である。
【００４４】
一般的に液晶表示装置の光漏れ電流は主にバックライトから放出される光Ａ１、Ａ２と外部から流入する光Ｂ１により引き起こされる。本発明の一実施形態による液晶表示装置はゲート電極２６と光遮断膜９１、９２、９３、９４により光漏れ電流を最小化する。
【００４５】
すなわち、半導体層４０がゲート電極２６と完全に重なるように形成してバックライトから発生して光Ａ２が直接半導体層４０に流入することを防止することができる。図１Ｃに示したように、半導体層４０の幅Ｗａよりゲート電極２６の幅Ｗｇをさらに大きく形成することが望ましい。
【００４６】
もしもサブ光遮断膜９１、９２、９３、９４がない場合、バックライトからゲート電極２６の周囲に所定の傾斜を有して流入した光Ａ１がカラーフィルター基板上の共通電極１４０に反射された後半導体層４０に再流入されることがある。しかし、本発明のようにサブ光遮断膜９１、９２、９３、９４をゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、このような光Ａ１を吸収して光漏れ電流を最小化することができる。したがって、図１Ｃに示したように、ゲート電極２６の周囲から流入した光Ａ１を効率的に遮断するためにサブ光遮断膜９１、９２、９３、９４とゲート電極２６は少なくとも一部分が重なるように形成することができ、例えば、サブ光遮断膜９１、９２、９３、９４とゲート電極２６は約３μｍ以下の幅Ｗｏを有して重なるように配置することができる。
【００４７】
また、本発明のサブ光遮断膜９１、９２、９３、９４がない場合、外部からブラックマトリックス１２０の周囲に所定の入射角を有して入射した光Ｂ１はゲート電極２６と共通電極１４０に順番どおり反射されて半導体層４０に再流入されることができる。しかし、本発明のようにサブ光遮断膜９１、９２、９３、９４をゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、このような光Ｂ１がゲート電極２６に反射される前にサブ光遮断膜９１、９２、９３、９４に吸収されるため光漏れ電流を最小化することができる。
【００４８】
このようなサブ光遮断膜９１、９２、９３、９４の幅Ｗｂは広いほど光漏れ電流を最小化することができるが、この場合開口率が低くなることができる。したがって、サブ光遮断膜９１、９２、９３、９４は約１０μｍ以下の幅Ｗｂを有することが望ましい。さらに望ましくはサブ光遮断膜９１、９２、９３、９４は約４μｍないし約８μｍの幅を有する。
【００４９】
以下、図２ないし図５を参照して本発明の薄膜トランジスタ基板の変形実施形態を説明する。説明の便宜上、図１Ａないし図１Ｃの実施形態の図面に示した各部材と同一機能を有する部材は同一符号で示して、したがってその説明は省略する。
【００５０】
図２は本発明の変形実施形態による薄膜トランジスタ基板の配置図で、次を除いては基本的に同一構造を有する。すなわち、図２に示したように、光遮断膜９１２４はゲート電極２６の上側から左側を経て下側に延長されて位置し、光遮断膜９３はゲート電極２６の右側に位置する。
【００５１】
図３は本発明の他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図３に示したように、光遮断膜９１３４はゲート電極２６の上側から右側を経て下側に延長されて位置し、光遮断膜９２はゲート電極２６の左側に位置する。
【００５２】
図４は本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図４に示したように、光遮断膜９１２はゲート電極２６の上側から左側に延長されて位置し、光遮断膜９３４はゲート電極２６の右側から下側に延長されて位置する。
【００５３】
図５は本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図５に示したように、光遮断膜９１３はゲート電極２６の上側から右側に延長されて位置し、光遮断膜９２４はゲート電極２６の左側から下側に延長されて位置する。
【００５４】
このように、光遮断膜９１、９２、９３、９４、９１２４、９１３４、９１２、９３４、９１３、９２４はゲート電極２６と少なくとも一部分が重なるように形成しながら、ソース電極６５とドレイン電極６６が短絡されない範囲で多様な形状を有することができる。
【００５５】
以上添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須な特徴を変更せずに他の具体的な形態で実施できることはいうまでもない。それゆえ以上で記述した実施形態はすべての面で例示的なことであって限定的ではない。
【産業上の利用可能性】
【００５６】
本発明は薄膜トランジスタ、これを含む液晶表示装置及び薄膜トランジスタの製造方法に適用されることである。
【図面の簡単な説明】
【００５７】
【図１Ａ】本発明の一実施形態による薄膜トランジスタ基板の配置図である。
【図１Ｂ】図１Ａに図示した薄膜トランジスタ基板のＩｂ−Ｉｂ’線に対する断面図である。
【図１Ｃ】図１Ａの薄膜トランジスタ基板上にカラーフィルター基板を配置した液晶表示装置のＩｃ−Ｉｃ’線に対する断面図である。
【図２】本発明の変形実施形態による薄膜トランジスタ基板の配置図である。
【図３】本発明の他の変形実施形態による薄膜トランジスタ基板の配置図である。
【図４】本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図である。
【図５】本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図である。
【符号の説明】
【００５８】
２２：ゲート線
２４：ゲート線終端
２６：ゲート電極
４０：半導体層
５５、５６：オーミックコンタクト層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６８：データ線終端
７４、７６、７８：コンタクトホール
８２：画素電極
８６：補助ゲート線終端
８８：補助データ線終端
９１、９２、９３、９４、９１２４、９１３４、０１２、９３４、９１３、９２４：光遮断膜
【技術分野】
【０００１】
本発明は薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法に係り、より具体的にはチャネル領域の光漏れ電流を遮断することができる薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置はカラーフィルターを含むカラーフィルター基板と薄膜トランジスタアレイを含む薄膜トランジスタ基板を含む。カラーフィルター基板と薄膜トランジスタ基板は相互に対向して配置される。両基板は、間にシールライン（ｓｅａｌ ｌｉｎｅ）を介在して相互に接合されて、その間に形成された一定な間隙には液晶層が形成される。このように液晶表示装置は電極が形成されている２枚の基板（カラーフィルター基板と薄膜トランジスタ基板）とその間に挿入されている液晶層で構成されて、電極に電圧を印加して液晶層の液晶分子を再配列させて透過される光量を調節することによって所定の映像を表示（ｄｉｓｐｌａｙ）することができるように構成された装置である。液晶表示装置は非発光素子であるため薄膜トランジスタ基板の後面には光を供給するためのバックライトユニットが位置することがある。バックライトから照射された光は液晶の配列状態によって透過量が調整される。
【０００３】
薄膜トランジスタ基板の各画素はスイッチング素子を具備する。スイッチング素子はゲート線に接続された制御端子、データ線に接続された入力端子、そして画素電極に接続された出力端子を有する三端子素子である。
【０００４】
このようなスイッチング素子を利用した液晶表示装置において、スイッチング素子のチャネル領域に対して光が入射すれば光漏れ電流（ｌｉｇｈｔ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が発生して、明暗比率（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）を低下させたり、フリッカーリング（ｆｌｉｃｋｅｒｉｎｇ）等の表示不良の原因になったりする。このような光漏れ電流は外部自然光または液晶表示装置のバックライトから放出された光により引き起こされることができる。
【０００５】
【特許文献１】特開平２００２−２５０９１３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、光漏れ電流を防止することができる薄膜トランジスタ基板を提供することである。
【０００７】
また、本発明が解決しようとする他の技術的課題は、このような薄膜トランジスタ基板を含む液晶表示装置を提供することである。
また、本発明が解決しようとするまた他の技術的課題は、このような薄膜トランジスタ基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板は、ゲートラインと前記ゲートラインと交差するデータラインを含んで、前記ゲートラインから絶縁基板上に形成されたゲート電極と、前記ゲート電極上に絶縁されて形成された半導体層と、前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と、前記データラインから形成されて前記半導体層と少なくとも一部分が重なるソース電極と、前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造及び前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を含む。
【０００９】
前記他の技術的課題を達成するための本発明の一実施形態による液晶表示装置は、絶縁基板上に形成されたゲート電極と前記ゲート電極と完全に重なって前記ゲート電極上に絶縁されて形成された半導体層と前記半導体層と同じ層に位置して前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と前記半導体層と少なくとも一部分が重なるソース電極と前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造と、前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を含む薄膜トランジスタ基板及び前記薄膜トランジスタ基板と対向して、色フィルター及び共通電極を含むカラーフィルター基板を含む。
【００１０】
前記また他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート電極を有するゲート線を形成する段階と、前記ゲート電極上に前記ゲート電極と絶縁された半導体層を形成する段階と、前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜を形成する段階と、前記ゲート線と交差して前記半導体層と少なくとも一部分が重なるソース電極を有するデータ線を形成する段階と、前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を形成して、前記ゲート電極、前記半導体層、前記光遮断膜、前記ソース電極及び前記ドレイン電極からトランジスタ構造を形成する段階及び前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を形成する段階を含む。
【００１１】
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【００１２】
上述したように本発明による薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタの製造方法によれば、光漏れ電流を效果的に最小化して明暗比率を高めたりフリッカーリングを減らしたりすることによって表示特性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
明細書全体にかけて同一参照符号は同一構成要素を指称する。
【００１４】
以下添付された図１Ａないし図１Ｃを参照して本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板を詳細に説明する。
【００１５】
図１Ａは本発明の一実施形態による薄膜トランジスタ基板の配置図であって、図１Ｂは図１Ａに図示した薄膜トランジスタ基板のＩｂ−Ｉｂ’線に対する断面図であって、図１Ｃは図１Ａの薄膜トランジスタ基板上にカラーフィルター基板を配置した液晶表示装置のＩｃ−Ｉｃ’線に対する断面図である。図１Ａ及び図１Ｂを参照して本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板を説明した後、図１Ｃを参照してこれを含む液晶表示装置を説明する。
【００１６】
図１Ａ及び図１Ｂを参照すると、絶縁基板１０上にゲート配線２２、２４、２６が形成されている。ここで、ゲート配線２２、２４、２６はアルミニウム（Ａｌ）とアルミニウム合金を含むアルミニウム系列の金属、銀（Ａｇ）と銀合金を含む銀系列の金属、銅（Ｃｕ）と銅合金を含む銅系列の金属、モリブデン（Ｍｏ）とモリブデン合金を含むモリブデン系列の金属、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）等で伝導性金属であれば制限がなく構成されることができる。また、ゲート配線２２、２４、２６は物理的性質が他の２個の導電膜（図示せず）を含む多重膜構造を有することができる。このうち１導電膜はゲート配線２２、２４、２６の信号遅延や電圧降下を減らすことができるように低い抵抗率（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム系列金属、銀系列金属、銅系列金属などで構成される。これとは違って、他の導電膜は他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）とのコンタクト特性が優秀な物質、例えばモリブデン系列金属、クロム、チタン、タンタルなどで構成される。このような組合の良い例ではクロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜を挙げることができる。但し、本発明はこれに限られないし、ゲート配線２２、２４、２６は多様ないろいろ金属と導電体で作られることができる。
【００１７】
ゲート配線２２、２４、２６は横方向にのびているゲート線２２、ゲート線２２の端に接続され外部からのゲート信号の印加を受けてゲート線に伝達するゲート線終端２４及びゲート線２２に接続された薄膜トランジスタのゲート電極２６を含む。ゲート線２２は主に横方向にのびていてゲート信号を伝達する。ゲート線終端２４は外部との接続のために面積が広く形成されてもよい。
【００１８】
基板１０上には窒化シリコン（ＳｉＮｘ）等で構成されたゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
【００１９】
ゲート電極２６のゲート絶縁膜３０上部には水素化アモルファスシリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ、水素化非晶質ケイ素）またはポリシリコン（多結晶シリコン）などの半導体で構成された半導体層４０がアイランド状（島状）に形成されている。ここで、薄膜トランジスタ基板の後面に配置されたバックライトから半導体層４０に光が直接流入することを防止するために半導体層４０はゲート電極２６と完全にオーバーラップ（ｏｖｅｒｌａｐ、重畳）されるように形成されるのが望ましい。半導体層４０の形状は多様に変形されてもよい。
【００２０】
そして、ゲート絶縁膜３０上部には半導体層４０と同じ層に位置した光遮断膜９１、９２、９３、９４が形成されている。光遮断膜９１、９２、９３、９４はバックライトからゲート電極２６の周囲に所定の傾斜を有して流入した光がカラーフィルター基板（図示せず）上の共通電極（図示せず）に反射された後半導体層４０に再流入されることを防止するための膜である。したがって、光遮断膜９１、９２、９３、９４はゲート電極２６と少なくとも一部分が重なるようにゲート電極２６の周囲に配置されることができる。光遮断膜９１、９２、９３、９４はゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、所定の入射角を有してゲート電極２６の周囲を通過して半導体層４０に再流入される光を効率的に遮断することができる。この時、光遮断膜９１、９２、９３、９４はゲート電極２６の縁と重なるように配置するが、寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）を最小化するためにゲート電極２６と重なる部分を最小化することが望ましい。したがって、光遮断膜９１、９２、９３、９４をゲート電極２６の縁に整列（ａｌｉｇｎ）されるように配置して寄生容量を最小化するのが望ましい。但し、工程マージンを考慮して光遮断膜９１、９２、９３、９４とゲート電極２６は約３μｍ以下の幅を有して重なるように配置することが望ましい。光遮断膜９１、９２、９３、９４は光を効率的に吸収することができる物質を用いることができる。例えば、光遮断膜９１、９２、９３、９４は半導体層４０と実質的に同じ物質で形成されることができる。
【００２１】
本実施形態で光遮断膜９１、９２、９３、９４は相互に離隔された複数のサブ（ｓｕｂ）光遮断膜で構成されることができる。ここで、サブ光遮断膜はゲート電極２６の上側、左側、右側、下側にそれぞれ位置する第１光遮断膜９１、第２光遮断膜９２、第３光遮断膜９３、第４光遮断膜９４を含む。各光遮断膜９１、９２、９３、９４はアイランド状に形成されて相互に分離されている。本実施形態では光漏れ電流を遮断するために４個の光遮断膜９１、９２、９３、９４を用いて説明したが、本発明はこれに限られないし光漏れ電流を効果的に遮断することができるならばこれらのうちいずれか一つ以上の光遮断膜を用いることができる。
【００２２】
但し、光遮断膜９１、９２、９３、９４が導電性を有する場合、後述するソース電極６５とドレイン電極６６が短絡（ｓｈｏｒｔ）されないように配置することが望ましい。すなわち、光遮断膜９１、９２、９３、９４はソース電極６５及びドレイン電極６６のうちいずれか一つの電極とだけ重なるように形成することが望ましい。望ましくはデータ信号を効率的に伝達するために第１光遮断膜９１及び第４光遮断膜９４のようにソース電極６５またはドレイン電極６６と重ならないように形成することができる。先に言及したこと以外に、本発明の光遮断膜９１、９２、９３、９４の形状は多様に変形されることができる。
【００２３】
半導体層４０の上部にはシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度でドーピングされているｎ＋水素化アモルファスシリコン等の物質で作られたオーミックコンタクト層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ、抵抗性接触層）５５、５６がそれぞれ形成されている。
【００２４】
オーミックコンタクト層５５、５６及びゲート絶縁膜３０上にはデータ配線６２、６５、６６、６８が形成されている。データ配線６２、６５、６６、６８は主に縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝でありオーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端に接続されていて外部からの画像信号の印加を受けるデータ線終端６８、ソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と対向するオーミックコンタクト層５６上部に形成されているドレイン電極６６を含む。データ線６２の一側端部分であるデータ線終端６８は外部回路との接続のために幅が十分に広く形成されている。
【００２５】
データ配線６２、６５、６６、６８はクロム、モリブデン系列の金属、タンタル及びチタンなど高融点金属で構成されることが望ましく、高融点金属等の下部膜（図示せず）とその上に位置した低抵抗物質上部膜（図示せず）で構成された多層膜構造を有することができる。多層膜構造の例では前に説明したクロム下部膜とアルミニウム上部膜またはアルミニウム下部膜とモリブデン上部膜の二重膜以外にもモリブデン膜−アルミニウム膜−モリブデン膜の三重膜を挙げることができる。
【００２６】
ソース電極６５は半導体層４０と少なくとも一部分が重なって、ドレイン電極６６はゲート電極２６を中心にしてソース電極６５と対向して半導体層４０と少なくとも一部分が重なる。ここで、先に言及したオーミックコンタクト層５５、５６はその下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６間に存在してコンタクト抵抗を低くする役割をする。
【００２７】
光遮断膜９１、９２、９３、９４はソース電極６５またはドレイン電極６６と重なることができるが、データ配線６２、６５、６６、６８を介して印加されるデータ信号を効率的に伝達して寄生容量を減らすためにはこれらのオーバーラップを最小化することが望ましい。第１光遮断膜９１及び第４光遮断膜９４のようにソース電極６５またはドレイン電極６６と重ならないように形成したり、第２光遮断膜９２及び第３光遮断膜９３のようにソース電極６５またはドレイン電極６６と重なるように形成したりすることができる。光遮断膜９１、９２、９３、９４はソース電極６５及びドレイン電極６６と同時に重ならない限り各電極６５、６６と所定の部分が重なるように形成されることができる。
【００２８】
データ配線６２、６５、６６、６８及びこれらにより露出した半導体層４０上部には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）７０が形成されている。保護膜７０は窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯ２）で構成された無機材料膜、ＰＥＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）、または平坦化特性が優秀であって感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有するアクリル系有機絶縁膜等で構成されることができる。ＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は誘電定数が４以下（誘電定数は望ましくは２から４間の値を有する。）に誘電率が非常に低い。したがって厚さが薄くても寄生容量問題が最小化される。また他の膜との接着性及びステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が良好である。また無機質ＣＶＤ膜であるので耐熱性が有機絶縁膜に比べて良好である。共にＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜とａ−Ｓｉ：Ｏ：Ｆ膜（低誘電率ＣＶＤ膜）は蒸着速度やエッチング速度が窒化シリコン膜に比べて約４ないし約１０倍速いので工程時間が著しく減少される。また保護膜７０は有機膜の優秀な特性を生かしながらも露出した半導体層４０部分を保護するために下部無機膜と上部有機膜の二重膜構造を有することができる。
【００２９】
保護膜７０にはドレイン電極６６及びデータ線終端６８をそれぞれ露出するコンタクトホール７６、７８が形成されており、ゲート絶縁膜３０と共にゲート線終端２４を露出するコンタクトホール７４が形成されている。この時、ゲート線及びデータ線終端２４、６８を露出するコンタクトホール７４、７８は角を有したり、円形の多様な形態に形成されたりすることができ、外部回路との接続のために幅が拡張されて形成されてもよい。
【００３０】
保護膜７０上にはコンタクトホール７６を介してドレイン電極６６と電気的に接続されていて画素領域に位置する画素電極８２が形成されている。また、保護膜７０上にはコンタクトホール７４、７８を介してそれぞれゲート線終端２４及びデータ線終端６８と接続されている補助ゲート線終端８６及び補助データ線終端８８が形成されている。ここで、画素電極８２と補助ゲート及びデータ線終端８６、８８はＩＴＯまたはＩＺＯなどの透明導電体またはアルミニウムなどの反射性導電体で構成されてもよい。
【００３１】
ここで、画素電極８２は図１Ａ及び図１Ｂで見るように、ゲート線２２と重なって維持キャパシタを形成して、維持容量が不足した場合にはゲート配線２２、２４、２６と同じ層に維持容量用配線を追加することもできる。
【００３２】
また、画素電極８２はデータ線６２とも重ねるように形成して開口率を極大化している。このように開口率を極大化するために画素電極８２をデータ線６２とオーバーラップさせて形成しても保護膜７０の誘電率が低いためこれらの間で形成される寄生容量は問題にならない程度に小さく維持することができる。そして、側面視認性を改善するために画素電極８２にはゲート線２２に対して斜線方向に複数の切開部または突起が形成されてもよい。
【００３３】
以下、本発明の一実施形態による液晶表示装置用薄膜トランジスタ基板の製造方法に対して図１Ａ及び図１Ｂを参照しながら詳細に説明する。
【００３４】
まず、基板１０上にゲート配線用多層金属膜（図示せず）を積層した後、パターニングしてゲート線２２、ゲート電極２６及びゲート線終端２４を含む横方向にのびているゲート配線２２、２４、２６を形成する。
【００３５】
次に、窒化シリコンなどで構成されたゲート絶縁膜３０、半導体層用アモルファスシリコン層（図示せず）、ドーピングされたアモルファスシリコン層の３階膜を続いて積層して、半導体層用アモルファスシリコン層、ドーピングされたアモルファスシリコン層をフォトエッチングしてゲート電極２６上部のゲート絶縁膜３０上にアイランド状の半導体層４０とゲート電極２６と少なくとも一部分が重なるようにゲート電極２６の周囲に配置されたサブ光遮断膜９１、９２、９３、９４と半導体層４０上に位置するドーピングされたアモルファスシリコン層パターン（図示せず）を形成する。
【００３６】
次に、前記結果物上に、データ金属層（図示せず）を積層してマスクを利用したフォトエッチングでパターニングして、ゲート線２２と交差するデータ線６２、データ線６２と接続されてゲート電極２６上部まで延長されているソース電極６５、データ線６２の一側端に接続されているデータ線終端６８及びソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と向き合うドレイン電極６６を含むデータ配線６２、６５、６６、６８を形成する。
【００３７】
続いて、データ配線６２、６５、６６、６８により露出したアモルファスシリコン層パターンをエッチングしてゲート電極２６を中心にして両側に分離されたオーミックコンタクト層パターン５５、５６を形成する一方、両側のオーミックコンタクト層パターン５５、５６間の半導体層４０を露出させる。続けて、露出した半導体層４０の表面を安定化させるために酸素プラズマ処理が施されてもよい。
【００３８】
次に、窒化シリコン膜、ａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させたり有機絶縁膜を塗布したりして保護膜７０を形成する。
【００３９】
続いて、フォトエッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート線の端部分２４、ドレイン電極６６及びデータ線の端部分６８を露出するコンタクトホール７４、７６、７８を形成する。ここで、コンタクトホール７４、７６、７８は例えば、角を有する形状または円形の形状で形成することができる。
【００４０】
次に、ＩＴＯ膜またはＩＺＯ膜を蒸着してフォトエッチングして第１コンタクトホール７６を介してドレイン電極６６と接続される画素電極８２と、第２及び第３コンタクトホール７４、７８を介してゲート線終端２４及びデータ線終端６８とそれぞれ接続する補助ゲート線終端８６及び補助データ線終端８８を形成する。ＩＴＯやＩＺＯを積層する前の前加熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程で用いる気体は窒素を利用することが望ましい。これはコンタクトホール７４、７６、７８を通じて露出されている金属膜２４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
【００４１】
以下、図１Ｃを参照して本発明の一実施形態による液晶表示装置により光漏れ電流が遮断される過程を説明する。
【００４２】
図１Ｃに示したように、下に位置する薄膜トランジスタ基板と対向するようにカラーフィルター基板が配置される。カラーフィルター基板は透明なガラスなどで構成された絶縁基板１１０上に光漏れを防止するためのブラックマトリックス１２０と赤色、緑色、青色の色フィルター１３０及びＩＴＯまたはＩＺＯなどの透明な導電物質からなっている共通電極（ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）１４０が形成されている。ここで、ブラックマトリックス１２０はゲート線２２とデータ線６２に対応する部分と薄膜トランジスタに対応する部分で形成されることができる。また、ブラックマトリックス１２０は画素電極８２と薄膜トランジスタ付近での光漏れを遮断するために多様な形状を有することができる。そして、側面視認性を改善するために共通電極１４０にはゲート線２２に対して斜線方向に複数の切開部または突起が形成されることができる。
【００４３】
本発明の一実施形態による液晶表示装置はカラーフィルター基板と、これに対向する薄膜トランジスタ基板とその間に挿入される液晶層２００を含む。薄膜トランジスタ基板上の画素電極８２とカラーフィルター基板上の共通電極１４０に電圧を印加して液晶層２００の液晶分子を再配列させて透過される光量を調節することによって所定の映像を表示することができるように構成された装置である。
【００４４】
一般的に液晶表示装置の光漏れ電流は主にバックライトから放出される光Ａ１、Ａ２と外部から流入する光Ｂ１により引き起こされる。本発明の一実施形態による液晶表示装置はゲート電極２６と光遮断膜９１、９２、９３、９４により光漏れ電流を最小化する。
【００４５】
すなわち、半導体層４０がゲート電極２６と完全に重なるように形成してバックライトから発生して光Ａ２が直接半導体層４０に流入することを防止することができる。図１Ｃに示したように、半導体層４０の幅Ｗａよりゲート電極２６の幅Ｗｇをさらに大きく形成することが望ましい。
【００４６】
もしもサブ光遮断膜９１、９２、９３、９４がない場合、バックライトからゲート電極２６の周囲に所定の傾斜を有して流入した光Ａ１がカラーフィルター基板上の共通電極１４０に反射された後半導体層４０に再流入されることがある。しかし、本発明のようにサブ光遮断膜９１、９２、９３、９４をゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、このような光Ａ１を吸収して光漏れ電流を最小化することができる。したがって、図１Ｃに示したように、ゲート電極２６の周囲から流入した光Ａ１を効率的に遮断するためにサブ光遮断膜９１、９２、９３、９４とゲート電極２６は少なくとも一部分が重なるように形成することができ、例えば、サブ光遮断膜９１、９２、９３、９４とゲート電極２６は約３μｍ以下の幅Ｗｏを有して重なるように配置することができる。
【００４７】
また、本発明のサブ光遮断膜９１、９２、９３、９４がない場合、外部からブラックマトリックス１２０の周囲に所定の入射角を有して入射した光Ｂ１はゲート電極２６と共通電極１４０に順番どおり反射されて半導体層４０に再流入されることができる。しかし、本発明のようにサブ光遮断膜９１、９２、９３、９４をゲート電極２６の縁に沿ってゲート電極２６と重なるように配置することによって、このような光Ｂ１がゲート電極２６に反射される前にサブ光遮断膜９１、９２、９３、９４に吸収されるため光漏れ電流を最小化することができる。
【００４８】
このようなサブ光遮断膜９１、９２、９３、９４の幅Ｗｂは広いほど光漏れ電流を最小化することができるが、この場合開口率が低くなることができる。したがって、サブ光遮断膜９１、９２、９３、９４は約１０μｍ以下の幅Ｗｂを有することが望ましい。さらに望ましくはサブ光遮断膜９１、９２、９３、９４は約４μｍないし約８μｍの幅を有する。
【００４９】
以下、図２ないし図５を参照して本発明の薄膜トランジスタ基板の変形実施形態を説明する。説明の便宜上、図１Ａないし図１Ｃの実施形態の図面に示した各部材と同一機能を有する部材は同一符号で示して、したがってその説明は省略する。
【００５０】
図２は本発明の変形実施形態による薄膜トランジスタ基板の配置図で、次を除いては基本的に同一構造を有する。すなわち、図２に示したように、光遮断膜９１２４はゲート電極２６の上側から左側を経て下側に延長されて位置し、光遮断膜９３はゲート電極２６の右側に位置する。
【００５１】
図３は本発明の他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図３に示したように、光遮断膜９１３４はゲート電極２６の上側から右側を経て下側に延長されて位置し、光遮断膜９２はゲート電極２６の左側に位置する。
【００５２】
図４は本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図４に示したように、光遮断膜９１２はゲート電極２６の上側から左側に延長されて位置し、光遮断膜９３４はゲート電極２６の右側から下側に延長されて位置する。
【００５３】
図５は本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図であって、次を除いては基本的に同一構造を有する。すなわち、図５に示したように、光遮断膜９１３はゲート電極２６の上側から右側に延長されて位置し、光遮断膜９２４はゲート電極２６の左側から下側に延長されて位置する。
【００５４】
このように、光遮断膜９１、９２、９３、９４、９１２４、９１３４、９１２、９３４、９１３、９２４はゲート電極２６と少なくとも一部分が重なるように形成しながら、ソース電極６５とドレイン電極６６が短絡されない範囲で多様な形状を有することができる。
【００５５】
以上添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須な特徴を変更せずに他の具体的な形態で実施できることはいうまでもない。それゆえ以上で記述した実施形態はすべての面で例示的なことであって限定的ではない。
【産業上の利用可能性】
【００５６】
本発明は薄膜トランジスタ、これを含む液晶表示装置及び薄膜トランジスタの製造方法に適用されることである。
【図面の簡単な説明】
【００５７】
【図１Ａ】本発明の一実施形態による薄膜トランジスタ基板の配置図である。
【図１Ｂ】図１Ａに図示した薄膜トランジスタ基板のＩｂ−Ｉｂ’線に対する断面図である。
【図１Ｃ】図１Ａの薄膜トランジスタ基板上にカラーフィルター基板を配置した液晶表示装置のＩｃ−Ｉｃ’線に対する断面図である。
【図２】本発明の変形実施形態による薄膜トランジスタ基板の配置図である。
【図３】本発明の他の変形実施形態による薄膜トランジスタ基板の配置図である。
【図４】本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図である。
【図５】本発明のまた他の変形実施形態による薄膜トランジスタ基板の配置図である。
【符号の説明】
【００５８】
２２：ゲート線
２４：ゲート線終端
２６：ゲート電極
４０：半導体層
５５、５６：オーミックコンタクト層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６８：データ線終端
７４、７６、７８：コンタクトホール
８２：画素電極
８６：補助ゲート線終端
８８：補助データ線終端
９１、９２、９３、９４、９１２４、９１３４、０１２、９３４、９１３、９２４：光遮断膜
【特許請求の範囲】
【請求項１】
ゲートラインと前記ゲートラインと交差するデータラインを含んで、
前記ゲートラインから絶縁基板上に形成されたゲート電極と、
前記ゲート電極上に絶縁されて形成された半導体層と、
前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と、
前記データラインから形成されて前記半導体層と少なくとも一部分が重なるソース電極と、
前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極とを含むトランジスタ構造と、
前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極とを含むことを特徴とする薄膜トランジスタ基板。
【請求項２】
前記光遮断膜は前記半導体層と同じ層に位置することを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記光遮断膜は前記半導体層と実質的に同じ物質を含むことを特徴とする請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記光遮断膜は光吸収物質を含むことを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項５】
前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項４に記載の薄膜トランジスタ基板。
【請求項６】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれかの電極とも重ならないことを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項７】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項８】
前記半導体層は前記ゲート電極と完全に重なることを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項９】
前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項１０】
前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項１１】
前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項１２】
絶縁基板上に形成されたゲート電極と前記ゲート電極と完全に重なって前記ゲート電極上に絶縁されて形成された半導体層と前記半導体層と同じ層に位置して前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と前記半導体層と少なくとも一部分が重なるソース電極と前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造と、前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極をと含む薄膜トランジスタ基板と、及び
前記薄膜トランジスタ基板と対向して、色フィルター及び共通電極を含むカラーフィルター基板とを含むことを特徴とする液晶表示装置。
【請求項１３】
前記光遮断膜は前記半導体層と同じ物質を含むことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記光遮断膜は光吸収物質を含むことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１５】
前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか電極とも重ならないことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１７】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１８】
前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１９】
前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項１２に記載の液晶表示装置。
【請求項２０】
前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項１２に記載の液晶表示装置。
【請求項２１】
絶縁基板上にゲート電極を有するゲート線を形成し、
前記ゲート電極上に前記ゲート電極と絶縁された半導体層を形成し、
前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜を形成し、
前記ゲート線と交差して前記半導体層と少なくとも一部分が重なるソース電極を有するデータ線を形成し、
前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を形成して、前記ゲート電極、前記半導体層、前記光遮断膜、前記ソース電極及び前記ドレイン電極からトランジスタ構造を形成し、
前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を形成することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２２】
前記光遮断膜は前記半導体層と実質的に同じ物質を含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２３】
前記光遮断膜は光吸収物質を含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２４】
前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項２３に記載の薄膜トランジスタ基板の製造方法。
【請求項２５】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか電極とも重ならないことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２６】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２７】
前記半導体層は前記ゲート電極と完全に重なることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２８】
前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２９】
前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項３０】
前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項１】
ゲートラインと前記ゲートラインと交差するデータラインを含んで、
前記ゲートラインから絶縁基板上に形成されたゲート電極と、
前記ゲート電極上に絶縁されて形成された半導体層と、
前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と、
前記データラインから形成されて前記半導体層と少なくとも一部分が重なるソース電極と、
前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極とを含むトランジスタ構造と、
前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極とを含むことを特徴とする薄膜トランジスタ基板。
【請求項２】
前記光遮断膜は前記半導体層と同じ層に位置することを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記光遮断膜は前記半導体層と実質的に同じ物質を含むことを特徴とする請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記光遮断膜は光吸収物質を含むことを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項５】
前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項４に記載の薄膜トランジスタ基板。
【請求項６】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれかの電極とも重ならないことを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項７】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項８】
前記半導体層は前記ゲート電極と完全に重なることを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項９】
前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項１０】
前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項１１】
前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項１に記載の薄膜トランジスタ基板。
【請求項１２】
絶縁基板上に形成されたゲート電極と前記ゲート電極と完全に重なって前記ゲート電極上に絶縁されて形成された半導体層と前記半導体層と同じ層に位置して前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜と前記半導体層と少なくとも一部分が重なるソース電極と前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を含むトランジスタ構造と、前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極をと含む薄膜トランジスタ基板と、及び
前記薄膜トランジスタ基板と対向して、色フィルター及び共通電極を含むカラーフィルター基板とを含むことを特徴とする液晶表示装置。
【請求項１３】
前記光遮断膜は前記半導体層と同じ物質を含むことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記光遮断膜は光吸収物質を含むことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１５】
前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか電極とも重ならないことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１７】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１８】
前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１９】
前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項１２に記載の液晶表示装置。
【請求項２０】
前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項１２に記載の液晶表示装置。
【請求項２１】
絶縁基板上にゲート電極を有するゲート線を形成し、
前記ゲート電極上に前記ゲート電極と絶縁された半導体層を形成し、
前記ゲート電極と少なくとも一部分が重なって前記ゲート電極の周囲に配置された光遮断膜を形成し、
前記ゲート線と交差して前記半導体層と少なくとも一部分が重なるソース電極を有するデータ線を形成し、
前記ゲート電極を中心にして前記ソース電極と対向して前記半導体層と少なくとも一部分が重なるドレイン電極を形成して、前記ゲート電極、前記半導体層、前記光遮断膜、前記ソース電極及び前記ドレイン電極からトランジスタ構造を形成し、
前記トランジスタ構造上に絶縁されて前記ドレイン電極と電気的に接続された画素電極を形成することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２２】
前記光遮断膜は前記半導体層と実質的に同じ物質を含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２３】
前記光遮断膜は光吸収物質を含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２４】
前記光遮断膜はアモルファスシリコンを含むことを特徴とする請求項２３に記載の薄膜トランジスタ基板の製造方法。
【請求項２５】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか電極とも重ならないことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２６】
前記光遮断膜は前記ソース電極及び前記ドレイン電極のうちいずれか一つの電極とのみ重なることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２７】
前記半導体層は前記ゲート電極と完全に重なることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２８】
前記光遮断膜は複数のサブ光遮断膜を含み、前記複数のサブ光遮断膜それぞれは相互に離隔されたことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項２９】
前記ゲート電極と前記光遮断膜が重なる幅が約３μｍ以下であることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【請求項３０】
前記光遮断膜は約１０μｍ以下の幅を有することを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−３１３９０６（Ｐ２００６−３１３９０６Ａ）
【公開日】平成１８年１１月１６日（２００６．１１．１６）
【国際特許分類】
【出願番号】特願２００６−１２６５５８（Ｐ２００６−１２６５５８）
【出願日】平成１８年４月２８日（２００６．４．２８）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【Ｆターム（参考）】
【公開日】平成１８年１１月１６日（２００６．１１．１６）
【国際特許分類】
【出願日】平成１８年４月２８日（２００６．４．２８）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【Ｆターム（参考）】
[ Back to top ]