薄膜トランジスタ基板及びその製造方法
【課題】製造工程を簡素化でき、かつゲート駆動部の腐食を防止できる薄膜トランジスタ（ＴＦＴ）基板及びその製造方法を提供する。
【解決手段】薄膜トランジスタ基板は、表示領域と非表示領域とに区分される絶縁基板と、表示領域に該当する絶縁基板上に形成される第１のゲート電極を含むゲート金属パターンと、ゲート金属パターン上に形成されるゲート絶縁層と、第１のゲート電極に重なるゲート絶縁層上に形成される第１の半導体パターンと、第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンと、第１のドレーン電極に接続され、ゲート絶縁層上に形成される画素電極を含む透明導電パターンと、第１の半導体パターンとデータ金属パターン上に形成される保護層とを含む。
【解決手段】薄膜トランジスタ基板は、表示領域と非表示領域とに区分される絶縁基板と、表示領域に該当する絶縁基板上に形成される第１のゲート電極を含むゲート金属パターンと、ゲート金属パターン上に形成されるゲート絶縁層と、第１のゲート電極に重なるゲート絶縁層上に形成される第１の半導体パターンと、第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンと、第１のドレーン電極に接続され、ゲート絶縁層上に形成される画素電極を含む透明導電パターンと、第１の半導体パターンとデータ金属パターン上に形成される保護層とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示（Liquid Crystal Display：以下、“ＬＣＤ”と称する）装置及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、ＬＣＤ装置は、複数のゲートラインと複数のデータラインとを備える表示パネルと、複数のゲートラインにゲート信号を出力するゲート駆動部と、複数のデータラインにデータ信号を出力するデータ駆動部とを含む。
上記ゲート駆動部及び上記データ駆動部は、チップ形態で表示パネルに実装される。しかしながら、最近では、ＬＣＤ装置のサイズを減少させると同時に生産性を向上させるために、ゲート駆動部を表示パネルに組み込む構成が開発されている。上記ゲート駆動部は、上記ゲート駆動部に実装されたＴＦＴを被覆するように第１の保護層が形成され、上記第１の保護層に沿って透明電極が形成される。この場合、上記透明電極は、上記ゲート駆動部の一番上に形成されてＬＣＤ装置と電気的に接続される。しかしながら、上記透明電極がＬＣＤ装置の外部に露出されているため、ＬＣＤ装置が高温及び高湿度環境で長時間の間駆動する場合に、上記ゲート駆動部の腐食が発生するおそれがある。
【０００３】
一方、画素電極は、上記第１の保護層に形成されるコンタクトホールを介してドレーン電極に電気的に接続される。このとき、上記画素電極及び上記第１の保護層は、複数のマスク工程を用いて形成される。上記画素電極及び上記第１の保護層を形成するマスク工程は、薄膜蒸着（コーティング）工程、清浄工程、フォトリソグラフィー工程、エッチング工程、フォトレジスト剥離工程、及び検査工程などのような一連の工程を含む。このような複数のマスク工程が必要とされるので、ＬＣＤ装置は、製造工程が複雑であり、これによって、製造コストの増大の原因となっている。また、上記画素電極がコンタクトホールを介してドレーン電極に接続されるため、２つの電極間の接触面積が小さくなって、抵抗の増加につながる。従って、負荷の電力消費が大きくなるという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記背景に鑑みて、本発明の目的は、製造工程を簡素化でき、かつゲート駆動部の腐食を防止できる薄膜トランジスタ（ＴＦＴ）基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記のような目的を達成するために、本発明の第１の特徴によれば、薄膜トランジスタ基板は、表示領域と非表示領域とに区分される絶縁基板と、上記表示領域に該当する上記絶縁基板上に形成される第１のゲート電極を含むゲート金属パターンと、上記ゲート金属パターン上に形成されるゲート絶縁層と、上記第１のゲート電極に重なる上記ゲート絶縁層上に形成される第１の半導体パターンと、上記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンと、上記第１のドレーン電極に接続され、上記ゲート絶縁層上に形成される画素電極を含む透明導電パターンと、上記第１の半導体パターンと上記データ金属パターン上に形成される保護層とを含むことを特徴とする。
【０００６】
本発明によれば、画素電極は第１のドレーン電極に接続されるとともに、ゲート絶縁層上に形成される。つまり、画素電極は、ゲート絶縁膜中のコンタクトホールを介して第１のドレーン電極に接続されるのではなく、第１のドレーン電極に直接接続される。従って、画素電極と第１のドレーン電極との間の接触面積は、従来の画素電極とドレーン電極との間の接触面積に比べてさらに広い。
【０００７】
これに従って、画素電極と第１のドレーン電極との接触面積が広くなるため、画素電極と第１のドレーン電極との抵抗は小さくなり、これにより、負荷電力を減少させる。
第１のゲート電極、第１の半導体パターン、第１のソース電極及び第１のドレーン電極により第１のＴＦＴを構成している。保護層は、ゲート金属パターン及び第１のＴＦＴなどの腐食を防止する。
【０００８】
また、画素電極が第１の保護層と同時に形成されるので、マスク製造工程を短縮させる。
本発明の第２の特徴によれば、上記薄膜トランジスタ基板は、第２の半導体パターンをさらに含み、上記ゲート金属パターンは、上記非表示領域に該当する上記絶縁基板上に形成される第２のゲート電極及びゲート信号線を含み、上記第２の半導体パターンは、上記第２のゲート電極に重なる上記ゲート絶縁層上に形成され、上記データ金属パターンは、上記第２の半導体パターンの両端に接続される第２のソース電極と第２のドレーン電極とを含むことを特徴とする。
【０００９】
第２のゲート電極、第２の半導体パターン、第２のソース電極及び第２のドレーン電極により第２のＴＦＴを構成している。第２のＴＦＴはゲート駆動部を構成しており、各水平期間当たりの１つのスキャンパルスを順次に生成して、複数のゲートラインＧＬ１〜ＧＬｎを順次に駆動する。
本発明の第３の特徴によれば、上記ゲート絶縁層は、上記ゲート信号線を露出させる第１のコンタクトホールを含み、上記第２の半導体パターン上に形成され、上記第２のソース電極は、上記第１のコンタクトホールを介して上記ゲート信号線に接続されることを特徴とする。
【００１０】
ゲート信号線は、上記ゲート駆動信号を第２のソース電極を介して第２のＴＦＴへ提供し、第２のＴＦＴは、上記ゲート駆動信号を第２のドレーン電極を介して他のＴＦＴへ提供する。
本発明の第４の特徴によれば、上記ゲート金属パターンは、上記非表示領域に上記ゲート信号線に接続されるゲートパッド部を含むことを特徴とする。
【００１１】
本発明の第５の特徴によれば、上記ゲート絶縁層は、上記ゲートパッド部を露出させる第２のコンタクトホールを含むことを特徴とする。
本発明の第６の特徴によれば、上記透明導電パターンは、上記第２のコンタクトホールを介して上記ゲートパッド部に接続され、上記ゲート絶縁層上に形成される第１の透明電極を含むことを特徴とする。
【００１２】
本発明の第７の特徴によれば、上記データ金属パターンは、上記非表示領域に形成され、上記第１のソース電極に接続されるデータパッド部を含むことを特徴とする。
本発明の第８の特徴によれば、上記透明導電パターンは、上記データパッド部に接続され、上記ゲート絶縁層上に形成される第２の透明電極を含むことを特徴とする。
本発明の第９の特徴によれば、薄膜トランジスタ基板製造方法は、表示領域に該当する絶縁基板上に第１のゲート電極を含むゲート金属パターンを形成するステップと、上記ゲート金属パターン上にゲート絶縁層を形成するステップと、上記第１のゲート電極に重なる上記ゲート絶縁層上に第１の半導体パターンを形成するステップと、上記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンを形成するステップと、上記ゲート絶縁層上に上記第１のドレーン電極に接続される画素電極を含む透明導電パターンを形成するステップと、上記第１の半導体パターン及び上記データ金属パターン上に保護層を形成するステップとを含むことを特徴とする。
【００１３】
本発明の第１０の特徴によれば、上記ゲート金属パターンを形成するステップは、非表示領域に該当する絶縁基板上に第２のゲート電極及びゲート信号線を形成するステップを含み、上記半導体パターンを形成するステップは、上記第２のゲート電極に重なる上記ゲート絶縁層上に第２の半導体パターンを形成するステップを含み、上記データ金属パターンを形成するステップは、上記第２の半導体パターンの両端に接続される第２のソース電極及び第２のドレーン電極を形成するステップを含むことを特徴とする。
【００１４】
本発明の第１１の特徴によれば、上記半導体パターンを形成するステップは、上記ゲート信号線を露出させる第１のコンタクトホールを形成するステップを含むことを特徴とする。
本発明の第１２の特徴によれば、上記データ金属パターンを形成するステップは、上記第１のコンタクトホールを介して上記ゲート信号線を上記第２のソース電極に接続させるステップを含むことを特徴とする。
【００１５】
本発明の第１３の特徴によれば、上記半導体パターンを形成するステップは、上記ゲートパッド部を露出させる第２のコンタクトホールを形成するステップを含むことを特徴とする。
本発明の第１４の特徴によれば、上記透明導電パターンを形成するステップは、上記第２のコンタクトホールを介して上記ゲートパッド部に接続される第１の透明電極を上記ゲート絶縁層上に形成するステップを含むことを特徴とする。
【００１６】
本発明の第１５の特徴によれば、上記データ金属パターンを形成するステップは、上記第１のソース電極に接続されるデータパッド部を形成するステップを含むことを特徴とする。
本発明の第１６の特徴によれば、上記透明導電パターンを形成するステップは、上記データパッド部に接続される第２の透明電極を上記ゲート絶縁層上に形成するステップを含むことを特徴とする。
【００１７】
本発明の第１７の特徴によれば、薄膜トランジスタ基板製造方法は、表示領域に該当する絶縁基板上に第１のゲート電極を含むゲート金属パターンを形成する第１のマスクステップと、上記ゲート金属パターン上にゲート絶縁層を形成し、上記第１のゲート電極に重なる上記ゲート絶縁層上に第１の半導体パターンを形成する第２のマスクステップと、上記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンを形成する第３のマスクステップと、上記ゲート絶縁層上に上記第１のドレーン電極に接続される画素電極を含む透明導電パターンを形成し、上記第１の半導体パターン及び上記データ金属パターン上に保護層を形成する第４のマスクステップとを含むことを特徴とする。
【００１８】
本発明の第１８の特徴によれば、上記第１のマスクステップは、非表示領域に該当する絶縁基板上に第２のゲート電極及びゲート信号線を形成するステップを含み、上記第２のマスクステップは、上記第２のゲート電極に重なる上記ゲート絶縁層上に第２の半導体パターンを形成するステップを含み、上記第３のマスクステップは、上記第２の半導体パターンの両端に接続される第２のソース電極及び第２のドレーン電極を形成するステップを含むことを特徴とする。
【００１９】
本発明の第１９の特徴によれば、上記第４のマスクステップは、上記データ金属パターンが形成される絶縁基板上に透明導電層を蒸着するステップと、上記透明導電層上にフォトレジストを塗布するステップと、上記透明導電パターンを除いた領域に対応する上記フォトレジストをマスクを介して露光するステップと、上記露光したフォトレジストを現像してエッチングすることにより、上記透明導電パターンを除いた領域の透明導電層を除去するステップと、上記保護層を上記絶縁基板上に蒸着するステップと、リフトオフ法を用いて、上記透明導電パターン上に形成されたフォトレジスト及び保護層を除去するステップとを含むことを特徴とする。リフトオフ法によりフォトレジスト及び保護層を同時に除去するため、マスク製造工程を短縮させることができる。
【発明の効果】
【００２０】
本発明の実施形態によるＬＣＤ装置のＴＦＴ基板及びその製造方法によれば、保護層及び画素電極の工程手順を変更し、リフトオフ（liftoff）法を用いてＴＦＴ基板を製造するので、マスク工程の数を減少させることができ、これにより、製造コストを低減させることができる。また、画素電極がドレーン電極に直接接続されるので、電力消費を低減させることができる。さらに、保護層が画素電極を被覆するので、ゲート駆動部の腐食を防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好適な一実施形態を、添付図面を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知の機能又は構成に関する具体的な説明は省略する。
図１は、本発明の実施形態によるＬＣＤ装置の構成を示すブロック図である。
図１を参照すると、ＬＣＤ装置は、表示パネル１４０と、データ駆動部１２０と、ゲート駆動部１２２と、タイミング制御部１００とを含む。
【００２２】
表示パネル１４０は、ＴＦＴ基板と、カラーフィルター（color filter）基板（図示せず）と、上記ＴＦＴ基板と上記カラーフィルター基板との間に封入された液晶層（図示せず）とを含む。上記カラーフィルター基板は、カラーを表示するための赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）のカラーフィルターと、液晶に共通電圧を印加するための共通電極とを含む。また、上記カラーフィルター基板は、輝度を向上させるための白色カラーフィルターをさらに含んでもよい。
【００２３】
上記ＴＦＴ基板は、表示領域Ｌ１と非表示領域Ｌ２とを含む。複数のゲートラインＧＬ１〜ＧＬｎ、複数のデータラインＤＬ１〜ＤＬｍ、複数のＴＦＴ、及び画素電極ＰＩＸＥＬは、上記ＴＦＴ基板の表示領域Ｌ１に形成される。複数のゲートラインＧＬ１〜ＧＬｎと複数のデータラインＤＬ１〜ＤＬｍとは、相互に交差して配列される。複数のＴＦＴは、各画素領域内の複数の画素電極ＰＩＸＥＬに接続される。
【００２４】
例えば、第１のＴＦＴは、第１のゲートラインＧＬ１、第１のデータラインＤＬ１、及び画素領域に接続される。
ゲート駆動部１２２、ゲートパッド（図示せず）、及びデータパッド（図示せず）は、非表示領域Ｌ２に形成される。ゲート駆動部１２２は、複数のゲートラインＧＬ１〜ＧＬｎに接続される。上記ゲートパッド及び上記データパッドは、ゲート駆動部１２２及び複数のデータラインＤＬ１〜ＤＬｍの各々に接続される。
【００２５】
一方、上記液晶は、誘電異方性の特性を有し、上記カラーフィルター基板と上記ＴＦＴ基板との間に挟持されて、共通電極及び画素電極に印加される電圧差に従って光透過率を調整する。
データ駆動部１２０は、タイミング制御部１００から受信されたデータ制御信号ＤＣＳに応じて、１水平期間当たりの１ラインに該当するデータ信号を生成し、上記生成されたデータ信号を複数のデータラインＤＬ１〜ＤＬｍへ送信する。データ駆動部１２０は、テープキャリアパッケージ（Tape Carrier Package）（図示せず）を通して表示パネル１４０に接続されてもよい。
【００２６】
タイミング制御部１００は、画素データ信号Ｒ，Ｇ，及びＢをデータ駆動部１２０へ供給する。また、タイミング制御部１００は、外部制御信号に応じて、データ駆動部１２０及びゲート駆動部１２２の各々を制御するためのデータ制御信号（ＤＣＳ）及びゲート制御信号（ＧＣＳ）を生成する。本実施形態において、ゲート制御信号ＧＣＳは、第１及び第２のクロック信号とスキャントリガー信号などとを含む。データ制御信号ＤＣＳは、ソーススタートパルス信号と、ソースシフトクロック信号と、極性制御信号などとを含む。
【００２７】
ゲート駆動部１２２は、タイミング制御部１００から受信されたゲート制御信号ＧＣＳに応じて、１水平期間毎のゲート駆動信号を生成し、上記生成されたゲート駆動信号を複数のゲートラインＧＬ１〜ＧＬｎへ順次に送信する。ここで、ゲート駆動部１２２は、電荷移動度の高いポリシリコン又はアモルファスシリコンを用いて、非表示領域Ｌ２に集積化された複数の薄膜トランジスタを含む。ゲート駆動部１２２のＴＦＴは、同一の工程で表示パネル１４０の表示領域Ｌ１に形成されるＴＦＴと同時に形成される。
【００２８】
例えば、ゲート駆動部１２２は、７つのＴＴＦ（図示せず）を含み、相互に接続された複数のステージ（stages）を含んでもよい。ゲート駆動部１２２は、第１の水平期間の間には、７つのＴＦＴによって生成されたスキャン信号を第１のゲートラインＧＬ１へ出力し、第２の水平期間の間には、上記スキャン信号を第２のゲートラインＧＬ２へ出力し、第３の水平期間の間には、上記スキャン信号を第３のゲートラインＧＬ３へ出力する。このように、ゲート駆動部１２２は、各水平期間当たりの１つのスキャンパルスを順次に生成して、複数のゲートラインＧＬ１〜ＧＬｎを順次に駆動する。
【００２９】
図２は、本発明の実施形態によるＬＣＤ装置を示す平面図であり、図３は、図２の切断線Ｉ-Ｉ’、ＩＩ-ＩＩ’ＩＩＩ-ＩＩＩ’、及びＩＶ-ＩＶ’に沿ったＬＣＤ装置の断面図である。Ｉ-Ｉ’は、ゲート駆動部領域ＧＤＲに該当し、ＩＩ-ＩＩ’は、画素領域ＰＲに該当し、ＩＩＩ-ＩＩＩ’は、ゲートパッド領域ＧＰＲに該当し、ＩＶ-ＩＶ’は、データパッド領域ＤＰＲに該当する。ゲート駆動部領域ＧＤＲ、画素領域ＰＲ、ゲートパッド領域ＧＰＲ、及びデータパッド領域ＤＰＲは、ＴＦＴ基板の非表示領域Ｌ２に形成され、画素領域ＰＲは、ＴＦＴ基板の表示領域Ｌ１に形成される。
【００３０】
図２及び図３を参照すると、第２のＴＦＴ Ｔ２及びゲート信号線２２は、絶縁基板１０上のゲート駆動部領域ＧＤＲに形成される。第２のＴＦＴ Ｔ２は、第２のゲート電極２４と、第２の活性層５０ｂと、第２のオーミックコンタクト層５４ｂと、第２のソース電極５２ｂと、第２のドレーン電極６０ｂとを含む。
第２の活性層５０ｂは、チャネル形成のために、ゲート絶縁層４０を間において、第２のゲート電極２４と重なるように配置される。第２のオーミックコンタクト層５４ｂは、第２の活性層５０ｂと、第２のソース電極５２ｂ及び第２のドレーン電極６０ｂとの間に形成される。第２のドレーン電極６０ｂは、ゲート駆動部１２２に含まれている他のＴＦＴ（図示せず）に接続される。第２のソース電極５２ｂは、第１のコンタクトホール７４を介して接続信号線５３によってゲート信号線２２に接続される。ゲート信号線２２は、第２のゲート電極２４と同一の金属材質で形成されることが望ましい。
【００３１】
第１の保護層３０は、接続信号線５３、第２のソース電極５２ｂ、第２のドレーン電極６０ｂ、及び第２の活性層５０ｂ上に形成される。第２の保護層６８は、第１の保護層３０上に形成される。本実施形態において、第１の保護層３０は、無機物層（inorganic layer）であり、第２の保護層６８は、有機質層（organic layer）であることが望ましい。第１の保護層３０及び第２の保護層６８は、第２のＴＦＴ Ｔ２及びゲート信号線２２の腐食を防止する。
【００３２】
ゲート信号線２２は、上記ゲート駆動信号を接続信号線５３を介して第２のＴＦＴ Ｔ２へ提供し、第２のＴＦＴ Ｔ２は、上記ゲート駆動信号を第２のドレーン電極６０ｂを介して他のＴＦＴ（図示せず）へ提供する。
第１のＴＦＴ Ｔ１及び画素電極３２は、絶縁基板１０上に形成された画素領域ＰＲで形成される。
【００３３】
第１のＴＦＴ Ｔ１は、第１のゲート電極２６と、第１の活性層５０ａと、第１のオーミックコンタクト層５４ａと、第１のソース電極５２ａと、第１のドレーン電極６０ａとを含む。第１のゲート電極２６は、図２に示したゲートライン８０に接続され、ゲートライン８０を介して上記ゲート駆動信号を受信する。第１のソース電極５２ａは、図２に示したデータライン８２に接続され、データライン８２を介して上記データ信号を受信する。第１のドレーン電極６０ａは、画素電極３２に接続される。第１の活性層５０ａは、チャネル形成のために、ゲート絶縁層４０を間において、第１のゲート電極２６と重なるように配置される。第１のオーミックコンタクト層５４ａは、第１の活性層５０ａと、第１のソース電極５２ａ及び第１のドレーン電極６０ａとの間に形成される。
【００３４】
画素電極３２は、第１のドレーン電極６０ａに直接接続され、第１のドレーン電極６０ａから生成されたデータ信号を液晶に印加する。第１の保護層３０は、第１のソース電極５２ａ、第１のドレーン電極６０ａ、及び第１の活性層５０ａ上に形成される。第２の保護層６８は、第１の保護層３０及び画素電極３２上に形成される。
すなわち、本発明の実施形態による画素電極３２は、コンタクトホールを介してドレーン電極に接続された従来の画素電極とは異なり、第１のドレーン電極６０ａに直接接続される構成を有する。従って、本発明の実施形態による画素電極３２と第１のドレーン電極６０ａとの間の接触面積は、従来の画素電極とドレーン電極との間の接触面積に比べてさらに広い。
【００３５】
これに従って、画素電極３２と第１のドレーン電極６０ａとの接触面積が広くなるため、画素電極３２と第１のドレーン電極６０ａとの抵抗は小さくなり、これにより、負荷電力を減少させる。また、画素電極３２が第１の保護層３０と同時に形成されるので、マスク製造工程を短縮させる。
次いで、ゲートパッドＧＰは、絶縁基板１０上のゲートパッド領域ＧＰＲに形成される。ゲートパッドＧＰは、タイミング制御部１００から生成されたゲート制御信号をゲート信号線２２を介してゲート駆動部１２２へ提供する。本実施形態において、ゲートパッドＧＰは、ゲート信号線２２を介してゲート駆動部１２２に接続される。
【００３６】
ゲートパッドＧＰは、タイミング制御部１００に電気的に接続された第１の透明電極８４ａとゲート信号線２２に接続されたゲートパッド部２８とを含む。第１の透明電極８４ａは、ゲート絶縁層４０上に形成された第２のコンタクトホール７２を介してゲートパッド部２８に接続される。
データパッド領域ＤＰＲを参照すると、データパッドＤＰは、データパッド領域ＤＰＲでゲート絶縁層４０上に形成される。データパッドＤＰは、図２に示したタイミング制御部１００から生成されたデータ信号を図２に示したデータライン８２を通して画素領域ＰＲの第１のＴＦＴ Ｔ１へ提供する。
【００３７】
データパッドＤＰは、タイミング制御部１００に電気的に接続された第２の透明電極８４ｂとデータライン８２に接続されたデータパッド部６２とを含む。第２の透明電極８４ｂは、ゲート絶縁層４０上に形成されたデータパッド部６２上に形成され、データパッド部６２に接続される。
図４Ａから図４Ｄは、本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法を示す断面図である。図４Ａから図４Ｄに示す切断線Ｉ-Ｉ’、ＩＩ-ＩＩ’、ＩＩＩ-ＩＩＩ’、及びＩＶ-ＩＶ’の各々は、ゲート駆動部領域ＧＤＲ、画素領域ＰＲ、ゲートパッド領域ＧＰＲ、及びデータパッド領域ＤＰＲを意味する。
【００３８】
図４Ａは、本発明の実施形態によるＴＦＴ基板を製造する方法中の第１のマスク工程を示す断面図である。
図４Ａを参照すると、ゲートパターンは、絶縁基板１０の該当領域に形成される。ここで、上記ゲートパターンは、ゲート駆動部領域ＧＤＲに形成されたゲート信号線２２及び第２のゲート電極２４と、画素領域ＰＲに形成された第１のゲート電極２６と、ゲートパッド領域ＧＰＲに形成されたゲートパッド部２８とを含む。
【００３９】
より具体的に、ゲート金属層は、スパッタリングのような蒸着方法を用いて絶縁基板１０上に形成される。上記ゲート金属層は、第１のマスクを用いるフォトリソグラフィー工程及びエッチング工程を通してパターニングされ、これにより、ゲート駆動部領域ＧＤＲのゲート信号線２２及び第２のゲート電極２４、画素領域ＰＲの第１のゲート電極２６、及びゲートパッド領域ＧＰＲのゲートパッド部２８が形成される。上記ゲート金属層は、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）、銅（Ｃｕ）、ネオジムアルミニウム（ＡｌＮｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅合金（Ｃｕ ａｌｌｏｙ）、又はアルミニウム合金（Ａｌ ａｌｌｏｙ）のような金属物質の単一層で形成されてもよいし、多層構造で形成されてもよい。
【００４０】
図４Ｂは、本発明の実施形態によるＴＦＴ基板を製造する方法中の第２のマスク工程を示す断面図である。
図４Ｂを参照すると、ゲート絶縁層４０は、ゲートパターンが形成された絶縁基板１０上に形成される。半導体パターンは、第１及び第２のオーミックコンタクト層５４ａ及び５４ｂと第１及び第２の活性層５０ａ及び５０ｂとを含んで形成される。第２のオーミックコンタクト層５４ｂ及び第２の活性層５０ｂは、ゲート駆動部領域ＧＤＲの第２のゲート電極２４上に形成され、第１のオーミックコンタクト層５４ａ及び第１の活性層５０ａは、画素領域ＰＲの第１のゲート電極２６上に形成される。
【００４１】
より具体的に、絶縁物質、非晶質シリコン層、及び不純物（ｎ＋又はｐ＋）ドーピングされた非晶質シリコン層は、プラズマ化学気相成長法（plasma enhanced chemical vapor deposition；ＰＥＣＶＤ）を用いて、ゲートパターンが形成された絶縁基板１０上に順次に形成される。本実施形態において、上記絶縁物質は、ゲート絶縁層４０を構成し、酸化シリコン（ＳｉＯｘ）又は窒化シリコン（ＳｉＮｘ）のような無機絶縁物質であってもよいし、有機絶縁物質であってもよい。
【００４２】
次いで、不純物ドーピングされた非晶質シリコン層、非晶質シリコン層、及び絶縁物質は、第２のマスクを用いるフォトリソグラフィー工程及びエッチング工程を通してパターニングされ、これにより、第１及び第２のコンタクトホール７４及び７２がゲート絶縁層４０に形成され、第１のゲート電極２６及び第２のゲート電極２４上に半導体パターンが形成される。
【００４３】
第１及び第２のコンタクトホール７４及び７２の各々は、ゲート駆動部領域ＧＤＲ及びゲートパッド領域ＧＰＲに形成されて、ゲート信号線２２及びゲートパッド部２８を露出させる。上記半導体パターンは、ゲート駆動部領域ＧＤＲの第２のゲート電極２４上の半導体層５０ｂ及び５４ｂと画素領域ＰＲの第１のゲート電極２６上の半導体層５０ａ及び５４ａとを含む。
【００４４】
図４Ｃは、本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第３のマスク工程を示す断面図である。
図４Ｃを参照すると、ソース及びドレーン金属パターンは、半導体パターン及びゲート絶縁層４０が形成された絶縁基板１０上に形成される。本実施形態において、上記ソース及びドレーン金属パターンは、ゲート駆動部領域ＧＤＲの第２のソース電極５２ｂ及び第２のドレーン電極６０ｂと、画素領域ＰＲの第１のソース電極５２ａ及び第１のドレーン電極６０ａと、データパッド領域ＤＰＲのデータパッド部６２とを含む。
【００４５】
より具体的に、ソース及びドレーン金属層は、スパッタリングのような蒸着方法を用いて、半導体パターン及びゲート絶縁層４０が形成された絶縁基板１０上に形成される。上記ソース及びドレーン金属層は、第３のマスクを用いるフォトリソグラフィー工程及びエッチング工程を通してパターニングされ、これにより、第２のソース電極５２ｂ及び第２のドレーン電極６０ｂと、第１のソース電極５２ａ及び第１のドレーン電極６０ａと、データパッド部６２とが形成される。このとき、第１のコンタクトホール７４を通してゲート信号線２２に接続され、第２のソース電極５２ｂへ延長される接続信号線５３は、ゲート駆動部領域ＧＤＲに形成される。上記ソース及びドレーン金属層は、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）、銅（Ｃｕ）、ネオジムアルミニウム（ＡｌＮｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅合金（Ｃｕ ａｌｌｏｙ）、又はアルミニウム合金（Ａｌ ａｌｌｏｙ）のような金属物質の単一層で形成されてもよいし、多層構造で形成されてもよい。
【００４６】
図４Ｄは、本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
図４Ｄを参照すると、透明導電パターンは、ソース及びドレーン金属パターンが形成された絶縁基板１０上に形成される。ここで、上記透明導電パターンは、画素領域ＰＲの画素電極３２と、ゲートパッド領域ＧＰＲの第１の透明電極８４ａと、データパッド領域ＤＰＲの第２の透明電極８４ｂとを含む。
【００４７】
本発明の実施形態によるＴＦＴ基板を製造する方法中の第４のマスク工程については、図５Ａから図５Ｅを参照して詳細に説明する。図５Ａから図５Ｅを参照すると、切断線Ｉ-Ｉ’、ＩＩ-ＩＩ’、ＩＩＩ-ＩＩＩ’、及びＩＶ-ＩＶ’の各々は、ゲート駆動部領域ＧＤＲ、画素領域ＰＲ、ゲートパッド領域ＧＰＲ、及びデータパッド領域ＤＰＲを示す。
図５Ａに示すように、透明導電層３１は、スパッタリングのような蒸着方法を用いて、ソース及びドレーン金属パターンが形成された絶縁基板１０の全面上に形成される。透明導電層３１は、インジウム・スズ酸化物（Indium Tin Oxide；ＩＴＯ）、スズ酸化物（tin oxide；ＴＯ）、インジウム亜鉛酸化物（Indium Zinc Oxide；ＩＺＯ）、又は非晶質インジウム・スズ酸化物（amorphous-ITO）を用いて形成されることが好ましい。
【００４８】
図５Ｂを参照すると、フォトレジスト６６は、透明導電層３１を被覆するように塗布される。その後、遮断層９２を含むマスク基板９０を用いるマスク工程を通してフォトリソグラフィー工程を遂行する。このとき、遮断層９２が形成された領域を除いたマスク基板９０の領域Ｓは、絶縁基板１０上に形成された透明導電層３１上の露光領域に該当する。本実施形態において、遮断層９２が形成された領域は、図５Ｃに示すように、画素領域ＰＲの画素電極３２、ゲートパッド領域ＧＰＤの第１の透明電極８４ａ、及びデータパッド領域ＤＰＲの第２の透明電極８４ｂに該当する領域を含む。
【００４９】
図５Ｃを参照すると、露光領域の透明導電層３１は、エッチング工程を通して除去され、これにより、ゲート駆動部領域ＧＤＲの第２の活性層５０ｂと第２のソース電極５２ｂ及び第２のドレーン電極５４ｂと、画素領域ＰＲの第１の活性層５０ａと第１のソース電極５２ａ及び第２のドレーン電極５４ａとが露出される。フォトレジストパターン６６ａは、上記露光領域を除いた領域、すなわち、画素領域ＰＲの画素電極３２、ゲートパッド領域ＧＰＲの第１の透明電極８４ａ、及びデータパッド領域ＤＰＲの第２の透明電極８４ｂ上に残存する。
【００５０】
図５Ｄを参照すると、無機絶縁物質は、ＰＥＣＶＤ法、スピンコーティング（spin coating）方法、及びスピンレスコーティング（spinless coating）方法を用いて、フォトレジストパターン６６ａが形成された絶縁基板１０の全面上に塗布される。本実施形態において、第１の保護層３０を構成する無機絶縁物質は、ゲート絶縁層４０と同一の物質で形成されることが好ましい。
【００５１】
次いで、図５Ｅに示すように、図５Ｄに示すフォトレジストパターン６６ａ及びフォトレジストパターン６６ａ上に形成された無機絶縁物質は、ストリッパー（stripper）を用いるリフトオフ法を通して同時に除去され、これにより、画素領域ＰＲの画素電極３２、ゲートパッド領域ＧＰＲの第１の透明電極８４ａ、及びデータパッド領域ＤＰＲの第２の透明電極８４ｂが露出される。
【００５２】
終わりに、有機絶縁物質は、画素電極３２、第１の透明電極８４ａ、及び第２の透明電極８４ｂが露出された絶縁基板１０の全面上に蒸着され、これにより、第２の保護層６８が形成される。第２の保護層６８を構成する有機絶縁物質は、エポキシ系アクリル樹脂であってもよい。
なお、本発明の詳細な説明においては、具体的な実施の形態について説明したが、本発明の範囲から逸脱しない範囲内であれば、種々な変形が可能であることは言うまでもない。よって、本発明の範囲は、上述した実施の形態に限定されるものではなく、特許請求の範囲とその均等物によって定められるべきである。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態によるＬＣＤ装置の構成を示すブロック図である。
【図２】本発明の実施形態によるＬＣＤ装置を示す平面図である。
【図３】図２の切断線Ｉ-Ｉ’、ＩＩ-ＩＩ’ＩＩＩ-ＩＩＩ’、及びＩＶ-ＩＶ’に沿ったＬＣＤ装置の断面図である。
【図４Ａ】本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第１のマスク工程を示す断面図である。
【図４Ｂ】本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第２のマスク工程を示す断面図である。
【図４Ｃ】本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第３のマスク工程を示す断面図である。
【図４Ｄ】本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ａ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ｂ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ｃ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ｄ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ｅ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【符号の説明】
【００５４】
１０ 絶縁基板
２６ ゲート電極
２８ゲートパッド部
３２ 画素電極
４０ ゲート絶縁層
５０ｂ 第２の活性層
５２ａ 第１のソース電極
５２ｂ 第２のソース電極
５４ａ 第１のオーミックコンタクト層
５４ｂ 第２のオーミックコンタクト層
６０ａ ドレーン電極
６０ｂ 第２のドレーン電極
６２データパッド部
６８ 第２の保護層
７２ 第１のコンタクトホール
７４ 第２のコンタクトホール及び
８４ａ 第１の透明電極
８４ｂ 第２の透明電極
９２遮断層
１００ タイミング制御部
１２０ データ駆動部
１２２ ゲート駆動部
【技術分野】
【０００１】
本発明は、液晶表示（Liquid Crystal Display：以下、“ＬＣＤ”と称する）装置及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、ＬＣＤ装置は、複数のゲートラインと複数のデータラインとを備える表示パネルと、複数のゲートラインにゲート信号を出力するゲート駆動部と、複数のデータラインにデータ信号を出力するデータ駆動部とを含む。
上記ゲート駆動部及び上記データ駆動部は、チップ形態で表示パネルに実装される。しかしながら、最近では、ＬＣＤ装置のサイズを減少させると同時に生産性を向上させるために、ゲート駆動部を表示パネルに組み込む構成が開発されている。上記ゲート駆動部は、上記ゲート駆動部に実装されたＴＦＴを被覆するように第１の保護層が形成され、上記第１の保護層に沿って透明電極が形成される。この場合、上記透明電極は、上記ゲート駆動部の一番上に形成されてＬＣＤ装置と電気的に接続される。しかしながら、上記透明電極がＬＣＤ装置の外部に露出されているため、ＬＣＤ装置が高温及び高湿度環境で長時間の間駆動する場合に、上記ゲート駆動部の腐食が発生するおそれがある。
【０００３】
一方、画素電極は、上記第１の保護層に形成されるコンタクトホールを介してドレーン電極に電気的に接続される。このとき、上記画素電極及び上記第１の保護層は、複数のマスク工程を用いて形成される。上記画素電極及び上記第１の保護層を形成するマスク工程は、薄膜蒸着（コーティング）工程、清浄工程、フォトリソグラフィー工程、エッチング工程、フォトレジスト剥離工程、及び検査工程などのような一連の工程を含む。このような複数のマスク工程が必要とされるので、ＬＣＤ装置は、製造工程が複雑であり、これによって、製造コストの増大の原因となっている。また、上記画素電極がコンタクトホールを介してドレーン電極に接続されるため、２つの電極間の接触面積が小さくなって、抵抗の増加につながる。従って、負荷の電力消費が大きくなるという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記背景に鑑みて、本発明の目的は、製造工程を簡素化でき、かつゲート駆動部の腐食を防止できる薄膜トランジスタ（ＴＦＴ）基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記のような目的を達成するために、本発明の第１の特徴によれば、薄膜トランジスタ基板は、表示領域と非表示領域とに区分される絶縁基板と、上記表示領域に該当する上記絶縁基板上に形成される第１のゲート電極を含むゲート金属パターンと、上記ゲート金属パターン上に形成されるゲート絶縁層と、上記第１のゲート電極に重なる上記ゲート絶縁層上に形成される第１の半導体パターンと、上記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンと、上記第１のドレーン電極に接続され、上記ゲート絶縁層上に形成される画素電極を含む透明導電パターンと、上記第１の半導体パターンと上記データ金属パターン上に形成される保護層とを含むことを特徴とする。
【０００６】
本発明によれば、画素電極は第１のドレーン電極に接続されるとともに、ゲート絶縁層上に形成される。つまり、画素電極は、ゲート絶縁膜中のコンタクトホールを介して第１のドレーン電極に接続されるのではなく、第１のドレーン電極に直接接続される。従って、画素電極と第１のドレーン電極との間の接触面積は、従来の画素電極とドレーン電極との間の接触面積に比べてさらに広い。
【０００７】
これに従って、画素電極と第１のドレーン電極との接触面積が広くなるため、画素電極と第１のドレーン電極との抵抗は小さくなり、これにより、負荷電力を減少させる。
第１のゲート電極、第１の半導体パターン、第１のソース電極及び第１のドレーン電極により第１のＴＦＴを構成している。保護層は、ゲート金属パターン及び第１のＴＦＴなどの腐食を防止する。
【０００８】
また、画素電極が第１の保護層と同時に形成されるので、マスク製造工程を短縮させる。
本発明の第２の特徴によれば、上記薄膜トランジスタ基板は、第２の半導体パターンをさらに含み、上記ゲート金属パターンは、上記非表示領域に該当する上記絶縁基板上に形成される第２のゲート電極及びゲート信号線を含み、上記第２の半導体パターンは、上記第２のゲート電極に重なる上記ゲート絶縁層上に形成され、上記データ金属パターンは、上記第２の半導体パターンの両端に接続される第２のソース電極と第２のドレーン電極とを含むことを特徴とする。
【０００９】
第２のゲート電極、第２の半導体パターン、第２のソース電極及び第２のドレーン電極により第２のＴＦＴを構成している。第２のＴＦＴはゲート駆動部を構成しており、各水平期間当たりの１つのスキャンパルスを順次に生成して、複数のゲートラインＧＬ１〜ＧＬｎを順次に駆動する。
本発明の第３の特徴によれば、上記ゲート絶縁層は、上記ゲート信号線を露出させる第１のコンタクトホールを含み、上記第２の半導体パターン上に形成され、上記第２のソース電極は、上記第１のコンタクトホールを介して上記ゲート信号線に接続されることを特徴とする。
【００１０】
ゲート信号線は、上記ゲート駆動信号を第２のソース電極を介して第２のＴＦＴへ提供し、第２のＴＦＴは、上記ゲート駆動信号を第２のドレーン電極を介して他のＴＦＴへ提供する。
本発明の第４の特徴によれば、上記ゲート金属パターンは、上記非表示領域に上記ゲート信号線に接続されるゲートパッド部を含むことを特徴とする。
【００１１】
本発明の第５の特徴によれば、上記ゲート絶縁層は、上記ゲートパッド部を露出させる第２のコンタクトホールを含むことを特徴とする。
本発明の第６の特徴によれば、上記透明導電パターンは、上記第２のコンタクトホールを介して上記ゲートパッド部に接続され、上記ゲート絶縁層上に形成される第１の透明電極を含むことを特徴とする。
【００１２】
本発明の第７の特徴によれば、上記データ金属パターンは、上記非表示領域に形成され、上記第１のソース電極に接続されるデータパッド部を含むことを特徴とする。
本発明の第８の特徴によれば、上記透明導電パターンは、上記データパッド部に接続され、上記ゲート絶縁層上に形成される第２の透明電極を含むことを特徴とする。
本発明の第９の特徴によれば、薄膜トランジスタ基板製造方法は、表示領域に該当する絶縁基板上に第１のゲート電極を含むゲート金属パターンを形成するステップと、上記ゲート金属パターン上にゲート絶縁層を形成するステップと、上記第１のゲート電極に重なる上記ゲート絶縁層上に第１の半導体パターンを形成するステップと、上記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンを形成するステップと、上記ゲート絶縁層上に上記第１のドレーン電極に接続される画素電極を含む透明導電パターンを形成するステップと、上記第１の半導体パターン及び上記データ金属パターン上に保護層を形成するステップとを含むことを特徴とする。
【００１３】
本発明の第１０の特徴によれば、上記ゲート金属パターンを形成するステップは、非表示領域に該当する絶縁基板上に第２のゲート電極及びゲート信号線を形成するステップを含み、上記半導体パターンを形成するステップは、上記第２のゲート電極に重なる上記ゲート絶縁層上に第２の半導体パターンを形成するステップを含み、上記データ金属パターンを形成するステップは、上記第２の半導体パターンの両端に接続される第２のソース電極及び第２のドレーン電極を形成するステップを含むことを特徴とする。
【００１４】
本発明の第１１の特徴によれば、上記半導体パターンを形成するステップは、上記ゲート信号線を露出させる第１のコンタクトホールを形成するステップを含むことを特徴とする。
本発明の第１２の特徴によれば、上記データ金属パターンを形成するステップは、上記第１のコンタクトホールを介して上記ゲート信号線を上記第２のソース電極に接続させるステップを含むことを特徴とする。
【００１５】
本発明の第１３の特徴によれば、上記半導体パターンを形成するステップは、上記ゲートパッド部を露出させる第２のコンタクトホールを形成するステップを含むことを特徴とする。
本発明の第１４の特徴によれば、上記透明導電パターンを形成するステップは、上記第２のコンタクトホールを介して上記ゲートパッド部に接続される第１の透明電極を上記ゲート絶縁層上に形成するステップを含むことを特徴とする。
【００１６】
本発明の第１５の特徴によれば、上記データ金属パターンを形成するステップは、上記第１のソース電極に接続されるデータパッド部を形成するステップを含むことを特徴とする。
本発明の第１６の特徴によれば、上記透明導電パターンを形成するステップは、上記データパッド部に接続される第２の透明電極を上記ゲート絶縁層上に形成するステップを含むことを特徴とする。
【００１７】
本発明の第１７の特徴によれば、薄膜トランジスタ基板製造方法は、表示領域に該当する絶縁基板上に第１のゲート電極を含むゲート金属パターンを形成する第１のマスクステップと、上記ゲート金属パターン上にゲート絶縁層を形成し、上記第１のゲート電極に重なる上記ゲート絶縁層上に第１の半導体パターンを形成する第２のマスクステップと、上記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンを形成する第３のマスクステップと、上記ゲート絶縁層上に上記第１のドレーン電極に接続される画素電極を含む透明導電パターンを形成し、上記第１の半導体パターン及び上記データ金属パターン上に保護層を形成する第４のマスクステップとを含むことを特徴とする。
【００１８】
本発明の第１８の特徴によれば、上記第１のマスクステップは、非表示領域に該当する絶縁基板上に第２のゲート電極及びゲート信号線を形成するステップを含み、上記第２のマスクステップは、上記第２のゲート電極に重なる上記ゲート絶縁層上に第２の半導体パターンを形成するステップを含み、上記第３のマスクステップは、上記第２の半導体パターンの両端に接続される第２のソース電極及び第２のドレーン電極を形成するステップを含むことを特徴とする。
【００１９】
本発明の第１９の特徴によれば、上記第４のマスクステップは、上記データ金属パターンが形成される絶縁基板上に透明導電層を蒸着するステップと、上記透明導電層上にフォトレジストを塗布するステップと、上記透明導電パターンを除いた領域に対応する上記フォトレジストをマスクを介して露光するステップと、上記露光したフォトレジストを現像してエッチングすることにより、上記透明導電パターンを除いた領域の透明導電層を除去するステップと、上記保護層を上記絶縁基板上に蒸着するステップと、リフトオフ法を用いて、上記透明導電パターン上に形成されたフォトレジスト及び保護層を除去するステップとを含むことを特徴とする。リフトオフ法によりフォトレジスト及び保護層を同時に除去するため、マスク製造工程を短縮させることができる。
【発明の効果】
【００２０】
本発明の実施形態によるＬＣＤ装置のＴＦＴ基板及びその製造方法によれば、保護層及び画素電極の工程手順を変更し、リフトオフ（liftoff）法を用いてＴＦＴ基板を製造するので、マスク工程の数を減少させることができ、これにより、製造コストを低減させることができる。また、画素電極がドレーン電極に直接接続されるので、電力消費を低減させることができる。さらに、保護層が画素電極を被覆するので、ゲート駆動部の腐食を防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好適な一実施形態を、添付図面を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知の機能又は構成に関する具体的な説明は省略する。
図１は、本発明の実施形態によるＬＣＤ装置の構成を示すブロック図である。
図１を参照すると、ＬＣＤ装置は、表示パネル１４０と、データ駆動部１２０と、ゲート駆動部１２２と、タイミング制御部１００とを含む。
【００２２】
表示パネル１４０は、ＴＦＴ基板と、カラーフィルター（color filter）基板（図示せず）と、上記ＴＦＴ基板と上記カラーフィルター基板との間に封入された液晶層（図示せず）とを含む。上記カラーフィルター基板は、カラーを表示するための赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）のカラーフィルターと、液晶に共通電圧を印加するための共通電極とを含む。また、上記カラーフィルター基板は、輝度を向上させるための白色カラーフィルターをさらに含んでもよい。
【００２３】
上記ＴＦＴ基板は、表示領域Ｌ１と非表示領域Ｌ２とを含む。複数のゲートラインＧＬ１〜ＧＬｎ、複数のデータラインＤＬ１〜ＤＬｍ、複数のＴＦＴ、及び画素電極ＰＩＸＥＬは、上記ＴＦＴ基板の表示領域Ｌ１に形成される。複数のゲートラインＧＬ１〜ＧＬｎと複数のデータラインＤＬ１〜ＤＬｍとは、相互に交差して配列される。複数のＴＦＴは、各画素領域内の複数の画素電極ＰＩＸＥＬに接続される。
【００２４】
例えば、第１のＴＦＴは、第１のゲートラインＧＬ１、第１のデータラインＤＬ１、及び画素領域に接続される。
ゲート駆動部１２２、ゲートパッド（図示せず）、及びデータパッド（図示せず）は、非表示領域Ｌ２に形成される。ゲート駆動部１２２は、複数のゲートラインＧＬ１〜ＧＬｎに接続される。上記ゲートパッド及び上記データパッドは、ゲート駆動部１２２及び複数のデータラインＤＬ１〜ＤＬｍの各々に接続される。
【００２５】
一方、上記液晶は、誘電異方性の特性を有し、上記カラーフィルター基板と上記ＴＦＴ基板との間に挟持されて、共通電極及び画素電極に印加される電圧差に従って光透過率を調整する。
データ駆動部１２０は、タイミング制御部１００から受信されたデータ制御信号ＤＣＳに応じて、１水平期間当たりの１ラインに該当するデータ信号を生成し、上記生成されたデータ信号を複数のデータラインＤＬ１〜ＤＬｍへ送信する。データ駆動部１２０は、テープキャリアパッケージ（Tape Carrier Package）（図示せず）を通して表示パネル１４０に接続されてもよい。
【００２６】
タイミング制御部１００は、画素データ信号Ｒ，Ｇ，及びＢをデータ駆動部１２０へ供給する。また、タイミング制御部１００は、外部制御信号に応じて、データ駆動部１２０及びゲート駆動部１２２の各々を制御するためのデータ制御信号（ＤＣＳ）及びゲート制御信号（ＧＣＳ）を生成する。本実施形態において、ゲート制御信号ＧＣＳは、第１及び第２のクロック信号とスキャントリガー信号などとを含む。データ制御信号ＤＣＳは、ソーススタートパルス信号と、ソースシフトクロック信号と、極性制御信号などとを含む。
【００２７】
ゲート駆動部１２２は、タイミング制御部１００から受信されたゲート制御信号ＧＣＳに応じて、１水平期間毎のゲート駆動信号を生成し、上記生成されたゲート駆動信号を複数のゲートラインＧＬ１〜ＧＬｎへ順次に送信する。ここで、ゲート駆動部１２２は、電荷移動度の高いポリシリコン又はアモルファスシリコンを用いて、非表示領域Ｌ２に集積化された複数の薄膜トランジスタを含む。ゲート駆動部１２２のＴＦＴは、同一の工程で表示パネル１４０の表示領域Ｌ１に形成されるＴＦＴと同時に形成される。
【００２８】
例えば、ゲート駆動部１２２は、７つのＴＴＦ（図示せず）を含み、相互に接続された複数のステージ（stages）を含んでもよい。ゲート駆動部１２２は、第１の水平期間の間には、７つのＴＦＴによって生成されたスキャン信号を第１のゲートラインＧＬ１へ出力し、第２の水平期間の間には、上記スキャン信号を第２のゲートラインＧＬ２へ出力し、第３の水平期間の間には、上記スキャン信号を第３のゲートラインＧＬ３へ出力する。このように、ゲート駆動部１２２は、各水平期間当たりの１つのスキャンパルスを順次に生成して、複数のゲートラインＧＬ１〜ＧＬｎを順次に駆動する。
【００２９】
図２は、本発明の実施形態によるＬＣＤ装置を示す平面図であり、図３は、図２の切断線Ｉ-Ｉ’、ＩＩ-ＩＩ’ＩＩＩ-ＩＩＩ’、及びＩＶ-ＩＶ’に沿ったＬＣＤ装置の断面図である。Ｉ-Ｉ’は、ゲート駆動部領域ＧＤＲに該当し、ＩＩ-ＩＩ’は、画素領域ＰＲに該当し、ＩＩＩ-ＩＩＩ’は、ゲートパッド領域ＧＰＲに該当し、ＩＶ-ＩＶ’は、データパッド領域ＤＰＲに該当する。ゲート駆動部領域ＧＤＲ、画素領域ＰＲ、ゲートパッド領域ＧＰＲ、及びデータパッド領域ＤＰＲは、ＴＦＴ基板の非表示領域Ｌ２に形成され、画素領域ＰＲは、ＴＦＴ基板の表示領域Ｌ１に形成される。
【００３０】
図２及び図３を参照すると、第２のＴＦＴ Ｔ２及びゲート信号線２２は、絶縁基板１０上のゲート駆動部領域ＧＤＲに形成される。第２のＴＦＴ Ｔ２は、第２のゲート電極２４と、第２の活性層５０ｂと、第２のオーミックコンタクト層５４ｂと、第２のソース電極５２ｂと、第２のドレーン電極６０ｂとを含む。
第２の活性層５０ｂは、チャネル形成のために、ゲート絶縁層４０を間において、第２のゲート電極２４と重なるように配置される。第２のオーミックコンタクト層５４ｂは、第２の活性層５０ｂと、第２のソース電極５２ｂ及び第２のドレーン電極６０ｂとの間に形成される。第２のドレーン電極６０ｂは、ゲート駆動部１２２に含まれている他のＴＦＴ（図示せず）に接続される。第２のソース電極５２ｂは、第１のコンタクトホール７４を介して接続信号線５３によってゲート信号線２２に接続される。ゲート信号線２２は、第２のゲート電極２４と同一の金属材質で形成されることが望ましい。
【００３１】
第１の保護層３０は、接続信号線５３、第２のソース電極５２ｂ、第２のドレーン電極６０ｂ、及び第２の活性層５０ｂ上に形成される。第２の保護層６８は、第１の保護層３０上に形成される。本実施形態において、第１の保護層３０は、無機物層（inorganic layer）であり、第２の保護層６８は、有機質層（organic layer）であることが望ましい。第１の保護層３０及び第２の保護層６８は、第２のＴＦＴ Ｔ２及びゲート信号線２２の腐食を防止する。
【００３２】
ゲート信号線２２は、上記ゲート駆動信号を接続信号線５３を介して第２のＴＦＴ Ｔ２へ提供し、第２のＴＦＴ Ｔ２は、上記ゲート駆動信号を第２のドレーン電極６０ｂを介して他のＴＦＴ（図示せず）へ提供する。
第１のＴＦＴ Ｔ１及び画素電極３２は、絶縁基板１０上に形成された画素領域ＰＲで形成される。
【００３３】
第１のＴＦＴ Ｔ１は、第１のゲート電極２６と、第１の活性層５０ａと、第１のオーミックコンタクト層５４ａと、第１のソース電極５２ａと、第１のドレーン電極６０ａとを含む。第１のゲート電極２６は、図２に示したゲートライン８０に接続され、ゲートライン８０を介して上記ゲート駆動信号を受信する。第１のソース電極５２ａは、図２に示したデータライン８２に接続され、データライン８２を介して上記データ信号を受信する。第１のドレーン電極６０ａは、画素電極３２に接続される。第１の活性層５０ａは、チャネル形成のために、ゲート絶縁層４０を間において、第１のゲート電極２６と重なるように配置される。第１のオーミックコンタクト層５４ａは、第１の活性層５０ａと、第１のソース電極５２ａ及び第１のドレーン電極６０ａとの間に形成される。
【００３４】
画素電極３２は、第１のドレーン電極６０ａに直接接続され、第１のドレーン電極６０ａから生成されたデータ信号を液晶に印加する。第１の保護層３０は、第１のソース電極５２ａ、第１のドレーン電極６０ａ、及び第１の活性層５０ａ上に形成される。第２の保護層６８は、第１の保護層３０及び画素電極３２上に形成される。
すなわち、本発明の実施形態による画素電極３２は、コンタクトホールを介してドレーン電極に接続された従来の画素電極とは異なり、第１のドレーン電極６０ａに直接接続される構成を有する。従って、本発明の実施形態による画素電極３２と第１のドレーン電極６０ａとの間の接触面積は、従来の画素電極とドレーン電極との間の接触面積に比べてさらに広い。
【００３５】
これに従って、画素電極３２と第１のドレーン電極６０ａとの接触面積が広くなるため、画素電極３２と第１のドレーン電極６０ａとの抵抗は小さくなり、これにより、負荷電力を減少させる。また、画素電極３２が第１の保護層３０と同時に形成されるので、マスク製造工程を短縮させる。
次いで、ゲートパッドＧＰは、絶縁基板１０上のゲートパッド領域ＧＰＲに形成される。ゲートパッドＧＰは、タイミング制御部１００から生成されたゲート制御信号をゲート信号線２２を介してゲート駆動部１２２へ提供する。本実施形態において、ゲートパッドＧＰは、ゲート信号線２２を介してゲート駆動部１２２に接続される。
【００３６】
ゲートパッドＧＰは、タイミング制御部１００に電気的に接続された第１の透明電極８４ａとゲート信号線２２に接続されたゲートパッド部２８とを含む。第１の透明電極８４ａは、ゲート絶縁層４０上に形成された第２のコンタクトホール７２を介してゲートパッド部２８に接続される。
データパッド領域ＤＰＲを参照すると、データパッドＤＰは、データパッド領域ＤＰＲでゲート絶縁層４０上に形成される。データパッドＤＰは、図２に示したタイミング制御部１００から生成されたデータ信号を図２に示したデータライン８２を通して画素領域ＰＲの第１のＴＦＴ Ｔ１へ提供する。
【００３７】
データパッドＤＰは、タイミング制御部１００に電気的に接続された第２の透明電極８４ｂとデータライン８２に接続されたデータパッド部６２とを含む。第２の透明電極８４ｂは、ゲート絶縁層４０上に形成されたデータパッド部６２上に形成され、データパッド部６２に接続される。
図４Ａから図４Ｄは、本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法を示す断面図である。図４Ａから図４Ｄに示す切断線Ｉ-Ｉ’、ＩＩ-ＩＩ’、ＩＩＩ-ＩＩＩ’、及びＩＶ-ＩＶ’の各々は、ゲート駆動部領域ＧＤＲ、画素領域ＰＲ、ゲートパッド領域ＧＰＲ、及びデータパッド領域ＤＰＲを意味する。
【００３８】
図４Ａは、本発明の実施形態によるＴＦＴ基板を製造する方法中の第１のマスク工程を示す断面図である。
図４Ａを参照すると、ゲートパターンは、絶縁基板１０の該当領域に形成される。ここで、上記ゲートパターンは、ゲート駆動部領域ＧＤＲに形成されたゲート信号線２２及び第２のゲート電極２４と、画素領域ＰＲに形成された第１のゲート電極２６と、ゲートパッド領域ＧＰＲに形成されたゲートパッド部２８とを含む。
【００３９】
より具体的に、ゲート金属層は、スパッタリングのような蒸着方法を用いて絶縁基板１０上に形成される。上記ゲート金属層は、第１のマスクを用いるフォトリソグラフィー工程及びエッチング工程を通してパターニングされ、これにより、ゲート駆動部領域ＧＤＲのゲート信号線２２及び第２のゲート電極２４、画素領域ＰＲの第１のゲート電極２６、及びゲートパッド領域ＧＰＲのゲートパッド部２８が形成される。上記ゲート金属層は、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）、銅（Ｃｕ）、ネオジムアルミニウム（ＡｌＮｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅合金（Ｃｕ ａｌｌｏｙ）、又はアルミニウム合金（Ａｌ ａｌｌｏｙ）のような金属物質の単一層で形成されてもよいし、多層構造で形成されてもよい。
【００４０】
図４Ｂは、本発明の実施形態によるＴＦＴ基板を製造する方法中の第２のマスク工程を示す断面図である。
図４Ｂを参照すると、ゲート絶縁層４０は、ゲートパターンが形成された絶縁基板１０上に形成される。半導体パターンは、第１及び第２のオーミックコンタクト層５４ａ及び５４ｂと第１及び第２の活性層５０ａ及び５０ｂとを含んで形成される。第２のオーミックコンタクト層５４ｂ及び第２の活性層５０ｂは、ゲート駆動部領域ＧＤＲの第２のゲート電極２４上に形成され、第１のオーミックコンタクト層５４ａ及び第１の活性層５０ａは、画素領域ＰＲの第１のゲート電極２６上に形成される。
【００４１】
より具体的に、絶縁物質、非晶質シリコン層、及び不純物（ｎ＋又はｐ＋）ドーピングされた非晶質シリコン層は、プラズマ化学気相成長法（plasma enhanced chemical vapor deposition；ＰＥＣＶＤ）を用いて、ゲートパターンが形成された絶縁基板１０上に順次に形成される。本実施形態において、上記絶縁物質は、ゲート絶縁層４０を構成し、酸化シリコン（ＳｉＯｘ）又は窒化シリコン（ＳｉＮｘ）のような無機絶縁物質であってもよいし、有機絶縁物質であってもよい。
【００４２】
次いで、不純物ドーピングされた非晶質シリコン層、非晶質シリコン層、及び絶縁物質は、第２のマスクを用いるフォトリソグラフィー工程及びエッチング工程を通してパターニングされ、これにより、第１及び第２のコンタクトホール７４及び７２がゲート絶縁層４０に形成され、第１のゲート電極２６及び第２のゲート電極２４上に半導体パターンが形成される。
【００４３】
第１及び第２のコンタクトホール７４及び７２の各々は、ゲート駆動部領域ＧＤＲ及びゲートパッド領域ＧＰＲに形成されて、ゲート信号線２２及びゲートパッド部２８を露出させる。上記半導体パターンは、ゲート駆動部領域ＧＤＲの第２のゲート電極２４上の半導体層５０ｂ及び５４ｂと画素領域ＰＲの第１のゲート電極２６上の半導体層５０ａ及び５４ａとを含む。
【００４４】
図４Ｃは、本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第３のマスク工程を示す断面図である。
図４Ｃを参照すると、ソース及びドレーン金属パターンは、半導体パターン及びゲート絶縁層４０が形成された絶縁基板１０上に形成される。本実施形態において、上記ソース及びドレーン金属パターンは、ゲート駆動部領域ＧＤＲの第２のソース電極５２ｂ及び第２のドレーン電極６０ｂと、画素領域ＰＲの第１のソース電極５２ａ及び第１のドレーン電極６０ａと、データパッド領域ＤＰＲのデータパッド部６２とを含む。
【００４５】
より具体的に、ソース及びドレーン金属層は、スパッタリングのような蒸着方法を用いて、半導体パターン及びゲート絶縁層４０が形成された絶縁基板１０上に形成される。上記ソース及びドレーン金属層は、第３のマスクを用いるフォトリソグラフィー工程及びエッチング工程を通してパターニングされ、これにより、第２のソース電極５２ｂ及び第２のドレーン電極６０ｂと、第１のソース電極５２ａ及び第１のドレーン電極６０ａと、データパッド部６２とが形成される。このとき、第１のコンタクトホール７４を通してゲート信号線２２に接続され、第２のソース電極５２ｂへ延長される接続信号線５３は、ゲート駆動部領域ＧＤＲに形成される。上記ソース及びドレーン金属層は、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）、銅（Ｃｕ）、ネオジムアルミニウム（ＡｌＮｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅合金（Ｃｕ ａｌｌｏｙ）、又はアルミニウム合金（Ａｌ ａｌｌｏｙ）のような金属物質の単一層で形成されてもよいし、多層構造で形成されてもよい。
【００４６】
図４Ｄは、本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
図４Ｄを参照すると、透明導電パターンは、ソース及びドレーン金属パターンが形成された絶縁基板１０上に形成される。ここで、上記透明導電パターンは、画素領域ＰＲの画素電極３２と、ゲートパッド領域ＧＰＲの第１の透明電極８４ａと、データパッド領域ＤＰＲの第２の透明電極８４ｂとを含む。
【００４７】
本発明の実施形態によるＴＦＴ基板を製造する方法中の第４のマスク工程については、図５Ａから図５Ｅを参照して詳細に説明する。図５Ａから図５Ｅを参照すると、切断線Ｉ-Ｉ’、ＩＩ-ＩＩ’、ＩＩＩ-ＩＩＩ’、及びＩＶ-ＩＶ’の各々は、ゲート駆動部領域ＧＤＲ、画素領域ＰＲ、ゲートパッド領域ＧＰＲ、及びデータパッド領域ＤＰＲを示す。
図５Ａに示すように、透明導電層３１は、スパッタリングのような蒸着方法を用いて、ソース及びドレーン金属パターンが形成された絶縁基板１０の全面上に形成される。透明導電層３１は、インジウム・スズ酸化物（Indium Tin Oxide；ＩＴＯ）、スズ酸化物（tin oxide；ＴＯ）、インジウム亜鉛酸化物（Indium Zinc Oxide；ＩＺＯ）、又は非晶質インジウム・スズ酸化物（amorphous-ITO）を用いて形成されることが好ましい。
【００４８】
図５Ｂを参照すると、フォトレジスト６６は、透明導電層３１を被覆するように塗布される。その後、遮断層９２を含むマスク基板９０を用いるマスク工程を通してフォトリソグラフィー工程を遂行する。このとき、遮断層９２が形成された領域を除いたマスク基板９０の領域Ｓは、絶縁基板１０上に形成された透明導電層３１上の露光領域に該当する。本実施形態において、遮断層９２が形成された領域は、図５Ｃに示すように、画素領域ＰＲの画素電極３２、ゲートパッド領域ＧＰＤの第１の透明電極８４ａ、及びデータパッド領域ＤＰＲの第２の透明電極８４ｂに該当する領域を含む。
【００４９】
図５Ｃを参照すると、露光領域の透明導電層３１は、エッチング工程を通して除去され、これにより、ゲート駆動部領域ＧＤＲの第２の活性層５０ｂと第２のソース電極５２ｂ及び第２のドレーン電極５４ｂと、画素領域ＰＲの第１の活性層５０ａと第１のソース電極５２ａ及び第２のドレーン電極５４ａとが露出される。フォトレジストパターン６６ａは、上記露光領域を除いた領域、すなわち、画素領域ＰＲの画素電極３２、ゲートパッド領域ＧＰＲの第１の透明電極８４ａ、及びデータパッド領域ＤＰＲの第２の透明電極８４ｂ上に残存する。
【００５０】
図５Ｄを参照すると、無機絶縁物質は、ＰＥＣＶＤ法、スピンコーティング（spin coating）方法、及びスピンレスコーティング（spinless coating）方法を用いて、フォトレジストパターン６６ａが形成された絶縁基板１０の全面上に塗布される。本実施形態において、第１の保護層３０を構成する無機絶縁物質は、ゲート絶縁層４０と同一の物質で形成されることが好ましい。
【００５１】
次いで、図５Ｅに示すように、図５Ｄに示すフォトレジストパターン６６ａ及びフォトレジストパターン６６ａ上に形成された無機絶縁物質は、ストリッパー（stripper）を用いるリフトオフ法を通して同時に除去され、これにより、画素領域ＰＲの画素電極３２、ゲートパッド領域ＧＰＲの第１の透明電極８４ａ、及びデータパッド領域ＤＰＲの第２の透明電極８４ｂが露出される。
【００５２】
終わりに、有機絶縁物質は、画素電極３２、第１の透明電極８４ａ、及び第２の透明電極８４ｂが露出された絶縁基板１０の全面上に蒸着され、これにより、第２の保護層６８が形成される。第２の保護層６８を構成する有機絶縁物質は、エポキシ系アクリル樹脂であってもよい。
なお、本発明の詳細な説明においては、具体的な実施の形態について説明したが、本発明の範囲から逸脱しない範囲内であれば、種々な変形が可能であることは言うまでもない。よって、本発明の範囲は、上述した実施の形態に限定されるものではなく、特許請求の範囲とその均等物によって定められるべきである。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態によるＬＣＤ装置の構成を示すブロック図である。
【図２】本発明の実施形態によるＬＣＤ装置を示す平面図である。
【図３】図２の切断線Ｉ-Ｉ’、ＩＩ-ＩＩ’ＩＩＩ-ＩＩＩ’、及びＩＶ-ＩＶ’に沿ったＬＣＤ装置の断面図である。
【図４Ａ】本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第１のマスク工程を示す断面図である。
【図４Ｂ】本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第２のマスク工程を示す断面図である。
【図４Ｃ】本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第３のマスク工程を示す断面図である。
【図４Ｄ】本発明の実施形態によるＬＣＤ装置のＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ａ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ｂ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ｃ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ｄ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【図５Ｅ】本発明の実施形態による図４Ｄに示したＴＦＴ基板を製造する方法中の第４のマスク工程を示す断面図である。
【符号の説明】
【００５４】
１０ 絶縁基板
２６ ゲート電極
２８ゲートパッド部
３２ 画素電極
４０ ゲート絶縁層
５０ｂ 第２の活性層
５２ａ 第１のソース電極
５２ｂ 第２のソース電極
５４ａ 第１のオーミックコンタクト層
５４ｂ 第２のオーミックコンタクト層
６０ａ ドレーン電極
６０ｂ 第２のドレーン電極
６２データパッド部
６８ 第２の保護層
７２ 第１のコンタクトホール
７４ 第２のコンタクトホール及び
８４ａ 第１の透明電極
８４ｂ 第２の透明電極
９２遮断層
１００ タイミング制御部
１２０ データ駆動部
１２２ ゲート駆動部
【特許請求の範囲】
【請求項１】
表示領域と非表示領域とに区分される絶縁基板と、
前記表示領域に該当する前記絶縁基板上に形成される第１のゲート電極を含むゲート金属パターンと、
前記ゲート金属パターン上に形成されるゲート絶縁層と、
前記第１のゲート電極に重なる前記ゲート絶縁層上に形成される第１の半導体パターンと、
前記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンと、
前記第１のドレーン電極に接続され、前記ゲート絶縁層上に形成される画素電極を含む透明導電パターンと、
前記第１の半導体パターンと前記データ金属パターン上に形成される保護層と
を含むことを特徴とする薄膜トランジスタ基板。
【請求項２】
第２の半導体パターンをさらに含み、
前記ゲート金属パターンは、前記非表示領域に該当する前記絶縁基板上に形成される第２のゲート電極及びゲート信号線を含み、
前記第２の半導体パターンは、前記第２のゲート電極に重なる前記ゲート絶縁層上に形成され、
前記データ金属パターンは、前記第２の半導体パターンの両端に接続される第２のソース電極と第２のドレーン電極とを含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
【請求項３】
前記ゲート絶縁層は、前記ゲート信号線を露出させる第１のコンタクトホールを含み、前記第２の半導体パターン上に形成され、前記第２のソース電極は、前記第１のコンタクトホールを介して前記ゲート信号線に接続されることを特徴とする請求項２記載の薄膜トランジスタ基板。
【請求項４】
前記ゲート金属パターンは、前記非表示領域に前記ゲート信号線に接続されるゲートパッド部を含むことを特徴とする請求項３記載の薄膜トランジスタ基板。
【請求項５】
前記ゲート絶縁層は、前記ゲートパッド部を露出させる第２のコンタクトホールを含むことを特徴とする請求項４記載の薄膜トランジスタ基板。
【請求項６】
前記透明導電パターンは、前記第２のコンタクトホールを介して前記ゲートパッド部に接続され、前記ゲート絶縁層上に形成される第１の透明電極を含むことを特徴とする請求項５記載の薄膜トランジスタ基板。
【請求項７】
前記データ金属パターンは、前記非表示領域に形成され、前記第１のソース電極に接続されるデータパッド部を含むことを特徴とする請求項３記載の薄膜トランジスタ基板。
【請求項８】
前記透明導電パターンは、前記データパッド部に接続され、前記ゲート絶縁層上に形成される第２の透明電極を含むことを特徴とする請求項７記載の薄膜トランジスタ基板。
【請求項９】
表示領域に該当する絶縁基板上に第１のゲート電極を含むゲート金属パターンを形成するステップと、
前記ゲート金属パターン上にゲート絶縁層を形成するステップと、
前記第１のゲート電極に重なる前記ゲート絶縁層上に第１の半導体パターンを形成するステップと、
前記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンを形成するステップと、
前記ゲート絶縁層上に前記第１のドレーン電極に接続される画素電極を含む透明導電パターンを形成するステップと、
前記第１の半導体パターン及び前記データ金属パターン上に保護層を形成するステップと
を含むことを特徴とする薄膜トランジスタ基板製造方法。
【請求項１０】
前記ゲート金属パターンを形成するステップは、非表示領域に該当する絶縁基板上に第２のゲート電極及びゲート信号線を形成するステップを含み、
前記半導体パターンを形成するステップは、前記第２のゲート電極に重なる前記ゲート絶縁層上に第２の半導体パターンを形成するステップを含み、
前記データ金属パターンを形成するステップは、前記第２の半導体パターンの両端に接続される第２のソース電極及び第２のドレーン電極を形成するステップを含むことを特徴とする請求項９記載の薄膜トランジスタ基板製造方法。
【請求項１１】
前記半導体パターンを形成するステップは、前記ゲート信号線を露出させる第１のコンタクトホールを形成するステップを含むことを特徴とする請求項１０記載の薄膜トランジスタ基板製造方法。
【請求項１２】
前記データ金属パターンを形成するステップは、前記第１のコンタクトホールを介して前記ゲート信号線を前記第２のソース電極に接続させるステップを含むことを特徴とする請求項１１記載の薄膜トランジスタ基板製造方法。
【請求項１３】
前記半導体パターンを形成するステップは、前記ゲートパッド部を露出させる第２のコンタクトホールを形成するステップを含むことを特徴とする請求項１２記載の薄膜トランジスタ基板製造方法。
【請求項１４】
前記透明導電パターンを形成するステップは、前記第２のコンタクトホールを介して前記ゲートパッド部に接続される第１の透明電極を前記ゲート絶縁層上に形成するステップを含むことを特徴とする請求項１３記載の薄膜トランジスタ基板製造方法。
【請求項１５】
前記データ金属パターンを形成するステップは、前記第１のソース電極に接続されるデータパッド部を形成するステップを含むことを特徴とする請求項１４記載の薄膜トランジスタ基板製造方法。
【請求項１６】
前記透明導電パターンを形成するステップは、前記データパッド部に接続される第２の透明電極を前記ゲート絶縁層上に形成するステップを含むことを特徴とする請求項１５記載の薄膜トランジスタ基板製造方法。
【請求項１７】
表示領域に該当する絶縁基板上に第１のゲート電極を含むゲート金属パターンを形成する第１のマスクステップと、
前記ゲート金属パターン上にゲート絶縁層を形成し、前記第１のゲート電極に重なる前記ゲート絶縁層上に第１の半導体パターンを形成する第２のマスクステップと、
前記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンを形成する第３のマスクステップと、
前記ゲート絶縁層上に前記第１のドレーン電極に接続される画素電極を含む透明導電パターンを形成し、前記第１の半導体パターン及び前記データ金属パターン上に保護層を形成する第４のマスクステップと
を含むことを特徴とする薄膜トランジスタ基板製造方法。
【請求項１８】
前記第１のマスクステップは、非表示領域に該当する絶縁基板上に第２のゲート電極及びゲート信号線を形成するステップを含み、
前記第２のマスクステップは、前記第２のゲート電極に重なる前記ゲート絶縁層上に第２の半導体パターンを形成するステップを含み、
前記第３のマスクステップは、前記第２の半導体パターンの両端に接続される第２のソース電極及び第２のドレーン電極を形成するステップを含むことを特徴とする請求項１７記載の薄膜トランジスタ基板製造方法。
【請求項１９】
前記第４のマスクステップは、
前記データ金属パターンが形成される絶縁基板上に透明導電層を蒸着するステップと、
前記透明導電層上にフォトレジストを塗布するステップと、
前記透明導電パターンを除いた領域に対応する前記フォトレジストをマスクを介して露光するステップと、
前記露光したフォトレジストを現像してエッチングすることにより、前記透明導電パターンを除いた領域の透明導電層を除去するステップと、
前記保護層を前記絶縁基板上に蒸着するステップと、
リフトオフ法を用いて、前記透明導電パターン上に形成されたフォトレジスト及び保護層を除去するステップとを含むことを特徴とする請求項１８記載の薄膜トランジスタ基板製造方法。
【請求項１】
表示領域と非表示領域とに区分される絶縁基板と、
前記表示領域に該当する前記絶縁基板上に形成される第１のゲート電極を含むゲート金属パターンと、
前記ゲート金属パターン上に形成されるゲート絶縁層と、
前記第１のゲート電極に重なる前記ゲート絶縁層上に形成される第１の半導体パターンと、
前記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンと、
前記第１のドレーン電極に接続され、前記ゲート絶縁層上に形成される画素電極を含む透明導電パターンと、
前記第１の半導体パターンと前記データ金属パターン上に形成される保護層と
を含むことを特徴とする薄膜トランジスタ基板。
【請求項２】
第２の半導体パターンをさらに含み、
前記ゲート金属パターンは、前記非表示領域に該当する前記絶縁基板上に形成される第２のゲート電極及びゲート信号線を含み、
前記第２の半導体パターンは、前記第２のゲート電極に重なる前記ゲート絶縁層上に形成され、
前記データ金属パターンは、前記第２の半導体パターンの両端に接続される第２のソース電極と第２のドレーン電極とを含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
【請求項３】
前記ゲート絶縁層は、前記ゲート信号線を露出させる第１のコンタクトホールを含み、前記第２の半導体パターン上に形成され、前記第２のソース電極は、前記第１のコンタクトホールを介して前記ゲート信号線に接続されることを特徴とする請求項２記載の薄膜トランジスタ基板。
【請求項４】
前記ゲート金属パターンは、前記非表示領域に前記ゲート信号線に接続されるゲートパッド部を含むことを特徴とする請求項３記載の薄膜トランジスタ基板。
【請求項５】
前記ゲート絶縁層は、前記ゲートパッド部を露出させる第２のコンタクトホールを含むことを特徴とする請求項４記載の薄膜トランジスタ基板。
【請求項６】
前記透明導電パターンは、前記第２のコンタクトホールを介して前記ゲートパッド部に接続され、前記ゲート絶縁層上に形成される第１の透明電極を含むことを特徴とする請求項５記載の薄膜トランジスタ基板。
【請求項７】
前記データ金属パターンは、前記非表示領域に形成され、前記第１のソース電極に接続されるデータパッド部を含むことを特徴とする請求項３記載の薄膜トランジスタ基板。
【請求項８】
前記透明導電パターンは、前記データパッド部に接続され、前記ゲート絶縁層上に形成される第２の透明電極を含むことを特徴とする請求項７記載の薄膜トランジスタ基板。
【請求項９】
表示領域に該当する絶縁基板上に第１のゲート電極を含むゲート金属パターンを形成するステップと、
前記ゲート金属パターン上にゲート絶縁層を形成するステップと、
前記第１のゲート電極に重なる前記ゲート絶縁層上に第１の半導体パターンを形成するステップと、
前記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンを形成するステップと、
前記ゲート絶縁層上に前記第１のドレーン電極に接続される画素電極を含む透明導電パターンを形成するステップと、
前記第１の半導体パターン及び前記データ金属パターン上に保護層を形成するステップと
を含むことを特徴とする薄膜トランジスタ基板製造方法。
【請求項１０】
前記ゲート金属パターンを形成するステップは、非表示領域に該当する絶縁基板上に第２のゲート電極及びゲート信号線を形成するステップを含み、
前記半導体パターンを形成するステップは、前記第２のゲート電極に重なる前記ゲート絶縁層上に第２の半導体パターンを形成するステップを含み、
前記データ金属パターンを形成するステップは、前記第２の半導体パターンの両端に接続される第２のソース電極及び第２のドレーン電極を形成するステップを含むことを特徴とする請求項９記載の薄膜トランジスタ基板製造方法。
【請求項１１】
前記半導体パターンを形成するステップは、前記ゲート信号線を露出させる第１のコンタクトホールを形成するステップを含むことを特徴とする請求項１０記載の薄膜トランジスタ基板製造方法。
【請求項１２】
前記データ金属パターンを形成するステップは、前記第１のコンタクトホールを介して前記ゲート信号線を前記第２のソース電極に接続させるステップを含むことを特徴とする請求項１１記載の薄膜トランジスタ基板製造方法。
【請求項１３】
前記半導体パターンを形成するステップは、前記ゲートパッド部を露出させる第２のコンタクトホールを形成するステップを含むことを特徴とする請求項１２記載の薄膜トランジスタ基板製造方法。
【請求項１４】
前記透明導電パターンを形成するステップは、前記第２のコンタクトホールを介して前記ゲートパッド部に接続される第１の透明電極を前記ゲート絶縁層上に形成するステップを含むことを特徴とする請求項１３記載の薄膜トランジスタ基板製造方法。
【請求項１５】
前記データ金属パターンを形成するステップは、前記第１のソース電極に接続されるデータパッド部を形成するステップを含むことを特徴とする請求項１４記載の薄膜トランジスタ基板製造方法。
【請求項１６】
前記透明導電パターンを形成するステップは、前記データパッド部に接続される第２の透明電極を前記ゲート絶縁層上に形成するステップを含むことを特徴とする請求項１５記載の薄膜トランジスタ基板製造方法。
【請求項１７】
表示領域に該当する絶縁基板上に第１のゲート電極を含むゲート金属パターンを形成する第１のマスクステップと、
前記ゲート金属パターン上にゲート絶縁層を形成し、前記第１のゲート電極に重なる前記ゲート絶縁層上に第１の半導体パターンを形成する第２のマスクステップと、
前記第１の半導体パターンの両端に接続される第１のソース電極と第１のドレーン電極とを含むデータ金属パターンを形成する第３のマスクステップと、
前記ゲート絶縁層上に前記第１のドレーン電極に接続される画素電極を含む透明導電パターンを形成し、前記第１の半導体パターン及び前記データ金属パターン上に保護層を形成する第４のマスクステップと
を含むことを特徴とする薄膜トランジスタ基板製造方法。
【請求項１８】
前記第１のマスクステップは、非表示領域に該当する絶縁基板上に第２のゲート電極及びゲート信号線を形成するステップを含み、
前記第２のマスクステップは、前記第２のゲート電極に重なる前記ゲート絶縁層上に第２の半導体パターンを形成するステップを含み、
前記第３のマスクステップは、前記第２の半導体パターンの両端に接続される第２のソース電極及び第２のドレーン電極を形成するステップを含むことを特徴とする請求項１７記載の薄膜トランジスタ基板製造方法。
【請求項１９】
前記第４のマスクステップは、
前記データ金属パターンが形成される絶縁基板上に透明導電層を蒸着するステップと、
前記透明導電層上にフォトレジストを塗布するステップと、
前記透明導電パターンを除いた領域に対応する前記フォトレジストをマスクを介して露光するステップと、
前記露光したフォトレジストを現像してエッチングすることにより、前記透明導電パターンを除いた領域の透明導電層を除去するステップと、
前記保護層を前記絶縁基板上に蒸着するステップと、
リフトオフ法を用いて、前記透明導電パターン上に形成されたフォトレジスト及び保護層を除去するステップとを含むことを特徴とする請求項１８記載の薄膜トランジスタ基板製造方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【公開番号】特開２００８−８３７００（Ｐ２００８−８３７００Ａ）
【公開日】平成２０年４月１０日（２００８．４．１０）
【国際特許分類】
【出願番号】特願２００７−２４４７６６（Ｐ２００７−２４４７６６）
【出願日】平成１９年９月２１日（２００７．９．２１）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
【公開日】平成２０年４月１０日（２００８．４．１０）
【国際特許分類】
【出願日】平成１９年９月２１日（２００７．９．２１）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
[ Back to top ]