電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法
【課題】並列接続した複数の電圧駆動型素子の特性にばらつきがあっても、熱破壊を回避可能な電圧駆動型スイッチング回路、多相インバータ装置および電圧駆動型スイッチング制御方法を提供する。
【解決手段】半導体モジュール１０を構成する並列接続した複数の電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）それぞれをＰＷＭ駆動する複数のゲート駆動部としてプッシュプル接続したＰｃｈＭＯＳＦＥＴ（Ｑ４，Ｑ６，Ｑ８）、ＮｃｈＭＯＳＦＥＴ(Ｑ５，Ｑ７，Ｑ９)をゲート駆動回路１１に備え、そのいずれか１乃至複数のゲート端子に順番にオンになる入力信号ＰＷＭ１〜ＰＷＭ３を入力することにより、対応するＩＧＢＴ(Ｑ１)〜（Ｑ３）を順次切り替えて交互駆動することを可能とし、たとえば、ＩＧＢＴ(Ｑ１)〜（Ｑ３）のスイッチング損失が定常損失よりも大きい場合、前記交互駆動を行い、そうでない場合は、ＩＧＢＴ(Ｑ１)〜（Ｑ３）すべてを同時駆動する。
【解決手段】半導体モジュール１０を構成する並列接続した複数の電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）それぞれをＰＷＭ駆動する複数のゲート駆動部としてプッシュプル接続したＰｃｈＭＯＳＦＥＴ（Ｑ４，Ｑ６，Ｑ８）、ＮｃｈＭＯＳＦＥＴ(Ｑ５，Ｑ７，Ｑ９)をゲート駆動回路１１に備え、そのいずれか１乃至複数のゲート端子に順番にオンになる入力信号ＰＷＭ１〜ＰＷＭ３を入力することにより、対応するＩＧＢＴ(Ｑ１)〜（Ｑ３）を順次切り替えて交互駆動することを可能とし、たとえば、ＩＧＢＴ(Ｑ１)〜（Ｑ３）のスイッチング損失が定常損失よりも大きい場合、前記交互駆動を行い、そうでない場合は、ＩＧＢＴ(Ｑ１)〜（Ｑ３）すべてを同時駆動する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法に関する。
【背景技術】
【０００２】
並列接続した複数の電圧駆動型素子を２つ直列に接続した直列回路を、相数に応じて、相数分、さらに並列に接続した構成を有する多相インバータ装置が一般に知られている。このような多相インバータ装置においては、並列接続した複数の電圧駆動型素子の配線インピーダンスにばらつきがあると、最小のインピーダンスになっている特定の電圧駆動型素子に電流が集中し、並列接続した複数の電圧駆動型素子のうちの特定の電圧駆動型素子が発熱して、熱破壊が生じる恐れがあった。
【０００３】
このため、特許文献１に示す特開平７−７９５８号公報「電力変換装置」に記載されているように、並列接続した複数の電圧駆動型素子それぞれの電流経路のインピーダンスを均等にした半導体モジュールとして形成することにより、特定の電圧駆動型素子が熱破壊してしまう問題を回避するという手法が提案されている。すなわち、電流経路となる配線パターンを同一の形状とすることにより電圧駆動型素子それぞれに流れる電流を均一にして、電圧駆動型素子に発生する定常損失を均一に分散するようにして、電圧駆動型素子の定常損失を低減することを可能とし、もって、電圧駆動型素子の熱破壊を防止することにしている。
【０００４】
この場合、半導体モジュールとして並列接続した複数の電圧駆動型素子すべてを制御周期ごとに同時にオン／オフするようにし、該半導体モジュールを一つの電圧駆動型のスイッチング素子として動作させて、多相インバータ装置として動作するようにしている。
【特許文献１】特開平７−７９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記特許文献１の技術では、次のような問題が存在している。
【０００６】
複数の電圧駆動型素子が並列接続された半導体モジュールにおいて、各電圧駆動型素子間の回路上のインピーダンスを同一の値とすることにより、定常損失を低減し、電圧駆動型素子の熱破壊を防止するという手法が採用されているものの、定常損失のみに着目しているため、電圧駆動型素子の電力損失のもう一つの要因であるスイッチング損失についての配慮が全くなされていなく、熱破壊の防止が不完全であるという問題がある。
【０００７】
すなわち、電圧駆動型素子のオン／オフ時におけるゲート閾値については、通常、半導体素子間のばらつき等によって異なってしまうものであり、ゲートのオン／オフ時におけるスイッチング損失を均一化させることが困難である。したがって、すべての電圧駆動型素子を同時にオンさせた場合、ゲート閾値が低い電圧駆動型素子に電流が集中して流れることになり、当該電圧駆動型素子のスイッチング損失が並列接続された他の素子よりも増大して、熱破壊を引き起こす可能性が依然として存在してしまう。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、電圧駆動型素子の熱破壊を容易に回避可能な電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法を実現することを目的としている。
【課題を解決するための手段】
【０００９】
本発明は、前述の課題を解決するために、並列接続した複数の電圧駆動型素子それぞれに対応した複数のゲート駆動部を備えることにより、スイッチング動作を制御する制御部の指示に基づいて、あらかじめ定めた制御周期ごとに、複数の前記ゲート駆動部のうちいずれか任意に選択された１乃至複数のゲート駆動部に対してＰＷＭ信号が入力されることにより、並列接続した複数の電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子が駆動されるようにしている。
【発明の効果】
【００１０】
本発明の電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法によれば、並列接続した複数の電圧駆動型素子それぞれに対応した複数のゲート駆動部を備え、複数のゲート駆動部を独立に駆動することができるので、選択したいずれか１乃至複数の電圧駆動型素子ずつあらかじめ定めた制御周期ごとに順次切り替えて駆動する交互駆動を可能とし、もって、電圧駆動型素子の熱破壊を容易に回避可能な、信頼性が高いスイッチング動作を行わせることができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明による電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法の最良の実施形態について、図面を参照しながら詳細に説明する。
【００１２】
（第１の実施形態）
まず、本発明による電圧駆動型スイッチング回路の第１の実施形態について説明する。
【００１３】
（本実施形態の構成）
最初に、図１を用いて、本発明による電圧駆動型スイッチング回路の構成の一例を説明する。図１は、本発明による電圧駆動型スイッチング回路の構成例として第１の実施形態の構成を示す回路図であり、電圧駆動型素子の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）を複数用いた半導体モジュール１０とＩＧＢＴのゲート駆動回路１１とからなる回路構成を示している。なお、本実施形態では、電圧駆動型素子として、ＩＧＢＴを用いる場合を示しているが、本発明は、かかる場合のみに限るものではなく、例えば、ＭＯＳ型パワートランジスタを用いて構成しても良い。
【００１４】
半導体モジュール１０は、電圧駆動型素子として複数（図１の例では、３個）のＩＧＢＴ（Ｑ１）〜（Ｑ３）が並列接続されて構成されており、各ＩＧＢＴ（Ｑ１）〜（Ｑ３）それぞれのゲート端子（Ｇ１）〜（Ｇ３）は、ゲート駆動回路１１に接続されている。
【００１５】
ゲート駆動回路１１は、複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）それぞれに対応して複数のゲート駆動部を備え、電圧駆動型素子ＩＧＢＴ（Ｑ１）に対するゲート駆動部として、プッシュプル構成のＰｃｈＭＯＳＦＥＴ（Ｑ４）とＮｃｈＭＯＳＦＥＴ（Ｑ５）が、電圧駆動型素子ＩＧＢＴ（Ｑ２）に対するゲート駆動部として、プッシュプル構成のＰｃｈＭＯＳＦＥＴ（Ｑ６）とＮｃｈＭＯＳＦＥＴ（Ｑ７）が、電圧駆動型素子ＩＧＢＴ（Ｑ３）に対するゲート駆動部として、プッシュプル構成のＰｃｈＭＯＳＦＥＴ（Ｑ８）とＮｃｈＭＯＳＦＥＴ（Ｑ９）が、それぞれ配置されている。
【００１６】
図１に示す当該電圧駆動型スイッチング回路のスイッチング動作を制御する制御部からの指示に基づいて、複数のゲート駆動部すなわちプッシュプル構成のＰｃｈＭＯＳＦＥＴ(Ｑ４)、（Ｑ６）、（Ｑ８）とＮｃｈＭＯＳＦＥＴ(Ｑ５)、（Ｑ７）、(Ｑ９)のうち、いずれか任意に選択された１乃至複数のゲート駆動部すなわちプッシュプル構成のＰｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴとに対してＰＷＭ信号が入力されることにより、並列接続した複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のうち対応する１乃至複数の電圧駆動型素子ＩＧＢＴが駆動される。
【００１７】
ここで、ＩＧＢＴ（Ｑ１）のゲート端子（Ｇ１）は、ＰｃｈＭＯＳＦＥＴ（Ｑ４）と抵抗Ｒ１とを介して電源電圧Ｖｃｃに接続され、かつ、ＮｃｈＭＯＳＦＥＴ（Ｑ５）と抵抗Ｒ１とを介して基準電位Ｖｅｅに接続されており、さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ４）とＮｃｈＭＯＳＦＥＴ（Ｑ５）とはプッシュプル構成とされている。同様に、ＩＧＢＴ（Ｑ２）、ＩＧＢＴ（Ｑ３）のそれぞれのゲート端子（Ｇ２）、ゲート端子（Ｇ３）は、ＰｃｈＭＯＳＦＥＴ（Ｑ６）と抵抗Ｒ２、ＰｃｈＭＯＳＦＥＴ（Ｑ８）と抵抗Ｒ３とをそれぞれ介して電源電圧Ｖｃｃに接続され、かつ、ＮｃｈＭＯＳＦＥＴ（Ｑ７）と抵抗Ｒ２、ＮｃｈＭＯＳＦＥＴ（Ｑ９）と抵抗Ｒ３とをそれぞれ介して基準電位Ｖｅｅに接続されており、さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ６）とＮｃｈＭＯＳＦＥＴ（Ｑ７）、ＰｃｈＭＯＳＦＥＴ（Ｑ８）とＮｃｈＭＯＳＦＥＴ（Ｑ９）とは、それぞれプッシュプル構成とされている。
【００１８】
なお、基準電位Ｖｅｅは、ＩＧＢＴ（Ｑ１）〜（Ｑ３）から取り出して共通接続したエミッタ端子（Ｅ）と同電位であり、ゲート駆動回路１１の基準電位となっている。
【００１９】
さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ４）のゲート端子は、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）されたＰＷＭ信号を絶縁伝送するフォトカプラＩＣ（Ｉ１）の出力端子に接続される。ここで、フォトカプラＩＣ（Ｉ１）の出力端子は、抵抗Ｒ４を介して、電源Ｖｃｃヘプルアップ接続されている。同様に、ＰｃｈＭＯＳＦＥＴ（Ｑ６）、ＰｃｈＭＯＳＦＥＴ（Ｑ８）のそれぞれのゲート端子は、フォトカプラＩＣ（Ｉ２）、フォトカプラＩＣ（Ｉ３）のそれぞれの出力端子に接続され、フォトカプラＩＣ（Ｉ２）、フォトカプラＩＣ（Ｉ３）のそれぞれの出力端子は、抵抗Ｒ５、抵抗Ｒ６をそれぞれ介して、電源Ｖｃｃヘプルアップ接続されている。
【００２０】
プッシュプル構成とされたＰｃｈＭＯＳＦＥＴ（Ｑ４）とＮｃｈＭＯＳＦＥＴ（Ｑ５）とのゲート端子は、フォトカプラＩＣ（Ｉ１）を介して、入力信号端子１に接続され、ＰＷＭ入力信号ＰＷＭ１により、ＰｃｈＭＯＳＦＥＴ（Ｑ４）とＮｃｈＭＯＳＦＥＴ（Ｑ５）とをオン／オフできるように構成されている。
【００２１】
同様に、プッシュプル構成とされたＰｃｈＭＯＳＦＥＴ（Ｑ６）とＮｃｈＭＯＳＦＥＴ（Ｑ７）とのゲート端子、プッシュプル構成とされたＰｃｈＭＯＳＦＥＴ（Ｑ８）とＮｃｈＭＯＳＦＥＴ（Ｑ９）とのゲート端子は、それぞれ、フォトカプラＩＣ（Ｉ２）、フォトカプラＩＣ（Ｉ３）を介して、入力信号端子２、入力信号端子３にそれぞれ接続され、ＰＷＭ入力信号ＰＷＭ２、ＰＷＭ入力信号ＰＷＭ３により、ＰｃｈＭＯＳＦＥＴ（Ｑ６）とＮｃｈＭＯＳＦＥＴ（Ｑ７）、ＰｃｈＭＯＳＦＥＴ（Ｑ８）とＮｃｈＭＯＳＦＥＴ（Ｑ９）とをそれぞれオン／オフできるように構成されている。
【００２２】
すなわち、図１に示す電圧駆動型スイッチング回路の構成例においては、あらかじめ定めた制御周期ごとに、並列接続した複数の電圧駆動素子のＩＧＢＴ（Ｑ１）〜（Ｑ３）のうちいずれかを順次オン／オフさせるために、ゲート駆動回路１１に対して外部から入力される入力信号ＰＷＭ１〜ＰＷＭ３を用いたＰＷＭ駆動により、ゲート駆動回路１１のＰｃｈＭＯＳＦＥＴ(Ｑ４)、（Ｑ６）、（Ｑ８)とＮｃｈＭＯＳＦＥＴ(Ｑ５)、（Ｑ７）、（Ｑ９)とのプッシュプル回路のうちいずれかを順次オン／オフさせて、半導体モジュール１０を形成している電圧駆動素子のＩＧＢＴ（Ｑ１）〜（Ｑ３）のいずれかを順次切り替えてオン／オフさせるように構成している。
【００２３】
ここで、ゲート駆動回路１１に対して外部に設置したＰＷＭ生成回路１２から入力される入力信号ＰＷＭ１〜ＰＷＭ３は、詳細は後述するが、あらかじめ定めた制御周期ごとに、電圧駆動素子のＩＧＢＴ（Ｑ１）〜（Ｑ３）のいずれか１つを順番に切り替えて駆動する交互駆動用の信号である。
【００２４】
（本実施形態の動作）
次に、図１の電圧駆動型スイッチング回路の構成例における動作について説明する。
【００２５】
まず、図１の構成例に示す電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）群（すなわち、電圧駆動型スイッチング回路として、ゲート駆動回路１１を介したＰＷＭ駆動によりオン／オフスイッチングさせる並列接続のＩＧＢＴ（Ｑ１）〜（Ｑ３）を有する半導体モジュール１０）を、２個直列接続した直列回路を形成し、さらに、該直列回路を相数分並列接続した並列回路を少なくとも備えた多相インバータ装置によって電動機を運転した場合のＩＧＢＴにおける電力損失について説明する。
【００２６】
一般に、ＩＧＢＴのトータルの電力損失は、前述したように、定常損失のみではなく、スイッチング損失と定常損失との和で表される。ここで、多相インバータ装置の相数として３相の場合の３相インバータ装置において、１素子当たりのスイッチング損失（Ｐｓｗ）ならびに定常損失（Ｐｓａｔ）は、それぞれ、次に示すような式（１）ならびに式（２）で表される。なお、ここでは、３相インバータ装置を構成する各ＩＧＢＴが１素子ずつで構成されている場合を示している。
【００２７】
Ｐｓｗ ＝（１／π）×Ｅｓｗ×ｆｃ …（１）
Ｐｓａｔ＝Ｉｃｐ×Ｖｃｅ×｛１／８＋（Ｄ×ｃｏｓθ／３／π）｝…（２）
ここで、各パラメータの意味するところは、次の通りである。
【００２８】
Ｅｓｗ ：スイッチング１パルス当たりの損失
ｆｃ ：ＰＷＭ駆動周波数（キャリア周波数）
Ｉｃｐ ：ＩＧＢＴコレクタ電流ピーク値
Ｖｃｅ ：ＩＧＢＴコレクタ電圧
Ｖｃｅ＝Ｖｃｅ１（Ｖｃｅ ａｔ Ｉｃｐ）×ｓｉｎｘ （ｘ：位相）
Ｄ ：変調率
ｃｏｓθ：力率
式（１）、式（２）に示すように、スイッチング損失（Ｐｓｗ）は、ＰＷＭ駆動周波数ｆｃ（以下、キャリア周波数と称することもある）に比例し、一方、定常損失（Ｐｓａｔ）は、コレクタ電流値（コレクタ電流ピーク値Ｉｃｐ）に比例している。
【００２９】
図２は、本発明の第１の実施形態における動作の一例を示すタイムチャートであり、図１の電圧駆動型スイッチング回路すなわち半導体モジュール１０とゲート駆動回路１１との構成例において、入力信号ＰＷＭ１〜ＰＷＭ３をあらかじめ定めた制御周期ごとに順番にオン／オフさせた場合の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のコレクタ電流波形を示している。
【００３０】
図２に示すように、あらかじめ定めた制御周期ごとに、入力信号ＰＷＭ１〜ＰＷＭ３をあらかじめ定めた順番にオンさせる交互駆動をすることにより、対応するＩＧＢＴ（Ｑ１）〜（Ｑ３）が順次オンにスイッチングされていき、オンに切り替わったＩＧＢＴにのみコレクタ電流が流れる。すなわち、図１の半導体モジュール１０へ流れ込むコレクタ電流Ｉｃは、並列接続されたＩＧＢＴ（Ｑ１）〜（Ｑ３）のうち、各制御周期内で順番に切り替わってオンになっていくいずれか１つのＩＧＢＴのみにすべて通電されることになる。
【００３１】
而して、制御周期に応じて順番にスイッチングされるＩＧＢＴが切り替わることにより、並列接続されたＩＧＢＴ（Ｑ１）〜（Ｑ３）のそれぞれに均等にスイッチング損失が分配されることになり、いずれか特定のＩＧＢＴにのみスイッチング損失が増大して熱破壊を引き起こすような事態を防止することができる。
【００３２】
これに対して、従来の技術のように、ＩＧＢＴ（Ｑ１）〜（Ｑ３）すなわち半導体モジュール１０の発熱を抑制するために、並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）すべてを同時にオン／オフし、コレクタ電流ＩｃをＩＧＢＴ（Ｑ１）〜（Ｑ３）それぞれに均等に電流負担するように動作させている場合は、前述したように、ＩＧＢＴ（Ｑ１）〜（Ｑ３）のゲート閾値のばらつき等の原因によって、特定のＩＧＢＴのみに電流負担が増加して、その結果、特定ＩＧＢＴのスイッチング損失が増大してしまって、熱破壊を引き起こしてしまう危険性がある。
【００３３】
一方、本実施形態の場合、前述のように、制御周期ごとに順番にオンになるＰＷＭ１〜ＰＷＭ３により交互駆動してＩＧＢＴ（Ｑ１）〜（Ｑ３）を順次切り替えてオンにスイッチングしていくことにより、特定のＩＧＢＴにのみスイッチング損失が増大して熱破壊を引き起こすような事態を確実に防止することができる。
【００３４】
しかしながら、図２のように半導体モジュール１０へ流れ込むコレクタ電流Ｉｃを制御周期ごとに１つのＩＧＢＴにすべて通電するようにしているため、通電されるＩＧＢＴのコレクタ電流は、制御周期ごとに複数のＩＧＢＴすべてを同時にオン／オフさせた場合に比べて、大きくなり、その結果、式（２）に示すように、定常損失（Ｐｓａｔ）が大きくなってしまう。
【００３５】
このため、図２のように、制御周期ごとにＩＧＢＴ（Ｑ１）〜（Ｑ３）を交互にスイッチングさせていく場合の条件を特定することも重要である。
【００３６】
たとえば、ＩＧＢＴの電力損失において、定常損失（Ｐｓａｔ）に比しスイッチング損失（Ｐｓｗ）が支配的になっている場合であって、かつ、ＩＧＢＴの電力損失が増大して、熱破壊を引き起こすような条件が成立する場合にのみ、前述したように、制御周期ごとにＩＧＢＴ（Ｑ１）〜（Ｑ３）を交互にスイッチングさせて順番にオンさせる交互駆動を行うようにしてもよい。一方、かかる条件が成立しないそれ以外の条件の場合においては、制御周期ごとにＩＧＢＴ（Ｑ１）〜（Ｑ３）すべてを同時にスイッチングさせてオン／オフさせる同時駆動を行うように動作させる。このような制御を行うことにより、ＩＧＢＴの総合的な電力損失を抑制し、多相インバータ装置の安定的な運用を可能とし得る。
【００３７】
図１に示すように、複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）それぞれに対応して複数のゲート駆動部すなわちプッシュプル構成のＰｃｈＭＯＳＦＥＴ(Ｑ４)、（Ｑ６）、（Ｑ８）とＮｃｈＭＯＳＦＥＴ(Ｑ５)、（Ｑ７）、(Ｑ９)を備えた電圧駆動型スイッチング回路において、当該電圧駆動型スイッチング回路のスイッチング動作を制御する制御部は、複数のゲート駆動部すなわちプッシュプル構成のＰｃｈＭＯＳＦＥＴ(Ｑ４)、（Ｑ６）、（Ｑ８）とＮｃｈＭＯＳＦＥＴ(Ｑ５)、（Ｑ７）、(Ｑ９)のうちいずれか任意に選択した１乃至複数のゲート駆動部に対してＰＷＭ信号を入力するように指示することにより、並列接続した複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のうち対応する任意の１乃至複数の電圧駆動型素子ＩＧＢＴを駆動することができる。
【００３８】
かくのごとく、当該電圧駆動型スイッチング回路のスイッチング動作を制御する制御部は、並列接続した複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のうちいずれか１乃至複数を選択して駆動することができるので、前述したような特定の条件を設定することによって、電圧駆動型スイッチング回路の交互動作と同時動作との動作を制御することも可能であり、以下に、該制御部が、特定の条件としてあらかじめ設定された条件に基づいて、交互駆動と同時駆動とを切り替えて制御する場合の動作の一例を、図３および図４の動作フローチャートを用いて以下に説明する。
【００３９】
図３は、本発明の第１の実施形態における動作の一例を説明するための動作フローチャートであり、電動機を所望した任意の動作状態に制御するために、前述したような特定の条件として、スイッチング損失（Ｐｓｗ）と定常損失（Ｐｓａｔ）とを比較することにより、多相インバータ装置を構成する電圧駆動型素子すなわちＩＧＢＴの駆動方法を制御し、ＩＧＢＴからの出力電流を制御している一例を示している。
【００４０】
図３において、任意の時点で、多相インバータ装置に対して所望した所定の出力電流すなわち電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）からの出力電流となるように、制御指令として、電流指令値（Ｉａ）が入力された場合、スイッチング制御を司る制御部は、まず、入力された該電流指令値（Ｉａ）における電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）のスイッチング損失（Ｐｓｗ）と定常損失(Ｐｓａｔ)とを比較する（ステップＳ１）。
【００４１】
スイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）よりも大きければ（ステップＳ１のＹＥＳ）、ステップＳ２へ分岐して、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡が発生しないように、制御周期ごとに一つのＩＧＢＴのみを順番に駆動させていくようなＩＧＢＴ交互駆動を行う（ステップＳ２）。
【００４２】
一方、スイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）よりも大きくない場合には（ステップＳ１のＮＯ）、ステップＳ３へ分岐して、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡を防止することよりも、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間にコレクタ電流を均等に分配することにより、ＩＧＢＴ(Ｑ１)〜（Ｑ３）の定常損失(Ｐｓａｔ)の負担を低減させ、もって、ＩＧＢＴ(Ｑ１)〜（Ｑ３）の総合的な電力損失を低滅するために、ＩＧＢＴ(Ｑ１)〜（Ｑ３）すべてを制御周期ごとに同時に駆動させるＩＧＢＴ同時駆動を行う（ステップＳ３）。
【００４３】
かかる動作を行うことにより、電圧駆動型スイッチング回路として、電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のトータルの電力損失を低減し、熱破壊を引き起こすことなく、安定した動作を行わせることができる。
【００４４】
次に、図４の動作フローチャートについて説明する。
【００４５】
図４も、また、図３と同様に、電動機を所望した任意の動作状態に制御するために、前述したような特定の条件によって多相インバータ装置を構成する電圧駆動型素子すなわちＩＧＢＴの駆動方法を制御し、ＩＧＢＴからの出力電流を制御している例を示しているフローチャートであるが、前述の図３とは異なる例を説明している。
【００４６】
図４において、任意の時点で、所望した所定のインバータ出力電流すなわち電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）からの出力電流となるように、制御指令として、電流指令値（Ｉａ）が入力された場合、スイッチング制御を司る制御部は、まず、入力された電流指令値（Ｉａ）と、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡が顕著となるコレクタ電流値（Ｉｃ１）に対応する電流指令値としてあらかじめ設定されている所定電流指令値（Ｉａ１）すなわち不均衡発生電流値と、を比較する(ステップＳ１１)。
【００４７】
所定電流指令値（Ｉａ１）よりも入力された電流指令値（Ｉａ）が大きければ(ステップＳ１１のＹＥＳ)、ステップＳ１２へ分岐して、次に、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡が顕著になっている場合において、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）に比べて支配的であるか否かを判定するために、スイッチング損失（Ｐｓｗ）と比例的な関係が成立するキャリア周波数（ＰＷＭ駆動周波数：ｆｃ）を、所定キャリア周波数（ｆｃ１）、すなわち、スイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）に比べて支配的となる周波数としてあらかじめ設定されている閾値周波数と比較する（ステップＳ１２）。
【００４８】
ここに、所定キャリア周波数（ｆｃ１）とは、前述のごとく、スイッチング損失（Ｐｓｗ）と比例的な関係にあるキャリア周波数（ｆｃ）を用いて、電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）のスイッチング損失（Ｐｓｗ）が電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）の電力損失として支配的になる最低限のキャリア周波数（ＰＷＭ駆動周波数）の値を、閾値周波数としてあらかじめ設定されているものである。
【００４９】
キャリア周波数ｆｃが、所定キャリア周波数（ｆｃ１）よりも大きければ（ステップＳ１２のＹＥＳ）、ステップＳ１３に分岐して、ＩＧＢＴ(Ｑ１)〜（Ｑ３）のスイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）に比べて支配的になっている状態において、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡がさらに顕著にならないように、制御周期ごとに一つのＩＧＢＴのみを順番に駆動させていくようなＩＧＢＴ交互駆動を行う（ステップＳ１３）。
【００５０】
一方、入力された電流指令値（Ｉａ）が所定電流指令値（Ｉａ１）よりも大きくない場合(ステップＳ１１のＮＯ)、あるいは、キャリア周波数ｆｃが所定キャリア周波数（ｆｃ１）よりも大きくない場合には（ステップＳ１２のＮＯ）、ステップＳ１４へ分岐して、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡を防止することよりも、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間にコレクタ電流を均等に分配することにより、ＩＧＢＴ(Ｑ１)〜（Ｑ３）の定常損失(Ｐｓａｔ)の負担を低減させ、もって、ＩＧＢＴ(Ｑ１)〜（Ｑ３）の総合的な電力損失を低滅するために、ＩＧＢＴ(Ｑ１)〜（Ｑ３）すべてを制御周期ごとに同時に駆動させるＩＧＢＴ同時駆動を行う（ステップＳ１４）。
【００５１】
図３や図４の動作フローチャートに示すような特定の条件を用いて、ＩＧＢＴ交互駆動とＩＧＢＴ同時駆動とを切り替えることにより、ＩＧＢＴの電力損失の不均衡による熱破壊等を回避しながら、多相インバータ装置の安定的な運用が可能となる。
【００５２】
次に、電圧駆動型スイッチング素子のスイッチング動作を制御する制御部において、ＩＧＢＴ交互駆動とＩＧＢＴ同時駆動とを切り替えて選択するための特定の条件として、図３と図４との場合と異なり、ＩＧＢＴ固有の特性を用いて選択する方法について説明する。図５は、ＩＧＢＴ固有の特性として、ＩＧＢＴのコレクタ電流（Ｉｃ）とコレクタ・エミッタ間電圧（Ｖｃｅ）との関係を示したＩ−Ｖ特性図である。図５において、実線は、ＩＧＢＴ温度が常温の場合のＩ−Ｖ特性を示す曲線であり、破線は、ＩＧＢＴ温度が常温よりも高い場合のＩ−Ｖ特性を示す曲線である。
【００５３】
図５に示すように、ＩＧＢＴ固有の温度特性として、ＩＧＢＴ温度が常温時におけるＩ−Ｖ特性曲線と常温よりも高い高温時におけるＩ−Ｖ特性曲線とが互いにクロスする点Ａが存在している。
【００５４】
以下、図１に示すように複数並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）を例に、図５中のクロス点Ａを境にして、ＩＧＢＴの電力損失が異なる様相を示す状況について説明する。ここで、クロス点Ａにおけるコレクタ電流の値をクロス点コレクタ電流値（ＩｃＡ）と表現することにする。さらに言えば、常温時と該常温よりも高い高温時とで、同一のコレクタ・エミッタ間電圧（Ｖｃｅ）において同一値のコレクタ電流が流れる場合におけるコレクタ電流値（ＩｃＡ）を閾値電流として定義する。
【００５５】
すなわち、コレクタ電流（Ｉｃ）が閾値電流として定義したクロス点コレクタ電流値（ＩｃＡ）未満の場合、同一のコレクタ電流（Ｉｃ）が流れる場合のコレクタ・エミッタ間電圧（Ｖｃｅ）が、常温時よりも高温時の方が小さい値となり、逆に、コレクタ電流（Ｉｃ）が閾値電流として定義したクロス点コレクタ電流値（ＩｃＡ）以上の場合、同一のコレクタ電流（Ｉｃ）が流れる場合のコレクタ・エミッタ間電圧（Ｖｃｅ）が、常温時よりも高温時の方が大きい値となる。
【００５６】
次に、図１に示すような複数並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）すべてを同時に駆動する同時駆動の場合について考える。
【００５７】
ここで、各ＩＧＢＴ（Ｑ１）〜（Ｑ３）のゲート閾値が異なっているような場合、前述のように、スイッチングの際の電流に不均衡が生じるため、特定のＩＧＢＴのスイッチング損失（Ｐｓｗ）のみが増大することになる。この結果、ＩＧＢＴのスイッチング損失（Ｐｓｗ）の不均衡が顕著となったＩＧＢＴは、スイッチング損失による発熱量が多くなる。
【００５８】
而して、ＩＧＢＴのコレクタ電流（Ｉｃ）が、図５のクロス点Ａにおけるクロス点コレクタ電流値（ＩｃＡ）未満であった場合には、ＩＧＢＴのＩ−Ｖ温度特性上、発熱量が大きく、常温よりも高温になったＩＧＢＴのコレクタ・エミッタ間電圧(Ｖｃｅ)は、小さくなる方向にシフトしようとする（図５参照）。
【００５９】
このため、発熱量が大きいＩＧＢＴへの通電電流が一層大きくなるので、定常損失（Ｐｓａｔ）が増大し、ＩＧＢＴ間の損失の不均衡をますます増大させる方向になってしまう。したがって、ＩＧＢＴのコレクタ電流（Ｉｃ）が、クロス点コレクタ電流値（ＩｃＡ）未満になっている場合には、図１のような複数並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）の回路では、複数のＩＧＢＴ（Ｑ１）〜（Ｑ３）を制御周期ごとに順番にスイッチングさせるＩＧＢＴ交互駆動を採用して、スイッチング損失（Ｐｓｗ）の不均衡を低減させることが有効となる。
【００６０】
一方、ＩＧＢＴのコレクタ電流が、図５のクロス点Ａにおけるクロス点コレクタ電流値（ＩｃＡ）以上であった場合には、ＩＧＢＴのＩ−Ｖ温度特性上、スイッチング損失（Ｐｓｗ）が増大して発熱量が多くなり、常温よりも高温になったＩＧＢＴのコレクタ・エミッタ間電圧（Ｖｃｅ）は、大きくなる方向にシフトしようとする（図５参照）。
【００６１】
このため、発熱量が大きいＩＧＢＴへの通電電流は小さくなるので、定常損失（Ｐｓａｔ）を低減させて、ＩＧＢＴ間の損失の不均衡を減少させる方向になる。したがって、ＩＧＢＴのコレクタ電流（Ｉｃ）が、クロス点コレクタ電流値（ＩｃＡ）以上になっている場合には、図１のような複数並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）の回路では、複数のＩＧＢＴ（Ｑ１）〜（Ｑ３）を制御周期ごとに同時に動作させるＩＧＢＴ同時駆動を採用することにより、スイッチング損失（Ｐｓｗ）の不均衡を低減させることはできないものの、定常損失(Ｐｓａｔ)を低減するように振舞うことが可能になる。特に、定常損失（Ｐｓａｔ）がスイッチング損失（Ｐｓｗ）に比して支配的になっている状態の場合に効果的である。
【００６２】
以上、図５に基づいて説明したように、スイッチング制御を司る制御部は、ＩＧＢＴのＩ−Ｖ温度特性上、Ｉ−Ｖ特性曲線が常温時と高温時とで交差するというＩＧＢＴ固有の特性を用いて、所望の指定したＩＧＢＴのコレクタ電流（Ｉｃ）として、コレクタ・エミッタ間電圧（Ｖｃｅ）が交差するクロス点コレクタ電流値（ＩｃＡ）未満で動作しているか否かに基づいて、ＩＧＢＴ交互駆動を行うか、ＩＧＢＴ同時駆動を行うかを選択することが有効である。
【００６３】
以上の第１の実施形態の説明においては、並列接続した複数のＩＧＢＴ（Ｑ１）〜（Ｑ３）として３個の場合について交互駆動を行う場合について説明したが、並列接続した電力駆動型素子たとえばＩＧＢＴが２個以上の任意の個数からなる複数個で構成されていてもかまわないし、また、前記交互駆動を行う場合として、制御周期ごとに順番に駆動するＩＧＢＴの個数を１個にした場合に限って説明したが、並列接続した複数の電圧駆動型素子を１乃至複数個ずつにグループ化して、１乃至複数個のいずれかの電圧駆動型素子のグループを制御周期ごとに順番に選択して駆動するようにしてもよい。
（第２の実施形態）
次に、本発明による電圧駆動型スイッチング回路の第２の実施形態について説明する。
【００６４】
（本実施形態の構成）
まず、図６を用いて、本発明による電圧駆動型スイッチング回路の構成の図１とは異なる例を説明する。図６は、本発明による電圧駆動型スイッチング回路の構成例として第２の実施形態の構成を示す回路図であり、図１と同様、電圧駆動型素子の一つであるＩＧＢＴを複数用いた半導体モジュール２０とＩＧＢＴのゲート駆動回路２１との２つのブロックからなっている。しかし、図６の構成は、図１の場合とは異なり、ゲート駆動回路２１に入力された１つのＰＷＭ信号から、第１の実施形態として図１や図２で説明したような交互駆動用のＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）を生成することを特徴としている。
【００６５】
半導体モジュール２０は、複数（図６の例では、図１と同様、３個）のＩＧＢＴ（Ｑ１１）〜（Ｑ１３）が並列接続されて構成されており、各ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）それぞれのゲート端子（Ｇ１１）〜（Ｇ１３）は、ゲート駆動回路２１に接続されている。
【００６６】
ＩＧＢＴ（Ｑ１１）のゲート端子（Ｇ１１）は、図１と同様、ＰｃｈＭＯＳＦＥＴ（Ｑ１４）と抵抗Ｒ１１とを介して電源電圧Ｖｃｃに接続され、かつ、ＮｃｈＭＯＳＦＥＴ（Ｑ１５）と抵抗Ｒ１１とを介して基準電位Ｖｅｅに接続されており、さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ１４）とＮｃｈＭＯＳＦＥＴ（Ｑ１５）とはプッシュプル構成とされている。同様に、ＩＧＢＴ（Ｑ１２）、ＩＧＢＴ（Ｑ１３）のそれぞれのゲート端子（Ｇ１２）、ゲート端子（Ｇ１３）は、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）と抵抗Ｒ１２、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）と抵抗Ｒ１３とをそれぞれ介して電源電圧Ｖｃｃに接続され、かつ、ＮｃｈＭＯＳＦＥＴ（Ｑ１７）と抵抗Ｒ１２、ＮｃｈＭＯＳＦＥＴ（Ｑ１９）と抵抗Ｒ１３とをそれぞれ介して基準電位Ｖｅｅに接続されており、さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）とＮｃｈＭＯＳＦＥＴ（Ｑ１７）、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）とＮｃｈＭＯＳＦＥＴ（Ｑ１９）とは、それぞれプッシュプル構成とされている。
【００６７】
ここで、基準電位Ｖｅｅは、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）から取り出して共通接続したエミッタ端子（Ｅ）と同電位であり、ゲート駆動回路２１の基準電位となっている。
【００６８】
以上の構成までは、図１の場合と全く同様であるが、以降に説明する回路構成は、入力された１つのＰＷＭ信号からＩＧＢＴ交互駆動用のＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃの３つのＰＷＭ信号を生成する回路ブロックであり、図１の場合とは異なる構成からなっている。まず、ＰｃｈＭＯＳＦＥＴ（Ｑ１４）のゲート端子は、スリーステートＮＯＴ素子（Ｉ１３）の出力端子に接続されている。また、同様に、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）のゲート端子は、それぞれ、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）の出力端子に接続されている。
【００６９】
ここで、スリーステートＮＯＴ素子（Ｉ１３）の制御端子（Ｓ１）、スリーステートＮＯＴ素子（Ｉ１４）の制御端子（Ｓ２）、スリーステートＮＯＴ素子（Ｉ１５）の制御端子（Ｓ３）には、いずれも、ＮＯＴ素子（Ｉ３０）を介したフォトカプラ（Ｉ１２）の出力端子が接続されている。制御端子（Ｓ１）、制御端子（Ｓ２）、制御端子（Ｓ３）へのそれぞれの入力がＨｉレベルの場合には、スリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）の出力がそれぞれ許可され、逆に、Ｌｏレベルの場合は、出力禁止すなわちハイインピーダンス（ＨｉＺ）の状態になる。
【００７０】
ここで、スリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）の出力が許可された場合、それぞれ、スリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）へ入力された信号レベルが反転されて出力される。
【００７１】
なお、スリーステートＮＯＴ素子（Ｉ１３）の制御端子（Ｓ１）、スリーステートＮＯＴ素子（Ｉ１４）の制御端子（Ｓ２）、スリーステートＮＯＴ素子（Ｉ１５）の制御端子（Ｓ３）のそれぞれに、ＮＯＴ素子（Ｉ３０）を介して出力するフォトカプラ（Ｉ１２）には、ＳＥＬＥＣＴ信号として、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）のそれぞれを交互駆動するか、または、同時駆動するかのいずれかを選択する制御信号が入力される。また、フォトカプラ（Ｉ１２）の出力端子は抵抗Ｒ１４を介して電源Ｖｃｃヘプルアップ接続されている。
【００７２】
また、１つの入力信号としてＰＷＭ信号を入力するための信号入力端子は、フォトカプラ（Ｉ１１）およびスリーステートＮＯＴ素子（Ｉ２９）を介して、それぞれ、プッシュプル構成されたＰｃｈＭＯＳＦＥＴ（Ｑ１４）とＮｃｈＭＯＳＦＥＴ（Ｑ１５）、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）とＮｃｈＭＯＳＦＥＴ（Ｑ１７）、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）とＮｃｈＭＯＳＦＥＴ（Ｑ１９）の各ゲート端子へそれぞれ接続される。
【００７３】
かかる回路構成とすることにより、フォトカプラ（Ｉ１１）に入力されるＰＷＭ信号のオン／オフに応じて、ＰｃｈＭＯＳＦＥＴ（Ｑ１４）とＮｃｈＭＯＳＦＥＴ（Ｑ１５）、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）とＮｃｈＭＯＳＦＥＴ（Ｑ１７）、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）とＮｃｈＭＯＳＦＥＴ（Ｑ１９）をそれぞれオン／オフできるように構成されている。
【００７４】
ここで、スリーステートＮＯＴ素子（Ｉ２９）の制御端子（Ｓ４）には、ＳＥＬＥＣＴ信号として入力されたフォトカプラ（Ｉ１２）から出力されてくる制御信号が入力される。
【００７５】
次に、フォトカプラ（Ｉ１１）に入力された１つのＰＷＭ信号から、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）を交互駆動するために必要な３つの駆動信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）を生成するためのＰＷＭ生成回路２２について説明する。
【００７６】
ＰＷＭ生成回路２２は、フォトカプラ（Ｉ１１）に入力されたＰＷＭ信号をクロック信号（ＣＬＫ）としてカウントするカウンタ部２３と、論理生成部２４とから構成される。
【００７７】
カウンタ部２３は、２つのフリップフロップ（Ｉ１６）、（Ｉ１７）が直列に接続されてなる。ＰＷＭ信号が入力されるフォトカプラ（Ｉ１１）の出力端子は、フリップフロップ（Ｉ１６）、（Ｉ１７）それぞれにクロック信号（ＣＬＫ）として入力されるＰＷＭ信号の間に時間差が生じるように、フリップフロップ（Ｉ１７）のクロック端子には、フォトカプラ（Ｉ１１）の出力端子が直接接続され、一方、フリップフロップ（Ｉ１６）のクロック端子には、フォトカプラ（Ｉ１１）の出力端子が遅延素子として機能するＮＯＴ素子（Ｉ１８）、（Ｉ１９）を介して接続される。
【００７８】
フリップフロップ（Ｉ１６）、（Ｉ１７）のそれぞれの出力端子（ＤＯＵＴ１）、（ＤＯＵＴ２）は、ＮＯＲ素子（Ｉ２０）の入力端子へ接続され、ＮＯＲ素子（Ｉ２０）の出力端子は、フリップフロップ（Ｉ１６）の入力端子（ＤＩＮ１）へ接続される。
【００７９】
一方、論理生成部２４は、カウンタ部２３のフリップフロップ（Ｉ１６）、（Ｉ１７）からの出力信号と、フォトカプラ（Ｉ１１）を介して出力されるＰＷＭ信号とを用いて、あらかじめ定めた制御周期に、順番にオンになる３つのＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）を生成する。
【００８０】
すなわち、論理生成部２４において、カウンタ部２３のフリップフロップ（Ｉ１６）、（Ｉ１７）のそれぞれの出力端子（ＤＯＵＴｌ）、（ＤＯＵＴ２）は、ＮＡＮＤ素子（Ｉ２２）とＮＯＴ素子（Ｉ２５）とＡＮＤ素子（Ｉ２７）との入力端子、ＮＡＮＤ素子（Ｉ２２）とＡＮＤ素子（Ｉ２４）とＮＯＴ素子（Ｉ２８）との入力端子へそれぞれ接続される。ＮＯＴ素子（Ｉ２５）、ＮＯＴ素子（Ｉ２８）のそれぞれの出力端子は、ＡＮＤ素子（Ｉ２４）、ＡＮＤ素子（Ｉ２７）の入力端子へ接続される。
【００８１】
また、ＮＡＮＤ素子（Ｉ２２）、ＡＮＤ素子（Ｉ２４）、ＡＮＤ素子（Ｉ２７）のそれぞれの出力端子は、ＡＮＤ素子（Ｉ２１）、ＡＮＤ素子（Ｉ２３）、ＡＮＤ素子（Ｉ２６）の入力端子へ接続される。ＡＮＤ素子（Ｉ２１）、ＡＮＤ素子（Ｉ２３）、ＡＮＤ素子（Ｉ２６）のもう一方の入力端子には、ＰＷＭ信号が入力されるフォトカプラ（Ｉ１１）の出力端子が接続される。
【００８２】
ＡＮＤ素子（Ｉ２１）、ＡＮＤ素子（Ｉ２３）、ＡＮＤ素子（Ｉ２６）の出力端子は、スリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）の入力端子へ接続される。
【００８３】
この結果、ＡＮＤ素子（Ｉ２１）、ＡＮＤ素子（Ｉ２３）、ＡＮＤ素子（Ｉ２６）の出力端子からそれぞれ出力された、交互駆動用の３つのＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）が、それぞれスリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）に入力されることになる。
【００８４】
（本実施形態の動作）
次に、図６の電圧駆動型スイッチング回路すなわち電圧駆動型素子のゲート駆動回路の構成例における動作の一例について図７を用いて説明する。
【００８５】
図７は、本発明の第２の実施形態における動作の一例を示すタイムチャートであり、図６の構成例におけるＩＧＢＴ交互駆動動作およびＩＧＢＴ同時駆動動作を示すものである。図７に示すように、ＳＥＬＥＣＴ信号がＨｉレベルにある限り、論理生成部２４において、カウンタ部２３の２つのフリップフロップ（Ｉ１６）、（Ｉ１７）によってカウントされたカウンタ値である（ＤＯＵＴｌ）、（ＤＯＵＴ２）の出力を用いて、入力された１つのＰＷＭ信号から順次切り替わって出力される交互駆動用の３つのＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）が生成されて、制御周期ごとに、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）のうち、いずれか１つのＩＧＢＴが順番にオン状態にスイッチングされる。この結果、オン状態のＩＧＢＴのみに半導体モジュール２０のコレクタ電流が集中して流れるというＩＧＢＴ交互駆動動作が行われ、スイッチング損失(Ｐｓｗ)の不均衡を回避する動作が有効になる。
【００８６】
一方、ＳＥＬＥＣＴ信号の電圧レベルがＨｉレベルからＬｏレベルに切り替わると、論理生成部２４において、ＩＧＢＴ交互駆動からＩＧＢＴ同時駆動動作に切り替わり、論理生成部２４において、制御周期ごとに、入力された１つのＰＷＭ信号から同時駆動用の３つのＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）がすべて同時に生成されて、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）すべてが同時にオンにスイッチングされるようになる。この結果、半導体モジュール２０のコレクタ電流がＩＧＢＴ（Ｑ１１）〜（Ｑ１３）の３つに均等に分散されて流れるというＩＧＢＴ同時駆動動作に切り替わり、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）の定常損失（Ｐｓａｔ）を低減することができる。
【００８７】
かくのごとき動作を利用した本電圧駆動型スイッチング回路の作用効果については、第１の実施形態で説明した内容と全く同じであるので、ここでのこれ以上の説明は省略する。
以上、第１の実施形態や第２の実施形態として詳細に説明したように、本発明においては、熱破壊を回避可能な安定した動作を行う、電圧駆動型スイッチング回路（すなわち、並列接続した複数の電圧駆動型素子群を有する半導体モジュールおよびそれぞれの電圧駆動型素子を駆動するためのゲート駆動回路）を実現することができる。
【００８８】
さらに、第１の実施形態や第２の実施形態において説明したような電圧駆動型スイッチング回路を多相インバータ装置に適用することにより、信頼性が高い安定なインバータ装置を実現することができ、車載電動機用の多相インバータ装置としても、十分利用することができる。
【００８９】
すなわち、多相インバータ装置として、並列接続した複数の電圧駆動型素子と複数の前記電圧駆動型素子それぞれをＰＷＭ駆動する複数のゲート駆動回路とを備えた電圧駆動型スイッチング回路を、２個直列接続して直列回路を形成し、さらに、前記直列回路を、相数に応じて、相数分並列接続した並列回路を少なくとも備えて構成する場合、多相インバータ装置に適用する前記電圧駆動型スイッチング回路を、第１の実施形態や第２の実施形態において説明したいずれかの電圧駆動型スイッチング回路によって構成することにより、熱破壊を回避可能な安定した多相インバータ装置を実現することができる。
【図面の簡単な説明】
【００９０】
【図１】本発明による電圧駆動型スイッチング回路の構成例として第１の実施形態の構成を示す回路図である。
【図２】本発明の第１の実施形態における動作の一例を示すタイムチャートである。
【図３】本発明の第１の実施形態における動作の一例を説明するための動作フローチャートである。
【図４】本発明の第１の実施形態における動作の図３とは異なる例を説明するための動作フローチャートである。
【図５】ＩＧＢＴのコレクタ電流（Ｉｃ）とコレクタ・エミッタ間電圧（Ｖｃｅ）との関係を示したＩ−Ｖ特性図である。
【図６】本発明による電圧駆動型スイッチング回路の構成例として第２の実施形態の構成を示す回路図である。
【図７】本発明の第２の実施形態における動作の一例を示すタイムチャートである。
【符号の説明】
【００９１】
１０，２０…半導体モジュール、１１，２１…ゲート駆動回路、１２，２２…ＰＷＭ生成回路、２３…カウンタ部、２４…論理生成部、Ｇ１，Ｇ２，Ｇ３，Ｇ１１，Ｇ１２，Ｇ１３…ゲート端子（ＩＧＢＴ）、Ｉ１，Ｉ２，Ｉ３，Ｉ１１，Ｉ１２…フォトカプラＩＣ、Ｉ１３，Ｉ１４，Ｉ１５…スリーステートＮＯＴ素子、Ｉ１６，Ｉ１７…フリップフロップ、Ｉ１８，Ｉ１９…ＮＯＴ素子、Ｉ２０…ＮＯＲ素子、Ｉ２１…ＡＮＤ素子、Ｉ２２…ＮＡＮＤ素子、Ｉ２３…ＡＮＤ素子、Ｉ２５…ＮＯＴ素子、Ｉ２６，Ｉ２７…ＡＮＤ素子、Ｉ２８…ＮＯＴ素子、Ｉ２９…スリーステートＮＯＴ素子、Ｉ３０…ＮＯＴ素子、Ｑ１，Ｑ２，Ｑ３…ＩＧＢＴ、Ｑ４，Ｑ６，Ｑ８…ＰｃｈＭＯＳＦＥＴ、Ｑ５，Ｑ７，Ｑ９…ＮｃｈＭＯＳＦＥＴ、Ｑ１１，Ｑ１２，Ｑ１３…ＩＧＢＴ、Ｑ１４，Ｑ１６，Ｑ１８…ＰｃｈＭＯＳＦＥＴ、Ｑ１５，Ｑ１７，Ｑ１９…ＮｃｈＭＯＳＦＥＴ、Ｖｃｃ…電源電圧、Ｖｅｅ…基準電位。
【技術分野】
【０００１】
本発明は、電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法に関する。
【背景技術】
【０００２】
並列接続した複数の電圧駆動型素子を２つ直列に接続した直列回路を、相数に応じて、相数分、さらに並列に接続した構成を有する多相インバータ装置が一般に知られている。このような多相インバータ装置においては、並列接続した複数の電圧駆動型素子の配線インピーダンスにばらつきがあると、最小のインピーダンスになっている特定の電圧駆動型素子に電流が集中し、並列接続した複数の電圧駆動型素子のうちの特定の電圧駆動型素子が発熱して、熱破壊が生じる恐れがあった。
【０００３】
このため、特許文献１に示す特開平７−７９５８号公報「電力変換装置」に記載されているように、並列接続した複数の電圧駆動型素子それぞれの電流経路のインピーダンスを均等にした半導体モジュールとして形成することにより、特定の電圧駆動型素子が熱破壊してしまう問題を回避するという手法が提案されている。すなわち、電流経路となる配線パターンを同一の形状とすることにより電圧駆動型素子それぞれに流れる電流を均一にして、電圧駆動型素子に発生する定常損失を均一に分散するようにして、電圧駆動型素子の定常損失を低減することを可能とし、もって、電圧駆動型素子の熱破壊を防止することにしている。
【０００４】
この場合、半導体モジュールとして並列接続した複数の電圧駆動型素子すべてを制御周期ごとに同時にオン／オフするようにし、該半導体モジュールを一つの電圧駆動型のスイッチング素子として動作させて、多相インバータ装置として動作するようにしている。
【特許文献１】特開平７−７９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記特許文献１の技術では、次のような問題が存在している。
【０００６】
複数の電圧駆動型素子が並列接続された半導体モジュールにおいて、各電圧駆動型素子間の回路上のインピーダンスを同一の値とすることにより、定常損失を低減し、電圧駆動型素子の熱破壊を防止するという手法が採用されているものの、定常損失のみに着目しているため、電圧駆動型素子の電力損失のもう一つの要因であるスイッチング損失についての配慮が全くなされていなく、熱破壊の防止が不完全であるという問題がある。
【０００７】
すなわち、電圧駆動型素子のオン／オフ時におけるゲート閾値については、通常、半導体素子間のばらつき等によって異なってしまうものであり、ゲートのオン／オフ時におけるスイッチング損失を均一化させることが困難である。したがって、すべての電圧駆動型素子を同時にオンさせた場合、ゲート閾値が低い電圧駆動型素子に電流が集中して流れることになり、当該電圧駆動型素子のスイッチング損失が並列接続された他の素子よりも増大して、熱破壊を引き起こす可能性が依然として存在してしまう。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、電圧駆動型素子の熱破壊を容易に回避可能な電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法を実現することを目的としている。
【課題を解決するための手段】
【０００９】
本発明は、前述の課題を解決するために、並列接続した複数の電圧駆動型素子それぞれに対応した複数のゲート駆動部を備えることにより、スイッチング動作を制御する制御部の指示に基づいて、あらかじめ定めた制御周期ごとに、複数の前記ゲート駆動部のうちいずれか任意に選択された１乃至複数のゲート駆動部に対してＰＷＭ信号が入力されることにより、並列接続した複数の電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子が駆動されるようにしている。
【発明の効果】
【００１０】
本発明の電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法によれば、並列接続した複数の電圧駆動型素子それぞれに対応した複数のゲート駆動部を備え、複数のゲート駆動部を独立に駆動することができるので、選択したいずれか１乃至複数の電圧駆動型素子ずつあらかじめ定めた制御周期ごとに順次切り替えて駆動する交互駆動を可能とし、もって、電圧駆動型素子の熱破壊を容易に回避可能な、信頼性が高いスイッチング動作を行わせることができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明による電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法の最良の実施形態について、図面を参照しながら詳細に説明する。
【００１２】
（第１の実施形態）
まず、本発明による電圧駆動型スイッチング回路の第１の実施形態について説明する。
【００１３】
（本実施形態の構成）
最初に、図１を用いて、本発明による電圧駆動型スイッチング回路の構成の一例を説明する。図１は、本発明による電圧駆動型スイッチング回路の構成例として第１の実施形態の構成を示す回路図であり、電圧駆動型素子の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）を複数用いた半導体モジュール１０とＩＧＢＴのゲート駆動回路１１とからなる回路構成を示している。なお、本実施形態では、電圧駆動型素子として、ＩＧＢＴを用いる場合を示しているが、本発明は、かかる場合のみに限るものではなく、例えば、ＭＯＳ型パワートランジスタを用いて構成しても良い。
【００１４】
半導体モジュール１０は、電圧駆動型素子として複数（図１の例では、３個）のＩＧＢＴ（Ｑ１）〜（Ｑ３）が並列接続されて構成されており、各ＩＧＢＴ（Ｑ１）〜（Ｑ３）それぞれのゲート端子（Ｇ１）〜（Ｇ３）は、ゲート駆動回路１１に接続されている。
【００１５】
ゲート駆動回路１１は、複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）それぞれに対応して複数のゲート駆動部を備え、電圧駆動型素子ＩＧＢＴ（Ｑ１）に対するゲート駆動部として、プッシュプル構成のＰｃｈＭＯＳＦＥＴ（Ｑ４）とＮｃｈＭＯＳＦＥＴ（Ｑ５）が、電圧駆動型素子ＩＧＢＴ（Ｑ２）に対するゲート駆動部として、プッシュプル構成のＰｃｈＭＯＳＦＥＴ（Ｑ６）とＮｃｈＭＯＳＦＥＴ（Ｑ７）が、電圧駆動型素子ＩＧＢＴ（Ｑ３）に対するゲート駆動部として、プッシュプル構成のＰｃｈＭＯＳＦＥＴ（Ｑ８）とＮｃｈＭＯＳＦＥＴ（Ｑ９）が、それぞれ配置されている。
【００１６】
図１に示す当該電圧駆動型スイッチング回路のスイッチング動作を制御する制御部からの指示に基づいて、複数のゲート駆動部すなわちプッシュプル構成のＰｃｈＭＯＳＦＥＴ(Ｑ４)、（Ｑ６）、（Ｑ８）とＮｃｈＭＯＳＦＥＴ(Ｑ５)、（Ｑ７）、(Ｑ９)のうち、いずれか任意に選択された１乃至複数のゲート駆動部すなわちプッシュプル構成のＰｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴとに対してＰＷＭ信号が入力されることにより、並列接続した複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のうち対応する１乃至複数の電圧駆動型素子ＩＧＢＴが駆動される。
【００１７】
ここで、ＩＧＢＴ（Ｑ１）のゲート端子（Ｇ１）は、ＰｃｈＭＯＳＦＥＴ（Ｑ４）と抵抗Ｒ１とを介して電源電圧Ｖｃｃに接続され、かつ、ＮｃｈＭＯＳＦＥＴ（Ｑ５）と抵抗Ｒ１とを介して基準電位Ｖｅｅに接続されており、さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ４）とＮｃｈＭＯＳＦＥＴ（Ｑ５）とはプッシュプル構成とされている。同様に、ＩＧＢＴ（Ｑ２）、ＩＧＢＴ（Ｑ３）のそれぞれのゲート端子（Ｇ２）、ゲート端子（Ｇ３）は、ＰｃｈＭＯＳＦＥＴ（Ｑ６）と抵抗Ｒ２、ＰｃｈＭＯＳＦＥＴ（Ｑ８）と抵抗Ｒ３とをそれぞれ介して電源電圧Ｖｃｃに接続され、かつ、ＮｃｈＭＯＳＦＥＴ（Ｑ７）と抵抗Ｒ２、ＮｃｈＭＯＳＦＥＴ（Ｑ９）と抵抗Ｒ３とをそれぞれ介して基準電位Ｖｅｅに接続されており、さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ６）とＮｃｈＭＯＳＦＥＴ（Ｑ７）、ＰｃｈＭＯＳＦＥＴ（Ｑ８）とＮｃｈＭＯＳＦＥＴ（Ｑ９）とは、それぞれプッシュプル構成とされている。
【００１８】
なお、基準電位Ｖｅｅは、ＩＧＢＴ（Ｑ１）〜（Ｑ３）から取り出して共通接続したエミッタ端子（Ｅ）と同電位であり、ゲート駆動回路１１の基準電位となっている。
【００１９】
さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ４）のゲート端子は、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）されたＰＷＭ信号を絶縁伝送するフォトカプラＩＣ（Ｉ１）の出力端子に接続される。ここで、フォトカプラＩＣ（Ｉ１）の出力端子は、抵抗Ｒ４を介して、電源Ｖｃｃヘプルアップ接続されている。同様に、ＰｃｈＭＯＳＦＥＴ（Ｑ６）、ＰｃｈＭＯＳＦＥＴ（Ｑ８）のそれぞれのゲート端子は、フォトカプラＩＣ（Ｉ２）、フォトカプラＩＣ（Ｉ３）のそれぞれの出力端子に接続され、フォトカプラＩＣ（Ｉ２）、フォトカプラＩＣ（Ｉ３）のそれぞれの出力端子は、抵抗Ｒ５、抵抗Ｒ６をそれぞれ介して、電源Ｖｃｃヘプルアップ接続されている。
【００２０】
プッシュプル構成とされたＰｃｈＭＯＳＦＥＴ（Ｑ４）とＮｃｈＭＯＳＦＥＴ（Ｑ５）とのゲート端子は、フォトカプラＩＣ（Ｉ１）を介して、入力信号端子１に接続され、ＰＷＭ入力信号ＰＷＭ１により、ＰｃｈＭＯＳＦＥＴ（Ｑ４）とＮｃｈＭＯＳＦＥＴ（Ｑ５）とをオン／オフできるように構成されている。
【００２１】
同様に、プッシュプル構成とされたＰｃｈＭＯＳＦＥＴ（Ｑ６）とＮｃｈＭＯＳＦＥＴ（Ｑ７）とのゲート端子、プッシュプル構成とされたＰｃｈＭＯＳＦＥＴ（Ｑ８）とＮｃｈＭＯＳＦＥＴ（Ｑ９）とのゲート端子は、それぞれ、フォトカプラＩＣ（Ｉ２）、フォトカプラＩＣ（Ｉ３）を介して、入力信号端子２、入力信号端子３にそれぞれ接続され、ＰＷＭ入力信号ＰＷＭ２、ＰＷＭ入力信号ＰＷＭ３により、ＰｃｈＭＯＳＦＥＴ（Ｑ６）とＮｃｈＭＯＳＦＥＴ（Ｑ７）、ＰｃｈＭＯＳＦＥＴ（Ｑ８）とＮｃｈＭＯＳＦＥＴ（Ｑ９）とをそれぞれオン／オフできるように構成されている。
【００２２】
すなわち、図１に示す電圧駆動型スイッチング回路の構成例においては、あらかじめ定めた制御周期ごとに、並列接続した複数の電圧駆動素子のＩＧＢＴ（Ｑ１）〜（Ｑ３）のうちいずれかを順次オン／オフさせるために、ゲート駆動回路１１に対して外部から入力される入力信号ＰＷＭ１〜ＰＷＭ３を用いたＰＷＭ駆動により、ゲート駆動回路１１のＰｃｈＭＯＳＦＥＴ(Ｑ４)、（Ｑ６）、（Ｑ８)とＮｃｈＭＯＳＦＥＴ(Ｑ５)、（Ｑ７）、（Ｑ９)とのプッシュプル回路のうちいずれかを順次オン／オフさせて、半導体モジュール１０を形成している電圧駆動素子のＩＧＢＴ（Ｑ１）〜（Ｑ３）のいずれかを順次切り替えてオン／オフさせるように構成している。
【００２３】
ここで、ゲート駆動回路１１に対して外部に設置したＰＷＭ生成回路１２から入力される入力信号ＰＷＭ１〜ＰＷＭ３は、詳細は後述するが、あらかじめ定めた制御周期ごとに、電圧駆動素子のＩＧＢＴ（Ｑ１）〜（Ｑ３）のいずれか１つを順番に切り替えて駆動する交互駆動用の信号である。
【００２４】
（本実施形態の動作）
次に、図１の電圧駆動型スイッチング回路の構成例における動作について説明する。
【００２５】
まず、図１の構成例に示す電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）群（すなわち、電圧駆動型スイッチング回路として、ゲート駆動回路１１を介したＰＷＭ駆動によりオン／オフスイッチングさせる並列接続のＩＧＢＴ（Ｑ１）〜（Ｑ３）を有する半導体モジュール１０）を、２個直列接続した直列回路を形成し、さらに、該直列回路を相数分並列接続した並列回路を少なくとも備えた多相インバータ装置によって電動機を運転した場合のＩＧＢＴにおける電力損失について説明する。
【００２６】
一般に、ＩＧＢＴのトータルの電力損失は、前述したように、定常損失のみではなく、スイッチング損失と定常損失との和で表される。ここで、多相インバータ装置の相数として３相の場合の３相インバータ装置において、１素子当たりのスイッチング損失（Ｐｓｗ）ならびに定常損失（Ｐｓａｔ）は、それぞれ、次に示すような式（１）ならびに式（２）で表される。なお、ここでは、３相インバータ装置を構成する各ＩＧＢＴが１素子ずつで構成されている場合を示している。
【００２７】
Ｐｓｗ ＝（１／π）×Ｅｓｗ×ｆｃ …（１）
Ｐｓａｔ＝Ｉｃｐ×Ｖｃｅ×｛１／８＋（Ｄ×ｃｏｓθ／３／π）｝…（２）
ここで、各パラメータの意味するところは、次の通りである。
【００２８】
Ｅｓｗ ：スイッチング１パルス当たりの損失
ｆｃ ：ＰＷＭ駆動周波数（キャリア周波数）
Ｉｃｐ ：ＩＧＢＴコレクタ電流ピーク値
Ｖｃｅ ：ＩＧＢＴコレクタ電圧
Ｖｃｅ＝Ｖｃｅ１（Ｖｃｅ ａｔ Ｉｃｐ）×ｓｉｎｘ （ｘ：位相）
Ｄ ：変調率
ｃｏｓθ：力率
式（１）、式（２）に示すように、スイッチング損失（Ｐｓｗ）は、ＰＷＭ駆動周波数ｆｃ（以下、キャリア周波数と称することもある）に比例し、一方、定常損失（Ｐｓａｔ）は、コレクタ電流値（コレクタ電流ピーク値Ｉｃｐ）に比例している。
【００２９】
図２は、本発明の第１の実施形態における動作の一例を示すタイムチャートであり、図１の電圧駆動型スイッチング回路すなわち半導体モジュール１０とゲート駆動回路１１との構成例において、入力信号ＰＷＭ１〜ＰＷＭ３をあらかじめ定めた制御周期ごとに順番にオン／オフさせた場合の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のコレクタ電流波形を示している。
【００３０】
図２に示すように、あらかじめ定めた制御周期ごとに、入力信号ＰＷＭ１〜ＰＷＭ３をあらかじめ定めた順番にオンさせる交互駆動をすることにより、対応するＩＧＢＴ（Ｑ１）〜（Ｑ３）が順次オンにスイッチングされていき、オンに切り替わったＩＧＢＴにのみコレクタ電流が流れる。すなわち、図１の半導体モジュール１０へ流れ込むコレクタ電流Ｉｃは、並列接続されたＩＧＢＴ（Ｑ１）〜（Ｑ３）のうち、各制御周期内で順番に切り替わってオンになっていくいずれか１つのＩＧＢＴのみにすべて通電されることになる。
【００３１】
而して、制御周期に応じて順番にスイッチングされるＩＧＢＴが切り替わることにより、並列接続されたＩＧＢＴ（Ｑ１）〜（Ｑ３）のそれぞれに均等にスイッチング損失が分配されることになり、いずれか特定のＩＧＢＴにのみスイッチング損失が増大して熱破壊を引き起こすような事態を防止することができる。
【００３２】
これに対して、従来の技術のように、ＩＧＢＴ（Ｑ１）〜（Ｑ３）すなわち半導体モジュール１０の発熱を抑制するために、並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）すべてを同時にオン／オフし、コレクタ電流ＩｃをＩＧＢＴ（Ｑ１）〜（Ｑ３）それぞれに均等に電流負担するように動作させている場合は、前述したように、ＩＧＢＴ（Ｑ１）〜（Ｑ３）のゲート閾値のばらつき等の原因によって、特定のＩＧＢＴのみに電流負担が増加して、その結果、特定ＩＧＢＴのスイッチング損失が増大してしまって、熱破壊を引き起こしてしまう危険性がある。
【００３３】
一方、本実施形態の場合、前述のように、制御周期ごとに順番にオンになるＰＷＭ１〜ＰＷＭ３により交互駆動してＩＧＢＴ（Ｑ１）〜（Ｑ３）を順次切り替えてオンにスイッチングしていくことにより、特定のＩＧＢＴにのみスイッチング損失が増大して熱破壊を引き起こすような事態を確実に防止することができる。
【００３４】
しかしながら、図２のように半導体モジュール１０へ流れ込むコレクタ電流Ｉｃを制御周期ごとに１つのＩＧＢＴにすべて通電するようにしているため、通電されるＩＧＢＴのコレクタ電流は、制御周期ごとに複数のＩＧＢＴすべてを同時にオン／オフさせた場合に比べて、大きくなり、その結果、式（２）に示すように、定常損失（Ｐｓａｔ）が大きくなってしまう。
【００３５】
このため、図２のように、制御周期ごとにＩＧＢＴ（Ｑ１）〜（Ｑ３）を交互にスイッチングさせていく場合の条件を特定することも重要である。
【００３６】
たとえば、ＩＧＢＴの電力損失において、定常損失（Ｐｓａｔ）に比しスイッチング損失（Ｐｓｗ）が支配的になっている場合であって、かつ、ＩＧＢＴの電力損失が増大して、熱破壊を引き起こすような条件が成立する場合にのみ、前述したように、制御周期ごとにＩＧＢＴ（Ｑ１）〜（Ｑ３）を交互にスイッチングさせて順番にオンさせる交互駆動を行うようにしてもよい。一方、かかる条件が成立しないそれ以外の条件の場合においては、制御周期ごとにＩＧＢＴ（Ｑ１）〜（Ｑ３）すべてを同時にスイッチングさせてオン／オフさせる同時駆動を行うように動作させる。このような制御を行うことにより、ＩＧＢＴの総合的な電力損失を抑制し、多相インバータ装置の安定的な運用を可能とし得る。
【００３７】
図１に示すように、複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）それぞれに対応して複数のゲート駆動部すなわちプッシュプル構成のＰｃｈＭＯＳＦＥＴ(Ｑ４)、（Ｑ６）、（Ｑ８）とＮｃｈＭＯＳＦＥＴ(Ｑ５)、（Ｑ７）、(Ｑ９)を備えた電圧駆動型スイッチング回路において、当該電圧駆動型スイッチング回路のスイッチング動作を制御する制御部は、複数のゲート駆動部すなわちプッシュプル構成のＰｃｈＭＯＳＦＥＴ(Ｑ４)、（Ｑ６）、（Ｑ８）とＮｃｈＭＯＳＦＥＴ(Ｑ５)、（Ｑ７）、(Ｑ９)のうちいずれか任意に選択した１乃至複数のゲート駆動部に対してＰＷＭ信号を入力するように指示することにより、並列接続した複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のうち対応する任意の１乃至複数の電圧駆動型素子ＩＧＢＴを駆動することができる。
【００３８】
かくのごとく、当該電圧駆動型スイッチング回路のスイッチング動作を制御する制御部は、並列接続した複数の電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のうちいずれか１乃至複数を選択して駆動することができるので、前述したような特定の条件を設定することによって、電圧駆動型スイッチング回路の交互動作と同時動作との動作を制御することも可能であり、以下に、該制御部が、特定の条件としてあらかじめ設定された条件に基づいて、交互駆動と同時駆動とを切り替えて制御する場合の動作の一例を、図３および図４の動作フローチャートを用いて以下に説明する。
【００３９】
図３は、本発明の第１の実施形態における動作の一例を説明するための動作フローチャートであり、電動機を所望した任意の動作状態に制御するために、前述したような特定の条件として、スイッチング損失（Ｐｓｗ）と定常損失（Ｐｓａｔ）とを比較することにより、多相インバータ装置を構成する電圧駆動型素子すなわちＩＧＢＴの駆動方法を制御し、ＩＧＢＴからの出力電流を制御している一例を示している。
【００４０】
図３において、任意の時点で、多相インバータ装置に対して所望した所定の出力電流すなわち電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）からの出力電流となるように、制御指令として、電流指令値（Ｉａ）が入力された場合、スイッチング制御を司る制御部は、まず、入力された該電流指令値（Ｉａ）における電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）のスイッチング損失（Ｐｓｗ）と定常損失(Ｐｓａｔ)とを比較する（ステップＳ１）。
【００４１】
スイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）よりも大きければ（ステップＳ１のＹＥＳ）、ステップＳ２へ分岐して、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡が発生しないように、制御周期ごとに一つのＩＧＢＴのみを順番に駆動させていくようなＩＧＢＴ交互駆動を行う（ステップＳ２）。
【００４２】
一方、スイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）よりも大きくない場合には（ステップＳ１のＮＯ）、ステップＳ３へ分岐して、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡を防止することよりも、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間にコレクタ電流を均等に分配することにより、ＩＧＢＴ(Ｑ１)〜（Ｑ３）の定常損失(Ｐｓａｔ)の負担を低減させ、もって、ＩＧＢＴ(Ｑ１)〜（Ｑ３）の総合的な電力損失を低滅するために、ＩＧＢＴ(Ｑ１)〜（Ｑ３）すべてを制御周期ごとに同時に駆動させるＩＧＢＴ同時駆動を行う（ステップＳ３）。
【００４３】
かかる動作を行うことにより、電圧駆動型スイッチング回路として、電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）のトータルの電力損失を低減し、熱破壊を引き起こすことなく、安定した動作を行わせることができる。
【００４４】
次に、図４の動作フローチャートについて説明する。
【００４５】
図４も、また、図３と同様に、電動機を所望した任意の動作状態に制御するために、前述したような特定の条件によって多相インバータ装置を構成する電圧駆動型素子すなわちＩＧＢＴの駆動方法を制御し、ＩＧＢＴからの出力電流を制御している例を示しているフローチャートであるが、前述の図３とは異なる例を説明している。
【００４６】
図４において、任意の時点で、所望した所定のインバータ出力電流すなわち電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）からの出力電流となるように、制御指令として、電流指令値（Ｉａ）が入力された場合、スイッチング制御を司る制御部は、まず、入力された電流指令値（Ｉａ）と、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡が顕著となるコレクタ電流値（Ｉｃ１）に対応する電流指令値としてあらかじめ設定されている所定電流指令値（Ｉａ１）すなわち不均衡発生電流値と、を比較する(ステップＳ１１)。
【００４７】
所定電流指令値（Ｉａ１）よりも入力された電流指令値（Ｉａ）が大きければ(ステップＳ１１のＹＥＳ)、ステップＳ１２へ分岐して、次に、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡が顕著になっている場合において、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）に比べて支配的であるか否かを判定するために、スイッチング損失（Ｐｓｗ）と比例的な関係が成立するキャリア周波数（ＰＷＭ駆動周波数：ｆｃ）を、所定キャリア周波数（ｆｃ１）、すなわち、スイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）に比べて支配的となる周波数としてあらかじめ設定されている閾値周波数と比較する（ステップＳ１２）。
【００４８】
ここに、所定キャリア周波数（ｆｃ１）とは、前述のごとく、スイッチング損失（Ｐｓｗ）と比例的な関係にあるキャリア周波数（ｆｃ）を用いて、電圧駆動型素子ＩＧＢＴ(Ｑ１)〜（Ｑ３）のスイッチング損失（Ｐｓｗ）が電圧駆動型素子ＩＧＢＴ（Ｑ１）〜（Ｑ３）の電力損失として支配的になる最低限のキャリア周波数（ＰＷＭ駆動周波数）の値を、閾値周波数としてあらかじめ設定されているものである。
【００４９】
キャリア周波数ｆｃが、所定キャリア周波数（ｆｃ１）よりも大きければ（ステップＳ１２のＹＥＳ）、ステップＳ１３に分岐して、ＩＧＢＴ(Ｑ１)〜（Ｑ３）のスイッチング損失（Ｐｓｗ）が定常損失（Ｐｓａｔ）に比べて支配的になっている状態において、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡がさらに顕著にならないように、制御周期ごとに一つのＩＧＢＴのみを順番に駆動させていくようなＩＧＢＴ交互駆動を行う（ステップＳ１３）。
【００５０】
一方、入力された電流指令値（Ｉａ）が所定電流指令値（Ｉａ１）よりも大きくない場合(ステップＳ１１のＮＯ)、あるいは、キャリア周波数ｆｃが所定キャリア周波数（ｆｃ１）よりも大きくない場合には（ステップＳ１２のＮＯ）、ステップＳ１４へ分岐して、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間のスイッチング損失（Ｐｓｗ）の不均衡を防止することよりも、ＩＧＢＴ(Ｑ１)〜（Ｑ３）間にコレクタ電流を均等に分配することにより、ＩＧＢＴ(Ｑ１)〜（Ｑ３）の定常損失(Ｐｓａｔ)の負担を低減させ、もって、ＩＧＢＴ(Ｑ１)〜（Ｑ３）の総合的な電力損失を低滅するために、ＩＧＢＴ(Ｑ１)〜（Ｑ３）すべてを制御周期ごとに同時に駆動させるＩＧＢＴ同時駆動を行う（ステップＳ１４）。
【００５１】
図３や図４の動作フローチャートに示すような特定の条件を用いて、ＩＧＢＴ交互駆動とＩＧＢＴ同時駆動とを切り替えることにより、ＩＧＢＴの電力損失の不均衡による熱破壊等を回避しながら、多相インバータ装置の安定的な運用が可能となる。
【００５２】
次に、電圧駆動型スイッチング素子のスイッチング動作を制御する制御部において、ＩＧＢＴ交互駆動とＩＧＢＴ同時駆動とを切り替えて選択するための特定の条件として、図３と図４との場合と異なり、ＩＧＢＴ固有の特性を用いて選択する方法について説明する。図５は、ＩＧＢＴ固有の特性として、ＩＧＢＴのコレクタ電流（Ｉｃ）とコレクタ・エミッタ間電圧（Ｖｃｅ）との関係を示したＩ−Ｖ特性図である。図５において、実線は、ＩＧＢＴ温度が常温の場合のＩ−Ｖ特性を示す曲線であり、破線は、ＩＧＢＴ温度が常温よりも高い場合のＩ−Ｖ特性を示す曲線である。
【００５３】
図５に示すように、ＩＧＢＴ固有の温度特性として、ＩＧＢＴ温度が常温時におけるＩ−Ｖ特性曲線と常温よりも高い高温時におけるＩ−Ｖ特性曲線とが互いにクロスする点Ａが存在している。
【００５４】
以下、図１に示すように複数並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）を例に、図５中のクロス点Ａを境にして、ＩＧＢＴの電力損失が異なる様相を示す状況について説明する。ここで、クロス点Ａにおけるコレクタ電流の値をクロス点コレクタ電流値（ＩｃＡ）と表現することにする。さらに言えば、常温時と該常温よりも高い高温時とで、同一のコレクタ・エミッタ間電圧（Ｖｃｅ）において同一値のコレクタ電流が流れる場合におけるコレクタ電流値（ＩｃＡ）を閾値電流として定義する。
【００５５】
すなわち、コレクタ電流（Ｉｃ）が閾値電流として定義したクロス点コレクタ電流値（ＩｃＡ）未満の場合、同一のコレクタ電流（Ｉｃ）が流れる場合のコレクタ・エミッタ間電圧（Ｖｃｅ）が、常温時よりも高温時の方が小さい値となり、逆に、コレクタ電流（Ｉｃ）が閾値電流として定義したクロス点コレクタ電流値（ＩｃＡ）以上の場合、同一のコレクタ電流（Ｉｃ）が流れる場合のコレクタ・エミッタ間電圧（Ｖｃｅ）が、常温時よりも高温時の方が大きい値となる。
【００５６】
次に、図１に示すような複数並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）すべてを同時に駆動する同時駆動の場合について考える。
【００５７】
ここで、各ＩＧＢＴ（Ｑ１）〜（Ｑ３）のゲート閾値が異なっているような場合、前述のように、スイッチングの際の電流に不均衡が生じるため、特定のＩＧＢＴのスイッチング損失（Ｐｓｗ）のみが増大することになる。この結果、ＩＧＢＴのスイッチング損失（Ｐｓｗ）の不均衡が顕著となったＩＧＢＴは、スイッチング損失による発熱量が多くなる。
【００５８】
而して、ＩＧＢＴのコレクタ電流（Ｉｃ）が、図５のクロス点Ａにおけるクロス点コレクタ電流値（ＩｃＡ）未満であった場合には、ＩＧＢＴのＩ−Ｖ温度特性上、発熱量が大きく、常温よりも高温になったＩＧＢＴのコレクタ・エミッタ間電圧(Ｖｃｅ)は、小さくなる方向にシフトしようとする（図５参照）。
【００５９】
このため、発熱量が大きいＩＧＢＴへの通電電流が一層大きくなるので、定常損失（Ｐｓａｔ）が増大し、ＩＧＢＴ間の損失の不均衡をますます増大させる方向になってしまう。したがって、ＩＧＢＴのコレクタ電流（Ｉｃ）が、クロス点コレクタ電流値（ＩｃＡ）未満になっている場合には、図１のような複数並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）の回路では、複数のＩＧＢＴ（Ｑ１）〜（Ｑ３）を制御周期ごとに順番にスイッチングさせるＩＧＢＴ交互駆動を採用して、スイッチング損失（Ｐｓｗ）の不均衡を低減させることが有効となる。
【００６０】
一方、ＩＧＢＴのコレクタ電流が、図５のクロス点Ａにおけるクロス点コレクタ電流値（ＩｃＡ）以上であった場合には、ＩＧＢＴのＩ−Ｖ温度特性上、スイッチング損失（Ｐｓｗ）が増大して発熱量が多くなり、常温よりも高温になったＩＧＢＴのコレクタ・エミッタ間電圧（Ｖｃｅ）は、大きくなる方向にシフトしようとする（図５参照）。
【００６１】
このため、発熱量が大きいＩＧＢＴへの通電電流は小さくなるので、定常損失（Ｐｓａｔ）を低減させて、ＩＧＢＴ間の損失の不均衡を減少させる方向になる。したがって、ＩＧＢＴのコレクタ電流（Ｉｃ）が、クロス点コレクタ電流値（ＩｃＡ）以上になっている場合には、図１のような複数並列接続したＩＧＢＴ（Ｑ１）〜（Ｑ３）の回路では、複数のＩＧＢＴ（Ｑ１）〜（Ｑ３）を制御周期ごとに同時に動作させるＩＧＢＴ同時駆動を採用することにより、スイッチング損失（Ｐｓｗ）の不均衡を低減させることはできないものの、定常損失(Ｐｓａｔ)を低減するように振舞うことが可能になる。特に、定常損失（Ｐｓａｔ）がスイッチング損失（Ｐｓｗ）に比して支配的になっている状態の場合に効果的である。
【００６２】
以上、図５に基づいて説明したように、スイッチング制御を司る制御部は、ＩＧＢＴのＩ−Ｖ温度特性上、Ｉ−Ｖ特性曲線が常温時と高温時とで交差するというＩＧＢＴ固有の特性を用いて、所望の指定したＩＧＢＴのコレクタ電流（Ｉｃ）として、コレクタ・エミッタ間電圧（Ｖｃｅ）が交差するクロス点コレクタ電流値（ＩｃＡ）未満で動作しているか否かに基づいて、ＩＧＢＴ交互駆動を行うか、ＩＧＢＴ同時駆動を行うかを選択することが有効である。
【００６３】
以上の第１の実施形態の説明においては、並列接続した複数のＩＧＢＴ（Ｑ１）〜（Ｑ３）として３個の場合について交互駆動を行う場合について説明したが、並列接続した電力駆動型素子たとえばＩＧＢＴが２個以上の任意の個数からなる複数個で構成されていてもかまわないし、また、前記交互駆動を行う場合として、制御周期ごとに順番に駆動するＩＧＢＴの個数を１個にした場合に限って説明したが、並列接続した複数の電圧駆動型素子を１乃至複数個ずつにグループ化して、１乃至複数個のいずれかの電圧駆動型素子のグループを制御周期ごとに順番に選択して駆動するようにしてもよい。
（第２の実施形態）
次に、本発明による電圧駆動型スイッチング回路の第２の実施形態について説明する。
【００６４】
（本実施形態の構成）
まず、図６を用いて、本発明による電圧駆動型スイッチング回路の構成の図１とは異なる例を説明する。図６は、本発明による電圧駆動型スイッチング回路の構成例として第２の実施形態の構成を示す回路図であり、図１と同様、電圧駆動型素子の一つであるＩＧＢＴを複数用いた半導体モジュール２０とＩＧＢＴのゲート駆動回路２１との２つのブロックからなっている。しかし、図６の構成は、図１の場合とは異なり、ゲート駆動回路２１に入力された１つのＰＷＭ信号から、第１の実施形態として図１や図２で説明したような交互駆動用のＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）を生成することを特徴としている。
【００６５】
半導体モジュール２０は、複数（図６の例では、図１と同様、３個）のＩＧＢＴ（Ｑ１１）〜（Ｑ１３）が並列接続されて構成されており、各ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）それぞれのゲート端子（Ｇ１１）〜（Ｇ１３）は、ゲート駆動回路２１に接続されている。
【００６６】
ＩＧＢＴ（Ｑ１１）のゲート端子（Ｇ１１）は、図１と同様、ＰｃｈＭＯＳＦＥＴ（Ｑ１４）と抵抗Ｒ１１とを介して電源電圧Ｖｃｃに接続され、かつ、ＮｃｈＭＯＳＦＥＴ（Ｑ１５）と抵抗Ｒ１１とを介して基準電位Ｖｅｅに接続されており、さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ１４）とＮｃｈＭＯＳＦＥＴ（Ｑ１５）とはプッシュプル構成とされている。同様に、ＩＧＢＴ（Ｑ１２）、ＩＧＢＴ（Ｑ１３）のそれぞれのゲート端子（Ｇ１２）、ゲート端子（Ｇ１３）は、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）と抵抗Ｒ１２、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）と抵抗Ｒ１３とをそれぞれ介して電源電圧Ｖｃｃに接続され、かつ、ＮｃｈＭＯＳＦＥＴ（Ｑ１７）と抵抗Ｒ１２、ＮｃｈＭＯＳＦＥＴ（Ｑ１９）と抵抗Ｒ１３とをそれぞれ介して基準電位Ｖｅｅに接続されており、さらに、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）とＮｃｈＭＯＳＦＥＴ（Ｑ１７）、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）とＮｃｈＭＯＳＦＥＴ（Ｑ１９）とは、それぞれプッシュプル構成とされている。
【００６７】
ここで、基準電位Ｖｅｅは、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）から取り出して共通接続したエミッタ端子（Ｅ）と同電位であり、ゲート駆動回路２１の基準電位となっている。
【００６８】
以上の構成までは、図１の場合と全く同様であるが、以降に説明する回路構成は、入力された１つのＰＷＭ信号からＩＧＢＴ交互駆動用のＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃの３つのＰＷＭ信号を生成する回路ブロックであり、図１の場合とは異なる構成からなっている。まず、ＰｃｈＭＯＳＦＥＴ（Ｑ１４）のゲート端子は、スリーステートＮＯＴ素子（Ｉ１３）の出力端子に接続されている。また、同様に、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）のゲート端子は、それぞれ、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）の出力端子に接続されている。
【００６９】
ここで、スリーステートＮＯＴ素子（Ｉ１３）の制御端子（Ｓ１）、スリーステートＮＯＴ素子（Ｉ１４）の制御端子（Ｓ２）、スリーステートＮＯＴ素子（Ｉ１５）の制御端子（Ｓ３）には、いずれも、ＮＯＴ素子（Ｉ３０）を介したフォトカプラ（Ｉ１２）の出力端子が接続されている。制御端子（Ｓ１）、制御端子（Ｓ２）、制御端子（Ｓ３）へのそれぞれの入力がＨｉレベルの場合には、スリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）の出力がそれぞれ許可され、逆に、Ｌｏレベルの場合は、出力禁止すなわちハイインピーダンス（ＨｉＺ）の状態になる。
【００７０】
ここで、スリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）の出力が許可された場合、それぞれ、スリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）へ入力された信号レベルが反転されて出力される。
【００７１】
なお、スリーステートＮＯＴ素子（Ｉ１３）の制御端子（Ｓ１）、スリーステートＮＯＴ素子（Ｉ１４）の制御端子（Ｓ２）、スリーステートＮＯＴ素子（Ｉ１５）の制御端子（Ｓ３）のそれぞれに、ＮＯＴ素子（Ｉ３０）を介して出力するフォトカプラ（Ｉ１２）には、ＳＥＬＥＣＴ信号として、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）のそれぞれを交互駆動するか、または、同時駆動するかのいずれかを選択する制御信号が入力される。また、フォトカプラ（Ｉ１２）の出力端子は抵抗Ｒ１４を介して電源Ｖｃｃヘプルアップ接続されている。
【００７２】
また、１つの入力信号としてＰＷＭ信号を入力するための信号入力端子は、フォトカプラ（Ｉ１１）およびスリーステートＮＯＴ素子（Ｉ２９）を介して、それぞれ、プッシュプル構成されたＰｃｈＭＯＳＦＥＴ（Ｑ１４）とＮｃｈＭＯＳＦＥＴ（Ｑ１５）、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）とＮｃｈＭＯＳＦＥＴ（Ｑ１７）、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）とＮｃｈＭＯＳＦＥＴ（Ｑ１９）の各ゲート端子へそれぞれ接続される。
【００７３】
かかる回路構成とすることにより、フォトカプラ（Ｉ１１）に入力されるＰＷＭ信号のオン／オフに応じて、ＰｃｈＭＯＳＦＥＴ（Ｑ１４）とＮｃｈＭＯＳＦＥＴ（Ｑ１５）、ＰｃｈＭＯＳＦＥＴ（Ｑ１６）とＮｃｈＭＯＳＦＥＴ（Ｑ１７）、ＰｃｈＭＯＳＦＥＴ（Ｑ１８）とＮｃｈＭＯＳＦＥＴ（Ｑ１９）をそれぞれオン／オフできるように構成されている。
【００７４】
ここで、スリーステートＮＯＴ素子（Ｉ２９）の制御端子（Ｓ４）には、ＳＥＬＥＣＴ信号として入力されたフォトカプラ（Ｉ１２）から出力されてくる制御信号が入力される。
【００７５】
次に、フォトカプラ（Ｉ１１）に入力された１つのＰＷＭ信号から、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）を交互駆動するために必要な３つの駆動信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）を生成するためのＰＷＭ生成回路２２について説明する。
【００７６】
ＰＷＭ生成回路２２は、フォトカプラ（Ｉ１１）に入力されたＰＷＭ信号をクロック信号（ＣＬＫ）としてカウントするカウンタ部２３と、論理生成部２４とから構成される。
【００７７】
カウンタ部２３は、２つのフリップフロップ（Ｉ１６）、（Ｉ１７）が直列に接続されてなる。ＰＷＭ信号が入力されるフォトカプラ（Ｉ１１）の出力端子は、フリップフロップ（Ｉ１６）、（Ｉ１７）それぞれにクロック信号（ＣＬＫ）として入力されるＰＷＭ信号の間に時間差が生じるように、フリップフロップ（Ｉ１７）のクロック端子には、フォトカプラ（Ｉ１１）の出力端子が直接接続され、一方、フリップフロップ（Ｉ１６）のクロック端子には、フォトカプラ（Ｉ１１）の出力端子が遅延素子として機能するＮＯＴ素子（Ｉ１８）、（Ｉ１９）を介して接続される。
【００７８】
フリップフロップ（Ｉ１６）、（Ｉ１７）のそれぞれの出力端子（ＤＯＵＴ１）、（ＤＯＵＴ２）は、ＮＯＲ素子（Ｉ２０）の入力端子へ接続され、ＮＯＲ素子（Ｉ２０）の出力端子は、フリップフロップ（Ｉ１６）の入力端子（ＤＩＮ１）へ接続される。
【００７９】
一方、論理生成部２４は、カウンタ部２３のフリップフロップ（Ｉ１６）、（Ｉ１７）からの出力信号と、フォトカプラ（Ｉ１１）を介して出力されるＰＷＭ信号とを用いて、あらかじめ定めた制御周期に、順番にオンになる３つのＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）を生成する。
【００８０】
すなわち、論理生成部２４において、カウンタ部２３のフリップフロップ（Ｉ１６）、（Ｉ１７）のそれぞれの出力端子（ＤＯＵＴｌ）、（ＤＯＵＴ２）は、ＮＡＮＤ素子（Ｉ２２）とＮＯＴ素子（Ｉ２５）とＡＮＤ素子（Ｉ２７）との入力端子、ＮＡＮＤ素子（Ｉ２２）とＡＮＤ素子（Ｉ２４）とＮＯＴ素子（Ｉ２８）との入力端子へそれぞれ接続される。ＮＯＴ素子（Ｉ２５）、ＮＯＴ素子（Ｉ２８）のそれぞれの出力端子は、ＡＮＤ素子（Ｉ２４）、ＡＮＤ素子（Ｉ２７）の入力端子へ接続される。
【００８１】
また、ＮＡＮＤ素子（Ｉ２２）、ＡＮＤ素子（Ｉ２４）、ＡＮＤ素子（Ｉ２７）のそれぞれの出力端子は、ＡＮＤ素子（Ｉ２１）、ＡＮＤ素子（Ｉ２３）、ＡＮＤ素子（Ｉ２６）の入力端子へ接続される。ＡＮＤ素子（Ｉ２１）、ＡＮＤ素子（Ｉ２３）、ＡＮＤ素子（Ｉ２６）のもう一方の入力端子には、ＰＷＭ信号が入力されるフォトカプラ（Ｉ１１）の出力端子が接続される。
【００８２】
ＡＮＤ素子（Ｉ２１）、ＡＮＤ素子（Ｉ２３）、ＡＮＤ素子（Ｉ２６）の出力端子は、スリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）の入力端子へ接続される。
【００８３】
この結果、ＡＮＤ素子（Ｉ２１）、ＡＮＤ素子（Ｉ２３）、ＡＮＤ素子（Ｉ２６）の出力端子からそれぞれ出力された、交互駆動用の３つのＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）が、それぞれスリーステートＮＯＴ素子（Ｉ１３）、スリーステートＮＯＴ素子（Ｉ１４）、スリーステートＮＯＴ素子（Ｉ１５）に入力されることになる。
【００８４】
（本実施形態の動作）
次に、図６の電圧駆動型スイッチング回路すなわち電圧駆動型素子のゲート駆動回路の構成例における動作の一例について図７を用いて説明する。
【００８５】
図７は、本発明の第２の実施形態における動作の一例を示すタイムチャートであり、図６の構成例におけるＩＧＢＴ交互駆動動作およびＩＧＢＴ同時駆動動作を示すものである。図７に示すように、ＳＥＬＥＣＴ信号がＨｉレベルにある限り、論理生成部２４において、カウンタ部２３の２つのフリップフロップ（Ｉ１６）、（Ｉ１７）によってカウントされたカウンタ値である（ＤＯＵＴｌ）、（ＤＯＵＴ２）の出力を用いて、入力された１つのＰＷＭ信号から順次切り替わって出力される交互駆動用の３つのＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）が生成されて、制御周期ごとに、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）のうち、いずれか１つのＩＧＢＴが順番にオン状態にスイッチングされる。この結果、オン状態のＩＧＢＴのみに半導体モジュール２０のコレクタ電流が集中して流れるというＩＧＢＴ交互駆動動作が行われ、スイッチング損失(Ｐｓｗ)の不均衡を回避する動作が有効になる。
【００８６】
一方、ＳＥＬＥＣＴ信号の電圧レベルがＨｉレベルからＬｏレベルに切り替わると、論理生成部２４において、ＩＧＢＴ交互駆動からＩＧＢＴ同時駆動動作に切り替わり、論理生成部２４において、制御周期ごとに、入力された１つのＰＷＭ信号から同時駆動用の３つのＰＷＭ信号（ＰＷＭ＿Ａ，ＰＷＭ＿Ｂ，ＰＷＭ＿Ｃ）がすべて同時に生成されて、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）すべてが同時にオンにスイッチングされるようになる。この結果、半導体モジュール２０のコレクタ電流がＩＧＢＴ（Ｑ１１）〜（Ｑ１３）の３つに均等に分散されて流れるというＩＧＢＴ同時駆動動作に切り替わり、ＩＧＢＴ（Ｑ１１）〜（Ｑ１３）の定常損失（Ｐｓａｔ）を低減することができる。
【００８７】
かくのごとき動作を利用した本電圧駆動型スイッチング回路の作用効果については、第１の実施形態で説明した内容と全く同じであるので、ここでのこれ以上の説明は省略する。
以上、第１の実施形態や第２の実施形態として詳細に説明したように、本発明においては、熱破壊を回避可能な安定した動作を行う、電圧駆動型スイッチング回路（すなわち、並列接続した複数の電圧駆動型素子群を有する半導体モジュールおよびそれぞれの電圧駆動型素子を駆動するためのゲート駆動回路）を実現することができる。
【００８８】
さらに、第１の実施形態や第２の実施形態において説明したような電圧駆動型スイッチング回路を多相インバータ装置に適用することにより、信頼性が高い安定なインバータ装置を実現することができ、車載電動機用の多相インバータ装置としても、十分利用することができる。
【００８９】
すなわち、多相インバータ装置として、並列接続した複数の電圧駆動型素子と複数の前記電圧駆動型素子それぞれをＰＷＭ駆動する複数のゲート駆動回路とを備えた電圧駆動型スイッチング回路を、２個直列接続して直列回路を形成し、さらに、前記直列回路を、相数に応じて、相数分並列接続した並列回路を少なくとも備えて構成する場合、多相インバータ装置に適用する前記電圧駆動型スイッチング回路を、第１の実施形態や第２の実施形態において説明したいずれかの電圧駆動型スイッチング回路によって構成することにより、熱破壊を回避可能な安定した多相インバータ装置を実現することができる。
【図面の簡単な説明】
【００９０】
【図１】本発明による電圧駆動型スイッチング回路の構成例として第１の実施形態の構成を示す回路図である。
【図２】本発明の第１の実施形態における動作の一例を示すタイムチャートである。
【図３】本発明の第１の実施形態における動作の一例を説明するための動作フローチャートである。
【図４】本発明の第１の実施形態における動作の図３とは異なる例を説明するための動作フローチャートである。
【図５】ＩＧＢＴのコレクタ電流（Ｉｃ）とコレクタ・エミッタ間電圧（Ｖｃｅ）との関係を示したＩ−Ｖ特性図である。
【図６】本発明による電圧駆動型スイッチング回路の構成例として第２の実施形態の構成を示す回路図である。
【図７】本発明の第２の実施形態における動作の一例を示すタイムチャートである。
【符号の説明】
【００９１】
１０，２０…半導体モジュール、１１，２１…ゲート駆動回路、１２，２２…ＰＷＭ生成回路、２３…カウンタ部、２４…論理生成部、Ｇ１，Ｇ２，Ｇ３，Ｇ１１，Ｇ１２，Ｇ１３…ゲート端子（ＩＧＢＴ）、Ｉ１，Ｉ２，Ｉ３，Ｉ１１，Ｉ１２…フォトカプラＩＣ、Ｉ１３，Ｉ１４，Ｉ１５…スリーステートＮＯＴ素子、Ｉ１６，Ｉ１７…フリップフロップ、Ｉ１８，Ｉ１９…ＮＯＴ素子、Ｉ２０…ＮＯＲ素子、Ｉ２１…ＡＮＤ素子、Ｉ２２…ＮＡＮＤ素子、Ｉ２３…ＡＮＤ素子、Ｉ２５…ＮＯＴ素子、Ｉ２６，Ｉ２７…ＡＮＤ素子、Ｉ２８…ＮＯＴ素子、Ｉ２９…スリーステートＮＯＴ素子、Ｉ３０…ＮＯＴ素子、Ｑ１，Ｑ２，Ｑ３…ＩＧＢＴ、Ｑ４，Ｑ６，Ｑ８…ＰｃｈＭＯＳＦＥＴ、Ｑ５，Ｑ７，Ｑ９…ＮｃｈＭＯＳＦＥＴ、Ｑ１１，Ｑ１２，Ｑ１３…ＩＧＢＴ、Ｑ１４，Ｑ１６，Ｑ１８…ＰｃｈＭＯＳＦＥＴ、Ｑ１５，Ｑ１７，Ｑ１９…ＮｃｈＭＯＳＦＥＴ、Ｖｃｃ…電源電圧、Ｖｅｅ…基準電位。
【特許請求の範囲】
【請求項１】
並列接続した複数の電圧駆動型素子と複数の前記電圧駆動型素子をＰＷＭ駆動するゲート駆動回路とを備えた電圧駆動型スイッチング回路において、前記ゲート駆動回路が、複数の前記電圧駆動型素子それぞれに対応して複数のゲート駆動部を備え、あらかじめ定めた制御周期ごとに、当該電圧駆動型スイッチング回路のスイッチング動作を制御する制御部の指示に基づいて複数の前記ゲート駆動部のうちいずれか任意に選択された１乃至複数のゲート駆動部に対してＰＷＭ信号が入力されることにより、並列接続した複数の前記電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子が駆動されることを特徴とする電圧駆動型スイッチング回路。
【請求項２】
並列接続した複数の前記電圧駆動型素子が、ＩＧＢＴからなっていることを特徴とする請求項１に記載の電圧駆動型スイッチング回路。
【請求項３】
前記制御部の指示に基づいて、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記ＰＷＭ信号が入力されることにより、並列接続した複数の前記電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動される交互駆動が行われることを特徴とする請求項１または２に記載の電圧駆動型スイッチング回路。
【請求項４】
前記制御部により、並列接続した複数の前記電圧駆動型素子の出力電流の値を指定する電流指令値の電流が流れたときに、前記電圧駆動型素子におけるスイッチング損失が定常損失よりも大きいと判断された場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記ＰＷＭ信号が入力されることにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動される交互駆動が行われ、一方、前記スイッチング損失が前記定常損失よりも大きくないと判断された場合は、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号が同時に入力されることにより、並列接続した複数の前記電圧駆動型素子すべてが同時に駆動される同時駆動が行われることを特徴とする請求項１または２に記載の電圧駆動型スイッチング回路。
【請求項５】
前記制御部により、複数の前記電圧駆動型素子の出力電流の値を指定する電流指令値が、複数の前記電圧駆動型素子間のスイッチング損失の不均等が顕著になる出力電流としてあらかじめ設定された不均衡発生電流値よりも大きく、かつ、前記制御周期を示すＰＷＭ駆動周波数が、スイッチング損失が定常損失に比べて支配的となる周波数としてあらかじめ設定された閾値周波数よりも大きいと判断された場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記ＰＷＭ信号が入力されることにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動される交互駆動が行われ、一方、前記電流指令値が、前記不均衡発生電流値よりも大きくないと判断された場合、あるいは、前記ＰＷＭ駆動周波数が、前記閾値周波数よりも大きくないと判断された場合、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号が同時に入力されることにより、並列接続した複数の前記電圧駆動型素子すべてが同時に駆動される同時駆動が行われることを特徴とする請求項１または２に記載の電圧駆動型スイッチング回路。
【請求項６】
前記制御部により、前記電圧駆動型素子を形成するＩＧＢＴのコレクタ電流とコレクタ・エミッタ間電圧との温度特性について、常温時と該常温よりも高い高温時とで、同一のコレクタ・エミッタ間電圧において同一値のコレクタ電流となる場合におけるコレクタ電流値を閾値電流として、前記ＩＧＢＴのコレクタ電流が前記閾値電流よりも小さいと判断された場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記ＰＷＭ信号が入力されることにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動される交互駆動が行われ、一方、前記ＩＧＢＴのコレクタ電流が前記閾値電流よりも小さくないと判断された場合、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号が同時に入力されることにより、並列接続した複数の前記電圧駆動型素子すべてが同時に駆動される同時駆動が行われることを特徴とする請求項２に記載の電圧駆動型スイッチング回路。
【請求項７】
複数の前記ＰＷＭ信号が、複数の前記ゲート駆動部が含まれる前記ゲート駆動回路の外部から入力されることを特徴とする請求項１乃至６のいずれかに記載の電圧駆動型スイッチング回路。
【請求項８】
あらかじめ定めた前記制御周期ごとに入力される１つのＰＷＭ信号から、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記制御周期ごとに入力される複数の前記ＰＷＭ信号を生成するＰＷＭ生成回路を前記ゲート駆動回路に内蔵し、当該電圧駆動型スイッチング回路のスイッチング動作を制御する前記制御部より、１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動の指示信号が受信された場合は、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して、前記制御周期ごとに入力される１つの前記ＰＷＭ信号に基づいて前記ゲート駆動回路に内蔵の前記ＰＷＭ生成回路によって生成された複数の前記ＰＷＭ信号が順次入力されることを特徴とする請求項１乃至６のいずれかに記載の電圧駆動型スイッチング回路。
【請求項９】
並列接続した複数の前記電圧駆動型素子を半導体モジュールとして構成することを特徴とする請求項１乃至８のいずれかに記載の電圧駆動型スイッチング回路。
【請求項１０】
並列接続した複数の電圧駆動型素子と複数の前記電圧駆動型素子それぞれをＰＷＭ駆動する複数のゲート駆動部を有するゲート駆動回路とを備えた電圧駆動型スイッチング回路を、２個直列接続して直列回路を形成し、さらに、前記直列回路を相数分並列接続した並列回路を少なくとも備えた多相インバータ装置において、前記電圧駆動型スイッチング回路を、請求項１乃至９のいずれかに記載の電圧駆動型スイッチング回路によって構成することを特徴とする多相インバータ装置。
【請求項１１】
並列接続した複数の電圧駆動型素子と複数の前記電圧駆動型素子をＰＷＭ駆動するゲート駆動回路とを備えた電圧駆動型スイッチング回路を制御する電圧駆動型スイッチング制御方法において、前記ゲート駆動回路として、複数の前記電圧駆動型素子それぞれに対応して複数のゲート駆動部を備えることにより、あらかじめ定めた制御周期ごとに、複数の前記ゲート駆動部のうちいずれか任意に選択した１乃至複数のゲート駆動部に対してＰＷＭ信号を入力することにより、並列接続した複数の前記電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子を駆動することを特徴とする電圧駆動型スイッチング制御方法。
【請求項１２】
並列接続した複数の前記電圧駆動型素子が、ＩＧＢＴからなっていることを特徴とする請求項１１に記載の電圧駆動型スイッチング制御方法。
【請求項１３】
複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記ＰＷＭ信号を入力することにより、並列接続した複数の前記電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動を行うことを特徴とする請求項１１または１２に記載の電圧駆動型スイッチング制御方法。
【請求項１４】
並列接続した複数の前記電圧駆動型素子の出力電流の値を指定する電流指令値の電流が流れたときに、前記電圧駆動型素子におけるスイッチング損失が定常損失よりも大きい場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記ＰＷＭ信号を入力することにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動を行い、一方、前記スイッチング損失が前記定常損失よりも大きくない場合は、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号を同時に入力することにより、並列接続した複数の前記電圧駆動型素子すべてを同時に駆動する同時駆動を行うことを特徴とする請求項１１または１２に記載の電圧駆動型スイッチング制御方法。
【請求項１５】
複数の前記電圧駆動型素子の出力電流の値を指定する電流指令値が、複数の前記電圧駆動型素子間のスイッチング損失の不均等が顕著になる出力電流としてあらかじめ設定された不均衡発生電流値よりも大きく、かつ、前記制御周期を示すＰＷＭ駆動周波数が、スイッチング損失が定常損失に比べて支配的となる周波数としてあらかじめ設定された閾値周波数よりも大きい場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記ＰＷＭ信号を入力することにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動を行い、一方、前記電流指令値が、前記不均衡発生電流値よりも大きくない場合、あるいは、前記ＰＷＭ駆動周波数が、前記閾値周波数よりも大きくない場合、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号を同時に入力することにより、並列接続した複数の前記電圧駆動型素子すべてを同時に駆動する同時駆動を行うことを特徴とする請求項１１または１２に記載の電圧駆動型スイッチング制御方法。
【請求項１６】
前記電圧駆動型素子を形成するＩＧＢＴのコレクタ電流とコレクタ・エミッタ間電圧との温度特性について、常温時と該常温よりも高い高温時とで、同一のコレクタ・エミッタ間電圧において同一値のコレクタ電流となる場合におけるコレクタ電流値を閾値電流として、前記ＩＧＢＴのコレクタ電流が前記閾値電流よりも小さい場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記ＰＷＭ信号を入力することにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動を行い、一方、前記ＩＧＢＴのコレクタ電流が前記閾値電流よりも小さくない場合、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号を同時に入力することにより、並列接続した複数の前記電圧駆動型素子すべてを同時に駆動する同時駆動を行うことを特徴とする請求項１２に記載の電圧駆動型スイッチング制御方法。
【請求項１７】
あらかじめ定めた前記制御周期ごとに入力される１つのＰＷＭ信号から、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記制御周期ごとに入力される複数の前記ＰＷＭ信号を生成するＰＷＭ生成回路を前記ゲート駆動回路にさらに内蔵している場合、１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動の指示信号を行うことにより、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して、前記制御周期ごとに入力される１つの前記ＰＷＭ信号に基づいて前記ゲート駆動回路に内蔵の前記ＰＷＭ生成回路によって生成された複数の前記ＰＷＭ信号を順次入力することを特徴とする請求項１１乃至１６のいずれかに記載の電圧駆動型スイッチング制御方法。
【請求項１】
並列接続した複数の電圧駆動型素子と複数の前記電圧駆動型素子をＰＷＭ駆動するゲート駆動回路とを備えた電圧駆動型スイッチング回路において、前記ゲート駆動回路が、複数の前記電圧駆動型素子それぞれに対応して複数のゲート駆動部を備え、あらかじめ定めた制御周期ごとに、当該電圧駆動型スイッチング回路のスイッチング動作を制御する制御部の指示に基づいて複数の前記ゲート駆動部のうちいずれか任意に選択された１乃至複数のゲート駆動部に対してＰＷＭ信号が入力されることにより、並列接続した複数の前記電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子が駆動されることを特徴とする電圧駆動型スイッチング回路。
【請求項２】
並列接続した複数の前記電圧駆動型素子が、ＩＧＢＴからなっていることを特徴とする請求項１に記載の電圧駆動型スイッチング回路。
【請求項３】
前記制御部の指示に基づいて、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記ＰＷＭ信号が入力されることにより、並列接続した複数の前記電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動される交互駆動が行われることを特徴とする請求項１または２に記載の電圧駆動型スイッチング回路。
【請求項４】
前記制御部により、並列接続した複数の前記電圧駆動型素子の出力電流の値を指定する電流指令値の電流が流れたときに、前記電圧駆動型素子におけるスイッチング損失が定常損失よりも大きいと判断された場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記ＰＷＭ信号が入力されることにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動される交互駆動が行われ、一方、前記スイッチング損失が前記定常損失よりも大きくないと判断された場合は、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号が同時に入力されることにより、並列接続した複数の前記電圧駆動型素子すべてが同時に駆動される同時駆動が行われることを特徴とする請求項１または２に記載の電圧駆動型スイッチング回路。
【請求項５】
前記制御部により、複数の前記電圧駆動型素子の出力電流の値を指定する電流指令値が、複数の前記電圧駆動型素子間のスイッチング損失の不均等が顕著になる出力電流としてあらかじめ設定された不均衡発生電流値よりも大きく、かつ、前記制御周期を示すＰＷＭ駆動周波数が、スイッチング損失が定常損失に比べて支配的となる周波数としてあらかじめ設定された閾値周波数よりも大きいと判断された場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記ＰＷＭ信号が入力されることにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動される交互駆動が行われ、一方、前記電流指令値が、前記不均衡発生電流値よりも大きくないと判断された場合、あるいは、前記ＰＷＭ駆動周波数が、前記閾値周波数よりも大きくないと判断された場合、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号が同時に入力されることにより、並列接続した複数の前記電圧駆動型素子すべてが同時に駆動される同時駆動が行われることを特徴とする請求項１または２に記載の電圧駆動型スイッチング回路。
【請求項６】
前記制御部により、前記電圧駆動型素子を形成するＩＧＢＴのコレクタ電流とコレクタ・エミッタ間電圧との温度特性について、常温時と該常温よりも高い高温時とで、同一のコレクタ・エミッタ間電圧において同一値のコレクタ電流となる場合におけるコレクタ電流値を閾値電流として、前記ＩＧＢＴのコレクタ電流が前記閾値電流よりも小さいと判断された場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記ＰＷＭ信号が入力されることにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動される交互駆動が行われ、一方、前記ＩＧＢＴのコレクタ電流が前記閾値電流よりも小さくないと判断された場合、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号が同時に入力されることにより、並列接続した複数の前記電圧駆動型素子すべてが同時に駆動される同時駆動が行われることを特徴とする請求項２に記載の電圧駆動型スイッチング回路。
【請求項７】
複数の前記ＰＷＭ信号が、複数の前記ゲート駆動部が含まれる前記ゲート駆動回路の外部から入力されることを特徴とする請求項１乃至６のいずれかに記載の電圧駆動型スイッチング回路。
【請求項８】
あらかじめ定めた前記制御周期ごとに入力される１つのＰＷＭ信号から、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して前記制御周期ごとに入力される複数の前記ＰＷＭ信号を生成するＰＷＭ生成回路を前記ゲート駆動回路に内蔵し、当該電圧駆動型スイッチング回路のスイッチング動作を制御する前記制御部より、１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動の指示信号が受信された場合は、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択されたゲート駆動部に対して、前記制御周期ごとに入力される１つの前記ＰＷＭ信号に基づいて前記ゲート駆動回路に内蔵の前記ＰＷＭ生成回路によって生成された複数の前記ＰＷＭ信号が順次入力されることを特徴とする請求項１乃至６のいずれかに記載の電圧駆動型スイッチング回路。
【請求項９】
並列接続した複数の前記電圧駆動型素子を半導体モジュールとして構成することを特徴とする請求項１乃至８のいずれかに記載の電圧駆動型スイッチング回路。
【請求項１０】
並列接続した複数の電圧駆動型素子と複数の前記電圧駆動型素子それぞれをＰＷＭ駆動する複数のゲート駆動部を有するゲート駆動回路とを備えた電圧駆動型スイッチング回路を、２個直列接続して直列回路を形成し、さらに、前記直列回路を相数分並列接続した並列回路を少なくとも備えた多相インバータ装置において、前記電圧駆動型スイッチング回路を、請求項１乃至９のいずれかに記載の電圧駆動型スイッチング回路によって構成することを特徴とする多相インバータ装置。
【請求項１１】
並列接続した複数の電圧駆動型素子と複数の前記電圧駆動型素子をＰＷＭ駆動するゲート駆動回路とを備えた電圧駆動型スイッチング回路を制御する電圧駆動型スイッチング制御方法において、前記ゲート駆動回路として、複数の前記電圧駆動型素子それぞれに対応して複数のゲート駆動部を備えることにより、あらかじめ定めた制御周期ごとに、複数の前記ゲート駆動部のうちいずれか任意に選択した１乃至複数のゲート駆動部に対してＰＷＭ信号を入力することにより、並列接続した複数の前記電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子を駆動することを特徴とする電圧駆動型スイッチング制御方法。
【請求項１２】
並列接続した複数の前記電圧駆動型素子が、ＩＧＢＴからなっていることを特徴とする請求項１１に記載の電圧駆動型スイッチング制御方法。
【請求項１３】
複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記ＰＷＭ信号を入力することにより、並列接続した複数の前記電圧駆動型素子のうち対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動を行うことを特徴とする請求項１１または１２に記載の電圧駆動型スイッチング制御方法。
【請求項１４】
並列接続した複数の前記電圧駆動型素子の出力電流の値を指定する電流指令値の電流が流れたときに、前記電圧駆動型素子におけるスイッチング損失が定常損失よりも大きい場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記ＰＷＭ信号を入力することにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動を行い、一方、前記スイッチング損失が前記定常損失よりも大きくない場合は、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号を同時に入力することにより、並列接続した複数の前記電圧駆動型素子すべてを同時に駆動する同時駆動を行うことを特徴とする請求項１１または１２に記載の電圧駆動型スイッチング制御方法。
【請求項１５】
複数の前記電圧駆動型素子の出力電流の値を指定する電流指令値が、複数の前記電圧駆動型素子間のスイッチング損失の不均等が顕著になる出力電流としてあらかじめ設定された不均衡発生電流値よりも大きく、かつ、前記制御周期を示すＰＷＭ駆動周波数が、スイッチング損失が定常損失に比べて支配的となる周波数としてあらかじめ設定された閾値周波数よりも大きい場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記ＰＷＭ信号を入力することにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動を行い、一方、前記電流指令値が、前記不均衡発生電流値よりも大きくない場合、あるいは、前記ＰＷＭ駆動周波数が、前記閾値周波数よりも大きくない場合、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号を同時に入力することにより、並列接続した複数の前記電圧駆動型素子すべてを同時に駆動する同時駆動を行うことを特徴とする請求項１１または１２に記載の電圧駆動型スイッチング制御方法。
【請求項１６】
前記電圧駆動型素子を形成するＩＧＢＴのコレクタ電流とコレクタ・エミッタ間電圧との温度特性について、常温時と該常温よりも高い高温時とで、同一のコレクタ・エミッタ間電圧において同一値のコレクタ電流となる場合におけるコレクタ電流値を閾値電流として、前記ＩＧＢＴのコレクタ電流が前記閾値電流よりも小さい場合、あらかじめ定めた前記制御周期ごとに、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記ＰＷＭ信号を入力することにより、対応する１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動を行い、一方、前記ＩＧＢＴのコレクタ電流が前記閾値電流よりも小さくない場合、複数の前記ゲート駆動部すべてに対して前記ＰＷＭ信号を同時に入力することにより、並列接続した複数の前記電圧駆動型素子すべてを同時に駆動する同時駆動を行うことを特徴とする請求項１２に記載の電圧駆動型スイッチング制御方法。
【請求項１７】
あらかじめ定めた前記制御周期ごとに入力される１つのＰＷＭ信号から、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して前記制御周期ごとに入力される複数の前記ＰＷＭ信号を生成するＰＷＭ生成回路を前記ゲート駆動回路にさらに内蔵している場合、１乃至複数の電圧駆動型素子ずつ順次切り替えて駆動する交互駆動の指示信号を行うことにより、複数の前記ゲート駆動部のうちいずれか１乃至複数のゲート駆動部ずつ順番に選択したゲート駆動部に対して、前記制御周期ごとに入力される１つの前記ＰＷＭ信号に基づいて前記ゲート駆動回路に内蔵の前記ＰＷＭ生成回路によって生成された複数の前記ＰＷＭ信号を順次入力することを特徴とする請求項１１乃至１６のいずれかに記載の電圧駆動型スイッチング制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−７４７７１（Ｐ２００７−７４７７１Ａ）
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願番号】特願２００５−２５５９７９（Ｐ２００５−２５５９７９）
【出願日】平成１７年９月５日（２００５．９．５）
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【Ｆターム（参考）】
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願日】平成１７年９月５日（２００５．９．５）
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【Ｆターム（参考）】
[ Back to top ]