電気光学装置及びその製造方法、並びに電子機器
【課題】電気光学装置の製造時における、蓄積容量を構成する誘電体膜の汚染を防止する。
【解決手段】基板（１０）上に、画素電極（９）と、画素電極（９）及び容量電極（７１）に挟持される誘電体膜（７２）よりも下層側に配置された導電層（３５）と、少なくとも画素電極（９）及び誘電体膜（７２）を貫通して導電層（３５）の表面に至るように開孔されたコンタクトホール（３３ｂ）に重なるように島状に形成されており、画素電極（９）と導電層（３５）とを互いに電気的に接続する接続部材（９３ａ）とを備える。
【解決手段】基板（１０）上に、画素電極（９）と、画素電極（９）及び容量電極（７１）に挟持される誘電体膜（７２）よりも下層側に配置された導電層（３５）と、少なくとも画素電極（９）及び誘電体膜（７２）を貫通して導電層（３５）の表面に至るように開孔されたコンタクトホール（３３ｂ）に重なるように島状に形成されており、画素電極（９）と導電層（３５）とを互いに電気的に接続する接続部材（９３ａ）とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに該電気光学装置を備える電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用のＴＦＴ（Thin Film Transistor）とを備えることにより、アクティブマトリクス駆動可能に構成されている。ここで、アクティブマトリクス駆動では、走査線に走査信号を供給することで画素スイッチング用のＴＦＴの動作を制御すると共に、該ＴＦＴがＯＮ（オン）駆動されるタイミングでデータ線に画像信号を供給することによって、画像表示が実現される。このような電気光学装置では、表示画像の高コントラスト化等を目的として、画素スイッチング用のＴＦＴと画素電極との間に蓄積容量が設けられることがある。例えば特許文献１には、蓄積容量を、容量絶縁膜（誘電体膜）を介して対向する一対の透明電極から構成することで、透過率を確保する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１４８６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
容量絶縁膜を介して対向する一対の容量電極からなる蓄積容量の上層側の容量電極（以下、上側電極という）を、蓄積容量より層間絶縁膜を介して下層側に配置された画素スイッチング用のＴＦＴに電気的に接続する場合、一般的には、上側電極と画素スイッチング用のＴＦＴとを電気的に接続するためのコンタクトホールが、容量絶縁膜を構成する誘電体膜及び層間絶縁膜に対してエッチング処理が施されることにより形成される。このエッチング処理では、典型的には有機材料からなるレジスト膜を誘電体膜の直上に所定のパターンで形成し、その後、アッシング処理及び剥離の各工程により除去する。この際、完全に除去するのは困難であることからレジスト膜が残存することにより、これに加えて若しくは代えてアッシング処理及び剥離の各工程における異なる装置内での処理により、誘電体膜が汚染される不具合が生じる可能性がある。このため、蓄積容量の容量値が不安定になったり、一対の容量電極間が短絡（即ち、ショート）してしまったり、耐圧が低下するなど、蓄積容量に種々の不良が発生してしまうおそれがあるという技術的問題点がある。この結果、電気光学装置の信頼性の低下や電気光学装置の歩留まり率の低下を招いてしまうおそれもある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、信頼性の高い蓄積容量を形成することができ、高品位な画像表示が可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を備える電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置は上記課題を解決するために、基板上に、画素電極と、該画素電極の下層側に、前記画素電極に誘電体膜を介して対向するように設けられた容量電極と、前記誘電体膜よりも下層側に配置された導電層と、少なくとも前記画素電極及び前記誘電体膜を貫通して前記導電層の表面に至るように開孔されたコンタクトホールに、前記基板上で平面的に見て重なるように島状に形成されており、前記画素電極と前記導電層とを互いに電気的に接続する接続部材とを備える。
【０００７】
本発明の電気光学装置では、基板上に、例えば、走査線、データ線等の配線や画素スイッチング用のトランジスタ等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画素電極が配置されている。電気光学装置の動作時には、例えば、走査線を通じて、画素電極に電気的に接続された画素スイッチング用素子の一例であるＴＦＴのスイッチング動作が制御されると共に、データ線を通じて画像信号が供給されることで、該ＴＦＴを介して画素電極に対し、画像信号に応じた電圧を印加する。これにより、複数の画素電極が配列された画素領域或いは画素アレイ領域（又は「画像表示領域」とも呼ぶ）における画像表示が可能となる。
【０００８】
本発明の電気光学装置は、画素電極に印加される駆動電圧を一定期間保持するための蓄積容量を有する。蓄積容量は、部分的に上側電極として機能する画素電極と、それよりも下層側の下側電極である容量電極とが、容量絶縁膜を構成する誘電体膜を介して対向するように設けられてなる。上側電極は画素電極の一部であるため、画素電位側電極として機能する。容量電極は、典型的には固定電位に電気的に接続されており、電位固定の固定電位側電極として機能する。従って、以上のような本発明の蓄積容量の構成によれば、例えば仮に一対の容量電極を有する蓄積容量と画素電極とを別個に設ける場合に比べて、基板上の画素の積層構造を簡易にすることができる。
【０００９】
導電層は、蓄積容量に対して誘電体膜よりも下層側であって、これとは異なる位置に配置され、画素電極に電気的に接続される配線、電極等の少なくとも一部を構成する。例えば、導電層は、当該導電層よりも下層側に配置された画素スイッチング用のトランジスタと画素電極とを電気的に中継接続するための、中継層として形成される。導電層は、蓄積容量に対して誘電体膜よりも下層側であって容量電極と同層かそれよりも下層側に配置される。
【００１０】
誘電体膜は、典型的には、基板上のほぼ全面にベタ状に形成される。尚、誘電体膜を基板上のほぼ全面にベタ状に形成することで、誘電体膜をパターニングするためのエッチング処理を行う必要がないので、誘電体膜上にレジスト膜を形成しなくて済む。
【００１１】
導電層は、画素電極に接続部材を介して電気的に接続されている。接続部材は、画素電極上においてこれとは別個に形成される。接続部材は、そのパターン形状や配置は、コンタクトホールとの位置関係以外は画素電極と同様の構成としてもよいし、異なる構成としてもよい。
【００１２】
画素電極及び誘電体膜において蓄積容量とは異なる位置にこれらを貫通するコンタクトホールが形成されており、接続部材は、コンタクトホールに基板上で平面的に見て重なる島状のパターンで形成される。導電層は、接続部材によりコンタクトホールを介して、画素電極における蓄積容量とは異なる位置、即ち蓄積容量を構成する一部以外の他部に電気的に接続される。ここに、コンタクトホール内にまで接続部材を延在させるようにしてもよいし、コンタクトホール内に導電性の金属プラグや導電性のシリサイドプラグなどのプラグを形成し、接続部材と導電層との間はコンタクトホール内に形成されたプラグによって電気的に接続されるようにしてもよい。
【００１３】
本発明の電気光学装置では、その製造プロセスでは、誘電体膜上に容量電極と対向するように画素電極を形成し蓄積容量を形成した後、所定パターンのレジスト膜をマスクとして、蓄積容量とは異なる位置に少なくとも画素電極及び誘電体膜に対してエッチング処理を施すことにより、コンタクトホールを形成する。レジスト膜の形成は蓄積容量が形成された後であるため、蓄積容量の形成位置においてレジスト膜は誘電体膜に対して画素電極を介して配置される。よって、少なくとも蓄積容量の形成される位置において誘電体膜を画素電極により保護し、その表面がレジスト膜に直接に接触するのを防止できる。
【００１４】
従って、コンタクトホール形成後、レジスト膜を除去する、アッシング処理或いは剥離の各工程で、少なくとも蓄積容量の形成位置において誘電体膜上にレジスト膜が残存したり、処理装置内にその表面が曝されたりすることを防止できるため、蓄積容量を構成する誘電体膜の一部が汚染されるのをより有効に防止することが可能となる。
【００１５】
よって、蓄積容量の容量値が不安定になったり、蓄積容量の耐圧が低下したりするなどの不具合の発生を低減或いは防止できる。蓄積容量の形成位置以外で、画素電極及び容量電極が誘電体膜を介して重なる位置においても、上述と同様に誘電体膜を画素電極により保護することができるため、誘電体膜の汚染に起因して画素電極及び容量電極間が電気的にショートするような不具合もより確実に低減或いは防止できる。
【００１６】
以上のように本発明の電気光学装置では、信頼性や歩留まりを向上させることができ、且つ高品位な表示を行うことが可能となる。
【００１７】
本発明の電気光学装置の一態様では、前記容量電極は、透明材料により形成される。
【００１８】
この態様によれば、各画素において蓄積容量を開口領域に配置させることが可能となる。本発明の電気光学装置の一例としての液晶装置は、一対の基板間に電気光学物質の一例としての液晶が挟持されてなる。各画素では、画素電極に上述のように画像信号に応じた電圧が印加されることにより液晶の配向状態が制御され、液晶において光が変調され表示に寄与する光として、各画素から出射される。各画素において、表示に寄与する光が実際に透過等する領域として開口領域が設けられると共に、非開口領域によって開口領域が規定される。画素電極は開口領域に配置され、一方、走査線やデータ線、画素スイッチング素子等は非開口領域に配置される。
【００１９】
例えば透過型の液晶装置では、光源から供給される光が開口領域において透過可能なように、画素電極は透明材料により形成され、加えて、誘電体膜をベタ状に開口領域から非開口領域に連続的に形成する場合、同様に誘電体膜も透明な膜として形成される。従って、容量電極が透明材料により形成されることで、開口領域と重なるように配置させても蓄積容量において光を透過させることができる。即ち、開口領域を狭めることなく、ここに蓄積容量を形成することができる。
【００２０】
従って、この態様では、画素内のより広い領域に蓄積容量を形成することができるため、その容量値を増大させつつ、高開口率を維持することが可能となる。
【００２１】
本発明の電気光学装置の他の態様では、前記導電層は、前記容量電極と同一膜により形成される。
【００２２】
この態様によれば、「同一膜」とは、製造工程における同一機会に成膜される膜（言い換えれば、製造工程において同一の導電材料からなる薄膜を同時にパターニングすることにより形成される膜）を意味し、同一種類の膜である。よって、導電層を容量電極と同一の機会に成膜することができるため、製造プロセスを簡略化させることが可能となる。この態様では、導電層及び容量電極は同層に配置されており、導電層が容量電極よりも下層側に配置される場合と比較して、画素電極及び誘電体膜を貫通して導電層の表面に至るコンタクトホールの層間方向（即ち、基板上の積層構造における基板に交わる方向或いは垂直方向である積層方向）の長さをより短くすることができる。従って、コンタクトホールを介して接続部材により、より確実に且つ容易に、導電層及び画素電極を互いに電気的に接続することが可能となる。
【００２３】
本発明の電気光学装置の他の態様では、前記接続部材は、透明材料により形成される。
【００２４】
この態様によれば、接続部材を各画素において開口領域に配置させることが可能となる。即ち、接続部材を開口領域と重ねて配置させても、光を透過させることができる。よって、接続部材を設けることで開口領域を狭めてしまう事態を回避して、高開口率を維持することが可能となる。
【００２５】
本発明の電気光学装置の他の態様では、前記導電層に電気的に接続されたトランジスタと、該トランジスタに重なる遮光膜とを備え、前記接続部材は、前記遮光膜と少なくとも部分的に重なるように形成される。
【００２６】
この態様によれば、各画素では画素スイッチング素子としてトランジスタが設けられると共に、導電層は、画素電極とトランジスタとを電気的に中継接続するための中継層として設けられる。トランジスタに対して遮光膜が重なるように設けられることで、遮光膜によりトランジスタに対して進行する光を遮光することが可能となる。
【００２７】
この態様では、接続部材は少なくとも部分的に遮光膜と重なると共に、遮光性の材料により形成されるのが好ましい。この場合、トランジスタに対して接続部材をも重なるパターンとして形成することで、遮光膜に加えて接続部材によってもトランジスタに対して入射する光を遮ることで、低減できる。これにより、より確実にトランジスタの光リーク電流を低減することが可能となる。
【００２８】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に導電層を形成する工程と、前記導電層と同層に又は前記導電層よりも上層側に容量電極を形成する工程と、前記導電層及び前記容量電極を覆うように誘電体膜を形成する工程と、記容量電極に前記誘電体膜を介して対向するように画素電極を形成する工程と、少なくとも前記画素電極及び前記誘電体膜を貫通して前記導電層の表面に至るコンタクトホールを開孔する工程と、前記画素電極と前記導電層とを互いに電気的に接続するように、前記コンタクトホールと前記基板上で平面的に見て重なるように島状に接続部材を形成する工程とを含む。
【００２９】
本発明の電気光学装置の製造方法によれば、上述した本発明の電気光学装置と同様に、電気光学装置の信頼性や製造プロセスにおける歩留まりを向上させることができ、且つ電気光学装置において高品位な表示を行うことが可能となる。
【００３０】
本発明の電気光学装置の製造方法における一態様では、前記コンタクトホールを開孔する工程は、前記画素電極上に所定パターンのレジスト膜を形成する工程と、前記レジスト膜をマスクとして、少なくとも前記画素電極及び前記誘電体膜に対してエッチング処理を施す工程と、前記レジスト膜を除去する工程とを含む。
【００３１】
この態様によれば、誘電体膜上に容量電極と対向するように画素電極を形成し蓄積容量を形成した後、一連の工程により、所定パターンのレジスト膜をマスクとして、少なくとも画素電極及び誘電体膜に対してエッチング処理を施すことにより、コンタクトホールを形成する。レジスト膜の形成は蓄積容量が形成された後であるため、蓄積容量の形成位置においてレジスト膜は誘電体膜に対して画素電極を介して配置される。よって、少なくとも蓄積容量の形成される位置において誘電体膜を画素電極により保護し、その表面がレジスト膜に直接に接触するのを防止できる。
【００３２】
従って、コンタクトホール形成後、例えばアッシング処理或いは剥離によってレジスト膜を除去する工程では、少なくとも蓄積容量の形成位置において誘電体膜上にレジスト膜が残存したり、装置内にその表面が曝されたりすることを防止できるため、蓄積容量を構成する誘電体膜の一部が汚染されるのをより有効に防止することが可能となる。
【００３３】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００３４】
本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００３５】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【図面の簡単な説明】
【００３６】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域における配線等の位置関係を透過的に示す模式図である。
【図４】画素の主要な構成要素の構成例を透過的に示した模式図である。
【図５】基板上での容量電極及び導電層の構成の一例を、データ線や走査線と共に透過的に示した模式図である。
【図６】基板上での画素電極及び接続部材の構成の一例を、データ線や走査線と共に透過的に示した模式図である。
【図７】図４のＡ−Ａ’断面図である。
【図８】変形例について、基板上での画素電極及び接続部材の構成例を、データ線や走査線と共に透過的に示した模式図である。
【図９】図７の断面部分について製造プロセスの工程毎の構成を示す断面図（その１）である。
【図１０】図７の断面部分について製造プロセスの工程毎の構成を示す断面図（その２）である。
【図１１】図７の断面部分について製造プロセスの工程毎の構成を示す断面図（その３）である。
【図１２】比較例について図７に対応する断面部分の構成を示す断面図である。
【図１３】比較例に係る図１２の断面部分について製造プロセスの工程毎の構成を示す断面図（その１）である。
【図１４】比較例に係る図１２の断面部分について製造プロセスの工程毎の構成を示す断面図（その２）である。
【図１５】第２実施形態について、画素の積層構造において主要な構成要素の構成例を示す断面図である。
【図１６】本実施形態の電気光学装置を適用した電子機器の一例であるプロジェクタの構成を示した平面図である。
【発明を実施するための形態】
【００３７】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００３８】
＜第１実施形態＞
先ず、第１実施形態の液晶装置において説明する。本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００３９】
図１は、ＴＦＴアレイ基板１０を、その上に形成された各構成要素と共に、対向基板２０の側から見た液晶装置の構成を示す概略的な平面図であり、図２は、図１のＨ−Ｈ´断面図である。
【００４０】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とを備えている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板２０は例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、電気光学動作の行われる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４１】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。
【００４２】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４３】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４及び外部回路接続端子１０２が夫々形成されている。
【００４４】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び複数の外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に夫々沿って設けられている。
【００４５】
また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４６】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられている。
【００４７】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、ＩＴＯ膜からなる透明電極として形成されている。画素電極９上には、配向膜１６が形成されている。
【００４８】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ膜からなる対向電極２１が複数の画素電極９と対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００４９】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９と対向電極２１との間には液晶保持容量が形成される。
【００５０】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、データ線に画像信号をサンプリングして供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００５１】
次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。
【００５２】
図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００５３】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９及び画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。
【００５４】
ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。
【００５５】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５６】
ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に、蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９と並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、所定電位となるように、電位固定の容量配線３００に接続されている。
【００５７】
次に、本実施形態に係る液晶装置において、画像表示領域１０ａの各画素における具体的な積層構造について、図４から図７を参照して詳しく説明する。
【００５８】
図４は、画素の主要な構成要素の構成例を透過的に示した模式図である。図５は、基板上での容量電極及び導電層の構成の一例を、データ線や走査線と共に透過的に示した模式図であり、図６は、基板上での画素電極及び接続部材の構成の一例を、データ線や走査線と共に透過的に示した模式図である。図７は、図４のＡ−Ａ’断面図である。尚、図４から図７では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については以下に説明する各図についても同様である。
【００５９】
以下では、図４から図７を参照して、ＴＦＴアレイ基板１０上の画素の積層構造について特に詳細に説明することとし、各図においては説明に足りる主要な構成を示し、例えば図２に示す配向膜等の構成については図示を省略してある。
【００６０】
図４又は図６において、画素電極９はＴＦＴアレイ基板１０上にマトリクス状に複数設けられている。画素電極９の縦横の境界に夫々沿って、データ線６及び走査線１１が設けられている。即ち、走査線１１はＸ方向に沿って延びており、データ線６はＹ方向に沿って延びている。走査線１１及びデータ線６の交差に応じて、画素スイッチング素子の一例としてＴＦＴ３０が設けられている。
【００６１】
本実施形態の構成例によれば、走査線１１、データ線６、蓄積容量７０、ＴＦＴ３０等は非開口領域内に配置される。非開口領域は、ＴＦＴアレイ基板１０上の積層構造における走査線１１やデータ線６等を構成する導電膜等と共に、図２に示す対向基板２０上の遮光膜２３によっても規定される。隣接する画素で互いに非開口領域により開口領域が区画され、開口領域に画素電極９が配置される。
【００６２】
以下、画素の積層構造について第１層から順に説明する。
【００６３】
図４又は図７において、第１層には、走査線１１が、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されており、ＴＦＴ３０の半導体層３０ａを平面的に見て含むように、半導体層３０ａより幅広のパターン形状で形成されている。走査線１１は半導体層３０ａより下層側に配置されているので、このように走査線１１をＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域３０ａ２を殆ど或いは完全に遮光できる。その結果、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
【００６４】
図７において、走査線１１は下地絶縁膜１２によって覆われており、下地絶縁膜１２の表面は平坦化されている。尚、下地絶縁膜１２は、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能も有している。
【００６５】
図７において、下地絶縁膜１２より上層側の第２層には、ＴＦＴ３０が形成される。図４又は図７において、ＴＦＴ３０は、半導体層３０ａと、ゲート電極３０ｂとを有して構成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２、ドレイン領域３０ａ３含んで形成されている。半導体層３０ａの構成はこれに限定されず、例えば、チャネル領域３０ａ２とソース領域３０ａ１、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。
【００６６】
ゲート電極３０ｂは、例えば導電性ポリシリコン等の導電性材料により、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域３０ａ２と重なる領域にゲート絶縁膜１３を介して形成されている。ゲート電極３０ｂは、下層側に配置された走査線１１に、図４に示すコンタクトホール３４を介して電気的に接続されており、走査信号が印加されることによってＴＦＴ３０をオン／オフ制御している。
【００６７】
図４又は図７において、ＴＦＴ３０のソース領域３０ａ１は、コンタクトホール３１を介して上層側に形成されたデータ線６に電気的に接続されている。一方、ＴＦＴ３０のドレイン領域３０ａ３は、コンタクトホール３２、３３ａ及び３３ｂに夫々形成された中継層７、導電層３５、接続部材９３ａ（図４において図示省略）を夫々介して、画素電極９に電気的に接続されている。
【００６８】
図４又は図７において、第２層より上層側の第１層間絶縁膜１４にはコンタクトホール３１及び３２が夫々開孔されている。図７において、第１層間絶縁膜１４上の第３層において、上述のように半導体層３０ａの各領域に夫々電気的に接続されたデータ線６ａ及び中継層７が設けられている。中継層７は、第２層間絶縁膜１５に開孔されたコンタクトホール３３ａを介して導電層３５に電気的に接続されている。データ線６ａ或いは中継層７が、好ましくは走査線１１と共に遮光性の導電材料により、図４に示すように半導体層３０ａに重なるパターンとして形成されることで、走査線１１の側とは反対側から半導体層３０ａに対して進行してくる光を遮光することができる。
【００６９】
第３層より上層側に第２層間絶縁膜１５を介して第４層には、容量電極７１、及び容量電極７１に対して誘電体膜７２を介して対向する画素電極９を含む蓄積容量７０が形成される。
【００７０】
図４又は図６において、画素電極９は画素毎に島状に形成されている。図４では説明の便宜上、画素電極９全体の輪郭を点線ライン９´のみを図示している。画素電極９は、図７に示すように容量電極７１と誘電体膜７２のみを介して対向する部分において、蓄積容量７０の上側電極として機能する。
【００７１】
図５において、蓄積容量７０の下側電極である容量電極７１は、例えば各画素に跨って共通のベタ状のパターンで形成されており、画素毎に下層からのＴＦＴ３０に対する電気的な中継接続に対応して開口部５ａが設けられ、開口部５ａ内に導電層３５、及び導電層３５を接続部材９３ａに電気的に接続するためのコンタクトホール３３ｂが配置される。図７において、導電層３５は容量電極７１と同層に同一膜により形成されている。
【００７２】
誘電体膜７２は、その平面的なレイアウトについては図示を省略してあるが、好ましくは容量電極７１と同様に、各画素に共通のベタ状のパターンとして形成される。図７において、誘電体膜７２は容量絶縁膜として蓄積容量７０の形成位置においては直に容量電極７１及び画素電極９の一部に挟持され、蓄積容量７０と異なる位置では、好ましくは第３層間絶縁膜１８と共に、容量電極７１及び導電層３５と、画素電極９ａとを電気的に絶縁するように延在される。
【００７３】
蓄積容量７０において、上側電極は画素電極９の一部であるため画素電位側電極として機能し、容量電極７１は図５に示すようにベタ状のパターンとして、図３に示す容量配線３００と一体的に形成され、電位固定の固定電位側電極として機能する。従って、本実施形態では、例えば仮に一対の容量電極を有する蓄積容量７０と画素電極９とを別個に設ける場合に比べて、ＴＦＴアレイ基板１０上の画素の積層構造を簡易にすることができる。尚、蓄積容量７０を設けることによって、画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶容量の保持特性が改善されるため、高コントラスト比を有する液晶装置を実現することができる。
【００７４】
図６又は図７において、接続部材９３ａは、画素電極９上においてこれとは別個に形成される。接続部材９３ａは、そのパターン形状や配置は、コンタクトホール３３ｂとの位置関係以外は画素電極９と同様の構成としてもよいし、異なる構成としてもよい。コンタクトホール３３ｂは、図４又は図７において、蓄積容量７０とは異なる位置において、画素電極９及び誘電体膜７２、更には第３層間絶縁膜１８を貫通して、導電層３５の表面に至るように形成されている。コンタクトホール３３ｂは、図５に示すように開口部５ａ内の導電層３５と重なるように配置される。接続部材９３ａは、図６に示すようにコンタクトホール３３ｂに平面的に見て重なる島状のパターンで形成される。
【００７５】
導電層３５は、図７において、接続部材９３ａによりコンタクトホール３３ｂを介して、画素電極９における蓄積容量７０とは異なる位置、即ち蓄積容量７０を構成する一部以外の他部に電気的に接続される。
【００７６】
本実施形態では、画素電極９と共に、ベタ状のパターンで形成された誘電体膜７２及び容量電極７１は夫々、透明材料により形成されるのが好ましい。この場合、開口領域において画素電極９、誘電体膜７２及び容量電極７１において光を透過させることが可能となる。容量電極７１は、例えば画素電極９と同一の透明導電材料、好ましくはＩＴＯ（Indium Tin Oxide）から形成される。従って、開口領域と重なるように配置させても蓄積容量７０において光を透過させることができる。即ち、開口領域を狭めることなく、ここに蓄積容量７０を形成することができる。よって、画素内のより広い領域に蓄積容量７０を形成することができるため、その容量値を増大させつつ、高開口率を維持することが可能となる。
【００７７】
更には接続部材９３ａも透明導電材料、例えばＩＴＯから形成されるようにしてもよい。これにより接続部材９３ａをも、図６に示すように画素電極９と共に開口領域に配置させることが可能となる。即ち、接続部材９３ａを開口領域と重ねて配置させても、光を透過させることができる。よって、接続部材９３ａを設けることで開口領域を狭めてしまう事態を回避して、高開口率を維持することが可能となる。
【００７８】
一方、接続部材９３ａは遮光性の導電材料により形成するようにしてもよい。図８には、本実施形態の変形例について、基板上での画素電極及び接続部材の構成例を、データ線や走査線と共に透過的に示した模式図である。
【００７９】
上述した画素の積層構造において、本発明に係る「遮光膜」の一例がデータ線６や走査線１１として構成され、ＴＦＴ３０の半導体層３０ａに対して進行する光を遮光することができる。図８において、接続部材９３ａは少なくとも部分的に、データ線６や走査線１１と重なると共に、遮光性の材料により形成されるのが好ましい。この場合、半導体層３０ａに対して接続部材９３ａをも重なるパターンとして形成することで、データ線６や走査線１１に加えて接続部材９３ａによっても半導体層３０ａに対して入射する光を遮ることで、低減できる。これにより、より確実にＴＦＴ３０の光リーク電流を低減することが可能となる。
【００８０】
次に、図９から図１１を参照して、上述の液晶装置の製造方法について工程毎に説明する。以下では、図４から図７を参照して説明した画素の積層構造の主要部についてのみ製造プロセスを詳細に説明し、それ以外の例えば配向膜等については詳細な説明を省略する。図９から図１１は夫々、図７の断面部分について製造プロセスの工程毎の構成を示す断面図である。
【００８１】
図９（ａ）において、ＴＦＴアレイ基板１０上に、走査線１１及びＴＦＴ３０、更にはデータ線６及び中継層７を形成する。この際、各層間を絶縁する下地絶縁膜１２及び第１層間絶縁膜１４を形成し、コンタクトホール３１及び３２を開孔する。
【００８２】
図９（ｂ）において、第２層間絶縁膜１５、及び第２層間絶縁膜１５にコンタクトホール３３ａを開孔し、容量電極７１を形成する。容量電極７１は、例えばＩＴＯ膜をスパッタリング等により第２層間絶縁膜１５上にベタ状に形成した後、エッチング処理等によって開口部５ａと共に導電層３５を形成する。容量電極７１が導電層３５と同一膜により形成されることで、導電層３５を容量電極７１と同一の機会に成膜することができるため、製造プロセスを簡略化させることが可能となる。
【００８３】
図９（ｃ）において、容量電極７１及び導電層３５上に、第３層間絶縁膜１８を形成し、更には誘電体膜７２を例えばベタ状に形成する。第３層間絶縁膜１８において蓄積容量７０の形成位置には、誘電体膜７２が既に説明したように容量電極７１と画素電極９とに直接に挟持されるように、開口を形成する。
【００８４】
図１０（ａ）において、誘電体膜７２上に画素電極９を形成し、蓄積容量７０を形成する。続いて、図１０（ｂ）において、画素電極９上にレジスト膜９３０を形成する。レジスト膜９３０は、コンタクトホール３３ｂの形成位置に対応して開口９３０ｈを有する所定のパターンとして、例えばフォトリソグラフィ法により形成する。
【００８５】
その後、図１１（ａ）において、レジスト膜９３０を介して画素電極９及び誘電体膜７２、更には第３層間絶縁膜１８に対して例えばエッチング処理を施し、コンタクトホール３３ｂを開孔する。続いて、図１１（ｂ）において、レジスト膜９３０を例えばアッシング処理或いは剥離により除去する。その後、図７に示すような接続部材９３ａを形成する。
【００８６】
ここで、比較例について、本実施形態と異なる点についてのみ図１２から図１４を参照して詳細に説明する。図１２は、比較例について図７に対応する断面部分の構成を示す断面図である。図１３及び図１４は夫々、図１２の断面部分について製造プロセスの工程毎の構成を示す断面図である。
【００８７】
図１２において、コンタクトホール３３ｃは、誘電体膜７２及び第３層間絶縁膜１８を貫通して、導電層３５の表面に至るように形成される。導電層３５は、コンタクトホール３３ｃを介して直に画素電極９と電気的に接続されている。
【００８８】
このような構成によれば、その製造プロセスは、図１３（ａ）において、第３層間絶縁膜１８上に誘電体膜７２を形成した後、図１３（ｂ）において、コンタクトホール３３ｃの形成位置に対応して開口９３０ｃｈを有する所定パターンのレジスト膜９３０を形成する。
【００８９】
その後、図１４（ａ）において、レジスト膜９３０を介して誘電体膜７２及び第３層間絶縁膜１８に対して例えばエッチング処理を施し、コンタクトホール３３ｃを開孔する。続いて、図１４（ｂ）において、レジスト膜９３０を除去し、画素電極９を形成し、蓄積容量７０を形成する。
【００９０】
比較例によれば、レジスト膜９３０を誘電体膜７２の直上に所定のパターンで形成し、コンタクトホール３３ｃを開孔した後、これを除去する。この際、完全に除去するのは困難であることからレジスト膜９３０を構成する例えば有機材料の残留物が付着することにより、これに加えて若しくは代えてレジスト膜９３０を除去する工程における異なる装置内での処理により、誘電体膜７２における蓄積容量７０の形成位置を含めての汚染が生じるおそれがある。
【００９１】
これに対して本実施形態の製造プロセスによれば、レジスト膜９３０の形成は蓄積容量７０が形成された後であるため、蓄積容量７０の形成位置においてレジスト膜９３０は誘電体膜７２に対して画素電極９を介して配置される。よって、少なくとも蓄積容量７０の形成される位置において誘電体膜７２を画素電極９により保護し、その表面がレジスト膜９３０に直接に接触するのを防止できる。
【００９２】
従って、コンタクトホール３３ｂの形成後、レジスト膜９３０を除去する各工程で、少なくとも蓄積容量７０の形成位置において誘電体膜７２上にレジスト膜９３０の残留物が付着したり、装置内にその表面が曝されたりすることを防止できるため、蓄積容量７０を構成する誘電体膜７２の一部が汚染されるのをより有効に防止することが可能となる。
【００９３】
よって、蓄積容量７０の容量値が不安定になったり、蓄積容量７０の耐圧が低下したりするなどの不具合の発生を低減或いは防止できる。蓄積容量７０の形成位置以外で、画素電極９及び容量電極７１が誘電体膜７２を介して重なる位置においても、上述と同様に誘電体膜７２を画素電極９により保護することができるため、誘電体膜７２の汚染に起因して画素電極９及び容量電極７１間が電気的にショートするような不具合もより確実に低減或いは防止できる。
【００９４】
従って、本実施形態によれば、液晶装置の信頼性や製造プロセスの歩留まりを向上させることができ、且つ液晶装置において高品位な表示を行うことが可能となる。
【００９５】
尚、上述した本実施形態では、導電層３５を容量電極７１と同一膜により形成する場合について説明したが、容量電極７１と異なる材料により、異なる層、即ち容量電極７１より下層側に配置されるようにしてもよい。例えば図７において、導電層３５は配置されず、代わりにデータ線６ａと同層の中継層７が、本発明に係る「導電層」の一例として形成されるようにしてもよい。この場合、コンタクトホール３３ｂは、画素電極９及び誘電体膜７２、更には第２及び第３層間絶縁膜１５及び１８を貫通して、中継層７の表面に至るように開孔される。
【００９６】
但しこのような構成と比較して、図７に示すように中継層７が、これとは別個の導電層３５及び２種のコンタクトホール３３ａ及び３３ｂを介して接続部材９３ａと電気的に接続される場合には、コンタクトホール３３ｂの積層構造の層間（或いは積層）方向の長さをより短くすることができる。従って、コンタクトホール３３ｂを介して接続部材９３ａにより、より確実に且つ容易に、導電層３５及び画素電極９を互いに電気的に接続することが可能となる。
【００９７】
＜第２実施形態＞
次に、第２実施形態について説明する。第２実施形態は、画素の積層構造が一部、第１実施形態とは異なっている。以下では第１実施形態と異なる構成についてのみ着目して詳細に説明し、同様の構成については特に図４から図７と同一の符号を付して示すと共に、説明を省略することもある。
【００９８】
図１５は、第２実施形態について、画素の積層構造において主要な構成要素の構成例を示す断面図である。図１５を参照して、ＴＦＴアレイ基板１０上の画素の積層構造について特に詳細に説明することとし、図においては説明に足りる主要な構成を示し、例えば配向膜等の構成については図示を省略してある。
【００９９】
図１５に示す積層構造では、第１層に走査線１１が形成され、第１層と下地絶縁膜１２によって絶縁されて、第２層にＴＦＴ３０が形成され、第２層より上層側の層間絶縁膜１４にコンタクトホール３１及び３２が夫々開孔される。
【０１００】
層間絶縁膜１５上の図１５中の最上層側には、容量電極７１、誘電体膜７２及び画素電極９が形成され、蓄積容量７０が設けられる。容量電極７１の開口部に導電層３５が設けられ、画素電極９及び誘電体膜７２、更には層間絶縁膜１８を貫通してコンタクトホール３３ｂが開孔される。導電層３５は、コンタクトホール３３ｂを介して接続部材９３ａにより画素電極９に電気的に接続される。
【０１０１】
従って、第２実施形態においても第１実施形態と同様の製造プロセスにより、蓄積容量７０を構成する誘電体膜７２の一部が汚染されるのをより有効に防止できる。その結果、第１実施形態と同様の利益を享受することが可能である。
【０１０２】
第２実施形態では、積層構造の第３層に、コンタクトホール３１を介してＴＦＴ３０のソース領域３０ａ１に電気的に接続された中継電極（或いは配線）８３１、並びにコンタクトホール３２を介してＴＦＴ３０のドレイン領域３０ａ３に電気的に接続された中継電極（或いは配線）７ａが設けられる。層間絶縁膜１７を介して第３層より上層側の第４層には、データ線６、及び層間絶縁膜１５に開孔されたコンタクトホール３３ａを介して導電層３５に電気的に接続された中継電極（或いは配線）８３３が設けられる。
【０１０３】
層間絶縁膜１７にはコンタクトホール３３ｃ及び３４が開孔される。ＴＦＴ３０のソース領域３０ａ１は、コンタクトホール３１及び３４を介して中継電極８３１によりデータ線６に電気的に接続され、ＴＦＴ３０のドレイン領域３０ａ３は、コンタクトホール３２、３３ｃ、３３ａ及び３３ｂを介して、中継電極７ａ及び８３３、導電層３５及び接続部材９３ａにより画素電極９に電気的に接続される。
【０１０４】
データ線６に加えて、中継電極７ａ、８３１及び８３３が夫々、好ましくは遮光性の導電材料により、半導体層３０ａに重なるパターンとして形成されることで、データ線６の配置された側から半導体層３０ａに対して進行してくる光を遮光することができる。従って、データ線６に加えて、このデータ線６が配置された第４層及びそれよりも下層側の第３層の両方で、中継電極７ａ、８３１及び８３３によっても半導体層３０ａに対して入射する光を低減できる。これにより、より確実にＴＦＴ３０の光リーク電流を低減することが可能となる。
【０１０５】
＜電子機器＞
次に、図１６を参照しながら、上述した液晶装置を、電子機器の一例であるプロジェクタにライトバルブとして適用した例を説明する。図１６は、プロジェクタの構成例を示す平面図である。
【０１０６】
図１６において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１０７】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０９】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１０】
尚、図１６を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１１】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１１２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【０１１３】
９…画素電極、１０…ＴＦＴアレイ基板、３３ｂ…コンタクトホール、３５…導電層、７０…蓄積容量、７１…容量電極、７２…誘電体膜、９３ａ…接続部材
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに該電気光学装置を備える電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用のＴＦＴ（Thin Film Transistor）とを備えることにより、アクティブマトリクス駆動可能に構成されている。ここで、アクティブマトリクス駆動では、走査線に走査信号を供給することで画素スイッチング用のＴＦＴの動作を制御すると共に、該ＴＦＴがＯＮ（オン）駆動されるタイミングでデータ線に画像信号を供給することによって、画像表示が実現される。このような電気光学装置では、表示画像の高コントラスト化等を目的として、画素スイッチング用のＴＦＴと画素電極との間に蓄積容量が設けられることがある。例えば特許文献１には、蓄積容量を、容量絶縁膜（誘電体膜）を介して対向する一対の透明電極から構成することで、透過率を確保する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１４８６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
容量絶縁膜を介して対向する一対の容量電極からなる蓄積容量の上層側の容量電極（以下、上側電極という）を、蓄積容量より層間絶縁膜を介して下層側に配置された画素スイッチング用のＴＦＴに電気的に接続する場合、一般的には、上側電極と画素スイッチング用のＴＦＴとを電気的に接続するためのコンタクトホールが、容量絶縁膜を構成する誘電体膜及び層間絶縁膜に対してエッチング処理が施されることにより形成される。このエッチング処理では、典型的には有機材料からなるレジスト膜を誘電体膜の直上に所定のパターンで形成し、その後、アッシング処理及び剥離の各工程により除去する。この際、完全に除去するのは困難であることからレジスト膜が残存することにより、これに加えて若しくは代えてアッシング処理及び剥離の各工程における異なる装置内での処理により、誘電体膜が汚染される不具合が生じる可能性がある。このため、蓄積容量の容量値が不安定になったり、一対の容量電極間が短絡（即ち、ショート）してしまったり、耐圧が低下するなど、蓄積容量に種々の不良が発生してしまうおそれがあるという技術的問題点がある。この結果、電気光学装置の信頼性の低下や電気光学装置の歩留まり率の低下を招いてしまうおそれもある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、信頼性の高い蓄積容量を形成することができ、高品位な画像表示が可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を備える電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置は上記課題を解決するために、基板上に、画素電極と、該画素電極の下層側に、前記画素電極に誘電体膜を介して対向するように設けられた容量電極と、前記誘電体膜よりも下層側に配置された導電層と、少なくとも前記画素電極及び前記誘電体膜を貫通して前記導電層の表面に至るように開孔されたコンタクトホールに、前記基板上で平面的に見て重なるように島状に形成されており、前記画素電極と前記導電層とを互いに電気的に接続する接続部材とを備える。
【０００７】
本発明の電気光学装置では、基板上に、例えば、走査線、データ線等の配線や画素スイッチング用のトランジスタ等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画素電極が配置されている。電気光学装置の動作時には、例えば、走査線を通じて、画素電極に電気的に接続された画素スイッチング用素子の一例であるＴＦＴのスイッチング動作が制御されると共に、データ線を通じて画像信号が供給されることで、該ＴＦＴを介して画素電極に対し、画像信号に応じた電圧を印加する。これにより、複数の画素電極が配列された画素領域或いは画素アレイ領域（又は「画像表示領域」とも呼ぶ）における画像表示が可能となる。
【０００８】
本発明の電気光学装置は、画素電極に印加される駆動電圧を一定期間保持するための蓄積容量を有する。蓄積容量は、部分的に上側電極として機能する画素電極と、それよりも下層側の下側電極である容量電極とが、容量絶縁膜を構成する誘電体膜を介して対向するように設けられてなる。上側電極は画素電極の一部であるため、画素電位側電極として機能する。容量電極は、典型的には固定電位に電気的に接続されており、電位固定の固定電位側電極として機能する。従って、以上のような本発明の蓄積容量の構成によれば、例えば仮に一対の容量電極を有する蓄積容量と画素電極とを別個に設ける場合に比べて、基板上の画素の積層構造を簡易にすることができる。
【０００９】
導電層は、蓄積容量に対して誘電体膜よりも下層側であって、これとは異なる位置に配置され、画素電極に電気的に接続される配線、電極等の少なくとも一部を構成する。例えば、導電層は、当該導電層よりも下層側に配置された画素スイッチング用のトランジスタと画素電極とを電気的に中継接続するための、中継層として形成される。導電層は、蓄積容量に対して誘電体膜よりも下層側であって容量電極と同層かそれよりも下層側に配置される。
【００１０】
誘電体膜は、典型的には、基板上のほぼ全面にベタ状に形成される。尚、誘電体膜を基板上のほぼ全面にベタ状に形成することで、誘電体膜をパターニングするためのエッチング処理を行う必要がないので、誘電体膜上にレジスト膜を形成しなくて済む。
【００１１】
導電層は、画素電極に接続部材を介して電気的に接続されている。接続部材は、画素電極上においてこれとは別個に形成される。接続部材は、そのパターン形状や配置は、コンタクトホールとの位置関係以外は画素電極と同様の構成としてもよいし、異なる構成としてもよい。
【００１２】
画素電極及び誘電体膜において蓄積容量とは異なる位置にこれらを貫通するコンタクトホールが形成されており、接続部材は、コンタクトホールに基板上で平面的に見て重なる島状のパターンで形成される。導電層は、接続部材によりコンタクトホールを介して、画素電極における蓄積容量とは異なる位置、即ち蓄積容量を構成する一部以外の他部に電気的に接続される。ここに、コンタクトホール内にまで接続部材を延在させるようにしてもよいし、コンタクトホール内に導電性の金属プラグや導電性のシリサイドプラグなどのプラグを形成し、接続部材と導電層との間はコンタクトホール内に形成されたプラグによって電気的に接続されるようにしてもよい。
【００１３】
本発明の電気光学装置では、その製造プロセスでは、誘電体膜上に容量電極と対向するように画素電極を形成し蓄積容量を形成した後、所定パターンのレジスト膜をマスクとして、蓄積容量とは異なる位置に少なくとも画素電極及び誘電体膜に対してエッチング処理を施すことにより、コンタクトホールを形成する。レジスト膜の形成は蓄積容量が形成された後であるため、蓄積容量の形成位置においてレジスト膜は誘電体膜に対して画素電極を介して配置される。よって、少なくとも蓄積容量の形成される位置において誘電体膜を画素電極により保護し、その表面がレジスト膜に直接に接触するのを防止できる。
【００１４】
従って、コンタクトホール形成後、レジスト膜を除去する、アッシング処理或いは剥離の各工程で、少なくとも蓄積容量の形成位置において誘電体膜上にレジスト膜が残存したり、処理装置内にその表面が曝されたりすることを防止できるため、蓄積容量を構成する誘電体膜の一部が汚染されるのをより有効に防止することが可能となる。
【００１５】
よって、蓄積容量の容量値が不安定になったり、蓄積容量の耐圧が低下したりするなどの不具合の発生を低減或いは防止できる。蓄積容量の形成位置以外で、画素電極及び容量電極が誘電体膜を介して重なる位置においても、上述と同様に誘電体膜を画素電極により保護することができるため、誘電体膜の汚染に起因して画素電極及び容量電極間が電気的にショートするような不具合もより確実に低減或いは防止できる。
【００１６】
以上のように本発明の電気光学装置では、信頼性や歩留まりを向上させることができ、且つ高品位な表示を行うことが可能となる。
【００１７】
本発明の電気光学装置の一態様では、前記容量電極は、透明材料により形成される。
【００１８】
この態様によれば、各画素において蓄積容量を開口領域に配置させることが可能となる。本発明の電気光学装置の一例としての液晶装置は、一対の基板間に電気光学物質の一例としての液晶が挟持されてなる。各画素では、画素電極に上述のように画像信号に応じた電圧が印加されることにより液晶の配向状態が制御され、液晶において光が変調され表示に寄与する光として、各画素から出射される。各画素において、表示に寄与する光が実際に透過等する領域として開口領域が設けられると共に、非開口領域によって開口領域が規定される。画素電極は開口領域に配置され、一方、走査線やデータ線、画素スイッチング素子等は非開口領域に配置される。
【００１９】
例えば透過型の液晶装置では、光源から供給される光が開口領域において透過可能なように、画素電極は透明材料により形成され、加えて、誘電体膜をベタ状に開口領域から非開口領域に連続的に形成する場合、同様に誘電体膜も透明な膜として形成される。従って、容量電極が透明材料により形成されることで、開口領域と重なるように配置させても蓄積容量において光を透過させることができる。即ち、開口領域を狭めることなく、ここに蓄積容量を形成することができる。
【００２０】
従って、この態様では、画素内のより広い領域に蓄積容量を形成することができるため、その容量値を増大させつつ、高開口率を維持することが可能となる。
【００２１】
本発明の電気光学装置の他の態様では、前記導電層は、前記容量電極と同一膜により形成される。
【００２２】
この態様によれば、「同一膜」とは、製造工程における同一機会に成膜される膜（言い換えれば、製造工程において同一の導電材料からなる薄膜を同時にパターニングすることにより形成される膜）を意味し、同一種類の膜である。よって、導電層を容量電極と同一の機会に成膜することができるため、製造プロセスを簡略化させることが可能となる。この態様では、導電層及び容量電極は同層に配置されており、導電層が容量電極よりも下層側に配置される場合と比較して、画素電極及び誘電体膜を貫通して導電層の表面に至るコンタクトホールの層間方向（即ち、基板上の積層構造における基板に交わる方向或いは垂直方向である積層方向）の長さをより短くすることができる。従って、コンタクトホールを介して接続部材により、より確実に且つ容易に、導電層及び画素電極を互いに電気的に接続することが可能となる。
【００２３】
本発明の電気光学装置の他の態様では、前記接続部材は、透明材料により形成される。
【００２４】
この態様によれば、接続部材を各画素において開口領域に配置させることが可能となる。即ち、接続部材を開口領域と重ねて配置させても、光を透過させることができる。よって、接続部材を設けることで開口領域を狭めてしまう事態を回避して、高開口率を維持することが可能となる。
【００２５】
本発明の電気光学装置の他の態様では、前記導電層に電気的に接続されたトランジスタと、該トランジスタに重なる遮光膜とを備え、前記接続部材は、前記遮光膜と少なくとも部分的に重なるように形成される。
【００２６】
この態様によれば、各画素では画素スイッチング素子としてトランジスタが設けられると共に、導電層は、画素電極とトランジスタとを電気的に中継接続するための中継層として設けられる。トランジスタに対して遮光膜が重なるように設けられることで、遮光膜によりトランジスタに対して進行する光を遮光することが可能となる。
【００２７】
この態様では、接続部材は少なくとも部分的に遮光膜と重なると共に、遮光性の材料により形成されるのが好ましい。この場合、トランジスタに対して接続部材をも重なるパターンとして形成することで、遮光膜に加えて接続部材によってもトランジスタに対して入射する光を遮ることで、低減できる。これにより、より確実にトランジスタの光リーク電流を低減することが可能となる。
【００２８】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に導電層を形成する工程と、前記導電層と同層に又は前記導電層よりも上層側に容量電極を形成する工程と、前記導電層及び前記容量電極を覆うように誘電体膜を形成する工程と、記容量電極に前記誘電体膜を介して対向するように画素電極を形成する工程と、少なくとも前記画素電極及び前記誘電体膜を貫通して前記導電層の表面に至るコンタクトホールを開孔する工程と、前記画素電極と前記導電層とを互いに電気的に接続するように、前記コンタクトホールと前記基板上で平面的に見て重なるように島状に接続部材を形成する工程とを含む。
【００２９】
本発明の電気光学装置の製造方法によれば、上述した本発明の電気光学装置と同様に、電気光学装置の信頼性や製造プロセスにおける歩留まりを向上させることができ、且つ電気光学装置において高品位な表示を行うことが可能となる。
【００３０】
本発明の電気光学装置の製造方法における一態様では、前記コンタクトホールを開孔する工程は、前記画素電極上に所定パターンのレジスト膜を形成する工程と、前記レジスト膜をマスクとして、少なくとも前記画素電極及び前記誘電体膜に対してエッチング処理を施す工程と、前記レジスト膜を除去する工程とを含む。
【００３１】
この態様によれば、誘電体膜上に容量電極と対向するように画素電極を形成し蓄積容量を形成した後、一連の工程により、所定パターンのレジスト膜をマスクとして、少なくとも画素電極及び誘電体膜に対してエッチング処理を施すことにより、コンタクトホールを形成する。レジスト膜の形成は蓄積容量が形成された後であるため、蓄積容量の形成位置においてレジスト膜は誘電体膜に対して画素電極を介して配置される。よって、少なくとも蓄積容量の形成される位置において誘電体膜を画素電極により保護し、その表面がレジスト膜に直接に接触するのを防止できる。
【００３２】
従って、コンタクトホール形成後、例えばアッシング処理或いは剥離によってレジスト膜を除去する工程では、少なくとも蓄積容量の形成位置において誘電体膜上にレジスト膜が残存したり、装置内にその表面が曝されたりすることを防止できるため、蓄積容量を構成する誘電体膜の一部が汚染されるのをより有効に防止することが可能となる。
【００３３】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００３４】
本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００３５】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【図面の簡単な説明】
【００３６】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】本実施形態に係る液晶装置の画像表示領域における配線等の位置関係を透過的に示す模式図である。
【図４】画素の主要な構成要素の構成例を透過的に示した模式図である。
【図５】基板上での容量電極及び導電層の構成の一例を、データ線や走査線と共に透過的に示した模式図である。
【図６】基板上での画素電極及び接続部材の構成の一例を、データ線や走査線と共に透過的に示した模式図である。
【図７】図４のＡ−Ａ’断面図である。
【図８】変形例について、基板上での画素電極及び接続部材の構成例を、データ線や走査線と共に透過的に示した模式図である。
【図９】図７の断面部分について製造プロセスの工程毎の構成を示す断面図（その１）である。
【図１０】図７の断面部分について製造プロセスの工程毎の構成を示す断面図（その２）である。
【図１１】図７の断面部分について製造プロセスの工程毎の構成を示す断面図（その３）である。
【図１２】比較例について図７に対応する断面部分の構成を示す断面図である。
【図１３】比較例に係る図１２の断面部分について製造プロセスの工程毎の構成を示す断面図（その１）である。
【図１４】比較例に係る図１２の断面部分について製造プロセスの工程毎の構成を示す断面図（その２）である。
【図１５】第２実施形態について、画素の積層構造において主要な構成要素の構成例を示す断面図である。
【図１６】本実施形態の電気光学装置を適用した電子機器の一例であるプロジェクタの構成を示した平面図である。
【発明を実施するための形態】
【００３７】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００３８】
＜第１実施形態＞
先ず、第１実施形態の液晶装置において説明する。本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００３９】
図１は、ＴＦＴアレイ基板１０を、その上に形成された各構成要素と共に、対向基板２０の側から見た液晶装置の構成を示す概略的な平面図であり、図２は、図１のＨ−Ｈ´断面図である。
【００４０】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とを備えている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板２０は例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、電気光学動作の行われる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４１】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。
【００４２】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４３】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４及び外部回路接続端子１０２が夫々形成されている。
【００４４】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び複数の外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に夫々沿って設けられている。
【００４５】
また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４６】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられている。
【００４７】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、ＩＴＯ膜からなる透明電極として形成されている。画素電極９上には、配向膜１６が形成されている。
【００４８】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ膜からなる対向電極２１が複数の画素電極９と対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００４９】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９と対向電極２１との間には液晶保持容量が形成される。
【００５０】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、データ線に画像信号をサンプリングして供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００５１】
次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。
【００５２】
図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００５３】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９及び画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。
【００５４】
ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。
【００５５】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５６】
ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に、蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９と並列してＴＦＴ３０のドレインに電気的に接続され、他方の電極は、所定電位となるように、電位固定の容量配線３００に接続されている。
【００５７】
次に、本実施形態に係る液晶装置において、画像表示領域１０ａの各画素における具体的な積層構造について、図４から図７を参照して詳しく説明する。
【００５８】
図４は、画素の主要な構成要素の構成例を透過的に示した模式図である。図５は、基板上での容量電極及び導電層の構成の一例を、データ線や走査線と共に透過的に示した模式図であり、図６は、基板上での画素電極及び接続部材の構成の一例を、データ線や走査線と共に透過的に示した模式図である。図７は、図４のＡ−Ａ’断面図である。尚、図４から図７では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については以下に説明する各図についても同様である。
【００５９】
以下では、図４から図７を参照して、ＴＦＴアレイ基板１０上の画素の積層構造について特に詳細に説明することとし、各図においては説明に足りる主要な構成を示し、例えば図２に示す配向膜等の構成については図示を省略してある。
【００６０】
図４又は図６において、画素電極９はＴＦＴアレイ基板１０上にマトリクス状に複数設けられている。画素電極９の縦横の境界に夫々沿って、データ線６及び走査線１１が設けられている。即ち、走査線１１はＸ方向に沿って延びており、データ線６はＹ方向に沿って延びている。走査線１１及びデータ線６の交差に応じて、画素スイッチング素子の一例としてＴＦＴ３０が設けられている。
【００６１】
本実施形態の構成例によれば、走査線１１、データ線６、蓄積容量７０、ＴＦＴ３０等は非開口領域内に配置される。非開口領域は、ＴＦＴアレイ基板１０上の積層構造における走査線１１やデータ線６等を構成する導電膜等と共に、図２に示す対向基板２０上の遮光膜２３によっても規定される。隣接する画素で互いに非開口領域により開口領域が区画され、開口領域に画素電極９が配置される。
【００６２】
以下、画素の積層構造について第１層から順に説明する。
【００６３】
図４又は図７において、第１層には、走査線１１が、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されており、ＴＦＴ３０の半導体層３０ａを平面的に見て含むように、半導体層３０ａより幅広のパターン形状で形成されている。走査線１１は半導体層３０ａより下層側に配置されているので、このように走査線１１をＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域３０ａ２を殆ど或いは完全に遮光できる。その結果、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
【００６４】
図７において、走査線１１は下地絶縁膜１２によって覆われており、下地絶縁膜１２の表面は平坦化されている。尚、下地絶縁膜１２は、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能も有している。
【００６５】
図７において、下地絶縁膜１２より上層側の第２層には、ＴＦＴ３０が形成される。図４又は図７において、ＴＦＴ３０は、半導体層３０ａと、ゲート電極３０ｂとを有して構成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２、ドレイン領域３０ａ３含んで形成されている。半導体層３０ａの構成はこれに限定されず、例えば、チャネル領域３０ａ２とソース領域３０ａ１、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。
【００６６】
ゲート電極３０ｂは、例えば導電性ポリシリコン等の導電性材料により、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域３０ａ２と重なる領域にゲート絶縁膜１３を介して形成されている。ゲート電極３０ｂは、下層側に配置された走査線１１に、図４に示すコンタクトホール３４を介して電気的に接続されており、走査信号が印加されることによってＴＦＴ３０をオン／オフ制御している。
【００６７】
図４又は図７において、ＴＦＴ３０のソース領域３０ａ１は、コンタクトホール３１を介して上層側に形成されたデータ線６に電気的に接続されている。一方、ＴＦＴ３０のドレイン領域３０ａ３は、コンタクトホール３２、３３ａ及び３３ｂに夫々形成された中継層７、導電層３５、接続部材９３ａ（図４において図示省略）を夫々介して、画素電極９に電気的に接続されている。
【００６８】
図４又は図７において、第２層より上層側の第１層間絶縁膜１４にはコンタクトホール３１及び３２が夫々開孔されている。図７において、第１層間絶縁膜１４上の第３層において、上述のように半導体層３０ａの各領域に夫々電気的に接続されたデータ線６ａ及び中継層７が設けられている。中継層７は、第２層間絶縁膜１５に開孔されたコンタクトホール３３ａを介して導電層３５に電気的に接続されている。データ線６ａ或いは中継層７が、好ましくは走査線１１と共に遮光性の導電材料により、図４に示すように半導体層３０ａに重なるパターンとして形成されることで、走査線１１の側とは反対側から半導体層３０ａに対して進行してくる光を遮光することができる。
【００６９】
第３層より上層側に第２層間絶縁膜１５を介して第４層には、容量電極７１、及び容量電極７１に対して誘電体膜７２を介して対向する画素電極９を含む蓄積容量７０が形成される。
【００７０】
図４又は図６において、画素電極９は画素毎に島状に形成されている。図４では説明の便宜上、画素電極９全体の輪郭を点線ライン９´のみを図示している。画素電極９は、図７に示すように容量電極７１と誘電体膜７２のみを介して対向する部分において、蓄積容量７０の上側電極として機能する。
【００７１】
図５において、蓄積容量７０の下側電極である容量電極７１は、例えば各画素に跨って共通のベタ状のパターンで形成されており、画素毎に下層からのＴＦＴ３０に対する電気的な中継接続に対応して開口部５ａが設けられ、開口部５ａ内に導電層３５、及び導電層３５を接続部材９３ａに電気的に接続するためのコンタクトホール３３ｂが配置される。図７において、導電層３５は容量電極７１と同層に同一膜により形成されている。
【００７２】
誘電体膜７２は、その平面的なレイアウトについては図示を省略してあるが、好ましくは容量電極７１と同様に、各画素に共通のベタ状のパターンとして形成される。図７において、誘電体膜７２は容量絶縁膜として蓄積容量７０の形成位置においては直に容量電極７１及び画素電極９の一部に挟持され、蓄積容量７０と異なる位置では、好ましくは第３層間絶縁膜１８と共に、容量電極７１及び導電層３５と、画素電極９ａとを電気的に絶縁するように延在される。
【００７３】
蓄積容量７０において、上側電極は画素電極９の一部であるため画素電位側電極として機能し、容量電極７１は図５に示すようにベタ状のパターンとして、図３に示す容量配線３００と一体的に形成され、電位固定の固定電位側電極として機能する。従って、本実施形態では、例えば仮に一対の容量電極を有する蓄積容量７０と画素電極９とを別個に設ける場合に比べて、ＴＦＴアレイ基板１０上の画素の積層構造を簡易にすることができる。尚、蓄積容量７０を設けることによって、画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶容量の保持特性が改善されるため、高コントラスト比を有する液晶装置を実現することができる。
【００７４】
図６又は図７において、接続部材９３ａは、画素電極９上においてこれとは別個に形成される。接続部材９３ａは、そのパターン形状や配置は、コンタクトホール３３ｂとの位置関係以外は画素電極９と同様の構成としてもよいし、異なる構成としてもよい。コンタクトホール３３ｂは、図４又は図７において、蓄積容量７０とは異なる位置において、画素電極９及び誘電体膜７２、更には第３層間絶縁膜１８を貫通して、導電層３５の表面に至るように形成されている。コンタクトホール３３ｂは、図５に示すように開口部５ａ内の導電層３５と重なるように配置される。接続部材９３ａは、図６に示すようにコンタクトホール３３ｂに平面的に見て重なる島状のパターンで形成される。
【００７５】
導電層３５は、図７において、接続部材９３ａによりコンタクトホール３３ｂを介して、画素電極９における蓄積容量７０とは異なる位置、即ち蓄積容量７０を構成する一部以外の他部に電気的に接続される。
【００７６】
本実施形態では、画素電極９と共に、ベタ状のパターンで形成された誘電体膜７２及び容量電極７１は夫々、透明材料により形成されるのが好ましい。この場合、開口領域において画素電極９、誘電体膜７２及び容量電極７１において光を透過させることが可能となる。容量電極７１は、例えば画素電極９と同一の透明導電材料、好ましくはＩＴＯ（Indium Tin Oxide）から形成される。従って、開口領域と重なるように配置させても蓄積容量７０において光を透過させることができる。即ち、開口領域を狭めることなく、ここに蓄積容量７０を形成することができる。よって、画素内のより広い領域に蓄積容量７０を形成することができるため、その容量値を増大させつつ、高開口率を維持することが可能となる。
【００７７】
更には接続部材９３ａも透明導電材料、例えばＩＴＯから形成されるようにしてもよい。これにより接続部材９３ａをも、図６に示すように画素電極９と共に開口領域に配置させることが可能となる。即ち、接続部材９３ａを開口領域と重ねて配置させても、光を透過させることができる。よって、接続部材９３ａを設けることで開口領域を狭めてしまう事態を回避して、高開口率を維持することが可能となる。
【００７８】
一方、接続部材９３ａは遮光性の導電材料により形成するようにしてもよい。図８には、本実施形態の変形例について、基板上での画素電極及び接続部材の構成例を、データ線や走査線と共に透過的に示した模式図である。
【００７９】
上述した画素の積層構造において、本発明に係る「遮光膜」の一例がデータ線６や走査線１１として構成され、ＴＦＴ３０の半導体層３０ａに対して進行する光を遮光することができる。図８において、接続部材９３ａは少なくとも部分的に、データ線６や走査線１１と重なると共に、遮光性の材料により形成されるのが好ましい。この場合、半導体層３０ａに対して接続部材９３ａをも重なるパターンとして形成することで、データ線６や走査線１１に加えて接続部材９３ａによっても半導体層３０ａに対して入射する光を遮ることで、低減できる。これにより、より確実にＴＦＴ３０の光リーク電流を低減することが可能となる。
【００８０】
次に、図９から図１１を参照して、上述の液晶装置の製造方法について工程毎に説明する。以下では、図４から図７を参照して説明した画素の積層構造の主要部についてのみ製造プロセスを詳細に説明し、それ以外の例えば配向膜等については詳細な説明を省略する。図９から図１１は夫々、図７の断面部分について製造プロセスの工程毎の構成を示す断面図である。
【００８１】
図９（ａ）において、ＴＦＴアレイ基板１０上に、走査線１１及びＴＦＴ３０、更にはデータ線６及び中継層７を形成する。この際、各層間を絶縁する下地絶縁膜１２及び第１層間絶縁膜１４を形成し、コンタクトホール３１及び３２を開孔する。
【００８２】
図９（ｂ）において、第２層間絶縁膜１５、及び第２層間絶縁膜１５にコンタクトホール３３ａを開孔し、容量電極７１を形成する。容量電極７１は、例えばＩＴＯ膜をスパッタリング等により第２層間絶縁膜１５上にベタ状に形成した後、エッチング処理等によって開口部５ａと共に導電層３５を形成する。容量電極７１が導電層３５と同一膜により形成されることで、導電層３５を容量電極７１と同一の機会に成膜することができるため、製造プロセスを簡略化させることが可能となる。
【００８３】
図９（ｃ）において、容量電極７１及び導電層３５上に、第３層間絶縁膜１８を形成し、更には誘電体膜７２を例えばベタ状に形成する。第３層間絶縁膜１８において蓄積容量７０の形成位置には、誘電体膜７２が既に説明したように容量電極７１と画素電極９とに直接に挟持されるように、開口を形成する。
【００８４】
図１０（ａ）において、誘電体膜７２上に画素電極９を形成し、蓄積容量７０を形成する。続いて、図１０（ｂ）において、画素電極９上にレジスト膜９３０を形成する。レジスト膜９３０は、コンタクトホール３３ｂの形成位置に対応して開口９３０ｈを有する所定のパターンとして、例えばフォトリソグラフィ法により形成する。
【００８５】
その後、図１１（ａ）において、レジスト膜９３０を介して画素電極９及び誘電体膜７２、更には第３層間絶縁膜１８に対して例えばエッチング処理を施し、コンタクトホール３３ｂを開孔する。続いて、図１１（ｂ）において、レジスト膜９３０を例えばアッシング処理或いは剥離により除去する。その後、図７に示すような接続部材９３ａを形成する。
【００８６】
ここで、比較例について、本実施形態と異なる点についてのみ図１２から図１４を参照して詳細に説明する。図１２は、比較例について図７に対応する断面部分の構成を示す断面図である。図１３及び図１４は夫々、図１２の断面部分について製造プロセスの工程毎の構成を示す断面図である。
【００８７】
図１２において、コンタクトホール３３ｃは、誘電体膜７２及び第３層間絶縁膜１８を貫通して、導電層３５の表面に至るように形成される。導電層３５は、コンタクトホール３３ｃを介して直に画素電極９と電気的に接続されている。
【００８８】
このような構成によれば、その製造プロセスは、図１３（ａ）において、第３層間絶縁膜１８上に誘電体膜７２を形成した後、図１３（ｂ）において、コンタクトホール３３ｃの形成位置に対応して開口９３０ｃｈを有する所定パターンのレジスト膜９３０を形成する。
【００８９】
その後、図１４（ａ）において、レジスト膜９３０を介して誘電体膜７２及び第３層間絶縁膜１８に対して例えばエッチング処理を施し、コンタクトホール３３ｃを開孔する。続いて、図１４（ｂ）において、レジスト膜９３０を除去し、画素電極９を形成し、蓄積容量７０を形成する。
【００９０】
比較例によれば、レジスト膜９３０を誘電体膜７２の直上に所定のパターンで形成し、コンタクトホール３３ｃを開孔した後、これを除去する。この際、完全に除去するのは困難であることからレジスト膜９３０を構成する例えば有機材料の残留物が付着することにより、これに加えて若しくは代えてレジスト膜９３０を除去する工程における異なる装置内での処理により、誘電体膜７２における蓄積容量７０の形成位置を含めての汚染が生じるおそれがある。
【００９１】
これに対して本実施形態の製造プロセスによれば、レジスト膜９３０の形成は蓄積容量７０が形成された後であるため、蓄積容量７０の形成位置においてレジスト膜９３０は誘電体膜７２に対して画素電極９を介して配置される。よって、少なくとも蓄積容量７０の形成される位置において誘電体膜７２を画素電極９により保護し、その表面がレジスト膜９３０に直接に接触するのを防止できる。
【００９２】
従って、コンタクトホール３３ｂの形成後、レジスト膜９３０を除去する各工程で、少なくとも蓄積容量７０の形成位置において誘電体膜７２上にレジスト膜９３０の残留物が付着したり、装置内にその表面が曝されたりすることを防止できるため、蓄積容量７０を構成する誘電体膜７２の一部が汚染されるのをより有効に防止することが可能となる。
【００９３】
よって、蓄積容量７０の容量値が不安定になったり、蓄積容量７０の耐圧が低下したりするなどの不具合の発生を低減或いは防止できる。蓄積容量７０の形成位置以外で、画素電極９及び容量電極７１が誘電体膜７２を介して重なる位置においても、上述と同様に誘電体膜７２を画素電極９により保護することができるため、誘電体膜７２の汚染に起因して画素電極９及び容量電極７１間が電気的にショートするような不具合もより確実に低減或いは防止できる。
【００９４】
従って、本実施形態によれば、液晶装置の信頼性や製造プロセスの歩留まりを向上させることができ、且つ液晶装置において高品位な表示を行うことが可能となる。
【００９５】
尚、上述した本実施形態では、導電層３５を容量電極７１と同一膜により形成する場合について説明したが、容量電極７１と異なる材料により、異なる層、即ち容量電極７１より下層側に配置されるようにしてもよい。例えば図７において、導電層３５は配置されず、代わりにデータ線６ａと同層の中継層７が、本発明に係る「導電層」の一例として形成されるようにしてもよい。この場合、コンタクトホール３３ｂは、画素電極９及び誘電体膜７２、更には第２及び第３層間絶縁膜１５及び１８を貫通して、中継層７の表面に至るように開孔される。
【００９６】
但しこのような構成と比較して、図７に示すように中継層７が、これとは別個の導電層３５及び２種のコンタクトホール３３ａ及び３３ｂを介して接続部材９３ａと電気的に接続される場合には、コンタクトホール３３ｂの積層構造の層間（或いは積層）方向の長さをより短くすることができる。従って、コンタクトホール３３ｂを介して接続部材９３ａにより、より確実に且つ容易に、導電層３５及び画素電極９を互いに電気的に接続することが可能となる。
【００９７】
＜第２実施形態＞
次に、第２実施形態について説明する。第２実施形態は、画素の積層構造が一部、第１実施形態とは異なっている。以下では第１実施形態と異なる構成についてのみ着目して詳細に説明し、同様の構成については特に図４から図７と同一の符号を付して示すと共に、説明を省略することもある。
【００９８】
図１５は、第２実施形態について、画素の積層構造において主要な構成要素の構成例を示す断面図である。図１５を参照して、ＴＦＴアレイ基板１０上の画素の積層構造について特に詳細に説明することとし、図においては説明に足りる主要な構成を示し、例えば配向膜等の構成については図示を省略してある。
【００９９】
図１５に示す積層構造では、第１層に走査線１１が形成され、第１層と下地絶縁膜１２によって絶縁されて、第２層にＴＦＴ３０が形成され、第２層より上層側の層間絶縁膜１４にコンタクトホール３１及び３２が夫々開孔される。
【０１００】
層間絶縁膜１５上の図１５中の最上層側には、容量電極７１、誘電体膜７２及び画素電極９が形成され、蓄積容量７０が設けられる。容量電極７１の開口部に導電層３５が設けられ、画素電極９及び誘電体膜７２、更には層間絶縁膜１８を貫通してコンタクトホール３３ｂが開孔される。導電層３５は、コンタクトホール３３ｂを介して接続部材９３ａにより画素電極９に電気的に接続される。
【０１０１】
従って、第２実施形態においても第１実施形態と同様の製造プロセスにより、蓄積容量７０を構成する誘電体膜７２の一部が汚染されるのをより有効に防止できる。その結果、第１実施形態と同様の利益を享受することが可能である。
【０１０２】
第２実施形態では、積層構造の第３層に、コンタクトホール３１を介してＴＦＴ３０のソース領域３０ａ１に電気的に接続された中継電極（或いは配線）８３１、並びにコンタクトホール３２を介してＴＦＴ３０のドレイン領域３０ａ３に電気的に接続された中継電極（或いは配線）７ａが設けられる。層間絶縁膜１７を介して第３層より上層側の第４層には、データ線６、及び層間絶縁膜１５に開孔されたコンタクトホール３３ａを介して導電層３５に電気的に接続された中継電極（或いは配線）８３３が設けられる。
【０１０３】
層間絶縁膜１７にはコンタクトホール３３ｃ及び３４が開孔される。ＴＦＴ３０のソース領域３０ａ１は、コンタクトホール３１及び３４を介して中継電極８３１によりデータ線６に電気的に接続され、ＴＦＴ３０のドレイン領域３０ａ３は、コンタクトホール３２、３３ｃ、３３ａ及び３３ｂを介して、中継電極７ａ及び８３３、導電層３５及び接続部材９３ａにより画素電極９に電気的に接続される。
【０１０４】
データ線６に加えて、中継電極７ａ、８３１及び８３３が夫々、好ましくは遮光性の導電材料により、半導体層３０ａに重なるパターンとして形成されることで、データ線６の配置された側から半導体層３０ａに対して進行してくる光を遮光することができる。従って、データ線６に加えて、このデータ線６が配置された第４層及びそれよりも下層側の第３層の両方で、中継電極７ａ、８３１及び８３３によっても半導体層３０ａに対して入射する光を低減できる。これにより、より確実にＴＦＴ３０の光リーク電流を低減することが可能となる。
【０１０５】
＜電子機器＞
次に、図１６を参照しながら、上述した液晶装置を、電子機器の一例であるプロジェクタにライトバルブとして適用した例を説明する。図１６は、プロジェクタの構成例を示す平面図である。
【０１０６】
図１６において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１０７】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０９】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１０】
尚、図１６を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１１】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１１２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【０１１３】
９…画素電極、１０…ＴＦＴアレイ基板、３３ｂ…コンタクトホール、３５…導電層、７０…蓄積容量、７１…容量電極、７２…誘電体膜、９３ａ…接続部材
【特許請求の範囲】
【請求項１】
基板上に、
画素電極と、
該画素電極の下層側に、前記画素電極に誘電体膜を介して対向するように設けられた容量電極と、
前記誘電体膜よりも下層側に配置された導電層と、
少なくとも前記画素電極及び前記誘電体膜を貫通して前記導電層の表面に至るように開孔されたコンタクトホールに、前記基板上で平面的に見て重なるように島状に形成されており、前記画素電極と前記導電層とを互いに電気的に接続する接続部材と
を備えることを特徴とする電気光学装置。
【請求項２】
前記容量電極は、透明材料により形成されることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記導電層は、前記容量電極と同一膜により形成されることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記接続部材は、透明材料により形成されることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記導電層に電気的に接続されたトランジスタと、
該トランジスタに重なる遮光膜と
を備え、
前記接続部材は、前記遮光膜と少なくとも部分的に重なるように形成される
ことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
基板上に導電層を形成する工程と、
前記導電層と同層に又は前記導電層よりも上層側に容量電極を形成する工程と、
前記導電層及び前記容量電極を覆うように誘電体膜を形成する工程と、
前記容量電極に前記誘電体膜を介して対向するように画素電極を形成する工程と、
少なくとも前記画素電極及び前記誘電体膜を貫通して前記導電層の表面に至るコンタクトホールを開孔する工程と、
前記画素電極と前記導電層とを互いに電気的に接続するように、前記コンタクトホールと前記基板上で平面的に見て重なるように島状に接続部材を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項７】
前記コンタクトホールを開孔する工程は、前記画素電極上に所定パターンのレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、少なくとも前記画素電極及び前記誘電体膜に対してエッチング処理を施す工程と、
前記レジスト膜を除去する工程と
を含むことを特徴とする請求項６に記載の電気光学装置の製造方法。
【請求項８】
請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項１】
基板上に、
画素電極と、
該画素電極の下層側に、前記画素電極に誘電体膜を介して対向するように設けられた容量電極と、
前記誘電体膜よりも下層側に配置された導電層と、
少なくとも前記画素電極及び前記誘電体膜を貫通して前記導電層の表面に至るように開孔されたコンタクトホールに、前記基板上で平面的に見て重なるように島状に形成されており、前記画素電極と前記導電層とを互いに電気的に接続する接続部材と
を備えることを特徴とする電気光学装置。
【請求項２】
前記容量電極は、透明材料により形成されることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記導電層は、前記容量電極と同一膜により形成されることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記接続部材は、透明材料により形成されることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記導電層に電気的に接続されたトランジスタと、
該トランジスタに重なる遮光膜と
を備え、
前記接続部材は、前記遮光膜と少なくとも部分的に重なるように形成される
ことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
基板上に導電層を形成する工程と、
前記導電層と同層に又は前記導電層よりも上層側に容量電極を形成する工程と、
前記導電層及び前記容量電極を覆うように誘電体膜を形成する工程と、
前記容量電極に前記誘電体膜を介して対向するように画素電極を形成する工程と、
少なくとも前記画素電極及び前記誘電体膜を貫通して前記導電層の表面に至るコンタクトホールを開孔する工程と、
前記画素電極と前記導電層とを互いに電気的に接続するように、前記コンタクトホールと前記基板上で平面的に見て重なるように島状に接続部材を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項７】
前記コンタクトホールを開孔する工程は、前記画素電極上に所定パターンのレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、少なくとも前記画素電極及び前記誘電体膜に対してエッチング処理を施す工程と、
前記レジスト膜を除去する工程と
を含むことを特徴とする請求項６に記載の電気光学装置の製造方法。
【請求項８】
請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１０−１６９９１２（Ｐ２０１０−１６９９１２Ａ）
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願番号】特願２００９−１２６８３（Ｐ２００９−１２６８３）
【出願日】平成２１年１月２３日（２００９．１．２３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年８月５日（２０１０．８．５）
【国際特許分類】
【出願日】平成２１年１月２３日（２００９．１．２３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]