トランジスタ及びその作製方法
【課題】スイッチング特性が良好で、且つ信頼性が高いトランジスタを提供する。
【解決手段】例えば、ボトムゲートトップコンタクト構造のトランジスタを作製するに際して、第１の配線層を形成し、該第１の配線層を覆って第１の絶縁膜を形成し、該第１の絶縁膜上に半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜に少なくとも２段階のエッチングを行って第２の配線層を離間させて形成し、前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第１のエッチング工程と、前記導電膜及び前記半導体層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有する方法によりトランジスタを作製する。
【解決手段】例えば、ボトムゲートトップコンタクト構造のトランジスタを作製するに際して、第１の配線層を形成し、該第１の配線層を覆って第１の絶縁膜を形成し、該第１の絶縁膜上に半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜に少なくとも２段階のエッチングを行って第２の配線層を離間させて形成し、前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第１のエッチング工程と、前記導電膜及び前記半導体層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有する方法によりトランジスタを作製する。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタ及びその作製方法に関する。
【背景技術】
【０００２】
近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目されている。半導体特性を示す金属酸化物は、トランジスタに適用することができる（特許文献１及び特許文献２）。
【０００３】
トランジスタは、様々に分類される。例えば、基板とゲートとチャネル形成領域の位置関係により、ボトムゲート型構造とトップゲート型構造に分類される。チャネル形成領域と基板の間にゲートが配されたトランジスタ構造はボトムゲート型構造と呼ばれる。一方で、ゲートと基板の間にチャネル形成領域が配されたトランジスタ構造はトップゲート型構造と呼ばれる。
【０００４】
または、ソース及びドレインと、チャネルを形成する半導体層の接続箇所によりボトムコンタクト型とトップコンタクト型に分類される。ソース及びドレインと、チャネルを形成する半導体層の接続箇所が、基板側に配される構造はボトムコンタクト構造と呼ばれる。ソース及びドレインと、チャネルを形成する半導体層の接続箇所が、基板とは逆に配される構造はトップコンタクト構造と呼ばれる。
【０００５】
即ち、トランジスタは、ＢＧＢＣ（ボトムゲートボトムコンタクト）構造、ＢＧＴＣ（ボトムゲートトップコンタクト）構造、ＴＧＴＣ（トップゲートトップコンタクト）構造、ＴＧＢＣ（トップゲートボトムコンタクト）構造のいずれかに分類される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、オン電流が十分に大きく、オフ電流が十分に小さいトランジスタを提供することを課題とする。オン電流が十分に大きく、オフ電流が十分に小さいトランジスタはスイッチング特性を良好なものとすることができる。
【０００８】
ところで、トランジスタを各種製品に応用するに際して、トランジスタは高い信頼性を有することが好ましい。
【０００９】
トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下、ＢＴ試験と呼ぶ。）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値電圧の変化量が小さいほど信頼性が高い。
【００１０】
具体的には、トランジスタが形成されている基板の温度を一定に維持し、トランジスタのソースとドレインを同電位とし、ゲートにはソース及びドレインとは異なる電位を一定時間与える。基板の温度は、試験目的に応じて適宜設定すればよい。なお、「＋ＢＴ試験」では、ゲートに与える電位がソース及びドレインの同電位よりも高く、「−ＢＴ試験」では、ゲートに与える電位がソース及びドレインの同電位よりも低い。
【００１１】
ＢＴ試験の試験強度は、基板温度、ゲート絶縁層に加えられる電界強度及び電界印加時間により決定することができる。ゲート絶縁層中の電界強度は、ゲート、ソース及びドレイン間の電位差をゲート絶縁層の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁層中の電界強度を２ＭＶ／ｃｍとする場合には、該電位差を２０Ｖとすればよい。
【００１２】
なお、チャネル形成領域に酸化物半導体を用いたトランジスタにおいてもＢＴ試験によるしきい値電圧の変化が確認される。
【００１３】
そこで、本発明の一態様は、長期間の使用に際しても、しきい値電圧がシフトしにくく、信頼性の高いトランジスタを提供することを課題とする。
【００１４】
従って、本発明の一態様として、好ましくは、スイッチング特性が良好で、且つ信頼性が高いトランジスタを提供することを課題とする。
【課題を解決するための手段】
【００１５】
本発明の一態様である信頼性が高いトランジスタは、設けられる各層の被覆性を良好なものとすることで得ることができる。トランジスタに設けられる各層の被覆性を高めるために、特に、配線層のテーパ角を小さくする。
【００１６】
本発明の一態様の好ましい形態として、具体的な構成を以下に説明する。
【００１７】
本発明の一態様は、少なくとも第１のエッチングと第２のエッチングにより構成されるエッチング方法である。第１のエッチングには、「エッチングされる膜」に対するエッチングレートが「該エッチングされる膜の下に接して設けられている層」に対するエッチングレートより高く、且つ該エッチングを、マスクを後退させつつ行うことができるエッチング方法を採用する。第２のエッチングには、「該エッチングされる膜の下に接して設けられている層」に対するエッチングレート、及び「該エッチングされる膜」に対するエッチングレートが第１のエッチングよりも高い方法を採用することが好ましい。
【００１８】
本発明の一態様において、第２のエッチングは第１のエッチングよりも短時間の工程であることが好ましい。
【００１９】
本発明の一態様であるエッチング方法は、トランジスタの作製工程に適用することができる。特に、「エッチングされる膜」が導電膜である場合に、本発明の一態様であるエッチング方法を適用することが好ましい。
【００２０】
ＢＧＴＣ構造において、「エッチングされる膜」がソース電極及びドレイン電極となる導電膜であり、「該エッチングされる膜の下に接して設けられている層」が半導体層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
【００２１】
ＢＧＢＣ構造において、「エッチングされる膜」がソース電極及びドレイン電極となる導電膜であり、「該エッチングされる膜の下に接して設けられている層」がゲート絶縁層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
【００２２】
ただし、これに限定されず、ＢＧＴＣ構造またはＢＧＢＣ構造において、ゲート電極となる導電膜のエッチングに際して、本発明の一態様であるエッチング方法を適用してもよい。このとき、「該エッチングされる膜の下に接して設けられている層」は基板である。
【００２３】
ＴＧＴＣ構造において、「エッチングされる膜」がソース電極及びドレイン電極となる導電膜であり、「該エッチングされる膜の下に接して設けられている層」が半導体層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
【００２４】
ＴＧＢＣ構造において、「エッチングされる膜」がソース電極及びドレイン電極となる導電膜であり、「該エッチングされる膜の下に接して設けられている層」が下地層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
【００２５】
ただし、これに限定されず、ＴＧＴＣ構造またはＴＧＢＣ構造においても、ゲート電極となる導電膜のエッチングに際して、本発明の一態様であるエッチング方法を適用してもよい。このとき、「該エッチングされる膜の下に接して設けられている層」はゲート絶縁層である。
【００２６】
本発明の一態様であるエッチング方法の一構成例を挙げる。例えば、「エッチングされる膜」がＴｉ、Ｗ、Ｍｏ若しくはＴａ、またはこれらの窒化物膜であり、且つ「該エッチングされる膜の下に接して設けられている層」が酸化物半導体層である場合には、第１のエッチングはＳＦ６を用いて行い、第２のエッチングはＢＣｌ３とＣｌ２の混合ガスにより行うことが好ましい。
【００２７】
なお、テーパ角とは、基板面と層の側面がなす内角の角度をいう。ここで、テーパ角は、０°より大きく１８０°より小さい。
【発明の効果】
【００２８】
本発明の一態様によれば、配線層のテーパ角を小さくしつつ、半導体層の厚さを調整してトランジスタを得ることができる。
【００２９】
そして、配線層のテーパ角が小さいため、配線層を覆って設けられる層の被覆性が良好なトランジスタを得ることができる。
【００３０】
そして、半導体層の厚さを調整することで、半導体層のオン電流を十分に大きくし、オフ電流を十分に小さくすることができる。更には、エッチングに起因する基板面内における半導体層の厚さのばらつきを防ぎ、特性のばらつきをも抑制することができる。
【００３１】
本発明の一態様によれば、ＢＴ試験におけるトランジスタの特性シフトが小さいトランジスタを得ることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図２】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図３】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図４】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図５】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図６】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図７】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図８】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図９】本発明の一実施の形態に係る電子機器を説明する図。
【図１０】本発明の一実施例で説明するＳＴＥＭ像。
【図１１】本発明の一実施例で説明するＳＴＥＭ像。
【図１２】本発明の一実施例で説明するＳＴＥＭ像。
【発明を実施するための形態】
【００３３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さないことがある。
【００３４】
なお、以下の説明において、第１、第２などの序数は、説明の便宜上付したものであり、その数を限定するものではない。
【００３５】
（実施の形態１）
本実施の形態は、本発明の一態様であるトランジスタ及びその作製方法について説明する。
【００３６】
図１及び図２を参照して説明する本実施の形態のトランジスタの作製方法は、第１の配線層１０２を形成し、第１の配線層１０２を覆って第１の絶縁層１０４を形成し、第１の絶縁層１０４上に半導体層１０５を形成し、半導体層１０５上に導電膜１０７を形成し、導電膜１０７に少なくとも２段階のエッチングを行って第２の配線層１０８を離間させて形成し、該２段階のエッチングが、少なくとも導電膜１０７に対するエッチングレートが半導体層１０５に対するエッチングレートより高い条件により行う第１のエッチング工程と、導電膜１０７及び半導体層１０５に対するエッチングレートが、第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とする。
【００３７】
図１及び図２は、本実施の形態のトランジスタの作製方法を説明する図である。
【００３８】
まず、基板１００上に第１の配線層１０２を選択的に形成し、第１の配線層１０２を覆って第１の絶縁層１０４を形成し、第１の絶縁層１０４上に半導体層１０５を選択的に形成する（図１（Ａ））。
【００３９】
基板１００は、絶縁性表面を有するものを用いればよい。例えば、ガラス基板、石英基板、表面に絶縁層が設けられた半導体基板、または表面に絶縁層が設けられたステンレス基板を用いればよい。
【００４０】
第１の配線層１０２は、少なくともトランジスタのゲート電極を構成する。第１の配線層１０２は、導電性材料により形成すればよい。
【００４１】
第１の絶縁層１０４は、少なくともトランジスタのゲート絶縁層を構成する。第１の絶縁層１０４は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形成すればよいが、スパッタリング法により形成することが好ましい。半導体層１０５に接する第１の絶縁層１０４からは、水分及び水素を極力除去しておくことが好ましいからである。
【００４２】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００４３】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００４４】
半導体層１０５は、ここでは酸化物半導体により形成する。
【００４５】
半導体層１０５を形成する酸化物半導体としては、不純物が除去され、酸化物半導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化することにより真性（Ｉ型）化または実質的に真性（Ｉ型）化された酸化物半導体を用いる。
【００４６】
高純度化された酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【００４７】
半導体層１０５を形成する酸化物半導体層中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。オフ電流は小さければ小さいほど好ましい。
【００４８】
このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、第１の絶縁層１０４と半導体層１０５の界面は重要である。そのため高純度化された酸化物半導体に接する第１の絶縁層１０４は、高品質であることが好ましい。
【００４９】
第１の絶縁層１０４は、例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより形成されることで、緻密で絶縁耐圧を高くできるため好ましい。高純度化された酸化物半導体と高品質なゲート絶縁層が密接するように形成されることにより、界面準位を低減し、界面特性を良好なものとすることができるからである。
【００５０】
もちろん、第１の絶縁層１０４として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用してもよい。
【００５１】
半導体層１０５を形成する酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、当該酸化物半導体がＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、Ｉｎ、ＧａまたはＺｎを有する酸化物膜という意味であり、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００５２】
半導体層１０５を形成する酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものを用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。また、上記酸化物半導体がＳｉＯ２を含んでもよい。
【００５３】
また、半導体層１０５を形成する酸化物半導体の薄膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。
【００５４】
半導体層１０５を形成する酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により成膜する。また、半導体層１０５は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
【００５５】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、Ｉｎ、ＧａまたはＺｎを有する酸化物膜、という意味であり、その化学量論比はとくに問わない。
【００５６】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００５７】
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
【００５８】
次に、半導体層１０５に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、または４００℃以上基板の歪み点未満とする。本実施の形態では、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後酸化物半導体層を得る。なお、第１の加熱処理は酸化物半導体層の形成後であればよく、このタイミングに限定されない。更には、第１の加熱処理を行う雰囲気は、窒素雰囲気に限定されず、酸素と窒素の混合雰囲気でもよいし、酸素雰囲気でもよいし、水分が十分に除去された空気（Ｄｒｙ Ａｉｒ）でもよい。第１の加熱処理後は、大気曝露を避けるなどして、酸化物半導体層への水や水素の再混入を防ぐことが好ましい。
【００５９】
なお、半導体層１０５を形成する前に予備加熱を行うことで、脱水化または脱水素化してもよい。
【００６０】
なお、半導体層１０５を形成する前に成膜室内の残留水分と水素を十分に除去することが好ましい。従って、半導体層の形成前に、吸着型の真空ポンプ（例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプ）を用いて排気を行うことが好ましい。
【００６１】
次に、第１の絶縁層１０４及び半導体層１０５を覆って導電膜１０７を形成する（図１（Ｂ））。
【００６２】
導電膜１０７は、導電性材料により形成すればよい。導電性材料として、例えば、Ｔｉ、Ｗ、Ｍｏ若しくはＴａまたはこれらの窒化物が挙げられる。
【００６３】
次に、導電膜１０７上にレジストマスク１０９を選択的に形成する（図１（Ｃ））。
【００６４】
レジストマスク１０９は、フォトリソグラフィ法により形成すればよい。
【００６５】
次に、導電膜１０７に対して第１のエッチングを行って第２の配線層１０８を形成する（図１（Ｄ））。第２の配線層１０８は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第１のエッチングは、導電膜１０７に対するエッチングレートが第１の絶縁層１０４及び半導体層１０５に対するエッチングレートより高く、且つレジストマスク１０９を縮小（後退）させつつ行う。
【００６６】
第１のエッチングでは、導電膜１０７に対するエッチングレートが第１の絶縁層１０４及び半導体層１０５に対するエッチングレートより高いため、第１の絶縁層１０４及び半導体層１０５のエッチングを抑制しつつ、導電膜１０７をエッチングすることができる。このため、半導体層１０５の基板面内における膜厚分布のばらつきを低減することができる。
【００６７】
そして、第１のエッチングでは、レジストマスク１０９は、エッチングが進行するにつれて縮小する。そのため、導電膜１０７のレジストマスク１０９と重畳する部分はエッチングの進行に従って次第に露出されていく。このように、エッチングの進行につれて導電膜１０７が次第に露出されていくことで、導電膜１０７の表面がエッチングガスに曝される時間が異なることになる。すなわち、早期に露出される部分（レジストマスク１０９の外縁と重畳する部分）の導電膜１０７は、エッチングガスに曝される時間が長いため、深くエッチングされる。そして、レジストマスク１０９の外縁と重畳する部分から内側に進むにつれて表面がエッチングガスに曝される時間が短くなるため、エッチングされる深さが小さい。従って、導電膜１０７は、レジストマスク１０９の外縁と重畳する部分から内側に進むにつれて徐々に厚さが増加するテーパ形状を有することになる。
【００６８】
第１のエッチングを用いることで、テーパ形状を有する第２の配線層１０８が形成される。なお、レジストマスク１０９は、第１のエッチングにより縮小されてレジストマスク１１１となる（図１（Ｄ））。
【００６９】
第１のエッチングは、具体的には、ＳＦ６により行うことが好ましい。
【００７０】
次に、第２のエッチングを行う。第２のエッチングを行うことで、半導体層１０５の少なくとも第２の配線層１０８と重畳していない部分がエッチングされて半導体層１０６が形成される（図２（Ａ））。
【００７１】
第２のエッチングは、少なくとも半導体層１０５に対するエッチングレートを、第１のエッチングよりも高くして行うことが好ましい。更には、第２のエッチングでは、第１の絶縁層１０４に対するエッチングレートが低い条件を用いることが好ましい。
【００７２】
ここで、第２のエッチングにおける半導体層１０５に対するエッチングレートを、第１のエッチングによるエッチングレートより高くすることで、半導体層１０５がエッチングされる。このとき、半導体層１０５のエッチングされる深さは、０ｎｍより大きく、５ｎｍ以下であることが好ましい。このように行う第２のエッチングにより、大面積基板であっても半導体層１０６の第１の厚さと第２の厚さの差のばらつきが小さいものとなる。更に、第１のエッチングによる半導体層１０５表面の残渣を除去することができる。このため、トランジスタ特性を向上させることができる。
【００７３】
なお、半導体層１０６のバックチャネル部におけるテーパ角は、半導体層１０５のエッチングレートに対する導電膜１０７のエッチングレートにより決まる。そして、第２の配線層１０８のテーパ角は、導電膜１０７のエッチングレートに対するレジストマスク１０９のエッチングレートにより決まる。
【００７４】
なお、第２のエッチングは、レジストマスク１１１を用いて行ってもよいし、第１のエッチング後にレジストマスク１１１を除去して第２の配線層１０８をマスクとして用いて行ってもよい。
【００７５】
第２のエッチングは、具体的には、ＢＣｌ３とＣｌ２の混合ガスにより行うことが好ましい。
【００７６】
第１のエッチング及び第２のエッチングを行うことにより、テーパ角の小さい配線層１０８を形成することができ、さらに半導体層１０５の膜厚ばらつきを低減させ、トランジスタ特性を向上させることができる。このため、トランジスタ特性のバラツキも低減させることができる。
以上説明したように、本実施の形態のトランジスタが完成する（図２（Ｂ））。
【００７７】
なお、図２（Ｂ）に示すトランジスタは、基板１００上に設けられており、第１の配線層１０２と、第１の配線層１０２を覆って設けられた第１の絶縁層１０４と、第１の絶縁層１０４上に設けられた半導体層１０６と、半導体層１０６を覆って設けられた第２の配線層１０８と、を有し、第２の配線層１０８と重畳していない部分の半導体層１０６の厚さ（ここで、第１の厚さとする。）は、第２の配線層１０８と重畳している部分の半導体層１０６の厚さ（ここで、第２の厚さとする。）よりも小さく、第１の厚さと第２の厚さの差は、０ｎｍより大きく５ｎｍ以下であることを特徴とする。
【００７８】
図２（Ｂ）に示すトランジスタは、配線層のテーパ角が小さいため、上層に設けられる層の被覆性が良好である。
【００７９】
そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第２の配線層１０８と第３の配線層１１２の間のリーク電流が抑えられる。
【００８０】
ここで、第２の配線層１０８のテーパ角は、１５°以上４５°以下とすることが好ましい。
【００８１】
更には、図２（Ｂ）に示すトランジスタにおいて、半導体層１０６の厚さを調整することが可能であるため、トランジスタのオン電流は十分に大きく、オフ電流は十分に小さい。更には、基板１００が大面積の基板であっても、エッチングに起因する基板面内における半導体層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。
【００８２】
半導体層１０６の厚さは、第１の絶縁層１０４の厚さとの関係で決定される。第１の絶縁層１０４の厚さが１００ｎｍの場合には、半導体層１０６は、概ね１５ｎｍ以上とすればよい。半導体層１０６の厚さを２５ｎｍ以上とすると、トランジスタの信頼性が向上する。半導体層１０６の厚さの好ましい範囲は、２５ｎｍ以上５０ｎｍ以下とする。
【００８３】
ところで、図２（Ｂ）に示すトランジスタには、更に第２の絶縁層１１０が形成されることが好ましい（図２（Ｃ））。
【００８４】
第２の絶縁層１１０は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形成すればよいが、スパッタリング法により形成することが好ましい。水分及び水素の再混入を防ぐことができるからである。特に、半導体層１０６と接する部分の第２の絶縁層１１０を酸化シリコンにより形成することが好ましい。または、第２の絶縁層１１０が複数の層が積層された構造である場合には、少なくとも、半導体層１０６に接する層を酸化シリコンにより形成し、酸化シリコン層上に有機樹脂層などを形成してもよい。
【００８５】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が第２の絶縁層１１０と接した状態で加熱される。なお、第２の加熱処理は第２の絶縁層１１０の形成後であればよく、このタイミングに限定されない。
【００８６】
そして、更には、半導体層１０６のチャネル形成領域と重畳して第２の絶縁層１１０上に第３の配線層１１２が選択的に形成されることが好ましい（図２（Ｄ））。第３の配線層１１２はバックゲートとして機能するため、導電性材料により形成すればよい。第３の配線層１１２は、電気的に独立した配線により引き回してもよいし、第１の配線層１０２と電気的に接続させてもよいし、または、フローティングにしてもよい。
【００８７】
第３の配線層１１２が、電気的に独立した配線により引き回される場合には、第１の配線層１０２の電位に依存しないバックゲートとして機能させることができる。この場合、バックゲートにより、しきい値電圧の制御が可能となる。
【００８８】
第３の配線層１１２が、第１の配線層１０２と電気的に接続されている場合には、第１の配線層１０２と同電位、または、第１の配線層１０２の電位に比例して変化する電位とすることができる。更には、トランジスタがオンしているときの単位面積あたりの電流を大きくすることができる。
【００８９】
第３の配線層１１２が、フローティングである場合には、第３の配線層１１２をバックゲートとして機能させることはできないが、半導体層１０６の更なる保護層として機能させることは可能である。
【００９０】
なお、高純度化された酸化物半導体層である半導体層１０６を適用したトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができる。すなわち、測定限界近傍または測定限界近傍以下までオフ電流を下げることができる。
【００９１】
（実施の形態２）
本発明は、実施の形態１に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、ＢＧＢＣ構造のトランジスタを形成してもよい。
【００９２】
図３及び図４は、本実施の形態のトランジスタの作製方法を説明する図である。
【００９３】
図３及び図４を参照して説明する本実施の形態のトランジスタの作製方法は、第１の配線層２０２を形成し、第１の配線層２０２を覆って第１の絶縁層２０３を形成し、第１の絶縁層２０３上に導電膜２０７を形成し、導電膜２０７に少なくとも２段階のエッチングを行って第１の絶縁層２０４及び離間した第２の配線層２０８を形成し、第１の絶縁層２０４及び第２の配線層２０８上に半導体層２０６を形成し、２段階のエッチングが、少なくとも導電膜２０７に対するエッチングレートが第１の絶縁層２０３に対するエッチングレートより高い条件により行う第１のエッチング工程と、導電膜２０７及び第１の絶縁層２０３に対するエッチングレートが、第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とする。
【００９４】
まず、基板２００上に第１の配線層２０２を選択的に形成し、第１の配線層２０２を覆って第１の絶縁層２０３を形成する（図３（Ａ））。
【００９５】
基板２００は、実施の形態１の基板１００と同様のものを用いればよい。
【００９６】
第１の配線層２０２は、少なくともトランジスタのゲート電極を構成する。第１の配線層２０２は、実施の形態１の第１の配線層１０２と同様の材料及び形成方法により形成することができる。
【００９７】
第１の絶縁層２０３は、実施の形態１の第１の絶縁層１０４と同様の材料及び形成方法により形成することができる。
【００９８】
次に、第１の絶縁層２０３上に導電膜２０７を形成し、導電膜２０７上にレジストマスク２０９を選択的に形成する（図３（Ｂ））。
【００９９】
導電膜２０７は、実施の形態１の導電膜１０７と同様の材料及び形成方法により形成することができる。
【０１００】
レジストマスク２０９は、実施の形態１のレジストマスク１０９と同様にフォトリソグラフィ法により形成することができる。
【０１０１】
次に、導電膜２０７に対して第１のエッチングを行って第２の配線層２０８を形成する（図３（Ｃ））。第２の配線層２０８は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第１のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第１のエッチングを行うことで、テーパ形状を有する第２の配線層２０８が形成される。なお、レジストマスク２０９は、第１のエッチングにより縮小されてレジストマスク２１１となる（図３（Ｃ））。
【０１０２】
次に、第２のエッチングを行う。第２のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第２のエッチングを行うことで、第１の絶縁層２０３の少なくとも第２の配線層２０８と重畳していない部分がエッチングされて第１の絶縁層２０４が形成される（図３（Ｄ））。第１の絶縁層２０４は、少なくともトランジスタのゲート絶縁層を構成する。
【０１０３】
次に、第２の配線層２０８及び第１の絶縁層２０４上に半導体層２０５を形成する（図４（Ａ））。
【０１０４】
半導体層２０５は、実施の形態１の半導体層１０５と同様の材料及び形成方法により形成することができる。
【０１０５】
次に、半導体層２０５を加工して半導体層２０６を形成する。このように、本実施の形態のトランジスタが完成する（図４（Ｂ））。
【０１０６】
図４（Ｂ）に示すトランジスタは、第１の配線層２０２と、第１の配線層２０２を覆って設けられた第１の絶縁層２０４と、第１の絶縁層２０４上に設けられた第２の配線層２０８と、第１の配線層２０２と重畳し、且つ第２の配線層２０８に接する半導体層２０６と、を有し、第２の配線層２０８と重畳していない部分の第１の絶縁層２０４の厚さ（ここで、第１の厚さとする。）は、第２の配線層２０８と重畳している部分の第１の絶縁層２０４の厚さ（ここで、第２の厚さとする。）よりも小さく、第１の厚さと第２の厚さの差は、０ｎｍより大きく５ｎｍ以下であることを特徴とする。
【０１０７】
図４（Ｂ）に示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。
【０１０８】
そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第２の配線層２０８と第３の配線層２１２の間のリーク電流が抑えられる。
【０１０９】
ここで、第２の配線層２０８のテーパ角は、１５°以上４５°以下とすることが好ましい。
【０１１０】
更には、図４（Ｂ）に示すトランジスタにおいて、半導体層と重畳する第１の絶縁層の厚さは調整することが可能であるため、ゲート電極から半導体層までの距離を調整することができる。更には、基板２００が大面積の基板であっても、エッチングに起因する基板面内における第１の絶縁層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。
【０１１１】
ところで、図４（Ｂ）に示すトランジスタには、更に第２の絶縁層２１０が設けられていることが好ましい（図４（Ｃ））。
【０１１２】
第２の絶縁層２１０は、実施の形態１の第２の絶縁層１１０と同様の材料及び形成方法により形成することができる。
【０１１３】
そして、更には、半導体層２０６のチャネル形成領域と重畳して第２の絶縁層２１０上に第３の配線層２１２が選択的に形成されることが好ましい（図４（Ｄ））。第３の配線層２１２が設けられることで、実施の形態１における第３の配線層１１２が設けられている場合と同様の効果を享受する。
【０１１４】
第３の配線層２１２は、実施の形態１の第３の配線層１１２と同様の材料及び形成方法により形成することができる。
【０１１５】
本実施の形態にて説明したように、半導体層の下に接して設けられる絶縁層の厚さを調整してＢＧＢＣ構造のトランジスタを作製することができる。なお、図示していないが、半導体層２０５を加工することなく、チャネル形成領域を有する半導体層として用いてもよい。
【０１１６】
（実施の形態３）
本発明は、実施の形態１及び実施の形態２に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、ＴＧＴＣ構造のトランジスタを形成してもよい。
【０１１７】
図５及び図６は、本実施の形態のトランジスタの作製方法を説明する図である。
【０１１８】
図５及び図６を参照して説明する本実施の形態のトランジスタの作製方法は、半導体層３０５を形成し、半導体層３０５上に導電膜３０７を形成し、導電膜３０７に少なくとも２段階のエッチングを行って半導体層３０６及び離間した第１の配線層３０８を形成し、第１の配線層３０８及び半導体層３０６を覆って絶縁層３１０を形成し、絶縁層３１０上に半導体層３０６と重畳して第２の配線層３１２を形成し、２段階のエッチングが、少なくとも導電膜３０７に対するエッチングレートが半導体層３０５に対するエッチングレートより高い条件により行う第１のエッチング工程と、導電膜３０７及び半導体層３０５に対するエッチングレートが、第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とする。
【０１１９】
まず、基板３００上に好ましくは下地絶縁層３０４を形成し、下地絶縁層３０４上に半導体層３０５を選択的に形成する（図５（Ａ））。
【０１２０】
基板３００は、実施の形態１の基板１００と同様のものを用いればよい。
【０１２１】
下地絶縁層３０４は、実施の形態１の第１の絶縁層１０４などと同様の材料及び形成方法により形成することができる。
【０１２２】
半導体層３０５は、実施の形態１の半導体層１０５と同様の材料及び形成方法により形成することができる。
【０１２３】
次に、下地絶縁層３０４及び半導体層３０５上に導電膜３０７を形成し、導電膜３０７上にレジストマスク３０９を選択的に形成する（図５（Ｂ））。
【０１２４】
導電膜３０７は、実施の形態１の導電膜１０７と同様の材料及び形成方法により形成することができる。
【０１２５】
レジストマスク３０９は、実施の形態１のレジストマスク１０９と同様にフォトリソグラフィ法により形成することができる。
【０１２６】
次に、導電膜３０７に対して第１のエッチングを行って第１の配線層３０８を形成する（図５（Ｃ））。第１の配線層３０８は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第１のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第１のエッチングを行うことで、テーパ形状を有する第１の配線層３０８が形成される。なお、レジストマスク３０９は、第１のエッチングにより縮小されてレジストマスク３１１となる（図５（Ｃ））。
【０１２７】
次に、第２のエッチングを行う。第２のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第２のエッチングを行うことで、半導体層３０５の少なくとも第１の配線層３０８と重畳していない部分がエッチングされて半導体層３０６が形成される（図５（Ｄ））。
【０１２８】
次に、第１の配線層３０８、半導体層３０６及び下地絶縁層３０４上に絶縁層３１０を形成する（図６（Ａ））。絶縁層３１０は、少なくともトランジスタのゲート絶縁層を構成する。
【０１２９】
絶縁層３１０は、実施の形態１の第１の絶縁層１０４と同様の材料及び形成方法により形成することができる。
【０１３０】
次に、絶縁層３１０上に、少なくとも半導体層３０６と重畳して第２の配線層３１２を選択的に形成する（図６（Ｂ））。第２の配線層３１２は、少なくともトランジスタのゲート電極を構成する。このように、本実施の形態のトランジスタが完成する。
【０１３１】
図６（Ｂ）に示すトランジスタは、半導体層３０６と、半導体層３０６上に離間して設けられた第１の配線層３０８と、第１の配線層３０８を覆って設けられた絶縁層３１０と、絶縁層３１０上に設けられた第２の配線層３１２と、を有し、第１の配線層３０８と重畳していない部分の半導体層３０６の厚さ（ここで、第１の厚さとする。）は、第１の配線層３０８と重畳している部分の半導体層３０６の厚さ（ここで、第２の厚さとする。）よりも小さく、第１の厚さと第２の厚さの差は、０ｎｍより大きく５ｎｍ以下であることを特徴とする。
【０１３２】
図６（Ｂ）に示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。
【０１３３】
そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第１の配線層３０８と第２の配線層３１２の間のリーク電流が抑えられる。
【０１３４】
ここで、第１の配線層３０８のテーパ角は、１５°以上４５°以下とすることが好ましい。
【０１３５】
更には、図６（Ｂ）に示すトランジスタにおいて、半導体層３０６の厚さは調整することが可能であるため、トランジスタのオン電流は十分に大きく、オフ電流は十分に小さい。更には、基板３００が大面積の基板であっても、エッチングに起因する基板面内における半導体層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。
【０１３６】
半導体層３０６の厚さは、絶縁層３１０の厚さとの関係で決定される。絶縁層３１０の厚さが１００ｎｍの場合には、半導体層３０６は、概ね１５ｎｍ以上とすればよい。半導体層３０６の厚さを２５ｎｍ以上とすると、トランジスタの信頼性が向上する。半導体層３０６の厚さの好ましい範囲は、２５ｎｍ以上５０ｎｍ以下とする。
【０１３７】
本実施の形態にて説明したように、半導体層の厚さを調整してＴＧＴＣ構造のトランジスタを作製することができる。
【０１３８】
なお、図示していないが、半導体層３０６と重畳して、下地絶縁層３０４と基板３００の間にバックゲートを設けてもよい。バックゲートが設けられることで、実施の形態１における第３の配線層１１２が設けられている場合と同様の効果を享受する。
【０１３９】
（実施の形態４）
本発明は、実施の形態１乃至実施の形態３に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、ＴＧＢＣ構造のトランジスタを形成してもよい。
【０１４０】
図７及び図８は、本実施の形態のトランジスタの作製方法を説明する図である。
【０１４１】
図７及び図８を参照して説明する本実施の形態のトランジスタの作製方法は、下地絶縁層４０３を形成し、下地絶縁層４０３上に導電膜４０７を形成し、導電膜４０７に少なくとも２段階のエッチングを行って下地絶縁層４０４及び第１の配線層４０８を離間させて形成し、下地絶縁層４０４及び第１の配線層４０８上に半導体層４０６を形成し、下地絶縁層４０４、半導体層４０６及び第１の配線層４０８を覆って絶縁層４１０を形成し、絶縁層４１０上に半導体層４０６と重畳して第２の配線層４１２を形成し、２段階のエッチングが、少なくとも導電膜４０７に対するエッチングレートが下地絶縁層４０３に対するエッチングレートより高い条件により行う第１のエッチング工程と、導電膜４０７及び下地絶縁層４０３に対するエッチングレートが、第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とする。
【０１４２】
まず、基板４００上に下地絶縁層４０３を形成し、下地絶縁層４０３上に導電膜４０７を形成し、導電膜４０７上にレジストマスク４０９を選択的に形成する（図７（Ａ））。
【０１４３】
基板４００は、実施の形態１の基板１００と同様のものを用いればよい。
【０１４４】
下地絶縁層４０３は、実施の形態１の第１の絶縁層１０４と同様の材料及び形成方法により形成することができる。
【０１４５】
導電膜４０７は、実施の形態１の導電膜１０７と同様の材料及び形成方法により形成することができる。
【０１４６】
レジストマスク４０９は、実施の形態１のレジストマスク１０９と同様にフォトリソグラフィ法により形成することができる。
【０１４７】
次に、導電膜４０７に対して第１のエッチングを行って第１の配線層４０８を形成する（図７（Ｂ））。第１の配線層４０８は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第１のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第１のエッチングを行うことで、テーパ形状を有する第１の配線層４０８が形成される。なお、レジストマスク４０９は、第１のエッチングにより縮小されてレジストマスク４１１となる（図７（Ｂ））。
【０１４８】
次に、第２のエッチングを行う。第２のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第２のエッチングを行うことで、下地絶縁層４０３の少なくとも第１の配線層４０８と重畳していない部分がエッチングされて下地絶縁層４０４が形成される（図７（Ｃ））。
【０１４９】
次に、第１の配線層４０８及び下地絶縁層４０４上に半導体層４０５を形成する（図７（Ｄ））。
【０１５０】
半導体層４０５は、実施の形態１の半導体層１０５と同様の材料及び形成方法により形成することができる。
【０１５１】
次に、半導体層４０５を加工して半導体層４０６を形成する（図８（Ａ））。
【０１５２】
次に、下地絶縁層４０４、第１の配線層４０８及び半導体層４０６を覆って絶縁層４１０を形成する（図８（Ｂ））。絶縁層４１０は、少なくともトランジスタのゲート絶縁層を構成する。
【０１５３】
絶縁層４１０は、実施の形態１の第１の絶縁層１０４と同様の材料及び形成方法により形成することができる。
【０１５４】
次に、絶縁層４１０上に、少なくとも半導体層４０６と重畳して第２の配線層４１２を選択的に形成する（図８（Ｃ））。第２の配線層４１２は、少なくともトランジスタのゲート電極を構成する。
【０１５５】
第２の配線層４１２は、実施の形態１の第３の配線層１１２と同様の材料及び形成方法により形成することができる。このように、本実施の形態のトランジスタが完成する（図８（Ｃ））。
【０１５６】
図８（Ｃ）に示すトランジスタは、下地絶縁層４０４と、下地絶縁層４０４上に離間して設けられた第１の配線層４０８と、下地絶縁層４０４及び第１の配線層４０８上に設けられた半導体層４０６と、半導体層４０６及び第１の配線層４０８を覆って設けられた絶縁層４１０と、絶縁層４１０上に半導体層４０６と重畳して設けられた第２の配線層４１２と、を有し、第１の配線層４０８と重畳していない部分の下地絶縁層４０４の厚さ（ここで、第１の厚さとする。）は、第１の配線層４０８と重畳している部分の下地絶縁層４０４の厚さ（ここで、第２の厚さとする。）よりも小さく、第１の厚さと第２の厚さの差は、０ｎｍより大きく５ｎｍ以下であることを特徴とする。
【０１５７】
図８（Ｃ）に示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。
【０１５８】
そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第１の配線層４０８と第２の配線層４１２の間のリーク電流が抑えられる。
【０１５９】
ここで、第１の配線層４０８のテーパ角は、１５°以上４５°以下とすることが好ましい。
【０１６０】
本実施の形態にて説明したように、下地の厚さを調整してＴＧＢＣ構造のトランジスタを作製することができる。
【０１６１】
なお、図示していないが、半導体層４０６と重畳して、下地絶縁層４０４と基板４００の間にバックゲートを設けてもよい。バックゲートが設けられることで、実施の形態１における第３の配線層１１２が設けられている場合と同様の効果を享受する。
【０１６２】
（実施の形態５）
次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機器には、実施の形態１乃至実施の形態４で説明した素子の少なくとも一つを搭載させる。本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などが挙げられる。
【０１６３】
図９（Ａ）は、ノート型のパーソナルコンピュータであり、筐体５０１、筐体５０２、表示部５０３、キーボード５０４などによって構成されている。筐体５０１と筐体５０２内には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ａ）に示すノート型のパーソナルコンピュータに実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６４】
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体５１１には、表示部５１３と、外部インターフェイス５１５と、操作ボタン５１４などが設けられている。更には、携帯情報端末を操作するスタイラス５１２などを備えている。本体５１１内には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ｂ）に示すＰＤＡに上記の実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６５】
図９（Ｃ）は、電子ペーパーを実装した電子書籍５２０であり、筐体５２１と筐体５２３の２つの筐体で構成されている。筐体５２１及び筐体５２３には、それぞれ表示部５２５及び表示部５２７が設けられている。筐体５２１と筐体５２３は、軸部５３７により接続されており、該軸部５３７を軸として開閉動作を行うことができる。そして、筐体５２１は、電源５３１、操作キー５３３、スピーカー５３５などを備えている。筐体５２１、筐体５２３の少なくとも一には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ｃ）に示す電子書籍に実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６６】
図９（Ｄ）は、携帯電話機であり、筐体５４０と筐体５４１の２つの筐体で構成されている。さらに、筐体５４０と筐体５４１は、スライドし、図９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。そして、筐体５４１は、表示パネル５４２、スピーカー５４３、マイクロフォン５４４、ポインティングデバイス５４６、カメラ用レンズ５４７、外部接続端子５４８などを備えている。そして、筐体５４０は、携帯電話機の充電を行う太陽電池セル５４９、外部メモリスロット５５０などを備えている。なお、アンテナは、筐体５４１に内蔵されている。筐体５４０と筐体５４１の少なくとも一には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ｄ）に示す携帯電話機に実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６７】
図９（Ｅ）は、デジタルカメラであり、本体５６１、表示部５６７、接眼部５６３、操作スイッチ５６４、表示部５６５、バッテリー５６６などによって構成されている。本体５６１内には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ｅ）に示すデジタルカメラに実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６８】
図９（Ｆ）は、テレビジョン装置５７０であり、筐体５７１、表示部５７３、スタンド５７５などで構成されている。テレビジョン装置５７０の操作は、筐体５７１が備えるスイッチや、リモコン操作機５８０により行うことができる。筐体５７１及びリモコン操作機５８０には、実施の形態１乃至実施の形態４で説明した素子が搭載されている。図９（Ｆ）に示すテレビジョン装置に実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【実施例１】
【０１６９】
本実施例は、実施の形態１のトランジスタ、すなわち、図２（Ｃ）に示すトランジスタを用いた。なお、基板１００と第１の配線層１０２の間には下地絶縁層を形成した。
【０１７０】
第１の配線層１０２は、Ｗにより形成した。厚さは１５０ｎｍとした。
【０１７１】
第１の絶縁層１０４は、酸化窒化シリコンにより形成した。厚さは１００ｎｍとした。
【０１７２】
半導体層１０６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体により形成した。厚さは５０ｎｍとした。
【０１７３】
第２の配線層１０８は、Ｔｉにより形成した。厚さは１５０ｎｍとした。
【０１７４】
第２の絶縁層１１０は、酸化シリコンにより形成した。厚さは３００ｎｍとした。
【０１７５】
ここで、３種類のサンプルを準備して比較した。
【０１７６】
第１のサンプルは、導電膜１０７を加工して第２の配線層１０８を形成するエッチングをＢＣｌ３とＣｌ２の混合ガスのみで行ったものである。
【０１７７】
第２のサンプルは、導電膜１０７を加工して第２の配線層１０８を形成するエッチングを２段階で行い、第１のエッチングはＢＣｌ３とＣｌ２の混合ガスで行い、第２のエッチングはＳＦ６ガスのみで行ったものである。
【０１７８】
第３のサンプルは、導電膜１０７を加工して第２の配線層１０８を形成するエッチングをＳＦ６ガスのみで行ったものである。
【０１７９】
第１のサンプルでは、第２の配線層１０８のテーパ角が約６５°であり、半導体層１０６の第１の厚さと第２の厚さの差は、約２５ｎｍであった（図１０を参照）。
【０１８０】
第２のサンプルでは、第２の配線層のテーパ角が約６５°であるが、第２の配線層１０８の上面と側面の境界が削られ、丸みを帯びた形状である。この丸みを帯びた形状の曲率半径は約１００ｎｍである。半導体層１０６の第１の厚さと第２の厚さの差は、ほぼ０であった（図１１を参照）。半導体層１０６の第１の厚さと第２の厚さの差がほぼ０であるため、サンプル１よりも好ましい形状といえる。
【０１８１】
第３のサンプルでは、第２の配線層１０８のテーパ角が約２０°であり、半導体層１０６の第１の厚さと第２の厚さの差は、ほぼ０であった（図１２を参照）。
【０１８２】
第２のサンプルと第３のサンプルを比較すると、第３のサンプルでは第２の配線層１０８のテーパ角が非常に小さい。第２の配線層１０８のテーパ角をこのように小さくすることで、第２の絶縁層１１０の被覆性が高まる。
【０１８３】
ただし、第３のサンプルはスイッチング特性が良好ではなかった。具体的にはオフ電流が大きかった。そのため、ＳＦ６ガスのみでエッチングを行った後にＢＣｌ３とＣｌ２の混合ガスでわずかにエッチングを行うことで、オンオフ比が高い、すなわち、スイッチング特性が良好なトランジスタを得ることができた。
【０１８４】
なお、ＳＦ６ガスを用いることで、単に半導体層１０５に対する導電膜１０７の高選択比を取るのみならず、半導体層１０５にプラズマダメージが入ることを防ぐことが可能な程度の低バイアスパワーであってもレジストを後退させつつ第２の配線層１０８をテーパ形状にすることができる。
【符号の説明】
【０１８５】
１００ 基板
１０２ 第１の配線層
１０４ 第１の絶縁層
１０５ 半導体層
１０６ 半導体層
１０７ 導電膜
１０８ 第２の配線層
１０９ レジストマスク
１１０ 第２の絶縁層
１１１ レジストマスク
１１２ 第３の配線層
２００ 基板
２０２ 第１の配線層
２０３ 第１の絶縁層
２０４ 第１の絶縁層
２０５ 半導体層
２０６ 半導体層
２０７ 導電膜
２０８ 第２の配線層
２０９ レジストマスク
２１０ 第２の絶縁層
２１１ レジストマスク
２１２ 第３の配線層
３００ 基板
３０４ 下地絶縁層
３０５ 半導体層
３０６ 半導体層
３０７ 導電膜
３０８ 第１の配線層
３０９ レジストマスク
３１０ 絶縁層
３１１ レジストマスク
３１２ 第２の配線層
４００ 基板
４０３ 下地絶縁層
４０４ 下地絶縁層
４０５ 半導体層
４０６ 半導体層
４０７ 導電膜
４０８ 第１の配線層
４０９ レジストマスク
４１０ 絶縁層
４１１ レジストマスク
４１２ 第２の配線層
５０１ 筐体
５０２ 筐体
５０３ 表示部
５０４ キーボード
５１１ 本体
５１２ スタイラス
５１３ 表示部
５１４ 操作ボタン
５１５ 外部インターフェイス
５２０ 電子書籍
５２１ 筐体
５２３ 筐体
５２５ 表示部
５２７ 表示部
５３１ 電源
５３３ 操作キー
５３５ スピーカー
５３７ 軸部
５４０ 筐体
５４１ 筐体
５４２ 表示パネル
５４３ スピーカー
５４４ マイクロフォン
５４６ ポインティングデバイス
５４７ カメラ用レンズ
５４８ 外部接続端子
５４９ 太陽電池セル
５５０ 外部メモリスロット
５６１ 本体
５６３ 接眼部
５６４ 操作スイッチ
５６５ 表示部
５６６ バッテリー
５６７ 表示部
５７０ テレビジョン装置
５７１ 筐体
５７３ 表示部
５７５ スタンド
５８０ リモコン操作機
【技術分野】
【０００１】
トランジスタ及びその作製方法に関する。
【背景技術】
【０００２】
近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目されている。半導体特性を示す金属酸化物は、トランジスタに適用することができる（特許文献１及び特許文献２）。
【０００３】
トランジスタは、様々に分類される。例えば、基板とゲートとチャネル形成領域の位置関係により、ボトムゲート型構造とトップゲート型構造に分類される。チャネル形成領域と基板の間にゲートが配されたトランジスタ構造はボトムゲート型構造と呼ばれる。一方で、ゲートと基板の間にチャネル形成領域が配されたトランジスタ構造はトップゲート型構造と呼ばれる。
【０００４】
または、ソース及びドレインと、チャネルを形成する半導体層の接続箇所によりボトムコンタクト型とトップコンタクト型に分類される。ソース及びドレインと、チャネルを形成する半導体層の接続箇所が、基板側に配される構造はボトムコンタクト構造と呼ばれる。ソース及びドレインと、チャネルを形成する半導体層の接続箇所が、基板とは逆に配される構造はトップコンタクト構造と呼ばれる。
【０００５】
即ち、トランジスタは、ＢＧＢＣ（ボトムゲートボトムコンタクト）構造、ＢＧＴＣ（ボトムゲートトップコンタクト）構造、ＴＧＴＣ（トップゲートトップコンタクト）構造、ＴＧＢＣ（トップゲートボトムコンタクト）構造のいずれかに分類される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、オン電流が十分に大きく、オフ電流が十分に小さいトランジスタを提供することを課題とする。オン電流が十分に大きく、オフ電流が十分に小さいトランジスタはスイッチング特性を良好なものとすることができる。
【０００８】
ところで、トランジスタを各種製品に応用するに際して、トランジスタは高い信頼性を有することが好ましい。
【０００９】
トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下、ＢＴ試験と呼ぶ。）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値電圧の変化量が小さいほど信頼性が高い。
【００１０】
具体的には、トランジスタが形成されている基板の温度を一定に維持し、トランジスタのソースとドレインを同電位とし、ゲートにはソース及びドレインとは異なる電位を一定時間与える。基板の温度は、試験目的に応じて適宜設定すればよい。なお、「＋ＢＴ試験」では、ゲートに与える電位がソース及びドレインの同電位よりも高く、「−ＢＴ試験」では、ゲートに与える電位がソース及びドレインの同電位よりも低い。
【００１１】
ＢＴ試験の試験強度は、基板温度、ゲート絶縁層に加えられる電界強度及び電界印加時間により決定することができる。ゲート絶縁層中の電界強度は、ゲート、ソース及びドレイン間の電位差をゲート絶縁層の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁層中の電界強度を２ＭＶ／ｃｍとする場合には、該電位差を２０Ｖとすればよい。
【００１２】
なお、チャネル形成領域に酸化物半導体を用いたトランジスタにおいてもＢＴ試験によるしきい値電圧の変化が確認される。
【００１３】
そこで、本発明の一態様は、長期間の使用に際しても、しきい値電圧がシフトしにくく、信頼性の高いトランジスタを提供することを課題とする。
【００１４】
従って、本発明の一態様として、好ましくは、スイッチング特性が良好で、且つ信頼性が高いトランジスタを提供することを課題とする。
【課題を解決するための手段】
【００１５】
本発明の一態様である信頼性が高いトランジスタは、設けられる各層の被覆性を良好なものとすることで得ることができる。トランジスタに設けられる各層の被覆性を高めるために、特に、配線層のテーパ角を小さくする。
【００１６】
本発明の一態様の好ましい形態として、具体的な構成を以下に説明する。
【００１７】
本発明の一態様は、少なくとも第１のエッチングと第２のエッチングにより構成されるエッチング方法である。第１のエッチングには、「エッチングされる膜」に対するエッチングレートが「該エッチングされる膜の下に接して設けられている層」に対するエッチングレートより高く、且つ該エッチングを、マスクを後退させつつ行うことができるエッチング方法を採用する。第２のエッチングには、「該エッチングされる膜の下に接して設けられている層」に対するエッチングレート、及び「該エッチングされる膜」に対するエッチングレートが第１のエッチングよりも高い方法を採用することが好ましい。
【００１８】
本発明の一態様において、第２のエッチングは第１のエッチングよりも短時間の工程であることが好ましい。
【００１９】
本発明の一態様であるエッチング方法は、トランジスタの作製工程に適用することができる。特に、「エッチングされる膜」が導電膜である場合に、本発明の一態様であるエッチング方法を適用することが好ましい。
【００２０】
ＢＧＴＣ構造において、「エッチングされる膜」がソース電極及びドレイン電極となる導電膜であり、「該エッチングされる膜の下に接して設けられている層」が半導体層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
【００２１】
ＢＧＢＣ構造において、「エッチングされる膜」がソース電極及びドレイン電極となる導電膜であり、「該エッチングされる膜の下に接して設けられている層」がゲート絶縁層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
【００２２】
ただし、これに限定されず、ＢＧＴＣ構造またはＢＧＢＣ構造において、ゲート電極となる導電膜のエッチングに際して、本発明の一態様であるエッチング方法を適用してもよい。このとき、「該エッチングされる膜の下に接して設けられている層」は基板である。
【００２３】
ＴＧＴＣ構造において、「エッチングされる膜」がソース電極及びドレイン電極となる導電膜であり、「該エッチングされる膜の下に接して設けられている層」が半導体層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
【００２４】
ＴＧＢＣ構造において、「エッチングされる膜」がソース電極及びドレイン電極となる導電膜であり、「該エッチングされる膜の下に接して設けられている層」が下地層である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
【００２５】
ただし、これに限定されず、ＴＧＴＣ構造またはＴＧＢＣ構造においても、ゲート電極となる導電膜のエッチングに際して、本発明の一態様であるエッチング方法を適用してもよい。このとき、「該エッチングされる膜の下に接して設けられている層」はゲート絶縁層である。
【００２６】
本発明の一態様であるエッチング方法の一構成例を挙げる。例えば、「エッチングされる膜」がＴｉ、Ｗ、Ｍｏ若しくはＴａ、またはこれらの窒化物膜であり、且つ「該エッチングされる膜の下に接して設けられている層」が酸化物半導体層である場合には、第１のエッチングはＳＦ６を用いて行い、第２のエッチングはＢＣｌ３とＣｌ２の混合ガスにより行うことが好ましい。
【００２７】
なお、テーパ角とは、基板面と層の側面がなす内角の角度をいう。ここで、テーパ角は、０°より大きく１８０°より小さい。
【発明の効果】
【００２８】
本発明の一態様によれば、配線層のテーパ角を小さくしつつ、半導体層の厚さを調整してトランジスタを得ることができる。
【００２９】
そして、配線層のテーパ角が小さいため、配線層を覆って設けられる層の被覆性が良好なトランジスタを得ることができる。
【００３０】
そして、半導体層の厚さを調整することで、半導体層のオン電流を十分に大きくし、オフ電流を十分に小さくすることができる。更には、エッチングに起因する基板面内における半導体層の厚さのばらつきを防ぎ、特性のばらつきをも抑制することができる。
【００３１】
本発明の一態様によれば、ＢＴ試験におけるトランジスタの特性シフトが小さいトランジスタを得ることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図２】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図３】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図４】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図５】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図６】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図７】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図８】本発明の一実施の形態に係るトランジスタの作製方法を説明する図。
【図９】本発明の一実施の形態に係る電子機器を説明する図。
【図１０】本発明の一実施例で説明するＳＴＥＭ像。
【図１１】本発明の一実施例で説明するＳＴＥＭ像。
【図１２】本発明の一実施例で説明するＳＴＥＭ像。
【発明を実施するための形態】
【００３３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さないことがある。
【００３４】
なお、以下の説明において、第１、第２などの序数は、説明の便宜上付したものであり、その数を限定するものではない。
【００３５】
（実施の形態１）
本実施の形態は、本発明の一態様であるトランジスタ及びその作製方法について説明する。
【００３６】
図１及び図２を参照して説明する本実施の形態のトランジスタの作製方法は、第１の配線層１０２を形成し、第１の配線層１０２を覆って第１の絶縁層１０４を形成し、第１の絶縁層１０４上に半導体層１０５を形成し、半導体層１０５上に導電膜１０７を形成し、導電膜１０７に少なくとも２段階のエッチングを行って第２の配線層１０８を離間させて形成し、該２段階のエッチングが、少なくとも導電膜１０７に対するエッチングレートが半導体層１０５に対するエッチングレートより高い条件により行う第１のエッチング工程と、導電膜１０７及び半導体層１０５に対するエッチングレートが、第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とする。
【００３７】
図１及び図２は、本実施の形態のトランジスタの作製方法を説明する図である。
【００３８】
まず、基板１００上に第１の配線層１０２を選択的に形成し、第１の配線層１０２を覆って第１の絶縁層１０４を形成し、第１の絶縁層１０４上に半導体層１０５を選択的に形成する（図１（Ａ））。
【００３９】
基板１００は、絶縁性表面を有するものを用いればよい。例えば、ガラス基板、石英基板、表面に絶縁層が設けられた半導体基板、または表面に絶縁層が設けられたステンレス基板を用いればよい。
【００４０】
第１の配線層１０２は、少なくともトランジスタのゲート電極を構成する。第１の配線層１０２は、導電性材料により形成すればよい。
【００４１】
第１の絶縁層１０４は、少なくともトランジスタのゲート絶縁層を構成する。第１の絶縁層１０４は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形成すればよいが、スパッタリング法により形成することが好ましい。半導体層１０５に接する第１の絶縁層１０４からは、水分及び水素を極力除去しておくことが好ましいからである。
【００４２】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００４３】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００４４】
半導体層１０５は、ここでは酸化物半導体により形成する。
【００４５】
半導体層１０５を形成する酸化物半導体としては、不純物が除去され、酸化物半導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化することにより真性（Ｉ型）化または実質的に真性（Ｉ型）化された酸化物半導体を用いる。
【００４６】
高純度化された酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【００４７】
半導体層１０５を形成する酸化物半導体層中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。オフ電流は小さければ小さいほど好ましい。
【００４８】
このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、第１の絶縁層１０４と半導体層１０５の界面は重要である。そのため高純度化された酸化物半導体に接する第１の絶縁層１０４は、高品質であることが好ましい。
【００４９】
第１の絶縁層１０４は、例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより形成されることで、緻密で絶縁耐圧を高くできるため好ましい。高純度化された酸化物半導体と高品質なゲート絶縁層が密接するように形成されることにより、界面準位を低減し、界面特性を良好なものとすることができるからである。
【００５０】
もちろん、第１の絶縁層１０４として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用してもよい。
【００５１】
半導体層１０５を形成する酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、当該酸化物半導体がＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、Ｉｎ、ＧａまたはＺｎを有する酸化物膜という意味であり、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００５２】
半導体層１０５を形成する酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものを用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。また、上記酸化物半導体がＳｉＯ２を含んでもよい。
【００５３】
また、半導体層１０５を形成する酸化物半導体の薄膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。
【００５４】
半導体層１０５を形成する酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により成膜する。また、半導体層１０５は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
【００５５】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、Ｉｎ、ＧａまたはＺｎを有する酸化物膜、という意味であり、その化学量論比はとくに問わない。
【００５６】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００５７】
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
【００５８】
次に、半導体層１０５に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、または４００℃以上基板の歪み点未満とする。本実施の形態では、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後酸化物半導体層を得る。なお、第１の加熱処理は酸化物半導体層の形成後であればよく、このタイミングに限定されない。更には、第１の加熱処理を行う雰囲気は、窒素雰囲気に限定されず、酸素と窒素の混合雰囲気でもよいし、酸素雰囲気でもよいし、水分が十分に除去された空気（Ｄｒｙ Ａｉｒ）でもよい。第１の加熱処理後は、大気曝露を避けるなどして、酸化物半導体層への水や水素の再混入を防ぐことが好ましい。
【００５９】
なお、半導体層１０５を形成する前に予備加熱を行うことで、脱水化または脱水素化してもよい。
【００６０】
なお、半導体層１０５を形成する前に成膜室内の残留水分と水素を十分に除去することが好ましい。従って、半導体層の形成前に、吸着型の真空ポンプ（例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプ）を用いて排気を行うことが好ましい。
【００６１】
次に、第１の絶縁層１０４及び半導体層１０５を覆って導電膜１０７を形成する（図１（Ｂ））。
【００６２】
導電膜１０７は、導電性材料により形成すればよい。導電性材料として、例えば、Ｔｉ、Ｗ、Ｍｏ若しくはＴａまたはこれらの窒化物が挙げられる。
【００６３】
次に、導電膜１０７上にレジストマスク１０９を選択的に形成する（図１（Ｃ））。
【００６４】
レジストマスク１０９は、フォトリソグラフィ法により形成すればよい。
【００６５】
次に、導電膜１０７に対して第１のエッチングを行って第２の配線層１０８を形成する（図１（Ｄ））。第２の配線層１０８は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第１のエッチングは、導電膜１０７に対するエッチングレートが第１の絶縁層１０４及び半導体層１０５に対するエッチングレートより高く、且つレジストマスク１０９を縮小（後退）させつつ行う。
【００６６】
第１のエッチングでは、導電膜１０７に対するエッチングレートが第１の絶縁層１０４及び半導体層１０５に対するエッチングレートより高いため、第１の絶縁層１０４及び半導体層１０５のエッチングを抑制しつつ、導電膜１０７をエッチングすることができる。このため、半導体層１０５の基板面内における膜厚分布のばらつきを低減することができる。
【００６７】
そして、第１のエッチングでは、レジストマスク１０９は、エッチングが進行するにつれて縮小する。そのため、導電膜１０７のレジストマスク１０９と重畳する部分はエッチングの進行に従って次第に露出されていく。このように、エッチングの進行につれて導電膜１０７が次第に露出されていくことで、導電膜１０７の表面がエッチングガスに曝される時間が異なることになる。すなわち、早期に露出される部分（レジストマスク１０９の外縁と重畳する部分）の導電膜１０７は、エッチングガスに曝される時間が長いため、深くエッチングされる。そして、レジストマスク１０９の外縁と重畳する部分から内側に進むにつれて表面がエッチングガスに曝される時間が短くなるため、エッチングされる深さが小さい。従って、導電膜１０７は、レジストマスク１０９の外縁と重畳する部分から内側に進むにつれて徐々に厚さが増加するテーパ形状を有することになる。
【００６８】
第１のエッチングを用いることで、テーパ形状を有する第２の配線層１０８が形成される。なお、レジストマスク１０９は、第１のエッチングにより縮小されてレジストマスク１１１となる（図１（Ｄ））。
【００６９】
第１のエッチングは、具体的には、ＳＦ６により行うことが好ましい。
【００７０】
次に、第２のエッチングを行う。第２のエッチングを行うことで、半導体層１０５の少なくとも第２の配線層１０８と重畳していない部分がエッチングされて半導体層１０６が形成される（図２（Ａ））。
【００７１】
第２のエッチングは、少なくとも半導体層１０５に対するエッチングレートを、第１のエッチングよりも高くして行うことが好ましい。更には、第２のエッチングでは、第１の絶縁層１０４に対するエッチングレートが低い条件を用いることが好ましい。
【００７２】
ここで、第２のエッチングにおける半導体層１０５に対するエッチングレートを、第１のエッチングによるエッチングレートより高くすることで、半導体層１０５がエッチングされる。このとき、半導体層１０５のエッチングされる深さは、０ｎｍより大きく、５ｎｍ以下であることが好ましい。このように行う第２のエッチングにより、大面積基板であっても半導体層１０６の第１の厚さと第２の厚さの差のばらつきが小さいものとなる。更に、第１のエッチングによる半導体層１０５表面の残渣を除去することができる。このため、トランジスタ特性を向上させることができる。
【００７３】
なお、半導体層１０６のバックチャネル部におけるテーパ角は、半導体層１０５のエッチングレートに対する導電膜１０７のエッチングレートにより決まる。そして、第２の配線層１０８のテーパ角は、導電膜１０７のエッチングレートに対するレジストマスク１０９のエッチングレートにより決まる。
【００７４】
なお、第２のエッチングは、レジストマスク１１１を用いて行ってもよいし、第１のエッチング後にレジストマスク１１１を除去して第２の配線層１０８をマスクとして用いて行ってもよい。
【００７５】
第２のエッチングは、具体的には、ＢＣｌ３とＣｌ２の混合ガスにより行うことが好ましい。
【００７６】
第１のエッチング及び第２のエッチングを行うことにより、テーパ角の小さい配線層１０８を形成することができ、さらに半導体層１０５の膜厚ばらつきを低減させ、トランジスタ特性を向上させることができる。このため、トランジスタ特性のバラツキも低減させることができる。
以上説明したように、本実施の形態のトランジスタが完成する（図２（Ｂ））。
【００７７】
なお、図２（Ｂ）に示すトランジスタは、基板１００上に設けられており、第１の配線層１０２と、第１の配線層１０２を覆って設けられた第１の絶縁層１０４と、第１の絶縁層１０４上に設けられた半導体層１０６と、半導体層１０６を覆って設けられた第２の配線層１０８と、を有し、第２の配線層１０８と重畳していない部分の半導体層１０６の厚さ（ここで、第１の厚さとする。）は、第２の配線層１０８と重畳している部分の半導体層１０６の厚さ（ここで、第２の厚さとする。）よりも小さく、第１の厚さと第２の厚さの差は、０ｎｍより大きく５ｎｍ以下であることを特徴とする。
【００７８】
図２（Ｂ）に示すトランジスタは、配線層のテーパ角が小さいため、上層に設けられる層の被覆性が良好である。
【００７９】
そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第２の配線層１０８と第３の配線層１１２の間のリーク電流が抑えられる。
【００８０】
ここで、第２の配線層１０８のテーパ角は、１５°以上４５°以下とすることが好ましい。
【００８１】
更には、図２（Ｂ）に示すトランジスタにおいて、半導体層１０６の厚さを調整することが可能であるため、トランジスタのオン電流は十分に大きく、オフ電流は十分に小さい。更には、基板１００が大面積の基板であっても、エッチングに起因する基板面内における半導体層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。
【００８２】
半導体層１０６の厚さは、第１の絶縁層１０４の厚さとの関係で決定される。第１の絶縁層１０４の厚さが１００ｎｍの場合には、半導体層１０６は、概ね１５ｎｍ以上とすればよい。半導体層１０６の厚さを２５ｎｍ以上とすると、トランジスタの信頼性が向上する。半導体層１０６の厚さの好ましい範囲は、２５ｎｍ以上５０ｎｍ以下とする。
【００８３】
ところで、図２（Ｂ）に示すトランジスタには、更に第２の絶縁層１１０が形成されることが好ましい（図２（Ｃ））。
【００８４】
第２の絶縁層１１０は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形成すればよいが、スパッタリング法により形成することが好ましい。水分及び水素の再混入を防ぐことができるからである。特に、半導体層１０６と接する部分の第２の絶縁層１１０を酸化シリコンにより形成することが好ましい。または、第２の絶縁層１１０が複数の層が積層された構造である場合には、少なくとも、半導体層１０６に接する層を酸化シリコンにより形成し、酸化シリコン層上に有機樹脂層などを形成してもよい。
【００８５】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が第２の絶縁層１１０と接した状態で加熱される。なお、第２の加熱処理は第２の絶縁層１１０の形成後であればよく、このタイミングに限定されない。
【００８６】
そして、更には、半導体層１０６のチャネル形成領域と重畳して第２の絶縁層１１０上に第３の配線層１１２が選択的に形成されることが好ましい（図２（Ｄ））。第３の配線層１１２はバックゲートとして機能するため、導電性材料により形成すればよい。第３の配線層１１２は、電気的に独立した配線により引き回してもよいし、第１の配線層１０２と電気的に接続させてもよいし、または、フローティングにしてもよい。
【００８７】
第３の配線層１１２が、電気的に独立した配線により引き回される場合には、第１の配線層１０２の電位に依存しないバックゲートとして機能させることができる。この場合、バックゲートにより、しきい値電圧の制御が可能となる。
【００８８】
第３の配線層１１２が、第１の配線層１０２と電気的に接続されている場合には、第１の配線層１０２と同電位、または、第１の配線層１０２の電位に比例して変化する電位とすることができる。更には、トランジスタがオンしているときの単位面積あたりの電流を大きくすることができる。
【００８９】
第３の配線層１１２が、フローティングである場合には、第３の配線層１１２をバックゲートとして機能させることはできないが、半導体層１０６の更なる保護層として機能させることは可能である。
【００９０】
なお、高純度化された酸化物半導体層である半導体層１０６を適用したトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができる。すなわち、測定限界近傍または測定限界近傍以下までオフ電流を下げることができる。
【００９１】
（実施の形態２）
本発明は、実施の形態１に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、ＢＧＢＣ構造のトランジスタを形成してもよい。
【００９２】
図３及び図４は、本実施の形態のトランジスタの作製方法を説明する図である。
【００９３】
図３及び図４を参照して説明する本実施の形態のトランジスタの作製方法は、第１の配線層２０２を形成し、第１の配線層２０２を覆って第１の絶縁層２０３を形成し、第１の絶縁層２０３上に導電膜２０７を形成し、導電膜２０７に少なくとも２段階のエッチングを行って第１の絶縁層２０４及び離間した第２の配線層２０８を形成し、第１の絶縁層２０４及び第２の配線層２０８上に半導体層２０６を形成し、２段階のエッチングが、少なくとも導電膜２０７に対するエッチングレートが第１の絶縁層２０３に対するエッチングレートより高い条件により行う第１のエッチング工程と、導電膜２０７及び第１の絶縁層２０３に対するエッチングレートが、第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とする。
【００９４】
まず、基板２００上に第１の配線層２０２を選択的に形成し、第１の配線層２０２を覆って第１の絶縁層２０３を形成する（図３（Ａ））。
【００９５】
基板２００は、実施の形態１の基板１００と同様のものを用いればよい。
【００９６】
第１の配線層２０２は、少なくともトランジスタのゲート電極を構成する。第１の配線層２０２は、実施の形態１の第１の配線層１０２と同様の材料及び形成方法により形成することができる。
【００９７】
第１の絶縁層２０３は、実施の形態１の第１の絶縁層１０４と同様の材料及び形成方法により形成することができる。
【００９８】
次に、第１の絶縁層２０３上に導電膜２０７を形成し、導電膜２０７上にレジストマスク２０９を選択的に形成する（図３（Ｂ））。
【００９９】
導電膜２０７は、実施の形態１の導電膜１０７と同様の材料及び形成方法により形成することができる。
【０１００】
レジストマスク２０９は、実施の形態１のレジストマスク１０９と同様にフォトリソグラフィ法により形成することができる。
【０１０１】
次に、導電膜２０７に対して第１のエッチングを行って第２の配線層２０８を形成する（図３（Ｃ））。第２の配線層２０８は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第１のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第１のエッチングを行うことで、テーパ形状を有する第２の配線層２０８が形成される。なお、レジストマスク２０９は、第１のエッチングにより縮小されてレジストマスク２１１となる（図３（Ｃ））。
【０１０２】
次に、第２のエッチングを行う。第２のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第２のエッチングを行うことで、第１の絶縁層２０３の少なくとも第２の配線層２０８と重畳していない部分がエッチングされて第１の絶縁層２０４が形成される（図３（Ｄ））。第１の絶縁層２０４は、少なくともトランジスタのゲート絶縁層を構成する。
【０１０３】
次に、第２の配線層２０８及び第１の絶縁層２０４上に半導体層２０５を形成する（図４（Ａ））。
【０１０４】
半導体層２０５は、実施の形態１の半導体層１０５と同様の材料及び形成方法により形成することができる。
【０１０５】
次に、半導体層２０５を加工して半導体層２０６を形成する。このように、本実施の形態のトランジスタが完成する（図４（Ｂ））。
【０１０６】
図４（Ｂ）に示すトランジスタは、第１の配線層２０２と、第１の配線層２０２を覆って設けられた第１の絶縁層２０４と、第１の絶縁層２０４上に設けられた第２の配線層２０８と、第１の配線層２０２と重畳し、且つ第２の配線層２０８に接する半導体層２０６と、を有し、第２の配線層２０８と重畳していない部分の第１の絶縁層２０４の厚さ（ここで、第１の厚さとする。）は、第２の配線層２０８と重畳している部分の第１の絶縁層２０４の厚さ（ここで、第２の厚さとする。）よりも小さく、第１の厚さと第２の厚さの差は、０ｎｍより大きく５ｎｍ以下であることを特徴とする。
【０１０７】
図４（Ｂ）に示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。
【０１０８】
そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第２の配線層２０８と第３の配線層２１２の間のリーク電流が抑えられる。
【０１０９】
ここで、第２の配線層２０８のテーパ角は、１５°以上４５°以下とすることが好ましい。
【０１１０】
更には、図４（Ｂ）に示すトランジスタにおいて、半導体層と重畳する第１の絶縁層の厚さは調整することが可能であるため、ゲート電極から半導体層までの距離を調整することができる。更には、基板２００が大面積の基板であっても、エッチングに起因する基板面内における第１の絶縁層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。
【０１１１】
ところで、図４（Ｂ）に示すトランジスタには、更に第２の絶縁層２１０が設けられていることが好ましい（図４（Ｃ））。
【０１１２】
第２の絶縁層２１０は、実施の形態１の第２の絶縁層１１０と同様の材料及び形成方法により形成することができる。
【０１１３】
そして、更には、半導体層２０６のチャネル形成領域と重畳して第２の絶縁層２１０上に第３の配線層２１２が選択的に形成されることが好ましい（図４（Ｄ））。第３の配線層２１２が設けられることで、実施の形態１における第３の配線層１１２が設けられている場合と同様の効果を享受する。
【０１１４】
第３の配線層２１２は、実施の形態１の第３の配線層１１２と同様の材料及び形成方法により形成することができる。
【０１１５】
本実施の形態にて説明したように、半導体層の下に接して設けられる絶縁層の厚さを調整してＢＧＢＣ構造のトランジスタを作製することができる。なお、図示していないが、半導体層２０５を加工することなく、チャネル形成領域を有する半導体層として用いてもよい。
【０１１６】
（実施の形態３）
本発明は、実施の形態１及び実施の形態２に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、ＴＧＴＣ構造のトランジスタを形成してもよい。
【０１１７】
図５及び図６は、本実施の形態のトランジスタの作製方法を説明する図である。
【０１１８】
図５及び図６を参照して説明する本実施の形態のトランジスタの作製方法は、半導体層３０５を形成し、半導体層３０５上に導電膜３０７を形成し、導電膜３０７に少なくとも２段階のエッチングを行って半導体層３０６及び離間した第１の配線層３０８を形成し、第１の配線層３０８及び半導体層３０６を覆って絶縁層３１０を形成し、絶縁層３１０上に半導体層３０６と重畳して第２の配線層３１２を形成し、２段階のエッチングが、少なくとも導電膜３０７に対するエッチングレートが半導体層３０５に対するエッチングレートより高い条件により行う第１のエッチング工程と、導電膜３０７及び半導体層３０５に対するエッチングレートが、第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とする。
【０１１９】
まず、基板３００上に好ましくは下地絶縁層３０４を形成し、下地絶縁層３０４上に半導体層３０５を選択的に形成する（図５（Ａ））。
【０１２０】
基板３００は、実施の形態１の基板１００と同様のものを用いればよい。
【０１２１】
下地絶縁層３０４は、実施の形態１の第１の絶縁層１０４などと同様の材料及び形成方法により形成することができる。
【０１２２】
半導体層３０５は、実施の形態１の半導体層１０５と同様の材料及び形成方法により形成することができる。
【０１２３】
次に、下地絶縁層３０４及び半導体層３０５上に導電膜３０７を形成し、導電膜３０７上にレジストマスク３０９を選択的に形成する（図５（Ｂ））。
【０１２４】
導電膜３０７は、実施の形態１の導電膜１０７と同様の材料及び形成方法により形成することができる。
【０１２５】
レジストマスク３０９は、実施の形態１のレジストマスク１０９と同様にフォトリソグラフィ法により形成することができる。
【０１２６】
次に、導電膜３０７に対して第１のエッチングを行って第１の配線層３０８を形成する（図５（Ｃ））。第１の配線層３０８は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第１のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第１のエッチングを行うことで、テーパ形状を有する第１の配線層３０８が形成される。なお、レジストマスク３０９は、第１のエッチングにより縮小されてレジストマスク３１１となる（図５（Ｃ））。
【０１２７】
次に、第２のエッチングを行う。第２のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第２のエッチングを行うことで、半導体層３０５の少なくとも第１の配線層３０８と重畳していない部分がエッチングされて半導体層３０６が形成される（図５（Ｄ））。
【０１２８】
次に、第１の配線層３０８、半導体層３０６及び下地絶縁層３０４上に絶縁層３１０を形成する（図６（Ａ））。絶縁層３１０は、少なくともトランジスタのゲート絶縁層を構成する。
【０１２９】
絶縁層３１０は、実施の形態１の第１の絶縁層１０４と同様の材料及び形成方法により形成することができる。
【０１３０】
次に、絶縁層３１０上に、少なくとも半導体層３０６と重畳して第２の配線層３１２を選択的に形成する（図６（Ｂ））。第２の配線層３１２は、少なくともトランジスタのゲート電極を構成する。このように、本実施の形態のトランジスタが完成する。
【０１３１】
図６（Ｂ）に示すトランジスタは、半導体層３０６と、半導体層３０６上に離間して設けられた第１の配線層３０８と、第１の配線層３０８を覆って設けられた絶縁層３１０と、絶縁層３１０上に設けられた第２の配線層３１２と、を有し、第１の配線層３０８と重畳していない部分の半導体層３０６の厚さ（ここで、第１の厚さとする。）は、第１の配線層３０８と重畳している部分の半導体層３０６の厚さ（ここで、第２の厚さとする。）よりも小さく、第１の厚さと第２の厚さの差は、０ｎｍより大きく５ｎｍ以下であることを特徴とする。
【０１３２】
図６（Ｂ）に示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。
【０１３３】
そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第１の配線層３０８と第２の配線層３１２の間のリーク電流が抑えられる。
【０１３４】
ここで、第１の配線層３０８のテーパ角は、１５°以上４５°以下とすることが好ましい。
【０１３５】
更には、図６（Ｂ）に示すトランジスタにおいて、半導体層３０６の厚さは調整することが可能であるため、トランジスタのオン電流は十分に大きく、オフ電流は十分に小さい。更には、基板３００が大面積の基板であっても、エッチングに起因する基板面内における半導体層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ることができる。
【０１３６】
半導体層３０６の厚さは、絶縁層３１０の厚さとの関係で決定される。絶縁層３１０の厚さが１００ｎｍの場合には、半導体層３０６は、概ね１５ｎｍ以上とすればよい。半導体層３０６の厚さを２５ｎｍ以上とすると、トランジスタの信頼性が向上する。半導体層３０６の厚さの好ましい範囲は、２５ｎｍ以上５０ｎｍ以下とする。
【０１３７】
本実施の形態にて説明したように、半導体層の厚さを調整してＴＧＴＣ構造のトランジスタを作製することができる。
【０１３８】
なお、図示していないが、半導体層３０６と重畳して、下地絶縁層３０４と基板３００の間にバックゲートを設けてもよい。バックゲートが設けられることで、実施の形態１における第３の配線層１１２が設けられている場合と同様の効果を享受する。
【０１３９】
（実施の形態４）
本発明は、実施の形態１乃至実施の形態３に示した形態に限定されない。例えば、本発明の一態様であるトランジスタとして、ＴＧＢＣ構造のトランジスタを形成してもよい。
【０１４０】
図７及び図８は、本実施の形態のトランジスタの作製方法を説明する図である。
【０１４１】
図７及び図８を参照して説明する本実施の形態のトランジスタの作製方法は、下地絶縁層４０３を形成し、下地絶縁層４０３上に導電膜４０７を形成し、導電膜４０７に少なくとも２段階のエッチングを行って下地絶縁層４０４及び第１の配線層４０８を離間させて形成し、下地絶縁層４０４及び第１の配線層４０８上に半導体層４０６を形成し、下地絶縁層４０４、半導体層４０６及び第１の配線層４０８を覆って絶縁層４１０を形成し、絶縁層４１０上に半導体層４０６と重畳して第２の配線層４１２を形成し、２段階のエッチングが、少なくとも導電膜４０７に対するエッチングレートが下地絶縁層４０３に対するエッチングレートより高い条件により行う第１のエッチング工程と、導電膜４０７及び下地絶縁層４０３に対するエッチングレートが、第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とする。
【０１４２】
まず、基板４００上に下地絶縁層４０３を形成し、下地絶縁層４０３上に導電膜４０７を形成し、導電膜４０７上にレジストマスク４０９を選択的に形成する（図７（Ａ））。
【０１４３】
基板４００は、実施の形態１の基板１００と同様のものを用いればよい。
【０１４４】
下地絶縁層４０３は、実施の形態１の第１の絶縁層１０４と同様の材料及び形成方法により形成することができる。
【０１４５】
導電膜４０７は、実施の形態１の導電膜１０７と同様の材料及び形成方法により形成することができる。
【０１４６】
レジストマスク４０９は、実施の形態１のレジストマスク１０９と同様にフォトリソグラフィ法により形成することができる。
【０１４７】
次に、導電膜４０７に対して第１のエッチングを行って第１の配線層４０８を形成する（図７（Ｂ））。第１の配線層４０８は、少なくともトランジスタのソース電極及びドレイン電極を構成する。第１のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第１のエッチングを行うことで、テーパ形状を有する第１の配線層４０８が形成される。なお、レジストマスク４０９は、第１のエッチングにより縮小されてレジストマスク４１１となる（図７（Ｂ））。
【０１４８】
次に、第２のエッチングを行う。第２のエッチングは、実施の形態１と同様に行えばよい。実施の形態１と同様に第２のエッチングを行うことで、下地絶縁層４０３の少なくとも第１の配線層４０８と重畳していない部分がエッチングされて下地絶縁層４０４が形成される（図７（Ｃ））。
【０１４９】
次に、第１の配線層４０８及び下地絶縁層４０４上に半導体層４０５を形成する（図７（Ｄ））。
【０１５０】
半導体層４０５は、実施の形態１の半導体層１０５と同様の材料及び形成方法により形成することができる。
【０１５１】
次に、半導体層４０５を加工して半導体層４０６を形成する（図８（Ａ））。
【０１５２】
次に、下地絶縁層４０４、第１の配線層４０８及び半導体層４０６を覆って絶縁層４１０を形成する（図８（Ｂ））。絶縁層４１０は、少なくともトランジスタのゲート絶縁層を構成する。
【０１５３】
絶縁層４１０は、実施の形態１の第１の絶縁層１０４と同様の材料及び形成方法により形成することができる。
【０１５４】
次に、絶縁層４１０上に、少なくとも半導体層４０６と重畳して第２の配線層４１２を選択的に形成する（図８（Ｃ））。第２の配線層４１２は、少なくともトランジスタのゲート電極を構成する。
【０１５５】
第２の配線層４１２は、実施の形態１の第３の配線層１１２と同様の材料及び形成方法により形成することができる。このように、本実施の形態のトランジスタが完成する（図８（Ｃ））。
【０１５６】
図８（Ｃ）に示すトランジスタは、下地絶縁層４０４と、下地絶縁層４０４上に離間して設けられた第１の配線層４０８と、下地絶縁層４０４及び第１の配線層４０８上に設けられた半導体層４０６と、半導体層４０６及び第１の配線層４０８を覆って設けられた絶縁層４１０と、絶縁層４１０上に半導体層４０６と重畳して設けられた第２の配線層４１２と、を有し、第１の配線層４０８と重畳していない部分の下地絶縁層４０４の厚さ（ここで、第１の厚さとする。）は、第１の配線層４０８と重畳している部分の下地絶縁層４０４の厚さ（ここで、第２の厚さとする。）よりも小さく、第１の厚さと第２の厚さの差は、０ｎｍより大きく５ｎｍ以下であることを特徴とする。
【０１５７】
図８（Ｃ）に示すトランジスタは、配線層のテーパ角が小さく、上層に設けられる層の被覆性が良好である。
【０１５８】
そして、配線層のテーパ角が小さくなることで、上層に設けられる層の被覆性が向上し、第１の配線層４０８と第２の配線層４１２の間のリーク電流が抑えられる。
【０１５９】
ここで、第１の配線層４０８のテーパ角は、１５°以上４５°以下とすることが好ましい。
【０１６０】
本実施の形態にて説明したように、下地の厚さを調整してＴＧＢＣ構造のトランジスタを作製することができる。
【０１６１】
なお、図示していないが、半導体層４０６と重畳して、下地絶縁層４０４と基板４００の間にバックゲートを設けてもよい。バックゲートが設けられることで、実施の形態１における第３の配線層１１２が設けられている場合と同様の効果を享受する。
【０１６２】
（実施の形態５）
次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機器には、実施の形態１乃至実施の形態４で説明した素子の少なくとも一つを搭載させる。本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などが挙げられる。
【０１６３】
図９（Ａ）は、ノート型のパーソナルコンピュータであり、筐体５０１、筐体５０２、表示部５０３、キーボード５０４などによって構成されている。筐体５０１と筐体５０２内には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ａ）に示すノート型のパーソナルコンピュータに実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６４】
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体５１１には、表示部５１３と、外部インターフェイス５１５と、操作ボタン５１４などが設けられている。更には、携帯情報端末を操作するスタイラス５１２などを備えている。本体５１１内には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ｂ）に示すＰＤＡに上記の実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６５】
図９（Ｃ）は、電子ペーパーを実装した電子書籍５２０であり、筐体５２１と筐体５２３の２つの筐体で構成されている。筐体５２１及び筐体５２３には、それぞれ表示部５２５及び表示部５２７が設けられている。筐体５２１と筐体５２３は、軸部５３７により接続されており、該軸部５３７を軸として開閉動作を行うことができる。そして、筐体５２１は、電源５３１、操作キー５３３、スピーカー５３５などを備えている。筐体５２１、筐体５２３の少なくとも一には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ｃ）に示す電子書籍に実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６６】
図９（Ｄ）は、携帯電話機であり、筐体５４０と筐体５４１の２つの筐体で構成されている。さらに、筐体５４０と筐体５４１は、スライドし、図９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。そして、筐体５４１は、表示パネル５４２、スピーカー５４３、マイクロフォン５４４、ポインティングデバイス５４６、カメラ用レンズ５４７、外部接続端子５４８などを備えている。そして、筐体５４０は、携帯電話機の充電を行う太陽電池セル５４９、外部メモリスロット５５０などを備えている。なお、アンテナは、筐体５４１に内蔵されている。筐体５４０と筐体５４１の少なくとも一には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ｄ）に示す携帯電話機に実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６７】
図９（Ｅ）は、デジタルカメラであり、本体５６１、表示部５６７、接眼部５６３、操作スイッチ５６４、表示部５６５、バッテリー５６６などによって構成されている。本体５６１内には、実施の形態１乃至実施の形態４で説明した素子が設けられている。図９（Ｅ）に示すデジタルカメラに実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【０１６８】
図９（Ｆ）は、テレビジョン装置５７０であり、筐体５７１、表示部５７３、スタンド５７５などで構成されている。テレビジョン装置５７０の操作は、筐体５７１が備えるスイッチや、リモコン操作機５８０により行うことができる。筐体５７１及びリモコン操作機５８０には、実施の形態１乃至実施の形態４で説明した素子が搭載されている。図９（Ｆ）に示すテレビジョン装置に実施の形態１乃至実施の形態４で説明した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【実施例１】
【０１６９】
本実施例は、実施の形態１のトランジスタ、すなわち、図２（Ｃ）に示すトランジスタを用いた。なお、基板１００と第１の配線層１０２の間には下地絶縁層を形成した。
【０１７０】
第１の配線層１０２は、Ｗにより形成した。厚さは１５０ｎｍとした。
【０１７１】
第１の絶縁層１０４は、酸化窒化シリコンにより形成した。厚さは１００ｎｍとした。
【０１７２】
半導体層１０６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体により形成した。厚さは５０ｎｍとした。
【０１７３】
第２の配線層１０８は、Ｔｉにより形成した。厚さは１５０ｎｍとした。
【０１７４】
第２の絶縁層１１０は、酸化シリコンにより形成した。厚さは３００ｎｍとした。
【０１７５】
ここで、３種類のサンプルを準備して比較した。
【０１７６】
第１のサンプルは、導電膜１０７を加工して第２の配線層１０８を形成するエッチングをＢＣｌ３とＣｌ２の混合ガスのみで行ったものである。
【０１７７】
第２のサンプルは、導電膜１０７を加工して第２の配線層１０８を形成するエッチングを２段階で行い、第１のエッチングはＢＣｌ３とＣｌ２の混合ガスで行い、第２のエッチングはＳＦ６ガスのみで行ったものである。
【０１７８】
第３のサンプルは、導電膜１０７を加工して第２の配線層１０８を形成するエッチングをＳＦ６ガスのみで行ったものである。
【０１７９】
第１のサンプルでは、第２の配線層１０８のテーパ角が約６５°であり、半導体層１０６の第１の厚さと第２の厚さの差は、約２５ｎｍであった（図１０を参照）。
【０１８０】
第２のサンプルでは、第２の配線層のテーパ角が約６５°であるが、第２の配線層１０８の上面と側面の境界が削られ、丸みを帯びた形状である。この丸みを帯びた形状の曲率半径は約１００ｎｍである。半導体層１０６の第１の厚さと第２の厚さの差は、ほぼ０であった（図１１を参照）。半導体層１０６の第１の厚さと第２の厚さの差がほぼ０であるため、サンプル１よりも好ましい形状といえる。
【０１８１】
第３のサンプルでは、第２の配線層１０８のテーパ角が約２０°であり、半導体層１０６の第１の厚さと第２の厚さの差は、ほぼ０であった（図１２を参照）。
【０１８２】
第２のサンプルと第３のサンプルを比較すると、第３のサンプルでは第２の配線層１０８のテーパ角が非常に小さい。第２の配線層１０８のテーパ角をこのように小さくすることで、第２の絶縁層１１０の被覆性が高まる。
【０１８３】
ただし、第３のサンプルはスイッチング特性が良好ではなかった。具体的にはオフ電流が大きかった。そのため、ＳＦ６ガスのみでエッチングを行った後にＢＣｌ３とＣｌ２の混合ガスでわずかにエッチングを行うことで、オンオフ比が高い、すなわち、スイッチング特性が良好なトランジスタを得ることができた。
【０１８４】
なお、ＳＦ６ガスを用いることで、単に半導体層１０５に対する導電膜１０７の高選択比を取るのみならず、半導体層１０５にプラズマダメージが入ることを防ぐことが可能な程度の低バイアスパワーであってもレジストを後退させつつ第２の配線層１０８をテーパ形状にすることができる。
【符号の説明】
【０１８５】
１００ 基板
１０２ 第１の配線層
１０４ 第１の絶縁層
１０５ 半導体層
１０６ 半導体層
１０７ 導電膜
１０８ 第２の配線層
１０９ レジストマスク
１１０ 第２の絶縁層
１１１ レジストマスク
１１２ 第３の配線層
２００ 基板
２０２ 第１の配線層
２０３ 第１の絶縁層
２０４ 第１の絶縁層
２０５ 半導体層
２０６ 半導体層
２０７ 導電膜
２０８ 第２の配線層
２０９ レジストマスク
２１０ 第２の絶縁層
２１１ レジストマスク
２１２ 第３の配線層
３００ 基板
３０４ 下地絶縁層
３０５ 半導体層
３０６ 半導体層
３０７ 導電膜
３０８ 第１の配線層
３０９ レジストマスク
３１０ 絶縁層
３１１ レジストマスク
３１２ 第２の配線層
４００ 基板
４０３ 下地絶縁層
４０４ 下地絶縁層
４０５ 半導体層
４０６ 半導体層
４０７ 導電膜
４０８ 第１の配線層
４０９ レジストマスク
４１０ 絶縁層
４１１ レジストマスク
４１２ 第２の配線層
５０１ 筐体
５０２ 筐体
５０３ 表示部
５０４ キーボード
５１１ 本体
５１２ スタイラス
５１３ 表示部
５１４ 操作ボタン
５１５ 外部インターフェイス
５２０ 電子書籍
５２１ 筐体
５２３ 筐体
５２５ 表示部
５２７ 表示部
５３１ 電源
５３３ 操作キー
５３５ スピーカー
５３７ 軸部
５４０ 筐体
５４１ 筐体
５４２ 表示パネル
５４３ スピーカー
５４４ マイクロフォン
５４６ ポインティングデバイス
５４７ カメラ用レンズ
５４８ 外部接続端子
５４９ 太陽電池セル
５５０ 外部メモリスロット
５６１ 本体
５６３ 接眼部
５６４ 操作スイッチ
５６５ 表示部
５６６ バッテリー
５６７ 表示部
５７０ テレビジョン装置
５７１ 筐体
５７３ 表示部
５７５ スタンド
５８０ リモコン操作機
【特許請求の範囲】
【請求項１】
第１の配線層を形成し、
該第１の配線層を覆って第１の絶縁層を形成し、
該第１の絶縁層上に半導体層を形成し、
該半導体層上に導電膜を形成し、
該導電膜に少なくとも２段階のエッチングを行って第２の配線層を離間させて形成し、
前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第１のエッチング工程と、
前記導電膜及び前記半導体層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とするトランジスタの作製方法。
【請求項２】
第１の配線層を形成し、
該第１の配線層を覆って第１の絶縁層を形成し、
該第１の絶縁層上に導電膜を形成し、
該導電膜に少なくとも２段階のエッチングを行って第１の絶縁層及び第２の配線層を離間させて形成し、
該第１の絶縁層及び該第２の配線層上に半導体層を形成し、
前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記第１の絶縁層に対するエッチングレートより高い条件により行う第１のエッチング工程と、
前記導電膜及び前記第１の絶縁層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とするトランジスタの作製方法。
【請求項３】
半導体層を形成し、
該半導体層上に導電膜を形成し、
該導電膜に少なくとも２段階のエッチングを行って半導体層及び第１の配線層を離間させて形成し、
該第１の配線層及び前記半導体層を覆って絶縁層を形成し、
該絶縁層上に半導体層と重畳して第２の配線層を形成し、
前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第１のエッチング工程と、
前記導電膜及び前記半導体層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とするトランジスタの作製方法。
【請求項４】
下地絶縁層を形成し、
該下地絶縁層上に導電膜を形成し、
該導電膜に少なくとも２段階のエッチングを行って下地絶縁層及び第１の配線層を離間させて形成し、
該下地絶縁層及び該第１の配線層上に半導体層を形成し、
該下地絶縁層、該半導体層及び該第１の配線層を覆って絶縁層を形成し、
該絶縁層上に該半導体層と重畳して第２の配線層を形成し、
前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記下地絶縁層に対するエッチングレートより高い条件により行う第１のエッチング工程と、
前記導電膜及び前記下地絶縁層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とするトランジスタの作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１のエッチングはＳＦ６を用いて行い、
前記第２のエッチングはＢＣｌ３とＣｌ２の混合ガスを用いて行うことを特徴とするトランジスタの作製方法。
【請求項１】
第１の配線層を形成し、
該第１の配線層を覆って第１の絶縁層を形成し、
該第１の絶縁層上に半導体層を形成し、
該半導体層上に導電膜を形成し、
該導電膜に少なくとも２段階のエッチングを行って第２の配線層を離間させて形成し、
前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第１のエッチング工程と、
前記導電膜及び前記半導体層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とするトランジスタの作製方法。
【請求項２】
第１の配線層を形成し、
該第１の配線層を覆って第１の絶縁層を形成し、
該第１の絶縁層上に導電膜を形成し、
該導電膜に少なくとも２段階のエッチングを行って第１の絶縁層及び第２の配線層を離間させて形成し、
該第１の絶縁層及び該第２の配線層上に半導体層を形成し、
前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記第１の絶縁層に対するエッチングレートより高い条件により行う第１のエッチング工程と、
前記導電膜及び前記第１の絶縁層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とするトランジスタの作製方法。
【請求項３】
半導体層を形成し、
該半導体層上に導電膜を形成し、
該導電膜に少なくとも２段階のエッチングを行って半導体層及び第１の配線層を離間させて形成し、
該第１の配線層及び前記半導体層を覆って絶縁層を形成し、
該絶縁層上に半導体層と重畳して第２の配線層を形成し、
前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第１のエッチング工程と、
前記導電膜及び前記半導体層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とするトランジスタの作製方法。
【請求項４】
下地絶縁層を形成し、
該下地絶縁層上に導電膜を形成し、
該導電膜に少なくとも２段階のエッチングを行って下地絶縁層及び第１の配線層を離間させて形成し、
該下地絶縁層及び該第１の配線層上に半導体層を形成し、
該下地絶縁層、該半導体層及び該第１の配線層を覆って絶縁層を形成し、
該絶縁層上に該半導体層と重畳して第２の配線層を形成し、
前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記下地絶縁層に対するエッチングレートより高い条件により行う第１のエッチング工程と、
前記導電膜及び前記下地絶縁層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有することを特徴とするトランジスタの作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１のエッチングはＳＦ６を用いて行い、
前記第２のエッチングはＢＣｌ３とＣｌ２の混合ガスを用いて行うことを特徴とするトランジスタの作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１９２９７３（Ｐ２０１１−１９２９７３Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１１−２５７９１（Ｐ２０１１−２５７９１）
【出願日】平成２３年２月９日（２０１１．２．９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願日】平成２３年２月９日（２０１１．２．９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]