ヒューズ回路
【課題】種々の半導体用途において使用されるヒューズ回路を提供する。
【解決手段】ヒューズ回路は、インタクト状態とブロー状態を有するヒューズを備える。上記ヒューズは、上記ヒューズにブロー電流を流すことにより、ブロー状態に切り換えられる。上記ヒューズは、第１のトランジスタと第２のトランジスタとの間に直列に接続される。上記第１のトランジスタおよび第２のトランジスタは、相補的なトランジスタであり、上記ヒューズを流れる静電放電電流を低減するように作動する。第１のトランジスタおよび第２のトランジスタは、ターンオンされて、上記ヒューズにブロー電流を流す。
【解決手段】ヒューズ回路は、インタクト状態とブロー状態を有するヒューズを備える。上記ヒューズは、上記ヒューズにブロー電流を流すことにより、ブロー状態に切り換えられる。上記ヒューズは、第１のトランジスタと第２のトランジスタとの間に直列に接続される。上記第１のトランジスタおよび第２のトランジスタは、相補的なトランジスタであり、上記ヒューズを流れる静電放電電流を低減するように作動する。第１のトランジスタおよび第２のトランジスタは、ターンオンされて、上記ヒューズにブロー電流を流す。
【発明の詳細な説明】
【技術分野】
【０００１】
種々の半導体用途において使用されるヒューズ回路(FUSE CIRCUITS)に関する。
【背景技術】
【０００２】
ヒューズ回路は、種々の半導体用途、例えばメモリデバイスやプログラマブルロジックデバイスにおいて使用される。例えばメモリデバイスは、ヒューズデータを提供するためのヒューズ回路を備える。図１は、従来のヒューズ回路１００のブロック図である。
【０００３】
図１において、トランジスタ１０４（例えばＰＭＯＳトランジスタ）は、トリミング信号に応答してヒューズ１０２にブロー電流(blowing current)ＩＢを供給するためのものであり、ヒューズ１０２のノードに接続されている。このトリミング信号は、インバータ１１０および１１２を介してトランジスタ１０４のゲートに入力される。電源は、トランジスタ１０４のソースに接続され、トランジスタ１０４に入力電圧ＶＤＤを供給する。ヒューズ１０２の他のノードはグランドに接続される。トランジスタ１０６（例えばＰＭＯＳトランジスタ）は、ヒューズ１０２に接続され、ヒューズ１０２にリード電流ＩＲ（ＩＲ＜ＩＢ）を供給するためのものである。バイアス電圧ＶＢは、トランジスタ１０６のゲートに供給される。トランジスタ１０６に入力電圧ＶＤＤを供給するために、トランジスタ１０６のソースに電源が接続されている。さらに、インバータ１０８は、ヒューズ１０２に接続され、ヒューズ１０２での電圧降下を検出して、この電圧降下に応じて信号を出力するためのものである。
【０００４】
ヒューズ１０２は、無損傷のインタクト状態(intact state)と吹き飛ばされたブロー状態(blown state)とを有する。もし、このヒューズ１０２がブローされれば、ヒューズ１０２の抵抗は相対的に高くなり、例えば１００ＫΩになる。そうでなければ、ヒューズ１０２の抵抗は比較的低く、例えば１００Ωである。すなわち、ヒューズ１０２は、高抵抗状態または短絡回路状態を示す。トリミング信号がアサートされれば、トランジスタ１０４はターンオンされ、ブロー電流ＩＢをヒューズ１０２に流してヒューズ１０２をブローさせる。ヒューズ１０２がブロー状態にあるかインタクト状態にあるかを検出するために、トランジスタ１０６は、ヒューズ１０２を通じて流れる電流ＩＲを供給する。インバータ１０８は、ヒューズ１０２での電圧降下に応じてヒューズ１０２の状態を示す信号を発生させる。ヒューズ１０２での電圧降下が、所定のレベルＶＴＨＲ（例えば１Ｖ）よりも低ければ、ヒューズ１０２はインタクト状態にあると判定されることができる。この場合、インバータ１０８は、ＯＵＴに論理ハイ(High)の信号を供給する。ヒューズ１０２での電圧降下が所定のレベルＶＴＨＲよりも高ければ、ヒューズ１０２はブロー状態にあると判定されることができる。この場合、インバータ１０８は、ＯＵＴに論理ロー(Low)の信号を供給する。
【０００５】
しかしながら、ヒューズ１０２は、このヒューズ１０２を通じて流れる静電放電電流(electrostatic discharge current)により加熱または溶断されることがある。この静電放電電流は、静電放電現象(electrostatic discharge event)が発生したときに、異なる電位の２つのノード間に流れる突然の瞬間的な電流である。静電放電現象は静電気(static electricity)によって発生される。静電気は、摩擦帯電(tribocharging)により発生され、この摩擦帯電では、或る材料が他の異なる材料と接触されて離された後に電気的に帯電される。例えば、２つのヒューズ回路間の摩擦(friction)は摩擦帯電をもたらし、従って、ヒューズの両端に異なる電位を形成する。その結果、静電放電電流がこのヒューズを通じて流れる。このように、ヒューズは恒久的な損傷を受け、それは、ヒューズの状態の検出エラーを引き起こすことがある。
【０００６】
さらに、ヒューズ１０２の抵抗は、プロセス劣化、周囲温度変化、種々の電源電圧劣化またはヒューズの経年劣化により変化し得る。ヒューズでの電圧降下が所定のレベルＶＴＨＲよりも低いレベルになる程にブロー状態のヒューズの抵抗が減少することがあり、それはＯＵＴでの論理ハイの信号をもたらす。このように、ヒューズ回路の一貫しない検出結果はエラーを引き起こし、システムのロバスト性(robustness)を減少させる。
【発明の概要】
【課題を解決するための手段】
【０００７】
ヒューズ回路は、インタクト状態とブロー状態とを有するヒューズを備える。前記ヒューズは、前記ヒューズにブロー電流を流すことにより前記ブロー状態に切り換えられる。前記ヒューズは、接続された第１のトランジスタと第２のトランジスタとの間に直列に接続される。前記第１のトランジスタ及び第２のトランジスタは、相補的トランジスタであり、前記ヒューズを通じて流れる静電放電電流を低減させるように作動する。前記第１のトランジスタ及び前記第２のトランジスタはターンオンされて、前記ヒューズにブロー電流を流す。
【０００８】
特許請求の範囲に記載された本発明の実施形態の特徴および利点は、以下の図面を参照する詳細な説明により明らかになり、各図において、同様の番号は同様の部分を表す。
【図面の簡単な説明】
【０００９】
【図１】従来のヒューズ回路のブロック図である。
【図２】本発明の一実施形態によるヒューズ回路のブロック図である。
【図３】本発明の一実施形態による他のヒューズ回路のブロック図である。
【図４】本発明の一実施形態によるヒューズ回路の回路図である。
【図５】本発明の一実施形態による複数のヒューズ回路を備えた回路のブロック図である。
【図６】本発明の一実施形態によるデータを格納するための複数のヒューズ回路を備えたファームウェアのブロック図である。
【図７】本発明の一実施形態によるヒューズ回路により実施される動作のフローチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を参照して本発明の実施形態を詳細に説明する。本発明は、これらの実施形態と関連して説明されるが、これらの実施形態に本発明を制限することを意図したものではないことが理解されるであろう。逆に、本発明は、代替、変形、均等物に及び、それらは、添付の特許請求の範囲により規定される本発明の精神および範囲内に含まれる。
【００１１】
また、本発明の以下の詳細な説明において、多くの特定の詳細は、本発明の完全な理解を提供するために述べられる。しかしながら、当業者であれば、本発明が、これらの特定の詳細によらずに実施され得ることを理解するであろう。他の例では、公知の方法、手順、構成要素、および回路は、本発明の態様を余計に不明瞭にしないために、詳細には説明されていない。
【００１２】
本発明による実施形態は、ヒューズをブロー(blowing)し、このヒューズの状態を検出するためのヒューズ回路を提供する。有利には、２つの相補的なトランジスタの間にヒューズを直列に接続することにより、このヒューズを通じて流れる望ましくない静電放電電流を低減させ、または排除し得る。
【００１３】
また、ヒューズに接続された検出回路は、調整可能なリード電流をヒューズに供給し、上記ヒューズでの電圧降下により上記ヒューズの状態を検出する。有利には、リード電流(reading current)は、比較的正確に上記ヒューズの状態を検出するために、異なる状況(circumstances)の下で調整され得る。
【００１４】
図２は、本発明の一実施形態によるヒューズ回路２００のブロック図である。ヒューズ回路２００は、多くの用途で使用され得る。例えば、ヒューズ回路２００は、このヒューズ回路におけるヒューズの抵抗に基づいて異なる状態の信号（例えばデジタル信号）を供給するためのトリミング回路のようなものであり得る。ヒューズの抵抗は、このヒューズを通じて流れる電流に基づいて変化する。しかしながら、本発明は、これに限定されるものではなく、このヒューズは他の用途に適したものであってもよい。
【００１５】
ヒューズ回路２００は、インタクト状態(intact state)とブロー状態(blown state)を有するヒューズ２０２を備える。インタクト状態では、ヒューズ２０２の抵抗は、第１の所定値、例えば１００Ωよりも小さい値であり得る。一実施形態において、ヒューズをブローすることは、このヒューズが溶解するまで、このヒューズに電流を流すことを意味する。このヒューズ２０２は、このヒューズに、ブロー電流ＩＢ、例えば１００ｍＡの電流を流すことによりブローされ得る。ブロー状態では、ヒューズ２０２の抵抗は、第２の所定値、例えば１ＭΩよりも大きな値であり得る。
【００１６】
一実施形態において、トランジスタ２０４（例えばＰＭＯＳトランジスタ）は、ヒューズ２０２にブロー電流ＩＢを流すためのものであり、ヒューズ２０２のノードに接続される。トランジスタ２０４に入力電圧ＶＤＤを供給するために、トランジスタ２０４のソースに電源が接続される。コントローラ２１２は、トランジスタ２０４を制御するために、トランジスタ２０４のゲートに接続される。
【００１７】
また、トランジスタ２１０（例えばＮＭＯＳトランジスタ）は、ヒューズ２０２の他方のノードに接続される。一実施形態において、トランジスタ２１０およびトランジスタ２０４は相補的(complementary)である。この相補的トランジスタ２０４および２１０は、逆の導電型の２つのトランジスタ、例えばＰＭＯＳトランジスタとＮＭＯＳトランジスタ、または、ＰＮＰトランジスタとＮＰＮトランジスタであり得る。しかしながら、トランジスタ２０４および２１０のサイズは同一ではない。トランジスタ２１０のソースはグランドに接続される。コントローラ２１２は、トランジスタ２１０を制御するためのものであり、トランジスタ２１０のゲートに接続される。加えて、ダイオード２２０は、静電放電現象が発生したときに、このダイオード２２０を通じて負端子（グランド）から正端子（入力電圧ＶＤＤ）に電流を流すためのものであり、入力電圧ＶＤＤとグランドとの間に接続される。
【００１８】
一実施形態において、コントローラ２１２は、複数の制御信号に基づいて、トランジスタ２０４およびトランジスタ２１０のオン／オフを切り換える。一実施形態において、制御信号はトリミング信号を含む。ヒューズ２０２をブローさせるために、トリミング信号は、コントローラ２１２にアサートされる。このトリミング信号に応答して、コントローラ２１２は、トランジスタ２０４およびトランジスタ２１０をターンオンさせて、ヒューズ２０２にブロー電流ＩＢを流す。コントローラ２１２は、トリミング信号がデアサート(de-assert)されたときに、トランジスタ２０４およびトランジスタ２１０をターンオフさせる。
【００１９】
さらに、ヒューズ回路２００は、ヒューズ２０２の状態を検出して、このヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させるためのものであり、ヒューズ２０２に接続される。一実施形態において、検出回路２１４は、電流源２０６と検出ユニット２０８を備えることができる。電流源２０６は、ヒューズ２０２に、リード電流ＩＲ、例えば１μＡの電流を供給するためのものであり、ヒューズ２０２に接続される。一実施形態において、リード電流ＩＲは、ブロー電流ＩＢよりも非常に小さい電流であり得る。検出ユニット２０８は、ヒューズ２０２での電圧降下を検出し、この電圧降下に応じて検出信号ＦＵＳＥ＿ＳＴＡを出力する。
【００２０】
一実施形態において、更に、制御信号はリード信号を含む。ヒューズ２０２の状態を検出して、検出信号ＦＵＳＥ＿ＳＴＡを出力するために、リード信号は、コントローラ２１２にアサートされる。上記リード信号に応答して、コントローラ２１２は、トランジスタ２１０をターンオンさせて、ヒューズ２０２にリード電流ＩＲを流す。トランジスタ２０４はオフである。コントローラ２１２は、リード信号がデアサートされたときに、トランジスタ２１０をターンオフさせる。
【００２１】
入力電圧ＶＤＤがヒューズ回路２００に供給されると、ヒューズ回路２００は動作を開始する。コントローラ２１２は、コントローラ２１２に何も信号がアサートされなければ、トランジスタ２０４およびトランジスタ２１０をターンオフさせる。一実施形態おいて、トリミング信号およびリード信号のような制御信号は、別の時間フレームでコントローラ２１２に供給される。トリミング信号がコントローラ２１２にアサートされると、コントローラ２１２は、トランジスタ２０４およびトランジスタ２１０をターンオンさせて、ヒューズ２０２にブロー電流ＩＢを流す。このように、ヒューズ２０２は、ブロー電流ＩＢによってブローされる。また、トランジスタ２０４およびトランジスタ２１０がターンオンされると、リード電流ＩＲがヒューズ２０２を通じて流れる。しかしながら、リード電流ＩＲはブロー電流ＩＢよりも非常に小さいので、リード電流ＩＲは無視できる。トリミング信号がデアサートされると、コントローラ２１２は、トランジスタ２０４およびトランジスタ２１０をターンオフさせる。
【００２２】
リード電流がコントローラ２１２にアサートされると、コントローラ２１２は、トランジスタ２１０をターンオンさせて、ヒューズ２０２にリード電流ＩＲを流す。トランジスタ２０４はオフである。トランジスタ２１０がターンオンされたとき、トランジスタ２１０での電圧降下は比較的小さいので、検出ユニット２０８により検出されるノードＶＡでの電圧レベルは、ヒューズ２０２での電圧降下に概ね等しくなる。リード信号がデアサートされると、コントローラ２１２は、トランジスタ２１０をターンオフさせる。
【００２３】
一実施形態において、検出ユニット２０８は、ヒューズ２０２での電圧降下を、所定レベルＶＴＨＲ、例えば１Ｖのレベルと比較し、この比較の結果に従って検出信号ＦＵＳＥ＿ＳＴＡを発生させる。電圧降下が上記所定レベルＶＴＨＲよりも高ければ、検出ユニット２０８は、第１の状態（例えば論理ロー）の検出信号ＦＵＳＥ＿ＳＴＡを発生させる。電圧降下が上記所定レベルＶＴＨＲよりも低ければ、検出ユニット２０８は、第２の状態（例えば論理ハイ）の検出信号ＦＵＳＥ＿ＳＴＡを生成する。
【００２４】
このように、ヒューズ２０２がブロー状態であれば、ヒューズ２０２の抵抗が１ＭΩよりも大きくなるので、ヒューズ２０２での電圧降下は所定値ＶＴＨＲよりも高くなる。従って、検出ユニット２０８は、第１の状態の検出信号ＦＵＳＥ＿ＳＴＡを発生させる。ヒューズ２０２がインタクト状態であれば、ヒューズ２０２の抵抗が１００Ωよりも小さくなるので、ヒューズ２０２での電圧降下は所定値ＶＴＨＲよりも低くなる。従って、検出ユニット２０８は、第２の状態の検出信号ＦＵＳＥ＿ＳＴＡを発生させる。
【００２５】
本発明の文脈における「ハイ」および「ロー」のような相対用語は、本発明の範囲内の代替の実施形態における反対極性または信号レベルの慣習の使用を排除するものではない。
【００２６】
一実施形態において、入力電圧ＶＤＤが有効(available)でなければ、トランジスタ２０４のゲートおよびソースと、トランジスタ２１０のゲートおよびソースでの電位は実質的に同一である。静電気によって引き起こされる静電放電現象が発生すれば、トランジスタ２０４のソースでの電位は、トランジスタ２１０のソースでの電位と異なったものになる。この静電放電現象は、或るノード（例えば、トランジスタ２０４のソース）での電位を変化させる一方、他のノード（例えば、トランジスタ２１０のソース）での電位を変化しない状態に保つ。
【００２７】
トランジスタ２０４のソースでの電位がトランジスタ２１０のソースでの電位よりも高い場合、例えば、トランジスタ２０４のソースでの電位が増加した場合、トランジスタ２０４のソースとゲートとの間の電位差は、トランジスタ２０４のソース・ゲート閾値電圧よりも高くなる。しかしながら、トランジスタ２１０がトランジスタ２０４に対して相補的であるので、トランジスタ２１０のソースおよびゲートでの電位は実質的に同じである。このように、トランジスタ２１０はオフを保持して、静電放電電流をブロックする。
【００２８】
トランジスタ２１０のソースでの電位が減少すると、トランジスタ２１０のゲートとソースとの間の電位差が、トランジスタ２１０のゲート・ソース閾値電圧よりも高くなる。しかしながら、トランジスタ２０４がトランジスタ２１０に対して相補的であるので、トランジスタ２０４のソースおよびゲートでの電位は実質的に同じである。このように、トランジスタ２０４はオフを保持して、静電放電電流をブロックする。
【００２９】
トランジスタ２０４のソースでの電位が、トランジスタ２１０のソースでの電位よりも低ければ、トランジスタ２０４と２１０の両方がオフであり、静電放電電流はダイオード２２０を通じて流れる。
【００３０】
有利には、相補的トランジスタ対であるところのトランジスタ２０４およびトランジスタ２１０は、静電放電現象が発生したときにヒューズ２０２を通じて流れる静電放電電流をブロックするためのものであり、これらトランジスタ２０４およびトランジスタ２１０は、それぞれ、入力電圧ＶＤＤとヒューズ２０２との間、およびヒューズ２０２とグランドとの間に接続される。このように、静電放電現象が発生したときにヒューズ２０２がブローされることが防止され、これはヒューズ回路の安定性を改善する。
【００３１】
図３は、本発明の一実施形態による他のヒューズ回路３００のブロック図である。図２と同じラベルが付された要素は同様の機能を有する。
【００３２】
ヒューズ回路３００において、検出回路３１４は、ヒューズ２０２に、第１のリード電流ＩＲ１、例えば１μＡの電流を供給するためにヒューズ２０２に接続された電流源３０６と、ヒューズ２０２に、第２のリード電流ＩＲ２、例えば０．５μＡの電流を供給するためにヒューズ２０２に接続された電流源３０２とを備える。一実施形態において、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２は、ブロー電流ＩＢよりも十分に小さい。スイッチ３０４は、第２の電流源３０２に直列に接続される。スイッチ３０４は、コントローラ２１２によって制御される。
【００３３】
コントローラ２１２は、トランジスタ２０４、トランジスタ２１０、およびスイッチ３０４を複数の制御信号に基づいて制御する。一実施形態では、上記制御信号は、トリミング信号、第１のリード信号、および第２のリード信号を含むことができる。検出回路３１４は、更に検出ユニット２０８を備え、この検出ユニット２０８は、ヒューズ２０２での電圧降下を検出して、この電圧降下に応じてヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを出力するためのものである。
【００３４】
入力電圧ＶＤＤがヒューズ回路３００に供給されると、ヒューズ回路３００は動作を開始する。この動作中、コントローラ２１２にトリミング信号をアサートすることにより、コントローラ２１２は、トランジスタ２０４およびトランジスタ２１０をターンオンさせて、ヒューズ２０２にブロー電流ＩＢを流す。これにより、ヒューズ２０２はブローされる。コントローラ２１２は、トリミング信号がデアサートされれば、トランジスタ２０４およびトランジスタ２１０をターンオフさせる。
【００３５】
また、コントローラ２１２に第１のリード信号をアサートすることにより、コントローラ２１２は、トランジスタ２１０をターンオンさせて、ヒューズ２０２に第１のリード電流ＩＲ１を流す。トランジスタ２０４はオフである。従って、検出ユニット２０８は、ヒューズ２０２での電圧降下に応じてヒューズ２０２の状態を検出することができる。コントローラ２１２は、第１のリード信号がデアサートされれば、トランジスタ２１０をターンオフさせる。同様に、コントローラ２１２に第２のリード信号をアサートすることにより、オントローラ２１２は、トランジスタ２１０およびスイッチ３０４をターンオンさせて、第１のリード電流ＩＲ１と第２のリード電流ＩＲ２の両方をヒューズ２０２に流す。トランジスタ２０４はオフである。従って、検出ユニット２０８は、ヒューズ２０２での電圧降下に従ってヒューズ２０２の状態を検出することができる。コントローラ２１２は、第２のリード信号がデアサートされれば、トランジスタ２１０およびスイッチ３０４をターンオフさせる。
【００３６】
有利には、ヒューズ２０２の状態を検出するためにヒューズ２０２を流れるリード電流は、別の状況に従って調整されることができる。トリミングの後、ヒューズ回路３００は、ＡＴＥ(Automatic test equipment)テストフェーズに入る。このＡＴＥテストフェーズでは、ヒューズ２０２の状態は、ＡＴＥ（例えばプリントされた回路基板、集積回路、または他の電子コンポーネントまたはモジュールをテストするために使用される自動装置）によってテストされる。ＡＴＥテストは、トリミングの後にヒューズ２０２がブローされたかどうかをチェックするための機能を有する。一実施形態では、ＡＴＥは、ヒューズ２０２がブローされたかどうかを検出するために、コントローラ２１２に第１のリード信号をアサートすることができる。検出ユニット２０８から出力される検出信号ＦＵＳＥ＿ＳＴＡが、ヒューズ２０２が依然としてインタクト状態であることを示していれば、トリミング信号は、ヒューズ２０２をブローするためにコントローラ２１２に対して再びアサートされることができる。ＡＴＥテストをパスした後、ヒューズ回路３００は、アプリケーションフェーズに入る。例えば、ヒューズ回路３００は、チップの中に集積化され、種々のアプリケーションで使用されることができる。
【００３７】
アプリケーションフェーズ中に、ブローされたヒューズ２０２の抵抗は、プロセス劣化、周囲温度変化、種々の電源電圧劣化またはヒューズ劣化により、遅れて減少され得る。有利には、アプリケーションフェーズにおいて、第２のリード信号は、ヒューズ２０２の状態を検出するためにアサートされる。第２のリード信号に応答して、コントローラ２１２は、トランジスタ２１０およびスイッチ３０４をターンオンさせて、ヒューズ２０２に、第１のリード電流ＩＲ１と第２のリード電流ＩＲ２の両方を流す。ヒューズ２０２での電圧降下が、（ＩＲ１＋ＩＲ２）＊ＲＦ（ここで、ＲＦはヒューズ２０２の抵抗を表す）に等しく、第２のリード電流ＩＲ２は、ヒューズ２０２の抵抗減少を補償するために追加のリードマージンを提供する。従って、ヒューズ２０２の抵抗減少による虚偽の検出結果を回避することができる。
【００３８】
図４は、本発明の一実施形態によるヒューズ回路４００の回路図を示す。図２と同じラベルが付された要素は同様の機能を有する。
【００３９】
図４において、ゲートおよびソースが共に接続されたトランジスタ４０２，４０６，４４２は、２つの電流源を形成する。入力電圧ＶＤＤは、トランジスタ４０２，４０６，４４２のソースに供給される。トランジスタ４０２，４０６，４４２は、一実施形態では、一致したものであり、または同一である。従って、トランジスタ４０２，４０６，４４２のソース・ゲート電圧は実質的に同じである。加えて、トランジスタ４４２のゲートとドレインは共に接続される。
【００４０】
トランジスタ４０６は、第１のリード電流ＩＲ１、例えば１μＡの電流をヒューズ２０２に供給する。トランジスタ４０２は、第２のリード電流ＩＲ２、例えば０．５μＡの電流をヒューズ２０２に供給する。一実施形態において、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２は、ブロー電流ＩＢよりも非常に小さい。また、スイッチ４０４はトランジスタ４０２に接続される。スイッチ４０４は、コントローラ２１２によって制御される。
【００４１】
図３のヒューズ回路３００と同様に、コントローラ２１２が第１のリード信号に応答してトランジスタ２１０をターンオンさせると、ヒューズ２０２がブロー状態であるかインタクト状態であるかを検出するために、第１のリード電流ＩＲ１がヒューズ２０２に流される。第２のリード信号に応答して、コントローラ２１２がトランジスタ２１０およびスイッチ４０４をターンオンさせると、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２が両方ともヒューズ２０２に流される。第２のリード電流ＩＲ２は、ヒューズ抵抗の減少を補償するための追加のリードマージンを提供する。
【００４２】
加えて、トランジスタ４４０は、静止電流(quiescent current)を低減または除去するためのものであり、トランジスタ４４２のドレインとグランドとの間に接続される。この静止電流は、コントローラ２１２に何ら信号がアサートされない場合にヒューズ回路に流れ込む定常電流(standing current)である。第１のリード信号または第２のリード信号がヒューズ回路４００に入力されると、トランジスタ４４０のゲートにバイアス電圧ＶＢ１が供給される。ヒューズ回路４００に何らリード信号が入力されなければ、トランジスタ４４０のゲートはグランドに接続され、従って、トランジスタ４４０をターンオフさせる。このようにして、静止電流を低減または除去することができる。
【００４３】
ヒューズ回路４００は検出ユニット４０８を更に備え、この検出ユニット４０８は、ヒューズ２０２の状態を検出して、このヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させるためのものである。検出ユニット４０８において、トランジスタ４１２のゲートおよびソースは、それぞれ、ヒューズ２０２の２つの端子に接続される。能動負荷(active load)として使用されるトランジスタ４１０は、トランジスタ４１２と入力電圧ＶＤＤとの間に接続される。トランジスタ４１０のゲートには、バイアス電圧ＶＢ２が供給される。第１のリード電流ＩＲ１、または、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２の両方がヒューズ２０２を流れると、ヒューズ２０２での電圧降下は、ヒューズ２０２がブローされていれば、トランジスタ４１２のソース・ゲート閾値よりも高くなる。このようにして、トランジスタ４１２がターンオンされる。トランジスタ２１０もターンオンされるので、トランジスタ２１０および４１２での電圧降下は比較的小さい。従って、トランジスタ４１２のドレイン電圧は相対的に低くなる。ヒューズ２０２がインタクト状態であれば、ヒューズ２０２での電圧降下は、トランジスタ４１２のソース・ゲート閾値よりも低くなる。このようにして、トランジスタ４１２がターンオフされ、このトランジスタ４１２のドレイン電圧が相対的に高くなる。
【００４４】
検出ロジック４２０は、トランジスタ４１２のドレイン電圧に応じて論理信号を生成するためのものであり、トランジスタ４１２のドレインに接続される。検出ロジック４２０は、コントローラ２１２によって制御される。一実施形態において、トランジスタ４１２のドレイン電圧が基準レベルよりも低ければ、検出ロジック４２０は論理ハイの信号を発生させる。トランジスタ４１２のドレイン電圧が上記基準レベルよりも高ければ、検出ロジック４２０は論理ローの信号を発生させる。
【００４５】
レジスタ４２２（例えばＲＳレジスタ）は、検出ロジック４２０に接続され、Ｓピンで論理信号を受け取る。ＲＳレジスタ４２２は、論理信号によってトグルされ、Ｑピンを介して検出信号ＦＵＳＥ＿ＳＴＡを出力する。検出信号ＦＵＳＥ＿ＳＴＡは、ＲＳレジスタ４２２が他の論理信号によってトグルされるまで、ＲＳレジスタ４２２によってラッチされる。必要であれば、ＲＳレジスタ４２２をリセットするために、リセット信号がＲＳレジスタ４２２のＲピンに入力される。
【００４６】
コントローラ２１２が、トランジスタ２１０をターンオンさせて、第１のリード信号に応答して第１のリード電流ＩＲ１を流す場合、或いは、トランジスタ２１０およびスイッチ４０４をターンオンさせて、第２のリード信号に応答して第１のリード信号ＩＲ１と第２のリード信号ＩＲ２の両方を流す場合、コントローラ２１２は、また、イネーブル信号ＳＯＮを発生させて、検出ロジック４２０をイネーブル状態にする。イネーブル信号ＳＯＮに応答して、検出ロジック４２０は、イネーブル状態とされて、トランジスタ４１２のドレイン電圧を検出し、この検出したドレイン電圧に応じてＲＳレジスタ４２２への論理信号を発生させる。
【００４７】
ヒューズ２０２がブロー状態であれば、トランジスタ４１２のドレイン電圧は上記基準レベルよりも低くなる。検出ロジック４２０は、ＲＳレジスタ４２２のＳピンへ論理ハイの信号を発生させる。この論理ハイの信号に応答して、ＲＳレジスタ４２２はトグルされて、第１の状態の検出信号ＦＵＳＥ＿ＳＴＡを出力する。ヒューズ２０２がインタクト状態であれば、トランジスタ４１２のドレイン電圧は上記基準レベルよりも高くなる。検出ロジック４２０は、ＲＳレジスタ４２２のＳピンへ論理ローの信号を発生させる。この論理ローの信号に応答して、ＲＳレジスタ４２２は、トグルされて、第２の状態の検出信号ＦＵＳＥ＿ＳＴＡを出力する。一実施形態において、検出信号ＦＵＳＥ＿ＳＴＡは、ヒューズ２０２がブロー状態であれば、論理ハイであり、ヒューズ２０２がインタクト状態であれば、論理ローである。
【００４８】
第１のリード信号または第２のリード信号がデアサートされれば、コントローラ２１２は、上記信号ＳＯＮをデアサートすることにより検出ロジック４２０をディスエイブル状態(disable)にする。検出信号ＦＵＳＥ＿ＳＴＡは、ＲＳレジスタ４２２にラッチされる。
【００４９】
図５は、本発明の一実施形態による複数のヒューズ回路を備えた回路５００のブロック図である。図２、図３、図４と同じ要素は同様の機能を有する。
【００５０】
一実施形態において、複数のヒューズ回路を備えた回路５００（例えば集積回路）は、ヒューズ回路のヒューズを選択的にブローし、対応するヒューズの状態に応じて信号を生成することにより、異なる状態（例えば、論理ハイ及び／又は論地ロー）の複数の信号を供給するために使用される。
【００５１】
回路５００は、並列に接続された複数のヒューズ回路（例えばヒューズ回路５０２＿１−５０２＿Ｎ）を備える。一実施形態において、ヒューズ回路５０２＿１−５０２＿Ｎは、図３に示されるヒューズ回路３００と類似した構造を有する。ヒューズ回路５０２＿１において、トランジスタ２１０（例えばＮＭＯＳトランジスタ）は、ヒューズ２０２と直列に接続され、ヒューズ２０２を流れる好ましくない電流、例えば静電放電電流をブロックするためのものである。電流源３０６および電流源３０２は、ヒューズ２０２に、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２をそれぞれ供給するためのものであり、ヒューズ２０２に接続される。スイッチ３０４は、電流源３０２とヒューズ２０２との間に接続される。検出ユニット４０８は、ヒューズ２０２がブロー状態にあるかインタクト状態にあるかを検出して、ヒューズの状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させるためのものであり、ヒューズ２０２に接続される。コントローラ２１２は、複数の制御信号に応答してトランジスタ２１０およびスイッチ３０４を制御するためのものであり、トランジスタ２１０、スイッチ３０４、検出ユニット４０８に接続される。一実施形態において、上記制御信号は、トリミング信号、第１のリード信号、第２のリード信号を含む。
【００５２】
回路５００は、更に、ヒューズ回路５０２＿１−５０２＿Ｎにおけるヒューズにブロー電流ＩＢを供給するためのトランジスタ５０６を更に備え、このトランジスタ５０６は、例えばＰＭＯＳトランジスタであり、ヒューズ回路５０２＿１−５０２＿Ｎと直列に接続されている。トランジスタ５０６のソースには入力電圧ＶＤＤが供給されている。電子回路５００は、更にマスターコントローラ５０４を更に備え、このマスターコントローラ５０４は、複数の入力信号に応じて、ヒューズ回路５０２＿１−５０２＿Ｎにおけるコントローラへの制御信号を生成させると共に、トランジスタ５０６を制御するためのものである。
【００５３】
一実施形態において、第１の入力信号（トリミングイネーブル信号）がマスターコントローラ５０４にアサートされると、ビットシーケンス信号がマスターコントローラ５０４に入力される。この第１の入力信号に応答して、マスターコントローラ５０４は、ビットシーケンス信号に基づいて、どのヒューズがブローされたかを判定する。例えば、回路５００が１０個のヒューズを備えるものとする。上記第１の入力信号がマスターコントローラ５０４にアサートされると、ビットシーケンス信号０１１１０００１１０がマスターコントローラ５０４に入力される。マスターコントローラ５０４は、上記ビットシーケンス信号０１１１０００１１０に応じて、２番目、３番目、４番目、８番目、９番目のヒューズ回路をターゲットヒューズ回路として選択する。
【００５４】
マスターコントローラ５０４は、トランジスタ５０６をターンオンさせ、ターゲットヒューズ回路におけるコントローラへのトリミング信号を順次発生させる。一実施形態において、マスターコントローラ５０４は、所定の期間に、１番目のターゲットヒューズ回路（例えばヒューズ回路５０２＿１）へのトリミング信号を発生させる。ターゲットヒューズ回路のコントローラは、上記トリミング信号に応答してトランジスタ２１０をターンオンさせる。このように、ヒューズ２０２をブローするために、所定の期間にブロー電流ＩＢがヒューズ２０２に流される。上記所定の期間の後、マスターコントローラ５０４は、ターゲットヒューズ回路へのトリミング信号をデアサートする。続いて、マスターコントローラ５０４は、上記所定の期間に、次のターゲットヒューズ回路へのトリミング信号を発生させる。このように、ターゲットヒューズ回路のコントローラは、所定の期間にトリミング信号を順次的に受け取る。従って、ターゲットヒューズ回路のヒューズは順次的にブローされる。
【００５５】
一実施形態において、第２の入力信号がマスターコントローラ５０４にアサートされると、マスターコントローラ５０４は、ヒューズ回路５０２＿１−５０２＿Ｎのコントローラへのリード信号を順次的に発生させる。
【００５６】
一実施形態において、マスターコントローラ５０４は、所定の期間に、第１のヒューズ回路（例えばヒューズ回路５０２＿１）への第１のリード信号を発生させる。この第１のリード信号に応答して、第１のヒューズ回路５０２＿１のコントローラは、トランジスタ２１０をターンオンさせる。第１のリード電流ＩＲ１がヒューズ２０２に流れる。ヒューズ回路５０２＿１のコントローラは、検出ユニット４０８をイネーブル状態にして、ヒューズ２０２の状態を検出させる。検出ユニット４０８は、ヒューズ２０２での電圧降下に応じてヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させる。上記所定の期間の後、マスターコントローラ５０４は、第１のヒューズ回路への第１のリード信号をデアサートする。続いて、マスターコントローラ５０４は、上記所定の期間に、次のヒューズ回路への第１のリード信号を発生させる。このように、ヒューズ回路５０２＿１−５０２＿Ｎのコントローラは、所定の期間に、第１のリード信号を順次的に受け取る。従って、ヒューズ回路５０２＿１−５０２＿Ｎは、対応するヒューズの状態を示す検出信号を順次的に出力することができる。
【００５７】
一実施形態において、第３の入力信号がマスターコントローラ５０４にアサートされると、マスターコントローラ５０４は、ヒューズ５０２＿１−５０２＿Ｎのコントローラへの第２のリード信号を順次的に発生させる。
【００５８】
一実施形態において、マスターコントローラ５０４は、所定の期間に、第１のヒューズ回路（例えばヒューズ回路５０２＿１）への第２のリード信号を発生させる。この第２のリード信号に応答して、第１のヒューズ回路５０２＿１のコントローラは、トランジスタ２１０およびスイッチ３０４をターンオンさせ、ヒューズ２０２に第１のリード電流ＩＲ１および第２のリード電流ＩＲ２の両方を流す。第１のヒューズ回路５０２＿１のコントローラは、検出ユニット４０８にヒューズ２０２の状態を検出させる。検出ユニット４０８は、ヒューズ２０２での電圧降下に応じて、ヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させる。上記所定の期間の後、マスターコントローラ５０４は、第１のヒューズ回路への第２のリード信号をデアサートする。続いて、マスターコントローラ５０４は、上記所定の期間に、次のヒューズ回路への第２のリード信号を発生させる。このように、ヒューズ回路５０２＿１−５０２＿Ｎのコントローラは、上記所定の期間に第２のリード信号を順次的に受け取る。従って、ヒューズ回路５０２＿１−５０２＿Ｎは、対応するヒューズの状態を示す検出信号を順次的に出力することができる。
【００５９】
有利には、ブロー電流ＩＢは、或る期間に各ターゲットヒューズを流れる。このように、各ターゲットヒューズを流れる電流は、ヒューズをブローするのに十分大きい。加えて、各ヒューズ回路のトランジスタ２０２およびスイッチ３０４は、ターンオンされて、或る期間に各ヒューズにリード電流ＩＲ１およびＩＲ２を流す。ヒューズの状態は個々に順次的に検出されるので、検出結果は比較的正確である。
【００６０】
図６は、本発明の実施形態によるデータを格納するための複数のヒューズ回路を備えたファームウェアのブロック図６００である。図５と同じラベルが付された要素は同様の機能を有する。このファームウェアは、種々の電子装置またはシステム、例えば携帯電話、コンピュータ、デジタルカメラなどで使用することができる。
【００６１】
図６の例において、ファームウェア６０２は、複数の集積回路５００＿１−５００＿Ｎを備える。一実施形態において、集積回路５００＿１−５００＿Ｎは、図５に示される回路５００と類似した構造を有する。コントロールバス６０４は、入力信号を集積回路５００＿１−５００＿Ｎにそれぞれアサートするためのものであり、集積回路５００＿１−５００＿Ｎに接続される。データバス６０６は、集積回路５００＿１−５００＿Ｎのそれぞれにおけるヒューズ回路５０２＿１−５０２＿Ｎから検出信号を受け取るためのものであり、集積回路５００＿１−５００＿Ｎに接続される。
【００６２】
データまたは命令はファームウェア６０２にライトされることができる。一実施形態において、例えば００１１００００１１１０１０１１００１００００１１１０１０００１１１０のビットフローで表される命令をファームウェア６０２にライトするために、コントロールバスは、上記命令のビットフローに基づいて、集積回路５００＿１−５００＿Ｎに第１の入力信号（トリミングイネーブル信号）とビットシーケンス信号をそれぞれアサートする。これに応答して、各集積回路は、対応するビットシーケンス信号に基づいて、ヒューズ回路５０２＿１−５０２＿Ｎからターゲットヒューズ回路を選択し、これに対応するヒューズをブローするためにターゲットヒューズ回路にトリミング信号をそれぞれアサートする。
【００６３】
トリミングの後、ファームウェア６０２は、ＡＴＥテストフェーズに入ることができる。コントロールバス６０４は、そのヒューズの状態をテストするために、集積回路５００＿１−５００＿Ｎに第２の入力信号をそれぞれ順次的にアサートする。これに応答して、各集積回路は、ヒューズ回路５０２＿１−５０２＿Ｎに第１のリード信号をそれぞれ順次的にアサートする。第１のリード信号に応答して、ヒューズ回路５０２＿１−５０２＿Ｎは、対応するヒューズの状態を検出し、データバス６０６に検出信号を順次的に発生させる。
【００６４】
ファームウェア６０２がアプリケーションフェーズに入ると、コントロールバス６０４は、ファームウェア６０２に格納されたデータまたは命令をリードするために、集積回路５００＿１−５００＿Ｎに第３の入力信号をそれぞれ順次的にアサートする。これに応答して、各集積回路は、ヒューズ回路５０２＿１−５０２＿Ｎに第２のリード信号をそれぞれ順次的にアサートする。この第２のリード信号に応答して、ヒューズ回路５０２＿１−５０２＿Ｎは、対応するヒューズの状態を検出し、データバス６０６への検出信号を順次的に発生させる。一実施形態において、検出信号は、ファームウェア６０２に格納されたデータまたは命令を表すデジタル信号であり得る。
【００６５】
図７は、本発明の実施形態によるヒューズ回路、例えば図３におけるヒューズ回路３００によって実施される動作のフローチャート７００を示す。図７は、図２および図３と組み合わせて説明される。図７には特定のステップが開示されているが、このようなステップは例に過ぎない。即ち、本発明は、図７のステップの変形または種々の他のステップの実施にも適している。
【００６６】
ヒューズ回路３００は、ブロック７０２において電源が投入される。ブロック７０４では、制御信号がヒューズ回路３００にアサートされる。ブロック７０６では、制御信号がトリミング信号であれば、フローチャート７００はブロック７０８に移行する。そうでなければ、フローチャート７００はブロック７１０に移行する。ブロック７０８では、第１のトランジスタ２０４と、この第１のトランジスタ２０４に対して相補的である第２のトランジスタ２１０をターンオンさせることにより、ブロー電流ＩＢがヒューズ２０２に流される。このようにして、ヒューズ２０２はブロー電流ＩＢによってブローされる。
【００６７】
ブロック７１０では、制御信号が第１のリード信号であれば、フローチャート７００はブロック７１２に移行する。そうでなければ、フローチャート７００はブロック７１４に移行する。ブロック７１２では、第２のトランジスタ２１０をターンオンさせることにより、第１のリード電流ＩＲ１がヒューズ２０２に流される。検出ユニット４０８は、ブロック７１８において、イネーブル状態とされて、ヒューズ２０２での電圧降下に応じてヒューズ２０２の状態を検出し、このヒューズ２０２の状態を示す検出信号を発生させる。
【００６８】
ブロック７１４では、制御信号が第２のリード信号であれば、フローチャート７００はブロック７１６に移行する。そうでなければ、フローチャート７００はブロック７２０に移行する。ブロック７１６では、第２のトランジスタ２１０およびスイッチ３０４をターンオンさせることにより、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２がヒューズ２０２に流される。検出ユニット４０８は、ブロック７１８において、イネーブル状態とされて、ヒューズ２０２での電圧降下に応じてヒューズ２０２の状態を検出し、このヒューズ２０２の状態を示す検出信号を発生させる。ブロック７２０では、ヒューズ回路３００は他の機能を実施してもよい。
【００６９】
従って、本発明による実施形態は、ヒューズをブローし、ヒューズの状態を検出するためのヒューズ回路を提供する。このヒューズ回路は、インタクト状態およびブロー状態を有するヒューズを備える。このヒューズは、ブロー電流をヒューズに流すことにより、ブロー状態に切り換えられる。このヒューズ回路は、更に、電源と上記ヒューズとの間に接続された第１のトランジスタと、上記ヒューズとグランドとの間に接続された第２のトランジスタとを備える。第１のトランジスタおよび第２のトランジスタは、相補的トランジスタであり、ヒューズに流れる静電放電電流を低減またはブロックするためのものである。第１のトランジスタおよび第２のトランジスタは、ターンオンされて、上記ヒューズにブロー電流を流す。
【００７０】
また、検出回路は、ヒューズの状態を検出して、このヒューズの状態を示す検出信号を発生させるためのものであり、このヒューズに接続される。検出回路は、第１のリード電流をヒューズに供給するために上記ヒューズに接続された第１の電流源と、第２のリード電流を上記ヒューズに供給するために上記ヒューズに接続された第２の電流源とを備える。第２の電流源と上記ヒューズとの間にはスイッチが接続されることができる。検出回路は、更に、ヒューズでの電圧降下を検出し、この電圧降下に応じて検出信号を発生させるために、上記ヒューズに接続された検出ユニットを備えることができる。
【００７１】
上述の説明および図面は本発明の実施形態を表すが、添付の特許請求の範囲に規定されたような本発明の精神および範囲を逸脱することなく、種々の付加、変更、削除がなされ得ることが理解される。当業者であれば、本発明が、とりわけ本発明の原理を逸脱することなく特定の状況および動作要件に適合された、本発明の実施において用いられる形式、構造、配置、プロポーション、材料、素子、構成要素などの多くの変形で使用されてもよいことを理解するであろう。従って、ここに開示した実施形態は、すべて例示であり、制限的なものではなく、本発明の範囲は、添付の特許請求の範囲およびそれらの法定の均等物によって示され、上述の説明の内容に限定されるものではない。
【符号の説明】
【００７２】
２０２；ヒューズ
２０４，２１０；トランジスタ
２０６；電流源
２０８；検出ユニット
２１２；コントローラ
２１４；検出回路
２２０；ダイオード
【技術分野】
【０００１】
種々の半導体用途において使用されるヒューズ回路(FUSE CIRCUITS)に関する。
【背景技術】
【０００２】
ヒューズ回路は、種々の半導体用途、例えばメモリデバイスやプログラマブルロジックデバイスにおいて使用される。例えばメモリデバイスは、ヒューズデータを提供するためのヒューズ回路を備える。図１は、従来のヒューズ回路１００のブロック図である。
【０００３】
図１において、トランジスタ１０４（例えばＰＭＯＳトランジスタ）は、トリミング信号に応答してヒューズ１０２にブロー電流(blowing current)ＩＢを供給するためのものであり、ヒューズ１０２のノードに接続されている。このトリミング信号は、インバータ１１０および１１２を介してトランジスタ１０４のゲートに入力される。電源は、トランジスタ１０４のソースに接続され、トランジスタ１０４に入力電圧ＶＤＤを供給する。ヒューズ１０２の他のノードはグランドに接続される。トランジスタ１０６（例えばＰＭＯＳトランジスタ）は、ヒューズ１０２に接続され、ヒューズ１０２にリード電流ＩＲ（ＩＲ＜ＩＢ）を供給するためのものである。バイアス電圧ＶＢは、トランジスタ１０６のゲートに供給される。トランジスタ１０６に入力電圧ＶＤＤを供給するために、トランジスタ１０６のソースに電源が接続されている。さらに、インバータ１０８は、ヒューズ１０２に接続され、ヒューズ１０２での電圧降下を検出して、この電圧降下に応じて信号を出力するためのものである。
【０００４】
ヒューズ１０２は、無損傷のインタクト状態(intact state)と吹き飛ばされたブロー状態(blown state)とを有する。もし、このヒューズ１０２がブローされれば、ヒューズ１０２の抵抗は相対的に高くなり、例えば１００ＫΩになる。そうでなければ、ヒューズ１０２の抵抗は比較的低く、例えば１００Ωである。すなわち、ヒューズ１０２は、高抵抗状態または短絡回路状態を示す。トリミング信号がアサートされれば、トランジスタ１０４はターンオンされ、ブロー電流ＩＢをヒューズ１０２に流してヒューズ１０２をブローさせる。ヒューズ１０２がブロー状態にあるかインタクト状態にあるかを検出するために、トランジスタ１０６は、ヒューズ１０２を通じて流れる電流ＩＲを供給する。インバータ１０８は、ヒューズ１０２での電圧降下に応じてヒューズ１０２の状態を示す信号を発生させる。ヒューズ１０２での電圧降下が、所定のレベルＶＴＨＲ（例えば１Ｖ）よりも低ければ、ヒューズ１０２はインタクト状態にあると判定されることができる。この場合、インバータ１０８は、ＯＵＴに論理ハイ(High)の信号を供給する。ヒューズ１０２での電圧降下が所定のレベルＶＴＨＲよりも高ければ、ヒューズ１０２はブロー状態にあると判定されることができる。この場合、インバータ１０８は、ＯＵＴに論理ロー(Low)の信号を供給する。
【０００５】
しかしながら、ヒューズ１０２は、このヒューズ１０２を通じて流れる静電放電電流(electrostatic discharge current)により加熱または溶断されることがある。この静電放電電流は、静電放電現象(electrostatic discharge event)が発生したときに、異なる電位の２つのノード間に流れる突然の瞬間的な電流である。静電放電現象は静電気(static electricity)によって発生される。静電気は、摩擦帯電(tribocharging)により発生され、この摩擦帯電では、或る材料が他の異なる材料と接触されて離された後に電気的に帯電される。例えば、２つのヒューズ回路間の摩擦(friction)は摩擦帯電をもたらし、従って、ヒューズの両端に異なる電位を形成する。その結果、静電放電電流がこのヒューズを通じて流れる。このように、ヒューズは恒久的な損傷を受け、それは、ヒューズの状態の検出エラーを引き起こすことがある。
【０００６】
さらに、ヒューズ１０２の抵抗は、プロセス劣化、周囲温度変化、種々の電源電圧劣化またはヒューズの経年劣化により変化し得る。ヒューズでの電圧降下が所定のレベルＶＴＨＲよりも低いレベルになる程にブロー状態のヒューズの抵抗が減少することがあり、それはＯＵＴでの論理ハイの信号をもたらす。このように、ヒューズ回路の一貫しない検出結果はエラーを引き起こし、システムのロバスト性(robustness)を減少させる。
【発明の概要】
【課題を解決するための手段】
【０００７】
ヒューズ回路は、インタクト状態とブロー状態とを有するヒューズを備える。前記ヒューズは、前記ヒューズにブロー電流を流すことにより前記ブロー状態に切り換えられる。前記ヒューズは、接続された第１のトランジスタと第２のトランジスタとの間に直列に接続される。前記第１のトランジスタ及び第２のトランジスタは、相補的トランジスタであり、前記ヒューズを通じて流れる静電放電電流を低減させるように作動する。前記第１のトランジスタ及び前記第２のトランジスタはターンオンされて、前記ヒューズにブロー電流を流す。
【０００８】
特許請求の範囲に記載された本発明の実施形態の特徴および利点は、以下の図面を参照する詳細な説明により明らかになり、各図において、同様の番号は同様の部分を表す。
【図面の簡単な説明】
【０００９】
【図１】従来のヒューズ回路のブロック図である。
【図２】本発明の一実施形態によるヒューズ回路のブロック図である。
【図３】本発明の一実施形態による他のヒューズ回路のブロック図である。
【図４】本発明の一実施形態によるヒューズ回路の回路図である。
【図５】本発明の一実施形態による複数のヒューズ回路を備えた回路のブロック図である。
【図６】本発明の一実施形態によるデータを格納するための複数のヒューズ回路を備えたファームウェアのブロック図である。
【図７】本発明の一実施形態によるヒューズ回路により実施される動作のフローチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を参照して本発明の実施形態を詳細に説明する。本発明は、これらの実施形態と関連して説明されるが、これらの実施形態に本発明を制限することを意図したものではないことが理解されるであろう。逆に、本発明は、代替、変形、均等物に及び、それらは、添付の特許請求の範囲により規定される本発明の精神および範囲内に含まれる。
【００１１】
また、本発明の以下の詳細な説明において、多くの特定の詳細は、本発明の完全な理解を提供するために述べられる。しかしながら、当業者であれば、本発明が、これらの特定の詳細によらずに実施され得ることを理解するであろう。他の例では、公知の方法、手順、構成要素、および回路は、本発明の態様を余計に不明瞭にしないために、詳細には説明されていない。
【００１２】
本発明による実施形態は、ヒューズをブロー(blowing)し、このヒューズの状態を検出するためのヒューズ回路を提供する。有利には、２つの相補的なトランジスタの間にヒューズを直列に接続することにより、このヒューズを通じて流れる望ましくない静電放電電流を低減させ、または排除し得る。
【００１３】
また、ヒューズに接続された検出回路は、調整可能なリード電流をヒューズに供給し、上記ヒューズでの電圧降下により上記ヒューズの状態を検出する。有利には、リード電流(reading current)は、比較的正確に上記ヒューズの状態を検出するために、異なる状況(circumstances)の下で調整され得る。
【００１４】
図２は、本発明の一実施形態によるヒューズ回路２００のブロック図である。ヒューズ回路２００は、多くの用途で使用され得る。例えば、ヒューズ回路２００は、このヒューズ回路におけるヒューズの抵抗に基づいて異なる状態の信号（例えばデジタル信号）を供給するためのトリミング回路のようなものであり得る。ヒューズの抵抗は、このヒューズを通じて流れる電流に基づいて変化する。しかしながら、本発明は、これに限定されるものではなく、このヒューズは他の用途に適したものであってもよい。
【００１５】
ヒューズ回路２００は、インタクト状態(intact state)とブロー状態(blown state)を有するヒューズ２０２を備える。インタクト状態では、ヒューズ２０２の抵抗は、第１の所定値、例えば１００Ωよりも小さい値であり得る。一実施形態において、ヒューズをブローすることは、このヒューズが溶解するまで、このヒューズに電流を流すことを意味する。このヒューズ２０２は、このヒューズに、ブロー電流ＩＢ、例えば１００ｍＡの電流を流すことによりブローされ得る。ブロー状態では、ヒューズ２０２の抵抗は、第２の所定値、例えば１ＭΩよりも大きな値であり得る。
【００１６】
一実施形態において、トランジスタ２０４（例えばＰＭＯＳトランジスタ）は、ヒューズ２０２にブロー電流ＩＢを流すためのものであり、ヒューズ２０２のノードに接続される。トランジスタ２０４に入力電圧ＶＤＤを供給するために、トランジスタ２０４のソースに電源が接続される。コントローラ２１２は、トランジスタ２０４を制御するために、トランジスタ２０４のゲートに接続される。
【００１７】
また、トランジスタ２１０（例えばＮＭＯＳトランジスタ）は、ヒューズ２０２の他方のノードに接続される。一実施形態において、トランジスタ２１０およびトランジスタ２０４は相補的(complementary)である。この相補的トランジスタ２０４および２１０は、逆の導電型の２つのトランジスタ、例えばＰＭＯＳトランジスタとＮＭＯＳトランジスタ、または、ＰＮＰトランジスタとＮＰＮトランジスタであり得る。しかしながら、トランジスタ２０４および２１０のサイズは同一ではない。トランジスタ２１０のソースはグランドに接続される。コントローラ２１２は、トランジスタ２１０を制御するためのものであり、トランジスタ２１０のゲートに接続される。加えて、ダイオード２２０は、静電放電現象が発生したときに、このダイオード２２０を通じて負端子（グランド）から正端子（入力電圧ＶＤＤ）に電流を流すためのものであり、入力電圧ＶＤＤとグランドとの間に接続される。
【００１８】
一実施形態において、コントローラ２１２は、複数の制御信号に基づいて、トランジスタ２０４およびトランジスタ２１０のオン／オフを切り換える。一実施形態において、制御信号はトリミング信号を含む。ヒューズ２０２をブローさせるために、トリミング信号は、コントローラ２１２にアサートされる。このトリミング信号に応答して、コントローラ２１２は、トランジスタ２０４およびトランジスタ２１０をターンオンさせて、ヒューズ２０２にブロー電流ＩＢを流す。コントローラ２１２は、トリミング信号がデアサート(de-assert)されたときに、トランジスタ２０４およびトランジスタ２１０をターンオフさせる。
【００１９】
さらに、ヒューズ回路２００は、ヒューズ２０２の状態を検出して、このヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させるためのものであり、ヒューズ２０２に接続される。一実施形態において、検出回路２１４は、電流源２０６と検出ユニット２０８を備えることができる。電流源２０６は、ヒューズ２０２に、リード電流ＩＲ、例えば１μＡの電流を供給するためのものであり、ヒューズ２０２に接続される。一実施形態において、リード電流ＩＲは、ブロー電流ＩＢよりも非常に小さい電流であり得る。検出ユニット２０８は、ヒューズ２０２での電圧降下を検出し、この電圧降下に応じて検出信号ＦＵＳＥ＿ＳＴＡを出力する。
【００２０】
一実施形態において、更に、制御信号はリード信号を含む。ヒューズ２０２の状態を検出して、検出信号ＦＵＳＥ＿ＳＴＡを出力するために、リード信号は、コントローラ２１２にアサートされる。上記リード信号に応答して、コントローラ２１２は、トランジスタ２１０をターンオンさせて、ヒューズ２０２にリード電流ＩＲを流す。トランジスタ２０４はオフである。コントローラ２１２は、リード信号がデアサートされたときに、トランジスタ２１０をターンオフさせる。
【００２１】
入力電圧ＶＤＤがヒューズ回路２００に供給されると、ヒューズ回路２００は動作を開始する。コントローラ２１２は、コントローラ２１２に何も信号がアサートされなければ、トランジスタ２０４およびトランジスタ２１０をターンオフさせる。一実施形態おいて、トリミング信号およびリード信号のような制御信号は、別の時間フレームでコントローラ２１２に供給される。トリミング信号がコントローラ２１２にアサートされると、コントローラ２１２は、トランジスタ２０４およびトランジスタ２１０をターンオンさせて、ヒューズ２０２にブロー電流ＩＢを流す。このように、ヒューズ２０２は、ブロー電流ＩＢによってブローされる。また、トランジスタ２０４およびトランジスタ２１０がターンオンされると、リード電流ＩＲがヒューズ２０２を通じて流れる。しかしながら、リード電流ＩＲはブロー電流ＩＢよりも非常に小さいので、リード電流ＩＲは無視できる。トリミング信号がデアサートされると、コントローラ２１２は、トランジスタ２０４およびトランジスタ２１０をターンオフさせる。
【００２２】
リード電流がコントローラ２１２にアサートされると、コントローラ２１２は、トランジスタ２１０をターンオンさせて、ヒューズ２０２にリード電流ＩＲを流す。トランジスタ２０４はオフである。トランジスタ２１０がターンオンされたとき、トランジスタ２１０での電圧降下は比較的小さいので、検出ユニット２０８により検出されるノードＶＡでの電圧レベルは、ヒューズ２０２での電圧降下に概ね等しくなる。リード信号がデアサートされると、コントローラ２１２は、トランジスタ２１０をターンオフさせる。
【００２３】
一実施形態において、検出ユニット２０８は、ヒューズ２０２での電圧降下を、所定レベルＶＴＨＲ、例えば１Ｖのレベルと比較し、この比較の結果に従って検出信号ＦＵＳＥ＿ＳＴＡを発生させる。電圧降下が上記所定レベルＶＴＨＲよりも高ければ、検出ユニット２０８は、第１の状態（例えば論理ロー）の検出信号ＦＵＳＥ＿ＳＴＡを発生させる。電圧降下が上記所定レベルＶＴＨＲよりも低ければ、検出ユニット２０８は、第２の状態（例えば論理ハイ）の検出信号ＦＵＳＥ＿ＳＴＡを生成する。
【００２４】
このように、ヒューズ２０２がブロー状態であれば、ヒューズ２０２の抵抗が１ＭΩよりも大きくなるので、ヒューズ２０２での電圧降下は所定値ＶＴＨＲよりも高くなる。従って、検出ユニット２０８は、第１の状態の検出信号ＦＵＳＥ＿ＳＴＡを発生させる。ヒューズ２０２がインタクト状態であれば、ヒューズ２０２の抵抗が１００Ωよりも小さくなるので、ヒューズ２０２での電圧降下は所定値ＶＴＨＲよりも低くなる。従って、検出ユニット２０８は、第２の状態の検出信号ＦＵＳＥ＿ＳＴＡを発生させる。
【００２５】
本発明の文脈における「ハイ」および「ロー」のような相対用語は、本発明の範囲内の代替の実施形態における反対極性または信号レベルの慣習の使用を排除するものではない。
【００２６】
一実施形態において、入力電圧ＶＤＤが有効(available)でなければ、トランジスタ２０４のゲートおよびソースと、トランジスタ２１０のゲートおよびソースでの電位は実質的に同一である。静電気によって引き起こされる静電放電現象が発生すれば、トランジスタ２０４のソースでの電位は、トランジスタ２１０のソースでの電位と異なったものになる。この静電放電現象は、或るノード（例えば、トランジスタ２０４のソース）での電位を変化させる一方、他のノード（例えば、トランジスタ２１０のソース）での電位を変化しない状態に保つ。
【００２７】
トランジスタ２０４のソースでの電位がトランジスタ２１０のソースでの電位よりも高い場合、例えば、トランジスタ２０４のソースでの電位が増加した場合、トランジスタ２０４のソースとゲートとの間の電位差は、トランジスタ２０４のソース・ゲート閾値電圧よりも高くなる。しかしながら、トランジスタ２１０がトランジスタ２０４に対して相補的であるので、トランジスタ２１０のソースおよびゲートでの電位は実質的に同じである。このように、トランジスタ２１０はオフを保持して、静電放電電流をブロックする。
【００２８】
トランジスタ２１０のソースでの電位が減少すると、トランジスタ２１０のゲートとソースとの間の電位差が、トランジスタ２１０のゲート・ソース閾値電圧よりも高くなる。しかしながら、トランジスタ２０４がトランジスタ２１０に対して相補的であるので、トランジスタ２０４のソースおよびゲートでの電位は実質的に同じである。このように、トランジスタ２０４はオフを保持して、静電放電電流をブロックする。
【００２９】
トランジスタ２０４のソースでの電位が、トランジスタ２１０のソースでの電位よりも低ければ、トランジスタ２０４と２１０の両方がオフであり、静電放電電流はダイオード２２０を通じて流れる。
【００３０】
有利には、相補的トランジスタ対であるところのトランジスタ２０４およびトランジスタ２１０は、静電放電現象が発生したときにヒューズ２０２を通じて流れる静電放電電流をブロックするためのものであり、これらトランジスタ２０４およびトランジスタ２１０は、それぞれ、入力電圧ＶＤＤとヒューズ２０２との間、およびヒューズ２０２とグランドとの間に接続される。このように、静電放電現象が発生したときにヒューズ２０２がブローされることが防止され、これはヒューズ回路の安定性を改善する。
【００３１】
図３は、本発明の一実施形態による他のヒューズ回路３００のブロック図である。図２と同じラベルが付された要素は同様の機能を有する。
【００３２】
ヒューズ回路３００において、検出回路３１４は、ヒューズ２０２に、第１のリード電流ＩＲ１、例えば１μＡの電流を供給するためにヒューズ２０２に接続された電流源３０６と、ヒューズ２０２に、第２のリード電流ＩＲ２、例えば０．５μＡの電流を供給するためにヒューズ２０２に接続された電流源３０２とを備える。一実施形態において、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２は、ブロー電流ＩＢよりも十分に小さい。スイッチ３０４は、第２の電流源３０２に直列に接続される。スイッチ３０４は、コントローラ２１２によって制御される。
【００３３】
コントローラ２１２は、トランジスタ２０４、トランジスタ２１０、およびスイッチ３０４を複数の制御信号に基づいて制御する。一実施形態では、上記制御信号は、トリミング信号、第１のリード信号、および第２のリード信号を含むことができる。検出回路３１４は、更に検出ユニット２０８を備え、この検出ユニット２０８は、ヒューズ２０２での電圧降下を検出して、この電圧降下に応じてヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを出力するためのものである。
【００３４】
入力電圧ＶＤＤがヒューズ回路３００に供給されると、ヒューズ回路３００は動作を開始する。この動作中、コントローラ２１２にトリミング信号をアサートすることにより、コントローラ２１２は、トランジスタ２０４およびトランジスタ２１０をターンオンさせて、ヒューズ２０２にブロー電流ＩＢを流す。これにより、ヒューズ２０２はブローされる。コントローラ２１２は、トリミング信号がデアサートされれば、トランジスタ２０４およびトランジスタ２１０をターンオフさせる。
【００３５】
また、コントローラ２１２に第１のリード信号をアサートすることにより、コントローラ２１２は、トランジスタ２１０をターンオンさせて、ヒューズ２０２に第１のリード電流ＩＲ１を流す。トランジスタ２０４はオフである。従って、検出ユニット２０８は、ヒューズ２０２での電圧降下に応じてヒューズ２０２の状態を検出することができる。コントローラ２１２は、第１のリード信号がデアサートされれば、トランジスタ２１０をターンオフさせる。同様に、コントローラ２１２に第２のリード信号をアサートすることにより、オントローラ２１２は、トランジスタ２１０およびスイッチ３０４をターンオンさせて、第１のリード電流ＩＲ１と第２のリード電流ＩＲ２の両方をヒューズ２０２に流す。トランジスタ２０４はオフである。従って、検出ユニット２０８は、ヒューズ２０２での電圧降下に従ってヒューズ２０２の状態を検出することができる。コントローラ２１２は、第２のリード信号がデアサートされれば、トランジスタ２１０およびスイッチ３０４をターンオフさせる。
【００３６】
有利には、ヒューズ２０２の状態を検出するためにヒューズ２０２を流れるリード電流は、別の状況に従って調整されることができる。トリミングの後、ヒューズ回路３００は、ＡＴＥ(Automatic test equipment)テストフェーズに入る。このＡＴＥテストフェーズでは、ヒューズ２０２の状態は、ＡＴＥ（例えばプリントされた回路基板、集積回路、または他の電子コンポーネントまたはモジュールをテストするために使用される自動装置）によってテストされる。ＡＴＥテストは、トリミングの後にヒューズ２０２がブローされたかどうかをチェックするための機能を有する。一実施形態では、ＡＴＥは、ヒューズ２０２がブローされたかどうかを検出するために、コントローラ２１２に第１のリード信号をアサートすることができる。検出ユニット２０８から出力される検出信号ＦＵＳＥ＿ＳＴＡが、ヒューズ２０２が依然としてインタクト状態であることを示していれば、トリミング信号は、ヒューズ２０２をブローするためにコントローラ２１２に対して再びアサートされることができる。ＡＴＥテストをパスした後、ヒューズ回路３００は、アプリケーションフェーズに入る。例えば、ヒューズ回路３００は、チップの中に集積化され、種々のアプリケーションで使用されることができる。
【００３７】
アプリケーションフェーズ中に、ブローされたヒューズ２０２の抵抗は、プロセス劣化、周囲温度変化、種々の電源電圧劣化またはヒューズ劣化により、遅れて減少され得る。有利には、アプリケーションフェーズにおいて、第２のリード信号は、ヒューズ２０２の状態を検出するためにアサートされる。第２のリード信号に応答して、コントローラ２１２は、トランジスタ２１０およびスイッチ３０４をターンオンさせて、ヒューズ２０２に、第１のリード電流ＩＲ１と第２のリード電流ＩＲ２の両方を流す。ヒューズ２０２での電圧降下が、（ＩＲ１＋ＩＲ２）＊ＲＦ（ここで、ＲＦはヒューズ２０２の抵抗を表す）に等しく、第２のリード電流ＩＲ２は、ヒューズ２０２の抵抗減少を補償するために追加のリードマージンを提供する。従って、ヒューズ２０２の抵抗減少による虚偽の検出結果を回避することができる。
【００３８】
図４は、本発明の一実施形態によるヒューズ回路４００の回路図を示す。図２と同じラベルが付された要素は同様の機能を有する。
【００３９】
図４において、ゲートおよびソースが共に接続されたトランジスタ４０２，４０６，４４２は、２つの電流源を形成する。入力電圧ＶＤＤは、トランジスタ４０２，４０６，４４２のソースに供給される。トランジスタ４０２，４０６，４４２は、一実施形態では、一致したものであり、または同一である。従って、トランジスタ４０２，４０６，４４２のソース・ゲート電圧は実質的に同じである。加えて、トランジスタ４４２のゲートとドレインは共に接続される。
【００４０】
トランジスタ４０６は、第１のリード電流ＩＲ１、例えば１μＡの電流をヒューズ２０２に供給する。トランジスタ４０２は、第２のリード電流ＩＲ２、例えば０．５μＡの電流をヒューズ２０２に供給する。一実施形態において、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２は、ブロー電流ＩＢよりも非常に小さい。また、スイッチ４０４はトランジスタ４０２に接続される。スイッチ４０４は、コントローラ２１２によって制御される。
【００４１】
図３のヒューズ回路３００と同様に、コントローラ２１２が第１のリード信号に応答してトランジスタ２１０をターンオンさせると、ヒューズ２０２がブロー状態であるかインタクト状態であるかを検出するために、第１のリード電流ＩＲ１がヒューズ２０２に流される。第２のリード信号に応答して、コントローラ２１２がトランジスタ２１０およびスイッチ４０４をターンオンさせると、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２が両方ともヒューズ２０２に流される。第２のリード電流ＩＲ２は、ヒューズ抵抗の減少を補償するための追加のリードマージンを提供する。
【００４２】
加えて、トランジスタ４４０は、静止電流(quiescent current)を低減または除去するためのものであり、トランジスタ４４２のドレインとグランドとの間に接続される。この静止電流は、コントローラ２１２に何ら信号がアサートされない場合にヒューズ回路に流れ込む定常電流(standing current)である。第１のリード信号または第２のリード信号がヒューズ回路４００に入力されると、トランジスタ４４０のゲートにバイアス電圧ＶＢ１が供給される。ヒューズ回路４００に何らリード信号が入力されなければ、トランジスタ４４０のゲートはグランドに接続され、従って、トランジスタ４４０をターンオフさせる。このようにして、静止電流を低減または除去することができる。
【００４３】
ヒューズ回路４００は検出ユニット４０８を更に備え、この検出ユニット４０８は、ヒューズ２０２の状態を検出して、このヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させるためのものである。検出ユニット４０８において、トランジスタ４１２のゲートおよびソースは、それぞれ、ヒューズ２０２の２つの端子に接続される。能動負荷(active load)として使用されるトランジスタ４１０は、トランジスタ４１２と入力電圧ＶＤＤとの間に接続される。トランジスタ４１０のゲートには、バイアス電圧ＶＢ２が供給される。第１のリード電流ＩＲ１、または、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２の両方がヒューズ２０２を流れると、ヒューズ２０２での電圧降下は、ヒューズ２０２がブローされていれば、トランジスタ４１２のソース・ゲート閾値よりも高くなる。このようにして、トランジスタ４１２がターンオンされる。トランジスタ２１０もターンオンされるので、トランジスタ２１０および４１２での電圧降下は比較的小さい。従って、トランジスタ４１２のドレイン電圧は相対的に低くなる。ヒューズ２０２がインタクト状態であれば、ヒューズ２０２での電圧降下は、トランジスタ４１２のソース・ゲート閾値よりも低くなる。このようにして、トランジスタ４１２がターンオフされ、このトランジスタ４１２のドレイン電圧が相対的に高くなる。
【００４４】
検出ロジック４２０は、トランジスタ４１２のドレイン電圧に応じて論理信号を生成するためのものであり、トランジスタ４１２のドレインに接続される。検出ロジック４２０は、コントローラ２１２によって制御される。一実施形態において、トランジスタ４１２のドレイン電圧が基準レベルよりも低ければ、検出ロジック４２０は論理ハイの信号を発生させる。トランジスタ４１２のドレイン電圧が上記基準レベルよりも高ければ、検出ロジック４２０は論理ローの信号を発生させる。
【００４５】
レジスタ４２２（例えばＲＳレジスタ）は、検出ロジック４２０に接続され、Ｓピンで論理信号を受け取る。ＲＳレジスタ４２２は、論理信号によってトグルされ、Ｑピンを介して検出信号ＦＵＳＥ＿ＳＴＡを出力する。検出信号ＦＵＳＥ＿ＳＴＡは、ＲＳレジスタ４２２が他の論理信号によってトグルされるまで、ＲＳレジスタ４２２によってラッチされる。必要であれば、ＲＳレジスタ４２２をリセットするために、リセット信号がＲＳレジスタ４２２のＲピンに入力される。
【００４６】
コントローラ２１２が、トランジスタ２１０をターンオンさせて、第１のリード信号に応答して第１のリード電流ＩＲ１を流す場合、或いは、トランジスタ２１０およびスイッチ４０４をターンオンさせて、第２のリード信号に応答して第１のリード信号ＩＲ１と第２のリード信号ＩＲ２の両方を流す場合、コントローラ２１２は、また、イネーブル信号ＳＯＮを発生させて、検出ロジック４２０をイネーブル状態にする。イネーブル信号ＳＯＮに応答して、検出ロジック４２０は、イネーブル状態とされて、トランジスタ４１２のドレイン電圧を検出し、この検出したドレイン電圧に応じてＲＳレジスタ４２２への論理信号を発生させる。
【００４７】
ヒューズ２０２がブロー状態であれば、トランジスタ４１２のドレイン電圧は上記基準レベルよりも低くなる。検出ロジック４２０は、ＲＳレジスタ４２２のＳピンへ論理ハイの信号を発生させる。この論理ハイの信号に応答して、ＲＳレジスタ４２２はトグルされて、第１の状態の検出信号ＦＵＳＥ＿ＳＴＡを出力する。ヒューズ２０２がインタクト状態であれば、トランジスタ４１２のドレイン電圧は上記基準レベルよりも高くなる。検出ロジック４２０は、ＲＳレジスタ４２２のＳピンへ論理ローの信号を発生させる。この論理ローの信号に応答して、ＲＳレジスタ４２２は、トグルされて、第２の状態の検出信号ＦＵＳＥ＿ＳＴＡを出力する。一実施形態において、検出信号ＦＵＳＥ＿ＳＴＡは、ヒューズ２０２がブロー状態であれば、論理ハイであり、ヒューズ２０２がインタクト状態であれば、論理ローである。
【００４８】
第１のリード信号または第２のリード信号がデアサートされれば、コントローラ２１２は、上記信号ＳＯＮをデアサートすることにより検出ロジック４２０をディスエイブル状態(disable)にする。検出信号ＦＵＳＥ＿ＳＴＡは、ＲＳレジスタ４２２にラッチされる。
【００４９】
図５は、本発明の一実施形態による複数のヒューズ回路を備えた回路５００のブロック図である。図２、図３、図４と同じ要素は同様の機能を有する。
【００５０】
一実施形態において、複数のヒューズ回路を備えた回路５００（例えば集積回路）は、ヒューズ回路のヒューズを選択的にブローし、対応するヒューズの状態に応じて信号を生成することにより、異なる状態（例えば、論理ハイ及び／又は論地ロー）の複数の信号を供給するために使用される。
【００５１】
回路５００は、並列に接続された複数のヒューズ回路（例えばヒューズ回路５０２＿１−５０２＿Ｎ）を備える。一実施形態において、ヒューズ回路５０２＿１−５０２＿Ｎは、図３に示されるヒューズ回路３００と類似した構造を有する。ヒューズ回路５０２＿１において、トランジスタ２１０（例えばＮＭＯＳトランジスタ）は、ヒューズ２０２と直列に接続され、ヒューズ２０２を流れる好ましくない電流、例えば静電放電電流をブロックするためのものである。電流源３０６および電流源３０２は、ヒューズ２０２に、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２をそれぞれ供給するためのものであり、ヒューズ２０２に接続される。スイッチ３０４は、電流源３０２とヒューズ２０２との間に接続される。検出ユニット４０８は、ヒューズ２０２がブロー状態にあるかインタクト状態にあるかを検出して、ヒューズの状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させるためのものであり、ヒューズ２０２に接続される。コントローラ２１２は、複数の制御信号に応答してトランジスタ２１０およびスイッチ３０４を制御するためのものであり、トランジスタ２１０、スイッチ３０４、検出ユニット４０８に接続される。一実施形態において、上記制御信号は、トリミング信号、第１のリード信号、第２のリード信号を含む。
【００５２】
回路５００は、更に、ヒューズ回路５０２＿１−５０２＿Ｎにおけるヒューズにブロー電流ＩＢを供給するためのトランジスタ５０６を更に備え、このトランジスタ５０６は、例えばＰＭＯＳトランジスタであり、ヒューズ回路５０２＿１−５０２＿Ｎと直列に接続されている。トランジスタ５０６のソースには入力電圧ＶＤＤが供給されている。電子回路５００は、更にマスターコントローラ５０４を更に備え、このマスターコントローラ５０４は、複数の入力信号に応じて、ヒューズ回路５０２＿１−５０２＿Ｎにおけるコントローラへの制御信号を生成させると共に、トランジスタ５０６を制御するためのものである。
【００５３】
一実施形態において、第１の入力信号（トリミングイネーブル信号）がマスターコントローラ５０４にアサートされると、ビットシーケンス信号がマスターコントローラ５０４に入力される。この第１の入力信号に応答して、マスターコントローラ５０４は、ビットシーケンス信号に基づいて、どのヒューズがブローされたかを判定する。例えば、回路５００が１０個のヒューズを備えるものとする。上記第１の入力信号がマスターコントローラ５０４にアサートされると、ビットシーケンス信号０１１１０００１１０がマスターコントローラ５０４に入力される。マスターコントローラ５０４は、上記ビットシーケンス信号０１１１０００１１０に応じて、２番目、３番目、４番目、８番目、９番目のヒューズ回路をターゲットヒューズ回路として選択する。
【００５４】
マスターコントローラ５０４は、トランジスタ５０６をターンオンさせ、ターゲットヒューズ回路におけるコントローラへのトリミング信号を順次発生させる。一実施形態において、マスターコントローラ５０４は、所定の期間に、１番目のターゲットヒューズ回路（例えばヒューズ回路５０２＿１）へのトリミング信号を発生させる。ターゲットヒューズ回路のコントローラは、上記トリミング信号に応答してトランジスタ２１０をターンオンさせる。このように、ヒューズ２０２をブローするために、所定の期間にブロー電流ＩＢがヒューズ２０２に流される。上記所定の期間の後、マスターコントローラ５０４は、ターゲットヒューズ回路へのトリミング信号をデアサートする。続いて、マスターコントローラ５０４は、上記所定の期間に、次のターゲットヒューズ回路へのトリミング信号を発生させる。このように、ターゲットヒューズ回路のコントローラは、所定の期間にトリミング信号を順次的に受け取る。従って、ターゲットヒューズ回路のヒューズは順次的にブローされる。
【００５５】
一実施形態において、第２の入力信号がマスターコントローラ５０４にアサートされると、マスターコントローラ５０４は、ヒューズ回路５０２＿１−５０２＿Ｎのコントローラへのリード信号を順次的に発生させる。
【００５６】
一実施形態において、マスターコントローラ５０４は、所定の期間に、第１のヒューズ回路（例えばヒューズ回路５０２＿１）への第１のリード信号を発生させる。この第１のリード信号に応答して、第１のヒューズ回路５０２＿１のコントローラは、トランジスタ２１０をターンオンさせる。第１のリード電流ＩＲ１がヒューズ２０２に流れる。ヒューズ回路５０２＿１のコントローラは、検出ユニット４０８をイネーブル状態にして、ヒューズ２０２の状態を検出させる。検出ユニット４０８は、ヒューズ２０２での電圧降下に応じてヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させる。上記所定の期間の後、マスターコントローラ５０４は、第１のヒューズ回路への第１のリード信号をデアサートする。続いて、マスターコントローラ５０４は、上記所定の期間に、次のヒューズ回路への第１のリード信号を発生させる。このように、ヒューズ回路５０２＿１−５０２＿Ｎのコントローラは、所定の期間に、第１のリード信号を順次的に受け取る。従って、ヒューズ回路５０２＿１−５０２＿Ｎは、対応するヒューズの状態を示す検出信号を順次的に出力することができる。
【００５７】
一実施形態において、第３の入力信号がマスターコントローラ５０４にアサートされると、マスターコントローラ５０４は、ヒューズ５０２＿１−５０２＿Ｎのコントローラへの第２のリード信号を順次的に発生させる。
【００５８】
一実施形態において、マスターコントローラ５０４は、所定の期間に、第１のヒューズ回路（例えばヒューズ回路５０２＿１）への第２のリード信号を発生させる。この第２のリード信号に応答して、第１のヒューズ回路５０２＿１のコントローラは、トランジスタ２１０およびスイッチ３０４をターンオンさせ、ヒューズ２０２に第１のリード電流ＩＲ１および第２のリード電流ＩＲ２の両方を流す。第１のヒューズ回路５０２＿１のコントローラは、検出ユニット４０８にヒューズ２０２の状態を検出させる。検出ユニット４０８は、ヒューズ２０２での電圧降下に応じて、ヒューズ２０２の状態を示す検出信号ＦＵＳＥ＿ＳＴＡを発生させる。上記所定の期間の後、マスターコントローラ５０４は、第１のヒューズ回路への第２のリード信号をデアサートする。続いて、マスターコントローラ５０４は、上記所定の期間に、次のヒューズ回路への第２のリード信号を発生させる。このように、ヒューズ回路５０２＿１−５０２＿Ｎのコントローラは、上記所定の期間に第２のリード信号を順次的に受け取る。従って、ヒューズ回路５０２＿１−５０２＿Ｎは、対応するヒューズの状態を示す検出信号を順次的に出力することができる。
【００５９】
有利には、ブロー電流ＩＢは、或る期間に各ターゲットヒューズを流れる。このように、各ターゲットヒューズを流れる電流は、ヒューズをブローするのに十分大きい。加えて、各ヒューズ回路のトランジスタ２０２およびスイッチ３０４は、ターンオンされて、或る期間に各ヒューズにリード電流ＩＲ１およびＩＲ２を流す。ヒューズの状態は個々に順次的に検出されるので、検出結果は比較的正確である。
【００６０】
図６は、本発明の実施形態によるデータを格納するための複数のヒューズ回路を備えたファームウェアのブロック図６００である。図５と同じラベルが付された要素は同様の機能を有する。このファームウェアは、種々の電子装置またはシステム、例えば携帯電話、コンピュータ、デジタルカメラなどで使用することができる。
【００６１】
図６の例において、ファームウェア６０２は、複数の集積回路５００＿１−５００＿Ｎを備える。一実施形態において、集積回路５００＿１−５００＿Ｎは、図５に示される回路５００と類似した構造を有する。コントロールバス６０４は、入力信号を集積回路５００＿１−５００＿Ｎにそれぞれアサートするためのものであり、集積回路５００＿１−５００＿Ｎに接続される。データバス６０６は、集積回路５００＿１−５００＿Ｎのそれぞれにおけるヒューズ回路５０２＿１−５０２＿Ｎから検出信号を受け取るためのものであり、集積回路５００＿１−５００＿Ｎに接続される。
【００６２】
データまたは命令はファームウェア６０２にライトされることができる。一実施形態において、例えば００１１００００１１１０１０１１００１００００１１１０１０００１１１０のビットフローで表される命令をファームウェア６０２にライトするために、コントロールバスは、上記命令のビットフローに基づいて、集積回路５００＿１−５００＿Ｎに第１の入力信号（トリミングイネーブル信号）とビットシーケンス信号をそれぞれアサートする。これに応答して、各集積回路は、対応するビットシーケンス信号に基づいて、ヒューズ回路５０２＿１−５０２＿Ｎからターゲットヒューズ回路を選択し、これに対応するヒューズをブローするためにターゲットヒューズ回路にトリミング信号をそれぞれアサートする。
【００６３】
トリミングの後、ファームウェア６０２は、ＡＴＥテストフェーズに入ることができる。コントロールバス６０４は、そのヒューズの状態をテストするために、集積回路５００＿１−５００＿Ｎに第２の入力信号をそれぞれ順次的にアサートする。これに応答して、各集積回路は、ヒューズ回路５０２＿１−５０２＿Ｎに第１のリード信号をそれぞれ順次的にアサートする。第１のリード信号に応答して、ヒューズ回路５０２＿１−５０２＿Ｎは、対応するヒューズの状態を検出し、データバス６０６に検出信号を順次的に発生させる。
【００６４】
ファームウェア６０２がアプリケーションフェーズに入ると、コントロールバス６０４は、ファームウェア６０２に格納されたデータまたは命令をリードするために、集積回路５００＿１−５００＿Ｎに第３の入力信号をそれぞれ順次的にアサートする。これに応答して、各集積回路は、ヒューズ回路５０２＿１−５０２＿Ｎに第２のリード信号をそれぞれ順次的にアサートする。この第２のリード信号に応答して、ヒューズ回路５０２＿１−５０２＿Ｎは、対応するヒューズの状態を検出し、データバス６０６への検出信号を順次的に発生させる。一実施形態において、検出信号は、ファームウェア６０２に格納されたデータまたは命令を表すデジタル信号であり得る。
【００６５】
図７は、本発明の実施形態によるヒューズ回路、例えば図３におけるヒューズ回路３００によって実施される動作のフローチャート７００を示す。図７は、図２および図３と組み合わせて説明される。図７には特定のステップが開示されているが、このようなステップは例に過ぎない。即ち、本発明は、図７のステップの変形または種々の他のステップの実施にも適している。
【００６６】
ヒューズ回路３００は、ブロック７０２において電源が投入される。ブロック７０４では、制御信号がヒューズ回路３００にアサートされる。ブロック７０６では、制御信号がトリミング信号であれば、フローチャート７００はブロック７０８に移行する。そうでなければ、フローチャート７００はブロック７１０に移行する。ブロック７０８では、第１のトランジスタ２０４と、この第１のトランジスタ２０４に対して相補的である第２のトランジスタ２１０をターンオンさせることにより、ブロー電流ＩＢがヒューズ２０２に流される。このようにして、ヒューズ２０２はブロー電流ＩＢによってブローされる。
【００６７】
ブロック７１０では、制御信号が第１のリード信号であれば、フローチャート７００はブロック７１２に移行する。そうでなければ、フローチャート７００はブロック７１４に移行する。ブロック７１２では、第２のトランジスタ２１０をターンオンさせることにより、第１のリード電流ＩＲ１がヒューズ２０２に流される。検出ユニット４０８は、ブロック７１８において、イネーブル状態とされて、ヒューズ２０２での電圧降下に応じてヒューズ２０２の状態を検出し、このヒューズ２０２の状態を示す検出信号を発生させる。
【００６８】
ブロック７１４では、制御信号が第２のリード信号であれば、フローチャート７００はブロック７１６に移行する。そうでなければ、フローチャート７００はブロック７２０に移行する。ブロック７１６では、第２のトランジスタ２１０およびスイッチ３０４をターンオンさせることにより、第１のリード電流ＩＲ１および第２のリード電流ＩＲ２がヒューズ２０２に流される。検出ユニット４０８は、ブロック７１８において、イネーブル状態とされて、ヒューズ２０２での電圧降下に応じてヒューズ２０２の状態を検出し、このヒューズ２０２の状態を示す検出信号を発生させる。ブロック７２０では、ヒューズ回路３００は他の機能を実施してもよい。
【００６９】
従って、本発明による実施形態は、ヒューズをブローし、ヒューズの状態を検出するためのヒューズ回路を提供する。このヒューズ回路は、インタクト状態およびブロー状態を有するヒューズを備える。このヒューズは、ブロー電流をヒューズに流すことにより、ブロー状態に切り換えられる。このヒューズ回路は、更に、電源と上記ヒューズとの間に接続された第１のトランジスタと、上記ヒューズとグランドとの間に接続された第２のトランジスタとを備える。第１のトランジスタおよび第２のトランジスタは、相補的トランジスタであり、ヒューズに流れる静電放電電流を低減またはブロックするためのものである。第１のトランジスタおよび第２のトランジスタは、ターンオンされて、上記ヒューズにブロー電流を流す。
【００７０】
また、検出回路は、ヒューズの状態を検出して、このヒューズの状態を示す検出信号を発生させるためのものであり、このヒューズに接続される。検出回路は、第１のリード電流をヒューズに供給するために上記ヒューズに接続された第１の電流源と、第２のリード電流を上記ヒューズに供給するために上記ヒューズに接続された第２の電流源とを備える。第２の電流源と上記ヒューズとの間にはスイッチが接続されることができる。検出回路は、更に、ヒューズでの電圧降下を検出し、この電圧降下に応じて検出信号を発生させるために、上記ヒューズに接続された検出ユニットを備えることができる。
【００７１】
上述の説明および図面は本発明の実施形態を表すが、添付の特許請求の範囲に規定されたような本発明の精神および範囲を逸脱することなく、種々の付加、変更、削除がなされ得ることが理解される。当業者であれば、本発明が、とりわけ本発明の原理を逸脱することなく特定の状況および動作要件に適合された、本発明の実施において用いられる形式、構造、配置、プロポーション、材料、素子、構成要素などの多くの変形で使用されてもよいことを理解するであろう。従って、ここに開示した実施形態は、すべて例示であり、制限的なものではなく、本発明の範囲は、添付の特許請求の範囲およびそれらの法定の均等物によって示され、上述の説明の内容に限定されるものではない。
【符号の説明】
【００７２】
２０２；ヒューズ
２０４，２１０；トランジスタ
２０６；電流源
２０８；検出ユニット
２１２；コントローラ
２１４；検出回路
２２０；ダイオード
【特許請求の範囲】
【請求項１】
インタクト状態とブロー状態とを有するヒューズと、
前記ヒューズと電源との間に接続された第１のトランジスタと、
前記第１のトランジスタに対して相補的なトランジスタであって前記ヒューズとグランドとの間に接続された第２のトランジスタと
を備え、
前記ヒューズは、該ヒューズにブロー電流が流れた場合に前記ブロー状態になり、
前記第１のトランジスタおよび第２のトランジスタは、ターンオンされて前記ヒューズに前記ブロー電流を流すためのものであり、ここで、前記第１のトランジスタおよび前記第２のトランジスタは、前記ヒューズを流れる静電放電電流を低減するように作動するものであるヒューズ回路。
【請求項２】
前記ヒューズに接続され、前記ヒューズの前記状態を検出して、前記ヒューズの前記状態を示す検出信号を発生させるように作動する検出回路を更に備えた請求項１記載のヒューズ回路。
【請求項３】
前記検出回路は、前記ヒューズが前記インタクト状態であれば、第１の状態の前記検出信号を発生させ、前記ヒューズが前記ブロー状態であれば、第２の状態の前記検出信号を発生させる請求項２記載のヒューズ回路。
【請求項４】
前記ヒューズに接続され、前記ブロー電流よりも小さい電流であって前記ヒューズを流れる第１のリード電流を供給するための第１の電流源と、
前記ヒューズに接続され、前記第１のリード電流に基づき前記ヒューズでの電圧降下を検出し、前記電圧降下に応じて前記ヒューズの前記状態を示す検出信号を発生させるように作動する検出ユニットと
を更に備えた請求項１記載のヒューズ回路。
【請求項５】
前記検出ユニットは、前記電圧降下が所定のレベルより高い場合に第１の状態の前記検出信号を発生させ、前記電圧降下が前記所定のレベルより低い場合に第２の状態の前記検出信号を発生させる請求項４記載のヒューズ回路。
【請求項６】
前記第１のトランジスタおよび前記第２のトランジスタに接続され、前記第１のトランジスタおよび前記第２のトランジスタを制御するコントローラを更に備え、
前記コントローラは、前記第１のトランジスタおよび前記第２のトランジスタをターンオンさせて前記ヒューズに前記ブロー電流を流し、前記コントローラは、前記第１のトランジスタをターンオフさせ、前記第２のトランジスタをターンオンさせて、前記ヒューズに前記第１のリード電流を流す請求項４記載のヒューズ回路。
【請求項７】
前記ヒューズに接続され、前記ヒューズに前記ブロー電流よりも小さい第２のリード電流を供給するための第２の電流源と、
前記第２の電流源に直列に接続されたスイッチと
を更に備えた請求項４記載のヒューズ回路。
【請求項８】
前記第１のトランジスタと前記第２のトランジスタと前記スイッチに接続され、前記第１のトランジスタおよび前記第２のトランジスタをターンオンさせて前記ヒューズに前記ブロー電流を流すための機能と、前記第１のトランジスタをターンオフさせると共に前記第２のトランジスタをターンオンさせて前記ヒューズに前記第１のリード電流を流すための機能と、前記第１のトランジスタをターンオフさせると共に前記第２のトランジスタおよび前記スイッチをターンオンさせて前記ヒューズに前記第１のリード電流と前記第２のリード電流の両方を流すための機能とを有するコントローラを更に備えた請求項７記載のヒューズ回路。
【請求項９】
並列に接続された複数のヒューズ回路と、
第２のトランジスタと、
マスターコントローラと
を備え、
前記複数のヒューズ回路のそれぞれは、
インタクト状態とブロー状態を有するヒューズと、
前記ヒューズとグランドとの間に接続された第１のトランジスタと
を備え、
前記ヒューズは、該ヒューズにブロー電流が流れた場合に前記ブロー状態になり、
前記第２のトランジスタは、電源と前記ヒューズ回路との間に接続され、前記ヒューズ回路のそれぞれにおける前記ヒューズに前記ブロー電流を流すためのものであり、前記第１のトランジスタおよび前記第２のトランジスタは、相補的なトランジスタであり、且つ、前記ヒューズに流れる静電放電電流を低減させるように作動するものであり、
前記マスターコントローラは、
前記ヒューズ回路と前記第２のトランジスタに接続され、前記ヒューズ回路と前記第２のトランジスタを制御するためのものである電子回路。
【請求項１０】
前記マスターコントローラは、シーケンス信号に基づいて前記ヒューズ回路から複数のターゲットヒューズ回路選択し、前記ターゲットヒューズ回路のそれぞれへの制御信号を発生させて、前記第２のトランジスタをターンオンさせ、前記ターゲットヒューズ回路のそれぞれにおける前記第１のトランジスタは、前記制御信号に応答して、ターンオンされ、対応するヒューズに前記ブロー電流を流す請求項９記載の電子回路。
【請求項１１】
前記複数のヒューズ回路のそれぞれは、
前記ヒューズに接続され、前記ヒューズの前記状態を検出して、前記ヒューズの前記状態を示す検出信号を発生させる検出回路を更に備えた請求項９記載の電子回路。
【請求項１２】
前記検出回路は、前記ヒューズが前記インタクト状態であれば、第１の状態の前記検出信号を発生させ、前記ヒューズが前記ブロー状態であれば、第２の状態の前記検出信号を発生させる請求項１１記載の電子回路。
【請求項１３】
前記複数のヒューズ回路のそれぞれは、
前記ヒューズに接続され、前記ヒューズに前記ブロー電流より小さい第１のリード電流を供給するための第１の電流源と、
前記ヒューズに接続され、前記ヒューズの電圧降下を検出し、前記電圧降下に応じて前記ヒューズの前記状態を示す検出信号を発生させる検出ユニットと
を更に備えた請求項９記載の電子回路。
【請求項１４】
前記検出ユニットは、前記電圧降下が所定のレベルより高い場合に第１の状態の前記検出信号を発生させ、前記電圧降下が前記所定のレベルより低い場合に第２の状態の前記検出信号を発生させる請求項１３記載の電子回路。
【請求項１５】
前記複数のヒューズ回路のそれぞれは、
前記ヒューズに接続され、前記ヒューズに前記ブロー電流より小さい第２のリード電流を流すための第２の電流源と、
前記第２の電流源と直列に接続されたスイッチと
を更に備えた請求項１３記載の電子回路。
【請求項１６】
前記マスターコントローラは、前記ヒューズ回路のそれぞれへの制御信号を順次的に発生させ、前記ヒューズ回路のそれぞれにおける前記第１のトランジスタは、前記制御信号に応答してターンオンされて、対応するヒューズに前記第１のリード電流を流す請求項１３記載の電子回路。
【請求項１７】
前記マスターコントローラは、前記ヒューズのそれぞれへの制御信号を順次的に発生させ、前記ヒューズ回路のそれぞれにおける前記第１のトランジスタおよび前記スイッチは、前記制御信号に応答してターンオンされて、対応するヒューズに前記第１のリード電流および前記第２のリード電流を流す請求項１５記載の電子回路。
【請求項１８】
第１のトランジスタと該第１のトランジスタに対して相補的な第２のトランジスタとをターンオンさせるステップと、
前記第１のトランジスタと第２のトランジスタとの間に直列に接続されたヒューズにブロー電流を流すステップと、
前記ブロー電流により前記ヒューズをブローさせるステップと、
前記第１のトランジスタと前記第２のトランジスタにより、前記ヒューズから流れる静電放電電流を低減させるステップと
を含む方法。
【請求項１９】
前記ヒューズに第１のリード電流を流すステップと、
前記第１のリード電流に基づいて、前記ヒューズがブローされたかどうかを示す検出信号を発生させるステップと
を更に含む請求項１８記載の方法。
【請求項２０】
前記検出信号を発生させるステップは、
前記第１のリード電流に基づいて前記ヒューズでの電圧降下を検出するステップと、
前記電圧降下が所定のレベルより高ければ、第１の状態の前記検出信号を発生させるステップと、
前記電圧降下が前記所定のレベルより低ければ、第２の状態の前記検出信号を発生させるステップと
を更に含む請求項１９記載の方法。
【請求項２１】
前記ヒューズに第１のリード電流および第２のリード電流を流すステップと、
前記第１のリード電流および前記第２のリード電流に基づいて前記ヒューズがブローされたかどうかを示す検出信号を発生させるステップと
を更に含む請求項１８記載の方法。
【請求項２２】
前記検出信号を発生させるステップは、
前記第１のリード電流および前記第２のリード電流に基づいて前記ヒューズでの電圧降下を検出するステップと、
前記電圧降下が所定のレベルより高ければ、第１の状態の前記検出信号を発生させるステップと、
前記電圧降下が前記所定のレベルより低ければ、第２の状態の前記検出信号を発生させるステップと
を含む請求項２１記載の方法。
【請求項１】
インタクト状態とブロー状態とを有するヒューズと、
前記ヒューズと電源との間に接続された第１のトランジスタと、
前記第１のトランジスタに対して相補的なトランジスタであって前記ヒューズとグランドとの間に接続された第２のトランジスタと
を備え、
前記ヒューズは、該ヒューズにブロー電流が流れた場合に前記ブロー状態になり、
前記第１のトランジスタおよび第２のトランジスタは、ターンオンされて前記ヒューズに前記ブロー電流を流すためのものであり、ここで、前記第１のトランジスタおよび前記第２のトランジスタは、前記ヒューズを流れる静電放電電流を低減するように作動するものであるヒューズ回路。
【請求項２】
前記ヒューズに接続され、前記ヒューズの前記状態を検出して、前記ヒューズの前記状態を示す検出信号を発生させるように作動する検出回路を更に備えた請求項１記載のヒューズ回路。
【請求項３】
前記検出回路は、前記ヒューズが前記インタクト状態であれば、第１の状態の前記検出信号を発生させ、前記ヒューズが前記ブロー状態であれば、第２の状態の前記検出信号を発生させる請求項２記載のヒューズ回路。
【請求項４】
前記ヒューズに接続され、前記ブロー電流よりも小さい電流であって前記ヒューズを流れる第１のリード電流を供給するための第１の電流源と、
前記ヒューズに接続され、前記第１のリード電流に基づき前記ヒューズでの電圧降下を検出し、前記電圧降下に応じて前記ヒューズの前記状態を示す検出信号を発生させるように作動する検出ユニットと
を更に備えた請求項１記載のヒューズ回路。
【請求項５】
前記検出ユニットは、前記電圧降下が所定のレベルより高い場合に第１の状態の前記検出信号を発生させ、前記電圧降下が前記所定のレベルより低い場合に第２の状態の前記検出信号を発生させる請求項４記載のヒューズ回路。
【請求項６】
前記第１のトランジスタおよび前記第２のトランジスタに接続され、前記第１のトランジスタおよび前記第２のトランジスタを制御するコントローラを更に備え、
前記コントローラは、前記第１のトランジスタおよび前記第２のトランジスタをターンオンさせて前記ヒューズに前記ブロー電流を流し、前記コントローラは、前記第１のトランジスタをターンオフさせ、前記第２のトランジスタをターンオンさせて、前記ヒューズに前記第１のリード電流を流す請求項４記載のヒューズ回路。
【請求項７】
前記ヒューズに接続され、前記ヒューズに前記ブロー電流よりも小さい第２のリード電流を供給するための第２の電流源と、
前記第２の電流源に直列に接続されたスイッチと
を更に備えた請求項４記載のヒューズ回路。
【請求項８】
前記第１のトランジスタと前記第２のトランジスタと前記スイッチに接続され、前記第１のトランジスタおよび前記第２のトランジスタをターンオンさせて前記ヒューズに前記ブロー電流を流すための機能と、前記第１のトランジスタをターンオフさせると共に前記第２のトランジスタをターンオンさせて前記ヒューズに前記第１のリード電流を流すための機能と、前記第１のトランジスタをターンオフさせると共に前記第２のトランジスタおよび前記スイッチをターンオンさせて前記ヒューズに前記第１のリード電流と前記第２のリード電流の両方を流すための機能とを有するコントローラを更に備えた請求項７記載のヒューズ回路。
【請求項９】
並列に接続された複数のヒューズ回路と、
第２のトランジスタと、
マスターコントローラと
を備え、
前記複数のヒューズ回路のそれぞれは、
インタクト状態とブロー状態を有するヒューズと、
前記ヒューズとグランドとの間に接続された第１のトランジスタと
を備え、
前記ヒューズは、該ヒューズにブロー電流が流れた場合に前記ブロー状態になり、
前記第２のトランジスタは、電源と前記ヒューズ回路との間に接続され、前記ヒューズ回路のそれぞれにおける前記ヒューズに前記ブロー電流を流すためのものであり、前記第１のトランジスタおよび前記第２のトランジスタは、相補的なトランジスタであり、且つ、前記ヒューズに流れる静電放電電流を低減させるように作動するものであり、
前記マスターコントローラは、
前記ヒューズ回路と前記第２のトランジスタに接続され、前記ヒューズ回路と前記第２のトランジスタを制御するためのものである電子回路。
【請求項１０】
前記マスターコントローラは、シーケンス信号に基づいて前記ヒューズ回路から複数のターゲットヒューズ回路選択し、前記ターゲットヒューズ回路のそれぞれへの制御信号を発生させて、前記第２のトランジスタをターンオンさせ、前記ターゲットヒューズ回路のそれぞれにおける前記第１のトランジスタは、前記制御信号に応答して、ターンオンされ、対応するヒューズに前記ブロー電流を流す請求項９記載の電子回路。
【請求項１１】
前記複数のヒューズ回路のそれぞれは、
前記ヒューズに接続され、前記ヒューズの前記状態を検出して、前記ヒューズの前記状態を示す検出信号を発生させる検出回路を更に備えた請求項９記載の電子回路。
【請求項１２】
前記検出回路は、前記ヒューズが前記インタクト状態であれば、第１の状態の前記検出信号を発生させ、前記ヒューズが前記ブロー状態であれば、第２の状態の前記検出信号を発生させる請求項１１記載の電子回路。
【請求項１３】
前記複数のヒューズ回路のそれぞれは、
前記ヒューズに接続され、前記ヒューズに前記ブロー電流より小さい第１のリード電流を供給するための第１の電流源と、
前記ヒューズに接続され、前記ヒューズの電圧降下を検出し、前記電圧降下に応じて前記ヒューズの前記状態を示す検出信号を発生させる検出ユニットと
を更に備えた請求項９記載の電子回路。
【請求項１４】
前記検出ユニットは、前記電圧降下が所定のレベルより高い場合に第１の状態の前記検出信号を発生させ、前記電圧降下が前記所定のレベルより低い場合に第２の状態の前記検出信号を発生させる請求項１３記載の電子回路。
【請求項１５】
前記複数のヒューズ回路のそれぞれは、
前記ヒューズに接続され、前記ヒューズに前記ブロー電流より小さい第２のリード電流を流すための第２の電流源と、
前記第２の電流源と直列に接続されたスイッチと
を更に備えた請求項１３記載の電子回路。
【請求項１６】
前記マスターコントローラは、前記ヒューズ回路のそれぞれへの制御信号を順次的に発生させ、前記ヒューズ回路のそれぞれにおける前記第１のトランジスタは、前記制御信号に応答してターンオンされて、対応するヒューズに前記第１のリード電流を流す請求項１３記載の電子回路。
【請求項１７】
前記マスターコントローラは、前記ヒューズのそれぞれへの制御信号を順次的に発生させ、前記ヒューズ回路のそれぞれにおける前記第１のトランジスタおよび前記スイッチは、前記制御信号に応答してターンオンされて、対応するヒューズに前記第１のリード電流および前記第２のリード電流を流す請求項１５記載の電子回路。
【請求項１８】
第１のトランジスタと該第１のトランジスタに対して相補的な第２のトランジスタとをターンオンさせるステップと、
前記第１のトランジスタと第２のトランジスタとの間に直列に接続されたヒューズにブロー電流を流すステップと、
前記ブロー電流により前記ヒューズをブローさせるステップと、
前記第１のトランジスタと前記第２のトランジスタにより、前記ヒューズから流れる静電放電電流を低減させるステップと
を含む方法。
【請求項１９】
前記ヒューズに第１のリード電流を流すステップと、
前記第１のリード電流に基づいて、前記ヒューズがブローされたかどうかを示す検出信号を発生させるステップと
を更に含む請求項１８記載の方法。
【請求項２０】
前記検出信号を発生させるステップは、
前記第１のリード電流に基づいて前記ヒューズでの電圧降下を検出するステップと、
前記電圧降下が所定のレベルより高ければ、第１の状態の前記検出信号を発生させるステップと、
前記電圧降下が前記所定のレベルより低ければ、第２の状態の前記検出信号を発生させるステップと
を更に含む請求項１９記載の方法。
【請求項２１】
前記ヒューズに第１のリード電流および第２のリード電流を流すステップと、
前記第１のリード電流および前記第２のリード電流に基づいて前記ヒューズがブローされたかどうかを示す検出信号を発生させるステップと
を更に含む請求項１８記載の方法。
【請求項２２】
前記検出信号を発生させるステップは、
前記第１のリード電流および前記第２のリード電流に基づいて前記ヒューズでの電圧降下を検出するステップと、
前記電圧降下が所定のレベルより高ければ、第１の状態の前記検出信号を発生させるステップと、
前記電圧降下が前記所定のレベルより低ければ、第２の状態の前記検出信号を発生させるステップと
を含む請求項２１記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−２６３１８１（Ｐ２０１０−２６３１８１Ａ）
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願番号】特願２００９−２６７９５９（Ｐ２００９−２６７９５９）
【出願日】平成２１年１１月２５日（２００９．１１．２５）
【出願人】（５００５２１８４３）オーツー マイクロ， インコーポレーテッド (138)
【Ｆターム（参考）】
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願日】平成２１年１１月２５日（２００９．１１．２５）
【出願人】（５００５２１８４３）オーツー マイクロ， インコーポレーテッド (138)
【Ｆターム（参考）】
[ Back to top ]