フラッシュメモリ素子の製造方法
【課題】限られた面積の下で素子分離膜のギャップフィルマージン減少なしにフローティングゲートの形成領域を増加させることが可能なフラッシュメモリ素子の製造方法を提供す。
【解決手段】半導体基板に素子分離膜用トレンチを形成する段階と、前記トレンチ内に、前記半導体基板上に一部が突出した素子分離膜を形成する段階と、前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、前記窒化膜スペーサを除去する段階と、前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含む、フラッシュメモリ素子の製造方法を提供する。
【解決手段】半導体基板に素子分離膜用トレンチを形成する段階と、前記トレンチ内に、前記半導体基板上に一部が突出した素子分離膜を形成する段階と、前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、前記窒化膜スペーサを除去する段階と、前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含む、フラッシュメモリ素子の製造方法を提供する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子の製造方法に係り、特に、フラッシュメモリ素子の製造方法に関する。
【背景技術】
【0002】
一般に、フラッシュメモリ素子の素子分離膜およびフローティングゲートは、マスク工程によって形成している。ところが、フラッシュメモリ素子が小型化するにつれて、素子分離膜用マスクとフローティングゲート用マスク間のオーバーレイマージンが減少している。このようなオーバーレイマージン減少は、隣り合うフローティングゲートの間にゲートショートフェール(gate short fail)を発生させる原因となっている。また、オーバーレイマージン減少は、素子分離膜とフローティングゲートの上部に形成される誘電体膜があまり近く形成される場合があって、たとえ直接的な接触ではなくても、素子駆動によるストレスによってサイクリング欠陥(cyclingfail)を誘発させるおそれがある。
【0003】
また、70nm以下のNANDフラッシュメモリ素子を実現するに当り、セルパターンのサイズが小さくなるにつれて、セル電流に影響を及ぼすフローティングゲート形成領域の幅も小さくなって、適正水準のセル電流を維持させるのに難しさを伴っている。
【0004】
このような側面を補完するために、制限された面積の下で2次元的にフローティングゲートの形成領域幅を増加させる場合、増加した幅だけ、素子分離膜が形成されるトレンチの幅が小さくなる。これにより、トレンチギャップフィル工程の際にギャップフィルマージンが小さくなって素子分離膜内にボイドの発生を誘発させるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【0005】
そこで、本発明は、かかる問題点を解決するためのもので、その目的は、限られた面積の下で素子分離膜のギャップフィルマージン減少なしにフローティングゲートの形成領域を増加させることが可能なフラッシュメモリ素子の製造方法を提供することにある。
【0006】
また、本発明の他の目的は、素子分離膜用マスクとフローティングゲートのマスク間のオーバーレイマージンが減少することを防止することが可能なフラッシュメモリ素子の製造方法を提供することにある。
【課題を解決するための手段】
【0007】
上記目的を達成するために、本発明の代表的なフラッシュメモリ素子の製造方法は、半導体基板に素子分離膜用トレンチを形成する段階と、前記トレンチ内に、前記半導体基板上に一部が突出した素子分離膜を形成する段階と、前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、前記窒化膜スペーサを除去する段階と、前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含むことを特徴とする。
【0008】
また、本発明の他のフラッシュメモリ素子の製造方法は、半導体基板上に酸化膜、窒化膜、アモルファスカーボン膜、SiON膜およびO−BARC膜を積層してハードマスク層を形成する段階と、前記O−BARC膜上にフォトレジストパターンを形成し、前記O−BARC膜、前記SiO膜、前記アモルファスカーボン膜、前記窒化膜および前記酸化膜を順次エッチングしてパターニングする段階と、前記エッチング工程によって露出した前記半導体基板をエッチングして素子分離用トレンチを形成する段階と、前記パターニングされたアモルファスカーボン膜を除去する段階と、前記トレンチ内に素子分離膜を形成する段階と、前記パターニングされた窒化膜を除去し、これにより前記素子分離膜が突出する段階と、前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、前記窒化膜スペーサを除去する段階と、前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含む、ことを特徴とする。
【発明の効果】
【0009】
本発明によれば、セルフアライン方式で均一なリセスを形成することにより、限られた面積の下でフローティングゲート形成領域の幅を増大させることができ、セルフアライン方式でフローティングゲートを形成することにより、素子分離膜とのオーバーレイマージンを考慮しなくもよいため、70nm以下のフラッシュメモリ素子を容易に実現させることができる。
【発明を実施するための最良の形態】
【0010】
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。なお、ある膜が他の膜または半導体基板の「上」にある、または接触している、と記載される場合、前記ある膜は前記他の膜または半導体基板に直接接触して存在することも、その間に第3の膜が介在されることも含む。
【0011】
図1〜図17は、本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【0012】
図1を参照すると、半導体基板10上に、酸化膜12、第1窒化膜14、アモルファスカーボン膜(amorphous carbon film)16、SiON膜18およびO−BARC膜20を積層してハードマスク層100を形成する。次いで、前記ハードマスク層100のO−BARC膜20上に、素子分離膜が形成されるべき領域が開放されたフォトレジストパターン22を形成する。
【0013】
前記において、酸化膜12は、第1窒化膜14によって半導体基板10に加えられるストレスを防止し得る厚さ、例えば70〜90Åの厚さを有し、別途の工程によって形成するパッド酸化膜、あるいはフラッシュメモリ素子の工程の中でもしきい値電圧イオン注入工程の際に適用するスクリーン酸化膜である。第1窒化膜14は、1500Å以上の厚さ、好ましくは1500〜1700Åの厚さに形成する。ここで、数値で限定した第1窒化膜14の厚さは、後で形成されるフローティングゲート用ポリシリコン層が化学的機械的研磨工程の後に700Å以上の厚さに残すのに適切な厚さであって、工程条件および実現しようとする素子によって異なる。アモルファスカーボン膜16、SiON膜18およびO−BARC膜20は、工程条件および実現しようとする素子に応じて適切な厚さを設定することができるため、本発明では、厚さを数値で限定しない。フォトレジストパターン22は、KrF用レジストを用いて形成する。
【0014】
図2を参照すると、前記フォトレジストパターン22をエッチングマスクとしてO−BARC膜20およびSiON膜18をエッチングする。
【0015】
前記において、O−BARCK膜20およびSiON膜18は、フォトレジストパターン22の形成の際にマスク焦点深度(Depth of Focus;DOF)マージンのために使用される膜である。
【0016】
前記O−BARC膜20のエッチング工程は、CF4ガス、CHF3ガスおよびO2ガスの混合ガスを用いて行う。前記SiO膜18のエッチング工程は、CF4ガスおよびCHF3ガスの混合ガスを用いて行う。このようなエッチングガスを用いてO−BARC膜20およびSiO膜18をエッチングする間、フォトレジストパターン22も一定の厚さ除去される。
【0017】
図3を参照すると、前記フォトレジストパターン22をエッチングマスクとして前記アモルファスカーボン膜16をエッチングする。
【0018】
前記において、アモルファスカーボン膜18のエッチング工程は、COガスとN2ガスの混合ガス、またはNH3ガスとO2ガスの混合ガスを用いて行う。このようなエッチングガスを用いてアモルファスカーボン膜18をエッチングする間、フォトレジストパターン22も相当部分除去されて一部のみが残る。
【0019】
図4を参照すると、前記一部残っているフォトレジストパターン22、O−BARC膜20、SiON膜18およびアモルファスカーボン膜16をエッチングマスクとして前記第1窒化膜14および酸化膜12をエッチングする。
【0020】
前記において、第1窒化膜14のエッチング工程は、CF4ガス、CHF3ガス、O2ガスおよびArガスの混合ガスを用いて行う。このようなガスを用いて第1窒化膜14をエッチングする間、アモルファスカーボン膜16上のフォトレジストパターン22、O−BARC膜20およびSiON膜18は自然に除去される。第1窒化膜14のエッチングにより露出する酸化膜12は、上述したように、窒化膜による半導体基板10のストレスを防止し得るだけの薄い厚さに形成されるため、別途の酸化膜除去工程によって除去しなくても、第1窒化膜14除去工程の際に除去でき、完全に除去されなくても、後続の工程に大きい影響を及ぼさない。
【0021】
図5を参照すると、前記アモルファスカーボン膜16をエッチングマスクとして前記半導体基板10を一定の深さエッチングして素子分離膜用トレンチ24を形成する。
【0022】
前記において、半導体基板10のエッチング工程は、トレンチエッチングプロファイル(trench etch profile)の傾斜角(slope angle)が86°以下に維持されるようにHBrガスおよびO2ガスの混合ガスを用いて行う。このようにトレンチ24が傾いたエッチングプロファイル形状に形成されるので、トレンチの埋め込み工程の際にトレンチの内部にボイドが発生することを防止することができる。このようなガスを用いてトレンチ24を形成する工程の間、アモルファスカーボン膜16も一定の厚さ除去される。
【0023】
図6を参照すると、前記トレンチ24形成工程の後に残る前記アモルファスカーボン膜16を除去する。
【0024】
前記において、アモルファスカーボンの物性がフォトレジストストリップ(PR strip)工程によって容易に除去されるため、アモルファスカーボン膜16は、フォトレジストストリップ工程によって除去する。
【0025】
図1〜図6を参照して説明したように、トレンチ24を形成するためにハードマスク層100として酸化膜12、第1窒化膜14、アモルファスカーボン膜16、SiO膜18およびO−BARC膜20を使用する。あるパターンを形成するとき、フォトレジストパターンを使用することが一般的であるが、素子の高集積化および小型化に伴って微細パターンの形成が求められ、フォトレジストパターンのみでは不可能であってフォトレジストパターンと共にいろいろな構造のハードマスク層を適用している。
【0026】
本発明で適用するハードマスク層100は、次のような特性を持っている。まず、アモルファスカーボン膜16は、第1窒化膜14のエッチングの際にハードマスクの役割をして良好なパターン形状の第1窒化膜14パターンを得ることができ、半導体製造工程で一般化されたフォトレジストストリップ工程によって除去され易いという物性を持っているため、除去工程を容易に行うことができる。
【0027】
SiO膜18およびO−BARC膜20は、フォトレジストパターン22形成の際にマスク焦点深度マージンを向上させる役割をして良好なパターン形状のフォトレジストパターン22を形成することができ、順次行われる工程過程中にフォトレジストパターン22と共に自然に除去されるため、別途の除去工程を排除することができる。しかも、前述したエッチングスキーム(etch scheme)によってO−BARC膜20から第1窒化膜14まで同一のエッチング装備でインシチュによってエッチングを行うことができる。
【0028】
図7を参照すると、前記トレンチ24が形成された結果物上に、トレンチ24が埋め込まれるように絶縁膜26を形成する。絶縁膜26は、トレンチ24の内部にボイドが発生することを抑制するために、高密度プラズマ酸化膜で形成する。また、絶縁膜26は、トレンチ24が傾いたエッチングプロファイル形状に形成されているため、ボイド発生なしに良好に形成される。
【0029】
図8を参照すると、第1窒化膜14が露出するまで化学的機械的研磨(CMP)工程によって絶縁膜26を研磨し、トレンチ24内にのみ孤立状の素子分離膜26Aを形成する。
【0030】
図9を参照すると、露出した第1窒化膜14を第1窒化膜エッチング工程によって除去する。
【0031】
前記において、第1窒化膜エッチング工程は、NH3F+HFおよびH3PO4から構成されたウェット化学(wet chemical)溶液を用いて行う。酸化膜12は、第1窒化膜エッチング工程中にエッチング損失を被るが、半導体基板10をエッチング損傷(etchdamage)から保護する役割をする。第1窒化膜14の除去によって第1窒化膜14の高さだけ素子分離膜26Aが半導体基板10上に突出する。
【0032】
図10を参照すると、突出した素子分離膜26Aを含んだ前記結果物の全面にわたって第2窒化膜28を形成する。第2窒化膜28は、蒸着特性上、突出した素子分離膜26Aの間の溝部分より突出した素子分離膜26Aの上端部にさらに厚く形成される。
【0033】
図11を参照すると、スペーサエッチング工程によって前記第2窒化膜28およびその下部の酸化膜12をエッチングし、突出した素子分離膜26Aの側壁に窒化膜スペーサ28Aを形成する。
【0034】
前記において、スペーサエッチング工程は、半導体基板10のエッチング損失(etch loss)を最小化し、窒化膜スペーサ28Aを均一に形成するために、半導体基板10を構成するシリコン(Si)に対して窒化物(nitride)および酸化物(oxide)のエッチング選択比が大きいエッチング剤、例えばCF4ガス、CHF3ガス、O2ガスおよびArガスの混合ガスを用いて酸化物エッチング(oxideetch)装備で行う。突出した素子分離膜26Aの上端部の第2窒化膜28は、他の部分より厚く形成され、スペーサエッチング工程完了の後にも残存し、これにより素子分離膜26Aのエッチング損失が発生しない。
【0035】
図12を参照すると、前記窒化膜スペーサ28Aをエッチングマスクとしたセルフアラインエッチング工程を行って半導体基板10の活性領域の中心にリセス(recess)30を形成する。
【0036】
前記において、セルフアラインエッチング工程は、エッチングマスクの役割をするスペーサ窒化膜28Aの形状を最大限元状態に維持しながらリセス30の深さおよび幅が全体ウェーハにわたって均一となるようにするため、半導体基板10を構成するシリコン(Si)に対して窒化物および酸化物のエッチング選択比が小さいエッチング剤、例えばCl2ガスおよびHBrガスの混合ガスを用いてポリシリコンエッチング(polysilicon etch)装備で行う。
【0037】
一方、セルフアラインエッチング工程中に発生したポリマー(polymer)を除去し、エッチング損傷したリセス30部分の半導体基板10の表面を回復させるために、セルフアラインエッチング工程後にPET(postetch treatment)工程を行うことができる。
【0038】
通常、ドライエッチングを行うと、エッチングガスとエッチングされた膜間の反応によって様々な反応物が生成されるが、この際、生成される前記反応物のうちポリマー性残留物(residue)は、前記PET工程によって除去しなければならない。
【0039】
前述したようなエッチング工程済みのシリコン基板には、シリコンの表面格子に損傷が加えられているが、前記エッチング工程済みのシリコン基板上にPET工程を行うと、前記損傷した部分を酸化または除去することにより、シリコン基板の表面を回復させることができる。
【0040】
図11および図12を参照して説明したように、スペーサエッチング工程およびセルフアライン工程によって活性領域にリセス30を形成するので、制限された面積の下で素子分離膜26Aのギャップフィルマージンの減少なしにフローティングゲートの形成領域を増加させることができる。このような工程によって形成されるリセス30は、活性領域の中心に位置しながらウェーハ全体にわたって均一な深さおよび均一な幅を持つ。このようなウェーハ全体にわたって均一なリセス30を形成することは重要であるが、その理由は後述する。
【0041】
図13を参照すると、窒化膜スペーサ28Aおよび素子分離膜26Aの上端に残留する第2窒化膜28を第2窒化膜エッチング工程によって除去する。
【0042】
前記において、第2窒化膜エッチング工程は、NH3F+HFおよびH3PO4から構成されたウェット化学溶液を用いて行う。酸化膜12は、第1窒化膜エッチング工程の際に一定の厚さエッチング損失され、第2窒化膜エッチング工程の際にさらにエッチング損失されながら自然に除去される。酸化膜12は、第2窒化膜エッチング工程中に完全に除去されなかったとしても、通常、エッチング工程の後に行われる後洗浄工程、または蒸着工程の前に行われる前洗浄工程などによって除去されるのに問題がない。
【0043】
図14を参照すると、前記リセス30の形成された半導体基板10上にトンネル酸化膜32を形成する。
【0044】
図15を参照すると、トンネル酸化膜32の形成された結果物上に、ポリシリコン膜34を形成する。ポリシリコン膜34は、リセス30部分だけでなく、突出した素子分離膜26Aが十分覆われる厚さに形成する。
【0045】
図16を参照すると、化学的機械的研磨(CMP)工程を行ってポリシリコン膜34を素子分離膜26Aの上部が十分露出するまで研磨し、突出した素子分離膜26Aの間に孤立状のフローティングゲート膜34Fを形成する。
【0046】
前記において、孤立状のフローティングゲート膜34Fは、700Å以上の厚さに形成されるようにしなければならないが、この厚さは、前述した第1窒化膜14の厚さに依存する。すなわち、ポリシリコン膜34は、孤立状に作るために化学的機械的研磨工程を十分行わなければならず、これにより形成される孤立状のフローティングゲート34Fは、その厚さが700Å以上となるようにするために、前述したように第1窒化膜14の厚さを少なくとも1500Å以上となるようにすることが好ましい。
【0047】
図17を参照すると、孤立状のフローティングゲート34Fの間の素子分離膜26Aの突出部分を酸化膜エッチング工程によって除去し、これにより素子分離膜26Aが完成されると共に、表面積が増加した突出構造のフローティングゲート34Fが完成される。この後、図示してはいないが、誘電体膜およびコントロールゲートなど素子の構成要素を形成してフラッシュメモリ素子を製造する。
【0048】
前記において、酸化膜エッチング工程は、素子分離膜26Aがウェーハ全体にわたって均一に除去されるようにして、ウェーハ全体にわたって均一な厚さのEFH(effective field oxide height)を確保し得るようにウェットエッチング方法を適用することが好ましい。酸化膜エッチング工程の際にEFHの厚さをトンネル酸化膜32から150Å以上の高さを保つようにして、素子の反復駆動テストの際に発生しうるサイクリングテスト欠陥(cyclingtest fail)を防止することができる。酸化膜エッチング工程は、H2O+HFおよびNH4OH+H2O+H2Oのウェット化学溶液を用いて行い、あるいは工程の短縮のためにフローティングゲート34Fの形成後、誘電体膜形成工程の前に行われる前洗浄(preclean)の際に前記ウェット化学溶液を用いて行うことができる。
【0049】
図15〜図17を参照して説明したように、フローティングゲート34Fは、マスク工程なしにセルフアライン方式で形成されるので、素子分離膜26Aとのオーバーレイマージンを考慮しなくてもよく、リセス30により半導体基板10との接触面が増加してセルパターンのサイズが小さくなっても、適正水準のセル電流を確保することができる。フローティングゲート34Fがリセス30上に形成されるため、もしリセス30がウェーハの位置に応じて不均一に形成される場合、フローティングゲート34Fの特性が変わるという問題が発生するおそれがある。このため、図11および図12を参照して説明した工程によってリセス30をウェーハ全体にわたって均一に形成する。
【0050】
上述した本発明は、具体的な実施例によって詳細に述べられたが、本発明の技術的思想の範疇内において、各種変形例または変更例に想到し得るのは、本発明の技術分野における通常の知識を有する者には明白なことであり、それらの変形例または変更例も本発明の特許請求の範囲に属する。
【図面の簡単な説明】
【0051】
【図1】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図2】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図3】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図4】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図5】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図6】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図7】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図8】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図9】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図10】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図11】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図12】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図13】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図14】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図15】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図16】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図17】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【符号の説明】
【0052】
10 半導体基板
12 酸化膜
14 第1窒化膜
16 アモルファスカーボン膜
18 SiON膜
20 O−BAR膜
22 フォトレジストパターン
24 トレンチ
26 絶縁膜
26A 素子分離膜
28 第2窒化膜
28A 窒化膜スペーサ
30 リセス
32 トンネル酸化膜
34 ポリシリコン膜
34F フローティングゲート
【技術分野】
【0001】
本発明は、半導体素子の製造方法に係り、特に、フラッシュメモリ素子の製造方法に関する。
【背景技術】
【0002】
一般に、フラッシュメモリ素子の素子分離膜およびフローティングゲートは、マスク工程によって形成している。ところが、フラッシュメモリ素子が小型化するにつれて、素子分離膜用マスクとフローティングゲート用マスク間のオーバーレイマージンが減少している。このようなオーバーレイマージン減少は、隣り合うフローティングゲートの間にゲートショートフェール(gate short fail)を発生させる原因となっている。また、オーバーレイマージン減少は、素子分離膜とフローティングゲートの上部に形成される誘電体膜があまり近く形成される場合があって、たとえ直接的な接触ではなくても、素子駆動によるストレスによってサイクリング欠陥(cyclingfail)を誘発させるおそれがある。
【0003】
また、70nm以下のNANDフラッシュメモリ素子を実現するに当り、セルパターンのサイズが小さくなるにつれて、セル電流に影響を及ぼすフローティングゲート形成領域の幅も小さくなって、適正水準のセル電流を維持させるのに難しさを伴っている。
【0004】
このような側面を補完するために、制限された面積の下で2次元的にフローティングゲートの形成領域幅を増加させる場合、増加した幅だけ、素子分離膜が形成されるトレンチの幅が小さくなる。これにより、トレンチギャップフィル工程の際にギャップフィルマージンが小さくなって素子分離膜内にボイドの発生を誘発させるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【0005】
そこで、本発明は、かかる問題点を解決するためのもので、その目的は、限られた面積の下で素子分離膜のギャップフィルマージン減少なしにフローティングゲートの形成領域を増加させることが可能なフラッシュメモリ素子の製造方法を提供することにある。
【0006】
また、本発明の他の目的は、素子分離膜用マスクとフローティングゲートのマスク間のオーバーレイマージンが減少することを防止することが可能なフラッシュメモリ素子の製造方法を提供することにある。
【課題を解決するための手段】
【0007】
上記目的を達成するために、本発明の代表的なフラッシュメモリ素子の製造方法は、半導体基板に素子分離膜用トレンチを形成する段階と、前記トレンチ内に、前記半導体基板上に一部が突出した素子分離膜を形成する段階と、前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、前記窒化膜スペーサを除去する段階と、前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含むことを特徴とする。
【0008】
また、本発明の他のフラッシュメモリ素子の製造方法は、半導体基板上に酸化膜、窒化膜、アモルファスカーボン膜、SiON膜およびO−BARC膜を積層してハードマスク層を形成する段階と、前記O−BARC膜上にフォトレジストパターンを形成し、前記O−BARC膜、前記SiO膜、前記アモルファスカーボン膜、前記窒化膜および前記酸化膜を順次エッチングしてパターニングする段階と、前記エッチング工程によって露出した前記半導体基板をエッチングして素子分離用トレンチを形成する段階と、前記パターニングされたアモルファスカーボン膜を除去する段階と、前記トレンチ内に素子分離膜を形成する段階と、前記パターニングされた窒化膜を除去し、これにより前記素子分離膜が突出する段階と、前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、前記窒化膜スペーサを除去する段階と、前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含む、ことを特徴とする。
【発明の効果】
【0009】
本発明によれば、セルフアライン方式で均一なリセスを形成することにより、限られた面積の下でフローティングゲート形成領域の幅を増大させることができ、セルフアライン方式でフローティングゲートを形成することにより、素子分離膜とのオーバーレイマージンを考慮しなくもよいため、70nm以下のフラッシュメモリ素子を容易に実現させることができる。
【発明を実施するための最良の形態】
【0010】
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。なお、ある膜が他の膜または半導体基板の「上」にある、または接触している、と記載される場合、前記ある膜は前記他の膜または半導体基板に直接接触して存在することも、その間に第3の膜が介在されることも含む。
【0011】
図1〜図17は、本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【0012】
図1を参照すると、半導体基板10上に、酸化膜12、第1窒化膜14、アモルファスカーボン膜(amorphous carbon film)16、SiON膜18およびO−BARC膜20を積層してハードマスク層100を形成する。次いで、前記ハードマスク層100のO−BARC膜20上に、素子分離膜が形成されるべき領域が開放されたフォトレジストパターン22を形成する。
【0013】
前記において、酸化膜12は、第1窒化膜14によって半導体基板10に加えられるストレスを防止し得る厚さ、例えば70〜90Åの厚さを有し、別途の工程によって形成するパッド酸化膜、あるいはフラッシュメモリ素子の工程の中でもしきい値電圧イオン注入工程の際に適用するスクリーン酸化膜である。第1窒化膜14は、1500Å以上の厚さ、好ましくは1500〜1700Åの厚さに形成する。ここで、数値で限定した第1窒化膜14の厚さは、後で形成されるフローティングゲート用ポリシリコン層が化学的機械的研磨工程の後に700Å以上の厚さに残すのに適切な厚さであって、工程条件および実現しようとする素子によって異なる。アモルファスカーボン膜16、SiON膜18およびO−BARC膜20は、工程条件および実現しようとする素子に応じて適切な厚さを設定することができるため、本発明では、厚さを数値で限定しない。フォトレジストパターン22は、KrF用レジストを用いて形成する。
【0014】
図2を参照すると、前記フォトレジストパターン22をエッチングマスクとしてO−BARC膜20およびSiON膜18をエッチングする。
【0015】
前記において、O−BARCK膜20およびSiON膜18は、フォトレジストパターン22の形成の際にマスク焦点深度(Depth of Focus;DOF)マージンのために使用される膜である。
【0016】
前記O−BARC膜20のエッチング工程は、CF4ガス、CHF3ガスおよびO2ガスの混合ガスを用いて行う。前記SiO膜18のエッチング工程は、CF4ガスおよびCHF3ガスの混合ガスを用いて行う。このようなエッチングガスを用いてO−BARC膜20およびSiO膜18をエッチングする間、フォトレジストパターン22も一定の厚さ除去される。
【0017】
図3を参照すると、前記フォトレジストパターン22をエッチングマスクとして前記アモルファスカーボン膜16をエッチングする。
【0018】
前記において、アモルファスカーボン膜18のエッチング工程は、COガスとN2ガスの混合ガス、またはNH3ガスとO2ガスの混合ガスを用いて行う。このようなエッチングガスを用いてアモルファスカーボン膜18をエッチングする間、フォトレジストパターン22も相当部分除去されて一部のみが残る。
【0019】
図4を参照すると、前記一部残っているフォトレジストパターン22、O−BARC膜20、SiON膜18およびアモルファスカーボン膜16をエッチングマスクとして前記第1窒化膜14および酸化膜12をエッチングする。
【0020】
前記において、第1窒化膜14のエッチング工程は、CF4ガス、CHF3ガス、O2ガスおよびArガスの混合ガスを用いて行う。このようなガスを用いて第1窒化膜14をエッチングする間、アモルファスカーボン膜16上のフォトレジストパターン22、O−BARC膜20およびSiON膜18は自然に除去される。第1窒化膜14のエッチングにより露出する酸化膜12は、上述したように、窒化膜による半導体基板10のストレスを防止し得るだけの薄い厚さに形成されるため、別途の酸化膜除去工程によって除去しなくても、第1窒化膜14除去工程の際に除去でき、完全に除去されなくても、後続の工程に大きい影響を及ぼさない。
【0021】
図5を参照すると、前記アモルファスカーボン膜16をエッチングマスクとして前記半導体基板10を一定の深さエッチングして素子分離膜用トレンチ24を形成する。
【0022】
前記において、半導体基板10のエッチング工程は、トレンチエッチングプロファイル(trench etch profile)の傾斜角(slope angle)が86°以下に維持されるようにHBrガスおよびO2ガスの混合ガスを用いて行う。このようにトレンチ24が傾いたエッチングプロファイル形状に形成されるので、トレンチの埋め込み工程の際にトレンチの内部にボイドが発生することを防止することができる。このようなガスを用いてトレンチ24を形成する工程の間、アモルファスカーボン膜16も一定の厚さ除去される。
【0023】
図6を参照すると、前記トレンチ24形成工程の後に残る前記アモルファスカーボン膜16を除去する。
【0024】
前記において、アモルファスカーボンの物性がフォトレジストストリップ(PR strip)工程によって容易に除去されるため、アモルファスカーボン膜16は、フォトレジストストリップ工程によって除去する。
【0025】
図1〜図6を参照して説明したように、トレンチ24を形成するためにハードマスク層100として酸化膜12、第1窒化膜14、アモルファスカーボン膜16、SiO膜18およびO−BARC膜20を使用する。あるパターンを形成するとき、フォトレジストパターンを使用することが一般的であるが、素子の高集積化および小型化に伴って微細パターンの形成が求められ、フォトレジストパターンのみでは不可能であってフォトレジストパターンと共にいろいろな構造のハードマスク層を適用している。
【0026】
本発明で適用するハードマスク層100は、次のような特性を持っている。まず、アモルファスカーボン膜16は、第1窒化膜14のエッチングの際にハードマスクの役割をして良好なパターン形状の第1窒化膜14パターンを得ることができ、半導体製造工程で一般化されたフォトレジストストリップ工程によって除去され易いという物性を持っているため、除去工程を容易に行うことができる。
【0027】
SiO膜18およびO−BARC膜20は、フォトレジストパターン22形成の際にマスク焦点深度マージンを向上させる役割をして良好なパターン形状のフォトレジストパターン22を形成することができ、順次行われる工程過程中にフォトレジストパターン22と共に自然に除去されるため、別途の除去工程を排除することができる。しかも、前述したエッチングスキーム(etch scheme)によってO−BARC膜20から第1窒化膜14まで同一のエッチング装備でインシチュによってエッチングを行うことができる。
【0028】
図7を参照すると、前記トレンチ24が形成された結果物上に、トレンチ24が埋め込まれるように絶縁膜26を形成する。絶縁膜26は、トレンチ24の内部にボイドが発生することを抑制するために、高密度プラズマ酸化膜で形成する。また、絶縁膜26は、トレンチ24が傾いたエッチングプロファイル形状に形成されているため、ボイド発生なしに良好に形成される。
【0029】
図8を参照すると、第1窒化膜14が露出するまで化学的機械的研磨(CMP)工程によって絶縁膜26を研磨し、トレンチ24内にのみ孤立状の素子分離膜26Aを形成する。
【0030】
図9を参照すると、露出した第1窒化膜14を第1窒化膜エッチング工程によって除去する。
【0031】
前記において、第1窒化膜エッチング工程は、NH3F+HFおよびH3PO4から構成されたウェット化学(wet chemical)溶液を用いて行う。酸化膜12は、第1窒化膜エッチング工程中にエッチング損失を被るが、半導体基板10をエッチング損傷(etchdamage)から保護する役割をする。第1窒化膜14の除去によって第1窒化膜14の高さだけ素子分離膜26Aが半導体基板10上に突出する。
【0032】
図10を参照すると、突出した素子分離膜26Aを含んだ前記結果物の全面にわたって第2窒化膜28を形成する。第2窒化膜28は、蒸着特性上、突出した素子分離膜26Aの間の溝部分より突出した素子分離膜26Aの上端部にさらに厚く形成される。
【0033】
図11を参照すると、スペーサエッチング工程によって前記第2窒化膜28およびその下部の酸化膜12をエッチングし、突出した素子分離膜26Aの側壁に窒化膜スペーサ28Aを形成する。
【0034】
前記において、スペーサエッチング工程は、半導体基板10のエッチング損失(etch loss)を最小化し、窒化膜スペーサ28Aを均一に形成するために、半導体基板10を構成するシリコン(Si)に対して窒化物(nitride)および酸化物(oxide)のエッチング選択比が大きいエッチング剤、例えばCF4ガス、CHF3ガス、O2ガスおよびArガスの混合ガスを用いて酸化物エッチング(oxideetch)装備で行う。突出した素子分離膜26Aの上端部の第2窒化膜28は、他の部分より厚く形成され、スペーサエッチング工程完了の後にも残存し、これにより素子分離膜26Aのエッチング損失が発生しない。
【0035】
図12を参照すると、前記窒化膜スペーサ28Aをエッチングマスクとしたセルフアラインエッチング工程を行って半導体基板10の活性領域の中心にリセス(recess)30を形成する。
【0036】
前記において、セルフアラインエッチング工程は、エッチングマスクの役割をするスペーサ窒化膜28Aの形状を最大限元状態に維持しながらリセス30の深さおよび幅が全体ウェーハにわたって均一となるようにするため、半導体基板10を構成するシリコン(Si)に対して窒化物および酸化物のエッチング選択比が小さいエッチング剤、例えばCl2ガスおよびHBrガスの混合ガスを用いてポリシリコンエッチング(polysilicon etch)装備で行う。
【0037】
一方、セルフアラインエッチング工程中に発生したポリマー(polymer)を除去し、エッチング損傷したリセス30部分の半導体基板10の表面を回復させるために、セルフアラインエッチング工程後にPET(postetch treatment)工程を行うことができる。
【0038】
通常、ドライエッチングを行うと、エッチングガスとエッチングされた膜間の反応によって様々な反応物が生成されるが、この際、生成される前記反応物のうちポリマー性残留物(residue)は、前記PET工程によって除去しなければならない。
【0039】
前述したようなエッチング工程済みのシリコン基板には、シリコンの表面格子に損傷が加えられているが、前記エッチング工程済みのシリコン基板上にPET工程を行うと、前記損傷した部分を酸化または除去することにより、シリコン基板の表面を回復させることができる。
【0040】
図11および図12を参照して説明したように、スペーサエッチング工程およびセルフアライン工程によって活性領域にリセス30を形成するので、制限された面積の下で素子分離膜26Aのギャップフィルマージンの減少なしにフローティングゲートの形成領域を増加させることができる。このような工程によって形成されるリセス30は、活性領域の中心に位置しながらウェーハ全体にわたって均一な深さおよび均一な幅を持つ。このようなウェーハ全体にわたって均一なリセス30を形成することは重要であるが、その理由は後述する。
【0041】
図13を参照すると、窒化膜スペーサ28Aおよび素子分離膜26Aの上端に残留する第2窒化膜28を第2窒化膜エッチング工程によって除去する。
【0042】
前記において、第2窒化膜エッチング工程は、NH3F+HFおよびH3PO4から構成されたウェット化学溶液を用いて行う。酸化膜12は、第1窒化膜エッチング工程の際に一定の厚さエッチング損失され、第2窒化膜エッチング工程の際にさらにエッチング損失されながら自然に除去される。酸化膜12は、第2窒化膜エッチング工程中に完全に除去されなかったとしても、通常、エッチング工程の後に行われる後洗浄工程、または蒸着工程の前に行われる前洗浄工程などによって除去されるのに問題がない。
【0043】
図14を参照すると、前記リセス30の形成された半導体基板10上にトンネル酸化膜32を形成する。
【0044】
図15を参照すると、トンネル酸化膜32の形成された結果物上に、ポリシリコン膜34を形成する。ポリシリコン膜34は、リセス30部分だけでなく、突出した素子分離膜26Aが十分覆われる厚さに形成する。
【0045】
図16を参照すると、化学的機械的研磨(CMP)工程を行ってポリシリコン膜34を素子分離膜26Aの上部が十分露出するまで研磨し、突出した素子分離膜26Aの間に孤立状のフローティングゲート膜34Fを形成する。
【0046】
前記において、孤立状のフローティングゲート膜34Fは、700Å以上の厚さに形成されるようにしなければならないが、この厚さは、前述した第1窒化膜14の厚さに依存する。すなわち、ポリシリコン膜34は、孤立状に作るために化学的機械的研磨工程を十分行わなければならず、これにより形成される孤立状のフローティングゲート34Fは、その厚さが700Å以上となるようにするために、前述したように第1窒化膜14の厚さを少なくとも1500Å以上となるようにすることが好ましい。
【0047】
図17を参照すると、孤立状のフローティングゲート34Fの間の素子分離膜26Aの突出部分を酸化膜エッチング工程によって除去し、これにより素子分離膜26Aが完成されると共に、表面積が増加した突出構造のフローティングゲート34Fが完成される。この後、図示してはいないが、誘電体膜およびコントロールゲートなど素子の構成要素を形成してフラッシュメモリ素子を製造する。
【0048】
前記において、酸化膜エッチング工程は、素子分離膜26Aがウェーハ全体にわたって均一に除去されるようにして、ウェーハ全体にわたって均一な厚さのEFH(effective field oxide height)を確保し得るようにウェットエッチング方法を適用することが好ましい。酸化膜エッチング工程の際にEFHの厚さをトンネル酸化膜32から150Å以上の高さを保つようにして、素子の反復駆動テストの際に発生しうるサイクリングテスト欠陥(cyclingtest fail)を防止することができる。酸化膜エッチング工程は、H2O+HFおよびNH4OH+H2O+H2Oのウェット化学溶液を用いて行い、あるいは工程の短縮のためにフローティングゲート34Fの形成後、誘電体膜形成工程の前に行われる前洗浄(preclean)の際に前記ウェット化学溶液を用いて行うことができる。
【0049】
図15〜図17を参照して説明したように、フローティングゲート34Fは、マスク工程なしにセルフアライン方式で形成されるので、素子分離膜26Aとのオーバーレイマージンを考慮しなくてもよく、リセス30により半導体基板10との接触面が増加してセルパターンのサイズが小さくなっても、適正水準のセル電流を確保することができる。フローティングゲート34Fがリセス30上に形成されるため、もしリセス30がウェーハの位置に応じて不均一に形成される場合、フローティングゲート34Fの特性が変わるという問題が発生するおそれがある。このため、図11および図12を参照して説明した工程によってリセス30をウェーハ全体にわたって均一に形成する。
【0050】
上述した本発明は、具体的な実施例によって詳細に述べられたが、本発明の技術的思想の範疇内において、各種変形例または変更例に想到し得るのは、本発明の技術分野における通常の知識を有する者には明白なことであり、それらの変形例または変更例も本発明の特許請求の範囲に属する。
【図面の簡単な説明】
【0051】
【図1】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図2】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図3】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図4】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図5】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図6】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図7】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図8】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図9】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図10】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図11】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図12】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図13】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図14】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図15】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図16】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【図17】本発明に係るフラッシュメモリ素子の製造方法を説明するための断面図である。
【符号の説明】
【0052】
10 半導体基板
12 酸化膜
14 第1窒化膜
16 アモルファスカーボン膜
18 SiON膜
20 O−BAR膜
22 フォトレジストパターン
24 トレンチ
26 絶縁膜
26A 素子分離膜
28 第2窒化膜
28A 窒化膜スペーサ
30 リセス
32 トンネル酸化膜
34 ポリシリコン膜
34F フローティングゲート
【特許請求の範囲】
【請求項1】
半導体基板に素子分離膜用トレンチを形成する段階と、
前記トレンチ内に、前記半導体基板上に一部が突出した素子分離膜を形成する段階と、
前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、
前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、
前記窒化膜スペーサを除去する段階と、
前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含むことを特徴とする、フラッシュメモリ素子の製造方法。
【請求項2】
半導体基板上に、酸化膜、窒化膜、アモルファスカーボン膜、SiON膜およびO−BARC膜を積層してハードマスク層を形成する段階と、
前記O−BARC膜上にフォトレジストパターンを形成し、前記O−BARC膜、前記SiO膜、前記アモルファスカーボン膜、前記窒化膜および前記酸化膜を順次エッチングしてパターニングする段階と、
前記エッチング工程によって露出した前記半導体基板をエッチングして素子分離用トレンチを形成する段階と、
前記パターニングされたアモルファスカーボン膜を除去する段階と、
前記トレンチ内に素子分離膜を形成する段階と、
前記パターニングされた窒化膜を除去し、これにより前記素子分離膜が突出する段階と、前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、
前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、
前記窒化膜スペーサを除去する段階と、
前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含む、フラッシュメモリ素子の製造方法。
【請求項3】
前記酸化膜は、しきい値電圧イオン注入用スクリーン酸化膜であることを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項4】
前記O−BARC膜のエッチング工程は、前記フォトレジストパターンをエッチングマスクとしてCF4ガス、CHF3ガスおよびO2ガスの混合ガスを用いて行い、前記エッチング工程中に前記フォトレジストパターンも一定の厚さ除去されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項5】
前記SiON膜のエッチング工程は、前記フォトレジストパターンをエッチングマスクとしてCF4ガスおよびCHF3ガスの混合ガスを用いて行い、前記エッチング工程中に前記フォトレジストパターンも一定の厚さ除去されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項6】
前記アモルファスカーボン膜のエッチング工程は、前記フォトレジストパターンをエッチングマスクとしてCOガスとN2ガスの混合ガス、またはNH3ガスとO2ガスの混合ガスを用いて行い、前記エッチング工程中に前記フォトレジストパターンも一定の厚さ除去されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項7】
前記窒化膜のエッチング工程は前記パターニングされたアモルファスカーボン膜をエッチングマスクとしてCF4ガス、CHF3ガス、O2ガスおよびArガスの混合ガスを用いて行い、前記エッチング工程中に、前記パターニングされたアモルファスカーボン膜上の前記フォトレジストパターン、前記パターニングされたO−BARC膜、前記パターニングされたSiON膜および前記窒化膜のエッチングによって露出する前記酸化膜は除去されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項8】
前記トレンチは、前記パターニングされたアモルファスカーボン膜をエッチングマスクとしたエッチング工程によって形成することを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項9】
前記トレンチは、トレンチエッチングプロファイルの傾斜角が86°以下に維持されるように、HBrガスおよびO2ガスの混合ガスを用いたエッチング工程によって形成することを特徴とする、請求項1、2、8のいずれか1項に記載のフラッシュメモリ素子の製造方法。
【請求項10】
前記パターニングされたアモルファスカーボン膜は、フォトレジストストリップ工程によって除去することを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項11】
前記O−BARC膜、前記SiON膜、前記アモルファスカーボン膜および前記窒化膜を順次エッチングする工程は、同一のエッチング装備でインシチュで行うことを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項12】
前記パターニングされた窒化膜は、NH3F+HFおよびH3PO4から構成されたウェット化学溶液を用いて除去することを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項13】
前記窒化膜スペーサは、前記突出した素子分離膜を含んだ前記結果物の全面にわたって窒化膜を形成した後、スペーサエッチング工程を行って形成することを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項14】
前記スペーサエッチング工程は、CF4ガス、CHF3ガス、O2ガスおよびArガスの混合ガスを用いて酸化物エッチング装備で行うことを特徴とする、請求項13に記載のフラッシュメモリ素子の製造方法。
【請求項15】
前記リセスは、前記窒化物スペーサをエッチングマスクとしたセルフアラインエッチング工程を行って前記半導体基板の活性領域の中心に形成することを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項16】
前記セルフアラインエッチング工程は、Cl2ガスおよびHBrガスの混合ガスを用いてポリシリコンエッチング装備で行うことを特徴とする、請求項15に記載のフラッシュメモリ素子の製造方法。
【請求項17】
前記リセスを形成するエッチング工程の後にPET工程をさらに含むことを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項18】
前記窒化膜スペーサは、NH3F+HFおよびH3PO4から構成されたウェット化学溶液を用いて除去することを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項19】
前記フローティングゲートは、前記トンネル酸化膜が形成された結果物上にポリシリコン膜を形成した後、化学的機械的研磨工程によって前記ポリシリコン膜を前記素子分離膜の上部が十分露出するまで研磨することを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項20】
前記フローティングゲート形成の後に前記素子分離膜の突出部分を除去する段階をさらに含むことを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項21】
前記素子分離膜の突出部分除去工程は、H2O+HFおよびNH4OH+H2O2+H2Oのウェット化学溶液を用いて行うことを特徴とする、請求項20に記載のフラッシュメモリ素子の製造方法。
【請求項1】
半導体基板に素子分離膜用トレンチを形成する段階と、
前記トレンチ内に、前記半導体基板上に一部が突出した素子分離膜を形成する段階と、
前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、
前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、
前記窒化膜スペーサを除去する段階と、
前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含むことを特徴とする、フラッシュメモリ素子の製造方法。
【請求項2】
半導体基板上に、酸化膜、窒化膜、アモルファスカーボン膜、SiON膜およびO−BARC膜を積層してハードマスク層を形成する段階と、
前記O−BARC膜上にフォトレジストパターンを形成し、前記O−BARC膜、前記SiO膜、前記アモルファスカーボン膜、前記窒化膜および前記酸化膜を順次エッチングしてパターニングする段階と、
前記エッチング工程によって露出した前記半導体基板をエッチングして素子分離用トレンチを形成する段階と、
前記パターニングされたアモルファスカーボン膜を除去する段階と、
前記トレンチ内に素子分離膜を形成する段階と、
前記パターニングされた窒化膜を除去し、これにより前記素子分離膜が突出する段階と、前記突出した素子分離膜の側壁に窒化膜スペーサを形成する段階と、
前記窒化膜スペーサをマスクとしたエッチング工程によって前記半導体基板にリセスを形成する段階と、
前記窒化膜スペーサを除去する段階と、
前記リセスの形成された半導体基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上にフローティングゲートを形成し、これにより前記フローティングゲートは前記リセスによって前記半導体基板との接触面が増加する段階とを含む、フラッシュメモリ素子の製造方法。
【請求項3】
前記酸化膜は、しきい値電圧イオン注入用スクリーン酸化膜であることを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項4】
前記O−BARC膜のエッチング工程は、前記フォトレジストパターンをエッチングマスクとしてCF4ガス、CHF3ガスおよびO2ガスの混合ガスを用いて行い、前記エッチング工程中に前記フォトレジストパターンも一定の厚さ除去されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項5】
前記SiON膜のエッチング工程は、前記フォトレジストパターンをエッチングマスクとしてCF4ガスおよびCHF3ガスの混合ガスを用いて行い、前記エッチング工程中に前記フォトレジストパターンも一定の厚さ除去されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項6】
前記アモルファスカーボン膜のエッチング工程は、前記フォトレジストパターンをエッチングマスクとしてCOガスとN2ガスの混合ガス、またはNH3ガスとO2ガスの混合ガスを用いて行い、前記エッチング工程中に前記フォトレジストパターンも一定の厚さ除去されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項7】
前記窒化膜のエッチング工程は前記パターニングされたアモルファスカーボン膜をエッチングマスクとしてCF4ガス、CHF3ガス、O2ガスおよびArガスの混合ガスを用いて行い、前記エッチング工程中に、前記パターニングされたアモルファスカーボン膜上の前記フォトレジストパターン、前記パターニングされたO−BARC膜、前記パターニングされたSiON膜および前記窒化膜のエッチングによって露出する前記酸化膜は除去されることを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項8】
前記トレンチは、前記パターニングされたアモルファスカーボン膜をエッチングマスクとしたエッチング工程によって形成することを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項9】
前記トレンチは、トレンチエッチングプロファイルの傾斜角が86°以下に維持されるように、HBrガスおよびO2ガスの混合ガスを用いたエッチング工程によって形成することを特徴とする、請求項1、2、8のいずれか1項に記載のフラッシュメモリ素子の製造方法。
【請求項10】
前記パターニングされたアモルファスカーボン膜は、フォトレジストストリップ工程によって除去することを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項11】
前記O−BARC膜、前記SiON膜、前記アモルファスカーボン膜および前記窒化膜を順次エッチングする工程は、同一のエッチング装備でインシチュで行うことを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項12】
前記パターニングされた窒化膜は、NH3F+HFおよびH3PO4から構成されたウェット化学溶液を用いて除去することを特徴とする、請求項2に記載のフラッシュメモリ素子の製造方法。
【請求項13】
前記窒化膜スペーサは、前記突出した素子分離膜を含んだ前記結果物の全面にわたって窒化膜を形成した後、スペーサエッチング工程を行って形成することを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項14】
前記スペーサエッチング工程は、CF4ガス、CHF3ガス、O2ガスおよびArガスの混合ガスを用いて酸化物エッチング装備で行うことを特徴とする、請求項13に記載のフラッシュメモリ素子の製造方法。
【請求項15】
前記リセスは、前記窒化物スペーサをエッチングマスクとしたセルフアラインエッチング工程を行って前記半導体基板の活性領域の中心に形成することを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項16】
前記セルフアラインエッチング工程は、Cl2ガスおよびHBrガスの混合ガスを用いてポリシリコンエッチング装備で行うことを特徴とする、請求項15に記載のフラッシュメモリ素子の製造方法。
【請求項17】
前記リセスを形成するエッチング工程の後にPET工程をさらに含むことを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項18】
前記窒化膜スペーサは、NH3F+HFおよびH3PO4から構成されたウェット化学溶液を用いて除去することを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項19】
前記フローティングゲートは、前記トンネル酸化膜が形成された結果物上にポリシリコン膜を形成した後、化学的機械的研磨工程によって前記ポリシリコン膜を前記素子分離膜の上部が十分露出するまで研磨することを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項20】
前記フローティングゲート形成の後に前記素子分離膜の突出部分を除去する段階をさらに含むことを特徴とする、請求項1または2に記載のフラッシュメモリ素子の製造方法。
【請求項21】
前記素子分離膜の突出部分除去工程は、H2O+HFおよびNH4OH+H2O2+H2Oのウェット化学溶液を用いて行うことを特徴とする、請求項20に記載のフラッシュメモリ素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2007−81367(P2007−81367A)
【公開日】平成19年3月29日(2007.3.29)
【国際特許分類】
【出願番号】特願2006−143931(P2006−143931)
【出願日】平成18年5月24日(2006.5.24)
【出願人】(591024111)株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】HYNIX SEMICONDUCTOR INC.
【住所又は居所原語表記】San 136−1,Ami−Ri,Bubal−Eup,Ichon−Shi,Kyoungki−Do,Korea
【Fターム(参考)】
【公開日】平成19年3月29日(2007.3.29)
【国際特許分類】
【出願日】平成18年5月24日(2006.5.24)
【出願人】(591024111)株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】HYNIX SEMICONDUCTOR INC.
【住所又は居所原語表記】San 136−1,Ami−Ri,Bubal−Eup,Ichon−Shi,Kyoungki−Do,Korea
【Fターム(参考)】
[ Back to top ]