半導体基板の製造方法
【課題】ＳｉＣを用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供する。
【解決手段】第１および第２の裏面Ｂ１、Ｂ２の各々が一の方向を向き、かつ第１および第２の側面Ｓ１、Ｓ２が互いに対向するように、第１および第２の炭化珪素基板１１、１２が配置される。この配置する工程の後に、第１および第２の裏面Ｂ１、Ｂ２を互いにつなぎ、かつ第１および第２の側面Ｓ１、Ｓ２が互いに対向する空間を埋めるように、第１および第２の炭化珪素基板１１、１２上に炭化珪素層３０が分子線エピタキシ法によって形成される。
【解決手段】第１および第２の裏面Ｂ１、Ｂ２の各々が一の方向を向き、かつ第１および第２の側面Ｓ１、Ｓ２が互いに対向するように、第１および第２の炭化珪素基板１１、１２が配置される。この配置する工程の後に、第１および第２の裏面Ｂ１、Ｂ２を互いにつなぎ、かつ第１および第２の側面Ｓ１、Ｓ２が互いに対向する空間を埋めるように、第１および第２の炭化珪素基板１１、１２上に炭化珪素層３０が分子線エピタキシ法によって形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板の製造方法に関し、特に、単結晶構造を有する炭化珪素（ＳｉＣ）からなる部分を含む半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣ基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【０００６】
欠陥の少ないＳｉＣ基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有するＳｉＣ基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＳｉＣを用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体基板の製造方法は、以下の工程を有する。
互いに対向する第１の表面および第１の裏面と第１の表面および第１の裏面をつなぐ第１の側面とを有しかつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面と第２の表面および第２の裏面をつなぐ第２の側面とを有しかつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向き、かつ第１および第２の側面が互いに対向するように、第１および第２の炭化珪素基板が配置される。この配置する工程の後に、第１および第２の裏面を互いにつなぎ、かつ第１および第２の側面が互いに対向する空間を埋めるように、第１および第２の炭化珪素基板上に炭化珪素層が分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法によって形成される。
【０００９】
本製造方法によれば、第１および第２の炭化珪素基板が炭化珪素層を介して１つの半導体基板として一体化される。この半導体基板は、半導体装置が形成される基板面として、第１および第２の炭化珪素基板のそれぞれが有する第１および第２の表面の両方を含む。すなわちこの半導体基板は、第１および第２の炭化珪素基板のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よってこの半導体基板を用いることで、炭化珪素を用いた半導体装置を効率よく製造することができる。
【００１０】
また第１および第２の炭化珪素基板上に形成される炭化珪素層が第１および第２の炭化珪素基板と同様に炭化珪素からなるので、第１および第２の炭化珪素基板と炭化珪素層との間で諸物性が近くなる。よってこの諸物性の相違に起因した半導体基板の反りや割れを抑制することができる。
【００１１】
また炭化珪素層のうち第１および第２の側面が互いに対向する空間が埋められるので、この空間内に異物が蓄積されることが防止される。
【００１２】
また炭化珪素層を形成するのにＭＢＥ法が用いられるので、上記空間内に炭化珪素層をより確実に形成することができ、また炭化珪素層と第１および第２の炭化珪素基板との接着強度を高くすることができる。
【００１３】
好ましくは、炭化珪素層は単結晶構造を有する。これにより、炭化珪素層の諸物性を、同じく単結晶構造を有する第１および第２の炭化珪素基板の各々の諸物性に近づけることができる。
【００１４】
好ましくは、炭化珪素層を形成する工程は、第１および第２の炭化珪素基板を加熱する工程と、加熱された第１および第２の炭化珪素基板上へ、Ｓｉを含む第１のガスと、Ｃを含む第２のガスとを導入する工程とを含む。
【００１５】
好ましくは、第１のガスは、シラン、ジシラン、ジクロロシラン、およびトリクロロシランの少なくともいずれかを含む。
【００１６】
好ましくは、第２のガスは、メタン、プロパン、およびアセチレンの少なくともいずれかを含む。
【００１７】
好ましくは、第１および第２の炭化珪素基板を加熱する工程は、第１および第２の炭化珪素基板を７５０℃以上１２００℃以下の温度に加熱することにより行なわれる。これにより炭化珪素層と第１および第２の炭化珪素基板との接着強度をより高くし、かつ第１および第２の炭化珪素基板の結晶性に対するダメージを抑制することができる。
【００１８】
好ましくは、第１および第２のガスを導入する工程は、１×１０-2Ｐａ以下の圧力で行われる。これにより炭化珪素層と第１および第２の炭化珪素基板との接着強度をより高くすることができる。
【００１９】
好ましくは、第１および第２の炭化珪素基板の各々の不純物濃度と、炭化珪素層の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する半導体基板を得ることができる。
【００２０】
好ましくは、第１および第２の炭化珪素基板の各々の不純物濃度よりも、炭化珪素層の不純物濃度の方が高くされる。これにより第１および第２の炭化珪素基板の各々の抵抗率に比して、炭化珪素層の抵抗率を小さくすることができる。
【００２１】
好ましくは、炭化珪素層を形成する工程は、加熱された第１および第２の炭化珪素基板上へ、窒素を含む第３のガスと、ホスフィンを含む第４のガスとの少なくともいずれかを導入する工程を含む。これにより炭化珪素層に、ＮおよびＰの少なくともいずれかを不純物として含有させることができる。
【００２２】
好ましくは、第１および第２の炭化珪素基板を配置する工程は、第１および第２の側面が互いに対向する距離が２００μｍ以下となるように行われる。これにより上記空間を炭化珪素層で、より確実に埋めることができる。
【００２３】
好ましくは、第１の炭化珪素基板の{０００１}面に対する第１の表面のオフ角は５０°以上６５°以下である。また第２の炭化珪素基板の{０００１}面に対する第２の表面のオフ角は５０°以上６５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００２４】
好ましくは、第１の表面のオフ方位と第１の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である。また第２の表面のオフ方位と第２の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００２５】
好ましくは、第１の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する第１の表面のオフ角は−３°以上５°以下である。また第２の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する第２の表面のオフ角は−３°以上５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００２６】
好ましくは、第１の表面のオフ方位と第１の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である。また第２の表面のオフ方位と第２の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【発明の効果】
【００２７】
以上の説明から明らかなように、本発明の半導体基板の製造方法によれば、炭化珪素を用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１における半導体基板の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】本発明の実施の形態１における半導体基板の製造方法の第１工程を概略的に示す断面図である。
【図４】本発明の実施の形態１における半導体基板の製造方法の第２工程を概略的に示す断面図である。
【図５】本発明の実施の形態２における半導体装置の構成を概略的に示す部分断面図である。
【図６】本発明の実施の形態２における半導体装置の製造方法の概略フロー図である。
【図７】本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図８】本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図９】本発明の実施の形態２における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図１０】本発明の実施の形態２における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００２９】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２を参照して、本実施の形態の半導体基板８０は、単結晶構造を有する複数のＳｉＣ基板１１〜１９と、炭化珪素からなるＳｉＣ層３０（炭化珪素層）とを有する。
【００３０】
ＳｉＣ基板１１（第１の炭化珪素基板）は、互いに対向する表面Ｆ１（第１の表面）および裏面Ｂ１（第１の裏面）と、この表面Ｆ１および裏面Ｂ１をつなぐ側面Ｓ１（第１の側面）とを有する。またＳｉＣ基板１２（第２の炭化珪素基板）は、互いに対向する表面Ｆ２（第２の表面）および裏面Ｂ２（第２の裏面）と、この表面Ｆ２および裏面Ｂ２をつなぐ側面Ｓ２（第２の側面）とを有する。ＳｉＣ基板１３〜１９の各々も、同様の表面、裏面、および側面を有する。
【００３１】
ＳｉＣ基板１１〜１９は、平面状にマトリクス状に配置されている。これにより、たとえばＳｉＣ基板１１および１２は、裏面Ｂ１およびＢ２の各々が一の方向（図２における下方向）を向き、かつ側面Ｓ１およびＳ２が互いに対向するように配置されている。
【００３２】
ＳｉＣ層３０は、上記のように配置されたＳｉＣ基板１１〜１９の各々の裏面を互いにつなぎ、かつ各々の側面が互いに対向する空間を埋めるように形成されている。より具体的にはＳｉＣ層３０は、たとえば、裏面Ｂ１およびＢ２を互いにつなぎ、かつ側面Ｓ１およびＳ２が互いに対向する空間を埋めるように、ＳｉＣ基板１１および１２上に形成されている。なおＳｉＣ層３０は、その内部にボイドを有していてもよい。
【００３３】
上記のＳｉＣ層３０によってＳｉＣ基板１１〜１９は互いに固定されている。ＳｉＣ基板１１〜１９のそれぞれは同一平面上において露出した表面を有し、たとえばＳｉＣ基板１１および１２のそれぞれは、表面Ｆ１およびＦ２（図２）を有する。これにより半導体基板８０はＳｉＣ基板１１〜１９の各々に比して大きな表面を有する。よってＳｉＣ基板１１〜１９の各々を単独で用いる場合に比して、半導体基板８０を用いる場合、ＳｉＣを用いた半導体装置をより効率よく製造することができる。
【００３４】
好ましくは表面Ｆ１および表面Ｆ２は、ＳｉＣ層３０の表面ＦＭによってつながっている。より好ましくは、表面ＦＭは、表面Ｆ１およびＦ２の各々と同一平面上にある。
【００３５】
なお半導体基板８０における表面ＦＭと対向する位置（図２における位置Ｃ）には、突起形状または陥没形状が形成されていてもよい。
【００３６】
また好ましくは、ＳｉＣ基板１１、１２の結晶構造は六方晶系であり、より好ましくは４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣである。また好ましくは、ＳｉＣ層３０は単結晶構造を有する。
【００３７】
また好ましくは、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。より好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１−１００＞方向とのなす角は５°以下である。さらに好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角は−３°以上５°以下である。
【００３８】
なお上記において、「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角」についても同様である。
【００３９】
また好ましくは、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下であり、かつ表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１１−２０＞方向とのなす角は５°以下である。
【００４０】
次に半導体基板８０の製造方法について説明する。なお以下において説明を簡略化するためにＳｉＣ基板１１〜１９のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、ＳｉＣ基板１３〜１９もＳｉＣ基板１１および１２と同様に扱われる。
【００４１】
図３を参照して、まずＳｉＣ基板１１およびＳｉＣ基板１２が準備される。具体的には、たとえば、六方晶系における（０００１）面で成長したＳｉＣインゴットを（０３−３８）面に沿って切断することによって、ＳｉＣ基板１１および１２が準備される。好ましくは、裏面Ｂ１およびＢ２は研磨された面であり、より好ましくはそのラフネスがＲａとして１００μｍ以下である。
【００４２】
次にＭＢＥ法のための処理室（図示せず）内において加熱体８１上に、裏面Ｂ１およびＢ２の各々が一の方向（図３における上方向）に露出し、かつ側面Ｓ１およびＳ２が互いに対向するように、ＳｉＣ基板１１および１２が配置される。すなわちＳｉＣ基板１１および１２が、平面視において並ぶように配置される。
【００４３】
好ましくは、側面Ｓ１およびＳ２が互いに対向する距離（図３における側面Ｓ１およびＳ２の間の距離）は、２００μｍ以下とされる。具体的には、たとえば、同一の矩形形状を有する基板が２００μｍ以下の間隔を空けてマトリクス状に配置されればよい。
【００４４】
またＳｉＣ基板１１および１２を等間隔に設置するには、たとえば、加熱体８１上に、ＳｉＣ基板１１および１２に対応するサイズの座繰りを形成すればよい。この座繰りにＳｉＣ基板１１および１２を入れることで、ＳｉＣ基板１１および１２を等間隔に設置することができる。
【００４５】
また好ましくは、上記の配置は、裏面Ｂ１およびＢ２の各々が同一平面上に位置するか、または表面Ｆ１およびＦ２の各々が同一平面上に位置するように行なわれる。
【００４６】
次に処理室が真空引きされることで、処理室内の圧力が、たとえば１０-3Ｐａとされる。
【００４７】
次に加熱体８１によって加熱されることで、ＳｉＣ基板１１および１２が所定の温度まで加熱される。好ましくは、この温度は、７５０℃以上１２００℃以下である。より好ましくは、この温度は９５０℃以上であり、また１１５０℃以下である。
【００４８】
続いて一の方向（図３における上方向）から、ＳｉＣ基板１１および１２上へ、ＭＢＥ法における原料ガスとして、Ｓｉを含む第１のガスと、Ｃを含む第２のガスとが導入される。好ましくは、第１のガスは、シラン、ジシラン、ジクロロシラン、およびトリクロロシランの少なくともいずれかを含む。また好ましくは、第２のガスは、メタン、プロパン、およびアセチレンの少なくともいずれかを含む。また原料ガスの導入は、好ましくは処理室内の圧力が１×１０-2Ｐａ以下となるように行われ、より好ましくは１×１０-3Ｐａ以下となるように行われる。
【００４９】
また原料ガスとして、第１および第２のガスとともに、必要に応じて、Ｎを含む第３のガスが導入されてもよく、具体的には、窒素ガスを含む第３のガスが導入されてもよい。
【００５０】
また原料ガスとして、第１および第２のガスとともに、必要に応じて、Ｐを含む第４のガスが導入されてもよく、具体的には、ホスフィンを含む第４のガスが導入されてもよい。
【００５１】
図４を参照して、上記の原料ガスの導入によって、ＳｉＣ基板１１および１２上にＳｉＣ層３０が形成される。以上により半導体基板８０が製造される。
【００５２】
なお、必要に応じて、半導体基板８０の表面（図２における上面）に対する研磨が、たとえば化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）が行われてもよい。これにより確実に、表面Ｆ１、Ｆ２、およびＦＭの各々を同一平面上に位置させることができる。
【００５３】
本実施の形態によれば、図２に示すように、ＳｉＣ基板１１および１２がＳｉＣ層３０を介して１つの半導体基板８０として一体化される。半導体基板８０は、トランジスタなどの半導体装置が形成される基板面として、ＳｉＣ基板のそれぞれが有する表面Ｆ１およびＦ２の両方を含む。すなわち半導体基板８０は、ＳｉＣ基板１１および１２のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よって半導体基板８０により、ＳｉＣを用いた半導体装置を効率よく製造することができる。
【００５４】
またＳｉＣ基板１１および１２上に形成されるＳｉＣ層３０は、ＳｉＣ基板１１および１２と同様に、炭化珪素からなる。これにより、ＳｉＣ基板１１および１２と、ＳｉＣ層３０との間で、諸物性が近くなる。よってこの諸物性の相違に起因した半導体基板８０の反りや割れを抑制することができる。
【００５５】
またＳｉＣ層３０のうち側面Ｓ１およびＳ２が互いに対向する空間が埋められるので、この空間内に異物が蓄積されることが防止される。よって半導体基板８０を用いた半導体装置の製造プロセス中に、このような異物に起因した問題が生じることが防止される。
【００５６】
またＳｉＣ層３０を形成するのにＭＢＥ法が用いられるので、上記空間内にＳｉＣ層３０をより確実に形成することができる。またＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着強度を高くすることができる。
【００５７】
また好ましくは、ＳｉＣ層３０は単結晶構造を有する。これにより、ＳｉＣ層３０の諸物性を、同じく単結晶構造を有するＳｉＣ基板１１および１２の各々の諸物性に近づけることができる。よってこの諸物性の相違に起因した半導体基板８０の反りや割れを、より確実に抑制することができる。
【００５８】
また好ましくは、ＳｉＣ基板１１および１２を加熱する工程は、ＳｉＣ基板１１および１２を７５０℃以上１２００℃以下の温度に加熱することにより行なわれる。これによりＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着強度をより高くし、かつＳｉＣ基板１１および１２の結晶性に対するダメージを抑制することができる。
【００５９】
また好ましくは、第１および第２のガスを導入する工程は、１×１０-2Ｐａ以下の圧力で行われる。これにより、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着強度をより高くすることができる。
【００６０】
また好ましくは、ＳｉＣ基板１１および１２の各々の不純物濃度と、ＳｉＣ層３０の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する半導体基板を得ることができる。
【００６１】
また好ましくは、ＳｉＣ基板１１および１２の各々の不純物濃度よりも、ＳｉＣ層３０の不純物濃度の方が高くされる。これによりＳｉＣ基板１１および１２の各々の抵抗率に比して、ＳｉＣ層３０の抵抗率を小さくすることができる。
【００６２】
また好ましくは、ＳｉＣ層３０を形成する工程は、加熱されたＳｉＣ基板１１および１２上へ、Ｎを含む第３のガスと、Ｐを含む第４のガスとの少なくともいずれかを導入する工程を含む。これによりＳｉＣ層３０に、ＮおよびＰの少なくともいずれかを不純物として含有させることができる。
【００６３】
また好ましくは、ＳｉＣ基板１１および１２を配置する工程は、側面Ｓ１およびＳ２が互いに対向する距離が２００μｍ以下となるように行われる。これにより上記空間をＳｉＣ層３０で、より確実に埋めることができる。
【００６４】
また好ましくは、上記の実施形態において、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
【００６５】
また好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１−１００＞方向とのなす角は５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をより高めることができる。
【００６６】
また好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角は−３°以上５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をさらに高めることができる。
【００６７】
また好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１１−２０＞方向とのなす角は５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
【００６８】
次に上記の半導体基板８０の製造に適した製造条件を検討した結果について、以下に説明する。
【００６９】
第１に、ＳｉＣ基板１１および１２が加熱される温度の検討を行った。その結果、この温度が７００℃の場合は、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着が困難であったが、７５０℃の場合はこの接着を行うことができ、さらに９５０℃、１１５０℃、１２００℃、および１２５０℃の場合はこの接着をより強固に行うことができた。またこの温度が１２５０℃の場合は、ＳｉＣ基板１１および１２の結晶性に対するダメージが大きかったが、１２００℃の場合はこのダメージを抑えることができ、さらに１１５０℃、９５０℃、７５０℃、および７００℃の場合はこのダメージをより抑えることができた。この結果から、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々とをより確実に接着し、かつＳｉＣ基板１１および１２の結晶性に対するダメージを抑制するためには、この温度は７５０℃以上１２００℃以下が好ましいことがわかった。
【００７０】
第２に、原料ガスの導入が行われる圧力の検討を行った。その結果、この圧力が１×１０-1Ｐａの場合は、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着が困難であったが、１×１０-2Ｐａの場合はこの接着を行うことができ、さらに１×１０-3Ｐａおよび１×１０-4Ｐａの場合はこの接着をより強固に行うことができた。この結果から、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々とをより確実に接着するためには、この圧力は１×１０-2Ｐａ以下が好ましいことがわかった。
【００７１】
（実施の形態２）
図５を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
【００７２】
基板８０は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、ＳｉＣ層３０およびＳｉＣ基板１１を有する。ドレイン電極１１２は、ＳｉＣ基板１１との間にＳｉＣ層３０を挟むように、ＳｉＣ層３０上に設けられている。バッファ層１２１は、ＳｉＣ層３０との間にＳｉＣ基板１１を挟むように、ＳｉＣ基板１１上に設けられている。
【００７３】
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００７４】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００７５】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００７６】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００７７】
次に半導体装置１００の製造方法について説明する。なお図７〜図１０においてはＳｉＣ基板１１〜１９（図１）のうちＳｉＣ基板１１の近傍における工程のみを示すが、ＳｉＣ基板１２〜ＳｉＣ基板１９の各々の近傍においても、同様の工程が行なわれる。
【００７８】
まず基板準備工程（ステップＳ１１０：図６）にて、半導体基板８０（図１および図２）が準備される。半導体基板８０の導電型はｎ型とされる。
【００７９】
図７を参照して、エピタキシャル層形成工程（ステップＳ１２０：図６）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
【００８０】
まず基板８０の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００８１】
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００８２】
図８を参照して、注入工程（ステップＳ１３０：図６）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００８３】
まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００８４】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００８５】
図９を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図６）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００８６】
その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００８７】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００８８】
図１０を参照して、電極形成工程（ステップＳ１６０：図６）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００８９】
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００９０】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００９１】
再び図５を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、基板８０の裏面上にドレイン電極１１２が形成される。以上により、半導体装置１００が得られる。
【００９２】
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
【００９３】
また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【００９４】
（付記１）
本発明の半導体基板は、以下の製造方法で作製されたものである。
【００９５】
互いに対向する第１の表面および第１の裏面と第１の表面および第１の裏面をつなぐ第１の側面とを有しかつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面と第２の表面および第２の裏面をつなぐ第２の側面とを有しかつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向き、かつ第１および第２の側面が互いに対向するように、第１および第２の炭化珪素基板が配置される。この配置する工程の後に、第１および第２の裏面を互いにつなぎ、かつ第１および第２の側面が互いに対向する空間を埋めるように、第１および第２の炭化珪素基板上に炭化珪素層が分子線エピタキシ法によって形成される。
【００９６】
（付記２）
本発明の半導体装置は、以下の製造方法で作製された半導体基板を用いて作製されたものである。
【００９７】
互いに対向する第１の表面および第１の裏面と第１の表面および第１の裏面をつなぐ第１の側面とを有しかつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面と第２の表面および第２の裏面をつなぐ第２の側面とを有しかつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向き、かつ第１および第２の側面が互いに対向するように、第１および第２の炭化珪素基板が配置される。この配置する工程の後に、第１および第２の裏面を互いにつなぎ、かつ第１および第２の側面が互いに対向する空間を埋めるように、第１および第２の炭化珪素基板上に炭化珪素層が分子線エピタキシ法によって形成される。
【００９８】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９９】
本発明の半導体基板の製造方法は、単結晶構造を有する炭化珪素からなる部分を含む半導体基板の製造方法に、特に有利に適用され得る。
【符号の説明】
【０１００】
１１ ＳｉＣ基板(第１の炭化珪素基板）、１２ ＳｉＣ基板（第２の炭化珪素基板）、１３〜１９ ＳｉＣ基板、３０ ＳｉＣ層（炭化珪素層）、８０ 半導体基板、８１ 加熱体、１００ 半導体装置。
【技術分野】
【０００１】
本発明は半導体基板の製造方法に関し、特に、単結晶構造を有する炭化珪素（ＳｉＣ）からなる部分を含む半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣ基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【０００６】
欠陥の少ないＳｉＣ基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有するＳｉＣ基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＳｉＣを用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体基板の製造方法は、以下の工程を有する。
互いに対向する第１の表面および第１の裏面と第１の表面および第１の裏面をつなぐ第１の側面とを有しかつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面と第２の表面および第２の裏面をつなぐ第２の側面とを有しかつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向き、かつ第１および第２の側面が互いに対向するように、第１および第２の炭化珪素基板が配置される。この配置する工程の後に、第１および第２の裏面を互いにつなぎ、かつ第１および第２の側面が互いに対向する空間を埋めるように、第１および第２の炭化珪素基板上に炭化珪素層が分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法によって形成される。
【０００９】
本製造方法によれば、第１および第２の炭化珪素基板が炭化珪素層を介して１つの半導体基板として一体化される。この半導体基板は、半導体装置が形成される基板面として、第１および第２の炭化珪素基板のそれぞれが有する第１および第２の表面の両方を含む。すなわちこの半導体基板は、第１および第２の炭化珪素基板のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よってこの半導体基板を用いることで、炭化珪素を用いた半導体装置を効率よく製造することができる。
【００１０】
また第１および第２の炭化珪素基板上に形成される炭化珪素層が第１および第２の炭化珪素基板と同様に炭化珪素からなるので、第１および第２の炭化珪素基板と炭化珪素層との間で諸物性が近くなる。よってこの諸物性の相違に起因した半導体基板の反りや割れを抑制することができる。
【００１１】
また炭化珪素層のうち第１および第２の側面が互いに対向する空間が埋められるので、この空間内に異物が蓄積されることが防止される。
【００１２】
また炭化珪素層を形成するのにＭＢＥ法が用いられるので、上記空間内に炭化珪素層をより確実に形成することができ、また炭化珪素層と第１および第２の炭化珪素基板との接着強度を高くすることができる。
【００１３】
好ましくは、炭化珪素層は単結晶構造を有する。これにより、炭化珪素層の諸物性を、同じく単結晶構造を有する第１および第２の炭化珪素基板の各々の諸物性に近づけることができる。
【００１４】
好ましくは、炭化珪素層を形成する工程は、第１および第２の炭化珪素基板を加熱する工程と、加熱された第１および第２の炭化珪素基板上へ、Ｓｉを含む第１のガスと、Ｃを含む第２のガスとを導入する工程とを含む。
【００１５】
好ましくは、第１のガスは、シラン、ジシラン、ジクロロシラン、およびトリクロロシランの少なくともいずれかを含む。
【００１６】
好ましくは、第２のガスは、メタン、プロパン、およびアセチレンの少なくともいずれかを含む。
【００１７】
好ましくは、第１および第２の炭化珪素基板を加熱する工程は、第１および第２の炭化珪素基板を７５０℃以上１２００℃以下の温度に加熱することにより行なわれる。これにより炭化珪素層と第１および第２の炭化珪素基板との接着強度をより高くし、かつ第１および第２の炭化珪素基板の結晶性に対するダメージを抑制することができる。
【００１８】
好ましくは、第１および第２のガスを導入する工程は、１×１０-2Ｐａ以下の圧力で行われる。これにより炭化珪素層と第１および第２の炭化珪素基板との接着強度をより高くすることができる。
【００１９】
好ましくは、第１および第２の炭化珪素基板の各々の不純物濃度と、炭化珪素層の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する半導体基板を得ることができる。
【００２０】
好ましくは、第１および第２の炭化珪素基板の各々の不純物濃度よりも、炭化珪素層の不純物濃度の方が高くされる。これにより第１および第２の炭化珪素基板の各々の抵抗率に比して、炭化珪素層の抵抗率を小さくすることができる。
【００２１】
好ましくは、炭化珪素層を形成する工程は、加熱された第１および第２の炭化珪素基板上へ、窒素を含む第３のガスと、ホスフィンを含む第４のガスとの少なくともいずれかを導入する工程を含む。これにより炭化珪素層に、ＮおよびＰの少なくともいずれかを不純物として含有させることができる。
【００２２】
好ましくは、第１および第２の炭化珪素基板を配置する工程は、第１および第２の側面が互いに対向する距離が２００μｍ以下となるように行われる。これにより上記空間を炭化珪素層で、より確実に埋めることができる。
【００２３】
好ましくは、第１の炭化珪素基板の{０００１}面に対する第１の表面のオフ角は５０°以上６５°以下である。また第２の炭化珪素基板の{０００１}面に対する第２の表面のオフ角は５０°以上６５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００２４】
好ましくは、第１の表面のオフ方位と第１の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である。また第２の表面のオフ方位と第２の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００２５】
好ましくは、第１の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する第１の表面のオフ角は−３°以上５°以下である。また第２の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する第２の表面のオフ角は−３°以上５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００２６】
好ましくは、第１の表面のオフ方位と第１の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である。また第２の表面のオフ方位と第２の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【発明の効果】
【００２７】
以上の説明から明らかなように、本発明の半導体基板の製造方法によれば、炭化珪素を用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１における半導体基板の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】本発明の実施の形態１における半導体基板の製造方法の第１工程を概略的に示す断面図である。
【図４】本発明の実施の形態１における半導体基板の製造方法の第２工程を概略的に示す断面図である。
【図５】本発明の実施の形態２における半導体装置の構成を概略的に示す部分断面図である。
【図６】本発明の実施の形態２における半導体装置の製造方法の概略フロー図である。
【図７】本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図８】本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図９】本発明の実施の形態２における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図１０】本発明の実施の形態２における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００２９】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２を参照して、本実施の形態の半導体基板８０は、単結晶構造を有する複数のＳｉＣ基板１１〜１９と、炭化珪素からなるＳｉＣ層３０（炭化珪素層）とを有する。
【００３０】
ＳｉＣ基板１１（第１の炭化珪素基板）は、互いに対向する表面Ｆ１（第１の表面）および裏面Ｂ１（第１の裏面）と、この表面Ｆ１および裏面Ｂ１をつなぐ側面Ｓ１（第１の側面）とを有する。またＳｉＣ基板１２（第２の炭化珪素基板）は、互いに対向する表面Ｆ２（第２の表面）および裏面Ｂ２（第２の裏面）と、この表面Ｆ２および裏面Ｂ２をつなぐ側面Ｓ２（第２の側面）とを有する。ＳｉＣ基板１３〜１９の各々も、同様の表面、裏面、および側面を有する。
【００３１】
ＳｉＣ基板１１〜１９は、平面状にマトリクス状に配置されている。これにより、たとえばＳｉＣ基板１１および１２は、裏面Ｂ１およびＢ２の各々が一の方向（図２における下方向）を向き、かつ側面Ｓ１およびＳ２が互いに対向するように配置されている。
【００３２】
ＳｉＣ層３０は、上記のように配置されたＳｉＣ基板１１〜１９の各々の裏面を互いにつなぎ、かつ各々の側面が互いに対向する空間を埋めるように形成されている。より具体的にはＳｉＣ層３０は、たとえば、裏面Ｂ１およびＢ２を互いにつなぎ、かつ側面Ｓ１およびＳ２が互いに対向する空間を埋めるように、ＳｉＣ基板１１および１２上に形成されている。なおＳｉＣ層３０は、その内部にボイドを有していてもよい。
【００３３】
上記のＳｉＣ層３０によってＳｉＣ基板１１〜１９は互いに固定されている。ＳｉＣ基板１１〜１９のそれぞれは同一平面上において露出した表面を有し、たとえばＳｉＣ基板１１および１２のそれぞれは、表面Ｆ１およびＦ２（図２）を有する。これにより半導体基板８０はＳｉＣ基板１１〜１９の各々に比して大きな表面を有する。よってＳｉＣ基板１１〜１９の各々を単独で用いる場合に比して、半導体基板８０を用いる場合、ＳｉＣを用いた半導体装置をより効率よく製造することができる。
【００３４】
好ましくは表面Ｆ１および表面Ｆ２は、ＳｉＣ層３０の表面ＦＭによってつながっている。より好ましくは、表面ＦＭは、表面Ｆ１およびＦ２の各々と同一平面上にある。
【００３５】
なお半導体基板８０における表面ＦＭと対向する位置（図２における位置Ｃ）には、突起形状または陥没形状が形成されていてもよい。
【００３６】
また好ましくは、ＳｉＣ基板１１、１２の結晶構造は六方晶系であり、より好ましくは４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣである。また好ましくは、ＳｉＣ層３０は単結晶構造を有する。
【００３７】
また好ましくは、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。より好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１−１００＞方向とのなす角は５°以下である。さらに好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角は−３°以上５°以下である。
【００３８】
なお上記において、「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角」についても同様である。
【００３９】
また好ましくは、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下であり、かつ表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１１−２０＞方向とのなす角は５°以下である。
【００４０】
次に半導体基板８０の製造方法について説明する。なお以下において説明を簡略化するためにＳｉＣ基板１１〜１９のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、ＳｉＣ基板１３〜１９もＳｉＣ基板１１および１２と同様に扱われる。
【００４１】
図３を参照して、まずＳｉＣ基板１１およびＳｉＣ基板１２が準備される。具体的には、たとえば、六方晶系における（０００１）面で成長したＳｉＣインゴットを（０３−３８）面に沿って切断することによって、ＳｉＣ基板１１および１２が準備される。好ましくは、裏面Ｂ１およびＢ２は研磨された面であり、より好ましくはそのラフネスがＲａとして１００μｍ以下である。
【００４２】
次にＭＢＥ法のための処理室（図示せず）内において加熱体８１上に、裏面Ｂ１およびＢ２の各々が一の方向（図３における上方向）に露出し、かつ側面Ｓ１およびＳ２が互いに対向するように、ＳｉＣ基板１１および１２が配置される。すなわちＳｉＣ基板１１および１２が、平面視において並ぶように配置される。
【００４３】
好ましくは、側面Ｓ１およびＳ２が互いに対向する距離（図３における側面Ｓ１およびＳ２の間の距離）は、２００μｍ以下とされる。具体的には、たとえば、同一の矩形形状を有する基板が２００μｍ以下の間隔を空けてマトリクス状に配置されればよい。
【００４４】
またＳｉＣ基板１１および１２を等間隔に設置するには、たとえば、加熱体８１上に、ＳｉＣ基板１１および１２に対応するサイズの座繰りを形成すればよい。この座繰りにＳｉＣ基板１１および１２を入れることで、ＳｉＣ基板１１および１２を等間隔に設置することができる。
【００４５】
また好ましくは、上記の配置は、裏面Ｂ１およびＢ２の各々が同一平面上に位置するか、または表面Ｆ１およびＦ２の各々が同一平面上に位置するように行なわれる。
【００４６】
次に処理室が真空引きされることで、処理室内の圧力が、たとえば１０-3Ｐａとされる。
【００４７】
次に加熱体８１によって加熱されることで、ＳｉＣ基板１１および１２が所定の温度まで加熱される。好ましくは、この温度は、７５０℃以上１２００℃以下である。より好ましくは、この温度は９５０℃以上であり、また１１５０℃以下である。
【００４８】
続いて一の方向（図３における上方向）から、ＳｉＣ基板１１および１２上へ、ＭＢＥ法における原料ガスとして、Ｓｉを含む第１のガスと、Ｃを含む第２のガスとが導入される。好ましくは、第１のガスは、シラン、ジシラン、ジクロロシラン、およびトリクロロシランの少なくともいずれかを含む。また好ましくは、第２のガスは、メタン、プロパン、およびアセチレンの少なくともいずれかを含む。また原料ガスの導入は、好ましくは処理室内の圧力が１×１０-2Ｐａ以下となるように行われ、より好ましくは１×１０-3Ｐａ以下となるように行われる。
【００４９】
また原料ガスとして、第１および第２のガスとともに、必要に応じて、Ｎを含む第３のガスが導入されてもよく、具体的には、窒素ガスを含む第３のガスが導入されてもよい。
【００５０】
また原料ガスとして、第１および第２のガスとともに、必要に応じて、Ｐを含む第４のガスが導入されてもよく、具体的には、ホスフィンを含む第４のガスが導入されてもよい。
【００５１】
図４を参照して、上記の原料ガスの導入によって、ＳｉＣ基板１１および１２上にＳｉＣ層３０が形成される。以上により半導体基板８０が製造される。
【００５２】
なお、必要に応じて、半導体基板８０の表面（図２における上面）に対する研磨が、たとえば化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）が行われてもよい。これにより確実に、表面Ｆ１、Ｆ２、およびＦＭの各々を同一平面上に位置させることができる。
【００５３】
本実施の形態によれば、図２に示すように、ＳｉＣ基板１１および１２がＳｉＣ層３０を介して１つの半導体基板８０として一体化される。半導体基板８０は、トランジスタなどの半導体装置が形成される基板面として、ＳｉＣ基板のそれぞれが有する表面Ｆ１およびＦ２の両方を含む。すなわち半導体基板８０は、ＳｉＣ基板１１および１２のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よって半導体基板８０により、ＳｉＣを用いた半導体装置を効率よく製造することができる。
【００５４】
またＳｉＣ基板１１および１２上に形成されるＳｉＣ層３０は、ＳｉＣ基板１１および１２と同様に、炭化珪素からなる。これにより、ＳｉＣ基板１１および１２と、ＳｉＣ層３０との間で、諸物性が近くなる。よってこの諸物性の相違に起因した半導体基板８０の反りや割れを抑制することができる。
【００５５】
またＳｉＣ層３０のうち側面Ｓ１およびＳ２が互いに対向する空間が埋められるので、この空間内に異物が蓄積されることが防止される。よって半導体基板８０を用いた半導体装置の製造プロセス中に、このような異物に起因した問題が生じることが防止される。
【００５６】
またＳｉＣ層３０を形成するのにＭＢＥ法が用いられるので、上記空間内にＳｉＣ層３０をより確実に形成することができる。またＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着強度を高くすることができる。
【００５７】
また好ましくは、ＳｉＣ層３０は単結晶構造を有する。これにより、ＳｉＣ層３０の諸物性を、同じく単結晶構造を有するＳｉＣ基板１１および１２の各々の諸物性に近づけることができる。よってこの諸物性の相違に起因した半導体基板８０の反りや割れを、より確実に抑制することができる。
【００５８】
また好ましくは、ＳｉＣ基板１１および１２を加熱する工程は、ＳｉＣ基板１１および１２を７５０℃以上１２００℃以下の温度に加熱することにより行なわれる。これによりＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着強度をより高くし、かつＳｉＣ基板１１および１２の結晶性に対するダメージを抑制することができる。
【００５９】
また好ましくは、第１および第２のガスを導入する工程は、１×１０-2Ｐａ以下の圧力で行われる。これにより、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着強度をより高くすることができる。
【００６０】
また好ましくは、ＳｉＣ基板１１および１２の各々の不純物濃度と、ＳｉＣ層３０の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する半導体基板を得ることができる。
【００６１】
また好ましくは、ＳｉＣ基板１１および１２の各々の不純物濃度よりも、ＳｉＣ層３０の不純物濃度の方が高くされる。これによりＳｉＣ基板１１および１２の各々の抵抗率に比して、ＳｉＣ層３０の抵抗率を小さくすることができる。
【００６２】
また好ましくは、ＳｉＣ層３０を形成する工程は、加熱されたＳｉＣ基板１１および１２上へ、Ｎを含む第３のガスと、Ｐを含む第４のガスとの少なくともいずれかを導入する工程を含む。これによりＳｉＣ層３０に、ＮおよびＰの少なくともいずれかを不純物として含有させることができる。
【００６３】
また好ましくは、ＳｉＣ基板１１および１２を配置する工程は、側面Ｓ１およびＳ２が互いに対向する距離が２００μｍ以下となるように行われる。これにより上記空間をＳｉＣ層３０で、より確実に埋めることができる。
【００６４】
また好ましくは、上記の実施形態において、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
【００６５】
また好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１−１００＞方向とのなす角は５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をより高めることができる。
【００６６】
また好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角は−３°以上５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をさらに高めることができる。
【００６７】
また好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１１−２０＞方向とのなす角は５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
【００６８】
次に上記の半導体基板８０の製造に適した製造条件を検討した結果について、以下に説明する。
【００６９】
第１に、ＳｉＣ基板１１および１２が加熱される温度の検討を行った。その結果、この温度が７００℃の場合は、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着が困難であったが、７５０℃の場合はこの接着を行うことができ、さらに９５０℃、１１５０℃、１２００℃、および１２５０℃の場合はこの接着をより強固に行うことができた。またこの温度が１２５０℃の場合は、ＳｉＣ基板１１および１２の結晶性に対するダメージが大きかったが、１２００℃の場合はこのダメージを抑えることができ、さらに１１５０℃、９５０℃、７５０℃、および７００℃の場合はこのダメージをより抑えることができた。この結果から、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々とをより確実に接着し、かつＳｉＣ基板１１および１２の結晶性に対するダメージを抑制するためには、この温度は７５０℃以上１２００℃以下が好ましいことがわかった。
【００７０】
第２に、原料ガスの導入が行われる圧力の検討を行った。その結果、この圧力が１×１０-1Ｐａの場合は、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々との接着が困難であったが、１×１０-2Ｐａの場合はこの接着を行うことができ、さらに１×１０-3Ｐａおよび１×１０-4Ｐａの場合はこの接着をより強固に行うことができた。この結果から、ＳｉＣ層３０と、ＳｉＣ基板１１および１２の各々とをより確実に接着するためには、この圧力は１×１０-2Ｐａ以下が好ましいことがわかった。
【００７１】
（実施の形態２）
図５を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
【００７２】
基板８０は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、ＳｉＣ層３０およびＳｉＣ基板１１を有する。ドレイン電極１１２は、ＳｉＣ基板１１との間にＳｉＣ層３０を挟むように、ＳｉＣ層３０上に設けられている。バッファ層１２１は、ＳｉＣ層３０との間にＳｉＣ基板１１を挟むように、ＳｉＣ基板１１上に設けられている。
【００７３】
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００７４】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００７５】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００７６】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００７７】
次に半導体装置１００の製造方法について説明する。なお図７〜図１０においてはＳｉＣ基板１１〜１９（図１）のうちＳｉＣ基板１１の近傍における工程のみを示すが、ＳｉＣ基板１２〜ＳｉＣ基板１９の各々の近傍においても、同様の工程が行なわれる。
【００７８】
まず基板準備工程（ステップＳ１１０：図６）にて、半導体基板８０（図１および図２）が準備される。半導体基板８０の導電型はｎ型とされる。
【００７９】
図７を参照して、エピタキシャル層形成工程（ステップＳ１２０：図６）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
【００８０】
まず基板８０の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００８１】
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００８２】
図８を参照して、注入工程（ステップＳ１３０：図６）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００８３】
まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００８４】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００８５】
図９を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図６）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００８６】
その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００８７】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００８８】
図１０を参照して、電極形成工程（ステップＳ１６０：図６）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００８９】
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００９０】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００９１】
再び図５を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、基板８０の裏面上にドレイン電極１１２が形成される。以上により、半導体装置１００が得られる。
【００９２】
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
【００９３】
また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【００９４】
（付記１）
本発明の半導体基板は、以下の製造方法で作製されたものである。
【００９５】
互いに対向する第１の表面および第１の裏面と第１の表面および第１の裏面をつなぐ第１の側面とを有しかつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面と第２の表面および第２の裏面をつなぐ第２の側面とを有しかつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向き、かつ第１および第２の側面が互いに対向するように、第１および第２の炭化珪素基板が配置される。この配置する工程の後に、第１および第２の裏面を互いにつなぎ、かつ第１および第２の側面が互いに対向する空間を埋めるように、第１および第２の炭化珪素基板上に炭化珪素層が分子線エピタキシ法によって形成される。
【００９６】
（付記２）
本発明の半導体装置は、以下の製造方法で作製された半導体基板を用いて作製されたものである。
【００９７】
互いに対向する第１の表面および第１の裏面と第１の表面および第１の裏面をつなぐ第１の側面とを有しかつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面と第２の表面および第２の裏面をつなぐ第２の側面とを有しかつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向き、かつ第１および第２の側面が互いに対向するように、第１および第２の炭化珪素基板が配置される。この配置する工程の後に、第１および第２の裏面を互いにつなぎ、かつ第１および第２の側面が互いに対向する空間を埋めるように、第１および第２の炭化珪素基板上に炭化珪素層が分子線エピタキシ法によって形成される。
【００９８】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９９】
本発明の半導体基板の製造方法は、単結晶構造を有する炭化珪素からなる部分を含む半導体基板の製造方法に、特に有利に適用され得る。
【符号の説明】
【０１００】
１１ ＳｉＣ基板(第１の炭化珪素基板）、１２ ＳｉＣ基板（第２の炭化珪素基板）、１３〜１９ ＳｉＣ基板、３０ ＳｉＣ層（炭化珪素層）、８０ 半導体基板、８１ 加熱体、１００ 半導体装置。
【特許請求の範囲】
【請求項１】
互いに対向する第１の表面および第１の裏面と前記第１の表面および前記第１の裏面をつなぐ第１の側面とを有しかつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面と前記第２の表面および前記第２の裏面をつなぐ第２の側面とを有しかつ単結晶構造を有する第２の炭化珪素基板とを準備する工程と、
前記第１および第２の裏面の各々が一の方向を向き、かつ前記第１および第２の側面が互いに対向するように、前記第１および第２の炭化珪素基板を配置する工程と、
前記配置する工程の後に、前記第１および第２の裏面を互いにつなぎ、かつ前記第１および第２の側面が互いに対向する空間を埋めるように、前記第１および第２の炭化珪素基板上に炭化珪素層を分子線エピタキシ法によって形成する工程とを備えた、半導体基板の製造方法。
【請求項２】
前記炭化珪素層は単結晶構造を有する、請求項１に記載の半導体基板の製造方法。
【請求項３】
前記炭化珪素層を形成する工程は、前記第１および第２の炭化珪素基板を加熱する工程と、加熱された前記第１および第２の炭化珪素基板上へ、Ｓｉを含む第１のガスと、Ｃを含む第２のガスとを導入する工程とを含む、請求項１または２に記載の半導体基板の製造方法。
【請求項４】
前記第１のガスは、シラン、ジシラン、ジクロロシラン、およびトリクロロシランの少なくともいずれかを含む、請求項３に記載の半導体基板の製造方法。
【請求項５】
前記第２のガスは、メタン、プロパン、およびアセチレンの少なくともいずれかを含む、請求項３または４に記載の半導体基板の製造方法。
【請求項６】
前記第１および第２の炭化珪素基板を加熱する工程は、前記第１および第２の炭化珪素基板を７５０℃以上１２００℃以下の温度に加熱することにより行なわれる、請求項３〜５のいずれかに記載の半導体基板の製造方法。
【請求項７】
前記導入する工程は、１×１０-2Ｐａ以下の圧力で行われる、請求項３〜６のいずれかに記載の半導体基板の製造方法。
【請求項８】
前記第１および第２の炭化珪素基板の各々の不純物濃度と、前記炭化珪素層の不純物濃度とは互いに異なる、請求項１〜７のいずれかに記載の半導体基板の製造方法。
【請求項９】
前記第１および第２の炭化珪素基板の各々の不純物濃度よりも、前記成長層の不純物濃度の方が高い、請求項１〜７のいずれかに記載の半導体基板の製造方法。
【請求項１０】
前記炭化珪素層を形成する工程は、加熱された前記第１および第２の炭化珪素基板上へ、窒素を含む第３のガスと、ホスフィンを含む第４のガスとの少なくともいずれかを導入する工程を含む、請求項１〜９のいずれかに記載の半導体基板の製造方法。
【請求項１１】
前記第１および第２の炭化珪素基板を配置する工程は、前記第１および第２の側面が互いに対向する距離が２００μｍ以下となるように行われる、請求項１〜１０のいずれかに記載の半導体基板の製造方法。
【請求項１２】
前記第１の炭化珪素基板の{０００１}面に対する前記第１の表面のオフ角は５０°以上６５°以下であり、かつ前記第２の炭化珪素基板の{０００１}面に対する前記第２の表面のオフ角は５０°以上６５°以下である、請求項１〜１１のいずれかに記載の半導体基板の製造方法。
【請求項１３】
前記第１の表面のオフ方位と前記第１の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下であり、かつ前記第２の表面のオフ方位と前記第２の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である、請求項１２に記載の半導体基板の製造方法。
【請求項１４】
前記第１の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する前記第１の表面のオフ角は−３°以上５°以下であり、前記第２の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する前記第２の表面のオフ角は−３°以上５°以下である、請求項１３に記載の半導体基板の製造方法。
【請求項１５】
前記第１の表面のオフ方位と前記第１の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下であり、かつ前記第２の表面のオフ方位と前記第２の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である、請求項１２に記載の半導体基板の製造方法。
【請求項１】
互いに対向する第１の表面および第１の裏面と前記第１の表面および前記第１の裏面をつなぐ第１の側面とを有しかつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面と前記第２の表面および前記第２の裏面をつなぐ第２の側面とを有しかつ単結晶構造を有する第２の炭化珪素基板とを準備する工程と、
前記第１および第２の裏面の各々が一の方向を向き、かつ前記第１および第２の側面が互いに対向するように、前記第１および第２の炭化珪素基板を配置する工程と、
前記配置する工程の後に、前記第１および第２の裏面を互いにつなぎ、かつ前記第１および第２の側面が互いに対向する空間を埋めるように、前記第１および第２の炭化珪素基板上に炭化珪素層を分子線エピタキシ法によって形成する工程とを備えた、半導体基板の製造方法。
【請求項２】
前記炭化珪素層は単結晶構造を有する、請求項１に記載の半導体基板の製造方法。
【請求項３】
前記炭化珪素層を形成する工程は、前記第１および第２の炭化珪素基板を加熱する工程と、加熱された前記第１および第２の炭化珪素基板上へ、Ｓｉを含む第１のガスと、Ｃを含む第２のガスとを導入する工程とを含む、請求項１または２に記載の半導体基板の製造方法。
【請求項４】
前記第１のガスは、シラン、ジシラン、ジクロロシラン、およびトリクロロシランの少なくともいずれかを含む、請求項３に記載の半導体基板の製造方法。
【請求項５】
前記第２のガスは、メタン、プロパン、およびアセチレンの少なくともいずれかを含む、請求項３または４に記載の半導体基板の製造方法。
【請求項６】
前記第１および第２の炭化珪素基板を加熱する工程は、前記第１および第２の炭化珪素基板を７５０℃以上１２００℃以下の温度に加熱することにより行なわれる、請求項３〜５のいずれかに記載の半導体基板の製造方法。
【請求項７】
前記導入する工程は、１×１０-2Ｐａ以下の圧力で行われる、請求項３〜６のいずれかに記載の半導体基板の製造方法。
【請求項８】
前記第１および第２の炭化珪素基板の各々の不純物濃度と、前記炭化珪素層の不純物濃度とは互いに異なる、請求項１〜７のいずれかに記載の半導体基板の製造方法。
【請求項９】
前記第１および第２の炭化珪素基板の各々の不純物濃度よりも、前記成長層の不純物濃度の方が高い、請求項１〜７のいずれかに記載の半導体基板の製造方法。
【請求項１０】
前記炭化珪素層を形成する工程は、加熱された前記第１および第２の炭化珪素基板上へ、窒素を含む第３のガスと、ホスフィンを含む第４のガスとの少なくともいずれかを導入する工程を含む、請求項１〜９のいずれかに記載の半導体基板の製造方法。
【請求項１１】
前記第１および第２の炭化珪素基板を配置する工程は、前記第１および第２の側面が互いに対向する距離が２００μｍ以下となるように行われる、請求項１〜１０のいずれかに記載の半導体基板の製造方法。
【請求項１２】
前記第１の炭化珪素基板の{０００１}面に対する前記第１の表面のオフ角は５０°以上６５°以下であり、かつ前記第２の炭化珪素基板の{０００１}面に対する前記第２の表面のオフ角は５０°以上６５°以下である、請求項１〜１１のいずれかに記載の半導体基板の製造方法。
【請求項１３】
前記第１の表面のオフ方位と前記第１の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下であり、かつ前記第２の表面のオフ方位と前記第２の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である、請求項１２に記載の半導体基板の製造方法。
【請求項１４】
前記第１の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する前記第１の表面のオフ角は−３°以上５°以下であり、前記第２の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する前記第２の表面のオフ角は−３°以上５°以下である、請求項１３に記載の半導体基板の製造方法。
【請求項１５】
前記第１の表面のオフ方位と前記第１の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下であり、かつ前記第２の表面のオフ方位と前記第２の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である、請求項１２に記載の半導体基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−７１２０４（Ｐ２０１１−７１２０４Ａ）
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願番号】特願２００９−２１９２３４（Ｐ２００９−２１９２３４）
【出願日】平成２１年９月２４日（２００９．９．２４）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願日】平成２１年９月２４日（２００９．９．２４）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]