半導体装置およびその製造方法
【課題】 所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能な製造方法を提供すること。
【解決手段】 本発明は、半導体基板１０の一部に酸素イオン注入を行うことで第１酸素含有領域２４を形成する工程と、半導体基板１０に熱処理を行い、第１酸素含有領域２４に含まれる酸素を用いて第１酸素含有領域２４を酸化させることで、第１酸素含有領域２４を第１酸化領域２６とする工程と、第１酸化領域２６を除去することで半導体基板１０に凹部１６を形成する工程と、を有する半導体装置の製造方法である。
【解決手段】 本発明は、半導体基板１０の一部に酸素イオン注入を行うことで第１酸素含有領域２４を形成する工程と、半導体基板１０に熱処理を行い、第１酸素含有領域２４に含まれる酸素を用いて第１酸素含有領域２４を酸化させることで、第１酸素含有領域２４を第１酸化領域２６とする工程と、第１酸化領域２６を除去することで半導体基板１０に凹部１６を形成する工程と、を有する半導体装置の製造方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より詳細には、凹部を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体基板に凹部を形成する一般的な方法としてドライエッチング技術を用いた方法（従来例１）がある。図１（ａ）から図１（ｃ）は従来例１に係る凹部の形成方法を示す断面図である。図１（ａ）を参照に、半導体基板１０表面に形成された酸化膜１２上に窒化膜１４を形成する。図１（ｂ）を参照に、所定のパターンに形成したフォトレジストを用い、窒化膜１４および酸化膜１２をエッチングする。図１（ｃ）を参照に、窒化膜１４をマスクとして、半導体基板１０をドライエッチングする。これにより、半導体基板１０に凹部１６が形成される。
【０００３】
また、特許文献１には半導体基板１０に凹部１６を形成する別の方法（従来例２）が開示されている。従来例２によれば、半導体基板１０上に形成した所定のパターンを有する窒化膜１４をマスクとして、半導体基板１０に酸素イオンを注入する。その後、半導体基板１０を酸素ガス雰囲気中で熱酸化し、窒化膜１４で規定される酸化領域を形成する。この時、半導体基板１０に酸素イオンが注入されているため、この酸素イオンが注入された領域は熱酸化により増速酸化される。この酸化領域をウエットエッチングで除去することにより、半導体基板１０に凹部１６を形成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５９−３１０６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来例１に係る凹部１６の形成方法は、凹部１６は半導体基板１０をドライエッチングして形成されるものであり、凹部１６の底面で半導体基板１０の材料が変わらないため、エッチングの終点を示すエンドポイントシステムを利用することができない。このため、凹部１６の深さをエッチング時間のみで制御しなければならない。したがって、エッチング装置のチャンバー内の状態およびエッチング装置の個体差等の理由によりエッチングレートにばらつきが生じ、安定して凹部１６の深さを制御することは困難である。
【０００６】
また、従来例２に係る凹部１６の形成方法は、酸素ガス雰囲気中で半導体基板１０を熱酸化することにより酸化領域１８を形成している。このため、図２に示すような、バーズビーク１９と呼ばれる領域が大きく形成される。バーズビーク１９とは、窒化膜１４でマスクされた半導体基板１０表面にも酸化領域１８が形成されることをいう。このため、幅の狭い凹部１６を形成することは困難である。
【０００７】
本発明は、上記課題に鑑みなされたものであり、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能な製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、半導体基板の一部に酸素イオン注入を行うことで第１酸素含有領域を形成する工程と、前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させることで、前記第１酸素含有領域を第１酸化領域とする工程と、前記第１酸化領域を除去することで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御でき、第１酸素含有領域に含まれる酸素を用いた熱処理で第１酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能となる。
【０００９】
上記構成において、前記第１酸素含有領域を形成する工程は、複数の異なる注入エネルギーにより前記酸素イオン注入を行うことで前記第１酸素含有領域を形成する工程である構成とすることができる。この構成によれば、より深い凹部を形成することができる。
【００１０】
上記構成において、前記凹部を形成する工程は、ウエットエッチングにより前記第１酸化領域を除去することで前記凹部を形成する工程である構成とすることができる。この構成によれば、凹部の底面荒れおよびダメージを抑制することができる。
【００１１】
上記構成において、前記半導体基板はシリコン基板であり、前記第１酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜をマスクとして前記半導体基板の一部に前記酸素イオン注入を行うと同時に、前記ポリシリコン膜に前記酸素イオン注入を行うことで前記ポリシリコン膜に第２酸素含有領域を形成する工程を含み、前記第１酸化領域とする工程は、前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させると同時に、前記第２酸素含有領域に含まれる酸素を用いて前記第２酸素含有領域を酸化させることで、前記第２酸素含有領域を第２酸化領域とする工程を含み、前記凹部を形成する工程は、前記第１酸化領域を除去すると同時に、前記第２酸化領域を除去する工程を含む構成とすることができる。この構成によれば、ポリシリコン膜をマスクとして酸素イオン注入を行うことで、より幅の狭い凹部を形成することができる。また、ポリシリコン膜を除去するための工程を別途設ける必要がないため、製造工程の増加を防止でき、かつ、ポリシリコン膜を容易に除去することができる。
【００１２】
上記構成において、前記凹部を形成する工程の後、前記半導体基板を熱酸化することで前記凹部の表面に酸化膜を形成する工程と、前記酸化膜をウエットエッチングで除去する工程と、を有する構成とすることができる。この構成によれば、酸素イオン注入によりダメージを負った領域のほとんどを除去することができる。
【００１３】
本発明は、半導体基板内の一部に酸素イオン注入を行うことで第１酸素含有領域を形成する工程と、前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させることで、前記第１酸素含有領域を第１酸化領域とする工程と、前記第１酸化領域をストッパー層として前記第１酸化領域上の前記半導体基板をドライエッチングすることで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御することができ、第１酸素含有領域に含まれる酸素を用いた熱処理で第１酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能となる。
【００１４】
上記構成において、前記半導体基板はシリコン基板であり、前記第１酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜および前記ポリシリコン膜上に形成されたフォトレジストをマスクとして前記酸素イオン注入を行うことで前記第１酸素含有領域を形成する工程であり、前記凹部を形成する工程は、前記第１酸化領域上の前記半導体基板をドライエッチングすると同時に、前記ポリシリコン膜をドライエッチングすることで前記ポリシリコン膜を除去する工程を含む構成とすることができる。この構成によれば、ポリシリコン膜を除去するための工程を別途設ける必要がないため、製造工程の増加を防止することができ、かつ、ポリシリコン膜を容易に除去することができる。
【００１５】
上記構成において、前記半導体基板に複数の前記凹部を形成することにより、前記凹部の間に凸部を形成する工程と、前記第１酸化領域をマスクとして、前記凸部の両側面および上面に活性領域を形成する工程と、を有する構成とすることができる。この構成によれば、隣接する凸部間で互いに電気的に分離した活性領域を、凸部の両側面および上面に容易に形成することができる。
【００１６】
上記構成において、前記凸部の一部に両側面から上面にかけて絶縁膜を形成する工程と、前記絶縁膜に接するように前記凸部に交差して延びるゲートを形成する工程と、を有する構成とすることができる。この構成によれば、Ｆｉｎ型構造の半導体装置を得ることができる。
【００１７】
上記構成において、前記絶縁膜はＯＮＯ膜である構成とすることができる。この構成によれば、Ｆｉｎ型ＳＯＮＯＳ構造の半導体装置を得ることができる。
【００１８】
上記構成において、前記熱処理はバーズビークが生じないように行われる構成とすることができる。また、上記構成において、前記熱処理は不活性ガス雰囲気中で行われる構成とすることができる。この構成によれば、バーズビークを抑制することができる。
【００１９】
本発明は、凸部の設けられた半導体基板と、前記凸部の両側面および上面に設けられた活性領域と、隣接する前記凸部間の前記半導体基板表面に設けられ、隣接する前記凸部に設けられた前記活性領域を互いに電気的に分離する分離領域と、を具備することを特徴とする半導体装置である。本発明によれば、凸部の両側面から上面にかけて設けられた活性領域が、隣接する凸部間で分離した半導体装置を得ることができる。
【００２０】
上記構成において、前記凸部の一部に両側面から上面にかけて設けられた絶縁膜と、前記絶縁膜に接するように設けられ、前記凸部に交差して延びるゲートと、を具備する構成とすることができる。この構成によれば、Ｆｉｎ型構造の半導体装置を得ることができる。
【００２１】
上記構成において、前記絶縁膜はＯＮＯ膜である構成とすることができる。この構成によれば、Ｆｉｎ型ＳＯＮＯＳ構造の半導体装置を得ることができる。
【発明の効果】
【００２２】
本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御することができ、第１酸素含有領域に含まれる酸素を用いた熱処理で第１酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することができる。
【図面の簡単な説明】
【００２３】
【図１】図１は従来例１の製造方法を示す断面図である。
【図２】図２は従来例２の課題を説明するための断面図である。
【図３】図３（ａ）から図３（ｄ）は実施例１の製造方法を示す断面図である。
【図４】図４は実施例１の第１酸素含有領域のシミュレーション結果である。
【図５】図５は実施例１と酸素イオン注入条件を変えた場合の第１酸素含有領域のシミュレーション結果である。
【図６】図６（ａ）から図６（ｄ）は実施例１の変形例の製造方法を示す断面図である。
【図７】図７（ａ）から図７（ｃ）は実施例２の製造方法を示す断面図（その１）である。
【図８】図８（ａ）から図８（ｃ）は実施例２の製造方法を示す断面図（その２）である。
【図９】図９（ａ）から図９（ｃ）は実施例２の変形例の製造方法を示す断面図（その１）である。
【図１０】図１０（ａ）から図１０（ｃ）は実施例２の変形例の製造方法を示す断面図（その２）である。
【図１１】図１１（ａ）から図１１（ｃ）は実施例３の製造方法を示す断面図（その１）である。
【図１２】図１２（ａ）から図１２（ｃ）は実施例３の製造方法を示す断面図（その２）である。
【図１３】図１３（ａ）から図１３（ｃ）は実施例３の変形例の製造方法を示す断面図（その１）である。
【図１４】図１４（ａ）から図１４（ｃ）は実施例３の変形例の製造方法を示す断面図（その２）である。
【図１５】図１５（ａ）は実施例４の斜視図、図１５（ｂ）は図１５（ａ）のＡ−Ａ間の断面図、図１５（ｃ）は図１５（ａ）のＢ−Ｂ間の断面図である。
【図１６】図１６（ａ）から図１６（ｃ）は図１５（ｂ）に相当する箇所の、図１６（ｄ）から図１６（ｆ）は図１５（ｃ）に相当する箇所の実施例４の製造方法を示す断面図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照に本発明の実施例を説明する。
【実施例１】
【００２５】
図３（ａ）から図３（ｄ）は実施例１に係る凹部１６の製造方法を示す断面図である。図３（ａ）を参照に、シリコン基板である半導体基板１０表面に形成された酸化膜１２上に、開口部２０を有する所定のパターンをしたフォトレジスト２２を形成する。図３（ｂ）を参照に、フォトレジスト２２をマスクとして、半導体基板１０の一部に酸素イオンをドーズ量３．０×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー２００ＫｅＶ、ドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー１２０ＫｅＶ並びにドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー４０ＫｅＶの条件で注入する。これにより、半導体基板１０に第１酸素含有領域２４が形成される。図３（ｃ）を参照に、フォトレジスト２２を除去した後、半導体基板１０をＡｒ（アルゴン）ガス雰囲気中で１２００℃、１時間で熱処理する。このため、第１酸素含有領域２４に含まれる酸素により、第１酸素含有領域２４は第１酸化領域２６となる。図３（ｄ）を参照に、フッ酸を用いてウエットエッチングを行い半導体基板１０表面の酸化膜１２および第１酸化領域２６を除去する。これにより、半導体基板１０に凹部１６が形成される。
【００２６】
図４は実施例１における第１酸素含有領域２４の１．０×１０２１ａｔｏｍｓ／ｃｍ２の酸素濃度ラインをモンテカルロシミュレーションで計算した結果を示している。つまり、酸素濃度ラインの内部は１．０×１０２１ａｔｏｍｓ／ｃｍ２より濃い酸素濃度を有している。なお、１．０×１０２１ａｔｏｍｓ／ｃｍ２の酸素濃度ラインで区切った理由は、これより濃い酸素濃度でないと熱処理後に第１酸化領域２６とならないためである。図４を参照に、グラフの縦軸は第１酸素含有領域２４の深さ、横軸は第１酸素含有領域２４の幅を表している。図４より、第１酸素含有領域２４はＵ型の形状をしていて、深さが約０．６μｍであることが分かる。これより、実施例１に係る凹部１６の製造方法によれば、半導体基板１０に深さが約０．６μｍの凹部１６を形成することができる。
【００２７】
また、図５に半導体基板１０に酸素イオンをドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー３０ＫｅＶの条件で注入した場合における第１酸素含有領域２４の１．０×１０２１ａｔｏｍｓ／ｃｍ２の酸素濃度ラインをモンテカルロシミュレーションで計算した結果を示す。図５を参照に、グラフの縦軸は第１酸素含有領域２４の深さ、横軸は第１酸素含有領域２４の幅を表している。図５より、第１酸素含有領域２４はＵ型の形状をしていて、深さが約０．１７μｍであることが分かる。
【００２８】
実施例１によれば、半導体基板１０の一部に酸素イオン注入を行うことで第１酸素含有領域２４を形成し、その後、半導体基板１０に熱処理を行い、第１酸素含有領域２４に含まれる酸素を用いて第１酸素含有領域２４を酸化させることで、第１酸素含有領域２４を第１酸化領域２６としている。そして、第１酸化領域２６をウエットエッチングで除去することにより、半導体基板１０に凹部１６を形成している。このため、凹部１６の深さは第１酸化領域２６、つまり第１酸素含有領域２４の深さで決定される。図４および図５に示すように、第１酸素含有領域２４の深さは酸素イオンの注入の深さで決定される。したがって、凹部１６の深さは酸素イオンの注入の深さ、つまり酸素イオン注入の注入エネルギーで制御することができる。凹部１６の深さを酸素イオン注入の注入エネルギーで制御することは、エッチングで凹部１６を形成する場合にエッチング時間のみで凹部１６の深さを制御する場合に比べ容易である。したがって、従来例１のように凹部１６の深さをエッチング時間のみで制御する場合に比べ、実施例１は安定して凹部１６の深さを制御することが可能となる。
【００２９】
また、実施例１によれば、図３（ｃ）に示すように、半導体基板１０をＡｒガス雰囲気中で１２００℃、１時間で熱処理を行い、第１酸素含有領域２４に含まれる酸素を用いて第１酸素含有領域２４を酸化させることで、第１酸素含有領域２４を第１酸化領域２６としている。このため、従来例２のように、酸素ガス雰囲気中で半導体基板１０に熱酸化を行うことで、窒化膜１４でマスクされた半導体基板１０表面も酸化が進みながら酸化領域１８が形成される場合に比べて、バーズビークを抑制することができる。よって、実施例１は従来例２より狭い幅の凹部１６を形成することが可能となる。また、実施例１において、Ａｒガス雰囲気中で熱処理を行っているが、これに限られるわけではない。第１酸素含有領域２４以外の半導体基板１０表面は酸化がほとんど進まずに、第１酸素含有領域２４を第１酸化領域２６とすることができればよい。つまり、バーズビークが生じないように熱処理を行うことが好ましい。バーズビークが生じなければ酸素ガス雰囲気中や非酸素含有ガス雰囲気中等で熱処理を行ってもよい。言い換えると、バーズビークが生じないように、酸素をほとんど含まない雰囲気中で熱処理を行ってもよい。特に、バーズビークが生じない希ガスやＮ２ガス等の不活性ガス雰囲気中で熱処理を行うことが好ましい。さらに、実施例１において、１２００℃で熱処理を行っているが、この温度に限られるわけではない。特に、第１酸素含有領域２４を第１酸化領域２６とするために、１１５０℃以上で熱処理を行うことが好ましい。
【００３０】
さらに、実施例１によれば、図３（ｄ）に示すように、フッ酸を用いたウエットエッチングで第１酸化領域２６を除去することにより、凹部１６を形成している。このため、従来例１のように、ドライエッチングで凹部１６を形成する場合に比べて、凹部１６の底面荒れおよびダメージを抑制することができる。
【００３１】
実施例１において、図３（ｂ）に示すように、半導体基板１０に酸素イオンをドーズ量３．０×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー２００ＫｅＶ、ドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー１２０ＫｅＶ並びにドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー４０ＫｅＶの条件で注入することで第１酸素含有領域２４を形成する場合を示したが、これに限られるわけではない。一定の注入エネルギーで酸素イオン注入を行う場合でも凹部１６の深さを安定して制御することができるが、特に、深い凹部１６を形成する場合は、複数の異なる注入エネルギーで酸素イオン注入を行うことが好ましい。
【００３２】
図６（ａ）から図６（ｄ）は実施例１の変形例に係る凹部１６の製造方法を示す断面図である。図６（ａ）から図６（ｄ）を参照に、フォトレジスト２２のパターンが実施例１と異なり、複数の開口部２０が設けられている。このため、第１酸素含有領域２４および第１酸化領域２６は複数形成され、凹部１６も複数形成されている。その他については、実施例１と同じであり、図３（ａ）から図３（ｄ）に示しているので説明を省略する。
【００３３】
実施例１の変形例によれば、図６（ｄ）に示すように、半導体基板１０に複数の凹部１６を形成することで、凹部１６の間に凸部２８を形成することができる。
【実施例２】
【００３４】
図７（ａ）から図８（ｃ）は実施例２に係る凹部１６の製造方法を示す断面図である。図７（ａ）を参照に、シリコン基板である半導体基板１０表面に形成された酸化膜１２上に、開口部２０を有する所定のパターンをしたポリシリコン膜３０を形成する。図７（ｂ）を参照に、ポリシリコン膜３０をマスクとして、半導体基板１０に酸素イオン注入を行う。これにより、半導体基板１０に第１酸素含有領域２４が形成される。この時、ポリシリコン膜３０にも酸素イオンが注入され、ポリシリコン膜３０に第２酸素含有領域３２が形成される。ここで、ポリシリコン膜３０を通過して半導体基板１０に酸素イオンが注入されないよう、予めポリシリコン膜３０の膜厚をある程度厚くするため、ポリシリコン膜３０と半導体基板１０とが接する部分は、酸素イオンが注入されずにポリシリコン膜３０のまま残存する。図７（ｃ）を参照に、半導体基板１０を熱処理する。これにより、第１酸素含有領域２４は第１酸化領域２６に、第２酸素含有領域３２は第２酸化領域３４となる。
【００３５】
図８（ａ）を参照に、フッ酸を用いたウエットエッチングで第１酸化領域２６および第２酸化領域３４を除去する。これにより、半導体基板１０に凹部１６が形成される。また、ポリシリコン膜３０と半導体基板１０とが接する部分のポリシリコン膜３０は、フッ酸ではエッチングされないため、除去されずにそのまま残存する。図８（ｂ）を参照に、酸素ガス雰囲気中で半導体基板１０を熱酸化する。これにより、半導体基板１０表面に、酸化されたポリシリコン膜３０を含む酸化膜１２が形成される。図８（ｃ）を参照に、再度、フッ酸を用いたウエットエッチングを行い、酸化膜１２を除去する。
【００３６】
実施例２によれば、図７（ｂ）に示すように、ポリシリコン膜３０をマスクとして酸素イオン注入を行い第１酸素含有領域２４を形成している。ポリシリコン膜３０はフォトレジスト２２に比べて高密度なため、より薄い膜厚でマスクとしての機能を発揮することができる。このため、フォトレジスト２２をマスクとして用いる実施例１に比べて、ポリシリコン膜３０をマスクとして用いる実施例２は、開口部２０の幅を狭くすることができる。したがって、実施例２は実施例１に比べて、より幅の狭い第１酸素含有領域２４を形成することができる。つまり、より幅の狭い凹部１６を形成することができる。
【００３７】
また、実施例２によれば、図７（ｂ）に示すように、シリコン基板である半導体基板１０上に形成されたポリシリコン膜３０をマスクとして半導体基板１０の一部に酸素イオン注入を行っている。このため、ポリシリコン膜３０にも酸素イオンが注入され、第１酸素含有領域２４が形成されると同時にポリシリコン膜３０に第２酸素含有領域３２が形成される。また、図７（ｃ）に示すように、第１酸素含有領域２４および第２酸素含有領域３２は、熱処理により同時に第１酸化領域２６および第２酸化領域３４となる。さらに、図８（ａ）に示すように、第１酸化領域２６と第２酸化領域３４とは、ウエットエッチングで同時に除去される。このため、ポリシリコン膜３０を除去するための工程を別途行う必要はなく製造工程の増加を防止でき、かつ、ポリシリコン膜３０を容易に除去することが可能である。
【００３８】
さらに、図７（ｂ）に示すように、第１酸素含有領域２４を形成するために半導体基板１０に酸素イオン注入を行っている。このため、半導体基板１０にはダメージを負った領域が生じる。この領域の大部分は、半導体基板１０を熱処理することで第１酸化領域２６になるため、図８（ａ）に示すウエットエッチングで除去することができる。しかしながら、酸素濃度が低いため熱処理で第１酸化領域２６になれなかった領域は残存し、この領域もダメージを負っている。実施例２によれば、図８（ｂ）に示すように、凹部１６を形成した後に、酸素ガス雰囲気中で半導体基板１０を熱酸化して半導体基板１０表面、つまり凹部１６の表面に酸化膜１２を形成する。その後、図８（ｃ）に示すように、ウエットエッチングで酸化膜１２を除去する。このため、凹部１６の周辺に残存していた、酸素イオン注入によりダメージを負った領域を全て除去することができる。
【００３９】
実施例２において、図７（ｂ）に示すように、ポリシリコン膜３０に酸素イオンが注入されても、ポリシリコン膜３０と半導体基板１０とが接する部分はポリシリコン膜３０がそのまま残存する場合を示したが、これに限られるわけではない。予めポリシリコン膜３０の膜厚を調整して、ポリシリコン膜３０の全てに酸素イオンが注入され、かつ、ポリシリコン膜３０を通過して半導体基板１０に酸素イオンが注入されないようにした場合でもよい。この場合は、図７（ｃ）に示す熱処理によりポリシリコン膜３０は全て第２酸化領域３４となるため、図８（ａ）に示すウエットエッチングにより、第２酸化領域３４、つまりポリシリコン膜３０を全て除去することができる。
【００４０】
図９（ａ）から図１０（ｃ）は実施例２の変形例に係る凹部１６の製造方法を示す断面図である。図９（ａ）から図１０（ｃ）を参照に、ポリシリコン膜３０のパターンが実施例２と異なり、複数の開口部２０が設けられている。このため、第１酸素含有領域２４および第１酸化領域２６は複数形成され、凹部１６も複数形成されている。その他については、実施例２と同じであり、図７（ａ）から図８（ｃ）に示しているので説明を省略する。
【００４１】
実施例２の変形例によれば、図１０（ｃ）に示すように、半導体基板１０に複数の凹部１６を形成することで、凹部１６の間に凸部２８を形成することができる。
【実施例３】
【００４２】
図１１（ａ）から図１２（ｃ）は実施例３に係る凹部１６の製造方法を示す断面図である。図１１（ａ）を参照に、シリコン基板である半導体基板１０表面に形成された酸化膜１２上にポリシリコン膜３０を形成する。ポリシリコン膜３０上に所定のパターンをしたフォトレジスト２２を形成する。フォトレジスト２２をマスクとして、ポリシリコン膜３０をＲＩＥ（反応性イオンエッチング）法でドライエッチングする。これにより、ポリシリコン膜３０およびフォトレジスト２２に開口部２０が形成される。図１１（ｂ）を参照に、ポリシリコン膜３０およびフォトレジスト２２をマスクとして、半導体基板１０に酸素イオンを注入エネルギー１８０ＫｅＶの一定エネルギーで注入する。これにより、半導体基板１０内に第１酸素含有領域２４が形成される。図１１（ｃ）を参照に、フォトレジスト２２を除去した後、半導体基板１０を熱処理する。これにより、第１酸素含有領域２４は第１酸化領域２６となる。
【００４３】
図１２（ａ）を参照に、ポリシリコン膜３０をマスクとして、半導体基板１０表面の酸化膜１２をＲＩＥ法でドライエッチングする。図１２（ｂ）を参照に、ポリシリコン膜３０および酸化膜１２をマスクとして、第１酸化領域２６上の半導体基板１０をＲＩＥ法でドライエッチングする。これにより、半導体基板１０に凹部１６が形成される。図１２（ｃ）を参照に、酸化膜１２および第１酸化領域２６をフッ酸を用いたウエットエッチングで除去する。
【００４４】
実施例３によれば、図１２（ｂ）に示すように、半導体基板１０内に形成した第１酸化領域２６をストッパー層として用い、第１酸化領域２６上の半導体基板１０をドライエッチングすることで凹部１６を形成する。このように、第１酸化領域２６をストッパー層として用いることができるのは、第１酸化領域２６のエッチングレートが半導体基板１０のエッチングレートに比べ非常に遅いため、あたかもエッチングが第１酸化領域２６でストップしたかのようになるためである。このため、凹部１６の深さは第１酸化領域２６が形成される場所で決定される。第１酸化領域２６が形成される場所は、酸素イオン注入の注入エネルギーで制御することができる。つまり、凹部１６の深さは酸素イオン注入の注入エネルギーで制御することができる。したがって、従来例１のように、凹部１６の深さをエッチング時間のみで制御する場合に比べ、実施例３は凹部１６の深さを安定して制御することが可能となる。
【００４５】
また、実施例３によれば、図１２（ｂ）に示すように、シリコン基板である半導体基板１０のドライエッチングと同時に、ポリシリコン膜３０もドライエッチングが進む。このため、別途ポリシリコン膜３０を除去するための工程を設ける必要がなく製造工程の増加を抑えることができ、かつ、ポリシリコン膜３０を容易に除去することができる。また、ポリシリコン膜３０の下には酸化膜１２があるため、この酸化膜１２がストッパー層として機能する。よって、ポリシリコン膜３０の下方の半導体基板１０がエッチングされる心配はほとんどない。
【００４６】
さらに、実施例３によれば、図１１（ｂ）に示すように、ポリシリコン膜３０およびポリシリコン膜３０上に形成されたフォトレジスト２２をマスクとして酸素イオン注入を行っている。このため、ポリシリコン膜３０に酸素イオンは注入されない。よって、図１１（ｃ）に示すように、半導体基板１０を熱処理した場合でも、ポリシリコン膜３０はそのままポリシリコン膜３０として残存する。したがって、第１酸化領域２６上の半導体基板１０のドライエッチングと同時にポリシリコン膜３０もドライエッチングが進み、ポリシリコン膜３０を除去することができる。
【００４７】
さらに、実施例３によれば、図１１（ｂ）に示すように、ポリシリコン膜３０およびポリシリコン膜３０上に形成されたフォトレジスト２２をマスクとして半導体基板１０に酸素イオン注入を行い、半導体基板１０内に第１酸素含有領域２４を形成している。そして、図１２（ｂ）に示すように、ポリシリコン膜３０をマスクとして第１酸化領域２６上の半導体基板１０をエッチングしている。つまり、半導体基板１０内への酸素イオン注入も半導体基板１０のエッチングもポリシリコン膜３０をマスクとして行なわれる。したがって、半導体基板１０のエッチングは第１酸化領域２６（つまり、第１酸素含有領域２４）に自己整合的に行われる。つまり、凹部１６は第１酸化領域２６に自己整合的に形成することができる。
【００４８】
実施例３において、半導体基板１０内への酸素イオン注入および半導体基板１０のエッチングに、ポリシリコン膜３０をマスクとして用いる場合を示したがこれに限られない。半導体基板１０に凹部１６を形成した後に、凹部１６に影響を与えることなく除去できる材料であればその他の材料でもよい。しかしながら、半導体基板１０のエッチングと同時にエッチングが進み除去されるポリシリコン膜３０の場合が好ましい。
【００４９】
実施例３において、図１１（ｂ）に示すように、注入エネルギー１８０ＫｅＶの条件で酸素イオン注入を行う場合を示したが、これに限られるわけではない。他の一定の注入エネルギーもしくは複数の異なる注入エネルギーで酸素イオン注入を行ってもよい。特に、複数の異なるエネルギーで酸素イオン注入を行う場合は、第１酸化領域２６の厚さを厚くすることができる。
【００５０】
図１３（ａ）から図１４（ｃ）は実施例３の変形例に係る凹部１６の製造方法を示す断面図である。図１３（ａ）から図１４（ｃ）を参照に、ポリシリコン膜３０およびポリシリコン膜３０上のフォトレジスト２２のパターンが実施例３と異なり、複数の開口部２０が設けられている。このため、第１酸素含有領域２４および第１酸化領域２６は複数形成され、凹部１６も複数形成されている。その他については、実施例３と同じであり、図１１（ａ）から図１２（ｃ）に示しているので説明を省略する。
【００５１】
実施例３の変形例によれば、図１４（ｃ）に示すように、半導体基板１０に複数の凹部１６を形成することで、凹部１６の間に凸部２８を形成することができる。
【実施例４】
【００５２】
図１５（ａ）は実施例４に係るＦｉｎ型ＳＯＮＯＳ構造のフラッシュメモリの斜視図であり、図１５（ｂ）は図１５（ａ）のＡ−Ａ間の断面図であり、図１５（ｃ）は図１５（ａ）のＢ−Ｂ間の断面図である。なお、図１５（ａ）において、絶縁膜３８は図示を省略している。図１５（ａ）から図１５（ｃ）を参照に、Ｐ型シリコン基板（もしくはＰ型領域を有するシリコン基板）である半導体基板１０に凸部２８が設けられている。凸部２８の一部に両側面から上面にかけて、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜からなるＯＮＯ膜である絶縁膜３８が設けられている。絶縁膜３８に接するように例えばポリシリコン膜であるゲート４０が凸部２８に交差して延びて設けられている。凸部２８の両側面および上面にゲート４０で規定されたＮ型拡散領域の活性領域であるソース４２およびドレイン４４が設けられている。隣接する凸部２８間の半導体基板１０表面に分離領域である第１酸化領域２６が設けられている。
【００５３】
図１６（ａ）から図１６（ｆ）を用いて実施例４に係るＦｉｎ型ＳＯＮＯＳ構造のフラッシュメモリの製造方法について説明する。図１６（ａ）から図１６（ｃ）は図１５（ａ）のＡ−Ａ間に相当する箇所の断面図であり、図１６（ｄ）から図１６（ｆ）は図１５（ａ）のＢ−Ｂ間に相当する箇所の断面図である。半導体基板１０にＰ型シリコン基板（もしくはＰ型領域を有するシリコン基板）を用いる点以外は、半導体基板１０をドライエッチングして複数の凹部１６を形成する工程、つまり凹部１６の間に凸部２８を形成する工程まで、実施例３の変形例と同じであり、図１３（ａ）から図１４（ｂ）に示しているので説明を省略する。
【００５４】
図１６（ａ）および図１６（ｄ）を参照に、所定のパターンに形成したフォトレジストをマスクとして、ＲＩＥ法でドライエッチングすることにより半導体基板１０表面に形成された酸化膜１２のみを除去する。つまり、隣接する凸部２８間の半導体基板１０表面に形成された第１酸化領域２６は残存させる。半導体基板１０表面に例えば酸化シリコン膜、窒化シリコン膜および酸化シリコン膜からなるＯＮＯ膜である絶縁膜３８を形成する。酸化シリコン膜および窒化シリコン膜は例えばＣＶＤ（化学気相成長）法で形成することができる。所定のパターンに形成したフォトレジストをマスクとして、凸部２８の両側面および上面のゲート４０が形成されるべき箇所を除いて絶縁膜３８を除去する。つまり、凸部２８の一部に両側面から上面にかけて絶縁膜３８が形成される。
【００５５】
図１６（ｂ）および図１６（ｅ）を参照に、絶縁膜３８に接するように、凸部２８に交差して延びる例えばポリシリコン膜からなるゲート４０を形成する。図１６（ｃ）および図１６（ｆ）を参照に、第１酸化領域２６および絶縁膜３８をマスクとして、例えば砒素イオンを注入し、その後熱処理することで、凸部２８の両側面および上面にＮ型拡散層の活性領域であるソース４２およびドレイン４４を形成する。これにより、実施例４に係るＦｉｎ型ＳＯＮＯＳ構造のフラッシュメモリが完成する。
【００５６】
実施例４によれば、図１５（ａ）から図１５（ｃ）に示すように、隣接する凸部２８間の半導体基板１０表面に分離領域である第１酸化領域２６が設けられている。このため、隣接する凸部２８の両側面および上面に設けられた活性領域であるソース４２およびドレイン４４は互いに電気的に分離している。よって、凸部２８の両側面および上面に設けられた活性領域であるソース４２およびドレイン４４が、隣接する凸部２８間で分離したＦｉｎ型ＳＯＮＯＳ構造のフラッシュメモリを得ることができる。
【００５７】
また、実施例４によれば、図１６（ｃ）および図１６（ｆ）に示すように、隣接する凸部２８間の半導体基板１０表面に設けられた第１酸化領域２６をマスクとして砒素イオンを注入することで、凸部２８の両側面および上面に活性領域であるソース４２およびドレイン４４を形成している。このため、第１酸化領域２６の下の半導体基板１０には砒素イオンが注入されず、Ｎ型拡散領域の活性領域は形成されない。よって、隣接する凸部２８間で電気的に分離した活性領域であるソース４２およびドレイン４４を、凸部２８の両側面および上面に容易に形成することができる。
【００５８】
また、第１酸化領域２６は実施例３の図１３（ｂ）および図１３（ｃ）で示したように、半導体基板１０に酸素イオン注入を行い、熱処理することで容易に形成することができる。また、図１４（ｂ）に示すように、第１酸化領域２６をストッパー層として第１酸化領域２６上の半導体基板１０をドライエッチングすることで、隣接する凸部２８間の半導体基板１０表面に第１酸化領域２６を容易に形成することができる。したがって、実施例４によれば、隣接する凸部２８間で電気的に分離した活性領域であるソース４２およびドレイン４４を、凸部２８の両側面および上面に容易に形成することが可能となる。
【００５９】
実施例４において、絶縁膜３８はＯＮＯ膜である場合を示したが、これに限られるわけではない。例えば、絶縁膜３８が酸化シリコン膜である場合でも実施例４と同様の効果を得ることができる。なお、絶縁膜３８が酸化シリコン膜の場合は、Ｆｉｎ型ＭＯＳＦＥＴ構造となる。
【００６０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６１】
１０ 半導体基板
１２ 酸化膜
１４ 窒化膜
１６ 凹部
１８ 酸化領域
２０ 開口部
２２ フォトレジスト
２４ 第１酸素含有領域
２６ 第１酸化領域
２８ 凸部
３０ ポリシリコン膜
３２ 第２酸素含有領域
３４ 第２酸化領域
３８ 絶縁膜
４０ ゲート
４２ ソース
４４ ドレイン
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より詳細には、凹部を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体基板に凹部を形成する一般的な方法としてドライエッチング技術を用いた方法（従来例１）がある。図１（ａ）から図１（ｃ）は従来例１に係る凹部の形成方法を示す断面図である。図１（ａ）を参照に、半導体基板１０表面に形成された酸化膜１２上に窒化膜１４を形成する。図１（ｂ）を参照に、所定のパターンに形成したフォトレジストを用い、窒化膜１４および酸化膜１２をエッチングする。図１（ｃ）を参照に、窒化膜１４をマスクとして、半導体基板１０をドライエッチングする。これにより、半導体基板１０に凹部１６が形成される。
【０００３】
また、特許文献１には半導体基板１０に凹部１６を形成する別の方法（従来例２）が開示されている。従来例２によれば、半導体基板１０上に形成した所定のパターンを有する窒化膜１４をマスクとして、半導体基板１０に酸素イオンを注入する。その後、半導体基板１０を酸素ガス雰囲気中で熱酸化し、窒化膜１４で規定される酸化領域を形成する。この時、半導体基板１０に酸素イオンが注入されているため、この酸素イオンが注入された領域は熱酸化により増速酸化される。この酸化領域をウエットエッチングで除去することにより、半導体基板１０に凹部１６を形成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５９−３１０６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来例１に係る凹部１６の形成方法は、凹部１６は半導体基板１０をドライエッチングして形成されるものであり、凹部１６の底面で半導体基板１０の材料が変わらないため、エッチングの終点を示すエンドポイントシステムを利用することができない。このため、凹部１６の深さをエッチング時間のみで制御しなければならない。したがって、エッチング装置のチャンバー内の状態およびエッチング装置の個体差等の理由によりエッチングレートにばらつきが生じ、安定して凹部１６の深さを制御することは困難である。
【０００６】
また、従来例２に係る凹部１６の形成方法は、酸素ガス雰囲気中で半導体基板１０を熱酸化することにより酸化領域１８を形成している。このため、図２に示すような、バーズビーク１９と呼ばれる領域が大きく形成される。バーズビーク１９とは、窒化膜１４でマスクされた半導体基板１０表面にも酸化領域１８が形成されることをいう。このため、幅の狭い凹部１６を形成することは困難である。
【０００７】
本発明は、上記課題に鑑みなされたものであり、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能な製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、半導体基板の一部に酸素イオン注入を行うことで第１酸素含有領域を形成する工程と、前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させることで、前記第１酸素含有領域を第１酸化領域とする工程と、前記第１酸化領域を除去することで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御でき、第１酸素含有領域に含まれる酸素を用いた熱処理で第１酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能となる。
【０００９】
上記構成において、前記第１酸素含有領域を形成する工程は、複数の異なる注入エネルギーにより前記酸素イオン注入を行うことで前記第１酸素含有領域を形成する工程である構成とすることができる。この構成によれば、より深い凹部を形成することができる。
【００１０】
上記構成において、前記凹部を形成する工程は、ウエットエッチングにより前記第１酸化領域を除去することで前記凹部を形成する工程である構成とすることができる。この構成によれば、凹部の底面荒れおよびダメージを抑制することができる。
【００１１】
上記構成において、前記半導体基板はシリコン基板であり、前記第１酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜をマスクとして前記半導体基板の一部に前記酸素イオン注入を行うと同時に、前記ポリシリコン膜に前記酸素イオン注入を行うことで前記ポリシリコン膜に第２酸素含有領域を形成する工程を含み、前記第１酸化領域とする工程は、前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させると同時に、前記第２酸素含有領域に含まれる酸素を用いて前記第２酸素含有領域を酸化させることで、前記第２酸素含有領域を第２酸化領域とする工程を含み、前記凹部を形成する工程は、前記第１酸化領域を除去すると同時に、前記第２酸化領域を除去する工程を含む構成とすることができる。この構成によれば、ポリシリコン膜をマスクとして酸素イオン注入を行うことで、より幅の狭い凹部を形成することができる。また、ポリシリコン膜を除去するための工程を別途設ける必要がないため、製造工程の増加を防止でき、かつ、ポリシリコン膜を容易に除去することができる。
【００１２】
上記構成において、前記凹部を形成する工程の後、前記半導体基板を熱酸化することで前記凹部の表面に酸化膜を形成する工程と、前記酸化膜をウエットエッチングで除去する工程と、を有する構成とすることができる。この構成によれば、酸素イオン注入によりダメージを負った領域のほとんどを除去することができる。
【００１３】
本発明は、半導体基板内の一部に酸素イオン注入を行うことで第１酸素含有領域を形成する工程と、前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させることで、前記第１酸素含有領域を第１酸化領域とする工程と、前記第１酸化領域をストッパー層として前記第１酸化領域上の前記半導体基板をドライエッチングすることで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御することができ、第１酸素含有領域に含まれる酸素を用いた熱処理で第１酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することが可能となる。
【００１４】
上記構成において、前記半導体基板はシリコン基板であり、前記第１酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜および前記ポリシリコン膜上に形成されたフォトレジストをマスクとして前記酸素イオン注入を行うことで前記第１酸素含有領域を形成する工程であり、前記凹部を形成する工程は、前記第１酸化領域上の前記半導体基板をドライエッチングすると同時に、前記ポリシリコン膜をドライエッチングすることで前記ポリシリコン膜を除去する工程を含む構成とすることができる。この構成によれば、ポリシリコン膜を除去するための工程を別途設ける必要がないため、製造工程の増加を防止することができ、かつ、ポリシリコン膜を容易に除去することができる。
【００１５】
上記構成において、前記半導体基板に複数の前記凹部を形成することにより、前記凹部の間に凸部を形成する工程と、前記第１酸化領域をマスクとして、前記凸部の両側面および上面に活性領域を形成する工程と、を有する構成とすることができる。この構成によれば、隣接する凸部間で互いに電気的に分離した活性領域を、凸部の両側面および上面に容易に形成することができる。
【００１６】
上記構成において、前記凸部の一部に両側面から上面にかけて絶縁膜を形成する工程と、前記絶縁膜に接するように前記凸部に交差して延びるゲートを形成する工程と、を有する構成とすることができる。この構成によれば、Ｆｉｎ型構造の半導体装置を得ることができる。
【００１７】
上記構成において、前記絶縁膜はＯＮＯ膜である構成とすることができる。この構成によれば、Ｆｉｎ型ＳＯＮＯＳ構造の半導体装置を得ることができる。
【００１８】
上記構成において、前記熱処理はバーズビークが生じないように行われる構成とすることができる。また、上記構成において、前記熱処理は不活性ガス雰囲気中で行われる構成とすることができる。この構成によれば、バーズビークを抑制することができる。
【００１９】
本発明は、凸部の設けられた半導体基板と、前記凸部の両側面および上面に設けられた活性領域と、隣接する前記凸部間の前記半導体基板表面に設けられ、隣接する前記凸部に設けられた前記活性領域を互いに電気的に分離する分離領域と、を具備することを特徴とする半導体装置である。本発明によれば、凸部の両側面から上面にかけて設けられた活性領域が、隣接する凸部間で分離した半導体装置を得ることができる。
【００２０】
上記構成において、前記凸部の一部に両側面から上面にかけて設けられた絶縁膜と、前記絶縁膜に接するように設けられ、前記凸部に交差して延びるゲートと、を具備する構成とすることができる。この構成によれば、Ｆｉｎ型構造の半導体装置を得ることができる。
【００２１】
上記構成において、前記絶縁膜はＯＮＯ膜である構成とすることができる。この構成によれば、Ｆｉｎ型ＳＯＮＯＳ構造の半導体装置を得ることができる。
【発明の効果】
【００２２】
本発明によれば、酸素イオン注入の注入エネルギーにより凹部の深さを制御することができ、第１酸素含有領域に含まれる酸素を用いた熱処理で第１酸化領域を形成することによりバーズビークを抑制することができる。このため、所望の深さを有し幅の狭い凹部を半導体基板に安定して形成することができる。
【図面の簡単な説明】
【００２３】
【図１】図１は従来例１の製造方法を示す断面図である。
【図２】図２は従来例２の課題を説明するための断面図である。
【図３】図３（ａ）から図３（ｄ）は実施例１の製造方法を示す断面図である。
【図４】図４は実施例１の第１酸素含有領域のシミュレーション結果である。
【図５】図５は実施例１と酸素イオン注入条件を変えた場合の第１酸素含有領域のシミュレーション結果である。
【図６】図６（ａ）から図６（ｄ）は実施例１の変形例の製造方法を示す断面図である。
【図７】図７（ａ）から図７（ｃ）は実施例２の製造方法を示す断面図（その１）である。
【図８】図８（ａ）から図８（ｃ）は実施例２の製造方法を示す断面図（その２）である。
【図９】図９（ａ）から図９（ｃ）は実施例２の変形例の製造方法を示す断面図（その１）である。
【図１０】図１０（ａ）から図１０（ｃ）は実施例２の変形例の製造方法を示す断面図（その２）である。
【図１１】図１１（ａ）から図１１（ｃ）は実施例３の製造方法を示す断面図（その１）である。
【図１２】図１２（ａ）から図１２（ｃ）は実施例３の製造方法を示す断面図（その２）である。
【図１３】図１３（ａ）から図１３（ｃ）は実施例３の変形例の製造方法を示す断面図（その１）である。
【図１４】図１４（ａ）から図１４（ｃ）は実施例３の変形例の製造方法を示す断面図（その２）である。
【図１５】図１５（ａ）は実施例４の斜視図、図１５（ｂ）は図１５（ａ）のＡ−Ａ間の断面図、図１５（ｃ）は図１５（ａ）のＢ−Ｂ間の断面図である。
【図１６】図１６（ａ）から図１６（ｃ）は図１５（ｂ）に相当する箇所の、図１６（ｄ）から図１６（ｆ）は図１５（ｃ）に相当する箇所の実施例４の製造方法を示す断面図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照に本発明の実施例を説明する。
【実施例１】
【００２５】
図３（ａ）から図３（ｄ）は実施例１に係る凹部１６の製造方法を示す断面図である。図３（ａ）を参照に、シリコン基板である半導体基板１０表面に形成された酸化膜１２上に、開口部２０を有する所定のパターンをしたフォトレジスト２２を形成する。図３（ｂ）を参照に、フォトレジスト２２をマスクとして、半導体基板１０の一部に酸素イオンをドーズ量３．０×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー２００ＫｅＶ、ドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー１２０ＫｅＶ並びにドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー４０ＫｅＶの条件で注入する。これにより、半導体基板１０に第１酸素含有領域２４が形成される。図３（ｃ）を参照に、フォトレジスト２２を除去した後、半導体基板１０をＡｒ（アルゴン）ガス雰囲気中で１２００℃、１時間で熱処理する。このため、第１酸素含有領域２４に含まれる酸素により、第１酸素含有領域２４は第１酸化領域２６となる。図３（ｄ）を参照に、フッ酸を用いてウエットエッチングを行い半導体基板１０表面の酸化膜１２および第１酸化領域２６を除去する。これにより、半導体基板１０に凹部１６が形成される。
【００２６】
図４は実施例１における第１酸素含有領域２４の１．０×１０２１ａｔｏｍｓ／ｃｍ２の酸素濃度ラインをモンテカルロシミュレーションで計算した結果を示している。つまり、酸素濃度ラインの内部は１．０×１０２１ａｔｏｍｓ／ｃｍ２より濃い酸素濃度を有している。なお、１．０×１０２１ａｔｏｍｓ／ｃｍ２の酸素濃度ラインで区切った理由は、これより濃い酸素濃度でないと熱処理後に第１酸化領域２６とならないためである。図４を参照に、グラフの縦軸は第１酸素含有領域２４の深さ、横軸は第１酸素含有領域２４の幅を表している。図４より、第１酸素含有領域２４はＵ型の形状をしていて、深さが約０．６μｍであることが分かる。これより、実施例１に係る凹部１６の製造方法によれば、半導体基板１０に深さが約０．６μｍの凹部１６を形成することができる。
【００２７】
また、図５に半導体基板１０に酸素イオンをドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー３０ＫｅＶの条件で注入した場合における第１酸素含有領域２４の１．０×１０２１ａｔｏｍｓ／ｃｍ２の酸素濃度ラインをモンテカルロシミュレーションで計算した結果を示す。図５を参照に、グラフの縦軸は第１酸素含有領域２４の深さ、横軸は第１酸素含有領域２４の幅を表している。図５より、第１酸素含有領域２４はＵ型の形状をしていて、深さが約０．１７μｍであることが分かる。
【００２８】
実施例１によれば、半導体基板１０の一部に酸素イオン注入を行うことで第１酸素含有領域２４を形成し、その後、半導体基板１０に熱処理を行い、第１酸素含有領域２４に含まれる酸素を用いて第１酸素含有領域２４を酸化させることで、第１酸素含有領域２４を第１酸化領域２６としている。そして、第１酸化領域２６をウエットエッチングで除去することにより、半導体基板１０に凹部１６を形成している。このため、凹部１６の深さは第１酸化領域２６、つまり第１酸素含有領域２４の深さで決定される。図４および図５に示すように、第１酸素含有領域２４の深さは酸素イオンの注入の深さで決定される。したがって、凹部１６の深さは酸素イオンの注入の深さ、つまり酸素イオン注入の注入エネルギーで制御することができる。凹部１６の深さを酸素イオン注入の注入エネルギーで制御することは、エッチングで凹部１６を形成する場合にエッチング時間のみで凹部１６の深さを制御する場合に比べ容易である。したがって、従来例１のように凹部１６の深さをエッチング時間のみで制御する場合に比べ、実施例１は安定して凹部１６の深さを制御することが可能となる。
【００２９】
また、実施例１によれば、図３（ｃ）に示すように、半導体基板１０をＡｒガス雰囲気中で１２００℃、１時間で熱処理を行い、第１酸素含有領域２４に含まれる酸素を用いて第１酸素含有領域２４を酸化させることで、第１酸素含有領域２４を第１酸化領域２６としている。このため、従来例２のように、酸素ガス雰囲気中で半導体基板１０に熱酸化を行うことで、窒化膜１４でマスクされた半導体基板１０表面も酸化が進みながら酸化領域１８が形成される場合に比べて、バーズビークを抑制することができる。よって、実施例１は従来例２より狭い幅の凹部１６を形成することが可能となる。また、実施例１において、Ａｒガス雰囲気中で熱処理を行っているが、これに限られるわけではない。第１酸素含有領域２４以外の半導体基板１０表面は酸化がほとんど進まずに、第１酸素含有領域２４を第１酸化領域２６とすることができればよい。つまり、バーズビークが生じないように熱処理を行うことが好ましい。バーズビークが生じなければ酸素ガス雰囲気中や非酸素含有ガス雰囲気中等で熱処理を行ってもよい。言い換えると、バーズビークが生じないように、酸素をほとんど含まない雰囲気中で熱処理を行ってもよい。特に、バーズビークが生じない希ガスやＮ２ガス等の不活性ガス雰囲気中で熱処理を行うことが好ましい。さらに、実施例１において、１２００℃で熱処理を行っているが、この温度に限られるわけではない。特に、第１酸素含有領域２４を第１酸化領域２６とするために、１１５０℃以上で熱処理を行うことが好ましい。
【００３０】
さらに、実施例１によれば、図３（ｄ）に示すように、フッ酸を用いたウエットエッチングで第１酸化領域２６を除去することにより、凹部１６を形成している。このため、従来例１のように、ドライエッチングで凹部１６を形成する場合に比べて、凹部１６の底面荒れおよびダメージを抑制することができる。
【００３１】
実施例１において、図３（ｂ）に示すように、半導体基板１０に酸素イオンをドーズ量３．０×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー２００ＫｅＶ、ドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー１２０ＫｅＶ並びにドーズ量２．５×１０１７ｉｏｎｓ／ｃｍ２および注入エネルギー４０ＫｅＶの条件で注入することで第１酸素含有領域２４を形成する場合を示したが、これに限られるわけではない。一定の注入エネルギーで酸素イオン注入を行う場合でも凹部１６の深さを安定して制御することができるが、特に、深い凹部１６を形成する場合は、複数の異なる注入エネルギーで酸素イオン注入を行うことが好ましい。
【００３２】
図６（ａ）から図６（ｄ）は実施例１の変形例に係る凹部１６の製造方法を示す断面図である。図６（ａ）から図６（ｄ）を参照に、フォトレジスト２２のパターンが実施例１と異なり、複数の開口部２０が設けられている。このため、第１酸素含有領域２４および第１酸化領域２６は複数形成され、凹部１６も複数形成されている。その他については、実施例１と同じであり、図３（ａ）から図３（ｄ）に示しているので説明を省略する。
【００３３】
実施例１の変形例によれば、図６（ｄ）に示すように、半導体基板１０に複数の凹部１６を形成することで、凹部１６の間に凸部２８を形成することができる。
【実施例２】
【００３４】
図７（ａ）から図８（ｃ）は実施例２に係る凹部１６の製造方法を示す断面図である。図７（ａ）を参照に、シリコン基板である半導体基板１０表面に形成された酸化膜１２上に、開口部２０を有する所定のパターンをしたポリシリコン膜３０を形成する。図７（ｂ）を参照に、ポリシリコン膜３０をマスクとして、半導体基板１０に酸素イオン注入を行う。これにより、半導体基板１０に第１酸素含有領域２４が形成される。この時、ポリシリコン膜３０にも酸素イオンが注入され、ポリシリコン膜３０に第２酸素含有領域３２が形成される。ここで、ポリシリコン膜３０を通過して半導体基板１０に酸素イオンが注入されないよう、予めポリシリコン膜３０の膜厚をある程度厚くするため、ポリシリコン膜３０と半導体基板１０とが接する部分は、酸素イオンが注入されずにポリシリコン膜３０のまま残存する。図７（ｃ）を参照に、半導体基板１０を熱処理する。これにより、第１酸素含有領域２４は第１酸化領域２６に、第２酸素含有領域３２は第２酸化領域３４となる。
【００３５】
図８（ａ）を参照に、フッ酸を用いたウエットエッチングで第１酸化領域２６および第２酸化領域３４を除去する。これにより、半導体基板１０に凹部１６が形成される。また、ポリシリコン膜３０と半導体基板１０とが接する部分のポリシリコン膜３０は、フッ酸ではエッチングされないため、除去されずにそのまま残存する。図８（ｂ）を参照に、酸素ガス雰囲気中で半導体基板１０を熱酸化する。これにより、半導体基板１０表面に、酸化されたポリシリコン膜３０を含む酸化膜１２が形成される。図８（ｃ）を参照に、再度、フッ酸を用いたウエットエッチングを行い、酸化膜１２を除去する。
【００３６】
実施例２によれば、図７（ｂ）に示すように、ポリシリコン膜３０をマスクとして酸素イオン注入を行い第１酸素含有領域２４を形成している。ポリシリコン膜３０はフォトレジスト２２に比べて高密度なため、より薄い膜厚でマスクとしての機能を発揮することができる。このため、フォトレジスト２２をマスクとして用いる実施例１に比べて、ポリシリコン膜３０をマスクとして用いる実施例２は、開口部２０の幅を狭くすることができる。したがって、実施例２は実施例１に比べて、より幅の狭い第１酸素含有領域２４を形成することができる。つまり、より幅の狭い凹部１６を形成することができる。
【００３７】
また、実施例２によれば、図７（ｂ）に示すように、シリコン基板である半導体基板１０上に形成されたポリシリコン膜３０をマスクとして半導体基板１０の一部に酸素イオン注入を行っている。このため、ポリシリコン膜３０にも酸素イオンが注入され、第１酸素含有領域２４が形成されると同時にポリシリコン膜３０に第２酸素含有領域３２が形成される。また、図７（ｃ）に示すように、第１酸素含有領域２４および第２酸素含有領域３２は、熱処理により同時に第１酸化領域２６および第２酸化領域３４となる。さらに、図８（ａ）に示すように、第１酸化領域２６と第２酸化領域３４とは、ウエットエッチングで同時に除去される。このため、ポリシリコン膜３０を除去するための工程を別途行う必要はなく製造工程の増加を防止でき、かつ、ポリシリコン膜３０を容易に除去することが可能である。
【００３８】
さらに、図７（ｂ）に示すように、第１酸素含有領域２４を形成するために半導体基板１０に酸素イオン注入を行っている。このため、半導体基板１０にはダメージを負った領域が生じる。この領域の大部分は、半導体基板１０を熱処理することで第１酸化領域２６になるため、図８（ａ）に示すウエットエッチングで除去することができる。しかしながら、酸素濃度が低いため熱処理で第１酸化領域２６になれなかった領域は残存し、この領域もダメージを負っている。実施例２によれば、図８（ｂ）に示すように、凹部１６を形成した後に、酸素ガス雰囲気中で半導体基板１０を熱酸化して半導体基板１０表面、つまり凹部１６の表面に酸化膜１２を形成する。その後、図８（ｃ）に示すように、ウエットエッチングで酸化膜１２を除去する。このため、凹部１６の周辺に残存していた、酸素イオン注入によりダメージを負った領域を全て除去することができる。
【００３９】
実施例２において、図７（ｂ）に示すように、ポリシリコン膜３０に酸素イオンが注入されても、ポリシリコン膜３０と半導体基板１０とが接する部分はポリシリコン膜３０がそのまま残存する場合を示したが、これに限られるわけではない。予めポリシリコン膜３０の膜厚を調整して、ポリシリコン膜３０の全てに酸素イオンが注入され、かつ、ポリシリコン膜３０を通過して半導体基板１０に酸素イオンが注入されないようにした場合でもよい。この場合は、図７（ｃ）に示す熱処理によりポリシリコン膜３０は全て第２酸化領域３４となるため、図８（ａ）に示すウエットエッチングにより、第２酸化領域３４、つまりポリシリコン膜３０を全て除去することができる。
【００４０】
図９（ａ）から図１０（ｃ）は実施例２の変形例に係る凹部１６の製造方法を示す断面図である。図９（ａ）から図１０（ｃ）を参照に、ポリシリコン膜３０のパターンが実施例２と異なり、複数の開口部２０が設けられている。このため、第１酸素含有領域２４および第１酸化領域２６は複数形成され、凹部１６も複数形成されている。その他については、実施例２と同じであり、図７（ａ）から図８（ｃ）に示しているので説明を省略する。
【００４１】
実施例２の変形例によれば、図１０（ｃ）に示すように、半導体基板１０に複数の凹部１６を形成することで、凹部１６の間に凸部２８を形成することができる。
【実施例３】
【００４２】
図１１（ａ）から図１２（ｃ）は実施例３に係る凹部１６の製造方法を示す断面図である。図１１（ａ）を参照に、シリコン基板である半導体基板１０表面に形成された酸化膜１２上にポリシリコン膜３０を形成する。ポリシリコン膜３０上に所定のパターンをしたフォトレジスト２２を形成する。フォトレジスト２２をマスクとして、ポリシリコン膜３０をＲＩＥ（反応性イオンエッチング）法でドライエッチングする。これにより、ポリシリコン膜３０およびフォトレジスト２２に開口部２０が形成される。図１１（ｂ）を参照に、ポリシリコン膜３０およびフォトレジスト２２をマスクとして、半導体基板１０に酸素イオンを注入エネルギー１８０ＫｅＶの一定エネルギーで注入する。これにより、半導体基板１０内に第１酸素含有領域２４が形成される。図１１（ｃ）を参照に、フォトレジスト２２を除去した後、半導体基板１０を熱処理する。これにより、第１酸素含有領域２４は第１酸化領域２６となる。
【００４３】
図１２（ａ）を参照に、ポリシリコン膜３０をマスクとして、半導体基板１０表面の酸化膜１２をＲＩＥ法でドライエッチングする。図１２（ｂ）を参照に、ポリシリコン膜３０および酸化膜１２をマスクとして、第１酸化領域２６上の半導体基板１０をＲＩＥ法でドライエッチングする。これにより、半導体基板１０に凹部１６が形成される。図１２（ｃ）を参照に、酸化膜１２および第１酸化領域２６をフッ酸を用いたウエットエッチングで除去する。
【００４４】
実施例３によれば、図１２（ｂ）に示すように、半導体基板１０内に形成した第１酸化領域２６をストッパー層として用い、第１酸化領域２６上の半導体基板１０をドライエッチングすることで凹部１６を形成する。このように、第１酸化領域２６をストッパー層として用いることができるのは、第１酸化領域２６のエッチングレートが半導体基板１０のエッチングレートに比べ非常に遅いため、あたかもエッチングが第１酸化領域２６でストップしたかのようになるためである。このため、凹部１６の深さは第１酸化領域２６が形成される場所で決定される。第１酸化領域２６が形成される場所は、酸素イオン注入の注入エネルギーで制御することができる。つまり、凹部１６の深さは酸素イオン注入の注入エネルギーで制御することができる。したがって、従来例１のように、凹部１６の深さをエッチング時間のみで制御する場合に比べ、実施例３は凹部１６の深さを安定して制御することが可能となる。
【００４５】
また、実施例３によれば、図１２（ｂ）に示すように、シリコン基板である半導体基板１０のドライエッチングと同時に、ポリシリコン膜３０もドライエッチングが進む。このため、別途ポリシリコン膜３０を除去するための工程を設ける必要がなく製造工程の増加を抑えることができ、かつ、ポリシリコン膜３０を容易に除去することができる。また、ポリシリコン膜３０の下には酸化膜１２があるため、この酸化膜１２がストッパー層として機能する。よって、ポリシリコン膜３０の下方の半導体基板１０がエッチングされる心配はほとんどない。
【００４６】
さらに、実施例３によれば、図１１（ｂ）に示すように、ポリシリコン膜３０およびポリシリコン膜３０上に形成されたフォトレジスト２２をマスクとして酸素イオン注入を行っている。このため、ポリシリコン膜３０に酸素イオンは注入されない。よって、図１１（ｃ）に示すように、半導体基板１０を熱処理した場合でも、ポリシリコン膜３０はそのままポリシリコン膜３０として残存する。したがって、第１酸化領域２６上の半導体基板１０のドライエッチングと同時にポリシリコン膜３０もドライエッチングが進み、ポリシリコン膜３０を除去することができる。
【００４７】
さらに、実施例３によれば、図１１（ｂ）に示すように、ポリシリコン膜３０およびポリシリコン膜３０上に形成されたフォトレジスト２２をマスクとして半導体基板１０に酸素イオン注入を行い、半導体基板１０内に第１酸素含有領域２４を形成している。そして、図１２（ｂ）に示すように、ポリシリコン膜３０をマスクとして第１酸化領域２６上の半導体基板１０をエッチングしている。つまり、半導体基板１０内への酸素イオン注入も半導体基板１０のエッチングもポリシリコン膜３０をマスクとして行なわれる。したがって、半導体基板１０のエッチングは第１酸化領域２６（つまり、第１酸素含有領域２４）に自己整合的に行われる。つまり、凹部１６は第１酸化領域２６に自己整合的に形成することができる。
【００４８】
実施例３において、半導体基板１０内への酸素イオン注入および半導体基板１０のエッチングに、ポリシリコン膜３０をマスクとして用いる場合を示したがこれに限られない。半導体基板１０に凹部１６を形成した後に、凹部１６に影響を与えることなく除去できる材料であればその他の材料でもよい。しかしながら、半導体基板１０のエッチングと同時にエッチングが進み除去されるポリシリコン膜３０の場合が好ましい。
【００４９】
実施例３において、図１１（ｂ）に示すように、注入エネルギー１８０ＫｅＶの条件で酸素イオン注入を行う場合を示したが、これに限られるわけではない。他の一定の注入エネルギーもしくは複数の異なる注入エネルギーで酸素イオン注入を行ってもよい。特に、複数の異なるエネルギーで酸素イオン注入を行う場合は、第１酸化領域２６の厚さを厚くすることができる。
【００５０】
図１３（ａ）から図１４（ｃ）は実施例３の変形例に係る凹部１６の製造方法を示す断面図である。図１３（ａ）から図１４（ｃ）を参照に、ポリシリコン膜３０およびポリシリコン膜３０上のフォトレジスト２２のパターンが実施例３と異なり、複数の開口部２０が設けられている。このため、第１酸素含有領域２４および第１酸化領域２６は複数形成され、凹部１６も複数形成されている。その他については、実施例３と同じであり、図１１（ａ）から図１２（ｃ）に示しているので説明を省略する。
【００５１】
実施例３の変形例によれば、図１４（ｃ）に示すように、半導体基板１０に複数の凹部１６を形成することで、凹部１６の間に凸部２８を形成することができる。
【実施例４】
【００５２】
図１５（ａ）は実施例４に係るＦｉｎ型ＳＯＮＯＳ構造のフラッシュメモリの斜視図であり、図１５（ｂ）は図１５（ａ）のＡ−Ａ間の断面図であり、図１５（ｃ）は図１５（ａ）のＢ−Ｂ間の断面図である。なお、図１５（ａ）において、絶縁膜３８は図示を省略している。図１５（ａ）から図１５（ｃ）を参照に、Ｐ型シリコン基板（もしくはＰ型領域を有するシリコン基板）である半導体基板１０に凸部２８が設けられている。凸部２８の一部に両側面から上面にかけて、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜からなるＯＮＯ膜である絶縁膜３８が設けられている。絶縁膜３８に接するように例えばポリシリコン膜であるゲート４０が凸部２８に交差して延びて設けられている。凸部２８の両側面および上面にゲート４０で規定されたＮ型拡散領域の活性領域であるソース４２およびドレイン４４が設けられている。隣接する凸部２８間の半導体基板１０表面に分離領域である第１酸化領域２６が設けられている。
【００５３】
図１６（ａ）から図１６（ｆ）を用いて実施例４に係るＦｉｎ型ＳＯＮＯＳ構造のフラッシュメモリの製造方法について説明する。図１６（ａ）から図１６（ｃ）は図１５（ａ）のＡ−Ａ間に相当する箇所の断面図であり、図１６（ｄ）から図１６（ｆ）は図１５（ａ）のＢ−Ｂ間に相当する箇所の断面図である。半導体基板１０にＰ型シリコン基板（もしくはＰ型領域を有するシリコン基板）を用いる点以外は、半導体基板１０をドライエッチングして複数の凹部１６を形成する工程、つまり凹部１６の間に凸部２８を形成する工程まで、実施例３の変形例と同じであり、図１３（ａ）から図１４（ｂ）に示しているので説明を省略する。
【００５４】
図１６（ａ）および図１６（ｄ）を参照に、所定のパターンに形成したフォトレジストをマスクとして、ＲＩＥ法でドライエッチングすることにより半導体基板１０表面に形成された酸化膜１２のみを除去する。つまり、隣接する凸部２８間の半導体基板１０表面に形成された第１酸化領域２６は残存させる。半導体基板１０表面に例えば酸化シリコン膜、窒化シリコン膜および酸化シリコン膜からなるＯＮＯ膜である絶縁膜３８を形成する。酸化シリコン膜および窒化シリコン膜は例えばＣＶＤ（化学気相成長）法で形成することができる。所定のパターンに形成したフォトレジストをマスクとして、凸部２８の両側面および上面のゲート４０が形成されるべき箇所を除いて絶縁膜３８を除去する。つまり、凸部２８の一部に両側面から上面にかけて絶縁膜３８が形成される。
【００５５】
図１６（ｂ）および図１６（ｅ）を参照に、絶縁膜３８に接するように、凸部２８に交差して延びる例えばポリシリコン膜からなるゲート４０を形成する。図１６（ｃ）および図１６（ｆ）を参照に、第１酸化領域２６および絶縁膜３８をマスクとして、例えば砒素イオンを注入し、その後熱処理することで、凸部２８の両側面および上面にＮ型拡散層の活性領域であるソース４２およびドレイン４４を形成する。これにより、実施例４に係るＦｉｎ型ＳＯＮＯＳ構造のフラッシュメモリが完成する。
【００５６】
実施例４によれば、図１５（ａ）から図１５（ｃ）に示すように、隣接する凸部２８間の半導体基板１０表面に分離領域である第１酸化領域２６が設けられている。このため、隣接する凸部２８の両側面および上面に設けられた活性領域であるソース４２およびドレイン４４は互いに電気的に分離している。よって、凸部２８の両側面および上面に設けられた活性領域であるソース４２およびドレイン４４が、隣接する凸部２８間で分離したＦｉｎ型ＳＯＮＯＳ構造のフラッシュメモリを得ることができる。
【００５７】
また、実施例４によれば、図１６（ｃ）および図１６（ｆ）に示すように、隣接する凸部２８間の半導体基板１０表面に設けられた第１酸化領域２６をマスクとして砒素イオンを注入することで、凸部２８の両側面および上面に活性領域であるソース４２およびドレイン４４を形成している。このため、第１酸化領域２６の下の半導体基板１０には砒素イオンが注入されず、Ｎ型拡散領域の活性領域は形成されない。よって、隣接する凸部２８間で電気的に分離した活性領域であるソース４２およびドレイン４４を、凸部２８の両側面および上面に容易に形成することができる。
【００５８】
また、第１酸化領域２６は実施例３の図１３（ｂ）および図１３（ｃ）で示したように、半導体基板１０に酸素イオン注入を行い、熱処理することで容易に形成することができる。また、図１４（ｂ）に示すように、第１酸化領域２６をストッパー層として第１酸化領域２６上の半導体基板１０をドライエッチングすることで、隣接する凸部２８間の半導体基板１０表面に第１酸化領域２６を容易に形成することができる。したがって、実施例４によれば、隣接する凸部２８間で電気的に分離した活性領域であるソース４２およびドレイン４４を、凸部２８の両側面および上面に容易に形成することが可能となる。
【００５９】
実施例４において、絶縁膜３８はＯＮＯ膜である場合を示したが、これに限られるわけではない。例えば、絶縁膜３８が酸化シリコン膜である場合でも実施例４と同様の効果を得ることができる。なお、絶縁膜３８が酸化シリコン膜の場合は、Ｆｉｎ型ＭＯＳＦＥＴ構造となる。
【００６０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６１】
１０ 半導体基板
１２ 酸化膜
１４ 窒化膜
１６ 凹部
１８ 酸化領域
２０ 開口部
２２ フォトレジスト
２４ 第１酸素含有領域
２６ 第１酸化領域
２８ 凸部
３０ ポリシリコン膜
３２ 第２酸素含有領域
３４ 第２酸化領域
３８ 絶縁膜
４０ ゲート
４２ ソース
４４ ドレイン
【特許請求の範囲】
【請求項１】
半導体基板の一部に酸素イオン注入を行うことで第１酸素含有領域を形成する工程と、
前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１ 酸素含有領域を酸化させることで、前記第１酸素含有領域を第１酸化領域とする工程と、
前記第１酸化領域を除去することで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１酸素含有領域を形成する工程は、複数の異なる注入エネルギーで前記酸素イオン注入を行うことで前記第１酸素含有領域を形成する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記凹部を形成する工程は、ウエットエッチングにより前記第１酸化領域を除去することで前記凹部を形成する工程であることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記半導体基板はシリコン基板であり、
前記第１酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜をマスクとして前記半導体基板の一部に前記酸素イオン注入を行うと同時に、前記ポリシリコン膜に前記酸素イオン注入を行うことで前記ポリシリコン膜に第２酸素含有領域を形成する工程を含み、
前記第１酸化領域とする工程は、前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させると同時に、前記第２酸素含有領域に含まれる酸素を用いて前記第２酸素含有領域を酸化させることで、前記第２酸素含有領域を第２酸化領域とする工程を含み、
前記凹部を形成する工程は、前記第１酸化領域を除去すると同時に、前記第２酸化領域を除去する工程を含むことを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
【請求項５】
前記凹部を形成する工程の後、前記半導体基板を熱酸化することで前記凹部の表面に酸化膜を形成する工程と、
前記酸化膜をウエットエッチングで除去する工程と、を有することを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
半導体基板内の一部に酸素イオン注入を行うことで第１酸素含有領域を形成する工程と、
前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させることで、前記第１酸素含有領域を第１酸化領域とする工程と、
前記第１酸化領域をストッパー層として前記第１酸化領域上の前記半導体基板をドライエッチングすることで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体基板はシリコン基板であり、
前記第１酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜および前記ポリシリコン膜上に形成されたフォトレジストをマスクとして前記酸素イオン注入を行うことで前記第１酸素含有領域を形成する工程であり、
前記凹部を形成する工程は、前記第１酸化領域上の前記半導体基板をドライエッチングすると同時に、前記ポリシリコン膜をドライエッチングすることで前記ポリシリコン膜を除去する工程を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記半導体基板に複数の前記凹部を形成することにより、前記凹部の間に凸部を形成する工程と、
前記第１酸化領域をマスクとして、前記凸部の両側面および上面に活性領域を形成する工程と、を有することを特徴とする請求項６または７記載の半導体装置の製造方法。
【請求項９】
前記凸部の一部に両側面から上面にかけて絶縁膜を形成する工程と、
前記絶縁膜に接するように前記凸部に交差して延びるゲートを形成する工程と、を有することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記絶縁膜はＯＮＯ膜であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１１】
前記熱処理はバーズビークが生じないように行われることを特徴とする請求項１から１０のいずれか一項記載の半導体装置の製造方法。
【請求項１２】
前記熱処理は不活性ガス雰囲気中で行われることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
凸部の設けられた半導体基板と、
前記凸部の両側面および上面に設けられた活性領域と、
隣接する前記凸部間の前記半導体基板表面に設けられ、隣接する前記凸部の両側面および上面に設けられた前記活性領域を互いに電気的に分離する分離領域と、を具備することを特徴とする半導体装置。
【請求項１４】
前記凸部の一部に両側面から上面にかけて設けられた絶縁膜と、
前記絶縁膜に接するように設けられ、前記凸部に交差して延びるゲートと、を具備することを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記絶縁膜はＯＮＯ膜であることを特徴とする請求項１４記載の半導体装置。
【請求項１】
半導体基板の一部に酸素イオン注入を行うことで第１酸素含有領域を形成する工程と、
前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１ 酸素含有領域を酸化させることで、前記第１酸素含有領域を第１酸化領域とする工程と、
前記第１酸化領域を除去することで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１酸素含有領域を形成する工程は、複数の異なる注入エネルギーで前記酸素イオン注入を行うことで前記第１酸素含有領域を形成する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記凹部を形成する工程は、ウエットエッチングにより前記第１酸化領域を除去することで前記凹部を形成する工程であることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記半導体基板はシリコン基板であり、
前記第１酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜をマスクとして前記半導体基板の一部に前記酸素イオン注入を行うと同時に、前記ポリシリコン膜に前記酸素イオン注入を行うことで前記ポリシリコン膜に第２酸素含有領域を形成する工程を含み、
前記第１酸化領域とする工程は、前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させると同時に、前記第２酸素含有領域に含まれる酸素を用いて前記第２酸素含有領域を酸化させることで、前記第２酸素含有領域を第２酸化領域とする工程を含み、
前記凹部を形成する工程は、前記第１酸化領域を除去すると同時に、前記第２酸化領域を除去する工程を含むことを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
【請求項５】
前記凹部を形成する工程の後、前記半導体基板を熱酸化することで前記凹部の表面に酸化膜を形成する工程と、
前記酸化膜をウエットエッチングで除去する工程と、を有することを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
半導体基板内の一部に酸素イオン注入を行うことで第１酸素含有領域を形成する工程と、
前記半導体基板に熱処理を行い、前記第１酸素含有領域に含まれる酸素を用いて前記第１酸素含有領域を酸化させることで、前記第１酸素含有領域を第１酸化領域とする工程と、
前記第１酸化領域をストッパー層として前記第１酸化領域上の前記半導体基板をドライエッチングすることで前記半導体基板に凹部を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体基板はシリコン基板であり、
前記第１酸素含有領域を形成する工程は、前記半導体基板上に形成されたポリシリコン膜および前記ポリシリコン膜上に形成されたフォトレジストをマスクとして前記酸素イオン注入を行うことで前記第１酸素含有領域を形成する工程であり、
前記凹部を形成する工程は、前記第１酸化領域上の前記半導体基板をドライエッチングすると同時に、前記ポリシリコン膜をドライエッチングすることで前記ポリシリコン膜を除去する工程を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記半導体基板に複数の前記凹部を形成することにより、前記凹部の間に凸部を形成する工程と、
前記第１酸化領域をマスクとして、前記凸部の両側面および上面に活性領域を形成する工程と、を有することを特徴とする請求項６または７記載の半導体装置の製造方法。
【請求項９】
前記凸部の一部に両側面から上面にかけて絶縁膜を形成する工程と、
前記絶縁膜に接するように前記凸部に交差して延びるゲートを形成する工程と、を有することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記絶縁膜はＯＮＯ膜であることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１１】
前記熱処理はバーズビークが生じないように行われることを特徴とする請求項１から１０のいずれか一項記載の半導体装置の製造方法。
【請求項１２】
前記熱処理は不活性ガス雰囲気中で行われることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
凸部の設けられた半導体基板と、
前記凸部の両側面および上面に設けられた活性領域と、
隣接する前記凸部間の前記半導体基板表面に設けられ、隣接する前記凸部の両側面および上面に設けられた前記活性領域を互いに電気的に分離する分離領域と、を具備することを特徴とする半導体装置。
【請求項１４】
前記凸部の一部に両側面から上面にかけて設けられた絶縁膜と、
前記絶縁膜に接するように設けられ、前記凸部に交差して延びるゲートと、を具備することを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記絶縁膜はＯＮＯ膜であることを特徴とする請求項１４記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１３−５１４３９（Ｐ２０１３−５１４３９Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１２−２５７３６５（Ｐ２０１２−２５７３６５）
【出願日】平成２４年１１月２６日（２０１２．１１．２６）
【分割の表示】特願２００７−１４９７９３（Ｐ２００７−１４９７９３）の分割
【原出願日】平成１９年６月５日（２００７．６．５）
【出願人】（５０４３７８１２４）スパンション エルエルシー (229)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２４年１１月２６日（２０１２．１１．２６）
【分割の表示】特願２００７−１４９７９３（Ｐ２００７−１４９７９３）の分割
【原出願日】平成１９年６月５日（２００７．６．５）
【出願人】（５０４３７８１２４）スパンション エルエルシー (229)
【Ｆターム（参考）】
[ Back to top ]