半導体装置および半導体装置の製造方法
【課題】半導体装置の検査特性を向上させる。
【解決手段】本発明の半導体装置の製造方法は、（ａ）基板の上方にアルミニウムを含有する導電性膜（アルミニウム膜１０ｂ）を形成する工程と、（ｂ）上記導電性膜をパターニングすることにより配線を形成する工程と、（ｃ）上記配線の上部に第１絶縁膜（第１保護膜）を形成する工程と、を有する。さらに、（ｄ）上記第１絶縁膜をエッチングすることにより、上記配線のパッド領域（Ｐｄ）を露出する工程と（ｅ）上記パッド領域（Ｐｄ）に、窒素系のプラズマガスを用いたプラズマ処理を行う工程と、（ｆ）上記（ｅ）工程の後、上記パッド領域（Ｐｄ）にプローブ針を当接し、上記パッド領域（Ｐｄ）に通電する工程と、を有する。上記（ｅ）工程により、上記パッド領域（Ｐｄ）に窒化アルミニウム層（１５）が形成され、パッド領域（Ｐｄ）とプローブ針（Ｎ）との接触抵抗を低減することができる。
【解決手段】本発明の半導体装置の製造方法は、（ａ）基板の上方にアルミニウムを含有する導電性膜（アルミニウム膜１０ｂ）を形成する工程と、（ｂ）上記導電性膜をパターニングすることにより配線を形成する工程と、（ｃ）上記配線の上部に第１絶縁膜（第１保護膜）を形成する工程と、を有する。さらに、（ｄ）上記第１絶縁膜をエッチングすることにより、上記配線のパッド領域（Ｐｄ）を露出する工程と（ｅ）上記パッド領域（Ｐｄ）に、窒素系のプラズマガスを用いたプラズマ処理を行う工程と、（ｆ）上記（ｅ）工程の後、上記パッド領域（Ｐｄ）にプローブ針を当接し、上記パッド領域（Ｐｄ）に通電する工程と、を有する。上記（ｅ）工程により、上記パッド領域（Ｐｄ）に窒化アルミニウム層（１５）が形成され、パッド領域（Ｐｄ）とプローブ針（Ｎ）との接触抵抗を低減することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、特に、パッドを有する半導体装置の構成、およびパッドを有する半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置は、半導体基板上に形成されたＭＩＳＦＥＴなどの半導体素子と、この半導体素子の上方に形成された多層の配線を有する。そして、最上層の配線は、保護膜で覆われ、この保護膜の開口部が、ボンディングパッドとなっている。このボンディングパッドは、外部端子との電気的接続を測るための領域である。
【０００３】
上記ボンディングパッドを利用することにより、針（プローブ針）を介して通電し、半導体装置の電気的特性を調べることができる。このような検査をプローブテストと言う。
【０００４】
例えば、下記特許文献１（特開２００２−７５９９６号公報）には、所望の素子領域および配線層の形成された半導体基板表面にパッシベーション膜を形成する工程と、外部接続を行うべきパッド領域を露呈せしめるべく、パッシベーション膜をエッチングするエッチング加工工程と、が開示されている。さらに、エッチング加工工程後、弗化アンモニウム含有液を用いて配線層表面をエッチングする工程と、エッチングする工程後、配線層表面に酸素プラズマ処理又はアッシング処理を行う処理工程により、パッドの接触不良を防止し、信頼性の高い半導体装置を提供する技術が開示されている。
【０００５】
また、下記特許文献２（特開平１０−１６３２８０号公報）には、被検査体の電極に接触子を接触させて被検査体の電気的特性検査を行う検査方法が開示されている。具体的に、プラズマ処理室において被検査体をプラズマ処理して電極表面の酸化膜を除去した後、この被検査体を検査室へ搬送し、検査室においてプラズマ処理後の被検査体の電極と接触子とを接触させて被検査体の電気的特性検査を行うことにより、針先への酸化アルミニウムの削り屑の付着を防止する技術が開示されている。
【０００６】
また、下記特許文献３（特開平４−１８６８３８号公報）には、Ａｌ又はＡｌ合金からなる配線を形成した後に、配線の少なくとも上表面の汚染層を除去する除去処理を行い、その後大気にさらすことなく配線の表面の改質処理を行う技術が開示されている。
【０００７】
また、下記特許文献４（特開平２−１４０９２３号公報）には、アルミニウム合金膜パターンを大気中にさらすことなく、アンモニアを主としたガスを用いてプラズマ処理することにより、アルミニウム合金膜のエッチング後の基板表面に付着した塩素および塩化物を効率よく除去し、配線の腐食を防止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−７５９９６号公報
【特許文献２】特開平１０−１６３２８０号公報
【特許文献３】特開平４−１８６８３８号公報
【特許文献４】特開平２−１４０９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者の検討によれば、上記のようなパッドを有する半導体装置の製造工程のうち、上記プローブテストにおいて、追って詳細に説明するように、パッドとプローブとの接触抵抗が上昇し、効率よく検査が行えない状況が生じた。
【００１０】
そこで、本発明の目的は、半導体装置の検査特性を向上させることができる半導体装置の製造方法を提供することにある。
【００１１】
また、本発明の他の目的は、半導体装置の検査特性を向上させることができる半導体装置の構成を提供することにある。
【００１２】
本発明の上記目的およびその他の目的と新規な特徴は、本願明細書の記載および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、（ａ）基板の上方にアルミニウムを含有する導電性膜を形成する工程と、（ｂ）前記導電性膜をパターニングすることにより配線を形成する工程と、（ｃ）前記配線の上部に第１絶縁膜を形成する工程と、を有する。そして、さらに、（ｄ）前記第１絶縁膜をエッチングすることにより、前記配線のパッド領域を露出する工程と、（ｅ）前記パッド領域に、窒素系のプラズマガスを用いたプラズマ処理を行う工程と、（ｆ）前記（ｅ）工程の後、前記パッド領域にプローブ針を当接し、前記パッド領域に通電する工程と、を有する。
【００１５】
本願において開示される発明のうち、代表的な実施の形態に示される半導体装置は、（ａ）半導体基板の上方に形成されたアルミニウムを含有する配線と、（ｂ）前記配線上に形成された窒素化合物を含有する反射防止膜と、（ｃ）前記反射防止膜上に形成された第１絶縁膜と、を有する。そして、さらに、（ｄ）前記反射防止膜および前記第１絶縁膜に設けられた開口部であって、前記配線のパッド領域を露出する開口部と、（ｅ）前記配線の前記パッド領域に形成された窒化アルミニウム膜と、を有し、（ｆ）前記窒化アルミニウム膜は、前記反射防止膜と前記第１絶縁膜との間に形成された自然窒化アルミニウム膜よりその膜厚が大きい。
【発明の効果】
【００１６】
本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、半導体装置の検査特性を向上させることができる。
【００１７】
本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の検査特性を向上させることができ、また、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１の半導体装置の製造工程を示す要部断面図である。
【図２】実施の形態１の半導体装置の製造工程を示す要部断面図である。
【図３】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図２に続く工程を示す要部断面図である。
【図４】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図３に続く工程を示す要部断面図である。
【図５】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図４に続く工程を示す要部断面図である。
【図６】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図５に続く工程を示す要部断面図である。
【図７】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図６に続く工程を示す要部断面図である。
【図８】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図７に続く工程を示す要部断面図である。
【図９】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図８に続く工程を示す要部断面図である。
【図１０】実施の形態１の半導体装置の効果を説明するための図であって、実施の形態１の半導体装置のパッド領域に対するプローブ針の当接状態を示す要部断面図である。
【図１１】実施の形態１の半導体装置の効果を説明するための図であって、比較例の半導体装置のパッド領域に対するプローブ針の当接状態を示す要部断面図である。
【図１２】実施の形態１の半導体装置の効果を説明するための図であって、実施の形態１のＮＨ３プラズマ処理を施したパッド領域の抵抗値と、比較例の場合のパッド領域の抵抗値を示すグラフである。
【図１３】実施の形態１の半導体装置の効果を説明するための図であって、実施の形態１におけるパッド領域の抵抗値と、比較例におけるパッド領域の抵抗値を示すグラフである。
【図１４】実施の形態１の半導体装置の製造工程（実装工程）を示す平面図であって、ダイシング後の半導体チップの一例を示す平面図である。
【図１５】実施の形態１の半導体装置の製造工程（実装工程）を示す要部断面図である。
【図１６】実施の形態１の半導体装置の製造工程（実装工程）を示す要部断面図である。
【図１７】実施の形態１の半導体装置の製造工程（実装工程）を示す要部断面図であって、図１５に続く工程を示す要部断面図である。
【図１８】実施の形態２（応用例１）の半導体装置の効果を説明するための図であって、Ｎ２プラズマ処理を施したパッド領域の抵抗値と、比較例の場合のパッド領域の抵抗値を示すグラフである。
【図１９】実施の形態２（応用例２）の半導体装置の効果を説明するための図であって、Ｎ２Ｏプラズマ処理を施したパッド領域の抵抗値と、比較例の場合のパッド領域の抵抗値を示すグラフである。
【図２０】実施の形態２（応用例３）の半導体装置の効果を説明するための図であって、Ｎ２およびＯ２の混合プラズマ処理を施したパッド領域の抵抗値を示すグラフである。
【図２１】実施の形態３の半導体装置の製造工程を示す要部断面図である。
【図２２】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２１に続く工程を示す要部断面図である。
【図２３】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２２に続く工程を示す要部断面図である。
【図２４】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２３に続く工程を示す要部断面図である。
【図２５】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２４に続く工程を示す要部断面図である。
【図２６】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２５に続く工程を示す要部断面図である。
【図２７】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２６に続く工程を示す要部断面図である。
【図２８】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２７に続く工程を示す要部断面図である。
【発明を実施するための形態】
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２０】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２２】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２３】
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置の構成と製造方法について詳細に説明する。図１〜図９は、本実施の形態の半導体装置の製造工程を示す要部断面図である。図１０〜図１３は、本実施の形態の半導体装置の効果を説明するための図である。図１４〜図１７は、本実施の形態の半導体装置の製造工程（実装工程）を示す平面図または断面図である。
【００２４】
[構造説明]
まず、本実施の形態の半導体装置の製造工程を示す要部断面図の一つである図１およびその部分拡大図である図１６を参照しながら、本実施の形態の半導体装置の特徴的な構成について説明する。
【００２５】
図１に示すように、本実施の形態の半導体装置は、半導体基板（基板）１上に形成された半導体素子として、例えばｐチャネル型ＭＩＳＦＥＴＱｐおよびｎチャネル型ＭＩＳＦＥＴＱｎを有する。かかるＭＩＳＦＥＴの他、他の素子、例えば、抵抗素子やメモリセルなど、種々の素子を有していてもよい。
【００２６】
これらＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor、電界効果トランジスタ）上には、層間絶縁膜ＴＨ１（ＴＨ１ａ、ＴＨ１ｂ）が形成されている。また、上記ＭＩＳＦＥＴのソース、ドレイン領域（３ｎ、３ｐ）上には、プラグＰ１を介して第１層配線Ｍ１が形成されている。さらに、第１層配線Ｍ１上には、複数の配線層（第２層配線Ｍ２〜第４層配線Ｍ４）が形成されている。各配線層間は、プラグＰ２〜プラグＰ４により電気的に接続され、それ以外の領域は層間絶縁膜ＴＨ２〜ＴＨ４により電気的に絶縁されている。
【００２７】
第１層配線Ｍ１〜第４層配線Ｍ４は、いわゆる銅（Ｃｕ）などの金属よりなるダマシン（damascene）配線である。最上層配線である第５層配線Ｍ５は、アルミニウム（アルミニウムを含有する導電性膜）よりなる配線である。第５層配線Ｍ５と第４層配線Ｍ４との間は、プラグＰ５により電気的に接続され、それ以外の領域は層間絶縁膜ＴＨ５により電気的に絶縁されている。
【００２８】
なお、第１層配線Ｍ１〜第４層配線Ｍ４をアルミニウム（Ａｌ）配線としてもよい。但し、最上層配線（ここでは、第５層配線Ｍ５）には、パッド領域Ｐｄが設けられるため、耐食性の高いアルミニウム配線を用いて好適である。
【００２９】
この第５層配線Ｍ５上には第１保護膜（１２、１３）および第２保護膜（感光性ポリイミド膜１６）が形成され、これらの膜の開口部ＯＡから第５層配線（アルミニウム膜１０ｂ）Ｍ５が露出している。この露出部がパッド領域Ｐｄとなる。
【００３０】
ここで、本実施の形態の半導体装置の特徴的な構成として、図１に示すように、パッド領域Ｐｄの表面にプラズマ窒化処理により形成された膜である窒化アルミニウム層１５が配置されている。
【００３１】
追って詳細に説明するように、パッド領域Ｐｄを利用してプローブテストが行われる。よって、パッド領域Ｐｄには、プローブ痕（図１においては図示せず、図１０参照）が生じる。
【００３２】
また、パッド領域Ｐｄ上には、後述する配線基板（ＷＢ）との電気的接続を図るためのワイヤＷが配置されている。なお、上記窒化アルミニウム層１５は、導電性の低い膜であるが、追って詳細に説明するように、割れやすく、割れ目（図示せず）を介してワイヤＷと第５層配線（アルミニウム膜１０ｂ）Ｍ５との電気的接続を図ることができる。
【００３３】
[製造方法説明]
次いで、図１〜図１７を参照しながら、本実施の形態の半導体装置の製造工程を説明するとともに、当該半導体装置の構成をより明確にする。
【００３４】
まず、図１に示すような半導体素子（ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐ）の上方に複数の配線（Ｍ１〜Ｍ４）が形成された半導体基板１を準備する。
【００３５】
半導体素子（ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐ）および複数の配線（Ｍ１〜Ｍ４）の形成方法に制限はないが、例えば、以下に示す工程により、これらを形成することができる。
【００３６】
[Ｑｎ、Ｑｐ形成工程]
例えばｐ型の単結晶シリコンからなる半導体基板１をエッチングすることにより溝を形成し、溝の内部に絶縁膜として例えば酸化シリコン膜を埋め込むことにより素子分離領域２を形成する。この素子分離領域２により、ｎチャネル型ＭＩＳＦＥＴＱｎが形成される活性領域およびｐチャネル型ＭＩＳＦＥＴＱｐが形成される活性領域が区画される。
【００３７】
次いで、半導体基板１のｎチャネル型ＭＩＳＦＥＴＱｎが形成される活性領域にｐ型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、ｐ型ウエルを形成する。また、半導体基板１のｐチャネル型ＭＩＳＦＥＴＱｐが形成される活性領域にｎ型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、ｎ型ウエルを形成する。次いで、例えば、半導体基板１（ｐ型ウエルおよびｎ型ウエル）の表面を熱酸化することにより、ゲート絶縁膜を形成する。
【００３８】
次いで、ゲート絶縁膜上に、例えば導電性膜として、不純物をドープした多結晶シリコン膜を堆積し、さらに、その上部に、絶縁膜として例えば窒化シリコン膜を堆積する。次いで、窒化シリコン膜をエッチングした後、この窒化シリコン膜をマスクとして多結晶シリコン膜をエッチングすることにより、ゲート電極Ｇを形成する。
【００３９】
次いで、ゲート電極Ｇの両側のｐ型ウエルにｎ型不純物をイオン打ち込みすることによってｎ−型半導体領域を形成し、ゲート電極Ｇの両側のｎ型ウエルにｐ型不純物をイオン打ち込みすることによってｐ−型半導体領域を形成する。
【００４０】
次いで、半導体基板１の全面上に絶縁膜として例えば窒化シリコン膜を堆積した後、異方的にエッチングすることによって、ゲート電極Ｇの側壁にサイドウォールスペーサを形成する。
【００４１】
次いで、ゲート電極Ｇおよびサイドウォールスペーサをマスクにｐ型ウエルにｎ型不純物をイオン打ち込みすることによってｎ−型半導体領域よりも不純物濃度の高いｎ＋型半導体領域を形成し、ゲート電極Ｇおよびサイドウォールスペーサをマスクにｎ型ウエルにｐ型不純物をイオン打ち込みすることによってｐ−型半導体領域よりも不純物濃度の高いｐ＋型半導体領域を形成する。
【００４２】
以上の工程により、ｎ−型半導体領域およびｎ＋型半導体領域よりなるＬＤＤ（Lightly Doped Drain）構造のソース、ドレイン領域３ｎを備えたｎチャネル型ＭＩＳＦＥＴＱｎ、およびｐ−型半導体領域およびｐ＋型半導体領域よりなるＬＤＤ構造のソース、ドレイン領域３ｐを備えたｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【００４３】
[Ｍ１〜Ｍ３形成工程]
次いで、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの上方に多層配線を形成する。以下、この多層配線のうち、第１層配線Ｍ１〜第３層配線Ｍ３の形成工程について説明する。
【００４４】
まず、前述の図１に示すようにｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐ上に、絶縁膜として例えば酸化シリコン膜をＣＶＤ（Chemical Vapor deposition）法で堆積する。その後、必要に応じて、酸化シリコン膜の表面を化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法で研磨してその表面を平坦化することによって層間絶縁膜ＴＨ１ａを形成する。
【００４５】
次いで、層間絶縁膜ＴＨ１ａをエッチングすることにより、ソース、ドレイン領域３ｎ、３ｐ上に、それぞれコンタクトホール（接続孔）を形成する。次いで、コンタクトホール内を含む層間絶縁膜ＴＨ１ａ上に、導電性膜として例えば、タングステン（Ｗ）膜をＣＶＤ法で堆積し、このタングステン膜を層間絶縁膜ＴＨ１ａが露出するまでＣＭＰ法により研磨することによって、コンタクトホール内に導電性膜を埋め込む。この工程により、プラグ（コンタクトプラグ）Ｐ１が形成される。なお、タングステン膜の下層に、例えば窒化チタン（ＴｉＮ）膜、チタン（Ｔｉ）膜等の単層膜又はこれらの積層膜からなるバリア膜を設けてもよい。
【００４６】
次いで、層間絶縁膜ＴＨ１ａおよびプラグＰ１上に、絶縁膜として例えば窒化シリコン膜および酸化シリコン膜をＣＶＤ法により順次堆積し、これらの積層膜から成る配線溝用絶縁膜ＴＨ１ｂを形成する。なお、窒化シリコン膜は、エッチングストッパー膜となる。また、上記層間絶縁膜ＴＨ１ａと配線溝用絶縁膜ＴＨ１ｂとを併せて層間絶縁膜ＴＨ１と言うことがある。
【００４７】
次いで、配線溝用絶縁膜ＴＨ１ｂをエッチングすることにより配線溝を形成する。次いで、配線溝内を含む配線溝用絶縁膜ＴＨ１ｂ上に、例えば窒化チタンからなるバリア膜（図示せず）をスパッタ法により堆積し、さらに、バリア膜上に、電界メッキ用のシード膜（図示せず）として例えば銅の薄膜をスパッタ法もしくはＣＶＤ法で形成する。次いで、シード膜上に、導電性膜として例えば銅膜を電解メッキ法により形成する。
【００４８】
次いで、銅膜に熱処理を施した後、配線溝以外の銅膜およびバリア膜をＣＭＰ法により除去することにより第１層配線Ｍ１を形成する。このように、配線溝の内部に導電性膜を埋め込む方法をダマシン法といい、特に、プラグと配線とを別工程で形成する方法をシングルダマシン法と言う。また、後述する第２層配線Ｍ２〜第４層配線Ｍ４のように、コンタクトホールおよび配線溝内に同時に導電性膜を埋め込むことにより、一度にプラグと配線とを形成する方法をデュアルダマシン法と言う。
【００４９】
次いで、デュアルダマシン法を用いて第２層配線Ｍ２および第３層配線Ｍ３を形成する。まず、第１層配線Ｍ１および配線溝用絶縁膜ＴＨ１ｂ上に、例えば絶縁膜として窒化シリコン膜、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜を順次ＣＶＤ法により堆積することにより層間絶縁膜ＴＨ２を形成する。これらの膜のうち、下層の窒化シリコン膜は、第１層配線Ｍ１を構成する銅の拡散を防止する機能を有する。また、下層の窒化シリコン膜は、後述するコンタクトホールを形成する際のエッチングストッパーとして、また、上層の窒化シリコン膜は、後述する配線溝を形成する際のエッチングストッパーとして利用される。
【００５０】
次いで、層間絶縁膜ＴＨ２のうち、上から２層の絶縁膜である酸化シリコン膜および窒化シリコン膜をエッチングすることにより、配線溝を形成する。次いで、配線溝内を含む層間絶縁膜ＴＨ２上に、第１フォトレジスト膜（図示せず）を堆積し、エッチバックすることにより配線溝を第１フォトレジスト膜で埋め込む。さらに、第１フォトレジスト膜上に後述するプラグＰ２の形成領域が開口した第２フォトレジスト膜（図示せず）を形成し、この第２フォトレジスト膜をマスクに、第１フォトレジスト膜、下から２層の酸化シリコン膜および窒化シリコン膜を、エッチングすることにより、コンタクトホールを形成する。
【００５１】
なお、ここでは、配線溝を形成した後、コンタクトホールを形成したが、プラグＰ２の形成領域の層間絶縁膜ＴＨ２（４層の膜）をエッチングすることによりコンタクトホールを形成した後、上から２層の絶縁膜である酸化シリコン膜および窒化シリコン膜をエッチングすることにより、配線溝を形成してもよい。
【００５２】
次いで、上記コンタクトホールおよび配線溝内を含む層間絶縁膜ＴＨ２上に、例えば窒化チタンからなるバリア膜（図示せず）をスパッタ法により堆積し、さらに、バリア膜上に、電界メッキ用のシード膜(図示せず)として例えば銅の薄膜をスパッタ法もしくはＣＶＤ法で形成する。次いで、シード膜上に、導電性膜として例えば銅膜を電解メッキ法により形成する。
【００５３】
次いで、銅膜に熱処理を施した後、配線溝以外の銅膜およびバリア膜をＣＭＰ法により除去することによりプラグＰ２および第２層配線Ｍ２を形成する。
【００５４】
次いで、層間絶縁膜ＴＨ２、プラグＰ２および第２層配線Ｍ２と同様に、層間絶縁膜ＴＨ３、プラグＰ３および第３層配線Ｍ３を形成する。なお、層間絶縁膜ＴＨ１〜ＴＨ３（後述のＴＨ４も同様）中の窒化シリコン膜に変えて、炭窒化シリコン膜（ＳｉＣＮ膜）を用いてもよい。炭窒化シリコン膜は、銅（Ｃｕ）の拡散バリア性が高く、好適である。
【００５５】
[Ｍ４、Ｍ５、Ｐｄ形成工程]
次いで、第４層配線Ｍ４を形成した後、第４層配線Ｍ４の上方に最上層配線となる第５層配線（アルミニウム配線）Ｍ５を形成し、その上部を保護膜（１２、１３，１６）で覆った後、その一部を露出させ、パッド領域（Ａｌパッド、パッド、ボンディングパッド、開口部）Ｐｄを形成する。その工程を図２〜図９を参照しながら詳細に説明する。なお、図２〜図９の断面部は、例えば、図１のＡ−Ａ部に対応する。
【００５６】
第４層配線Ｍ４については、例えば、次のように形成する。まず、図２に示すように、第３層配線（Ｍ３）および層間絶縁膜（ＴＨ３）上に、例えば絶縁膜としてＳｉＣＮ膜ＴＨ４ａを形成した後、絶縁膜として例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜ＴＨ４ｂをプラズマＣＶＤ法により形成する。次いで、ＴＥＯＳ膜ＴＨ４ｂ上に、絶縁膜として例えばＳｉＣＮ膜ＴＨ４ｃをＣＶＤ法で形成する。さらに、ＳｉＣＮ膜ＴＨ４ｃ上に、絶縁膜として例えば、ＴＥＯＳ膜ＴＨ４ｄをプラズマＣＶＤ法により形成する。次いで、ＴＥＯＳ膜ＴＨ４ｄ上に、絶縁膜として例えばＳｉＣＮ膜ＴＨ４ｅをＣＶＤ法で形成する。これにより、５つの絶縁膜（ＴＨ４ａ〜ＴＨ４ｅ）よりなる層間絶縁膜ＴＨ４が形成される。これらの膜のうち、下層のＳｉＣＮ膜ＴＨ４ａは、第３層配線Ｍ３を構成する銅の拡散を防止する機能を有する。また、ＳｉＣＮ膜ＴＨ４ａ、ＴＨ４ｃは、後述するコンタクトホールや配線溝を形成する際のエッチングストッパーとして利用される。
【００５７】
次いで、層間絶縁膜ＴＨ４のうち、上から２層の絶縁膜であるＳｉＣＮ膜ＴＨ４ｅおよびＴＥＯＳ膜ＴＨ４ｄをエッチングすることにより、配線溝を形成する。次いで、配線溝内を含む層間絶縁膜ＴＨ４上に、第１フォトレジスト膜（図示せず）を堆積し、エッチバックすることにより配線溝を第１フォトレジスト膜で埋め込む。さらに、第１フォトレジスト膜上に後述するプラグＰ４の形成領域が開口した第２フォトレジスト膜（図示せず）を形成し、この第２フォトレジスト膜をマスクに、第１フォトレジスト膜、下から３層のＴＥＯＳ膜ＴＨ４ｂおよびＳｉＣＮ膜ＴＨ４ａ、ＴＨ４ｃを、エッチングすることにより、コンタクトホールを形成する。
【００５８】
なお、図２においては、１つの第４層配線Ｍ４と第３層配線（Ｍ３、図２においては図示せず）との接続を、２つのプラグＰ４で接続しているが、これらを１つのプラグＰ４で接続してもよい。但し、コンタクト領域に複数のプラグを設けることにより、接続不良を低減することができる。
【００５９】
また、ここでは、配線溝を形成した後、コンタクトホールを形成したが、プラグＰ４の形成領域の層間絶縁膜ＴＨ４（４層の膜ＴＨ４ａ〜ＴＨ４ｅ）をエッチングすることによりコンタクトホールを形成した後、上から２層のＳｉＣＮ膜ＴＨ４ｅおよびＴＥＯＳ膜ＴＨ４ｄをエッチングすることにより、配線溝を形成してもよい。
【００６０】
次いで、上記コンタクトホールおよび配線溝内を含む層間絶縁膜ＴＨ４上に、例えば窒化チタンからなるバリア膜（図示せず）をスパッタ法により堆積し、さらに、バリア膜上に、電界メッキ用のシード膜（図示せず）として例えば銅の薄膜をスパッタ法もしくはＣＶＤ法で形成する。次いで、シード膜上に、導電性膜として例えば銅膜を電解メッキ法などにより形成する。
【００６１】
次いで、銅膜に熱処理を施した後、配線溝以外の銅膜およびバリア膜をＣＭＰ法により除去することによりプラグＰ４および第４層配線Ｍ４を形成する。
【００６２】
なお、層間絶縁膜ＴＨ４を層間絶縁膜ＴＨ２と同様の構成とし、第４層配線Ｍ４を上記第２層配線Ｍ２と同様に形成してもよい。また、層間絶縁膜ＴＨ２を層間絶縁膜ＴＨ４と同様の構成とし、第２層配線Ｍ２を上記第４層配線Ｍ４と同様に形成してもよい。また、層間絶縁膜ＴＨ３を層間絶縁膜ＴＨ４と同様の構成とし、第３層配線Ｍ３を上記第４層配線Ｍ４と同様に形成してもよい。
【００６３】
次いで、第４層配線Ｍ４上に、絶縁膜として例えばＳｉＣＮ（炭窒化シリコン）膜ＴＨ５ａおよび酸化シリコン膜ＴＨ５ｂを順次ＣＶＤ法により堆積することにより層間絶縁膜ＴＨ５を形成する。このＳｉＣＮ膜ＴＨ５ａは、銅の拡散に対するバリア性や絶縁性に優れており、第４層配線（Ｃｕダマシン配線）Ｍ４上に用いて好適である。
【００６４】
次いで、層間絶縁膜ＴＨ５をエッチングすることにより、第４層配線Ｍ４上にコンタクトホールを形成する。次いで、例えばコンタクトホール内を含む層間絶縁膜ＴＨ５上に、バリア膜１０ａとして例えば窒化チタン（ＴｉＮ）膜をスパッタリング法により形成する。
【００６５】
次いで、バリア膜１０ａ上に、アルミニウム膜１０ｂをスパッタリング法により形成する。次いで、アルミニウム膜１０ｂ上に、反射防止膜として窒化チタン（ＴｉＮ）膜１０ｃをスパッタリング法により形成する。例えば、上記アルミニウム膜（１０ｂ）および窒化チタン膜（１０ｃ）は、同一のスパッタ装置内においてターゲットを変えながら連続成膜することが可能である。このように、連続成膜を行うことで、膜界面に異物や酸化物の少ない良好な積層膜（１０ｂおよび１０ｃ）を形成することができる。なお、ここで言うアルミニウム膜１０ｂは、他の金属を含有していてもよい。例えば、Ｃｕを数％程度含有する合金であってもよい。
【００６６】
次いで、バリア膜１０ａ、アルミニウム膜１０ｂおよび窒化チタン膜（反射防止膜）１０ｃの積層膜の上部に図示しないフォトレジスト膜を塗布し、露光・現像（フォトリソグラフィ）することにより第５層配線Ｍ５の形成領域にフォトレジスト膜を残存させる。このように、アルミニウム膜１０ｂ上に反射防止膜（窒化チタン膜１０ｃ）を形成することにより、パターン精度の向上を図ることができる。即ち、フォトレジスト膜内において、露光時に照射光がアルミニウム膜１０ｂから反射し、照射光と反射光とが干渉することによる解像不良を防止することができる。
【００６７】
次いで、このフォトレジスト膜をマスクに上記積層膜をエッチング（パターニング）することにより、第５層配線（アルミニウム配線）Ｍ５を形成するとともに、プラグＰ５を形成する。このプラグＰ５は、コンタクトホール内に埋め込まれたバリア膜１０ａとアルミニウム膜１０ｂよりなり、第５層配線Ｍ５は、層間絶縁膜ＴＨ５上のバリア膜１０ａおよびアルミニウム膜１０ｂよりなる。また、この第５層配線Ｍ５上には、窒化チタン膜（反射防止膜）１０ｃが配置される。なお、窒化チタン膜１０ｃは、導電性を有するため、第５層配線（アルミニウム配線）Ｍ５の一部として扱ってもよい。
【００６８】
次いで、図３に示すように、第５層配線Ｍ５上に第１保護膜（第１絶縁膜）として、例えば、酸化シリコン膜１２および窒化シリコン膜１３の積層膜を形成する。これらの膜は、それぞれプラズマＣＶＤ法により形成することができる。
【００６９】
次いで、図４に示すように、窒化シリコン膜１３上にフォトレジスト膜Ｒを塗布する。次いで、図５に示すように、フォトレジスト膜Ｒを、露光・現像することにより開口部ＯＡのフォトレジスト膜Ｒを除去する。この開口部ＯＡは、後述のパッド領域Ｐｄと対応する。この工程により、第１保護膜の表面（窒化シリコン膜１３の表面）が露出する。
【００７０】
次いで、図６に示すように、フォトレジスト膜Ｒをマスクに第１保護膜（酸化シリコン膜１２および窒化シリコン膜１３の積層膜）をエッチングすることにより、第１保護膜に開口部（ＯＡ）を形成する。さらに、続けて、窒化チタン膜（反射防止膜）１０ｃをエッチングする。これにより、開口部ＯＡからアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）が露出する。この露出領域がパッド領域Ｐｄとなる。
【００７１】
ここで、図６においては、１つのパッド領域Ｐｄしか示していないが、半導体装置（半導体チップ）の内部には、複数のパッド領域Ｐｄが形成され（図１４参照）、これら複数のパッド領域Ｐｄを一度に形成する。
【００７２】
よって、パッド領域Ｐｄの非開口を防止するため、オーバーエッチングを行うことが好ましい。即ち、窒化チタン膜（反射防止膜）１０ｃがエッチングされ、アルミニウム膜１０ｂの表面が露出した後も、エッチングを続け、パッド領域Ｐｄのアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）の表面を後退させる。言い換えれば、アルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）において、パッド領域Ｐｄに対応する凹部を形成する。ここで、オーバーエッチング量（後退量、凹部深さ）をＤとする。
【００７３】
このように、オーバーエッチングを行うことで、パッド領域Ｐｄの非開口、言い換えれば、パッド領域Ｐｄにおけるアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）の非露出を防止することができる。
【００７４】
特に、比較的膜厚の大きい第１保護膜（酸化シリコン膜１２および窒化シリコン膜１３の積層膜）と上記窒化チタン膜（反射防止膜）１０ｃを同時にエッチングする場合には、上記オーバーエッチングを行うことで、エッチングの制御性が容易となり、好ましい。
【００７５】
次いで、半導体基板（１）全体に洗浄処理を施し、残存するパーティクルなどを除去し、パッド領域Ｐｄを清浄化する。この洗浄液としては、例えば、フッ化アンモニウム、ホルムアルデヒドおよび水よりなる洗浄液を用いる。
【００７６】
次いで、図７に示すように、フォトレジスト膜Ｒをアッシング（灰化処理）などにより除去する。アッシング処理時間は、例えば、７０秒程度である。このアッシング処理は、アルミニウム膜１０ｂ（パッド領域Ｐｄ）の耐腐食性向上の役割も果たす。
【００７７】
次いで、パッド領域Ｐｄに対し、窒素系のプラズマガスを用いたプラズマ処理を施す。即ち、窒素または窒素化合物ガス（窒化系ガス）をプラズマ化した雰囲気にパッド領域Ｐｄを晒す。窒化系のプラズマガスとしては、ＮＨ３（アンモニア)のプラズマガスを用いる。このＮＨ３のプラズマガスにパッド領域Ｐｄを晒すこと（ＮＨ３プラズマ処理）により、パッド領域Ｐｄから露出したアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）が窒化され、窒化アルミニウム層（表面処理層、プラズマ処理層、硬質層）１５が形成される。
【００７８】
この窒化アルミニウム層１５は、窒素系のプラズマガスを用いたプラズマ処理により形成される層（膜）で、意図せず形成される自然窒化アルミニウム層より厚い層（膜）となる。
【００７９】
例えば、アルミニウム膜１０ｂ上に、窒素化合物系の膜（例えば、窒化チタン膜１０ｃや実施の形態２で説明するＳｉＯＮ膜１１のような窒素化合物を含有する反射防止膜）を成膜する際には、アルミニウムと窒素化合物とが反応し、窒化アルミニウムが形成され得る。このように意図せず形成される層（膜）をここでは、自然窒化アルミニウム層（膜）と言う。この自然窒化アルミニウム層は、上記工程においては、アルミニウム膜１０ｂと反射防止膜（窒化チタン膜１０ｃ）との境界に形成され得る。前述の窒化アルミニウム層１５は、この自然窒化アルミニウム層より厚く形成されるものである。
【００８０】
また、前述の窒化アルミニウム層１５の膜厚（平均膜厚）は、パッド領域Ｐｄの保護ができ、また、後述のプローブ針の応力やワイヤボンディング時の圧力により割れ、電気的接続が可能となる程度の膜厚が好ましく、好ましい膜厚の範囲は、１０ｎｍ以上３０ｎｍ以下である。
【００８１】
[刻印およびプローブテスト工程]
この後、必要に応じて、半導体基板（ウエハ）１のナンバリング（刻印）を行う。上記工程で形成される半導体素子（ＭＩＳＦＥＴ）、配線およびパッド領域Ｐｄなどは、略円状のウエハ上に矩形状に区画された複数のチップ領域に形成される。さらに、半導体装置の製造工程においては、複数枚のウエハを連続して処理することが多い。そこで、ウエハ毎に、ロット番号やウエハ番号等のウエハ情報をウエハの所定の領域に記載しておく。例えば、レーザーなどにより、ウエハの端部（チップとして用いない領域）に、ナンバー（記号）状に複数のドット状の凹部を形成する（レーザーネーミング）。
【００８２】
このナンバリング工程は、半導体装置の製造工程中のどの段階で行ってもよいが、あまり下層の領域に形成すると、その上に膜が何層も積層することとなり、各膜の干渉縞によってナンバー（記号）の認識し難くなる。また、この後の成膜工程は、後述する第２保護膜（１６）のみであり、後述するように、パッド領域Ｐｄの第２保護膜（１６）の除去工程と同時に、ナンバー上の第２保護膜（１６）を除去することもできる。よって、かかる段階において、ナンバリングを行うことが好ましい。
【００８３】
次いで、半導体基板（１）全体に洗浄処理を施し、レーザーネーミングにより生じたパーティクルやフォトレジスト膜の残渣等を除去する。この洗浄液としては、例えば、フッ化アンモニウム、ホルムアルデヒドおよび水よりなる洗浄液を用いる。次いで、純粋を用いたスクラブジェットにより、上記洗浄処理後に残存するパーティクルなどを除去する。
【００８４】
次いで、パッド領域Ｐｄに対し、アッシング（灰化処理）を施し、アルミニウム膜１０ｂ（パッド領域Ｐｄ）の耐腐食性を向上させるとともに、後述する第２保護膜（１６）の濡れ性を向上させる。これにより、アルミニウム膜１０ｂ（パッド領域Ｐｄ）と第２保護膜（１６）の密着性が向上し、第２保護膜（感光性ポリイミド膜１６）の露光・現像工程において、その解像が良好となる。上記アッシング処理時間は、例えば、１２０秒程度である。
【００８５】
次いで、リフレクション検査により、パッド領域Ｐｄ（アルミニウム膜１０ｂ）上の窒化チタン膜（反射防止膜）１０ｃの残渣の有無を調べる。
【００８６】
次いで、図８に示すように、パッド領域Ｐｄを含む第１保護膜上（窒化シリコン膜１３上）に、第２保護膜として、例えば、感光性ポリイミド膜（ＰＩＱ膜：Polyimide- isoindoloquinazolinedion膜）１６を塗布する。次いで、図９に示すように、感光性ポリイミド膜１６を、露光・現像することにより開口部ＯＡの感光性ポリイミド膜１６を除去する。この工程により、開口部ＯＡからアルミニウム膜１０ｂ（パッド領域Ｐｄ）が再び露出する。この感光性ポリイミド膜１６の現像液としては、例えば、ジメチルスルホキシド、ガンマーブチロラクトンおよび水よりなる現像液を用いる。なお、図９においては、第１保護膜（酸化シリコン膜１２、窒化シリコン膜１３）の開口部ＯＡと第２保護膜（感光性ポリイミド膜１６）の開口部ＯＡとを同じ大きさとしたが、第２保護膜の開口部を第１保護膜の開口部ＯＡより大きくしてもよい。
【００８７】
次いで、熱処理（キュア処理）を施すことにより、感光性ポリイミド膜（第２保護膜）１６を硬化させる。次いで、感光性ポリイミド膜１６に対しアッシング（灰化処理）を施し、パッド領域Ｐｄ上のポリイミドの残渣や感光性ポリイミド膜の表面上の異物などを除去する。
【００８８】
次いで、パッド領域Ｐｄを利用して、半導体装置の動作テストを行う。このように、半導体装置の製造工程の前工程（ダイシング前、ウエハ状態）において、半導体装置（集積回路）などの良否を判定することを「ウエハテスト」と言う。
【００８９】
このウエハテストとして、例えば、複数のパッド領域Ｐｄ(図１４参照)に対応したプローブ針（Ｎ）が設けられたプローブカードを用いて行う、「プローブテスト」がある。このプローブ針（Ｎ）を介してパッド領域Ｐｄに電気的信号を印加し、また、パッド領域Ｐｄから得られる信号を検知することにより、半導体装置の電気的特性を確認することができる。このテスト結果により、半導体装置（集積回路）の良否を判断することができる。
【００９０】
テスト内容に制限はないが、テストの種類としては、例えば、直流テスト、交流テスト、ファンクションテストなどがある。直流テストにより、例えば、断線やショートの有無の確認や、出力電圧（電流）の確認などを行うことができる。また、交流テストにより、例えば、出力信号の波形の確認などを行うことができる。また、ファンクションテストにより、データ書込みの可否やデータ保持時間の確認などを行うことができる。
【００９１】
ここで、本実施の形態においては、パッド領域Ｐｄに、窒素系のプラズマガスを用いたプラズマ処理を施し、その表面に、窒化アルミニウム層（表面処理層、プラズマ処理層、硬質層）１５を形成したので、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗を低減することができる。その結果、プローブテスト特性(検査特性)を向上させることができる。
【００９２】
即ち、パッド領域Ｐｄにプラズマにより強固に結合した処理膜である窒化アルミニウム層１５が形成されることで、プローブテストまでの工程の間に、パッド領域Ｐｄに自然酸化膜が形成されることを防止することができる。
【００９３】
また、図１０に示すように、プローブ針Ｎが、当接することにより、パッド領域Ｐｄ上の窒化アルミニウム層１５が割れ、その割れ目を介してパッド領域Ｐｄ（アルミニウム膜１０ｂ、第５層配線（アルミニウム配線）Ｍ５）とプローブ針（Ｎ）とを低抵抗で接触させることができる。図１０は、本実施の形態の半導体装置の効果を説明するための図であって、本実施の形態の半導体装置のパッド領域に対するプローブ針の当接状態を示す要部断面図である。図１１は、本実施の形態の半導体装置の効果を説明するための図であって、比較例の半導体装置のパッド領域に対するプローブ針の当接状態を示す要部断面図である。
【００９４】
これに対し、図１１に示すように、上記窒素系のプラズマガスを用いたプラズマ処理を施していない比較例の場合には、パッド領域Ｐｄ表面に自然酸化膜２５が形成される。この自然酸化膜２５は、その結合が強固ではなく、軟らかい。さらに、アルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）も比較的軟らかい性質を有するため、自然酸化膜２５に追従して下層のアルミニウム膜１０ｂも窪んでしまう。その結果、アルミニウム膜１０ｂとプローブ針Ｎが自然酸化膜２５を介して接触することとなり、接触抵抗が大きくなってしまう。このような現象は、プローブ圧力（後述のオーバードライブ量）を大きくしても改善が困難であることが本発明者らの検討により判明している。
【００９５】
したがって、図１１に示す比較例の場合においては、パッド領域Ｐｄに所望の電気的信号を印加することができず、また、パッド領域Ｐｄから得られる信号を正確に検知することができなくなる。よって、半導体装置（集積回路）の不良であるのか、また、パッド領域Ｐｄとプローブ針Ｎとの高抵抗化による不具合であるのかの判断ができず、正確なテスト(検査)を行うことができない。
【００９６】
図１２に、本実施の形態のＮＨ３プラズマ処理を施したパッド領域Ｐｄとプローブ針との抵抗値と、比較例の場合のパッド領域Ｐｄとプローブ針との抵抗値を示す。グラフの横軸はコンタクト回数（回）、縦軸は抵抗値（ＰＡＤ抵抗値：Ω（ｏｈｍ））を示す。
【００９７】
図１２に示すように、本実施の形態の場合は、比較例（Ｒｅｆ）に比べ、パッド領域Ｐｄとプローブ針との抵抗値（ＰＡＤ抵抗値）が低下している。ここで、プローブ針は、例えば、パッド領域Ｐｄの表面からの押し込み量（針先の食い込み量、オーバードライブ量）が６５μｍ程度となるように、オーバードライブしている。
【００９８】
図１３は、本実施の形態におけるパッド領域Ｐｄの抵抗値と、比較例の場合のパッド領域Ｐｄの抵抗値を示すグラフであるが、ここでは、横軸に抵抗値（Ω（ｏｈｍ））を、縦軸にコンタクト回数のパーセント（％）、即ち、コンタクト回数の全数に対する測定対象のコンタクト回数の割合を示す。測定対象のコンタクト回数とは、何回目の接触であるか、即ち、プローブ針の当接回数の累積を示す。
【００９９】
図１３において、グラフ（ａ）および（ｂ）は、比較例（リファレンス、Ｒｅｆ）の場合を示し、グラフ（ｃ）および（ｄ）が本実施の形態の場合を示す。グラフ（ｃ）の処理に対するリファレンスがグラフ（ａ）であり、グラフ（ｄ）の処理に対するリファレンスがグラフ（ｂ）である。図１３に示すように、グラフ（ｃ）および（ｄ）ともに、リファレンス（（ａ）（ｂ））より抵抗値が下がっている。
【０１００】
このように、本実施の形態においては、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗の低抵抗化を図ることができることが確認できた。その結果、プローブテストの検査精度の向上を図ることができる。また、検査時間の短縮化を図ることができる。よって、半導体装置の製造歩留まりの向上、半導体装置の製造のスループットの向上を図ることができる。また、半導体装置の信頼性を高めることができる。
【０１０１】
なお、上記窒素系プラズマ処理に変えて、酸化系（酸素系）プラズマ処理を行うことも考えられる。例えば、酸素（Ｏ２）プラズマ処理により、パッド領域Ｐｄにプラズマにより強固に結合した処理膜である酸化アルミニウム層を形成しても類似の効果が想定される。
【０１０２】
しかしながら、プラズマ処理工程とプローブテスト工程との間には、種々のエッチング工程（現像工程も含む）や洗浄工程が生じ得る。これらの工程においては、酸化膜を溶かす薬剤を用いていることが多い。また、多くのパーティクルや膜残渣などは酸化系の膜であることが多いため、上記酸化膜を溶かす薬剤（酸化膜除去剤）が好適に用いられることも多い。
【０１０３】
例えば、上記製造工程においても、プラズマ処理工程とプローブテスト工程との間には、<1>レーザーネーミングにより生じたパーティクル等を除去するための洗浄工程や、<2>感光性ポリイミド膜１６の現像工程などがある。よって、これらの工程により、パッド領域Ｐｄは、洗浄液や現像液に晒されることとなる。前述したように、上記洗浄液は、例えば、フッ化アンモニウムおよびホルムアルデヒドを含有し、また、上記現像液は、例えば、ジメチルスルホキシドおよびガンマーブチロラクトンを含有する。これらの薬剤は、酸化アルミニウム膜を溶かし得るものである。
【０１０４】
したがって、酸化系プラズマ処理によりパッド領域Ｐｄに酸化アルミニウム層を形成した場合、エッチング液（現像液も含む）や洗浄液によって酸化アルミニウム層が溶けてしまう。その結果、プローブテスト工程前には、自然酸化膜がつくこととなり、結果として図１１に示す状態と同様の構成となってしまう。
【０１０５】
これに対し、本実施の形態のように、窒化アルミニウム層１５を形成しておけば、上記エッチング工程（現像工程も含む）や洗浄工程で溶けることがなく、また、自然酸化膜の形成を防止する保護膜ともなる。
【０１０６】
さらに、プローブテスト工程においては、前述したように、上記窒化アルミニウム層１５の硬質性を利用して、プローブ針を割り入れることにより、容易に下層のアルミニウム膜１０ｂ（パッド領域Ｐｄ）との接触を図ることができる。
【０１０７】
[実装工程]
上記プローブテスト工程後においては、半導体基板（ウエハ）１を切断（ダイシング）して複数の半導体チップＣＨＰに分離（個片化）する。なお、ダイシングの前に、半導体基板（ウエハ）１の裏面研削を行い、半導体基板１を薄膜化してもよい。図１４に、ダイシング後の半導体チップの一例を示す。図示するように、略矩形の形状に切断された半導体チップＣＨＰにおいては、素子形成領域ＥＡの周囲に、複数のパッド領域Ｐｄが配置される。
【０１０８】
次いで、図１５に示すように、配線基板ＷＢ上に半導体チップＣＨＰを搭載（接着）する（ダイボンディング）。この配線基板ＷＢのチップ搭載面側には端子(外部端子)ＴＥが形成されている。次いで、半導体チップＣＨＰに形成されているパッド領域Ｐｄと、配線基板ＷＢに形成されている端子ＴＥとを、金線などからなるワイヤ（導電性部材）Ｗで接続する（ワイヤボンディング）。具体的には、図１６に示すように、第１保護膜（１２、１３）および第２保護膜（１６）の開口部（ＯＡ）から露出しているパッド領域ＰｄにワイヤＷが接続される。このとき、パッド領域Ｐｄ表面の窒化アルミニウム層１５は薄膜であるため容易に砕け（割け）、下層のアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）とワイヤＷとの電気的導通に支障はない。即ち、窒化アルミニウム層１５の複数の割れ目(図示せず)を介してパッド領域Ｐｄ（アルミニウム膜１０ｂ、第５層配線（アルミニウム配線）Ｍ５）とワイヤＷとの電気的接続を図ることができる。
【０１０９】
その後、図１７に示すように、半導体チップＣＨＰおよびワイヤＷを覆うように樹脂ＭＲで封止する。この樹脂ＭＲは、外部からの衝撃や不純物の浸入から半導体チップＣＨＰを保護するために設けられるものである。続いて、配線基板ＷＢの裏面（チップ搭載面とは反対側の面）に外部接続端子となる半田ボールＳＢを形成する。
【０１１０】
以上の工程により、半導体装置を製造することができる。なお、本実施の形態においては、ワイヤボンディングを例に説明したが、フェイスダウンボンディングを行っても良い。
【０１１１】
例えば、上記プローブテストを行った後、パッド領域Ｐｄ上にバンプ電極を形成し、配線基板上に、バンプ電極形成側（フェース側）を下にして搭載し、樹脂封止してもよい。
【０１１２】
また、上記工程においては、第１〜第４層配線をダマシン配線としたが、これに限られるものではなく、例えば、導電性膜（金属膜）のパターニングにより各配線を形成してもよい。
【０１１３】
また、上記工程においては、半導体素子としてＭＩＳＦＥＴを例示したが、これに限られるものではなく、他の素子、例えば、抵抗素子やメモリなど、種々の素子を形成することができる。
【０１１４】
（実施の形態２）
上記実施の形態１においては、パッド領域Ｐｄに対し、窒素系のプラズマガスを用いたプラズマ処理を施す際、ＮＨ３のプラズマガスを用いたが、この他の窒素系のプラズマガスを用いてもよい。図１８〜図２０は、本実施の形態の半導体装置の効果を説明するための図である。
【０１１５】
（応用例１）
応用例１として、Ｎ２(窒素)のプラズマガスを用いてもよい。なお、プラズマガス種以外は、実施の形態１と同じであるため、半導体装置の構成および製造工程についての説明は省略する。
【０１１６】
図１８に、本実施の形態の応用例１である、Ｎ２プラズマ処理を施したパッド領域Ｐｄとプローブ針との抵抗値と、比較例（Ｒｅｆ）の場合のパッド領域Ｐｄとプローブ針との抵抗値を示す。グラフの横軸はコンタクト回数（回）、縦軸は抵抗値（ＰＡＤ抵抗値：Ω（ｏｈｍ））を示す。
【０１１７】
図１８に示すように、本応用例１においても、比較例に比べ、ＰＡＤ抵抗値が低下している。また、プローブ針（Ｎ）は、例えば、パッド領域Ｐｄの表面からの押し込み量が６５μｍ程度となるように、オーバードライブしている。
【０１１８】
このように、Ｎ２プラズマ処理を施した場合も、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗の低抵抗化が確認できた。
【０１１９】
（応用例２）
応用例２として、Ｎ２Ｏ（亜酸化窒素）のプラズマガスを用いてもよい。なお、プラズマガス種以外は、実施の形態１と同じであるため、半導体装置の構成および製造工程についての説明は省略する。
【０１２０】
図１９に、本実施の形態の応用例２である、Ｎ２Ｏプラズマ処理を施したパッド領域Ｐｄとプローブ針との抵抗値と、比較例（Ｒｅｆ）の場合のパッド領域Ｐｄとプローブ針との抵抗値を示す。グラフの横軸はコンタクト回数（回）、縦軸は抵抗値（ＰＡＤ抵抗値：Ω（ｏｈｍ））を示す。
【０１２１】
図１９に示すように、本応用例２においても、比較例に比べ、ＰＡＤ抵抗値が低下している。また、プローブ針（Ｎ）は、例えば、パッド領域Ｐｄの表面からの押し込み量が６５μｍ程度となるように、オーバードライブしている。
【０１２２】
このように、Ｎ２Ｏプラズマ処理を施した場合も、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗の低抵抗化が確認できた。
【０１２３】
（応用例３）
応用例３として、Ｎ２（窒素）およびＯ２（酸素）の混合ガスをプラズマ化したガスを用いてもよい。なお、プラズマガス種以外は、実施の形態１と同じであるため、半導体装置の構成および製造工程についての説明は省略する。
【０１２４】
図２０は、本実施の形態の応用例３であるＮ２およびＯ２の混合プラズマ処理を施したパッド領域Ｐｄの抵抗値を示すグラフである。横軸は抵抗値（Ω（ｏｈｍ））、縦軸はコンタクト回数のパーセント（％）を示す。Ｏ２の含有率は、例えば５０Ｖｏｌ％程度である。
【０１２５】
グラフ（ｅ）がＮ２およびＯ２の混合プラズマ処理のグラフであり、グラフ（ｆ）は、上記応用例１で説明したＮ２プラズマ処理のグラフである。
【０１２６】
図２０に示すように、本応用例３においても、ＰＡＤ抵抗値が低下している。なお、プローブ針（Ｎ）は、例えば、パッド領域Ｐｄの表面からの押し込み量が６５μｍ程度となるように、オーバードライブしている。
【０１２７】
このように、Ｎ２およびＯ２の混合プラズマ処理を施した場合も、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗の低抵抗化を図ることができることが確認できた。
【０１２８】
以上詳細に説明したように、窒素系のプラズマガスを用いたプラズマ処理としては、ＮＨ３の他、Ｎ２およびＮ２Ｏのいずれかをプラズマ化したガスを用いることができる。また、Ｎ２については、Ｏ２を含有させてもよい。
【０１２９】
なお、上記実施の形態１および実施の形態２（応用例１〜３）においては、オーバードライブ量を６５μｍに設定したが、かかる数値に限定されるものではない。但し、接触抵抗の低下を図るためには、オーバードライブを行うことが好ましく、前述の窒化アルミニウム層の好適な膜厚に対応して設定することが好ましい。オーバードライブ量の範囲は、好ましくは５０μｍ以上、より好ましくは６０μｍ以上７０μｍ以下である。このオーバードライブにより、パッド領域Ｐｄに、プローブ痕（プローブ針が接触した痕跡）が形成される。
【０１３０】
（実施の形態３）
上記実施の形態１においては、反射防止膜として、窒化チタン膜１０ｃを用いたが、本実施の形態においては、反射防止膜としてＳｉＯＮ（酸窒化シリコン）膜１１を用いる。なお、窒化チタン膜１０ｃは導電性膜であるが、ＳｉＯＮ膜１１は、絶縁膜である。図２１〜図２８は、本実施の形態の半導体装置の製造工程を示す要部断面図である。
【０１３１】
なお、反射防止膜（１１）以外の構成は、実施の形態１と同様であるため、半導体装置の構成の詳細な説明は省略する(図１、図１６等参照)。
【０１３２】
また、第３層配線Ｍ３の形成工程までは、実施の形態１と同様であるため、その詳細な説明を省略する(図１および[Ｍ１〜Ｍ３形成工程]の欄を参照)。
【０１３３】
図２１〜図２８を参照しながら、第４層配線Ｍ４の形成工程以降の工程について説明する。
【０１３４】
図２１に示すように、第４層配線Ｍ４およびプラグＰ４を、実施の形態１と同様に、層間絶縁膜ＴＨ４中に形成する。この層間絶縁膜ＴＨ４は、ＳｉＣＮ膜ＴＨ４ａ、ＴＥＯＳ膜ＴＨ４ｂ、ＳｉＣＮ膜ＴＨ４ｃ、ＴＥＯＳ膜ＴＨ４ｄおよびＳｉＣＮ膜ＴＨ４ｅが下から順次積層された５つの絶縁膜よりなる。なお、図２１においては、１つの第４層配線Ｍ４と第３層配線（Ｍ３、図２１においては図示せず）との接続を、２つのプラグＰ４で接続しているが、これらを１つのプラグＰ４で接続してもよい。但し、コンタクト領域に複数のプラグを設けることにより、接続不良を低減することができる。
【０１３５】
次いで、第４層配線Ｍ４上に、絶縁膜として例えばＳｉＣＮ（炭窒化シリコン）膜ＴＨ５ａおよび酸化シリコン膜ＴＨ５ｂを順次ＣＶＤ法により堆積することにより層間絶縁膜ＴＨ５を形成する。このＳｉＣＮ膜ＴＨ５ａは、銅の拡散に対するバリア性や絶縁性に優れており、第４層配線（Ｃｕダマシン配線）Ｍ４上に用いて好適である。
【０１３６】
次いで、層間絶縁膜ＴＨ５をエッチングすることにより、第４層配線Ｍ４上にコンタクトホールを形成する。次いで、例えばコンタクトホール内を含む層間絶縁膜ＴＨ５上に、バリア膜１０ａとして例えば窒化チタン（ＴｉＮ）膜をスパッタリング法により形成する。
【０１３７】
次いで、バリア膜１０ａ上に、アルミニウム膜１０ｂをスパッタリング法により形成する。次いで、アルミニウム膜１０ｂ上に、反射防止膜としてＳｉＯＮ(酸窒化シリコン)膜１１をＣＶＤ法により形成する。なお、ここで言うアルミニウム膜は、他の金属を含有していてもよい。例えば、Ｃｕを数％程度含有していてもよい。
【０１３８】
次いで、バリア膜１０ａ、アルミニウム膜１０ｂおよびＳｉＯＮ膜（反射防止膜）１１の積層膜の上部に図示しないフォトレジスト膜を塗布し、露光・現像（フォトリソグラフィ）することにより第５層配線Ｍ５の形成領域にフォトレジスト膜を残存させる。このように、アルミニウム膜１０ｂ上に反射防止膜（ＳｉＯＮ膜１１）を形成することにより、パターン精度の向上を図ることができる。即ち、フォトレジスト膜内において、露光時に照射光がアルミニウム膜１０ｂから反射し、照射光と反射光とが干渉することによる解像不良を防止することができる。
【０１３９】
次いで、このフォトレジスト膜をマスクに上記積層膜をエッチング（パターニング）することにより、第５層配線（アルミニウム配線）Ｍ５を形成するとともに、プラグＰ５を形成する。このプラグＰ５は、コンタクトホール内に埋め込まれたバリア膜１０ａとアルミニウム膜１０ｂよりなり、第５層配線Ｍ５は、層間絶縁膜ＴＨ５上のバリア膜１０ａおよびアルミニウム膜１０ｂよりなる。また、この第５層配線Ｍ５上には、ＳｉＯＮ膜（反射防止膜）１１が配置される。
【０１４０】
次いで、図２２に示すように、第５層配線Ｍ５上に第１保護膜（第１絶縁膜）として、例えば、酸化シリコン膜１２および窒化シリコン膜１３の積層膜を形成する。これらの膜は、それぞれプラズマＣＶＤ法により形成することができ、酸化シリコン膜１２の膜厚は、例えば、５０ｎｍ程度で、窒化シリコン膜１３の膜厚は、例えば、６００ｎｍ程度である。
【０１４１】
次いで、図２３に示すように、窒化シリコン膜１３上にフォトレジスト膜Ｒを塗布する。次いで、図２４に示すように、フォトレジスト膜Ｒを、露光・現像することにより開口部ＯＡのフォトレジスト膜Ｒを除去する。この開口部ＯＡは、後述のパッド領域Ｐｄと対応する。この工程により、第１保護膜の表面（酸化シリコン膜１２の表面）が露出する。
【０１４２】
次いで、図２５に示すように、フォトレジスト膜Ｒをマスクに第１保護膜（酸化シリコン膜１２および窒化シリコン膜１３の積層膜）をエッチングすることにより、第１保護膜に開口部（ＯＡ）を形成する。さらに、続けて、ＳｉＯＮ膜（反射防止膜）１１をエッチングする。これにより、開口部ＯＡからアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）が露出する。この露出領域がパッド領域Ｐｄとなる。
【０１４３】
ここで、図２５においては、１つのパッド領域Ｐｄしか示していないが、半導体装置（半導体チップ）の内部には、複数のパッド領域Ｐｄが形成され（図１４参照）、これら複数のパッド領域Ｐｄを一度に形成する。
【０１４４】
よって、パッド領域Ｐｄの非開口を防止するため、オーバーエッチングを行うことが好ましい。即ち、ＳｉＯＮ膜（反射防止膜）１１がエッチングされ、アルミニウム膜１０ｂの表面が露出した後も、エッチングを続け、パッド領域Ｐｄのアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）の表面を後退させる。言い換えれば、アルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）において、パッド領域Ｐｄに対応する凹部を形成する。ここで、オーバーエッチング量（後退量、凹部深さ）をＤとする。
【０１４５】
このように、オーバーエッチングを行うことで、パッド領域Ｐｄの非開口、言い換えれば、パッド領域Ｐｄにおけるアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）の非露出を防止することができる。なお、実施の形態１と異なり、ＳｉＯＮ膜（絶縁膜）１１とアルミニウム膜１０ｂとのエッチング選択比は、窒化チタン膜１０ｃとアルミニウム膜１０ｂとのエッチング選択比より大きいため、オーバーエッチング量Ｄを小さくすることができる。
【０１４６】
次いで、半導体基板（１）全体に洗浄処理を施し、残存するパーティクルなどを除去し、パッド領域Ｐｄを清浄化する。この洗浄液としては、例えば、フッ化アンモニウム、ホルムアルデヒドおよび水よりなる洗浄液を用いる。
【０１４７】
次いで、図２６に示すように、フォトレジスト膜Ｒをアッシング（灰化処理）などにより除去する。このアッシング処理は、アルミニウム膜１０ｂ（パッド領域Ｐｄ）の耐腐食性向上の役割も果たす。
【０１４８】
次いで、パッド領域Ｐｄに対し、窒素系のプラズマガスを用いたプラズマ処理を施す。即ち、窒素または窒素化合物ガス（窒化系ガス）をプラズマ化した雰囲気にパッド領域Ｐｄを晒す。窒化系のプラズマガスとしては、ＮＨ３のプラズマガスを用いる。このＮＨ３のプラズマガスにパッド領域Ｐｄを晒すこと（ＮＨ３プラズマ処理）により、パッド領域Ｐｄから露出したアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）が窒化され、窒化アルミニウム層（表面処理層、プラズマ処理層、硬質層）１５が形成される。
【０１４９】
この窒化アルミニウム層１５は、窒素系のプラズマガスを用いたプラズマ処理により形成される層（膜）で、意図せず形成される自然窒化アルミニウム層より厚い層（膜）となる。
【０１５０】
例えば、アルミニウム膜１０ｂ上に、窒素化合物系の膜（例えば、ＳｉＯＮ膜１１）を成膜する際には、アルミニウムと窒素化合物とが反応し、窒化アルミニウムが形成され得る。特に、ＳｉＯＮ膜１１をプラズマＣＶＤで成膜する場合には、窒素とアルミニウムとの反応が生じやすい。このように意図せず形成される層（膜）をここでは、自然窒化アルミニウム層（膜）と言う。この自然窒化アルミニウム層は、上記工程においては、アルミニウム膜１０ｂと反射防止膜（ＳｉＯＮ膜１１）との境界に形成され得る。前述の窒化アルミニウム層１５は、この自然窒化アルミニウム層より厚く形成されるものである。
【０１５１】
また、前述の窒化アルミニウム層１５の膜厚（平均膜厚）は、パッド領域Ｐｄの保護ができ、また、後述のプローブ針の応力やワイヤボンディング時の圧力により割れ、電気的接続が可能となる程度の膜厚が好ましく、好ましい膜厚の範囲は、１０ｎｍ以上３０ｎｍ以下である。
【０１５２】
[刻印およびプローブテスト工程]
この後、必要に応じて、半導体基板（ウエハ）１のナンバリング（刻印）を行う。上記工程で形成される半導体素子（ＭＩＳＦＥＴ）、配線およびパッド領域Ｐｄなどは、略円状のウエハ上に矩形状に区画された複数のチップ領域に形成される。さらに、半導体装置の製造工程においては、複数枚のウエハを連続して処理することが多い。そこで、ウエハ毎に、ロット番号やウエハ番号等のウエハ情報をウエハの所定の領域に記載しておく。例えば、レーザーなどにより、ウエハの端部（チップとして用いない領域）に、ナンバー（記号）状に複数のドット状の凹部を形成する（レーザーネーミング）。
【０１５３】
このナンバリング工程は、半導体装置の製造工程中のどの段階で行ってもよいが、あまり下層の領域に形成すると、その上に膜が何層も積層することとなり、各膜の干渉縞によってナンバー（記号）が認識し難くなる。また、この後の成膜工程は、後述する第２保護膜（１６）のみであり、後述するように、パッド領域Ｐｄの第２保護膜（１６）の除去工程と同時に、ナンバー上の第２保護膜（１６）を除去することもできる。よって、かかる段階において、ナンバリングを行うことが好ましい。
【０１５４】
次いで、半導体基板（１）全体に洗浄処理を施し、レーザーネーミングにより生じたパーティクルやフォトレジスト膜の残渣等を除去する。この洗浄液としては、例えば、フッ化アンモニウム、ホルムアルデヒドおよび水よりなる洗浄液を用いる。次いで、純粋を用いたスクラブジェットにより、上記洗浄処理後に残存するパーティクルなどを除去する。
【０１５５】
次いで、パッド領域Ｐｄに対し、アッシング（灰化処理）を施し、アルミニウム膜１０ｂ（パッド領域Ｐｄ）の耐腐食性を向上させるとともに、後述する第２保護膜（１６）の濡れ性を向上させる。これにより、アルミニウム膜１０ｂ（パッド領域Ｐｄ）と第２保護膜（１６）の密着性が向上し、第２保護膜（感光性ポリイミド膜１６）の露光・現像工程において、その解像が良好となる。
【０１５６】
次いで、リフレクション検査により、パッド領域Ｐｄ（アルミニウム膜１０ｂ）上のＳｉＯＮ膜（反射防止膜）１１の残渣の有無を調べる。ＳｉＯＮ膜（反射防止膜）１１が残存している場合には、再度エッチングを行う。
【０１５７】
次いで、図２７に示すように、パッド領域Ｐｄを含む第１保護膜上（窒化シリコン膜１３上）に、第２保護膜として、例えば、感光性ポリイミド膜（ＰＩＱ膜：Polyimide- isoindoloquinazolinedion膜）１６を塗布する。次いで、図２８に示すように、感光性ポリイミド膜１６を、露光・現像することにより開口部ＯＡの感光性ポリイミド膜１６を除去する。この工程により、開口部ＯＡからアルミニウム膜１０ｂ（パッド領域Ｐｄ）が再び露出する。この感光性ポリイミド膜１６の現像液としては、例えば、ジメチルスルホキシド、ガンマーブチロラクトンおよび水よりなる現像液を用いる。なお、図２８においては、第１保護膜（酸化シリコン膜１２、窒化シリコン膜１３）の開口部ＯＡと第２保護膜（感光性ポリイミド膜１６）の開口部ＯＡとを同じ大きさとしたが、第２保護膜の開口部を第１保護膜の開口部ＯＡより大きくしてもよい。
【０１５８】
次いで、熱処理（キュア処理）を施すことにより、感光性ポリイミド膜（第２保護膜）１６を硬化させる。次いで、感光性ポリイミド膜１６に対しアッシング（灰化処理）を施し、パッド領域Ｐｄ上のポリイミドの残渣や感光性ポリイミド膜の表面上の異物などを除去する。
【０１５９】
次いで、パッド領域Ｐｄを利用して、半導体装置の動作テストを行う。このように、半導体装置の製造工程の前工程（ダイシング前、ウエハ状態）において、半導体装置（集積回路）などの良否を判定することを「ウエハテスト」と言う。
【０１６０】
このウエハテストとして、例えば、複数のパッド領域Ｐｄ(図１４参照)に対応したプローブ針（Ｎ）が設けられたプローブカードを用いて行う、「プローブテスト」がある。このプローブ針（Ｎ）を介してパッド領域Ｐｄに電気的信号を印加し、また、パッド領域Ｐｄから得られる信号を検知することにより、半導体装置の電気的特性を確認することができる。このテスト結果により、半導体装置（集積回路）の良否を判断することができる。
【０１６１】
テスト内容に制限はないが、テストの種類としては、例えば、直流テスト、交流テスト、ファンクションテストなどがある。直流テストにより、例えば、断線やショートの有無の確認や、出力電圧（電流）の確認などを行うことができる。また、交流テストにより、例えば、出力信号の波形の確認などを行うことができる。また、ファンクションテストにより、データ書込みの可否やデータ保持時間の確認などを行うことができる。
【０１６２】
ここで、本実施の形態においては、パッド領域Ｐｄに、窒素系のプラズマガスを用いたプラズマ処理を施し、その表面に、窒化アルミニウム層（表面処理層、プラズマ処理層、硬質層）１５を形成したので、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗を低減することができる。その結果、プローブテスト特性(検査特性)を向上させることができる。
【０１６３】
即ち、パッド領域Ｐｄにプラズマにより強固に結合した処理膜である窒化アルミニウム層１５が形成されることで、プローブテストまでの工程の間に、パッド領域Ｐｄに自然酸化膜が形成されることを防止することができる。
【０１６４】
なお、実施の形態１においても説明したが、上記窒素系プラズマ処理に変えて、酸化系（酸素系）プラズマ処理を行うことも考えられる。例えば、酸素（Ｏ２）プラズマ処理により、パッド領域Ｐｄにプラズマにより強固に結合した処理膜である酸化アルミニウム層を形成しても類似の効果が想定される。
【０１６５】
しかしながら、プラズマ処理工程とプローブテスト工程との間には、種々のエッチング工程（現像工程も含む）や洗浄工程が生じ得る。これらの工程においては、酸化膜を溶かす薬剤を用いていることが多い。また、多くのパーティクルや膜残渣などは酸化系の膜であることが多いため、上記酸化膜を溶かす薬剤（酸化膜除去剤）が好適に用いられることも多い。
【０１６６】
例えば、上記製造工程においても、プラズマ処理工程とプローブテスト工程との間には、<1>レーザーネーミングにより生じたパーティクル等を除去するための洗浄工程や、<2>感光性ポリイミド膜１６の現像工程などがある。よって、これらの工程により、パッド領域Ｐｄは、洗浄液や現像液に晒されることとなる。前述したように、上記洗浄液は、例えば、フッ化アンモニウムおよびホルムアルデヒドを含有し、また、上記現像液は、例えば、ジメチルスルホキシドおよびガンマーブチロラクトンを含有する。これらの薬剤は、酸化アルミニウム膜を溶かし得るものである。
【０１６７】
したがって、酸化系プラズマ処理によりパッド領域Ｐｄに酸化アルミニウム層を形成した場合、エッチング液（現像液も含む）や洗浄液によって酸化アルミニウム層が溶けてしまう。その結果、プローブテスト工程前には、自然酸化膜がつくこととなり、結果としてプローブ針との接触抵抗が大きくなってしまう（図１１参照）。
【０１６８】
これに対し、本実施の形態のように、窒化アルミニウム層１５を形成しておけば、上記エッチング工程（現像工程も含む）や洗浄工程で溶けることがなく、また、自然酸化膜の形成を防止する保護膜ともなる。
【０１６９】
さらに、プローブテスト工程においては、前述したように、上記窒化アルミニウム層１５の硬質性を利用して、プローブ針を割り入れることにより、容易に下層のアルミニウム膜（パッド領域Ｐｄ）との接触を図ることができる。
【０１７０】
上記プローブテストの後は、上記実施の形態１と同様に、半導体基板（ウエハ）１を切断（ダイシング）して各半導体チップＣＨＰに分離（個片化）した後、配線基板ＷＢ上に半導体チップＣＨＰを搭載（接着）する（ダイボンディング）。さらに、この後、パッド領域Ｐｄと、配線基板ＷＢに形成されている端子ＴＥとを、金線などからなるワイヤＷで接続する（ワイヤボンディング）した後、半導体チップＣＨＰおよびワイヤＷを覆うように樹脂ＭＲで封止する（図１４〜図１７参照）。続いて、配線基板ＷＢの裏面（チップ搭載面とは反対側の面）に外部接続端子となる半田ボールＳＢを形成する。
【０１７１】
以上の工程により、半導体装置を製造することができる。なお、本実施の形態においては、ワイヤボンディングを例に説明したが、フェイスダウンボンディングを行っても良い。
【０１７２】
例えば、上記プローブテストを行った後、パッド領域Ｐｄ上にバンプ電極を形成し、配線基板上に、バンフ電極形成側（フェース側）を下にして搭載し、樹脂封止してもよい。
【０１７３】
また、本実施の形態においても、第１〜第４層配線（ダマシン配線）を、導電性膜（金属膜）のパターニングにより各配線を形成してもよい。
【０１７４】
また、本実施の形態においても、半導体素子として、ＭＩＳＦＥＴ以外に、他の素子、例えば、抵抗素子やメモリなど、種々の素子を形成してもよい。
【０１７５】
以上、本発明者によってなされた発明をその実施の形態１〜３に基づき具体的に説明したが、本発明は上記実施の形態１〜３に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１７６】
本発明は、半導体装置および半導体装置の製造方法、特に、パッドを有する半導体装置の構成、およびパッドを有する半導体装置の製造方法に適用して好適なものである。
【符号の説明】
【０１７７】
１ 半導体基板
２ 素子分離領域
３ｎ ソース、ドレイン領域
３ｐ ソース、ドレイン領域
１０ａ バリア膜
１０ｂ アルミニウム膜
１０ｃ 窒化チタン膜
１１ ＳｉＯＮ膜
１２ 酸化シリコン膜
１３ 窒化シリコン膜
１５ 窒化アルミニウム層
１６ 感光性ポリイミド膜
２５ 自然酸化膜
ＣＨＰ 半導体チップ
Ｄ オーバーエッチング量
ＥＡ 素子形成領域
Ｇ ゲート電極
Ｍ１ 第１層配線
Ｍ２ 第２層配線
Ｍ３ 第３層配線
Ｍ４ 第４層配線
Ｍ５ 第５層配線
ＭＲ 樹脂
Ｎ プローブ針
ＯＡ 開口部
Ｐ１ プラグ
Ｐ２ プラグ
Ｐ３ プラグ
Ｐ４ プラグ
Ｐ５ プラグ
Ｐｄ パッド領域
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
Ｒ フォトレジスト膜
ＳＢ 半田ボール
ＴＥ 端子
ＴＨ１ 層間絶縁膜
ＴＨ１ａ 層間絶縁膜
ＴＨ１ｂ 配線溝用絶縁膜
ＴＨ２ 層間絶縁膜
ＴＨ３ 層間絶縁膜
ＴＨ４ 層間絶縁膜
ＴＨ４ａ ＳｉＣＮ膜
ＴＨ４ｂ ＴＥＯＳ膜
ＴＨ４ｃ ＳｉＣＮ膜
ＴＨ４ｄ ＴＥＯＳ膜
ＴＨ４ｅ ＳｉＣＮ膜
ＴＨ５ 層間絶縁膜
ＴＨ５ａ ＳｉＣＮ膜
ＴＨ５ｂ 酸化シリコン膜
Ｗ ワイヤ
ＷＢ 配線基板
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、特に、パッドを有する半導体装置の構成、およびパッドを有する半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置は、半導体基板上に形成されたＭＩＳＦＥＴなどの半導体素子と、この半導体素子の上方に形成された多層の配線を有する。そして、最上層の配線は、保護膜で覆われ、この保護膜の開口部が、ボンディングパッドとなっている。このボンディングパッドは、外部端子との電気的接続を測るための領域である。
【０００３】
上記ボンディングパッドを利用することにより、針（プローブ針）を介して通電し、半導体装置の電気的特性を調べることができる。このような検査をプローブテストと言う。
【０００４】
例えば、下記特許文献１（特開２００２−７５９９６号公報）には、所望の素子領域および配線層の形成された半導体基板表面にパッシベーション膜を形成する工程と、外部接続を行うべきパッド領域を露呈せしめるべく、パッシベーション膜をエッチングするエッチング加工工程と、が開示されている。さらに、エッチング加工工程後、弗化アンモニウム含有液を用いて配線層表面をエッチングする工程と、エッチングする工程後、配線層表面に酸素プラズマ処理又はアッシング処理を行う処理工程により、パッドの接触不良を防止し、信頼性の高い半導体装置を提供する技術が開示されている。
【０００５】
また、下記特許文献２（特開平１０−１６３２８０号公報）には、被検査体の電極に接触子を接触させて被検査体の電気的特性検査を行う検査方法が開示されている。具体的に、プラズマ処理室において被検査体をプラズマ処理して電極表面の酸化膜を除去した後、この被検査体を検査室へ搬送し、検査室においてプラズマ処理後の被検査体の電極と接触子とを接触させて被検査体の電気的特性検査を行うことにより、針先への酸化アルミニウムの削り屑の付着を防止する技術が開示されている。
【０００６】
また、下記特許文献３（特開平４−１８６８３８号公報）には、Ａｌ又はＡｌ合金からなる配線を形成した後に、配線の少なくとも上表面の汚染層を除去する除去処理を行い、その後大気にさらすことなく配線の表面の改質処理を行う技術が開示されている。
【０００７】
また、下記特許文献４（特開平２−１４０９２３号公報）には、アルミニウム合金膜パターンを大気中にさらすことなく、アンモニアを主としたガスを用いてプラズマ処理することにより、アルミニウム合金膜のエッチング後の基板表面に付着した塩素および塩化物を効率よく除去し、配線の腐食を防止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−７５９９６号公報
【特許文献２】特開平１０−１６３２８０号公報
【特許文献３】特開平４−１８６８３８号公報
【特許文献４】特開平２−１４０９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者の検討によれば、上記のようなパッドを有する半導体装置の製造工程のうち、上記プローブテストにおいて、追って詳細に説明するように、パッドとプローブとの接触抵抗が上昇し、効率よく検査が行えない状況が生じた。
【００１０】
そこで、本発明の目的は、半導体装置の検査特性を向上させることができる半導体装置の製造方法を提供することにある。
【００１１】
また、本発明の他の目的は、半導体装置の検査特性を向上させることができる半導体装置の構成を提供することにある。
【００１２】
本発明の上記目的およびその他の目的と新規な特徴は、本願明細書の記載および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、（ａ）基板の上方にアルミニウムを含有する導電性膜を形成する工程と、（ｂ）前記導電性膜をパターニングすることにより配線を形成する工程と、（ｃ）前記配線の上部に第１絶縁膜を形成する工程と、を有する。そして、さらに、（ｄ）前記第１絶縁膜をエッチングすることにより、前記配線のパッド領域を露出する工程と、（ｅ）前記パッド領域に、窒素系のプラズマガスを用いたプラズマ処理を行う工程と、（ｆ）前記（ｅ）工程の後、前記パッド領域にプローブ針を当接し、前記パッド領域に通電する工程と、を有する。
【００１５】
本願において開示される発明のうち、代表的な実施の形態に示される半導体装置は、（ａ）半導体基板の上方に形成されたアルミニウムを含有する配線と、（ｂ）前記配線上に形成された窒素化合物を含有する反射防止膜と、（ｃ）前記反射防止膜上に形成された第１絶縁膜と、を有する。そして、さらに、（ｄ）前記反射防止膜および前記第１絶縁膜に設けられた開口部であって、前記配線のパッド領域を露出する開口部と、（ｅ）前記配線の前記パッド領域に形成された窒化アルミニウム膜と、を有し、（ｆ）前記窒化アルミニウム膜は、前記反射防止膜と前記第１絶縁膜との間に形成された自然窒化アルミニウム膜よりその膜厚が大きい。
【発明の効果】
【００１６】
本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、半導体装置の検査特性を向上させることができる。
【００１７】
本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の検査特性を向上させることができ、また、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１の半導体装置の製造工程を示す要部断面図である。
【図２】実施の形態１の半導体装置の製造工程を示す要部断面図である。
【図３】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図２に続く工程を示す要部断面図である。
【図４】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図３に続く工程を示す要部断面図である。
【図５】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図４に続く工程を示す要部断面図である。
【図６】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図５に続く工程を示す要部断面図である。
【図７】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図６に続く工程を示す要部断面図である。
【図８】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図７に続く工程を示す要部断面図である。
【図９】実施の形態１の半導体装置の製造工程を示す要部断面図であって、図８に続く工程を示す要部断面図である。
【図１０】実施の形態１の半導体装置の効果を説明するための図であって、実施の形態１の半導体装置のパッド領域に対するプローブ針の当接状態を示す要部断面図である。
【図１１】実施の形態１の半導体装置の効果を説明するための図であって、比較例の半導体装置のパッド領域に対するプローブ針の当接状態を示す要部断面図である。
【図１２】実施の形態１の半導体装置の効果を説明するための図であって、実施の形態１のＮＨ３プラズマ処理を施したパッド領域の抵抗値と、比較例の場合のパッド領域の抵抗値を示すグラフである。
【図１３】実施の形態１の半導体装置の効果を説明するための図であって、実施の形態１におけるパッド領域の抵抗値と、比較例におけるパッド領域の抵抗値を示すグラフである。
【図１４】実施の形態１の半導体装置の製造工程（実装工程）を示す平面図であって、ダイシング後の半導体チップの一例を示す平面図である。
【図１５】実施の形態１の半導体装置の製造工程（実装工程）を示す要部断面図である。
【図１６】実施の形態１の半導体装置の製造工程（実装工程）を示す要部断面図である。
【図１７】実施の形態１の半導体装置の製造工程（実装工程）を示す要部断面図であって、図１５に続く工程を示す要部断面図である。
【図１８】実施の形態２（応用例１）の半導体装置の効果を説明するための図であって、Ｎ２プラズマ処理を施したパッド領域の抵抗値と、比較例の場合のパッド領域の抵抗値を示すグラフである。
【図１９】実施の形態２（応用例２）の半導体装置の効果を説明するための図であって、Ｎ２Ｏプラズマ処理を施したパッド領域の抵抗値と、比較例の場合のパッド領域の抵抗値を示すグラフである。
【図２０】実施の形態２（応用例３）の半導体装置の効果を説明するための図であって、Ｎ２およびＯ２の混合プラズマ処理を施したパッド領域の抵抗値を示すグラフである。
【図２１】実施の形態３の半導体装置の製造工程を示す要部断面図である。
【図２２】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２１に続く工程を示す要部断面図である。
【図２３】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２２に続く工程を示す要部断面図である。
【図２４】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２３に続く工程を示す要部断面図である。
【図２５】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２４に続く工程を示す要部断面図である。
【図２６】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２５に続く工程を示す要部断面図である。
【図２７】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２６に続く工程を示す要部断面図である。
【図２８】実施の形態３の半導体装置の製造工程を示す要部断面図であって、図２７に続く工程を示す要部断面図である。
【発明を実施するための形態】
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２０】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２２】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２３】
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置の構成と製造方法について詳細に説明する。図１〜図９は、本実施の形態の半導体装置の製造工程を示す要部断面図である。図１０〜図１３は、本実施の形態の半導体装置の効果を説明するための図である。図１４〜図１７は、本実施の形態の半導体装置の製造工程（実装工程）を示す平面図または断面図である。
【００２４】
[構造説明]
まず、本実施の形態の半導体装置の製造工程を示す要部断面図の一つである図１およびその部分拡大図である図１６を参照しながら、本実施の形態の半導体装置の特徴的な構成について説明する。
【００２５】
図１に示すように、本実施の形態の半導体装置は、半導体基板（基板）１上に形成された半導体素子として、例えばｐチャネル型ＭＩＳＦＥＴＱｐおよびｎチャネル型ＭＩＳＦＥＴＱｎを有する。かかるＭＩＳＦＥＴの他、他の素子、例えば、抵抗素子やメモリセルなど、種々の素子を有していてもよい。
【００２６】
これらＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor、電界効果トランジスタ）上には、層間絶縁膜ＴＨ１（ＴＨ１ａ、ＴＨ１ｂ）が形成されている。また、上記ＭＩＳＦＥＴのソース、ドレイン領域（３ｎ、３ｐ）上には、プラグＰ１を介して第１層配線Ｍ１が形成されている。さらに、第１層配線Ｍ１上には、複数の配線層（第２層配線Ｍ２〜第４層配線Ｍ４）が形成されている。各配線層間は、プラグＰ２〜プラグＰ４により電気的に接続され、それ以外の領域は層間絶縁膜ＴＨ２〜ＴＨ４により電気的に絶縁されている。
【００２７】
第１層配線Ｍ１〜第４層配線Ｍ４は、いわゆる銅（Ｃｕ）などの金属よりなるダマシン（damascene）配線である。最上層配線である第５層配線Ｍ５は、アルミニウム（アルミニウムを含有する導電性膜）よりなる配線である。第５層配線Ｍ５と第４層配線Ｍ４との間は、プラグＰ５により電気的に接続され、それ以外の領域は層間絶縁膜ＴＨ５により電気的に絶縁されている。
【００２８】
なお、第１層配線Ｍ１〜第４層配線Ｍ４をアルミニウム（Ａｌ）配線としてもよい。但し、最上層配線（ここでは、第５層配線Ｍ５）には、パッド領域Ｐｄが設けられるため、耐食性の高いアルミニウム配線を用いて好適である。
【００２９】
この第５層配線Ｍ５上には第１保護膜（１２、１３）および第２保護膜（感光性ポリイミド膜１６）が形成され、これらの膜の開口部ＯＡから第５層配線（アルミニウム膜１０ｂ）Ｍ５が露出している。この露出部がパッド領域Ｐｄとなる。
【００３０】
ここで、本実施の形態の半導体装置の特徴的な構成として、図１に示すように、パッド領域Ｐｄの表面にプラズマ窒化処理により形成された膜である窒化アルミニウム層１５が配置されている。
【００３１】
追って詳細に説明するように、パッド領域Ｐｄを利用してプローブテストが行われる。よって、パッド領域Ｐｄには、プローブ痕（図１においては図示せず、図１０参照）が生じる。
【００３２】
また、パッド領域Ｐｄ上には、後述する配線基板（ＷＢ）との電気的接続を図るためのワイヤＷが配置されている。なお、上記窒化アルミニウム層１５は、導電性の低い膜であるが、追って詳細に説明するように、割れやすく、割れ目（図示せず）を介してワイヤＷと第５層配線（アルミニウム膜１０ｂ）Ｍ５との電気的接続を図ることができる。
【００３３】
[製造方法説明]
次いで、図１〜図１７を参照しながら、本実施の形態の半導体装置の製造工程を説明するとともに、当該半導体装置の構成をより明確にする。
【００３４】
まず、図１に示すような半導体素子（ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐ）の上方に複数の配線（Ｍ１〜Ｍ４）が形成された半導体基板１を準備する。
【００３５】
半導体素子（ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐ）および複数の配線（Ｍ１〜Ｍ４）の形成方法に制限はないが、例えば、以下に示す工程により、これらを形成することができる。
【００３６】
[Ｑｎ、Ｑｐ形成工程]
例えばｐ型の単結晶シリコンからなる半導体基板１をエッチングすることにより溝を形成し、溝の内部に絶縁膜として例えば酸化シリコン膜を埋め込むことにより素子分離領域２を形成する。この素子分離領域２により、ｎチャネル型ＭＩＳＦＥＴＱｎが形成される活性領域およびｐチャネル型ＭＩＳＦＥＴＱｐが形成される活性領域が区画される。
【００３７】
次いで、半導体基板１のｎチャネル型ＭＩＳＦＥＴＱｎが形成される活性領域にｐ型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、ｐ型ウエルを形成する。また、半導体基板１のｐチャネル型ＭＩＳＦＥＴＱｐが形成される活性領域にｎ型不純物をイオン打ち込みした後、熱処理により不純物を拡散させることにより、ｎ型ウエルを形成する。次いで、例えば、半導体基板１（ｐ型ウエルおよびｎ型ウエル）の表面を熱酸化することにより、ゲート絶縁膜を形成する。
【００３８】
次いで、ゲート絶縁膜上に、例えば導電性膜として、不純物をドープした多結晶シリコン膜を堆積し、さらに、その上部に、絶縁膜として例えば窒化シリコン膜を堆積する。次いで、窒化シリコン膜をエッチングした後、この窒化シリコン膜をマスクとして多結晶シリコン膜をエッチングすることにより、ゲート電極Ｇを形成する。
【００３９】
次いで、ゲート電極Ｇの両側のｐ型ウエルにｎ型不純物をイオン打ち込みすることによってｎ−型半導体領域を形成し、ゲート電極Ｇの両側のｎ型ウエルにｐ型不純物をイオン打ち込みすることによってｐ−型半導体領域を形成する。
【００４０】
次いで、半導体基板１の全面上に絶縁膜として例えば窒化シリコン膜を堆積した後、異方的にエッチングすることによって、ゲート電極Ｇの側壁にサイドウォールスペーサを形成する。
【００４１】
次いで、ゲート電極Ｇおよびサイドウォールスペーサをマスクにｐ型ウエルにｎ型不純物をイオン打ち込みすることによってｎ−型半導体領域よりも不純物濃度の高いｎ＋型半導体領域を形成し、ゲート電極Ｇおよびサイドウォールスペーサをマスクにｎ型ウエルにｐ型不純物をイオン打ち込みすることによってｐ−型半導体領域よりも不純物濃度の高いｐ＋型半導体領域を形成する。
【００４２】
以上の工程により、ｎ−型半導体領域およびｎ＋型半導体領域よりなるＬＤＤ（Lightly Doped Drain）構造のソース、ドレイン領域３ｎを備えたｎチャネル型ＭＩＳＦＥＴＱｎ、およびｐ−型半導体領域およびｐ＋型半導体領域よりなるＬＤＤ構造のソース、ドレイン領域３ｐを備えたｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【００４３】
[Ｍ１〜Ｍ３形成工程]
次いで、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの上方に多層配線を形成する。以下、この多層配線のうち、第１層配線Ｍ１〜第３層配線Ｍ３の形成工程について説明する。
【００４４】
まず、前述の図１に示すようにｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐ上に、絶縁膜として例えば酸化シリコン膜をＣＶＤ（Chemical Vapor deposition）法で堆積する。その後、必要に応じて、酸化シリコン膜の表面を化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法で研磨してその表面を平坦化することによって層間絶縁膜ＴＨ１ａを形成する。
【００４５】
次いで、層間絶縁膜ＴＨ１ａをエッチングすることにより、ソース、ドレイン領域３ｎ、３ｐ上に、それぞれコンタクトホール（接続孔）を形成する。次いで、コンタクトホール内を含む層間絶縁膜ＴＨ１ａ上に、導電性膜として例えば、タングステン（Ｗ）膜をＣＶＤ法で堆積し、このタングステン膜を層間絶縁膜ＴＨ１ａが露出するまでＣＭＰ法により研磨することによって、コンタクトホール内に導電性膜を埋め込む。この工程により、プラグ（コンタクトプラグ）Ｐ１が形成される。なお、タングステン膜の下層に、例えば窒化チタン（ＴｉＮ）膜、チタン（Ｔｉ）膜等の単層膜又はこれらの積層膜からなるバリア膜を設けてもよい。
【００４６】
次いで、層間絶縁膜ＴＨ１ａおよびプラグＰ１上に、絶縁膜として例えば窒化シリコン膜および酸化シリコン膜をＣＶＤ法により順次堆積し、これらの積層膜から成る配線溝用絶縁膜ＴＨ１ｂを形成する。なお、窒化シリコン膜は、エッチングストッパー膜となる。また、上記層間絶縁膜ＴＨ１ａと配線溝用絶縁膜ＴＨ１ｂとを併せて層間絶縁膜ＴＨ１と言うことがある。
【００４７】
次いで、配線溝用絶縁膜ＴＨ１ｂをエッチングすることにより配線溝を形成する。次いで、配線溝内を含む配線溝用絶縁膜ＴＨ１ｂ上に、例えば窒化チタンからなるバリア膜（図示せず）をスパッタ法により堆積し、さらに、バリア膜上に、電界メッキ用のシード膜（図示せず）として例えば銅の薄膜をスパッタ法もしくはＣＶＤ法で形成する。次いで、シード膜上に、導電性膜として例えば銅膜を電解メッキ法により形成する。
【００４８】
次いで、銅膜に熱処理を施した後、配線溝以外の銅膜およびバリア膜をＣＭＰ法により除去することにより第１層配線Ｍ１を形成する。このように、配線溝の内部に導電性膜を埋め込む方法をダマシン法といい、特に、プラグと配線とを別工程で形成する方法をシングルダマシン法と言う。また、後述する第２層配線Ｍ２〜第４層配線Ｍ４のように、コンタクトホールおよび配線溝内に同時に導電性膜を埋め込むことにより、一度にプラグと配線とを形成する方法をデュアルダマシン法と言う。
【００４９】
次いで、デュアルダマシン法を用いて第２層配線Ｍ２および第３層配線Ｍ３を形成する。まず、第１層配線Ｍ１および配線溝用絶縁膜ＴＨ１ｂ上に、例えば絶縁膜として窒化シリコン膜、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜を順次ＣＶＤ法により堆積することにより層間絶縁膜ＴＨ２を形成する。これらの膜のうち、下層の窒化シリコン膜は、第１層配線Ｍ１を構成する銅の拡散を防止する機能を有する。また、下層の窒化シリコン膜は、後述するコンタクトホールを形成する際のエッチングストッパーとして、また、上層の窒化シリコン膜は、後述する配線溝を形成する際のエッチングストッパーとして利用される。
【００５０】
次いで、層間絶縁膜ＴＨ２のうち、上から２層の絶縁膜である酸化シリコン膜および窒化シリコン膜をエッチングすることにより、配線溝を形成する。次いで、配線溝内を含む層間絶縁膜ＴＨ２上に、第１フォトレジスト膜（図示せず）を堆積し、エッチバックすることにより配線溝を第１フォトレジスト膜で埋め込む。さらに、第１フォトレジスト膜上に後述するプラグＰ２の形成領域が開口した第２フォトレジスト膜（図示せず）を形成し、この第２フォトレジスト膜をマスクに、第１フォトレジスト膜、下から２層の酸化シリコン膜および窒化シリコン膜を、エッチングすることにより、コンタクトホールを形成する。
【００５１】
なお、ここでは、配線溝を形成した後、コンタクトホールを形成したが、プラグＰ２の形成領域の層間絶縁膜ＴＨ２（４層の膜）をエッチングすることによりコンタクトホールを形成した後、上から２層の絶縁膜である酸化シリコン膜および窒化シリコン膜をエッチングすることにより、配線溝を形成してもよい。
【００５２】
次いで、上記コンタクトホールおよび配線溝内を含む層間絶縁膜ＴＨ２上に、例えば窒化チタンからなるバリア膜（図示せず）をスパッタ法により堆積し、さらに、バリア膜上に、電界メッキ用のシード膜(図示せず)として例えば銅の薄膜をスパッタ法もしくはＣＶＤ法で形成する。次いで、シード膜上に、導電性膜として例えば銅膜を電解メッキ法により形成する。
【００５３】
次いで、銅膜に熱処理を施した後、配線溝以外の銅膜およびバリア膜をＣＭＰ法により除去することによりプラグＰ２および第２層配線Ｍ２を形成する。
【００５４】
次いで、層間絶縁膜ＴＨ２、プラグＰ２および第２層配線Ｍ２と同様に、層間絶縁膜ＴＨ３、プラグＰ３および第３層配線Ｍ３を形成する。なお、層間絶縁膜ＴＨ１〜ＴＨ３（後述のＴＨ４も同様）中の窒化シリコン膜に変えて、炭窒化シリコン膜（ＳｉＣＮ膜）を用いてもよい。炭窒化シリコン膜は、銅（Ｃｕ）の拡散バリア性が高く、好適である。
【００５５】
[Ｍ４、Ｍ５、Ｐｄ形成工程]
次いで、第４層配線Ｍ４を形成した後、第４層配線Ｍ４の上方に最上層配線となる第５層配線（アルミニウム配線）Ｍ５を形成し、その上部を保護膜（１２、１３，１６）で覆った後、その一部を露出させ、パッド領域（Ａｌパッド、パッド、ボンディングパッド、開口部）Ｐｄを形成する。その工程を図２〜図９を参照しながら詳細に説明する。なお、図２〜図９の断面部は、例えば、図１のＡ−Ａ部に対応する。
【００５６】
第４層配線Ｍ４については、例えば、次のように形成する。まず、図２に示すように、第３層配線（Ｍ３）および層間絶縁膜（ＴＨ３）上に、例えば絶縁膜としてＳｉＣＮ膜ＴＨ４ａを形成した後、絶縁膜として例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜ＴＨ４ｂをプラズマＣＶＤ法により形成する。次いで、ＴＥＯＳ膜ＴＨ４ｂ上に、絶縁膜として例えばＳｉＣＮ膜ＴＨ４ｃをＣＶＤ法で形成する。さらに、ＳｉＣＮ膜ＴＨ４ｃ上に、絶縁膜として例えば、ＴＥＯＳ膜ＴＨ４ｄをプラズマＣＶＤ法により形成する。次いで、ＴＥＯＳ膜ＴＨ４ｄ上に、絶縁膜として例えばＳｉＣＮ膜ＴＨ４ｅをＣＶＤ法で形成する。これにより、５つの絶縁膜（ＴＨ４ａ〜ＴＨ４ｅ）よりなる層間絶縁膜ＴＨ４が形成される。これらの膜のうち、下層のＳｉＣＮ膜ＴＨ４ａは、第３層配線Ｍ３を構成する銅の拡散を防止する機能を有する。また、ＳｉＣＮ膜ＴＨ４ａ、ＴＨ４ｃは、後述するコンタクトホールや配線溝を形成する際のエッチングストッパーとして利用される。
【００５７】
次いで、層間絶縁膜ＴＨ４のうち、上から２層の絶縁膜であるＳｉＣＮ膜ＴＨ４ｅおよびＴＥＯＳ膜ＴＨ４ｄをエッチングすることにより、配線溝を形成する。次いで、配線溝内を含む層間絶縁膜ＴＨ４上に、第１フォトレジスト膜（図示せず）を堆積し、エッチバックすることにより配線溝を第１フォトレジスト膜で埋め込む。さらに、第１フォトレジスト膜上に後述するプラグＰ４の形成領域が開口した第２フォトレジスト膜（図示せず）を形成し、この第２フォトレジスト膜をマスクに、第１フォトレジスト膜、下から３層のＴＥＯＳ膜ＴＨ４ｂおよびＳｉＣＮ膜ＴＨ４ａ、ＴＨ４ｃを、エッチングすることにより、コンタクトホールを形成する。
【００５８】
なお、図２においては、１つの第４層配線Ｍ４と第３層配線（Ｍ３、図２においては図示せず）との接続を、２つのプラグＰ４で接続しているが、これらを１つのプラグＰ４で接続してもよい。但し、コンタクト領域に複数のプラグを設けることにより、接続不良を低減することができる。
【００５９】
また、ここでは、配線溝を形成した後、コンタクトホールを形成したが、プラグＰ４の形成領域の層間絶縁膜ＴＨ４（４層の膜ＴＨ４ａ〜ＴＨ４ｅ）をエッチングすることによりコンタクトホールを形成した後、上から２層のＳｉＣＮ膜ＴＨ４ｅおよびＴＥＯＳ膜ＴＨ４ｄをエッチングすることにより、配線溝を形成してもよい。
【００６０】
次いで、上記コンタクトホールおよび配線溝内を含む層間絶縁膜ＴＨ４上に、例えば窒化チタンからなるバリア膜（図示せず）をスパッタ法により堆積し、さらに、バリア膜上に、電界メッキ用のシード膜（図示せず）として例えば銅の薄膜をスパッタ法もしくはＣＶＤ法で形成する。次いで、シード膜上に、導電性膜として例えば銅膜を電解メッキ法などにより形成する。
【００６１】
次いで、銅膜に熱処理を施した後、配線溝以外の銅膜およびバリア膜をＣＭＰ法により除去することによりプラグＰ４および第４層配線Ｍ４を形成する。
【００６２】
なお、層間絶縁膜ＴＨ４を層間絶縁膜ＴＨ２と同様の構成とし、第４層配線Ｍ４を上記第２層配線Ｍ２と同様に形成してもよい。また、層間絶縁膜ＴＨ２を層間絶縁膜ＴＨ４と同様の構成とし、第２層配線Ｍ２を上記第４層配線Ｍ４と同様に形成してもよい。また、層間絶縁膜ＴＨ３を層間絶縁膜ＴＨ４と同様の構成とし、第３層配線Ｍ３を上記第４層配線Ｍ４と同様に形成してもよい。
【００６３】
次いで、第４層配線Ｍ４上に、絶縁膜として例えばＳｉＣＮ（炭窒化シリコン）膜ＴＨ５ａおよび酸化シリコン膜ＴＨ５ｂを順次ＣＶＤ法により堆積することにより層間絶縁膜ＴＨ５を形成する。このＳｉＣＮ膜ＴＨ５ａは、銅の拡散に対するバリア性や絶縁性に優れており、第４層配線（Ｃｕダマシン配線）Ｍ４上に用いて好適である。
【００６４】
次いで、層間絶縁膜ＴＨ５をエッチングすることにより、第４層配線Ｍ４上にコンタクトホールを形成する。次いで、例えばコンタクトホール内を含む層間絶縁膜ＴＨ５上に、バリア膜１０ａとして例えば窒化チタン（ＴｉＮ）膜をスパッタリング法により形成する。
【００６５】
次いで、バリア膜１０ａ上に、アルミニウム膜１０ｂをスパッタリング法により形成する。次いで、アルミニウム膜１０ｂ上に、反射防止膜として窒化チタン（ＴｉＮ）膜１０ｃをスパッタリング法により形成する。例えば、上記アルミニウム膜（１０ｂ）および窒化チタン膜（１０ｃ）は、同一のスパッタ装置内においてターゲットを変えながら連続成膜することが可能である。このように、連続成膜を行うことで、膜界面に異物や酸化物の少ない良好な積層膜（１０ｂおよび１０ｃ）を形成することができる。なお、ここで言うアルミニウム膜１０ｂは、他の金属を含有していてもよい。例えば、Ｃｕを数％程度含有する合金であってもよい。
【００６６】
次いで、バリア膜１０ａ、アルミニウム膜１０ｂおよび窒化チタン膜（反射防止膜）１０ｃの積層膜の上部に図示しないフォトレジスト膜を塗布し、露光・現像（フォトリソグラフィ）することにより第５層配線Ｍ５の形成領域にフォトレジスト膜を残存させる。このように、アルミニウム膜１０ｂ上に反射防止膜（窒化チタン膜１０ｃ）を形成することにより、パターン精度の向上を図ることができる。即ち、フォトレジスト膜内において、露光時に照射光がアルミニウム膜１０ｂから反射し、照射光と反射光とが干渉することによる解像不良を防止することができる。
【００６７】
次いで、このフォトレジスト膜をマスクに上記積層膜をエッチング（パターニング）することにより、第５層配線（アルミニウム配線）Ｍ５を形成するとともに、プラグＰ５を形成する。このプラグＰ５は、コンタクトホール内に埋め込まれたバリア膜１０ａとアルミニウム膜１０ｂよりなり、第５層配線Ｍ５は、層間絶縁膜ＴＨ５上のバリア膜１０ａおよびアルミニウム膜１０ｂよりなる。また、この第５層配線Ｍ５上には、窒化チタン膜（反射防止膜）１０ｃが配置される。なお、窒化チタン膜１０ｃは、導電性を有するため、第５層配線（アルミニウム配線）Ｍ５の一部として扱ってもよい。
【００６８】
次いで、図３に示すように、第５層配線Ｍ５上に第１保護膜（第１絶縁膜）として、例えば、酸化シリコン膜１２および窒化シリコン膜１３の積層膜を形成する。これらの膜は、それぞれプラズマＣＶＤ法により形成することができる。
【００６９】
次いで、図４に示すように、窒化シリコン膜１３上にフォトレジスト膜Ｒを塗布する。次いで、図５に示すように、フォトレジスト膜Ｒを、露光・現像することにより開口部ＯＡのフォトレジスト膜Ｒを除去する。この開口部ＯＡは、後述のパッド領域Ｐｄと対応する。この工程により、第１保護膜の表面（窒化シリコン膜１３の表面）が露出する。
【００７０】
次いで、図６に示すように、フォトレジスト膜Ｒをマスクに第１保護膜（酸化シリコン膜１２および窒化シリコン膜１３の積層膜）をエッチングすることにより、第１保護膜に開口部（ＯＡ）を形成する。さらに、続けて、窒化チタン膜（反射防止膜）１０ｃをエッチングする。これにより、開口部ＯＡからアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）が露出する。この露出領域がパッド領域Ｐｄとなる。
【００７１】
ここで、図６においては、１つのパッド領域Ｐｄしか示していないが、半導体装置（半導体チップ）の内部には、複数のパッド領域Ｐｄが形成され（図１４参照）、これら複数のパッド領域Ｐｄを一度に形成する。
【００７２】
よって、パッド領域Ｐｄの非開口を防止するため、オーバーエッチングを行うことが好ましい。即ち、窒化チタン膜（反射防止膜）１０ｃがエッチングされ、アルミニウム膜１０ｂの表面が露出した後も、エッチングを続け、パッド領域Ｐｄのアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）の表面を後退させる。言い換えれば、アルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）において、パッド領域Ｐｄに対応する凹部を形成する。ここで、オーバーエッチング量（後退量、凹部深さ）をＤとする。
【００７３】
このように、オーバーエッチングを行うことで、パッド領域Ｐｄの非開口、言い換えれば、パッド領域Ｐｄにおけるアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）の非露出を防止することができる。
【００７４】
特に、比較的膜厚の大きい第１保護膜（酸化シリコン膜１２および窒化シリコン膜１３の積層膜）と上記窒化チタン膜（反射防止膜）１０ｃを同時にエッチングする場合には、上記オーバーエッチングを行うことで、エッチングの制御性が容易となり、好ましい。
【００７５】
次いで、半導体基板（１）全体に洗浄処理を施し、残存するパーティクルなどを除去し、パッド領域Ｐｄを清浄化する。この洗浄液としては、例えば、フッ化アンモニウム、ホルムアルデヒドおよび水よりなる洗浄液を用いる。
【００７６】
次いで、図７に示すように、フォトレジスト膜Ｒをアッシング（灰化処理）などにより除去する。アッシング処理時間は、例えば、７０秒程度である。このアッシング処理は、アルミニウム膜１０ｂ（パッド領域Ｐｄ）の耐腐食性向上の役割も果たす。
【００７７】
次いで、パッド領域Ｐｄに対し、窒素系のプラズマガスを用いたプラズマ処理を施す。即ち、窒素または窒素化合物ガス（窒化系ガス）をプラズマ化した雰囲気にパッド領域Ｐｄを晒す。窒化系のプラズマガスとしては、ＮＨ３（アンモニア)のプラズマガスを用いる。このＮＨ３のプラズマガスにパッド領域Ｐｄを晒すこと（ＮＨ３プラズマ処理）により、パッド領域Ｐｄから露出したアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）が窒化され、窒化アルミニウム層（表面処理層、プラズマ処理層、硬質層）１５が形成される。
【００７８】
この窒化アルミニウム層１５は、窒素系のプラズマガスを用いたプラズマ処理により形成される層（膜）で、意図せず形成される自然窒化アルミニウム層より厚い層（膜）となる。
【００７９】
例えば、アルミニウム膜１０ｂ上に、窒素化合物系の膜（例えば、窒化チタン膜１０ｃや実施の形態２で説明するＳｉＯＮ膜１１のような窒素化合物を含有する反射防止膜）を成膜する際には、アルミニウムと窒素化合物とが反応し、窒化アルミニウムが形成され得る。このように意図せず形成される層（膜）をここでは、自然窒化アルミニウム層（膜）と言う。この自然窒化アルミニウム層は、上記工程においては、アルミニウム膜１０ｂと反射防止膜（窒化チタン膜１０ｃ）との境界に形成され得る。前述の窒化アルミニウム層１５は、この自然窒化アルミニウム層より厚く形成されるものである。
【００８０】
また、前述の窒化アルミニウム層１５の膜厚（平均膜厚）は、パッド領域Ｐｄの保護ができ、また、後述のプローブ針の応力やワイヤボンディング時の圧力により割れ、電気的接続が可能となる程度の膜厚が好ましく、好ましい膜厚の範囲は、１０ｎｍ以上３０ｎｍ以下である。
【００８１】
[刻印およびプローブテスト工程]
この後、必要に応じて、半導体基板（ウエハ）１のナンバリング（刻印）を行う。上記工程で形成される半導体素子（ＭＩＳＦＥＴ）、配線およびパッド領域Ｐｄなどは、略円状のウエハ上に矩形状に区画された複数のチップ領域に形成される。さらに、半導体装置の製造工程においては、複数枚のウエハを連続して処理することが多い。そこで、ウエハ毎に、ロット番号やウエハ番号等のウエハ情報をウエハの所定の領域に記載しておく。例えば、レーザーなどにより、ウエハの端部（チップとして用いない領域）に、ナンバー（記号）状に複数のドット状の凹部を形成する（レーザーネーミング）。
【００８２】
このナンバリング工程は、半導体装置の製造工程中のどの段階で行ってもよいが、あまり下層の領域に形成すると、その上に膜が何層も積層することとなり、各膜の干渉縞によってナンバー（記号）の認識し難くなる。また、この後の成膜工程は、後述する第２保護膜（１６）のみであり、後述するように、パッド領域Ｐｄの第２保護膜（１６）の除去工程と同時に、ナンバー上の第２保護膜（１６）を除去することもできる。よって、かかる段階において、ナンバリングを行うことが好ましい。
【００８３】
次いで、半導体基板（１）全体に洗浄処理を施し、レーザーネーミングにより生じたパーティクルやフォトレジスト膜の残渣等を除去する。この洗浄液としては、例えば、フッ化アンモニウム、ホルムアルデヒドおよび水よりなる洗浄液を用いる。次いで、純粋を用いたスクラブジェットにより、上記洗浄処理後に残存するパーティクルなどを除去する。
【００８４】
次いで、パッド領域Ｐｄに対し、アッシング（灰化処理）を施し、アルミニウム膜１０ｂ（パッド領域Ｐｄ）の耐腐食性を向上させるとともに、後述する第２保護膜（１６）の濡れ性を向上させる。これにより、アルミニウム膜１０ｂ（パッド領域Ｐｄ）と第２保護膜（１６）の密着性が向上し、第２保護膜（感光性ポリイミド膜１６）の露光・現像工程において、その解像が良好となる。上記アッシング処理時間は、例えば、１２０秒程度である。
【００８５】
次いで、リフレクション検査により、パッド領域Ｐｄ（アルミニウム膜１０ｂ）上の窒化チタン膜（反射防止膜）１０ｃの残渣の有無を調べる。
【００８６】
次いで、図８に示すように、パッド領域Ｐｄを含む第１保護膜上（窒化シリコン膜１３上）に、第２保護膜として、例えば、感光性ポリイミド膜（ＰＩＱ膜：Polyimide- isoindoloquinazolinedion膜）１６を塗布する。次いで、図９に示すように、感光性ポリイミド膜１６を、露光・現像することにより開口部ＯＡの感光性ポリイミド膜１６を除去する。この工程により、開口部ＯＡからアルミニウム膜１０ｂ（パッド領域Ｐｄ）が再び露出する。この感光性ポリイミド膜１６の現像液としては、例えば、ジメチルスルホキシド、ガンマーブチロラクトンおよび水よりなる現像液を用いる。なお、図９においては、第１保護膜（酸化シリコン膜１２、窒化シリコン膜１３）の開口部ＯＡと第２保護膜（感光性ポリイミド膜１６）の開口部ＯＡとを同じ大きさとしたが、第２保護膜の開口部を第１保護膜の開口部ＯＡより大きくしてもよい。
【００８７】
次いで、熱処理（キュア処理）を施すことにより、感光性ポリイミド膜（第２保護膜）１６を硬化させる。次いで、感光性ポリイミド膜１６に対しアッシング（灰化処理）を施し、パッド領域Ｐｄ上のポリイミドの残渣や感光性ポリイミド膜の表面上の異物などを除去する。
【００８８】
次いで、パッド領域Ｐｄを利用して、半導体装置の動作テストを行う。このように、半導体装置の製造工程の前工程（ダイシング前、ウエハ状態）において、半導体装置（集積回路）などの良否を判定することを「ウエハテスト」と言う。
【００８９】
このウエハテストとして、例えば、複数のパッド領域Ｐｄ(図１４参照)に対応したプローブ針（Ｎ）が設けられたプローブカードを用いて行う、「プローブテスト」がある。このプローブ針（Ｎ）を介してパッド領域Ｐｄに電気的信号を印加し、また、パッド領域Ｐｄから得られる信号を検知することにより、半導体装置の電気的特性を確認することができる。このテスト結果により、半導体装置（集積回路）の良否を判断することができる。
【００９０】
テスト内容に制限はないが、テストの種類としては、例えば、直流テスト、交流テスト、ファンクションテストなどがある。直流テストにより、例えば、断線やショートの有無の確認や、出力電圧（電流）の確認などを行うことができる。また、交流テストにより、例えば、出力信号の波形の確認などを行うことができる。また、ファンクションテストにより、データ書込みの可否やデータ保持時間の確認などを行うことができる。
【００９１】
ここで、本実施の形態においては、パッド領域Ｐｄに、窒素系のプラズマガスを用いたプラズマ処理を施し、その表面に、窒化アルミニウム層（表面処理層、プラズマ処理層、硬質層）１５を形成したので、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗を低減することができる。その結果、プローブテスト特性(検査特性)を向上させることができる。
【００９２】
即ち、パッド領域Ｐｄにプラズマにより強固に結合した処理膜である窒化アルミニウム層１５が形成されることで、プローブテストまでの工程の間に、パッド領域Ｐｄに自然酸化膜が形成されることを防止することができる。
【００９３】
また、図１０に示すように、プローブ針Ｎが、当接することにより、パッド領域Ｐｄ上の窒化アルミニウム層１５が割れ、その割れ目を介してパッド領域Ｐｄ（アルミニウム膜１０ｂ、第５層配線（アルミニウム配線）Ｍ５）とプローブ針（Ｎ）とを低抵抗で接触させることができる。図１０は、本実施の形態の半導体装置の効果を説明するための図であって、本実施の形態の半導体装置のパッド領域に対するプローブ針の当接状態を示す要部断面図である。図１１は、本実施の形態の半導体装置の効果を説明するための図であって、比較例の半導体装置のパッド領域に対するプローブ針の当接状態を示す要部断面図である。
【００９４】
これに対し、図１１に示すように、上記窒素系のプラズマガスを用いたプラズマ処理を施していない比較例の場合には、パッド領域Ｐｄ表面に自然酸化膜２５が形成される。この自然酸化膜２５は、その結合が強固ではなく、軟らかい。さらに、アルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）も比較的軟らかい性質を有するため、自然酸化膜２５に追従して下層のアルミニウム膜１０ｂも窪んでしまう。その結果、アルミニウム膜１０ｂとプローブ針Ｎが自然酸化膜２５を介して接触することとなり、接触抵抗が大きくなってしまう。このような現象は、プローブ圧力（後述のオーバードライブ量）を大きくしても改善が困難であることが本発明者らの検討により判明している。
【００９５】
したがって、図１１に示す比較例の場合においては、パッド領域Ｐｄに所望の電気的信号を印加することができず、また、パッド領域Ｐｄから得られる信号を正確に検知することができなくなる。よって、半導体装置（集積回路）の不良であるのか、また、パッド領域Ｐｄとプローブ針Ｎとの高抵抗化による不具合であるのかの判断ができず、正確なテスト(検査)を行うことができない。
【００９６】
図１２に、本実施の形態のＮＨ３プラズマ処理を施したパッド領域Ｐｄとプローブ針との抵抗値と、比較例の場合のパッド領域Ｐｄとプローブ針との抵抗値を示す。グラフの横軸はコンタクト回数（回）、縦軸は抵抗値（ＰＡＤ抵抗値：Ω（ｏｈｍ））を示す。
【００９７】
図１２に示すように、本実施の形態の場合は、比較例（Ｒｅｆ）に比べ、パッド領域Ｐｄとプローブ針との抵抗値（ＰＡＤ抵抗値）が低下している。ここで、プローブ針は、例えば、パッド領域Ｐｄの表面からの押し込み量（針先の食い込み量、オーバードライブ量）が６５μｍ程度となるように、オーバードライブしている。
【００９８】
図１３は、本実施の形態におけるパッド領域Ｐｄの抵抗値と、比較例の場合のパッド領域Ｐｄの抵抗値を示すグラフであるが、ここでは、横軸に抵抗値（Ω（ｏｈｍ））を、縦軸にコンタクト回数のパーセント（％）、即ち、コンタクト回数の全数に対する測定対象のコンタクト回数の割合を示す。測定対象のコンタクト回数とは、何回目の接触であるか、即ち、プローブ針の当接回数の累積を示す。
【００９９】
図１３において、グラフ（ａ）および（ｂ）は、比較例（リファレンス、Ｒｅｆ）の場合を示し、グラフ（ｃ）および（ｄ）が本実施の形態の場合を示す。グラフ（ｃ）の処理に対するリファレンスがグラフ（ａ）であり、グラフ（ｄ）の処理に対するリファレンスがグラフ（ｂ）である。図１３に示すように、グラフ（ｃ）および（ｄ）ともに、リファレンス（（ａ）（ｂ））より抵抗値が下がっている。
【０１００】
このように、本実施の形態においては、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗の低抵抗化を図ることができることが確認できた。その結果、プローブテストの検査精度の向上を図ることができる。また、検査時間の短縮化を図ることができる。よって、半導体装置の製造歩留まりの向上、半導体装置の製造のスループットの向上を図ることができる。また、半導体装置の信頼性を高めることができる。
【０１０１】
なお、上記窒素系プラズマ処理に変えて、酸化系（酸素系）プラズマ処理を行うことも考えられる。例えば、酸素（Ｏ２）プラズマ処理により、パッド領域Ｐｄにプラズマにより強固に結合した処理膜である酸化アルミニウム層を形成しても類似の効果が想定される。
【０１０２】
しかしながら、プラズマ処理工程とプローブテスト工程との間には、種々のエッチング工程（現像工程も含む）や洗浄工程が生じ得る。これらの工程においては、酸化膜を溶かす薬剤を用いていることが多い。また、多くのパーティクルや膜残渣などは酸化系の膜であることが多いため、上記酸化膜を溶かす薬剤（酸化膜除去剤）が好適に用いられることも多い。
【０１０３】
例えば、上記製造工程においても、プラズマ処理工程とプローブテスト工程との間には、<1>レーザーネーミングにより生じたパーティクル等を除去するための洗浄工程や、<2>感光性ポリイミド膜１６の現像工程などがある。よって、これらの工程により、パッド領域Ｐｄは、洗浄液や現像液に晒されることとなる。前述したように、上記洗浄液は、例えば、フッ化アンモニウムおよびホルムアルデヒドを含有し、また、上記現像液は、例えば、ジメチルスルホキシドおよびガンマーブチロラクトンを含有する。これらの薬剤は、酸化アルミニウム膜を溶かし得るものである。
【０１０４】
したがって、酸化系プラズマ処理によりパッド領域Ｐｄに酸化アルミニウム層を形成した場合、エッチング液（現像液も含む）や洗浄液によって酸化アルミニウム層が溶けてしまう。その結果、プローブテスト工程前には、自然酸化膜がつくこととなり、結果として図１１に示す状態と同様の構成となってしまう。
【０１０５】
これに対し、本実施の形態のように、窒化アルミニウム層１５を形成しておけば、上記エッチング工程（現像工程も含む）や洗浄工程で溶けることがなく、また、自然酸化膜の形成を防止する保護膜ともなる。
【０１０６】
さらに、プローブテスト工程においては、前述したように、上記窒化アルミニウム層１５の硬質性を利用して、プローブ針を割り入れることにより、容易に下層のアルミニウム膜１０ｂ（パッド領域Ｐｄ）との接触を図ることができる。
【０１０７】
[実装工程]
上記プローブテスト工程後においては、半導体基板（ウエハ）１を切断（ダイシング）して複数の半導体チップＣＨＰに分離（個片化）する。なお、ダイシングの前に、半導体基板（ウエハ）１の裏面研削を行い、半導体基板１を薄膜化してもよい。図１４に、ダイシング後の半導体チップの一例を示す。図示するように、略矩形の形状に切断された半導体チップＣＨＰにおいては、素子形成領域ＥＡの周囲に、複数のパッド領域Ｐｄが配置される。
【０１０８】
次いで、図１５に示すように、配線基板ＷＢ上に半導体チップＣＨＰを搭載（接着）する（ダイボンディング）。この配線基板ＷＢのチップ搭載面側には端子(外部端子)ＴＥが形成されている。次いで、半導体チップＣＨＰに形成されているパッド領域Ｐｄと、配線基板ＷＢに形成されている端子ＴＥとを、金線などからなるワイヤ（導電性部材）Ｗで接続する（ワイヤボンディング）。具体的には、図１６に示すように、第１保護膜（１２、１３）および第２保護膜（１６）の開口部（ＯＡ）から露出しているパッド領域ＰｄにワイヤＷが接続される。このとき、パッド領域Ｐｄ表面の窒化アルミニウム層１５は薄膜であるため容易に砕け（割け）、下層のアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）とワイヤＷとの電気的導通に支障はない。即ち、窒化アルミニウム層１５の複数の割れ目(図示せず)を介してパッド領域Ｐｄ（アルミニウム膜１０ｂ、第５層配線（アルミニウム配線）Ｍ５）とワイヤＷとの電気的接続を図ることができる。
【０１０９】
その後、図１７に示すように、半導体チップＣＨＰおよびワイヤＷを覆うように樹脂ＭＲで封止する。この樹脂ＭＲは、外部からの衝撃や不純物の浸入から半導体チップＣＨＰを保護するために設けられるものである。続いて、配線基板ＷＢの裏面（チップ搭載面とは反対側の面）に外部接続端子となる半田ボールＳＢを形成する。
【０１１０】
以上の工程により、半導体装置を製造することができる。なお、本実施の形態においては、ワイヤボンディングを例に説明したが、フェイスダウンボンディングを行っても良い。
【０１１１】
例えば、上記プローブテストを行った後、パッド領域Ｐｄ上にバンプ電極を形成し、配線基板上に、バンプ電極形成側（フェース側）を下にして搭載し、樹脂封止してもよい。
【０１１２】
また、上記工程においては、第１〜第４層配線をダマシン配線としたが、これに限られるものではなく、例えば、導電性膜（金属膜）のパターニングにより各配線を形成してもよい。
【０１１３】
また、上記工程においては、半導体素子としてＭＩＳＦＥＴを例示したが、これに限られるものではなく、他の素子、例えば、抵抗素子やメモリなど、種々の素子を形成することができる。
【０１１４】
（実施の形態２）
上記実施の形態１においては、パッド領域Ｐｄに対し、窒素系のプラズマガスを用いたプラズマ処理を施す際、ＮＨ３のプラズマガスを用いたが、この他の窒素系のプラズマガスを用いてもよい。図１８〜図２０は、本実施の形態の半導体装置の効果を説明するための図である。
【０１１５】
（応用例１）
応用例１として、Ｎ２(窒素)のプラズマガスを用いてもよい。なお、プラズマガス種以外は、実施の形態１と同じであるため、半導体装置の構成および製造工程についての説明は省略する。
【０１１６】
図１８に、本実施の形態の応用例１である、Ｎ２プラズマ処理を施したパッド領域Ｐｄとプローブ針との抵抗値と、比較例（Ｒｅｆ）の場合のパッド領域Ｐｄとプローブ針との抵抗値を示す。グラフの横軸はコンタクト回数（回）、縦軸は抵抗値（ＰＡＤ抵抗値：Ω（ｏｈｍ））を示す。
【０１１７】
図１８に示すように、本応用例１においても、比較例に比べ、ＰＡＤ抵抗値が低下している。また、プローブ針（Ｎ）は、例えば、パッド領域Ｐｄの表面からの押し込み量が６５μｍ程度となるように、オーバードライブしている。
【０１１８】
このように、Ｎ２プラズマ処理を施した場合も、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗の低抵抗化が確認できた。
【０１１９】
（応用例２）
応用例２として、Ｎ２Ｏ（亜酸化窒素）のプラズマガスを用いてもよい。なお、プラズマガス種以外は、実施の形態１と同じであるため、半導体装置の構成および製造工程についての説明は省略する。
【０１２０】
図１９に、本実施の形態の応用例２である、Ｎ２Ｏプラズマ処理を施したパッド領域Ｐｄとプローブ針との抵抗値と、比較例（Ｒｅｆ）の場合のパッド領域Ｐｄとプローブ針との抵抗値を示す。グラフの横軸はコンタクト回数（回）、縦軸は抵抗値（ＰＡＤ抵抗値：Ω（ｏｈｍ））を示す。
【０１２１】
図１９に示すように、本応用例２においても、比較例に比べ、ＰＡＤ抵抗値が低下している。また、プローブ針（Ｎ）は、例えば、パッド領域Ｐｄの表面からの押し込み量が６５μｍ程度となるように、オーバードライブしている。
【０１２２】
このように、Ｎ２Ｏプラズマ処理を施した場合も、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗の低抵抗化が確認できた。
【０１２３】
（応用例３）
応用例３として、Ｎ２（窒素）およびＯ２（酸素）の混合ガスをプラズマ化したガスを用いてもよい。なお、プラズマガス種以外は、実施の形態１と同じであるため、半導体装置の構成および製造工程についての説明は省略する。
【０１２４】
図２０は、本実施の形態の応用例３であるＮ２およびＯ２の混合プラズマ処理を施したパッド領域Ｐｄの抵抗値を示すグラフである。横軸は抵抗値（Ω（ｏｈｍ））、縦軸はコンタクト回数のパーセント（％）を示す。Ｏ２の含有率は、例えば５０Ｖｏｌ％程度である。
【０１２５】
グラフ（ｅ）がＮ２およびＯ２の混合プラズマ処理のグラフであり、グラフ（ｆ）は、上記応用例１で説明したＮ２プラズマ処理のグラフである。
【０１２６】
図２０に示すように、本応用例３においても、ＰＡＤ抵抗値が低下している。なお、プローブ針（Ｎ）は、例えば、パッド領域Ｐｄの表面からの押し込み量が６５μｍ程度となるように、オーバードライブしている。
【０１２７】
このように、Ｎ２およびＯ２の混合プラズマ処理を施した場合も、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗の低抵抗化を図ることができることが確認できた。
【０１２８】
以上詳細に説明したように、窒素系のプラズマガスを用いたプラズマ処理としては、ＮＨ３の他、Ｎ２およびＮ２Ｏのいずれかをプラズマ化したガスを用いることができる。また、Ｎ２については、Ｏ２を含有させてもよい。
【０１２９】
なお、上記実施の形態１および実施の形態２（応用例１〜３）においては、オーバードライブ量を６５μｍに設定したが、かかる数値に限定されるものではない。但し、接触抵抗の低下を図るためには、オーバードライブを行うことが好ましく、前述の窒化アルミニウム層の好適な膜厚に対応して設定することが好ましい。オーバードライブ量の範囲は、好ましくは５０μｍ以上、より好ましくは６０μｍ以上７０μｍ以下である。このオーバードライブにより、パッド領域Ｐｄに、プローブ痕（プローブ針が接触した痕跡）が形成される。
【０１３０】
（実施の形態３）
上記実施の形態１においては、反射防止膜として、窒化チタン膜１０ｃを用いたが、本実施の形態においては、反射防止膜としてＳｉＯＮ（酸窒化シリコン）膜１１を用いる。なお、窒化チタン膜１０ｃは導電性膜であるが、ＳｉＯＮ膜１１は、絶縁膜である。図２１〜図２８は、本実施の形態の半導体装置の製造工程を示す要部断面図である。
【０１３１】
なお、反射防止膜（１１）以外の構成は、実施の形態１と同様であるため、半導体装置の構成の詳細な説明は省略する(図１、図１６等参照)。
【０１３２】
また、第３層配線Ｍ３の形成工程までは、実施の形態１と同様であるため、その詳細な説明を省略する(図１および[Ｍ１〜Ｍ３形成工程]の欄を参照)。
【０１３３】
図２１〜図２８を参照しながら、第４層配線Ｍ４の形成工程以降の工程について説明する。
【０１３４】
図２１に示すように、第４層配線Ｍ４およびプラグＰ４を、実施の形態１と同様に、層間絶縁膜ＴＨ４中に形成する。この層間絶縁膜ＴＨ４は、ＳｉＣＮ膜ＴＨ４ａ、ＴＥＯＳ膜ＴＨ４ｂ、ＳｉＣＮ膜ＴＨ４ｃ、ＴＥＯＳ膜ＴＨ４ｄおよびＳｉＣＮ膜ＴＨ４ｅが下から順次積層された５つの絶縁膜よりなる。なお、図２１においては、１つの第４層配線Ｍ４と第３層配線（Ｍ３、図２１においては図示せず）との接続を、２つのプラグＰ４で接続しているが、これらを１つのプラグＰ４で接続してもよい。但し、コンタクト領域に複数のプラグを設けることにより、接続不良を低減することができる。
【０１３５】
次いで、第４層配線Ｍ４上に、絶縁膜として例えばＳｉＣＮ（炭窒化シリコン）膜ＴＨ５ａおよび酸化シリコン膜ＴＨ５ｂを順次ＣＶＤ法により堆積することにより層間絶縁膜ＴＨ５を形成する。このＳｉＣＮ膜ＴＨ５ａは、銅の拡散に対するバリア性や絶縁性に優れており、第４層配線（Ｃｕダマシン配線）Ｍ４上に用いて好適である。
【０１３６】
次いで、層間絶縁膜ＴＨ５をエッチングすることにより、第４層配線Ｍ４上にコンタクトホールを形成する。次いで、例えばコンタクトホール内を含む層間絶縁膜ＴＨ５上に、バリア膜１０ａとして例えば窒化チタン（ＴｉＮ）膜をスパッタリング法により形成する。
【０１３７】
次いで、バリア膜１０ａ上に、アルミニウム膜１０ｂをスパッタリング法により形成する。次いで、アルミニウム膜１０ｂ上に、反射防止膜としてＳｉＯＮ(酸窒化シリコン)膜１１をＣＶＤ法により形成する。なお、ここで言うアルミニウム膜は、他の金属を含有していてもよい。例えば、Ｃｕを数％程度含有していてもよい。
【０１３８】
次いで、バリア膜１０ａ、アルミニウム膜１０ｂおよびＳｉＯＮ膜（反射防止膜）１１の積層膜の上部に図示しないフォトレジスト膜を塗布し、露光・現像（フォトリソグラフィ）することにより第５層配線Ｍ５の形成領域にフォトレジスト膜を残存させる。このように、アルミニウム膜１０ｂ上に反射防止膜（ＳｉＯＮ膜１１）を形成することにより、パターン精度の向上を図ることができる。即ち、フォトレジスト膜内において、露光時に照射光がアルミニウム膜１０ｂから反射し、照射光と反射光とが干渉することによる解像不良を防止することができる。
【０１３９】
次いで、このフォトレジスト膜をマスクに上記積層膜をエッチング（パターニング）することにより、第５層配線（アルミニウム配線）Ｍ５を形成するとともに、プラグＰ５を形成する。このプラグＰ５は、コンタクトホール内に埋め込まれたバリア膜１０ａとアルミニウム膜１０ｂよりなり、第５層配線Ｍ５は、層間絶縁膜ＴＨ５上のバリア膜１０ａおよびアルミニウム膜１０ｂよりなる。また、この第５層配線Ｍ５上には、ＳｉＯＮ膜（反射防止膜）１１が配置される。
【０１４０】
次いで、図２２に示すように、第５層配線Ｍ５上に第１保護膜（第１絶縁膜）として、例えば、酸化シリコン膜１２および窒化シリコン膜１３の積層膜を形成する。これらの膜は、それぞれプラズマＣＶＤ法により形成することができ、酸化シリコン膜１２の膜厚は、例えば、５０ｎｍ程度で、窒化シリコン膜１３の膜厚は、例えば、６００ｎｍ程度である。
【０１４１】
次いで、図２３に示すように、窒化シリコン膜１３上にフォトレジスト膜Ｒを塗布する。次いで、図２４に示すように、フォトレジスト膜Ｒを、露光・現像することにより開口部ＯＡのフォトレジスト膜Ｒを除去する。この開口部ＯＡは、後述のパッド領域Ｐｄと対応する。この工程により、第１保護膜の表面（酸化シリコン膜１２の表面）が露出する。
【０１４２】
次いで、図２５に示すように、フォトレジスト膜Ｒをマスクに第１保護膜（酸化シリコン膜１２および窒化シリコン膜１３の積層膜）をエッチングすることにより、第１保護膜に開口部（ＯＡ）を形成する。さらに、続けて、ＳｉＯＮ膜（反射防止膜）１１をエッチングする。これにより、開口部ＯＡからアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）が露出する。この露出領域がパッド領域Ｐｄとなる。
【０１４３】
ここで、図２５においては、１つのパッド領域Ｐｄしか示していないが、半導体装置（半導体チップ）の内部には、複数のパッド領域Ｐｄが形成され（図１４参照）、これら複数のパッド領域Ｐｄを一度に形成する。
【０１４４】
よって、パッド領域Ｐｄの非開口を防止するため、オーバーエッチングを行うことが好ましい。即ち、ＳｉＯＮ膜（反射防止膜）１１がエッチングされ、アルミニウム膜１０ｂの表面が露出した後も、エッチングを続け、パッド領域Ｐｄのアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）の表面を後退させる。言い換えれば、アルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）において、パッド領域Ｐｄに対応する凹部を形成する。ここで、オーバーエッチング量（後退量、凹部深さ）をＤとする。
【０１４５】
このように、オーバーエッチングを行うことで、パッド領域Ｐｄの非開口、言い換えれば、パッド領域Ｐｄにおけるアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）の非露出を防止することができる。なお、実施の形態１と異なり、ＳｉＯＮ膜（絶縁膜）１１とアルミニウム膜１０ｂとのエッチング選択比は、窒化チタン膜１０ｃとアルミニウム膜１０ｂとのエッチング選択比より大きいため、オーバーエッチング量Ｄを小さくすることができる。
【０１４６】
次いで、半導体基板（１）全体に洗浄処理を施し、残存するパーティクルなどを除去し、パッド領域Ｐｄを清浄化する。この洗浄液としては、例えば、フッ化アンモニウム、ホルムアルデヒドおよび水よりなる洗浄液を用いる。
【０１４７】
次いで、図２６に示すように、フォトレジスト膜Ｒをアッシング（灰化処理）などにより除去する。このアッシング処理は、アルミニウム膜１０ｂ（パッド領域Ｐｄ）の耐腐食性向上の役割も果たす。
【０１４８】
次いで、パッド領域Ｐｄに対し、窒素系のプラズマガスを用いたプラズマ処理を施す。即ち、窒素または窒素化合物ガス（窒化系ガス）をプラズマ化した雰囲気にパッド領域Ｐｄを晒す。窒化系のプラズマガスとしては、ＮＨ３のプラズマガスを用いる。このＮＨ３のプラズマガスにパッド領域Ｐｄを晒すこと（ＮＨ３プラズマ処理）により、パッド領域Ｐｄから露出したアルミニウム膜１０ｂ（第５層配線（アルミニウム配線）Ｍ５）が窒化され、窒化アルミニウム層（表面処理層、プラズマ処理層、硬質層）１５が形成される。
【０１４９】
この窒化アルミニウム層１５は、窒素系のプラズマガスを用いたプラズマ処理により形成される層（膜）で、意図せず形成される自然窒化アルミニウム層より厚い層（膜）となる。
【０１５０】
例えば、アルミニウム膜１０ｂ上に、窒素化合物系の膜（例えば、ＳｉＯＮ膜１１）を成膜する際には、アルミニウムと窒素化合物とが反応し、窒化アルミニウムが形成され得る。特に、ＳｉＯＮ膜１１をプラズマＣＶＤで成膜する場合には、窒素とアルミニウムとの反応が生じやすい。このように意図せず形成される層（膜）をここでは、自然窒化アルミニウム層（膜）と言う。この自然窒化アルミニウム層は、上記工程においては、アルミニウム膜１０ｂと反射防止膜（ＳｉＯＮ膜１１）との境界に形成され得る。前述の窒化アルミニウム層１５は、この自然窒化アルミニウム層より厚く形成されるものである。
【０１５１】
また、前述の窒化アルミニウム層１５の膜厚（平均膜厚）は、パッド領域Ｐｄの保護ができ、また、後述のプローブ針の応力やワイヤボンディング時の圧力により割れ、電気的接続が可能となる程度の膜厚が好ましく、好ましい膜厚の範囲は、１０ｎｍ以上３０ｎｍ以下である。
【０１５２】
[刻印およびプローブテスト工程]
この後、必要に応じて、半導体基板（ウエハ）１のナンバリング（刻印）を行う。上記工程で形成される半導体素子（ＭＩＳＦＥＴ）、配線およびパッド領域Ｐｄなどは、略円状のウエハ上に矩形状に区画された複数のチップ領域に形成される。さらに、半導体装置の製造工程においては、複数枚のウエハを連続して処理することが多い。そこで、ウエハ毎に、ロット番号やウエハ番号等のウエハ情報をウエハの所定の領域に記載しておく。例えば、レーザーなどにより、ウエハの端部（チップとして用いない領域）に、ナンバー（記号）状に複数のドット状の凹部を形成する（レーザーネーミング）。
【０１５３】
このナンバリング工程は、半導体装置の製造工程中のどの段階で行ってもよいが、あまり下層の領域に形成すると、その上に膜が何層も積層することとなり、各膜の干渉縞によってナンバー（記号）が認識し難くなる。また、この後の成膜工程は、後述する第２保護膜（１６）のみであり、後述するように、パッド領域Ｐｄの第２保護膜（１６）の除去工程と同時に、ナンバー上の第２保護膜（１６）を除去することもできる。よって、かかる段階において、ナンバリングを行うことが好ましい。
【０１５４】
次いで、半導体基板（１）全体に洗浄処理を施し、レーザーネーミングにより生じたパーティクルやフォトレジスト膜の残渣等を除去する。この洗浄液としては、例えば、フッ化アンモニウム、ホルムアルデヒドおよび水よりなる洗浄液を用いる。次いで、純粋を用いたスクラブジェットにより、上記洗浄処理後に残存するパーティクルなどを除去する。
【０１５５】
次いで、パッド領域Ｐｄに対し、アッシング（灰化処理）を施し、アルミニウム膜１０ｂ（パッド領域Ｐｄ）の耐腐食性を向上させるとともに、後述する第２保護膜（１６）の濡れ性を向上させる。これにより、アルミニウム膜１０ｂ（パッド領域Ｐｄ）と第２保護膜（１６）の密着性が向上し、第２保護膜（感光性ポリイミド膜１６）の露光・現像工程において、その解像が良好となる。
【０１５６】
次いで、リフレクション検査により、パッド領域Ｐｄ（アルミニウム膜１０ｂ）上のＳｉＯＮ膜（反射防止膜）１１の残渣の有無を調べる。ＳｉＯＮ膜（反射防止膜）１１が残存している場合には、再度エッチングを行う。
【０１５７】
次いで、図２７に示すように、パッド領域Ｐｄを含む第１保護膜上（窒化シリコン膜１３上）に、第２保護膜として、例えば、感光性ポリイミド膜（ＰＩＱ膜：Polyimide- isoindoloquinazolinedion膜）１６を塗布する。次いで、図２８に示すように、感光性ポリイミド膜１６を、露光・現像することにより開口部ＯＡの感光性ポリイミド膜１６を除去する。この工程により、開口部ＯＡからアルミニウム膜１０ｂ（パッド領域Ｐｄ）が再び露出する。この感光性ポリイミド膜１６の現像液としては、例えば、ジメチルスルホキシド、ガンマーブチロラクトンおよび水よりなる現像液を用いる。なお、図２８においては、第１保護膜（酸化シリコン膜１２、窒化シリコン膜１３）の開口部ＯＡと第２保護膜（感光性ポリイミド膜１６）の開口部ＯＡとを同じ大きさとしたが、第２保護膜の開口部を第１保護膜の開口部ＯＡより大きくしてもよい。
【０１５８】
次いで、熱処理（キュア処理）を施すことにより、感光性ポリイミド膜（第２保護膜）１６を硬化させる。次いで、感光性ポリイミド膜１６に対しアッシング（灰化処理）を施し、パッド領域Ｐｄ上のポリイミドの残渣や感光性ポリイミド膜の表面上の異物などを除去する。
【０１５９】
次いで、パッド領域Ｐｄを利用して、半導体装置の動作テストを行う。このように、半導体装置の製造工程の前工程（ダイシング前、ウエハ状態）において、半導体装置（集積回路）などの良否を判定することを「ウエハテスト」と言う。
【０１６０】
このウエハテストとして、例えば、複数のパッド領域Ｐｄ(図１４参照)に対応したプローブ針（Ｎ）が設けられたプローブカードを用いて行う、「プローブテスト」がある。このプローブ針（Ｎ）を介してパッド領域Ｐｄに電気的信号を印加し、また、パッド領域Ｐｄから得られる信号を検知することにより、半導体装置の電気的特性を確認することができる。このテスト結果により、半導体装置（集積回路）の良否を判断することができる。
【０１６１】
テスト内容に制限はないが、テストの種類としては、例えば、直流テスト、交流テスト、ファンクションテストなどがある。直流テストにより、例えば、断線やショートの有無の確認や、出力電圧（電流）の確認などを行うことができる。また、交流テストにより、例えば、出力信号の波形の確認などを行うことができる。また、ファンクションテストにより、データ書込みの可否やデータ保持時間の確認などを行うことができる。
【０１６２】
ここで、本実施の形態においては、パッド領域Ｐｄに、窒素系のプラズマガスを用いたプラズマ処理を施し、その表面に、窒化アルミニウム層（表面処理層、プラズマ処理層、硬質層）１５を形成したので、パッド領域Ｐｄとプローブ針（Ｎ）との接触抵抗を低減することができる。その結果、プローブテスト特性(検査特性)を向上させることができる。
【０１６３】
即ち、パッド領域Ｐｄにプラズマにより強固に結合した処理膜である窒化アルミニウム層１５が形成されることで、プローブテストまでの工程の間に、パッド領域Ｐｄに自然酸化膜が形成されることを防止することができる。
【０１６４】
なお、実施の形態１においても説明したが、上記窒素系プラズマ処理に変えて、酸化系（酸素系）プラズマ処理を行うことも考えられる。例えば、酸素（Ｏ２）プラズマ処理により、パッド領域Ｐｄにプラズマにより強固に結合した処理膜である酸化アルミニウム層を形成しても類似の効果が想定される。
【０１６５】
しかしながら、プラズマ処理工程とプローブテスト工程との間には、種々のエッチング工程（現像工程も含む）や洗浄工程が生じ得る。これらの工程においては、酸化膜を溶かす薬剤を用いていることが多い。また、多くのパーティクルや膜残渣などは酸化系の膜であることが多いため、上記酸化膜を溶かす薬剤（酸化膜除去剤）が好適に用いられることも多い。
【０１６６】
例えば、上記製造工程においても、プラズマ処理工程とプローブテスト工程との間には、<1>レーザーネーミングにより生じたパーティクル等を除去するための洗浄工程や、<2>感光性ポリイミド膜１６の現像工程などがある。よって、これらの工程により、パッド領域Ｐｄは、洗浄液や現像液に晒されることとなる。前述したように、上記洗浄液は、例えば、フッ化アンモニウムおよびホルムアルデヒドを含有し、また、上記現像液は、例えば、ジメチルスルホキシドおよびガンマーブチロラクトンを含有する。これらの薬剤は、酸化アルミニウム膜を溶かし得るものである。
【０１６７】
したがって、酸化系プラズマ処理によりパッド領域Ｐｄに酸化アルミニウム層を形成した場合、エッチング液（現像液も含む）や洗浄液によって酸化アルミニウム層が溶けてしまう。その結果、プローブテスト工程前には、自然酸化膜がつくこととなり、結果としてプローブ針との接触抵抗が大きくなってしまう（図１１参照）。
【０１６８】
これに対し、本実施の形態のように、窒化アルミニウム層１５を形成しておけば、上記エッチング工程（現像工程も含む）や洗浄工程で溶けることがなく、また、自然酸化膜の形成を防止する保護膜ともなる。
【０１６９】
さらに、プローブテスト工程においては、前述したように、上記窒化アルミニウム層１５の硬質性を利用して、プローブ針を割り入れることにより、容易に下層のアルミニウム膜（パッド領域Ｐｄ）との接触を図ることができる。
【０１７０】
上記プローブテストの後は、上記実施の形態１と同様に、半導体基板（ウエハ）１を切断（ダイシング）して各半導体チップＣＨＰに分離（個片化）した後、配線基板ＷＢ上に半導体チップＣＨＰを搭載（接着）する（ダイボンディング）。さらに、この後、パッド領域Ｐｄと、配線基板ＷＢに形成されている端子ＴＥとを、金線などからなるワイヤＷで接続する（ワイヤボンディング）した後、半導体チップＣＨＰおよびワイヤＷを覆うように樹脂ＭＲで封止する（図１４〜図１７参照）。続いて、配線基板ＷＢの裏面（チップ搭載面とは反対側の面）に外部接続端子となる半田ボールＳＢを形成する。
【０１７１】
以上の工程により、半導体装置を製造することができる。なお、本実施の形態においては、ワイヤボンディングを例に説明したが、フェイスダウンボンディングを行っても良い。
【０１７２】
例えば、上記プローブテストを行った後、パッド領域Ｐｄ上にバンプ電極を形成し、配線基板上に、バンフ電極形成側（フェース側）を下にして搭載し、樹脂封止してもよい。
【０１７３】
また、本実施の形態においても、第１〜第４層配線（ダマシン配線）を、導電性膜（金属膜）のパターニングにより各配線を形成してもよい。
【０１７４】
また、本実施の形態においても、半導体素子として、ＭＩＳＦＥＴ以外に、他の素子、例えば、抵抗素子やメモリなど、種々の素子を形成してもよい。
【０１７５】
以上、本発明者によってなされた発明をその実施の形態１〜３に基づき具体的に説明したが、本発明は上記実施の形態１〜３に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１７６】
本発明は、半導体装置および半導体装置の製造方法、特に、パッドを有する半導体装置の構成、およびパッドを有する半導体装置の製造方法に適用して好適なものである。
【符号の説明】
【０１７７】
１ 半導体基板
２ 素子分離領域
３ｎ ソース、ドレイン領域
３ｐ ソース、ドレイン領域
１０ａ バリア膜
１０ｂ アルミニウム膜
１０ｃ 窒化チタン膜
１１ ＳｉＯＮ膜
１２ 酸化シリコン膜
１３ 窒化シリコン膜
１５ 窒化アルミニウム層
１６ 感光性ポリイミド膜
２５ 自然酸化膜
ＣＨＰ 半導体チップ
Ｄ オーバーエッチング量
ＥＡ 素子形成領域
Ｇ ゲート電極
Ｍ１ 第１層配線
Ｍ２ 第２層配線
Ｍ３ 第３層配線
Ｍ４ 第４層配線
Ｍ５ 第５層配線
ＭＲ 樹脂
Ｎ プローブ針
ＯＡ 開口部
Ｐ１ プラグ
Ｐ２ プラグ
Ｐ３ プラグ
Ｐ４ プラグ
Ｐ５ プラグ
Ｐｄ パッド領域
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
Ｒ フォトレジスト膜
ＳＢ 半田ボール
ＴＥ 端子
ＴＨ１ 層間絶縁膜
ＴＨ１ａ 層間絶縁膜
ＴＨ１ｂ 配線溝用絶縁膜
ＴＨ２ 層間絶縁膜
ＴＨ３ 層間絶縁膜
ＴＨ４ 層間絶縁膜
ＴＨ４ａ ＳｉＣＮ膜
ＴＨ４ｂ ＴＥＯＳ膜
ＴＨ４ｃ ＳｉＣＮ膜
ＴＨ４ｄ ＴＥＯＳ膜
ＴＨ４ｅ ＳｉＣＮ膜
ＴＨ５ 層間絶縁膜
ＴＨ５ａ ＳｉＣＮ膜
ＴＨ５ｂ 酸化シリコン膜
Ｗ ワイヤ
ＷＢ 配線基板
【特許請求の範囲】
【請求項１】
（ａ）基板の上方にアルミニウムを含有する導電性膜を形成する工程と、
（ｂ）前記導電性膜をパターニングすることにより配線を形成する工程と、
（ｃ）前記配線の上部に第１絶縁膜を形成する工程と、
（ｄ）前記第１絶縁膜をエッチングすることにより、前記配線のパッド領域を露出する工程と、
（ｅ）前記パッド領域に、窒素系のプラズマガスを用いたプラズマ処理を行う工程と、
（ｆ）前記（ｅ）工程の後、前記パッド領域にプローブ針を当接し、前記パッド領域に通電する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記（ｅ）工程により、前記パッド領域に窒化アルミニウム膜が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記（ｆ）工程は、前記プローブ針により前記窒化アルミニウム膜を割り、前記窒化アルミニウム膜の割れ目を介して前記プローブ針を前記パッド領域の前記配線に当接し、通電する工程であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記（ａ）工程と前記（ｂ）工程との間に、
（ｇ）前記導電性膜上に反射防止膜を形成する工程を有し、
前記（ｃ）工程は、前記導電性膜および前記反射防止膜をパターニングする工程であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記反射防止膜は、窒化チタン膜であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記反射防止膜は、酸窒化シリコン膜であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記（ｇ）工程において、前記導電性膜と前記反射防止膜との境界に自然窒化アルミニウム膜が形成され、
前記窒化アルミニウム膜の膜厚は、前記自然窒化アルミニウム膜の膜厚より大きいことを特徴とする請求項５または６記載の半導体装置の製造方法。
【請求項８】
前記窒化アルミニウム膜の膜厚は、１０ｎｍ以上３０ｎｍ以下であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項９】
前記窒素系のプラズマガスは、窒素または窒素化合物を含有するガスをプラズマ化したものであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記窒素系のプラズマガスは、Ｎ２、アンモニア（ＮＨ３）およびＮ２Ｏのいずれかをプラズマ化したガスを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１１】
前記窒素系のプラズマガスは、Ｎ２およびＯ２の混合ガスをプラズマ化したガスを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１２】
前記（ｅ）工程と前記（ｆ）工程との間に、
（ｈ）酸化膜除去剤を含む洗浄液を用いた洗浄工程を有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項１３】
前記洗浄液は、フッ化アンモニウムおよびホルムアミドを含有することを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記（ｅ）工程と前記（ｆ）工程との間に、
（ｉ）前記第１絶縁膜および前記パッド領域上に、第２絶縁膜を形成し、前記パッド領域上の前記第２絶縁膜を除去する工程を有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項１５】
前記第２絶縁膜は感光性ポリイミド膜であり、前記第２絶縁膜の除去は、露光工程および現像工程により行われることを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記現像工程においては、ジメチルスルホキシドおよびガンマーブチロラクトンを含有する現像液を用いて行われることを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記（ｄ）工程は、前記第１絶縁膜をエッチングした後、前記配線をオーバーエッチングすることにより、前記配線に凹部を形成し、前記凹部を前期パッド領域とする工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１８】
前記（ａ）工程と前記（ｂ）工程との間に、
（ｊ）前記導電性膜上に反射防止膜を形成する工程を有し、
前記（ｂ）工程は、前記導電性膜および前記反射防止膜をパターニングする工程であり、
前記（ｄ）工程は、前記第１絶縁膜および前記反射防止膜をエッチングした後、前記導電性膜をオーバーエッチングすることにより、前記導電性膜に凹部を形成し、前記凹部を前期パッド領域とする工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１９】
前記（ｆ）工程の後、
（ｋ）前記パッド領域と外部端子とを導電性部材を介して接続する工程、を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項２０】
（ａ）半導体基板の上方に形成されたアルミニウムを含有する配線と、
（ｂ）前記配線上に形成された窒素化合物を含有する反射防止膜と、
（ｃ）前記反射防止膜上に形成された第１絶縁膜と、
（ｄ）前記反射防止膜および前記第１絶縁膜に設けられた開口部であって、前記配線のパッド領域を露出する開口部と、
（ｅ）前記配線の前記パッド領域に形成された窒化アルミニウム膜と、を有し、
（ｆ）前記窒化アルミニウム膜は、前記反射防止膜と前記第１絶縁膜との間に形成された自然窒化アルミニウム膜よりその膜厚が大きいことを特徴とする半導体装置。
【請求項２１】
前記窒化アルミニウム膜の膜厚は、１０ｎｍ以上３０ｎｍ以下であることを特徴とする請求項２０記載の半導体装置。
【請求項２２】
前記反射防止膜は、窒化チタン膜または酸窒化シリコン膜であることを特徴とする請求項２０記載の半導体装置。
【請求項２３】
前記第１絶縁膜上に形成され、前記パッド領域を開口する感光性ポリイミド膜を有することを特徴とする請求項２０記載の半導体装置。
【請求項２４】
前記配線の表面は前記パッド領域において後退していることを特徴とする請求項２０記載の半導体装置。
【請求項２５】
前記パッド領域においてプローブ針の接触痕を有することを特徴とする請求項２０記載の半導体装置。
【請求項１】
（ａ）基板の上方にアルミニウムを含有する導電性膜を形成する工程と、
（ｂ）前記導電性膜をパターニングすることにより配線を形成する工程と、
（ｃ）前記配線の上部に第１絶縁膜を形成する工程と、
（ｄ）前記第１絶縁膜をエッチングすることにより、前記配線のパッド領域を露出する工程と、
（ｅ）前記パッド領域に、窒素系のプラズマガスを用いたプラズマ処理を行う工程と、
（ｆ）前記（ｅ）工程の後、前記パッド領域にプローブ針を当接し、前記パッド領域に通電する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記（ｅ）工程により、前記パッド領域に窒化アルミニウム膜が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記（ｆ）工程は、前記プローブ針により前記窒化アルミニウム膜を割り、前記窒化アルミニウム膜の割れ目を介して前記プローブ針を前記パッド領域の前記配線に当接し、通電する工程であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記（ａ）工程と前記（ｂ）工程との間に、
（ｇ）前記導電性膜上に反射防止膜を形成する工程を有し、
前記（ｃ）工程は、前記導電性膜および前記反射防止膜をパターニングする工程であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記反射防止膜は、窒化チタン膜であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記反射防止膜は、酸窒化シリコン膜であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記（ｇ）工程において、前記導電性膜と前記反射防止膜との境界に自然窒化アルミニウム膜が形成され、
前記窒化アルミニウム膜の膜厚は、前記自然窒化アルミニウム膜の膜厚より大きいことを特徴とする請求項５または６記載の半導体装置の製造方法。
【請求項８】
前記窒化アルミニウム膜の膜厚は、１０ｎｍ以上３０ｎｍ以下であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項９】
前記窒素系のプラズマガスは、窒素または窒素化合物を含有するガスをプラズマ化したものであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記窒素系のプラズマガスは、Ｎ２、アンモニア（ＮＨ３）およびＮ２Ｏのいずれかをプラズマ化したガスを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１１】
前記窒素系のプラズマガスは、Ｎ２およびＯ２の混合ガスをプラズマ化したガスを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１２】
前記（ｅ）工程と前記（ｆ）工程との間に、
（ｈ）酸化膜除去剤を含む洗浄液を用いた洗浄工程を有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項１３】
前記洗浄液は、フッ化アンモニウムおよびホルムアミドを含有することを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記（ｅ）工程と前記（ｆ）工程との間に、
（ｉ）前記第１絶縁膜および前記パッド領域上に、第２絶縁膜を形成し、前記パッド領域上の前記第２絶縁膜を除去する工程を有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項１５】
前記第２絶縁膜は感光性ポリイミド膜であり、前記第２絶縁膜の除去は、露光工程および現像工程により行われることを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記現像工程においては、ジメチルスルホキシドおよびガンマーブチロラクトンを含有する現像液を用いて行われることを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記（ｄ）工程は、前記第１絶縁膜をエッチングした後、前記配線をオーバーエッチングすることにより、前記配線に凹部を形成し、前記凹部を前期パッド領域とする工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１８】
前記（ａ）工程と前記（ｂ）工程との間に、
（ｊ）前記導電性膜上に反射防止膜を形成する工程を有し、
前記（ｂ）工程は、前記導電性膜および前記反射防止膜をパターニングする工程であり、
前記（ｄ）工程は、前記第１絶縁膜および前記反射防止膜をエッチングした後、前記導電性膜をオーバーエッチングすることにより、前記導電性膜に凹部を形成し、前記凹部を前期パッド領域とする工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１９】
前記（ｆ）工程の後、
（ｋ）前記パッド領域と外部端子とを導電性部材を介して接続する工程、を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項２０】
（ａ）半導体基板の上方に形成されたアルミニウムを含有する配線と、
（ｂ）前記配線上に形成された窒素化合物を含有する反射防止膜と、
（ｃ）前記反射防止膜上に形成された第１絶縁膜と、
（ｄ）前記反射防止膜および前記第１絶縁膜に設けられた開口部であって、前記配線のパッド領域を露出する開口部と、
（ｅ）前記配線の前記パッド領域に形成された窒化アルミニウム膜と、を有し、
（ｆ）前記窒化アルミニウム膜は、前記反射防止膜と前記第１絶縁膜との間に形成された自然窒化アルミニウム膜よりその膜厚が大きいことを特徴とする半導体装置。
【請求項２１】
前記窒化アルミニウム膜の膜厚は、１０ｎｍ以上３０ｎｍ以下であることを特徴とする請求項２０記載の半導体装置。
【請求項２２】
前記反射防止膜は、窒化チタン膜または酸窒化シリコン膜であることを特徴とする請求項２０記載の半導体装置。
【請求項２３】
前記第１絶縁膜上に形成され、前記パッド領域を開口する感光性ポリイミド膜を有することを特徴とする請求項２０記載の半導体装置。
【請求項２４】
前記配線の表面は前記パッド領域において後退していることを特徴とする請求項２０記載の半導体装置。
【請求項２５】
前記パッド領域においてプローブ針の接触痕を有することを特徴とする請求項２０記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図１３】
【公開番号】特開２０１２−９４５９３（Ｐ２０１２−９４５９３Ａ）
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願番号】特願２０１０−２３８６５２（Ｐ２０１０−２３８６５２）
【出願日】平成２２年１０月２５日（２０１０．１０．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願日】平成２２年１０月２５日（２０１０．１０．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]