半導体装置の製造方法、電気光学装置、電子機器
【課題】キャリアの移動度が高く、特性ばらつきが少ない半導体装置の製造方法、これを適用した半導体装置を備えた電気光学装置、電子機器を提供すること。
【解決手段】本適用例の半導体装置の製造方法は、基板上に第１多結晶質シリコン膜としての第１半導体層を形成する工程と、第１半導体層上に非結晶質シリコン膜を形成して、該非結晶質シリコン膜に対して、不活性ガス雰囲気中で第１半導体層上における該非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる温度で熱処理を施して該非結晶質シリコン膜を結晶化して第２多結晶質シリコン膜としての第２半導体層を形成する工程と、第１半導体層および第２半導体層をパターニングして半導体層を形成するエッチング工程と、を備えた。
【解決手段】本適用例の半導体装置の製造方法は、基板上に第１多結晶質シリコン膜としての第１半導体層を形成する工程と、第１半導体層上に非結晶質シリコン膜を形成して、該非結晶質シリコン膜に対して、不活性ガス雰囲気中で第１半導体層上における該非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる温度で熱処理を施して該非結晶質シリコン膜を結晶化して第２多結晶質シリコン膜としての第２半導体層を形成する工程と、第１半導体層および第２半導体層をパターニングして半導体層を形成するエッチング工程と、を備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、電気光学装置、電子機器に関する。
【背景技術】
【０００２】
半導体層として多結晶質シリコン膜を用いる半導体装置としての薄膜トランジスターが、例えば電気光学装置としての液晶表示装置の画素を駆動制御するためのスイッチング素子として用いられている。多結晶質シリコン膜は、結晶方位が定まっておらず、結晶欠陥が発生し易いので、電子や正孔などのキャリアの移動度に影響を与え、薄膜トランジスターの電気特性をばらつかせる要因となっていた。
【０００３】
このような課題を改善するため、特許文献１には、基板の表面に再結晶化初期の結晶核発生密度が異なる領域を設け、その上に非結晶質シリコン膜を堆積したのち、熱処理を施すことで、非結晶質シリコン膜を多結晶化すると共に結晶粒の成長方向を揃えて粒径を大きくする薄膜半導体装置の製造方法が開示されている。
また、特許文献２には、基板上に形成された非晶質珪素膜に対して選択的に金属元素（例えばニッケル元素）を導入し、導入された領域から基板に平行な方向に結晶成長を行わせる半導体装置作製方法が開示されている。
【０００４】
また、特許文献３には、多結晶質シリコン膜でなく、結晶方位が安定した単結晶シリコン層を貼り合わせたＳＯＩ（Silicon On Insulator）基板が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１０７２０８号公報
【特許文献２】特開２００１−５７３３９号公報
【特許文献３】特開平１０−２９３３２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１の薄膜半導体装置の製造方法は、結晶核発生密度が異なる領域、具体的には、基板表面を覆うシリコン酸化膜に凹部を形成してから非結晶質シリコン膜を堆積させている。そして、凹部の側壁から再結晶化を開始させて基板の主面に沿った方向に大粒径化された多結晶膜を作るとしている。したがって、半導体層を形成しようとする領域に予め凹部を形成しておく必要があるため、前述した液晶表示装置に適用する場合には多くの画素に対応させて精度よく凹部を形成しなければならないという課題がある。
上記特許文献２の半導体装置作製方法では、非晶質珪素膜に金属元素を導入して結晶成長させた後に、例えば８００℃以上の高温処理によって熱酸化のゲート絶縁膜を形成する場合には、導入された金属元素が汚染源となるおそれがあり、半導体層とゲート絶縁膜との良好な界面を形成することが困難であるという課題がある。
また、上記特許文献３のＳＯＩ基板では、結晶性が優れた単結晶シリコン層を用いる点で、移動度が高く、特性ばらつきが少ない半導体素子を形成することが可能であるものの、基板の製造工程が複雑で生産性を高めることが困難であるという課題がある。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例の半導体装置の製造方法は、基板上に第１多結晶質シリコン膜を形成する第１工程と、前記第１多結晶質シリコン膜上に非結晶質シリコン膜を形成する第２工程と、前記非結晶質シリコン膜に対して、不活性ガス雰囲気中にて前記第１多結晶質シリコン膜上における前記非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる温度で熱処理を施して前記非結晶質シリコン膜を結晶化して第２多結晶質シリコン膜とする第３工程と、前記第１および第２多結晶質シリコン膜をパターニングして半導体層を形成する第４工程と、を備えたことを特徴とする。
【０００９】
この方法によれば、基板上において第１多結晶質シリコン膜上に成膜された非結晶質シリコン膜に不活性ガス雰囲気中で熱処理を施すことにより、第１多結晶質シリコン膜上で結晶成長を促す。結晶成長速度は、第１多結晶質シリコン膜における結晶面方位によって異なり、結晶成長速度が速い結晶面方位に結晶性が揃い且つ粒径が第１多結晶質シリコン膜よりも大きな第２多結晶質シリコン膜を形成することができる。半導体層におけるキャリアの移動度は、結晶性が揃って粒径が大きな第２多結晶質シリコン膜に依存するので、高い移動度を有すると共に特性ばらつきが低減された半導体装置を製造することができる。
【００１０】
［適用例２］上記適用例の半導体装置の製造方法において、前記第１工程は、前記基板上に第１非結晶質シリコン膜を形成して、第１の温度で熱処理を施すことにより前記第１多結晶質シリコン膜を形成し、前記第２工程は、前記第１多結晶質シリコン膜上に第２非結晶質シリコン膜を形成し、前記第３工程は、前記第２非結晶質シリコン膜に対して、不活性ガス雰囲気中にて前記第１多結晶質シリコン膜上における前記第２非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる第２の温度で熱処理を施して前記第２非結晶質シリコン膜を結晶化して前記第２多結晶質シリコン膜とし、前記第１の温度は、前記第２の温度よりも高いことを特徴とする。
この方法によれば、結晶成長よりも結晶核発生が優先する第１の温度で第１非結晶質シリコン膜を熱処理して効率よく第１多結晶質シリコン膜を形成し、結晶核発生よりも結晶成長が優先する第２の温度で第２非結晶質シリコン膜を熱処理して、結晶性が揃い粒径が大きな第２多結晶質シリコン膜を効率よく形成することができる。
【００１１】
［適用例３］上記適用例の半導体装置の製造方法において、前記基板が石英基板であって、前記第１の温度が６００℃以上７００℃以下であり、前記第２の温度が４５０℃以上６００℃未満であることを特徴とする。
この方法によれば、石英基板上に高い移動度を有すると共に特性ばらつきが低減された半導体装置を効率よく製造することができる。
【００１２】
［適用例４］上記適用例の半導体装置の製造方法において、前記基板上における前記第１多結晶質シリコン膜の膜厚ｔ1が２０ｎｍ以上であり、前記半導体装置における前記半導体層のチャネル長をＬ（ｎｍ）とするとき、前記第２多結晶質シリコン膜の膜厚ｔ2は、２０ｎｍ≦ｔ2＜Ｌ／７−ｔ1を満たすことが好ましい。
この方法によれば、第１多結晶質シリコン膜における結晶性を確保しつつ、できあがった半導体層の膜厚ｔ（＝ｔ1＋ｔ2）をチャネル長Ｌの１／７以下とすることで半導体層の耐圧を確保して、安定した動作特性が得られる半導体装置を製造することができる。
【００１３】
［適用例５］上記適用例の半導体装置の製造方法において、不活性ガス雰囲気中で前記第１多結晶質シリコン膜を前記第１の温度よりも高い第３の温度で熱処理する工程を含むとしてもよい。
この方法によれば、第１多結晶質シリコン膜の結晶性を高めることができる。
【００１４】
［適用例６］上記適用例の半導体装置の製造方法において、不活性ガス雰囲気中で前記第２多結晶質シリコン膜を前記第１の温度よりも高い第３の温度で熱処理する工程を含むとしてもよい。
この方法によれば、第２多結晶質シリコン膜の結晶性をより高めることができる。
【００１５】
［適用例７］上記適用例の半導体装置の製造方法において、不活性ガス雰囲気中で前記第２多結晶質シリコン膜を熱処理する工程は、前記半導体層を覆う絶縁膜を形成した後に施すことが好ましい。
この方法によれば、半導体層と絶縁膜との界面を良好な状態として、絶縁膜の耐圧を向上させることができる。
【００１６】
［適用例８］上記適用例の半導体装置の製造方法において、前記基板が石英基板であって、前記第３の温度が１０００℃以上１１００℃以下であることが好ましい。
この方法によれば、石英基板に余計な熱ひずみを発生させずに、第１多結晶質シリコン膜および第２多結晶質シリコン膜における結晶性を高めることができる。
【００１７】
［適用例９］上記適用例の半導体装置の製造方法において、前記第２多結晶質シリコン膜に酸素ガスを処理ガスとする酸素プラズマ処理を施す工程と、前記酸素プラズマ処理によって前記第２多結晶質シリコン膜の表面に形成された酸化物を除去する工程とを含むことが好ましい。
この方法によれば、酸素プラズマ処理によって第２多結晶質シリコン膜に結晶欠陥部分があってもこれを不活性化することができる。また、酸素プラズマ処理によって発生した酸化物を取り除くことによって、後の工程における半導体層のパターニングや絶縁膜の形成を歩留まりよく行うことができる。
【００１８】
［適用例１０］本適用例の電気光学装置は、上記適用例の半導体装置の製造方法を用いて製造された半導体装置を画素のスイッチング素子として用いていることを特徴とする。
この構成によれば、キャリアの移動度が高く、特性ばらつきが少ない半導体装置を備えているので、優れた電気光学特性を有する電気光学装置を提供できる。
【００１９】
［適用例１１］本適用例の電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。
この構成によれば、優れた電気光学特性を有する電気光学装置を備えているので、高性能な電子機器を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】薄膜トランジスターの製造方法を示すフローチャート。
【図２】（ａ）〜（ｇ）は薄膜トランジスターの製造方法を示す概略断面図。
【図３】（ｈ）〜（ｋ）は薄膜トランジスターの製造方法を示す概略断面図。
【図４】（ａ）〜（ｃ）は結晶化における固相エピタキシャル成長を示す概略図。
【図５】結晶成長速度と結晶面方位および熱処理温度との関係を示すグラフ。
【図６】液晶装置の構成を示す概略平面図。
【図７】図６のＡ−Ａ線で切った液晶装置の構造を示す概略断面図。
【図８】液晶装置の電気的な構成を示す等価回路図。
【図９】投射型表示装置（液晶プロジェクター）の構成を示す概略図。
【発明を実施するための形態】
【００２１】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２２】
なお、以下の形態において、「○○上に」と記載された場合、○○の上に接するように配置される場合、または○○の上に他の構成物を介して配置される場合、または○○の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２３】
＜半導体装置の製造方法＞
本実施形態の半導体装置の製造方法について、薄膜トランジスター（ＴＦＴ；Thin Film Transistor）の製造方法を例に挙げ、図１〜図５を参照して説明する。図１は薄膜トランジスターの製造方法を示すフローチャート、図２（ａ）〜（ｇ）および図３（ｈ）〜（ｋ）は薄膜トランジスターの製造方法を示す概略断面図、図４（ａ）〜（ｃ）は結晶化における固相エピタキシャル成長を示す概略図、図５は結晶成長速度と結晶面方位および熱処理温度との関係を示すグラフである。
【００２４】
本実施形態では、半導体装置としてのトップゲート構造の薄膜トランジスターの製造方法を例に説明する。
【００２５】
図１に示すように、本実施形態の薄膜トランジスター（ＴＦＴ）の製造方法は、半導体層が設けられる基板の表面に絶縁膜を形成する工程（ステップＳ１）と、基板上に第１多結晶質シリコン膜としての第１半導体層を形成する工程（ステップＳ２）と、第１半導体層を熱処理する第１熱処理工程（ステップＳ３）と、第１半導体層上に第２多結晶質シリコン膜としての第２半導体層を形成する工程（ステップＳ４）と、第２半導体層に酸素プラズマ処理を施す工程（ステップＳ５）と、第１半導体層と第２半導体層とを同時にパターニングして半導体層を形成するエッチング工程（ステップＳ６）と、半導体層を覆うゲート絶縁膜を形成する工程（ステップＳ７）と、半導体層とゲート絶縁膜とに熱処理を施す第２熱処理工程（ステップＳ８）と、ゲート絶縁膜上にゲート電極を形成する工程（ステップＳ９）と、半導体層に不純物を注入する不純物注入工程（ステップＳ１０）と、半導体層とゲート電極とを覆う層間絶縁膜を形成する工程（ステップＳ１１）と、ソース電極およびドレイン電極を形成する工程（ステップＳ１２）とを有する。
【００２６】
ステップＳ１の絶縁膜形成工程では、図２（ａ）に示すように、支持基板１０の一方の表面を覆うように絶縁膜１０ａを形成する。本実施形態では、後述する半導体層やゲート絶縁膜などを形成する工程で高温プロセスを用いることから耐熱的な物理特性（熱膨張係数、歪点など）を有する透明な石英基板を用いている。石英基板の厚みは特に指定されるものではないが、この場合、１．１ｍｍである。
絶縁膜１０ａを構成する材料は、例えば酸化シリコンなどの絶縁性を有する無機材料が好適である。その形成方法としては、プラズマＣＶＤ法などが挙げられ、本実施形態では厚みがおよそ５０ｎｍとなるように成膜した。そして、ステップＳ２へ進む。
【００２７】
ステップＳ２の第１半導体層形成工程では、図２（ｂ）に示すように、まず絶縁膜１０ａ上に第１非結晶質シリコン膜２０Ａ1を形成する。第１非結晶質シリコン膜２０Ａ1の形成方法としては、減圧気相化学成長法（ＬＰＣＶＤ）やプラズマＣＶＤ法が挙げられる。この後の熱処理による結晶化を考慮すると、その膜厚ｔ1としては少なくとも２０ｎｍ以上確保することが好ましい。本実施形態では、およそ５０ｎｍとなるように成膜した。
【００２８】
次に、不活性ガス（窒素ガス）雰囲気中で第１非結晶質シリコン膜２０Ａ1に熱処理を施して、これを結晶化させる。熱処理温度（第１の温度）としては、結晶核発生速度が結晶成長速度よりも速くなる６００℃〜７００℃の温度にて４時間の熱処理を施し、図２（ｃ）に示すように第１非結晶質シリコン膜２０Ａ1を結晶化させ第１多結晶質シリコン膜としての第１半導体層２０Ｐ1を形成した。そして、ステップＳ３へ進む。
【００２９】
ステップＳ３の第１熱処理工程では、多結晶化した第１半導体層２０Ｐ1を再び不活性ガス（窒素ガス）雰囲気中にて１０００℃〜１１００℃の温度（第３の温度）で熱処理を施す。これにより、第１半導体層２０Ｐ1の結晶性を向上させ、後述する第２半導体層の形成を考慮して良質な結晶核とする。なお、上記熱処理は不活性ガス（窒素ガス）雰囲気中で行われるものの、空気中の酸素ガスとの接触によって第１半導体層２０Ｐ1の表面に酸化シリコン膜が生じた場合には、これを除去しておくことが好ましい。除去方法としては、例えば、１ｗｔ％〜２ｗｔ％に希釈したフッ化水素酸水溶液中に３０秒程度浸漬してエッチングする方法が挙げられる。そして、ステップＳ４へ進む。
【００３０】
ステップＳ４の第２半導体層形成工程では、図２（ｄ）に示すように、まず第１半導体層２０Ｐ1上に第２非結晶質シリコン膜２０Ａ2を形成する。第２非結晶質シリコン膜２０Ａ2の形成方法としては、前述したＬＰＣＶＤやプラズマＣＶＤ法が挙げられる。また、その膜厚ｔ2としては第１非結晶質シリコン膜２０Ａ1と同様に少なくとも２０ｎｍ以上確保することが好ましい。さらには、後述する半導体層の総厚ｔ（＝ｔ1＋ｔ2）が厚くなりすぎるとソース／ドレイン間の耐圧が低下するため、チャネル長をＬ（ｎｍ）とするとき、第２非結晶質シリコン膜２０Ａ2の膜厚ｔ2は、２０ｎｍ≦ｔ2＜Ｌ／７−ｔ1を満足することが好ましい。これによれば、最終的に得られる半導体層の耐圧を確保して、安定した動作特性を実現できる。本実施形態では、後述する半導体層のチャネル長Ｌが８００ｎｍ〜１０００ｎｍであるため、膜厚ｔ2が５０ｎｍとなるように成膜した。
【００３１】
次に、不活性ガス（窒素ガス）雰囲気中で第２非結晶質シリコン膜２０Ａ2に熱処理を施して、これを結晶化させる。熱処理温度（第２の温度）としては、第１の温度よりも低く、結晶核発生速度よりも結晶成長速度の方が速くなる４５０℃以上６００℃未満が好ましい。これにより、第２非結晶質シリコン膜２０Ａ2内に結晶核が発生して結晶化が進行する前に、すでに多結晶化している第１半導体層２０Ｐ1の結晶粒を結晶核として第２非結晶質シリコン膜２０Ａ2の結晶化が進行して、図２（ｅ）に示すように第１半導体層２０Ｐ1上に第２多結晶質シリコン膜としての第２半導体層２０Ｐ2が形成される。このような第２非結晶質シリコン膜２０Ａ2の結晶化は、固相エピタキシャル成長と呼ばれており、例えば、文献１；L.Csepregi，E.F.Kennedy，J.W.Mayer and T.W.Sigmon，J.Appl.Phys.49(1978) 3906に示されている。
【００３２】
ここで、固相エピタキシャル成長を利用した第２半導体層２０Ｐ2の形成について、図４および図５を参照して詳しく説明する。なお、図５のグラフにおける縦軸は結晶成長速度（ｎｍ／ｍｉｎ）を対数で示し、横軸は温度（Ｋ）の逆数を示している。
【００３３】
図４（ａ）に示すように、絶縁膜１０ａ上に成膜された第１半導体層２０Ｐ1は多結晶化しているものの、その表面における結晶粒の面方位は必ずしも揃っていない。固相エピタキシャル成長における結晶成長速度は、結晶面によって異なることが知られており（図４（ｂ）参照）、例えば、結晶面の面方位{１００}に対して面方位{１１１}における結晶成長速度は約１／２０であることが上記文献１に記載されている。したがって、固相エピタキシャル成長を促す熱処理の温度と時間とを適切に選ぶことによって、第２非結晶質シリコン膜２０Ａ2において第１半導体層２０Ｐ1の表面における結晶粒のうち結晶成長速度が比較的速い面方位{１００}などの結晶粒を優先的に成長させることが可能となる。
【００３４】
例えば、図５のグラフに示すように、５５０℃の熱処理において面方位{１００}の結晶成長速度は約１０ｎｍ／ｍｉｎで、面方位{１１１}の結晶成長速度は約０．５ｎｍ／ｍｉｎであることから、膜厚が５０ｎｍの第２非結晶質シリコン膜２０Ａ2の場合では、面方位{１００}の結晶は約５分で膜厚方向の結晶成長が完了するのに対して、面方位{１１１}の結晶は約１００分要する。よってこれらの時間の差の中で、第１半導体層２０Ｐ1に含まれる面方位{１００}の結晶粒の間隔を勘案して熱処理時間を決定することにより、図４（ｃ）に示すように、第２半導体層２０Ｐ2は、面方位{１００}およびこれに近い面方位を有する結晶粒が大きな面積を占め、結晶方位の揃った多結晶膜となる。
【００３５】
一般にシリコン膜中を流れる電子や正孔といったキャリアの移動度は、キャリアが流れる結晶面と方位によって異なる。その一方で面方位{１００}の結晶については、面内のどの方位に対してもキャリアの移動度が同じである特徴が知られている。したがって、結晶面{１００}のシリコンウエハ上に形成される電子デバイスは、デバイスの向き（キャリアが流れる方向）によって特性がばらつくことがない。
【００３６】
本実施形態における固相エピタキシャル成長においても結晶面による結晶成長速度の違いを利用して、第２非結晶質シリコン膜２０Ａ2に適切な熱処理を施すことにより、結晶面{１００}を有する結晶粒を優先的に成長させることで、結晶粒径が大きく、かつ結晶方位が揃った第２多結晶質シリコン膜としての第２半導体層２０Ｐ2を得ることが可能となる。
【００３７】
また、第２非結晶質シリコン膜２０Ａ2を結晶化するにあたっては、結晶成長速度が速い面方位の結晶粒を成長させることと、生産性とを両立させる観点から、図５のグラフからもわかるように、結晶化を促す熱処理温度（第２の温度）は、４５０℃以上６００℃未満が好ましい。さらには、結晶核をできるだけ発生させずに結晶成長を促す効率的な熱エネルギー利用の観点から結晶成長速度が１ｎｍ／ｍｉｎ〜１０ｎｍ／ｍｉｎとなる５００℃以上５５０℃以下が好ましい。そして、ステップＳ５へ進む。
【００３８】
ステップＳ５の酸素プラズマ処理工程では、平行平板型のプラズマ発生装置（図示省略）のチャンバー内に処理ガスとして酸素ガスを供給し、酸素雰囲気圧力を４０Ｐａから１００Ｐａとし、ＲＦパワーを４００Ｗ〜１５００Ｗとして酸素プラズマを発生させ、支持基板１０の温度を１５０℃〜４００℃に制御して、第２半導体層２０Ｐ2に対し５分から２０分間程度のプラズマ照射を行う。
この酸素プラズマ照射は、多結晶である第２半導体層２０Ｐ2中の結晶粒界の結晶欠陥部分に作用し、電気的にほぼ不活性化する効果が得られる。これは水素ガスを用いた水素プラズマ照射と類似する効果と考えられるが、水素プラズマ照射の場合、シリコンと水素の結合力は比較的小さいため３５０℃程度以上の温度に加熱すると水素は抜けてしまい、半導体装置の形成後には水素プラズマ照射の効果が消滅してしまうおそれがある。これに対し、酸素プラズマ照射による効果は、後述する高温プロセス後でも効果が残っていることが発明者の実験によって確認されている。
続いて、酸素プラズマ照射によって第２半導体層２０Ｐ2の表面に形成された酸化シリコン膜を除去するため、１ｗｔ％〜２ｗｔ％に希釈したフッ化水素酸水溶液に支持基板１０を３０秒程度浸漬して第２半導体層２０Ｐ2の表面をエッチングする。この酸化シリコン膜の除去を行うことによって、次工程の第１半導体層２０Ｐ1および第２半導体層２０Ｐ2のパターニング時に安定したエッチングが可能となる。また、後述する熱酸化によるゲート絶縁膜形成時には良好な半導体層とゲート絶縁膜との界面形成が可能となる。そして、ステップＳ６へ進む。
【００３９】
ステップＳ６のエッチング工程では、図２（ｆ）に示すように、第１半導体層２０Ｐ1および第２半導体層２０Ｐ2を所定の形状となるようにエッチング（パターニング）する。エッチング方法としては、フッ化水素酸水溶液を用いた湿式エッチングや、ＣＦ4やＳＦ6などのエッチングガスを用いた乾式エッチング（ドライエッチング）が挙げられる。これにより、半導体層２０Ｐが形成される。そして、ステップＳ７へ進む。
【００４０】
ステップＳ７のゲート絶縁膜形成工程では、図２（ｇ）に示すように、まず、８００℃から１０００℃程度の温度にて半導体層２０Ｐの表面を酸化させ、熱酸化膜１１ａを形成する。
【００４１】
次に上記熱酸化膜１１ａの形成に加えて、プラズマＣＶＤ法などにより酸化シリコン膜１１ｂをさらに堆積させる。多結晶質シリコン膜を長時間熱酸化した場合、多結晶質シリコン膜表面に多数の凸部が形成され、ゲート絶縁膜の耐圧が低下する場合がある。そこで比較的短時間の熱酸化工程にて半導体層２０Ｐとの間に良好な界面を形成し、その後に酸化シリコン膜１１ｂを堆積させて、所望の厚さのゲート絶縁膜１１を形成することが望ましい。本実施形態では９３０℃で１０分間程度の熱酸化により膜厚約１０ｎｍの熱酸化膜１１ａを形成した後、膜厚１５ｎｍの酸化シリコン膜１１ｂをＣＶＤ法によりさらに堆積させることで、膜厚２５ｎｍのゲート絶縁膜１１を形成した。この方法により、酸化シリコン膜除去後の半導体層２０Ｐの表面部分が酸化され、良好な半導体層２０Ｐとゲート絶縁膜１１との界面を形成することが可能となる。そして、ステップＳ８に進む。
【００４２】
ステップＳ８の第２熱処理工程では、再び不活性ガス（窒素ガス）雰囲気中で、支持基板１０を１０００℃〜１１００℃（第３の温度）に加熱する熱処理を行う。これにより、半導体層２０Ｐとゲート絶縁膜１１との界面をさらに良好な状態として、ゲート絶縁膜１１の耐圧を向上させることができる。そして、ステップＳ９へ進む。
【００４３】
ステップＳ９のゲート電極形成工程では、図３（ｈ）に示すように、ゲート絶縁膜１１上に導電膜を成膜し、これをパターニングしてゲート電極２０ｇを形成する。導電膜の材料としては、例えば、不純物をドープした多結晶質シリコンやＴａなどの金属を用いることができ、これらの材料は例えばＣＶＤ法やスパッタリング法により成膜することができる。なお、このゲート電極２０ｇのパターニング時に、当該ゲート電極２０ｇと接続される他の配線（例えば後述する走査線２８；図８参照）をパターニングしてもよい。そして、ステップＳ１０へ進む。
【００４４】
ステップＳ１０の不純物注入工程では、図３（ｉ）に示すように、ゲート電極２０ｇをマスクとして、ゲート電極２０ｇの両側の半導体層２０Ｐ中にリン（Ｐ）などの不純物を注入し、低濃度不純物領域２０ｂを形成する。次いで、例えば、ゲート電極２０ｇの側壁に形成したサイドウォール膜（図示せず）をマスクにして、リン（Ｐ）などの不純物を注入し、高濃度不純物領域すなわちソース領域２０ｓおよびドレイン領域２０ｄを形成する。
なお、上記不純物は、所望の形状のフォトレジスト膜などをマスクにして注入してもよい。また、ゲート電極２０ｇをマスクにして斜めインプラ法などを用いて、高濃度不純物領域であるソース領域２０ｓおよびドレイン領域２０ｄならびに低濃度不純物領域２０ｂを形成してもよい。これらの工程により、低濃度不純物領域２０ｂ間の半導体層２０Ｐがチャネル領域となる。すなわち、低濃度不純物領域２０ｂ間の半導体層２０Ｐの長さがチャネル長Ｌ（ｎｍ）である。以上の工程により、ＬＤＤ（Lightly Doped Drain）型のＴＦＴ２０が形成される。そして、ステップＳ１１へ進む。
【００４５】
ステップＳ１１の層間絶縁膜形成工程では、図３（ｊ）に示すように、ゲート電極２０ｇ上に層間絶縁膜１２として例えば酸化シリコン膜をＰＥＣＶＤ（Plasma−Enhanced ＣＶＤ）法で５００ｎｍ程度成膜する。この後、例えば、８５０℃程度の熱処理を施し、低濃度不純物領域２０ｂ、ソース領域２０ｓ、ドレイン領域２０ｄ中の不純物を活性化させる。そして、ステップＳ１２へ進む。
【００４６】
ステップＳ１２のソース電極およびドレイン電極形成工程では、図３（ｋ）に示すように、高濃度不純物領域であるソース領域２０ｓおよびドレイン領域２０ｄの上のゲート絶縁膜１１および層間絶縁膜１２を選択的にエッチングし、コンタクトホール１３，１４を形成する。次いで、コンタクトホール１３，１４内を含む層間絶縁膜１２上に導電膜を成膜し、パターニングすることによってソース電極１５、ドレイン電極１６を形成する。もちろん、ソース電極１５やドレイン電極１６に接続される配線も同時に形成してもよい。導電膜としては、例えば、アルミニウム（Ａｌ）やＷなどの金属を用い、スパッタリング法などを用いて成膜することができる。
【００４７】
このような半導体装置としてのＴＦＴ２０の製造方法によれば、第１半導体層２０Ｐ1の結晶粒を核として、第２非結晶質シリコン膜２０Ａ2を適度な温度と時間で熱処理することで、固相エピタキシャル成長による結晶化を実現できる。この手法によって結晶化した第２半導体層２０Ｐ2の結晶粒は比較的大きく、また結晶方位を揃えることができる。特に固相エピタキシャル成長速度の速い結晶面{１００}が優先的に結晶成長するよう上記ステップＳ４における熱処理条件を設定することで、半導体層２０Ｐをチャネル層に用いたＴＦＴ２０は、結晶方位に起因する電気特性のばらつきが低減されると共に高いキャリアの移動度を実現することができる。
【００４８】
＜電気光学装置＞
次に、本実施形態の電気光学装置として、液晶装置を例に図６〜図８を参照して説明する。図６は液晶装置の構成を示す概略平面図、図７は図６のＡ−Ａ線で切った液晶装置の構造を示す概略断面図、図８は液晶装置の電気的な構成を示す等価回路図である。
【００４９】
本実施形態の液晶装置は、後述する電子機器としての投射型表示装置（液晶プロジェクター）における反射型ライトバルブとして好適に用いることができるものである。
【００５０】
図６および図７に示すように、本実施形態の電気光学装置としての液晶装置３０は、一対の基板としての素子基板３１と対向基板３２との間に電気光学素子としての液晶層３４が挟持されたものである。
【００５１】
素子基板３１と対向基板３２とは所定の間隔をおいて対向配置され、額縁状に設けられたシール材３５により接合され、その隙間に負の誘電異方性を有する液晶が充填されて液晶層３４が構成されている。
【００５２】
素子基板３１は、例えば透明な石英基板を用いることができ、額縁状に設けられたシール材３５の内側には、画素を構成する画素電極２１と画素電極２１を駆動制御するスイッチング素子として上記実施形態の薄膜トランジスターの製造方法を用いて製造されたＴＦＴ２０とがマトリックス状に設けられ、表示領域１ａを構成している。
また、素子基板３１側において表示領域１ａの周辺には、端子部にもうけられた外部入力端子２６から画像データを取り込む入力回路２３、画素に画像データに基づいた画像信号を供給するデータ線駆動回路２２、画素に制御信号を供給する走査線駆動回路２５、これらの回路を制御するタイミング制御回路２４が設けられている。
画素電極２１は、少なくとも液晶層３４に面する側において光反射性を有する部材により構成されており、該部材としては例えばＡｌ（アルミニウム）やＡｇ（銀）あるいはこれらの金属の合金などを用いることができる。なお、安定した光反射性を確保するために、酸化シリコンなどの透明絶縁膜により画素電極２１の表面を覆って、酸化などの化学的な変化による反射率の低下を防ぐ構造としてもよい。
【００５３】
対向基板３２は、例えば透明な石英基板を用いることができ、素子基板３１の複数の画素電極２１に対して液晶層３４を挟んだ位置に、ＩＴＯなどの透明導電膜からなる共通電極３３が設けられている。
【００５４】
素子基板３１の画素電極２１や対向基板３２の共通電極３３を覆うように無機配向膜（図示省略）が斜方蒸着法により形成されており、無機配向膜面において液晶分子は所定の方位角方向にプレチルトが与えられて略垂直配向している。すなわち、液晶装置３０は、ＶＡ（Vertical Alignment）方式の反射型の液晶装置である。
【００５５】
図８に示すように、液晶装置３０は、少なくとも表示領域１ａにおいて互いに絶縁された状態で交差する複数のデータ線２７および複数の走査線２８と、データ線２７と走査線２８の交差点付近に設けられたＴＦＴ２０と、画素電極２１とを有する。すなわち、ＴＦＴ２０および画素電極２１は、表示領域１ａにおいてデータ線２７と走査線２８とに沿ってマトリックス状に設けられている。
【００５６】
走査線２８はＴＦＴ２０のゲートに電気的に接続され、データ線２７はＴＦＴ２０のソースに電気的に接続されている。画素電極２１はＴＦＴ２０のドレインに電気的に接続されている。
データ線２７はデータ線駆動回路２２に接続されており、データ線駆動回路２２から供給される画像信号を各画素に供給する。走査線２８は走査線駆動回路２５に接続されており、走査線駆動回路２５から供給される走査信号を各画素に供給する。データ線駆動回路２２からデータ線２７に供給される画像信号は、線順次で供給してもよく、互いに隣接する複数のデータ線２７同士に対してグループごとに供給してもよい。走査線駆動回路２５は、走査線２８に対して、走査信号を所定のタイミングでパルス的に線順次で供給する。
【００５７】
液晶装置３０は、スイッチング素子であるＴＦＴ２０が走査信号の入力により一定期間だけオン状態とされることで、データ線２７から供給される画像信号が所定のタイミングで画素電極２１に書き込まれる構成となっている。そして、画素電極２１を介して液晶層３４に書き込まれた所定レベルの画像信号は、画素電極２１と液晶層３４を介して対向配置された共通電極３３との間で一定期間保持され、画像データに基づいた表示が行われる。
保持された画像信号がリークするのを防止するため、画素電極２１と共通電極３３との間に形成される液晶容量と並列に保持容量を設けてもよい。
【００５８】
このような液晶装置３０によれば、画素電極２１のスイッチング素子としてキャリアの移動度が高く、特性ばらつきが少ないＴＦＴ２０が用いられているので、例えば、より高速なスイッチング動作が求められるデジタル駆動に対しても確実に追従して、優れた表示品質を有する液晶装置３０を実現することができる。
【００５９】
＜電子機器＞
次に、本実施形態の電子機器について投射型表示装置（液晶プロジェクター）を例に挙げて説明する。図９は投射型表示装置（液晶プロジェクター）の構成を示す概略図である。
【００６０】
図９に示すように、本実施形態での電子機器としての液晶プロジェクター１０００は、システム光軸Ｌに沿って配置した光源部５１０と、インテグレーターレンズ５２０と、偏光変換素子５３０から概略構成される偏光照明装置５００とを備えている。また、この偏光照明装置５００から射出されたＳ偏光光束をＳ偏光光束反射面５４１により反射させる偏光ビームスプリッター５４０と、偏光ビームスプリッター５４０のＳ偏光光束反射面５４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロックミラー５４２と、分離された青色光（Ｂ）を変調する反射型液晶ライトバルブ５４５Ｂとを備えている。同様にして、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロックミラー５４３と、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ５４５Ｒとを備えている。また、ダイクロックミラー５４３を通過する残りの光の緑色光（Ｇ）を変調する反射型液晶ライトバルブ５４５Ｇを備えている。さらには、３つの反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂにて変調された光をダイクロックミラー５４３，５４２、偏光ビームスプリッター５４０にて合成し、この合成光をスクリーン１００１に投射する投射レンズからなる投射光学系５５０を備えている。
【００６１】
光源部５１０から射出されたランダムな偏光光束は、インテグレーターレンズ５２０により複数の中間光束に分割された後、第２のインテグレーターレンズを光入射側に有する偏光変換素子５３０により偏光光束がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッター５４０に至るようになっている。偏光変換素子５３０から射出されたＳ偏光光束は、偏光ビームスプリッター５４０のＳ偏光光束反射面５４１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロックミラー５４２の青色光反射層にて反射され、反射型液晶ライトバルブ５４５Ｂによって変調される。また、ダイクロックミラー５４２の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロックミラー５４３の赤色光反射層にて反射され、反射型液晶ライトバルブ５４５Ｒによって変調される。一方、ダイクロックミラー５４３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ５４５Ｇにより変調される。以上のようにして反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂによって色光の変調がなされる。
これらの反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッター５４０を通過せず、Ｐ偏光成分は通過する。この偏光ビームスプリッター５４０を透過した光により画像が形成される。
【００６２】
上記反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂは、上記液晶装置３０を適用したものである。具体的には、対向基板３２側から偏光光束が入射するように、それぞれ配置されている。
【００６３】
本実施形態によれば、デジタル駆動が可能で、高品位な映像を投射できる液晶プロジェクター１０００を提供できる。
【００６４】
なお、反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂの偏光光束の入射（および射出）側に、液晶層３４における液晶分子のプレチルトに起因する位相差（リターデーション）を光学的に補償する光学補償素子を配置した構造としてもよい。
【００６５】
本実施形態では、電子機器の一例として液晶装置３０を備えた液晶プロジェクター１０００について説明したが、液晶装置３０は、液晶プロジェクター１０００に限らず、種々の電子機器に搭載することができる。
この電子機器としては例えば、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた情報機器などがあり、液晶装置３０はこれらの表示手段として好適に用いることができる。
【００６６】
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００６７】
（変形例１）上記薄膜トランジスターの製造方法において、第１熱処理工程（ステップＳ３）、酸素プラズマ処理工程（ステップＳ５）、第２熱処理工程（ステップＳ８）は必須工程ではない。例えば、第１半導体層２０Ｐ1や第２半導体層２０Ｐ2の成膜状態を考慮して、これらの工程の一部またはすべてを削除してもよい。
【００６８】
（変形例２）上記薄膜トランジスターの製造方法において、第１半導体層形成工程（ステップＳ２）は、第１非結晶質シリコン膜２０Ａ1を熱処理により結晶化して第１半導体層２０Ｐ1を形成することに限定されない。例えば、真空蒸着法などを用いて支持基板１０の絶縁膜１０ａ上に多結晶質シリコン膜を直に形成してもよい。
【００６９】
（変形例３）上記実施形態のＴＦＴ２０は、トップゲート構造であるが、これに限定されず、ボトムゲート構造としても上記実施形態の薄膜トランジスターの製造方法を適用可能である。
【００７０】
（変形例４）上記実施形態の液晶装置３０は、反射型であるが、これに限定されない。例えば、素子基板３１を透明な基板材料を用いて構成し、画素電極２１を透明なＩＴＯなどの導電膜とすれば透過型の液晶装置３０を提供することができる。また、透過型の液晶装置３０を用いても、デジタル駆動が可能で高品位の映像表示ができる投射型表示装置を構成することができる。
さらには、液晶層３４を挟んで画素電極２１と共通電極３３とが配置される構造に限定されず、例えば、素子基板３１側に一対の電極が配置されるＩＰＳ（In Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式であってもよい。また、液晶層３４における配向制御がＶＡ方式であることに限定されず、ＴＮ（Twist Nematic）方式やＥＣＢ（Electrically Controlled Birefringence）方式などであってもよい。
【００７１】
（変形例５）上記実施形態の薄膜トランジスターの製造方法を用いて製造された薄膜トランジスター（ＴＦＴ）を画素のスイッチング素子として適用した電気光学装置は、液晶装置３０に限定されない。例えば、電気泳動装置、有機ＥＬ（エレクトロルミネッセンス）装置、ＦＥＤ（Field Emission Display）、ＳＥＤ（Surface−conduction Electron−emitter Display）などにも適用可能である。
【符号の説明】
【００７２】
１０…基板としての支持基板、１１…絶縁膜としてのゲート絶縁膜、２０…半導体装置としての薄膜トランジスター（ＴＦＴ）、２０Ａ１…第１非結晶質シリコン膜、２０Ａ２…第２非結晶質シリコン膜、２０Ｐ…半導体層、２０Ｐ１…第１多結晶質シリコン膜としての第１半導体層、２０Ｐ２…第２多結晶質シリコン膜としての第２半導体層、３０…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置（液晶プロジェクター）。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、電気光学装置、電子機器に関する。
【背景技術】
【０００２】
半導体層として多結晶質シリコン膜を用いる半導体装置としての薄膜トランジスターが、例えば電気光学装置としての液晶表示装置の画素を駆動制御するためのスイッチング素子として用いられている。多結晶質シリコン膜は、結晶方位が定まっておらず、結晶欠陥が発生し易いので、電子や正孔などのキャリアの移動度に影響を与え、薄膜トランジスターの電気特性をばらつかせる要因となっていた。
【０００３】
このような課題を改善するため、特許文献１には、基板の表面に再結晶化初期の結晶核発生密度が異なる領域を設け、その上に非結晶質シリコン膜を堆積したのち、熱処理を施すことで、非結晶質シリコン膜を多結晶化すると共に結晶粒の成長方向を揃えて粒径を大きくする薄膜半導体装置の製造方法が開示されている。
また、特許文献２には、基板上に形成された非晶質珪素膜に対して選択的に金属元素（例えばニッケル元素）を導入し、導入された領域から基板に平行な方向に結晶成長を行わせる半導体装置作製方法が開示されている。
【０００４】
また、特許文献３には、多結晶質シリコン膜でなく、結晶方位が安定した単結晶シリコン層を貼り合わせたＳＯＩ（Silicon On Insulator）基板が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１０７２０８号公報
【特許文献２】特開２００１−５７３３９号公報
【特許文献３】特開平１０−２９３３２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１の薄膜半導体装置の製造方法は、結晶核発生密度が異なる領域、具体的には、基板表面を覆うシリコン酸化膜に凹部を形成してから非結晶質シリコン膜を堆積させている。そして、凹部の側壁から再結晶化を開始させて基板の主面に沿った方向に大粒径化された多結晶膜を作るとしている。したがって、半導体層を形成しようとする領域に予め凹部を形成しておく必要があるため、前述した液晶表示装置に適用する場合には多くの画素に対応させて精度よく凹部を形成しなければならないという課題がある。
上記特許文献２の半導体装置作製方法では、非晶質珪素膜に金属元素を導入して結晶成長させた後に、例えば８００℃以上の高温処理によって熱酸化のゲート絶縁膜を形成する場合には、導入された金属元素が汚染源となるおそれがあり、半導体層とゲート絶縁膜との良好な界面を形成することが困難であるという課題がある。
また、上記特許文献３のＳＯＩ基板では、結晶性が優れた単結晶シリコン層を用いる点で、移動度が高く、特性ばらつきが少ない半導体素子を形成することが可能であるものの、基板の製造工程が複雑で生産性を高めることが困難であるという課題がある。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例の半導体装置の製造方法は、基板上に第１多結晶質シリコン膜を形成する第１工程と、前記第１多結晶質シリコン膜上に非結晶質シリコン膜を形成する第２工程と、前記非結晶質シリコン膜に対して、不活性ガス雰囲気中にて前記第１多結晶質シリコン膜上における前記非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる温度で熱処理を施して前記非結晶質シリコン膜を結晶化して第２多結晶質シリコン膜とする第３工程と、前記第１および第２多結晶質シリコン膜をパターニングして半導体層を形成する第４工程と、を備えたことを特徴とする。
【０００９】
この方法によれば、基板上において第１多結晶質シリコン膜上に成膜された非結晶質シリコン膜に不活性ガス雰囲気中で熱処理を施すことにより、第１多結晶質シリコン膜上で結晶成長を促す。結晶成長速度は、第１多結晶質シリコン膜における結晶面方位によって異なり、結晶成長速度が速い結晶面方位に結晶性が揃い且つ粒径が第１多結晶質シリコン膜よりも大きな第２多結晶質シリコン膜を形成することができる。半導体層におけるキャリアの移動度は、結晶性が揃って粒径が大きな第２多結晶質シリコン膜に依存するので、高い移動度を有すると共に特性ばらつきが低減された半導体装置を製造することができる。
【００１０】
［適用例２］上記適用例の半導体装置の製造方法において、前記第１工程は、前記基板上に第１非結晶質シリコン膜を形成して、第１の温度で熱処理を施すことにより前記第１多結晶質シリコン膜を形成し、前記第２工程は、前記第１多結晶質シリコン膜上に第２非結晶質シリコン膜を形成し、前記第３工程は、前記第２非結晶質シリコン膜に対して、不活性ガス雰囲気中にて前記第１多結晶質シリコン膜上における前記第２非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる第２の温度で熱処理を施して前記第２非結晶質シリコン膜を結晶化して前記第２多結晶質シリコン膜とし、前記第１の温度は、前記第２の温度よりも高いことを特徴とする。
この方法によれば、結晶成長よりも結晶核発生が優先する第１の温度で第１非結晶質シリコン膜を熱処理して効率よく第１多結晶質シリコン膜を形成し、結晶核発生よりも結晶成長が優先する第２の温度で第２非結晶質シリコン膜を熱処理して、結晶性が揃い粒径が大きな第２多結晶質シリコン膜を効率よく形成することができる。
【００１１】
［適用例３］上記適用例の半導体装置の製造方法において、前記基板が石英基板であって、前記第１の温度が６００℃以上７００℃以下であり、前記第２の温度が４５０℃以上６００℃未満であることを特徴とする。
この方法によれば、石英基板上に高い移動度を有すると共に特性ばらつきが低減された半導体装置を効率よく製造することができる。
【００１２】
［適用例４］上記適用例の半導体装置の製造方法において、前記基板上における前記第１多結晶質シリコン膜の膜厚ｔ1が２０ｎｍ以上であり、前記半導体装置における前記半導体層のチャネル長をＬ（ｎｍ）とするとき、前記第２多結晶質シリコン膜の膜厚ｔ2は、２０ｎｍ≦ｔ2＜Ｌ／７−ｔ1を満たすことが好ましい。
この方法によれば、第１多結晶質シリコン膜における結晶性を確保しつつ、できあがった半導体層の膜厚ｔ（＝ｔ1＋ｔ2）をチャネル長Ｌの１／７以下とすることで半導体層の耐圧を確保して、安定した動作特性が得られる半導体装置を製造することができる。
【００１３】
［適用例５］上記適用例の半導体装置の製造方法において、不活性ガス雰囲気中で前記第１多結晶質シリコン膜を前記第１の温度よりも高い第３の温度で熱処理する工程を含むとしてもよい。
この方法によれば、第１多結晶質シリコン膜の結晶性を高めることができる。
【００１４】
［適用例６］上記適用例の半導体装置の製造方法において、不活性ガス雰囲気中で前記第２多結晶質シリコン膜を前記第１の温度よりも高い第３の温度で熱処理する工程を含むとしてもよい。
この方法によれば、第２多結晶質シリコン膜の結晶性をより高めることができる。
【００１５】
［適用例７］上記適用例の半導体装置の製造方法において、不活性ガス雰囲気中で前記第２多結晶質シリコン膜を熱処理する工程は、前記半導体層を覆う絶縁膜を形成した後に施すことが好ましい。
この方法によれば、半導体層と絶縁膜との界面を良好な状態として、絶縁膜の耐圧を向上させることができる。
【００１６】
［適用例８］上記適用例の半導体装置の製造方法において、前記基板が石英基板であって、前記第３の温度が１０００℃以上１１００℃以下であることが好ましい。
この方法によれば、石英基板に余計な熱ひずみを発生させずに、第１多結晶質シリコン膜および第２多結晶質シリコン膜における結晶性を高めることができる。
【００１７】
［適用例９］上記適用例の半導体装置の製造方法において、前記第２多結晶質シリコン膜に酸素ガスを処理ガスとする酸素プラズマ処理を施す工程と、前記酸素プラズマ処理によって前記第２多結晶質シリコン膜の表面に形成された酸化物を除去する工程とを含むことが好ましい。
この方法によれば、酸素プラズマ処理によって第２多結晶質シリコン膜に結晶欠陥部分があってもこれを不活性化することができる。また、酸素プラズマ処理によって発生した酸化物を取り除くことによって、後の工程における半導体層のパターニングや絶縁膜の形成を歩留まりよく行うことができる。
【００１８】
［適用例１０］本適用例の電気光学装置は、上記適用例の半導体装置の製造方法を用いて製造された半導体装置を画素のスイッチング素子として用いていることを特徴とする。
この構成によれば、キャリアの移動度が高く、特性ばらつきが少ない半導体装置を備えているので、優れた電気光学特性を有する電気光学装置を提供できる。
【００１９】
［適用例１１］本適用例の電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。
この構成によれば、優れた電気光学特性を有する電気光学装置を備えているので、高性能な電子機器を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】薄膜トランジスターの製造方法を示すフローチャート。
【図２】（ａ）〜（ｇ）は薄膜トランジスターの製造方法を示す概略断面図。
【図３】（ｈ）〜（ｋ）は薄膜トランジスターの製造方法を示す概略断面図。
【図４】（ａ）〜（ｃ）は結晶化における固相エピタキシャル成長を示す概略図。
【図５】結晶成長速度と結晶面方位および熱処理温度との関係を示すグラフ。
【図６】液晶装置の構成を示す概略平面図。
【図７】図６のＡ−Ａ線で切った液晶装置の構造を示す概略断面図。
【図８】液晶装置の電気的な構成を示す等価回路図。
【図９】投射型表示装置（液晶プロジェクター）の構成を示す概略図。
【発明を実施するための形態】
【００２１】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２２】
なお、以下の形態において、「○○上に」と記載された場合、○○の上に接するように配置される場合、または○○の上に他の構成物を介して配置される場合、または○○の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２３】
＜半導体装置の製造方法＞
本実施形態の半導体装置の製造方法について、薄膜トランジスター（ＴＦＴ；Thin Film Transistor）の製造方法を例に挙げ、図１〜図５を参照して説明する。図１は薄膜トランジスターの製造方法を示すフローチャート、図２（ａ）〜（ｇ）および図３（ｈ）〜（ｋ）は薄膜トランジスターの製造方法を示す概略断面図、図４（ａ）〜（ｃ）は結晶化における固相エピタキシャル成長を示す概略図、図５は結晶成長速度と結晶面方位および熱処理温度との関係を示すグラフである。
【００２４】
本実施形態では、半導体装置としてのトップゲート構造の薄膜トランジスターの製造方法を例に説明する。
【００２５】
図１に示すように、本実施形態の薄膜トランジスター（ＴＦＴ）の製造方法は、半導体層が設けられる基板の表面に絶縁膜を形成する工程（ステップＳ１）と、基板上に第１多結晶質シリコン膜としての第１半導体層を形成する工程（ステップＳ２）と、第１半導体層を熱処理する第１熱処理工程（ステップＳ３）と、第１半導体層上に第２多結晶質シリコン膜としての第２半導体層を形成する工程（ステップＳ４）と、第２半導体層に酸素プラズマ処理を施す工程（ステップＳ５）と、第１半導体層と第２半導体層とを同時にパターニングして半導体層を形成するエッチング工程（ステップＳ６）と、半導体層を覆うゲート絶縁膜を形成する工程（ステップＳ７）と、半導体層とゲート絶縁膜とに熱処理を施す第２熱処理工程（ステップＳ８）と、ゲート絶縁膜上にゲート電極を形成する工程（ステップＳ９）と、半導体層に不純物を注入する不純物注入工程（ステップＳ１０）と、半導体層とゲート電極とを覆う層間絶縁膜を形成する工程（ステップＳ１１）と、ソース電極およびドレイン電極を形成する工程（ステップＳ１２）とを有する。
【００２６】
ステップＳ１の絶縁膜形成工程では、図２（ａ）に示すように、支持基板１０の一方の表面を覆うように絶縁膜１０ａを形成する。本実施形態では、後述する半導体層やゲート絶縁膜などを形成する工程で高温プロセスを用いることから耐熱的な物理特性（熱膨張係数、歪点など）を有する透明な石英基板を用いている。石英基板の厚みは特に指定されるものではないが、この場合、１．１ｍｍである。
絶縁膜１０ａを構成する材料は、例えば酸化シリコンなどの絶縁性を有する無機材料が好適である。その形成方法としては、プラズマＣＶＤ法などが挙げられ、本実施形態では厚みがおよそ５０ｎｍとなるように成膜した。そして、ステップＳ２へ進む。
【００２７】
ステップＳ２の第１半導体層形成工程では、図２（ｂ）に示すように、まず絶縁膜１０ａ上に第１非結晶質シリコン膜２０Ａ1を形成する。第１非結晶質シリコン膜２０Ａ1の形成方法としては、減圧気相化学成長法（ＬＰＣＶＤ）やプラズマＣＶＤ法が挙げられる。この後の熱処理による結晶化を考慮すると、その膜厚ｔ1としては少なくとも２０ｎｍ以上確保することが好ましい。本実施形態では、およそ５０ｎｍとなるように成膜した。
【００２８】
次に、不活性ガス（窒素ガス）雰囲気中で第１非結晶質シリコン膜２０Ａ1に熱処理を施して、これを結晶化させる。熱処理温度（第１の温度）としては、結晶核発生速度が結晶成長速度よりも速くなる６００℃〜７００℃の温度にて４時間の熱処理を施し、図２（ｃ）に示すように第１非結晶質シリコン膜２０Ａ1を結晶化させ第１多結晶質シリコン膜としての第１半導体層２０Ｐ1を形成した。そして、ステップＳ３へ進む。
【００２９】
ステップＳ３の第１熱処理工程では、多結晶化した第１半導体層２０Ｐ1を再び不活性ガス（窒素ガス）雰囲気中にて１０００℃〜１１００℃の温度（第３の温度）で熱処理を施す。これにより、第１半導体層２０Ｐ1の結晶性を向上させ、後述する第２半導体層の形成を考慮して良質な結晶核とする。なお、上記熱処理は不活性ガス（窒素ガス）雰囲気中で行われるものの、空気中の酸素ガスとの接触によって第１半導体層２０Ｐ1の表面に酸化シリコン膜が生じた場合には、これを除去しておくことが好ましい。除去方法としては、例えば、１ｗｔ％〜２ｗｔ％に希釈したフッ化水素酸水溶液中に３０秒程度浸漬してエッチングする方法が挙げられる。そして、ステップＳ４へ進む。
【００３０】
ステップＳ４の第２半導体層形成工程では、図２（ｄ）に示すように、まず第１半導体層２０Ｐ1上に第２非結晶質シリコン膜２０Ａ2を形成する。第２非結晶質シリコン膜２０Ａ2の形成方法としては、前述したＬＰＣＶＤやプラズマＣＶＤ法が挙げられる。また、その膜厚ｔ2としては第１非結晶質シリコン膜２０Ａ1と同様に少なくとも２０ｎｍ以上確保することが好ましい。さらには、後述する半導体層の総厚ｔ（＝ｔ1＋ｔ2）が厚くなりすぎるとソース／ドレイン間の耐圧が低下するため、チャネル長をＬ（ｎｍ）とするとき、第２非結晶質シリコン膜２０Ａ2の膜厚ｔ2は、２０ｎｍ≦ｔ2＜Ｌ／７−ｔ1を満足することが好ましい。これによれば、最終的に得られる半導体層の耐圧を確保して、安定した動作特性を実現できる。本実施形態では、後述する半導体層のチャネル長Ｌが８００ｎｍ〜１０００ｎｍであるため、膜厚ｔ2が５０ｎｍとなるように成膜した。
【００３１】
次に、不活性ガス（窒素ガス）雰囲気中で第２非結晶質シリコン膜２０Ａ2に熱処理を施して、これを結晶化させる。熱処理温度（第２の温度）としては、第１の温度よりも低く、結晶核発生速度よりも結晶成長速度の方が速くなる４５０℃以上６００℃未満が好ましい。これにより、第２非結晶質シリコン膜２０Ａ2内に結晶核が発生して結晶化が進行する前に、すでに多結晶化している第１半導体層２０Ｐ1の結晶粒を結晶核として第２非結晶質シリコン膜２０Ａ2の結晶化が進行して、図２（ｅ）に示すように第１半導体層２０Ｐ1上に第２多結晶質シリコン膜としての第２半導体層２０Ｐ2が形成される。このような第２非結晶質シリコン膜２０Ａ2の結晶化は、固相エピタキシャル成長と呼ばれており、例えば、文献１；L.Csepregi，E.F.Kennedy，J.W.Mayer and T.W.Sigmon，J.Appl.Phys.49(1978) 3906に示されている。
【００３２】
ここで、固相エピタキシャル成長を利用した第２半導体層２０Ｐ2の形成について、図４および図５を参照して詳しく説明する。なお、図５のグラフにおける縦軸は結晶成長速度（ｎｍ／ｍｉｎ）を対数で示し、横軸は温度（Ｋ）の逆数を示している。
【００３３】
図４（ａ）に示すように、絶縁膜１０ａ上に成膜された第１半導体層２０Ｐ1は多結晶化しているものの、その表面における結晶粒の面方位は必ずしも揃っていない。固相エピタキシャル成長における結晶成長速度は、結晶面によって異なることが知られており（図４（ｂ）参照）、例えば、結晶面の面方位{１００}に対して面方位{１１１}における結晶成長速度は約１／２０であることが上記文献１に記載されている。したがって、固相エピタキシャル成長を促す熱処理の温度と時間とを適切に選ぶことによって、第２非結晶質シリコン膜２０Ａ2において第１半導体層２０Ｐ1の表面における結晶粒のうち結晶成長速度が比較的速い面方位{１００}などの結晶粒を優先的に成長させることが可能となる。
【００３４】
例えば、図５のグラフに示すように、５５０℃の熱処理において面方位{１００}の結晶成長速度は約１０ｎｍ／ｍｉｎで、面方位{１１１}の結晶成長速度は約０．５ｎｍ／ｍｉｎであることから、膜厚が５０ｎｍの第２非結晶質シリコン膜２０Ａ2の場合では、面方位{１００}の結晶は約５分で膜厚方向の結晶成長が完了するのに対して、面方位{１１１}の結晶は約１００分要する。よってこれらの時間の差の中で、第１半導体層２０Ｐ1に含まれる面方位{１００}の結晶粒の間隔を勘案して熱処理時間を決定することにより、図４（ｃ）に示すように、第２半導体層２０Ｐ2は、面方位{１００}およびこれに近い面方位を有する結晶粒が大きな面積を占め、結晶方位の揃った多結晶膜となる。
【００３５】
一般にシリコン膜中を流れる電子や正孔といったキャリアの移動度は、キャリアが流れる結晶面と方位によって異なる。その一方で面方位{１００}の結晶については、面内のどの方位に対してもキャリアの移動度が同じである特徴が知られている。したがって、結晶面{１００}のシリコンウエハ上に形成される電子デバイスは、デバイスの向き（キャリアが流れる方向）によって特性がばらつくことがない。
【００３６】
本実施形態における固相エピタキシャル成長においても結晶面による結晶成長速度の違いを利用して、第２非結晶質シリコン膜２０Ａ2に適切な熱処理を施すことにより、結晶面{１００}を有する結晶粒を優先的に成長させることで、結晶粒径が大きく、かつ結晶方位が揃った第２多結晶質シリコン膜としての第２半導体層２０Ｐ2を得ることが可能となる。
【００３７】
また、第２非結晶質シリコン膜２０Ａ2を結晶化するにあたっては、結晶成長速度が速い面方位の結晶粒を成長させることと、生産性とを両立させる観点から、図５のグラフからもわかるように、結晶化を促す熱処理温度（第２の温度）は、４５０℃以上６００℃未満が好ましい。さらには、結晶核をできるだけ発生させずに結晶成長を促す効率的な熱エネルギー利用の観点から結晶成長速度が１ｎｍ／ｍｉｎ〜１０ｎｍ／ｍｉｎとなる５００℃以上５５０℃以下が好ましい。そして、ステップＳ５へ進む。
【００３８】
ステップＳ５の酸素プラズマ処理工程では、平行平板型のプラズマ発生装置（図示省略）のチャンバー内に処理ガスとして酸素ガスを供給し、酸素雰囲気圧力を４０Ｐａから１００Ｐａとし、ＲＦパワーを４００Ｗ〜１５００Ｗとして酸素プラズマを発生させ、支持基板１０の温度を１５０℃〜４００℃に制御して、第２半導体層２０Ｐ2に対し５分から２０分間程度のプラズマ照射を行う。
この酸素プラズマ照射は、多結晶である第２半導体層２０Ｐ2中の結晶粒界の結晶欠陥部分に作用し、電気的にほぼ不活性化する効果が得られる。これは水素ガスを用いた水素プラズマ照射と類似する効果と考えられるが、水素プラズマ照射の場合、シリコンと水素の結合力は比較的小さいため３５０℃程度以上の温度に加熱すると水素は抜けてしまい、半導体装置の形成後には水素プラズマ照射の効果が消滅してしまうおそれがある。これに対し、酸素プラズマ照射による効果は、後述する高温プロセス後でも効果が残っていることが発明者の実験によって確認されている。
続いて、酸素プラズマ照射によって第２半導体層２０Ｐ2の表面に形成された酸化シリコン膜を除去するため、１ｗｔ％〜２ｗｔ％に希釈したフッ化水素酸水溶液に支持基板１０を３０秒程度浸漬して第２半導体層２０Ｐ2の表面をエッチングする。この酸化シリコン膜の除去を行うことによって、次工程の第１半導体層２０Ｐ1および第２半導体層２０Ｐ2のパターニング時に安定したエッチングが可能となる。また、後述する熱酸化によるゲート絶縁膜形成時には良好な半導体層とゲート絶縁膜との界面形成が可能となる。そして、ステップＳ６へ進む。
【００３９】
ステップＳ６のエッチング工程では、図２（ｆ）に示すように、第１半導体層２０Ｐ1および第２半導体層２０Ｐ2を所定の形状となるようにエッチング（パターニング）する。エッチング方法としては、フッ化水素酸水溶液を用いた湿式エッチングや、ＣＦ4やＳＦ6などのエッチングガスを用いた乾式エッチング（ドライエッチング）が挙げられる。これにより、半導体層２０Ｐが形成される。そして、ステップＳ７へ進む。
【００４０】
ステップＳ７のゲート絶縁膜形成工程では、図２（ｇ）に示すように、まず、８００℃から１０００℃程度の温度にて半導体層２０Ｐの表面を酸化させ、熱酸化膜１１ａを形成する。
【００４１】
次に上記熱酸化膜１１ａの形成に加えて、プラズマＣＶＤ法などにより酸化シリコン膜１１ｂをさらに堆積させる。多結晶質シリコン膜を長時間熱酸化した場合、多結晶質シリコン膜表面に多数の凸部が形成され、ゲート絶縁膜の耐圧が低下する場合がある。そこで比較的短時間の熱酸化工程にて半導体層２０Ｐとの間に良好な界面を形成し、その後に酸化シリコン膜１１ｂを堆積させて、所望の厚さのゲート絶縁膜１１を形成することが望ましい。本実施形態では９３０℃で１０分間程度の熱酸化により膜厚約１０ｎｍの熱酸化膜１１ａを形成した後、膜厚１５ｎｍの酸化シリコン膜１１ｂをＣＶＤ法によりさらに堆積させることで、膜厚２５ｎｍのゲート絶縁膜１１を形成した。この方法により、酸化シリコン膜除去後の半導体層２０Ｐの表面部分が酸化され、良好な半導体層２０Ｐとゲート絶縁膜１１との界面を形成することが可能となる。そして、ステップＳ８に進む。
【００４２】
ステップＳ８の第２熱処理工程では、再び不活性ガス（窒素ガス）雰囲気中で、支持基板１０を１０００℃〜１１００℃（第３の温度）に加熱する熱処理を行う。これにより、半導体層２０Ｐとゲート絶縁膜１１との界面をさらに良好な状態として、ゲート絶縁膜１１の耐圧を向上させることができる。そして、ステップＳ９へ進む。
【００４３】
ステップＳ９のゲート電極形成工程では、図３（ｈ）に示すように、ゲート絶縁膜１１上に導電膜を成膜し、これをパターニングしてゲート電極２０ｇを形成する。導電膜の材料としては、例えば、不純物をドープした多結晶質シリコンやＴａなどの金属を用いることができ、これらの材料は例えばＣＶＤ法やスパッタリング法により成膜することができる。なお、このゲート電極２０ｇのパターニング時に、当該ゲート電極２０ｇと接続される他の配線（例えば後述する走査線２８；図８参照）をパターニングしてもよい。そして、ステップＳ１０へ進む。
【００４４】
ステップＳ１０の不純物注入工程では、図３（ｉ）に示すように、ゲート電極２０ｇをマスクとして、ゲート電極２０ｇの両側の半導体層２０Ｐ中にリン（Ｐ）などの不純物を注入し、低濃度不純物領域２０ｂを形成する。次いで、例えば、ゲート電極２０ｇの側壁に形成したサイドウォール膜（図示せず）をマスクにして、リン（Ｐ）などの不純物を注入し、高濃度不純物領域すなわちソース領域２０ｓおよびドレイン領域２０ｄを形成する。
なお、上記不純物は、所望の形状のフォトレジスト膜などをマスクにして注入してもよい。また、ゲート電極２０ｇをマスクにして斜めインプラ法などを用いて、高濃度不純物領域であるソース領域２０ｓおよびドレイン領域２０ｄならびに低濃度不純物領域２０ｂを形成してもよい。これらの工程により、低濃度不純物領域２０ｂ間の半導体層２０Ｐがチャネル領域となる。すなわち、低濃度不純物領域２０ｂ間の半導体層２０Ｐの長さがチャネル長Ｌ（ｎｍ）である。以上の工程により、ＬＤＤ（Lightly Doped Drain）型のＴＦＴ２０が形成される。そして、ステップＳ１１へ進む。
【００４５】
ステップＳ１１の層間絶縁膜形成工程では、図３（ｊ）に示すように、ゲート電極２０ｇ上に層間絶縁膜１２として例えば酸化シリコン膜をＰＥＣＶＤ（Plasma−Enhanced ＣＶＤ）法で５００ｎｍ程度成膜する。この後、例えば、８５０℃程度の熱処理を施し、低濃度不純物領域２０ｂ、ソース領域２０ｓ、ドレイン領域２０ｄ中の不純物を活性化させる。そして、ステップＳ１２へ進む。
【００４６】
ステップＳ１２のソース電極およびドレイン電極形成工程では、図３（ｋ）に示すように、高濃度不純物領域であるソース領域２０ｓおよびドレイン領域２０ｄの上のゲート絶縁膜１１および層間絶縁膜１２を選択的にエッチングし、コンタクトホール１３，１４を形成する。次いで、コンタクトホール１３，１４内を含む層間絶縁膜１２上に導電膜を成膜し、パターニングすることによってソース電極１５、ドレイン電極１６を形成する。もちろん、ソース電極１５やドレイン電極１６に接続される配線も同時に形成してもよい。導電膜としては、例えば、アルミニウム（Ａｌ）やＷなどの金属を用い、スパッタリング法などを用いて成膜することができる。
【００４７】
このような半導体装置としてのＴＦＴ２０の製造方法によれば、第１半導体層２０Ｐ1の結晶粒を核として、第２非結晶質シリコン膜２０Ａ2を適度な温度と時間で熱処理することで、固相エピタキシャル成長による結晶化を実現できる。この手法によって結晶化した第２半導体層２０Ｐ2の結晶粒は比較的大きく、また結晶方位を揃えることができる。特に固相エピタキシャル成長速度の速い結晶面{１００}が優先的に結晶成長するよう上記ステップＳ４における熱処理条件を設定することで、半導体層２０Ｐをチャネル層に用いたＴＦＴ２０は、結晶方位に起因する電気特性のばらつきが低減されると共に高いキャリアの移動度を実現することができる。
【００４８】
＜電気光学装置＞
次に、本実施形態の電気光学装置として、液晶装置を例に図６〜図８を参照して説明する。図６は液晶装置の構成を示す概略平面図、図７は図６のＡ−Ａ線で切った液晶装置の構造を示す概略断面図、図８は液晶装置の電気的な構成を示す等価回路図である。
【００４９】
本実施形態の液晶装置は、後述する電子機器としての投射型表示装置（液晶プロジェクター）における反射型ライトバルブとして好適に用いることができるものである。
【００５０】
図６および図７に示すように、本実施形態の電気光学装置としての液晶装置３０は、一対の基板としての素子基板３１と対向基板３２との間に電気光学素子としての液晶層３４が挟持されたものである。
【００５１】
素子基板３１と対向基板３２とは所定の間隔をおいて対向配置され、額縁状に設けられたシール材３５により接合され、その隙間に負の誘電異方性を有する液晶が充填されて液晶層３４が構成されている。
【００５２】
素子基板３１は、例えば透明な石英基板を用いることができ、額縁状に設けられたシール材３５の内側には、画素を構成する画素電極２１と画素電極２１を駆動制御するスイッチング素子として上記実施形態の薄膜トランジスターの製造方法を用いて製造されたＴＦＴ２０とがマトリックス状に設けられ、表示領域１ａを構成している。
また、素子基板３１側において表示領域１ａの周辺には、端子部にもうけられた外部入力端子２６から画像データを取り込む入力回路２３、画素に画像データに基づいた画像信号を供給するデータ線駆動回路２２、画素に制御信号を供給する走査線駆動回路２５、これらの回路を制御するタイミング制御回路２４が設けられている。
画素電極２１は、少なくとも液晶層３４に面する側において光反射性を有する部材により構成されており、該部材としては例えばＡｌ（アルミニウム）やＡｇ（銀）あるいはこれらの金属の合金などを用いることができる。なお、安定した光反射性を確保するために、酸化シリコンなどの透明絶縁膜により画素電極２１の表面を覆って、酸化などの化学的な変化による反射率の低下を防ぐ構造としてもよい。
【００５３】
対向基板３２は、例えば透明な石英基板を用いることができ、素子基板３１の複数の画素電極２１に対して液晶層３４を挟んだ位置に、ＩＴＯなどの透明導電膜からなる共通電極３３が設けられている。
【００５４】
素子基板３１の画素電極２１や対向基板３２の共通電極３３を覆うように無機配向膜（図示省略）が斜方蒸着法により形成されており、無機配向膜面において液晶分子は所定の方位角方向にプレチルトが与えられて略垂直配向している。すなわち、液晶装置３０は、ＶＡ（Vertical Alignment）方式の反射型の液晶装置である。
【００５５】
図８に示すように、液晶装置３０は、少なくとも表示領域１ａにおいて互いに絶縁された状態で交差する複数のデータ線２７および複数の走査線２８と、データ線２７と走査線２８の交差点付近に設けられたＴＦＴ２０と、画素電極２１とを有する。すなわち、ＴＦＴ２０および画素電極２１は、表示領域１ａにおいてデータ線２７と走査線２８とに沿ってマトリックス状に設けられている。
【００５６】
走査線２８はＴＦＴ２０のゲートに電気的に接続され、データ線２７はＴＦＴ２０のソースに電気的に接続されている。画素電極２１はＴＦＴ２０のドレインに電気的に接続されている。
データ線２７はデータ線駆動回路２２に接続されており、データ線駆動回路２２から供給される画像信号を各画素に供給する。走査線２８は走査線駆動回路２５に接続されており、走査線駆動回路２５から供給される走査信号を各画素に供給する。データ線駆動回路２２からデータ線２７に供給される画像信号は、線順次で供給してもよく、互いに隣接する複数のデータ線２７同士に対してグループごとに供給してもよい。走査線駆動回路２５は、走査線２８に対して、走査信号を所定のタイミングでパルス的に線順次で供給する。
【００５７】
液晶装置３０は、スイッチング素子であるＴＦＴ２０が走査信号の入力により一定期間だけオン状態とされることで、データ線２７から供給される画像信号が所定のタイミングで画素電極２１に書き込まれる構成となっている。そして、画素電極２１を介して液晶層３４に書き込まれた所定レベルの画像信号は、画素電極２１と液晶層３４を介して対向配置された共通電極３３との間で一定期間保持され、画像データに基づいた表示が行われる。
保持された画像信号がリークするのを防止するため、画素電極２１と共通電極３３との間に形成される液晶容量と並列に保持容量を設けてもよい。
【００５８】
このような液晶装置３０によれば、画素電極２１のスイッチング素子としてキャリアの移動度が高く、特性ばらつきが少ないＴＦＴ２０が用いられているので、例えば、より高速なスイッチング動作が求められるデジタル駆動に対しても確実に追従して、優れた表示品質を有する液晶装置３０を実現することができる。
【００５９】
＜電子機器＞
次に、本実施形態の電子機器について投射型表示装置（液晶プロジェクター）を例に挙げて説明する。図９は投射型表示装置（液晶プロジェクター）の構成を示す概略図である。
【００６０】
図９に示すように、本実施形態での電子機器としての液晶プロジェクター１０００は、システム光軸Ｌに沿って配置した光源部５１０と、インテグレーターレンズ５２０と、偏光変換素子５３０から概略構成される偏光照明装置５００とを備えている。また、この偏光照明装置５００から射出されたＳ偏光光束をＳ偏光光束反射面５４１により反射させる偏光ビームスプリッター５４０と、偏光ビームスプリッター５４０のＳ偏光光束反射面５４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロックミラー５４２と、分離された青色光（Ｂ）を変調する反射型液晶ライトバルブ５４５Ｂとを備えている。同様にして、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロックミラー５４３と、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ５４５Ｒとを備えている。また、ダイクロックミラー５４３を通過する残りの光の緑色光（Ｇ）を変調する反射型液晶ライトバルブ５４５Ｇを備えている。さらには、３つの反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂにて変調された光をダイクロックミラー５４３，５４２、偏光ビームスプリッター５４０にて合成し、この合成光をスクリーン１００１に投射する投射レンズからなる投射光学系５５０を備えている。
【００６１】
光源部５１０から射出されたランダムな偏光光束は、インテグレーターレンズ５２０により複数の中間光束に分割された後、第２のインテグレーターレンズを光入射側に有する偏光変換素子５３０により偏光光束がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッター５４０に至るようになっている。偏光変換素子５３０から射出されたＳ偏光光束は、偏光ビームスプリッター５４０のＳ偏光光束反射面５４１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロックミラー５４２の青色光反射層にて反射され、反射型液晶ライトバルブ５４５Ｂによって変調される。また、ダイクロックミラー５４２の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロックミラー５４３の赤色光反射層にて反射され、反射型液晶ライトバルブ５４５Ｒによって変調される。一方、ダイクロックミラー５４３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ５４５Ｇにより変調される。以上のようにして反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂによって色光の変調がなされる。
これらの反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッター５４０を通過せず、Ｐ偏光成分は通過する。この偏光ビームスプリッター５４０を透過した光により画像が形成される。
【００６２】
上記反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂは、上記液晶装置３０を適用したものである。具体的には、対向基板３２側から偏光光束が入射するように、それぞれ配置されている。
【００６３】
本実施形態によれば、デジタル駆動が可能で、高品位な映像を投射できる液晶プロジェクター１０００を提供できる。
【００６４】
なお、反射型液晶ライトバルブ５４５Ｒ，５４５Ｇ，５４５Ｂの偏光光束の入射（および射出）側に、液晶層３４における液晶分子のプレチルトに起因する位相差（リターデーション）を光学的に補償する光学補償素子を配置した構造としてもよい。
【００６５】
本実施形態では、電子機器の一例として液晶装置３０を備えた液晶プロジェクター１０００について説明したが、液晶装置３０は、液晶プロジェクター１０００に限らず、種々の電子機器に搭載することができる。
この電子機器としては例えば、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた情報機器などがあり、液晶装置３０はこれらの表示手段として好適に用いることができる。
【００６６】
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００６７】
（変形例１）上記薄膜トランジスターの製造方法において、第１熱処理工程（ステップＳ３）、酸素プラズマ処理工程（ステップＳ５）、第２熱処理工程（ステップＳ８）は必須工程ではない。例えば、第１半導体層２０Ｐ1や第２半導体層２０Ｐ2の成膜状態を考慮して、これらの工程の一部またはすべてを削除してもよい。
【００６８】
（変形例２）上記薄膜トランジスターの製造方法において、第１半導体層形成工程（ステップＳ２）は、第１非結晶質シリコン膜２０Ａ1を熱処理により結晶化して第１半導体層２０Ｐ1を形成することに限定されない。例えば、真空蒸着法などを用いて支持基板１０の絶縁膜１０ａ上に多結晶質シリコン膜を直に形成してもよい。
【００６９】
（変形例３）上記実施形態のＴＦＴ２０は、トップゲート構造であるが、これに限定されず、ボトムゲート構造としても上記実施形態の薄膜トランジスターの製造方法を適用可能である。
【００７０】
（変形例４）上記実施形態の液晶装置３０は、反射型であるが、これに限定されない。例えば、素子基板３１を透明な基板材料を用いて構成し、画素電極２１を透明なＩＴＯなどの導電膜とすれば透過型の液晶装置３０を提供することができる。また、透過型の液晶装置３０を用いても、デジタル駆動が可能で高品位の映像表示ができる投射型表示装置を構成することができる。
さらには、液晶層３４を挟んで画素電極２１と共通電極３３とが配置される構造に限定されず、例えば、素子基板３１側に一対の電極が配置されるＩＰＳ（In Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式であってもよい。また、液晶層３４における配向制御がＶＡ方式であることに限定されず、ＴＮ（Twist Nematic）方式やＥＣＢ（Electrically Controlled Birefringence）方式などであってもよい。
【００７１】
（変形例５）上記実施形態の薄膜トランジスターの製造方法を用いて製造された薄膜トランジスター（ＴＦＴ）を画素のスイッチング素子として適用した電気光学装置は、液晶装置３０に限定されない。例えば、電気泳動装置、有機ＥＬ（エレクトロルミネッセンス）装置、ＦＥＤ（Field Emission Display）、ＳＥＤ（Surface−conduction Electron−emitter Display）などにも適用可能である。
【符号の説明】
【００７２】
１０…基板としての支持基板、１１…絶縁膜としてのゲート絶縁膜、２０…半導体装置としての薄膜トランジスター（ＴＦＴ）、２０Ａ１…第１非結晶質シリコン膜、２０Ａ２…第２非結晶質シリコン膜、２０Ｐ…半導体層、２０Ｐ１…第１多結晶質シリコン膜としての第１半導体層、２０Ｐ２…第２多結晶質シリコン膜としての第２半導体層、３０…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置（液晶プロジェクター）。
【特許請求の範囲】
【請求項１】
基板上に第１多結晶質シリコン膜を形成する第１工程と、
前記第１多結晶質シリコン膜上に非結晶質シリコン膜を形成する第２工程と、
前記非結晶質シリコン膜に対して、不活性ガス雰囲気中にて前記第１多結晶質シリコン膜上における前記非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる温度で熱処理を施して前記非結晶質シリコン膜を結晶化して第２多結晶質シリコン膜とする第３工程と、
前記第１および第２多結晶質シリコン膜をパターニングして半導体層を形成する第４工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１工程は、前記基板上に第１非結晶質シリコン膜を形成して、第１の温度で熱処理を施すことにより前記第１多結晶質シリコン膜を形成し、
前記第２工程は、前記第１多結晶質シリコン膜上に第２非結晶質シリコン膜を形成し、
前記第３工程は、前記第２非結晶質シリコン膜に対して、不活性ガス雰囲気中にて前記第１多結晶質シリコン膜上における前記第２非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる第２の温度で熱処理を施して前記第２非結晶質シリコン膜を結晶化して前記第２多結晶質シリコン膜とし、
前記第１の温度は、前記第２の温度よりも高いことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記基板が石英基板であって、前記第１の温度が６００℃以上７００℃以下であり、前記第２の温度が４５０℃以上６００℃未満であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記基板上における前記第１多結晶質シリコン膜の膜厚ｔ1が２０ｎｍ以上であり、
前記半導体装置における前記半導体層のチャネル長をＬ（ｎｍ）とするとき、前記第２多結晶質シリコン膜の膜厚ｔ2は、２０ｎｍ≦ｔ2＜Ｌ／７−ｔ1を満たすことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
不活性ガス雰囲気中で前記第１多結晶質シリコン膜を前記第１の温度よりも高い第３の温度で熱処理する工程を含むことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
不活性ガス雰囲気中で前記第２多結晶質シリコン膜を前記第１の温度よりも高い第３の温度で熱処理する工程を含むことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
不活性ガス雰囲気中で前記第２多結晶質シリコン膜を熱処理する工程は、前記半導体層を覆う絶縁膜を形成した後に施すことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記基板が石英基板であって、前記第３の温度が１０００℃以上１１００℃以下であることを特徴とする請求項５乃至７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記第２多結晶質シリコン膜に酸素ガスを処理ガスとする酸素プラズマ処理を施す工程と、
前記酸素プラズマ処理によって前記第２多結晶質シリコン膜の表面に形成された酸化物を除去する工程とを含むことを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
請求項１乃至９のいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置を画素のスイッチング素子として用いていることを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を備えていることを特徴とする電子機器。
【請求項１】
基板上に第１多結晶質シリコン膜を形成する第１工程と、
前記第１多結晶質シリコン膜上に非結晶質シリコン膜を形成する第２工程と、
前記非結晶質シリコン膜に対して、不活性ガス雰囲気中にて前記第１多結晶質シリコン膜上における前記非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる温度で熱処理を施して前記非結晶質シリコン膜を結晶化して第２多結晶質シリコン膜とする第３工程と、
前記第１および第２多結晶質シリコン膜をパターニングして半導体層を形成する第４工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１工程は、前記基板上に第１非結晶質シリコン膜を形成して、第１の温度で熱処理を施すことにより前記第１多結晶質シリコン膜を形成し、
前記第２工程は、前記第１多結晶質シリコン膜上に第２非結晶質シリコン膜を形成し、
前記第３工程は、前記第２非結晶質シリコン膜に対して、不活性ガス雰囲気中にて前記第１多結晶質シリコン膜上における前記第２非結晶質シリコン膜の結晶核発生速度よりも結晶成長速度の方が速くなる第２の温度で熱処理を施して前記第２非結晶質シリコン膜を結晶化して前記第２多結晶質シリコン膜とし、
前記第１の温度は、前記第２の温度よりも高いことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記基板が石英基板であって、前記第１の温度が６００℃以上７００℃以下であり、前記第２の温度が４５０℃以上６００℃未満であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記基板上における前記第１多結晶質シリコン膜の膜厚ｔ1が２０ｎｍ以上であり、
前記半導体装置における前記半導体層のチャネル長をＬ（ｎｍ）とするとき、前記第２多結晶質シリコン膜の膜厚ｔ2は、２０ｎｍ≦ｔ2＜Ｌ／７−ｔ1を満たすことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
不活性ガス雰囲気中で前記第１多結晶質シリコン膜を前記第１の温度よりも高い第３の温度で熱処理する工程を含むことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
不活性ガス雰囲気中で前記第２多結晶質シリコン膜を前記第１の温度よりも高い第３の温度で熱処理する工程を含むことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
不活性ガス雰囲気中で前記第２多結晶質シリコン膜を熱処理する工程は、前記半導体層を覆う絶縁膜を形成した後に施すことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記基板が石英基板であって、前記第３の温度が１０００℃以上１１００℃以下であることを特徴とする請求項５乃至７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記第２多結晶質シリコン膜に酸素ガスを処理ガスとする酸素プラズマ処理を施す工程と、
前記酸素プラズマ処理によって前記第２多結晶質シリコン膜の表面に形成された酸化物を除去する工程とを含むことを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
請求項１乃至９のいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置を画素のスイッチング素子として用いていることを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を備えていることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１８７６０９（Ｐ２０１１−１８７６０９Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１０−５０２３７（Ｐ２０１０−５０２３７）
【出願日】平成２２年３月８日（２０１０．３．８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願日】平成２２年３月８日（２０１０．３．８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]