半導体装置の製造方法
【課題】試作段階において、クラックや剥離のない高信頼度な低抵抗配線を備えた半導体装置を提供する。
【解決手段】まず、ＦＩＢによって所定のＬＳＩ配線１１上の絶縁膜１２を加工除去し、ＬＳＩ配線１１の表面を露出する接続穴１３を形成する。続いて、第１のＣＶＤガス雰囲気中でＦＩＢを照射することによって接続穴１３に例えばＷ（タングステン）を埋め込み、ＬＳＩ配線１１と電気的に接続されるコンタクト３を形成する。続いて、ＤＭＡｕ−ＴｆａｃまたはＨｆａｃＣｕ−ｔｍｖｓの第２のＣＶＤガス４雰囲気中でレーザ光５を重畳走査することによって、コンタクト３と電気的に低抵抗で接続されるＡｕまたはＣｕからなる導電性膜６を形成する。
【解決手段】まず、ＦＩＢによって所定のＬＳＩ配線１１上の絶縁膜１２を加工除去し、ＬＳＩ配線１１の表面を露出する接続穴１３を形成する。続いて、第１のＣＶＤガス雰囲気中でＦＩＢを照射することによって接続穴１３に例えばＷ（タングステン）を埋め込み、ＬＳＩ配線１１と電気的に接続されるコンタクト３を形成する。続いて、ＤＭＡｕ−ＴｆａｃまたはＨｆａｃＣｕ−ｔｍｖｓの第２のＣＶＤガス４雰囲気中でレーザ光５を重畳走査することによって、コンタクト３と電気的に低抵抗で接続されるＡｕまたはＣｕからなる導電性膜６を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、試作段階における半導体装置の製造に適用することで、半導体装置の開発期間の短縮に有効な技術に関するものである。
【背景技術】
【０００２】
精密工学会第５８巻第３号（平成４年３月５日）の「レーザＣＶＤによる低抵抗配線の高速形成」（非特許文献１）には、ＬＳＩの回路変更に用いる補修配線の形成手段としてレーザＣＶＤを用いる技術が開示されている。
【０００３】
また、日本国特許第２７３３２４４号（特許文献１）には、配線の下地膜を、ＦＩＢ−ＣＶＤ法によって形成する技術が開示されている。
【０００４】
また、“Combined experimental and modeling studies of laser-assisted chemical vapor deposition of copper from copper(1)-hexafluoroacetylacetonate trimethylvinylsilane”J.Appl.Phys.75(4),15 Feb 1994（非特許文献２）では、ＣＶＤガスにＣｕ（ｈｆａｃ）ｔｍｖｓを用いてＣｕ膜のレーザＣＶＤ実験とモデリングの検討がなされている。
【０００５】
また、“Low Resistivity LCVD Direct Write Cu Conductor Lines For IC Customisation”Rhyscia Scripta.Vol.T69,237-241,1997（非特許文献３）では、ＩＣのカスタム化に用いる低比抵抗Ｃｕ配線のレーザＣＶＤの検討がなされている。
【特許文献１】日本国特許第２７３３２４４号
【非特許文献１】「レーザＣＶＤによる低抵抗配線の高速形成」精密工学会第５８巻第３号（平成４年３月５日）
【非特許文献２】“Combined experimental and modeling studies of laser-assisted chemical vapor deposition of copper from copper(1)-hexafluoroacetylacetonate trimethylvinylsilane”J.Appl.Phys.75(4),15 Feb 1994
【非特許文献３】“Low Resistivity LCVD Direct Write Cu Conductor Lines For IC Customisation”Rhyscia Scripta.Vol.T69,237-241,1997
【発明の開示】
【発明が解決しようとする課題】
【０００６】
試作段階のＬＳＩ（Large Scaled Integration）を任意に回路変更し、設計ミスやプロセス不良箇所の特定や、それらを補修して動作や特性を評価することは、ＬＳＩの開発期間短縮に有効である。この回路変更に用いる補修配線の形成手段としては、種々の方法がある。
【０００７】
補修配線の形成手段にレーザＣＶＤ（Chemical Vapor Deposition）を用いる場合を、図１２を参照して説明する。図１２は、本発明者らが検討したＬＳＩチップ上に形成したＭｏ配線を模式的に示す説明図であり、（ａ）はＣｒ下地膜がない場合、（ｂ）はＣｒ下地膜がある場合が示されている。
【０００８】
このレーザＣＶＤでは、材料ガスである例えばＭｏ（ＣＯ）６雰囲気中でレーザを照射・走査し、それによって生じた熱により、Ｍｏ（ＣＯ）６を分解して補修配線としてのＭｏ（モリブデン）配線を形成することができる。しかし、形成されたＭｏ配線は、ＬＳＩ表面の汚染による密着性低下やＭｏ膜中の残留応力により、図１２（ａ）に示すようなクラックや剥離を生ずる場合がある。そこで、非特許文献１ではスパッタエッチによりＬＳＩ表面をクリーニングし、清浄化されたＬＳＩ表面にスパッタ成膜でＣｒ（クロム）下地膜を形成し、Ｍｏ配線形成を行った後、不要なＣｒ下地膜をスパッタエッチで除去することとしている。これにより、図１２（ｂ）に示すように、Ｃｒ下地膜無しではＭｏ配線が剥離する条件で形成しても、剥離を生ずることが無くなる。
【０００９】
ところでレーザ照射の熱でＭｏ（ＣＯ）６を分解して形成した前述のＭｏ配線には金属Ｍｏ以外に不純物としてＭｏＯＣ（モリブデンオキシカーバイド）が含まれているため、比抵抗は２０μΩ・ｃｍ以上で、金属Ｍｏのバルク値（５．４μΩ・ｃｍ）よりも４〜８倍と高く、低抵抗接続に適さないという問題がある。この対策として非特許文献１では、真空中でＭｏ配線に再度レーザ照射するレーザアニールを行い、ＭｏＯＣのＯやＣが除去することで、１０μΩ・ｃｍ程度の比抵抗を得ている。
【００１０】
また特許文献１では、前述のＭｏ配線形成前のスパッタ成膜によるＣｒ下地膜形成を、第１のＣＶＤガスを用いたＦＩＢ（集束イオンビーム）−ＣＶＤによる緩衝膜の局所形成後、第２のＣＶＤガスを用いたレーザＣＶＤにより緩衝膜上に補修配線を形成している。ここで、第１のＣＶＤガスとして例えばＣｒ（ＣＯ）６等の金属カルボニル、ハロゲン化合物、アルキル化合物、第２のＣＶＤガスとして例えばＭｏ（ＣＯ）６等の金属カルボニル、ハロゲン化合物、アルキル化合物を用いる。
【００１１】
前述の非特許文献１および特許文献１において、補修配線材料として用いたＭｏは、図１３の表に示すように、配線材料と成り得るＡｌ（アルミニウム）、Ａｕ（金）、Ｃｕ（銅）、Ｐｔ（白金）に比べて硬い材料である。同様に、Ｗ（タングステン）、Ｃｒ（クロム）も硬い材料である。補修配線を形成するために、ＣＶＤガスを熱分解して得られたＭｏ、Ｗ、Ｃｒは、不純物としてオキシカーバイド（ＭｏＯＣ、ＷＯＣ、ＣｒＯＣ）を含むため、より硬くて伸び率の低い膜となる。そのため、Ｃｒ下地膜や緩衝膜無しで配線形成を行うと、配線にクラックや剥離が生ずることとなる。
【００１２】
しかしながら、密着性向上のためのスパッタ成膜によるＣｒ下地膜形成は、ＬＳＩチップ全面におよぶため、パッケージ品の場合、パッケージやチップの側壁およびボンディングワイヤの陰に付着したＣｒ膜がＭｏ配線形成後のスパッタエッチで除去しきれずに残り、短絡を生ずる問題がある。
【００１３】
また、ＦＩＢ−ＣＶＤによる緩衝膜の局所形成では、レーザＣＶＤの補修配線経路のみに緩衝膜を形成することができるため、短絡を生ずる恐れは無いが、ＦＩＢ−ＣＶＤの成膜速度が著しく低く（３μｍ／ｍｉｎ程度）、配線経路が長距離の場合には長時間（配線長１ｍｍの場合、５．６Ｈｒ程度）を要することが問題となる。
【００１４】
本発明の目的は、クラックや剥離のない高信頼度な低抵抗配線を備えた半導体装置を提供することにある。
【００１５】
また、本発明の他の目的は、クラックや剥離のない高信頼度な低抵抗配線を備えた半導体装置のデバックおよび不良解析を短時間で行うことのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明による半導体装置の製造方法は、半導体基板の主面上に形成された複数の配線と、前記複数の配線を覆うように形成された絶縁膜とを備えた半導体装置の製造方法である。まず、ＦＩＢによって所定の前記配線上の前記絶縁膜を加工除去し、前記配線の表面を露出する接続穴を形成する。続いて、ＣＶＤガス雰囲気中でＦＩＢを照射することによって前記接続穴に例えばＷ（タングステン）を埋め込み、前記配線と電気的に接続されるコンタクトを形成する。続いて、ジメチル金トリフルオロアセチルアセトネート、またはヘキサフルオロアセチルアセトネート銅トリメチルビニルシランの材料ガス雰囲気中でレーザ光を重畳走査することによって、前記コンタクトと電気的に低抵抗で接続されるＡｕ、またはＣｕからなる導電性膜を形成する。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
本発明の半導体装置の製造技術によれば、クラックや剥離のない高信頼度な低抵抗配線を備えた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
本発明の実施の形態１では、試作段階における例えばＬＳＩなどの半導体装置のデバックあるいは不良解析に適用する場合について説明する。
【００２３】
まず、本発明の配線修正工程を図１〜図４を参照して説明する。図１〜図４は、配線修正工程中の半導体装置を模式的に示す断面図である。なお、図１〜図４中では、半導体基板１００の主面にＬＳＩが形成されているが、図示を省略している。
【００２４】
図１に示すように、半導体基板１００の主面上に形成されている接続対象のＬＳＩ配線１１上の絶縁膜１２をＦＩＢ１で加工除去し、ＬＳＩ配線１１の表面を露出する接続穴１３を形成する（工程１）。
【００２５】
続いて、図２に示すように、接続穴１３にＣＶＤガス（第１ＣＶＤガス）２雰囲気中でＦＩＢ１を照射し、導電性物質を埋め込み、ＬＳＩ配線１１と電気的に接続されるコンタクト３を形成する（工程２）。このＣＶＤガス２には、例えばＷ（ＣＯ）６（タングステンカルボニル）やメチルシクロペンタジエニルトリメチルＰｔ等を適用し、コンタクト３は、Ｗ（タングステン）やＰｔ（白金）の導電性物質（第１導電性物質）から構成される。
【００２６】
接続穴１３の埋め込み時において、接続穴１３よりも広い領域で且つレーザＣＶＤによる補修配線経路方向に長くＦＩＢ１を走査すると、コンタクト３と次工程で形成する補修配線６ａとの電気的接続がより低抵抗で確保される。なお、接続穴１３の開口寸法が小さい場合やアスペクト比が高い場合には、穴埋めと接続穴１３周辺への膜形成とを分けて行っても良い。逆に、接続穴１３の開口寸法が大きく（≧□３μｍ）アスペクト比が低い場合（≦１．５）には、本工程を省略し、次工程のレーザＣＶＤで穴埋めを行った後に補修配線形成を行っても良い。
【００２７】
続いて、図３に示すように、ＣＶＤガス（第２ＣＶＤガス）４雰囲気中でレーザ光５を相対的に走査し、第１層目の補修配線６ａを形成する（工程３）。
【００２８】
このＣＶＤガス４には、補修配線６ａの材料がＡｕの場合には、ジメチル金アセチルアセトネート、ジメチル金トリフルオロアセチルアセトネート（以下、ＤＭＡｕ−Ｔｆａｃ）、ジメチル金ヘキサフルオロアセチルアセトネート等を用い得る。これらＣＶＤガスの中で、特に、室温での蒸気圧が１０Ｐａ程度で比較的安全性の高いＤＭＡｕ−Ｔｆａｃが最も好適である。本実施の形態１では、ＣＶＤガス４にＤＭＡｕ−Ｔｆａｃを適用した場合、供給時において室温程度に加熱し、保管時において室温以下に冷却している。
【００２９】
また、補修配線６ａの材料がＣｕの場合には、ビスヘキサフルオロアセチルアセトネート銅、シクロオクタジエン銅ヘキサフルオロアセチルアセトネート、ヘキサフルオロアセチルアセトネート銅トリメチルビニルシラン（以下、ＨｆａｃＣｕ−ｔｍｖｓ）、シクロペンタジエニル銅トリメチルフォスフィンを用い得る。これらＣＶＤガスの中で、特に、室温での蒸気圧が１０Ｐａ程度で比較的安全性の高いＨｆａｃＣｕ−ｔｍｖｓが最も好適である。本実施の形態１では、ＣＶＤガス４にＨｆａｃＣｕ−ｔｍｖｓを適用した場合、供給時において室温程度に加熱し、保管時において室温以下に冷却している。
【００３０】
また、レーザ光５には、各種レーザを用いることが可能である。中でも、既存の光学顕微鏡用対物レンズを用いることができることから、可視光レーザ（例えば、Ａｒレーザ、ＹＡＧレーザの第２高調波）が好適である。発振モードとしては、連続発振の方が成膜速度の点で有利である。
【００３１】
補修配線形成手順は、補修配線６ａ経路の始点となる接続穴１３にレーザ照射開始後、所定の配線経路上を所定速度でレーザ光５を相対的に走査する。これにより、先ず接続穴１３に埋め込んだ導電性物質がレーザ光５を吸収して発熱し、ここに触れたＣＶＤガス４を分解してＡｕまたはＣｕからなる導電性膜（補修配線）６を形成する。次に、この導電性膜６がレーザ光５を吸収して発熱し、ここに触れたＣＶＤガス４を分解し、レーザ走査に伴って導電性膜６を連続的に形成する。そして、配線経路の終点に達したところでレーザ照射を停止する。これにより、第1層目の補修配線６ａが形成されたこととなる。
【００３２】
このように補修配線材料としてＡｕまたはＣｕを適用した場合、ＡｕおよびＣｕは、展性・延性に優れた材料であり、前述の図１３の表に示すように、ＡｌやＰｔ同様、柔らかい金属であるため、熱分解によって形成した膜であっても応力を吸収し、例えばＣｒ下地膜なしでもクラックや剥離を生じることなく配線形成が可能となる。また、Ａｌ同様、バルクでの比抵抗が低いため、低抵抗の補修配線を得ることができる。
【００３３】
本発明では、クラック・剥離を生じずに低抵抗配線を形成可能ならば、レーザ光を配線経路上に重畳走査（＝補修配線の重ね描き）することで、さらなる低抵抗配線が形成可能と考えた。この考えに基づいて、本願発明者らによる実験結果を以下に述べる。
【００３４】
図５は、ＨｆａｃＣｕ−ｔｍｖｓのＣＶＤガス（第２ＣＶＤガス）から重畳走査によって形成したＣｕ配線を模式的に示す断面図である。図６は、ＨｆａｃＣｕ−ｔｍｖｓのＣＶＤガスから重畳走査によって形成したＣｕ配線の特性を示す説明図であり、（ａ）は配線抵抗、（ｂ）は比抵抗を示す。なお、ＣＶＤガスを、ＤＭＡｕ−Ｔｆａｃとした場合も同様の特性を得ることができる。
【００３５】
図５に示すように、重畳走査によって配線の断面積が顕著に増加することが分かる。また、図６（ｂ）に示すように、重畳走査によって配線の比抵抗が大幅に低減することも分かる。すなわち、レーザの重畳走査によって、配線が形成されると共に、既に形成された配線がアニールされていることが分かる。したがって、図５の配線断面図の増加と、図６（ｂ）の配線比抵抗の低減との相乗効果によって、配線抵抗を図６（ａ）に示すように低減することができる。
【００３６】
以上のことから、図４に示すように、工程３を必要回数繰り返し、導電性膜６の膜厚を大きくする。具体的には、再び、補修配線経路の始点となる接続穴１３に位置合わせ後、レーザ照射を開始し、前記同様に第１層目の補修配線６ａ経路上を所定速度でレーザ光５を相対的に走査する。これにより、第1層目の補修配線６ａがレーザ照射によって加熱され、第１層目の補修配線６ａをアニールによって比抵抗を低減すると共に、第１層目の補修配線６ａに接触したＣＶＤガス４を分解して第２層目の補修配線６ｂを形成する。これを必要回数、繰り返すことで補修配線６ｂの膜厚および断面積は大きくなり、比抵抗は小さくなる。
【００３７】
ここで、この重畳走査において、第２層目のレーザ走査は第１層目のレーザ走査に逆行し、第３層目のレーザ走査は第1層目のレーザ走査に同じとしても良く、始点に戻る必要が無い分、配線形成時間を短縮できる。すなわち、試作段階のＬＳＩを任意に回路変更するに際し、デバックおよび不良解析を短時間で行うことができる。
【００３８】
また、各配線層形成時のレーザパワーおよび走査速度は一定でなくとも良い。例えば、ＬＳＩの最上層配線が微細配線で、この上に補修配線を形成する際、第１層目は低いレーザパワーで走査し、第２層目以降は高パワーで走査する。これにより、何らかの原因で補修配線６ａが途切れても下層のＬＳＩ配線にレーザでダメージを与える恐れは無い。
【００３９】
また、レーザ照射による熱の拡がりが補修配線方向に主となるため、細い配線幅で形成でき、且つ複数の補修配線形成時、その間隔を小さく設定できる。さらに、本実施の形態１では、配線材料として比較的柔らかく、また伸び率の高いＡｕまたはＣｕの導電性物質からなる導電性膜６から補修配線６ａ、６ｂを構成するため、クラックや剥離のない補修配線６ａ、６ｂを備えた半導体装置を製造することができる。
【００４０】
また、本発明では、ＤＭＡｕ−Ｔｆａｃ、ＨｆａｃＣｕ−ｔｍｖｓをＣＶＤガス（第２ＣＶＤガス）として適用している。これらＣＶＤガスの取り扱いとしては、例えば前述の非特許文献２に記載されているように、結露防止を目的としてＣＶＤガスボンベを３６℃に加熱すると共に供給配管とチャンバを３８〜４０℃程度に加熱して供給する方法や、例えば前述の非特許文献３に記載されているように、ＣＶＤガス材料を充填したバブラーの温度と圧力を調整することでガス供給量を制御する方法も考えられる。しかしながら、非特許文献２において、サンプルおよびその保持形態によっては、加熱が不均一で補修配線形成部にＣＶＤガス材料が結露する可能性があり、また、ガス供給配管やチャンバを含めた全体が３８〜４０℃程度に達するまでに長時間を要してしまう。そこで、本発明では、ＤＭＡｕ−Ｔｆａｃ、ＨｆａｃＣｕ−ｔｍｖｓをＣＶＤガス４として適用する場合、これらＣＶＤガス材料およびそのシリンダを、ガス供給時においては室温程度に加熱し、保管時においては室温以下に冷却している。この理由は、ＤＭＡｕ−Ｔｆａｃは熱に対して特に不安定なため、低温（０℃以下）保存が必要であり、ＨｆａｃＣｕ−ｔｍｖｓも分解温度が低い（〜５０℃）ことから、ガス材料の長寿命化のためには低温保管が望ましいためである。以上のことから、本実施の形態１では、供給時においてのみ室温程度に加熱し、保管時においては室温以下に冷却することとした。また、前述の非特許文献２や非特許文献３では、ＣＶＤガスやバブラーを加熱して蒸気圧を高めている。そして、チャンバを排気しながらＣＶＤガスを供給し、その状態でレーザＣＶＤを行っている。これにより、レーザ照射部には常に新鮮なＣＶＤガスが供給されることとなる。しかし、この方式では、ＣＶＤガスの消費量が大きく、ＣＶＤガス材料の劣化が早いと言った問題がある。これに対して本発明では、ＤＭＡｕ−ＴｆａｃおよびＨｆａｃＣｕ−ｔｍｖｓ共に、室温での蒸気圧は１０Ｐａ程度得られていることから、チャンバ内にＣＶＤガスを供給・閉じ込めた状態でレーザＣＶＤを行っている。チャンバを高真空に排気後、ガスシリンダのバルブを開くことにより、１０分程度で８〜１０Ｐａ程度のＣＶＤガス圧でチャンバを満たすことができる。室温以上にＣＶＤガス材料を加熱することで、チャンバ内の蒸気圧は高く、高速に配線形成は可能であるが、本発明の８〜１０Ｐａ程度でも配線形成に十分適用することができる。
【００４１】
さらに、本発明では、例えば前述の非特許文献２および非特許文献３に記載されているようなＨ２またはＨｅのキャリアガスを適用していない。したがって、キャリアガスとしてＨ２を適用する場合、Ｈ２が危険性の高いガスであり、最も考慮すべき安全対策を必要とするが、本発明では、Ｈ２に対する安全対策を取る必要がない。また、Ｈ２を用いなくても、重畳走査によって、配線抵抗を実用レベルまでに低減することができる。また、キャリアガスを適用する場合、補修配線が形成されるサンプル表面への材料ガス吸着確率（量）が減少し、デポレート（成膜速度）を低下させる可能性があるが、本発明では、デポレートを低下させずに、補修配線を形成することができ、さらに、配線経路が長距離の場合でも短時間で形成することができる。
【００４２】
さらにまた、前述のＦIＢ−ＣＶＤに用いるＣＶＤガス（第１ＣＶＤガス）を、本発明のレーザＣＶＤ用ガス（第１ＣＶＤガス）であるＨｆａｃＣｕ−ｔｍｖｓまたはＤＭＡｕ−Ｔｆａｃに替えても良い。特に、ＬＳI配線がＣｕであるならば、ＨｆａｃＣｕ−ｔｍｖｓを用いてコンタクト３をＣｕで形成することで、ＬＳI配線から補修配線まで全てＣｕで接続されることとなり、異種金属介在による接続抵抗の上昇を防止できる。
【００４３】
（実施の形態２）
本実施の形態２では、前記実施の形態１に係る半導体装置の製造技術に適用されるレーザＣＶＤ装置について図７を参照して説明する。図７は、本発明の実施の形態２に係るレーザＣＶＤ装置の概略を示す説明図である。
【００４４】
図７のレーザＣＶＤ装置は、処理が行われるチャンバ２１、チャンバ２１内を排気する排気手段、チャンバ２１内に原料ガス（ＣＶＤガス）を供給するガス供給手段、被対象物にレーザを照射するレーザ照射手段、レーザ照射手段を移動するための移動手段、およびそれぞれの手段を制御するための制御手段を備えている。
【００４５】
チャンバ２１には、試料保持手段２２、レーザ光導入窓２３、圧力計２４、排気ポート、ガス導入ポートが適宜配置されている。
【００４６】
排気手段として、高真空排気が可能な真空ポンプ３１をバルブ３２および配管３３を介してチャンバに接続している。
【００４７】
ガス供給手段として、ＣＶＤガスを充填したガスシリンダ４１をシリンダ冷却機能付きの保持手段４２に固定し、バルブ４３および配管４４を介してチャンバ２１に接続している。ここでのシリンダ冷却機能とは、温度によるＣＶＤガスの劣化を抑制するために設けたもので、チャンバ２１へのＣＶＤガス導入時以外あるいは本装置の使用時以外は、ペルチェ素子などによりガスシリンダ４１を０℃程度に冷却する。そして、ＣＶＤガス導入時あるいは本装置の使用時、ペルチェ素子への通電の極性を反転して室温に戻す。また、配線形成終了後のＣＶＤガスパージおよび試料交換時のチャンバ２１大気開放時のための不活性ガス供給手段として、バルブ４５および配管４６を介してチャンバ２１に接続している。
【００４８】
レーザ照射手段は、レーザ発振器５１、シャッタ５２、レーザパワー調整手段５３、パワーメータ５４、導光ミラー５５ａ、５５ｂ、観察光学系５６、対物レンズ５７ａ、５７ｂ、カメラ５８で構成する。観察光学系５６には、対物レンズ切換機構５９と図示していない自動焦点合わせ機能を設けている。対物レンズ切換機構５９には、倍率の異なる複数の対物レンズ５７ａ、５７ｂを装着し、制御部からのリモート制御により、対物レンズの切換を行う。補修配線形成時のレーザパワーは、パワーメータ５４への導光ミラー５５ｂをレーザ光路中に配置後、シャッタ５２を開けてパワーメータ５４にレーザ光５０を照射する。この測定値と制御部に入力した設定値とを比較し、略等しくなるようにレーザパワー調整手段５３からの透過光量を調整する。調整完了後、シャッタ５２を閉じて導光ミラー５５ｂを戻す。
【００４９】
移動手段は、ステージ６１とリモートボックスを備えている。ステージ６１は、位置検知手段を備え、前述のレーザ照射手段を搭載し、ＸＹＺの３軸方向に任意移動可能とする。この内、少なくとも１軸は試料交換時の障害とならない位置まで高速移動可能とする。また、リモートボックスは、ステージ６１をＸＹ方向に任意に移動させるためのジョイスティックコントローラ、レーザ照射手段のシャッタを開閉するためのスイッチを備えている。
【００５０】
制御手段は、種々の機能を備えた制御部と、この制御部からの画像出力を表示する画像表示手段で構成され、以下の手段１〜１２を行うことができる。
【００５１】
手段１では、真空ポンプ３１、各バルブ３２、４３、４５、シリンダ冷却機能付きの保持手段４２、レーザ発振器５１、シャッタ５２、レーザパワー調整手段５３、対物レンズ切換機構５９、自動焦点合わせ機能、ＸＹＺステージ６１のリモート制御が可能で、圧力計２４、パワーメータ５４の測定値を取り込み可能とする。
【００５２】
手段２では、試料交換、チップアライメント、配線形成、電極パッド形成、メンテナンスと言った各処理毎の画面あるいはウィンドウを選択表示可能とし、各処理毎の入力は、当該画面あるいはウィンドウの表示手段時に可能とする。
【００５３】
手段３では、観察光学系に設けたカメラの画像信号を取り込み、手段２のチップアライメント、配線形成、電極パッド形成、メンテナンスと言った処理を行う際の画面あるいはウィンドウに、取り込んだ画像を表示する。
【００５４】
手段４では、手段３において、表示された画像の特定位置を指示することにより、ＸＹＺステージ座標を取り込み可能とする。
【００５５】
手段５では、手段２のチップアライメントにおいて、ＬＳＩチップ内の既知のチップ座標を有する３点に対応したＸＹＺステージ座標を手段４で取り込み、チップ座標系を作成する。
【００５６】
手段６では、配線形成時や観察のためのＸＹ方向へのステージ移動時等、ステージ座標値またはチップ座標値の何れかを入力することでステージ６１を移動可能とする。また、ステージ６１の相対移動量を入力することでも移動可能とする。
【００５７】
手段７では、配線経路の座標入力において、ステージ座標系あるいはチップ座標系の何れでも入力可能とし、手段４の操作により、表示画像から始点、折点、終点の座標入力も可能とする。
【００５８】
手段８では、手段７の表示画像から始点、折点、終点の各座標入力において、ＸＹ座標と共に、自動焦点合わせ機能の合焦位置におけるＺ座標も取り込み、２点間の座標値からＺ方向の直線補間処理を行う。Ｚ方向の直線補間処理について図８を参照して説明する。図８は、直線補間機能の説明図である。なお、図８中では、Ｙ方向（紙面に垂直方向）については省略している。
【００５９】
図８に示すように、半導体基板１００は、Ａ点およびＢ点の２点間の座標値から、Ｘ方向の距離ＸおよびＺ方向の距離Ｚからなる傾きＺ／Ｘを有している。傾いた状態の半導体基板１００において、Ａ点からＢ点へレーザ光５が走査する場合、レーザ光５が半導体基板１００の主面に集束して照射されるように、傾きＺ／Ｘに従ってＸ方向への移動速度に合わせてＺ方向に連続的に移動させる。若しくは、Ｘ方向およびＺ方向への移動量を細分化し、細分化された値（ｚ／ｘ）に応じて階段状に移動させる。このため、補修配線形成時、Ａ点、Ｂ点の２点間をＺ方向の直線補間しながらレーザ走査するため、焦点位置ズレによる補修配線の途切れを防止することができる。
【００６０】
手段９では、手段７の配線経路の座標入力において、始点および終点以外の座標は折点として円弧補間処理を行う。円弧の曲率は、任意設定可能とする。座標入力後、経路確認（表示画面上にレーザ照射位置を表示し、レーザ照射無しでステージ移動）を可能とする。円弧補間処理について図９を参照して説明する。図９は、円弧補間機能の説明図である。
【００６１】
図９に示すように、始点→折点８→終点から成る配線経路７に対し、折点８におけるレーザ走査の方向転換を円弧補間により、曲率Ｒを付けて曲がる。この曲率Ｒは、任意に指定可能とすることで、複数の補修配線６が込み入った場所においても、補修配線６同士が短絡することは無い。本発明の円弧補間を行わないで補修配線形成をした場合、レーザ走査は、始点から折点、折点から終点へと直線移動し、その都度、加速と減速を繰り返していたため、折点位置で瞬間的に速度０となる。この時もレーザ照射は継続しているため、局所的に膜厚が大きくなり、従来のＭｏ、Ｗ、Ｃr等と言った配線材料ではクラックや剥離が生じ易い。しかしながら、本発明の円弧補間で方向転換することにより、一定速度で方向転換が可能となることから均一な膜厚が得られ、クラックや剥離は生じにくくなる。本発明の補修配線材料（ＡｕまたはＣｕ）では円弧補間無しでもクラックや剥離を生ずることはないが、ＬＳIへの通電時に不均一膜厚部での電流集中による断線を防止するためには有効である。
【００６２】
手段１０では、手段２の配線形成画面において、レーザ光の重畳走査回数の設定を可能とする。
【００６３】
手段１１では、補修配線形成時、手段８および手段９のそれぞれの直線補間および円弧補間に基づいたステージ制御を行い、レーザ光を走査する。
【００６４】
手段１２では、手段２の電極パッド形成画面において、電極パッド形成寸法入力と手段４の操作による電極パッド形成の開始位置を指定することにより、レーザ光のサーペンタイル走査方向を設定する。なお、チップ最上層に形成された幅広電源系配線上に電極パッドを形成し、両者間でコンデンサを形成することも可能である。
【００６５】
以上、本実施の形態２のレーザＣＶＤ装置では、ステージ６１をＸＹ方向に任意に移動させるためのジョイスティックコントローラ、およびレーザ照射手段のシャッタを開閉するためのスイッチを備えたリモートボックスを設けたことにより、補修配線経路が単純な場合に、その座標を制御部に入力することなく補修配線形成が可能で、作業時間の短縮を図ることができる。
【００６６】
また、ＣＶＤガスシリンダ４１をシリンダ冷却機能付きの保持手段４２に固定し、ＣＶＤガス導入時以外は低温保持するため、温度によって劣化しやすいＣＶＤガス（例えば、ＤＭＡｕ−ＴｆａｃやＨｆａｃＣｕ−ｔｍｖｓ）の長寿命化を図ることができる。
【００６７】
また、補修配線形成時、各点間をZ軸方向の直線補間しながらレーザ走査するため、焦点位置ズレによる補修配線の途切れを防止できる。さらに、補修配線形成時、折点を円弧補間で方向転換することにより、一定速度で方向転換が可能となることから均一な膜厚が得られ、従来の配線材料に対してはクラックや剥離を防止でき、電流集中による断線を防止できる。
【００６８】
（実施の形態３）
前記実施の形態１では、半導体基板の主面に形成された絶縁膜にＦＩＢ加工およびレーザＣＶＤで回路変更のための補修配線を形成した半導体装置について説明した。本実施の形態３では、補修配線を形成後、補修配線およびＦＩＢ加工部を含む領域に例えばＳＯＧ、ＰＩＱなどの保護膜材料を塗布・ベークすることで、動作のみならず水分や熱等の各種環境に対する信頼性をも確保した半導体装置について説明する。
【００６９】
本実施の形態３に係る半導体装置の製造工程の要部を図１０を参照して説明する。図１０は、本実施の形態３に係る半導体装置を模式的に示す斜視図である。なお、図１０には、半導体基板１００の主面上にはＬＳＩ回路および多層配線が形成され、さらに、ＬＳI回路および多層配線を覆うように例えばＰＩＱ、フォトレジスト、ＳｉＮおよびＳｉＯなどからなる保護膜７１が形成されている。
【００７０】
図１０に示すように、ＣＶＤガス雰囲気中のレーザ走査によって生じた熱／光エネルギで保護膜７１に溝７２形成されると共に、ＣＶＤガスが分解して金属を析出し、補修配線６を形成する。このように保護膜７１に形成した溝７２の中に補修配線６を形成するため、配線密着性を向上することができる。
【００７１】
レーザによる加工は、保護膜７１がＰＩＱの場合に可視レーザ光、フォトレジストの場合に紫外レーザ光、ＳｉＮの場合に３５５ｎｍ以下の紫外レーザ光、ＳｉＯの場合に２００ｎｍ以下の紫外レーザ光を適用することができる。また、溝７２の形成には、パルス発振のレーザ光を用い、補修配線６形成には、連続発振のレーザ光を用いることができる。なお、溝７２と補修配線６の同時形成に限らず、溝７２を形成した後、補修配線６を形成しても良い。また、ＣＶＤガス雰囲気中でレーザ走査する前に、真空または酸素を含む雰囲気中でレーザ走査することによって、より深い溝を形成した後に、補修配線６を形成しても良い。
【００７２】
続いて、補修配線６を覆うように、例えばＰＩＱ、フォトレジスト、エポキシ樹脂、ＳｉＯおよび各種金属酸化膜（例えばＴｉＯ、ＴａＯ）などからなる保護膜７３を形成する。このように補修配線６の保護膜７３を形成することによって、半導体装置の動作のみならず水分や熱などの各種環境に対する信頼性をも確保することができる。
【００７３】
さらに、本実施の形態３では、図１１（ｂ）に示すように保護膜７１に補修配線６を形成するのではなく、図１１（ａ）に示すように保護膜７１の溝７２に補修配線６を形成している。このため保護膜７１からの補修配線６の盛り上がりＧ１は、図１１（ｂ）の盛り上がりＧ２より低くすることができる。したがって、本発明では、補修配線６を覆うようにレジンモールドする場合、レジンに混合されたフィラーによって補修配線６が損傷するのを防止することができる。
【００７４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７５】
例えば、前記実施の形態の半導体装置は、各種ＬＳＩ試作時のデバックや不良解析に適用可能であるが、形成した補修配線の信頼性が確保されるのであれば、修正したチップをワーキングサンプルとして顧客に出荷し、搭載機器のシステムデバッグを実施することも可能である。これにより、ＬＳＩ開発に並行して搭載機器の開発期間も短縮することができる。
【産業上の利用可能性】
【００７６】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１に係る配線修正工程中の半導体装置を模式的に示す断面図である。
【図２】図１に続く配線修正工程中の半導体装置を模式的に示す断面図である。
【図３】図２に続く配線修正工程中の半導体装置を模式的に示す断面図である。
【図４】図３に続く配線修正工程中の半導体装置を模式的に示す断面図である。
【図５】ＨｆａｃＣｕ−ｔｍｖｓのＣＶＤガスから重畳走査によって形成したＣｕ配線を模式的に示す断面図である。
【図６】ＨｆａｃＣｕ−ｔｍｖｓのＣＶＤガスから重畳走査によって形成したＣｕ配線の特性を示す説明図であり、（ａ）は配線抵抗、（ｂ）は比抵抗を示す。
【図７】本発明の実施の形態２に係るレーザＣＶＤ装置の概略を示す説明図である。
【図８】本発明の直線補間機能の説明図である。
【図９】本発明の円弧補間機能の説明図である。
【図１０】本実施の形態３に係る半導体装置を模式的に示す斜視図である。
【図１１】本発明の実施の形態３に係る配線修正工程中の半導体装置を模式的に示す断面図であり、（ａ）は保護膜の溝を含む補修配線が形成されている場合、（ｂ）は保護膜上に補修配線が形成されている場合を示す。
【図１２】本発明者らが検討したＬＳＩチップ上に形成したＭｏ配線を模式的に示す説明図であり、（ａ）はＣｒ下地膜がない場合、（ｂ）はＣｒ下地膜がある場合である。
【図１３】純金属の物性についての表である。
【符号の説明】
【００７８】
１ ＦＩＢ
２ ＣＶＤガス（第１ＣＶＤガス）
３ コンタクト
４ ＣＶＤガス（第２ＣＶＤガス）
５ レーザ光
６ 導電性膜（補修配線）
６ａ、６ｂ 補修配線
７ 配線経路
８ 折点
１０ 絶縁膜
１１ ＬＳＩ配線
１２ 絶縁膜
１３ 接続穴
２１ チャンバ
２２ 試料保持手段
２３ レーザ光導入窓
２４ 圧力計
３１ 真空ポンプ
３２ バルブ
３３ 配管
４１ ガスシリンダ
４２ 保持手段
４３ バルブ
４４ 配管
４５ バルブ
４６ 配管
５０ レーザ光
５１ レーザ発振器
５２ シャッタ
５３ レーザパワー調節手段
５４ パワーメータ
５５ａ、５５ｂ 導光ミラー
５６ 観察光学系
５７ａ、５７ｂ 対物レンズ
５８ カメラ
５９ 対物レンズ切換機構
６１ ステージ
７１ 保護膜（第１保護膜）
７２ 溝
７３ 保護膜（第２保護膜）
１００ 半導体基板
Ｇ１、Ｇ２ 盛り上がり
Ｒ 曲率
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、試作段階における半導体装置の製造に適用することで、半導体装置の開発期間の短縮に有効な技術に関するものである。
【背景技術】
【０００２】
精密工学会第５８巻第３号（平成４年３月５日）の「レーザＣＶＤによる低抵抗配線の高速形成」（非特許文献１）には、ＬＳＩの回路変更に用いる補修配線の形成手段としてレーザＣＶＤを用いる技術が開示されている。
【０００３】
また、日本国特許第２７３３２４４号（特許文献１）には、配線の下地膜を、ＦＩＢ−ＣＶＤ法によって形成する技術が開示されている。
【０００４】
また、“Combined experimental and modeling studies of laser-assisted chemical vapor deposition of copper from copper(1)-hexafluoroacetylacetonate trimethylvinylsilane”J.Appl.Phys.75(4),15 Feb 1994（非特許文献２）では、ＣＶＤガスにＣｕ（ｈｆａｃ）ｔｍｖｓを用いてＣｕ膜のレーザＣＶＤ実験とモデリングの検討がなされている。
【０００５】
また、“Low Resistivity LCVD Direct Write Cu Conductor Lines For IC Customisation”Rhyscia Scripta.Vol.T69,237-241,1997（非特許文献３）では、ＩＣのカスタム化に用いる低比抵抗Ｃｕ配線のレーザＣＶＤの検討がなされている。
【特許文献１】日本国特許第２７３３２４４号
【非特許文献１】「レーザＣＶＤによる低抵抗配線の高速形成」精密工学会第５８巻第３号（平成４年３月５日）
【非特許文献２】“Combined experimental and modeling studies of laser-assisted chemical vapor deposition of copper from copper(1)-hexafluoroacetylacetonate trimethylvinylsilane”J.Appl.Phys.75(4),15 Feb 1994
【非特許文献３】“Low Resistivity LCVD Direct Write Cu Conductor Lines For IC Customisation”Rhyscia Scripta.Vol.T69,237-241,1997
【発明の開示】
【発明が解決しようとする課題】
【０００６】
試作段階のＬＳＩ（Large Scaled Integration）を任意に回路変更し、設計ミスやプロセス不良箇所の特定や、それらを補修して動作や特性を評価することは、ＬＳＩの開発期間短縮に有効である。この回路変更に用いる補修配線の形成手段としては、種々の方法がある。
【０００７】
補修配線の形成手段にレーザＣＶＤ（Chemical Vapor Deposition）を用いる場合を、図１２を参照して説明する。図１２は、本発明者らが検討したＬＳＩチップ上に形成したＭｏ配線を模式的に示す説明図であり、（ａ）はＣｒ下地膜がない場合、（ｂ）はＣｒ下地膜がある場合が示されている。
【０００８】
このレーザＣＶＤでは、材料ガスである例えばＭｏ（ＣＯ）６雰囲気中でレーザを照射・走査し、それによって生じた熱により、Ｍｏ（ＣＯ）６を分解して補修配線としてのＭｏ（モリブデン）配線を形成することができる。しかし、形成されたＭｏ配線は、ＬＳＩ表面の汚染による密着性低下やＭｏ膜中の残留応力により、図１２（ａ）に示すようなクラックや剥離を生ずる場合がある。そこで、非特許文献１ではスパッタエッチによりＬＳＩ表面をクリーニングし、清浄化されたＬＳＩ表面にスパッタ成膜でＣｒ（クロム）下地膜を形成し、Ｍｏ配線形成を行った後、不要なＣｒ下地膜をスパッタエッチで除去することとしている。これにより、図１２（ｂ）に示すように、Ｃｒ下地膜無しではＭｏ配線が剥離する条件で形成しても、剥離を生ずることが無くなる。
【０００９】
ところでレーザ照射の熱でＭｏ（ＣＯ）６を分解して形成した前述のＭｏ配線には金属Ｍｏ以外に不純物としてＭｏＯＣ（モリブデンオキシカーバイド）が含まれているため、比抵抗は２０μΩ・ｃｍ以上で、金属Ｍｏのバルク値（５．４μΩ・ｃｍ）よりも４〜８倍と高く、低抵抗接続に適さないという問題がある。この対策として非特許文献１では、真空中でＭｏ配線に再度レーザ照射するレーザアニールを行い、ＭｏＯＣのＯやＣが除去することで、１０μΩ・ｃｍ程度の比抵抗を得ている。
【００１０】
また特許文献１では、前述のＭｏ配線形成前のスパッタ成膜によるＣｒ下地膜形成を、第１のＣＶＤガスを用いたＦＩＢ（集束イオンビーム）−ＣＶＤによる緩衝膜の局所形成後、第２のＣＶＤガスを用いたレーザＣＶＤにより緩衝膜上に補修配線を形成している。ここで、第１のＣＶＤガスとして例えばＣｒ（ＣＯ）６等の金属カルボニル、ハロゲン化合物、アルキル化合物、第２のＣＶＤガスとして例えばＭｏ（ＣＯ）６等の金属カルボニル、ハロゲン化合物、アルキル化合物を用いる。
【００１１】
前述の非特許文献１および特許文献１において、補修配線材料として用いたＭｏは、図１３の表に示すように、配線材料と成り得るＡｌ（アルミニウム）、Ａｕ（金）、Ｃｕ（銅）、Ｐｔ（白金）に比べて硬い材料である。同様に、Ｗ（タングステン）、Ｃｒ（クロム）も硬い材料である。補修配線を形成するために、ＣＶＤガスを熱分解して得られたＭｏ、Ｗ、Ｃｒは、不純物としてオキシカーバイド（ＭｏＯＣ、ＷＯＣ、ＣｒＯＣ）を含むため、より硬くて伸び率の低い膜となる。そのため、Ｃｒ下地膜や緩衝膜無しで配線形成を行うと、配線にクラックや剥離が生ずることとなる。
【００１２】
しかしながら、密着性向上のためのスパッタ成膜によるＣｒ下地膜形成は、ＬＳＩチップ全面におよぶため、パッケージ品の場合、パッケージやチップの側壁およびボンディングワイヤの陰に付着したＣｒ膜がＭｏ配線形成後のスパッタエッチで除去しきれずに残り、短絡を生ずる問題がある。
【００１３】
また、ＦＩＢ−ＣＶＤによる緩衝膜の局所形成では、レーザＣＶＤの補修配線経路のみに緩衝膜を形成することができるため、短絡を生ずる恐れは無いが、ＦＩＢ−ＣＶＤの成膜速度が著しく低く（３μｍ／ｍｉｎ程度）、配線経路が長距離の場合には長時間（配線長１ｍｍの場合、５．６Ｈｒ程度）を要することが問題となる。
【００１４】
本発明の目的は、クラックや剥離のない高信頼度な低抵抗配線を備えた半導体装置を提供することにある。
【００１５】
また、本発明の他の目的は、クラックや剥離のない高信頼度な低抵抗配線を備えた半導体装置のデバックおよび不良解析を短時間で行うことのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明による半導体装置の製造方法は、半導体基板の主面上に形成された複数の配線と、前記複数の配線を覆うように形成された絶縁膜とを備えた半導体装置の製造方法である。まず、ＦＩＢによって所定の前記配線上の前記絶縁膜を加工除去し、前記配線の表面を露出する接続穴を形成する。続いて、ＣＶＤガス雰囲気中でＦＩＢを照射することによって前記接続穴に例えばＷ（タングステン）を埋め込み、前記配線と電気的に接続されるコンタクトを形成する。続いて、ジメチル金トリフルオロアセチルアセトネート、またはヘキサフルオロアセチルアセトネート銅トリメチルビニルシランの材料ガス雰囲気中でレーザ光を重畳走査することによって、前記コンタクトと電気的に低抵抗で接続されるＡｕ、またはＣｕからなる導電性膜を形成する。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
本発明の半導体装置の製造技術によれば、クラックや剥離のない高信頼度な低抵抗配線を備えた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
本発明の実施の形態１では、試作段階における例えばＬＳＩなどの半導体装置のデバックあるいは不良解析に適用する場合について説明する。
【００２３】
まず、本発明の配線修正工程を図１〜図４を参照して説明する。図１〜図４は、配線修正工程中の半導体装置を模式的に示す断面図である。なお、図１〜図４中では、半導体基板１００の主面にＬＳＩが形成されているが、図示を省略している。
【００２４】
図１に示すように、半導体基板１００の主面上に形成されている接続対象のＬＳＩ配線１１上の絶縁膜１２をＦＩＢ１で加工除去し、ＬＳＩ配線１１の表面を露出する接続穴１３を形成する（工程１）。
【００２５】
続いて、図２に示すように、接続穴１３にＣＶＤガス（第１ＣＶＤガス）２雰囲気中でＦＩＢ１を照射し、導電性物質を埋め込み、ＬＳＩ配線１１と電気的に接続されるコンタクト３を形成する（工程２）。このＣＶＤガス２には、例えばＷ（ＣＯ）６（タングステンカルボニル）やメチルシクロペンタジエニルトリメチルＰｔ等を適用し、コンタクト３は、Ｗ（タングステン）やＰｔ（白金）の導電性物質（第１導電性物質）から構成される。
【００２６】
接続穴１３の埋め込み時において、接続穴１３よりも広い領域で且つレーザＣＶＤによる補修配線経路方向に長くＦＩＢ１を走査すると、コンタクト３と次工程で形成する補修配線６ａとの電気的接続がより低抵抗で確保される。なお、接続穴１３の開口寸法が小さい場合やアスペクト比が高い場合には、穴埋めと接続穴１３周辺への膜形成とを分けて行っても良い。逆に、接続穴１３の開口寸法が大きく（≧□３μｍ）アスペクト比が低い場合（≦１．５）には、本工程を省略し、次工程のレーザＣＶＤで穴埋めを行った後に補修配線形成を行っても良い。
【００２７】
続いて、図３に示すように、ＣＶＤガス（第２ＣＶＤガス）４雰囲気中でレーザ光５を相対的に走査し、第１層目の補修配線６ａを形成する（工程３）。
【００２８】
このＣＶＤガス４には、補修配線６ａの材料がＡｕの場合には、ジメチル金アセチルアセトネート、ジメチル金トリフルオロアセチルアセトネート（以下、ＤＭＡｕ−Ｔｆａｃ）、ジメチル金ヘキサフルオロアセチルアセトネート等を用い得る。これらＣＶＤガスの中で、特に、室温での蒸気圧が１０Ｐａ程度で比較的安全性の高いＤＭＡｕ−Ｔｆａｃが最も好適である。本実施の形態１では、ＣＶＤガス４にＤＭＡｕ−Ｔｆａｃを適用した場合、供給時において室温程度に加熱し、保管時において室温以下に冷却している。
【００２９】
また、補修配線６ａの材料がＣｕの場合には、ビスヘキサフルオロアセチルアセトネート銅、シクロオクタジエン銅ヘキサフルオロアセチルアセトネート、ヘキサフルオロアセチルアセトネート銅トリメチルビニルシラン（以下、ＨｆａｃＣｕ−ｔｍｖｓ）、シクロペンタジエニル銅トリメチルフォスフィンを用い得る。これらＣＶＤガスの中で、特に、室温での蒸気圧が１０Ｐａ程度で比較的安全性の高いＨｆａｃＣｕ−ｔｍｖｓが最も好適である。本実施の形態１では、ＣＶＤガス４にＨｆａｃＣｕ−ｔｍｖｓを適用した場合、供給時において室温程度に加熱し、保管時において室温以下に冷却している。
【００３０】
また、レーザ光５には、各種レーザを用いることが可能である。中でも、既存の光学顕微鏡用対物レンズを用いることができることから、可視光レーザ（例えば、Ａｒレーザ、ＹＡＧレーザの第２高調波）が好適である。発振モードとしては、連続発振の方が成膜速度の点で有利である。
【００３１】
補修配線形成手順は、補修配線６ａ経路の始点となる接続穴１３にレーザ照射開始後、所定の配線経路上を所定速度でレーザ光５を相対的に走査する。これにより、先ず接続穴１３に埋め込んだ導電性物質がレーザ光５を吸収して発熱し、ここに触れたＣＶＤガス４を分解してＡｕまたはＣｕからなる導電性膜（補修配線）６を形成する。次に、この導電性膜６がレーザ光５を吸収して発熱し、ここに触れたＣＶＤガス４を分解し、レーザ走査に伴って導電性膜６を連続的に形成する。そして、配線経路の終点に達したところでレーザ照射を停止する。これにより、第1層目の補修配線６ａが形成されたこととなる。
【００３２】
このように補修配線材料としてＡｕまたはＣｕを適用した場合、ＡｕおよびＣｕは、展性・延性に優れた材料であり、前述の図１３の表に示すように、ＡｌやＰｔ同様、柔らかい金属であるため、熱分解によって形成した膜であっても応力を吸収し、例えばＣｒ下地膜なしでもクラックや剥離を生じることなく配線形成が可能となる。また、Ａｌ同様、バルクでの比抵抗が低いため、低抵抗の補修配線を得ることができる。
【００３３】
本発明では、クラック・剥離を生じずに低抵抗配線を形成可能ならば、レーザ光を配線経路上に重畳走査（＝補修配線の重ね描き）することで、さらなる低抵抗配線が形成可能と考えた。この考えに基づいて、本願発明者らによる実験結果を以下に述べる。
【００３４】
図５は、ＨｆａｃＣｕ−ｔｍｖｓのＣＶＤガス（第２ＣＶＤガス）から重畳走査によって形成したＣｕ配線を模式的に示す断面図である。図６は、ＨｆａｃＣｕ−ｔｍｖｓのＣＶＤガスから重畳走査によって形成したＣｕ配線の特性を示す説明図であり、（ａ）は配線抵抗、（ｂ）は比抵抗を示す。なお、ＣＶＤガスを、ＤＭＡｕ−Ｔｆａｃとした場合も同様の特性を得ることができる。
【００３５】
図５に示すように、重畳走査によって配線の断面積が顕著に増加することが分かる。また、図６（ｂ）に示すように、重畳走査によって配線の比抵抗が大幅に低減することも分かる。すなわち、レーザの重畳走査によって、配線が形成されると共に、既に形成された配線がアニールされていることが分かる。したがって、図５の配線断面図の増加と、図６（ｂ）の配線比抵抗の低減との相乗効果によって、配線抵抗を図６（ａ）に示すように低減することができる。
【００３６】
以上のことから、図４に示すように、工程３を必要回数繰り返し、導電性膜６の膜厚を大きくする。具体的には、再び、補修配線経路の始点となる接続穴１３に位置合わせ後、レーザ照射を開始し、前記同様に第１層目の補修配線６ａ経路上を所定速度でレーザ光５を相対的に走査する。これにより、第1層目の補修配線６ａがレーザ照射によって加熱され、第１層目の補修配線６ａをアニールによって比抵抗を低減すると共に、第１層目の補修配線６ａに接触したＣＶＤガス４を分解して第２層目の補修配線６ｂを形成する。これを必要回数、繰り返すことで補修配線６ｂの膜厚および断面積は大きくなり、比抵抗は小さくなる。
【００３７】
ここで、この重畳走査において、第２層目のレーザ走査は第１層目のレーザ走査に逆行し、第３層目のレーザ走査は第1層目のレーザ走査に同じとしても良く、始点に戻る必要が無い分、配線形成時間を短縮できる。すなわち、試作段階のＬＳＩを任意に回路変更するに際し、デバックおよび不良解析を短時間で行うことができる。
【００３８】
また、各配線層形成時のレーザパワーおよび走査速度は一定でなくとも良い。例えば、ＬＳＩの最上層配線が微細配線で、この上に補修配線を形成する際、第１層目は低いレーザパワーで走査し、第２層目以降は高パワーで走査する。これにより、何らかの原因で補修配線６ａが途切れても下層のＬＳＩ配線にレーザでダメージを与える恐れは無い。
【００３９】
また、レーザ照射による熱の拡がりが補修配線方向に主となるため、細い配線幅で形成でき、且つ複数の補修配線形成時、その間隔を小さく設定できる。さらに、本実施の形態１では、配線材料として比較的柔らかく、また伸び率の高いＡｕまたはＣｕの導電性物質からなる導電性膜６から補修配線６ａ、６ｂを構成するため、クラックや剥離のない補修配線６ａ、６ｂを備えた半導体装置を製造することができる。
【００４０】
また、本発明では、ＤＭＡｕ−Ｔｆａｃ、ＨｆａｃＣｕ−ｔｍｖｓをＣＶＤガス（第２ＣＶＤガス）として適用している。これらＣＶＤガスの取り扱いとしては、例えば前述の非特許文献２に記載されているように、結露防止を目的としてＣＶＤガスボンベを３６℃に加熱すると共に供給配管とチャンバを３８〜４０℃程度に加熱して供給する方法や、例えば前述の非特許文献３に記載されているように、ＣＶＤガス材料を充填したバブラーの温度と圧力を調整することでガス供給量を制御する方法も考えられる。しかしながら、非特許文献２において、サンプルおよびその保持形態によっては、加熱が不均一で補修配線形成部にＣＶＤガス材料が結露する可能性があり、また、ガス供給配管やチャンバを含めた全体が３８〜４０℃程度に達するまでに長時間を要してしまう。そこで、本発明では、ＤＭＡｕ−Ｔｆａｃ、ＨｆａｃＣｕ−ｔｍｖｓをＣＶＤガス４として適用する場合、これらＣＶＤガス材料およびそのシリンダを、ガス供給時においては室温程度に加熱し、保管時においては室温以下に冷却している。この理由は、ＤＭＡｕ−Ｔｆａｃは熱に対して特に不安定なため、低温（０℃以下）保存が必要であり、ＨｆａｃＣｕ−ｔｍｖｓも分解温度が低い（〜５０℃）ことから、ガス材料の長寿命化のためには低温保管が望ましいためである。以上のことから、本実施の形態１では、供給時においてのみ室温程度に加熱し、保管時においては室温以下に冷却することとした。また、前述の非特許文献２や非特許文献３では、ＣＶＤガスやバブラーを加熱して蒸気圧を高めている。そして、チャンバを排気しながらＣＶＤガスを供給し、その状態でレーザＣＶＤを行っている。これにより、レーザ照射部には常に新鮮なＣＶＤガスが供給されることとなる。しかし、この方式では、ＣＶＤガスの消費量が大きく、ＣＶＤガス材料の劣化が早いと言った問題がある。これに対して本発明では、ＤＭＡｕ−ＴｆａｃおよびＨｆａｃＣｕ−ｔｍｖｓ共に、室温での蒸気圧は１０Ｐａ程度得られていることから、チャンバ内にＣＶＤガスを供給・閉じ込めた状態でレーザＣＶＤを行っている。チャンバを高真空に排気後、ガスシリンダのバルブを開くことにより、１０分程度で８〜１０Ｐａ程度のＣＶＤガス圧でチャンバを満たすことができる。室温以上にＣＶＤガス材料を加熱することで、チャンバ内の蒸気圧は高く、高速に配線形成は可能であるが、本発明の８〜１０Ｐａ程度でも配線形成に十分適用することができる。
【００４１】
さらに、本発明では、例えば前述の非特許文献２および非特許文献３に記載されているようなＨ２またはＨｅのキャリアガスを適用していない。したがって、キャリアガスとしてＨ２を適用する場合、Ｈ２が危険性の高いガスであり、最も考慮すべき安全対策を必要とするが、本発明では、Ｈ２に対する安全対策を取る必要がない。また、Ｈ２を用いなくても、重畳走査によって、配線抵抗を実用レベルまでに低減することができる。また、キャリアガスを適用する場合、補修配線が形成されるサンプル表面への材料ガス吸着確率（量）が減少し、デポレート（成膜速度）を低下させる可能性があるが、本発明では、デポレートを低下させずに、補修配線を形成することができ、さらに、配線経路が長距離の場合でも短時間で形成することができる。
【００４２】
さらにまた、前述のＦIＢ−ＣＶＤに用いるＣＶＤガス（第１ＣＶＤガス）を、本発明のレーザＣＶＤ用ガス（第１ＣＶＤガス）であるＨｆａｃＣｕ−ｔｍｖｓまたはＤＭＡｕ−Ｔｆａｃに替えても良い。特に、ＬＳI配線がＣｕであるならば、ＨｆａｃＣｕ−ｔｍｖｓを用いてコンタクト３をＣｕで形成することで、ＬＳI配線から補修配線まで全てＣｕで接続されることとなり、異種金属介在による接続抵抗の上昇を防止できる。
【００４３】
（実施の形態２）
本実施の形態２では、前記実施の形態１に係る半導体装置の製造技術に適用されるレーザＣＶＤ装置について図７を参照して説明する。図７は、本発明の実施の形態２に係るレーザＣＶＤ装置の概略を示す説明図である。
【００４４】
図７のレーザＣＶＤ装置は、処理が行われるチャンバ２１、チャンバ２１内を排気する排気手段、チャンバ２１内に原料ガス（ＣＶＤガス）を供給するガス供給手段、被対象物にレーザを照射するレーザ照射手段、レーザ照射手段を移動するための移動手段、およびそれぞれの手段を制御するための制御手段を備えている。
【００４５】
チャンバ２１には、試料保持手段２２、レーザ光導入窓２３、圧力計２４、排気ポート、ガス導入ポートが適宜配置されている。
【００４６】
排気手段として、高真空排気が可能な真空ポンプ３１をバルブ３２および配管３３を介してチャンバに接続している。
【００４７】
ガス供給手段として、ＣＶＤガスを充填したガスシリンダ４１をシリンダ冷却機能付きの保持手段４２に固定し、バルブ４３および配管４４を介してチャンバ２１に接続している。ここでのシリンダ冷却機能とは、温度によるＣＶＤガスの劣化を抑制するために設けたもので、チャンバ２１へのＣＶＤガス導入時以外あるいは本装置の使用時以外は、ペルチェ素子などによりガスシリンダ４１を０℃程度に冷却する。そして、ＣＶＤガス導入時あるいは本装置の使用時、ペルチェ素子への通電の極性を反転して室温に戻す。また、配線形成終了後のＣＶＤガスパージおよび試料交換時のチャンバ２１大気開放時のための不活性ガス供給手段として、バルブ４５および配管４６を介してチャンバ２１に接続している。
【００４８】
レーザ照射手段は、レーザ発振器５１、シャッタ５２、レーザパワー調整手段５３、パワーメータ５４、導光ミラー５５ａ、５５ｂ、観察光学系５６、対物レンズ５７ａ、５７ｂ、カメラ５８で構成する。観察光学系５６には、対物レンズ切換機構５９と図示していない自動焦点合わせ機能を設けている。対物レンズ切換機構５９には、倍率の異なる複数の対物レンズ５７ａ、５７ｂを装着し、制御部からのリモート制御により、対物レンズの切換を行う。補修配線形成時のレーザパワーは、パワーメータ５４への導光ミラー５５ｂをレーザ光路中に配置後、シャッタ５２を開けてパワーメータ５４にレーザ光５０を照射する。この測定値と制御部に入力した設定値とを比較し、略等しくなるようにレーザパワー調整手段５３からの透過光量を調整する。調整完了後、シャッタ５２を閉じて導光ミラー５５ｂを戻す。
【００４９】
移動手段は、ステージ６１とリモートボックスを備えている。ステージ６１は、位置検知手段を備え、前述のレーザ照射手段を搭載し、ＸＹＺの３軸方向に任意移動可能とする。この内、少なくとも１軸は試料交換時の障害とならない位置まで高速移動可能とする。また、リモートボックスは、ステージ６１をＸＹ方向に任意に移動させるためのジョイスティックコントローラ、レーザ照射手段のシャッタを開閉するためのスイッチを備えている。
【００５０】
制御手段は、種々の機能を備えた制御部と、この制御部からの画像出力を表示する画像表示手段で構成され、以下の手段１〜１２を行うことができる。
【００５１】
手段１では、真空ポンプ３１、各バルブ３２、４３、４５、シリンダ冷却機能付きの保持手段４２、レーザ発振器５１、シャッタ５２、レーザパワー調整手段５３、対物レンズ切換機構５９、自動焦点合わせ機能、ＸＹＺステージ６１のリモート制御が可能で、圧力計２４、パワーメータ５４の測定値を取り込み可能とする。
【００５２】
手段２では、試料交換、チップアライメント、配線形成、電極パッド形成、メンテナンスと言った各処理毎の画面あるいはウィンドウを選択表示可能とし、各処理毎の入力は、当該画面あるいはウィンドウの表示手段時に可能とする。
【００５３】
手段３では、観察光学系に設けたカメラの画像信号を取り込み、手段２のチップアライメント、配線形成、電極パッド形成、メンテナンスと言った処理を行う際の画面あるいはウィンドウに、取り込んだ画像を表示する。
【００５４】
手段４では、手段３において、表示された画像の特定位置を指示することにより、ＸＹＺステージ座標を取り込み可能とする。
【００５５】
手段５では、手段２のチップアライメントにおいて、ＬＳＩチップ内の既知のチップ座標を有する３点に対応したＸＹＺステージ座標を手段４で取り込み、チップ座標系を作成する。
【００５６】
手段６では、配線形成時や観察のためのＸＹ方向へのステージ移動時等、ステージ座標値またはチップ座標値の何れかを入力することでステージ６１を移動可能とする。また、ステージ６１の相対移動量を入力することでも移動可能とする。
【００５７】
手段７では、配線経路の座標入力において、ステージ座標系あるいはチップ座標系の何れでも入力可能とし、手段４の操作により、表示画像から始点、折点、終点の座標入力も可能とする。
【００５８】
手段８では、手段７の表示画像から始点、折点、終点の各座標入力において、ＸＹ座標と共に、自動焦点合わせ機能の合焦位置におけるＺ座標も取り込み、２点間の座標値からＺ方向の直線補間処理を行う。Ｚ方向の直線補間処理について図８を参照して説明する。図８は、直線補間機能の説明図である。なお、図８中では、Ｙ方向（紙面に垂直方向）については省略している。
【００５９】
図８に示すように、半導体基板１００は、Ａ点およびＢ点の２点間の座標値から、Ｘ方向の距離ＸおよびＺ方向の距離Ｚからなる傾きＺ／Ｘを有している。傾いた状態の半導体基板１００において、Ａ点からＢ点へレーザ光５が走査する場合、レーザ光５が半導体基板１００の主面に集束して照射されるように、傾きＺ／Ｘに従ってＸ方向への移動速度に合わせてＺ方向に連続的に移動させる。若しくは、Ｘ方向およびＺ方向への移動量を細分化し、細分化された値（ｚ／ｘ）に応じて階段状に移動させる。このため、補修配線形成時、Ａ点、Ｂ点の２点間をＺ方向の直線補間しながらレーザ走査するため、焦点位置ズレによる補修配線の途切れを防止することができる。
【００６０】
手段９では、手段７の配線経路の座標入力において、始点および終点以外の座標は折点として円弧補間処理を行う。円弧の曲率は、任意設定可能とする。座標入力後、経路確認（表示画面上にレーザ照射位置を表示し、レーザ照射無しでステージ移動）を可能とする。円弧補間処理について図９を参照して説明する。図９は、円弧補間機能の説明図である。
【００６１】
図９に示すように、始点→折点８→終点から成る配線経路７に対し、折点８におけるレーザ走査の方向転換を円弧補間により、曲率Ｒを付けて曲がる。この曲率Ｒは、任意に指定可能とすることで、複数の補修配線６が込み入った場所においても、補修配線６同士が短絡することは無い。本発明の円弧補間を行わないで補修配線形成をした場合、レーザ走査は、始点から折点、折点から終点へと直線移動し、その都度、加速と減速を繰り返していたため、折点位置で瞬間的に速度０となる。この時もレーザ照射は継続しているため、局所的に膜厚が大きくなり、従来のＭｏ、Ｗ、Ｃr等と言った配線材料ではクラックや剥離が生じ易い。しかしながら、本発明の円弧補間で方向転換することにより、一定速度で方向転換が可能となることから均一な膜厚が得られ、クラックや剥離は生じにくくなる。本発明の補修配線材料（ＡｕまたはＣｕ）では円弧補間無しでもクラックや剥離を生ずることはないが、ＬＳIへの通電時に不均一膜厚部での電流集中による断線を防止するためには有効である。
【００６２】
手段１０では、手段２の配線形成画面において、レーザ光の重畳走査回数の設定を可能とする。
【００６３】
手段１１では、補修配線形成時、手段８および手段９のそれぞれの直線補間および円弧補間に基づいたステージ制御を行い、レーザ光を走査する。
【００６４】
手段１２では、手段２の電極パッド形成画面において、電極パッド形成寸法入力と手段４の操作による電極パッド形成の開始位置を指定することにより、レーザ光のサーペンタイル走査方向を設定する。なお、チップ最上層に形成された幅広電源系配線上に電極パッドを形成し、両者間でコンデンサを形成することも可能である。
【００６５】
以上、本実施の形態２のレーザＣＶＤ装置では、ステージ６１をＸＹ方向に任意に移動させるためのジョイスティックコントローラ、およびレーザ照射手段のシャッタを開閉するためのスイッチを備えたリモートボックスを設けたことにより、補修配線経路が単純な場合に、その座標を制御部に入力することなく補修配線形成が可能で、作業時間の短縮を図ることができる。
【００６６】
また、ＣＶＤガスシリンダ４１をシリンダ冷却機能付きの保持手段４２に固定し、ＣＶＤガス導入時以外は低温保持するため、温度によって劣化しやすいＣＶＤガス（例えば、ＤＭＡｕ−ＴｆａｃやＨｆａｃＣｕ−ｔｍｖｓ）の長寿命化を図ることができる。
【００６７】
また、補修配線形成時、各点間をZ軸方向の直線補間しながらレーザ走査するため、焦点位置ズレによる補修配線の途切れを防止できる。さらに、補修配線形成時、折点を円弧補間で方向転換することにより、一定速度で方向転換が可能となることから均一な膜厚が得られ、従来の配線材料に対してはクラックや剥離を防止でき、電流集中による断線を防止できる。
【００６８】
（実施の形態３）
前記実施の形態１では、半導体基板の主面に形成された絶縁膜にＦＩＢ加工およびレーザＣＶＤで回路変更のための補修配線を形成した半導体装置について説明した。本実施の形態３では、補修配線を形成後、補修配線およびＦＩＢ加工部を含む領域に例えばＳＯＧ、ＰＩＱなどの保護膜材料を塗布・ベークすることで、動作のみならず水分や熱等の各種環境に対する信頼性をも確保した半導体装置について説明する。
【００６９】
本実施の形態３に係る半導体装置の製造工程の要部を図１０を参照して説明する。図１０は、本実施の形態３に係る半導体装置を模式的に示す斜視図である。なお、図１０には、半導体基板１００の主面上にはＬＳＩ回路および多層配線が形成され、さらに、ＬＳI回路および多層配線を覆うように例えばＰＩＱ、フォトレジスト、ＳｉＮおよびＳｉＯなどからなる保護膜７１が形成されている。
【００７０】
図１０に示すように、ＣＶＤガス雰囲気中のレーザ走査によって生じた熱／光エネルギで保護膜７１に溝７２形成されると共に、ＣＶＤガスが分解して金属を析出し、補修配線６を形成する。このように保護膜７１に形成した溝７２の中に補修配線６を形成するため、配線密着性を向上することができる。
【００７１】
レーザによる加工は、保護膜７１がＰＩＱの場合に可視レーザ光、フォトレジストの場合に紫外レーザ光、ＳｉＮの場合に３５５ｎｍ以下の紫外レーザ光、ＳｉＯの場合に２００ｎｍ以下の紫外レーザ光を適用することができる。また、溝７２の形成には、パルス発振のレーザ光を用い、補修配線６形成には、連続発振のレーザ光を用いることができる。なお、溝７２と補修配線６の同時形成に限らず、溝７２を形成した後、補修配線６を形成しても良い。また、ＣＶＤガス雰囲気中でレーザ走査する前に、真空または酸素を含む雰囲気中でレーザ走査することによって、より深い溝を形成した後に、補修配線６を形成しても良い。
【００７２】
続いて、補修配線６を覆うように、例えばＰＩＱ、フォトレジスト、エポキシ樹脂、ＳｉＯおよび各種金属酸化膜（例えばＴｉＯ、ＴａＯ）などからなる保護膜７３を形成する。このように補修配線６の保護膜７３を形成することによって、半導体装置の動作のみならず水分や熱などの各種環境に対する信頼性をも確保することができる。
【００７３】
さらに、本実施の形態３では、図１１（ｂ）に示すように保護膜７１に補修配線６を形成するのではなく、図１１（ａ）に示すように保護膜７１の溝７２に補修配線６を形成している。このため保護膜７１からの補修配線６の盛り上がりＧ１は、図１１（ｂ）の盛り上がりＧ２より低くすることができる。したがって、本発明では、補修配線６を覆うようにレジンモールドする場合、レジンに混合されたフィラーによって補修配線６が損傷するのを防止することができる。
【００７４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７５】
例えば、前記実施の形態の半導体装置は、各種ＬＳＩ試作時のデバックや不良解析に適用可能であるが、形成した補修配線の信頼性が確保されるのであれば、修正したチップをワーキングサンプルとして顧客に出荷し、搭載機器のシステムデバッグを実施することも可能である。これにより、ＬＳＩ開発に並行して搭載機器の開発期間も短縮することができる。
【産業上の利用可能性】
【００７６】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１に係る配線修正工程中の半導体装置を模式的に示す断面図である。
【図２】図１に続く配線修正工程中の半導体装置を模式的に示す断面図である。
【図３】図２に続く配線修正工程中の半導体装置を模式的に示す断面図である。
【図４】図３に続く配線修正工程中の半導体装置を模式的に示す断面図である。
【図５】ＨｆａｃＣｕ−ｔｍｖｓのＣＶＤガスから重畳走査によって形成したＣｕ配線を模式的に示す断面図である。
【図６】ＨｆａｃＣｕ−ｔｍｖｓのＣＶＤガスから重畳走査によって形成したＣｕ配線の特性を示す説明図であり、（ａ）は配線抵抗、（ｂ）は比抵抗を示す。
【図７】本発明の実施の形態２に係るレーザＣＶＤ装置の概略を示す説明図である。
【図８】本発明の直線補間機能の説明図である。
【図９】本発明の円弧補間機能の説明図である。
【図１０】本実施の形態３に係る半導体装置を模式的に示す斜視図である。
【図１１】本発明の実施の形態３に係る配線修正工程中の半導体装置を模式的に示す断面図であり、（ａ）は保護膜の溝を含む補修配線が形成されている場合、（ｂ）は保護膜上に補修配線が形成されている場合を示す。
【図１２】本発明者らが検討したＬＳＩチップ上に形成したＭｏ配線を模式的に示す説明図であり、（ａ）はＣｒ下地膜がない場合、（ｂ）はＣｒ下地膜がある場合である。
【図１３】純金属の物性についての表である。
【符号の説明】
【００７８】
１ ＦＩＢ
２ ＣＶＤガス（第１ＣＶＤガス）
３ コンタクト
４ ＣＶＤガス（第２ＣＶＤガス）
５ レーザ光
６ 導電性膜（補修配線）
６ａ、６ｂ 補修配線
７ 配線経路
８ 折点
１０ 絶縁膜
１１ ＬＳＩ配線
１２ 絶縁膜
１３ 接続穴
２１ チャンバ
２２ 試料保持手段
２３ レーザ光導入窓
２４ 圧力計
３１ 真空ポンプ
３２ バルブ
３３ 配管
４１ ガスシリンダ
４２ 保持手段
４３ バルブ
４４ 配管
４５ バルブ
４６ 配管
５０ レーザ光
５１ レーザ発振器
５２ シャッタ
５３ レーザパワー調節手段
５４ パワーメータ
５５ａ、５５ｂ 導光ミラー
５６ 観察光学系
５７ａ、５７ｂ 対物レンズ
５８ カメラ
５９ 対物レンズ切換機構
６１ ステージ
７１ 保護膜（第１保護膜）
７２ 溝
７３ 保護膜（第２保護膜）
１００ 半導体基板
Ｇ１、Ｇ２ 盛り上がり
Ｒ 曲率
【特許請求の範囲】
【請求項１】
半導体基板の主面上に形成された複数の配線と、
前記複数の配線を覆うように形成された絶縁膜とを備えた半導体装置の製造方法であって、
（ａ）ＦＩＢによって所定の前記配線上の前記絶縁膜を加工除去し、前記配線の表面を露出する接続穴を形成する工程と、
（ｂ）第１ＣＶＤガス雰囲気中でＦＩＢを照射することによって前記接続穴に第１導電性物質を埋め込み、前記配線と電気的に接続されるコンタクトを形成する工程と、
（ｃ）第２ＣＶＤガス雰囲気中でレーザ光を走査することによって、前記コンタクトと電気的に接続される第２導電性物質からなる導電性膜を形成する工程と、
（ｄ）前記工程（ｃ）を繰り返す工程とを含み、
前記第２導電性物質は、金または銅であり、
前記第２ＣＶＤガスが、前記第２導電性物質を含んだ材料ガスであることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記材料ガスが、ジメチル金トリフルオロアセチルアセトネート、またはヘキサフルオロアセチルアセトネート銅トリメチルビニルシランであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記導電性膜は、前記複数の配線の第１配線および第２配線を結ぶ補修配線であり、
前記補修配線の一端と他端の２点間における前記半導体基板の主面と垂直なＺ方向を直線補間しながら前記工程（ｃ）が行われることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記導電性膜は、前記複数の配線の第１配線および第２配線を結ぶ補修配線であり、
前記補修配線の一端と他端との間の折点は、円弧補間によって任意の曲率で方向転換されていることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板の主面上に形成された複数の配線と、
前記複数の配線を覆うように形成された絶縁膜とを備えた半導体装置の製造方法であって、
（ａ）ＦＩＢによって所定の前記配線上の前記絶縁膜を加工除去し、前記配線の表面を露出する接続穴を形成する工程と、
（ｂ）第１ＣＶＤガス雰囲気中でＦＩＢを照射することによって前記接続穴に第１導電性物質を埋め込み、前記配線と電気的に接続されるコンタクトを形成する工程と、
（ｃ）第２ＣＶＤガス雰囲気中でレーザ光を走査することによって、前記コンタクトと電気的に接続される第２導電性物質からなる導電性膜を形成する工程と、
（ｄ）前記工程（ｃ）を繰り返す工程と、
（ｅ）前記第２ＣＶＤガスを充填するガスシリンダを、前記工程（ｃ）が行われない時に冷却保持する工程とを含み、
前記導電性膜は、前記複数の配線の第１配線および第２配線を結ぶ補修配線、または電極パッドの少なくともいずれか一方であり、
前記工程（ｃ）は、
（ｃ１）前記補修配線の一端と他端の２点間における前記半導体基板の主面と垂直なＺ方向を直線補間する工程と、
（ｃ２）前記補修配線の一端と他端との間の折点を、円弧補間によって任意の曲率で方向転換する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板の主面上に形成された複数の配線と、
前記複数の配線を覆うように形成された絶縁膜とを備えた半導体装置の製造方法であって、
（ａ）ＦＩＢによって所定の前記配線上の前記絶縁膜を加工除去し、前記配線の表面を露出する接続穴を形成する工程と、
（ｂ）第１ＣＶＤガス雰囲気中でＦＩＢを照射することによって前記接続穴に第１導電性物質を埋め込み、前記配線と電気的に接続されるコンタクトを形成する工程と、
（ｃ）第２ＣＶＤガス雰囲気中でレーザ光を走査することによって、前記コンタクトと電気的に接続される第２導電性物質からなる導電性膜を形成する工程と、
（ｄ）前記工程（ｃ）を繰り返す工程とを含み、
前記第２導電性物質は、金または銅であり、
前記第２ＣＶＤガスが、前記第２導電性物質を含んだ材料ガスであることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記材料ガスが、ジメチル金トリフルオロアセチルアセトネート、またはヘキサフルオロアセチルアセトネート銅トリメチルビニルシランであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記導電性膜は、前記複数の配線の第１配線および第２配線を結ぶ補修配線であり、
前記補修配線の一端と他端の２点間における前記半導体基板の主面と垂直なＺ方向を直線補間しながら前記工程（ｃ）が行われることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記導電性膜は、前記複数の配線の第１配線および第２配線を結ぶ補修配線であり、
前記補修配線の一端と他端との間の折点は、円弧補間によって任意の曲率で方向転換されていることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板の主面上に形成された複数の配線と、
前記複数の配線を覆うように形成された絶縁膜とを備えた半導体装置の製造方法であって、
（ａ）ＦＩＢによって所定の前記配線上の前記絶縁膜を加工除去し、前記配線の表面を露出する接続穴を形成する工程と、
（ｂ）第１ＣＶＤガス雰囲気中でＦＩＢを照射することによって前記接続穴に第１導電性物質を埋め込み、前記配線と電気的に接続されるコンタクトを形成する工程と、
（ｃ）第２ＣＶＤガス雰囲気中でレーザ光を走査することによって、前記コンタクトと電気的に接続される第２導電性物質からなる導電性膜を形成する工程と、
（ｄ）前記工程（ｃ）を繰り返す工程と、
（ｅ）前記第２ＣＶＤガスを充填するガスシリンダを、前記工程（ｃ）が行われない時に冷却保持する工程とを含み、
前記導電性膜は、前記複数の配線の第１配線および第２配線を結ぶ補修配線、または電極パッドの少なくともいずれか一方であり、
前記工程（ｃ）は、
（ｃ１）前記補修配線の一端と他端の２点間における前記半導体基板の主面と垂直なＺ方向を直線補間する工程と、
（ｃ２）前記補修配線の一端と他端との間の折点を、円弧補間によって任意の曲率で方向転換する工程とを含むことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００７−１２９０９６（Ｐ２００７−１２９０９６Ａ）
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願番号】特願２００５−３２１２１８（Ｐ２００５−３２１２１８）
【出願日】平成１７年１１月４日（２００５．１１．４）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１９年５月２４日（２００７．５．２４）
【国際特許分類】
【出願日】平成１７年１１月４日（２００５．１１．４）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]