半導体装置の製造方法
【課題】膜の形成によって生じる半導体基板の反りを緩和できる、半導体装置の製造方法を提供する。
【解決手段】ＳｉＣ半導体基板１０の主面上にイオン注入用マスク材１８を形成する。マスク材は半導体基板とは異なる熱膨張係数を有する。レジスト膜２０をマスクとしてドライエッチングにより複数の装置形成領域の間の領域上（ダイシングライン）１４に切欠き部１６ａを有するマスク用膜１６を形成する。イオン注入などの工程を経て半導体装置を形成後、ダイシングラインに沿って各装置形成領域に分離する。
【解決手段】ＳｉＣ半導体基板１０の主面上にイオン注入用マスク材１８を形成する。マスク材は半導体基板とは異なる熱膨張係数を有する。レジスト膜２０をマスクとしてドライエッチングにより複数の装置形成領域の間の領域上（ダイシングライン）１４に切欠き部１６ａを有するマスク用膜１６を形成する。イオン注入などの工程を経て半導体装置を形成後、ダイシングラインに沿って各装置形成領域に分離する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造では、半導体基板の所定領域に、マスク部材を利用してイオンが注入されたり、配線形成が施される工程がある。この工程のために、半導体基板上には、マスク部材又は配線となるべき膜が形成される。例えば、特許文献１では、イオン注入用のマスク部材となるべき多結晶Ｓｉからなる膜を形成し、フォトリソグラフィと反応性イオンエッチング（ＲＩＥ）などを利用してマスク部材を形成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１２８１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、イオン注入用のマスク部材となるべき膜や配線形成用の膜の熱膨張係数は、半導体基板の熱膨張係数と異なる場合がある。この場合、膜がスパッタやプラズマＣＶＤといった化学的気相成長法などによって堆積された後に、膜及び半導体基板が室温程度まで冷却されると、熱膨張係数の差によって半導体基板に反りが生じることを本願発明者らは見出した。このように半導体基板が反ってしまうと、膜を、例えばマスク部材等として使用するために膜をパターニングする際の精度が低下する。そのため、製造される半導体装置の性能が低下することになる。
【０００５】
そこで、本発明は、製造工程中において膜の形成によって生じる半導体基板の反りを緩和可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体装置の製造方法は、（Ａ）半導体装置が形成される装置形成領域を複数有する半導体基板の主面上に膜を形成する工程であって、膜が、半導体基板の熱膨張係数と異なる熱膨張係数を有すると共に、複数の装置形成領域の間の領域上に切欠き部を有する、工程と、（Ｂ）膜を用いて各装置形成領域に半導体装置を形成する工程と、（Ｃ）半導体基板を各装置形成領域に分割する工程と、を備える。
【０００７】
上記方法では、半導体基板上には、装置形成領域の間の領域上に切欠き部が形成された膜が設けられる。膜に切欠き部が形成されていることにより、膜の熱膨張係数が半導体基板の熱膨張係数と異なっていても、熱膨張係数の差によって膜に生じる応力が低減される。その結果、膜の形成によって生じる半導体基板の反りも緩和される。
【０００８】
一実施形態においては、各装置形成領域に分割する工程では、隣接する装置形成領域間をダイシングエリアとしてダイシングすることによって各装置形成領域が分割され、切欠き部は、ダイシングエリアに沿って形成されていてもよい。この場合、切欠き部は、装置形成領域の外側であるダイシングエリアに形成されているので、半導体基板が半導体装置の形成のために有効に利用され得る。
【０００９】
また、一実施形態においては、切欠き部は、ダイシングエリア上に位置しており、ダイシングエリアの延在方向に直交する断面において、ダイシングエリアの幅より切欠き部の幅の方が狭くてもよい。かかる形態では、例えば、膜をイオン注入用のマスクとして半導体基板にイオンが注入される場合において、イオンが切欠き部を介して不要な領域に注入されることが抑制される。
【００１０】
更に、一実施形態において、切欠き部は膜を厚さ方向に貫通していてもよい。この場合、切欠き部の形成時に深さ方向の制御が容易である。また、膜に生じる応力もより緩和され得る。
【００１１】
また、一実施形態において、切欠き部の深さ方向の長さは膜の膜厚より短くてもよい。この場合、切欠き部の形成に要する時間を短縮可能である。
【００１２】
更に、一実施形態において、上記膜は、半導体基板にイオン注入するためのマスク部材となる膜であるとすることができる。
【００１３】
また、一実施形態において、上記膜を形成する工程は、半導体基板の主面上に膜を堆積する工程と、その堆積された膜に切欠き部を形成する工程と、を有してもよい。
【発明の効果】
【００１４】
本発明によれば、製造工程中において膜の形成によって生じる半導体基板の反りを緩和可能な半導体装置の製造方法が提供される。
【図面の簡単な説明】
【００１５】
【図１】図１は、一実施形態に係る半導体装置を製造するための半導体基板の平面図である。
【図２】図２は、図１に示した半導体基板を利用した半導体装置の製造工程の一工程を示す図面である。
【図３】図３は、図２のＩＩＩ−ＩＩＩ線に沿った端面の一部拡大図である。
【図４】図４は、図１に示した半導体基板上に、切欠き部を有する膜を形成する工程の一例を示す図面である。
【図５】図５は、切欠き部の他の例を示す図面である。
【図６】図６は、半導体装置の製造工程の一例を示す図面である。
【図７】図７は、図６に示された工程に続く半導体装置の製造工程の一例を示す図面である。
【図８】図８は、図７に示された工程に続く半導体装置の製造工程の一例を示す図面である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。
【００１７】
図１〜図４を利用して、一実施形態に係る半導体装置の製造方法を概略的に説明する。図１は、半導体装置を製造するための半導体基板の平面図である。図２は、半導体装置の製造工程の一工程を示す図面である。図３は、図２のＩＩＩ−ＩＩＩ線に沿った端面の一部拡大図である。図４は、図１に示した半導体基板上に、切欠き部を有する膜を形成する工程の一例を示す図面である。以下、説明のために、図１及び図２に示すように、半導体基板１０の板厚方向に直交する平面内における互いに直交する２方向をｘ方向及びｙ方向とも称す。
【００１８】
半導体装置の製造においては、まず、図１に示すような略円板上の半導体基板１０を準備する。半導体基板１０の例はＳｉＣ基板、ＧａＮ基板を含む。半導体基板１０の直径の大きさの例は２インチ〜４インチである。半導体基板１０の板厚は、トランジスタやダイオードといった半導体装置に通常使用される厚さでさればよい。半導体基板１０の板厚の例は約４００μｍである。
【００１９】
半導体装置を製造する場合には、半導体基板１０の複数の所定の領域に半導体装置が形成される。本明細書では、半導体基板１０において半導体装置が製造される所定の領域を装置形成領域１２と称する。装置形成領域１２はいわゆる「ダイ」と称せされる領域である。図１では、説明のために、装置形成領域１２にハッチングを施して、装置形成領域１２を施している。装置形成領域１２の平面視形状の例は四角形である。四角形の例は長方形、正方形を含む。装置形成領域１２の一辺の大きさの例は１．５ｍｍ〜３．０ｍｍである。
【００２０】
複数の装置形成領域１２は、通常、図１に示すように、ｘ方向及ぶｙ方向にそれぞれ複数個整列されている。隣接する装置形成領域１２の間の領域は、装置形成領域１２に半導体装置を形成した後に、ダイシングにより半導体装置を分割するためのライン状のダイシングエリア１４或いはダイシングラインである。換言すれば、半導体基板１０において、半導体装置形成後にダイシングするためのダイシングエリア１４で囲まれる領域が装置形成領域１２である。図１の一点鎖線は、ダイシングエリア１４の境界線を仮想的に示すためのものである。ダイシングエリア１４の幅の典型的な例は１００μｍであるが、例えば１０μｍ，５０μｍであってもよい。
【００２１】
次に、図２及び図３に示すように、半導体基板１０の表面（主面）１０ａ上に、イオン注入のためのマスク部材となるべきマスク用膜１６を形成する(膜形成工程）。この工程において形成されるマスク用膜１６には切欠き部１６ａが形成されている。マスク用膜１６は、マスク用膜１６の膜厚が半導体基板１０の板厚より薄い薄膜である。マスク用膜１６の膜厚は、切欠き部１６ａが形成されていない領域の膜厚を意味する。
【００２２】
マスク用膜１６の材料の例はＳｉＯ２、タングステン、窒化シリコン、ポリシリコン、モリブデン、タンタル、タンタルカーバイド、アルミニウム、ニッケルを含む。マスク用膜１６は、半導体基板１０の材料とは異なることから、マスク用膜１６の熱膨張係数も、半導体基板１０の熱膨張係数と異なる。切欠き部１６ａが形成されたマスク用膜１６の形成方法について図４を利用して説明する。図４は、半導体基板１０上に切欠き部１６ａを有する膜１６を形成する工程を示す図面である。図４では、半導体基板１０のダイシングエリア１４の領域を示している。
【００２３】
（１）図４（Ａ）に示すように、マスク用膜１６となるべき膜１８を半導体基板１０上に堆積させる。この膜１８は、はプラズマＣＶＤなどの化学気相成長法又はイオンスパッタリングを利用して堆積され得る。
（２）上記のようにして堆積された膜１８におけるダイシングエリア１４上の領域に、ダイシングエリア１４の延在方向に沿ったライン状の切欠き部１６ａを形成する。切欠き部１６ａは、例えば、以下のようにして形成され得る。
（２ａ）図４（Ｂ）に示すように、膜１８上にレジスト膜２０を積層する。
（２ｂ）次に、図４（Ｃ）に示すように、形成すべき切欠き部１６ａのパターンに応じてレジスト膜２０をパターニングする。パターニングは、例えば、コンタクトアライナ−を利用して実施され得る。
（２ｃ）その後、図４（Ｄ）に示すように、パターニングされたレジスト膜２０をマスク部材として膜１８に切欠き部１６ａを形成した後、レジスト膜２０を除去することによって、マスク用膜１６とする。切欠き部１６ａの形成方法の例はＲＩＥドライエッチングといったイオンエッチングである。
【００２４】
マスク用膜１６の膜厚の一例は１０μｍである。ただし、マスク用膜１６の膜厚は、１００ｎｍ以上であればよい。膜厚が１００ｎｍ以上あれば、イオン注入の際にイオンが不要な領域に注入されることを抑制できるからである。
【００２５】
一実施形態においては、切欠き部１６ａの延在方向に直交する断面における切欠き部１６ａの幅Ｗ１は、ダイシングエリア１４の幅Ｗ２より細い。切欠き部１６ａの幅の例は１０μｍ〜５０μｍである。
【００２６】
一実施形態においては、図３に示すように、切欠き部１６ａはマスク用膜１６を貫通してもよい。更に、切欠き部１６ａは、半導体基板１０の表面を更に切り欠いていてもよい。切欠き部１６ａがマスク用膜１６を貫通している場合、切欠き部１６ａの形成において、深さ方向の制御の精度は低くてもよいので、切欠き部１６ａの形成が容易である。
【００２７】
また、一実施形態では、図５に示すように、切欠き部１６ａの深さ方向の長さは、マスク用膜１６の膜厚より短くてもよい。すなわち、切欠き部１６ａはマスク用膜１６を貫通していなくてもよい。更に、一実施形態では、ライン状の切欠き部１６ａは、図２に示すｘ方向及びｙ方向の一方向に延在する切欠き部１６ａのみ形成されていてもよい。更に、一実施形態では、切欠き部１６ａは、一方向に延在するダイシングエリア１４の延在方向全体にわたって形成されていなくても、ダイシングエリア１４内の一部に形成されていてもよい。
【００２８】
半導体装置の製造においては、上記のようにして、切欠き部１６ａを有するマスク用膜１６を形成した後、マスク用膜１６を利用して各装置形成領域１２内の所定位置にイオン注入を施す処理などを経て、半導体装置を形成する（半導体装置形成工程）。次いで、ダイシングエリア１４に沿ってダイシングし、装置形成領域１２を分離することによって、各半導体装置を得る（分離工程）。製造され得る半導体装置の例は、トランジスタ、ダイオードを含む。
【００２９】
次に、図６〜図８を利用して、半導体装置としてＲＥＳＵＲＦ（表面電界緩和）型接合電界トランジスタ（ＪＦＥＴ）を製造する場合について、半導体装置の製造方法を説明する。
【００３０】
図６〜図８は、半導体装置の製造方法の工程を示す図面である。以下では、材料などを具体的に例示して半導体装置の製造方法を説明するが、本発明は、ここで例示する材料などを利用した半導体装置の製造方法に限定されない。
【００３１】
図６（Ａ）に示すような半導体基板１０を準備する。半導体基板１０は、４Ｈ―ＳｉＣ基板１０ａ上に、ｐ型電界阻止層１０ｂ、ｐ-型空乏層１０ｃ、ｎ型チャネル層１０ｄ、ｐ型活性層１０ｅがＣＶＤ法(化学的気相成長法）を利用してエピタキシャル成長された基板である。ｐ型電界阻止層１０ｂ、ｐ-型空乏層１０ｃ、ｎ型チャネル層１０ｄ、ｐ型活性層１０ｅは、ＳｉＣから構成される層に導電型を制御する不純物が適宜添加されたものである。ｐ型電界阻止層１０ｂの厚さの例は０．５μｍである。ｐ-型空乏層１０ｃの厚さの例は１０μｍである。ｎ型チャネル層１０ｄの厚さの例は０．４μｍである。ｐ型活性層１０ｅの厚さの例は０．３μｍである。上記ＣＶＤ法を利用したエピタキシャル成長では、輸送用ガスとして水素ガス、Ｓｉ材料ガスとしてシラン（ＳｉＨ４）、Ｃ材料ガスとしてプロパン（Ｃ３Ｈ８）を用いる。また、ｎ型不純物として窒素（Ｎ２）、ｐ型不純物としてジボラン（Ｂ２Ｈ６）及びトリメチルアルミニウム（ＴＭＡ）が用いられ得る。
【００３２】
図６（Ａ）に示すように、半導体基板１０は、装置形成領域１２に溝部２２を有する。溝部２２は、半導体基板１０上にエッチングマスクを形成した後、ＲＩＥドライエッチングといったエッチングを用いて形成され得る。
【００３３】
次に、図６（Ｂ）に示すように、半導体基板１０のｐ型活性層１０ｅ側の表面上に、マスク用膜１６を形成する。マスク用膜１６の材料の例及び形成方法の例は前述した通りであるので、説明を省略する。
【００３４】
図７（Ａ）に示す工程において、半導体基板１０にｐ＋イオンを打ち込むためのパターンをマスク用膜１６に形成して、イオン注入用のマスク部材２４１を得る。具体的には、マスク用膜１６上にレジスト膜を形成した後、ステッパを利用した露光によってマスク用膜１６にイオン注入用のマスクパターンを形成することによって、マスク部材２４１を得る。
【００３５】
図７（Ｂ）に示す工程において、マスク部材２４１を利用して半導体基板１０にイオンを打ち込むことによって、ｐ＋イオン注入領域としての不純物拡散領域２６Ａ，２６Ｂを形成する。ｐ＋イオン注入領域形成時に打ち込むイオンの例はＡｌイオンである。イオン打ち込み時には、結晶性の悪化を防ぐために、打ち込み対象である半導体基板１０を約３００℃程度に加熱する。
【００３６】
その後、一度、マスク部材２４１を除去した後、図６（Ｂ）及び図７（Ａ）に示した工程と同様にしてマスク材２４２を作製する。次いで、図７（Ｂ）に示した工程と同様にして、図７（Ｃ）に示すように、ｎ＋イオン注入領域としての不純物拡散領域２８Ａ，２８Ｂを形成する。ｎ＋イオン注入領域形成時に打ち込むイオンの例はＰイオンである。
【００３７】
次に、図８（Ａ）に示すように、酸化膜３０及びオーミック電極３２Ａ，３２Ｂ，３２Ｃ，３２Ｄを形成する。具体的には、まず、半導体基板１０をアニールした後、マスク部材２４２を除去する。続いて、半導体基板１０の表面上に酸化膜３０を形成した後、不純物拡散領域２６Ａ，２６Ｂ，２８Ａ，２８Ｂ上にそれぞれニッケル（Ｎｉ）から構成されるオーミック電極３２Ａ，３２Ｂ，３２Ｃ，３２Ｄを形成する。
【００３８】
その後、図８（Ｂ）に示すように、オーミック電極３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ上に、ソース電極パッド３４Ａ、ゲート電極パッド３４Ｂ、ドレイン電極パッド３４Ｃ及びそれらの配線構造を形成する。ソース電極パッド３４Ａ、ゲート電極パッド３４Ｂ、ドレイン電極パッド３４Ｃ等及びそれらの配線構造は、Ａｌを半導体基板１０上に蒸着して厚さ１μｍ程度のＡｌ膜を形成した後、配線する場所のみ保護膜を形成し、選択的にエッチングして必要な部分のみ残すことで形成され得る。
【００３９】
最後に、ダイシングエリア１４に沿ってダイシングすることで、図８（Ｃ）に示すＲＥＳＵＲＦ型ＪＦＥＴとしての半導体装置が完成する。
【００４０】
以上説明した半導体装置の製造方法では、半導体装置の製造工程中において、半導体基板１０上に成膜されるマスク用膜１６に切欠き部１６ａが形成されている。この切欠き部１６ａにより、マスク用膜１６によって半導体基板１０が反ることが抑制される。この点について説明する。
【００４１】
前述したように、マスク用膜１６（又はマスク用膜１６となるべき膜１８）は、半導体基板１０と異なる熱膨張係数を有する。そのため、膜１８を半導体基板１０上に形成した後、室温程度まで冷却すると、熱膨張係数の差によって半導体基板１０が反る場合がある。
【００４２】
例えば、半導体基板１０を構成する材料の例であるＳｉＣ及びＧａＮの熱膨張係数は次の通りである。
ＳｉＣの熱膨張係数：約２．２×１０−６／Ｋ
ＧａＮの熱膨張係数：約５．６×１０−６／Ｋ
【００４３】
一方、マスク用膜１６(又は膜１８）を構成する材料として汎用される材料の熱膨張係数は次の通りである。
タングステンの熱膨張係数：約４．５×１０−６／Ｋ
酸化シリコン（ＳｉＯ２）の熱膨張係数：約０．５１×１０−６／Ｋ
窒化シリコンの熱膨張係数：約２．６×１０−６／Ｋ
ポリシリコンの熱膨張係数：約２．５５×１０−６／Ｋ（２０℃）〜約４．３４×１０−６／Ｋ（１０００℃）
モリブデンの熱膨張係数：約５．１×１０−６／Ｋ
タンタルの熱膨張係数：約６．３×１０−６／Ｋ
タンタルカーバイドの熱膨張係数：約６×１０−６／Ｋ
アルミニウムの熱膨張係数：約２３×１０−６／Ｋ
ニッケルの熱膨張係数：約１２．８×１０−６／Ｋ
銅の熱膨張係数：約１６．８×１０−６／Ｋ
【００４４】
上記のように、半導体基板１０の材料として例示したＳｉＣ及びＧａＮに対して、マスク用膜１６の材料の例として挙げた種々の材料とは、熱膨張係数に差が生じている。そして、例示したマスク用膜１６の材料は、半導体装置の製造工程中、イオン注入用のマスク部材の材料として汎用される材料である。のそのため、半導体基板１０の材料とマスク用膜１６(又は膜１８）の汎用材料とはどのような組み合わせであっても、半導体基板１０に膜１８を成膜すると反りが生じ得る。この反りの量の例は１０μｍ〜１００μｍ程度であるが、約１００μｍ以上にもなる場合もあり得る。
【００４５】
本実施形態では、マスク用膜１６は切欠き部を有することから、マスク用膜１６の収縮によって生じる応力が緩和され得る。その結果、上記半導体基板１０の反りが解消されて、半導体基板１０を略平坦に戻すことが可能である。
【００４６】
マスク用膜１６のパターニングは、例示したようにステッパによる露光等を用いて高精度に行われる。この際、マスク用膜１６が形成された半導体基板１０が平坦になっていることで、マスク用膜１６をより正確にパターニングすることができる。その結果、イオン注入領域２６Ａ，２６Ｂ，２８Ａ，２８Ｂがより高い精度で所望の位置に形成され得る。
【００４７】
切欠き部１６ａはマスク用膜１６において、装置形成領域１２の外側の領域であるダイシングエリア１４上の領域に形成される。そのため、切欠き部１６ａの形成に要求される精度は、イオン注入用のマスクパターン形成の際に要求される精度より低い。よって、切欠き部１６ａは、コンタクトアライナ−などを利用して容易に形成することが可能である。
【００４８】
また、切欠き部１６ａが、ダイシングエリア１４上に形成されることから、切欠き部１６ａの形成のために、装置形成領域１２の大きさが切欠き部１６ａを形成しない場合に比べて縮小されることはない。従って、マスク用膜１６が形成されることによる半導体基板１０の反りを抑制しながら、半導体基板１０を有効に利用することができる。また、ダイシングエリア１４に切欠き部１６ａを形成することで、イオン注入の際等に切欠き部１６ａを介して装置形成領域１２内にイオンが注入されることも抑制可能である。その結果、半導体装置の製造歩留まりの悪化を防止することが可能である。
【００４９】
一実施形態では、切欠き部１６ａの幅Ｗ１はダイシングエリア１４の幅Ｗ２より狭い。この場合、イオン注入の際に、切欠き部１６ａの領域から半導体基板１０内にイオンが注入されたとしても、そのような不要なイオンが装置形成領域１２内へ注入されにくい。そのため、半導体装置の製造歩留まりの悪化をより防止することができる。
【００５０】
また、一実施形態において、切欠き部１６ａは、マスク用膜１６を貫通している。この場合、切欠き部１６ａの深さ方向の制御の精度が低くてもよいので、切欠き部１６ａの形成がより容易になる。更に、切欠き部１６ａがマスク用膜１６を貫通している場合、マスク用膜１６は、複数の領域に分割される。そのため、マスク用膜１６内に熱膨張係数の差によって生じる応力をより緩和可能である。その結果、半導体基板１０の反りを更に効果的に低減できる。
【００５１】
更に、一実施形態において、切欠き部１６ａの深さ方向の長さはマスク用膜１６の膜厚より短い。この場合、切欠き部１６ａの形成に要する時間が短縮される。そのため、半導体装置の製造をより効率的に行い得る。
【００５２】
以上、本発明の種々の実施形態について説明したが、本発明は、上記に例示した種々の実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。
【００５３】
これまでの説明では、切欠き部１６ａが形成される膜として、イオン注入のためのマスクとなるマスク用膜１６を例示しした。しかしながら、切欠き部が形成される膜は、半導体装置の製造工程において半導体基板に対して設けられる膜であって、半導体基板１０の熱膨張係数と異なる熱膨張係数を有する膜であればよい。
【００５４】
例えば、図７（Ｃ）を利用した配線用のパッドの形成では、Ａｌから構成される膜を半導体基板上に成膜した後、Ａｌ膜をパターニングしてパッド又は配線を形成する方法を例示した。このような半導体装置におけるパッド又は配線などの形成に使用する膜に切欠き部が形成されてもよい。また、半導体装置の製造工程におけるエピタキシャル成長の際のマスク部材となるべき膜に切欠き部が形成されていてもよい。
【００５５】
このように、切欠き部が形成される膜はイオン注入用のマスクとなるべきマスク用膜に限定されない。しかしながら、半導体基板に対して反りを生じせしめやすい、又は、その反りによる製造工程への影響が半導体装置の性能に及ぶような膜に対して切欠き部を形成することが、半導体装置を効率的に製造する観点から有効である。このような観点から、イオン注入のためのマスク用膜、配線形成用の膜又はパッド形成用の膜に切欠き部を形成することがより有効である。半導体基板に対して反りを生じせしめやすいという観点から、膜と半導体基板との熱膨張係数の比が１．３倍以上又は１／１．３倍以下、より好ましくは２倍以上又は１／２倍以下である場合に、膜に切欠き部を形成することが有効である。また、半導体基板の板厚が５００μｍ以下の場合にも、膜の影響が生じやすいので、膜に切欠き部を形成することは有効である。
【００５６】
切欠き部が形成される膜は半導体基板と異なる熱膨張係数を有すればよいことから、膜の材料は、これまで例示したものに限らない。膜の材料は、例えばダイヤモンドであってもよい。また、半導体基板と半導体基板上に形成される膜との熱膨張係数差に応じて、半導体基板に装置の製造に影響するような反りが生じる場合には、半導体基板１０の材料は、Ｓｉであってもよい。
【００５７】
図４を利用した説明では、膜を堆積させた後に、堆積された膜に切欠き部を形成した形態を例示した。しかしながら、例えばリフトオフ法などを利用して、切欠き部が形成された膜を半導体基板１０上に直接形成してもよい。
【符号の説明】
【００５８】
１０…半導体基板、１０ａ…半導体基板の表面（主面）、１２…装置形成領域、１４…ダイシングエリア、１６…マスク用膜（切欠き部を有する膜）、１８…膜（半導体基板上に堆積される膜）、２４１，２４２…マスク部材。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造では、半導体基板の所定領域に、マスク部材を利用してイオンが注入されたり、配線形成が施される工程がある。この工程のために、半導体基板上には、マスク部材又は配線となるべき膜が形成される。例えば、特許文献１では、イオン注入用のマスク部材となるべき多結晶Ｓｉからなる膜を形成し、フォトリソグラフィと反応性イオンエッチング（ＲＩＥ）などを利用してマスク部材を形成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１２８１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、イオン注入用のマスク部材となるべき膜や配線形成用の膜の熱膨張係数は、半導体基板の熱膨張係数と異なる場合がある。この場合、膜がスパッタやプラズマＣＶＤといった化学的気相成長法などによって堆積された後に、膜及び半導体基板が室温程度まで冷却されると、熱膨張係数の差によって半導体基板に反りが生じることを本願発明者らは見出した。このように半導体基板が反ってしまうと、膜を、例えばマスク部材等として使用するために膜をパターニングする際の精度が低下する。そのため、製造される半導体装置の性能が低下することになる。
【０００５】
そこで、本発明は、製造工程中において膜の形成によって生じる半導体基板の反りを緩和可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体装置の製造方法は、（Ａ）半導体装置が形成される装置形成領域を複数有する半導体基板の主面上に膜を形成する工程であって、膜が、半導体基板の熱膨張係数と異なる熱膨張係数を有すると共に、複数の装置形成領域の間の領域上に切欠き部を有する、工程と、（Ｂ）膜を用いて各装置形成領域に半導体装置を形成する工程と、（Ｃ）半導体基板を各装置形成領域に分割する工程と、を備える。
【０００７】
上記方法では、半導体基板上には、装置形成領域の間の領域上に切欠き部が形成された膜が設けられる。膜に切欠き部が形成されていることにより、膜の熱膨張係数が半導体基板の熱膨張係数と異なっていても、熱膨張係数の差によって膜に生じる応力が低減される。その結果、膜の形成によって生じる半導体基板の反りも緩和される。
【０００８】
一実施形態においては、各装置形成領域に分割する工程では、隣接する装置形成領域間をダイシングエリアとしてダイシングすることによって各装置形成領域が分割され、切欠き部は、ダイシングエリアに沿って形成されていてもよい。この場合、切欠き部は、装置形成領域の外側であるダイシングエリアに形成されているので、半導体基板が半導体装置の形成のために有効に利用され得る。
【０００９】
また、一実施形態においては、切欠き部は、ダイシングエリア上に位置しており、ダイシングエリアの延在方向に直交する断面において、ダイシングエリアの幅より切欠き部の幅の方が狭くてもよい。かかる形態では、例えば、膜をイオン注入用のマスクとして半導体基板にイオンが注入される場合において、イオンが切欠き部を介して不要な領域に注入されることが抑制される。
【００１０】
更に、一実施形態において、切欠き部は膜を厚さ方向に貫通していてもよい。この場合、切欠き部の形成時に深さ方向の制御が容易である。また、膜に生じる応力もより緩和され得る。
【００１１】
また、一実施形態において、切欠き部の深さ方向の長さは膜の膜厚より短くてもよい。この場合、切欠き部の形成に要する時間を短縮可能である。
【００１２】
更に、一実施形態において、上記膜は、半導体基板にイオン注入するためのマスク部材となる膜であるとすることができる。
【００１３】
また、一実施形態において、上記膜を形成する工程は、半導体基板の主面上に膜を堆積する工程と、その堆積された膜に切欠き部を形成する工程と、を有してもよい。
【発明の効果】
【００１４】
本発明によれば、製造工程中において膜の形成によって生じる半導体基板の反りを緩和可能な半導体装置の製造方法が提供される。
【図面の簡単な説明】
【００１５】
【図１】図１は、一実施形態に係る半導体装置を製造するための半導体基板の平面図である。
【図２】図２は、図１に示した半導体基板を利用した半導体装置の製造工程の一工程を示す図面である。
【図３】図３は、図２のＩＩＩ−ＩＩＩ線に沿った端面の一部拡大図である。
【図４】図４は、図１に示した半導体基板上に、切欠き部を有する膜を形成する工程の一例を示す図面である。
【図５】図５は、切欠き部の他の例を示す図面である。
【図６】図６は、半導体装置の製造工程の一例を示す図面である。
【図７】図７は、図６に示された工程に続く半導体装置の製造工程の一例を示す図面である。
【図８】図８は、図７に示された工程に続く半導体装置の製造工程の一例を示す図面である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。
【００１７】
図１〜図４を利用して、一実施形態に係る半導体装置の製造方法を概略的に説明する。図１は、半導体装置を製造するための半導体基板の平面図である。図２は、半導体装置の製造工程の一工程を示す図面である。図３は、図２のＩＩＩ−ＩＩＩ線に沿った端面の一部拡大図である。図４は、図１に示した半導体基板上に、切欠き部を有する膜を形成する工程の一例を示す図面である。以下、説明のために、図１及び図２に示すように、半導体基板１０の板厚方向に直交する平面内における互いに直交する２方向をｘ方向及びｙ方向とも称す。
【００１８】
半導体装置の製造においては、まず、図１に示すような略円板上の半導体基板１０を準備する。半導体基板１０の例はＳｉＣ基板、ＧａＮ基板を含む。半導体基板１０の直径の大きさの例は２インチ〜４インチである。半導体基板１０の板厚は、トランジスタやダイオードといった半導体装置に通常使用される厚さでさればよい。半導体基板１０の板厚の例は約４００μｍである。
【００１９】
半導体装置を製造する場合には、半導体基板１０の複数の所定の領域に半導体装置が形成される。本明細書では、半導体基板１０において半導体装置が製造される所定の領域を装置形成領域１２と称する。装置形成領域１２はいわゆる「ダイ」と称せされる領域である。図１では、説明のために、装置形成領域１２にハッチングを施して、装置形成領域１２を施している。装置形成領域１２の平面視形状の例は四角形である。四角形の例は長方形、正方形を含む。装置形成領域１２の一辺の大きさの例は１．５ｍｍ〜３．０ｍｍである。
【００２０】
複数の装置形成領域１２は、通常、図１に示すように、ｘ方向及ぶｙ方向にそれぞれ複数個整列されている。隣接する装置形成領域１２の間の領域は、装置形成領域１２に半導体装置を形成した後に、ダイシングにより半導体装置を分割するためのライン状のダイシングエリア１４或いはダイシングラインである。換言すれば、半導体基板１０において、半導体装置形成後にダイシングするためのダイシングエリア１４で囲まれる領域が装置形成領域１２である。図１の一点鎖線は、ダイシングエリア１４の境界線を仮想的に示すためのものである。ダイシングエリア１４の幅の典型的な例は１００μｍであるが、例えば１０μｍ，５０μｍであってもよい。
【００２１】
次に、図２及び図３に示すように、半導体基板１０の表面（主面）１０ａ上に、イオン注入のためのマスク部材となるべきマスク用膜１６を形成する(膜形成工程）。この工程において形成されるマスク用膜１６には切欠き部１６ａが形成されている。マスク用膜１６は、マスク用膜１６の膜厚が半導体基板１０の板厚より薄い薄膜である。マスク用膜１６の膜厚は、切欠き部１６ａが形成されていない領域の膜厚を意味する。
【００２２】
マスク用膜１６の材料の例はＳｉＯ２、タングステン、窒化シリコン、ポリシリコン、モリブデン、タンタル、タンタルカーバイド、アルミニウム、ニッケルを含む。マスク用膜１６は、半導体基板１０の材料とは異なることから、マスク用膜１６の熱膨張係数も、半導体基板１０の熱膨張係数と異なる。切欠き部１６ａが形成されたマスク用膜１６の形成方法について図４を利用して説明する。図４は、半導体基板１０上に切欠き部１６ａを有する膜１６を形成する工程を示す図面である。図４では、半導体基板１０のダイシングエリア１４の領域を示している。
【００２３】
（１）図４（Ａ）に示すように、マスク用膜１６となるべき膜１８を半導体基板１０上に堆積させる。この膜１８は、はプラズマＣＶＤなどの化学気相成長法又はイオンスパッタリングを利用して堆積され得る。
（２）上記のようにして堆積された膜１８におけるダイシングエリア１４上の領域に、ダイシングエリア１４の延在方向に沿ったライン状の切欠き部１６ａを形成する。切欠き部１６ａは、例えば、以下のようにして形成され得る。
（２ａ）図４（Ｂ）に示すように、膜１８上にレジスト膜２０を積層する。
（２ｂ）次に、図４（Ｃ）に示すように、形成すべき切欠き部１６ａのパターンに応じてレジスト膜２０をパターニングする。パターニングは、例えば、コンタクトアライナ−を利用して実施され得る。
（２ｃ）その後、図４（Ｄ）に示すように、パターニングされたレジスト膜２０をマスク部材として膜１８に切欠き部１６ａを形成した後、レジスト膜２０を除去することによって、マスク用膜１６とする。切欠き部１６ａの形成方法の例はＲＩＥドライエッチングといったイオンエッチングである。
【００２４】
マスク用膜１６の膜厚の一例は１０μｍである。ただし、マスク用膜１６の膜厚は、１００ｎｍ以上であればよい。膜厚が１００ｎｍ以上あれば、イオン注入の際にイオンが不要な領域に注入されることを抑制できるからである。
【００２５】
一実施形態においては、切欠き部１６ａの延在方向に直交する断面における切欠き部１６ａの幅Ｗ１は、ダイシングエリア１４の幅Ｗ２より細い。切欠き部１６ａの幅の例は１０μｍ〜５０μｍである。
【００２６】
一実施形態においては、図３に示すように、切欠き部１６ａはマスク用膜１６を貫通してもよい。更に、切欠き部１６ａは、半導体基板１０の表面を更に切り欠いていてもよい。切欠き部１６ａがマスク用膜１６を貫通している場合、切欠き部１６ａの形成において、深さ方向の制御の精度は低くてもよいので、切欠き部１６ａの形成が容易である。
【００２７】
また、一実施形態では、図５に示すように、切欠き部１６ａの深さ方向の長さは、マスク用膜１６の膜厚より短くてもよい。すなわち、切欠き部１６ａはマスク用膜１６を貫通していなくてもよい。更に、一実施形態では、ライン状の切欠き部１６ａは、図２に示すｘ方向及びｙ方向の一方向に延在する切欠き部１６ａのみ形成されていてもよい。更に、一実施形態では、切欠き部１６ａは、一方向に延在するダイシングエリア１４の延在方向全体にわたって形成されていなくても、ダイシングエリア１４内の一部に形成されていてもよい。
【００２８】
半導体装置の製造においては、上記のようにして、切欠き部１６ａを有するマスク用膜１６を形成した後、マスク用膜１６を利用して各装置形成領域１２内の所定位置にイオン注入を施す処理などを経て、半導体装置を形成する（半導体装置形成工程）。次いで、ダイシングエリア１４に沿ってダイシングし、装置形成領域１２を分離することによって、各半導体装置を得る（分離工程）。製造され得る半導体装置の例は、トランジスタ、ダイオードを含む。
【００２９】
次に、図６〜図８を利用して、半導体装置としてＲＥＳＵＲＦ（表面電界緩和）型接合電界トランジスタ（ＪＦＥＴ）を製造する場合について、半導体装置の製造方法を説明する。
【００３０】
図６〜図８は、半導体装置の製造方法の工程を示す図面である。以下では、材料などを具体的に例示して半導体装置の製造方法を説明するが、本発明は、ここで例示する材料などを利用した半導体装置の製造方法に限定されない。
【００３１】
図６（Ａ）に示すような半導体基板１０を準備する。半導体基板１０は、４Ｈ―ＳｉＣ基板１０ａ上に、ｐ型電界阻止層１０ｂ、ｐ-型空乏層１０ｃ、ｎ型チャネル層１０ｄ、ｐ型活性層１０ｅがＣＶＤ法(化学的気相成長法）を利用してエピタキシャル成長された基板である。ｐ型電界阻止層１０ｂ、ｐ-型空乏層１０ｃ、ｎ型チャネル層１０ｄ、ｐ型活性層１０ｅは、ＳｉＣから構成される層に導電型を制御する不純物が適宜添加されたものである。ｐ型電界阻止層１０ｂの厚さの例は０．５μｍである。ｐ-型空乏層１０ｃの厚さの例は１０μｍである。ｎ型チャネル層１０ｄの厚さの例は０．４μｍである。ｐ型活性層１０ｅの厚さの例は０．３μｍである。上記ＣＶＤ法を利用したエピタキシャル成長では、輸送用ガスとして水素ガス、Ｓｉ材料ガスとしてシラン（ＳｉＨ４）、Ｃ材料ガスとしてプロパン（Ｃ３Ｈ８）を用いる。また、ｎ型不純物として窒素（Ｎ２）、ｐ型不純物としてジボラン（Ｂ２Ｈ６）及びトリメチルアルミニウム（ＴＭＡ）が用いられ得る。
【００３２】
図６（Ａ）に示すように、半導体基板１０は、装置形成領域１２に溝部２２を有する。溝部２２は、半導体基板１０上にエッチングマスクを形成した後、ＲＩＥドライエッチングといったエッチングを用いて形成され得る。
【００３３】
次に、図６（Ｂ）に示すように、半導体基板１０のｐ型活性層１０ｅ側の表面上に、マスク用膜１６を形成する。マスク用膜１６の材料の例及び形成方法の例は前述した通りであるので、説明を省略する。
【００３４】
図７（Ａ）に示す工程において、半導体基板１０にｐ＋イオンを打ち込むためのパターンをマスク用膜１６に形成して、イオン注入用のマスク部材２４１を得る。具体的には、マスク用膜１６上にレジスト膜を形成した後、ステッパを利用した露光によってマスク用膜１６にイオン注入用のマスクパターンを形成することによって、マスク部材２４１を得る。
【００３５】
図７（Ｂ）に示す工程において、マスク部材２４１を利用して半導体基板１０にイオンを打ち込むことによって、ｐ＋イオン注入領域としての不純物拡散領域２６Ａ，２６Ｂを形成する。ｐ＋イオン注入領域形成時に打ち込むイオンの例はＡｌイオンである。イオン打ち込み時には、結晶性の悪化を防ぐために、打ち込み対象である半導体基板１０を約３００℃程度に加熱する。
【００３６】
その後、一度、マスク部材２４１を除去した後、図６（Ｂ）及び図７（Ａ）に示した工程と同様にしてマスク材２４２を作製する。次いで、図７（Ｂ）に示した工程と同様にして、図７（Ｃ）に示すように、ｎ＋イオン注入領域としての不純物拡散領域２８Ａ，２８Ｂを形成する。ｎ＋イオン注入領域形成時に打ち込むイオンの例はＰイオンである。
【００３７】
次に、図８（Ａ）に示すように、酸化膜３０及びオーミック電極３２Ａ，３２Ｂ，３２Ｃ，３２Ｄを形成する。具体的には、まず、半導体基板１０をアニールした後、マスク部材２４２を除去する。続いて、半導体基板１０の表面上に酸化膜３０を形成した後、不純物拡散領域２６Ａ，２６Ｂ，２８Ａ，２８Ｂ上にそれぞれニッケル（Ｎｉ）から構成されるオーミック電極３２Ａ，３２Ｂ，３２Ｃ，３２Ｄを形成する。
【００３８】
その後、図８（Ｂ）に示すように、オーミック電極３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ上に、ソース電極パッド３４Ａ、ゲート電極パッド３４Ｂ、ドレイン電極パッド３４Ｃ及びそれらの配線構造を形成する。ソース電極パッド３４Ａ、ゲート電極パッド３４Ｂ、ドレイン電極パッド３４Ｃ等及びそれらの配線構造は、Ａｌを半導体基板１０上に蒸着して厚さ１μｍ程度のＡｌ膜を形成した後、配線する場所のみ保護膜を形成し、選択的にエッチングして必要な部分のみ残すことで形成され得る。
【００３９】
最後に、ダイシングエリア１４に沿ってダイシングすることで、図８（Ｃ）に示すＲＥＳＵＲＦ型ＪＦＥＴとしての半導体装置が完成する。
【００４０】
以上説明した半導体装置の製造方法では、半導体装置の製造工程中において、半導体基板１０上に成膜されるマスク用膜１６に切欠き部１６ａが形成されている。この切欠き部１６ａにより、マスク用膜１６によって半導体基板１０が反ることが抑制される。この点について説明する。
【００４１】
前述したように、マスク用膜１６（又はマスク用膜１６となるべき膜１８）は、半導体基板１０と異なる熱膨張係数を有する。そのため、膜１８を半導体基板１０上に形成した後、室温程度まで冷却すると、熱膨張係数の差によって半導体基板１０が反る場合がある。
【００４２】
例えば、半導体基板１０を構成する材料の例であるＳｉＣ及びＧａＮの熱膨張係数は次の通りである。
ＳｉＣの熱膨張係数：約２．２×１０−６／Ｋ
ＧａＮの熱膨張係数：約５．６×１０−６／Ｋ
【００４３】
一方、マスク用膜１６(又は膜１８）を構成する材料として汎用される材料の熱膨張係数は次の通りである。
タングステンの熱膨張係数：約４．５×１０−６／Ｋ
酸化シリコン（ＳｉＯ２）の熱膨張係数：約０．５１×１０−６／Ｋ
窒化シリコンの熱膨張係数：約２．６×１０−６／Ｋ
ポリシリコンの熱膨張係数：約２．５５×１０−６／Ｋ（２０℃）〜約４．３４×１０−６／Ｋ（１０００℃）
モリブデンの熱膨張係数：約５．１×１０−６／Ｋ
タンタルの熱膨張係数：約６．３×１０−６／Ｋ
タンタルカーバイドの熱膨張係数：約６×１０−６／Ｋ
アルミニウムの熱膨張係数：約２３×１０−６／Ｋ
ニッケルの熱膨張係数：約１２．８×１０−６／Ｋ
銅の熱膨張係数：約１６．８×１０−６／Ｋ
【００４４】
上記のように、半導体基板１０の材料として例示したＳｉＣ及びＧａＮに対して、マスク用膜１６の材料の例として挙げた種々の材料とは、熱膨張係数に差が生じている。そして、例示したマスク用膜１６の材料は、半導体装置の製造工程中、イオン注入用のマスク部材の材料として汎用される材料である。のそのため、半導体基板１０の材料とマスク用膜１６(又は膜１８）の汎用材料とはどのような組み合わせであっても、半導体基板１０に膜１８を成膜すると反りが生じ得る。この反りの量の例は１０μｍ〜１００μｍ程度であるが、約１００μｍ以上にもなる場合もあり得る。
【００４５】
本実施形態では、マスク用膜１６は切欠き部を有することから、マスク用膜１６の収縮によって生じる応力が緩和され得る。その結果、上記半導体基板１０の反りが解消されて、半導体基板１０を略平坦に戻すことが可能である。
【００４６】
マスク用膜１６のパターニングは、例示したようにステッパによる露光等を用いて高精度に行われる。この際、マスク用膜１６が形成された半導体基板１０が平坦になっていることで、マスク用膜１６をより正確にパターニングすることができる。その結果、イオン注入領域２６Ａ，２６Ｂ，２８Ａ，２８Ｂがより高い精度で所望の位置に形成され得る。
【００４７】
切欠き部１６ａはマスク用膜１６において、装置形成領域１２の外側の領域であるダイシングエリア１４上の領域に形成される。そのため、切欠き部１６ａの形成に要求される精度は、イオン注入用のマスクパターン形成の際に要求される精度より低い。よって、切欠き部１６ａは、コンタクトアライナ−などを利用して容易に形成することが可能である。
【００４８】
また、切欠き部１６ａが、ダイシングエリア１４上に形成されることから、切欠き部１６ａの形成のために、装置形成領域１２の大きさが切欠き部１６ａを形成しない場合に比べて縮小されることはない。従って、マスク用膜１６が形成されることによる半導体基板１０の反りを抑制しながら、半導体基板１０を有効に利用することができる。また、ダイシングエリア１４に切欠き部１６ａを形成することで、イオン注入の際等に切欠き部１６ａを介して装置形成領域１２内にイオンが注入されることも抑制可能である。その結果、半導体装置の製造歩留まりの悪化を防止することが可能である。
【００４９】
一実施形態では、切欠き部１６ａの幅Ｗ１はダイシングエリア１４の幅Ｗ２より狭い。この場合、イオン注入の際に、切欠き部１６ａの領域から半導体基板１０内にイオンが注入されたとしても、そのような不要なイオンが装置形成領域１２内へ注入されにくい。そのため、半導体装置の製造歩留まりの悪化をより防止することができる。
【００５０】
また、一実施形態において、切欠き部１６ａは、マスク用膜１６を貫通している。この場合、切欠き部１６ａの深さ方向の制御の精度が低くてもよいので、切欠き部１６ａの形成がより容易になる。更に、切欠き部１６ａがマスク用膜１６を貫通している場合、マスク用膜１６は、複数の領域に分割される。そのため、マスク用膜１６内に熱膨張係数の差によって生じる応力をより緩和可能である。その結果、半導体基板１０の反りを更に効果的に低減できる。
【００５１】
更に、一実施形態において、切欠き部１６ａの深さ方向の長さはマスク用膜１６の膜厚より短い。この場合、切欠き部１６ａの形成に要する時間が短縮される。そのため、半導体装置の製造をより効率的に行い得る。
【００５２】
以上、本発明の種々の実施形態について説明したが、本発明は、上記に例示した種々の実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。
【００５３】
これまでの説明では、切欠き部１６ａが形成される膜として、イオン注入のためのマスクとなるマスク用膜１６を例示しした。しかしながら、切欠き部が形成される膜は、半導体装置の製造工程において半導体基板に対して設けられる膜であって、半導体基板１０の熱膨張係数と異なる熱膨張係数を有する膜であればよい。
【００５４】
例えば、図７（Ｃ）を利用した配線用のパッドの形成では、Ａｌから構成される膜を半導体基板上に成膜した後、Ａｌ膜をパターニングしてパッド又は配線を形成する方法を例示した。このような半導体装置におけるパッド又は配線などの形成に使用する膜に切欠き部が形成されてもよい。また、半導体装置の製造工程におけるエピタキシャル成長の際のマスク部材となるべき膜に切欠き部が形成されていてもよい。
【００５５】
このように、切欠き部が形成される膜はイオン注入用のマスクとなるべきマスク用膜に限定されない。しかしながら、半導体基板に対して反りを生じせしめやすい、又は、その反りによる製造工程への影響が半導体装置の性能に及ぶような膜に対して切欠き部を形成することが、半導体装置を効率的に製造する観点から有効である。このような観点から、イオン注入のためのマスク用膜、配線形成用の膜又はパッド形成用の膜に切欠き部を形成することがより有効である。半導体基板に対して反りを生じせしめやすいという観点から、膜と半導体基板との熱膨張係数の比が１．３倍以上又は１／１．３倍以下、より好ましくは２倍以上又は１／２倍以下である場合に、膜に切欠き部を形成することが有効である。また、半導体基板の板厚が５００μｍ以下の場合にも、膜の影響が生じやすいので、膜に切欠き部を形成することは有効である。
【００５６】
切欠き部が形成される膜は半導体基板と異なる熱膨張係数を有すればよいことから、膜の材料は、これまで例示したものに限らない。膜の材料は、例えばダイヤモンドであってもよい。また、半導体基板と半導体基板上に形成される膜との熱膨張係数差に応じて、半導体基板に装置の製造に影響するような反りが生じる場合には、半導体基板１０の材料は、Ｓｉであってもよい。
【００５７】
図４を利用した説明では、膜を堆積させた後に、堆積された膜に切欠き部を形成した形態を例示した。しかしながら、例えばリフトオフ法などを利用して、切欠き部が形成された膜を半導体基板１０上に直接形成してもよい。
【符号の説明】
【００５８】
１０…半導体基板、１０ａ…半導体基板の表面（主面）、１２…装置形成領域、１４…ダイシングエリア、１６…マスク用膜（切欠き部を有する膜）、１８…膜（半導体基板上に堆積される膜）、２４１，２４２…マスク部材。
【特許請求の範囲】
【請求項１】
半導体装置が形成される装置形成領域を複数有する半導体基板の主面上に膜を形成する工程であって、前記膜が、前記半導体基板の熱膨張係数と異なる熱膨張係数を有すると共に、複数の前記装置形成領域の間の領域上に切欠き部を有する、工程と、
前記膜を用いて各前記装置形成領域に前記半導体装置を形成する工程と、
前記半導体基板を各前記装置形成領域に分割する工程と、
を備える、
半導体装置の製造方法。
【請求項２】
各前記装置形成領域に分割する工程では、隣接する前記装置形成領域間をダイシングエリアとしてダイシングすることによって各前記装置形成領域を分割し、
前記切欠き部は、前記ダイシングエリアに沿って形成されている、
請求項１記載の半導体装置の製造方法。
【請求項３】
前記切欠き部は、前記ダイシングエリア上に位置しており、
前記ダイシングエリアの延在方向に直交する断面において、前記ダイシングエリアの幅より前記切欠き部の幅の方が狭い、
請求項２記載の半導体装置の製造方法。
【請求項４】
前記切欠き部は前記膜を厚さ方向に貫通している、請求項１〜３の何れか一項記載の半導体装置の製造方法。
【請求項５】
前記切欠き部の深さ方向の長さは前記膜の膜厚より短い、
請求項１〜３の何れか一項記載の半導体装置の製造方法。
【請求項６】
前記膜は、前記半導体基板にイオン注入するためのマスク部材となる膜である、
請求項１〜５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記膜を形成する工程は、
前記半導体基板の主面上に膜を堆積する工程と、
前記堆積された膜に前記切欠き部を形成する工程と、
を有する、
請求項１〜６の何れか一項に記載の半導体装置の製造方法。
【請求項１】
半導体装置が形成される装置形成領域を複数有する半導体基板の主面上に膜を形成する工程であって、前記膜が、前記半導体基板の熱膨張係数と異なる熱膨張係数を有すると共に、複数の前記装置形成領域の間の領域上に切欠き部を有する、工程と、
前記膜を用いて各前記装置形成領域に前記半導体装置を形成する工程と、
前記半導体基板を各前記装置形成領域に分割する工程と、
を備える、
半導体装置の製造方法。
【請求項２】
各前記装置形成領域に分割する工程では、隣接する前記装置形成領域間をダイシングエリアとしてダイシングすることによって各前記装置形成領域を分割し、
前記切欠き部は、前記ダイシングエリアに沿って形成されている、
請求項１記載の半導体装置の製造方法。
【請求項３】
前記切欠き部は、前記ダイシングエリア上に位置しており、
前記ダイシングエリアの延在方向に直交する断面において、前記ダイシングエリアの幅より前記切欠き部の幅の方が狭い、
請求項２記載の半導体装置の製造方法。
【請求項４】
前記切欠き部は前記膜を厚さ方向に貫通している、請求項１〜３の何れか一項記載の半導体装置の製造方法。
【請求項５】
前記切欠き部の深さ方向の長さは前記膜の膜厚より短い、
請求項１〜３の何れか一項記載の半導体装置の製造方法。
【請求項６】
前記膜は、前記半導体基板にイオン注入するためのマスク部材となる膜である、
請求項１〜５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記膜を形成する工程は、
前記半導体基板の主面上に膜を堆積する工程と、
前記堆積された膜に前記切欠き部を形成する工程と、
を有する、
請求項１〜６の何れか一項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−２０４５６８（Ｐ２０１２−２０４５６８Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６７１４３（Ｐ２０１１−６７１４３）
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]