薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
【課題】活性層の界面特性が向上できる薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供する。
【解決手段】本発明の薄膜トランジスタは、基板と、前記基板上に形成されたゲート電極と、ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、前記活性層と連結されるソース電極及びドレイン電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【解決手段】本発明の薄膜トランジスタは、基板と、前記基板上に形成されたゲート電極と、ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、前記活性層と連結されるソース電極及びドレイン電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は酸化物半導体を活性層とする薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置に関し、より詳しくは、活性層の一面又は両面に界面安定化層（interfacial stability layer）が備えられた薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）はチャネル領域、ソース領域及びドレイン領域を提供する活性層と、チャネル領域の上部に形成され、ゲート絶縁層によって活性層と電気的に絶縁されるゲート電極からなる。
【０００３】
このように構成される薄膜トランジスタの活性層は、概ね非晶質シリコンやポリシリコンのような半導体物質で形成される。しかしながら、活性層が非晶質シリコンで形成されれば、移動度が低いため、高速で動作する駆動回路の実現が難しくなる。また、活性層がポリシリコンで形成されれば、移動度は高いものの、閾電圧が不均一になり、別途の補償回路が追加されなければならないという問題点がある。
【０００４】
また、低温ポリシリコン（Low Temperature Poly-Silicon;ＬＴＰＳ）を用いた従来の薄膜トランジスタの製造方法は、レーザ熱処理などのような高価な費用のかかる工程が含まれるため、設備投資及び管理費用が高くなり、大面積の基板に適用し難いという問題点がある。
【０００５】
このような問題点を解決するために、最近は酸化物半導体を活性層として用いる研究が進められている。
【０００６】
下記の特許文献１には酸化亜鉛（zinc oxide；ＺｎＯ）又は酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体を活性層として用いた薄膜トランジスタが開示されている。
【０００７】
酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体は、非晶質の形態でありながら、移動度が高いため、安定的な材料であると評価されている。このような酸化物半導体を活性層として用いれば、別途の工程装置を追加で購入しなくても既存の装置を用いて薄膜トランジスタを製造できる。また、酸化物半導体は、低温で蒸着が可能であり、イオン注入が不要である上に、スパッタリング方法で蒸着できるため、大面積の基板にも適用可能である。
【０００８】
しかしながら、酸化物半導体を活性層とする薄膜トランジスタは、構造及び工程条件に応じて電気的特性が変化され易いため、信頼性が低いという問題点がある。特に、定電圧又は定電流の駆動時に閾電圧が時間に応じて正（＋）の方向に変化するが、このような現象の主因は活性層とゲート絶縁層又は活性層と保護層の界面劣化による電荷トラップ（charge trapping）であると推定される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３-０８６８０８号
【特許文献２】大韓民国特許公開第２００７−０１０５９２５号
【特許文献３】大韓民国特許公開第２００８−０００２４１４号
【特許文献４】大韓民国特許公開第２００３−００１０１２２号
【特許文献５】大韓民国特許公開第１９９８−００６５１６８号
【特許文献６】大韓民国特許登録第０２７２２６０号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記事情に鑑みてなされたものであって、その目的は、活性層の界面特性が向上できる薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【００１１】
本発明の他の目的は、活性層の界面における電荷トラップを防止できる薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【００１２】
本発明の更に別の目的は、電気的特性及び信頼性の高い薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記目的を達成するために、本発明の一側面に係る薄膜トランジスタは、基板と、前記基板上に形成されたゲート電極と、ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、前記活性層と連結されるソース電極及びドレイン電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【００１４】
本発明の他の側面に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成する段階と、前記ゲート電極を含む上部にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に界面安定化層及び酸化物半導体層を形成する段階と、前記酸化物半導体層をパターニングして活性層を形成する段階と、前記活性層と連結されるソース電極及びドレイン電極を形成する段階とを含み、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する。
【００１５】
本発明の別の側面に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成する段階と、前記ゲート電極を含む上部にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に酸化物半導体層及び界面安定化層を形成する段階と、前記界面安定化層及び酸化物半導体層をパターニングして活性層を形成する段階と、前記活性層と連結されるソース電極及びドレイン電極を形成する段階とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する。
【００１６】
また、本発明の更に他の側面に係る薄膜トランジスタを備える平板表示装置は、多数の第１導電線と第２導電線により多数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタ及び薄膜トランジスタと連結される第１電極が形成された第１基板と、第２電極が形成された第２基板と、前記第１電極と第２電極との間の封止された空間に注入される液晶層とを有し、前記薄膜トランジスタは前記第１基板上に形成されたゲート電極と、ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、前記活性層と連結されるソース電極及びドレイン電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【００１７】
更に、本発明の別の側面に係る薄膜トランジスタを備える平板表示装置は、第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタが形成された第１基板と、前記第１基板に対向するように配置された第２基板とを有し、前記薄膜トランジスタは前記第１基板上に形成されたゲート電極と、ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、前記活性層と連結されるソース電極及びドレイン電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【発明の効果】
【００１８】
本発明によれば、薄膜トランジスタは活性層の一面又は両面に界面安定化層が備えられる。酸化物を含む界面安定化層はゲート絶縁層及び保護層と同質性を有するため、化学的に高い界面安全性を維持し、活性層と同等であるか、活性層より大きいバンドギャップを有するため、物理的に電荷トラップを抑止すると同時に活性層を保護するという効果を奏する。従って、高い界面安全性と電荷移動度により閾電圧の変化のような電気的特性の変化が最小化され、温度及び時間による信頼性の低下が防止され得る。本発明の薄膜トランジスタを平板表示装置に適用する場合には、安定した電気的特性によって更に向上した画質を実現できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る薄膜トランジスタを説明する断面図である。
【図２】本発明の第２実施形態に係る薄膜トランジスタを説明する断面図である。
【図３】本発明の第３実施形態に係る薄膜トランジスタを説明する断面図である。
【図４】本発明の第４実施形態に係る薄膜トランジスタを説明する断面図である。
【図５】本発明の第５実施形態に係る薄膜トランジスタを説明する断面図である。
【図６ａ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図６ｂ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図６ｃ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図６ｄ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図７ａ】本発明に係る薄膜トランジスタの信頼性測定結果を説明するグラフである。
【図７ｂ】本発明に係る薄膜トランジスタの信頼性測定結果を説明するグラフである。
【図８ａ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図８ｂ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図８ｃ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図９】本発明に係る薄膜トランジスタを備える平板表示装置の一実施形態を説明する斜視図である。
【図１０ａ】本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する平面図である。
【図１０ｂ】本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する断面図である。
【図１１】図１０aの有機電界発光素子を説明する断面図である。
【発明を実施するための形態】
【００２０】
下記の詳細な説明には、本発明の特定の実施形態だけを詳細に記載する。本発明の技術分野において通常の知識を有する者は、本発明の技術的思想から逸脱しない範囲内で下記の実施形態を多様に変形できる。従って、添付する図面と説明は、本発明を説明するだけであって、これら添付する図面と説明によって本発明が限定されるものではない。また、１つの構成要素が他の構成要素と「接触している」ということはそれがその他の構成要素と直接接触するか、１つ以上の要素を２つの間に介在させて間接的に接触していることを意味する。また、ある要素が他の要素に「結合されている」ということは、それがその他の要素に直接的に連結されているか、１つ以上の要素を２つの間に介在させて間接的に連結されていることを意味する。以下で同じ参照番号は同じ構成要素を意味する。
【００２１】
図１は、本発明の第１実施形態に係る薄膜トランジスタを説明する断面図であって、下部ゲート構造の一例を示す。
【００２２】
基板１０上にバッファ層１１が形成され、バッファ層１１上にゲート電極１２が形成される。ゲート電極１２を含む上部にはゲート絶縁層１３及び界面安定化層１４が順次形成され、ゲート電極１２を含む界面安定化層１４上には酸化物半導体からなる活性層１５が形成される。そして、活性層１５の両側にはソース電極１６ａ及びドレイン電極１６ｂが連結される(図１にあっては紙面に向かって左側にソース電極１６ａ、右側にドレイン電極１６ｂが連結されている)。
【００２３】
界面安定化層１４は、活性層１５と同等であるか、活性層１５より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）からなる群より選択されることができる。
【００２４】
活性層１５は、チャネル領域１５ａ、ソース領域１５ｂ及びドレイン領域１５ｃを提供し、チャネル領域１５ａはゲート電極１２と重なるように配置される。活性層１５を構成する酸化物半導体は、酸化亜鉛（ＺｎＯ）を含み、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされ得る。活性層１５は、例えば、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＣｄＯ、ＩｎＯ、ＧａＯ、ＳｎＯ、ＡｇＯ、ＣｕＯ、ＧｅＯ、ＧｄＯ、ＨｆＯなどで形成されることができる。
【００２５】
図２は、本発明の第２実施形態に係る薄膜トランジスタを説明する断面図である。ここでは、図１に示す構造との差異についてのみ説明する。
【００２６】
図１の薄膜トランジスタは、界面安定化層１４が活性層１５より広く形成される構造であるのに対し、図２の薄膜トランジスタは、界面安定化層２４と活性層１５が同一の大きさで形成される。このとき、界面安定化層２４と活性層１５の側壁が互いに一致するように界面安定化層２４と活性層１５を同時にパターニングするので、工程段階数を減少させることができる。
【００２７】
図３は、本発明の第３実施形態に係る薄膜トランジスタを説明する断面図である。ここでも、図１及び図２に示す構造との差異についてのみ説明する。
【００２８】
図１及び図２の薄膜トランジスタは、ソース電極１６ａ及びドレイン電極１６ｂが活性層１５と直接接触する構造であるのに対し、図３の薄膜トランジスタは、活性層１５を含む上部に保護層２６が形成される。そして、保護層２６に形成されたコンタクトホールを介してソース電極２７ａ及びドレイン電極２７ｂが活性層１５と連結される。保護層２６は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、バナジウム（Ｖ）、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）からなる群より選択される物質を含む酸化物で形成されることができる。
【００２９】
前記酸化物からなる保護層２６は、ソース電極２７ａ及びドレイン電極２７ｂを形成するエッチング過程でチャネル領域１５ａの活性層１５を保護すると同時にエッチング停止層として利用され得る。このため、プラズマや酸溶液による活性層１５のダメージを防止する。
【００３０】
酸化物半導体は、プラズマにより被害を受け易かったり、酸溶液などにエッチングされ易い。従って、保護層がない構造では活性層の上部に薄膜を形成したり、形成された薄膜をエッチングする際にプラズマによる被害が生じ、被爆効果（bombardment effect）、放射効果（radiation effect）などによりキャリアが増加するなどの電気的な特性変化が発生する。このような活性層の電気的な特性変化により薄膜トランジスタの電気的特性が低下し、基板内における特性散布度が低下し得る。
【００３１】
図４は、本発明の第４実施形態に係る薄膜トランジスタを説明する断面図である。図１〜図３の薄膜トランジスタは、界面安定化層１４、２４が活性層１５の下部面に形成される構造であるのに対し、図４の薄膜トランジスタは、界面安定化層３５が活性層３４の上部面に形成される。
【００３２】
図４を参照すれば、基板３０上にバッファ層３１が形成され、バッファ層３１上にゲート電極３２が形成されているのがわかる。ゲート電極３２を含む上部にはゲート絶縁層３３が形成され、ゲート電極３２を含むゲート絶縁層３３上には酸化物半導体からなる活性層３４が形成される。活性層３４上には界面安定化層３５が形成され、界面安定化層３５及び活性層３４にはソース電極３６ａ及びドレイン電極３６ｂが連結される。
【００３３】
活性層３４は、チャネル領域３４ａ、ソース領域３４ｂ及びドレイン領域３４ｃを提供し、チャネル領域３４ａはゲート電極３２と重なるように配置される。活性層３４を構成する酸化物半導体は、酸化亜鉛（ＺｎＯ）を含み、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされ得る。
【００３４】
界面安定化層３５は、活性層３４と同等であるか、活性層３４より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることができる。ソース電極３６ａ及びドレイン電極３６ｂと活性層３４との間に介在される界面安定化層３５は、ソース電極３６ａ及びドレイン電極３６ｂと活性層３４の接触抵抗が低く維持され得るように、例えば、１０〜２０Åの厚さで形成されることが好ましい。
【００３５】
図５は、本発明の第５実施形態に係る薄膜トランジスタを説明する断面図である。図１〜図３の薄膜トランジスタは、界面安定化層１４、２４が活性層１５の下部面に形成され、図４の薄膜トランジスタは、界面安定化層３５が活性層３４の上部面に形成される構造である。それに対し、図５の薄膜トランジスタは界面安定化層４４、４６が活性層４５の下部面と上部面にそれぞれ形成された構造である。
【００３６】
図５を参照すれば、基板４０上にバッファ層４１が形成され、バッファ層４１上にゲート電極４２が形成されているのがわかる。ゲート電極４２を含む上部にはゲート絶縁層４３が形成され、ゲート電極４２を含むゲート絶縁層４３上には酸化物半導体からなる活性層４５が形成される。このとき、活性層４５の下部面と上部面には界面安定化層４４、４６がそれぞれ形成され、界面安定化層４４、４６及び活性層４５にはソース電極４７ａ及びドレイン電極４７ｂが連結される。
【００３７】
活性層４５は、チャネル領域４５ａ、ソース領域４５ｂ及びドレイン領域４５ｃを提供し、チャネル領域４５ａはゲート電極４２と重なるように配置される。活性層４５を構成する酸化物半導体は、酸化亜鉛（ＺｎＯ）を含み、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされ得る。
【００３８】
界面安定化層４４、４６は活性層４５と同等であるか、活性層４５より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることができる。活性層４５下部面の界面安定化層４４は、活性層４５を十分に保護し、界面安全性を維持できるように、例えば、５０〜５０００Åの厚さで形成されることが好ましい。そして、活性層４５上部面の界面安定化層４６は、ソース電極４７ａ及びドレイン電極４７ｂと活性層４５の接触抵抗が低く維持されるように、１００Å以下の厚さ、好ましくは１０〜２０Åの厚さで形成されることが好ましい。
【００３９】
図４及び図５の薄膜トランジスタで界面安定化層３５及び４６は、ソース電極３６ａ、４７ａ及びドレイン電極３６ｂ、４７ｂを形成するエッチング過程でチャネル領域３４ａ及び４５ａの活性層３４及び４５を保護すると同時にエッチング停止層として利用されるため、プラズマなどによる活性層３４及び４５の被害を防止する。
【００４０】
上記の通りに構成された本発明に係る薄膜トランジスタの製造方法について図６ａ〜図６ｄを通じて以下に詳細に説明する。説明の便宜上、図５の構造を例に挙げて説明する。
【００４１】
まず、図６ａに示すように、基板４０上にゲート電極４２を形成した後、ゲート電極４２を含む上部にゲート絶縁層４３を形成する。このとき、不純物の拡散などを防止するために、基板４０上にバッファ層４１を形成し、バッファ層４１上にゲート電極４２を形成できる。基板４０としては、シリコン（Ｓｉ）などの半導体基板、ガラスやプラスチックなどの絶縁基板又は金属基板を用いることができ、ゲート電極４２はＡｌ、Ｃｒ、ＭｏＷなどの金属で形成し、ゲート絶縁層４３はＳｉＯ２、ＳｉＮｘ、ＧａＯ３などの絶縁物で形成する。
【００４２】
次に、図６ｂに示すように、ゲート絶縁層４３上に界面安定化層４４、酸化物半導体層４５及び界面安定化層４６を順次形成する。界面安定化層４４、４６は活性層４５と同等であるか、活性層４５より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることができる。
【００４３】
シリコン酸化物（ＳｉＯｘ）及びアルミニウム酸化物（ＡｌＯｘ）は、高周波（ＲＦ）又は直流（ＤＣ）スパッタリング蒸着方法などの物理的な方法で蒸着できる。高周波（ＲＦ）スパッタリング方法でアルミニウム酸化物（ＡｌＯｘ）を蒸着する場合、酸素比を４〜１０％に調節すれば、温度、ゲートバイアス（ＤＣｂｉａｓ）などのストレスに対して信頼性に優れた界面安定化層４４、４６を得ることができる。
【００４４】
次に、図６ｃに示すように、界面安定化層４６、酸化物半導体層４５及び界面安定化層４４を順次パターニングして酸化物半導体からなる活性層４５を形成する。このとき、図１に示した酸化物半導体層１５と界面安定化層１４の関係のように、酸化物半導体層４５下部の界面安定化層４４はパターニングしないこともあり得る。
【００４５】
次に、図６ｄに示すように、全体の上部にＭｏ、ＭｏＷ、Ａｌ、ＡｌＡｄ、ＡｌＬｉＬａなどで導電層を形成した後、パターニングして界面安定化層４６及び活性層４５と連結されるソース電極４７ａ及びドレイン電極４７ｂを形成する。このとき、図３に示す活性層１５、保護層２６、ソース電極２７ａ及びドレイン電極２７ｂのように、活性層４５を含む上部に保護層（図３に示した保護層２６に相当）を形成し、活性層４５が露出するように保護層にコンタクトホールを形成した後、コンタクトホールが埋め込まれるように保護層上に導電層を形成し、パターニングしてソース電極及びドレイン電極を形成できる。
【００４６】
前述したように、本発明の薄膜トランジスタは、活性層の一面又は両面に界面安定化層が備えられる。界面安定化層は、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。界面安定化層のバンドギャップが活性層４５のバンドギャップ、例えば、３.０ｅＶより小さければ、電荷が容易に抜け出すため、チャネルのキャリアを効果的に利用できなくなり、バンドギャップが８.０ｅＶより大きくなれば、高い絶縁特性により電気的特性が低下する。酸化物を含む界面安定化層は、ゲート絶縁層及び保護層と同質性を有するため、化学的に高い界面安全性を維持し、活性層と同等であるか、活性層より大きいバンドギャップを有するため、物理的に電荷トラップを抑止する。
【００４７】
このとき、電荷トラップの抑止効果を高めるためには、界面安定化層の水素濃度を１０+１９／cm３以下に調節することが好ましい。界面安定化層の水素濃度が１０+１９／cm３より高ければ、水素が活性層の表面部に侵入（拡散）してトラップとしての役割をするため、活性層の電気的特性が低下し得る。界面安定化層の水素濃度を１０+１９／cm３以下に調節するためには、化学蒸着方法よりはスパッタリング蒸着方法のような物理蒸着方法を利用することが好ましい。
【００４８】
また、本発明の界面安定化層は、後続する熱処理過程でキュアリング（curing）効果を高めるため、活性層の被害を回復させる役割もする。
【００４９】
図７ａには、本発明に係る薄膜トランジスタの信頼性測定結果を示す。この測定結果は、物理的な方法でアルミニウム酸化物（ＡｌＯｘ）を蒸着して界面安定化層を形成した場合の結果である。温度を常温から１００℃に増加させた後も閾電圧（Ｖｔｈ）、スロップファクタ（Slop-factor）、オフ電流が殆ど変化しない優れた信頼性を示した。それに対し、図７ｂはプラズマ化学気相蒸着（ＰＥＣＶＤ）方法でシリコン酸化物（ＳｉＯｘ）を蒸着して界面安定化層を形成した場合の信頼性測定結果である。この場合、温度が増加するにつれて閾電圧（Ｖｔｈ）が負の方向に変化し、スロップファクタが劣化した。
【００５０】
図８ａ及び図８ｂは、本発明に係る薄膜トランジスタのストレス測定結果であって、図８ａはゲート電極に１５Ｖの電圧（ＶＧＳ）を１時間印加した場合であり、図８ｂはゲート電極に−１５Ｖの電圧（ＶＧＳ）を１時間印加した場合である。図８ａの場合に０.５Ｖの閾電圧（Ｖｔｈ）のシフト変化を示し、図８Ｂの場合には−０．７Ｖの閾電圧（Ｖｔｈ）のシフト変化を示した。それに対し、図８ｃは界面安定化層をシリコン酸化物（ＳｉＯｘ）で形成した場合である。シリコン酸化物（ＳｉＯｘ）は一般的なポリシリコン薄膜トランジスタの製造に適用される方法で、９００℃の温度で乾燥式（Ｏ２）又は湿式（Ｈ２Ｏ）熱酸化方法による熱酸化物（ＳｉＯ２）を用いた。ゲート電極に１５Ｖの電圧（ＶＧＳ）を１時間印加した場合に２.１Ｖの閾電圧（Ｖｔｈ）の変化が、ゲート電極に−１５Ｖの電圧（ＶＧＳ）を１時間印加した場合には−２．８Ｖの閾電圧（Ｖｔｈ）の変化を示された。従って、図８ａ及び図８ｂの結果を通じて薄膜トランジスタの信頼性が従来に比べて顕著に改善されることが分かる。
【００５１】
本発明の薄膜トランジスタは、平板表示装置に適用されることができる。図９は、本発明に係る薄膜トランジスタを備える平板表示装置の一実施形態を説明する斜視図であって、画像を表示する表示パネル１００を中心に概略的に説明する。
【００５２】
表示パネル１００は、対向配置された２つの基板１１０、１２０と、２つの基板１１０、１２０の間に介在された液晶層１３０とからなる。そして、表示パネル１００は基板１１０にマトリックス状に配列された多数のゲート線１１１とデータ線１１２により画素領域１１３が画定される。
【００５３】
ゲート線１１１とデータ線１１２とが交差する部分の基板１１０には各画素に供給される信号を制御する薄膜トランジスタ１１４及び薄膜トランジスタ１１４と連結された画素電極１１５が形成される。薄膜トランジスタ１１４は、図１〜図５のうちの１つの構造を有し、図６ａ〜図６ｄを参照して説明した本発明の製造方法によって製造されることができる。
【００５４】
また、基板１２０にはカラーフィルタ１２１及び共通電極１２２が形成される。そして、基板１１０、１２０の背面には偏光板１１６、１２３がそれぞれ形成され、偏光板１１６の下部には光源としてバックライト（図示せず）が配置される。
【００５５】
一方、表示パネル１００の画素領域１１３の周辺には表示パネル１００を駆動させるための駆動部（ＬＣＤ Drive ＩＣ；図示せず）が実装される。駆動部は外部から提供される電気的信号を走査信号及びデータ信号に変換してゲート線とデータ線に供給する。
【００５６】
図１０ａ及び図１０ｂは、本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する平面図及び断面図であって、画像を表示する表示パネル２００を中心に概略的に説明する。
【００５７】
図１０ａを参照すれば、基板２１０は画素領域２２０と、画素領域２２０周辺の非画素領域２３０とに画定される。画素領域２２０の基板２１０には走査ライン２２４及びデータライン２２６の間にマトリックス方式で連結された多数の有機電界発光素子３００が形成される。そして、非画素領域２３０の基板２１０には画素領域２２０の走査ライン２２４及びデータライン２２６から延びた走査ライン２２４及びデータライン２２６、有機電界発光素子３００の動作のための電源供給ライン（図示せず）、そしてパッド２２８を介して外部から提供された信号を処理して走査ライン２２４及びデータライン２２６に供給する走査駆動部２３４及びデータ駆動部２３６が形成される。
【００５８】
図１１に示すように、有機電界発光素子３００は、アノード電極３１７及びカソード電極３２０と、アノード電極３１７及びカソード電極３２０の間に形成された有機薄膜層３１９とからなる。有機薄膜層３１９は、正孔輸送層、有機発光層及び電子輸送層が積層された構造で形成され、正孔注入層と電子注入層が更に含まれることができる。また、有機電界発光素子３００の動作を制御するための薄膜トランジスタと、信号を維持させるためのキャパシタとが更に含まれることができる。
【００５９】
薄膜トランジスタは、図１〜図５のうちの１つの構造を有し、図６ａ〜図６ｄを参照して説明した本発明の製造方法によって製造され得る。薄膜トランジスタを含む有機電界発光素子３００を図１０ａ及び図１１を通じて更に詳細に説明すれば、以下の通りである。
【００６０】
基板２１０（図１０ａに示す基板２１０と図１１に示す基板４０とは対応する）上にバッファ層４１が形成され、画素領域２２０のバッファ層４１上にゲート電極４２が形成される。このとき、画素領域２２０にはゲート電極４２と連結される走査ライン２２４が形成され、非画素領域２３０には画素領域２２０の走査ライン２２４から延びる走査ライン２２４及び外部から信号の提供を受けるためのパッド２２８が形成されることができる。
【００６１】
ゲート電極４２を含む上部にはゲート絶縁層４３が形成され、ゲート電極４２を含むゲート絶縁層４３上には酸化物半導体からなる活性層４５が形成される。活性層４５の下部面と上部面には界面安定化層４４、４６がそれぞれ形成される。
【００６２】
活性層４５の両側にはソース電極４７ａ及びドレイン電極４７ｂが形成される。このとき、画素領域２２０にはソース電極４７a及びドレイン電極４７ｂと連結されるデータライン２２６が形成される。そして、非画素領域２３０には画素領域２２０のデータライン２２６から延びるデータライン２２６及び外部から信号の提供を受けるためのパッド２２８が形成されることができる。
【００６３】
上記の通りに構成された有機電界発光素子３００の上部には、表面の平坦化のために平坦化層４８が形成され、平坦化層４８にはソース電極４７a又はドレイン電極４７ｂが露出するようにビアホールが形成される。そして、ビアホールを介してソース電極４７a又はドレイン電極４７ｂと連結されるようにアノード電極３１７が形成される。
【００６４】
アノード電極３１７の一部領域（発光領域）が露出するように平坦化層４８上に画素定義膜３１８が形成され、露出したアノード電極３１７上に有機薄膜層３１９が形成される。有機薄膜層３１９を含む画素定義膜３１８上にカソード電極３２０が形成される。
【００６５】
図１０ｂを参照すれば、上記のように有機電界発光素子３００が形成された基板２１０の上部には画素領域２２０を封止させるための封止基板４００が配置され、封止材４１０により封止基板４００が基板２１０に貼り合わされて表示パネル２００が完成する。
【００６６】
以上説明したように、本発明の最も好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【符号の説明】
【００６７】
１０，３０，４０，２１０ 基板
１１、３１、４１ バッファ層
１２、３２、４２ ゲート電極
１４、２４、３５、４４、４６ 界面安定化層
１５、３４、４５ 活性層
１６ａ、２７ａ、３６ａ、４７ａ ソース電極
１６ｂ、２７ｂ、３６ｂ、４７ｂ ドレイン電極
２６ 保護層
３３、４３ ゲート絶縁層
１００、２００ 表示パネル
１１１ ゲート線
１１２ データ線
１１３ 画素領域
１１４ 薄膜トランジスタ
１１５ 画素電極
１３０ 液晶層
２２０ 画素領域
２２４ 走査ライン
２２６ データライン
２３０ 非画素領域
３００ 有機電界発光素子
【技術分野】
【０００１】
本発明は酸化物半導体を活性層とする薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置に関し、より詳しくは、活性層の一面又は両面に界面安定化層（interfacial stability layer）が備えられた薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）はチャネル領域、ソース領域及びドレイン領域を提供する活性層と、チャネル領域の上部に形成され、ゲート絶縁層によって活性層と電気的に絶縁されるゲート電極からなる。
【０００３】
このように構成される薄膜トランジスタの活性層は、概ね非晶質シリコンやポリシリコンのような半導体物質で形成される。しかしながら、活性層が非晶質シリコンで形成されれば、移動度が低いため、高速で動作する駆動回路の実現が難しくなる。また、活性層がポリシリコンで形成されれば、移動度は高いものの、閾電圧が不均一になり、別途の補償回路が追加されなければならないという問題点がある。
【０００４】
また、低温ポリシリコン（Low Temperature Poly-Silicon;ＬＴＰＳ）を用いた従来の薄膜トランジスタの製造方法は、レーザ熱処理などのような高価な費用のかかる工程が含まれるため、設備投資及び管理費用が高くなり、大面積の基板に適用し難いという問題点がある。
【０００５】
このような問題点を解決するために、最近は酸化物半導体を活性層として用いる研究が進められている。
【０００６】
下記の特許文献１には酸化亜鉛（zinc oxide；ＺｎＯ）又は酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体を活性層として用いた薄膜トランジスタが開示されている。
【０００７】
酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体は、非晶質の形態でありながら、移動度が高いため、安定的な材料であると評価されている。このような酸化物半導体を活性層として用いれば、別途の工程装置を追加で購入しなくても既存の装置を用いて薄膜トランジスタを製造できる。また、酸化物半導体は、低温で蒸着が可能であり、イオン注入が不要である上に、スパッタリング方法で蒸着できるため、大面積の基板にも適用可能である。
【０００８】
しかしながら、酸化物半導体を活性層とする薄膜トランジスタは、構造及び工程条件に応じて電気的特性が変化され易いため、信頼性が低いという問題点がある。特に、定電圧又は定電流の駆動時に閾電圧が時間に応じて正（＋）の方向に変化するが、このような現象の主因は活性層とゲート絶縁層又は活性層と保護層の界面劣化による電荷トラップ（charge trapping）であると推定される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３-０８６８０８号
【特許文献２】大韓民国特許公開第２００７−０１０５９２５号
【特許文献３】大韓民国特許公開第２００８−０００２４１４号
【特許文献４】大韓民国特許公開第２００３−００１０１２２号
【特許文献５】大韓民国特許公開第１９９８−００６５１６８号
【特許文献６】大韓民国特許登録第０２７２２６０号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記事情に鑑みてなされたものであって、その目的は、活性層の界面特性が向上できる薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【００１１】
本発明の他の目的は、活性層の界面における電荷トラップを防止できる薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【００１２】
本発明の更に別の目的は、電気的特性及び信頼性の高い薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記目的を達成するために、本発明の一側面に係る薄膜トランジスタは、基板と、前記基板上に形成されたゲート電極と、ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、前記活性層と連結されるソース電極及びドレイン電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【００１４】
本発明の他の側面に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成する段階と、前記ゲート電極を含む上部にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に界面安定化層及び酸化物半導体層を形成する段階と、前記酸化物半導体層をパターニングして活性層を形成する段階と、前記活性層と連結されるソース電極及びドレイン電極を形成する段階とを含み、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する。
【００１５】
本発明の別の側面に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成する段階と、前記ゲート電極を含む上部にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に酸化物半導体層及び界面安定化層を形成する段階と、前記界面安定化層及び酸化物半導体層をパターニングして活性層を形成する段階と、前記活性層と連結されるソース電極及びドレイン電極を形成する段階とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する。
【００１６】
また、本発明の更に他の側面に係る薄膜トランジスタを備える平板表示装置は、多数の第１導電線と第２導電線により多数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタ及び薄膜トランジスタと連結される第１電極が形成された第１基板と、第２電極が形成された第２基板と、前記第１電極と第２電極との間の封止された空間に注入される液晶層とを有し、前記薄膜トランジスタは前記第１基板上に形成されたゲート電極と、ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、前記活性層と連結されるソース電極及びドレイン電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【００１７】
更に、本発明の別の側面に係る薄膜トランジスタを備える平板表示装置は、第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタが形成された第１基板と、前記第１基板に対向するように配置された第２基板とを有し、前記薄膜トランジスタは前記第１基板上に形成されたゲート電極と、ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、前記活性層と連結されるソース電極及びドレイン電極と、前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。
【発明の効果】
【００１８】
本発明によれば、薄膜トランジスタは活性層の一面又は両面に界面安定化層が備えられる。酸化物を含む界面安定化層はゲート絶縁層及び保護層と同質性を有するため、化学的に高い界面安全性を維持し、活性層と同等であるか、活性層より大きいバンドギャップを有するため、物理的に電荷トラップを抑止すると同時に活性層を保護するという効果を奏する。従って、高い界面安全性と電荷移動度により閾電圧の変化のような電気的特性の変化が最小化され、温度及び時間による信頼性の低下が防止され得る。本発明の薄膜トランジスタを平板表示装置に適用する場合には、安定した電気的特性によって更に向上した画質を実現できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る薄膜トランジスタを説明する断面図である。
【図２】本発明の第２実施形態に係る薄膜トランジスタを説明する断面図である。
【図３】本発明の第３実施形態に係る薄膜トランジスタを説明する断面図である。
【図４】本発明の第４実施形態に係る薄膜トランジスタを説明する断面図である。
【図５】本発明の第５実施形態に係る薄膜トランジスタを説明する断面図である。
【図６ａ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図６ｂ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図６ｃ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図６ｄ】本発明に係る薄膜トランジスタの製造方法を説明する断面図である。
【図７ａ】本発明に係る薄膜トランジスタの信頼性測定結果を説明するグラフである。
【図７ｂ】本発明に係る薄膜トランジスタの信頼性測定結果を説明するグラフである。
【図８ａ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図８ｂ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図８ｃ】本発明に係る薄膜トランジスタのストレス測定結果を説明するグラフである。
【図９】本発明に係る薄膜トランジスタを備える平板表示装置の一実施形態を説明する斜視図である。
【図１０ａ】本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する平面図である。
【図１０ｂ】本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する断面図である。
【図１１】図１０aの有機電界発光素子を説明する断面図である。
【発明を実施するための形態】
【００２０】
下記の詳細な説明には、本発明の特定の実施形態だけを詳細に記載する。本発明の技術分野において通常の知識を有する者は、本発明の技術的思想から逸脱しない範囲内で下記の実施形態を多様に変形できる。従って、添付する図面と説明は、本発明を説明するだけであって、これら添付する図面と説明によって本発明が限定されるものではない。また、１つの構成要素が他の構成要素と「接触している」ということはそれがその他の構成要素と直接接触するか、１つ以上の要素を２つの間に介在させて間接的に接触していることを意味する。また、ある要素が他の要素に「結合されている」ということは、それがその他の要素に直接的に連結されているか、１つ以上の要素を２つの間に介在させて間接的に連結されていることを意味する。以下で同じ参照番号は同じ構成要素を意味する。
【００２１】
図１は、本発明の第１実施形態に係る薄膜トランジスタを説明する断面図であって、下部ゲート構造の一例を示す。
【００２２】
基板１０上にバッファ層１１が形成され、バッファ層１１上にゲート電極１２が形成される。ゲート電極１２を含む上部にはゲート絶縁層１３及び界面安定化層１４が順次形成され、ゲート電極１２を含む界面安定化層１４上には酸化物半導体からなる活性層１５が形成される。そして、活性層１５の両側にはソース電極１６ａ及びドレイン電極１６ｂが連結される(図１にあっては紙面に向かって左側にソース電極１６ａ、右側にドレイン電極１６ｂが連結されている)。
【００２３】
界面安定化層１４は、活性層１５と同等であるか、活性層１５より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）からなる群より選択されることができる。
【００２４】
活性層１５は、チャネル領域１５ａ、ソース領域１５ｂ及びドレイン領域１５ｃを提供し、チャネル領域１５ａはゲート電極１２と重なるように配置される。活性層１５を構成する酸化物半導体は、酸化亜鉛（ＺｎＯ）を含み、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされ得る。活性層１５は、例えば、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＣｄＯ、ＩｎＯ、ＧａＯ、ＳｎＯ、ＡｇＯ、ＣｕＯ、ＧｅＯ、ＧｄＯ、ＨｆＯなどで形成されることができる。
【００２５】
図２は、本発明の第２実施形態に係る薄膜トランジスタを説明する断面図である。ここでは、図１に示す構造との差異についてのみ説明する。
【００２６】
図１の薄膜トランジスタは、界面安定化層１４が活性層１５より広く形成される構造であるのに対し、図２の薄膜トランジスタは、界面安定化層２４と活性層１５が同一の大きさで形成される。このとき、界面安定化層２４と活性層１５の側壁が互いに一致するように界面安定化層２４と活性層１５を同時にパターニングするので、工程段階数を減少させることができる。
【００２７】
図３は、本発明の第３実施形態に係る薄膜トランジスタを説明する断面図である。ここでも、図１及び図２に示す構造との差異についてのみ説明する。
【００２８】
図１及び図２の薄膜トランジスタは、ソース電極１６ａ及びドレイン電極１６ｂが活性層１５と直接接触する構造であるのに対し、図３の薄膜トランジスタは、活性層１５を含む上部に保護層２６が形成される。そして、保護層２６に形成されたコンタクトホールを介してソース電極２７ａ及びドレイン電極２７ｂが活性層１５と連結される。保護層２６は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、バナジウム（Ｖ）、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）からなる群より選択される物質を含む酸化物で形成されることができる。
【００２９】
前記酸化物からなる保護層２６は、ソース電極２７ａ及びドレイン電極２７ｂを形成するエッチング過程でチャネル領域１５ａの活性層１５を保護すると同時にエッチング停止層として利用され得る。このため、プラズマや酸溶液による活性層１５のダメージを防止する。
【００３０】
酸化物半導体は、プラズマにより被害を受け易かったり、酸溶液などにエッチングされ易い。従って、保護層がない構造では活性層の上部に薄膜を形成したり、形成された薄膜をエッチングする際にプラズマによる被害が生じ、被爆効果（bombardment effect）、放射効果（radiation effect）などによりキャリアが増加するなどの電気的な特性変化が発生する。このような活性層の電気的な特性変化により薄膜トランジスタの電気的特性が低下し、基板内における特性散布度が低下し得る。
【００３１】
図４は、本発明の第４実施形態に係る薄膜トランジスタを説明する断面図である。図１〜図３の薄膜トランジスタは、界面安定化層１４、２４が活性層１５の下部面に形成される構造であるのに対し、図４の薄膜トランジスタは、界面安定化層３５が活性層３４の上部面に形成される。
【００３２】
図４を参照すれば、基板３０上にバッファ層３１が形成され、バッファ層３１上にゲート電極３２が形成されているのがわかる。ゲート電極３２を含む上部にはゲート絶縁層３３が形成され、ゲート電極３２を含むゲート絶縁層３３上には酸化物半導体からなる活性層３４が形成される。活性層３４上には界面安定化層３５が形成され、界面安定化層３５及び活性層３４にはソース電極３６ａ及びドレイン電極３６ｂが連結される。
【００３３】
活性層３４は、チャネル領域３４ａ、ソース領域３４ｂ及びドレイン領域３４ｃを提供し、チャネル領域３４ａはゲート電極３２と重なるように配置される。活性層３４を構成する酸化物半導体は、酸化亜鉛（ＺｎＯ）を含み、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされ得る。
【００３４】
界面安定化層３５は、活性層３４と同等であるか、活性層３４より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることができる。ソース電極３６ａ及びドレイン電極３６ｂと活性層３４との間に介在される界面安定化層３５は、ソース電極３６ａ及びドレイン電極３６ｂと活性層３４の接触抵抗が低く維持され得るように、例えば、１０〜２０Åの厚さで形成されることが好ましい。
【００３５】
図５は、本発明の第５実施形態に係る薄膜トランジスタを説明する断面図である。図１〜図３の薄膜トランジスタは、界面安定化層１４、２４が活性層１５の下部面に形成され、図４の薄膜トランジスタは、界面安定化層３５が活性層３４の上部面に形成される構造である。それに対し、図５の薄膜トランジスタは界面安定化層４４、４６が活性層４５の下部面と上部面にそれぞれ形成された構造である。
【００３６】
図５を参照すれば、基板４０上にバッファ層４１が形成され、バッファ層４１上にゲート電極４２が形成されているのがわかる。ゲート電極４２を含む上部にはゲート絶縁層４３が形成され、ゲート電極４２を含むゲート絶縁層４３上には酸化物半導体からなる活性層４５が形成される。このとき、活性層４５の下部面と上部面には界面安定化層４４、４６がそれぞれ形成され、界面安定化層４４、４６及び活性層４５にはソース電極４７ａ及びドレイン電極４７ｂが連結される。
【００３７】
活性層４５は、チャネル領域４５ａ、ソース領域４５ｂ及びドレイン領域４５ｃを提供し、チャネル領域４５ａはゲート電極４２と重なるように配置される。活性層４５を構成する酸化物半導体は、酸化亜鉛（ＺｎＯ）を含み、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされ得る。
【００３８】
界面安定化層４４、４６は活性層４５と同等であるか、活性層４５より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることができる。活性層４５下部面の界面安定化層４４は、活性層４５を十分に保護し、界面安全性を維持できるように、例えば、５０〜５０００Åの厚さで形成されることが好ましい。そして、活性層４５上部面の界面安定化層４６は、ソース電極４７ａ及びドレイン電極４７ｂと活性層４５の接触抵抗が低く維持されるように、１００Å以下の厚さ、好ましくは１０〜２０Åの厚さで形成されることが好ましい。
【００３９】
図４及び図５の薄膜トランジスタで界面安定化層３５及び４６は、ソース電極３６ａ、４７ａ及びドレイン電極３６ｂ、４７ｂを形成するエッチング過程でチャネル領域３４ａ及び４５ａの活性層３４及び４５を保護すると同時にエッチング停止層として利用されるため、プラズマなどによる活性層３４及び４５の被害を防止する。
【００４０】
上記の通りに構成された本発明に係る薄膜トランジスタの製造方法について図６ａ〜図６ｄを通じて以下に詳細に説明する。説明の便宜上、図５の構造を例に挙げて説明する。
【００４１】
まず、図６ａに示すように、基板４０上にゲート電極４２を形成した後、ゲート電極４２を含む上部にゲート絶縁層４３を形成する。このとき、不純物の拡散などを防止するために、基板４０上にバッファ層４１を形成し、バッファ層４１上にゲート電極４２を形成できる。基板４０としては、シリコン（Ｓｉ）などの半導体基板、ガラスやプラスチックなどの絶縁基板又は金属基板を用いることができ、ゲート電極４２はＡｌ、Ｃｒ、ＭｏＷなどの金属で形成し、ゲート絶縁層４３はＳｉＯ２、ＳｉＮｘ、ＧａＯ３などの絶縁物で形成する。
【００４２】
次に、図６ｂに示すように、ゲート絶縁層４３上に界面安定化層４４、酸化物半導体層４５及び界面安定化層４６を順次形成する。界面安定化層４４、４６は活性層４５と同等であるか、活性層４５より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることができる。
【００４３】
シリコン酸化物（ＳｉＯｘ）及びアルミニウム酸化物（ＡｌＯｘ）は、高周波（ＲＦ）又は直流（ＤＣ）スパッタリング蒸着方法などの物理的な方法で蒸着できる。高周波（ＲＦ）スパッタリング方法でアルミニウム酸化物（ＡｌＯｘ）を蒸着する場合、酸素比を４〜１０％に調節すれば、温度、ゲートバイアス（ＤＣｂｉａｓ）などのストレスに対して信頼性に優れた界面安定化層４４、４６を得ることができる。
【００４４】
次に、図６ｃに示すように、界面安定化層４６、酸化物半導体層４５及び界面安定化層４４を順次パターニングして酸化物半導体からなる活性層４５を形成する。このとき、図１に示した酸化物半導体層１５と界面安定化層１４の関係のように、酸化物半導体層４５下部の界面安定化層４４はパターニングしないこともあり得る。
【００４５】
次に、図６ｄに示すように、全体の上部にＭｏ、ＭｏＷ、Ａｌ、ＡｌＡｄ、ＡｌＬｉＬａなどで導電層を形成した後、パターニングして界面安定化層４６及び活性層４５と連結されるソース電極４７ａ及びドレイン電極４７ｂを形成する。このとき、図３に示す活性層１５、保護層２６、ソース電極２７ａ及びドレイン電極２７ｂのように、活性層４５を含む上部に保護層（図３に示した保護層２６に相当）を形成し、活性層４５が露出するように保護層にコンタクトホールを形成した後、コンタクトホールが埋め込まれるように保護層上に導電層を形成し、パターニングしてソース電極及びドレイン電極を形成できる。
【００４６】
前述したように、本発明の薄膜トランジスタは、活性層の一面又は両面に界面安定化層が備えられる。界面安定化層は、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる。界面安定化層のバンドギャップが活性層４５のバンドギャップ、例えば、３.０ｅＶより小さければ、電荷が容易に抜け出すため、チャネルのキャリアを効果的に利用できなくなり、バンドギャップが８.０ｅＶより大きくなれば、高い絶縁特性により電気的特性が低下する。酸化物を含む界面安定化層は、ゲート絶縁層及び保護層と同質性を有するため、化学的に高い界面安全性を維持し、活性層と同等であるか、活性層より大きいバンドギャップを有するため、物理的に電荷トラップを抑止する。
【００４７】
このとき、電荷トラップの抑止効果を高めるためには、界面安定化層の水素濃度を１０+１９／cm３以下に調節することが好ましい。界面安定化層の水素濃度が１０+１９／cm３より高ければ、水素が活性層の表面部に侵入（拡散）してトラップとしての役割をするため、活性層の電気的特性が低下し得る。界面安定化層の水素濃度を１０+１９／cm３以下に調節するためには、化学蒸着方法よりはスパッタリング蒸着方法のような物理蒸着方法を利用することが好ましい。
【００４８】
また、本発明の界面安定化層は、後続する熱処理過程でキュアリング（curing）効果を高めるため、活性層の被害を回復させる役割もする。
【００４９】
図７ａには、本発明に係る薄膜トランジスタの信頼性測定結果を示す。この測定結果は、物理的な方法でアルミニウム酸化物（ＡｌＯｘ）を蒸着して界面安定化層を形成した場合の結果である。温度を常温から１００℃に増加させた後も閾電圧（Ｖｔｈ）、スロップファクタ（Slop-factor）、オフ電流が殆ど変化しない優れた信頼性を示した。それに対し、図７ｂはプラズマ化学気相蒸着（ＰＥＣＶＤ）方法でシリコン酸化物（ＳｉＯｘ）を蒸着して界面安定化層を形成した場合の信頼性測定結果である。この場合、温度が増加するにつれて閾電圧（Ｖｔｈ）が負の方向に変化し、スロップファクタが劣化した。
【００５０】
図８ａ及び図８ｂは、本発明に係る薄膜トランジスタのストレス測定結果であって、図８ａはゲート電極に１５Ｖの電圧（ＶＧＳ）を１時間印加した場合であり、図８ｂはゲート電極に−１５Ｖの電圧（ＶＧＳ）を１時間印加した場合である。図８ａの場合に０.５Ｖの閾電圧（Ｖｔｈ）のシフト変化を示し、図８Ｂの場合には−０．７Ｖの閾電圧（Ｖｔｈ）のシフト変化を示した。それに対し、図８ｃは界面安定化層をシリコン酸化物（ＳｉＯｘ）で形成した場合である。シリコン酸化物（ＳｉＯｘ）は一般的なポリシリコン薄膜トランジスタの製造に適用される方法で、９００℃の温度で乾燥式（Ｏ２）又は湿式（Ｈ２Ｏ）熱酸化方法による熱酸化物（ＳｉＯ２）を用いた。ゲート電極に１５Ｖの電圧（ＶＧＳ）を１時間印加した場合に２.１Ｖの閾電圧（Ｖｔｈ）の変化が、ゲート電極に−１５Ｖの電圧（ＶＧＳ）を１時間印加した場合には−２．８Ｖの閾電圧（Ｖｔｈ）の変化を示された。従って、図８ａ及び図８ｂの結果を通じて薄膜トランジスタの信頼性が従来に比べて顕著に改善されることが分かる。
【００５１】
本発明の薄膜トランジスタは、平板表示装置に適用されることができる。図９は、本発明に係る薄膜トランジスタを備える平板表示装置の一実施形態を説明する斜視図であって、画像を表示する表示パネル１００を中心に概略的に説明する。
【００５２】
表示パネル１００は、対向配置された２つの基板１１０、１２０と、２つの基板１１０、１２０の間に介在された液晶層１３０とからなる。そして、表示パネル１００は基板１１０にマトリックス状に配列された多数のゲート線１１１とデータ線１１２により画素領域１１３が画定される。
【００５３】
ゲート線１１１とデータ線１１２とが交差する部分の基板１１０には各画素に供給される信号を制御する薄膜トランジスタ１１４及び薄膜トランジスタ１１４と連結された画素電極１１５が形成される。薄膜トランジスタ１１４は、図１〜図５のうちの１つの構造を有し、図６ａ〜図６ｄを参照して説明した本発明の製造方法によって製造されることができる。
【００５４】
また、基板１２０にはカラーフィルタ１２１及び共通電極１２２が形成される。そして、基板１１０、１２０の背面には偏光板１１６、１２３がそれぞれ形成され、偏光板１１６の下部には光源としてバックライト（図示せず）が配置される。
【００５５】
一方、表示パネル１００の画素領域１１３の周辺には表示パネル１００を駆動させるための駆動部（ＬＣＤ Drive ＩＣ；図示せず）が実装される。駆動部は外部から提供される電気的信号を走査信号及びデータ信号に変換してゲート線とデータ線に供給する。
【００５６】
図１０ａ及び図１０ｂは、本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明する平面図及び断面図であって、画像を表示する表示パネル２００を中心に概略的に説明する。
【００５７】
図１０ａを参照すれば、基板２１０は画素領域２２０と、画素領域２２０周辺の非画素領域２３０とに画定される。画素領域２２０の基板２１０には走査ライン２２４及びデータライン２２６の間にマトリックス方式で連結された多数の有機電界発光素子３００が形成される。そして、非画素領域２３０の基板２１０には画素領域２２０の走査ライン２２４及びデータライン２２６から延びた走査ライン２２４及びデータライン２２６、有機電界発光素子３００の動作のための電源供給ライン（図示せず）、そしてパッド２２８を介して外部から提供された信号を処理して走査ライン２２４及びデータライン２２６に供給する走査駆動部２３４及びデータ駆動部２３６が形成される。
【００５８】
図１１に示すように、有機電界発光素子３００は、アノード電極３１７及びカソード電極３２０と、アノード電極３１７及びカソード電極３２０の間に形成された有機薄膜層３１９とからなる。有機薄膜層３１９は、正孔輸送層、有機発光層及び電子輸送層が積層された構造で形成され、正孔注入層と電子注入層が更に含まれることができる。また、有機電界発光素子３００の動作を制御するための薄膜トランジスタと、信号を維持させるためのキャパシタとが更に含まれることができる。
【００５９】
薄膜トランジスタは、図１〜図５のうちの１つの構造を有し、図６ａ〜図６ｄを参照して説明した本発明の製造方法によって製造され得る。薄膜トランジスタを含む有機電界発光素子３００を図１０ａ及び図１１を通じて更に詳細に説明すれば、以下の通りである。
【００６０】
基板２１０（図１０ａに示す基板２１０と図１１に示す基板４０とは対応する）上にバッファ層４１が形成され、画素領域２２０のバッファ層４１上にゲート電極４２が形成される。このとき、画素領域２２０にはゲート電極４２と連結される走査ライン２２４が形成され、非画素領域２３０には画素領域２２０の走査ライン２２４から延びる走査ライン２２４及び外部から信号の提供を受けるためのパッド２２８が形成されることができる。
【００６１】
ゲート電極４２を含む上部にはゲート絶縁層４３が形成され、ゲート電極４２を含むゲート絶縁層４３上には酸化物半導体からなる活性層４５が形成される。活性層４５の下部面と上部面には界面安定化層４４、４６がそれぞれ形成される。
【００６２】
活性層４５の両側にはソース電極４７ａ及びドレイン電極４７ｂが形成される。このとき、画素領域２２０にはソース電極４７a及びドレイン電極４７ｂと連結されるデータライン２２６が形成される。そして、非画素領域２３０には画素領域２２０のデータライン２２６から延びるデータライン２２６及び外部から信号の提供を受けるためのパッド２２８が形成されることができる。
【００６３】
上記の通りに構成された有機電界発光素子３００の上部には、表面の平坦化のために平坦化層４８が形成され、平坦化層４８にはソース電極４７a又はドレイン電極４７ｂが露出するようにビアホールが形成される。そして、ビアホールを介してソース電極４７a又はドレイン電極４７ｂと連結されるようにアノード電極３１７が形成される。
【００６４】
アノード電極３１７の一部領域（発光領域）が露出するように平坦化層４８上に画素定義膜３１８が形成され、露出したアノード電極３１７上に有機薄膜層３１９が形成される。有機薄膜層３１９を含む画素定義膜３１８上にカソード電極３２０が形成される。
【００６５】
図１０ｂを参照すれば、上記のように有機電界発光素子３００が形成された基板２１０の上部には画素領域２２０を封止させるための封止基板４００が配置され、封止材４１０により封止基板４００が基板２１０に貼り合わされて表示パネル２００が完成する。
【００６６】
以上説明したように、本発明の最も好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【符号の説明】
【００６７】
１０，３０，４０，２１０ 基板
１１、３１、４１ バッファ層
１２、３２、４２ ゲート電極
１４、２４、３５、４４、４６ 界面安定化層
１５、３４、４５ 活性層
１６ａ、２７ａ、３６ａ、４７ａ ソース電極
１６ｂ、２７ｂ、３６ｂ、４７ｂ ドレイン電極
２６ 保護層
３３、４３ ゲート絶縁層
１００、２００ 表示パネル
１１１ ゲート線
１１２ データ線
１１３ 画素領域
１１４ 薄膜トランジスタ
１１５ 画素電極
１３０ 液晶層
２２０ 画素領域
２２４ 走査ライン
２２６ データライン
２３０ 非画素領域
３００ 有機電界発光素子
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、
前記活性層と連結されるソース電極及びドレイン電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる薄膜トランジスタ。
【請求項２】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記活性層を含む上部に形成され、前記活性層が露出するようにコンタクトホールが形成された保護層を更に含み、前記ソース電極及びドレイン電極は前記コンタクトホールを介して前記活性層と連結されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記界面安定化層と前記活性層の側壁とが一致することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記界面安定化層は、前記活性層より広く形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記界面安定化層の水素濃度は１０+１９／cm３以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項９】
基板上にゲート電極を形成する段階と、
前記ゲート電極を含む上部にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に界面安定化層及び酸化物半導体層を形成する段階と、
前記酸化物半導体層をパターニングして活性層を形成する段階と、
前記活性層と連結されるソース電極及びドレイン電極を形成する段階とを含み、
前記界面安定化層は、３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する薄膜トランジスタの製造方法。
【請求項１０】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記活性層を形成する段階で前記界面安定化層をパターニングすることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記活性層上に界面安定化層を形成する段階を更に含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記界面安定化層は、１０〜２０Åの厚さで形成することを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記活性層を含む上部に保護層を形成する段階と、
前記活性層が露出するように前記保護層にコンタクトホールを形成する段階と、
前記コンタクトホールが埋め込まれるように前記保護層上に導電層を形成する段階と、
前記ソース及びドレイン電極を形成するために前記導電層をパターニングする段階と
を更に含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記保護層は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、バナジウム（Ｖ）、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）からなる群より選択される物質を含む酸化物で形成されることを特徴とする請求項１９に記載の薄膜トランジスタの製造方法。
【請求項２１】
前記導電層をパターニングする際に前記保護層をエッチング停止層として用いることを特徴とする請求項１９に記載の薄膜トランジスタの製造方法。
【請求項２２】
基板上にゲート電極を形成する段階と、
前記ゲート電極を含む上部にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に酸化物半導体層及び界面安定化層を形成する段階と、
前記界面安定化層及び酸化物半導体層をパターニングして活性層を形成する段階と、
前記活性層と連結されるソース電極及びドレイン電極を形成する段階とを含み、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する薄膜トランジスタの製造方法。
【請求項２３】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２４】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２５】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２７】
前記界面安定化層は、１０〜２０Åの厚さで形成することを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２８】
多数の第１導電線と第２導電線により多数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタ及び薄膜トランジスタと連結される第１電極が形成された第１基板と、
第２電極が形成された第２基板と、
前記第１電極と第２電極との間の封止された空間に注入される液晶層とを有し、
前記薄膜トランジスタは前記第１基板上に形成されたゲート電極と、
ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、
前記活性層と連結されるソース電極及びドレイン電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる平板表示装置。
【請求項２９】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２８に記載の平板表示装置。
【請求項３０】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２９に記載の平板表示装置。
【請求項３１】
前記活性層を含む上部に形成され、前記活性層が露出するようにコンタクトホールが形成された保護層を更に含み、前記ソース電極及びドレイン電極は前記コンタクトホールを介して前記活性層と連結されることを特徴とする請求項２８に記載の平板表示装置。
【請求項３２】
前記界面安定化層は、前記活性層より広く形成されることを特徴とする請求項２８に記載の平板表示装置。
【請求項３３】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項２８に記載の平板表示装置。
【請求項３４】
第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタが形成された第１基板と、
前記第１基板に対向するように配置された第２基板とを有し、
前記薄膜トランジスタは前記第１基板上に形成されたゲート電極と、
ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、
前記活性層と連結されるソース電極及びドレイン電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる平板表示装置。
【請求項３５】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項３４に記載の平板表示装置。
【請求項３６】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項３５に記載の平板表示装置。
【請求項３７】
前記活性層を含む上部に形成され、前記活性層が露出するようにコンタクトホールが形成された保護層を更に含み、前記ソース電極及びドレイン電極は前記コンタクトホールを介して前記活性層と連結されることを特徴とする請求項３４に記載の平板表示装置。
【請求項３８】
前記界面安定化層は、前記活性層より広く形成されることを特徴とする請求項３４に記載の平板表示装置。
【請求項３９】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項３４に記載の平板表示装置。
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、
前記活性層と連結されるソース電極及びドレイン電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる薄膜トランジスタ。
【請求項２】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記活性層を含む上部に形成され、前記活性層が露出するようにコンタクトホールが形成された保護層を更に含み、前記ソース電極及びドレイン電極は前記コンタクトホールを介して前記活性層と連結されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記界面安定化層と前記活性層の側壁とが一致することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記界面安定化層は、前記活性層より広く形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記界面安定化層の水素濃度は１０+１９／cm３以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項９】
基板上にゲート電極を形成する段階と、
前記ゲート電極を含む上部にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に界面安定化層及び酸化物半導体層を形成する段階と、
前記酸化物半導体層をパターニングして活性層を形成する段階と、
前記活性層と連結されるソース電極及びドレイン電極を形成する段階とを含み、
前記界面安定化層は、３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する薄膜トランジスタの製造方法。
【請求項１０】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記活性層を形成する段階で前記界面安定化層をパターニングすることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記活性層上に界面安定化層を形成する段階を更に含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記界面安定化層は、１０〜２０Åの厚さで形成することを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記活性層を含む上部に保護層を形成する段階と、
前記活性層が露出するように前記保護層にコンタクトホールを形成する段階と、
前記コンタクトホールが埋め込まれるように前記保護層上に導電層を形成する段階と、
前記ソース及びドレイン電極を形成するために前記導電層をパターニングする段階と
を更に含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記保護層は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）、バナジウム（Ｖ）、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）からなる群より選択される物質を含む酸化物で形成されることを特徴とする請求項１９に記載の薄膜トランジスタの製造方法。
【請求項２１】
前記導電層をパターニングする際に前記保護層をエッチング停止層として用いることを特徴とする請求項１９に記載の薄膜トランジスタの製造方法。
【請求項２２】
基板上にゲート電極を形成する段階と、
前記ゲート電極を含む上部にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に酸化物半導体層及び界面安定化層を形成する段階と、
前記界面安定化層及び酸化物半導体層をパターニングして活性層を形成する段階と、
前記活性層と連結されるソース電極及びドレイン電極を形成する段階とを含み、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物で形成する薄膜トランジスタの製造方法。
【請求項２３】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２４】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２５】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記界面安定化層は、物理蒸着方法により形成することを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２７】
前記界面安定化層は、１０〜２０Åの厚さで形成することを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２８】
多数の第１導電線と第２導電線により多数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタ及び薄膜トランジスタと連結される第１電極が形成された第１基板と、
第２電極が形成された第２基板と、
前記第１電極と第２電極との間の封止された空間に注入される液晶層とを有し、
前記薄膜トランジスタは前記第１基板上に形成されたゲート電極と、
ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、
前記活性層と連結されるソース電極及びドレイン電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる平板表示装置。
【請求項２９】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項２８に記載の平板表示装置。
【請求項３０】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項２９に記載の平板表示装置。
【請求項３１】
前記活性層を含む上部に形成され、前記活性層が露出するようにコンタクトホールが形成された保護層を更に含み、前記ソース電極及びドレイン電極は前記コンタクトホールを介して前記活性層と連結されることを特徴とする請求項２８に記載の平板表示装置。
【請求項３２】
前記界面安定化層は、前記活性層より広く形成されることを特徴とする請求項２８に記載の平板表示装置。
【請求項３３】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項２８に記載の平板表示装置。
【請求項３４】
第１電極、有機薄膜層及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタが形成された第１基板と、
前記第１基板に対向するように配置された第２基板とを有し、
前記薄膜トランジスタは前記第１基板上に形成されたゲート電極と、
ゲート絶縁層によって前記ゲート電極と絶縁され、酸化物半導体からなる活性層と、
前記活性層と連結されるソース電極及びドレイン電極と、
前記活性層の上部面及び下部面のうちの少なくとも一面に形成された界面安定化層とを有し、
前記界面安定化層は３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる平板表示装置。
【請求項３５】
前記酸化物半導体は、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項３４に記載の平板表示装置。
【請求項３６】
前記酸化物半導体にガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、カドミウム（Ｃｄ）、銀（Ａｇ）、銅（Ｃｕ）、ゲルマニウム（Ｇｅ）、ガドリニウム（Ｇｄ）及びバナジウム（Ｖ）のうちの少なくとも１つのイオンがドーピングされることを特徴とする請求項３５に記載の平板表示装置。
【請求項３７】
前記活性層を含む上部に形成され、前記活性層が露出するようにコンタクトホールが形成された保護層を更に含み、前記ソース電極及びドレイン電極は前記コンタクトホールを介して前記活性層と連結されることを特徴とする請求項３４に記載の平板表示装置。
【請求項３８】
前記界面安定化層は、前記活性層より広く形成されることを特徴とする請求項３４に記載の平板表示装置。
【請求項３９】
前記界面安定化層は、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧからなる群より選択されることを特徴とする請求項３４に記載の平板表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６ａ】
【図６ｂ】
【図６ｃ】
【図６ｄ】
【図８ａ】
【図８ｂ】
【図８ｃ】
【図９】
【図１０ａ】
【図１０ｂ】
【図１１】
【図７ａ】
【図７ｂ】
【図２】
【図３】
【図４】
【図５】
【図６ａ】
【図６ｂ】
【図６ｃ】
【図６ｄ】
【図８ａ】
【図８ｂ】
【図８ｃ】
【図９】
【図１０ａ】
【図１０ｂ】
【図１１】
【図７ａ】
【図７ｂ】
【公開番号】特開２０１０−１６３４８（Ｐ２０１０−１６３４８Ａ）
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願番号】特願２００９−４６２３３（Ｐ２００９−４６２３３）
【出願日】平成２１年２月２７日（２００９．２．２７）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【Ｆターム（参考）】
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願日】平成２１年２月２７日（２００９．２．２７）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【Ｆターム（参考）】
[ Back to top ]