説明

電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法

【課題】直接的に交流電流を制御し、高周波の交流電流を出力することができ、また、安定して大電力を出力することができ、さらに、製造原価のコストダウンを図ることの可能な電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法の提供を目的とする。
【解決手段】電気光学装置としての分散型無機ＥＬ表示装置１ｃは、データ線駆動回路１１、走査線駆動回路１２、電源線制御回路１３ａ、電流測定回路１５及びＴＦＴ基板１００ｃを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法に関し、特に、直接的に交流電流を制御し、高周波の交流電流を出力することができ、また、安定して大電力を出力することができ、さらに、製造原価のコストダウンを図ることの可能な電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）表示装置に代わる次世代の表示装置や固体照明として注目されている。その理由は、有機ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子が、自発光素子であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力であるなどといった優れた特性を有しているからである。
また、有機ＥＬ表示装置の駆動方式として、単純マトリクス駆動方式とアクティブマトリクス駆動方式があり、アクティブマトリクス駆動方式の方が、画質や応答速度などの点で単純マトリクス駆動方式より優れている。アクティブマトリクス駆動方式の有機ＥＬ表示装置は、各画素にスイッチングトランジスタや駆動トランジスタなどの形成されたＴＦＴ（薄膜トランジスタ）基板（一般的に、電流制御用ＴＦＴ基板とも呼称される。）を有しており、各有機ＥＬ素子に流れる電流量を制御している。
【０００３】
ところで、上記アクティブマトリクス駆動方式の有機ＥＬ表示装置は、優れた特性を有しているものの、駆動トランジスタの特性のばらつきのために、各画素において有機ＥＬ素子に流れる電流量が異なり、輝度むらが発生することがあった。また、有機ＥＬ素子は、電流発光装置であり、電流の大小により発光強度を変化させることができるものの、連続発光させた場合、時間の経過とともに発光強度が低下していた。
このような短所を解決するために、様々な駆動回路を有する有機ＥＬ表示装置が提案されてきた。
【０００４】
（従来例）
たとえば、特許文献１には、光学的フィードバックを可能とするアドレス可能画像表示画素の技術が開示されている。このアドレス可能画像表示画素は、光センサとフィードバック読み出し回路が基板上に形成されている。光センサは、基板上に形成され、発光体の発する光に反応してフィードバック電圧信号を生成するために発光体の発する光を検出するように発光体と光学的に結合しており、また、フィードバック読み出し回路は、フィードバック電圧信号に反応して発光体の光出力を示すフィードバック信号を出力し、トランジスタ増幅器、読み出し回路をリセットする手段、及び、選択スイッチを備えている。
【０００５】
また、特許文献２には、アクティブマトリクス構成において、各画素に電流測定素子を設けずに有機ＥＬ素子に流れる電流を測定し、ＴＦＴ特性のばらつきによる輝度むらを補正する電気光学装置の技術が開示されている。この電気光学装置は、アクティブ素子と有機ＥＬ素子がマトリクス状に配置され、有機ＥＬ素子に電流を供給する複数の電流供給線が配置され、各電流供給線に電流測定素子が設けられており、一本の走査線に走査電圧を与え、それと同期して各データ線に所定のデータ電圧を供給し、電流測定素子により有機ＥＬ素子に流れる電流値を測定する。次に、同一の走査線に走査電圧を与え、それと同期して各データ線に電気光学素子を０階調にするデータ信号を供給する。この駆動動作を各走査線に対して行い、得られた電流測定値にもとづいて各アクティブ素子に与えるデータ電圧を補正することを特徴としている。
【０００６】
また、特許文献３には、駆動トランジスタの特性のばらつきを補償するための補償トランジスタを各画素に設けた電気光学装置の技術が開示されている。この電気光学装置は、各画素の駆動トランジスタと補償トランジスタがカレント・ミラー回路を構成しており、各画素の駆動トランジスタと補償トランジスタの利得係数を一致させることにより、各画素に形成されている駆動トランジスタにばらつきが発生しても、各画素の被駆動素子に同じ大きさの電流を供給することができ、駆動トランジスタの特性ばらつきに起因する輝度むらを抑えることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２７１０９８号公報
【特許文献２】特開２００２−２７８５１３号公報
【特許文献３】特開２００６−３９５７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１、３に記載された技術は、各画素の構成要素が増大し、構造が複雑化するために歩留まりが低下するといった問題や、製造原価のコストダウンを図ることができないといった問題があった。
また、特許文献３に記載された技術は、製造段階において、各画素の駆動トランジスタと補償トランジスタの利得係数を一致させ、駆動トランジスタの特性のばらつきに起因する輝度むらを抑えることができるものの、使用されると、各画素の駆動トランジスタと補償トランジスタの通電される時間が異なり、劣化による性能の差が、輝度むらとして現れるといった問題があった。
さらに、上記特許文献２に記載された技術は、多数（ｎ個）の有機ＥＬ素子に電流を供給する一本の電流供給線に電流測定素子を接続してあり、同一列の各画素に対して、一つの画素の有機ＥＬ素子に流れる電流を測定できるものの、測定中は、同一列の他の画素に電流を流さないようにする必要がある（同一列の多数の画素に電流を流しながらでは、一つの画素の有機ＥＬ素子に流れる電流変動分を測定できない。）。すなわち、同一列の他の画素に電流を流さない状態で測定する必要があり、測定条件が制限されるといった問題があった。
【０００９】
また、一般的な有機ＥＬ表示装置は、複数のシリコン半導体を用いた薄膜トランジスタの配設された電流制御用ＴＦＴ基板を有しているが、電流を大量に流した場合、シリコン半導体それ自体が劣化し、有機ＥＬ発光素子に印加する電圧や電流を制御できなくなる場合があるといった問題があった。さらに、直流電流を大量に流すことにより、有機ＥＬ発光装置の寿命が短くなるといった問題があった。
また、電気光学素子として無機ＥＬ素子を用いた電気光学装置は、交流電源により無機ＥＬ素子を駆動させているが、一回の駆動中に交流駆動を行うことはできず、次ぎの駆動においては、電圧を反転させてから無機ＥＬ素子を駆動させている。すなわち、見かけ上、交流駆動となっているものの、一回のスキャン中は直流駆動であり、交流駆動の周波数を上げるには、スキャンの周波数をも上げる必要があり、高周波数化を図れないといった問題があった。
【００１０】
本発明は、係る課題に鑑みなされたものであり、直接的に交流電流を制御し、高周波の交流電流を出力することができ、また、安定して大電力を出力することができ、さらに、製造原価のコストダウンを図ることの可能な電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の電気光学装置は、電流により駆動される電気光学素子と、この電気光学素子に電流を供給する駆動トランジスタと、この駆動トランジスタを制御するスイッチングトランジスタと、前記駆動トランジスタのゲート電極にキャパシタ電圧を印加するためのキャパシタと、前記電気光学素子に供給される電流を測定するための測定用トランジスタを備えた電気光学装置であって、前記スイッチングトランジスタのゲート線が、前記スイッチングトランジスタを制御するための走査線と接続され、該スイッチングトランジスタのソース線が、前記電気光学素子へ供給される電流を制御するためのデータ線と接続され、該スイッチングトランジスタのドレイン線が、前記駆動トランジスタのゲート線及び前記キャパシタの第一電極と並列に接続され、前記駆動トランジスタのソース線が、前記電気光学素子へ電流を供給するための駆動線と接続され、該駆動トランジスタのドレイン線が、前記電気光学素子、前記キャパシタの第二電極及び前記測定用トランジスタのソース線と並列に接続され、前記測定用トランジスタのゲート線が、前記走査線と接続され、該測定用トランジスタのドレイン線が、前記電気光学素子へ供給される電流を測定するための測定線と接続された構成としてある。
【００１２】
このようにすると、走査線に直流電圧を印加すると、スイッチングトランジスタ及び測定用トランジスタがｏｎ状態となり、データ線より供給される直流電圧・電流により、スイッチングトランジスタを介して駆動トランジスタのｏｎ状態を制御する。また、駆動線より駆動トランジスタ及び測定用トランジスタを通り、測定線に流れる直流電流を測定できる。したがって、測定線を介して、電気光学素子に供給される直流電流が、所望の電流値になるまでデータ線の電圧・電流を制御することができ、電気光学素子の輝度を微調整することができる。
【００１３】
さらに、キャパシタの第一電極は、スイッチングトランジスタのドレイン線及び駆動トランジスタのゲート線と並列に接続されており、さらに、キャパシタの第二電極は、駆動トランジスタのドレイン線、電気光学素子及び測定用トランジスタのソース線と並列に接続されており、電気光学素子に供給される直流電流が、所望の電流値になったところで、走査線の電圧を切り、スイッチングトランジスタ及び測定用トランジスタをｏｆｆ状態にしても、キャパシタに蓄えられた電圧により、駆動トランジスタはｏｎ状態が維持され、かつ、測定用トランジスタを通して計測された直流電流が、駆動トランジスタを介して、駆動線から電気光学素子に供給され、直流駆動型の電気光学素子の安定した発光が可能となる。
【００１４】
また、好ましくは、前記電気光学素子を、直流電流駆動型の電気光学素子とするとよい。
【００１５】
このようにすると、直流電流駆動型の電気光学素子の安定した発光が可能となる。
【００１６】
また、好ましくは、前記直流電流駆動型の電気光学素子を、有機ＥＬ素子及び／又は直流駆動型無機ＥＬ素子とするとよい。
【００１７】
このようにすると、有機ＥＬ素子及び／又は直流駆動型無機ＥＬ素子の安定した発光が可能となる。
【００１８】
また、本発明の電気光学装置は、電流により駆動される電気光学素子と、この電気光学素子に電流を供給する駆動トランジスタと、この駆動トランジスタを制御するスイッチングトランジスタと、前記駆動トランジスタのゲート電極にキャパシタ電圧を印加するためのキャパシタと、前記電気光学素子に供給される電流を測定するための測定用トランジスタを備えた電気光学装置であって、前記スイッチングトランジスタのゲート線が、前記スイッチングトランジスタを制御するための走査線と接続され、該スイッチングトランジスタのソース線が、前記電気光学素子へ供給される電流を制御するためのデータ線と接続され、該スイッチングトランジスタのドレイン線が、前記駆動トランジスタのゲート線及び前記キャパシタの第一電極と並列に接続され、前記駆動トランジスタのソース線が、前記電気光学素子へ電流を供給するための駆動線と接続され、該駆動トランジスタのドレイン線が、前記電気光学素子及び前記測定用トランジスタのソース線と並列に接続され、前記キャパシタの第二電極が、蓄えられた電荷を開放するためのキャパシタ線と接続され、前記測定用トランジスタのゲート線が、前記走査線と接続され、該測定用トランジスタのドレイン線が、前記電気光学素子へ供給される電流を測定するための測定線と接続された構成としてある。
【００１９】
このようにすると、走査線に直流電圧を印加すると、スイッチングトランジスタ及び測定用トランジスタがｏｎ状態となり、データ線より供給される直流電圧・電流により、スイッチングトランジスタを介して駆動トランジスタのｏｎ状態を制御する。また、駆動線より駆動トランジスタ及び測定用トランジスタを通り、測定線に流れる直流電流又は交流電流を測定できる。したがって、測定線を介して、電気光学素子に供給される直流電流又は交流電流が、所望の電流値になるまでデータ線の直流電圧・電流を制御することができ、電気光学素子の輝度を微調整することができる。
【００２０】
さらに、キャパシタの第一電極は、スイッチングトランジスタのドレイン線及び駆動トランジスタのゲート線と並列に接続されており、さらに、キャパシタの第二電極は、陰極に接地されたキャパシタ線と接続されており、電気光学素子に供給される直流電流又は交流電流が、所望の電流値になったところで、走査線の電圧を切り、スイッチングトランジスタ及び測定用トランジスタをｏｆｆ状態にしても、キャパシタに蓄えられた電圧により、駆動トランジスタはｏｎ状態が維持され、かつ、測定用トランジスタを通して計測された直流電流又は交流電流が、駆動トランジスタを介して、駆動線から電気光学素子に供給され、直流駆動型又は交流駆動型の電気光学素子の安定した発光が可能となる。
【００２１】
また、好ましくは、前記電気光学素子を、直流電流駆動型及び／又は交流電流駆動型の電気光学素子とするとよい。
【００２２】
このようにすると、直流電流駆動型及び／又は交流電流駆動型の電気光学素子の安定した発光が可能となる。
【００２３】
また、好ましくは、前記直流電流駆動型及び／又は交流電流駆動型の電気光学素子を、直流駆動型無機ＥＬ素子、有機ＥＬ素子及び／又は交流駆動型無機ＥＬ素子とするとよい。
【００２４】
このようにすると、直流駆動型無機ＥＬ素子、有機ＥＬ素子及び／又は交流駆動型無機ＥＬ素子の安定した発光が可能となる。
【００２５】
また、好ましくは、前記電気光学素子、駆動トランジスタ、スイッチングトランジスタ、キャパシタ及び測定用トランジスタからなる画素を、電流制御用ＴＦＴ基板に配設するとよい。
このようにすると、電気光学装置に、ＴＦＴ（薄膜トランジスタ）技術を用いることができる。
【００２６】
また、好ましくは、前記電流制御用ＴＦＴ基板を作動させるための、走査線駆動回路、データ線駆動回路、電源線制御回路及び電流測定回路を備え、前記電流測定回路が、前記電気光学素子に供給される電流を測定し、この電流の測定値にもとづいて、前記データ線駆動回路、走査線駆動回路及び電源線制御回路の少なくとも一つ以上が制御されるとよい。
【００２７】
このようにすると、電気光学素子に供給される電流を測定でき、この測定値にもとづいて、データ線駆動回路、走査線駆動回路及び電源線制御回路の少なくとも一つ以上が制御されるので、設定された電流を確実に電気光学素子に供給することができる。
【００２８】
また、上記目的を達成するために、本発明の電流制御用ＴＦＴ基板の製造方法は、基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、スイッチングトランジスタのゲート電極及びゲート線を形成する工程と、スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、駆動トランジスタ用のゲート絶縁膜を積層する工程と、酸化物半導体層及び第三のレジストを積層し、第三のマスクによって、駆動トランジスタの活性層を形成する工程と、酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、画素電極を形成する工程と、絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド及び画素電極を露出させる工程とを有する方法としてある。
【００２９】
このように、本発明は、ＴＦＴ基板の製造方法としても有効であり、駆動トランジスタの活性層をｎ型酸化物半導体層としてあるので、駆動トランジスタに大きな電流や大電力を投入した場合であっても、駆動トランジスタの性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板の耐久性を向上させることができる。また、第四のハーフトーンマスクを用いて、ＥＬ駆動線、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極、ドレイン線、画素電極を製造することができ、使用するマスク数を削減できるので、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。さらに、保護用絶縁膜が形成されているので、ＴＦＴ基板に、有機ＥＬ材料，電極及び保護膜を設けることにより、有機ＥＬ表示装置を容易に得ることができる。
【００３０】
また、本発明の電流制御用ＴＦＴ基板の製造方法は、基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と、スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、駆動トランジスタ、測定用トランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、酸化物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホールを形成する工程と、酸化物導電体層及び第四のレジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、キャパシタの第二電極、画素電極、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド、測定線用パッド及び画素電極を露出させる工程とを有する方法としてある。
このようにすると、直流電流によって駆動される電気光学素子に対して、電流測定回路によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができるので、優れた品質の画像を提供することができる。また、駆動トランジスタ及び測定用トランジスタの活性層をｎ型酸化物半導体層としてあるので、駆動トランジスタ及び測定用トランジスタに大きな電流や大電力を投入した場合であっても、駆動トランジスタ及び測定用トランジスタの性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板の耐久性を向上させることができる。また、使用するマスク数を削減できるので、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
【００３１】
また、本発明の電流制御用ＴＦＴ基板の製造方法は、基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と、スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、駆動トランジスタ、測定用トランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、酸化物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホール、データ線用パッドの開口部、走査線用パッドの開口部、測定線用パッドの開口部を形成する工程と、酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、キャパシタの第二電極、画素電極、データ線用パッド、走査線用パッド、測定線用パッド、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド、測定線用パッド及び画素電極を露出させる工程とを有する方法としてある。
このようにすると、データ線用パッド、走査線用パッド、測定線用パッド及びＥＬ駆動線用パッドが、保護用絶縁膜のすぐ下層に形成されるので、データ線用パッド、走査線用パッド、測定線用パッド及びＥＬ駆動線用パッドへの接続性を向上させることができる。
【００３２】
また、本発明の電流制御用ＴＦＴ基板の製造方法は、基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、キャパシタ線、キャパシタの第二電極、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と、スイッチングトランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、駆動トランジスタ及び測定用トランジスタ用のゲート絶縁膜を積層する工程と、酸化物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホールを形成する工程と、酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、画素電極、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド、測定線用パッド、キャパシタ線用パッド及び画素電極を露出させる工程とを有する方法としてある。
このようにすると、交流電流又は直流電流によって駆動される電気光学素子に対して、電流測定回路によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができるので、優れた品質の画像を提供することができる。また、駆動トランジスタ及び測定用トランジスタの活性層をｎ型酸化物半導体層としてあるので、駆動トランジスタ及び測定用トランジスタに大きな電流や大電力を投入した場合であっても、駆動トランジスタ及び測定用トランジスタの性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板の耐久性を向上させることができる。また、使用するマスク数を削減できるので、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
【００３３】
また、本発明の電流制御用ＴＦＴ基板の製造方法は、基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、キャパシタ線、キャパシタの第二電極、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と、スイッチングトランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、駆動トランジスタ及び測定用トランジスタ用のゲート絶縁膜を積層する工程と、酸化物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホール、データ線用パッドの開口部、走査線用パッドの開口部、測定線用パッドの開口部、キャパシタ線用の開口部を形成する工程と、酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、画素電極、データ線用パッド、走査線用パッド、測定線用パッド、キャパシタ線用パッド、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド、測定線用パッド、キャパシタ線用パッド及び画素電極を露出させる工程とを有する方法としてある。
このようにすると、データ線用パッド、走査線用パッド、測定線用パッド、キャパシタ線用パッド及びＥＬ駆動線用パッドが、保護用絶縁膜のすぐ下層に形成されるので、データ線用パッド、走査線用パッド、測定線用パッド、キャパシタ線用パッド及びＥＬ駆動線用パッドへの接続性を向上させることができる。
【発明の効果】
【００３４】
本発明における電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法によれば、直接的に交流電流を制御し、高周波の交流電流を出力することができ、また、安定して大電力を出力することができ、さらに、製造原価のコストダウンを図ることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第一実施形態にかかる有機ＥＬ表示装置の概略ブロック図を示している。
【図２】本発明の第一実施形態にかかる有機ＥＬ表示装置の画素の構成を説明するための概略ブロック図を示している。
【図３】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図４】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／第一のレジスト塗布／露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジスト剥離された断面図を、（ｃ）は第一のレジストが剥離された後のＴＦＴ基板の要部の平面図を示している。
【図５】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／α−Ｓｉ：Ｈ（ｉ）膜成膜／α−Ｓｉ：Ｈ（ｎ）膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第二のエッチング／第二のレジストの再形成された断面図を、（ｃ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
【図６】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、スイッチングトランジスタが形成された後のＴＦＴ基板の要部の概略平面図を示している。
【図７】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
【図８】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図９】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジストの再形成された断面図を示している。
【図１０】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、第六のエッチング／第四のレジスト剥離された断面図を示している。
【図１１】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図１２】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第七のエッチング／第五のレジスト剥離された断面図を示している。
【図１３】本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図１４】本発明の第一実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図１５】本発明の第一実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／酸化物透明導電体層成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第二のエッチング／第二のレジストの再形成された断面図を、（ｃ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
【図１６】本発明の第一実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、スイッチングトランジスタが形成された後のＴＦＴ基板の要部の概略平面図を示している。
【図１７】本発明の第二実施形態にかかる有機ＥＬ表示装置の概略ブロック図を示している。
【図１８】本発明の第二実施形態にかかる有機ＥＬ表示装置の画素の構成を説明するための概略ブロック図を示している。
【図１９】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図２０】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／第一のレジスト塗布／露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジスト剥離された断面図を、（ｃ）は第一のレジストが剥離された後のＴＦＴ基板の要部の平面図を示している。
【図２１】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／α−Ｓｉ：Ｈ（ｉ）膜成膜／α−Ｓｉ：Ｈ（ｎ）膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第二のエッチング／第二のレジストの再形成された断面図を、（ｃ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
【図２２】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、スイッチングトランジスタが形成された後のＴＦＴ基板の要部の概略平面図を示している。
【図２３】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
【図２４】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
【図２５】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
【図２６】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジストの再形成された断面図を示している。
【図２７】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、第七のエッチング／第四のレジスト剥離された断面図を示している。
【図２８】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図２９】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第七のエッチング／第五のレジスト剥離された断面図を示している。
【図３０】本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図３１】本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図３２】本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
【図３３】本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
【図３４】本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
【図３５】本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジストの再形成／第七のエッチング／第四のレジスト剥離された断面図を示している。
【図３６】本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図３７】本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第八のエッチング／第五のレジスト剥離された断面図を示している。
【図３８】本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図３９】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置の概略ブロック図を示している。
【図４０】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置の画素の構成を説明するための概略ブロック図を示している。
【図４１】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図４２】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／第一のレジスト塗布／露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジスト剥離された断面図を、（ｃ）は第一のレジストが剥離された後のＴＦＴ基板の要部の平面図を示している。
【図４３】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／α−Ｓｉ：Ｈ（ｉ）膜成膜／α−Ｓｉ：Ｈ（ｎ）膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第二のエッチング／第二のレジストの再形成された断面図を、（ｃ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
【図４４】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、スイッチングトランジスタが形成された後のＴＦＴ基板の要部の概略平面図を示している。
【図４５】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
【図４６】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
【図４７】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
【図４８】、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジストの再形成された断面図を示している。
【図４９】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、第七のエッチング／第四のレジスト剥離された断面図を示している。
【図５０】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図５１】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第八のエッチング／第五のレジスト剥離された断面図を示している。
【図５２】本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図５３】本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
【図５４】本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
【図５５】本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
【図５６】本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
【図５７】本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジストの再形成／第七のエッチング／第四のレジスト剥離された断面図を示している。
【図５８】本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【図５９】本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第八のエッチング／第五のレジスト剥離された断面図を示している。
【図６０】本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。
【発明を実施するための形態】
【００３６】
［有機ＥＬ表示装置の第一実施形態］
図１は、本発明の第一実施形態にかかる有機ＥＬ表示装置の概略ブロック図を示している。
同図において、電気光学装置としての有機ＥＬ表示装置１は、データ線駆動回路１１、走査線駆動回路１２、電源線制御回路１３及び電流制御用ＴＦＴ基板１００（適宜、ＴＦＴ基板１００と略称する。）を備えている。また、ＴＦＴ基板１００は、ｍ（列：ｍは自然数）×ｎ（行：ｎは自然数）個の画素１０がマトリクス状に配設されている。
【００３７】
データ線駆動回路１１は、第１のデータ線１１１、第２のデータ線１１２…第ｍのデータ線１１３を介して、各画素１０と接続されており、たとえば、第ｍのデータ線１１３を介して、第ｍ列に配設されたｎ個の画素１０と並列に接続されている。このデータ線駆動回路１１は、各画素１０にデータ信号を出力する。
【００３８】
また、走査線駆動回路１２は、第１の走査線１２１、第２の走査線１２２…第ｎの走査線１２３を介して、各画素１０と接続されており、たとえば、第ｎの走査線１２３を介して、第ｎ行に配設されたｍ個の画素１０と並列に接続されている。この走査線駆動回路１２は、各画素１０に走査信号を出力する。
【００３９】
さらに、電源線制御回路１３は、第１のＥＬ駆動線１３１、第２のＥＬ駆動線１３２…第ｍのＥＬ駆動線１３３を介して、各画素１０と接続されており、たとえば、第ｍのＥＬ駆動線１３３を介して、第ｍ列に配設された画素１０と並列に接続されている。この電源線制御回路１３は、各画素１０に駆動電流を供給する。
【００４０】
次に、画素１０の構成について、図面を参照して説明する。
図２は、本発明の第一実施形態にかかる有機ＥＬ表示装置の画素の構成を説明するための概略ブロック図を示している。
同図において、画素１０は、スイッチングトランジスタ２、駆動トランジスタ３及び有機ＥＬ素子４を有している。また、スイッチングトランジスタ２及び駆動トランジスタ３は、薄膜トランジスタとして、ＴＦＴ基板１００上に形成される。
スイッチングトランジスタ２は、ゲート線２１を介して走査線１２０と接続され、ソース線２２を介してデータ線１１０と接続され、ドレイン線２３が、駆動トランジスタ３のゲート線３１と接続されている。また、駆動トランジスタ３は、ソース線３２を介してＥＬ駆動線１３０と接続され、ドレイン線３３を介して有機ＥＬ素子４と接続されている。
【００４１】
上記構成のＴＦＴ基板１００は、走査線１２０からスイッチングトランジスタ２のゲート信号（走査信号）が入力されると、スイッチングトランジスタ２がｏｎの状態となる。続いて、データ線１１０からデータ信号（駆動トランジスタ３のゲート電圧）が駆動トランジスタ３のゲート電極３４に印加され、駆動トランジスタ３がｏｎの状態となる。このゲート電圧に応じて駆動トランジスタ３のソース・ドレイン間の抵抗値が決定され、ＥＬ駆動線１３０から有機ＥＬ素子４に、データ信号に応じた駆動電流が供給され、この駆動電流に応じた輝度で有機ＥＬ素子４が発光する。
なお、本実施形態のアクティブマトリクス構成は、基本的な構成としてあるが、この構成に限定されるものではなく、たとえば、駆動トランジスタ３のｏｎ状態に保持するためのキャパシタなどを設けた構成としてもよい。
【００４２】
また、本発明の有機ＥＬ表示装置１は、駆動トランジスタ３の活性層を、酸化物半導体層としてのｎ型酸化物半導体層３７１としてある。このようにすると、駆動トランジスタ３に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３の活性層にアモルファスＳｉやポリＳｉ半導体を用いたものと比べると、その性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００の耐久性を向上させることができる。したがって、有機ＥＬ表示装置１の寿命を大きく延ばすことができる。
次に、上記ＴＦＴ基板１００の製造方法及び構成について、図面を参照して説明する。まず、ＴＦＴ基板１００の製造方法について説明する。
【００４３】
[電流制御用ＴＦＴ基板の製造方法の第一実施形態]
図３は、本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項９に対応している。
同図において、まず、基板上に、金属層２１０及び第一のレジスト２１１をこの順に積層し、第一のマスク２１２によって、走査線１２０、スイッチングトランジスタ２のゲート電極２４及びゲート線２１を形成する（ステップＳ１）。
次に、第一のマスク２１２を用いた処理について、図面を参照して説明する。
【００４４】
（第一のマスクを用いた処理）
図４は、本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／第一のレジスト塗布／露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジスト剥離された断面図を、（ｃ）は第一のレジストが剥離された後のＴＦＴ基板の要部の平面図を示している。
同図（ａ）において、まず、透光性のガラス基板１０１が用意される。
なお、ＴＦＴ基板１００の基材となる板状部材は、上記ガラス基板１０１に限定されるものではなく、たとえば、樹脂製の板状部材やシート状部材などでもよい。使用される樹脂として、ポリアクリル樹脂、ポリスチレン樹脂、ポリカーボネート樹脂、ポリアリレート樹脂などを挙げることができる。また、ポリカーボネート樹脂、ポリアリレート樹脂などの耐熱樹脂が好適である。また、透光性の基材に限定されるものではなく、たとえば、遮光性や半透明の基材でもよい。
【００４５】
まず、ガラス基板１０１上に、Ａｌ（アルミニウム）とＭｏ（モリブデン）をこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約２５０ｎｍ、５０ｎｍに積層し、走査線１２０、ゲート電極２４及びゲート線２１を形成するための、導電体層としての金属層２１０を形成する。また、Ｍｏ以外の金属としては、Ｔｉ(チタン)，Ｃｒ(クロム)などを使用することができる。
なお、ゲート線２１として、Ａｇ(銀)、Ｃｕ(銅)などの金属薄膜や合金薄膜を用いることもできるが、Ａｌ系がよい。また、Ａｌは純粋Ａｌでもよいが、Ｎｄ(ネオジウム)、Ｃｅ(セリウム)、Ｍｏ、Ｗ(タングステン)、Ｎｂ(ニオブ)などの金属が添加されていてもよい。Ｃｅ、Ｗ、Ｎｂなどは、透明導電体層との電池反応を抑える上でも好適である。添加量は、適宜選択できるが、約０．１〜２ｗｔ％が好ましい。
【００４６】
次に、金属層２１０上に、第一のレジスト２１１が塗布され、第一のマスク２１２を用いて、ホトリソグラフィー法により、所定の形状に第一のレジスト２１１を形成する。
【００４７】
次に、同図（ｂ）に示すように、金属層２１０を、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて第一のエッチングし、走査線１２０、ゲート線２１及びゲート電極２４を形成する（ステップＳ１）。
続いて、第一のレジスト２１１をアッシングすると、同図（ｃ）に示すように、ガラス基板１０１上に、走査線１２０、並びに、この走査線１２０と接続されたゲート線２１及びゲート電極２４が露出する。同図（ｂ）に示す、走査線１２０は、同図（ｃ）におけるＡ−Ａ断面を示しており、ゲート電極２４は、Ｂ−Ｂ断面を示している。
【００４８】
次に、図３に示すように、ガラス基板１０１、走査線１２０、ゲート線２１及びゲート電極２４上に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜２０を膜厚約３００ｎｍ堆積する（ステップＳ２）。このゲート絶縁膜２０は、スイッチングトランジスタ２用のゲート絶縁膜２０として形成される。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【００４９】
次に、図３に示すように、α−Ｓｉ：Ｈ（ｉ）膜２７１、α−Ｓｉ：Ｈ（ｎ）膜２７２、導電体層としての金属層２７３及び第二のレジスト２７４を積層し、第二のハーフトーンマスク２７５によって、データ線１１０、スイッチングトランジスタ２のソース線２２、ソース電極２５、チャンネル部２７、ドレイン電極２６及びドレイン線２３、並びに、駆動トランジスタ３のゲート線３１及びゲート電極３４を形成する（ステップＳ３）。
次に、第二のハーフトーンマスク２７５を用いた処理について、図面を参照して説明する。
【００５０】
（第二のハーフトーンマスクを用いた処理）
図５は、本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／α−Ｓｉ：Ｈ（ｉ）膜成膜／α−Ｓｉ：Ｈ（ｎ）膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第二のエッチング／第二のレジストの再形成された断面図を、（ｃ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、ゲート絶縁膜２０上に、まず、アモルファスＳｉ（ケイ素）の絶縁層としてのα−Ｓｉ：Ｈ（ｉ）膜２７１を膜厚約３５０ｎｍ積層する。この際、放電ガスとして、ＳｉＨ４−Ｎ２系の混合ガスを用いる。
次に、アモルファスＳｉのｎ型半導体層としてのα−Ｓｉ：Ｈ（ｎ）膜２７２を、ＳｉＨ４−Ｈ２−ＰＨ３系の混合ガスを用いて膜厚約３００ｎｍ堆積する。続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる金属層２７３を形成する。なお、金属層２７３のＭｏ層は、Ａｌ層を保護するバリヤー金属層として機能する。また、本実施形態では、スイッチングトランジスタ２の活性層として、アモルファスＳｉを使用しているが、これに限定されるものではなく、たとえば、多結晶Ｓｉを使用してもよい。
【００５１】
次に、金属層２７３上に、第二のレジスト２７４が塗布され、第二のハーフトーンマスク２７５及びハーフトーン露光によって、第二のレジスト２７４を所定の形状に形成する。すなわち、第二のレジスト２７４は、データ線１１０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ゲート電極２４、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４を覆い、かつ、ハーフトーンマスク部２７６によって、チャンネル部２７を覆う部分が他の部分より薄い形状に形成される。
【００５２】
次に、同図（ｂ）に示すように、第二のエッチングとして、まず、第二のレジスト２７４、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層２７３をエッチングする。続いて、α−Ｓｉ：Ｈ（ｎ）膜２７２及びα−Ｓｉ：Ｈ（ｉ）膜２７１に対して、ＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２０）を用いたウェットエッチングを併用してエッチングし、データ線１１０、ソース線２２、ドレイン線２３、ゲート線３１及びゲート電極３４を形成する。
【００５３】
続いて、上記第二のレジスト２７４をアッシングし、チャンネル部２７の上方の金属層２７３が露出し、かつ、データ線１１０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４が覆われる形状に、第二のレジスト２７４を再形成する。
【００５４】
次に、同図（ｃ）に示すように、第三のエッチングとして、再形成された第二のレジスト２７４、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層２７３をエッチングし、ソース電極２５及びドレイン電極２６を形成する。さらに、α−Ｓｉ：Ｈ（ｎ）膜２７２に対して、ＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２０）を用いたウェットエッチングを併用してエッチングし、α−Ｓｉ：Ｈ（ｉ）膜２７１からなるチャンネル部２７を形成するとともに、スイッチングトランジスタ２のソース電極２５及びドレイン電極２６を形成する（ステップＳ３）。
【００５５】
続いて、再形成された第二のレジスト２７４をアッシングすると、同図（ｃ）に示すように、ゲート絶縁膜２０上に、データ線１１０、スイッチングトランジスタ２のソース線２２、ソース電極２５、チャンネル部２７、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４が露出する。図５（ｃ）に示す、データ線１１０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ゲート電極２４、チャンネル部２７、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４は、図６におけるＣ−Ｃ断面を示している。
【００５６】
次に、図３に示すように、ガラス基板１０１の上方に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜３０を膜厚約３００ｎｍ堆積する。このゲート絶縁膜３０は、駆動トランジスタ３用のゲート絶縁膜３０として形成される。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【００５７】
次に、図３に示すように、ゲート絶縁膜３０上に、酸化物半導体層としてのｎ型酸化物半導体層３７１及び第三のレジスト３７２を積層し、第三のマスク３７３によって、駆動トランジスタ３の活性層を形成する（ステップＳ５）。
次に、第三のマスク３７３を用いた処理について、図面を参照して説明する。
【００５８】
（第三のマスクを用いた処理）
図７は、本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
同図において、ゲート絶縁膜３０上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３：ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１００℃未満の条件にて、膜厚約１５０ｎｍのｎ型酸化物半導体層３７１を成膜する。この条件では、ｎ型酸化物半導体層３７１は、非晶質膜として得られる。通常、２００℃以下の低温で成膜した場合は、非晶質膜として得られ、２００℃を超える高温で成膜した場合、結晶質膜として得られる。また、非晶質膜は、熱処理により結晶化させることもでき、本実施形態では、結晶化させて用いる。
【００５９】
なお、ｎ型酸化物半導体層３７１は、上記酸化インジウム−酸化亜鉛からなる酸化物半導体層に限定されるものではなく、たとえば、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなる酸化物半導体層としてもよい。
また、本実施形態における酸化インジウム−酸化亜鉛薄膜のキャリヤー密度は、１０＋１６ｃｍ−３以下であり、十分に半導体として作動する領域であった。また、ホール移動度は、２５ｃｍ２／Ｖ・ｓｅｃであった。キャリヤー密度は１０＋１７ｃｍ−３台未満であれば、十分に作動領域になり、かつ、移動度は、非晶質シリコンのそれに比べて１０倍以上大きく、十分に有用な半導体薄膜である。通常、酸化物半導体は、ホール移動度が１０ｃｍ２／Ｖ・ｓｅｃ以上であることが望ましく、さらに好適には、５０ｃｍ２／Ｖ・ｓｅｃ以上であることが望ましい。このように、アモルファスＳｉより高移動度の酸化物半導体を用いることにより、大電流の投入による発熱や応答速度の遅延がなくなり、安定した駆動が可能となる。
【００６０】
また、ｎ型酸化物半導体層３７１は、透明性が必要なことから、エネルギーギャップは、約３．０ｅＶ以上の酸化物を用いるとよい。好ましくは約３．２ｅＶ以上、より好ましくは約３．４ｅＶ以上である。上記の酸化インジウム−酸化亜鉛系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなるｎ型酸化物半導体層のエネルギーギャップは、３．２ｅＶ以上であり、好適に使用される。
また、ｎ型酸化物半導体層３７１は、非晶質の場合、蓚酸水溶液や燐酸、酢酸及び硝酸からなる混酸に溶解可能であるが、加熱結晶化させることにより、蓚酸水溶液や燐酸、酢酸及び硝酸からなる混酸に不溶となり、耐性を示すようになる。また、結晶化の温度は、添加する酸化亜鉛の量により制御できる。
【００６１】
続いて、ｎ型酸化物半導体層３７１上に、第三のレジスト３７２を塗布し、第三のマスク３７３及び露光技術を用いて、ゲート電極３４の上方に、第三のレジスト３７２を形成する。
【００６２】
次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、ｎ型酸化物半導体層３７１からなる駆動トランジスタ３の活性層を形成する。続いて、第三のレジスト３７２をアッシングし、ｎ型酸化物半導体層３７１を露出させる。図７（ｂ）に示すゲート電極３４及びｎ型酸化物半導体層３７１は、図８におけるＤ−Ｄ断面を示している。
なお、本実施形態では、理解しやすいように、ドレイン線２３とゲート線３１及びゲート電極３４を接続し、ゲート電極３４の上方にｎ型酸化物半導体層３７１を形成してあるが、これに限定されるものではなく、たとえば、ｎ型酸化物半導体層３７１をスイッチングトランジスタ２のドレイン電極２６の上方に形成してもよい。また、ｎ型酸化物半導体層３７１を形成したところで、約１８０℃以上の温度にて、ＴＦＴ基板１００を熱処理し、ｎ型酸化物半導体３７１の活性層を結晶化する。熱処理温度は、約１５０℃以上あれば、問題ないが、好ましくは約２００℃以上が好適である。また、上記熱処理温度は、ガラス基板１００や樹脂基板が変形しない温度とする必要がある。
【００６３】
次に、図３に示すように、酸化物導電体層としての酸化物透明導電体層３７４、補助導電体層（補助金属層）としての金属層３７５及び第四のレジスト３７６を積層し、第四のハーフトーンマスク３７７によって、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、画素電極３８を形成する（ステップＳ６）。
次に、第四のハーフトーンマスク３７７を用いた処理について、図面を参照して説明する。
【００６４】
（第四のハーフトーンマスクを用いた処理）
図９は、本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジストの再形成された断面図を示している。
同図（ａ）において、露出したゲート絶縁膜３０及びｎ型酸化物半導体層３７１上に、まず、酸化インジウム−酸化スズ−酸化亜鉛（Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝約６０：２０：２０ｗｔ％）ターゲットを用いて、高周波スパッタリング法により、酸素約１％、アルゴン約９９％、さらに、酸化物透明導電体層３７４を結晶化させない条件で厚み約１２０ｎｍの酸化物透明導電体層３７４を形成する。
【００６５】
ここで、上記酸化インジウム−酸化スズ−酸化亜鉛からなる酸化物透明導電体層３７４は、非晶質でありながら、蓚酸水溶液には溶解するが、燐酸、酢酸及び硝酸からなる混酸には溶解しないので、有用である。このとき、酸化スズの含有量は、約１０〜４０重量％であり、酸化亜鉛は約１０〜４０重量％、残りが酸化インジウムとするとよい。酸化スズ及び酸化亜鉛がそれぞれ約１０重量％未満では、燐酸、酢酸及び硝酸からなる混酸への耐性がなくなり、溶解するようになる。また、酸化スズが約４０重量％を超えると、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなったりする。また、酸化亜鉛が約４０重量％を超えると、燐酸、酢酸及び硝酸からなる混酸への耐性が無くなったりする場合がある。酸化スズと酸化亜鉛の比は適宜選択すればよい。
【００６６】
また、酸化物透明導電体層３７４は、本実施形態で用いた酸化インジウム−酸化スズ−酸化亜鉛系の透明導電膜に限定されるものではなく、蓚酸水溶液でエッチングが可能であり、かつ、燐酸、酢酸及び硝酸からなる混酸に溶解しない透明導電膜であれば用いることができる。
また、非晶質状態では、蓚酸水溶液や、燐酸、酢酸及び硝酸からなる混酸に溶解する場合でも、加熱などにより結晶化などの膜質変化をもたらし、燐酸、酢酸及び硝酸からなる混酸に不溶となれば使用可能となる。このような透明導電膜としては、酸化インジウムに、酸化スズ、酸化ゲルマニウム、酸化ジルコニウム、酸化タングステン、酸化モリブデン、酸化セリウムなどのランタノイド系元素を含むものが挙げられる。これらのなかでも、酸化インジウムと酸化スズ、酸化インジウムと酸化タングステン、酸化インジウムと酸化セリウムなどの酸化ランタノイド系元素の組合せは好適に用いられる。添加する金属の量としては、酸化インジウムに対して約１〜２０ｗｔ％、好ましくは約３〜１５ｗｔ％である。約１ｗｔ％未満では、成膜時に結晶化し、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなり、透明導電膜として好適に使用できないものになったりする場合がある。約２０ｗｔ％を超えると、加熱などにより結晶化などの膜質変化を起こさせる場合に、膜質変化が起きず、燐酸、酢酸及び硝酸からなる混酸に溶解し、画素電極３８の形成が難しくなるなどの問題が発生することがある。
【００６７】
続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる補助導電体層としての金属層３７５を形成する。
次に、金属層３７５上に、第四のレジスト３７６が塗布され、第四のハーフトーンマスク３７７及びハーフトーン露光によって、第四のレジスト３７６を所定の形状に形成する。すなわち、第四のレジスト３７６は、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６、ドレイン線３３、画素電極３８を覆い、かつ、ハーフトーンマスク部３７８によって、画素電極３８を覆う部分が他の部分より薄い形状に形成される。
【００６８】
次に、同図（ｂ）に示すように、第五のエッチングとして、まず、第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングする。続いて、第四のレジスト３７６及び蓚酸水溶液を用いて、酸化物透明導電体層３７４をエッチングし、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６、ソース線３２、画素電極３８を形成する（ステップＳ６）。
【００６９】
続いて、上記第四のレジスト３７６をアッシングし、画素電極３８の上方の金属層３７５が露出し、かつ、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６、ドレイン線３３が覆われる形状に、第四のレジスト３７６を再形成する。
なお、本実施形態では、補助導電体層としての金属層３７５を積層しているので、第四のハーフトーンマスク３７７を使用しているが、金属層３７５を積層しない場合には、第四のマスクを使用することができる。
【００７０】
図１０は、本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、第六のエッチング／第四のレジスト剥離された断面図を示している。
同図において、第六のエッチングとして、再形成された第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングし、画素電極３８を露出させる。なお、有機ＥＬ表示装置１がトップエミッション構造などの場合には、画素電極３８上の金属層３７５を除去する必要はなく、第四のハーフトーンマスク３７７の代わりに、第四のマスクを用いることができる。
【００７１】
続いて、再形成された第四のレジスト３７６をアッシングすると、同図に示すように、ゲート絶縁膜３０上に、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６、ドレイン線３３、画素電極３８が露出する。図１０に示す、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、ゲート電極３４、チャンネル部３７、ドレイン電極３６、ドレイン線３３、画素電極３８は、図１１におけるＥ−Ｅ断面を示している。
【００７２】
次に、図３に示すように、保護用絶縁膜４０及び第五のレジスト４１を積層し、第五のマスクによって、走査線用パッド１２４、データ線用パッド１１４、ＥＬ駆動線用パッド１３４及び画素電極３８を露出させる（ステップＳ７）。
次に、第五のマスク４２を用いた処理について、図面を参照して説明する。
【００７３】
（第五のマスクを用いた処理）
図１２は、本発明の第一実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第七のエッチング／第五のレジスト剥離された断面図を示している。
同図（ａ）において、ガラス基板１０１の上方に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜である保護用絶縁膜４０を膜厚約２５０ｎｍ堆積する。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【００７４】
次に、保護用絶縁膜４０上に、第五のレジスト４１を塗布し、第五のマスク４２及び露光技術を用いて、画素電極３８、データ線用パッド１１４、走査線用パッド１２４及びＥＬ駆動線用パッド１３４の上方に、開口部を有する第五のマスク４２を形成する。
続いて、第七のエッチングとして、ＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、保護用絶縁膜４０、ゲート絶縁膜３０、ゲート絶縁膜２０をエッチングし、画素電極３８、データ線用パッド１１４、走査線用パッド１２４及びＥＬ駆動線用パッド１３４を露出させる（ステップＳ７）。
【００７５】
続いて、第五のレジスト４１をアッシングすると、同図に示すように、保護用絶縁膜４０が露出する。図１２（ｂ）に示す、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、ゲート電極３４、チャンネル部３７、ドレイン電極３６、ドレイン線３３は、図１３におけるＦ−Ｆ断面を示している。
なお、本実施形態では、スイッチングトランジスタ２、駆動トランジスタ３及び画素電極３８の位置や形状を、理解しやすい位置や形状としてあるが、これに限定されるものではない。
【００７６】
このように、本実施形態の電流制御用ＴＦＴ基板の製造方法によれば、駆動トランジスタ３の活性層をｎ型酸化物半導体層３７１としてあるので、駆動トランジスタ３に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３の性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００の耐久性を向上させることができる。また、第四のハーフトーンマスク３７７を用いて、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６、ドレイン線３３、画素電極３８を製造することができ、使用するマスク数を削減できるので、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。さらに、保護用絶縁膜４０が形成されているので、ＴＦＴ基板１００に、有機ＥＬ材料，電極及び保護膜を設けることにより、有機ＥＬ表示装置１を容易に得ることができる。
次に、上記ＴＦＴ基板１００の構成について、図面を参照して説明する。
【００７７】
［電流制御用ＴＦＴ基板の第一実施形態］
本実施形態のＴＦＴ基板１００は、図１に示すように、ガラス基板１０１に、ｍ（列：ｍは自然数）×ｎ（行：ｎは自然数）個の画素１０がマトリクス状に配設されている。
また、行方向（水平方向）に、ｎ本の走査線１２１、１２２…１２３が形成され、たとえば、第ｎの走査線１２３は、第ｎ行に配設されたｍ個の画素１０と並列に接続されている。
また、列方向（垂直方向）に、ｍ本のデータ線１１１、１１２…１１３が形成され、たとえば、第ｍのデータ線１１３を介して、第ｍ列に配設されたｎ個の画素１０と並列に接続されている。
さらに、列方向（垂直方向）に、ｍ本のＥＬ駆動線１３１、１３２…１３３が形成され、たとえば、第ｍのＥＬ駆動線１３３を介して、第ｍ列に配設された画素１０と並列に接続されている。
【００７８】
また、各画素１０は、図１３に示すように、電気光学素子である有機ＥＬ素子４（図２参照）に電流を供給する駆動トランジスタ３と、この駆動トランジスタ３を制御するスイッチングトランジスタ２を有している。
【００７９】
スイッチングトランジスタ２は、図５及び図６に示すように、ゲート線２１を介して走査線１２０と接続されたゲート電極２４と、ゲート電極２４上に形成されたゲート絶縁膜２０と、このゲート絶縁膜２０上に形成された活性層としてのα−Ｓｉ：Ｈ（ｉ）膜２７１およびα−Ｓｉ：Ｈ（ｎ）膜２７２と、ソース線２２を介してデータ線１１０と接続されたソース電極２５と、ドレイン線２３およびゲート線３１を介して駆動トランジスタ３のゲート電極３４と接続されたドレイン電極２６を備えている。
【００８０】
駆動トランジスタ３は、図１０及び図１１に示すように、ゲート電極３４と、ゲート電極３４上に形成されたゲート絶縁膜３０と、このゲート絶縁膜３０上に形成された活性層としてのｎ型酸化物半導体層３７１と、ソース線３２を介してＥＬ駆動線１３０と接続されたソース電極３５と、ドレイン線３３を介して画素電極３８と接続されたドレイン電極３６を備えている。
【００８１】
また、駆動トランジスタ３は、ソース線３２、ソース電極３５、ドレイン電極３６、ドレイン線３３が、酸化物透明導電体層３７４からなり、この酸化物透明導電体層３７４が、有機ＥＬ素子４の画素電極３８を兼ねている。このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
なお、「酸化物透明導電体層３７４が、画素電極３８を兼ねる」とは、形成された酸化物透明導電体層３７４が、画素電極３８としての機能を有することをいう。
【００８２】
また、好ましくは、ＥＬ駆動線１３０、ソース線３２、ソース電極３５、ドレイン電極３６、ドレイン線３３の上方に、補助導電体層としての金属層３７５を形成するとよい。このようにすると、各線や電極の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。
【００８３】
このように、本実施形態のＴＦＴ基板１００は、駆動トランジスタ３の活性層をｎ型酸化物半導体層３７１としてあるので、駆動トランジスタ３に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３の性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００の耐久性を向上させることができる。
また、上述した有機ＥＬ表示装置の第一実施形態、電流制御用ＴＦＴ基板の製造方法の第一実施形態、及び、電流制御用ＴＦＴ基板の第一実施形態は、様々な応用例を有している。たとえば、上記各実施形態では、スイッチングトランジスタ２の活性層として、α−Ｓｉ：Ｈ（ｉ）膜２７１を用いているが、α−Ｓｉ：Ｈ（ｉ）膜２７１の代わりに、酸化物半導体層を用いてもよい。
次に、α−Ｓｉ：Ｈ（ｉ）膜２７１の代わりに、酸化物半導体層を用いた電流制御用ＴＦＴ基板の製造方法の応用例について、図面を参照して説明する。
【００８４】
[電流制御用ＴＦＴ基板の製造方法の応用例]
図１４は、本発明の第一実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本応用例の製造方法は、請求項９に対応している。
同図において、本応用例のＴＦＴ基板の製造方法は、上述した第一実施形態と比べて、ステップＳ４（図３参照）の代わりに、ｎ型酸化物半導体層２７１´、酸化物透明導電体層２７２´、金属層２７３及び第二のレジスト２７４を積層し、第二のハーフトーンマスク２７５によって、データ線１１０´、スイッチングトランジスタ２´のソース線２２´、ソース電極２５´、チャンネル部２７´、ドレイン電極２６´及びドレイン線２３´、並びに、駆動トランジスタ３のゲート線３１´及びゲート電極３４´を形成する（ステップＳ３´）点が相違する。他の方法は第一実施形態とほぼ同様としてある。
したがって、図１４において、図３と同様の方法については同一の符号を付して、その詳細な説明を省略する。
次に、第二のハーフトーンマスク２７５を用いた処理について、図面を参照して説明する。
【００８５】
（第二のハーフトーンマスクを用いた処理）
図１５は、本発明の第一実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／酸化物透明導電体層成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第二のエッチング／第二のレジストの再形成された断面図を、（ｃ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、ゲート絶縁膜２０上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３：ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１００℃未満の条件にて、膜厚約１５０ｎｍのｎ型酸化物半導体層２７１´を成膜する。この条件では、ｎ型酸化物半導体層２７１´は、非晶質膜として得られる。
【００８６】
次に、ｎ型酸化物半導体層２７１´上に、まず、酸化インジウム−酸化スズ−酸化亜鉛（Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝約６０：２０：２０ｗｔ％）ターゲットを用いて、高周波スパッタリング法により、酸素約１％、アルゴン約９９％、さらに、酸化物透明導電体層２７２´を結晶化させない条件で厚み約１２０ｎｍの酸化物透明導電体層２７２´を形成する。続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる、補助導電体層としての金属層２７３を形成する。なお、金属層２７３のＭｏ層は、Ａｌ層を保護するバリヤー金属層として機能する。
【００８７】
次に、金属層２７３上に、第二のレジスト２７４が塗布され、第二のハーフトーンマスク２７５及びハーフトーン露光によって、第二のレジスト２７４を所定の形状に形成する。すなわち、第二のレジスト２７４は、データ線１１０´、スイッチングトランジスタ２のソース線２２´、ソース電極２５´、ゲート電極２４、ドレイン電極２６´、ドレイン線２３´、駆動トランジスタ３のゲート線３１´、ゲート電極３４´を覆い、かつ、ハーフトーンマスク部２７６によって、チャンネル部２７´を覆う部分が他の部分より薄い形状に形成される。
【００８８】
次に、同図（ｂ）に示すように、第二のエッチングとして、まず、第二のレジスト２７４、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層２７３をエッチングする。続いて、酸化物透明導電体層２７２´及びｎ型酸化物半導体層２７１´に対して、蓚酸水溶液を用いてエッチングし、データ線１１０´、ソース線２２´、ドレイン線２３´、ゲート線３１´及びゲート電極３４´を形成する。
ここで、ｎ型酸化物半導体層２７１´を熱処理により結晶化させる。これにより、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）や蓚酸水溶液に対して、ｎ型酸化物半導体層２７１´が耐性を有する。
【００８９】
続いて、上記第二のレジスト２７４をアッシングし、チャンネル部２７´の上方の金属層２７３が露出し、かつ、データ線１１０´、スイッチングトランジスタ２´のソース線２２´、ソース電極２５´、ドレイン電極２６´、ドレイン線２３´、駆動トランジスタ３のゲート線３１´、ゲート電極３４´が覆われる形状に、第二のレジスト２７４を再形成する。
【００９０】
次に、同図（ｃ）に示すように、第三のエッチングとして、再形成された第二のレジスト２７４、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層２７３及び酸化物透明導電体層２７２´をエッチングし、チャンネル部２７´、ソース電極２５´及びドレイン電極２６´を形成する（ステップＳ３´）。
【００９１】
続いて、再形成された第二のレジスト２７４をアッシングすると、同図（ｃ）に示すように、ゲート絶縁膜２０上に、データ線１１０´、スイッチングトランジスタ２´のソース線２２´、ソース電極２５´、チャンネル部２７´、ドレイン電極２６´、ドレイン線２３´、駆動トランジスタ３のゲート線３１´、ゲート電極３４´が露出する。図１５（ｃ）に示す、データ線１１０´、スイッチングトランジスタ２´のソース線２２´、ソース電極２５´、ゲート電極２４、チャンネル部２７´、ドレイン電極２６´、ドレイン線２３´、駆動トランジスタ３のゲート線３１´、ゲート電極３４´は、図１６におけるＣ´−Ｃ´断面を示している。
なお、その他の方法は、上記第一実施形態とほぼ同様としてある。
【００９２】
このように、本応用例の電流制御用ＴＦＴ基板の製造方法によれば、上記第一実施形態の製造方法とほぼ同様の効果を有するとともに、駆動トランジスタ３を製造する際に使用するｎ型酸化物半導体層３７１や酸化物透明導電体層３７４の材料を共用化することができるので、製造原価のコストダウンを図ることができる。
【００９３】
［有機ＥＬ表示装置の第二実施形態］
図１７は、本発明の第二実施形態にかかる有機ＥＬ表示装置の概略ブロック図を示している。
同図において、電気光学装置としての有機ＥＬ表示装置１ａは、データ線駆動回路１１、走査線駆動回路１２、電源線制御回路１３ａ、電流測定回路１５及び電流制御用ＴＦＴ基板１００ａ（適宜、ＴＦＴ基板１００ａと略称する。）を備えている。また、ＴＦＴ基板１００ａは、ｍ（列：ｍは自然数）×ｎ（行：ｎは自然数）個の画素１０ａがマトリクス状に配設されている。
【００９４】
データ線駆動回路１１は、第１のデータ線１１１、第２のデータ線１１２…第ｍのデータ線１１３を介して、各画素１０ａと接続されており、たとえば、第ｍのデータ線１１３を介して、第ｍ列に配設されたｎ個の画素１０ａと並列に接続されている。このデータ線駆動回路１１は、各画素１０ａにデータ信号を出力する。
【００９５】
また、走査線駆動回路１２は、第１の走査線１２１、第２の走査線１２２…第ｎの走査線１２３を介して、各画素１０ａと接続されており、たとえば、第ｎの走査線１２３を介して、第ｎ行に配設されたｍ個の画素１０ａと並列に接続されている。この走査線駆動回路１２は、各画素１０ａに走査信号を出力する。
【００９６】
さらに、電源線制御回路１３ａは、第１のＥＬ駆動線１３１ａ、第２のＥＬ駆動線１３２ａ…第ｎのＥＬ駆動線１３３ａを介して、各画素１０ａと接続されており、たとえば、第ｎのＥＬ駆動線１３３ａを介して、第ｎ行に配設されたｍ個の画素１０ａと並列に接続されている。この電源線制御回路１３ａは、各画素１０ａに直流の駆動電流を供給する。
【００９７】
さらに、電流測定回路１５は、第１の測定線１５１、第２の測定線１５２…第ｍの測定線１５３を介して、各画素１０ａと接続されており、たとえば、第ｍの測定線１５３を介して、第ｍ列に配設されたｎ個の画素１０ａと並列に接続されている。この電流測定回路１５は、各画素１０ａの有機ＥＬ素子４に供給される電流を測定する。
【００９８】
また、好ましくは、電流測定回路１５が、有機ＥＬ素子４に供給される直流電流を測定し、この電流の測定値にもとづいて、制御部（図示せず）がデータ線駆動回路１１、走査線駆動回路１２及び電源線制御回路１３ａの少なくとも一つ以上を制御するとよい。このようにすると、有機ＥＬ素子４に供給される直流電流を測定でき、この測定値にもとづいて、データ線駆動回路１１、走査線駆動回路１２及び電源線制御回路１３ａの少なくとも一つ以上が制御されるので、好適な駆動電流を有機ＥＬ素子４に供給することができる。
なお、上記制御部は、通常、電流測定回路１５の内部に設けられるが、これに限定されるものではない。また、一般的に、上記測定値にもとづいて、データ線駆動回路１１が制御される。
【００９９】
次に、画素１０ａの構成について、図面を参照して説明する。
図１８は、本発明の第二実施形態にかかる有機ＥＬ表示装置の画素の構成を説明するための概略ブロック図を示している。
同図において、画素１０ａは、有機ＥＬ素子４に直流電流を供給する駆動トランジスタ３、この駆動トランジスタ３を制御するスイッチングトランジスタ２、駆動トランジスタ３のゲート電極３４にキャパシタ電圧を印加するためのキャパシタ６、有機ＥＬ素子４に供給される直流電流を測定するための測定用トランジスタ５、及び、直流電流により駆動される電気光学素子としての有機ＥＬ素子４を有している。また、スイッチングトランジスタ２、駆動トランジスタ３及び測定用トランジスタ５は、薄膜トランジスタとして、ＴＦＴ基板１００ａ上に形成され、さらに、キャパシタ６及び有機ＥＬ素子４の画素電極３８もＴＦＴ基板１００ａ上に形成される
【０１００】
スイッチングトランジスタ２は、ゲート線２１を介して走査線１２０と接続され、ソース線２２を介してデータ線１１０と接続され、ドレイン線２３が、駆動トランジスタ３のゲート線３１及びキャパシタ６の第一電極６１と並列に接続されている。
また、駆動トランジスタ３は、ソース線３２を介してＥＬ駆動線１３０と接続され、ドレイン線３３を介して、有機ＥＬ素子４、キャパシタ６の第二電極６２及び測定用トランジスタ５のソース線５２と並列に接続されている。
さらに、測定用トランジスタ５は、ゲート線５１が走査線１２０と接続され、ドレイン線５３が測定線１５０と接続されている。
【０１０１】
次に、ＴＦＴ基板１００ａの動作について、図１８を用いて説明する。
上記構成のＴＦＴ基板１００ａは、走査線１２０に走査信号が入力されると、スイッチングトランジスタ２のゲート電極３４にゲート信号（走査信号）が入力され、スイッチングトランジスタ２がｏｎの状態となるとともに、走査線１２０から測定用トランジスタ５のゲート電極５４にゲート信号（走査信号）が入力され、測定用トランジスタ５がｏｎの状態となる。
【０１０２】
続いて、データ線１１０からデータ信号（駆動トランジスタ３のゲート電圧）が駆動トランジスタ３のゲート電極３４に印加され、駆動トランジスタ３がｏｎの状態となるとともに、キャパシタ６に、データ線１１０からのデータ信号に応じた電荷が蓄えられる。この際、駆動トランジスタ３のゲート電極３４に印加されたゲート電圧に応じて、駆動トランジスタ３のソース・ドレイン間の抵抗値が決定され、ＥＬ駆動線１３０から、ソース・ドレイン間の抵抗値に応じた駆動電流がドレイン線３３に供給される。ここで、測定用トランジスタ５は、ｏｎ状態にあるので、上記駆動電流（測定電流Ｉ（ｍ×（ｎ−１）））は、有機ＥＬ素子４にほとんど流れることなく、測定用トランジスタ５のソース線５２及びドレイン線５３を経由して、測定線１５０に流れる。
【０１０３】
次に、電流測定回路１５は、上記測定電流Ｉ（ｍ×（ｎ−１））を測定し、制御部が、測定電流Ｉ（ｍ×（ｎ−１））の測定値にもとづいて、データ線駆動回路１１を制御する。すなわち、制御部は、測定値が所定の予定値より小さい場合、データ線１１０へのデータ信号の電圧を上げ、これにより、駆動トランジスタ３のソース・ドレイン間の抵抗値が低くなり、駆動電流が増加する。これに対し、測定値が所定の予定値より大きい場合、データ線１１０へのデータ信号の電圧を下げ、これにより、駆動トランジスタ３のソース・ドレイン間の抵抗値が高くなり、駆動電流が減少する。制御部が上記制御を繰り返すことにより、測定値が所定の予定値とほぼ同じ値となる。
【０１０４】
次に、測定値が所定の予定値とほぼ同じ値となると、走査線駆動回路１２が、走査線１２０への走査信号の出力を停止する。この停止により、スイッチングトランジスタ２及び測定用トランジスタ５がｏｆｆの状態となる。スイッチングトランジスタ２がｏｆｆの状態になると、データ線１１０から駆動トランジスタ３にゲート電圧を印加させることができなくなるが、キャパシタ６に蓄えられた電荷によって、データ線１１０から印加されていたゲート電圧と同じ電圧が、駆動トランジスタ３のゲート電極３４に印加される。すなわち、スイッチングトランジスタ２がｏｎ状態の間、データ線１１０からキャパシタ６の第一電極６１に直流電圧が印加され、さらに、ＥＬ駆動線１３０からキャパシタ６の第二電極６２に直流電圧が印加されたことによって、キャパシタ６に電荷が蓄えられており、キャパシタ６によってゲート電極３４にゲート電圧が印加される。
【０１０５】
そして、駆動トランジスタ３が、キャパシタ６によりｏｎ状態に維持され、測定用トランジスタ５がｏｆｆ状態となっているので、ＥＬ駆動線１３０からの直流電流が、駆動トランジスタ３を経由して、有機ＥＬ素子４に供給される。このため、ＴＦＴ基板１００ａは、直流電流制御用ＴＦＴ基板と呼称される。
この直流電流は、上記測定電流Ｉ（ｍ×（ｎ−１））と同じであり、制御部によって制御された所定の予定値とほぼ同じ駆動電流が、有機ＥＬ素子４に供給され、この駆動電流に応じた輝度で有機ＥＬ素子４が発光する。
なお、上記駆動電流を変更する場合は、走査線１２０に走査信号を出力し、変更したい駆動電流に応じたデータ信号をデータ線１１０に出力する。
【０１０６】
次に、有機ＥＬ表示装置１ａは、列方向に並設された画素１０ａ´に対して、画素１０ａとほぼ同様な動作を行うことができ、これにより、全ての画素１０ａに対して、駆動トランジスタ３の特性が変化（劣化）した場合であっても、所定の予定値とほぼ同じ駆動電流を供給することができる。したがって、有機ＥＬ表示装置１ａは、優れた品質の画像を提供することができる。
なお、本実施形態の有機ＥＬ表示装置１ａは、制御部が、各画素１０ａの所定の予定値を記憶する記憶手段と、測定値と所定の予定値との差を算出する演算処理部を備え、測定値が所定の予定値とほぼ同じ値となるように制御しているが、制御方法はこの方法に限定されるものではなく、様々な制御方法を採用することができる。
【０１０７】
このように、本実施形態の有機ＥＬ表示装置１ａは、直流電流によって駆動される有機ＥＬ素子４に対して、電流測定回路１５によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができるので、優れた品質の画像を提供することができる。なお、本実施形態では、電気光学素子として、有機ＥＬ素子４を用いているが、これに限定されるものではなく、たとえば、直流電流駆動型の電気光学素子に広く適用することができる。
また、本実施形態の有機ＥＬ表示装置１ａは、駆動トランジスタ３の活性層を、酸化物半導体層としてのｎ型酸化物半導体層３７１としてある。このようにすると、駆動トランジスタ３に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３の活性層にアモルファスＳｉやポリＳｉ半導体を用いたものと比べると、その性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００ａの耐久性を向上させることができる。したがって、有機ＥＬ表示装置１ａの寿命を大きく延ばすことができる。
次に、上記ＴＦＴ基板１００ａの製造方法及び構成について、図面を参照して説明する。まず、ＴＦＴ基板１００ａの製造方法について説明する。
【０１０８】
[電流制御用ＴＦＴ基板の製造方法の第二実施形態]
図１９は、本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項１０に対応している。
同図において、まず、基板上に、金属層２１０及び第一のレジスト２１１をこの順に積層し、第一のマスク２１２によって、走査線１２０、スイッチングトランジスタ２のゲート電極２４及びゲート線２１、並びに、測定用トランジスタ５のゲート電極５４及びゲート線５１を形成する（ステップＳ１ａ）。
次に、第一のマスク２１２を用いた処理について、図面を参照して説明する。
【０１０９】
（第一のマスクを用いた処理）
図２０は、本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／第一のレジスト塗布／露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジスト剥離された断面図を、（ｃ）は第一のレジストが剥離された後のＴＦＴ基板の要部の平面図を示している。
同図（ａ）において、まず、透光性のガラス基板１０１が用意される。
【０１１０】
まず、ガラス基板１０１上に、Ａｌ（アルミニウム）とＭｏ（モリブデン）をこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約２５０ｎｍ、５０ｎｍに積層し、走査線１２０、ゲート電極２４，５４及びゲート線２１，５１を形成するための、導電体層としての金属層２１０を形成する。
続いて、金属層２１０上に、第一のレジスト２１１が塗布され、第一のマスク２１２を用いて、ホトリソグラフィー法により、所定の形状に第一のレジスト２１１を形成する。
【０１１１】
次に、同図（ｂ）に示すように、金属層２１０を、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて第一のエッチングし、走査線１２０、ゲート線２１，５１及びゲート電極２４，５４を形成する（ステップＳ１ａ）。
続いて、第一のレジスト２１１をアッシングすると、同図（ｃ）に示すように、ガラス基板１０１上に、走査線１２０、並びに、この走査線１２０と接続されたゲート線２１，５１及びゲート電極２４，５４が露出する。同図（ｂ）に示す、走査線１２０は、同図（ｃ）におけるＡａ−Ａａ断面を示しており、スイッチングトランジスタ２のゲート電極２４は、Ｂａ−Ｂａ断面を示しており、測定用トランジスタ５のゲート電極５４は、Ｂａ´−Ｂａ´断面を示している。
【０１１２】
次に、図１９に示すように、ガラス基板１０１、走査線１２０、ゲート線２１，５１及びゲート電極２４，５４上に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜２０を膜厚約３００ｎｍ堆積する（ステップＳ２）。このゲート絶縁膜２０は、スイッチングトランジスタ２及び測定用トランジスタ５用のゲート絶縁膜２０として形成される。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０１１３】
次に、図１９に示すように、α−Ｓｉ：Ｈ（ｉ）膜２７１、α−Ｓｉ：Ｈ（ｎ）膜２７２、導電体層としての金属層２７３及び第二のレジスト２７４を積層し、第二のハーフトーンマスク２７５ａによって、データ線１１０、キャパシタ６の第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、チャンネル部２７、ドレイン電極２６及びドレイン線２３、並びに、駆動トランジスタ３のゲート線３１及びゲート電極３４を形成する（ステップＳ３ａ）。
次に、第二のハーフトーンマスク２７５ａを用いた処理について、図面を参照して説明する。
【０１１４】
（第二のハーフトーンマスクを用いた処理）
図２１は、本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／α−Ｓｉ：Ｈ（ｉ）膜成膜／α−Ｓｉ：Ｈ（ｎ）膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第二のエッチング／第二のレジストの再形成された断面図を、（ｃ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、ゲート絶縁膜２０上に、まず、アモルファスＳｉ（ケイ素）の絶縁層としてのα−Ｓｉ：Ｈ（ｉ）膜２７１を膜厚約３５０ｎｍ積層する。この際、放電ガスとして、ＳｉＨ４−Ｎ２系の混合ガスを用いる。
次に、アモルファスＳｉのｎ型半導体層としてのα−Ｓｉ：Ｈ（ｎ）膜２７２を、ＳｉＨ４−Ｈ２−ＰＨ３系の混合ガスを用いて膜厚約３００ｎｍ堆積する。続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる金属層２７３を形成する。
【０１１５】
次に、金属層２７３上に、第二のレジスト２７４が塗布され、第二のハーフトーンマスク２７５ａ及びハーフトーン露光によって、第二のレジスト２７４を所定の形状に形成する。すなわち、第二のレジスト２７４は、データ線１１０、第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ゲート電極２４、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４を覆い、かつ、ハーフトーンマスク部２７６によって、チャンネル部２７を覆う部分が他の部分より薄い形状に形成される。
【０１１６】
次に、同図（ｂ）に示すように、第二のエッチングとして、まず、第二のレジスト２７４、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層２７３をエッチングする。続いて、α−Ｓｉ：Ｈ（ｎ）膜２７２及びα−Ｓｉ：Ｈ（ｉ）膜２７１に対して、ＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２０）を用いたウェットエッチングを併用してエッチングし、データ線１１０、第一電極６１、測定線１５０、ソース線２２、ドレイン線２３、ゲート線３１及びゲート電極３４を形成する。
【０１１７】
続いて、上記第二のレジスト２７４をアッシングし、チャンネル部２７の上方の金属層２７３が露出し、かつ、データ線１１０、第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４が覆われる形状に、第二のレジスト２７４を再形成する。
【０１１８】
次に、同図（ｃ）に示すように、第三のエッチングとして、再形成された第二のレジスト２７４、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層２７３をエッチングし、ソース電極２５及びドレイン電極２６を形成する。さらに、α−Ｓｉ：Ｈ（ｎ）膜２７２に対して、ＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２０）を用いたウェットエッチングを併用してエッチングし、α−Ｓｉ：Ｈ（ｉ）膜２７１からなるチャンネル部２７を形成するとともに、スイッチングトランジスタ２のソース電極２５及びドレイン電極２６を形成する（ステップＳ３ａ）。
【０１１９】
続いて、再形成された第二のレジスト２７４をアッシングすると、同図（ｃ）に示すように、ゲート絶縁膜２０上に、データ線１１０、第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、チャンネル部２７、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４が露出する。図２１（ｃ）に示す、データ線１１０、第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ゲート電極２４、チャンネル部２７、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４は、図２２におけるＣａ−Ｃａ断面を示している。
【０１２０】
次に、図１９に示すように、ガラス基板１０１の上方に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜３０を膜厚約３００ｎｍ堆積する（ステップＳ４ａ）。このゲート絶縁膜３０は、駆動トランジスタ３、測定用トランジスタ５及びキャパシタ６用のゲート絶縁膜３０として形成される。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０１２１】
次に、図１９に示すように、ゲート絶縁膜３０上に、酸化物半導体層としてのｎ型酸化物半導体層３７１及び第三のレジスト３７２を積層し、第三のハーフトーンマスク３７３ａによって、駆動トランジスタ３及び測定用トランジスタ５の活性層、並びに、測定線１５０のコンタクトホール１５５を形成する（ステップＳ５ａ）。
次に、第三のハーフトーンマスク３７３ａを用いた処理について、図面を参照して説明する。
【０１２２】
（第三のハーフトーンマスクを用いた処理）
図２３は、本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
同図において、ゲート絶縁膜３０上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３：ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１００℃未満の条件にて、膜厚約１５０ｎｍのｎ型酸化物半導体層３７１を成膜する。この条件では、ｎ型酸化物半導体層３７１は、非晶質膜として得られる。
【０１２３】
続いて、ｎ型酸化物半導体層３７１上に、第三のレジスト３７２を塗布し、第三のハーフトーンマスク３７３ａ及びハーフトーン露光技術を用いて、第三のレジスト３７２を所定の形状に形成する。すなわち、第三のレジスト３７２は、コンタクトホール１５５の上方を除くガラス基板１０１の上方全面を覆い、かつ、ハーフトーンマスク部３７３１によって、ゲート電極３４及びドレイン線５３を覆う部分が他の部分より厚い形状に形成される。
【０１２４】
次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、さらに、第三のレジスト３７２及びＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、ゲート絶縁膜３０をエッチングし、コンタクトホール１５５を形成する。
続いて、第三のレジスト３７２をアッシングし、ゲート電極３４及びドレイン線５３が覆われる形状に、第三のレジスト３７２を再形成する。
【０１２５】
図２４は、本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
同図において、第五のエッチングとして、再形成された第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、ｎ型酸化物半導体層３７１からなる駆動トランジスタ３及び測定用トランジスタ５の活性層を形成する。続いて、第三のレジスト３７２をアッシングし、ｎ型酸化物半導体層３７１を露出させる。図２４に示すゲート電極３４、第一電極６１、ゲート電極５４、ｎ型酸化物半導体層３７１及びコンタクトホール１５５は、図２５におけるＤａ−Ｄａ断面を示している。
また、ｎ型酸化物半導体層３７１を形成したところで、約１８０℃以上の温度にて、ＴＦＴ基板１００ａを熱処理し、ｎ型酸化物半導体３７１の活性層を結晶化する。
【０１２６】
次に、図１９に示すように、酸化物導電体層としての酸化物透明導電体層３７４、補助導電体層（補助金属層）としての金属層３７５及び第四のレジスト３７６を積層し、第四のハーフトーンマスク３７７によって、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を形成する（ステップＳ６ａ）。
次に、第四のハーフトーンマスク３７７を用いた処理について、図面を参照して説明する。
【０１２７】
（第四のハーフトーンマスクを用いた処理）
図２６は、本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジストの再形成された断面図を示している。なお、同図では、理解しやすいように、ＥＬ駆動線１３０を省略してある。
同図（ａ）において、露出したゲート絶縁膜３０及びｎ型酸化物半導体層３７１上に、まず、酸化インジウム−酸化スズ−酸化亜鉛（Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝約６０：２０：２０ｗｔ％）ターゲットを用いて、高周波スパッタリング法により、酸素約１％、アルゴン約９９％、さらに、酸化物透明導電体層３７４を結晶化させない条件で厚み約１２０ｎｍの酸化物透明導電体層３７４を形成する。
【０１２８】
続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる補助導電体層としての金属層３７５を形成する。
次に、金属層３７５上に、第四のレジスト３７６が塗布され、第四のハーフトーンマスク３７７及びハーフトーン露光によって、第四のレジスト３７６を所定の形状に形成する。すなわち、第四のレジスト３７６は、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３を覆い、かつ、ハーフトーンマスク部３７８によって、画素電極３８を覆う部分が他の部分より薄い形状に形成される。
【０１２９】
次に、同図（ｂ）に示すように、第六のエッチングとして、まず、第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングする。続いて、第四のレジスト３７６及び蓚酸水溶液を用いて、酸化物透明導電体層３７４をエッチングし、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を形成する（ステップＳ６ａ）。
【０１３０】
続いて、上記第四のレジスト３７６をアッシングし、画素電極３８の上方の金属層３７５が露出し、かつ、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３が覆われる形状に、第四のレジスト３７６を再形成する。
【０１３１】
図２７は、本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、第七のエッチング／第四のレジスト剥離された断面図を示している。
同図において、第七のエッチングとして、再形成された第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングし、画素電極３８を露出させる。
【０１３２】
続いて、再形成された第四のレジスト３７６をアッシングすると、同図に示すように、ゲート絶縁膜３０上に、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３が露出する。図２７に示す、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３は、図２８におけるＥａ−Ｅａ断面を示している。
また、測定用トランジスタ５のドレイン線５３は、コンタクトホール１５５を介して測定線１５０と接続されている。
【０１３３】
次に、図１９に示すように、保護用絶縁膜４０及び第五のレジスト４１を積層し、第五のマスクによって、走査線用パッド１２４、データ線用パッド１１４、ＥＬ駆動線用パッド１３４、測定線用パッド１５４及び画素電極３８を露出させる（ステップＳ７ａ）。
次に、第五のマスク４２を用いた処理について、図面を参照して説明する。
【０１３４】
（第五のマスクを用いた処理）
図２９は、本発明の第二実施形態にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第八のエッチング／第五のレジスト剥離された断面図を示している。
同図（ａ）において、ガラス基板１０１の上方に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜である保護用絶縁膜４０を膜厚約２５０ｎｍ堆積する。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０１３５】
次に、保護用絶縁膜４０上に、第五のレジスト４１を塗布し、第五のマスク４２及び露光技術を用いて、画素電極３８、データ線用パッド１１４、走査線用パッド１２４、測定線用パッド１５４及びＥＬ駆動線用パッド１３４の上方に、開口部を有する第五のマスク４２を形成する。なお、同図において、データ線用パッド１１４、走査線用パッド１２４、ＥＬ駆動線用パッド１３４及び測定線用パッド１５４を省略してある（なお、データ線用パッド１１４、走査線用パッド１２４及びＥＬ駆動線用パッド１３４については、図１２参照。また、測定線用パッド１５４は、データ線用パッド１１４とほぼ同様である。）。
続いて、第八のエッチングとして、ＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、保護用絶縁膜４０、ゲート絶縁膜３０、ゲート絶縁膜２０をエッチングし、画素電極３８、データ線用パッド１１４、走査線用パッド１２４、測定線用パッド１５４及びＥＬ駆動線用パッド１３４を露出させる（ステップＳ７ａ）。
【０１３６】
続いて、再形成された第五のレジスト４１をアッシングすると、同図に示すように、保護用絶縁膜４０が露出する。図２９（ｂ）に示す、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３は、図３０におけるＦａ−Ｆａ断面を示している。
なお、本実施形態では、スイッチングトランジスタ２、駆動トランジスタ３、キャパシタ６、測定用トランジスタ５及び画素電極３８の位置や形状を、理解しやすい位置や形状としてあるが、これに限定されるものではない。
【０１３７】
このように、本実施形態の電流制御用ＴＦＴ基板１００ａの製造方法によれば、直流電流によって駆動される有機ＥＬ素子４に対して、電流測定回路１５によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができるので、優れた品質の画像を提供することができる。また、駆動トランジスタ３及び測定用トランジスタ５の活性層をｎ型酸化物半導体層３７１としてあるので、駆動トランジスタ３及び測定用トランジスタ５に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３及び測定用トランジスタ５の性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００ａの耐久性を向上させることができる。また、第四のハーフトーンマスク３７７を用いて、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を製造することができ、使用するマスク数を削減できるので、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。さらに、保護用絶縁膜４０が形成されているので、ＴＦＴ基板１００ａに、有機ＥＬ材料，電極及び保護膜を設けることにより、有機ＥＬ表示装置１ａを容易に得ることができる。
次に、上記ＴＦＴ基板１００ａの構成について、図面を参照して説明する。
【０１３８】
［電流制御用ＴＦＴ基板の第二実施形態］
本実施形態のＴＦＴ基板１００は、図１７に示すように、ガラス基板１０１に、ｍ（列：ｍは自然数）×ｎ（行：ｎは自然数）個の画素１０ａがマトリクス状に配設されている。
また、行方向（水平方向）に、ｎ本の走査線１２１、１２２…１２３が形成され、たとえば、第ｎの走査線１２３は、第ｎ行に配設されたｍ個の画素１０ａと並列に接続されている。
さらに、行方向（水平方向）に、ｎ本のＥＬ駆動線１３１ａ、１３２ａ…１３３ａが形成され、たとえば、第ｎのＥＬ駆動線１３３を介して、第ｎ行に配設されたｍ個の画素１０ａと並列に接続されている。
また、列方向（垂直方向）に、ｍ本のデータ線１１１、１１２…１１３が形成され、たとえば、第ｍのデータ線１１３を介して、第ｍ列に配設されたｎ個の画素１０ａと並列に接続されている。
さらに、列方向（垂直方向）に、ｍ本の測定線１５１、１５２…１５３が形成され、たとえば、第ｍのＥＬ駆動線１３３を介して、第ｍ列に配設されたｎ個の画素１０ａと並列に接続されている。
【０１３９】
また、各画素１０ａは、図３０に示すように、電気光学素子である有機ＥＬ素子４（図１８参照）に電流を供給する駆動トランジスタ３と、この駆動トランジスタ３を制御するスイッチングトランジスタ２と、駆動トランジスタ３のｏｎ状態を維持するためのキャパシタ６と、有機ＥＬ素子４（図１８参照）に供給される電流を測定するための測定用トランジスタ５を有している。
【０１４０】
スイッチングトランジスタ２は、図２１及び図２２に示すように、ゲート線２１を介して走査線１２０と接続されたゲート電極２４と、ゲート電極２４上に形成されたゲート絶縁膜２０と、このゲート絶縁膜２０上に形成された活性層としてのα−Ｓｉ：Ｈ（ｉ）膜２７１およびα−Ｓｉ：Ｈ（ｎ）膜２７２と、ソース線２２を介してデータ線１１０と接続されたソース電極２５と、ドレイン線２３及びゲート線３１を介して駆動トランジスタ３のゲート電極３４と接続され、かつ、ドレイン線２３を介してキャパシタ６の第一電極６１と接続されたドレイン電極２６を備えている。
【０１４１】
駆動トランジスタ３は、図２７及び図２８に示すように、ゲート電極３４と、ゲート電極３４上に形成されたゲート絶縁膜３０と、このゲート絶縁膜３０上に形成された活性層としてのｎ型酸化物半導体層３７１と、ソース線３２を介してＥＬ駆動線１３０と接続されたソース電極３５と、ドレイン線３３を介して画素電極３８及びキャパシタ６の第二電極６２と接続され、かつ、ドレイン線３３及びソース線５２を介して測定用トランジスタ５のソース電極５５と接続されたドレイン電極３６を備えている。
【０１４２】
また、駆動トランジスタ３は、ソース線３２、ソース電極３５、ドレイン電極３６、ドレイン線３３が、酸化物透明導電体層３７４からなり、この酸化物透明導電体層３７４が、有機ＥＬ素子４の画素電極３８及びキャパシタ６の第二電極６２を兼ねている。このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。なお、「酸化物透明導電体層３７４が、画素電極３８及び第二電極６２を兼ねる」とは、形成された酸化物透明導電体層３７４が、画素電極３８及び第二電極６２としての機能を有することをいう。
【０１４３】
測定用トランジスタ５は、図２７及び図２８に示すように、ゲート線５１を介して走査線１２０と接続されたゲート電極５４と、ゲート電極５４上に形成されたゲート絶縁膜２０及びゲート絶縁膜３０と、このゲート絶縁膜３０上に形成された活性層としてのｎ型酸化物半導体層３７１と、ソース電極５５と、一部がコンタクトホール１５５内に形成されたドレイン線５３を介して測定線１５０と接続されたドレイン電極５６を備えている。
【０１４４】
また、好ましくは、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３の上方に、補助導電体層としての金属層３７５を形成するとよい。このようにすると、各線や電極の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。
【０１４５】
キャパシタ６は、第一電極６１と第二電極６２の間にゲート絶縁膜３０が積層されている。このキャパシタ６は、ｏｎ状態のスイッチングトランジスタ２を介して、データ線１１０から直流電圧が第一電極６１に印加され、さらに、ｏｎ状態の駆動トランジスタ３を介して、ＥＬ駆動線１３０から直流電圧が第二電極６２に印加されるので、第一電極６１には、データ線１１０から印加された直流電圧に相当する電荷が蓄積される。したがって、スイッチングトランジスタ２がｏｆｆされても、第一電極６１に蓄えられた電荷によって、ＥＬ駆動線１３０から直流電圧が印加されていたときと同じ状態で、スイッチングトランジスタ２のｏｎ状態が維持される。
【０１４６】
このように、本実施形態のＴＦＴ基板１００ａは、有機ＥＬ素子４のように直流電流駆動型の電気光学素子に使用され、直流電流によって駆動される有機ＥＬ素子４に対して、電流測定回路１５によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができるので、優れた品質の画像を提供することができる。また、駆動トランジスタ３及び測定用トランジスタ５の活性層をｎ型酸化物半導体層３７１としてあるので、駆動トランジスタ３及び測定用トランジスタ５に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３の性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００ａの耐久性を向上させることができる。
【０１４７】
また、上述した有機ＥＬ表示装置の第二実施形態、電流制御用ＴＦＴ基板の製造方法の第二実施形態、及び、電流制御用ＴＦＴ基板の第二実施形態は、様々な応用例を有している。
たとえば、上記電流制御用ＴＦＴ基板の製造方法の第二実施形態では、データ線用パッド１１４、走査線用パッド１２４、ＥＬ駆動線用パッド１３４及び測定線用パッド１５４は、ゲート絶縁膜３０の下方に形成されるが、これに限定されるものではなく、たとえば、保護用絶縁膜４０の下方であって、かつ、ゲート絶縁膜３０の上方に（すなわち、保護用絶縁膜４０により接近した上方に）、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、ＥＬ駆動線用パッド１３４ｂ及び測定線用パッド１５４ｂを形成してもよい。
次に、上記電流制御用ＴＦＴ基板の製造方法の第二実施形態にかかる応用例について、図面を参照して説明する。
【０１４８】
[電流制御用ＴＦＴ基板の製造方法の応用例]
図３１は、本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本応用例の製造方法は、請求項１１に対応している。
同図において、本応用例のＴＦＴ基板の製造方法は、上述した第二実施形態と比べて、ステップＳ５ｂにおいて、上記ステップＳ５ａ（図１９参照）に加え、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´を形成し、さらに、ステップＳ６ｂにおいて、上記ステップＳ６ａに加え、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂを形成する点が相違する。他の方法は第二実施形態とほぼ同様としてある。
したがって、図３１において、図１９と同様の方法については同一の符号を付して、その詳細な説明を省略する。
【０１４９】
ステップＳ５ｂでは、図３１に示すように、ゲート絶縁膜３０上に、酸化物半導体層としてのｎ型酸化物半導体層３７１及び第三のレジスト３７２を積層し、第三のハーフトーンマスク３７３ａによって、駆動トランジスタ３及び測定用トランジスタ５の活性層、並びに、測定線１５０のコンタクトホール１５５、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´を形成する。
次に、ステップＳ５ｂにおける第三のハーフトーンマスク３７３ａを用いた処理について、図面を参照して説明する。
【０１５０】
（第三のハーフトーンマスクを用いた処理）
図３２は、本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
なお、ステップＳ５ｂの、駆動トランジスタ３及び測定用トランジスタ５の活性層の形成方法は、第二実施形態のステップＳ５ａとほぼ同様である（図２３，２４参照）。したがって、図３２においては、測定線１５０のコンタクトホール１５５、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´について図示している。
同図において、ゲート絶縁膜３０上に、ｎ型酸化物半導体層３７１を成膜し、続いて、ｎ型酸化物半導体層３７１上に、第三のレジスト３７２を塗布し、第三のハーフトーンマスク３７３ａ及びハーフトーン露光技術を用いて、第三のレジスト３７２を所定の形状に形成する。すなわち、第三のレジスト３７２は、コンタクトホール１５５、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´の上方を除くガラス基板１０１の上方を覆い、かつ、ハーフトーンマスク部３７３１によって、ゲート電極３４及びゲート電極５４を覆う部分より薄い形状に形成される。
【０１５１】
次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、さらに、第三のレジスト３７２及びＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、ゲート絶縁膜３０をエッチングし、コンタクトホール１５５、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´を形成する。
続いて、第三のレジスト３７２をアッシングし、ゲート電極３４及びゲート電極５４が覆われる形状に、第三のレジスト３７２を再形成する。
【０１５２】
図３３は、本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
同図において、第五のエッチングとして、再形成された第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、ｎ型酸化物半導体層３７１からなる駆動トランジスタ３及び測定用トランジスタ５の活性層を形成するとともに、ゲート絶縁膜３０を露出させる。続いて、第三のレジスト３７２をアッシングし、ｎ型酸化物半導体層３７１を露出させる。図３３に示すデータ線用パッド１１４ｂの開口部１１４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線１５０のコンタクトホール１５５は、図３４におけるＤｂ−Ｄｂ断面を示している。
【０１５３】
次に、図３１に示すように、酸化物透明導電体層３７４、金属層３７５及び第四のレジスト３７６を積層し、第四のハーフトーンマスク３７７によって、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を形成する（ステップＳ６ｂ）。
次に、第四のハーフトーンマスク３７７を用いた処理について、図面を参照して説明する。
【０１５４】
（第四のハーフトーンマスクを用いた処理）
図３５は、本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジストの再形成／第七のエッチング／第四のレジスト剥離された断面図を示している。
なお、ステップＳ６ｂの、駆動トランジスタ３及び測定用トランジスタ５の製造方法は、第二実施形態のステップＳ６ａとほぼ同様である（図２６，２７参照）。したがって、図３５においては、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、測定用トランジスタ５のドレイン線５３について図示している。
同図（ａ）において、露出したゲート絶縁膜３０及びｎ型酸化物半導体層３７１上に、まず、酸化インジウム−酸化スズ−酸化亜鉛（Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝約６０：２０：２０ｗｔ％）ターゲットを用いて、高周波スパッタリング法により、酸素約１％、アルゴン約９９％、さらに、酸化物透明導電体層３７４を結晶化させない条件で厚み約１２０ｎｍの酸化物透明導電体層３７４を形成する。
【０１５５】
続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる補助導電体層としての金属層３７５を形成する。
次に、金属層３７５上に、第四のレジスト３７６が塗布され、第四のハーフトーンマスク３７７及びハーフトーン露光によって、第四のレジスト３７６を所定の形状に形成する。すなわち、第四のレジスト３７６は、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３を覆い、かつ、ハーフトーンマスク部３７８によって、画素電極３８を覆う部分が他の部分より薄い形状に形成される。
【０１５６】
次に、同図（ｂ）に示すように、第六のエッチングとして、まず、第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングする。続いて、第四のレジスト３７６及び蓚酸水溶液を用いて、酸化物透明導電体層３７４をエッチングし、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を形成する（ステップＳ６ｂ）。
【０１５７】
なお、ステップＳ６ｂにおいては、上述したように、上記第四のレジスト３７６をアッシングし、画素電極３８の上方の金属層３７５が露出し、かつ、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３が覆われる形状に、第四のレジスト３７６を再形成する。
そして、第七のエッチングとして、再形成された第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングし、画素電極３８を露出させる。
【０１５８】
続いて、再形成された第四のレジスト３７６をアッシングすると、同図に示すように、ゲート絶縁膜３０上に、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３が露出する。図３５に示す、ＥＬ駆動線１３０、キャパシタ６の第二電極６２、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３は、図３６におけるＥｂ−Ｅｂ断面を示している。
【０１５９】
（第五のマスクを用いた処理）
図３７は、本発明の第二実施形態の応用例にかかる有機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第八のエッチング／第五のレジスト剥離された断面図を示している。
同図（ａ）において、ガラス基板１０１の上方に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜である保護用絶縁膜４０を膜厚約２５０ｎｍ堆積する。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０１６０】
次に、保護用絶縁膜４０上に、第五のレジスト４１を塗布し、第五のマスク４２及び露光技術を用いて、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ及びＥＬ駆動線用パッド１３４の上方に、開口部を有する第五のマスク４２を形成する。なお、同図において、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、ＥＬ駆動線用パッド１３４及び測定線用パッド１５４ｂを図示してある（なお、その他の構造については、図２９参照）。
続いて、第八のエッチングとして、ＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、保護用絶縁膜４０をエッチングし、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ及びＥＬ駆動線用パッド１３４を露出させる（ステップＳ７ａ）。
【０１６１】
続いて、再形成された第五のレジスト４１をアッシングすると、同図に示すように、保護用絶縁膜４０が露出する。図３７（ｂ）に示す、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ及びＥＬ駆動線用パッド１３４は、図３８におけるＦｂ−Ｆｂ断面を示している。
【０１６２】
このように、本実施形態の電流制御用ＴＦＴ基板１００ｂの製造方法によれば、第二実施形態の製造方法とほぼ同様の効果を有するとともに、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ及びＥＬ駆動線用パッド１３４が、保護用絶縁膜４０のすぐ下層に形成されるので、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ及びＥＬ駆動線用パッド１３４への接続性を向上させることができる。
【０１６３】
［分散型無機ＥＬ表示装置の第三実施形態］
図３９は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置の概略ブロック図を示している。
同図において、電気光学装置としての分散型無機ＥＬ表示装置１ｃは、データ線駆動回路１１、走査線駆動回路１２、電源線制御回路１３ａ、電流測定回路１５及び電流制御用ＴＦＴ基板１００ｃ（適宜、ＴＦＴ基板１００ｃと略称する。）を備えている。また、ＴＦＴ基板１００ｃは、ｍ（列：ｍは自然数）×ｎ（行：ｎは自然数）個の画素１０ｃがマトリクス状に配設されている。
【０１６４】
データ線駆動回路１１は、第１のデータ線１１１、第２のデータ線１１２…第ｍのデータ線１１３を介して、各画素１０ｃと接続されており、たとえば、第ｍのデータ線１１３を介して、第ｍ列に配設されたｎ個の画素１０ｃと並列に接続されている。このデータ線駆動回路１１は、各画素１０ｃにデータ信号を出力する。
【０１６５】
また、走査線駆動回路１２は、第１の走査線１２１、第２の走査線１２２…第ｎの走査線１２３を介して、各画素１０ｃと接続されており、たとえば、第ｎの走査線１２３を介して、第ｎ行に配設されたｍ個の画素１０ｃと並列に接続されている。この走査線駆動回路１２は、各画素１０ｃにデータ信号を出力する。
【０１６６】
さらに、電源線制御回路１３ａは、第１のＥＬ駆動線１３１ａ、第２のＥＬ駆動線１３２ａ…第ｎのＥＬ駆動線１３３ａを介して、各画素１０ｃと接続されており、たとえば、第ｎのＥＬ駆動線１３３ａを介して、第ｎ行に配設されたｍ個の画素１０ｃと並列に接続されている。この電源線制御回路１３ａは、各画素１０ｃに交流の駆動電流を供給する。
【０１６７】
さらに、電流測定回路１５は、第１の測定線１５１、第２の測定線１５２…第ｍの測定線１５３を介して、各画素１０ｃと接続されており、たとえば、第ｍの測定線１５３を介して、第ｍ列に配設されたｎ個の画素１０ｃと並列に接続されている。この電流測定回路１５は、各画素１０ｃの分散型無機ＥＬ素子４ｃに供給され交流電流を測定する。
【０１６８】
また、好ましくは、電流測定回路１５が、分散型無機ＥＬ素子４ｃに供給される交流電流を測定し、この交流電流の測定値にもとづいて、制御部（図示せず）がデータ線駆動回路１１、走査線駆動回路１２及び電源線制御回路１３ａの少なくとも一つ以上を制御するとよい。このようにすると、分散型無機ＥＬ素子４ｃに供給される交流電流を測定でき、この測定値にもとづいて、データ線駆動回路１１、走査線駆動回路１２及び電源線制御回路１３ａの少なくとも一つ以上が制御されるので、好適な駆動電流を分散型無機ＥＬ素子４ｃに供給することができる。
【０１６９】
次に、画素１０ｃの構成について、図面を参照して説明する。
図４０は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置の画素の構成を説明するための概略ブロック図を示している。
同図において、画素１０ｃは、分散型無機ＥＬ素子４ｃに交流電流を供給する駆動トランジスタ３、この駆動トランジスタ３を制御するスイッチングトランジスタ２、駆動トランジスタ３のゲート電極３４にキャパシタ電圧を印加するためのキャパシタ６、キャパシタ線１６０、分散型無機ＥＬ素子４ｃに供給される交流電流を測定するための測定用トランジスタ５、及び、交流電流により駆動される電気光学素子としての分散型無機ＥＬ素子４ｃを有している。また、スイッチングトランジスタ２、駆動トランジスタ３及び測定用トランジスタ５は、薄膜トランジスタとして、ＴＦＴ基板１００ｃ上に形成され、さらに、キャパシタ６及び分散型無機ＥＬ素子４ｃの画素電極３８もＴＦＴ基板１００ｃ上に形成される
【０１７０】
スイッチングトランジスタ２は、ゲート線２１を介して走査線１２０と接続され、ソース線２２を介してデータ線１１０と接続され、ドレイン線２３が、駆動トランジスタ３のゲート線３１及びキャパシタ６の第一電極６１と並列に接続されている。また、キャパシタ６の第二電極６２は、キャパシタ線１６０と接続されており、キャパシタ線１６０は接地又は接地に相当する接続がなされていることが好ましい。
また、駆動トランジスタ３は、ソース線３２を介してＥＬ駆動線１３０と接続され、ドレイン線３３を介して、分散型無機ＥＬ素子４ｃ及び測定用トランジスタ５のソース線５２と並列に接続されている。
さらに、測定用トランジスタ５は、ゲート線５１が走査線１２０と接続され、ドレイン線５３が測定線１５０と接続されている。
【０１７１】
次に、ＴＦＴ基板１００ｃの動作について、図４０を用いて説明する。
上記構成のＴＦＴ基板１００ｃは、走査線１２０に走査信号が入力されると、スイッチングトランジスタ２のゲート電極３４にゲート信号（走査信号）が入力され、スイッチングトランジスタ２がｏｎの状態となるとともに、走査線１２０から測定用トランジスタ５のゲート電極５４にゲート信号（走査信号）が入力され、測定用トランジスタ５がｏｎの状態となる。
【０１７２】
続いて、データ線１１０からデータ信号（駆動トランジスタ３のゲート電圧（直流電圧））が駆動トランジスタ３のゲート電極３４に印加され、駆動トランジスタ３がｏｎの状態となるとともに、キャパシタ６に、データ線１１０からのデータ信号に応じた電荷が蓄えられる。この際、駆動トランジスタ３のゲート電極３４に印加されたゲート電圧に応じて、駆動トランジスタ３のソース・ドレイン間の抵抗値が決定され、ＥＬ駆動線１３０から、ソース・ドレイン間の抵抗値に応じた駆動電流がドレイン線３３に供給される。ここで、測定用トランジスタ５は、ｏｎ状態にあるので、上記駆動電流（測定電流Ｉ（ｍ×（ｎ−１）））は、分散型無機ＥＬ素子４ｃにほとんど流れることなく、測定用トランジスタ５のソース線５２及びドレイン線５３を経由して、測定線１５０に流れる。
【０１７３】
次に、電流測定回路１５は、上記測定電流Ｉ（ｍ×（ｎ−１））を測定し、制御部が、測定電流Ｉ（ｍ×（ｎ−１））の測定値にもとづいて、データ線駆動回路１１を制御する。すなわち、制御部は、測定値が所定の予定値より小さい場合、データ線１１０へのデータ信号の電圧を上げ、これにより、駆動トランジスタ３のソース・ドレイン間の抵抗値が低くなり、駆動電流が増加する。これに対し、測定値が所定の予定値より大きい場合、データ線１１０へのデータ信号の電圧を下げ、これにより、駆動トランジスタ３のソース・ドレイン間の抵抗値が高くなり、駆動電流が減少する。制御部が上記制御を繰り返すことにより、測定値が所定の予定値とほぼ同じ値となる。
【０１７４】
次に、測定値が所定の予定値とほぼ同じ値となると、走査線駆動回路１２が、走査線１２０への走査信号の出力を停止する。この停止により、スイッチングトランジスタ２及び測定用トランジスタ５がｏｆｆの状態となる。スイッチングトランジスタ２がｏｆｆの状態になると、データ線１１０から駆動トランジスタ３にゲート電圧を印加させることができなくなるが、キャパシタ６に蓄えられた電荷によって、データ線１１０から印加されていたゲート電圧と同じ電圧が、駆動トランジスタ３のゲート電極３４に印加される。すなわち、スイッチングトランジスタ２がｏｎ状態の間、データ線１１０からキャパシタ６の第二電極６２に直流電圧が印加され、さらに、キャパシタ６の第一電極６１がキャパシタ線１６０と接続されていることによって、キャパシタ６に電荷が蓄えられており、キャパシタ６によってゲート電極３４にゲート電圧が印加される。なお、キャパシタ６の第二電極６２は、キャパシタ線１６０と接続されているので、駆動電流（交流電流）の影響を受けることはない。このため、ＴＦＴ基板１００ｃは、交流電流制御用ＴＦＴ基板と呼称される。また、このＴＦＴ基板１００ｃは、直流電流制御用ＴＦＴ基板としても使用することができる。
【０１７５】
そして、駆動トランジスタ３が、キャパシタ６によりｏｎ状態に維持され、測定用トランジスタ５がｏｆｆ状態となっているので、ＥＬ駆動線１３０から交流電流が、駆動トランジスタ３を経由して、分散型無機ＥＬ素子４ｃに供給される。
この交流電流は、上記測定電流Ｉ（ｍ×（ｎ−１））と同じであり、制御部によって制御された所定の予定値とほぼ同じ駆動電流が、分散型無機ＥＬ素子４ｃに供給され、この駆動電流に応じた輝度で分散型無機ＥＬ素子４ｃが発光する。
なお、上記駆動電流を変更した場合は、走査線１２０に走査信号を出力し、変更したい駆動電流に応じたデータ信号をデータ線１１０に出力する。
【０１７６】
次に、分散型無機ＥＬ表示装置１ｃは、画素１０ｃ´に対して、画素１０ｃとほぼ同様な動作を行うことができ、これにより、全ての画素１０ｃに対して、駆動トランジスタ３の特性が変化（劣化）した場合であっても、所定の予定値とほぼ同じ駆動電流を供給することができる。したがって、分散型無機ＥＬ表示装置１ｃは、優れた品質の画像を提供することができる。
なお、本実施形態の分散型無機ＥＬ表示装置１ｃは、制御部が、各画素１０ｃの所定の予定値を記憶する記憶手段と、測定値と所定の予定値との差を算出する演算処理部を備え、測定値が所定の予定値とほぼ同じ値となるように制御しているが、制御方法はこの方法に限定されるものではなく、様々な制御方法を採用することができる。
【０１７７】
このように、本実施形態の分散型無機ＥＬ表示装置１ｃは、交流電流によって駆動される分散型無機ＥＬ素子４ｃに対して、電流測定回路１５によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができるので、優れた品質の画像を提供することができる。なお、本実施形態では、交流電流駆動型の電気光学素子として、分散型無機ＥＬ素子４ｃを用いているが、これに限定されるものではなく、たとえば、直流電流駆動型及び／又は交流電流駆動型の電気光学素子に広く適用することができる。
また、本実施形態の分散型無機ＥＬ表示装置１ｃは、駆動トランジスタ３の活性層を、酸化物半導体層としてのｎ型酸化物半導体層３７１としてある。このようにすると、駆動トランジスタ３に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３の活性層にアモルファスＳｉやポリＳｉ半導体を用いたものと比べると、その性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００ｃの耐久性を向上させることができる。したがって、分散型無機ＥＬ表示装置１ｃの寿命を大きく延ばすことができる。
【０１７８】
なお、本実施形態の表示装置１ｃは、駆動トランジスタ３の活性層として、アモルファスＳｉやポリＳｉ半導体を用いた場合であっても、直流駆動型の電気光学素子又は交流駆動型の電気光学素子のいずれにも対応することができる点で、極めて有用である。また、交流電流を電気光学素子に供給する場合、高周波の電力をも供給できる点でも有用である。さらに、従来の技術では、スキャンごとの電圧を反転させたり、走査線ごとに電圧を反転させて交流駆動したりしていたが、これらを行わなくてもすむ点で、有用である。
次に、上記ＴＦＴ基板１００ｃの製造方法及び構成について、図面を参照して説明する。まず、ＴＦＴ基板１００ｃの製造方法について説明する。
【０１７９】
[電流制御用ＴＦＴ基板の製造方法の第三実施形態]
図４１は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項１２に対応している。
同図において、まず、基板上に、金属層２１０及び第一のレジスト２１１をこの順に積層し、第一のマスク２１２によって、走査線１２０、キャパシタ線１６０、キャパシタ６の第二電極６２、スイッチングトランジスタ２のゲート電極２４及びゲート線２１、並びに、測定用トランジスタ５のゲート電極５４及びゲート線５１を形成する（ステップＳ１ｃ）。
次に、第一のマスク２１２を用いた処理について、図面を参照して説明する。
【０１８０】
（第一のマスクを用いた処理）
図４２は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第一のマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／第一のレジスト塗布／露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジスト剥離された断面図を、（ｃ）は第一のレジストが剥離された後のＴＦＴ基板の要部の平面図を示している。
同図（ａ）において、まず、透光性のガラス基板１０１が用意される。
【０１８１】
まず、ガラス基板１０１上に、Ａｌ（アルミニウム）とＭｏ（モリブデン）をこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約２５０ｎｍ、５０ｎｍに積層し、走査線１２０、キャパシタ線１６０、キャパシタ６の第二電極６２、ゲート電極２４及びゲート線２１を形成するための、導電体層としての金属層２１０を形成する。
続いて、金属層２１０上に、第一のレジスト２１１が塗布され、第一のマスク２１２を用いて、ホトリソグラフィー法により、所定の形状に第一のレジスト２１１を形成する。
【０１８２】
次に、同図（ｂ）に示すように、金属層２１０を、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて第一のエッチングし、走査線１２０、キャパシタ線１６０、キャパシタ６の第二電極６２、ゲート線２１，５１及びゲート電極２４，５４を形成する（ステップＳ１ｃ）。
続いて、第一のレジスト２１１をアッシングすると、同図（ｃ）に示すように、ガラス基板１０１上に、走査線１２０、キャパシタ線１６０、このキャパシタ線１６０と接続されたキャパシタ６の第二電極６２、並びに、走査線１２０と接続されたゲート線２１，５１及びゲート電極２４，５４が露出する。同図（ｂ）に示す、走査線１２０は、同図（ｃ）におけるＡｃ−Ａｃ断面を示しており、スイッチングトランジスタ２のゲート電極２４、測定用トランジスタ５のゲート電極５４、第一電極６１は、Ｂｃ−Ｂｃ断面を示している。
【０１８３】
次に、図４１に示すように、ガラス基板１０１、走査線１２０、キャパシタ線１６０、キャパシタ６の第二電極６２、ゲート線２１，５１及びゲート電極２４，５４上に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜２０を膜厚約３００ｎｍ堆積する（ステップＳ２ｃ）。このゲート絶縁膜２０は、スイッチングトランジスタ２、測定用トランジスタ５及びキャパシタ６用のゲート絶縁膜２０として形成される。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０１８４】
次に、図４１に示すように、α−Ｓｉ：Ｈ（ｉ）膜２７１、α−Ｓｉ：Ｈ（ｎ）膜２７２、導電体層としての金属層２７３及び第二のレジスト２７４を積層し、第二のハーフトーンマスク２７５ｃによって、データ線１１０、キャパシタ６の第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、チャンネル部２７、ドレイン電極２６及びドレイン線２３、並びに、駆動トランジスタ３のゲート線３１及びゲート電極３４を形成する（ステップＳ３ｃ）。
次に、第二のハーフトーンマスク２７５ｃを用いた処理について、図面を参照して説明する。
【０１８５】
（第二のハーフトーンマスクを用いた処理）
図４３は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／α−Ｓｉ：Ｈ（ｉ）膜成膜／α−Ｓｉ：Ｈ（ｎ）膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第二のエッチング／第二のレジストの再形成された断面図を、（ｃ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、ゲート絶縁膜２０上に、まず、アモルファスＳｉ（ケイ素）の絶縁層としてのα−Ｓｉ：Ｈ（ｉ）膜２７１を膜厚約３５０ｎｍ積層する。この際、放電ガスとして、ＳｉＨ４−Ｎ２系の混合ガスを用いる。
次に、アモルファスＳｉのｎ型半導体層としてのα−Ｓｉ：Ｈ（ｎ）膜２７２を、ＳｉＨ４−Ｈ２−ＰＨ３系の混合ガスを用いて膜厚約３００ｎｍ堆積する。続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる金属層２７３を形成する。
【０１８６】
次に、金属層２７３上に、第二のレジスト２７４が塗布され、第二のハーフトーンマスク２７５ｃ及びハーフトーン露光によって、第二のレジスト２７４を所定の形状に形成する。すなわち、第二のレジスト２７４は、データ線１１０、キャパシタ６の第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ゲート電極２４、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４を覆い、かつ、ハーフトーンマスク部２７６によって、チャンネル部２７を覆う部分が他の部分より薄い形状に形成される。
【０１８７】
次に、同図（ｂ）に示すように、第二のエッチングとして、まず、第二のレジスト２７４、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層２７３をエッチングする。続いて、α−Ｓｉ：Ｈ（ｎ）膜２７２及びα−Ｓｉ：Ｈ（ｉ）膜２７１に対して、ＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２０）を用いたウェットエッチングを併用してエッチングし、データ線１１０、キャパシタ６の第一電極６１、測定線１５０、ソース線２２、ドレイン線２３、ゲート線３１及びゲート電極３４を形成する。ここで、キャパシタ６は、ゲート絶縁膜２０によって絶縁されている。
【０１８８】
続いて、上記第二のレジスト２７４をアッシングし、チャンネル部２７の上方の金属層２７３が露出し、かつ、データ線１１０、第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４が覆われる形状に、第二のレジスト２７４を再形成する。
【０１８９】
次に、同図（ｃ）に示すように、第三のエッチングとして、再形成された第二のレジスト２７４、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層２７３をエッチングし、ソース電極２５及びドレイン電極２６を形成する。さらに、α−Ｓｉ：Ｈ（ｎ）膜２７２に対して、ＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２０）を用いたウェットエッチングを併用してエッチングし、α−Ｓｉ：Ｈ（ｉ）膜２７１からなるチャンネル部２７を形成するとともに、スイッチングトランジスタ２のソース電極２５及びドレイン電極２６を形成する（ステップＳ３ｃ）。
【０１９０】
続いて、再形成された第二のレジスト２７４をアッシングすると、同図（ｃ）に示すように、ゲート絶縁膜２０上に、データ線１１０、第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、チャンネル部２７、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４が露出する。図４３（ｃ）に示す、データ線１１０、キャパシタ線１６０、第一電極６１、測定線１５０、スイッチングトランジスタ２のソース線２２、ソース電極２５、ゲート電極２４、チャンネル部２７、ドレイン電極２６、ドレイン線２３、駆動トランジスタ３のゲート線３１、ゲート電極３４は、図４４におけるＣｃ−Ｃｃ断面を示している。
【０１９１】
次に、図４１に示すように、ガラス基板１０１の上方に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜３０を膜厚約３００ｎｍ堆積する（ステップＳ４ｃ）。このゲート絶縁膜３０は、駆動トランジスタ３及び測定用トランジスタ５用のゲート絶縁膜３０として形成される。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０１９２】
次に、図４１に示すように、ゲート絶縁膜３０上に、酸化物半導体層としてのｎ型酸化物半導体層３７１及び第三のレジスト３７２を積層し、第三のハーフトーンマスク３７３ａによって、駆動トランジスタ３及び測定用トランジスタ５の活性層、並びに、測定線１５０のコンタクトホール１５５を形成する（ステップＳ５ａ）。
次に、第三のハーフトーンマスク３７３ａを用いた処理について、図面を参照して説明する。
【０１９３】
（第三のハーフトーンマスクを用いた処理）
図４５は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
同図において、ゲート絶縁膜３０上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３：ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１００℃未満の条件にて、膜厚約１５０ｎｍのｎ型酸化物半導体層３７１を成膜する。この条件では、ｎ型酸化物半導体層３７１は、非晶質膜として得られる。
【０１９４】
続いて、ｎ型酸化物半導体層３７１上に、第三のレジスト３７２を塗布し、第三のハーフトーンマスク３７３ａ及びハーフトーン露光技術を用いて、第三のレジスト３７２を所定の形状に形成する。すなわち、第三のレジスト３７２は、コンタクトホール１５５の上方を除くガラス基板１０１の上方全面を覆い、かつ、ハーフトーンマスク部３７３１によって、ゲート電極３４及びドレイン線５３を覆う部分が他の部分より厚い形状に形成される。
【０１９５】
次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、さらに、第三のレジスト３７２及びＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、ゲート絶縁膜３０をエッチングし、コンタクトホール１５５を形成する。
続いて、第三のレジスト３７２をアッシングし、ゲート電極３４及びドレイン線５３が覆われる形状に、第三のレジスト３７２を再形成する。
【０１９６】
図４６は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
同図において、第五のエッチングとして、再形成された第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、ｎ型酸化物半導体層３７１からなる駆動トランジスタ３及び測定用トランジスタ５の活性層を形成する。続いて、第三のレジスト３７２をアッシングし、ｎ型酸化物半導体層３７１を露出させる。図４６に示すゲート電極３４、キャパシタ６、ゲート電極５４、ｎ型酸化物半導体層３７１及びコンタクトホール１５５は、図４７におけるＤｃ−Ｄｃ断面を示している。
また、ｎ型酸化物半導体層３７１を形成したところで、約１８０℃以上の温度にて、ＴＦＴ基板１００ｃを熱処理し、ｎ型酸化物半導体３７１の活性層を結晶化する。
【０１９７】
次に、図４１に示すように、酸化物導電体層としての酸化物透明導電体層３７４、補助導電体層（補助金属層）としての金属層３７５及び第四のレジスト３７６を積層し、第四のハーフトーンマスク３７７ｃによって、ＥＬ駆動線１３０、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を形成する（ステップＳ６ｃ）。
次に、第四のハーフトーンマスク３７７ｃを用いた処理について、図面を参照して説明する。
【０１９８】
（第四のハーフトーンマスクを用いた処理）
図４８は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジストの再形成された断面図を示している。なお、同図では、理解しやすいように、ＥＬ駆動線１３０を省略してある。
同図（ａ）において、露出したゲート絶縁膜３０及びｎ型酸化物半導体層３７１上に、まず、酸化インジウム−酸化スズ−酸化亜鉛（Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝約６０：２０：２０ｗｔ％）ターゲットを用いて、高周波スパッタリング法により、酸素約１％、アルゴン約９９％、さらに、酸化物透明導電体層３７４を結晶化させない条件で厚み約１２０ｎｍの酸化物透明導電体層３７４を形成する。
【０１９９】
続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる補助導電体層としての金属層３７５を形成する。
次に、金属層３７５上に、第四のレジスト３７６が塗布され、第四のハーフトーンマスク３７７ｃ及びハーフトーン露光によって、第四のレジスト３７６を所定の形状に形成する。すなわち、第四のレジスト３７６は、ＥＬ駆動線１３０、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３を覆い、かつ、ハーフトーンマスク部３７８によって、画素電極３８を覆う部分が他の部分より薄い形状に形成される。
【０２００】
次に、同図（ｂ）に示すように、第六のエッチングとして、まず、第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングする。続いて、第四のレジスト３７６及び蓚酸水溶液を用いて、酸化物透明導電体層３７４をエッチングし、ＥＬ駆動線１３０、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を形成する（ステップＳ６ｃ）。
【０２０１】
続いて、上記第四のレジスト３７６をアッシングし、画素電極３８の上方の金属層３７５が露出し、かつ、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３が覆われる形状に、第四のレジスト３７６を再形成する。
【０２０２】
図４９は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、第七のエッチング／第四のレジスト剥離された断面図を示している。
同図において、第七のエッチングとして、再形成された第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングし、画素電極３８を露出させる。
【０２０３】
続いて、再形成された第四のレジスト３７６をアッシングすると、同図に示すように、ゲート絶縁膜３０上に、ＥＬ駆動線１３０、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３が露出する。図４９に示す、ＥＬ駆動線１３０、キャパシタ６、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３は、図５０におけるＥｃ−Ｅｃ、Ｅｃ´−Ｅｃ´、Ｅｃ´´−Ｅｃ´´断面を示している。
また、測定用トランジスタ５のドレイン線５３は、コンタクトホール１５５を介して測定線１５０と接続されている。
【０２０４】
次に、図４１に示すように、保護用絶縁膜４０及び第五のレジスト４１を積層し、第五のマスク４２ｃによって、走査線用パッド１２４、データ線用パッド１１４、ＥＬ駆動線用パッド１３４、測定線用パッド１５４、キャパシタ線用パッド１６４及び画素電極３８を露出させる（ステップＳ７ｃ）。
次に、第五のマスク４２ｃを用いた処理について、図面を参照して説明する。
【０２０５】
（第五のマスクを用いた処理）
図５１は、本発明の第三実施形態にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第八のエッチング／第五のレジスト剥離された断面図を示している。
同図（ａ）において、ガラス基板１０１の上方に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜である保護用絶縁膜４０を膜厚約２５０ｎｍ堆積する。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０２０６】
次に、保護用絶縁膜４０上に、第五のレジスト４１を塗布し、第五のマスク４２ｃ及び露光技術を用いて、画素電極３８、データ線用パッド１１４、走査線用パッド１２４、測定線用パッド１５４、キャパシタ線用パッド１６４及びＥＬ駆動線用パッド１３４の上方に、開口部を有する第五のレジスト４１を形成する。なお、同図において、データ線用パッド１１４、走査線用パッド１２４、ＥＬ駆動線用パッド１３４、キャパシタ線用パッド１６４及び測定線用パッド１５４を省略してある（なお、データ線用パッド１１４、走査線用パッド１２４及びＥＬ駆動線用パッド１３４については、図１２参照。また、測定線用パッド１５４は、データ線用パッド１１４とほぼ同様である。さらに、キャパシタ線用パッド１６４は、走査線用パッド１２４とほぼ同様である。）。
続いて、第八のエッチングとして、ＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、保護用絶縁膜４０、ゲート絶縁膜３０、ゲート絶縁膜２０をエッチングし、画素電極３８、データ線用パッド１１４、走査線用パッド１２４、測定線用パッド１５４、キャパシタ線用パッド１６４及びＥＬ駆動線用パッド１３４を露出させる（ステップＳ７ｃ）。
【０２０７】
続いて、再形成された第五のレジスト４１をアッシングすると、同図に示すように、保護用絶縁膜４０が露出する。図５１（ｂ）に示す、ＥＬ駆動線１３０、キャパシタ６、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３は、図５２におけるＦｃ−Ｆｃ、Ｆｃ´−Ｆｃ´、Ｆｃ´´−Ｆｃ´´断面を示している。
なお、本実施形態では、スイッチングトランジスタ２、駆動トランジスタ３、キャパシタ６、測定用トランジスタ５及び画素電極３８の位置や形状を、理解しやすい位置や形状としてあるが、これに限定されるものではない。
【０２０８】
このように、本実施形態の電流制御用ＴＦＴ基板１００ｃの製造方法によれば、交流電流によって駆動される分散型無機ＥＬ素子４ｃに対して、電流測定回路１５によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができるので、優れた品質の画像を提供することができる。また、駆動トランジスタ３及び測定用トランジスタ５の活性層をｎ型酸化物半導体層３７１としてあるので、駆動トランジスタ３及び測定用トランジスタ５に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３及び測定用トランジスタ５の性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００ｃの耐久性を向上させることができる。また、第四のハーフトーンマスク３７７ｃを用いて、ＥＬ駆動線１３０、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を製造することができ、使用するマスク数を削減できるので、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。さらに、保護用絶縁膜４０が形成されているので、ＴＦＴ基板１００ｃに、分散型無機ＥＬ材料，電極及び保護膜を設けることにより、分散型無機ＥＬ表示装置１ｃを容易に得ることができる。
次に、上記ＴＦＴ基板１００ｃの構成について、図面を参照して説明する。
【０２０９】
［電流制御用ＴＦＴ基板の第三実施形態］
本実施形態のＴＦＴ基板１００は、図３９に示すように、ガラス基板１０１に、ｍ（列：ｍは自然数）×ｎ（行：ｎは自然数）個の画素１０ｃがマトリクス状に配設されている。
また、行方向（水平方向）に、ｎ本の走査線１２１、１２２…１２３が形成され、たとえば、第ｎの走査線１２３は、第ｎ行に配設されたｍ個の画素１０ｃと並列に接続されている。
さらに、行方向（水平方向）に、ｎ本のＥＬ駆動線１３１ａ、１３２ａ…１３３ａが形成され、たとえば、第ｎのＥＬ駆動線１３３を介して、第ｎ行に配設されたｍ個の画素１０ｃと並列に接続されている。
また、行方向（水平方向）に、ｎ本のキャパシタ線１６０が形成され、たとえば、第ｎのキャパシタ線１６０を介して、第ｎ行に配設されたｍ個の画素１０ｃと並列に接続されている。
さらに、列方向（垂直方向）に、ｍ本のデータ線１１１、１１２…１１３が形成され、たとえば、第ｍのデータ線１１３を介して、第ｍ列に配設されたｎ個の画素１０ｃと並列に接続されている。
また、列方向（垂直方向）に、ｍ本の測定線１５１、１５２…１５３が形成され、たとえば、第ｍのＥＬ駆動線１３３を介して、第ｍ列に配設されたｎ個の画素１０ｃと並列に接続されている。
【０２１０】
また、各画素１０ｃは、図５２に示すように、電気光学素子である分散型無機ＥＬ素子４ｃ（図４０参照）に電流を供給する駆動トランジスタ３と、この駆動トランジスタ３を制御するスイッチングトランジスタ２と、駆動トランジスタ３のｏｎ状態を維持するためのキャパシタ６と、分散型無機ＥＬ素子４ｃ（図４０参照）に供給される電流を測定するための測定用トランジスタ５を有している。
【０２１１】
スイッチングトランジスタ２は、図４３及び図４４に示すように、ゲート線２１を介して走査線１２０と接続されたゲート電極２４と、ゲート電極２４上に形成されたゲート絶縁膜２０と、このゲート絶縁膜２０上に形成された活性層としてのα−Ｓｉ：Ｈ（ｉ）膜２７１およびα−Ｓｉ：Ｈ（ｎ）膜２７２と、ソース線２２を介してデータ線１１０と接続されたソース電極２５と、ドレイン線２３及びゲート線３１を介して駆動トランジスタ３のゲート電極３４と接続され、かつ、ドレイン線２３を介してキャパシタ６の第一電極６１と接続されたドレイン電極２６を備えている。
【０２１２】
キャパシタ６は、第一電極６１と第二電極６２の間に、絶縁層としてのゲート絶縁膜２０が積層されており、ｏｎ状態のスイッチングトランジスタ２を介して、第一電極６１にデータ線１１０から直流電圧が印加され、さらに、第二電極６２がキャパシタ線１６０と接続されているので、第一電極６１には、データ線１１０から印加された直流電圧に相当する電荷が蓄積される。したがって、スイッチングトランジスタ２がｏｆｆされても、第一電極６１に蓄えられた電荷によって、データ線１１０から直流電圧が印加されていたときと同じ状態で、スイッチングトランジスタ２のｏｎ状態が維持される。
【０２１３】
駆動トランジスタ３は、図４９及び図５０に示すように、ゲート電極３４と、ゲート電極３４上に形成されたゲート絶縁膜３０と、このゲート絶縁膜３０上に形成された活性層としてのｎ型酸化物半導体層３７１と、ソース線３２を介してＥＬ駆動線１３０と接続されたソース電極３５と、ドレイン線３３を介して画素電極３８と接続され、かつ、ドレイン線３３及びソース線５２を介して測定用トランジスタ５のソース電極５５と接続されたドレイン電極３６を備えている。
【０２１４】
また、駆動トランジスタ３は、ソース線３２、ソース電極３５、ドレイン電極３６、ドレイン線３３が、酸化物透明導電体層３７４からなり、この酸化物透明導電体層３７４が、分散型無機ＥＬ素子４ｃの画素電極３８を兼ねている。このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。なお、「酸化物透明導電体層３７４が、画素電極３８を兼ねる」とは、形成された酸化物透明導電体層３７４が、画素電極３８としての機能を有することをいう。
【０２１５】
測定用トランジスタ５は、図４９及び図５０に示すように、ゲート線５１を介して走査線１２０と接続されたゲート電極５４と、ゲート電極５４上に形成されたゲート絶縁膜２０及びゲート絶縁膜３０と、このゲート絶縁膜３０上に形成された活性層としてのｎ型酸化物半導体層３７１と、ソース電極５５と、一部がコンタクトホール１５５内に形成されたドレイン線５３を介して測定線１５０と接続されたドレイン電極５６を備えている。
【０２１６】
また、好ましくは、ＥＬ駆動線１３０、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３の上方に、補助導電体層としての金属層３７５を形成するとよい。このようにすると、各線や電極の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。
【０２１７】
このように、本実施形態のＴＦＴ基板１００ｃは、分散型無機ＥＬ素子４ｃのように交流電流駆動型の電気光学素子に使用され、交流電流によって駆動される分散型無機ＥＬ素子４ｃに対して、電流測定回路１５によって測定された、所定の予定値とほぼ同じ値の駆動電流を供給することができるので、優れた品質の画像を提供することができる。また、駆動トランジスタ３及び測定用トランジスタ５の活性層をｎ型酸化物半導体層３７１としてあるので、駆動トランジスタ３及び測定用トランジスタ５に大きな電流や大電力を投入した場合であっても、駆動トランジスタ３の性能劣化が小さく、安定性に優れるとともに、ＴＦＴ基板１００ｃの耐久性を向上させることができる。
【０２１８】
また、上述した分散型無機ＥＬ表示装置の第三実施形態、電流制御用ＴＦＴ基板の製造方法の第三実施形態、及び、電流制御用ＴＦＴ基板の第三実施形態は、様々な応用例を有している。
たとえば、上記電流制御用ＴＦＴ基板の製造方法の第三実施形態では、データ線用パッド１１４、走査線用パッド１２４、ＥＬ駆動線用パッド１３４及び測定線用パッド１５４は、ゲート絶縁膜３０の下方に形成されるが、これに限定されるものではなく、たとえば、保護用絶縁膜４０の下方であって、かつ、ゲート絶縁膜３０の上方に（すなわち、保護用絶縁膜４０により接近した上方に）、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、ＥＬ駆動線用パッド１３４及び測定線用パッド１５４ｂを形成してもよい。
次に、上記電流制御用ＴＦＴ基板の製造方法の第三実施形態にかかる応用例について、図面を参照して説明する。
【０２１９】
[電流制御用ＴＦＴ基板の製造方法の応用例]
図５３は、本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。なお、本応用例の製造方法は、請求項１３に対応している。
同図において、本応用例のＴＦＴ基板の製造方法は、上述した第三実施形態と比べて、ステップＳ５ｄにおいて、上記ステップＳ５ａ（図４１参照）に加え、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´、キャパシタ線用パッド１６４ｄの開口部１６４ｄ´を形成し、さらに、ステップＳ６ｄにおいて、上記ステップＳ６ｃに加え、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄを形成する点が相違する。他の方法は第二実施形態とほぼ同様としてある。
したがって、図５３において、図４１と同様の方法については同一の符号を付して、その詳細な説明を省略する。
【０２２０】
ステップＳ５ｄでは、図５３に示すように、ゲート絶縁膜３０上に、酸化物半導体層としてのｎ型酸化物半導体層３７１及び第三のレジスト３７２を積層し、第三のハーフトーンマスク３７３ｄによって、駆動トランジスタ３及び測定用トランジスタ５の活性層、並びに、測定線１５０のコンタクトホール１５５、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´、キャパシタ線用パッド１６４ｄの開口部１６４ｄ´を形成する。
次に、ステップＳ５ｄにおける第三のハーフトーンマスク３７３ｄを用いた処理について、図面を参照して説明する。
【０２２１】
（第三のハーフトーンマスクを用いた処理）
図５４は、本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
なお、ステップＳ５ｄの、駆動トランジスタ３及び測定用トランジスタ５の活性層の形成方法は、第二実施形態のステップＳ５ａとほぼ同様である（図４５，４６参照）。したがって、図５４においては、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´、キャパシタ線用パッド１６４ｄの開口部１６４ｄ´について図示している。
同図において、ゲート絶縁膜３０上に、ｎ型酸化物半導体層３７１を成膜し、続いて、ｎ型酸化物半導体層３７１上に、第三のレジスト３７２を塗布し、第三のハーフトーンマスク３７３ｄ及びハーフトーン露光技術を用いて、第三のレジスト３７２を所定の形状に形成する。すなわち、第三のレジスト３７２は、コンタクトホール１５５、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´、キャパシタ線用パッド１６４ｄの開口部１６４ｄ´の上方を除くガラス基板１０１の上方を覆い、かつ、ハーフトーンマスク部３７３１によって、ゲート電極３４及びゲート電極５４を覆う部分より薄い形状に形成される。
【０２２２】
次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、さらに、第三のレジスト３７２及びＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、ゲート絶縁膜３０をエッチングし、コンタクトホール１５５、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´、キャパシタ線用パッド１６４ｄの開口部１６４ｄ´を形成する。
続いて、第三のレジスト３７２をアッシングし、ゲート電極３４及びゲート電極５４が覆われる形状に、第三のレジスト３７２を再形成する。
【０２２３】
図５５は、本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、第五のエッチング／第三のレジスト剥離された断面図を示している。
同図において、第五のエッチングとして、再形成された第三のレジスト３７２及び蓚酸水溶液を用いて、ｎ型酸化物半導体層３７１をエッチングし、ｎ型酸化物半導体層３７１からなる駆動トランジスタ３及び測定用トランジスタ５の活性層を形成するとともに、ゲート絶縁膜３０を露出させる。続いて、第三のレジスト３７２をアッシングし、ｎ型酸化物半導体層３７１を露出させる。図５５に示すデータ線用パッド１１４ｂの開口部１１４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、キャパシタ線用パッド１６４ｄの開口部１６４ｄ´は、図５６におけるＤｄ−Ｄｄ断面を示している。
【０２２４】
次に、図５３に示すように、酸化物透明導電体層３７４、金属層３７５及び第四のレジスト３７６を積層し、第四のハーフトーンマスク３７７によって、ＥＬ駆動線１３０、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を形成する（ステップＳ６ｄ）。
次に、第四のハーフトーンマスク３７７を用いた処理について、図面を参照して説明する。
【０２２５】
（第四のハーフトーンマスクを用いた処理）
図５７は、本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第四のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／金属層成膜／第四のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジストの再形成／第七のエッチング／第四のレジスト剥離された断面図を示している。
なお、ステップＳ６ｄの、駆動トランジスタ３及び測定用トランジスタ５の製造方法は、第二実施形態のステップＳ６ｃとほぼ同様である（図４８，４９参照）。したがって、図５７においては、データ線用パッド１１４ｂの開口部１１４ｂ´、走査線用パッド１２４ｂの開口部１２４ｂ´、測定線用パッド１５４ｂの開口部１５４ｂ´、キャパシタ線用パッド１６４ｄの開口部１６４ｄ´について図示している。
同図（ａ）において、露出したゲート絶縁膜３０及びｎ型酸化物半導体層３７１上に、まず、酸化インジウム−酸化スズ−酸化亜鉛（Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝約６０：２０：２０ｗｔ％）ターゲットを用いて、高周波スパッタリング法により、酸素約１％、アルゴン約９９％、さらに、酸化物透明導電体層３７４を結晶化させない条件で厚み約１２０ｎｍの酸化物透明導電体層３７４を形成する。
【０２２６】
続いて、ＭｏとＡｌとＭｏを、これらの順に高周波スパッタリング法を用いて膜厚約５０ｎｍ、２５０ｎｍ、５０ｎｍ積層し、Ｍｏ層／Ａｌ層／Ｍｏ層からなる補助導電体層としての金属層３７５を形成する。
次に、金属層３７５上に、第四のレジスト３７６が塗布され、第四のハーフトーンマスク３７７及びハーフトーン露光によって、第四のレジスト３７６を所定の形状に形成する。すなわち、第四のレジスト３７６は、ＥＬ駆動線１３０、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３を覆い、かつ、ハーフトーンマスク部３７８によって、画素電極３８を覆う部分が他の部分より薄い形状に形成される。
【０２２７】
次に、同図（ｂ）に示すように、第六のエッチングとして、まず、第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングする。続いて、第四のレジスト３７６及び蓚酸水溶液を用いて、酸化物透明導電体層３７４をエッチングし、ＥＬ駆動線１３０、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３を形成する（ステップＳ６ｄ）。
【０２２８】
なお、ステップＳ６ｂにおいては、上述したように、上記第四のレジスト３７６をアッシングし、画素電極３８の上方の金属層３７５が露出し、かつ、ＥＬ駆動線１３０、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ、駆動トランジスタ３のソース線３２、ソース電極３５、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、ドレイン電極５６及びドレイン線５３が覆われる形状に、第四のレジスト３７６を再形成する。
そして、第七のエッチングとして、再形成された第四のレジスト３７６、並びに、燐酸、酢酸、硝酸及び水からなるエッチング液（体積比は、それぞれ９：８：１：２）を用いて、金属層３７５をエッチングし、画素電極３８を露出させる。
【０２２９】
続いて、再形成された第四のレジスト３７６をアッシングすると、同図に示すように、ゲート絶縁膜３０上に、ＥＬ駆動線１３０、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３が露出する。図５７に示す、ＥＬ駆動線１３０、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ、画素電極３８、駆動トランジスタ３のソース線３２、ソース電極３５、チャンネル部３７、ドレイン電極３６及びドレイン線３３、並びに、測定用トランジスタ５のソース線５２、ソース電極５５、チャンネル部５７、ドレイン電極５６及びドレイン線５３は、図５８におけるＥｄ−Ｅｄ断面を示している。
【０２３０】
（第五のマスクを用いた処理）
図５９は、本発明の第三実施形態の応用例にかかる分散型無機ＥＬ表示装置に使用させるＴＦＴ基板の製造方法の、第五のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第五のレジスト塗布／露光／現像された断面図を、（ｂ）は第八のエッチング／第五のレジスト剥離された断面図を示している。
同図（ａ）において、ガラス基板１０１の上方に、グロー放電ＣＶＤ（化学蒸着法）法により、窒化シリコン（ＳｉＮｘ）膜である保護用絶縁膜４０を膜厚約２５０ｎｍ堆積する。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
【０２３１】
次に、保護用絶縁膜４０上に、第五のレジスト４１を塗布し、第五のマスク４２及び露光技術を用いて、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ及びＥＬ駆動線用パッド１３４の上方に、開口部を有する第五のマスク４２を形成する。なお、同図において、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、ＥＬ駆動線用パッド１３４、キャパシタ線用パッド１６４ｄ及び測定線用パッド１５４ｂを図示してある（なお、その他の構造については、図５１参照）。
続いて、第八のエッチングとして、ＣＨＦ（ＣＦ４，ＣＨＦ３など）ガスを用いたドライエッチングにより、保護用絶縁膜４０、ゲート絶縁膜３０、ゲート絶縁膜２０をエッチングし、画素電極３８、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ及びＥＬ駆動線用パッド１３４を露出させる（ステップＳ７ｃ）。
【０２３２】
続いて、再形成された第五のレジスト４１をアッシングすると、同図に示すように、保護用絶縁膜４０が露出する。図５９（ｂ）に示す、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、キャパシタ線用パッド１６４ｄ及びＥＬ駆動線用パッド１３４は、図６０におけるＦｄ−Ｆｄ断面を示している。
【０２３３】
このように、本実施形態の電流制御用ＴＦＴ基板１００ｄの製造方法によれば、第三実施形態の製造方法とほぼ同様の効果を有するとともに、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ、１６４ｄ及びＥＬ駆動線用パッド１３４が、保護用絶縁膜４０のすぐ下層に形成されるので、データ線用パッド１１４ｂ、走査線用パッド１２４ｂ、測定線用パッド１５４ｂ，キャパシタ線用パッド１６４ｄ及びＥＬ駆動線用パッド１３４への接続性を向上させることができる。
【０２３４】
以上、本発明の電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法について、好ましい実施形態を示して説明したが、本発明に係る電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
たとえば、第一実施形態にかかるＴＦＴ基板１００の製造方法の応用例として、スイッチングトランジスタ２の活性層として、ｎ型酸化物半導体層を用いた応用例を説明したが、この応用は、第二実施形態及び第三実施形態、並びに、これらの応用例にかかるＴＦＴ基板の製造方法に対しても適用することができる。
また、第三実施形態にかかるＴＦＴ基板１００ｃは、分散型無機ＥＬ素子４ｃに対応した構成としてあるが、この構成に限定されるものではなく、たとえば、一枚のＴＦＴ基板が、該ＴＦＴ基板に混載された直流駆動型及び交流駆動型の電気光学素子を駆動させることも可能となり、様々なバリエーション（応用技術）を実現することができる。
さらに、第二実施形態及び第三実施形態の電気光学装置（有機ＥＬ表示装置１、分散型無機ＥＬ表示装置１ｃ）における回路構成は、上記構成に限定されるものではなく、たとえば、補足的な回路（予備用のキャパシタやトランジスタなど）を備えた構成としてもよい。
【産業上の利用可能性】
【０２３５】
本発明の電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法は、液晶素子、有機ＥＬ素子、無機ＥＬ素子などを用いた電気光学装置、及び、電流制御用ＴＦＴ基板の製造方法に限定されるものではなく、たとえば、液晶や有機ＥＬ以外の素材を用いた表示装置、あるいは、他の用途に使用されるＴＦＴ基板の製造方法としても、本発明を適用することが可能である。
【符号の説明】
【０２３６】
１，１ａ 有機ＥＬ表示装置
１ｃ 分散型無機ＥＬ表示装置
２，２´ スイッチングトランジスタ
３ 駆動トランジスタ
４ 有機ＥＬ素子
４ｃ 分散型無機ＥＬ素子
５ 測定用トランジスタ
６ キャパシタ
１０，１０ａ，１０ａ´，１０ｃ 画素
１１ データ線駆動回路
１２ 走査線駆動回路
１３，１３ａ 電源線制御回路
１５ 電流測定回路
２０ ゲート絶縁膜
２１ ゲート線
２２，２２´ ソース線
２３，２３´ ドレイン線
２４ ゲート電極
２５，２５´ ソース電極
２６，２６´ ドレイン電極
２７，２７´ チャンネル部
３０ ゲート絶縁膜
３１，３１´ ゲート線
３２ ソース線
３３ ドレイン線
３４，３４´ ゲート電極
３５ ソース電極
３６ ドレイン電極
３７ チャンネル部
４０ 保護用絶縁膜
４１ 第五のレジスト
４２，４２ｃ 第五のマスク
５１ ゲート線
５２ ソース線
５３ ドレイン線
５４ ゲート電極
５５ ソース電極
５６ ドレイン電極
５７ チャンネル部
６１ 第一電極
６２ 第二電極
１００，１００ａ，１００ｂ，１００ｃ ＴＦＴ基板
１０１ ガラス基板
１１０，１１０´ データ線
１１１ 第1のデータ線
１１２ 第２のデータ線
１１３ 第ｍのデータ線
１１４ データ線用パッド
１１４ｂ データ線用パッド
１１４ｂ´ 開口部
１２０，１２０ａ，１２０ａ´ 走査線
１２１ 第１の走査線
１２２ 第２の走査線
１２３ 第ｎの走査線
１２４ 走査線用パッド
１２４ｂ 走査線用パッド
１２４ｂ´ 開口部
１３０，１３０ａ，１３０ａ´ ＥＬ駆動線
１３１，１３１ａ 第１のＥＬ駆動線
１３２，１３２ａ 第２のＥＬ駆動線
１３３ 第ｍのＥＬ駆動線
１３３ａ 第ｎのＥＬ駆動線
１３４ ＥＬ駆動線用パッド
１５０ 測定線
１５１ 第１の測定線
１５２ 第２の測定線
１５３ 第ｍの測定線
１５４ 測定線用パッド
１５４ｂ 測定線用パッド
１５４ｂ´ 開口部
１５５ コンタクトホール
１６０ キャパシタ線
１６４，１６４ｄ キャパシタ線用パッド
１６４ｄ´ 開口部
２１０ 金属層
２１１ 第一のレジスト
２１２ 第一のマスク
２７１ α−Ｓｉ：Ｈ（ｉ）膜
２７１´ ｎ型酸化物半導体層
２７２ α−Ｓｉ：Ｈ（ｎ）膜
２７２´ 酸化物透明導電体層
２７３ 金属層
２７４ 第二のレジスト
２７５，２７５ａ，２７５ｃ 第二のハーフトーンマスク
２７６ ハーフトーンマスク部
３７１ ｎ型酸化物半導体層
３７２ 第三のレジスト
３７３ 第三のマスク
３７３ａ，３７３ｄ 第三のハーフトーンマスク
３７４ 酸化物透明導電体層
３７５ 金属層
３７６ 第四のレジスト
３７７，３７７ｃ 第四のハーフトーンマスク
３７８ ハーフトーンマスク部
３７３１ ハーフトーンマスク部
【特許請求の範囲】
【請求項１】
電流により駆動される電気光学素子と、この電気光学素子に電流を供給する駆動トランジスタと、この駆動トランジスタを制御するスイッチングトランジスタと、前記駆動トランジスタのゲート電極にキャパシタ電圧を印加するためのキャパシタと、前記電気光学素子に供給される電流を測定するための測定用トランジスタを備えた電気光学装置であって、
前記スイッチングトランジスタのゲート線が、前記スイッチングトランジスタを制御するための走査線と接続され、該スイッチングトランジスタのソース線が、前記電気光学素子へ供給される電流を制御するためのデータ線と接続され、該スイッチングトランジスタのドレイン線が、前記駆動トランジスタのゲート線及び前記キャパシタの第一電極と並列に接続され、
前記駆動トランジスタのソース線が、前記電気光学素子へ電流を供給するための駆動線と接続され、該駆動トランジスタのドレイン線が、前記電気光学素子、前記キャパシタの第二電極及び前記測定用トランジスタのソース線と並列に接続され、
前記測定用トランジスタのゲート線が、前記走査線と接続され、該測定用トランジスタのドレイン線が、前記電気光学素子へ供給される電流を測定するための測定線と接続されたことを特徴とする電気光学装置。
【請求項２】
前記電気光学素子を、直流電流駆動型の電気光学素子としたことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記直流電流駆動型の電気光学素子を、有機ＥＬ素子及び／又は直流駆動型無機ＥＬ素子としたことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
電流により駆動される電気光学素子と、この電気光学素子に電流を供給する駆動トランジスタと、この駆動トランジスタを制御するスイッチングトランジスタと、前記駆動トランジスタのゲート電極にキャパシタ電圧を印加するためのキャパシタと、前記電気光学素子に供給される電流を測定するための測定用トランジスタを備えた電気光学装置であって、
前記スイッチングトランジスタのゲート線が、前記スイッチングトランジスタを制御するための走査線と接続され、該スイッチングトランジスタのソース線が、前記電気光学素子へ供給される電流を制御するためのデータ線と接続され、該スイッチングトランジスタのドレイン線が、前記駆動トランジスタのゲート線及び前記キャパシタの第一電極と並列に接続され、
前記駆動トランジスタのソース線が、前記電気光学素子へ電流を供給するための駆動線と接続され、該駆動トランジスタのドレイン線が、前記電気光学素子及び前記測定用トランジスタのソース線と並列に接続され、
前記キャパシタの第二電極が、蓄えられた電荷を開放するためのキャパシタ線と接続され、
前記測定用トランジスタのゲート線が、前記走査線と接続され、該測定用トランジスタのドレイン線が、前記電気光学素子へ供給される電流を測定するための測定線と接続されたことを特徴とする電気光学装置。
【請求項５】
前記電気光学素子を、直流電流駆動型及び／又は交流電流駆動型の電気光学素子としたことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記直流電流駆動型及び／又は交流電流駆動型の電気光学素子を、直流駆動型無機ＥＬ素子、有機ＥＬ素子及び／又は交流駆動型無機ＥＬ素子としたことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記電気光学素子、駆動トランジスタ、スイッチングトランジスタ、キャパシタ及び測定用トランジスタからなる画素が、電流制御用ＴＦＴ基板に配設されたことを特徴とする請求項１〜６のいずれか一項に記載の電気光学装置。
【請求項８】
前記電流制御用ＴＦＴ基板を作動させるための、走査線駆動回路、データ線駆動回路、電源線制御回路及び電流測定回路を備え、前記電流測定回路が、前記電気光学素子に供給される電流を測定し、この電流の測定値にもとづいて、前記データ線駆動回路、走査線駆動回路及び電源線制御回路の少なくとも一つ以上が制御されることを特徴とする請求項１〜７のいずれか一項に記載の電気光学装置。
【請求項９】
基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、スイッチングトランジスタのゲート電極及びゲート線を形成する工程と、
スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、
アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、
駆動トランジスタ用のゲート絶縁膜を積層する工程と、
酸化物半導体層及び第三のレジストを積層し、第三のマスクによって、駆動トランジスタの活性層を形成する工程と、
酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、画素電極を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド及び画素電極を露出させる工程と
を有することを特徴とする電流制御用ＴＦＴ基板の製造方法。
【請求項１０】
基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と、
スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、
アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、
駆動トランジスタ、測定用トランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、
酸化物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホールを形成する工程と、
酸化物導電体層及び第四のレジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、キャパシタの第二電極、画素電極、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド、測定線用パッド及び画素電極を露出させる工程と
を有することを特徴とする電流制御用ＴＦＴ基板の製造方法。
【請求項１１】
基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と、
スイッチングトランジスタ用のゲート絶縁膜を積層する工程と、
アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、
駆動トランジスタ、測定用トランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、
酸化物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホール、データ線用パッドの開口部、走査線用パッドの開口部、測定線用パッドの開口部を形成する工程と、
酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、キャパシタの第二電極、画素電極、データ線用パッド、走査線用パッド、測定線用パッド、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド、測定線用パッド及び画素電極を露出させる工程と
を有することを特徴とする電流制御用ＴＦＴ基板の製造方法。
【請求項１２】
基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、キャパシタ線、キャパシタの第二電極、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と、
スイッチングトランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、
アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、
駆動トランジスタ及び測定用トランジスタ用のゲート絶縁膜を積層する工程と、
酸化物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホールを形成する工程と、
酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、画素電極、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド、測定線用パッド、キャパシタ線用パッド及び画素電極を露出させる工程と
を有することを特徴とする電流制御用ＴＦＴ基板の製造方法。
【請求項１３】
基板の上方に、導電体層及び第一のレジストを積層し、第一のマスクによって、走査線、キャパシタ線、キャパシタの第二電極、スイッチングトランジスタのゲート電極及びゲート線、並びに、測定用トランジスタのゲート電極及びゲート線を形成する工程と、
スイッチングトランジスタ及びキャパシタ用のゲート絶縁膜を積層する工程と、
アモルファスＳｉ（ケイ素）若しくは多結晶Ｓｉを有する活性層、又は、酸化物半導体層、導電体層及び第二のレジストを積層し、第二のハーフトーンマスクによって、データ線、キャパシタの第一電極、測定線、スイッチングトランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、駆動トランジスタのゲート線及びゲート電極を形成する工程と、
駆動トランジスタ及び測定用トランジスタ用のゲート絶縁膜を積層する工程と、
酸化物半導体層及び第三のレジストを積層し、第三のハーフトーンマスクによって、駆動トランジスタ及び測定用トランジスタの活性層、並びに、測定線のコンタクトホール、データ線用パッドの開口部、走査線用パッドの開口部、測定線用パッドの開口部、キャパシタ線用の開口部を形成する工程と、
酸化物導電体層及び第四レジストを積層し、第四のマスク又は第四のハーフトーンマスクによって、ＥＬ駆動線、画素電極、データ線用パッド、走査線用パッド、測定線用パッド、キャパシタ線用パッド、駆動トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線、並びに、測定用トランジスタのソース線、ソース電極、チャンネル部、ドレイン電極及びドレイン線を形成する工程と、
絶縁保護膜及び第五のレジストを積層し、第五のマスクによって、走査線用パッド、データ線用パッド、ＥＬ駆動線用パッド、測定線用パッド、キャパシタ線用パッド及び画素電極を露出させる工程と
を有することを特徴とする電流制御用ＴＦＴ基板の製造方法。
【図１】
image rotate

【図２】
image rotate

【図３】
image rotate

【図４】
image rotate

【図５】
image rotate

【図６】
image rotate

【図７】
image rotate

【図８】
image rotate

【図９】
image rotate

【図１０】
image rotate

【図１１】
image rotate

【図１２】
image rotate

【図１３】
image rotate

【図１４】
image rotate

【図１５】
image rotate

【図１６】
image rotate

【図１７】
image rotate

【図１８】
image rotate

【図１９】
image rotate

【図２０】
image rotate

【図２１】
image rotate

【図２２】
image rotate

【図２３】
image rotate

【図２４】
image rotate

【図２５】
image rotate

【図２６】
image rotate

【図２７】
image rotate

【図２８】
image rotate

【図２９】
image rotate

【図３０】
image rotate

【図３１】
image rotate

【図３２】
image rotate

【図３３】
image rotate

【図３４】
image rotate

【図３５】
image rotate

【図３６】
image rotate

【図３７】
image rotate

【図３８】
image rotate

【図３９】
image rotate

【図４０】
image rotate

【図４１】
image rotate

【図４２】
image rotate

【図４３】
image rotate

【図４４】
image rotate

【図４５】
image rotate

【図４６】
image rotate

【図４７】
image rotate

【図４８】
image rotate

【図４９】
image rotate

【図５０】
image rotate

【図５１】
image rotate

【図５２】
image rotate

【図５３】
image rotate

【図５４】
image rotate

【図５５】
image rotate

【図５６】
image rotate

【図５７】
image rotate

【図５８】
image rotate

【図５９】
image rotate

【図６０】
image rotate

【公開番号】特開２０１０−２５６９１４（Ｐ２０１０−２５６９１４Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２０１０−１２９７０９（Ｐ２０１０−１２９７０９）
【出願日】平成２２年６月７日（２０１０．６．７）
【分割の表示】特願２００６−１１０５４３（Ｐ２００６−１１０５４３）の分割
【原出願日】平成１８年４月１３日（２００６．４．１３）
【出願人】（０００１８３６４６）出光興産株式会社 (2,069)
【Ｆターム（参考）】

[ Back to top ]