半導体基板の製造方法
【課題】大型であって、かつ半導体装置を高い歩留りで製造することができる半導体基板の製造方法を提供する。
【解決手段】第１の炭化珪素基板１１の第１の側面Ｓ１と、第２の炭化珪素基板１２の側面Ｓ２とが互いに面するように、処理室６０内にベース部３０および第１および第２の炭化珪素基板１１、１２が配置される。処理室６０内に、炭素元素と化合することができる固体材料からなる吸収部５１が設けられる。第１および第２の側面Ｓ１、Ｓ２を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室６０内の温度が高められる。温度を高める工程において吸収部５１が炭化される。
【解決手段】第１の炭化珪素基板１１の第１の側面Ｓ１と、第２の炭化珪素基板１２の側面Ｓ２とが互いに面するように、処理室６０内にベース部３０および第１および第２の炭化珪素基板１１、１２が配置される。処理室６０内に、炭素元素と化合することができる固体材料からなる吸収部５１が設けられる。第１および第２の側面Ｓ１、Ｓ２を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室６０内の温度が高められる。温度を高める工程において吸収部５１が炭化される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板の製造方法に関し、特に、炭化珪素（ＳｉＣ）で形成された部分を含む半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣ基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【０００６】
欠陥の少ないＳｉＣ基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有するＳｉＣ基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【０００７】
このように困難をともなうＳｉＣ基板の大型化に代わって、ベース部と、この上に配置された複数の小さなＳｉＣ基板とを有する半導体基板用いることが考えられる。この半導体基板は、ＳｉＣ基板の枚数を増やすことで、必要に応じて大型化することができる。
【０００８】
しかしこの半導体基板においては、隣り合うＳｉＣ基板の間に隙間ができてしまう。この隙間には、この半導体基板を用いた半導体装置の製造工程中に異物が溜まりやすい。この異物は、たとえば、半導体装置の製造工程において用いられる洗浄液若しくは研磨剤、または雰囲気中のダストである。このような異物は製造歩留りの低下の原因となり、その結果、半導体装置の製造効率が低下してしまうという問題がある。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、大型であって、かつ半導体装置を高い歩留りで製造することができる半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の半導体基板の製造方法は、以下の工程を有する。
炭化珪素からなるベース部が準備される。第１および第２の炭化珪素基板が準備される。第１の炭化珪素基板は、ベース部に面する第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板は、ベース部に面する第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぐ第２の側面とを有する。第１および第２の裏面の各々がベース部に面し、かつ、第１および第２の側面が互いに面するように、処理室内にベース部および第１および第２の炭化珪素基板が配置される。処理室内に、炭素元素と化合することができる固体材料からなる吸収部が設けられる。第１および第２の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める工程において吸収部が炭化される。
【００１１】
本製造方法によれば、第１および第２の側面が互いに接合されることで、第１および第２の炭化珪素基板の間の隙間が塞がれる。これにより、半導体基板を用いて半導体装置を製造する際に、この隙間に異物が溜まることを防ぐことができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる半導体基板が得られる。また上記接合は、処理室内の温度を高めるという簡便な方法で行うことができる。またこの加熱工程の際に、炭化される吸収部が設けられていることで、処理室中の過剰な炭素元素が吸収されるので、第１および第２の側面を互いにより確実に接合することができる。
【００１２】
上記の製造方法において好ましくは、固体材料は、炭化物を形成することができる金属材料である。これにより、炭素元素を効率よく吸収することができ、かつ融点が高いことで高い耐熱性を有する固体材料を容易に選択することができる。
【００１３】
上記の製造方法において好ましくは、金属材料は、タンタル、タングステン、モリブデン、チタン、ジルコニウム、およびハフニウムのうち少なくとも１つの元素を含む。これにより、固体材料は、炭素元素を効率よく吸収することができ、かつ融点が高いことで高い耐熱性を有する。
【００１４】
上記の製造方法において好ましくは、温度を高める工程において、第１および第２の炭化珪素基板の各々の温度は、ベース部の温度よりも低くされる。これにより第１および第２の炭化珪素基板の各々とベース部との間が接合された部分であってボイドが形成されている部分を、ベース部の方に移動させることができる。
【００１５】
上記の製造方法において好ましくは、温度を高める工程において、第１および第２の裏面の各々と、ベース部とが接合される。これにより、第１および第２の側面を互いに接合すると同時に、第１および第２の炭化珪素基板の各々とベース部とを接合することができる。
【００１６】
上記の製造方法において好ましくは、配置する工程は、ベース部上に第１および第２の炭化珪素基板を載置する工程を含む。これにより第１および第２の炭化珪素基板を容易に配置することができる。
【００１７】
上記の製造方法において好ましくは、処理室の少なくとも一部はグラファイトによって形成されている。これにより、耐熱性が高い処理室を容易に形成することができる。
【００１８】
上記の製造方法において好ましくは、処理室内の温度を高める工程は、処理室内に窒素を含有するガスを導入する工程を含む。これにより第１および第２の側面の間の接合を促進することができる。
【００１９】
第１および第２の炭化珪素基板の各々は単結晶構造を有する。これにより単結晶構造を有する半導体基板が得られる。
【００２０】
上記の製造方法において好ましくは、第１の炭化珪素基板の{０００１}面に対する第１の表面のオフ角は５０°以上６５°以下であり、かつ第２の炭化珪素基板の{０００１}面に対する第２の表面のオフ角は５０°以上６５°以下である。これにより、第１および第２の炭化珪素基板の表面におけるチャネル移動度を高めることができる。
【００２１】
上記の製造方法において好ましくは、配置する工程は、第１および第２の表面上に吸収部を載置する工程を含む。これにより吸収部が第１および第２の側面の近傍に配置されるので、第１および第２の側面の間をより確実に接合することができる。
【００２２】
上記の製造方法において好ましくは、吸収部は処理室の内面の少なくとも一部を覆っている。これにより、処理室の内面が処理室内の雰囲気に与える影響を低減することができる。
【発明の効果】
【００２３】
以上の説明から明らかなように、本発明によれば、大型であって、かつ半導体装置を高い歩留りで製造することができる半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１における半導体基板の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】本発明の実施の形態１における半導体基板の製造方法の第１工程を概略的に示す平面図である。
【図４】図３の線ＩＶ−ＩＶに沿う概略断面図である。
【図５】本発明の実施の形態１における半導体基板の製造方法の第２工程を概略的に示す断面図である。
【図６】本発明の実施の形態２における半導体基板の製造方法の一工程を概略的に示す断面図である。
【図７】本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。
【図８】本発明の実施の形態３における半導体装置の製造方法の概略フロー図である。
【図９】本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図１０】本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図１１】本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図１２】本発明の実施の形態３における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２を参照して、本実施の形態の半導体基板８０ａは、ベース部３０と、ベース部３０によって支持された基板群１０とを有する。ベース部３０は炭化珪素からなる。
【００２６】
基板群１０は、複数のＳｉＣ基板であり、ＳｉＣ基板１１（第１の炭化珪素基板）およびＳｉＣ基板１２（第２の炭化珪素基板）を含む。ＳｉＣ基板１１は、ベース部３０に面する裏面Ｂ１（第１の裏面）と、裏面Ｂ１に対向する表面Ｆ１（第１の表面）と、裏面Ｂ１および表面Ｆ１をつなぐ側面Ｓ１（第１の側面）とを有する。ＳｉＣ基板１２は、ベース部３０に面する裏面Ｂ２（第２の裏面）と、第２の裏面に対向する表面Ｆ２（第２の表面）と、裏面Ｂ２および表面Ｆ２をつなぐ側面Ｓ２（第２の側面）とを有する。裏面Ｂ１およびＢ２の各々はベース部３０の一の主面に接合されている。また側面Ｓ１およびＳ２は、互いに面しており、かつ互いに接合されている。
【００２７】
基板群１０の各々は同一平面上において露出した表面を有し、たとえばＳｉＣ基板１１および１２のそれぞれは、表面Ｆ１およびＦ２（図２）を有する。これにより半導体基板８０ａは、基板群１０の各々に比して大きな表面を有する。よって基板群１０の各々を単独で用いる場合に比して、半導体基板８０ａを用いる場合の方が、半導体装置をより効率よく製造することができる。
【００２８】
次に本実施の半導体基板８０ａの製造方法について説明する。なお以下において説明を簡略化するために基板群１０が有する複数のＳｉＣ基板のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、他のＳｉＣ基板も同様に扱われる。
【００２９】
図３および図４を参照して、ＳｉＣ基板１１、１２と、ベース部３０とが準備される。次に、裏面Ｂ１およびＢ２の各々がベース部３０に面し、かつ、側面Ｓ１およびＳ２が互いに面するように、ベース部３０上にＳｉＣ基板１１および１２の各々が載置される。
【００３０】
図５を参照して、側面Ｓ１およびＳ２の間の隙間を上方から覆うように、表面Ｆ１およびＦ２上に、吸収板（吸収部）５１が載置される。
【００３１】
吸収板５１は、炭素元素と化合することができる固体材料からなり、好ましくは炭化物を形成することができる金属材料からなる。この金属材料は、具体的には、タンタル、タングステン、モリブデン、チタン、ジルコニウム、およびハフニウムのうち少なくとも１つの元素を含む。たとえば吸収板としてタンタル板を用いることができる。
【００３２】
次に、ベース部３０が処理室６０内に搬送される。これにより、裏面Ｂ１およびＢ２の各々がベース部３０に面し、かつ、側面Ｓ１およびＳ２が互いに面するように、処理室６０内にベース部３０およびＳｉＣ基板１１、１２が配置される。また吸収板５１が処理室６０内に設けられる。
【００３３】
次に炭化珪素が昇華し得る温度以上に処理室６０内の温度を高めるための加熱工程が行われる。この加熱工程は、好ましくは、ＳｉＣ基板１１および１２の各々の温度がベース部３０の温度よりも低くなるように行われる。
【００３４】
この加熱工程により、ベース部３０上における側面Ｓ１およびＳ２の間の隙間の表面から、炭化珪素の昇華が生じる。すなわちこの隙間内に、ＳｉＣ2、Ｓｉ2Ｃ、およびＳｉの分子種が生じる。
【００３５】
上記ＳｉＣ2およびＳｉ2Ｃに含まれるＣ元素の一部が吸収板５１と反応することで、吸収板５１が炭化される。これにより、ベース部３０上における側面Ｓ１およびＳ２の間の隙間内で、雰囲気中の炭素元素量が低減される。その結果、ベース部３０上における側面Ｓ１およびＳ２の間の隙間の表面からこの雰囲気中への炭素元素の脱離が促進される。これによりベース部３０上における側面Ｓ１およびＳ２の間の隙間の表面がグラファイト化されにくくなる。その結果、この隙間内における、昇華および再固化の反応が活性化される。その結果、上記隙間を埋めるような側面Ｓ１およびＳ２間の接合が促進される。
【００３６】
また上記の側面Ｓ１およびＳ２間の接合と同時に、裏面Ｂ１およびＢ２の各々と、ベース部３０とが、炭化珪素の昇華および再固化の反応によって接合される。これにより、半導体基板８０ａ（図２）が得られる。
【００３７】
本実施の形態によれば、側面Ｓ１およびＳ２が互いに接合されることで、ＳｉＣ基板１１および１２の間の隙間が塞がれる。これにより、半導体基板８０ａを用いて半導体装置を製造する際に、この隙間に異物が溜まることを防ぐことができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる半導体基板が得られる。
【００３８】
また上記接合は、処理室内の温度を高めるという簡便な方法で行うことができる。
またこの加熱工程の際に、吸収板５１によって処理室６０中の過剰な炭素元素が吸収されるので、側面Ｓ１およびＳ２を互いにより確実に接合することができる。
【００３９】
また側面Ｓ１およびＳ２の接合と同時に、ベース部３０と、この上に載置された裏面Ｂ１およびＢ２の各々とが接合される。つまり、側面Ｓ１およびＳ２を互いに接合すると同時に、ＳｉＣ基板１１、１２の各々とベース部３０とを接合することができる。
【００４０】
また吸収板５１が金属材料から形成されることで、炭素元素を効率よく吸収することができ、かつ融点が高いことで高い耐熱性を有する固体材料を容易に選択することができる。またこの金属材料が、タンタル、タングステン、モリブデン、チタン、ジルコニウム、およびハフニウムのうち少なくとも１つの元素を含む場合、吸収板５１は、炭素元素を効率よく吸収することができ、かつ融点が高いことで高い耐熱性を有する。
【００４１】
また上記加熱工程において、ＳｉＣ基板１１および１２の各々の温度がベース部３０の温度よりも低くされることで、ＳｉＣ基板１１および１２の各々とベース部３０との間が接合された部分であってボイドが形成されている部分を、ベース部３０の方に移動させることができる。
【００４２】
また吸収板５１は、ＳｉＣ基板１１、１２の表面Ｆ１、Ｆ２上に載置されるので、ＳｉＣ基板１１、１２から離れた位置に配置される場合に比して、ＳｉＣ基板１１、１２の側面Ｓ１、Ｓ２の近傍に配置される。よって、側面Ｓ１およびＳ２の間の雰囲気中の炭素元素を吸収する効果が高くなるので、側面Ｓ１およびＳ２の間をより確実に接合することができる。
【００４３】
なお、半導体基板８０ａのベース部３０の電気抵抗率は、好ましくは１００ｍΩ・ｃｍ以下とされ、より好ましくは５０ｍΩ・ｃｍ以下とされる。
【００４４】
また好ましくは、処理室６０内の温度を高める際に、処理室内に窒素を含有するガスが導入される。これにより側面Ｓ１およびＳ２の間の接合を促進することができる。またベース部３０中に不純物としての窒素を導入することができる。
【００４５】
また好ましくは、ベース部３０の形状は円形とすることができる。この場合、ベース部３０の直径は、好ましくは５ｃｍ（２インチ）以上であり、より好ましくは１５ｃｍ（６インチ）以上である。
【００４６】
また好ましくは、ベース部３０に接合される際に、裏面Ｂ１、Ｂ２、およびこれらに面するベース部３０の面、すなわち接合面は、平坦化処理されている。
【００４７】
また好ましくは、ＳｉＣ基板１１、１２の結晶構造のポリタイプは４Ｈ型である。これにより電力用半導体の製造により適した半導体基板８０ａを得ることができる。
【００４８】
また好ましくは、ＳｉＣ基板１１、１２と、ベース部３０との各々は、同一の結晶構造を有する。
【００４９】
また好ましくは、ＳｉＣ基板１１、１２の熱膨張係数と、ベース部３０の熱膨張係数との差は、半導体基板８０ａを用いた半導体装置の製造工程においてこの熱膨張差に起因した割れが生じない程度に小さい。
【００５０】
また好ましくは、ＳｉＣ基板１１、１２と、ベース部３０との各々の厚さのばらつきは１０μｍ程度以下である。
【００５１】
また好ましくは、半導体基板８０ａの厚さは３００μｍ以上である。
また好ましくは、ＳｉＣ基板１１の{０００１}面に対する第１の表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する第２の表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、第１および第２の表面Ｆ１、Ｆ２が｛０００１｝面である場合に比して、第１および第２の表面Ｆ１、Ｆ２におけるチャネル移動度を高めることができる。
【００５２】
より好ましくは、第１の表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ第２の表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１−１００＞方向とのなす角は５°以下である。これにより第１および第２の表面Ｆ１、Ｆ２におけるチャネル移動度をより高めることができる。
【００５３】
さらに好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する第１の表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する第２の表面Ｆ２のオフ角は−３°以上５°以下である。これにより第１および第２の表面Ｆ１、Ｆ２におけるチャネル移動度をさらに高めることができる。
【００５４】
なお上記において、「＜１−１００＞方向における{０３−３８}面に対する第１の表面Ｆ１のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への第１の表面Ｆ１の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１−１００＞方向における{０３−３８}面に対する第２の表面Ｆ２のオフ角」についても同様である。
【００５５】
また好ましくは、第１の表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ第２の表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１１−２０＞方向とのなす角は５°以下である。これにより、第１および第２の表面Ｆ１、Ｆ２が｛０００１｝面である場合に比して、第１および第２の表面Ｆ１、Ｆ２におけるチャネル移動度を高めることができる。
【００５６】
なお本実施の形態においては、側面Ｓ１およびＳ２間の接合と、裏面Ｂ１およびＢ２の各々とベース部との接合とが同時に行なわれるが、変形例として、予めＳｉＣ基板１１、１２の各々とベース部３０とが接合され、その後に本実施の形態と同様の方法によって側面Ｓ１およびＳ２が互いに接合されてもよい。
【００５７】
またベース部３０は、多結晶構造を有していてもよく、また焼結体であってもよい。
（実施の形態２）
本実施の形態においても、半導体基板８０ａ（図１、図２）と同様のものが製造される。以下に、本実施の形態の半導体装置の製造方法について説明する。なお説明を簡略化するために基板群１０が有する複数のＳｉＣ基板のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、他のＳｉＣ基板も同様に扱われる。
【００５８】
まず実施の形態１と同様に、図３および図４に示す工程までが行われる。
図６を参照して、処理室６０の内面の少なくとも一部が、吸収板５２によって覆われる。吸収板５２の材料は、吸収板５１（図５）と同様のものを用いることができる。
【００５９】
また処理室６０内にベース部３０が搬送される。これにより、裏面Ｂ１およびＢ２の各々がベース部３０に面しつつ、かつ、側面Ｓ１およびＳ２が互いに面しつつ、処理室６０内にベース部３０およびＳｉＣ基板１１、１２が配置される。
【００６０】
次に実施の形態１と同様に処理室６０内の温度が高められる。これにより半導体基板８０ａ（図２）が得られる。
【００６１】
本実施の形態によれば、実施の形態１とほぼ同様の作用効果が得られる。
また吸収板５２により処理室６０の内面の少なくとも一部が覆われているので、処理室６０の内面が処理室６０内の雰囲気に与える影響を低減することができる。特に処理室６０がグラファイトによって形成されている場合、グラファイトに起因した処理室６０内の雰囲気中の炭素元素量の割合の増大を抑制することができる。
【００６２】
また吸収板５２は、ＳｉＣ基板１１、１２の表面Ｆ１、Ｆ２と直接接触していないので、表面Ｆ１、Ｆ２と吸収板５２との反応に起因して表面Ｆ１、Ｆ２が荒れてしまうことが防止される。
【００６３】
（実施の形態３）
図７を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、半導体基板８０ａ、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
【００６４】
半導体基板８０ａは、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、ベース部３０およびＳｉＣ基板１１を有する。ドレイン電極１１２は、ＳｉＣ基板１１との間にベース部３０を挟むように、ベース部３０上に設けられている。バッファ層１２１は、ベース部３０との間にＳｉＣ基板１１を挟むように、ＳｉＣ基板１１上に設けられている。
【００６５】
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００６６】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００６７】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００６８】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００６９】
次に半導体装置１００の製造方法について説明する。なお図９〜図１２においては基板群１０が有する複数のＳｉＣ基板のうちＳｉＣ基板１１の近傍における工程のみを示すが、他のＳｉＣ基板の各々の近傍においても、同様の工程が行なわれる。
【００７０】
まず基板準備工程（ステップＳ１１０：図８）にて、実施の形態１または２で説明した方法によって、半導体基板８０ａ（図１および図２）が準備される。半導体基板８０ａの導電型はｎ型とされる。
【００７１】
図９を参照して、エピタキシャル層形成工程（ステップＳ１２０：図８）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
【００７２】
まず半導体基板８０ａの表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００７３】
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００７４】
図１０を参照して、注入工程（ステップＳ１３０：図８）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００７５】
まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００７６】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００７７】
図１１を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図８）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００７８】
その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００７９】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００８０】
図１２を参照して、電極形成工程（ステップＳ１６０：図８）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００８１】
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００８２】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００８３】
再び図７を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、半導体基板８０ａの裏面上にドレイン電極１１２が形成される。以上により、半導体装置１００が得られる。
【００８４】
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
【００８５】
また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【実施例】
【００８６】
（実施例１）
上述した実施の形態１の実施例について、以下に説明する。
【００８７】
図３および図４を参照して、ベース部３０として、直径１５ｃｍ（６インチ）の単結晶ＳｉＣ基板が準備された。ポリタイプは４Ｈ型、面方位は（０３−３８）、厚さは４００μｍ、導電型はｎ型、不純物密度は１×１０20ｃｍ-3、マイクロパイプ密度は１×１０4ｃｍ-2、積層欠陥密度は１×１０5ｃｍ-1とされた。
【００８８】
またＳｉＣ基板１１および１２として、２０ｍｍ角の複数の単結晶ＳｉＣ基板が準備された。ポリタイプは４Ｈ型、面方位は（０３−３８）、厚さは４００μｍ、導電型はｎ型、不純物密度は１×１０19ｃｍ-3、マイクロパイプ密度は０．２ｃｍ-2、積層欠陥密度は１ｃｍ-1未満とされた。
【００８９】
次にＳｉＣ基板１１および１２がベース部３０上に並ぶように載置された。この載置は、平面視においてＳｉＣ基板１１および１２の間の間隔が１００μｍ以下となるように行われた。
【００９０】
図５を参照して、表面Ｆ１およびＦ２上に吸収板５１として厚さ５００μｍのタンタル板が載置された。次にベース部３０が、グラファイト製の処理室６０内に搬送された。
【００９１】
次に処理室６０内の温度が処理温度にまで高められた。この処理温度については、１８００℃、２０００℃、２２００℃、および２３００℃の４つの温度が検討された。その結果、処理温度が１８００℃の場合、側面Ｓ１よびＳ２は互いに接合されなかった。また処理温度が２０００℃、２２００℃、および２３００℃以上の場合、側面Ｓ１およびＳ２が互いに十分に接合された。ただし処理温度が２３００℃の場合、表面Ｆ１、Ｆ２に荒れが生じた。
【００９２】
また側面Ｓ１、Ｓ２を観察したところ、グラファイト化されている部分は見られなかった。
【００９３】
なおベース部３０が面方位（０００１）を有する場合、および多結晶構造を有する場合の各々についても、上記と同様の結果を得た。
【００９４】
（実施例２）
上述した実施の形態２の実施例について、以下に説明する。
【００９５】
図６を参照して、グラファイト製の処理室６０の内面が、吸収板５２としての厚さ５００μｍのタンタル板によって覆われた。次に実施例１と同様に、ＳｉＣ基板１１および１２がベース部３０上に並ぶように載置された。次にベース部３０が、処理室６０内に搬送された。
【００９６】
次に処理室６０内の温度が処理温度にまで高められた。この処理温度については、１８００℃、２０００℃、２２００℃、および２３００℃の４つの温度が検討された。その結果、処理温度が１８００℃の場合、側面Ｓ１よびＳ２が互いに接合されなかった。また処理温度が２０００℃および２２００℃の場合、側面Ｓ１およびＳ２が互いに十分に接合された。また処理温度が２３００℃の場合、側面Ｓ１およびＳ２の間が部分的にのみ接合された。
【００９７】
また側面Ｓ１、Ｓ２を観察したところ、処理温度が２３００℃の場合、部分的なグラファイト化が観察された。この部分的なグラファイト化が、処理温度２３００℃における接合が部分的となった原因ではないかと推測される。
【００９８】
なおベース部３０が面方位（０００１）を有する場合、および多結晶構造を有する場合の各々についても、上記と同様の結果を得た。
【００９９】
（比較例）
上記実施例１および２の各々に対する比較例について、以下に説明する。
【０１００】
図３および図４を参照して、実施例１と同様に、ＳｉＣ基板１１および１２がベース部３０上に並ぶように載置された。次にベース部３０が、処理室６０内に搬送された。
【０１０１】
次に、吸収板５１（図５）および５２（図６）のいずれも設けられることなく、処理室６０内の温度が処理温度にまで高められた。この処理温度については、１８００℃、２０００℃、２２００℃、および２３００℃の４つの温度が検討された。その結果、処理温度が１８００℃の場合、側面Ｓ１よびＳ２が互いに接合されなかった。また処理温度が２０００℃の場合、側面Ｓ１およびＳ２の間が部分的にのみ接合された。また処理温度が２２００℃および２３００℃の場合、側面Ｓ１よびＳ２が互いに接合されなかった。
【０１０２】
また側面Ｓ１、Ｓ２を観察したところ、処理温度が１８００℃および２０００℃の場合、部分的なグラファイト化が観察され、また処理温度が２２００℃および２３００℃の場合、全体的なグラファイト化が観察された。この部分的なグラファイト化が、処理温度２０００℃における接合が部分的であった原因と推測され、またこの全体的なグラファイト化が、処理温度２２００℃および２３００℃において接合がなされなかった原因と推測される。
【０１０３】
なおベース部３０が面方位（０００１）を有する場合、および多結晶構造を有する場合の各々についても、上記と同様の結果を得た。
【０１０４】
（付記１）
本発明の半導体基板は、以下の製造方法で作製されたものである。
【０１０５】
炭化珪素からなるベース部が準備される。第１および第２の炭化珪素基板が準備される。第１の炭化珪素基板は、ベース部に面する第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板は、ベース部に面する第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぐ第２の側面とを有する。第１および第２の裏面の各々がベース部に面し、かつ、第１および第２の側面が互いに面するように、処理室内にベース部および第１および第２の炭化珪素基板が配置される。処理室内に、炭素元素と化合することができる固体材料からなる吸収部が設けられる。第１および第２の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める工程において吸収部が炭化される。
【０１０６】
（付記２）
本発明の半導体装置は、以下の製造方法で作製された半導体基板を用いて作製されたものである。
【０１０７】
炭化珪素からなるベース部が準備される。第１および第２の炭化珪素基板が準備される。第１の炭化珪素基板は、ベース部に面する第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板は、ベース部に面する第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぐ第２の側面とを有する。第１および第２の裏面の各々がベース部に面し、かつ、第１および第２の側面が互いに面するように、処理室内にベース部および第１および第２の炭化珪素基板が配置される。処理室内に、炭素元素と化合することができる固体材料からなる吸収部が設けられる。第１および第２の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める工程において吸収部が炭化される。
【０１０８】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１０９】
本発明の半導体基板の製造方法は、炭化珪素半導体基板の製造方法に、特に有利に適用され得る。
【符号の説明】
【０１１０】
１０ ＳｉＣ基板群、１１ ＳｉＣ基板(第１の炭化珪素基板）、１２ ＳｉＣ基板（第２の炭化珪素基板）、３０ ベース部、５１，５２ 吸収板（吸収部）、８０ａ 半導体基板、１００ 半導体装置。
【技術分野】
【０００１】
本発明は半導体基板の製造方法に関し、特に、炭化珪素（ＳｉＣ）で形成された部分を含む半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣ基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【０００６】
欠陥の少ないＳｉＣ基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有するＳｉＣ基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【０００７】
このように困難をともなうＳｉＣ基板の大型化に代わって、ベース部と、この上に配置された複数の小さなＳｉＣ基板とを有する半導体基板用いることが考えられる。この半導体基板は、ＳｉＣ基板の枚数を増やすことで、必要に応じて大型化することができる。
【０００８】
しかしこの半導体基板においては、隣り合うＳｉＣ基板の間に隙間ができてしまう。この隙間には、この半導体基板を用いた半導体装置の製造工程中に異物が溜まりやすい。この異物は、たとえば、半導体装置の製造工程において用いられる洗浄液若しくは研磨剤、または雰囲気中のダストである。このような異物は製造歩留りの低下の原因となり、その結果、半導体装置の製造効率が低下してしまうという問題がある。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、大型であって、かつ半導体装置を高い歩留りで製造することができる半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の半導体基板の製造方法は、以下の工程を有する。
炭化珪素からなるベース部が準備される。第１および第２の炭化珪素基板が準備される。第１の炭化珪素基板は、ベース部に面する第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板は、ベース部に面する第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぐ第２の側面とを有する。第１および第２の裏面の各々がベース部に面し、かつ、第１および第２の側面が互いに面するように、処理室内にベース部および第１および第２の炭化珪素基板が配置される。処理室内に、炭素元素と化合することができる固体材料からなる吸収部が設けられる。第１および第２の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める工程において吸収部が炭化される。
【００１１】
本製造方法によれば、第１および第２の側面が互いに接合されることで、第１および第２の炭化珪素基板の間の隙間が塞がれる。これにより、半導体基板を用いて半導体装置を製造する際に、この隙間に異物が溜まることを防ぐことができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる半導体基板が得られる。また上記接合は、処理室内の温度を高めるという簡便な方法で行うことができる。またこの加熱工程の際に、炭化される吸収部が設けられていることで、処理室中の過剰な炭素元素が吸収されるので、第１および第２の側面を互いにより確実に接合することができる。
【００１２】
上記の製造方法において好ましくは、固体材料は、炭化物を形成することができる金属材料である。これにより、炭素元素を効率よく吸収することができ、かつ融点が高いことで高い耐熱性を有する固体材料を容易に選択することができる。
【００１３】
上記の製造方法において好ましくは、金属材料は、タンタル、タングステン、モリブデン、チタン、ジルコニウム、およびハフニウムのうち少なくとも１つの元素を含む。これにより、固体材料は、炭素元素を効率よく吸収することができ、かつ融点が高いことで高い耐熱性を有する。
【００１４】
上記の製造方法において好ましくは、温度を高める工程において、第１および第２の炭化珪素基板の各々の温度は、ベース部の温度よりも低くされる。これにより第１および第２の炭化珪素基板の各々とベース部との間が接合された部分であってボイドが形成されている部分を、ベース部の方に移動させることができる。
【００１５】
上記の製造方法において好ましくは、温度を高める工程において、第１および第２の裏面の各々と、ベース部とが接合される。これにより、第１および第２の側面を互いに接合すると同時に、第１および第２の炭化珪素基板の各々とベース部とを接合することができる。
【００１６】
上記の製造方法において好ましくは、配置する工程は、ベース部上に第１および第２の炭化珪素基板を載置する工程を含む。これにより第１および第２の炭化珪素基板を容易に配置することができる。
【００１７】
上記の製造方法において好ましくは、処理室の少なくとも一部はグラファイトによって形成されている。これにより、耐熱性が高い処理室を容易に形成することができる。
【００１８】
上記の製造方法において好ましくは、処理室内の温度を高める工程は、処理室内に窒素を含有するガスを導入する工程を含む。これにより第１および第２の側面の間の接合を促進することができる。
【００１９】
第１および第２の炭化珪素基板の各々は単結晶構造を有する。これにより単結晶構造を有する半導体基板が得られる。
【００２０】
上記の製造方法において好ましくは、第１の炭化珪素基板の{０００１}面に対する第１の表面のオフ角は５０°以上６５°以下であり、かつ第２の炭化珪素基板の{０００１}面に対する第２の表面のオフ角は５０°以上６５°以下である。これにより、第１および第２の炭化珪素基板の表面におけるチャネル移動度を高めることができる。
【００２１】
上記の製造方法において好ましくは、配置する工程は、第１および第２の表面上に吸収部を載置する工程を含む。これにより吸収部が第１および第２の側面の近傍に配置されるので、第１および第２の側面の間をより確実に接合することができる。
【００２２】
上記の製造方法において好ましくは、吸収部は処理室の内面の少なくとも一部を覆っている。これにより、処理室の内面が処理室内の雰囲気に与える影響を低減することができる。
【発明の効果】
【００２３】
以上の説明から明らかなように、本発明によれば、大型であって、かつ半導体装置を高い歩留りで製造することができる半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１における半導体基板の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】本発明の実施の形態１における半導体基板の製造方法の第１工程を概略的に示す平面図である。
【図４】図３の線ＩＶ−ＩＶに沿う概略断面図である。
【図５】本発明の実施の形態１における半導体基板の製造方法の第２工程を概略的に示す断面図である。
【図６】本発明の実施の形態２における半導体基板の製造方法の一工程を概略的に示す断面図である。
【図７】本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。
【図８】本発明の実施の形態３における半導体装置の製造方法の概略フロー図である。
【図９】本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図１０】本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図１１】本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図１２】本発明の実施の形態３における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２を参照して、本実施の形態の半導体基板８０ａは、ベース部３０と、ベース部３０によって支持された基板群１０とを有する。ベース部３０は炭化珪素からなる。
【００２６】
基板群１０は、複数のＳｉＣ基板であり、ＳｉＣ基板１１（第１の炭化珪素基板）およびＳｉＣ基板１２（第２の炭化珪素基板）を含む。ＳｉＣ基板１１は、ベース部３０に面する裏面Ｂ１（第１の裏面）と、裏面Ｂ１に対向する表面Ｆ１（第１の表面）と、裏面Ｂ１および表面Ｆ１をつなぐ側面Ｓ１（第１の側面）とを有する。ＳｉＣ基板１２は、ベース部３０に面する裏面Ｂ２（第２の裏面）と、第２の裏面に対向する表面Ｆ２（第２の表面）と、裏面Ｂ２および表面Ｆ２をつなぐ側面Ｓ２（第２の側面）とを有する。裏面Ｂ１およびＢ２の各々はベース部３０の一の主面に接合されている。また側面Ｓ１およびＳ２は、互いに面しており、かつ互いに接合されている。
【００２７】
基板群１０の各々は同一平面上において露出した表面を有し、たとえばＳｉＣ基板１１および１２のそれぞれは、表面Ｆ１およびＦ２（図２）を有する。これにより半導体基板８０ａは、基板群１０の各々に比して大きな表面を有する。よって基板群１０の各々を単独で用いる場合に比して、半導体基板８０ａを用いる場合の方が、半導体装置をより効率よく製造することができる。
【００２８】
次に本実施の半導体基板８０ａの製造方法について説明する。なお以下において説明を簡略化するために基板群１０が有する複数のＳｉＣ基板のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、他のＳｉＣ基板も同様に扱われる。
【００２９】
図３および図４を参照して、ＳｉＣ基板１１、１２と、ベース部３０とが準備される。次に、裏面Ｂ１およびＢ２の各々がベース部３０に面し、かつ、側面Ｓ１およびＳ２が互いに面するように、ベース部３０上にＳｉＣ基板１１および１２の各々が載置される。
【００３０】
図５を参照して、側面Ｓ１およびＳ２の間の隙間を上方から覆うように、表面Ｆ１およびＦ２上に、吸収板（吸収部）５１が載置される。
【００３１】
吸収板５１は、炭素元素と化合することができる固体材料からなり、好ましくは炭化物を形成することができる金属材料からなる。この金属材料は、具体的には、タンタル、タングステン、モリブデン、チタン、ジルコニウム、およびハフニウムのうち少なくとも１つの元素を含む。たとえば吸収板としてタンタル板を用いることができる。
【００３２】
次に、ベース部３０が処理室６０内に搬送される。これにより、裏面Ｂ１およびＢ２の各々がベース部３０に面し、かつ、側面Ｓ１およびＳ２が互いに面するように、処理室６０内にベース部３０およびＳｉＣ基板１１、１２が配置される。また吸収板５１が処理室６０内に設けられる。
【００３３】
次に炭化珪素が昇華し得る温度以上に処理室６０内の温度を高めるための加熱工程が行われる。この加熱工程は、好ましくは、ＳｉＣ基板１１および１２の各々の温度がベース部３０の温度よりも低くなるように行われる。
【００３４】
この加熱工程により、ベース部３０上における側面Ｓ１およびＳ２の間の隙間の表面から、炭化珪素の昇華が生じる。すなわちこの隙間内に、ＳｉＣ2、Ｓｉ2Ｃ、およびＳｉの分子種が生じる。
【００３５】
上記ＳｉＣ2およびＳｉ2Ｃに含まれるＣ元素の一部が吸収板５１と反応することで、吸収板５１が炭化される。これにより、ベース部３０上における側面Ｓ１およびＳ２の間の隙間内で、雰囲気中の炭素元素量が低減される。その結果、ベース部３０上における側面Ｓ１およびＳ２の間の隙間の表面からこの雰囲気中への炭素元素の脱離が促進される。これによりベース部３０上における側面Ｓ１およびＳ２の間の隙間の表面がグラファイト化されにくくなる。その結果、この隙間内における、昇華および再固化の反応が活性化される。その結果、上記隙間を埋めるような側面Ｓ１およびＳ２間の接合が促進される。
【００３６】
また上記の側面Ｓ１およびＳ２間の接合と同時に、裏面Ｂ１およびＢ２の各々と、ベース部３０とが、炭化珪素の昇華および再固化の反応によって接合される。これにより、半導体基板８０ａ（図２）が得られる。
【００３７】
本実施の形態によれば、側面Ｓ１およびＳ２が互いに接合されることで、ＳｉＣ基板１１および１２の間の隙間が塞がれる。これにより、半導体基板８０ａを用いて半導体装置を製造する際に、この隙間に異物が溜まることを防ぐことができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる半導体基板が得られる。
【００３８】
また上記接合は、処理室内の温度を高めるという簡便な方法で行うことができる。
またこの加熱工程の際に、吸収板５１によって処理室６０中の過剰な炭素元素が吸収されるので、側面Ｓ１およびＳ２を互いにより確実に接合することができる。
【００３９】
また側面Ｓ１およびＳ２の接合と同時に、ベース部３０と、この上に載置された裏面Ｂ１およびＢ２の各々とが接合される。つまり、側面Ｓ１およびＳ２を互いに接合すると同時に、ＳｉＣ基板１１、１２の各々とベース部３０とを接合することができる。
【００４０】
また吸収板５１が金属材料から形成されることで、炭素元素を効率よく吸収することができ、かつ融点が高いことで高い耐熱性を有する固体材料を容易に選択することができる。またこの金属材料が、タンタル、タングステン、モリブデン、チタン、ジルコニウム、およびハフニウムのうち少なくとも１つの元素を含む場合、吸収板５１は、炭素元素を効率よく吸収することができ、かつ融点が高いことで高い耐熱性を有する。
【００４１】
また上記加熱工程において、ＳｉＣ基板１１および１２の各々の温度がベース部３０の温度よりも低くされることで、ＳｉＣ基板１１および１２の各々とベース部３０との間が接合された部分であってボイドが形成されている部分を、ベース部３０の方に移動させることができる。
【００４２】
また吸収板５１は、ＳｉＣ基板１１、１２の表面Ｆ１、Ｆ２上に載置されるので、ＳｉＣ基板１１、１２から離れた位置に配置される場合に比して、ＳｉＣ基板１１、１２の側面Ｓ１、Ｓ２の近傍に配置される。よって、側面Ｓ１およびＳ２の間の雰囲気中の炭素元素を吸収する効果が高くなるので、側面Ｓ１およびＳ２の間をより確実に接合することができる。
【００４３】
なお、半導体基板８０ａのベース部３０の電気抵抗率は、好ましくは１００ｍΩ・ｃｍ以下とされ、より好ましくは５０ｍΩ・ｃｍ以下とされる。
【００４４】
また好ましくは、処理室６０内の温度を高める際に、処理室内に窒素を含有するガスが導入される。これにより側面Ｓ１およびＳ２の間の接合を促進することができる。またベース部３０中に不純物としての窒素を導入することができる。
【００４５】
また好ましくは、ベース部３０の形状は円形とすることができる。この場合、ベース部３０の直径は、好ましくは５ｃｍ（２インチ）以上であり、より好ましくは１５ｃｍ（６インチ）以上である。
【００４６】
また好ましくは、ベース部３０に接合される際に、裏面Ｂ１、Ｂ２、およびこれらに面するベース部３０の面、すなわち接合面は、平坦化処理されている。
【００４７】
また好ましくは、ＳｉＣ基板１１、１２の結晶構造のポリタイプは４Ｈ型である。これにより電力用半導体の製造により適した半導体基板８０ａを得ることができる。
【００４８】
また好ましくは、ＳｉＣ基板１１、１２と、ベース部３０との各々は、同一の結晶構造を有する。
【００４９】
また好ましくは、ＳｉＣ基板１１、１２の熱膨張係数と、ベース部３０の熱膨張係数との差は、半導体基板８０ａを用いた半導体装置の製造工程においてこの熱膨張差に起因した割れが生じない程度に小さい。
【００５０】
また好ましくは、ＳｉＣ基板１１、１２と、ベース部３０との各々の厚さのばらつきは１０μｍ程度以下である。
【００５１】
また好ましくは、半導体基板８０ａの厚さは３００μｍ以上である。
また好ましくは、ＳｉＣ基板１１の{０００１}面に対する第１の表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する第２の表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、第１および第２の表面Ｆ１、Ｆ２が｛０００１｝面である場合に比して、第１および第２の表面Ｆ１、Ｆ２におけるチャネル移動度を高めることができる。
【００５２】
より好ましくは、第１の表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ第２の表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１−１００＞方向とのなす角は５°以下である。これにより第１および第２の表面Ｆ１、Ｆ２におけるチャネル移動度をより高めることができる。
【００５３】
さらに好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する第１の表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する第２の表面Ｆ２のオフ角は−３°以上５°以下である。これにより第１および第２の表面Ｆ１、Ｆ２におけるチャネル移動度をさらに高めることができる。
【００５４】
なお上記において、「＜１−１００＞方向における{０３−３８}面に対する第１の表面Ｆ１のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への第１の表面Ｆ１の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１−１００＞方向における{０３−３８}面に対する第２の表面Ｆ２のオフ角」についても同様である。
【００５５】
また好ましくは、第１の表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ第２の表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１１−２０＞方向とのなす角は５°以下である。これにより、第１および第２の表面Ｆ１、Ｆ２が｛０００１｝面である場合に比して、第１および第２の表面Ｆ１、Ｆ２におけるチャネル移動度を高めることができる。
【００５６】
なお本実施の形態においては、側面Ｓ１およびＳ２間の接合と、裏面Ｂ１およびＢ２の各々とベース部との接合とが同時に行なわれるが、変形例として、予めＳｉＣ基板１１、１２の各々とベース部３０とが接合され、その後に本実施の形態と同様の方法によって側面Ｓ１およびＳ２が互いに接合されてもよい。
【００５７】
またベース部３０は、多結晶構造を有していてもよく、また焼結体であってもよい。
（実施の形態２）
本実施の形態においても、半導体基板８０ａ（図１、図２）と同様のものが製造される。以下に、本実施の形態の半導体装置の製造方法について説明する。なお説明を簡略化するために基板群１０が有する複数のＳｉＣ基板のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、他のＳｉＣ基板も同様に扱われる。
【００５８】
まず実施の形態１と同様に、図３および図４に示す工程までが行われる。
図６を参照して、処理室６０の内面の少なくとも一部が、吸収板５２によって覆われる。吸収板５２の材料は、吸収板５１（図５）と同様のものを用いることができる。
【００５９】
また処理室６０内にベース部３０が搬送される。これにより、裏面Ｂ１およびＢ２の各々がベース部３０に面しつつ、かつ、側面Ｓ１およびＳ２が互いに面しつつ、処理室６０内にベース部３０およびＳｉＣ基板１１、１２が配置される。
【００６０】
次に実施の形態１と同様に処理室６０内の温度が高められる。これにより半導体基板８０ａ（図２）が得られる。
【００６１】
本実施の形態によれば、実施の形態１とほぼ同様の作用効果が得られる。
また吸収板５２により処理室６０の内面の少なくとも一部が覆われているので、処理室６０の内面が処理室６０内の雰囲気に与える影響を低減することができる。特に処理室６０がグラファイトによって形成されている場合、グラファイトに起因した処理室６０内の雰囲気中の炭素元素量の割合の増大を抑制することができる。
【００６２】
また吸収板５２は、ＳｉＣ基板１１、１２の表面Ｆ１、Ｆ２と直接接触していないので、表面Ｆ１、Ｆ２と吸収板５２との反応に起因して表面Ｆ１、Ｆ２が荒れてしまうことが防止される。
【００６３】
（実施の形態３）
図７を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、半導体基板８０ａ、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
【００６４】
半導体基板８０ａは、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、ベース部３０およびＳｉＣ基板１１を有する。ドレイン電極１１２は、ＳｉＣ基板１１との間にベース部３０を挟むように、ベース部３０上に設けられている。バッファ層１２１は、ベース部３０との間にＳｉＣ基板１１を挟むように、ＳｉＣ基板１１上に設けられている。
【００６５】
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００６６】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００６７】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００６８】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００６９】
次に半導体装置１００の製造方法について説明する。なお図９〜図１２においては基板群１０が有する複数のＳｉＣ基板のうちＳｉＣ基板１１の近傍における工程のみを示すが、他のＳｉＣ基板の各々の近傍においても、同様の工程が行なわれる。
【００７０】
まず基板準備工程（ステップＳ１１０：図８）にて、実施の形態１または２で説明した方法によって、半導体基板８０ａ（図１および図２）が準備される。半導体基板８０ａの導電型はｎ型とされる。
【００７１】
図９を参照して、エピタキシャル層形成工程（ステップＳ１２０：図８）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
【００７２】
まず半導体基板８０ａの表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００７３】
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００７４】
図１０を参照して、注入工程（ステップＳ１３０：図８）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００７５】
まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００７６】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００７７】
図１１を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図８）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００７８】
その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００７９】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００８０】
図１２を参照して、電極形成工程（ステップＳ１６０：図８）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００８１】
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００８２】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００８３】
再び図７を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、半導体基板８０ａの裏面上にドレイン電極１１２が形成される。以上により、半導体装置１００が得られる。
【００８４】
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
【００８５】
また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【実施例】
【００８６】
（実施例１）
上述した実施の形態１の実施例について、以下に説明する。
【００８７】
図３および図４を参照して、ベース部３０として、直径１５ｃｍ（６インチ）の単結晶ＳｉＣ基板が準備された。ポリタイプは４Ｈ型、面方位は（０３−３８）、厚さは４００μｍ、導電型はｎ型、不純物密度は１×１０20ｃｍ-3、マイクロパイプ密度は１×１０4ｃｍ-2、積層欠陥密度は１×１０5ｃｍ-1とされた。
【００８８】
またＳｉＣ基板１１および１２として、２０ｍｍ角の複数の単結晶ＳｉＣ基板が準備された。ポリタイプは４Ｈ型、面方位は（０３−３８）、厚さは４００μｍ、導電型はｎ型、不純物密度は１×１０19ｃｍ-3、マイクロパイプ密度は０．２ｃｍ-2、積層欠陥密度は１ｃｍ-1未満とされた。
【００８９】
次にＳｉＣ基板１１および１２がベース部３０上に並ぶように載置された。この載置は、平面視においてＳｉＣ基板１１および１２の間の間隔が１００μｍ以下となるように行われた。
【００９０】
図５を参照して、表面Ｆ１およびＦ２上に吸収板５１として厚さ５００μｍのタンタル板が載置された。次にベース部３０が、グラファイト製の処理室６０内に搬送された。
【００９１】
次に処理室６０内の温度が処理温度にまで高められた。この処理温度については、１８００℃、２０００℃、２２００℃、および２３００℃の４つの温度が検討された。その結果、処理温度が１８００℃の場合、側面Ｓ１よびＳ２は互いに接合されなかった。また処理温度が２０００℃、２２００℃、および２３００℃以上の場合、側面Ｓ１およびＳ２が互いに十分に接合された。ただし処理温度が２３００℃の場合、表面Ｆ１、Ｆ２に荒れが生じた。
【００９２】
また側面Ｓ１、Ｓ２を観察したところ、グラファイト化されている部分は見られなかった。
【００９３】
なおベース部３０が面方位（０００１）を有する場合、および多結晶構造を有する場合の各々についても、上記と同様の結果を得た。
【００９４】
（実施例２）
上述した実施の形態２の実施例について、以下に説明する。
【００９５】
図６を参照して、グラファイト製の処理室６０の内面が、吸収板５２としての厚さ５００μｍのタンタル板によって覆われた。次に実施例１と同様に、ＳｉＣ基板１１および１２がベース部３０上に並ぶように載置された。次にベース部３０が、処理室６０内に搬送された。
【００９６】
次に処理室６０内の温度が処理温度にまで高められた。この処理温度については、１８００℃、２０００℃、２２００℃、および２３００℃の４つの温度が検討された。その結果、処理温度が１８００℃の場合、側面Ｓ１よびＳ２が互いに接合されなかった。また処理温度が２０００℃および２２００℃の場合、側面Ｓ１およびＳ２が互いに十分に接合された。また処理温度が２３００℃の場合、側面Ｓ１およびＳ２の間が部分的にのみ接合された。
【００９７】
また側面Ｓ１、Ｓ２を観察したところ、処理温度が２３００℃の場合、部分的なグラファイト化が観察された。この部分的なグラファイト化が、処理温度２３００℃における接合が部分的となった原因ではないかと推測される。
【００９８】
なおベース部３０が面方位（０００１）を有する場合、および多結晶構造を有する場合の各々についても、上記と同様の結果を得た。
【００９９】
（比較例）
上記実施例１および２の各々に対する比較例について、以下に説明する。
【０１００】
図３および図４を参照して、実施例１と同様に、ＳｉＣ基板１１および１２がベース部３０上に並ぶように載置された。次にベース部３０が、処理室６０内に搬送された。
【０１０１】
次に、吸収板５１（図５）および５２（図６）のいずれも設けられることなく、処理室６０内の温度が処理温度にまで高められた。この処理温度については、１８００℃、２０００℃、２２００℃、および２３００℃の４つの温度が検討された。その結果、処理温度が１８００℃の場合、側面Ｓ１よびＳ２が互いに接合されなかった。また処理温度が２０００℃の場合、側面Ｓ１およびＳ２の間が部分的にのみ接合された。また処理温度が２２００℃および２３００℃の場合、側面Ｓ１よびＳ２が互いに接合されなかった。
【０１０２】
また側面Ｓ１、Ｓ２を観察したところ、処理温度が１８００℃および２０００℃の場合、部分的なグラファイト化が観察され、また処理温度が２２００℃および２３００℃の場合、全体的なグラファイト化が観察された。この部分的なグラファイト化が、処理温度２０００℃における接合が部分的であった原因と推測され、またこの全体的なグラファイト化が、処理温度２２００℃および２３００℃において接合がなされなかった原因と推測される。
【０１０３】
なおベース部３０が面方位（０００１）を有する場合、および多結晶構造を有する場合の各々についても、上記と同様の結果を得た。
【０１０４】
（付記１）
本発明の半導体基板は、以下の製造方法で作製されたものである。
【０１０５】
炭化珪素からなるベース部が準備される。第１および第２の炭化珪素基板が準備される。第１の炭化珪素基板は、ベース部に面する第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板は、ベース部に面する第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぐ第２の側面とを有する。第１および第２の裏面の各々がベース部に面し、かつ、第１および第２の側面が互いに面するように、処理室内にベース部および第１および第２の炭化珪素基板が配置される。処理室内に、炭素元素と化合することができる固体材料からなる吸収部が設けられる。第１および第２の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める工程において吸収部が炭化される。
【０１０６】
（付記２）
本発明の半導体装置は、以下の製造方法で作製された半導体基板を用いて作製されたものである。
【０１０７】
炭化珪素からなるベース部が準備される。第１および第２の炭化珪素基板が準備される。第１の炭化珪素基板は、ベース部に面する第１の裏面と、第１の裏面に対向する第１の表面と、第１の裏面および第１の表面をつなぐ第１の側面とを有する。第２の炭化珪素基板は、ベース部に面する第２の裏面と、第２の裏面に対向する第２の表面と、第２の裏面および第２の表面をつなぐ第２の側面とを有する。第１および第２の裏面の各々がベース部に面し、かつ、第１および第２の側面が互いに面するように、処理室内にベース部および第１および第２の炭化珪素基板が配置される。処理室内に、炭素元素と化合することができる固体材料からなる吸収部が設けられる。第１および第２の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に処理室内の温度が高められる。温度を高める工程において吸収部が炭化される。
【０１０８】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１０９】
本発明の半導体基板の製造方法は、炭化珪素半導体基板の製造方法に、特に有利に適用され得る。
【符号の説明】
【０１１０】
１０ ＳｉＣ基板群、１１ ＳｉＣ基板(第１の炭化珪素基板）、１２ ＳｉＣ基板（第２の炭化珪素基板）、３０ ベース部、５１，５２ 吸収板（吸収部）、８０ａ 半導体基板、１００ 半導体装置。
【特許請求の範囲】
【請求項１】
炭化珪素からなるベース部を準備する工程と、
第１および第２の炭化珪素基板を準備する工程とを備え、前記第１の炭化珪素基板は、前記ベース部に面する第１の裏面と、前記第１の裏面に対向する第１の表面と、前記第１の裏面および前記第１の表面をつなぐ第１の側面とを有し、前記第２の炭化珪素基板は、前記ベース部に面する第２の裏面と、前記第２の裏面に対向する第２の表面と、前記第２の裏面および前記第２の表面をつなぐ第２の側面とを有し、さらに
前記第１および第２の裏面の各々が前記ベース部に面し、かつ、前記第１および第２の側面が互いに面するように、処理室内に前記ベース部および前記第１および第２の炭化珪素基板を配置する工程と、
前記処理室内に、炭素元素と化合することができる固体材料からなる吸収部を設ける工程と、
前記第１および第２の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に前記処理室内の温度を高める工程を備え、前記温度を高める工程において前記吸収部が炭化される、半導体基板の製造方法。
【請求項２】
前記固体材料は、炭化物を形成することができる金属材料である、請求項１に記載の半導体基板の製造方法。
【請求項３】
前記金属材料は、タンタル、タングステン、モリブデン、チタン、ジルコニウム、およびハフニウムのうち少なくとも１つの元素を含む、請求項２に記載の半導体基板の製造方法。
【請求項４】
前記温度を高める工程において、前記第１および第２の炭化珪素基板の各々の温度は、前記ベース部の温度よりも低くされる、請求項１〜３のいずれかに記載の半導体基板の製造方法。
【請求項５】
前記温度を高める工程において、前記第１および第２の裏面の各々と、前記ベース部とが接合される、請求項１〜４のいずれかに記載の半導体基板の製造方法。
【請求項６】
前記配置する工程は、前記ベース部上に前記第１および第２の炭化珪素基板を載置する工程を含む、請求項１〜５のいずれかに記載の半導体基板の製造方法。
【請求項７】
前記処理室の少なくとも一部はグラファイトによって形成されている、請求項１〜６のいずれかに記載の半導体基板の製造方法。
【請求項８】
前記処理室内の温度を高める工程は、前記処理室内に窒素を含有するガスを導入する工程を含む、請求項１〜７のいずれかに記載の半導体基板の製造方法。
【請求項９】
前記第１および第２の炭化珪素基板の各々は単結晶構造を有する、請求項１〜８のいずれかに記載の半導体基板の製造方法。
【請求項１０】
前記第１の炭化珪素基板の{０００１}面に対する前記第１の表面のオフ角は５０°以上６５°以下であり、かつ前記第２の炭化珪素基板の{０００１}面に対する前記第２の表面のオフ角は５０°以上６５°以下である、請求項９に記載の半導体基板の製造方法。
【請求項１１】
前記配置する工程は、前記第１および第２の表面上に前記吸収部を載置する工程を含む、請求項１〜１０のいずれかに記載の半導体基板の製造方法。
【請求項１２】
前記吸収部は前記処理室の内面の少なくとも一部を覆っている、請求項１〜１０のいずれかに記載の半導体基板の製造方法。
【請求項１】
炭化珪素からなるベース部を準備する工程と、
第１および第２の炭化珪素基板を準備する工程とを備え、前記第１の炭化珪素基板は、前記ベース部に面する第１の裏面と、前記第１の裏面に対向する第１の表面と、前記第１の裏面および前記第１の表面をつなぐ第１の側面とを有し、前記第２の炭化珪素基板は、前記ベース部に面する第２の裏面と、前記第２の裏面に対向する第２の表面と、前記第２の裏面および前記第２の表面をつなぐ第２の側面とを有し、さらに
前記第１および第２の裏面の各々が前記ベース部に面し、かつ、前記第１および第２の側面が互いに面するように、処理室内に前記ベース部および前記第１および第２の炭化珪素基板を配置する工程と、
前記処理室内に、炭素元素と化合することができる固体材料からなる吸収部を設ける工程と、
前記第１および第２の側面を互いに接合するために、炭化珪素が昇華し得る温度以上に前記処理室内の温度を高める工程を備え、前記温度を高める工程において前記吸収部が炭化される、半導体基板の製造方法。
【請求項２】
前記固体材料は、炭化物を形成することができる金属材料である、請求項１に記載の半導体基板の製造方法。
【請求項３】
前記金属材料は、タンタル、タングステン、モリブデン、チタン、ジルコニウム、およびハフニウムのうち少なくとも１つの元素を含む、請求項２に記載の半導体基板の製造方法。
【請求項４】
前記温度を高める工程において、前記第１および第２の炭化珪素基板の各々の温度は、前記ベース部の温度よりも低くされる、請求項１〜３のいずれかに記載の半導体基板の製造方法。
【請求項５】
前記温度を高める工程において、前記第１および第２の裏面の各々と、前記ベース部とが接合される、請求項１〜４のいずれかに記載の半導体基板の製造方法。
【請求項６】
前記配置する工程は、前記ベース部上に前記第１および第２の炭化珪素基板を載置する工程を含む、請求項１〜５のいずれかに記載の半導体基板の製造方法。
【請求項７】
前記処理室の少なくとも一部はグラファイトによって形成されている、請求項１〜６のいずれかに記載の半導体基板の製造方法。
【請求項８】
前記処理室内の温度を高める工程は、前記処理室内に窒素を含有するガスを導入する工程を含む、請求項１〜７のいずれかに記載の半導体基板の製造方法。
【請求項９】
前記第１および第２の炭化珪素基板の各々は単結晶構造を有する、請求項１〜８のいずれかに記載の半導体基板の製造方法。
【請求項１０】
前記第１の炭化珪素基板の{０００１}面に対する前記第１の表面のオフ角は５０°以上６５°以下であり、かつ前記第２の炭化珪素基板の{０００１}面に対する前記第２の表面のオフ角は５０°以上６５°以下である、請求項９に記載の半導体基板の製造方法。
【請求項１１】
前記配置する工程は、前記第１および第２の表面上に前記吸収部を載置する工程を含む、請求項１〜１０のいずれかに記載の半導体基板の製造方法。
【請求項１２】
前記吸収部は前記処理室の内面の少なくとも一部を覆っている、請求項１〜１０のいずれかに記載の半導体基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１０８７２７（Ｐ２０１１−１０８７２７Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２００９−２５９８１０（Ｐ２００９−２５９８１０）
【出願日】平成２１年１１月１３日（２００９．１１．１３）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２１年１１月１３日（２００９．１１．１３）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]