半導体装置の製造方法
【課題】メモリセルトランジスタのゲート電極MGと選択ゲートトランジスタのゲート電極SGとの微細パターン形成で、ゲート電極MG−SG間の配置間隔を狭くできるようにする。
【解決手段】シリコン基板1に、ゲート絶縁膜4を形成し、ゲート電極用の膜を積層する。シリコン窒化膜8を積層し、その上にシリコン酸化膜からなる芯材パターン9を形成する。ゲート電極SG−SG間は広い間隔に配置させる。非晶質シリコン膜10を形成し、RIE法でスペーサ10aを形成した後、芯材パターン9を除去する。ネガ型レジスト膜11を塗布し、スペーサ10aの上部が露出する膜厚に加工する。所定波長の光で露光し、スペーサ10aの配置間隔が広いゲート電極SG部分にネガ型レジスト膜11を残す。RIE加工でゲート電極MGを形成し、こののちフォトリソグラフィ処理でゲート電極SGを形成する。
【解決手段】シリコン基板1に、ゲート絶縁膜4を形成し、ゲート電極用の膜を積層する。シリコン窒化膜8を積層し、その上にシリコン酸化膜からなる芯材パターン9を形成する。ゲート電極SG−SG間は広い間隔に配置させる。非晶質シリコン膜10を形成し、RIE法でスペーサ10aを形成した後、芯材パターン9を除去する。ネガ型レジスト膜11を塗布し、スペーサ10aの上部が露出する膜厚に加工する。所定波長の光で露光し、スペーサ10aの配置間隔が広いゲート電極SG部分にネガ型レジスト膜11を残す。RIE加工でゲート電極MGを形成し、こののちフォトリソグラフィ処理でゲート電極SGを形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ゲート電極形成用の膜の微細加工を行なう半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体の加工技術のうちで、フォトリソグラフィ技術においては、従来はパターニングしたレジスト膜をそのままマスク材へ置換させてゲート電極の加工や配線の加工を行なっていた。ゲート電極の加工では、メモリセルトランジスタのゲート電極と選択ゲートトランジスタのゲート電極との間のスペースの取り方が問題となるケースが発生しつつある。
【0003】
例えば特許文献1には側壁転写加工技術を用いた技術が示されている。この特許文献1のものでは、ワード線となるメモリセルトランジスタのゲート電極と選択ゲートトランジスタのゲート電極とを作り分けする必要がある。これは、メモリセルトランジスタと選択ゲートトランジスタとでゲート電極の加工幅が異なるからである。このため、境界領域に広いスペースが必要となる。しかし、不純物注入技術によりメモリセルトランジスタの閾値電圧Vthの調整を行う際に、ワード線間に比べて広い境界領域に不純物が多く注入されるため、セル電流Icellを劣化させる問題がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−305970号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、ゲート電極を微細なパターンに形成する場合に、異なる幅のゲート電極を別々に加工するために必要となっていた余分なスペースを不要にできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様の半導体装置の製造方法は、半導体基板の上面にゲート電極用の膜を形成する工程と、前記ゲート電極用の膜の上面に加工用の第1の膜および第2の膜を順次形成する工程と、前記第2の膜を加工し、複数本の第1の幅のラインパターンを第2の幅のスペースで配置すると共に所定本数毎に前記第2の幅よりも広い第3の幅のスペースで配置したラインアンドスペースパターンを形成する工程と、前記第1の幅のラインパターンの上面および側面に沿うと共に前記第2及び第3の幅のスペース部分に露出している前記第1の膜の上面に沿うように所定膜厚の第3の膜を形成する工程と、前記第3の膜を選択的にスペーサ加工して前記ラインパターンの側壁面に第4の幅のスペーサを形成する工程と、前記第1の幅のラインパターンを構成する第2の膜を選択的に除去し前記スペーサの配置間隔を前記第1の幅にすると共に所定本数の前記スペーサ毎に前記第3の幅を存した配置状態となるように形成する工程と、前記第1の膜の上面に前記スペーサを所定高さまで覆うようにネガ型のレジスト膜を形成する工程と、前記ネガ型レジスト膜に対して前記複数本のスペーサが前記第1の幅で配置された領域では当該スペーサ間に侵入不能となる波長以上の光で露光することで前記第3の幅のスペース部分を露光し、露光された部分の前記ネガ型レジスト膜を残存させ露光されない部分の前記ネガ型レジスト膜を除去する工程と、前記第3の幅のスペースに残存する前記ネガ型レジスト膜および前記スペーサをマスクとして前記第1の膜を加工してマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記ゲート電極用の膜を加工し第1の幅のゲート電極を形成すると共に前記第3の幅のスペース部分に前記ゲート電極用の膜を残存させる工程と、前記第3の幅のスペース部分に残った前記ゲート電極用の膜を分割して第5の幅のゲート電極を形成する工程とを備えたところに特徴を有する。
【発明の効果】
【0007】
本発明の半導体装置の製造方法によれば、ゲート電極を微細なパターンに形成する場合に、異なる幅のゲート電極を別々に加工するために必要となっていた余分なスペースを不要にできる。
【図面の簡単な説明】
【0008】
【図1】本発明の一実施形態におけるNAND型フラッシュメモリ装置のメモリセル領域の一部の電気的構成を概略的に示す図
【図2】メモリセル領域の一部構造を概略的に示す平面図
【図3】図2中切断線A−Aで示した部分に相当する模式的断面図
【図4】製造工程の一段階における図3相当図(その1)
【図5】製造工程の一段階における図3相当図(その2)
【図6】製造工程の一段階における図3相当図(その3)
【図7】製造工程の一段階における図3相当図(その4)
【図8】製造工程の一段階における図3相当図(その5)
【図9】製造工程の一段階における図3相当図(その6)
【図10】製造工程の一段階における図3相当図(その7)
【図11】製造工程の一段階における図3相当図(その8)
【図12】製造工程の一段階における図3相当図(その9)
【図13】製造工程の一段階における図3相当図(その10)
【図14】製造工程の一段階における図3相当図(その11)
【発明を実施するための形態】
【0009】
以下、フローティングゲート電極を備える構成のNAND型フラッシュメモリ装置に適用した本発明の一実施形態について図1ないし図14を参照しながら説明する。なお、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
先ず、本実施形態のNAND型フラッシュメモリ装置の構成を説明する。図1は、NAND型のフラッシュメモリ装置のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。
【0010】
NAND型フラッシュメモリ装置のメモリセルアレイは、NANDセルユニット(メモリユニット)Suがマトリクス状に配置された状態で構成されている。NANDセルユニットSuは、2個の選択ゲートトランジスタTrs1、Trs2と、当該選択ゲートトランジスタTrs1、Trs2間に対して直列接続された複数個(例えば8個:2のn乗個(nは正数))のメモリセルトランジスタTrmとから構成される。NANDセルユニットSu内において、複数個のメモリセルトランジスタTrmは隣接するもの同士でソース/ドレイン領域を共用する構成である。
【0011】
図1中X方向(ワード線方向、ゲート幅方向に相当)に配列されたメモリセルトランジスタTrmは、ワード線(制御ゲート線)WLにより共通接続されている。また、図1中X方向に配列された選択ゲートトランジスタTrs1は選択ゲート線SGL1で共通接続され、選択ゲートトランジスタTrs2は選択ゲート線SGL2で共通接続されている。選択ゲートトランジスタTrs1のドレイン領域にはビット線コンタクトCBが接続されている。このビット線コンタクトCBは図1中X方向に直交するY方向(ゲート長方向、ビット線方向に相当)に延びるビット線BLに接続されている。また、選択ゲートトランジスタTrs2はソース領域を介して図1中X方向に延びるソース線SLに接続されている。
【0012】
図2はメモリセル領域の一部のレイアウトパターンを示す平面図である。図2において、半導体基板としてのシリコン基板1に、STI(shallow trench isolation)構造により形成された複数本の素子分離絶縁膜2が図2中Y方向に沿って形成されている。複数本の素子分離絶縁膜2は、図2中X方向に所定間隔を存した状態で配置され、これによってシリコン基板1の表層部が複数本の活性領域(素子形成領域)3に分離形成されている。活性領域3と直交する図2中X方向に沿って複数本のワード線WLが形成されている。複数本のワード線WLは、図2中Y方向に所定間隔を存した状態で配置されている。
【0013】
また、図2中X方向に沿って一対の選択ゲートトランジスタTrs1の選択ゲート線SGL1が形成されている。一対の選択ゲート線SGL1間の活性領域3にはビット線コンタクトCBがそれぞれ形成されている。ワード線WLと交差する活性領域3上にはメモリセルトランジスタTrmのゲート電極MGが、選択ゲート線SGL1と交差する活性領域3上には選択ゲートトランジスタTrs1のゲート電極SGが形成されている。
【0014】
図3は、図2中、切断線A−Aで示す部分の断面図である。すなわち、活性領域3に沿って(図2中Y方向)切断して示すメモリセルトランジスタのゲート電極MGおよび選択ゲートトランジスタのゲート電極SG部分の断面図である。図3に示すように、シリコン基板1上に複数のゲート電極MGが所定間隔を存して配置され、中央に一対のゲート電極SGが広い間隔で配置されている。
【0015】
ここで、ゲート電極MGのパターンは幅Hm、ゲート電極SGのパターンは幅Hsであり、ゲート電極MG−MG間のスペースは幅Km、ゲート電極MG−SG間のスペースは幅Kmである。また、ゲート電極SG−SG間のスペースは幅Ksである。ゲート電極SGの幅Hsはゲート電極MGの幅Hmよりも広く、ゲート電極SG−SG間の幅Ksはゲート電極MG−MG間の幅Kmよりも広く設定されている。
【0016】
シリコン基板1は、活性領域3の上面に第1のゲート絶縁膜4が形成されている。ゲート電極MGおよびSGは、第1のゲート絶縁膜4上に形成され、それぞれ浮遊ゲート電極用の電極膜である多結晶シリコン膜5、第2のゲート絶縁膜であるONO膜などからなる電極間絶縁膜6、制御ゲート電極用の電極膜である多結晶シリコン膜7が積層された構成である。多結晶シリコン膜7は、上層側にあらかじめタングステンシリサイド膜やコバルトシリサイド膜、あるいはニッケルシリサイド膜などを積層した構成としても良いし、多結晶シリコン膜7をシリサイド化する加工をすることでシリサイド膜を形成する構成としても良い。多結晶シリコン膜7の上面には加工用の第1の膜としてのシリコン窒化膜8が形成されている。
【0017】
上記構成において、ゲート電極SGのゲート間絶縁膜6には、多結晶シリコン膜5と多結晶シリコン膜7を導通するための開口6aが形成され、この開口6a内に多結晶シリコン膜7が埋め込まれている。シリコン基板1のゲート電極MG−MG間、MG−SG間にはソース/ドレイン領域となる不純物拡散領域1aが形成され、ゲート電極SG−SG間には、不純物拡散領域1aと同じく不純物拡散領域1bがそれぞれ形成されている。なお、図示はしていないが不純物拡散領域1bの中央部には高濃度で深い不純物拡散領域が形成され、LDD(lightly doped drain)構造が採用される。
【0018】
上記構成のゲート電極MGおよびSGの形成に際しては、以下に説明する側壁転写技術を用いており、これによってゲート電極MGの幅Hmやスペースの幅Kmは通常のフォトリソグラフィ技術では形成できないような微細な寸法で形成されている。また、本実施形態の製造工程を採用しているので、ゲート電極MG−SG間の部分のスペースの幅Kmがゲート電極MG−MG間のスペースの幅Kmと同じ寸法に形成されている。
【0019】
これによって、ゲート電極MGとSGとの境界領域に広いスペースを発生させない構成となるので、不純物注入技術によりメモリセルトランジスタの閾値電圧Vthの調整を行う際にワード線WL間と同等の不純物注入を行うことができ、セル電流Icellが劣化するのを抑制できる。
【0020】
次に、上記構成を製造する場合の製造工程について図4〜図14も参照して説明する。
図4にはこの製造工程で加工する対象となる膜の構成を示している。シリコン基板1の活性領域3上に第1のゲート絶縁膜4が形成されている。第1のゲート絶縁膜4の上にゲート電極用の膜が積層形成されている。ゲート電極用の膜は、下層から多結晶シリコン膜5、第2のゲート絶縁膜6、多結晶シリコン膜7が積層されたものである。また、多結晶シリコン膜7の上面に第1の膜としてのシリコン窒化膜8が形成されている。この場合、ゲート電極SGに対応して、第2のゲート絶縁膜6にはあらかじめ開口部6aが形成されている。
【0021】
シリコン窒化膜8の上面には、第2の膜を積層して加工した芯材パターン9が形成されている。芯材パターン9となる第2の膜は、TEOS酸化膜などのシリコン酸化膜からなる。芯材パターン9は、第1の幅W1のラインパターンで形成されると共に、隣接する芯材パターン9と第2の幅W2のスペースを存した位置に形成されている。また、ゲート電極SGの部分に対応したところでは隣接する芯材パターン9間が第3の幅W3のスペースで配置されている。
【0022】
これらの芯材パターン9は、次のように形成される。まず、シリコン窒化膜8上に芯材パターン9用のシリコン酸化膜(第2の膜)を形成する。フォトリソグラフィ処理により、等幅で等間隔のラインアンドスペースパターンにレジスト膜を形成し、これをマスクとしてRIE(reactive ion etching)法により加工する。こののち、形成されたラインパターンをスリミング(slimming)技術を用いて加工する。図4に示したように、第1の幅W1を有するラインパターンである芯材パターン9は、第2の幅W2のスペースで形成すると共に、所定本数毎に第3の幅W3のスペースで形成されている。
【0023】
次に、図5に示すように、芯材パターン9の側壁および上面ならびにシリコン窒化膜8の上面に沿って、芯材パターン9の側壁および上面を覆うと共にシリコン窒化膜8の上面を覆うように側壁材として所定膜厚W4の非晶質シリコン膜10を形成する。このとき、膜厚W4と第1の幅W1および第2の幅W2との関係は、第2の幅W2であるスペースが、両側の芯材パターン9の側壁に形成された非晶質シリコン膜10により狭められ、この状態でのスペースWsの寸法が第1の幅W1とほぼ同じになるように設定されている(Ws=W2−W4×2=W1)。
【0024】
次に、図6に示すように、上記のように成膜した非晶質シリコン膜10をRIE法によりスペーサ加工し、スペーサ10aを形成する。この場合、RIE法によるエッチングで、芯材パターン9の上面およびシリコン窒化膜8の上面に形成された非晶質シリコン膜10は除去され、芯材パターン9の側壁に形成された非晶質シリコン膜10はエッチングされずに残存し、この結果スペーサ10aが形成される。
【0025】
続いて、図7に示すように、芯材パターン9を構成しているシリコン酸化膜のみを選択的に剥離する。ここでは、芯材パターン9の側壁に形成されているスペーサ10aは、非晶質シリコン膜であり、その下地はシリコン窒化膜8であるから、シリコン酸化膜が選択的にエッチングされる条件で処理をすることでスペーサ10aがシリコン窒化膜8上に残った状態に形成する。これにより、幅寸法が第4の幅W4のスペーサ10aが、第1の幅W1、Ws(=W1)のスペースで並んだ状態に形成される。また、所定本数のスペーサ10a毎に第3の幅W3のスペースを存した状態に形成される。
【0026】
次に、図8に示すように、上記構成の上面すなわちシリコン窒化膜8およびスペーサ10aを覆うように、全面にネガ型レジスト膜11を塗布形成する。この場合、ネガ型レジスト膜11は、例えば、K601G(JSR株式会社製)を用い、塗布時の膜厚は1μm程度である。
【0027】
続いて、図9に示すように、RIE法によりネガ型レジスト膜11を所定量だけ剥離する(図中矢印でRIEの処理を示している)。剥離後のネガ型レジスト膜11の上面の高さは、スペーサ10aの先端部が露出する程度である。また、このスペーサ10aの先端部の露出の度合いは、次の露光での条件が適合する程度の高さとなるように設定される。
【0028】
次に、図10に示すように、ネガ型レジスト膜11に露光用の光を照射する。この場合、露光用の光の波長は、通常のポジ型レジストを露光する場合の波長に比べて長い波長で、例えばKrF(エキシマレーザ)による248nmの波長の光を用いる。この波長の光を露光用の光として用いることで、スペーサ10aが狭いスペースW1で並んだメモリセルトランジスタの領域においては、ネガ型レジスト膜11の上面に突出しているスペーサ10aにより光がスペースの領域に進行することができず感光しない。
【0029】
したがって、この露光により、ネガ型レジスト膜11は、スペーサ10aのスペースが広い第3の幅W3となっている選択ゲートトランジスタのスペースのみが感光する。つまり、ネガ型レジスト膜11が、塗布されている部分によって感光する場合と感光しない場合の状態が発生する露光条件が採用されている。この結果、図11に示すように、ネガ型レジスト11は、感光した部分すなわちスペーサ10aの配置間隔が広い(第3の幅W3)スペースの部分11bが現像で剥離されずに残り、狭い(第1の幅W1)スペースの部分11aが剥離される。
【0030】
次に、図12に示すように、スペーサ10aおよびネガ型レジスト膜11bをマスクとして用いてRIE法によりシリコン窒化膜8の加工を行なう。これにより、メモリセルトランジスタのゲート電極MGを形成するためのマスクパターン8aが形成される。このマスクパターン8aは、幅寸法が第4の幅W4(=Hm)で形成され、スペースが第1の幅W1(=Km)を存した状態で形成されている。また、選択ゲートトランジスタのゲート電極SGを形成する部分は第3の幅W3を有する状態にマスクパターン8bが形成される。このとき、非晶質シリコン膜によるスペーサ10aは、RIEによる加工に伴いエッチングされて図示のように上部の部分がエッチングにより消失したスペーサの痕跡10bとなっている。
【0031】
この後、図13に示すように、マスクパターン8a、8bをマスクとして用いてRIE法によるエッチングを行い、多結晶シリコン膜7、第2のゲート絶縁膜6および多結晶シリコン膜5を加工する。これにより、マスクパターン8aの部分でゲート電極MGが形成され、マスクパターン8bの部分でパターン幅が第3の幅W3の幅広な積層構造が形成される。このとき、マスクパターン8a、8bは、自身もエッチングされて薄い膜厚のマスクパターン8c、8dとなって残留する。
【0032】
次に、図14に示すように、通常のフォトリソグラフィ技術により、ポジ型レジスト膜12を全面に塗布し、第3の幅W3で残されていたゲート電極用の多結晶シリコン膜5、第2のゲート絶縁膜6および多結晶シリコン膜6が積層されている部分の中央に第5の幅W5のスリット状の開口部12aを形成する。
【0033】
続いて、ポジ型レジスト膜12をマスクとしてRIE法によりエッチングを行い、シリコン窒化膜8d、多結晶シリコン膜7、第2のゲート絶縁膜6および多結晶シリコン膜5を加工する。これによって前述した図3に示すように、第6の幅W6すなわち幅Hs(=W6)の2個のゲート電極SGを、第5の幅W5すなわち幅Ks(=W5)を存した状態に形成することができる。
【0034】
上記したような加工工程を経ることで、第3の膜である非晶質シリコン膜10の膜厚W4に相当する幅Hmのゲート電極MGを形成することができる。そして、この場合に、ゲート電極MGが所定個数並んだ端部に配置する選択ゲートトランジスタのゲート電極SGを形成するために、ゲート電極SGと隣接するメモリセルトランジスタのゲート電極MGとの配置間隔を幅Kmを設けるだけで良いので省スペース化を図ることができると共に、ソース/ドレイン領域形成のためのイオン注入工程でゲート電極MG−MG間とゲート電極MG−SG間の調整を同じとすることができる。
【0035】
(他の実施形態)
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
第1の膜、第2の膜、第3の膜は、RIEによるエッチング処理で互いに選択的にエッチング可能な膜として機能するものであればよい。例えば、実施形態に示したシリコン酸化膜、シリコン窒化膜、非晶質シリコン膜からそれぞれにいずれかを割り当てて使用することができる。
【0036】
対象とするゲート電極の構造は、多結晶シリコンによる浮遊ゲート電極を持つもの以外に、電荷トラップ層を有するMONOS(metal-oxide-nitride-oxide-semiconductor)構造あるいはSONOS(silicon-oxide-nitride-oxide-semiconductor)構造を有する構成のものにも適用可能である。
【0037】
対象とするデバイスは、NAND型フラッシュメモリ装置に限らず、所定ピッチで並ぶラインパターンと部分的に幅寸法と配置間隔が異なるラインパターンを有する構成のものに適用することができる。たとえば、NOR型フラッシュメモリや、SRAMあるいはその他の半導体記憶装置にも適用できる。
【符号の説明】
【0038】
図面中、1はシリコン基板(半導体基板)、2は素子分離絶縁膜、3は活性領域、4は第1のゲート絶縁膜、5、7は多結晶シリコン膜、6は第2のゲート絶縁膜、8はシリコン窒化膜(第1の膜)、9はシリコン酸化膜(第2の膜)、10は非晶質シリコン膜、10aはスペーサ、11はネガ型レジスト膜、12はポジ型レジスト膜である。
【技術分野】
【0001】
本発明は、ゲート電極形成用の膜の微細加工を行なう半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体の加工技術のうちで、フォトリソグラフィ技術においては、従来はパターニングしたレジスト膜をそのままマスク材へ置換させてゲート電極の加工や配線の加工を行なっていた。ゲート電極の加工では、メモリセルトランジスタのゲート電極と選択ゲートトランジスタのゲート電極との間のスペースの取り方が問題となるケースが発生しつつある。
【0003】
例えば特許文献1には側壁転写加工技術を用いた技術が示されている。この特許文献1のものでは、ワード線となるメモリセルトランジスタのゲート電極と選択ゲートトランジスタのゲート電極とを作り分けする必要がある。これは、メモリセルトランジスタと選択ゲートトランジスタとでゲート電極の加工幅が異なるからである。このため、境界領域に広いスペースが必要となる。しかし、不純物注入技術によりメモリセルトランジスタの閾値電圧Vthの調整を行う際に、ワード線間に比べて広い境界領域に不純物が多く注入されるため、セル電流Icellを劣化させる問題がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−305970号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、ゲート電極を微細なパターンに形成する場合に、異なる幅のゲート電極を別々に加工するために必要となっていた余分なスペースを不要にできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様の半導体装置の製造方法は、半導体基板の上面にゲート電極用の膜を形成する工程と、前記ゲート電極用の膜の上面に加工用の第1の膜および第2の膜を順次形成する工程と、前記第2の膜を加工し、複数本の第1の幅のラインパターンを第2の幅のスペースで配置すると共に所定本数毎に前記第2の幅よりも広い第3の幅のスペースで配置したラインアンドスペースパターンを形成する工程と、前記第1の幅のラインパターンの上面および側面に沿うと共に前記第2及び第3の幅のスペース部分に露出している前記第1の膜の上面に沿うように所定膜厚の第3の膜を形成する工程と、前記第3の膜を選択的にスペーサ加工して前記ラインパターンの側壁面に第4の幅のスペーサを形成する工程と、前記第1の幅のラインパターンを構成する第2の膜を選択的に除去し前記スペーサの配置間隔を前記第1の幅にすると共に所定本数の前記スペーサ毎に前記第3の幅を存した配置状態となるように形成する工程と、前記第1の膜の上面に前記スペーサを所定高さまで覆うようにネガ型のレジスト膜を形成する工程と、前記ネガ型レジスト膜に対して前記複数本のスペーサが前記第1の幅で配置された領域では当該スペーサ間に侵入不能となる波長以上の光で露光することで前記第3の幅のスペース部分を露光し、露光された部分の前記ネガ型レジスト膜を残存させ露光されない部分の前記ネガ型レジスト膜を除去する工程と、前記第3の幅のスペースに残存する前記ネガ型レジスト膜および前記スペーサをマスクとして前記第1の膜を加工してマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記ゲート電極用の膜を加工し第1の幅のゲート電極を形成すると共に前記第3の幅のスペース部分に前記ゲート電極用の膜を残存させる工程と、前記第3の幅のスペース部分に残った前記ゲート電極用の膜を分割して第5の幅のゲート電極を形成する工程とを備えたところに特徴を有する。
【発明の効果】
【0007】
本発明の半導体装置の製造方法によれば、ゲート電極を微細なパターンに形成する場合に、異なる幅のゲート電極を別々に加工するために必要となっていた余分なスペースを不要にできる。
【図面の簡単な説明】
【0008】
【図1】本発明の一実施形態におけるNAND型フラッシュメモリ装置のメモリセル領域の一部の電気的構成を概略的に示す図
【図2】メモリセル領域の一部構造を概略的に示す平面図
【図3】図2中切断線A−Aで示した部分に相当する模式的断面図
【図4】製造工程の一段階における図3相当図(その1)
【図5】製造工程の一段階における図3相当図(その2)
【図6】製造工程の一段階における図3相当図(その3)
【図7】製造工程の一段階における図3相当図(その4)
【図8】製造工程の一段階における図3相当図(その5)
【図9】製造工程の一段階における図3相当図(その6)
【図10】製造工程の一段階における図3相当図(その7)
【図11】製造工程の一段階における図3相当図(その8)
【図12】製造工程の一段階における図3相当図(その9)
【図13】製造工程の一段階における図3相当図(その10)
【図14】製造工程の一段階における図3相当図(その11)
【発明を実施するための形態】
【0009】
以下、フローティングゲート電極を備える構成のNAND型フラッシュメモリ装置に適用した本発明の一実施形態について図1ないし図14を参照しながら説明する。なお、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
先ず、本実施形態のNAND型フラッシュメモリ装置の構成を説明する。図1は、NAND型のフラッシュメモリ装置のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。
【0010】
NAND型フラッシュメモリ装置のメモリセルアレイは、NANDセルユニット(メモリユニット)Suがマトリクス状に配置された状態で構成されている。NANDセルユニットSuは、2個の選択ゲートトランジスタTrs1、Trs2と、当該選択ゲートトランジスタTrs1、Trs2間に対して直列接続された複数個(例えば8個:2のn乗個(nは正数))のメモリセルトランジスタTrmとから構成される。NANDセルユニットSu内において、複数個のメモリセルトランジスタTrmは隣接するもの同士でソース/ドレイン領域を共用する構成である。
【0011】
図1中X方向(ワード線方向、ゲート幅方向に相当)に配列されたメモリセルトランジスタTrmは、ワード線(制御ゲート線)WLにより共通接続されている。また、図1中X方向に配列された選択ゲートトランジスタTrs1は選択ゲート線SGL1で共通接続され、選択ゲートトランジスタTrs2は選択ゲート線SGL2で共通接続されている。選択ゲートトランジスタTrs1のドレイン領域にはビット線コンタクトCBが接続されている。このビット線コンタクトCBは図1中X方向に直交するY方向(ゲート長方向、ビット線方向に相当)に延びるビット線BLに接続されている。また、選択ゲートトランジスタTrs2はソース領域を介して図1中X方向に延びるソース線SLに接続されている。
【0012】
図2はメモリセル領域の一部のレイアウトパターンを示す平面図である。図2において、半導体基板としてのシリコン基板1に、STI(shallow trench isolation)構造により形成された複数本の素子分離絶縁膜2が図2中Y方向に沿って形成されている。複数本の素子分離絶縁膜2は、図2中X方向に所定間隔を存した状態で配置され、これによってシリコン基板1の表層部が複数本の活性領域(素子形成領域)3に分離形成されている。活性領域3と直交する図2中X方向に沿って複数本のワード線WLが形成されている。複数本のワード線WLは、図2中Y方向に所定間隔を存した状態で配置されている。
【0013】
また、図2中X方向に沿って一対の選択ゲートトランジスタTrs1の選択ゲート線SGL1が形成されている。一対の選択ゲート線SGL1間の活性領域3にはビット線コンタクトCBがそれぞれ形成されている。ワード線WLと交差する活性領域3上にはメモリセルトランジスタTrmのゲート電極MGが、選択ゲート線SGL1と交差する活性領域3上には選択ゲートトランジスタTrs1のゲート電極SGが形成されている。
【0014】
図3は、図2中、切断線A−Aで示す部分の断面図である。すなわち、活性領域3に沿って(図2中Y方向)切断して示すメモリセルトランジスタのゲート電極MGおよび選択ゲートトランジスタのゲート電極SG部分の断面図である。図3に示すように、シリコン基板1上に複数のゲート電極MGが所定間隔を存して配置され、中央に一対のゲート電極SGが広い間隔で配置されている。
【0015】
ここで、ゲート電極MGのパターンは幅Hm、ゲート電極SGのパターンは幅Hsであり、ゲート電極MG−MG間のスペースは幅Km、ゲート電極MG−SG間のスペースは幅Kmである。また、ゲート電極SG−SG間のスペースは幅Ksである。ゲート電極SGの幅Hsはゲート電極MGの幅Hmよりも広く、ゲート電極SG−SG間の幅Ksはゲート電極MG−MG間の幅Kmよりも広く設定されている。
【0016】
シリコン基板1は、活性領域3の上面に第1のゲート絶縁膜4が形成されている。ゲート電極MGおよびSGは、第1のゲート絶縁膜4上に形成され、それぞれ浮遊ゲート電極用の電極膜である多結晶シリコン膜5、第2のゲート絶縁膜であるONO膜などからなる電極間絶縁膜6、制御ゲート電極用の電極膜である多結晶シリコン膜7が積層された構成である。多結晶シリコン膜7は、上層側にあらかじめタングステンシリサイド膜やコバルトシリサイド膜、あるいはニッケルシリサイド膜などを積層した構成としても良いし、多結晶シリコン膜7をシリサイド化する加工をすることでシリサイド膜を形成する構成としても良い。多結晶シリコン膜7の上面には加工用の第1の膜としてのシリコン窒化膜8が形成されている。
【0017】
上記構成において、ゲート電極SGのゲート間絶縁膜6には、多結晶シリコン膜5と多結晶シリコン膜7を導通するための開口6aが形成され、この開口6a内に多結晶シリコン膜7が埋め込まれている。シリコン基板1のゲート電極MG−MG間、MG−SG間にはソース/ドレイン領域となる不純物拡散領域1aが形成され、ゲート電極SG−SG間には、不純物拡散領域1aと同じく不純物拡散領域1bがそれぞれ形成されている。なお、図示はしていないが不純物拡散領域1bの中央部には高濃度で深い不純物拡散領域が形成され、LDD(lightly doped drain)構造が採用される。
【0018】
上記構成のゲート電極MGおよびSGの形成に際しては、以下に説明する側壁転写技術を用いており、これによってゲート電極MGの幅Hmやスペースの幅Kmは通常のフォトリソグラフィ技術では形成できないような微細な寸法で形成されている。また、本実施形態の製造工程を採用しているので、ゲート電極MG−SG間の部分のスペースの幅Kmがゲート電極MG−MG間のスペースの幅Kmと同じ寸法に形成されている。
【0019】
これによって、ゲート電極MGとSGとの境界領域に広いスペースを発生させない構成となるので、不純物注入技術によりメモリセルトランジスタの閾値電圧Vthの調整を行う際にワード線WL間と同等の不純物注入を行うことができ、セル電流Icellが劣化するのを抑制できる。
【0020】
次に、上記構成を製造する場合の製造工程について図4〜図14も参照して説明する。
図4にはこの製造工程で加工する対象となる膜の構成を示している。シリコン基板1の活性領域3上に第1のゲート絶縁膜4が形成されている。第1のゲート絶縁膜4の上にゲート電極用の膜が積層形成されている。ゲート電極用の膜は、下層から多結晶シリコン膜5、第2のゲート絶縁膜6、多結晶シリコン膜7が積層されたものである。また、多結晶シリコン膜7の上面に第1の膜としてのシリコン窒化膜8が形成されている。この場合、ゲート電極SGに対応して、第2のゲート絶縁膜6にはあらかじめ開口部6aが形成されている。
【0021】
シリコン窒化膜8の上面には、第2の膜を積層して加工した芯材パターン9が形成されている。芯材パターン9となる第2の膜は、TEOS酸化膜などのシリコン酸化膜からなる。芯材パターン9は、第1の幅W1のラインパターンで形成されると共に、隣接する芯材パターン9と第2の幅W2のスペースを存した位置に形成されている。また、ゲート電極SGの部分に対応したところでは隣接する芯材パターン9間が第3の幅W3のスペースで配置されている。
【0022】
これらの芯材パターン9は、次のように形成される。まず、シリコン窒化膜8上に芯材パターン9用のシリコン酸化膜(第2の膜)を形成する。フォトリソグラフィ処理により、等幅で等間隔のラインアンドスペースパターンにレジスト膜を形成し、これをマスクとしてRIE(reactive ion etching)法により加工する。こののち、形成されたラインパターンをスリミング(slimming)技術を用いて加工する。図4に示したように、第1の幅W1を有するラインパターンである芯材パターン9は、第2の幅W2のスペースで形成すると共に、所定本数毎に第3の幅W3のスペースで形成されている。
【0023】
次に、図5に示すように、芯材パターン9の側壁および上面ならびにシリコン窒化膜8の上面に沿って、芯材パターン9の側壁および上面を覆うと共にシリコン窒化膜8の上面を覆うように側壁材として所定膜厚W4の非晶質シリコン膜10を形成する。このとき、膜厚W4と第1の幅W1および第2の幅W2との関係は、第2の幅W2であるスペースが、両側の芯材パターン9の側壁に形成された非晶質シリコン膜10により狭められ、この状態でのスペースWsの寸法が第1の幅W1とほぼ同じになるように設定されている(Ws=W2−W4×2=W1)。
【0024】
次に、図6に示すように、上記のように成膜した非晶質シリコン膜10をRIE法によりスペーサ加工し、スペーサ10aを形成する。この場合、RIE法によるエッチングで、芯材パターン9の上面およびシリコン窒化膜8の上面に形成された非晶質シリコン膜10は除去され、芯材パターン9の側壁に形成された非晶質シリコン膜10はエッチングされずに残存し、この結果スペーサ10aが形成される。
【0025】
続いて、図7に示すように、芯材パターン9を構成しているシリコン酸化膜のみを選択的に剥離する。ここでは、芯材パターン9の側壁に形成されているスペーサ10aは、非晶質シリコン膜であり、その下地はシリコン窒化膜8であるから、シリコン酸化膜が選択的にエッチングされる条件で処理をすることでスペーサ10aがシリコン窒化膜8上に残った状態に形成する。これにより、幅寸法が第4の幅W4のスペーサ10aが、第1の幅W1、Ws(=W1)のスペースで並んだ状態に形成される。また、所定本数のスペーサ10a毎に第3の幅W3のスペースを存した状態に形成される。
【0026】
次に、図8に示すように、上記構成の上面すなわちシリコン窒化膜8およびスペーサ10aを覆うように、全面にネガ型レジスト膜11を塗布形成する。この場合、ネガ型レジスト膜11は、例えば、K601G(JSR株式会社製)を用い、塗布時の膜厚は1μm程度である。
【0027】
続いて、図9に示すように、RIE法によりネガ型レジスト膜11を所定量だけ剥離する(図中矢印でRIEの処理を示している)。剥離後のネガ型レジスト膜11の上面の高さは、スペーサ10aの先端部が露出する程度である。また、このスペーサ10aの先端部の露出の度合いは、次の露光での条件が適合する程度の高さとなるように設定される。
【0028】
次に、図10に示すように、ネガ型レジスト膜11に露光用の光を照射する。この場合、露光用の光の波長は、通常のポジ型レジストを露光する場合の波長に比べて長い波長で、例えばKrF(エキシマレーザ)による248nmの波長の光を用いる。この波長の光を露光用の光として用いることで、スペーサ10aが狭いスペースW1で並んだメモリセルトランジスタの領域においては、ネガ型レジスト膜11の上面に突出しているスペーサ10aにより光がスペースの領域に進行することができず感光しない。
【0029】
したがって、この露光により、ネガ型レジスト膜11は、スペーサ10aのスペースが広い第3の幅W3となっている選択ゲートトランジスタのスペースのみが感光する。つまり、ネガ型レジスト膜11が、塗布されている部分によって感光する場合と感光しない場合の状態が発生する露光条件が採用されている。この結果、図11に示すように、ネガ型レジスト11は、感光した部分すなわちスペーサ10aの配置間隔が広い(第3の幅W3)スペースの部分11bが現像で剥離されずに残り、狭い(第1の幅W1)スペースの部分11aが剥離される。
【0030】
次に、図12に示すように、スペーサ10aおよびネガ型レジスト膜11bをマスクとして用いてRIE法によりシリコン窒化膜8の加工を行なう。これにより、メモリセルトランジスタのゲート電極MGを形成するためのマスクパターン8aが形成される。このマスクパターン8aは、幅寸法が第4の幅W4(=Hm)で形成され、スペースが第1の幅W1(=Km)を存した状態で形成されている。また、選択ゲートトランジスタのゲート電極SGを形成する部分は第3の幅W3を有する状態にマスクパターン8bが形成される。このとき、非晶質シリコン膜によるスペーサ10aは、RIEによる加工に伴いエッチングされて図示のように上部の部分がエッチングにより消失したスペーサの痕跡10bとなっている。
【0031】
この後、図13に示すように、マスクパターン8a、8bをマスクとして用いてRIE法によるエッチングを行い、多結晶シリコン膜7、第2のゲート絶縁膜6および多結晶シリコン膜5を加工する。これにより、マスクパターン8aの部分でゲート電極MGが形成され、マスクパターン8bの部分でパターン幅が第3の幅W3の幅広な積層構造が形成される。このとき、マスクパターン8a、8bは、自身もエッチングされて薄い膜厚のマスクパターン8c、8dとなって残留する。
【0032】
次に、図14に示すように、通常のフォトリソグラフィ技術により、ポジ型レジスト膜12を全面に塗布し、第3の幅W3で残されていたゲート電極用の多結晶シリコン膜5、第2のゲート絶縁膜6および多結晶シリコン膜6が積層されている部分の中央に第5の幅W5のスリット状の開口部12aを形成する。
【0033】
続いて、ポジ型レジスト膜12をマスクとしてRIE法によりエッチングを行い、シリコン窒化膜8d、多結晶シリコン膜7、第2のゲート絶縁膜6および多結晶シリコン膜5を加工する。これによって前述した図3に示すように、第6の幅W6すなわち幅Hs(=W6)の2個のゲート電極SGを、第5の幅W5すなわち幅Ks(=W5)を存した状態に形成することができる。
【0034】
上記したような加工工程を経ることで、第3の膜である非晶質シリコン膜10の膜厚W4に相当する幅Hmのゲート電極MGを形成することができる。そして、この場合に、ゲート電極MGが所定個数並んだ端部に配置する選択ゲートトランジスタのゲート電極SGを形成するために、ゲート電極SGと隣接するメモリセルトランジスタのゲート電極MGとの配置間隔を幅Kmを設けるだけで良いので省スペース化を図ることができると共に、ソース/ドレイン領域形成のためのイオン注入工程でゲート電極MG−MG間とゲート電極MG−SG間の調整を同じとすることができる。
【0035】
(他の実施形態)
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
第1の膜、第2の膜、第3の膜は、RIEによるエッチング処理で互いに選択的にエッチング可能な膜として機能するものであればよい。例えば、実施形態に示したシリコン酸化膜、シリコン窒化膜、非晶質シリコン膜からそれぞれにいずれかを割り当てて使用することができる。
【0036】
対象とするゲート電極の構造は、多結晶シリコンによる浮遊ゲート電極を持つもの以外に、電荷トラップ層を有するMONOS(metal-oxide-nitride-oxide-semiconductor)構造あるいはSONOS(silicon-oxide-nitride-oxide-semiconductor)構造を有する構成のものにも適用可能である。
【0037】
対象とするデバイスは、NAND型フラッシュメモリ装置に限らず、所定ピッチで並ぶラインパターンと部分的に幅寸法と配置間隔が異なるラインパターンを有する構成のものに適用することができる。たとえば、NOR型フラッシュメモリや、SRAMあるいはその他の半導体記憶装置にも適用できる。
【符号の説明】
【0038】
図面中、1はシリコン基板(半導体基板)、2は素子分離絶縁膜、3は活性領域、4は第1のゲート絶縁膜、5、7は多結晶シリコン膜、6は第2のゲート絶縁膜、8はシリコン窒化膜(第1の膜)、9はシリコン酸化膜(第2の膜)、10は非晶質シリコン膜、10aはスペーサ、11はネガ型レジスト膜、12はポジ型レジスト膜である。
【特許請求の範囲】
【請求項1】
半導体基板の上面にゲート電極用の膜を形成する工程と、
前記ゲート電極用の膜の上面に加工用の第1の膜および第2の膜を順次形成する工程と、
前記第2の膜を加工し、複数本の第1の幅のラインパターンを第2の幅のスペースで配置すると共に所定本数毎に前記第2の幅よりも広い第3の幅のスペースで配置したラインアンドスペースパターンを形成する工程と、
前記第1の幅のラインパターンの上面および側面に沿うと共に前記第2及び第3の幅のスペース部分に露出している前記第1の膜の上面に沿うように所定膜厚の第3の膜を形成する工程と、
前記第3の膜を選択的にスペーサ加工して前記ラインパターンの側壁面に第4の幅のスペーサを形成する工程と、
前記第1の幅のラインパターンを構成する第2の膜を選択的に除去し前記スペーサの配置間隔を前記第1の幅にすると共に所定本数の前記スペーサ毎に前記第3の幅を存した配置状態となるように形成する工程と、
前記第1の膜の上面に前記スペーサを所定高さまで覆うようにネガ型のレジスト膜を形成する工程と、
前記ネガ型レジスト膜に対して前記複数本のスペーサが前記第1の幅で配置された領域では当該スペーサ間に侵入不能となる波長以上の光で露光することで前記第3の幅のスペース部分を露光し、露光された部分の前記ネガ型レジスト膜を残存させ露光されない部分の前記ネガ型レジスト膜を除去する工程と、
前記第3の幅のスペースに残存する前記ネガ型レジスト膜および前記スペーサをマスクとして前記第1の膜を加工してマスクパターンを形成する工程と、
前記マスクパターンをマスクとして前記ゲート電極用の膜を加工し第1の幅のゲート電極を形成すると共に前記第3の幅のスペース部分に前記ゲート電極用の膜を残存させる工程と、
前記第3の幅のスペース部分に残った前記ゲート電極用の膜を分割して第5の幅のゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の半導体装置の製造方法において、
前記第1〜第3の膜は、いずれの膜も他の膜に対して選択的に加工が可能な材料が用いられていることを特徴とする半導体装置の製造方法。
【請求項3】
請求項1または2に記載の半導体装置の製造方法において、
前記第1〜第3の膜は、シリコン膜、シリコン酸化膜、シリコン窒化膜の3つの異なる膜種中から互いに異なる膜種のものが割り当てられることを特徴とする半導体装置の製造方法。
【請求項4】
請求項1ないし3のいずれかに記載の半導体装置の製造方法において、
前記第1の幅のゲート電極はNAND型フラッシュメモリ装置のメモリセルトランジスタのゲート電極として形成され、前記第5の幅のゲート電極は同装置の選択ゲートトランジスタのゲート電極として形成されることを特徴とする半導体装置の製造方法。
【請求項5】
請求項1ないし4のいずれかに記載の半導体装置の製造方法において、
前記ネガ型レジスト膜を露光する工程では、紫外線領域の波長の光を用いることを特徴とする半導体装置の製造方法。
【請求項1】
半導体基板の上面にゲート電極用の膜を形成する工程と、
前記ゲート電極用の膜の上面に加工用の第1の膜および第2の膜を順次形成する工程と、
前記第2の膜を加工し、複数本の第1の幅のラインパターンを第2の幅のスペースで配置すると共に所定本数毎に前記第2の幅よりも広い第3の幅のスペースで配置したラインアンドスペースパターンを形成する工程と、
前記第1の幅のラインパターンの上面および側面に沿うと共に前記第2及び第3の幅のスペース部分に露出している前記第1の膜の上面に沿うように所定膜厚の第3の膜を形成する工程と、
前記第3の膜を選択的にスペーサ加工して前記ラインパターンの側壁面に第4の幅のスペーサを形成する工程と、
前記第1の幅のラインパターンを構成する第2の膜を選択的に除去し前記スペーサの配置間隔を前記第1の幅にすると共に所定本数の前記スペーサ毎に前記第3の幅を存した配置状態となるように形成する工程と、
前記第1の膜の上面に前記スペーサを所定高さまで覆うようにネガ型のレジスト膜を形成する工程と、
前記ネガ型レジスト膜に対して前記複数本のスペーサが前記第1の幅で配置された領域では当該スペーサ間に侵入不能となる波長以上の光で露光することで前記第3の幅のスペース部分を露光し、露光された部分の前記ネガ型レジスト膜を残存させ露光されない部分の前記ネガ型レジスト膜を除去する工程と、
前記第3の幅のスペースに残存する前記ネガ型レジスト膜および前記スペーサをマスクとして前記第1の膜を加工してマスクパターンを形成する工程と、
前記マスクパターンをマスクとして前記ゲート電極用の膜を加工し第1の幅のゲート電極を形成すると共に前記第3の幅のスペース部分に前記ゲート電極用の膜を残存させる工程と、
前記第3の幅のスペース部分に残った前記ゲート電極用の膜を分割して第5の幅のゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の半導体装置の製造方法において、
前記第1〜第3の膜は、いずれの膜も他の膜に対して選択的に加工が可能な材料が用いられていることを特徴とする半導体装置の製造方法。
【請求項3】
請求項1または2に記載の半導体装置の製造方法において、
前記第1〜第3の膜は、シリコン膜、シリコン酸化膜、シリコン窒化膜の3つの異なる膜種中から互いに異なる膜種のものが割り当てられることを特徴とする半導体装置の製造方法。
【請求項4】
請求項1ないし3のいずれかに記載の半導体装置の製造方法において、
前記第1の幅のゲート電極はNAND型フラッシュメモリ装置のメモリセルトランジスタのゲート電極として形成され、前記第5の幅のゲート電極は同装置の選択ゲートトランジスタのゲート電極として形成されることを特徴とする半導体装置の製造方法。
【請求項5】
請求項1ないし4のいずれかに記載の半導体装置の製造方法において、
前記ネガ型レジスト膜を露光する工程では、紫外線領域の波長の光を用いることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2010−245173(P2010−245173A)
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願番号】特願2009−90187(P2009−90187)
【出願日】平成21年4月2日(2009.4.2)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願日】平成21年4月2日(2009.4.2)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]