半導体装置の製造方法
【課題】ドレイン電流コラプスを抑制すること。
【解決手段】窒化物半導体層１９上に、ソース電極２０、ゲート電極２４およびドレイン電極２２をそれぞれ形成する工程と、前記窒化物半導体層上に窒化シリコン膜２６を形成する工程と、前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜の上面をフッ酸を含む溶液を用い処理する工程と、を含む半導体装置の製造方法。
【解決手段】窒化物半導体層１９上に、ソース電極２０、ゲート電極２４およびドレイン電極２２をそれぞれ形成する工程と、前記窒化物半導体層上に窒化シリコン膜２６を形成する工程と、前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜の上面をフッ酸を含む溶液を用い処理する工程と、を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に窒化物半導体を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えば窒化ガリウム（ＧａＮ）等の窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ（Field Effect Transistor）は、高周波かつ高出力で動作するパワー素子として用いられている。窒化物半導体を用いたＦＥＴにおいては、ドレイン電流コラプスとよばれる現象が生じることが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２８６１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
窒化物半導体を用いたＦＥＴにおいて、ドレイン電流コラプスを抑制することが求められている。本発明は、ドレイン電流コラプスを抑制することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、窒化物半導体層上に、ソース電極、ゲート電極およびドレイン電極をそれぞれ形成する工程と、前記窒化物半導体層上に窒化シリコン膜を形成する工程と、前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜の上面をフッ酸を含む溶液を用い処理する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、ドレイン電流コラプスを抑制することができる。
【０００６】
上記構成において、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なう工程を含み、前記フッ酸を含む溶液を用い処理する工程は、前記熱処理を行なう工程の後実行される構成とすることができる。
【０００７】
上記構成において、前記フッ酸を含む溶液を用い処理する工程の後、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なわず封止する工程を含む構成とすることができる。
【０００８】
上記構成において、前記フッ酸を含む溶液を用い処理する工程の後、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なわず、前記窒化シリコン膜の上面に接して樹脂絶縁膜を形成する工程を含む構成とすることができる。
【０００９】
上記構成において、前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜上にフィールドプレートを形成する工程を含み、フッ酸を含む溶液で処理する工程は、前記フィールドプレートを形成する工程の後に行なわれる工程である工程である構成とすることができる。
【００１０】
上記構成において、前記フッ酸を含む溶液は、緩衝フッ酸または、フッ酸水溶液である構成とすることができる。
【発明の効果】
【００１１】
本発明によれば、ドレイン電流コラプスを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図２】図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図３】図３は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。
【図４】図４（ａ）から図４（ｃ）は、ドレイン電圧電流特性を示す図である。
【図５】図５は、実施例２に係る半導体装置の製造方法を示す断面図である。
【図６】図６は、実施例３に係る半導体装置の製造方法を示す断面図である。
【図７】図７（ａ）から図７（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照し、本発明の実施例について説明する。
【実施例１】
【００１４】
図１（ａ）から図３は、実施例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）のように、基板１０上に、半導体層１９として、バッファ層１２、チャネル層１４、電子供給層１６およびキャップ層１８が順次形成されている。基板１０は、ＳｉＣである。バッファ層１２は膜厚が３００ｎｍのＡｌＮ層である。チャネル層１４は膜厚が１０００ｎｍのＧａＮ層である。電子供給層１６は、膜厚が２０ｎｍ、Ａｌ組成比が０．２のｎ型ＡｌＧａＮ層である。キャップ層１８は、膜厚が５ｎｍのｎ型ＧａＮ層である。チャネル層１４の電子供給層１６界面には２ＤＥＧ（２次元電子ガス）１５が形成される。
【００１５】
図１（ｂ）のように、半導体層１９上に開口を有するフォトレジスト４０を形成する。フォトレジスト４０をマスクにキャップ層１８を除去し電子供給層１６に達するリセスを形成する。図１（ｃ）のように、フォトレジスト４０を剥離する。開口を有する２層フォトレジスト４２を形成する。ソース電極２０およびドレイン電極２２として、リセス内にＴａおよびＡｌを蒸着する。フォトレジスト４２を除去することによりリフトオフする。５５０℃の温度で熱処理する。以上により、リセス内にソース電極２０およびドレイン電極２２が形成される。図１（ｄ）のように、半導体層１９上、およびソース電極２０およびドレイン電極２２を覆うように、膜厚が６０ｎｍの窒化シリコン膜２６をＣＶＤ（Chemical Vapor Deposition）法を用い形成する。ゲート開口を有するフォトレジスト４４を形成する。
【００１６】
図２（ａ）のように、フォトレジスト４４をマスクに窒化シリコン膜２６をエッチングする。図２（ｂ）のように、蒸着法およびリフトオフ法を用いることにより、半導体層１９に接するゲート電極２４を形成する。ゲート電極２４は、半導体層１９側からＮｉおよびＡｕからなる。図２（ｃ）のように、窒化シリコン膜２６上にゲート電極２４を覆うように、膜厚が４０ｎｍの窒化シリコン膜２８をＣＶＤ法を用い形成する。図２（ｄ）のように、ソース電極２０およびドレイン電極２２上の窒化シリコン膜２６および２８を除去する。ソース電極２０およびドレイン電極２２上に接するように配線３０としてＡｕをめっき法により形成する。めっきシンターとして３５０℃において３０分間熱処理する。
【００１７】
図３のように、窒化シリコン膜２８の表面をＮＨ４Ｆ：ＨＦが１０：１の緩衝フッ酸溶液に３０秒浸す。これにより、窒化シリコン膜２８の表面が１〜１０ｎｍエッチングされる。
【００１８】
図４（ａ）から図４（ｃ）は、ドレイン電圧電流特性を示す図である。ドレイン電圧電流特性を測定したＨＥＭＴは、ゲート長が１μｍ、ゲート幅が８０μｍ、ゲート−ドレイン距離が５μｍである。ドレイン電圧電流特性は、カーブトレーサを用い測定した。図４（ａ）から図４（ｃ）において、破線は、ドレイン電圧を１０Ｖまで印加し、ゲート電圧を２Ｖから−１Ｖステップで印加したドレイン電圧電流特性を示している。実線は、ドレイン電圧を５０Ｖまで印加し、ゲート電圧を２Ｖから−１Ｖステップで印加したドレイン電圧電流特性を示している。
【００１９】
図４（ａ）は、図２（ｄ）の工程後に測定した結果を示す。図４（ａ）のように、ドレイン電圧を５０Ｖ印加することにより、ドレイン電流が減少している。この現象は、ドレイン電流コラプス現象である。図４（ｂ）は、図２（ｄ）の後、水洗および乾燥した後に測定した結果を示す。図４（ｂ）のように、ドレイン電流コラプス現象は改善していない。図４（ｃ）は、図３後に測定した結果を示す。図４（ｃ）のように、ドレイン電圧を５０Ｖ印加してもドレイン電流コラプス現象はほとんど観測されない。このように、窒化シリコン膜２８の表面をフッ酸を含む溶液で処理することによりドレイン電流コラプス現象が抑制できることがわかった。
【００２０】
ドレイン電流コラプスは、チャネル（２ＤＥＧ）の電子が半導体層１９表面または窒化シリコン膜２６、２８内のトラップに捕獲されるために生じる現象と考えられる。窒化シリコン膜２８表面のＳｉのダングリングボンドが多いと、ダングリングボンドの影響により、電子がトラップに捕獲され易くなると考えられる。窒化シリコン膜２８が熱処理されると、Ｓｉ−Ｈ結合が離れ、窒化シリコン膜２８表面にＳｉのダングリングボンドが多数形成される。このため、ドレイン電流コラプスが大きくなる。特に、ゲート電極２４とドレイン電極２２との間は、電界が大きく２ＤＥＧの電子がトラップに捕獲され易い。図４（ｃ）のように、窒化シリコン膜２８表面をフッ酸処理すると、窒化シリコン膜２８表面のＳｉのダングリングボンドは、Ｓｉ−Ｈ結合となり、ドレイン電流コラプスが抑制されると考えられる。
【００２１】
実施例１によれば、窒化シリコン膜２８の少なくともゲート電極２４とドレイン電極２２との間の上面をフッ酸を含む溶液を用い処理する。これにより、窒化シリコン膜２８表面のＳｉのダングリングボンドは、Ｓｉ−Ｈ結合となり、ドレイン電流コラプスが抑制される。
【００２２】
フッ酸を含む溶液としては、実施例１のように緩衝フッ酸またはフッ酸水溶液を用いることができる。フッ酸水溶液としては、ＨＦ：Ｈ２Ｏを例えば１：１０〜１：１０００とすることができる。また、窒化シリコン膜２８の少なくともゲート電極２４とドレイン電極２２との間の上面をフッ酸処理すればよく、例えば、実施例１のように、ソース電極２０からドレイン電極２２の間の窒化シリコン膜２８の上面全体をフッ酸処理してもよい。
【００２３】
窒化シリコン膜２８表面のＳｉのダングリングボンドは、３００℃以上の熱処理で生じやすく、３５０℃以上でより生じやすい。よって、窒化シリコン膜２８の上面が露出した状態で３００℃以上の熱処理を行ない、フッ酸を含む溶液を用いた処理は、熱処理を行なった後実行されることが好ましい。熱処理の温度は３５０℃以上がより好ましい。
【実施例２】
【００２４】
図５は、実施例２に係る半導体装置の製造方法を示す断面図である。実施例１の図３の工程後、半導体チップ６０に個片化する。図５のように、パッケージは、ベース５２およびキャップ５０を有している。実施例１により製造された半導体チップ６０がベース５２上に実装されている。ベース５２にはキャップ５０がされ、半導体チップ６０は封止されている。
【００２５】
図５のように、図３のフッ酸を含む溶液で処理する工程の後、窒化シリコン膜２８の上面が露出した状態で３００℃以上の熱処理を行なわず封止する。例えば、窒化シリコン膜２８の上面が露出した状態で窒化シリコン膜２８の上面を封止する。これにより、窒化シリコン膜２８表面のダングリングボンドが少ない状態を維持することができる。なお、封止は気密封止が好ましく、窒素またはアルゴン等の不活性ガスを用い封止することが好ましい。
【実施例３】
【００２６】
図６は、実施例３に係る半導体装置の製造方法を示す断面図である。図６のように、実施例１の図３のフッ酸を含む溶液で処理する工程後、窒化シリコン膜２８の上面が露出した状態で３００℃以上の熱処理を行なわず、窒化シリコン膜２８の上面に接して絶縁膜３２を形成する。これにより、窒化シリコン膜２８表面のダングリングボンドが少ない状態を維持することができる。例えば、絶縁膜３２は、エポキシ樹脂からなる樹脂絶縁膜を用いることができる。樹脂絶縁膜を形成する工程は、エポキシ樹脂を塗布した後、２００℃前後の温度でエポキシ樹脂を硬化させる工程である。絶縁膜３２は窒化シリコン膜以外の膜が好ましく、表面にダングリングボンドが生じにくい絶縁膜が好ましい。
【実施例４】
【００２７】
実施例４はフィールドプレートを有する半導体装置の製造方法の例である。図７（ａ）から図７（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図である。図７（ａ）のように、実施例１の図２（ｃ）の後、ソース電極２０およびドレイン電極２２上に配線３０を形成する。このとき、少なくともゲート電極２４とドレイン電極２２との間の窒化シリコン膜２８上にフィールドプレート３４を形成する。図７（ａ）の例では、ソース電極２０からゲート電極２４とドレイン電極２２との間に渡り窒化シリコン膜２８上にフィールドプレート３４が形成されている。
【００２８】
図７（ｂ）のように、フィールドプレート３４および窒化シリコン膜２８上に膜厚が６００ｎｍの窒化シリコン膜３６をＣＶＤ法を用い形成する。図７（ｃ）のように、窒化シリコン膜３６上に開口を有するフォトレジスト４６を形成する。フォトレジスト４６をマスクに窒化シリコン膜３６および２８をフッ酸を含む溶液を用いエッチングする。図７（ｄ）のように、フォトレジスト４６を除去する。
【００２９】
実施例４のように、フィールドプレート３４を形成した後、フィールドプレート３４とドレイン電極２２との間の窒化シリコン膜３６の上面をフッ酸を含む溶液を用い処理する。これにより、窒化シリコン膜３６表面のＳｉのダングリングボンドが減少し、ドレイン電流コラプスが抑制される。
【００３０】
実施例１〜４において、ＡｌＧａＮを電子供給層１６、ＧａＮをチャネル層１４とするＨＥＭＴを例に説明したが、半導体層１９としては他の窒化物半導体を用いることができる。窒化物半導体とは、窒素を含む半導体であり、例えばＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＡｌＩｎＧａＮ等である。
【００３１】
また、実施例１〜４において、キャップ層１８を設けた例を説明したが、キャップ層１８を設けず、ゲート電極２４を電子供給層１６上に直接形成してもよい。また、基板１０としてＳｉＣの例を説明したが、基板１０は、サファイヤまたはＳｉ基板等でもよい。
【００３２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３３】
１９ 半導体層
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
２６、２８ 窒化シリコン膜
３４ フィールドプレート
３６ 絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に窒化物半導体を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えば窒化ガリウム（ＧａＮ）等の窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ（Field Effect Transistor）は、高周波かつ高出力で動作するパワー素子として用いられている。窒化物半導体を用いたＦＥＴにおいては、ドレイン電流コラプスとよばれる現象が生じることが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２８６１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
窒化物半導体を用いたＦＥＴにおいて、ドレイン電流コラプスを抑制することが求められている。本発明は、ドレイン電流コラプスを抑制することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、窒化物半導体層上に、ソース電極、ゲート電極およびドレイン電極をそれぞれ形成する工程と、前記窒化物半導体層上に窒化シリコン膜を形成する工程と、前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜の上面をフッ酸を含む溶液を用い処理する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、ドレイン電流コラプスを抑制することができる。
【０００６】
上記構成において、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なう工程を含み、前記フッ酸を含む溶液を用い処理する工程は、前記熱処理を行なう工程の後実行される構成とすることができる。
【０００７】
上記構成において、前記フッ酸を含む溶液を用い処理する工程の後、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なわず封止する工程を含む構成とすることができる。
【０００８】
上記構成において、前記フッ酸を含む溶液を用い処理する工程の後、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なわず、前記窒化シリコン膜の上面に接して樹脂絶縁膜を形成する工程を含む構成とすることができる。
【０００９】
上記構成において、前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜上にフィールドプレートを形成する工程を含み、フッ酸を含む溶液で処理する工程は、前記フィールドプレートを形成する工程の後に行なわれる工程である工程である構成とすることができる。
【００１０】
上記構成において、前記フッ酸を含む溶液は、緩衝フッ酸または、フッ酸水溶液である構成とすることができる。
【発明の効果】
【００１１】
本発明によれば、ドレイン電流コラプスを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図２】図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図３】図３は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。
【図４】図４（ａ）から図４（ｃ）は、ドレイン電圧電流特性を示す図である。
【図５】図５は、実施例２に係る半導体装置の製造方法を示す断面図である。
【図６】図６は、実施例３に係る半導体装置の製造方法を示す断面図である。
【図７】図７（ａ）から図７（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照し、本発明の実施例について説明する。
【実施例１】
【００１４】
図１（ａ）から図３は、実施例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）のように、基板１０上に、半導体層１９として、バッファ層１２、チャネル層１４、電子供給層１６およびキャップ層１８が順次形成されている。基板１０は、ＳｉＣである。バッファ層１２は膜厚が３００ｎｍのＡｌＮ層である。チャネル層１４は膜厚が１０００ｎｍのＧａＮ層である。電子供給層１６は、膜厚が２０ｎｍ、Ａｌ組成比が０．２のｎ型ＡｌＧａＮ層である。キャップ層１８は、膜厚が５ｎｍのｎ型ＧａＮ層である。チャネル層１４の電子供給層１６界面には２ＤＥＧ（２次元電子ガス）１５が形成される。
【００１５】
図１（ｂ）のように、半導体層１９上に開口を有するフォトレジスト４０を形成する。フォトレジスト４０をマスクにキャップ層１８を除去し電子供給層１６に達するリセスを形成する。図１（ｃ）のように、フォトレジスト４０を剥離する。開口を有する２層フォトレジスト４２を形成する。ソース電極２０およびドレイン電極２２として、リセス内にＴａおよびＡｌを蒸着する。フォトレジスト４２を除去することによりリフトオフする。５５０℃の温度で熱処理する。以上により、リセス内にソース電極２０およびドレイン電極２２が形成される。図１（ｄ）のように、半導体層１９上、およびソース電極２０およびドレイン電極２２を覆うように、膜厚が６０ｎｍの窒化シリコン膜２６をＣＶＤ（Chemical Vapor Deposition）法を用い形成する。ゲート開口を有するフォトレジスト４４を形成する。
【００１６】
図２（ａ）のように、フォトレジスト４４をマスクに窒化シリコン膜２６をエッチングする。図２（ｂ）のように、蒸着法およびリフトオフ法を用いることにより、半導体層１９に接するゲート電極２４を形成する。ゲート電極２４は、半導体層１９側からＮｉおよびＡｕからなる。図２（ｃ）のように、窒化シリコン膜２６上にゲート電極２４を覆うように、膜厚が４０ｎｍの窒化シリコン膜２８をＣＶＤ法を用い形成する。図２（ｄ）のように、ソース電極２０およびドレイン電極２２上の窒化シリコン膜２６および２８を除去する。ソース電極２０およびドレイン電極２２上に接するように配線３０としてＡｕをめっき法により形成する。めっきシンターとして３５０℃において３０分間熱処理する。
【００１７】
図３のように、窒化シリコン膜２８の表面をＮＨ４Ｆ：ＨＦが１０：１の緩衝フッ酸溶液に３０秒浸す。これにより、窒化シリコン膜２８の表面が１〜１０ｎｍエッチングされる。
【００１８】
図４（ａ）から図４（ｃ）は、ドレイン電圧電流特性を示す図である。ドレイン電圧電流特性を測定したＨＥＭＴは、ゲート長が１μｍ、ゲート幅が８０μｍ、ゲート−ドレイン距離が５μｍである。ドレイン電圧電流特性は、カーブトレーサを用い測定した。図４（ａ）から図４（ｃ）において、破線は、ドレイン電圧を１０Ｖまで印加し、ゲート電圧を２Ｖから−１Ｖステップで印加したドレイン電圧電流特性を示している。実線は、ドレイン電圧を５０Ｖまで印加し、ゲート電圧を２Ｖから−１Ｖステップで印加したドレイン電圧電流特性を示している。
【００１９】
図４（ａ）は、図２（ｄ）の工程後に測定した結果を示す。図４（ａ）のように、ドレイン電圧を５０Ｖ印加することにより、ドレイン電流が減少している。この現象は、ドレイン電流コラプス現象である。図４（ｂ）は、図２（ｄ）の後、水洗および乾燥した後に測定した結果を示す。図４（ｂ）のように、ドレイン電流コラプス現象は改善していない。図４（ｃ）は、図３後に測定した結果を示す。図４（ｃ）のように、ドレイン電圧を５０Ｖ印加してもドレイン電流コラプス現象はほとんど観測されない。このように、窒化シリコン膜２８の表面をフッ酸を含む溶液で処理することによりドレイン電流コラプス現象が抑制できることがわかった。
【００２０】
ドレイン電流コラプスは、チャネル（２ＤＥＧ）の電子が半導体層１９表面または窒化シリコン膜２６、２８内のトラップに捕獲されるために生じる現象と考えられる。窒化シリコン膜２８表面のＳｉのダングリングボンドが多いと、ダングリングボンドの影響により、電子がトラップに捕獲され易くなると考えられる。窒化シリコン膜２８が熱処理されると、Ｓｉ−Ｈ結合が離れ、窒化シリコン膜２８表面にＳｉのダングリングボンドが多数形成される。このため、ドレイン電流コラプスが大きくなる。特に、ゲート電極２４とドレイン電極２２との間は、電界が大きく２ＤＥＧの電子がトラップに捕獲され易い。図４（ｃ）のように、窒化シリコン膜２８表面をフッ酸処理すると、窒化シリコン膜２８表面のＳｉのダングリングボンドは、Ｓｉ−Ｈ結合となり、ドレイン電流コラプスが抑制されると考えられる。
【００２１】
実施例１によれば、窒化シリコン膜２８の少なくともゲート電極２４とドレイン電極２２との間の上面をフッ酸を含む溶液を用い処理する。これにより、窒化シリコン膜２８表面のＳｉのダングリングボンドは、Ｓｉ−Ｈ結合となり、ドレイン電流コラプスが抑制される。
【００２２】
フッ酸を含む溶液としては、実施例１のように緩衝フッ酸またはフッ酸水溶液を用いることができる。フッ酸水溶液としては、ＨＦ：Ｈ２Ｏを例えば１：１０〜１：１０００とすることができる。また、窒化シリコン膜２８の少なくともゲート電極２４とドレイン電極２２との間の上面をフッ酸処理すればよく、例えば、実施例１のように、ソース電極２０からドレイン電極２２の間の窒化シリコン膜２８の上面全体をフッ酸処理してもよい。
【００２３】
窒化シリコン膜２８表面のＳｉのダングリングボンドは、３００℃以上の熱処理で生じやすく、３５０℃以上でより生じやすい。よって、窒化シリコン膜２８の上面が露出した状態で３００℃以上の熱処理を行ない、フッ酸を含む溶液を用いた処理は、熱処理を行なった後実行されることが好ましい。熱処理の温度は３５０℃以上がより好ましい。
【実施例２】
【００２４】
図５は、実施例２に係る半導体装置の製造方法を示す断面図である。実施例１の図３の工程後、半導体チップ６０に個片化する。図５のように、パッケージは、ベース５２およびキャップ５０を有している。実施例１により製造された半導体チップ６０がベース５２上に実装されている。ベース５２にはキャップ５０がされ、半導体チップ６０は封止されている。
【００２５】
図５のように、図３のフッ酸を含む溶液で処理する工程の後、窒化シリコン膜２８の上面が露出した状態で３００℃以上の熱処理を行なわず封止する。例えば、窒化シリコン膜２８の上面が露出した状態で窒化シリコン膜２８の上面を封止する。これにより、窒化シリコン膜２８表面のダングリングボンドが少ない状態を維持することができる。なお、封止は気密封止が好ましく、窒素またはアルゴン等の不活性ガスを用い封止することが好ましい。
【実施例３】
【００２６】
図６は、実施例３に係る半導体装置の製造方法を示す断面図である。図６のように、実施例１の図３のフッ酸を含む溶液で処理する工程後、窒化シリコン膜２８の上面が露出した状態で３００℃以上の熱処理を行なわず、窒化シリコン膜２８の上面に接して絶縁膜３２を形成する。これにより、窒化シリコン膜２８表面のダングリングボンドが少ない状態を維持することができる。例えば、絶縁膜３２は、エポキシ樹脂からなる樹脂絶縁膜を用いることができる。樹脂絶縁膜を形成する工程は、エポキシ樹脂を塗布した後、２００℃前後の温度でエポキシ樹脂を硬化させる工程である。絶縁膜３２は窒化シリコン膜以外の膜が好ましく、表面にダングリングボンドが生じにくい絶縁膜が好ましい。
【実施例４】
【００２７】
実施例４はフィールドプレートを有する半導体装置の製造方法の例である。図７（ａ）から図７（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図である。図７（ａ）のように、実施例１の図２（ｃ）の後、ソース電極２０およびドレイン電極２２上に配線３０を形成する。このとき、少なくともゲート電極２４とドレイン電極２２との間の窒化シリコン膜２８上にフィールドプレート３４を形成する。図７（ａ）の例では、ソース電極２０からゲート電極２４とドレイン電極２２との間に渡り窒化シリコン膜２８上にフィールドプレート３４が形成されている。
【００２８】
図７（ｂ）のように、フィールドプレート３４および窒化シリコン膜２８上に膜厚が６００ｎｍの窒化シリコン膜３６をＣＶＤ法を用い形成する。図７（ｃ）のように、窒化シリコン膜３６上に開口を有するフォトレジスト４６を形成する。フォトレジスト４６をマスクに窒化シリコン膜３６および２８をフッ酸を含む溶液を用いエッチングする。図７（ｄ）のように、フォトレジスト４６を除去する。
【００２９】
実施例４のように、フィールドプレート３４を形成した後、フィールドプレート３４とドレイン電極２２との間の窒化シリコン膜３６の上面をフッ酸を含む溶液を用い処理する。これにより、窒化シリコン膜３６表面のＳｉのダングリングボンドが減少し、ドレイン電流コラプスが抑制される。
【００３０】
実施例１〜４において、ＡｌＧａＮを電子供給層１６、ＧａＮをチャネル層１４とするＨＥＭＴを例に説明したが、半導体層１９としては他の窒化物半導体を用いることができる。窒化物半導体とは、窒素を含む半導体であり、例えばＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＡｌＩｎＧａＮ等である。
【００３１】
また、実施例１〜４において、キャップ層１８を設けた例を説明したが、キャップ層１８を設けず、ゲート電極２４を電子供給層１６上に直接形成してもよい。また、基板１０としてＳｉＣの例を説明したが、基板１０は、サファイヤまたはＳｉ基板等でもよい。
【００３２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３３】
１９ 半導体層
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
２６、２８ 窒化シリコン膜
３４ フィールドプレート
３６ 絶縁膜
【特許請求の範囲】
【請求項１】
窒化物半導体層上に、ソース電極、ゲート電極およびドレイン電極をそれぞれ形成する工程と、
前記窒化物半導体層上に窒化シリコン膜を形成する工程と、
前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜の上面をフッ酸を含む溶液を用い処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なう工程を含み、
前記フッ酸を含む溶液を用い処理する工程は、前記熱処理を行なう工程の後実行されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記フッ酸を含む溶液を用い処理する工程の後、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なわず封止する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記フッ酸を含む溶液を用い処理する工程の後、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なわず、前記窒化シリコン膜の上面に接して樹脂絶縁膜を形成する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項５】
前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜上にフィールドプレートを形成する工程を含み、
フッ酸を含む溶液で処理する工程は、前記フィールドプレートを形成する工程の後に行なわれる工程であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記フッ酸を含む溶液は、緩衝フッ酸または、フッ酸水溶液であることを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
【請求項１】
窒化物半導体層上に、ソース電極、ゲート電極およびドレイン電極をそれぞれ形成する工程と、
前記窒化物半導体層上に窒化シリコン膜を形成する工程と、
前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜の上面をフッ酸を含む溶液を用い処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なう工程を含み、
前記フッ酸を含む溶液を用い処理する工程は、前記熱処理を行なう工程の後実行されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記フッ酸を含む溶液を用い処理する工程の後、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なわず封止する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記フッ酸を含む溶液を用い処理する工程の後、前記窒化シリコン膜の上面が露出した状態で３００℃以上の熱処理を行なわず、前記窒化シリコン膜の上面に接して樹脂絶縁膜を形成する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項５】
前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜上にフィールドプレートを形成する工程を含み、
フッ酸を含む溶液で処理する工程は、前記フィールドプレートを形成する工程の後に行なわれる工程であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記フッ酸を含む溶液は、緩衝フッ酸または、フッ酸水溶液であることを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−３３６５６（Ｐ２０１２−３３６５６Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１０−１７１１３０（Ｐ２０１０−１７１１３０）
【出願日】平成２２年７月２９日（２０１０．７．２９）
【出願人】（０００１５４３２５）住友電工デバイス・イノベーション株式会社 (291)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２２年７月２９日（２０１０．７．２９）
【出願人】（０００１５４３２５）住友電工デバイス・イノベーション株式会社 (291)
【Ｆターム（参考）】
[ Back to top ]