薄膜積層基板、及びその製造方法、並びに薄膜積層基板を備える液晶表示装置
【課題】平坦化膜の下層にある第1導電部と、平坦化膜の上層にある第2導電部とが電気的に接続されてショートすることを抑制する薄膜積層基板等を提供すること。
【解決手段】本発明に係る薄膜積層基板は、基板1上に凹凸パターン表面が形成された平坦化膜10を備え、その下層に複数の第1導電部(2、3等)を、その上層に第2導電部(11、12)を有する薄膜積層基板50であって、第1導電部(2、3等)の凸状部が形成されている領域で、かつその上層に第2導電部(11、12)を備える領域の内、薄膜トランジスタ形成領域A及び配線と交差する領域Bを外して、平坦化膜10表面の凹凸パターンが形成されている。
【解決手段】本発明に係る薄膜積層基板は、基板1上に凹凸パターン表面が形成された平坦化膜10を備え、その下層に複数の第1導電部(2、3等)を、その上層に第2導電部(11、12)を有する薄膜積層基板50であって、第1導電部(2、3等)の凸状部が形成されている領域で、かつその上層に第2導電部(11、12)を備える領域の内、薄膜トランジスタ形成領域A及び配線と交差する領域Bを外して、平坦化膜10表面の凹凸パターンが形成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄層積層基板、及びその製造方法、並びに薄膜積層基板を備える液晶表示装置に関する。
【背景技術】
【0002】
液晶表示装置は、一般に、2枚の電極付き基板間に液晶を備える液晶層が挟持された構造となっている。この2枚の基板の上下には、さらに偏光板が設置され、透過型液晶表示装置の場合には、背面にバックライトが備えられている。バックライトから偏光板を通過した入射光は、液晶の複屈折により楕円偏光に変化し、反対側の偏光板に入射されることになる。この状態で、上下の電極間に電圧を印加すると、液晶のダイレクタの配列状態が変化して液晶層の複屈折が変化し、反対側の偏光板に入射される楕円偏光状態が変化する。その結果、液晶表示装置を透過する光強度、及びスペクトルが変化する電気光学効果を得ることができる。
【0003】
液晶表示装置は、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置に分類することができる。透過型液晶表示装置は、バックライト(背面光源)をその背面又は側方に設置して、画像表示を行うものである。
【0004】
反射型液晶表示装置は、基板上に反射板を設置し、周囲光を反射板表面で反射させることにより画像表示を行うものである。図11に、従来の反射型液晶表示装置に用いられる薄膜トランジスタアレイ基板(以下、「TFTアレイ基板」とも言う)の主要部の断面図を示す(特許文献1)(以下、「第1従来例」と言う)。このTFTアレイ基板100は、絶縁性基板101、ゲート配線102、ゲート絶縁層104、半導体膜105、ドレイン電極107、ソース電極108、層間絶縁膜109、平坦化膜110、反射板としても機能する透過電極111等を備えている。
【0005】
このTFTアレイ基板100は、層間絶縁膜109を成膜した後に、コンタクトホール115を形成するのと同時に、図11に示すように複数の開口部117を設ける。その後、その上層に平坦化膜110を形成する。すると、表面に凹凸形状118を有する平坦化膜110が得られる。その後、透過電極111を形成する金属を成膜して、図11に示すように所望の位置に透過電極111を形成する。その結果、層間絶縁膜109の開口部117に対応した位置に凹凸パターンを有する透過電極111を得ることができる。
【0006】
上記層間絶縁膜109及びゲート絶縁膜層104に形成する開口部117は、開口部117の下に位置する絶縁膜、又はガラス基板が同時にエッチングされないように、配線群、薄膜トランジスタ、及び補助容量部上で跨らないように構成する旨が記載されている。開口部117の下に位置する絶縁膜、又はガラス基板が同時にエッチングされると、配線下が空洞となったり、配線が欠けて配線抵抗が増加する恐れがあるためである。
【0007】
半透過型液晶表示装置(例えば、特許文献2〜4)は、光の一部を透過し、光の一部を反射するタイプであり、周囲光が非常に明るい場合に、周囲光に比べて表示光が暗いため表示を観察し難い透過型液晶表示装置と、周囲光が暗い場合に視認性が極端に低下するとい反射型液晶表示装置の欠点を補うものである。
【0008】
図12は、従来例に係る半透過型液晶表示装置のTFTアレイ基板200の一画素分の平面図であり、図13は、図12のIV−IV’切断部断面図である(以下、「第2従来例」と言う)。このTFTアレイ基板200は、絶縁性基板201、ゲート配線202、補助容量配線203、ゲート絶縁層204、第1の半導体膜たる半導体能動膜205、第2の半導体膜たるオーミックコンタクト膜206、ドレイン電極207、ソース電極208、層間絶縁膜209、平坦化膜210、反射板としても機能する画素電極211等を備えている。
【0009】
このTFTアレイ基板200は、例えば以下のようにして製造することができる。まず、ガラス基板等の透明絶縁性基板201上にスパッタリングなどの方法でゲート配線202、ゲート電極(不図示)、補助容量配線203等を形成するための金属薄膜を成膜する。続いて、第1のフォトリソグラフィー工程によって、ゲート配線、ゲート電極及びゲート端子を形成する。
【0010】
次に、プラズマCVD法によりSiN等のゲート絶縁膜404、a−Si等の半導体能動膜205、n型a−Si等のオーミックコンタクト膜206を連続で成膜する。続いて、第2のフォトリソグラフィープロセスで半導体能動膜205、及びオーミックコンタクト膜206を少なくともTFT部が形成される部分にパターニングする。ゲート絶縁膜404は、全体に亘って残存する。
【0011】
続いて、スパッタリングなどの方法でドレイン電極207及びソース電極208等を形成するための金属薄膜を成膜する。そして、第3のフォトリソグラフィープロセスでこの金属薄膜がソース電極208、及びドレイン電極207を形成する。その後、オーミックコンタクト膜206のエッチングを行う。このプロセスによりTFT部のオーミックコンタクト膜206の中央部が除去され、半導体能動膜205が露出することになる。
【0012】
さらに、プラズマCVD法により層間絶縁膜209を形成するための膜を形成する。その後、平坦化膜210として、感光性樹脂組成物を塗布して感光性有機膜を形成する。その後、フォトリソグラフィープロセスで、平坦化膜210の所望のパターン形状及び平坦化膜210の凹凸形状を形成する。まず、パターン形成前の平坦化膜210に、図14に示す遮光部222を有する遮光マスク(フォトマスク)220を用いて、均一に低照度で露光を行う。続いて、図1に示すようなコンタクトホール215、透過領域216に対応する部分を開口した遮光マスク(不図示)を用いて、均一に高照度で露光を行う。
【0013】
遮光マスク220は、図14に示すように、丸型形状であって、同一形状の光透過部221を備える。この遮光マスク220を用いて、TFTアレイ基板200を平坦化膜210がその下層まで開口しない程度の低照度の露光を行うことにより、平坦化膜210の表面に図13に示すような凹凸形状を得ることができる。その後、透明性のある画素電極211、反射電極212を形成するための導電膜をそれぞれ成膜して、所望のパターンを形成することにより、凹凸形状を表面に有する画素電極211及び反射電極212を得る。この凹凸パターンを備えた画素電極211の領域R1が反射板として機能し、周囲光を反射板表面で反射させることにより画像表示を行うことができる。一方、光を透過させる領域R2は、図13に示すように、ゲート絶縁膜404、層間絶縁膜209、平坦化膜210を除去して透過電極211等の形成せしめられている(例えば、特許文献5)。
【0014】
上述のように形成されたTFTアレイ基板は、対向電極を備えた対向基板と貼り合わされ、その間に液晶が注入される。そして、面状光源装置の発光面側に載置される。このようにして、半透過型の液晶表示装置が製造される。
【0015】
また、別の従来例として、反射板に凹凸部を再現性よく均一に形成する技術が開示されている。これにより、良好な反射特性を得ることができるとしている(特許文献6)。
【特許文献1】2001−330827号公報
【特許文献2】特開平7−333598号公報
【特許文献3】2000−19563号公報
【特許文献4】2000−305110号公報
【特許文献5】2004−294805号公報
【特許文献6】2000−284272号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
上記第1の従来例においては、ゲート絶縁膜104及び層間絶縁膜109に開口部を形成することにより透過電極111に凹凸を設けているため、半透過型液晶表示装置に応用できないという問題があった。また、ゲート絶縁膜104及び層間絶縁膜109に直接開口部を設けて画素電極111の凹部形状を形成しているため、その下層にある他の層がダメージを受けやすく、歩留まりが高いとは言えなかった。
また、上記第2の従来例においては、輝点等の表示欠陥が発生する恐れがあった。液晶表示装置の大型化、高精細化の要望が益々高まる中、この表示欠陥を抑制することは極めて重要な課題である。この表示欠陥の主な理由は、凹凸形状を有する平坦化膜210の上層と下層にある導電部が電気的に接続されてしまうことにより発生するものである。上記特許文献6に記載の技術においては、反射特性に優れるものを得ることはできるが、表示欠陥が発生する問題に対しては課題を残していた。
【0017】
なお、上記においては、反射型液晶表示装置、半透過型液晶表示装置における課題について述べたがこれに限定されるものではなく、凹凸形状を有する平坦化膜の上層と下層にある導電部が電気的に接続されてしまう恐れのある薄膜積層基板において同様の課題が生じ得る。
【0018】
本発明は上記背景に鑑みてなされたものであり、その目的とするところは、平坦化膜の下層にある第1導電部と、平坦化膜の上層にある第2導電部とが電気的に接続されてショートすることを抑制する薄膜積層基板、その製造方法、及びこの薄膜積層基板を備える液晶表示装置を提供することである。
【課題を解決するための手段】
【0019】
本発明の第1の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、前記第1導電部の凸状部が形成されている領域で、かつその上層に前記第2導電部を備える箇所のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部を外して、前記平坦化膜表面の凹凸パターンが形成されているものである。なお、ここで言う「第1導電部の凸状部」とは、第1導電部が形成されていることに起因して平坦化膜形成前の表面が他の部分に比して凸状に形成されている領域を言うものとする。
【0020】
本発明の第1の態様に係る薄膜積層基板によれば、平坦化膜の下層にある第1導電部と、平坦化膜の上層にある第2導電部とが電気的に接続されてショートすることを抑制することができる。その理由は、以下の通りである。
基板上に第1導電部(例えば、ゲート配線、ソース配線等)の凸状部を複数積層した場合、その上層に積層する平坦化膜が、その凸状部の場所に応じて膜厚のばらつきが生じ、段差が発生してしまうのが実情である。膜厚にばらつきのある平坦化膜に、さらに凹凸形状を形成すると、平坦化膜の膜厚の薄い部分と凹凸形状の凹部の位置とが重なった場合に、平坦化膜を介して対向する第1導電部と第2導電部とが電気的に接続されてショートしてしまう場合がある。その結果、特に、第1導電部と第2導電部との電位が異なる場合において、本来得たい電気特性を有する薄膜積層基板を得ることができない。例えば表示装置等に応用した場合には、輝点等の表示欠陥が発生してしまう。本態様によれば、第1導電部の凸状部の上層にある平坦化膜表面の少なくとも一部に凹凸パターンを設けないことにより、上記領域の上層に位置する平坦化膜の膜厚を従来より厚くできる。その結果、プロセスばらつきによって第1導電部と第2導電部が電気的に接続されてしまうことを低減できる。なお、「導電部」とは、各種配線、各種電極等を含むものとする。
【0021】
本発明の第2の態様に係る薄膜積層基板は、上記態様において、前記第1導電部の凸状部が形成されている領域のうち、(1)薄膜トランジスタの上層にある領域、及び(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域であって、かつ、前記(1)及び(2)の上層に前記第2導電部を備える領域を外して、前記平坦化膜表面の凹凸パターンが形成されていることを特徴とするものである。
【0022】
本発明の第3の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、前記第1導電部の凸状部が形成されている領域であって、かつその上層に前記第2導電部を備える箇所のうちの前記第1導電部と前記第2導電部の電位が異なる箇所において、前記平坦化膜表面の凹凸パターンの凹部深さの少なくとも一部が、前記第1導電部の凸状部が形成されていない領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいものである。
【0023】
本発明の第3の態様に係る薄膜積層基板によれば、平坦化膜自身の膜厚が薄くなりやすい部分を従来例2に比して厚くすることができる。その結果、プロセスばらつきによって、第1導電部と第2導電部が電気的に接続されてしまうことを低減できる。
【0024】
本発明の第4の態様に係る薄膜積層基板は、上記態様において、前記第1導電部の凸状部が形成されている領域のうち、(1)薄膜トランジスタが形成されている領域、
(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、(3)前記(2)以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域であって、かつ、前記(1)、(2)及び(3)の上層に前記第2導電部を備える箇所の前記平坦化膜表面の凹凸パターンの凹部深さが、前記(1)、(2)及び(3)以外の領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいことを特徴とするものである。
【0025】
本発明の第5の態様に係る薄膜積層基板は、上記第4の態様において、前記(1)、(2)、及び(3)のパターン形状がそれぞれ異なることを特徴とするものである。
【0026】
本発明の第6の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、前記第1導電部の凸状部が形成されている領域の上層にある前記平坦化膜表面の凹凸形状の底部の少なくとも一部に前記第2導電部が形成されていないものである。
【0027】
本発明の第6の態様に係る薄膜積層基板によれば、平坦化膜自身の膜厚が薄くなりやすい部分に第2導電部を設けないことにより、上記従来例2に比して第1導電部と第2導電部が電気的に接続されてしまうことを効果的に低減でき、輝点等の表示欠陥を抑制して歩留まりの高い薄膜積層基板を提供することができる。
【0028】
本発明の第7の態様に係る薄膜積層基板は、上記第6の態様において、(1)薄膜トランジスタが形成されている領域、(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、(3)前記(2)以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域にある前記平坦化膜表面の凹凸形状の底部に前記第2導電部を設けないことを特徴とするものである。
【0029】
本発明の第8の態様に係る液晶表示装置は、上記第1〜第7のいずれかの態様の薄膜トランジスタ基板を備えるものである。
【0030】
本発明の第9の態様に係る薄膜積層基板の製造方法は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板の製造方法であって、前記基板上に前記第1導電部を形成し、前記平坦化膜を塗布し、前記第1導電部と、前記第2導電部とが電気的に接続されないように、前記平坦化膜の下層に形成されている前記第1導電部の凸状部の形状に応じて前記平坦化膜の厚みを調整し、その上層に前記第2導電部を形成するものである。
【0031】
本発明の第9の態様に係る薄膜積層基板の製造方法によれば、平坦化膜自身の膜厚が薄くなりやすい部分を従来例2に比して厚くすることができる。その結果、プロセスばらつきによって、第1導電部と第2導電部が電気的に接続されてしまうことを低減できる薄膜積層基板の製造方法を提供することができる。
【0032】
本発明の第10の態様に係る薄膜積層基板の製造方法は、上記態様において、前記平坦化膜の厚みの調整は、前記第1導電部の凸状部の形状に応じて前記平坦化膜表面の凹凸パターンの形状を変えることにより行うことを特徴とするものである。
【発明の効果】
【0033】
本発明によれば、凹凸パターンが形成された平坦化膜の下層にある第1導電部と、平坦化膜の上層にある第2導電部とが電気的に接続されてショートすることを抑制する薄膜積層基板、その製造方法、及びこの薄膜積層基板を備える液晶表示装置を提供することができるという優れた効果がある。
【発明を実施するための最良の形態】
【0034】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
【0035】
[実施形態1]
図1は、本実施形態1に係る半透過型液晶表示装置のTFTアレイ基板50の一画素分の平面図であり、図2は、図1のI−I’切断部断面図である。このTFTアレイ基板50は、ガラス基板等の絶縁性基板1、第1導電部、層間絶縁膜9、平坦化膜10、第2導電部等を備える。第1導電部としては、ゲート配線2、補助容量配線3、ゲート絶縁層4、第1の半導体層たる半導体能動膜5、第2の半導体層たるオーミックコンタクト膜6、ドレイン電極7、ソース電極8、ソース配線8a等を備え、第2導電部としては、透過電極11、反射電極12等を備えている。
【0036】
このTFTアレイ基板50には、反射領域R1と透過領域R2が設けられ、その表面に凹凸形状のパターンが形成されている。反射領域R1には各画素における透過電極11と反射電極12が設けられ、透過領域R1には各画素における透過電極11が設けられている。この反射電極12と透過電極11が各画素の画素電極を構成している。
【0037】
次に、本実施形態1に係るTFTアレイ基板50の製造方法について述べる。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。
【0038】
まず、絶縁性基板1としてガラス基板を洗浄して表面を清浄化する。絶縁性基板1には、ガラス基板等の透明な絶縁性基板を用いる。また、絶縁性基板1の厚さは任意でよいが、液晶表示装置の厚さを薄くするために1.1mm厚以下のものが好ましい。絶縁性基板1が薄すぎる場合には各種の成膜やプロセスの熱履歴によって基板の歪みが生じるためにパターニング精度が低下するなどの不具合を生じるので、絶縁性基板1の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁性基板1がガラスなどの脆性破壊材料からなる場合、基板の端面は面取りを実施しておくことが、端面からのチッピングによる異物の混入を防止する上で好ましい。また、絶縁性基板1の一部に切り欠きを設けて基板の向きが特定できるようにすることが、各プロセスでの基板処理の方向が特定できることでプロセス管理がしやすくなることより好ましい。
【0039】
次に、スパッタリングなどの方法でゲート配線2、ゲート電極(不図示)、補助容量配線3等を形成するための金属薄膜を成膜する。当該金属薄膜としては、例えばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金などを用いることができ、100nm から500nm程度の膜厚の薄膜を用いることができる。好適な実施例では、200nmの膜厚のクロムが用いられる。
【0040】
次に、第1のフォトリソグラフィープロセス(写真工程)で上記金属薄膜をパターニングし、ゲート電極(不図示)、ゲート配線2、補助容量電極(不図示)、補助容量配線3、及びゲート端子(不図示)等を形成する。フォトリソグラフィープロセスは、TFTアレイ基板を洗浄後、感光性レジストを塗布・乾燥した後に所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にTFTアレイ基板上にマスクパターンを転写したレジストを形成する。そして、感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離することで行われる。感光性レジストとTFTアレイ基板との濡れ性が不良で、感光性レジストのはじきが生じる場合には、塗布前にUV洗浄を実施したり、濡れ性改善のためにHMDS(ヘキサメチルジシラザン)を蒸気塗布するなどの処理を行う。
【0041】
また、感光性レジストとTFTアレイ基板との密着性が不良で、剥がれが生じる場合には加熱硬化温度を高くしたり、時間を長くしたりするなどの処理を適宜行うことができる。上記金属薄膜のエッチングは、公知のエッチャント(例えば、金属薄膜がクロムからなる場合には、第二硝酸セリウムアンモン及び硝酸が混合されてなる水溶液)を用いてウェットエッチングすることができる。また、この金属薄膜のエッチングは、パターンエッジがテーパー形状となるようにエッチングすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパー形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。同工程においては、ゲート電極(不図示)、ゲート配線2、補助容量電極(不図示)、補助容量配線3、ゲート端子部(不図示)を形成すると述べたが、これに限定されるものではなく、その他にTFTアレイ基板を製造する上で必要な各種のマーク類や配線を形成してもよい。
【0042】
次に、プラズマCVDによりゲート絶縁膜4、半導体能動膜5、オーミックコンタクト膜6を形成するための薄膜を連続で成膜する。ゲート絶縁膜4を構成する薄膜としては、SiNx膜、SiOy膜、SiOzNw膜やこれらの積層膜を用いることができる(なお、x、y、z、wはそれぞれ正数である)。ゲート絶縁膜4を構成する薄膜の膜厚は、300nmから600nm程度とする。膜厚が薄い場合にはゲート配線とソース配線の交差部で短絡を生じやすいので、ゲート配線2や補助容量配線3等の膜厚程度以上とすることが好ましい。一方、膜厚が厚い場合にはTFTのON電流が小さくなり、表示特性が低下する恐れがある。好適な例としては、300nmのSiN膜を成膜した後、100nmのSiN膜を成膜する。
【0043】
半導体能動膜5としては、アモルファスシリコン(a−Si)膜、ポリシリコン(p−Si)膜が用いられる。半導体能動膜5の膜厚は100nmから300nm程度とする。膜厚が薄い場合には、後述するオーミックコンタクト膜6のドライエッチング時に消失が発生しやすく、逆に厚い場合にはTFTのON電流が小さくなる恐れがある。従って、これらを考慮して、オーミックコンタクト膜6のドライエッチング時のエッチング深さの制御性と必要とするTFTのON電流の状況により膜厚を選択する。
【0044】
半導体能動膜5としてa−Si膜を用いる場合には、ゲート絶縁膜4のa−Si膜との界面は、SiNx膜又はSiOzNw膜とすることが、TFTが導通状態となるゲート電圧であるTFTのVthの制御性、及び信頼性の観点から好ましい。また、半導体能動膜5としてa−Si膜を用いる場合には、ゲート絶縁膜4の界面付近を成膜レートの小さい条件で成膜し、上層部を成膜レートの大きい条件で成膜することが短い成膜時間で移動度の大きいTFT特性がえられることと、TFTのオフ時のリーク電流を小さくできることより好ましい。好適な実施例では、半導体能動膜5として150nmのa−Si膜を成膜する。一方、半導体能動膜5としてp−Si膜を用いる場合には、ゲート絶縁膜4のp−Si膜との界面はSiOy膜またはSiOzNw膜とすることがTFTのVthの制御性及び信頼性の観点から好ましい。
【0045】
オーミックコンタクト膜6としては、a−Si、又はp−Siにリン(P)を微量にドーピングしたn型a−Si膜、n型p−Si膜が用いられる。オーミックコンタクト膜6の膜厚は、20nmから70nm程度とすることができる。これらのSiNx膜、SiOy膜、SiOzNw膜、a−Si膜、p−Si膜、n型a−Si膜、n型p−Si膜は公知のガス(SiH4、NH3、H2、NO2、PH3、N2およびこれらの混合ガス)を用いて、ドライエッチングによりパターン形成することが可能である。好適な実施例では、オーミックコンタクト膜6として30nmのn型a−Si膜を成膜する。
【0046】
次に、第2のフォトリソグラフィープロセスで半導体能動膜5、及びオーミックコンタクト膜6を少なくともTFT部が形成される部分にパターニングする。ゲート絶縁膜4は、全体に亘って残存する。半導体能動膜5およびオーミックコンタクト膜6は、TFT部が形成される部分の他に、ソース配線とゲート配線2、及び補助容量配線3とが平面的に交差する部分にもパターニングして残存させることが交差部での耐電圧が大きくなる観点から好ましい。また、TFT部の半導体能動膜5及びオーミックコンタクト膜6をソース配線の下部まで連続形状で残存させることが、ソース電極が半導体能動膜5及びオーミックコンタクト膜6の段差を乗り越えることがなく、段差部でのソース電極の断線が発生しにくいので好ましい。
半導体能動膜5及びオーミックコンタクト膜6のエッチングは、公知のガス組成(例えば、SF6とO2の混合ガスまたはCF4とO2の混合ガス)でドライエッチングが可能である。
【0047】
次に、スパッタリングなどの方法でドレイン電極7及びソース電極8を形成するための金属薄膜を成膜する。この金属薄膜としては、例えばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金、あるいはこれらの積層膜が用いられる。もちろん、上述の材料を積層形成してもよい。好適な実施例としては、200nmの膜厚を有するクロムを成膜する例を挙げることができる。
【0048】
続いて、第3のフォトリソグラフィープロセスでこの金属薄膜がソース配線8a(図1参照)、ソース端子(不図示)、ソース電極8及びドレイン電極7を形成するようにパターニングする。ソース電極8は、ソース配線とゲート配線が交差する部分にまで亘って形成される。ドレイン電極7は、反射領域R1までに亘って形成される。次に、オーミックコンタクト膜6のエッチングを行なう。このプロセスによりTFT部のオーミックコンタクト膜6の中央部が除去され、半導体能動膜5が露出する。オーミックコンタクト膜6のエッチングは、公知のガス組成(例えば、SF6とO2の混合ガスまたはCF4とO2の混合ガス)でドライエッチングが可能である。
【0049】
次に、プラズマCVD法により層間絶縁膜9を形成するための膜を形成する。その上から平坦化膜10を形成する。層間絶縁膜9を形成するための膜は、ゲート絶縁膜4と同様の材質により形成することができる。好適な実施例では、100nmの膜厚のSiNが用いられる。また、平坦化膜10は、感光性有機膜であり、公知のものを用いることができる。例えば、JSR社製PC335又はPC405等のポジ型感光性樹脂組成物を用いることができる。無論、ネガ型の感光性樹脂組成物を用いてもよい。平坦化膜10は、3.0〜4.0μm程度の厚み、望ましくは3.2〜3.9μm程度の厚みで形成される。無論、これ以外の厚みでもよい。
【0050】
次いで、第4のフォトリソグラフィープロセスで平坦化膜10の所望のパターン形状及び平坦化膜10の反射領域R1の表面に凹凸形状を得るようにパターン形成する。まず、パターン形成前の平坦化膜10に、図3に示す光透過部21を有する遮光マスク(フォトマスク)20を用いて、均一に低照度で露光を行う。続いて、図1に示すようなコンタクトホール15、透過領域16に対応する部分を開口した遮光マスク(不図示)を用いて、均一に高照度で露光を行う。遮光マスク20における光透過部21は、例えば、図3に示すような丸型の形状を有するものを用いることができる。その直径は、例えば3〜20μm程度とすることができる。
【0051】
上記露光工程後、現像液を用いて現像を行う。これにより、高照度露光領域の平坦化膜10が完全に除去され、低照度露光部の平坦化膜10は初期の膜厚に対して若干膜減りする。その結果、平坦化膜10の表面に凹凸パターン15が形成せしめられる。薄膜トランジスタが形成されている領域A(以下、単に「領域A」とも言う)、ソース配線8、ゲート配線2、補助容量配線3のいずれかの組み合わせで相互に交差する領域B(以下、単に「領域B」とも言う)の上層には、透過電極11、及び反射電極12が平坦化膜10を介して備えられている。そして、上記領域A及び領域Bの上層に位置する平坦化膜10の表面には、図3に示すような遮光マスク20を用いることにより凹凸パターンを形成しない。その結果、透過電極11及び反射電極12においても凹凸形状が形成されない。なお、このように照度を変えることにより平坦化膜のパターン形状を制御する方法に代えて、二つの異なる平坦化膜を塗布し、順を追って露光、現像を行いパターニングしてもよい。
【0052】
続いて、必要に応じて加熱処理を行う。その後、コンタクトホール13に対応する領域では、エッチング工程により層間絶縁膜9が除去されてドレイン電極7が露出する。また、透過領域14に対応する領域では、エッチング工程により層間絶縁膜9及びゲート絶縁膜4が除去されて絶縁性基板1が露出する。
【0053】
次に、スパッタリングなどの方法で透過電極11を形成するために透明導電性薄膜を成膜する。透明導電性薄膜としては、ITO、SnO2、IZOなどを用いることができ、特に化学的安定性の点からITOが好ましい。好適な実施例では、透明導電性薄膜は、80nmの膜厚を有するITOが用いられる。
【0054】
次に、第6のフォトリソグラフィープロセスで透過電極11の所望のパターン形状を得るように透明導電性薄膜をパターン形成する。透明導電性薄膜のエッチングは、使用する材料によって公知のウェットエッチング(例えば、透明導電性薄膜が結晶化ITOからなる場合には塩酸、及び硝酸が混合されてなる水溶液)を用いて行うことができる。透明導電性薄膜がITOの場合、公知のガス組成(例えば、HI、HBr)でのドライエッチングによるエッチングも可能である。また、この工程で透過電極を形成することを示したが、対向基板の対向電極と、TFTアレイ基板の共通配線とを電気的に接続するためのトランスファパッドがTFTアレイ基板に形成される。
【0055】
続いて、スパッタリングなどの方法で反射電極12を構成するための金属薄膜を成膜する。この金属薄膜としては、例えばアルミニウム等の反射機能を有する金属を用いることができる。膜厚としては、例えば、100nmから500nm程度の膜厚の薄膜を用いることができる。もちろん、上述の材料を積層形成してもよい。
【0056】
次に、第7のフォトリソグラフィープロセスで反射電極12の所望のパターン形状を得るようにパターニング形成する。
【0057】
この上から配向膜が塗布され、一定の方向にラビングすることによってTFTアレイ基板が製造される。このように製造されたTFTアレイ基板は、対向電極を有するCF基板とスペーサーを介して貼り合わされ、その間に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、液晶表示装置が製造される。
【0058】
TFTアレイ基板上に薄膜トランジスタやゲート配線2、ソース配線等の第1導電部を複数積層した場合に、その上層に積層する平坦化膜の膜厚にばらつきが生じてしまうことは避けられない。薄膜トランジスタ部、ソース配線、ゲート配線等が積層されている箇所により形成される第1導電部の凸状部の程度に応じて段差が発生しているためである。このため、平坦化膜に凹凸形状を形成する場合、平坦化膜の膜厚の薄い部分と凹凸形状の凹部の位置とが重なると、平坦化膜を介して対向する第1導電部と第2導電部とが電気的に接続されてショートしてしまう場合がある。その結果、輝点等の表示欠陥が発生してしまうのである。
【0059】
本実施形態1に係るTFTアレイ基板50は、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Bの上層には、透過電極11、及び反射電極12が平坦化膜10を介して備えられている。上記領域A及び領域Bは、複数の積層膜が形成されているので、積層膜の積層数が少ない領域に比して平坦化膜10自体の膜厚が小さくなっている。膜厚が小さいところにさらに凹凸形状をパターニングすると、プロセスばらつきによって、平坦化膜10の上層と下層にある導電部が電気的に接続されてしまう恐れがある。そこで、上記領域A及び領域Bの上層に位置する平坦化膜10の表面には、図3に示すような遮光マスク20を用いることにより凹凸パターンを形成しない。その結果、図13のようにこれらの領域も凹凸パターンを形成する場合に比して(図13のL200)、厚膜化(図2中のL)を達成することができる。その結果、プロセスばらつきによって、膜厚変動に起因して、配線やTFT等の第1導電部の凸状部と、画素電極とがショートする問題を低減することができる。その結果、輝点等の表示欠陥が発生するという問題を抑制して、表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、領域A及び領域Bの上層の平坦化膜10の厚膜化により、画素電極の寄生容量が抑制されて、表示品位を向上することを期待することができる。なお、平坦化膜10の表面形状により、上記領域A及び領域Bの上層にある透過電極11及び反射電極12においても凹凸形状が形成されないことになる。
【0060】
なお、本実施形態1においては、遮光パターンとして丸型のものを例にとり説明したが、これに限定されるものではなく、例えば三角形状や四角形状、十字形状なども用いることができる。また、本実施形態1においては、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Bの上層に位置する平坦化膜10の表面に凹凸パターンを形成しない例について説明したが、これに限定されるものではない。前記第1導電部の凸状部が形成されている領域であって、その上層に第2導電部が形成されている領域のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部の平坦化膜10の表面に対して適用可能である。
【0061】
また、本実施形態1においては、半透過型液晶表示装置の例について述べたが、これに限定されるものではなく、反射型液晶表示装置等の各種表示装置に対しても適用可能である。また、本実施形態1においては、薄膜トランジスタ基板を有する例について説明したが、これに限定されるものではなく、スイッチング素子を有さない表示装置基板等にも適用可能である。さらには、凹凸形状を表面に有する平坦化膜の下層に第1導電部、その上層に第2導電部を備える薄膜積層基板全般において適用可能である。
【0062】
[実施形態2]
次に、上記実施形態1のTFTアレイ基板50とは異なる実施形態について説明する。なお、以降の説明において、上記実施形態1と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。
【0063】
本実施形態2に係るTFTアレイ基板50aは、以下の点を除く基本的な構成は上記実施形態1と同じである。すなわち、上記実施形態1に係る反射電極12においては、薄膜トランジスタが形成されている領域A、及び領域A以外の領域であって、前記基板の法線方向から見て第1導電部が複数交差する領域Bの上層の平坦化膜表面において、凹凸パターンが形成されていなかったが、本実施形態2においては、上記領域A及び上記領域Bの表面に凹凸パターンを形成している点が異なる。また、上記実施形態1に係る反射電極12においては、上記領域A及び領域Bに該当する領域以外は、一律に同一形状、同一密度のパターンにより形成していたが、本実施形態2に係る反射電極12においては、上記領域A、領域B,上記領域A及びB以外の領域であって、ソース配線8a、ゲート配線2の各配線が形成されている領域C(以下、単に「領域C」とも言う)の上層にある平坦化膜表面の凹凸パターンの凹部の深さが、これ以外の領域の凹凸パターンの凹部の深さに比して小さくなるようにしている点が異なる。
【0064】
図4は、本実施形態2に係る半透過型液晶表示装置のTFTアレイ基板50aの一画素分の平面図であり、図5は、図4のII−II’切断部断面図である。同図に示すように、領域A、領域B及び領域Cの上層に位置する平坦化膜10の表面に緩やかな凹凸パターンが形成されている。図6に、平坦化膜10に凹凸パターンを形成するための遮光マスク20aを示す。同図に示すように、遮光マスク20aは、領域A、領域B,及び領域Cにおける光透過部21aの開口部が、その他の領域の光透過部21aの開口部に比して小さくなるように形成されている。
【0065】
本実施形態2によれば、図6に示すようなパターンを有する遮光マスク20aを用いることで、領域A、領域B、領域Cを他の領域に比して、凹凸の深さを浅くすることができる。それ故、平坦化膜Laの厚膜化を図り、プロセスバラツキによる膜厚変動に起因して、配線やTFTと、画素電極とがショートする問題を低減することができる。その結果、輝点等が発生するという問題を抑制して表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、反射電極12の表面において、凹凸形状が形成されていない領域がないので、上記実施形態1に比して反射有効面積が広がり、反射特性の向上を期待できる。さらに、従来例に比して、寄生容量の増加を抑制することができる。
【0066】
なお、本実施形態2においては、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域B、上記領域A、領域B,上記領域A及びB以外の領域であって、ソース配線、ゲート配線2の各配線が形成されている領域Cの上層に位置する平坦化膜10の表面の凹凸パターンの凹部深さを、上記以外の領域の上層に位置する平坦化膜10の表面の凹凸パターンの凹部深さに比して小さくする例について説明したが、これに限定されるものではない。前記第1導電部の凸状部が形成されている領域であって、その上層に第2導電部が形成されている領域のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部の平坦化膜10の表面に対して同様に適用可能である。
【0067】
[実施形態3]
次に、上記実施形態2のTFTアレイ基板50aとは異なる実施形態について説明する。
【0068】
本実施形態3に係るTFTアレイ基板50bは、以下の点を除く基本的な構成は上記実施形態2と同じである。すなわち、上記実施形態2においては、領域A、領域B、及び領域Cの上層にある平坦化膜10の表面に同一の凹凸パターンを形成しているが、本実施形態3においては、領域A、領域B、及び領域Cの上層にある反射電極12bの表面にそれぞれの領域に応じて異なる凹凸のパターンを形成している点が異なる。
【0069】
図7は、本実施形態3に係る遮光マスク20bの平面図を示す。同図に示すように、遮光マスク20bは、領域A、領域B、及び領域Cにおける光透過部21aの開口部が、その他の領域の光透過部21bの開口部に比して小さくなるように形成されている。それに加えて、領域A、領域B、及び領域Cの上層にある平坦化膜の膜厚が最適になるように、それぞれに適した異なる形状のパターンを有する光透過部21bを備えている。例えば、領域A、領域B、及び領域Cの上層にある平坦化膜の表面の凹凸パターンの凹部の深さが、領域C>領域B>領域Aとなるように形成する。
【0070】
本実施形態3によれば、図7に示すようなパターンを有する遮光マスク20bを用いることで、領域A、領域B、及び領域Cの平坦化膜の膜厚を最適化することができる。その結果、プロセスバラツキによる膜厚変動に起因して、配線やTFTと、反射電極とがショートする問題を低減させ、輝点が発生するという問題を抑制して表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、反射電極12の表面において、凹凸形状を最適化することで上記実施形態2に比して反射特性の改善を期待できる。さらに、従来例に比して、寄生容量の増加を抑制することができる。
【0071】
なお、本実施形態3においては、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域B、上記領域A、領域B,上記領域A及びB以外の領域であって、ソース配線、ゲート配線2の各配線が形成されている領域Cの上層に位置する平坦化膜10の表面の凹凸パターンの凹部深さを、上記以外の領域の上層に位置する平坦化膜10の表面の凹凸パターンの凹部深さに比して小さくし、かつ領域A,領域B,及び領域Cの凹凸パターンの形状をそれぞれ異ならしめて最適化する例について説明したが、これに限定されるものではない。前記第1導電部の凸状部が形成されている領域であって、その上層に第2導電部が形成されている領域のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部の平坦化膜10の表面に対して適用可能である。
【0072】
[実施形態4]
次に、上記実施形態1のTFTアレイ基板50とは異なる実施形態について説明する。
【0073】
本実施形態4に係るTFTアレイ基板50cは、以下の点を除く基本的な構成は上記実施形態1と同じである。すなわち、上記実施形態1においては、領域A、領域Bの上層にある平坦化膜10に凹凸形状を形成しなかったが、本実施形態4においては、領域A及び領域Bの上層にある平坦化膜10cにおいても、これらの領域以外の領域と同じ形状の凹凸パターンを一律に形成せしめている点が異なる。また、上記実施形態1においては、領域A及び領域Bの上層にある平坦化膜10の上層に亘って透過電極11及び反射電極12を形成せしめているが、本実施形態4においては、領域A、領域B,及び領域Cの上層にある平坦化膜10cの表面の凹凸パターンの凹部において、透過電極11c及び反射電極12cを配置しない点が異なる。
【0074】
図8は、本実施形態4に係る半透過型液晶表示装置のTFTアレイ基板54の一画素分の平面図であり、図9は、図8のIII−III’切断部断面図である。図9に示すように、平坦化膜10の凹部であって、領域A、領域B,及び領域Cの上層に位置する位置には、透過電極11及び反射電極12を設けていない。
【0075】
図10(a)は、透過電極11をパターン形成するための透過電極形成用遮光マスク23、図10(b)は、反射電極12をパターン形成するための反射電極形成用遮光マスク24を示す。上記実施形態1で述べたフォトリソグラフィー工程により、上記透過電極形成用遮光マスク23、及び反射電極形成用遮光マスク24を用いてレジストをパターニングして、透過電極形成用の金属薄膜、反射電極形成用の金属薄膜をそれぞれエッチングすることにより、透過電極11c、反射電極12cをそれぞれ得ることができる。
【0076】
本実施形態4によれば、図8に示すようなパターン形状を備えたTFTアレイ基板50cとすることにより、平坦化膜10cの凹凸形状の凹部における底部において、透過電極11c及び反射電極12cを設けないことにより、プロセスばらつきによって平坦化膜10cの下層にある導電性電極とのショートを回避することができる。また、平坦化膜10cの薄くなる領域に対しても凹凸形状を深くすることが可能なため、反射率の散乱成分を高め、反射率の改善を期待できる。
【0077】
なお、本実施形態4においては、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域B、上記領域A、領域B,上記領域A及びB以外の領域であって、ソース配線、ゲート配線2の各配線が形成されている領域Cの上層に位置する平坦化膜10の表面の凹凸形状の底部に第2導電部を形成しない例について説明したが、これに限定されるものではない。前記第1導電部の凸状部が形成されている領域であって、その上層に第2導電部が形成されている領域の少なくとも一部の平坦化膜10の表面に対して適用可能である。
【図面の簡単な説明】
【0078】
【図1】実施形態1に係るTFT基板の一画素分の平面図。
【図2】図1のI−I’切断部断面図。
【図3】実施形態1に係る遮光マスクの平面図。
【図4】実施形態2に係るTFT基板の一画素分の平面図。
【図5】図4のII−II’切断部断面図。
【図6】実施形態2に係る遮光マスクの平面図。
【図7】実施形態3に係る遮光マスクの平面図。
【図8】実施形態4に係るTFT基板の一画素分の平面図。
【図9】図8のIII−III’切断部断面図。
【図10】(a)は実施形態4に係る透過電極形成用遮光マスクの平面図、(b)は反射電極形成用遮光マスクの平面図。
【図11】従来例1に係るTFTアレイ基板の断面図。
【図12】従来例2に係るTFT基板の一画素分の平面図
【図13】従来例2に係るTFTアレイ基板の断面図。
【図14】従来例2に係る遮光マスクの平面図。
【符号の説明】
【0079】
1 絶縁性基板
2 ゲート配線
3 補助容量配線
4 ゲート絶縁膜
5 半導体能動膜
6 オーミックコンタクト膜
7 ドレイン電極
8 ソース竜極
8a ソース配線
9 層間絶縁膜
10、10a、10b、10c 平坦化膜
11、11a、11b、11c 透過電極
12、12a、12b、12c 反射電極
15 コンタクトホール
16 透過領域
20、20a、20b、20c 遮光マスク
21、21a、21b、21c 光透過部
23 透過電極形成用遮光マスク
24 反射電極形成用遮光マスク
【技術分野】
【0001】
本発明は、薄層積層基板、及びその製造方法、並びに薄膜積層基板を備える液晶表示装置に関する。
【背景技術】
【0002】
液晶表示装置は、一般に、2枚の電極付き基板間に液晶を備える液晶層が挟持された構造となっている。この2枚の基板の上下には、さらに偏光板が設置され、透過型液晶表示装置の場合には、背面にバックライトが備えられている。バックライトから偏光板を通過した入射光は、液晶の複屈折により楕円偏光に変化し、反対側の偏光板に入射されることになる。この状態で、上下の電極間に電圧を印加すると、液晶のダイレクタの配列状態が変化して液晶層の複屈折が変化し、反対側の偏光板に入射される楕円偏光状態が変化する。その結果、液晶表示装置を透過する光強度、及びスペクトルが変化する電気光学効果を得ることができる。
【0003】
液晶表示装置は、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置に分類することができる。透過型液晶表示装置は、バックライト(背面光源)をその背面又は側方に設置して、画像表示を行うものである。
【0004】
反射型液晶表示装置は、基板上に反射板を設置し、周囲光を反射板表面で反射させることにより画像表示を行うものである。図11に、従来の反射型液晶表示装置に用いられる薄膜トランジスタアレイ基板(以下、「TFTアレイ基板」とも言う)の主要部の断面図を示す(特許文献1)(以下、「第1従来例」と言う)。このTFTアレイ基板100は、絶縁性基板101、ゲート配線102、ゲート絶縁層104、半導体膜105、ドレイン電極107、ソース電極108、層間絶縁膜109、平坦化膜110、反射板としても機能する透過電極111等を備えている。
【0005】
このTFTアレイ基板100は、層間絶縁膜109を成膜した後に、コンタクトホール115を形成するのと同時に、図11に示すように複数の開口部117を設ける。その後、その上層に平坦化膜110を形成する。すると、表面に凹凸形状118を有する平坦化膜110が得られる。その後、透過電極111を形成する金属を成膜して、図11に示すように所望の位置に透過電極111を形成する。その結果、層間絶縁膜109の開口部117に対応した位置に凹凸パターンを有する透過電極111を得ることができる。
【0006】
上記層間絶縁膜109及びゲート絶縁膜層104に形成する開口部117は、開口部117の下に位置する絶縁膜、又はガラス基板が同時にエッチングされないように、配線群、薄膜トランジスタ、及び補助容量部上で跨らないように構成する旨が記載されている。開口部117の下に位置する絶縁膜、又はガラス基板が同時にエッチングされると、配線下が空洞となったり、配線が欠けて配線抵抗が増加する恐れがあるためである。
【0007】
半透過型液晶表示装置(例えば、特許文献2〜4)は、光の一部を透過し、光の一部を反射するタイプであり、周囲光が非常に明るい場合に、周囲光に比べて表示光が暗いため表示を観察し難い透過型液晶表示装置と、周囲光が暗い場合に視認性が極端に低下するとい反射型液晶表示装置の欠点を補うものである。
【0008】
図12は、従来例に係る半透過型液晶表示装置のTFTアレイ基板200の一画素分の平面図であり、図13は、図12のIV−IV’切断部断面図である(以下、「第2従来例」と言う)。このTFTアレイ基板200は、絶縁性基板201、ゲート配線202、補助容量配線203、ゲート絶縁層204、第1の半導体膜たる半導体能動膜205、第2の半導体膜たるオーミックコンタクト膜206、ドレイン電極207、ソース電極208、層間絶縁膜209、平坦化膜210、反射板としても機能する画素電極211等を備えている。
【0009】
このTFTアレイ基板200は、例えば以下のようにして製造することができる。まず、ガラス基板等の透明絶縁性基板201上にスパッタリングなどの方法でゲート配線202、ゲート電極(不図示)、補助容量配線203等を形成するための金属薄膜を成膜する。続いて、第1のフォトリソグラフィー工程によって、ゲート配線、ゲート電極及びゲート端子を形成する。
【0010】
次に、プラズマCVD法によりSiN等のゲート絶縁膜404、a−Si等の半導体能動膜205、n型a−Si等のオーミックコンタクト膜206を連続で成膜する。続いて、第2のフォトリソグラフィープロセスで半導体能動膜205、及びオーミックコンタクト膜206を少なくともTFT部が形成される部分にパターニングする。ゲート絶縁膜404は、全体に亘って残存する。
【0011】
続いて、スパッタリングなどの方法でドレイン電極207及びソース電極208等を形成するための金属薄膜を成膜する。そして、第3のフォトリソグラフィープロセスでこの金属薄膜がソース電極208、及びドレイン電極207を形成する。その後、オーミックコンタクト膜206のエッチングを行う。このプロセスによりTFT部のオーミックコンタクト膜206の中央部が除去され、半導体能動膜205が露出することになる。
【0012】
さらに、プラズマCVD法により層間絶縁膜209を形成するための膜を形成する。その後、平坦化膜210として、感光性樹脂組成物を塗布して感光性有機膜を形成する。その後、フォトリソグラフィープロセスで、平坦化膜210の所望のパターン形状及び平坦化膜210の凹凸形状を形成する。まず、パターン形成前の平坦化膜210に、図14に示す遮光部222を有する遮光マスク(フォトマスク)220を用いて、均一に低照度で露光を行う。続いて、図1に示すようなコンタクトホール215、透過領域216に対応する部分を開口した遮光マスク(不図示)を用いて、均一に高照度で露光を行う。
【0013】
遮光マスク220は、図14に示すように、丸型形状であって、同一形状の光透過部221を備える。この遮光マスク220を用いて、TFTアレイ基板200を平坦化膜210がその下層まで開口しない程度の低照度の露光を行うことにより、平坦化膜210の表面に図13に示すような凹凸形状を得ることができる。その後、透明性のある画素電極211、反射電極212を形成するための導電膜をそれぞれ成膜して、所望のパターンを形成することにより、凹凸形状を表面に有する画素電極211及び反射電極212を得る。この凹凸パターンを備えた画素電極211の領域R1が反射板として機能し、周囲光を反射板表面で反射させることにより画像表示を行うことができる。一方、光を透過させる領域R2は、図13に示すように、ゲート絶縁膜404、層間絶縁膜209、平坦化膜210を除去して透過電極211等の形成せしめられている(例えば、特許文献5)。
【0014】
上述のように形成されたTFTアレイ基板は、対向電極を備えた対向基板と貼り合わされ、その間に液晶が注入される。そして、面状光源装置の発光面側に載置される。このようにして、半透過型の液晶表示装置が製造される。
【0015】
また、別の従来例として、反射板に凹凸部を再現性よく均一に形成する技術が開示されている。これにより、良好な反射特性を得ることができるとしている(特許文献6)。
【特許文献1】2001−330827号公報
【特許文献2】特開平7−333598号公報
【特許文献3】2000−19563号公報
【特許文献4】2000−305110号公報
【特許文献5】2004−294805号公報
【特許文献6】2000−284272号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
上記第1の従来例においては、ゲート絶縁膜104及び層間絶縁膜109に開口部を形成することにより透過電極111に凹凸を設けているため、半透過型液晶表示装置に応用できないという問題があった。また、ゲート絶縁膜104及び層間絶縁膜109に直接開口部を設けて画素電極111の凹部形状を形成しているため、その下層にある他の層がダメージを受けやすく、歩留まりが高いとは言えなかった。
また、上記第2の従来例においては、輝点等の表示欠陥が発生する恐れがあった。液晶表示装置の大型化、高精細化の要望が益々高まる中、この表示欠陥を抑制することは極めて重要な課題である。この表示欠陥の主な理由は、凹凸形状を有する平坦化膜210の上層と下層にある導電部が電気的に接続されてしまうことにより発生するものである。上記特許文献6に記載の技術においては、反射特性に優れるものを得ることはできるが、表示欠陥が発生する問題に対しては課題を残していた。
【0017】
なお、上記においては、反射型液晶表示装置、半透過型液晶表示装置における課題について述べたがこれに限定されるものではなく、凹凸形状を有する平坦化膜の上層と下層にある導電部が電気的に接続されてしまう恐れのある薄膜積層基板において同様の課題が生じ得る。
【0018】
本発明は上記背景に鑑みてなされたものであり、その目的とするところは、平坦化膜の下層にある第1導電部と、平坦化膜の上層にある第2導電部とが電気的に接続されてショートすることを抑制する薄膜積層基板、その製造方法、及びこの薄膜積層基板を備える液晶表示装置を提供することである。
【課題を解決するための手段】
【0019】
本発明の第1の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、前記第1導電部の凸状部が形成されている領域で、かつその上層に前記第2導電部を備える箇所のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部を外して、前記平坦化膜表面の凹凸パターンが形成されているものである。なお、ここで言う「第1導電部の凸状部」とは、第1導電部が形成されていることに起因して平坦化膜形成前の表面が他の部分に比して凸状に形成されている領域を言うものとする。
【0020】
本発明の第1の態様に係る薄膜積層基板によれば、平坦化膜の下層にある第1導電部と、平坦化膜の上層にある第2導電部とが電気的に接続されてショートすることを抑制することができる。その理由は、以下の通りである。
基板上に第1導電部(例えば、ゲート配線、ソース配線等)の凸状部を複数積層した場合、その上層に積層する平坦化膜が、その凸状部の場所に応じて膜厚のばらつきが生じ、段差が発生してしまうのが実情である。膜厚にばらつきのある平坦化膜に、さらに凹凸形状を形成すると、平坦化膜の膜厚の薄い部分と凹凸形状の凹部の位置とが重なった場合に、平坦化膜を介して対向する第1導電部と第2導電部とが電気的に接続されてショートしてしまう場合がある。その結果、特に、第1導電部と第2導電部との電位が異なる場合において、本来得たい電気特性を有する薄膜積層基板を得ることができない。例えば表示装置等に応用した場合には、輝点等の表示欠陥が発生してしまう。本態様によれば、第1導電部の凸状部の上層にある平坦化膜表面の少なくとも一部に凹凸パターンを設けないことにより、上記領域の上層に位置する平坦化膜の膜厚を従来より厚くできる。その結果、プロセスばらつきによって第1導電部と第2導電部が電気的に接続されてしまうことを低減できる。なお、「導電部」とは、各種配線、各種電極等を含むものとする。
【0021】
本発明の第2の態様に係る薄膜積層基板は、上記態様において、前記第1導電部の凸状部が形成されている領域のうち、(1)薄膜トランジスタの上層にある領域、及び(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域であって、かつ、前記(1)及び(2)の上層に前記第2導電部を備える領域を外して、前記平坦化膜表面の凹凸パターンが形成されていることを特徴とするものである。
【0022】
本発明の第3の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、前記第1導電部の凸状部が形成されている領域であって、かつその上層に前記第2導電部を備える箇所のうちの前記第1導電部と前記第2導電部の電位が異なる箇所において、前記平坦化膜表面の凹凸パターンの凹部深さの少なくとも一部が、前記第1導電部の凸状部が形成されていない領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいものである。
【0023】
本発明の第3の態様に係る薄膜積層基板によれば、平坦化膜自身の膜厚が薄くなりやすい部分を従来例2に比して厚くすることができる。その結果、プロセスばらつきによって、第1導電部と第2導電部が電気的に接続されてしまうことを低減できる。
【0024】
本発明の第4の態様に係る薄膜積層基板は、上記態様において、前記第1導電部の凸状部が形成されている領域のうち、(1)薄膜トランジスタが形成されている領域、
(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、(3)前記(2)以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域であって、かつ、前記(1)、(2)及び(3)の上層に前記第2導電部を備える箇所の前記平坦化膜表面の凹凸パターンの凹部深さが、前記(1)、(2)及び(3)以外の領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいことを特徴とするものである。
【0025】
本発明の第5の態様に係る薄膜積層基板は、上記第4の態様において、前記(1)、(2)、及び(3)のパターン形状がそれぞれ異なることを特徴とするものである。
【0026】
本発明の第6の態様に係る薄膜積層基板は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、前記第1導電部の凸状部が形成されている領域の上層にある前記平坦化膜表面の凹凸形状の底部の少なくとも一部に前記第2導電部が形成されていないものである。
【0027】
本発明の第6の態様に係る薄膜積層基板によれば、平坦化膜自身の膜厚が薄くなりやすい部分に第2導電部を設けないことにより、上記従来例2に比して第1導電部と第2導電部が電気的に接続されてしまうことを効果的に低減でき、輝点等の表示欠陥を抑制して歩留まりの高い薄膜積層基板を提供することができる。
【0028】
本発明の第7の態様に係る薄膜積層基板は、上記第6の態様において、(1)薄膜トランジスタが形成されている領域、(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、(3)前記(2)以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域にある前記平坦化膜表面の凹凸形状の底部に前記第2導電部を設けないことを特徴とするものである。
【0029】
本発明の第8の態様に係る液晶表示装置は、上記第1〜第7のいずれかの態様の薄膜トランジスタ基板を備えるものである。
【0030】
本発明の第9の態様に係る薄膜積層基板の製造方法は、基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板の製造方法であって、前記基板上に前記第1導電部を形成し、前記平坦化膜を塗布し、前記第1導電部と、前記第2導電部とが電気的に接続されないように、前記平坦化膜の下層に形成されている前記第1導電部の凸状部の形状に応じて前記平坦化膜の厚みを調整し、その上層に前記第2導電部を形成するものである。
【0031】
本発明の第9の態様に係る薄膜積層基板の製造方法によれば、平坦化膜自身の膜厚が薄くなりやすい部分を従来例2に比して厚くすることができる。その結果、プロセスばらつきによって、第1導電部と第2導電部が電気的に接続されてしまうことを低減できる薄膜積層基板の製造方法を提供することができる。
【0032】
本発明の第10の態様に係る薄膜積層基板の製造方法は、上記態様において、前記平坦化膜の厚みの調整は、前記第1導電部の凸状部の形状に応じて前記平坦化膜表面の凹凸パターンの形状を変えることにより行うことを特徴とするものである。
【発明の効果】
【0033】
本発明によれば、凹凸パターンが形成された平坦化膜の下層にある第1導電部と、平坦化膜の上層にある第2導電部とが電気的に接続されてショートすることを抑制する薄膜積層基板、その製造方法、及びこの薄膜積層基板を備える液晶表示装置を提供することができるという優れた効果がある。
【発明を実施するための最良の形態】
【0034】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
【0035】
[実施形態1]
図1は、本実施形態1に係る半透過型液晶表示装置のTFTアレイ基板50の一画素分の平面図であり、図2は、図1のI−I’切断部断面図である。このTFTアレイ基板50は、ガラス基板等の絶縁性基板1、第1導電部、層間絶縁膜9、平坦化膜10、第2導電部等を備える。第1導電部としては、ゲート配線2、補助容量配線3、ゲート絶縁層4、第1の半導体層たる半導体能動膜5、第2の半導体層たるオーミックコンタクト膜6、ドレイン電極7、ソース電極8、ソース配線8a等を備え、第2導電部としては、透過電極11、反射電極12等を備えている。
【0036】
このTFTアレイ基板50には、反射領域R1と透過領域R2が設けられ、その表面に凹凸形状のパターンが形成されている。反射領域R1には各画素における透過電極11と反射電極12が設けられ、透過領域R1には各画素における透過電極11が設けられている。この反射電極12と透過電極11が各画素の画素電極を構成している。
【0037】
次に、本実施形態1に係るTFTアレイ基板50の製造方法について述べる。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。
【0038】
まず、絶縁性基板1としてガラス基板を洗浄して表面を清浄化する。絶縁性基板1には、ガラス基板等の透明な絶縁性基板を用いる。また、絶縁性基板1の厚さは任意でよいが、液晶表示装置の厚さを薄くするために1.1mm厚以下のものが好ましい。絶縁性基板1が薄すぎる場合には各種の成膜やプロセスの熱履歴によって基板の歪みが生じるためにパターニング精度が低下するなどの不具合を生じるので、絶縁性基板1の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁性基板1がガラスなどの脆性破壊材料からなる場合、基板の端面は面取りを実施しておくことが、端面からのチッピングによる異物の混入を防止する上で好ましい。また、絶縁性基板1の一部に切り欠きを設けて基板の向きが特定できるようにすることが、各プロセスでの基板処理の方向が特定できることでプロセス管理がしやすくなることより好ましい。
【0039】
次に、スパッタリングなどの方法でゲート配線2、ゲート電極(不図示)、補助容量配線3等を形成するための金属薄膜を成膜する。当該金属薄膜としては、例えばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金などを用いることができ、100nm から500nm程度の膜厚の薄膜を用いることができる。好適な実施例では、200nmの膜厚のクロムが用いられる。
【0040】
次に、第1のフォトリソグラフィープロセス(写真工程)で上記金属薄膜をパターニングし、ゲート電極(不図示)、ゲート配線2、補助容量電極(不図示)、補助容量配線3、及びゲート端子(不図示)等を形成する。フォトリソグラフィープロセスは、TFTアレイ基板を洗浄後、感光性レジストを塗布・乾燥した後に所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にTFTアレイ基板上にマスクパターンを転写したレジストを形成する。そして、感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離することで行われる。感光性レジストとTFTアレイ基板との濡れ性が不良で、感光性レジストのはじきが生じる場合には、塗布前にUV洗浄を実施したり、濡れ性改善のためにHMDS(ヘキサメチルジシラザン)を蒸気塗布するなどの処理を行う。
【0041】
また、感光性レジストとTFTアレイ基板との密着性が不良で、剥がれが生じる場合には加熱硬化温度を高くしたり、時間を長くしたりするなどの処理を適宜行うことができる。上記金属薄膜のエッチングは、公知のエッチャント(例えば、金属薄膜がクロムからなる場合には、第二硝酸セリウムアンモン及び硝酸が混合されてなる水溶液)を用いてウェットエッチングすることができる。また、この金属薄膜のエッチングは、パターンエッジがテーパー形状となるようにエッチングすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパー形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。同工程においては、ゲート電極(不図示)、ゲート配線2、補助容量電極(不図示)、補助容量配線3、ゲート端子部(不図示)を形成すると述べたが、これに限定されるものではなく、その他にTFTアレイ基板を製造する上で必要な各種のマーク類や配線を形成してもよい。
【0042】
次に、プラズマCVDによりゲート絶縁膜4、半導体能動膜5、オーミックコンタクト膜6を形成するための薄膜を連続で成膜する。ゲート絶縁膜4を構成する薄膜としては、SiNx膜、SiOy膜、SiOzNw膜やこれらの積層膜を用いることができる(なお、x、y、z、wはそれぞれ正数である)。ゲート絶縁膜4を構成する薄膜の膜厚は、300nmから600nm程度とする。膜厚が薄い場合にはゲート配線とソース配線の交差部で短絡を生じやすいので、ゲート配線2や補助容量配線3等の膜厚程度以上とすることが好ましい。一方、膜厚が厚い場合にはTFTのON電流が小さくなり、表示特性が低下する恐れがある。好適な例としては、300nmのSiN膜を成膜した後、100nmのSiN膜を成膜する。
【0043】
半導体能動膜5としては、アモルファスシリコン(a−Si)膜、ポリシリコン(p−Si)膜が用いられる。半導体能動膜5の膜厚は100nmから300nm程度とする。膜厚が薄い場合には、後述するオーミックコンタクト膜6のドライエッチング時に消失が発生しやすく、逆に厚い場合にはTFTのON電流が小さくなる恐れがある。従って、これらを考慮して、オーミックコンタクト膜6のドライエッチング時のエッチング深さの制御性と必要とするTFTのON電流の状況により膜厚を選択する。
【0044】
半導体能動膜5としてa−Si膜を用いる場合には、ゲート絶縁膜4のa−Si膜との界面は、SiNx膜又はSiOzNw膜とすることが、TFTが導通状態となるゲート電圧であるTFTのVthの制御性、及び信頼性の観点から好ましい。また、半導体能動膜5としてa−Si膜を用いる場合には、ゲート絶縁膜4の界面付近を成膜レートの小さい条件で成膜し、上層部を成膜レートの大きい条件で成膜することが短い成膜時間で移動度の大きいTFT特性がえられることと、TFTのオフ時のリーク電流を小さくできることより好ましい。好適な実施例では、半導体能動膜5として150nmのa−Si膜を成膜する。一方、半導体能動膜5としてp−Si膜を用いる場合には、ゲート絶縁膜4のp−Si膜との界面はSiOy膜またはSiOzNw膜とすることがTFTのVthの制御性及び信頼性の観点から好ましい。
【0045】
オーミックコンタクト膜6としては、a−Si、又はp−Siにリン(P)を微量にドーピングしたn型a−Si膜、n型p−Si膜が用いられる。オーミックコンタクト膜6の膜厚は、20nmから70nm程度とすることができる。これらのSiNx膜、SiOy膜、SiOzNw膜、a−Si膜、p−Si膜、n型a−Si膜、n型p−Si膜は公知のガス(SiH4、NH3、H2、NO2、PH3、N2およびこれらの混合ガス)を用いて、ドライエッチングによりパターン形成することが可能である。好適な実施例では、オーミックコンタクト膜6として30nmのn型a−Si膜を成膜する。
【0046】
次に、第2のフォトリソグラフィープロセスで半導体能動膜5、及びオーミックコンタクト膜6を少なくともTFT部が形成される部分にパターニングする。ゲート絶縁膜4は、全体に亘って残存する。半導体能動膜5およびオーミックコンタクト膜6は、TFT部が形成される部分の他に、ソース配線とゲート配線2、及び補助容量配線3とが平面的に交差する部分にもパターニングして残存させることが交差部での耐電圧が大きくなる観点から好ましい。また、TFT部の半導体能動膜5及びオーミックコンタクト膜6をソース配線の下部まで連続形状で残存させることが、ソース電極が半導体能動膜5及びオーミックコンタクト膜6の段差を乗り越えることがなく、段差部でのソース電極の断線が発生しにくいので好ましい。
半導体能動膜5及びオーミックコンタクト膜6のエッチングは、公知のガス組成(例えば、SF6とO2の混合ガスまたはCF4とO2の混合ガス)でドライエッチングが可能である。
【0047】
次に、スパッタリングなどの方法でドレイン電極7及びソース電極8を形成するための金属薄膜を成膜する。この金属薄膜としては、例えばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金、あるいはこれらの積層膜が用いられる。もちろん、上述の材料を積層形成してもよい。好適な実施例としては、200nmの膜厚を有するクロムを成膜する例を挙げることができる。
【0048】
続いて、第3のフォトリソグラフィープロセスでこの金属薄膜がソース配線8a(図1参照)、ソース端子(不図示)、ソース電極8及びドレイン電極7を形成するようにパターニングする。ソース電極8は、ソース配線とゲート配線が交差する部分にまで亘って形成される。ドレイン電極7は、反射領域R1までに亘って形成される。次に、オーミックコンタクト膜6のエッチングを行なう。このプロセスによりTFT部のオーミックコンタクト膜6の中央部が除去され、半導体能動膜5が露出する。オーミックコンタクト膜6のエッチングは、公知のガス組成(例えば、SF6とO2の混合ガスまたはCF4とO2の混合ガス)でドライエッチングが可能である。
【0049】
次に、プラズマCVD法により層間絶縁膜9を形成するための膜を形成する。その上から平坦化膜10を形成する。層間絶縁膜9を形成するための膜は、ゲート絶縁膜4と同様の材質により形成することができる。好適な実施例では、100nmの膜厚のSiNが用いられる。また、平坦化膜10は、感光性有機膜であり、公知のものを用いることができる。例えば、JSR社製PC335又はPC405等のポジ型感光性樹脂組成物を用いることができる。無論、ネガ型の感光性樹脂組成物を用いてもよい。平坦化膜10は、3.0〜4.0μm程度の厚み、望ましくは3.2〜3.9μm程度の厚みで形成される。無論、これ以外の厚みでもよい。
【0050】
次いで、第4のフォトリソグラフィープロセスで平坦化膜10の所望のパターン形状及び平坦化膜10の反射領域R1の表面に凹凸形状を得るようにパターン形成する。まず、パターン形成前の平坦化膜10に、図3に示す光透過部21を有する遮光マスク(フォトマスク)20を用いて、均一に低照度で露光を行う。続いて、図1に示すようなコンタクトホール15、透過領域16に対応する部分を開口した遮光マスク(不図示)を用いて、均一に高照度で露光を行う。遮光マスク20における光透過部21は、例えば、図3に示すような丸型の形状を有するものを用いることができる。その直径は、例えば3〜20μm程度とすることができる。
【0051】
上記露光工程後、現像液を用いて現像を行う。これにより、高照度露光領域の平坦化膜10が完全に除去され、低照度露光部の平坦化膜10は初期の膜厚に対して若干膜減りする。その結果、平坦化膜10の表面に凹凸パターン15が形成せしめられる。薄膜トランジスタが形成されている領域A(以下、単に「領域A」とも言う)、ソース配線8、ゲート配線2、補助容量配線3のいずれかの組み合わせで相互に交差する領域B(以下、単に「領域B」とも言う)の上層には、透過電極11、及び反射電極12が平坦化膜10を介して備えられている。そして、上記領域A及び領域Bの上層に位置する平坦化膜10の表面には、図3に示すような遮光マスク20を用いることにより凹凸パターンを形成しない。その結果、透過電極11及び反射電極12においても凹凸形状が形成されない。なお、このように照度を変えることにより平坦化膜のパターン形状を制御する方法に代えて、二つの異なる平坦化膜を塗布し、順を追って露光、現像を行いパターニングしてもよい。
【0052】
続いて、必要に応じて加熱処理を行う。その後、コンタクトホール13に対応する領域では、エッチング工程により層間絶縁膜9が除去されてドレイン電極7が露出する。また、透過領域14に対応する領域では、エッチング工程により層間絶縁膜9及びゲート絶縁膜4が除去されて絶縁性基板1が露出する。
【0053】
次に、スパッタリングなどの方法で透過電極11を形成するために透明導電性薄膜を成膜する。透明導電性薄膜としては、ITO、SnO2、IZOなどを用いることができ、特に化学的安定性の点からITOが好ましい。好適な実施例では、透明導電性薄膜は、80nmの膜厚を有するITOが用いられる。
【0054】
次に、第6のフォトリソグラフィープロセスで透過電極11の所望のパターン形状を得るように透明導電性薄膜をパターン形成する。透明導電性薄膜のエッチングは、使用する材料によって公知のウェットエッチング(例えば、透明導電性薄膜が結晶化ITOからなる場合には塩酸、及び硝酸が混合されてなる水溶液)を用いて行うことができる。透明導電性薄膜がITOの場合、公知のガス組成(例えば、HI、HBr)でのドライエッチングによるエッチングも可能である。また、この工程で透過電極を形成することを示したが、対向基板の対向電極と、TFTアレイ基板の共通配線とを電気的に接続するためのトランスファパッドがTFTアレイ基板に形成される。
【0055】
続いて、スパッタリングなどの方法で反射電極12を構成するための金属薄膜を成膜する。この金属薄膜としては、例えばアルミニウム等の反射機能を有する金属を用いることができる。膜厚としては、例えば、100nmから500nm程度の膜厚の薄膜を用いることができる。もちろん、上述の材料を積層形成してもよい。
【0056】
次に、第7のフォトリソグラフィープロセスで反射電極12の所望のパターン形状を得るようにパターニング形成する。
【0057】
この上から配向膜が塗布され、一定の方向にラビングすることによってTFTアレイ基板が製造される。このように製造されたTFTアレイ基板は、対向電極を有するCF基板とスペーサーを介して貼り合わされ、その間に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、液晶表示装置が製造される。
【0058】
TFTアレイ基板上に薄膜トランジスタやゲート配線2、ソース配線等の第1導電部を複数積層した場合に、その上層に積層する平坦化膜の膜厚にばらつきが生じてしまうことは避けられない。薄膜トランジスタ部、ソース配線、ゲート配線等が積層されている箇所により形成される第1導電部の凸状部の程度に応じて段差が発生しているためである。このため、平坦化膜に凹凸形状を形成する場合、平坦化膜の膜厚の薄い部分と凹凸形状の凹部の位置とが重なると、平坦化膜を介して対向する第1導電部と第2導電部とが電気的に接続されてショートしてしまう場合がある。その結果、輝点等の表示欠陥が発生してしまうのである。
【0059】
本実施形態1に係るTFTアレイ基板50は、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Bの上層には、透過電極11、及び反射電極12が平坦化膜10を介して備えられている。上記領域A及び領域Bは、複数の積層膜が形成されているので、積層膜の積層数が少ない領域に比して平坦化膜10自体の膜厚が小さくなっている。膜厚が小さいところにさらに凹凸形状をパターニングすると、プロセスばらつきによって、平坦化膜10の上層と下層にある導電部が電気的に接続されてしまう恐れがある。そこで、上記領域A及び領域Bの上層に位置する平坦化膜10の表面には、図3に示すような遮光マスク20を用いることにより凹凸パターンを形成しない。その結果、図13のようにこれらの領域も凹凸パターンを形成する場合に比して(図13のL200)、厚膜化(図2中のL)を達成することができる。その結果、プロセスばらつきによって、膜厚変動に起因して、配線やTFT等の第1導電部の凸状部と、画素電極とがショートする問題を低減することができる。その結果、輝点等の表示欠陥が発生するという問題を抑制して、表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、領域A及び領域Bの上層の平坦化膜10の厚膜化により、画素電極の寄生容量が抑制されて、表示品位を向上することを期待することができる。なお、平坦化膜10の表面形状により、上記領域A及び領域Bの上層にある透過電極11及び反射電極12においても凹凸形状が形成されないことになる。
【0060】
なお、本実施形態1においては、遮光パターンとして丸型のものを例にとり説明したが、これに限定されるものではなく、例えば三角形状や四角形状、十字形状なども用いることができる。また、本実施形態1においては、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域Bの上層に位置する平坦化膜10の表面に凹凸パターンを形成しない例について説明したが、これに限定されるものではない。前記第1導電部の凸状部が形成されている領域であって、その上層に第2導電部が形成されている領域のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部の平坦化膜10の表面に対して適用可能である。
【0061】
また、本実施形態1においては、半透過型液晶表示装置の例について述べたが、これに限定されるものではなく、反射型液晶表示装置等の各種表示装置に対しても適用可能である。また、本実施形態1においては、薄膜トランジスタ基板を有する例について説明したが、これに限定されるものではなく、スイッチング素子を有さない表示装置基板等にも適用可能である。さらには、凹凸形状を表面に有する平坦化膜の下層に第1導電部、その上層に第2導電部を備える薄膜積層基板全般において適用可能である。
【0062】
[実施形態2]
次に、上記実施形態1のTFTアレイ基板50とは異なる実施形態について説明する。なお、以降の説明において、上記実施形態1と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。
【0063】
本実施形態2に係るTFTアレイ基板50aは、以下の点を除く基本的な構成は上記実施形態1と同じである。すなわち、上記実施形態1に係る反射電極12においては、薄膜トランジスタが形成されている領域A、及び領域A以外の領域であって、前記基板の法線方向から見て第1導電部が複数交差する領域Bの上層の平坦化膜表面において、凹凸パターンが形成されていなかったが、本実施形態2においては、上記領域A及び上記領域Bの表面に凹凸パターンを形成している点が異なる。また、上記実施形態1に係る反射電極12においては、上記領域A及び領域Bに該当する領域以外は、一律に同一形状、同一密度のパターンにより形成していたが、本実施形態2に係る反射電極12においては、上記領域A、領域B,上記領域A及びB以外の領域であって、ソース配線8a、ゲート配線2の各配線が形成されている領域C(以下、単に「領域C」とも言う)の上層にある平坦化膜表面の凹凸パターンの凹部の深さが、これ以外の領域の凹凸パターンの凹部の深さに比して小さくなるようにしている点が異なる。
【0064】
図4は、本実施形態2に係る半透過型液晶表示装置のTFTアレイ基板50aの一画素分の平面図であり、図5は、図4のII−II’切断部断面図である。同図に示すように、領域A、領域B及び領域Cの上層に位置する平坦化膜10の表面に緩やかな凹凸パターンが形成されている。図6に、平坦化膜10に凹凸パターンを形成するための遮光マスク20aを示す。同図に示すように、遮光マスク20aは、領域A、領域B,及び領域Cにおける光透過部21aの開口部が、その他の領域の光透過部21aの開口部に比して小さくなるように形成されている。
【0065】
本実施形態2によれば、図6に示すようなパターンを有する遮光マスク20aを用いることで、領域A、領域B、領域Cを他の領域に比して、凹凸の深さを浅くすることができる。それ故、平坦化膜Laの厚膜化を図り、プロセスバラツキによる膜厚変動に起因して、配線やTFTと、画素電極とがショートする問題を低減することができる。その結果、輝点等が発生するという問題を抑制して表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、反射電極12の表面において、凹凸形状が形成されていない領域がないので、上記実施形態1に比して反射有効面積が広がり、反射特性の向上を期待できる。さらに、従来例に比して、寄生容量の増加を抑制することができる。
【0066】
なお、本実施形態2においては、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域B、上記領域A、領域B,上記領域A及びB以外の領域であって、ソース配線、ゲート配線2の各配線が形成されている領域Cの上層に位置する平坦化膜10の表面の凹凸パターンの凹部深さを、上記以外の領域の上層に位置する平坦化膜10の表面の凹凸パターンの凹部深さに比して小さくする例について説明したが、これに限定されるものではない。前記第1導電部の凸状部が形成されている領域であって、その上層に第2導電部が形成されている領域のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部の平坦化膜10の表面に対して同様に適用可能である。
【0067】
[実施形態3]
次に、上記実施形態2のTFTアレイ基板50aとは異なる実施形態について説明する。
【0068】
本実施形態3に係るTFTアレイ基板50bは、以下の点を除く基本的な構成は上記実施形態2と同じである。すなわち、上記実施形態2においては、領域A、領域B、及び領域Cの上層にある平坦化膜10の表面に同一の凹凸パターンを形成しているが、本実施形態3においては、領域A、領域B、及び領域Cの上層にある反射電極12bの表面にそれぞれの領域に応じて異なる凹凸のパターンを形成している点が異なる。
【0069】
図7は、本実施形態3に係る遮光マスク20bの平面図を示す。同図に示すように、遮光マスク20bは、領域A、領域B、及び領域Cにおける光透過部21aの開口部が、その他の領域の光透過部21bの開口部に比して小さくなるように形成されている。それに加えて、領域A、領域B、及び領域Cの上層にある平坦化膜の膜厚が最適になるように、それぞれに適した異なる形状のパターンを有する光透過部21bを備えている。例えば、領域A、領域B、及び領域Cの上層にある平坦化膜の表面の凹凸パターンの凹部の深さが、領域C>領域B>領域Aとなるように形成する。
【0070】
本実施形態3によれば、図7に示すようなパターンを有する遮光マスク20bを用いることで、領域A、領域B、及び領域Cの平坦化膜の膜厚を最適化することができる。その結果、プロセスバラツキによる膜厚変動に起因して、配線やTFTと、反射電極とがショートする問題を低減させ、輝点が発生するという問題を抑制して表示品位が高く、歩留まりの高い液晶表示装置を提供することができる。また、反射電極12の表面において、凹凸形状を最適化することで上記実施形態2に比して反射特性の改善を期待できる。さらに、従来例に比して、寄生容量の増加を抑制することができる。
【0071】
なお、本実施形態3においては、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域B、上記領域A、領域B,上記領域A及びB以外の領域であって、ソース配線、ゲート配線2の各配線が形成されている領域Cの上層に位置する平坦化膜10の表面の凹凸パターンの凹部深さを、上記以外の領域の上層に位置する平坦化膜10の表面の凹凸パターンの凹部深さに比して小さくし、かつ領域A,領域B,及び領域Cの凹凸パターンの形状をそれぞれ異ならしめて最適化する例について説明したが、これに限定されるものではない。前記第1導電部の凸状部が形成されている領域であって、その上層に第2導電部が形成されている領域のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部の平坦化膜10の表面に対して適用可能である。
【0072】
[実施形態4]
次に、上記実施形態1のTFTアレイ基板50とは異なる実施形態について説明する。
【0073】
本実施形態4に係るTFTアレイ基板50cは、以下の点を除く基本的な構成は上記実施形態1と同じである。すなわち、上記実施形態1においては、領域A、領域Bの上層にある平坦化膜10に凹凸形状を形成しなかったが、本実施形態4においては、領域A及び領域Bの上層にある平坦化膜10cにおいても、これらの領域以外の領域と同じ形状の凹凸パターンを一律に形成せしめている点が異なる。また、上記実施形態1においては、領域A及び領域Bの上層にある平坦化膜10の上層に亘って透過電極11及び反射電極12を形成せしめているが、本実施形態4においては、領域A、領域B,及び領域Cの上層にある平坦化膜10cの表面の凹凸パターンの凹部において、透過電極11c及び反射電極12cを配置しない点が異なる。
【0074】
図8は、本実施形態4に係る半透過型液晶表示装置のTFTアレイ基板54の一画素分の平面図であり、図9は、図8のIII−III’切断部断面図である。図9に示すように、平坦化膜10の凹部であって、領域A、領域B,及び領域Cの上層に位置する位置には、透過電極11及び反射電極12を設けていない。
【0075】
図10(a)は、透過電極11をパターン形成するための透過電極形成用遮光マスク23、図10(b)は、反射電極12をパターン形成するための反射電極形成用遮光マスク24を示す。上記実施形態1で述べたフォトリソグラフィー工程により、上記透過電極形成用遮光マスク23、及び反射電極形成用遮光マスク24を用いてレジストをパターニングして、透過電極形成用の金属薄膜、反射電極形成用の金属薄膜をそれぞれエッチングすることにより、透過電極11c、反射電極12cをそれぞれ得ることができる。
【0076】
本実施形態4によれば、図8に示すようなパターン形状を備えたTFTアレイ基板50cとすることにより、平坦化膜10cの凹凸形状の凹部における底部において、透過電極11c及び反射電極12cを設けないことにより、プロセスばらつきによって平坦化膜10cの下層にある導電性電極とのショートを回避することができる。また、平坦化膜10cの薄くなる領域に対しても凹凸形状を深くすることが可能なため、反射率の散乱成分を高め、反射率の改善を期待できる。
【0077】
なお、本実施形態4においては、薄膜トランジスタが形成されている領域A、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域B、上記領域A、領域B,上記領域A及びB以外の領域であって、ソース配線、ゲート配線2の各配線が形成されている領域Cの上層に位置する平坦化膜10の表面の凹凸形状の底部に第2導電部を形成しない例について説明したが、これに限定されるものではない。前記第1導電部の凸状部が形成されている領域であって、その上層に第2導電部が形成されている領域の少なくとも一部の平坦化膜10の表面に対して適用可能である。
【図面の簡単な説明】
【0078】
【図1】実施形態1に係るTFT基板の一画素分の平面図。
【図2】図1のI−I’切断部断面図。
【図3】実施形態1に係る遮光マスクの平面図。
【図4】実施形態2に係るTFT基板の一画素分の平面図。
【図5】図4のII−II’切断部断面図。
【図6】実施形態2に係る遮光マスクの平面図。
【図7】実施形態3に係る遮光マスクの平面図。
【図8】実施形態4に係るTFT基板の一画素分の平面図。
【図9】図8のIII−III’切断部断面図。
【図10】(a)は実施形態4に係る透過電極形成用遮光マスクの平面図、(b)は反射電極形成用遮光マスクの平面図。
【図11】従来例1に係るTFTアレイ基板の断面図。
【図12】従来例2に係るTFT基板の一画素分の平面図
【図13】従来例2に係るTFTアレイ基板の断面図。
【図14】従来例2に係る遮光マスクの平面図。
【符号の説明】
【0079】
1 絶縁性基板
2 ゲート配線
3 補助容量配線
4 ゲート絶縁膜
5 半導体能動膜
6 オーミックコンタクト膜
7 ドレイン電極
8 ソース竜極
8a ソース配線
9 層間絶縁膜
10、10a、10b、10c 平坦化膜
11、11a、11b、11c 透過電極
12、12a、12b、12c 反射電極
15 コンタクトホール
16 透過領域
20、20a、20b、20c 遮光マスク
21、21a、21b、21c 光透過部
23 透過電極形成用遮光マスク
24 反射電極形成用遮光マスク
【特許請求の範囲】
【請求項1】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、
前記第1導電部の凸状部が形成されている領域で、かつその上層に前記第2導電部を備える箇所のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部を外して、前記平坦化膜表面の凹凸パターンが形成されている薄膜積層基板。
【請求項2】
請求項1に記載の薄膜積層基板において、
前記第1導電部の凸状部が形成されている領域のうち、
(1)薄膜トランジスタの上層にある領域、及び
(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域であって、
かつ、前記(1)及び(2)の上層に前記第2導電部を備える領域を外して、前記平坦化膜表面の凹凸パターンが形成されていることを特徴とする薄膜積層基板。
【請求項3】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、
前記第1導電部の凸状部が形成されている領域で、かつその上層に前記第2導電部を備える箇所のうちの前記第1導電部と前記第2導電部の電位が異なる箇所において、前記平坦化膜表面の凹凸パターンの凹部深さの少なくとも一部が、前記第1導電部の凸状部が形成されていない領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さい薄膜積層基板。
【請求項4】
請求項3に記載の薄膜積層基板において、
前記第1導電部の凸状部が形成されている領域のうち、
(1)薄膜トランジスタが形成されている領域、
(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、
(3)前記(2)以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域であって、
かつ前記(1)、(2)及び(3)の上層に前記第2導電部を備える箇所の前記平坦化膜表面の凹凸パターンの凹部深さが、前記(1)、(2)及び(3)以外の領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいことを特徴とする薄膜トランジスタ基板。
【請求項5】
請求項4に記載の薄膜積層基板において、
前記(1)、(2)、及び(3)のパターン形状がそれぞれ異なることを特徴とする薄膜積層基板。
【請求項6】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、
前記第1導電部の凸状部が形成されている領域の上層にある前記平坦化膜表面の凹凸形状の底部の少なくとも一部に前記第2導電部が形成されていない薄膜積層基板。
【請求項7】
請求項6に記載の薄膜積層基板において、
(1)薄膜トランジスタが形成されている領域、
(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、
(3)前記(2)以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域、
にある前記平坦化膜表面の凹凸形状の底部に前記第2導電部を設けないことを特徴とする薄膜積層基板。
【請求項8】
請求項1〜7のいずれか1項に記載の薄膜積層基板を備える液晶表示装置。
【請求項9】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板の製造方法であって、
前記基板上に前記第1導電部を形成し、
前記平坦化膜を塗布し、
前記第1導電部と、前記第2導電部とが電気的に接続されないように、前記平坦化膜の下層に形成されている前記第1導電部の凸状部の形状に応じて前記平坦化膜の厚みを調整し、
その上層に前記第2導電部を形成する薄膜積層基板の製造方法。
【請求項10】
請求項9に記載の薄膜積層基板の製造方法において、
前記平坦化膜の厚みの調整は、前記第1導電部の凸状部の形状に応じて前記平坦化膜表面の凹凸パターンの形状を変えることにより行うことを特徴とする薄膜積層基板の製造方法。
【請求項1】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、
前記第1導電部の凸状部が形成されている領域で、かつその上層に前記第2導電部を備える箇所のうちの前記第1導電部と前記第2導電部の電位が異なる箇所の少なくとも一部を外して、前記平坦化膜表面の凹凸パターンが形成されている薄膜積層基板。
【請求項2】
請求項1に記載の薄膜積層基板において、
前記第1導電部の凸状部が形成されている領域のうち、
(1)薄膜トランジスタの上層にある領域、及び
(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域であって、
かつ、前記(1)及び(2)の上層に前記第2導電部を備える領域を外して、前記平坦化膜表面の凹凸パターンが形成されていることを特徴とする薄膜積層基板。
【請求項3】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、
前記第1導電部の凸状部が形成されている領域で、かつその上層に前記第2導電部を備える箇所のうちの前記第1導電部と前記第2導電部の電位が異なる箇所において、前記平坦化膜表面の凹凸パターンの凹部深さの少なくとも一部が、前記第1導電部の凸状部が形成されていない領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さい薄膜積層基板。
【請求項4】
請求項3に記載の薄膜積層基板において、
前記第1導電部の凸状部が形成されている領域のうち、
(1)薄膜トランジスタが形成されている領域、
(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、
(3)前記(2)以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域であって、
かつ前記(1)、(2)及び(3)の上層に前記第2導電部を備える箇所の前記平坦化膜表面の凹凸パターンの凹部深さが、前記(1)、(2)及び(3)以外の領域の上層にある平坦化膜表面の凹凸パターンの凹部深さに比して小さいことを特徴とする薄膜トランジスタ基板。
【請求項5】
請求項4に記載の薄膜積層基板において、
前記(1)、(2)、及び(3)のパターン形状がそれぞれ異なることを特徴とする薄膜積層基板。
【請求項6】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板であって、
前記第1導電部の凸状部が形成されている領域の上層にある前記平坦化膜表面の凹凸形状の底部の少なくとも一部に前記第2導電部が形成されていない薄膜積層基板。
【請求項7】
請求項6に記載の薄膜積層基板において、
(1)薄膜トランジスタが形成されている領域、
(2)前記(1)以外の領域であって、ソース配線、ゲート配線、補助容量配線のいずれかの組み合わせで相互に交差する領域、及び、
(3)前記(2)以外の領域であって、前記ソース配線、前記ゲート配線の各配線が形成されている領域、
にある前記平坦化膜表面の凹凸形状の底部に前記第2導電部を設けないことを特徴とする薄膜積層基板。
【請求項8】
請求項1〜7のいずれか1項に記載の薄膜積層基板を備える液晶表示装置。
【請求項9】
基板上に凹凸パターン表面が形成された平坦化膜を備え、その下層に複数の第1導電部を、その上層に第2導電部を有する薄膜積層基板の製造方法であって、
前記基板上に前記第1導電部を形成し、
前記平坦化膜を塗布し、
前記第1導電部と、前記第2導電部とが電気的に接続されないように、前記平坦化膜の下層に形成されている前記第1導電部の凸状部の形状に応じて前記平坦化膜の厚みを調整し、
その上層に前記第2導電部を形成する薄膜積層基板の製造方法。
【請求項10】
請求項9に記載の薄膜積層基板の製造方法において、
前記平坦化膜の厚みの調整は、前記第1導電部の凸状部の形状に応じて前記平坦化膜表面の凹凸パターンの形状を変えることにより行うことを特徴とする薄膜積層基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2007−121804(P2007−121804A)
【公開日】平成19年5月17日(2007.5.17)
【国際特許分類】
【出願番号】特願2005−315777(P2005−315777)
【出願日】平成17年10月31日(2005.10.31)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成19年5月17日(2007.5.17)
【国際特許分類】
【出願日】平成17年10月31日(2005.10.31)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]