半導体装置の製造方法
【課題】強誘電体キャパシタのキャパシタ誘電体膜がダメージを受けるのを抑制する半導体装置の製造方法を提供する。
【解決手段】シリコン基板1の上方に第1の絶縁膜を形成する工程と、第1の絶縁膜の上に、第1の導電膜20、強誘電体膜21、及び第2の導電膜を形成する工程と、第2の導電膜の上にハードマスク23aを形成する工程と、ハードマス23aをマスクにし、第2の導電膜をエッチングして上部電極22aにする工程と、強誘電体膜21をパターニングしてキャパシタ誘電体膜にする工程と、第1の導電膜20をエッチングして下部電極にする工程とを有し、第2の導電膜をエッチングする工程において、上部電極22aの横に強誘電体膜21が露出したときに、エッチング雰囲気が、酸素ガスを含み且つハロゲンを含まない雰囲気となっている。
【解決手段】シリコン基板1の上方に第1の絶縁膜を形成する工程と、第1の絶縁膜の上に、第1の導電膜20、強誘電体膜21、及び第2の導電膜を形成する工程と、第2の導電膜の上にハードマスク23aを形成する工程と、ハードマス23aをマスクにし、第2の導電膜をエッチングして上部電極22aにする工程と、強誘電体膜21をパターニングしてキャパシタ誘電体膜にする工程と、第1の導電膜20をエッチングして下部電極にする工程とを有し、第2の導電膜をエッチングする工程において、上部電極22aの横に強誘電体膜21が露出したときに、エッチング雰囲気が、酸素ガスを含み且つハロゲンを含まない雰囲気となっている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリが知られている。
【0003】
このうち、フラッシュメモリは、絶縁ゲート型電界効果トランジスタのゲート絶縁膜中に埋め込んだフローティングゲートを有しており、記憶情報を表す電荷をこのフローティングゲートに蓄積することによって情報を記憶する。しかし、このようなフラッシュメモリでは、情報の書き込みや消去の際に、ゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧が必要であるという欠点がある。
【0004】
これに対し、強誘電体メモリは、FeRAM(Ferroelectric Random Access Memory)とも呼ばれ、強誘電体材料からなるキャパシタ誘電体膜のヒステリシス特性を利用して情報を記憶する。そのキャパシタ誘電体膜は、キャパシタの上部電極と下部電極との間に印加される電圧に応じて分極を生じ、その電圧を取り去っても自発分極が残留する。印加電圧の極性を反転すると、この自発分極も反転し、その自発分極の向きを「1」、「0」に対応させることで、キャパシタ誘電体膜に情報が書き込まれる。この書き込みに必要な電圧はフラッシュメモリにおけるよりも低く、また、フラッシュメモリよりも高速で書き込みができるという利点がFeRAMにはある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−5152号公報
【特許文献2】特開平10−247724号公報
【特許文献3】特開平9−260614号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
半導体装置の製造方法において、強誘電体キャパシタのキャパシタ誘電体膜がダメージを受けるのを抑制することを目的とする。
【課題を解決するための手段】
【0007】
以下の開示の一観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜の上に、第1の導電膜、強誘電体膜、及び第2の導電膜をこの順に形成する工程と、前記第2の導電膜の上にマスクパターンを形成する工程と、前記マスクパターンをマスクにしながら、前記第2の導電膜をエッチングして強誘電体キャパシタの上部電極にする工程と、前記マスクパターンを除去する工程と、前記強誘電体膜をパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、前記第1の導電膜をエッチングして前記強誘電体キャパシタの下部電極にする工程とを有し、前記第2の導電膜をエッチングする工程において、前記上部電極の横に前記強誘電体膜が露出したときに、エッチング雰囲気が、酸素ガスを含み且つハロゲンを含まない雰囲気となっている半導体装置の製造方法が提供される。
【発明の効果】
【0008】
以下の開示によれば、上部電極の横に強誘電体膜が露出したとき、該強誘電体膜がハロゲンに曝されないので、ハロゲンが原因でキャパシタ誘電体膜が劣化するのを抑制することが可能となる。
【図面の簡単な説明】
【0009】
【図1】図1は、調査に使用したFeRAMの平面図である。
【図2】図2(a)〜(c)は、調査に使用したFeRAMの製造途中の断面図(その1)である。
【図3】図3は、調査に使用したFeRAMの製造途中の断面図(その2)である。
【図4】図4は、本実施形態に係る半導体装置の製造途中の断面図(その1)である。
【図5】図5は、本実施形態に係る半導体装置の製造途中の断面図(その2)である。
【図6】図6は、本実施形態に係る半導体装置の製造途中の断面図(その3)である。
【図7】図7は、本実施形態に係る半導体装置の製造途中の断面図(その4)である。
【図8】図8は、本実施形態に係る半導体装置の製造途中の断面図(その5)である。
【図9】図9は、本実施形態に係る半導体装置の製造途中の断面図(その6)である。
【図10】図10は、本実施形態に係る半導体装置の製造途中の断面図(その7)である。
【図11】図11は、本実施形態に係る半導体装置の製造途中の断面図(その8)である。
【図12】図12は、本実施形態に係る半導体装置の製造途中の断面図(その9)である。
【図13】図13は、本実施形態に係る半導体装置の製造途中の断面図(その10)である。
【図14】図14は、本実施形態に係る半導体装置の製造途中の断面図(その11)である。
【図15】図15は、本実施形態に係る半導体装置の製造途中の断面図(その12)である。
【図16】図16は、本実施形態に係る半導体装置の製造途中の断面図(その13)である。
【図17】図17は、本実施形態に係る半導体装置の製造途中の断面図(その14)である。
【図18】図18は、本実施形態に係る半導体装置の製造途中の断面図(その15)である。
【図19】図19は、本実施形態に係る半導体装置の製造途中の平面図(その1)である。
【図20】図20は、本実施形態に係る半導体装置の製造途中の平面図(その2)である。
【図21】図21は、本実施形態に係る半導体装置の製造途中の平面図(その3)である。
【図22】図22は、本実施形態に係る半導体装置の製造途中の平面図(その4)である。
【図23】図23は、本実施形態に係る半導体装置の製造途中の平面図(その5)である。
【図24】図24は、本実施形態に係る半導体装置の製造途中の平面図(その6)である。
【図25】図25は、本実施形態に係る半導体装置の製造途中の平面図(その7)である。
【図26】図26は、本実施形態に係る半導体装置の製造途中の平面図(その8)である。
【発明を実施するための形態】
【0010】
本実施形態の説明に先立ち、本願発明者が行った調査について説明する。
【0011】
図1は、この調査で使用したFeRAMの平面図である。
【0012】
このFeRAMは、シリコン基板100と、その上方に形成されたストライプ状の下部電極101a、強誘電体膜102a、及び上部電極103aとを有する。
【0013】
このうち、上部電極103aは、島状の平面形状を有しており、ストライプ状のキャパシタ誘電体膜102aの上に複数形成される。これらの上部電極103aに対応して各強誘電体キャパシタQが形成され、各キャパシタQにおいては下部電極101aが共有される。このような構造のFeRAMはプレーナ型のFeRAMとも呼ばれる。
【0014】
図2〜図3は、プレーナ型のFeRAMの製造途中の断面図であって、図1のA−A線に沿う断面図に相当する。
【0015】
このFeRAMを製造するには、まず、図2(a)に示すように、シリコン基板100の上方に、プラチナ膜等の第1の導電膜101と、PZT膜等の強誘電体膜102と、酸化イリジウム等の第2の導電膜103とをこの順に形成する。
【0016】
次いで、図2(b)に示すように、ハードマスク104として窒化チタン膜を形成すると共に、その上にレジストパターン105を形成する。
【0017】
このうち、ハードマスク104は、第2の導電膜103の全面にスパッタ法で窒化チタン膜を形成した後、それをレジストパターン105をマスクにしてドライエッチングすることで形成され得る。
【0018】
次いで、図2(c)に示すように、ハードマスク104とレジストパターン105とをマスクにしながら、RIE(Reactive Ion Etching)により第2導電膜103をドライエッチングし、上部電極103aを形成する。
【0019】
本調査では、このエッチングのエッチングガスとして、塩素ガスとアルゴンガスとの混合ガスを使用した。
【0020】
そのエッチングガスのスパッタ作用等により、エッチングの最中にレジストパターン105は膜減りし、エッチングが終了した時点ではレジストパターン105は略消失する。
【0021】
また、エッチングの終期においては、隣接する上部電極103aの間に強誘電体膜102が露出し、その強誘電体膜102が塩素を含んだエッチング雰囲気に曝されることになる。そして、その塩素の作用によって、エッチング雰囲気に曝された部分の強誘電体膜102にはダメージ層102xが形成される。
【0022】
更に、第2の導電膜103のエッチング残渣を残さないように、本工程では第2の導電膜103の膜厚の数10%程度のオーバーエッチングが行われるが、このオーバーエッチングによってもダメージ層102xが形成される。
【0023】
このエッチングが終了後、ウエットエッチングによりハードマスク104を除去する。
【0024】
この後は、図3に示すように、強誘電体膜102と第1の導電膜101をそれぞれ個別にパターニングしてキャパシタ誘電体膜102aと下部電極101aを形成する。
【0025】
以上により、このFeRAMの基本構造が完成する。
【0026】
このようなFeRAMの製造方法では、図2(c)に示したように、第2の導電膜103をエッチングする際の塩素ガスやオーバーエッチングが原因で、隣接する上部電極103aの間のキャパシタ誘電体膜102aにダメージ層102xが形成される。
【0027】
そのダメージ層102xは、キャパシタ誘電体膜102aの強誘電体特性、例えば残留分極電荷量等を低下させたり、キャパシタ誘電体膜102aのリーク電流を増大させたりするので、高品位な強誘電体キャパシタQを提供する妨げとなる。
【0028】
ここで、オーバーエッチングによるダメージ層102xの形成を防止するため、図2(c)の工程でエッチングガス中における塩素ガスの流量比を高め、強誘電体膜102と第2の導電膜103とのエッチング選択比を高めることも考えられる。
【0029】
しかし、このように塩素ガスの流量比を高めると、ハードマスク104のエッチング速度が速まるので、エッチングの最中にハードマスク104の外形が不安定となり、上部電極103aの加工精度が低下してしまう。
【0030】
また、塩素ガスによるダメージ層102xの形成を防止するため、図2(c)の工程において、塩素ガスに代えてフッ素化合物ガスを使用することも考えられる。
【0031】
しかしながら、フッ素化合物ガスを含むエッチングガスでは、第2の導電膜103と強誘電体膜102とのエッチング選択比が低下するので、強誘電体膜102の上面でエッチングを自動停止させるのが難しくなる。よって、強誘電体膜102の上に第2の導電膜103のエッチング残渣を残さないようにオーバーエッチングをしなければならず、このオーバーエッチングによりやはりダメージ層102xが形成されてしまう。
【0032】
このように、本願発明者の調査によって、第2の導電膜103用のエッチングガスに塩素やフッ素化合物等のハロゲンを添加すると、キャパシタ誘電体膜102aの強誘電体特性が劣化することが明らかとなった。このような調査結果に基づき、本願発明者は、以下に説明するような本実施形態に想到した。
【0033】
(本実施形態)
図4〜図18は、本実施形態に係る半導体装置の製造途中の断面図であり、図19〜図26はその平面図である。
【0034】
図4〜図18における第1断面は、図19〜図26におけるI−I線に沿う断面に相当する。また、図4〜図18における第2断面は、図19〜図26におけるII−II線に沿う断面に相当する。
【0035】
この半導体装置は、いわゆるプレーナ型のFeRAMであって、以下のように作製される。
【0036】
まず、図4及び図19に示すように、シリコン(半導体)基板1に素子分離用の溝を形成し、その溝に活性領域を画定する素子分離絶縁膜2として酸化シリコン膜を埋め込む。このような素子分離構造はSTI(Shallow Trench Isolation)と呼ばれるが、これに代えてLOCOS(Local Oxidation of Silicon)により素子分離を行ってもよい。
【0037】
次いで、活性領域にp型不純物をイオン注入してpウェル3を形成する。
【0038】
更に、活性領域におけるシリコン基板1を熱酸化することにより、ゲート絶縁膜4となる熱酸化膜を6nm〜7nmの厚さに形成する。
【0039】
そして、その熱酸化膜の上にCVD法により厚さが約50nmのアモルファスシリコン膜と厚さが約150nmのタングステンシリサイド膜とをこの順に形成し、これらの膜をパターニングしてゲート電極5を形成する。
【0040】
そのゲート電極5は、pウェル3の上に2つ形成され、その各々はワード線の一部を構成する。
【0041】
続いて、ゲート電極5をマスクにし、シリコン基板1にn型不純物をイオン注入して、低濃度の第1及び第2のn型ソース/ドレインエクステンション6a、6bを形成する。
【0042】
次いで、シリコン基板1の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極5の横に絶縁性サイドウォール9を形成する。その絶縁膜として、例えば、CVD法により酸化シリコン膜を約45nmの厚さに形成する。
【0043】
そして、この絶縁性サイドウォール9とゲート電極5とをマスクにしてシリコン基板1にn型不純物をイオン注入することにより、高濃度の第1及び第2のn型ソース/ドレイン領域7a、7bを形成する。
【0044】
以上により、ゲート電極5、ゲート絶縁膜4、及びn型ソース/ドレイン領域7a、7b等を備えたMOSトランジスタTRが形成されたことになる。
【0045】
その後、シリコン基板1の上側全面にスパッタ法によりコバルト層を形成し、それを加熱してシリコンと反応させ、コバルトシリサイド層等の高融点金属シリサイド層8を形成する。
【0046】
次いで、シリコン基板1の上側全面に、CVD法によりカバー絶縁膜10と第1の絶縁膜11とをこの順に形成する。このうち、カバー絶縁膜10としては、厚さ約200nmの酸窒化シリコン(SiON)膜が形成される。また、第1の絶縁膜11としては、TEOSガスを使用するプラズマCVD法により酸化シリコン膜が約600nmの厚さに形成される。
【0047】
その後に、第1の絶縁膜11の上面をCMP(Chemical Mechanical Polishing)法により約200nmの厚さだけ研磨して平坦化する。
【0048】
次いで、図5に示すように、第1の絶縁膜11の上にキャップ絶縁膜13として酸化シリコン膜を100nm程度の厚さに形成し、上記のCMPの際に第1の絶縁膜11の表面に付いた微細な傷をキャップ絶縁膜13で埋め込む。
【0049】
このキャップ絶縁膜13は、例えばTEOSガスを使用するプラズマCVD法により形成される。
【0050】
そして、このキャップ絶縁膜13に含まれる水分を脱水するために、基板温度約650℃、処理時間約30分の条件で、窒素雰囲気中においてキャップ絶縁膜13に対してアニールを行う。
【0051】
更に、このキャップ絶縁膜13の上に密着層14としてアルミナ(Al2O3)膜をスパッタ法で厚さ約20nmに形成する。
【0052】
この密着層14の形成後に酸素雰囲気中においてアニールを行ってもよい。そのアニールは、例えばRTA装置において基板温度約650℃、処理時間約60分の条件で行われる。
【0053】
次に、図6と図20に示す構造を得るまでの工程について説明する。
【0054】
まず、密着層14の上に、スパッタ法でプラチナ膜を厚さ約155nmに形成し、そのプラチナ膜を第1の導電膜20とする。なお、プラチナ膜に代えて、イリジウム膜を第1の導電膜20として形成してもよい。
【0055】
続いて、第1の導電膜20の上にPZT膜をスパッタ法で150nm〜200nmの厚さに形成し、そのPZT膜を強誘電体膜21とする。なお、必要に応じてPZT膜にカルシウムやストロンチウムを添加してもよい。
【0056】
このようにスパッタ法で形成された強誘電体膜21はアモルファス状態であり、強誘電体特性に乏しい。
【0057】
そこで、酸素とアルゴンとの混合雰囲気中において、基板温度約585℃、処理時間90秒の条件で強誘電体膜21に対してRTA(Rapid Thermal Annealing)を行い、強誘電体膜21を結晶化して(111)方向に配向させる。このときの酸素の流量は、例えば0.025リットル/分とされる。このような、アニールは結晶化アニールとも呼ばれる。
【0058】
なお、強誘電体膜21はPZT膜に限定されない。PZTに代えて、PLZT、SrBi2Ta2O9、Bi4Ti3O9、Bi0.25La0.75Ti3O12、及びBaBi2Ta2O9のいずれかの強誘電体材料を強誘電体膜21の材料として使用してもよい。
【0059】
更に、強誘電体膜21の成膜方法もスパッタ法に限定されず、有機金属化学気相堆積法(MOCVD: Metal Organic CVD)やゾル・ゲル法で強誘電体膜21を形成してもよい。
【0060】
続いて、強誘電体膜21の上に、第2の導電膜22として酸化イリジウム(IrO2)膜をスパッタ法で形成する。
【0061】
その第2の導電膜22は2ステップで形成され、第1のステップではスパッタ法により第1の酸化イリジウム膜が約50nmの厚さに形成される。そして、この第1の酸化イリジウム膜に対し、酸素流量約0.025リットル/分、基板温度約725℃、処理時間20秒の条件でアニールを行う。その後に、第1の酸化イリジウム膜の上にスパッタ法で第2の酸化イリジウム膜を約200nmの厚さに形成する。
【0062】
なお、酸化イリジウムに代えて、プラチナ、ルテニウム、ロジウム、レニウム、オスミウム、パラジウム、及びSrRuO3のいずれかを第2の導電膜22の材料として使用してもよい。
【0063】
その後に、図7に示すように、第2の導電膜22の上にマスク材料膜23としてスパッタ法により窒化チタン(TiN)膜を20nm〜40nm程度の厚さに形成する。
【0064】
そして、図8に示すように、このマスク材料膜23の上にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン25を形成する。
【0065】
続いて、図9と図21に示すように、第1のレジストパターン25をマスクにしながら、RIEによりマスク材料膜23をドライエッチングすることにより、平面形状が島状の複数のハードマスク23aを形成する。
【0066】
このエッチングにおけるエッチングガスは特に限定されないが、本実施形態ではエッチングガスとして塩素ガスを使用する。
【0067】
なお、後述のように、ハードマスク23aを形成せずに、第2の導電膜22上に第1のレジストパターン25を直接形成してよい場合もある。
【0068】
次に、図10に示すように、ハードマスク23aと第1のレジストパターン25とをマスクに用いるRIEにより、第2の導電膜22をドライエッチングする。
【0069】
そのドライエッチングはICP(Inductive Coupled Plasma)型エッチングチャンバ内において2ステップで行われ、最初の第1のステップでは、図10のように第2の導電膜22を途中の深さまでエッチングする。
【0070】
この第1のステップにおけるエッチングガスは特に限定されないが、例えば、酸素ガスと不活性ガスからなるガスをエッチングガスとして使用し得る。このうち、酸素ガスの流量は、例えば0sccm〜10sccmとされる。また、不活性ガスとしては、流量が40sccm〜50sccmのアルゴンガスを使用し得る。
【0071】
そのエッチングガスは、チャンバに設けられたコイルに高周波電力を供給することでプラズマ化される。その高周波電力は、例えばパワーが1400W、周波数が13.56MHzである。
【0072】
また、チャンバ内においてシリコン基板1が載置されるステージには、パワーが800Wで周波数が400kHzの高周波電力が印加され、これによりプラズマ化したエッチングガスがシリコン基板1側に引き込まれる。
【0073】
なお、エッチング中のチャンバ内の圧力は0.5Pa〜1.0Pa程度であり、基板温度は約20℃程度である。
【0074】
次に、図11と図22に示すように、第1のステップで使用したICP型エッチングチャンバを引き続き用いて、酸素ガスとアルゴンガスからなるガスをエッチングガスに使用しながら、第2の導電膜22に対するドライエッチングの第2のステップを行う。
【0075】
本ステップでは、第1のステップにおけるよりもエッチングガス中における酸素の流量比を高め、ハードマスク23aで覆われていない部分の第2の導電膜22の残りをRIEによりエッチングし、複数の上部電極22aを間隔をおいて形成する。
【0076】
エッチングガスの流量は特に限定されないが、本実施形態では酸素ガスの流量を25sccm〜40sccm、アルゴンガスの流量を10sccm〜25sccmとする。
【0077】
なお、そのエッチングガスには、塩素やフッ素等のハロゲンは添加しない。
【0078】
また、これ以外のエッチング条件は、第1のステップにおけるのと同一である。
【0079】
このように第1のステップにおけるよりもエッチングガス中の酸素の流量比を高めることで、本ステップでは強誘電体膜21のエッチング速度が第2の導電膜22のそれよりも遅くなる。これにより、エッチングが強誘電体膜21上で自動的に停止し、オーバーエッチングが原因で強誘電体膜21にダメージ層が形成されるのを抑制することが可能となる。
【0080】
更に、エッチングガス中の酸素がハードマスク23aに取り込まれることで、ハードマスク23aのエッチング耐性が向上し、エッチングの途中でハードマスク23aの外形が崩れ難くなり、上部電極22aの加工精度が向上する。
【0081】
しかも、エッチングガス中にハロゲンが含まれていないので、隣接する上部電極22aの横に露出した強誘電体膜21にハロゲンが原因のダメージ層が形成されることもない。
【0082】
なお、第1のレジストパターン25は、エッチングガスのスパッタ作用等により膜減りし、本ステップが終了した時点では略消失する。
【0083】
ここで、上記のように強誘電体膜21のダメージを抑制するには、エッチング後に強誘電体膜21が露出する第2のステップにおいてエッチングガスからハロゲンが排除されていればよく、第1のステップではエッチングガス中にハロゲンが添加されていてもよい。
【0084】
例えば、第1のステップにおいて、流量が約10sccmの塩素ガスと流量が40sccm〜50sccmのアルゴンガスとの混合ガスをエッチングガスに使用してもよい。この場合、第2のステップでは、エッチングガスを酸素ガスとアルゴンガスからなるガスに切り替えることになる。このように切り替えた後の酸素ガスの流量は、例えば25sccm〜40sccmであり、アルゴンガスの流量は例えば10sccm〜25sccmである。
【0085】
このように第1のステップで塩素ガスを使用すると、エッチングガスのスパッタ作用に加え、塩素ガスとの化学反応により第2の導電膜22がエッチングされる。そのため、第1のステップで塩素ガスを使用しない場合と比較して、エッチングガスのスパッタ作用を相対的に低減でき、スパッタ作用によって第1のレジストパターン25が膜減りするのを抑制できる。よって、この場合は、ハードマスク23aを省略して第2の導電膜22の上に第1のレジストパターン25を直接形成し、その第1のレジストパターン25のみで第2の導電膜22をパターニングすることが可能となる。
【0086】
なお、このように第1のステップと第2のステップとに分けずに、第2の導電膜22を一括してエッチングするようにしてもよい。この場合も、エッチングガスとしては酸素ガスとアルゴンガスとを含み、かつハロゲンを含まないガスを使用することで、ハロゲンが原因で強誘電体膜21がダメージを受けるのを防止できる。
【0087】
その後に、ウエットエッチング等によりハードマスク23aを除去する。そのウエットエッチングでは、例えば、濃度が30w%の過酸化水素水(H2O2)と濃度が30w%の水酸化アンモニウム(NH4OH)溶液との混合溶液よりなるエッチング液が使用される。
【0088】
なお、ハードマスク23aを除去した後に、ここまでの工程で強誘電体膜21が受けたダメージを回復させるために、酸素雰囲気となっている縦型炉中において強誘電体膜21に対してアニールを行ってもよい。
【0089】
そのアニールは回復アニールと呼ばれ、例えば、基板温度約650℃、酸素流量約20リットル/、処理時間約60分の条件で行われる。
【0090】
次に、図12と図23に示すように、強誘電体膜21の上に、複数の上部電極22aの各々を覆うストライプ状の第2のレジストパターン27を形成する。
【0091】
そして、この第1のレジストパターン27をマスクにしながら、RIEにより強誘電体膜21をエッチングして、平面形状がストライプ状のキャパシタ誘電体膜21aを形成する。
【0092】
このエッチングを終了後、第2のレジストパターン27は除去される。
【0093】
その後に、キャパシタ誘電体膜21aに対する回復アニールとして、縦型炉内において酸素流量約20リットル/分、基板温度約350℃、処理時間約60分の条件でアニールを行う。
【0094】
なお、回復アニールを行った後、水素等の還元性物質からキャパシタ誘電体膜21aを保護するためのアルミナ膜をシリコン基板1の上側全面に形成してもよい。
【0095】
続いて、図13と図24に示すように、シリコン基板1の上側全面にフォトレジストを塗布し、それを露光、現像することにより、ストライプ状の平面形状を有する第3のレジストパターン28を形成する。
【0096】
更に、この第3のレジストパターン28をマスクにしながら、RIEにより第1の導電膜20をドライエッチングして、平面形状がストライプ状の下部電極20aを形成する。
【0097】
なお、このエッチングでは、第3のレジストパターン28で覆われていない部分の密着層14もエッチングされて除去される。
【0098】
その後、第3のレジストパターン28は除去される。
【0099】
そして、エッチング等によってキャパシタ誘電体膜21aが受けたダメージを回復させるため、酸素含有雰囲気となっている縦型炉において回復アニールを行う。その回復アニールの条件は特に限定されないが、本実施形態では、酸素流量を約20リットル/分、基板温度を約650℃、処理時間を約60分とする。
【0100】
ここまでの工程により、下部電極20a、キャパシタ誘電体膜21a、上部電極22aをこの順に積層してなる強誘電体キャパシタQが形成されたことになる。
【0101】
その強誘電体キャパシタQは、下部電極20aとキャパシタ誘電体膜21aを共通にして上部電極22a毎に複数形成される。
【0102】
次に、図14に示す断面構造を得るまでの工程について説明する。
【0103】
まず、キャパシタQとキャップ絶縁膜13の上に、絶縁性水素バリア膜31としてスパッタ法によりアルミナ膜を厚さ約20nmに形成する。
【0104】
絶縁性酸素バリア膜31の形成後に、縦型炉内でキャパシタQに対して回復アニールを行ってもよい。その回復アニールの条件は、例えば、酸素流量が約20リットル/分、基板温度が約550℃、処理時間が60分である。
【0105】
次いで、この絶縁性水素バリア膜31の上に、酸素とTEOSガスを反応ガスとして使用するCVD法により酸化シリコン膜を厚さ約1500nmに形成し、その酸化シリコン膜を第2の絶縁膜32とする。
【0106】
TEOSガスには水素が含まれているが、絶縁性水素バリア膜31により水素がキャパシタQに侵入するのが防止され、水素によってキャパシタ誘電体膜21aが還元されてその強誘電体特性が劣化するのを抑制できる。
【0107】
その後に、第2の絶縁膜32の上面をCMP法により研磨して平坦化する。
【0108】
このCMPの後、第2の絶縁膜32の脱水処理と水分の再吸着を防止するために、第2の絶縁膜32に対して基板温度約350℃、処理時間2分の条件でN2Oプラズマ処理を行い、第2の絶縁膜32の表面を窒化する。そのようなN2Oプラズマ処理は、例えばCVD装置を利用して行うことができる。
【0109】
続いて、図15に示すように、第2の絶縁膜32の上にフォトレジストを塗布し、それを露光、現像して第4のレジストパターン33を形成する。
【0110】
次いで、第4のレジストパターン33の窓33aを通じて、第1及び第2のn型ソース/ドレイン領域7a、7b上の各絶縁膜10、11、13、14、32をドライエッチングすることにより、これらの絶縁膜に第1及び第2のコンタクトホール32a、32bを形成する。
【0111】
この後に、第4のレジストパターン33は除去される。
【0112】
次に、図16と図25に示す構造を得るまでの工程について説明する。
【0113】
まず、第2の絶縁膜32の上面と各コンタクトホール32a、32bの内面に、バリアメタル膜として厚さが約20nmのチタン(Ti)膜と厚さが約50nmの窒化チタン(TiN)膜とをこの順にスパッタ法で形成する。そして、このバリアメタル膜の上にCVD法によりタングステン膜を約500nmの厚さに形成し、このタングステン膜で各コンタクトホール32a、32bを完全に埋め込む。その後に、第2の絶縁膜32上の余分なタングステン膜とバリアメタル膜とをCMP法により研磨して除去し、これらの膜を各コンタクトホール32a、32b内にのみ導電性プラグ35として残す。
【0114】
このようにして形成された導電性プラグ35は、酸化され易いタングステンを含むため、酸素含有雰囲気中で容易に酸化してコンタクト不良を起こし易い。
【0115】
そこで、導電性プラグ35の酸化を防止するために、該導電性プラグ35と第2の絶縁膜32のそれぞれの上にCVD法により厚さが約100nmの酸窒化シリコン膜を形成し、その窒化シリコン膜を酸化防止絶縁膜36とする。
【0116】
なお、酸化防止絶縁膜36を形成する前に、第2の絶縁膜32の脱水処理と水分の再吸着を防止するため、CVD装置内において第2の絶縁膜32に対してN2Oプラズマ処理を行ってもよい。そのN2Oプラズマ処理は、例えば、基板温度約350℃、処理時間2分の条件で行われる。
【0117】
次に、図17に示すように、酸化防止絶縁膜36の上にフォトレジストを塗布し、それを露光、現像して第5のレジストパターン40を形成する。
【0118】
そして、第5のレジストパターン40の窓40aを通じて絶縁膜14、32、36をドライエッチングすることで、上部電極22a上のこれらの絶縁膜に第1のホール32cを形成すると共に、下部電極20a上のこれらの絶縁膜に第2のホール32dを形成する。
【0119】
このエッチングを終了後、第5のレジストパターン40と酸化防止絶縁膜36は除去される。
【0120】
そして、このエッチングによってキャパシタ誘電体膜27aが受けたダメージを低減するために、酸素含有雰囲気中においてキャパシタ誘電体膜21aに対して回復アニールを行う。この回復アニールは、例えば基板温度500℃〜600℃、処理時間60分間の条件で行われる。
【0121】
次に、図18と図26に示すように、第2の絶縁膜32上と各ホール32c、32d内にスパッタ法により金属積層膜を形成した後、それをパターニングして金属配線41を形成する。その金属積層膜は、下から順に、厚さ約150nmの窒化チタン膜、厚さ約550nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約150nmの窒化チタン膜である。
【0122】
その金属配線41のうち、第1のホール32c内に形成された部分は上部電極22aと電気的に接続され、第2のホール32d内に形成された部分は下部電極20aと電気的に接続される。
【0123】
以上により、本実施形態に係る半導体装置の基本構造が完成した。
【0124】
上記した半導体装置の製造方法によれば、図11の工程で上部電極22aを形成するとき、上部電極22aの横に強誘電体膜21が露出した時点において、酸素ガスを含み且つハロゲンを含まないガスに第2の導電膜22用のエッチングガスを切り替えた。
【0125】
このようにハロゲンを含まないエッチングガスを使用することで、隣接する上部電極22aの間に露出した強誘電体膜21にハロゲンが原因のダメージ層が形成されるのを防止できる。
【0126】
よって、強誘電体膜21をパターニングしてなるキャパシタ誘電体膜21aの強誘電体特性を高い状態に維持することができると共に、キャパシタ誘電体膜21aのリーク電流を抑制でき、高品位な強誘電体キャパシタQを備えた半導体装置を提供することができる。
【0127】
しかも、上記のエッチングガス中に含まれる酸素は、強誘電体膜21と第2の導電膜22とのエッチング選択比を高める機能を有するので、第2の導電膜22に対するエッチングを強誘電体膜21上で自動停止させることができる。これにより、強誘電体膜21がオーバーエッチングされるのを抑制でき、オーバーエッチングが原因で強誘電体膜21にダメージ層が形成される可能性を低減できる。
【0128】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【0129】
(付記1) 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に、第1の導電膜、強誘電体膜、及び第2の導電膜をこの順に形成する工程と、
前記第2の導電膜の上にマスクパターンを形成する工程と、
前記マスクパターンをマスクにしながら、前記第2の導電膜をエッチングして強誘電体キャパシタの上部電極にする工程と、
前記マスクパターンを除去する工程と、
前記強誘電体膜をパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、
前記第1の導電膜をエッチングして前記強誘電体キャパシタの下部電極にする工程とを有し、
前記第2の導電膜をエッチングする工程において、前記上部電極の横に前記強誘電体膜が露出したときに、エッチング雰囲気が、酸素ガスを含み且つハロゲンを含まない雰囲気となっていることを特徴とする半導体装置の製造方法。
【0130】
(付記2) 前記第2の導電膜をエッチングする工程は、
ハロゲンガスを含む第1のエッチングガスにより前記第2の導電膜を途中の深さまでエッチングする第1のステップと、
前記第1のステップの後、酸素ガスを含み且つハロゲンを含まない第2のエッチングガスを用いて、前記第2の導電膜の残りをエッチングする第2のステップとを有することを特徴とする付記1に記載の半導体装置の製造方法。
【0131】
(付記3) 前記マスクパターンとして、前記第2の導電膜の上にレジストパターンを直接形成することを特徴とする付記2に記載の半導体装置の製造方法。
【0132】
(付記4) 前記ハロゲンガスとして塩素ガスを使用することを特徴とする付記2又は付記3に記載の半導体装置の製造方法。
【0133】
(付記5) 前記第2の導電膜をエッチングする工程は、
酸素ガスを含み且つハロゲンを含まないエッチングガスにより前記第2の導電膜を途中の深さまでエッチングする第1のステップと、
前記第1のステップの後、前記エッチングガスにおける前記酸素ガスの流量比を前記第1のステップにおけるよりも高めて、前記第2の導電膜の残りをエッチングする第2のステップとを有することを特徴とする付記1に記載の半導体装置の製造方法。
【0134】
(付記6) 前記エッチングガスは、不活性ガスと酸素ガスとからなることを特徴とする付記5に記載の半導体装置の製造方法。
【0135】
(付記7) 前記第2の導電膜をエッチングするステップは、酸素ガスを含み且つハロゲンを含まないエッチングガスにより、前記第2の導電膜を一括してエッチングすることにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
【0136】
(付記8) 前記マスクパターンとしてハードマスクを形成することを特徴とする付記1に記載の半導体装置の製造方法。
【0137】
(付記9) 前記ハードマスクは、窒化チタンを含むことを特徴とする付記8に記載の半導体装置の製造方法。
【0138】
(付記10) 前記第2の導電膜をエッチングする工程において、前記上部電極を間隔をおいて複数形成し、
前記強誘電体膜をエッチングする工程において、前記キャパシタ誘電体膜を、前記複数の上部電極のそれぞれに共通のストライプ状に形成することを特徴とする付記1〜9のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【0139】
1、100…シリコン基板、2…素子分離絶縁膜、3…pウェル、4…ゲート絶縁膜、5…ゲート電極、6a、6b…第1及び第2のn型ソース/ドレインエクステンション、7a、7b…第1及び第2のn型ソース/ドレイン領域、8…高融点金属シリサイド層、9…絶縁性サイドウォール、10…カバー絶縁膜、11…第1の絶縁膜、13…キャップ絶縁膜、14…密着層、20、101…第1の導電膜、20a、103a…下部電極、21、102…強誘電体膜、21a、102a…キャパシタ誘電体膜、22、103…第2の導電膜、22a、103a…上部電極、23…マスク材料膜、23a、104…マスクパターン、25…第1のレジストパターン、27…第2のレジストパターン、28…第3のレジストパターン、31…絶縁性水素バリア膜、32…第2の絶縁膜、32a、32b…第1及び第2のコンタクトホール、32c、32d…第1及び第2のホール、33…第4のレジストパターン、33a…窓、35…導電性プラグ、36…酸化防止絶縁膜、40…第5のレジストパターン、40a…窓、41…金属配線、105…レジストパターン、Q…強誘電体キャパシタ。
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリが知られている。
【0003】
このうち、フラッシュメモリは、絶縁ゲート型電界効果トランジスタのゲート絶縁膜中に埋め込んだフローティングゲートを有しており、記憶情報を表す電荷をこのフローティングゲートに蓄積することによって情報を記憶する。しかし、このようなフラッシュメモリでは、情報の書き込みや消去の際に、ゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧が必要であるという欠点がある。
【0004】
これに対し、強誘電体メモリは、FeRAM(Ferroelectric Random Access Memory)とも呼ばれ、強誘電体材料からなるキャパシタ誘電体膜のヒステリシス特性を利用して情報を記憶する。そのキャパシタ誘電体膜は、キャパシタの上部電極と下部電極との間に印加される電圧に応じて分極を生じ、その電圧を取り去っても自発分極が残留する。印加電圧の極性を反転すると、この自発分極も反転し、その自発分極の向きを「1」、「0」に対応させることで、キャパシタ誘電体膜に情報が書き込まれる。この書き込みに必要な電圧はフラッシュメモリにおけるよりも低く、また、フラッシュメモリよりも高速で書き込みができるという利点がFeRAMにはある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−5152号公報
【特許文献2】特開平10−247724号公報
【特許文献3】特開平9−260614号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
半導体装置の製造方法において、強誘電体キャパシタのキャパシタ誘電体膜がダメージを受けるのを抑制することを目的とする。
【課題を解決するための手段】
【0007】
以下の開示の一観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜の上に、第1の導電膜、強誘電体膜、及び第2の導電膜をこの順に形成する工程と、前記第2の導電膜の上にマスクパターンを形成する工程と、前記マスクパターンをマスクにしながら、前記第2の導電膜をエッチングして強誘電体キャパシタの上部電極にする工程と、前記マスクパターンを除去する工程と、前記強誘電体膜をパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、前記第1の導電膜をエッチングして前記強誘電体キャパシタの下部電極にする工程とを有し、前記第2の導電膜をエッチングする工程において、前記上部電極の横に前記強誘電体膜が露出したときに、エッチング雰囲気が、酸素ガスを含み且つハロゲンを含まない雰囲気となっている半導体装置の製造方法が提供される。
【発明の効果】
【0008】
以下の開示によれば、上部電極の横に強誘電体膜が露出したとき、該強誘電体膜がハロゲンに曝されないので、ハロゲンが原因でキャパシタ誘電体膜が劣化するのを抑制することが可能となる。
【図面の簡単な説明】
【0009】
【図1】図1は、調査に使用したFeRAMの平面図である。
【図2】図2(a)〜(c)は、調査に使用したFeRAMの製造途中の断面図(その1)である。
【図3】図3は、調査に使用したFeRAMの製造途中の断面図(その2)である。
【図4】図4は、本実施形態に係る半導体装置の製造途中の断面図(その1)である。
【図5】図5は、本実施形態に係る半導体装置の製造途中の断面図(その2)である。
【図6】図6は、本実施形態に係る半導体装置の製造途中の断面図(その3)である。
【図7】図7は、本実施形態に係る半導体装置の製造途中の断面図(その4)である。
【図8】図8は、本実施形態に係る半導体装置の製造途中の断面図(その5)である。
【図9】図9は、本実施形態に係る半導体装置の製造途中の断面図(その6)である。
【図10】図10は、本実施形態に係る半導体装置の製造途中の断面図(その7)である。
【図11】図11は、本実施形態に係る半導体装置の製造途中の断面図(その8)である。
【図12】図12は、本実施形態に係る半導体装置の製造途中の断面図(その9)である。
【図13】図13は、本実施形態に係る半導体装置の製造途中の断面図(その10)である。
【図14】図14は、本実施形態に係る半導体装置の製造途中の断面図(その11)である。
【図15】図15は、本実施形態に係る半導体装置の製造途中の断面図(その12)である。
【図16】図16は、本実施形態に係る半導体装置の製造途中の断面図(その13)である。
【図17】図17は、本実施形態に係る半導体装置の製造途中の断面図(その14)である。
【図18】図18は、本実施形態に係る半導体装置の製造途中の断面図(その15)である。
【図19】図19は、本実施形態に係る半導体装置の製造途中の平面図(その1)である。
【図20】図20は、本実施形態に係る半導体装置の製造途中の平面図(その2)である。
【図21】図21は、本実施形態に係る半導体装置の製造途中の平面図(その3)である。
【図22】図22は、本実施形態に係る半導体装置の製造途中の平面図(その4)である。
【図23】図23は、本実施形態に係る半導体装置の製造途中の平面図(その5)である。
【図24】図24は、本実施形態に係る半導体装置の製造途中の平面図(その6)である。
【図25】図25は、本実施形態に係る半導体装置の製造途中の平面図(その7)である。
【図26】図26は、本実施形態に係る半導体装置の製造途中の平面図(その8)である。
【発明を実施するための形態】
【0010】
本実施形態の説明に先立ち、本願発明者が行った調査について説明する。
【0011】
図1は、この調査で使用したFeRAMの平面図である。
【0012】
このFeRAMは、シリコン基板100と、その上方に形成されたストライプ状の下部電極101a、強誘電体膜102a、及び上部電極103aとを有する。
【0013】
このうち、上部電極103aは、島状の平面形状を有しており、ストライプ状のキャパシタ誘電体膜102aの上に複数形成される。これらの上部電極103aに対応して各強誘電体キャパシタQが形成され、各キャパシタQにおいては下部電極101aが共有される。このような構造のFeRAMはプレーナ型のFeRAMとも呼ばれる。
【0014】
図2〜図3は、プレーナ型のFeRAMの製造途中の断面図であって、図1のA−A線に沿う断面図に相当する。
【0015】
このFeRAMを製造するには、まず、図2(a)に示すように、シリコン基板100の上方に、プラチナ膜等の第1の導電膜101と、PZT膜等の強誘電体膜102と、酸化イリジウム等の第2の導電膜103とをこの順に形成する。
【0016】
次いで、図2(b)に示すように、ハードマスク104として窒化チタン膜を形成すると共に、その上にレジストパターン105を形成する。
【0017】
このうち、ハードマスク104は、第2の導電膜103の全面にスパッタ法で窒化チタン膜を形成した後、それをレジストパターン105をマスクにしてドライエッチングすることで形成され得る。
【0018】
次いで、図2(c)に示すように、ハードマスク104とレジストパターン105とをマスクにしながら、RIE(Reactive Ion Etching)により第2導電膜103をドライエッチングし、上部電極103aを形成する。
【0019】
本調査では、このエッチングのエッチングガスとして、塩素ガスとアルゴンガスとの混合ガスを使用した。
【0020】
そのエッチングガスのスパッタ作用等により、エッチングの最中にレジストパターン105は膜減りし、エッチングが終了した時点ではレジストパターン105は略消失する。
【0021】
また、エッチングの終期においては、隣接する上部電極103aの間に強誘電体膜102が露出し、その強誘電体膜102が塩素を含んだエッチング雰囲気に曝されることになる。そして、その塩素の作用によって、エッチング雰囲気に曝された部分の強誘電体膜102にはダメージ層102xが形成される。
【0022】
更に、第2の導電膜103のエッチング残渣を残さないように、本工程では第2の導電膜103の膜厚の数10%程度のオーバーエッチングが行われるが、このオーバーエッチングによってもダメージ層102xが形成される。
【0023】
このエッチングが終了後、ウエットエッチングによりハードマスク104を除去する。
【0024】
この後は、図3に示すように、強誘電体膜102と第1の導電膜101をそれぞれ個別にパターニングしてキャパシタ誘電体膜102aと下部電極101aを形成する。
【0025】
以上により、このFeRAMの基本構造が完成する。
【0026】
このようなFeRAMの製造方法では、図2(c)に示したように、第2の導電膜103をエッチングする際の塩素ガスやオーバーエッチングが原因で、隣接する上部電極103aの間のキャパシタ誘電体膜102aにダメージ層102xが形成される。
【0027】
そのダメージ層102xは、キャパシタ誘電体膜102aの強誘電体特性、例えば残留分極電荷量等を低下させたり、キャパシタ誘電体膜102aのリーク電流を増大させたりするので、高品位な強誘電体キャパシタQを提供する妨げとなる。
【0028】
ここで、オーバーエッチングによるダメージ層102xの形成を防止するため、図2(c)の工程でエッチングガス中における塩素ガスの流量比を高め、強誘電体膜102と第2の導電膜103とのエッチング選択比を高めることも考えられる。
【0029】
しかし、このように塩素ガスの流量比を高めると、ハードマスク104のエッチング速度が速まるので、エッチングの最中にハードマスク104の外形が不安定となり、上部電極103aの加工精度が低下してしまう。
【0030】
また、塩素ガスによるダメージ層102xの形成を防止するため、図2(c)の工程において、塩素ガスに代えてフッ素化合物ガスを使用することも考えられる。
【0031】
しかしながら、フッ素化合物ガスを含むエッチングガスでは、第2の導電膜103と強誘電体膜102とのエッチング選択比が低下するので、強誘電体膜102の上面でエッチングを自動停止させるのが難しくなる。よって、強誘電体膜102の上に第2の導電膜103のエッチング残渣を残さないようにオーバーエッチングをしなければならず、このオーバーエッチングによりやはりダメージ層102xが形成されてしまう。
【0032】
このように、本願発明者の調査によって、第2の導電膜103用のエッチングガスに塩素やフッ素化合物等のハロゲンを添加すると、キャパシタ誘電体膜102aの強誘電体特性が劣化することが明らかとなった。このような調査結果に基づき、本願発明者は、以下に説明するような本実施形態に想到した。
【0033】
(本実施形態)
図4〜図18は、本実施形態に係る半導体装置の製造途中の断面図であり、図19〜図26はその平面図である。
【0034】
図4〜図18における第1断面は、図19〜図26におけるI−I線に沿う断面に相当する。また、図4〜図18における第2断面は、図19〜図26におけるII−II線に沿う断面に相当する。
【0035】
この半導体装置は、いわゆるプレーナ型のFeRAMであって、以下のように作製される。
【0036】
まず、図4及び図19に示すように、シリコン(半導体)基板1に素子分離用の溝を形成し、その溝に活性領域を画定する素子分離絶縁膜2として酸化シリコン膜を埋め込む。このような素子分離構造はSTI(Shallow Trench Isolation)と呼ばれるが、これに代えてLOCOS(Local Oxidation of Silicon)により素子分離を行ってもよい。
【0037】
次いで、活性領域にp型不純物をイオン注入してpウェル3を形成する。
【0038】
更に、活性領域におけるシリコン基板1を熱酸化することにより、ゲート絶縁膜4となる熱酸化膜を6nm〜7nmの厚さに形成する。
【0039】
そして、その熱酸化膜の上にCVD法により厚さが約50nmのアモルファスシリコン膜と厚さが約150nmのタングステンシリサイド膜とをこの順に形成し、これらの膜をパターニングしてゲート電極5を形成する。
【0040】
そのゲート電極5は、pウェル3の上に2つ形成され、その各々はワード線の一部を構成する。
【0041】
続いて、ゲート電極5をマスクにし、シリコン基板1にn型不純物をイオン注入して、低濃度の第1及び第2のn型ソース/ドレインエクステンション6a、6bを形成する。
【0042】
次いで、シリコン基板1の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極5の横に絶縁性サイドウォール9を形成する。その絶縁膜として、例えば、CVD法により酸化シリコン膜を約45nmの厚さに形成する。
【0043】
そして、この絶縁性サイドウォール9とゲート電極5とをマスクにしてシリコン基板1にn型不純物をイオン注入することにより、高濃度の第1及び第2のn型ソース/ドレイン領域7a、7bを形成する。
【0044】
以上により、ゲート電極5、ゲート絶縁膜4、及びn型ソース/ドレイン領域7a、7b等を備えたMOSトランジスタTRが形成されたことになる。
【0045】
その後、シリコン基板1の上側全面にスパッタ法によりコバルト層を形成し、それを加熱してシリコンと反応させ、コバルトシリサイド層等の高融点金属シリサイド層8を形成する。
【0046】
次いで、シリコン基板1の上側全面に、CVD法によりカバー絶縁膜10と第1の絶縁膜11とをこの順に形成する。このうち、カバー絶縁膜10としては、厚さ約200nmの酸窒化シリコン(SiON)膜が形成される。また、第1の絶縁膜11としては、TEOSガスを使用するプラズマCVD法により酸化シリコン膜が約600nmの厚さに形成される。
【0047】
その後に、第1の絶縁膜11の上面をCMP(Chemical Mechanical Polishing)法により約200nmの厚さだけ研磨して平坦化する。
【0048】
次いで、図5に示すように、第1の絶縁膜11の上にキャップ絶縁膜13として酸化シリコン膜を100nm程度の厚さに形成し、上記のCMPの際に第1の絶縁膜11の表面に付いた微細な傷をキャップ絶縁膜13で埋め込む。
【0049】
このキャップ絶縁膜13は、例えばTEOSガスを使用するプラズマCVD法により形成される。
【0050】
そして、このキャップ絶縁膜13に含まれる水分を脱水するために、基板温度約650℃、処理時間約30分の条件で、窒素雰囲気中においてキャップ絶縁膜13に対してアニールを行う。
【0051】
更に、このキャップ絶縁膜13の上に密着層14としてアルミナ(Al2O3)膜をスパッタ法で厚さ約20nmに形成する。
【0052】
この密着層14の形成後に酸素雰囲気中においてアニールを行ってもよい。そのアニールは、例えばRTA装置において基板温度約650℃、処理時間約60分の条件で行われる。
【0053】
次に、図6と図20に示す構造を得るまでの工程について説明する。
【0054】
まず、密着層14の上に、スパッタ法でプラチナ膜を厚さ約155nmに形成し、そのプラチナ膜を第1の導電膜20とする。なお、プラチナ膜に代えて、イリジウム膜を第1の導電膜20として形成してもよい。
【0055】
続いて、第1の導電膜20の上にPZT膜をスパッタ法で150nm〜200nmの厚さに形成し、そのPZT膜を強誘電体膜21とする。なお、必要に応じてPZT膜にカルシウムやストロンチウムを添加してもよい。
【0056】
このようにスパッタ法で形成された強誘電体膜21はアモルファス状態であり、強誘電体特性に乏しい。
【0057】
そこで、酸素とアルゴンとの混合雰囲気中において、基板温度約585℃、処理時間90秒の条件で強誘電体膜21に対してRTA(Rapid Thermal Annealing)を行い、強誘電体膜21を結晶化して(111)方向に配向させる。このときの酸素の流量は、例えば0.025リットル/分とされる。このような、アニールは結晶化アニールとも呼ばれる。
【0058】
なお、強誘電体膜21はPZT膜に限定されない。PZTに代えて、PLZT、SrBi2Ta2O9、Bi4Ti3O9、Bi0.25La0.75Ti3O12、及びBaBi2Ta2O9のいずれかの強誘電体材料を強誘電体膜21の材料として使用してもよい。
【0059】
更に、強誘電体膜21の成膜方法もスパッタ法に限定されず、有機金属化学気相堆積法(MOCVD: Metal Organic CVD)やゾル・ゲル法で強誘電体膜21を形成してもよい。
【0060】
続いて、強誘電体膜21の上に、第2の導電膜22として酸化イリジウム(IrO2)膜をスパッタ法で形成する。
【0061】
その第2の導電膜22は2ステップで形成され、第1のステップではスパッタ法により第1の酸化イリジウム膜が約50nmの厚さに形成される。そして、この第1の酸化イリジウム膜に対し、酸素流量約0.025リットル/分、基板温度約725℃、処理時間20秒の条件でアニールを行う。その後に、第1の酸化イリジウム膜の上にスパッタ法で第2の酸化イリジウム膜を約200nmの厚さに形成する。
【0062】
なお、酸化イリジウムに代えて、プラチナ、ルテニウム、ロジウム、レニウム、オスミウム、パラジウム、及びSrRuO3のいずれかを第2の導電膜22の材料として使用してもよい。
【0063】
その後に、図7に示すように、第2の導電膜22の上にマスク材料膜23としてスパッタ法により窒化チタン(TiN)膜を20nm〜40nm程度の厚さに形成する。
【0064】
そして、図8に示すように、このマスク材料膜23の上にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン25を形成する。
【0065】
続いて、図9と図21に示すように、第1のレジストパターン25をマスクにしながら、RIEによりマスク材料膜23をドライエッチングすることにより、平面形状が島状の複数のハードマスク23aを形成する。
【0066】
このエッチングにおけるエッチングガスは特に限定されないが、本実施形態ではエッチングガスとして塩素ガスを使用する。
【0067】
なお、後述のように、ハードマスク23aを形成せずに、第2の導電膜22上に第1のレジストパターン25を直接形成してよい場合もある。
【0068】
次に、図10に示すように、ハードマスク23aと第1のレジストパターン25とをマスクに用いるRIEにより、第2の導電膜22をドライエッチングする。
【0069】
そのドライエッチングはICP(Inductive Coupled Plasma)型エッチングチャンバ内において2ステップで行われ、最初の第1のステップでは、図10のように第2の導電膜22を途中の深さまでエッチングする。
【0070】
この第1のステップにおけるエッチングガスは特に限定されないが、例えば、酸素ガスと不活性ガスからなるガスをエッチングガスとして使用し得る。このうち、酸素ガスの流量は、例えば0sccm〜10sccmとされる。また、不活性ガスとしては、流量が40sccm〜50sccmのアルゴンガスを使用し得る。
【0071】
そのエッチングガスは、チャンバに設けられたコイルに高周波電力を供給することでプラズマ化される。その高周波電力は、例えばパワーが1400W、周波数が13.56MHzである。
【0072】
また、チャンバ内においてシリコン基板1が載置されるステージには、パワーが800Wで周波数が400kHzの高周波電力が印加され、これによりプラズマ化したエッチングガスがシリコン基板1側に引き込まれる。
【0073】
なお、エッチング中のチャンバ内の圧力は0.5Pa〜1.0Pa程度であり、基板温度は約20℃程度である。
【0074】
次に、図11と図22に示すように、第1のステップで使用したICP型エッチングチャンバを引き続き用いて、酸素ガスとアルゴンガスからなるガスをエッチングガスに使用しながら、第2の導電膜22に対するドライエッチングの第2のステップを行う。
【0075】
本ステップでは、第1のステップにおけるよりもエッチングガス中における酸素の流量比を高め、ハードマスク23aで覆われていない部分の第2の導電膜22の残りをRIEによりエッチングし、複数の上部電極22aを間隔をおいて形成する。
【0076】
エッチングガスの流量は特に限定されないが、本実施形態では酸素ガスの流量を25sccm〜40sccm、アルゴンガスの流量を10sccm〜25sccmとする。
【0077】
なお、そのエッチングガスには、塩素やフッ素等のハロゲンは添加しない。
【0078】
また、これ以外のエッチング条件は、第1のステップにおけるのと同一である。
【0079】
このように第1のステップにおけるよりもエッチングガス中の酸素の流量比を高めることで、本ステップでは強誘電体膜21のエッチング速度が第2の導電膜22のそれよりも遅くなる。これにより、エッチングが強誘電体膜21上で自動的に停止し、オーバーエッチングが原因で強誘電体膜21にダメージ層が形成されるのを抑制することが可能となる。
【0080】
更に、エッチングガス中の酸素がハードマスク23aに取り込まれることで、ハードマスク23aのエッチング耐性が向上し、エッチングの途中でハードマスク23aの外形が崩れ難くなり、上部電極22aの加工精度が向上する。
【0081】
しかも、エッチングガス中にハロゲンが含まれていないので、隣接する上部電極22aの横に露出した強誘電体膜21にハロゲンが原因のダメージ層が形成されることもない。
【0082】
なお、第1のレジストパターン25は、エッチングガスのスパッタ作用等により膜減りし、本ステップが終了した時点では略消失する。
【0083】
ここで、上記のように強誘電体膜21のダメージを抑制するには、エッチング後に強誘電体膜21が露出する第2のステップにおいてエッチングガスからハロゲンが排除されていればよく、第1のステップではエッチングガス中にハロゲンが添加されていてもよい。
【0084】
例えば、第1のステップにおいて、流量が約10sccmの塩素ガスと流量が40sccm〜50sccmのアルゴンガスとの混合ガスをエッチングガスに使用してもよい。この場合、第2のステップでは、エッチングガスを酸素ガスとアルゴンガスからなるガスに切り替えることになる。このように切り替えた後の酸素ガスの流量は、例えば25sccm〜40sccmであり、アルゴンガスの流量は例えば10sccm〜25sccmである。
【0085】
このように第1のステップで塩素ガスを使用すると、エッチングガスのスパッタ作用に加え、塩素ガスとの化学反応により第2の導電膜22がエッチングされる。そのため、第1のステップで塩素ガスを使用しない場合と比較して、エッチングガスのスパッタ作用を相対的に低減でき、スパッタ作用によって第1のレジストパターン25が膜減りするのを抑制できる。よって、この場合は、ハードマスク23aを省略して第2の導電膜22の上に第1のレジストパターン25を直接形成し、その第1のレジストパターン25のみで第2の導電膜22をパターニングすることが可能となる。
【0086】
なお、このように第1のステップと第2のステップとに分けずに、第2の導電膜22を一括してエッチングするようにしてもよい。この場合も、エッチングガスとしては酸素ガスとアルゴンガスとを含み、かつハロゲンを含まないガスを使用することで、ハロゲンが原因で強誘電体膜21がダメージを受けるのを防止できる。
【0087】
その後に、ウエットエッチング等によりハードマスク23aを除去する。そのウエットエッチングでは、例えば、濃度が30w%の過酸化水素水(H2O2)と濃度が30w%の水酸化アンモニウム(NH4OH)溶液との混合溶液よりなるエッチング液が使用される。
【0088】
なお、ハードマスク23aを除去した後に、ここまでの工程で強誘電体膜21が受けたダメージを回復させるために、酸素雰囲気となっている縦型炉中において強誘電体膜21に対してアニールを行ってもよい。
【0089】
そのアニールは回復アニールと呼ばれ、例えば、基板温度約650℃、酸素流量約20リットル/、処理時間約60分の条件で行われる。
【0090】
次に、図12と図23に示すように、強誘電体膜21の上に、複数の上部電極22aの各々を覆うストライプ状の第2のレジストパターン27を形成する。
【0091】
そして、この第1のレジストパターン27をマスクにしながら、RIEにより強誘電体膜21をエッチングして、平面形状がストライプ状のキャパシタ誘電体膜21aを形成する。
【0092】
このエッチングを終了後、第2のレジストパターン27は除去される。
【0093】
その後に、キャパシタ誘電体膜21aに対する回復アニールとして、縦型炉内において酸素流量約20リットル/分、基板温度約350℃、処理時間約60分の条件でアニールを行う。
【0094】
なお、回復アニールを行った後、水素等の還元性物質からキャパシタ誘電体膜21aを保護するためのアルミナ膜をシリコン基板1の上側全面に形成してもよい。
【0095】
続いて、図13と図24に示すように、シリコン基板1の上側全面にフォトレジストを塗布し、それを露光、現像することにより、ストライプ状の平面形状を有する第3のレジストパターン28を形成する。
【0096】
更に、この第3のレジストパターン28をマスクにしながら、RIEにより第1の導電膜20をドライエッチングして、平面形状がストライプ状の下部電極20aを形成する。
【0097】
なお、このエッチングでは、第3のレジストパターン28で覆われていない部分の密着層14もエッチングされて除去される。
【0098】
その後、第3のレジストパターン28は除去される。
【0099】
そして、エッチング等によってキャパシタ誘電体膜21aが受けたダメージを回復させるため、酸素含有雰囲気となっている縦型炉において回復アニールを行う。その回復アニールの条件は特に限定されないが、本実施形態では、酸素流量を約20リットル/分、基板温度を約650℃、処理時間を約60分とする。
【0100】
ここまでの工程により、下部電極20a、キャパシタ誘電体膜21a、上部電極22aをこの順に積層してなる強誘電体キャパシタQが形成されたことになる。
【0101】
その強誘電体キャパシタQは、下部電極20aとキャパシタ誘電体膜21aを共通にして上部電極22a毎に複数形成される。
【0102】
次に、図14に示す断面構造を得るまでの工程について説明する。
【0103】
まず、キャパシタQとキャップ絶縁膜13の上に、絶縁性水素バリア膜31としてスパッタ法によりアルミナ膜を厚さ約20nmに形成する。
【0104】
絶縁性酸素バリア膜31の形成後に、縦型炉内でキャパシタQに対して回復アニールを行ってもよい。その回復アニールの条件は、例えば、酸素流量が約20リットル/分、基板温度が約550℃、処理時間が60分である。
【0105】
次いで、この絶縁性水素バリア膜31の上に、酸素とTEOSガスを反応ガスとして使用するCVD法により酸化シリコン膜を厚さ約1500nmに形成し、その酸化シリコン膜を第2の絶縁膜32とする。
【0106】
TEOSガスには水素が含まれているが、絶縁性水素バリア膜31により水素がキャパシタQに侵入するのが防止され、水素によってキャパシタ誘電体膜21aが還元されてその強誘電体特性が劣化するのを抑制できる。
【0107】
その後に、第2の絶縁膜32の上面をCMP法により研磨して平坦化する。
【0108】
このCMPの後、第2の絶縁膜32の脱水処理と水分の再吸着を防止するために、第2の絶縁膜32に対して基板温度約350℃、処理時間2分の条件でN2Oプラズマ処理を行い、第2の絶縁膜32の表面を窒化する。そのようなN2Oプラズマ処理は、例えばCVD装置を利用して行うことができる。
【0109】
続いて、図15に示すように、第2の絶縁膜32の上にフォトレジストを塗布し、それを露光、現像して第4のレジストパターン33を形成する。
【0110】
次いで、第4のレジストパターン33の窓33aを通じて、第1及び第2のn型ソース/ドレイン領域7a、7b上の各絶縁膜10、11、13、14、32をドライエッチングすることにより、これらの絶縁膜に第1及び第2のコンタクトホール32a、32bを形成する。
【0111】
この後に、第4のレジストパターン33は除去される。
【0112】
次に、図16と図25に示す構造を得るまでの工程について説明する。
【0113】
まず、第2の絶縁膜32の上面と各コンタクトホール32a、32bの内面に、バリアメタル膜として厚さが約20nmのチタン(Ti)膜と厚さが約50nmの窒化チタン(TiN)膜とをこの順にスパッタ法で形成する。そして、このバリアメタル膜の上にCVD法によりタングステン膜を約500nmの厚さに形成し、このタングステン膜で各コンタクトホール32a、32bを完全に埋め込む。その後に、第2の絶縁膜32上の余分なタングステン膜とバリアメタル膜とをCMP法により研磨して除去し、これらの膜を各コンタクトホール32a、32b内にのみ導電性プラグ35として残す。
【0114】
このようにして形成された導電性プラグ35は、酸化され易いタングステンを含むため、酸素含有雰囲気中で容易に酸化してコンタクト不良を起こし易い。
【0115】
そこで、導電性プラグ35の酸化を防止するために、該導電性プラグ35と第2の絶縁膜32のそれぞれの上にCVD法により厚さが約100nmの酸窒化シリコン膜を形成し、その窒化シリコン膜を酸化防止絶縁膜36とする。
【0116】
なお、酸化防止絶縁膜36を形成する前に、第2の絶縁膜32の脱水処理と水分の再吸着を防止するため、CVD装置内において第2の絶縁膜32に対してN2Oプラズマ処理を行ってもよい。そのN2Oプラズマ処理は、例えば、基板温度約350℃、処理時間2分の条件で行われる。
【0117】
次に、図17に示すように、酸化防止絶縁膜36の上にフォトレジストを塗布し、それを露光、現像して第5のレジストパターン40を形成する。
【0118】
そして、第5のレジストパターン40の窓40aを通じて絶縁膜14、32、36をドライエッチングすることで、上部電極22a上のこれらの絶縁膜に第1のホール32cを形成すると共に、下部電極20a上のこれらの絶縁膜に第2のホール32dを形成する。
【0119】
このエッチングを終了後、第5のレジストパターン40と酸化防止絶縁膜36は除去される。
【0120】
そして、このエッチングによってキャパシタ誘電体膜27aが受けたダメージを低減するために、酸素含有雰囲気中においてキャパシタ誘電体膜21aに対して回復アニールを行う。この回復アニールは、例えば基板温度500℃〜600℃、処理時間60分間の条件で行われる。
【0121】
次に、図18と図26に示すように、第2の絶縁膜32上と各ホール32c、32d内にスパッタ法により金属積層膜を形成した後、それをパターニングして金属配線41を形成する。その金属積層膜は、下から順に、厚さ約150nmの窒化チタン膜、厚さ約550nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約150nmの窒化チタン膜である。
【0122】
その金属配線41のうち、第1のホール32c内に形成された部分は上部電極22aと電気的に接続され、第2のホール32d内に形成された部分は下部電極20aと電気的に接続される。
【0123】
以上により、本実施形態に係る半導体装置の基本構造が完成した。
【0124】
上記した半導体装置の製造方法によれば、図11の工程で上部電極22aを形成するとき、上部電極22aの横に強誘電体膜21が露出した時点において、酸素ガスを含み且つハロゲンを含まないガスに第2の導電膜22用のエッチングガスを切り替えた。
【0125】
このようにハロゲンを含まないエッチングガスを使用することで、隣接する上部電極22aの間に露出した強誘電体膜21にハロゲンが原因のダメージ層が形成されるのを防止できる。
【0126】
よって、強誘電体膜21をパターニングしてなるキャパシタ誘電体膜21aの強誘電体特性を高い状態に維持することができると共に、キャパシタ誘電体膜21aのリーク電流を抑制でき、高品位な強誘電体キャパシタQを備えた半導体装置を提供することができる。
【0127】
しかも、上記のエッチングガス中に含まれる酸素は、強誘電体膜21と第2の導電膜22とのエッチング選択比を高める機能を有するので、第2の導電膜22に対するエッチングを強誘電体膜21上で自動停止させることができる。これにより、強誘電体膜21がオーバーエッチングされるのを抑制でき、オーバーエッチングが原因で強誘電体膜21にダメージ層が形成される可能性を低減できる。
【0128】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【0129】
(付記1) 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に、第1の導電膜、強誘電体膜、及び第2の導電膜をこの順に形成する工程と、
前記第2の導電膜の上にマスクパターンを形成する工程と、
前記マスクパターンをマスクにしながら、前記第2の導電膜をエッチングして強誘電体キャパシタの上部電極にする工程と、
前記マスクパターンを除去する工程と、
前記強誘電体膜をパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、
前記第1の導電膜をエッチングして前記強誘電体キャパシタの下部電極にする工程とを有し、
前記第2の導電膜をエッチングする工程において、前記上部電極の横に前記強誘電体膜が露出したときに、エッチング雰囲気が、酸素ガスを含み且つハロゲンを含まない雰囲気となっていることを特徴とする半導体装置の製造方法。
【0130】
(付記2) 前記第2の導電膜をエッチングする工程は、
ハロゲンガスを含む第1のエッチングガスにより前記第2の導電膜を途中の深さまでエッチングする第1のステップと、
前記第1のステップの後、酸素ガスを含み且つハロゲンを含まない第2のエッチングガスを用いて、前記第2の導電膜の残りをエッチングする第2のステップとを有することを特徴とする付記1に記載の半導体装置の製造方法。
【0131】
(付記3) 前記マスクパターンとして、前記第2の導電膜の上にレジストパターンを直接形成することを特徴とする付記2に記載の半導体装置の製造方法。
【0132】
(付記4) 前記ハロゲンガスとして塩素ガスを使用することを特徴とする付記2又は付記3に記載の半導体装置の製造方法。
【0133】
(付記5) 前記第2の導電膜をエッチングする工程は、
酸素ガスを含み且つハロゲンを含まないエッチングガスにより前記第2の導電膜を途中の深さまでエッチングする第1のステップと、
前記第1のステップの後、前記エッチングガスにおける前記酸素ガスの流量比を前記第1のステップにおけるよりも高めて、前記第2の導電膜の残りをエッチングする第2のステップとを有することを特徴とする付記1に記載の半導体装置の製造方法。
【0134】
(付記6) 前記エッチングガスは、不活性ガスと酸素ガスとからなることを特徴とする付記5に記載の半導体装置の製造方法。
【0135】
(付記7) 前記第2の導電膜をエッチングするステップは、酸素ガスを含み且つハロゲンを含まないエッチングガスにより、前記第2の導電膜を一括してエッチングすることにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
【0136】
(付記8) 前記マスクパターンとしてハードマスクを形成することを特徴とする付記1に記載の半導体装置の製造方法。
【0137】
(付記9) 前記ハードマスクは、窒化チタンを含むことを特徴とする付記8に記載の半導体装置の製造方法。
【0138】
(付記10) 前記第2の導電膜をエッチングする工程において、前記上部電極を間隔をおいて複数形成し、
前記強誘電体膜をエッチングする工程において、前記キャパシタ誘電体膜を、前記複数の上部電極のそれぞれに共通のストライプ状に形成することを特徴とする付記1〜9のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【0139】
1、100…シリコン基板、2…素子分離絶縁膜、3…pウェル、4…ゲート絶縁膜、5…ゲート電極、6a、6b…第1及び第2のn型ソース/ドレインエクステンション、7a、7b…第1及び第2のn型ソース/ドレイン領域、8…高融点金属シリサイド層、9…絶縁性サイドウォール、10…カバー絶縁膜、11…第1の絶縁膜、13…キャップ絶縁膜、14…密着層、20、101…第1の導電膜、20a、103a…下部電極、21、102…強誘電体膜、21a、102a…キャパシタ誘電体膜、22、103…第2の導電膜、22a、103a…上部電極、23…マスク材料膜、23a、104…マスクパターン、25…第1のレジストパターン、27…第2のレジストパターン、28…第3のレジストパターン、31…絶縁性水素バリア膜、32…第2の絶縁膜、32a、32b…第1及び第2のコンタクトホール、32c、32d…第1及び第2のホール、33…第4のレジストパターン、33a…窓、35…導電性プラグ、36…酸化防止絶縁膜、40…第5のレジストパターン、40a…窓、41…金属配線、105…レジストパターン、Q…強誘電体キャパシタ。
【特許請求の範囲】
【請求項1】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に、第1の導電膜、強誘電体膜、及び第2の導電膜をこの順に形成する工程と、
前記第2の導電膜の上にマスクパターンを形成する工程と、
前記マスクパターンをマスクにしながら、前記第2の導電膜をエッチングして強誘電体キャパシタの上部電極にする工程と、
前記マスクパターンを除去する工程と、
前記強誘電体膜をパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、
前記第1の導電膜をエッチングして前記強誘電体キャパシタの下部電極にする工程とを有し、
前記第2の導電膜をエッチングする工程において、前記上部電極の横に前記強誘電体膜が露出したときに、エッチング雰囲気が、酸素ガスを含み且つハロゲンを含まない雰囲気となっていることを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の導電膜をエッチングする工程は、
ハロゲンガスを含む第1のエッチングガスにより前記第2の導電膜を途中の深さまでエッチングする第1のステップと、
前記第1のステップの後、酸素ガスを含み且つハロゲンを含まない第2のエッチングガスを用いて、前記第2の導電膜の残りをエッチングする第2のステップとを有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第2の導電膜をエッチングする工程は、
酸素ガスを含み且つハロゲンを含まないエッチングガスにより前記第2の導電膜を途中の深さまでエッチングする第1のステップと、
前記第1のステップの後、前記エッチングガスにおける前記酸素ガスの流量比を前記第1のステップにおけるよりも高めて、前記第2の導電膜の残りをエッチングする第2のステップとを有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記第2の導電膜をエッチングするステップは、酸素ガスを含み且つハロゲンを含まないエッチングガスにより、前記第2の導電膜を一括してエッチングすることにより行われることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
前記第2の導電膜をエッチングする工程において、前記上部電極を間隔をおいて複数形成し、
前記強誘電体膜をエッチングする工程において、前記キャパシタ誘電体膜を、前記複数の上部電極のそれぞれに共通のストライプ状に形成することを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
【請求項1】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に、第1の導電膜、強誘電体膜、及び第2の導電膜をこの順に形成する工程と、
前記第2の導電膜の上にマスクパターンを形成する工程と、
前記マスクパターンをマスクにしながら、前記第2の導電膜をエッチングして強誘電体キャパシタの上部電極にする工程と、
前記マスクパターンを除去する工程と、
前記強誘電体膜をパターニングして前記強誘電体キャパシタのキャパシタ誘電体膜にする工程と、
前記第1の導電膜をエッチングして前記強誘電体キャパシタの下部電極にする工程とを有し、
前記第2の導電膜をエッチングする工程において、前記上部電極の横に前記強誘電体膜が露出したときに、エッチング雰囲気が、酸素ガスを含み且つハロゲンを含まない雰囲気となっていることを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の導電膜をエッチングする工程は、
ハロゲンガスを含む第1のエッチングガスにより前記第2の導電膜を途中の深さまでエッチングする第1のステップと、
前記第1のステップの後、酸素ガスを含み且つハロゲンを含まない第2のエッチングガスを用いて、前記第2の導電膜の残りをエッチングする第2のステップとを有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第2の導電膜をエッチングする工程は、
酸素ガスを含み且つハロゲンを含まないエッチングガスにより前記第2の導電膜を途中の深さまでエッチングする第1のステップと、
前記第1のステップの後、前記エッチングガスにおける前記酸素ガスの流量比を前記第1のステップにおけるよりも高めて、前記第2の導電膜の残りをエッチングする第2のステップとを有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記第2の導電膜をエッチングするステップは、酸素ガスを含み且つハロゲンを含まないエッチングガスにより、前記第2の導電膜を一括してエッチングすることにより行われることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
前記第2の導電膜をエッチングする工程において、前記上部電極を間隔をおいて複数形成し、
前記強誘電体膜をエッチングする工程において、前記キャパシタ誘電体膜を、前記複数の上部電極のそれぞれに共通のストライプ状に形成することを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【公開番号】特開2011−134966(P2011−134966A)
【公開日】平成23年7月7日(2011.7.7)
【国際特許分類】
【出願番号】特願2009−294733(P2009−294733)
【出願日】平成21年12月25日(2009.12.25)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成23年7月7日(2011.7.7)
【国際特許分類】
【出願日】平成21年12月25日(2009.12.25)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]