半導体集積回路
【課題】 トリミングを行わずに電圧制御発振回路の発振周波数を調整すること。制御回路の面積を抑え、調整誤差の少ない発振回路を内蔵した半導体集積回路を提供すること。
【解決手段】 電圧制御発振回路（ＶＣＯ）の周波数を調整する可変容量素子を、プロセスや素子のばらつき調整用可変容量素子群と、周波数選択用可変容量素子群との２系統に分離して調整を行い、可変容量素子の切り替えスイッチの数と回路面積の増大を小さくする。調整誤差については、調整期待値との差分を記憶素子で記憶し、その差分値が最小となる容量素子値を求めることにより影響を最小限に押さえることが可能となる。
【解決手段】 電圧制御発振回路（ＶＣＯ）の周波数を調整する可変容量素子を、プロセスや素子のばらつき調整用可変容量素子群と、周波数選択用可変容量素子群との２系統に分離して調整を行い、可変容量素子の切り替えスイッチの数と回路面積の増大を小さくする。調整誤差については、調整期待値との差分を記憶素子で記憶し、その差分値が最小となる容量素子値を求めることにより影響を最小限に押さえることが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振周波数を任意に調整可能な電圧制御発振回路（ＶＣＯ）の制御に対して有効となる技術分野に属する半導体集積回路、および、発振周波数の制御手段に関し、詳細には、携帯端末向け地上波デジタルテレビ／地上波デジタルラジオ放送を受信するために用いられる半導体集積回路や、携帯電話の高周波信号送受信用途に用いられる半導体集積回路に搭載されるＶＣＯの制御に対して有効な技術分野に属する発振回路を内蔵した半導体集積回路に関する。
【背景技術】
【０００２】
半導体プロセスや素子ばらつきを吸収するため、トリミングを用いずに容量素子の接続をスイッチなどの選択手段を介して、ＶＣＯの発振周波数範囲を切り替える手法は知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−１５９２２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に係る発明には、以下に述べるような問題がある。
【０００５】
上記特許文献１に係る発明では、容量素子の接続数が２のｍ乗（ｍは正の整数）で増えるため、例えば、広帯域でＶＣＯゲイン（Ｋｖｃｏ[Ｈｚ／Ｖ]）が低いＶＣＯを設計しようとする場合に、最上位ビットを２のｍ乗からｍ＋１乗に増やした場合、容量素子がｍ個だけ増えてしまう。さらに、単位容量につきスイッチを１個つけると、スイッチもｍ個増えてしまう。
【０００６】
その結果、接続数が増えると急激に寄生容量が増え、高周波側が発振しなくなるおそれがある。
【０００７】
また、選択スイッチの増加は特にループフィルタ帯域内のノイズ特性を劣化させる原因となる。さらに、スイッチの制御回路のビット数が増えることにより、制御回路の面積も増大してしまう。
【０００８】
また、容量選択値を単純に逐次比較で求める場合、ｍビットではＭＳＢから順に決めていくとｍ回目に容量値が求まるが、ｍ回目の値が、測定誤差や期待値とのずれ量により最適値となりえない場合があり、最大で最小調整単位に対し±１の誤差となる。これは、Ｋｖｃｏ値が低いときには、ＰＬＬループを閉じた場合のＶＣＯ制御電圧のずれを大きくし、温度変動に対してＶＣＯ制御電圧のマージンを減らしてしまうことにつながる。
【０００９】
その結果、Ｋｖｃｏ値が低く、低電圧で駆動するＶＣＯでは、少しの温度変動でロック外れを起こす要因となる。
【００１０】
そこで、本発明の目的は、トリミングを行わずに発振周波数のずれ量を調整することが可能な半導体集積回路を提供することにある。
【００１１】
また、本発明の他の目的は、可変容量値の誤差を最小限に抑えて調整誤差の少ない半導体集積回路を提供することにある。
【００１２】
さらに、本発明の他の目的は、可変容量素子の切替えスイッチの数、および、回路面積の増大を小さくすることが可能な半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、複数の可変容量素子群を有し、所定の発振周波数からなる信号を出力するＬＣ共振型の電圧制御発振手段と、前記電圧制御発振手段から出力された信号を分周する分周手段と、基準電圧を発生する基準電圧発生手段と、前記分周された分周信号が比較信号と位相周波数比較されて得られた結果信号、又は、前記発生された基準電圧を出力するための出力切替えを行う切替手段と、前記出力切替えによって、前記基準電圧がループフィルタを介して前記電圧制御発振手段に入力されたときに、前記分周手段から出力される分周信号の分周発振周波数に相当するカウント値を検出するカウント手段と、前記検出されたカウント値を基準カウント値と比較した比較結果に基づいて、前記電圧制御発振手段を構成する前記複数の可変容量素子群の中の所定の可変容量素子群に対して所定の容量値を設定する制御手段とを具えることによって、半導体集積回路を構成する。
【００１４】
ここで、前記制御手段は、前記検出されたカウント値を、所定の周波数に対応するカウント期待値と比較する比較手段と、前記カウント比較結果に応じて、前記電圧制御発振手段を構成する所定の可変容量素子群に対して所定の容量値を設定する容量値設定手段とを含むことができる。
【００１５】
前記電圧制御発振手段は、周波数選択用の可変容量素子群と、ばらつき調整用の可変容量素子群とを含むことができる。
【００１６】
前記制御手段は、前記電圧制御発振手段の複数の可変容量素子群をそれぞれ独立して所定の容量値に設定することにより、半導体プロセス又は素子のばらつきによって発生した該電圧制御発振手段の発振周波数のずれ量を補正する手段を含み、前記ばらつき調整用の可変容量素子群を周波数選択用の可変容量素子群よりも前に調整することを特徴に持つことができる。
【００１７】
前記制御手段は、前記容量値設定手段で設定される設定値の変化量に応じて前記分周信号の分周発振周波数及びカウント時間を可変する手段を含むことができる。
【００１８】
前記制御手段は、発振周波数の変化量の絶対値｜Δｆ｜が最小となる、所定の設定値の最小差分単位において、カウント時間をＴとしたとき、前記分周信号の分周発振周波数に相当するカウント値と前記カウント期待値との差分値の絶対値｜ΔＭ｜が、｜ΔＭ｜＞Ｔ／（２×Ｋ）×｜Δｆ｜（Ｋは、前記分周手段を構成する分周回路に含まれるプリスケーラの分周数）を満たすカウント時間を設定する手段を含むことができる。
【００１９】
前記制御手段は、前記選択された可変容量素子群を構成する各可変容量素子の容量値に応じて、電圧制御可変ダイオード（バラクタ）の容量値を変化させ、前記設定値に対して前記電圧制御発振手段のゲイン値Ｋｖｃｏを一定に調整する手段を含むことができる。
【００２０】
前記制御手段は、前記容量値の設定値をｚビット（最大値Ｙｚ、Ｙｚは０以上の整数）とし、該設定値の変化量を±２^ｗ（ｗは０以上の整数、かつ、２^(ｗ+１)≦Ｙｚ＋１）としたとき、該条件を満たす所定の初期値に対して、全ての調整値、若しくは、所定の範囲内の調整値をとる手段を含むことができる。
【発明の効果】
【００２１】
本発明によれば、電圧制御発振回路（ＶＣＯ）を含む半導体集積回路において、電圧制御発振回路を構成する容量素子群を、例えば、半導体プロセスや素子のばらつき調整用の可変容量素子群と、周波数調整用の可変容量素子群との２系統に分離し、それら分離した可変容量素子群毎にそれぞれ独立して容量値を設定するようにし、かつ半導体プロセス又は素子のばらつきを先に調整することにより、トリミングを行わずに電圧制御発振回路の発振周波数のずれ量を調整することが可能な半導体集積回路を実現することができる。
【００２２】
また、本発明によれば、電圧制御発振回路の発振周波数の調整方法において、電圧制御発振回路の分周信号の分周発振周波数をカウントし、該カウント値とカウント期待値との差分値を求め、該差分値を記憶素子に記憶させておき互いに比較することにより、該比較により最小となる差分値に対応する可変容量素子の容量値を求めるようにしたので、上記のずれ量の調整により、半導体プロセスや素子のばらつきを吸収できると共に、可変容量素子の容量値の誤差を最小限に抑えて調整誤差を少なくすることができ、これにより、調整精度が高い電圧制御発振回路を含む半導体集積回路を実現することができる。
【００２３】
さらに、本発明によれば、電圧制御発振回路の周波数を調整する容量素子を、プロセスや素子のばらつき調整用の可変容量素子群と、周波数選択用の可変容量素子群との２系統に分離して調整を行うようにしたので、容量素子の切替えスイッチの数、および、回路面積の増大を小さくすることができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図９に基づいて説明する。
【００２５】
＜構成＞
（半導体集積回路）
図１は、本発明に係る半導体集積回路としての周波数シンセサイザ回路１の構成例を示す。なお、周波数シンセサイザ回路１は、整数分周、分周分周どちらでもよい。
【００２６】
本周波数シンセサイザ回路１は、電圧制御発振回路（ＶＣＯ）１１０と、可変分周回路１２０と、位相周波数比較器１３０と、チャージポンプ回路１５０と、ループフィルタ１６０と、可変分周回路１２０のある一意の分周出力を取り出した信号の周波数をカウントするカウンタ１７０と、基準電圧を発生する基準電圧発生回路１８０と、スイッチ回路１８１と、制御回路１９０とを備えている。
【００２７】
ＶＣＯ１１０は、後述する図３若しくは図１０のＬＣ共振部を持つ回路である。
【００２８】
可変分周回路１２０は、電圧制御発振回路（ＶＣＯ）１１０の出力Ｖｏｕｔをプログラマブルに分周数を変更できる回路である。
【００２９】
位相周波数比較器１３０は、可変分周回路１２０の分周出力と周波数Ｆｒの基準比較信号の位相と周波数を比較する比較器である。
【００３０】
チャージポンプ回路１５０は、チャージポンプ本体１４０と、ＰＬＬループを伝達若しくは遮断するスイッチ回路１４１とを有する。
【００３１】
基準電圧発生回路１８０は、電圧制御発振回路（ＶＣＯ）１１０の発振周波数調整時にスイッチ回路１４１にてループを切断した際に電圧制御発振回路（ＶＣＯ）１１０をフリーランで動作させるのに必要な基準電圧（例えば、電源電圧の１／２を出力）を発生する回路である。
【００３２】
スイッチ回路１８１は、基準電圧発生回路１８０とループフィルタ１６０を調整時のみ接続するスイッチであり、スイッチ回路１４１と排他的に動作する。
【００３３】
制御回路１９０は、電圧制御発振回路（ＶＣＯ）１１０の調整時に、電圧制御発振回路（ＶＣＯ）１１０に含まれるスイッチ、バラクタに接続するＶｒｅｆ、および可変分周回路１２０、位相周波数比較器１３０、スイッチ回路１４１、チャージポンプ回路１５０、ループフィルタ１６０、カウンタ１７０、基準電圧発生回路１８０、スイッチ回路１８１を制御する回路である。
【００３４】
（制御回路）
図２は、制御回路１９０の内部構成例を示す。
【００３５】
本制御回路１９０は、カウント期待値生成回路２０１と、カウント差分値演算回路２０２と、差分値比較回路２０３と、設定値生成回路２０４と、カウント値記憶素子２１０と、差分値記憶素子２１１と、差分最小値記憶素子２１２と、設定値記憶素子２１３、２１４、２１５と、制御信号生成回路２２０とを備えている。
【００３６】
カウント期待値生成回路２０１は、設定周波数（Ｆｄｒ）と、カウント時間とが入力され、期待値Ａｄ、Ｂｄがカウント差分値演算回路２０２へ出力される。
【００３７】
カウント差分値演算回路２０２は、期待値Ａｄ、Ｂｄと、カウント値記憶素子２１０からのカウント値（Ａｎ，Ｂｎ、ｎ＝１、２、・・・）とが入力され、差分絶対値が差分値記憶素子２１１へ出力される。
【００３８】
差分値比較回路２０３は、差分絶対値が入力されると共に、差分最小値記憶素子２１２の値が入出力され、さらに、比較結果が設定値生成回路２０４と設定値記憶素子２１５とに出力される。
【００３９】
設定値生成回路２０４は、比較結果を基に所定の演算処理を行い、設定値（Ｘｐｒ、Ｙｃｒ）を設定値記憶素子２１４、２１５に記憶させる。
【００４０】
設定値記憶素子２１４，２１５に記憶された設定値は、ＶＣＯ１１０を構成する図３、図４の複数の可変容量素子群の中の所定の可変容量素子群に対して独立して所定の容量値として設定される。
【００４１】
また、設定値記憶素子２１５は、設定値記憶素子２１３との間で、差分最小時設定値と調整最適値Ｙｎとのやりとりを行う。
【００４２】
（発振回路のＬＣ共振部）
図３は、電圧制御発振回路（ＶＣＯ）１１０のＬＣ共振部の構成例を示す。
【００４３】
電源端子ＶＤＤとＮ１の間に接続されたインダクタンス素子Ｌ１、ＶＤＤとＮ２の間に接続されたインダクタンス素子Ｌ２、Ｎ１とＮ３の間に接続されたＣ１、Ｎ２とＮ４の間に接続されたＣ２、Ｎ３と接地電位に接続されたＲ１、Ｎ４と接地電位に接続されたＲ２、Ｎ３とＶＣＯ制御電圧入力Ｖｃｔｒｌの間に接続された電圧制御可変容量ダイオード（バラクタ）ＶＲ１、Ｎ４とＶＣＯ制御電圧入力Ｖｃｔｒｌの間に接続されたバラクタＶＲ２、Ｎ３と任意の一定電圧電位Ｖｒｅｆに接続されたバラクタＶＲ３、Ｎ４と任意の一定電圧電位Ｖｒｅｆに接続されたバラクタＶＲ４、Ｎ１と接地電位間に直列に接続された、半導体プロセスや素子のばらつきの調整用キャパシタＣｐｒ１及びスイッチＳＷｐｒ１で構成された集合体と、Ｎ２と接地電位間に直列に接続された半導体プロセスや素子のばらつきの調整用キャパシタＣｐｒ２及びスイッチＳＷｐｒ２で構成された集合体をまとめたＣｐｒＵｎｉｔと、Ｎ１と接地電位間に直列に接続された発振周波数調整用キャパシタＣｃｈ１及びスイッチＳＷｃｈ１で構成された集合体と、Ｎ２と接地電位間に直列に接続された発振周波数調整用キャパシタＣｃｈ２及びスイッチＳＷｃｈ２で構成された集合体をまとめたＣｃｈＵｎｉｔから構成されている。
【００４４】
なお、Ｌ１＝Ｌ２、Ｃ１＝Ｃ２、Ｒ１＝Ｒ２、ＶＲ１＝ＶＲ２、ＶＲ３＝ＶＲ４、Ｃｐｒ１＝Ｃｐｒ２、Ｃｃｈ１＝Ｃｃｈ２であり、キャパシタＣｐｒ１とＣｐｒ２、キャパシタＣｃｈ１とＣｃｈ２、スイッチＳＷｐｒ１とＳＷｐｒ２及び、スイッチＳＷｃｈ１とＳＷｃｈ２の個数は等しい。また、ＶＣＯ発振出力ＶｏｕｔはＮ２から取り出すか、Ｎ１及びＮ２から取り出すものとし、Ｖｒｅｆは接地電位またはある一定電位（例えば電源電位）に接続されており、接続電位を可変できるものとする。
【００４５】
図４は、図３に示す電圧制御発振回路（ＶＣＯ）１１０におけるＣｐｒＵｎｉｔ、および、ＣｃｈＵｎｉｔの詳細な回路構成を示した１例である。
ここでは、ＣＴＲＬｐｒは３ビット、ＣＴＲＬｃｈは８ビットの場合を示している。
【００４６】
Ｃαｐｒβ（α、β＝０、１・・・）の添え字αが同じ値の各容量値は等しい。また、αの値が大きいほど容量値が大きくなり、かつＣαｐｒβ＞｛Ｃ（α−１）ｐｒβ＋Ｃ（α−２）ｐｒβ＋・・・＋Ｃ０ｐｒβ｝を満たすものとする。スイッチＳＷαｐｒβ（α、β＝０、１・・・）はキャパシタＣαｐｒβにそれぞれ接続されている。そして、ＣＴＲＬｐｒ[α]の制御信号はスイッチＳＷαｐｒβと接続されている。Ｃαｃｈβ（α、β＝０、１・・・）、ＳＷαｃｈβ、ＣＴＲＬｃｈ[α]についても同様である。ただし、ＣαｐｒβとＣαｃｈβの容量値は一致するとは限らない。
【００４７】
スイッチと接続されるＣαｐｒβの総和の最大値と最小値は、半導体プロセスや素子のばらつきによる発振周波数の変動分を補正できる容量値とし、Ｃαｃｈβの総和の最大値と最小値は、設定周波数に対し十分なマージンを持たせた発振周波数範囲をカバーできる容量値とし、それぞれ製造データやシミュレーションなどを元にして求めればよい。そして、各Ｃαｃｈβについては、設定周波数間隔の最小値を基準として定め、ＣαｐｒβはＣ０ｃｈβのγ倍（γは正の数）で決めておけば、容量値を決めやすい。
【００４８】
＜動作＞
以下、本装置の動作について説明する。
ここでは、図３の回路を例に挙げて、Ｃｐｒ１、Ｃｐｒ２、Ｃｃｈ１、Ｃｃｈ２の調整方法の詳細を説明する。
【００４９】
（Ｃｐｒ１、Ｃｐｒ２の調整）
まず、Ｃｐｒ１、Ｃｐｒ２の調整を行う。
【００５０】
電源投入後に各回路の状態が安定するまで待機後、外部もしくは内部である一意の発振周波数Ｆｄｒを設定する。このとき、ＶＣＯが複数ある場合は、設定された発振周波数に応じて起動するＶＣＯを選択し、パワーダウン解除状態とする。そして、設定された発振周波数Ｆｄｒとは異なる（同一でも良い）、ＶＣＯの発振周波数範囲の中央値に相当する、図３に記載のＳＷｃｈ１、ＳＷｃｈ２の制御信号ＣＴＲＬｃｈの値を自動設定する。この時のＣＴＲＬｃｈの値をＹｃｒとする。ただし、Ｙｃｒは必ずしも中央値である必要はなく、ＶＣＯが必ず動作する周波数を選択する。Ｙｃｒの値は、半導体プロセスや素子のばらつきが無い場合の発振周波数範囲の中央値をシミュレーションで求めて決める。
【００５１】
図４の例では中央値は１２７（ＣＴＲＬｃｈ[７：０]＝“０１１１１１１１”）に相当する。
【００５２】
このとき、ＳＷ７ｃｈ１及びＳＷ７ｃｈ２のみがＯＮし、キャパシタが接続しているものとする。これと同時に、図３で示される、ＳＷｐｒ１、ＳＷｐｒ２の制御信号ＣＴＲＬｐｒの初期値を設定する。初期値をＸｐｒとする。初期値は、半導体プロセスや素子のばらつきの分布を考慮した場合に、分布の中心に設定するのが最も良いが、それが分からない場合は中央値に設定する。図４の例では中央値は４（ＣＴＲＬｐｒ[２：０]＝“１００”）に相当する。
【００５３】
ＶＣＯの発振周波数を測定するために、図１のスイッチ１４１をＯＦＦにしてループを切断し、スイッチ１８１を接続して、基準電圧発生回路１８０より基準となる一定電圧を印加する。また、可変分周回路１２０の分周数は、調整シーケンス動作中は分周数を固定とする。ただし、１回の調整シーケンスが終了するごとに分周数は可変できるものとする。基準電圧発生回路１８０より電圧を印加後、ある一定時間待機しＶｃｔｒｌの電位が安定してからカウンタ１７０をリセットし、イネーブル信号を基準としてカウントを開始する。カウント開始後の処理を分かりやすくするために、以下の調整処理を説明する。
【００５４】
図５は、半導体プロセスや素子のばらつきの調整処理のフローチャートを示す。なお、図５中では、調整シーケンス全てにおいて、分周数は同じに設定している。
【００５５】
イネーブル信号がアクティブの場合のみカウントを行い、カウント値Ａ１を図２の記憶素子１（例えばフリップフロップ）に記憶する。上記で設定されたＹｃｒのカウント期待値Ａｄとの差分をカウント差分値演算回路２０２で求め、その値を記憶素子２１１（記憶素子２）に記憶する。そして、差分値比較回路２０３で大小比較し、Ａ１がＡｄよりも高ければ、ＳＷαｐｒ１、ＳＷαｐｒ２（α＝０、１・・・）の接続数をＮａ個増やし（設定値はＮａ小さくする）、Ａ１がＡｄと同じかＡｄより低ければ、ＳＷαｐｒ１、ＳＷαｐｒ２の接続数をＮａ個減らす（設定値はＮａ大きくする）処理を設定値生成回路２０４で行う。具体的には、図４のＣＴＲＬｐｒの設定値を変えることにより、接続数を変える。接続数を決める設定値Ｎａは、図２の設定値生成回路２０４に入力するか、プリセットで決めておく。
【００５６】
接続数を変更後、記憶素子２１０（記憶素子１）をリセットし再度カウントを行い、カウント値Ａ２を記憶素子２１０（記憶素子１）に記憶してカウント期待値Ａｄと比較し、ＳＷαｐｒ１、ＳＷαｐｒ２の接続数をＮｂ個増やす（設定値をＮｂ小さくする）、もしくは減らす（設定値をＮｂ大きくする）処理を行う。ただし、ＮａとＮｂはＮａ＞Ｎｂとし、容量素子値も２回目の変化量が小さくなるものとする。具体的には、初期値Ｘｐｒに中央値４を設定した場合、図４のＳＷαｐｒβ（α、β＝０、１、・・・）に繋がる容量Ｃαｐｒβの容量を、Ｃ２ｐｒβ＞Ｃ１ｐｒβ＞Ｃ０ｐｒβ、かつ、Ｃ２ｐｒ＞｛Ｃ１ｐｒ＋Ｃ０ｐｒ｝の関係にしておけばよい。そして、１回目の判定後にＣ１ｐｒβを接続し、２回目の判定後にＣ０ｐｒβを接続すればよい。この例では、一連での調整で図５の調整値Ｘｆが１、３，５，７の４つの値をとる。
【００５７】
ここでは、設定値ＮａとＮｂの２回での調整で説明したが、例えば、図５の初期値Ｘｐｒを３（Ｃ１ｐｒ）とし、１回目の判定後に５｛Ｃ２ｐｒ＋Ｃ０ｐｒ｝または１（Ｃ０ｐｒ）に変化させ、１回の判定で調整を終える方法を取ってもよい。この場合、調整値Ｘｆが１、３、５の３つの値を取る事になる。
【００５８】
つまり、半導体プロセスや素子のばらつきの分布を、あらかじめシミュレーションなどで予測して図４のＣｐｒＵｎｉｔの回路構成を決め、実際にサンプル評価を行うなどして初期値Ｘｐｒ、調整回数、接続数Ｎｘ（ｘ＝ａ、ｂ、・・・）を決めればよい。
【００５９】
また、上記ではカウント期待値Ａｄを固定にして説明したが、周波数変化が大きい時には、分周回路の分周数を小さくすることで、全体の調整時間を減らすことが出来る。
【００６０】
なお、このシーケンス終了後、設定周波数での調整を別途行うため、半導体プロセスや素子のばらつきの調整を高精度で行う必要はない。また、上記の初期値Ｘｐｒが３の場合でも説明したように任意の初期値から調整を始めるため、必ずしも特許文献１のように調整値のＭＳＢから順に決まる訳ではなく、容量素子が２のｍ乗の重みを持っている必要もない。つまり、設定値と容量値の関係が単調変化（単調増加または単調減少）していれば良いことになる。
【００６１】
ここで、半導体プロセスや素子のばらつき調整用キャパシタと、周波数調整用キャパシタを分けずに、周波数調整用キャパシタのみで発振周波数を調整しようとすると、半導体プロセスや素子のばらつきを考慮してさらに１ビット追加しなければいけなくなる。
【００６２】
例えば、図４でＣｐｒＵｎｉｔが存在せず、ＣＴＲＬｃｈを８ビットから９ビットに拡張した場合、１ビット増やすごとにスイッチが１個増える構成では、ＳＷｃｈ１、ＳＷｃｈ２は各９個ずつ計１８個増やす必要がある。また、スイッチ制御線と論理素子もそれに応じて増える。さらに、記憶素子とそれを含む制御回路も増えるため、結果として、ビット数が増えるほど制御回路の面積の増大を招く。また、ＳＷｃｈ１、ＳＷｃｈ２が増えることにより、寄生容量が増え、高周波側が発振しなくなるおそれがある。さらに、選択スイッチの増加は特にループフィルタ帯域内のノイズ特性を劣化させる原因となるため、低ノイズのＶＣＯを設計する場合は不適となる。
【００６３】
一方、本発明のようにＣｐｒＵｎｉｔを別途用意すると、１ビット増やすごとにスイッチが１個増える構成では、図３（および後述する図１０）のＳＷｐｒ１、ＳＷｐｒ２は各６個ずつ計１２個で済む。
【００６４】
また、キャパシタが特許文献１のように容量素子が２のｍ乗の重みを持たせてしまうと図４の構成では、ＣＴＲＬｃｈを８ビットから９ビットに拡張した場合、Ｃ８ｃｈ１、Ｃ８ｃｈ２が追加されるため、単位容量Ｃ０ｃｈ１、Ｃ０ｃｈ２に対し（２＾８−２＾７）×２＝２５６倍もの容量素子が追加で必要となる。これは、容量素子の容量が面積に比例するこから、容量素子の面積が２５６倍になることを意味している。これは発振回路の面積を大幅に増やすことに繋がる。実際には、半導体プロセスや素子のばらつきではこれほの容量値は変化しないため、無駄に面積を増やすことに繋がる。一方、本発明では、半導体プロセスや素子のばらつき分だけを、図３（又は後述する図１０）のＣｐｒ１及びＣｐｒ２のみに持たせているため、容量素子の面積増大を最小限に抑えることが出来、発振回路の面積の増大を防ぐことができる。
【００６５】
調整の結果、図６に示す通り、例えばインダクタ素子または容量素子の素子値が大きめにずれていて、高周波側が発振しない可能性がある場合でも、それを回避することが出来る。また、設定周波数Ｆｄｒに対しても、設定周波数の上限または下限においてマージンを持たせた状態で調整を行うことが出来る。
【００６６】
（Ｃｃｈ１、Ｃｃｈ２の調整）
Ｃｐｒ１、Ｃｐｒ２の調整終了後、次にＣｃｈ１、Ｃｃｈ２の調整を行う。
なお、この調整は、ここではＣｐｒ１、Ｃｐｒ２の調整シーケンス終了直後に行うものとする。ただし、Ｃｐｒ１、Ｃｐｒ２とＣｃｈ１、Ｃｃｈ２の調整は独立していてもよい。
【００６７】
（調整例１）
図７は、Ｃｃｈ１、Ｃｃｈ２の調整処理の第１の調整例を示すフローチャートである。
【００６８】
設定周波数Ｆｄｒに対する初期設定値をＹｃｈ（Ｙｃｒとは別の設定値または同じ設定値）とする。ここでは、調整フローを分かりやすくするために、設定値は５ビット（設定値 ０〜３１）、Ｙｃｈ＝１２、測定回数は４回とする。また、設定値からの変化量を、±４、±２、±１、調整最適値を１４とする。ここで、変化量±４とは、図４でＹｃｈ＝ＣＴＲＬｃｈ[７：０]＝“００００１１００”＝１２とした時に、ＣＴＲＬｃｈが１２＋４＝１６＝“０００１００００”または、１２−４＝８＝“００００１０００”になることを意味する。そして、設定値が高いほどＳＷαｃｈβの接続数が減るものとする。
【００６９】
実際には、設定値はｚビット（最大値 Ｙｚ）で設定値の変化量は 最大±２^ｗ（ｗは０以上の整数かつ、２^(ｗ+１)≦Ｙｚ＋１）となる。この理由は、２^(ｗ+１)＝Ｙｚ＋１の時｛２^ｗ＋２^(ｗ−１)＋・・・＋２^０｝＝Ｙｚとなり、全ての初期値に対し、全ての調整値を取りうるからである。なお、調整回数を減らすには、最大変化量を±２^ｗより小さな値を選び、かつ変化分をカバーできるようにすればよい。
【００７０】
まず、図５で求められたＣｐｒ１、Ｃｐｒ２と、Ｃｃｈ１、Ｃｃｈ２の初期設定値＝１２を設定し、図１のスイッチ１８１を接続して、基準電圧発生回路１８０より電圧を印加する。また、可変分周回路１２０の分周数は調整シーケンス動作中は分周数を固定とする。ただし、１回の調整シーケンスが終了するごとに分周数は可変できるものとする。ある一定時間待機しＶｃｔｒｌの電位が安定後、カウンタ１７０をリセットし、イネーブル信号を基準としてカウントを開始する。なお、以降では、設定値を変更毎にある一定時間Ｖｃｔｒｌの電位が安定するまで待つものとする。また、図７中では、分かりやすくするために調整シーケンス全てで、分周数は同じにしている。
【００７１】
一定時間カウント後、カウント値Ｂ１を図２のカウント値記憶素子２１０（記憶素子１）に記憶し、カウント期待値Ｂｄと比較する。ここでは、Ｂ１＜Ｂｄとし、Ｂ１−Ｂｄの絶対値｜Ｂ１−Ｂｄ｜を図２の差分値記憶素子２１１（記憶素子２）、差分最小値記憶素子２１２（記憶素子３）に記憶する。また、１回目の測定時のみ初期設定値１２を設定値記憶素子２１３（記憶素子４）に記憶する。そして、設定値に４を加算し、図２の設定値を１６に変更し、カウンタをリセットして再度カウントを行う。
【００７２】
もし分周数を変える場合は、例えば分周数を１／２倍にする場合、差分の絶対値を１／２倍して設定値記憶素子２１３（記憶素子４）に記憶すれば、分周数を可変にした場合でも、そのまま比較が可能となる。これは、２回目以降のカウント値に対しても同じとなる。
【００７３】
２回目のカウント値Ｂ２がＢ２＞Ｂｄとし、Ｂ２−Ｂｄの絶対値｜Ｂ２−Ｂｄ｜を求め差分値記憶素子２１１（記憶素子２）に記憶する。このとき、｜Ｂ１−Ｂｄ｜と｜Ｂ２−Ｂｄ｜の大小比較を行い、｜Ｂ１−Ｂｄ｜＞｜Ｂ２−Ｂｄ｜のときに｜Ｂ２−Ｂｄ｜を、｜Ｂ１−Ｂｄ｜≦｜Ｂ２−Ｂｄ｜のときに｜Ｂ１−Ｂｄ｜を差分最小値記憶素子２１２（記憶素子３）に記憶する。また、この時の設定値を設定値記憶素子２１３（記憶素子４）に記憶する。図７のフローチャートの場合、差分最小値記憶素子２１２（記憶素子３）に｜Ｂ２−Ｂｄ｜の値、設定値記憶素子２１３（記憶素子４）に設定値１６を記憶する。カウンタ１７０をリセットし、設定値を２減算し３回目のカウントを行う。
【００７４】
同様にして、３回目のカウント値Ｂ３はＢ３＜Ｂｄとなり、｜Ｂ２−Ｂｄ｜＞｜Ｂ３−Ｂｄ｜となる。よって、記憶素子３の値は｜Ｂ３−Ｂｄ｜に書き換えられ、記憶素子４の値は１４に書き換わる。そして、設定値に１を加算して設定値を１５に変更する。
【００７５】
通常の逐次比較の場合、３回目のカウント後、特許文献１のように最小単位１を加算もしくは減算してＣｃｈ１、Ｃｃｈ２の調整を終える。この場合、調整値は１５となる。しかし、実はこの方法では誤差が必ず±１発生する。その理由を図８に示す。
【００７６】
図８のように、調整値１４の時にカウント期待値と測定カウント値の差分の絶対値が一番小さい場合は、調整値１５が最適でなく、１４が最適値となることは明らかである。さらに、調整値１４の時のカウント期待値の差分が小さい場合、カウンタのイネーブル信号のタイミングや、供給クロックの絶対値からのずれ、基準電圧回路の出力電圧のゆらぎ、ＶＣＯのプッシング特性による発振周波数のゆらぎなどの要因により、カウント誤差がカウント期待値と測定カウント値の差分よりも大きくなると、調整を掛けるごとに調整値が１３になったり１５になったりしてしまう。これはＫｖｃｏ値が小さく、調整値を１変更した時の周波数差が大きい場合、ロック時のＶＣＯ制御電圧のばらつきが、より大きくなることを意味する。
【００７７】
例えば、Ｋｖｃｏが１０ＭＨｚ／Ｖで、調整値が１異なると同じ制御電圧Ｖｃｔｒｌでの発振周波数の差分が３ＭＨｚある場合を考える。このとき、調整値が１３の場合は、ロック時のＶｃｔｒｌが調整値１４の時より＋０．３Ｖ、調整値１５の場合は、−０．３Ｖとなり、制御電圧のばらつきが０．６Ｖにもなる。一般的にチャージポンプの実用動作範囲は、電源電圧−１Ｖ程度で、携帯端末向け半導体集積回路の電源電圧は２．８Ｖ程度のため、２．８−１＝１．８Ｖとなる。上記より、調整ごとに実動作範囲の１／３ものばらつきになることが分かる。ロック時の制御電圧のずれ分も考慮すると、温度変動に対するマージンはほとんどなくなる。この調整値のばらつきは、本発明で取り上げたカウンタを用いる方式に限らず、特許文献１で示されるような電圧比較方式でも発生する。例として、電圧比較回路で発生するオフセット電圧のばらつきが考えられる。
【００７８】
なお、繰り返し調整誤差を減らすためには、期待値に対し測定誤差が十分小さくなるように測定時間を長くすれば良い。測定誤差については、設計段階である程度見積もることも可能であるが、測定時間を外部もしくは内部で変更可能にしておけば、見積りが外れた場合でも対応が可能となる。本発明では、測定時間を可変できる機構を設けており、測定誤差と測定時間を最適化できるようにしている。さらに、上記ではカウント期待値Ａｄを固定にして説明したが、周波数変化が大きい時には、分周回路分周数を小さくすることで、全体の調整時間を減らすことができる。
【００７９】
本発明では、測定を１回追加し、設定値１５でも測定を行う。その時のカウント値をＢ４とし、測定の結果が｜Ｂ３−Ｂｄ｜＜｜Ｂ４−Ｂｄ｜になったとする。この場合、差分最小値記憶素子２１２（記憶素子３）の値は｜Ｂ３−Ｂｄ｜のまま書き換えられず、設定値記憶素子２１３（記憶素子４）の値は１４から書き換わらない。そして、測定終了後、設定値は１５から設定値記憶素子２１３（記憶素子４）の１４に書き換えられ、Ｃｃｈ１、Ｃｃｈ２の調整が完了する。この後、スイッチ１８１をＯＦＦし、スイッチ１４１をＯＮしてループを接続し、ロック動作を開始する。
【００８０】
上記の説明から、カウント値の差分の絶対値を比較し、最小となる差分値とその設定値記憶していることが分かる。これは、設定値を四捨五入することと等価である。つまり、調整最適値をＹｎとすると、本発明による最大調整誤差は、最小調整単位１の時にその半分の０．５となる。つまり、ＹｎはＹｎ−０．５＜Ｙｎ≦Ｙｎ＋０．５の関係が成り立つ。
【００８１】
よって、誤差は＋１または−１のいずれかであり、ＹｎとＹｎ＋１または、ＹｎとＹｎ−１の２つの値しか取りえない事が分かる。例として、最適値が１４の場合を示したが、この調整法では最適値が５〜１９に含まれる場合、全ての調整値に対して最適な調整値が得られることを示している。
【００８２】
上記を数式で一般化すると、次のように表される。
【００８３】
電圧制御発振回路１１０の発振周波数変化量の絶対値｜Δｆ｜が最小となるときに、制御回路１９０より設定される、１１０に含まれるスイッチまたはバラクタの接続数を決める設定値の最小差分単位において、カウンタ１７０でのカウント時間をＴとしたとき、図２に示される制御回路１９０内の演算回路にて計算される、カウント差分値の絶対値｜ΔＭ｜が、｜ΔＭ｜＞Ｔ／（２×Ｋ）×｜Δｆ｜（Ｋは、分周手段を構成する分周回路１２０に含まれるプリスケーラの分周数）の関係を満たすカウント時間Ｔを設定すればよい。これは図８から分かるように、｜Δｆ｜の１／２周波数をカウント値から識別できればよいことから導かれる。
【００８４】
最適値がこの範囲外であれば、測定回数を増やして、±８、±１６の場合も考えればよい。ただし、加算もしくは減算した結果が０〜３１になる必要がある。調整周波数の最大値及び最小値近傍、もしくは加減算値によってはオーバーフローまたはアンダーフローが発生するが、その場合の調整処理の例を以下に示す。
【００８５】
（調整例２）
図９は、Ｃｃｈ１、Ｃｃｈ２の調整処理の第１の調整例を示すフローチャートである。
【００８６】
初期設定値を２８、設定最大値を３１（５ビット）、調整最適値を２９、測定回数は５回とする。なお、最小値の場合も最大値の時と同様になる。
【００８７】
図９で２回目の測定時には、そのまま加算すると２８＋８＝３６となってしまう。しかし、設定値の最大値は３１であるため、これ以上の値を設定するとオーバーフローを起こす。そのため、オーバーフローを起こした場合は最大値３１を設定するように処理を行えばよい。このフローでは、４回目の測定時の設定値２９での誤差が最小となるため、５回目の測定後、調整最適値２９を書き込んで調整シーケンスが終了する。
【００８８】
また、図９で初期設定値２８で調整最適値も２８であるとする。図８の説明でも出てきたが、測定誤差により間違った大小関係を判定する場合がある。この場合、間違った判定をし、調整値２０を選択したとする。単純な逐次比較の場合、図９のフローから設定値２７を選択して終了する。その時、最適値に対して−１の誤差が生じる。しかし、本発明の場合、測定したカウント値Ｂｎ（ｎ＝１〜５）とカウント期待値Ｂｄとの差分の絶対値｜Ｂｎ−Ｂｄ｜の最小値とそれを満たす設定値を記憶素子に記憶しているため、５回目の測定後、初期設定値２８を調整最適値として書き込んで終了する。この時、誤差は０となり、最適な調整となる。このことから、測定誤差に強い制御方法になっていることが分かる。
【００８９】
測定回数を増やして変化量を増やした場合、測定値とカウント期待値の差分が大きくなる。そのため、カウンタのビット数は差分が大きい場合でも検出できるように決める必要がある。
【００９０】
この他に、分周回路の動作限界付近で、設定値を最大にした場合に分周回路の誤動作などによりカウント値が実際よりも多くなったり、場合によっては分周できずカウント値が０になる場合も想定される。前者の場合は、本発明では、誤差の最小値を記憶しているため、このような測定値は記憶されずに破棄される。このため、間違った値が書き込まれることは無い。
【００９１】
また、後者の場合は、本発明のフローの場合、調整値が最大値に張り付いて調整が終わるため、結果として、初期設定値もしくは、最大値を含む動作上限付近の設定値を返すことになる。
【００９２】
しかしながら、本発明の説明例ではＣｐｒ１、Ｃｐｒ２が初期設定値Ｘｐｒと異なる値のＸｆを返すため、半導体プロセスや素子のばらつきの調整が、Ｃｃｈ１とＣｃｈ２の最小調整単位未満まで一致している場合は除いて、Ｃｃｈ１とＣｃｈ２が初期設定値になることはほとんどない。また、最大値を含む動作上限付近の設定値を返す場合は正常にロックしない。
【００９３】
従って、このようなサンプルは、工場検査時にＣｃｈ１とＣｃｈ２の調整最適値を読み出すか、ＶＣＯ制御電圧Ｖｃｔｒｌを測定する、もしくはその両方を行えば容易に不良判定することができ、不良サンプルとして除外することが出来る。さらに、図１の回路にロック検出回路を入れておき、その信号をレジスタなどで読み出せば、確実に不良サンプルを検出できる。
【００９４】
図７、図９より任意の設定値に対して、設定値Ｙｎ（最大値Ｙｚ）で設定値の変化量が最大±２^ｗ（ｗは０以上の整数かつ、２^(ｗ+１)≦Ｙｚ＋１）であり、１回の変化量が±２^ｗ、±２^(ｗ−１)、・・・、±２^０と変化すれば、全ての初期値に対し、全ての調整値を取りうることが出来る。この時、ＳＷｐｒ１もしくはＳＷｐｒ２の場合と同様に、設定値と容量値の関係が単調変化（単調増加または単調減少）となるＳＷｃｈ１若しくはＳＷｃｈ２の接続数を決めればよい。
【００９５】
キャパシタの接続数が変わると、電圧制御可変容量ダイオード（バラクタ）の寄与度が変わり、電圧制御発振回路のゲイン値であるＫｖｃｏが変化するため、バラクタの容量値を変化させ、設定値に対して電圧制御発振回路のゲイン値Ｋｖｃｏがなるべく変動しないように調整をする必要が生じる。以下では、図３の構成の場合で説明する。
【００９６】
具体的には、２つの方法が考えられる。一つ目は、図３の一定電位Ｖｒｅｆに接続されているＶＲ３及びＶＲ４に対し、設定周波数に応じて、Ｖｒｅｆ電位を変化させておいてから、図３のＣｐｒ１、Ｃｐｒ２、Ｃｃｈ１及びＣｃｈ２を調整する方法である。二つ目はＣｃｈ１及びＣｃｈ２の調整最適値を求めた後、基準電圧発生回路１８０の電圧を変化させて、２つもしくはそれ以上の電位での発振周波数をカウンタ１７０で計測して求め、演算によりＫｖｃｏ値を求めてから、図３のＶＲ３およびＶＲ４に接続するＶｒｅｆ電位を変化させ、Ｋｖｃｏ値を補正する方法である。
【００９７】
後者の方が、測定が別途必要なため、調整時間が延びるが精度は高くなる。どちらの方法を採用するかは、搭載した半導体集積回路に含まれる、周波数シンセサイザに要求されているＫｖｃｏ値の補正精度がどの程度必要なのかで判断すればよい。
【００９８】
本発明では、測定時間と測定回数を外部もしくは内部の設定及び、設定値の変化量で可変できるようにし、それぞれの半導体集積回路に応じて、最適な調整を行うことを可能にしている。この組み合わせを増やすと、カウンタ期待値がその分増えるが、携帯端末向け地上波デジタル放送を受信するために用いられる半導体集積回路や、携帯電話の高周波信号送受信用途に用いられる半導体集積回路では、ある決められた周波数間隔で発振周波数を設定するため、テーブルを用意しなくても、カウンタ期待値を計算で求めることにより、制御回路面積の増大を抑えることができる。
【００９９】
本例では、周波数調整用のキャパシタに限定して誤差を抑える手法を述べたが、半導体プロセスや素子のばらつき調整用のキャパシタについても調整してもよい。
【０１００】
［第２の例］
本発明の第２の実施の形態を、図１０〜図１１に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【０１０１】
図１０は、電圧制御発振回路（ＶＣＯ）１１０のＬＣ共振部の構成例を示す。
【０１０２】
電源端子ＶＤＤとＮ１の間に接続されたインダクタンス素子Ｌ１、ＶＤＤとＮ２の間に接続されたインダクタンス素子Ｌ２、Ｎ１とＮ３の間に接続されたＣ１、Ｎ２とＮ４の間に接続されたＣ２、Ｎ３と接地電位に接続されたＲ１、Ｎ４と接地電位に接続されたＲ２、Ｎ３とＶＣＯ制御電圧入力Ｖｃｔｒｌの間に接続された電圧制御可変容量ダイオード（バラクタ）ＶＲ１、Ｎ４とＶＣＯ制御電圧入力Ｖｃｔｒｌの間に接続されたバラクタＶＲ２、Ｎ３と制御電圧電位ＣＴＲＬｃｈに接続された発振周波数調整用ＶＲｃｈ１及びＮ４と制御電圧電位ＣＴＲＬｃｈに接続された発振周波数調整用ＶＲｃｈ２の集合体で構成されたＶＲｃｈＵｎｉｔと、Ｎ１と接地電位間に直列に接続された半導体プロセスや素子のばらつきの調整用キャパシタＣｐｒ１及びスイッチＳＷｐｒ１で構成された集合体と、Ｎ２と接地電位間に直列に接続された半導体プロセスや素子のばらつきの調整用キャパシタＣｐｒ２およびＳＷｐｒ２で構成された集合体をまとめたＣｐｒＵｎｉｔから構成されている。
【０１０３】
なお、Ｌ１＝Ｌ２、Ｃ１＝Ｃ２、Ｒ１＝Ｒ２、ＶＲ１＝ＶＲ２、Ｃｐｒ１＝Ｃｐｒ２であり、ＣＴＲＬｃｈに接続するＶＲｃｈ１とＶＲｃｈ２、キャパシタＣｐｒ１とＣｐｒ２、および、スイッチＳＷｐｒ１とＳＷｐｒ２の個数は等しい。ただし、ＣＴＲＬｃｈはＶＲｃｈ１とＶＲｃｈ２の個数分の本数が存在し、対をなす各ＶＲｃｈ１とＶＲｃｈ２に対して対ごとに接続電位が異なる。また、ＶＣＯ発振出力ＶｏｕｔはＮ２から取り出すか、Ｎ１およびＮ２から取り出すものとする。
【０１０４】
図１１は、図１０に示す電圧制御発振回路（ＶＣＯ）１１０におけるＣｐｒＵｎｉｔ、および、ＶＲｃｈＵｎｉｔの詳細な回路構成を示した１例である。
【０１０５】
ここでは、ＣＴＲＬｐｒは３ビット、ＣＴＲＬｃｈは８ビットの場合を示している。Ｃαｐｒβ（α、β＝０、１・・・）とＶＲαｃｈβについては、前述した図４と同様である。各ＶＲαｃｈβについては、設定周波数間隔の最小値または作製可能な、基準電圧生成回路の基準電圧を印加した時のバラクタ素子容量値を基準として定めてシミュレーションなどを元にして求めればよい。ＣαｐｒβはＶＲ０ｃｈβのγ倍（γは正の数）で決めておけば、容量値を決めやすい。
【０１０６】
図１０のＣｐｒ１、Ｃｐｒ２の調整方法は、前述した図３の場合と同様になり、図１１のＣｐｒＵｎｉｔのＣＴＲＬｐｒの値を変化させ、ＳＷαｐｒβ（α、β＝０、１、・・・）の接続を切り替えることによって行う。
【０１０７】
図１０の回路の動作は、前述した図３の一定電位Ｖｒｅｆに接続されているバラクタを追加することにより、第１の例で説明した内容と同様な補正方法により、Ｋｖｃｏを補正することができる。
【０１０８】
図１０のバラクタの調整方法は、前述した第１の例と同様であり、ＣＴＲＬｃｈの接続電位を任意の電位（例えば、電源電位及び接地電位）に接続することにより、バラクタＶＲｃｈ１およびＶＲｃｈ２の容量を変化させ、前述した図７、図９の調整処理のフローチャートと同様な調整処理を行うことにより、最適なＣＴＲＬｃｈの接続電位を求めることができる。
【０１０９】
また、前述した第１の例の図３の構成、又は、本例の図１０の構成であっても、電源投入時の温度にて調整を掛けることにより、素子値の温度によるずれも吸収することができる。
【０１１０】
つまり、電源投入時の温度で一度調整を掛けておき、本発明で示したＣｐｒ１、Ｃｐｒ２の調整値を保持して、二度目以降でＣｈ１、Ｃｃｈ２のみを調整することにより、調整時間の短縮と共に、温度変化に対するマージンをより多く取れることがわかる。
【０１１１】
さらに、可変分周回路１２０から取り出す分周信号の周波数を上げれば、より短時間で調整可能となるため、調整時間が短いアプリケーションに対しても有効となる。
【産業上の利用可能性】
【０１１２】
本発明に係る半導体集積回路は、調整回路の面積を抑え、かつ調整誤差の少ない電圧制御発振回路（ＶＣＯ）の調整が必要とされる半導体集積回路に最適である。また、本発明に係る発振周波数の制御方法は、例えば、高精度の容量素子の調整を必要とするフィルタや位相調整回路にも応用することができる。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１の実施の形態である、発振回路を内蔵した半導体集積回路としての周波数シンセサイザの構成例を示すブロック図である。
【図２】図１の周波数シンセサイザの制御回路の構成例を示すブロック図である。
【図３】電圧制御発振回路（ＶＣＯ）のＬＣ共振部の１例を示す回路図である。
【図４】図３の回路の詳細な構成例を示す回路図である。
【図５】半導体プロセスや素子のばらつき調整用キャパシタの調整処理を示すフローチャートである。
【図６】半導体プロセスや素子のばらつき調整用キャパシタ調整前後の発振可能周波数範囲の変化を示す説明図である。
【図７】設定周波数調整用キャパシタの調整処理のフローチャートを示す説明図である。
【図８】単純な逐次比較によって誤差が大きくなる例を示す説明図である。
【図９】設定周波数が調整周波数の最大値に近い場合の設定周波数調整用キャパシタの調整処理のフローチャートを示す説明図である。
【図１０】本発明の第２の実施の形態である、電圧制御発振回路（ＶＣＯ）のＬＣ共振部の１例を示す回路図である。
【図１１】図１０の回路の詳細な構成例を示す回路図である。
【符号の説明】
【０１１４】
１ 半導体集積回路
１１０ 電圧制御発振回路（ＶＣＯ）
１２０ 可変分周回路
１３０ 位相周波数比較器
１４０ チャージポンプ本体
１４１ スイッチ回路
１５０ チャージポンプ回路
１６０ ループフィルタ
１７０ カウンタ
１８０ 基準電圧発生回路
１８１ スイッチ回路
１９０ 制御回路
２０１ カウント期待値生成回路
２０２ カウント差分値演算回路
２０３ 差分値比較回路
２０４ 設定値生成回路
２１０ カウント値記憶素子
２１１ 差分値記憶素子
２１２ 差分最小値記憶素子
２１３、２１４、２１５ 設定値記憶素子
２２０ 制御信号生成回路
【技術分野】
【０００１】
本発明は、発振周波数を任意に調整可能な電圧制御発振回路（ＶＣＯ）の制御に対して有効となる技術分野に属する半導体集積回路、および、発振周波数の制御手段に関し、詳細には、携帯端末向け地上波デジタルテレビ／地上波デジタルラジオ放送を受信するために用いられる半導体集積回路や、携帯電話の高周波信号送受信用途に用いられる半導体集積回路に搭載されるＶＣＯの制御に対して有効な技術分野に属する発振回路を内蔵した半導体集積回路に関する。
【背景技術】
【０００２】
半導体プロセスや素子ばらつきを吸収するため、トリミングを用いずに容量素子の接続をスイッチなどの選択手段を介して、ＶＣＯの発振周波数範囲を切り替える手法は知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−１５９２２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に係る発明には、以下に述べるような問題がある。
【０００５】
上記特許文献１に係る発明では、容量素子の接続数が２のｍ乗（ｍは正の整数）で増えるため、例えば、広帯域でＶＣＯゲイン（Ｋｖｃｏ[Ｈｚ／Ｖ]）が低いＶＣＯを設計しようとする場合に、最上位ビットを２のｍ乗からｍ＋１乗に増やした場合、容量素子がｍ個だけ増えてしまう。さらに、単位容量につきスイッチを１個つけると、スイッチもｍ個増えてしまう。
【０００６】
その結果、接続数が増えると急激に寄生容量が増え、高周波側が発振しなくなるおそれがある。
【０００７】
また、選択スイッチの増加は特にループフィルタ帯域内のノイズ特性を劣化させる原因となる。さらに、スイッチの制御回路のビット数が増えることにより、制御回路の面積も増大してしまう。
【０００８】
また、容量選択値を単純に逐次比較で求める場合、ｍビットではＭＳＢから順に決めていくとｍ回目に容量値が求まるが、ｍ回目の値が、測定誤差や期待値とのずれ量により最適値となりえない場合があり、最大で最小調整単位に対し±１の誤差となる。これは、Ｋｖｃｏ値が低いときには、ＰＬＬループを閉じた場合のＶＣＯ制御電圧のずれを大きくし、温度変動に対してＶＣＯ制御電圧のマージンを減らしてしまうことにつながる。
【０００９】
その結果、Ｋｖｃｏ値が低く、低電圧で駆動するＶＣＯでは、少しの温度変動でロック外れを起こす要因となる。
【００１０】
そこで、本発明の目的は、トリミングを行わずに発振周波数のずれ量を調整することが可能な半導体集積回路を提供することにある。
【００１１】
また、本発明の他の目的は、可変容量値の誤差を最小限に抑えて調整誤差の少ない半導体集積回路を提供することにある。
【００１２】
さらに、本発明の他の目的は、可変容量素子の切替えスイッチの数、および、回路面積の増大を小さくすることが可能な半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、複数の可変容量素子群を有し、所定の発振周波数からなる信号を出力するＬＣ共振型の電圧制御発振手段と、前記電圧制御発振手段から出力された信号を分周する分周手段と、基準電圧を発生する基準電圧発生手段と、前記分周された分周信号が比較信号と位相周波数比較されて得られた結果信号、又は、前記発生された基準電圧を出力するための出力切替えを行う切替手段と、前記出力切替えによって、前記基準電圧がループフィルタを介して前記電圧制御発振手段に入力されたときに、前記分周手段から出力される分周信号の分周発振周波数に相当するカウント値を検出するカウント手段と、前記検出されたカウント値を基準カウント値と比較した比較結果に基づいて、前記電圧制御発振手段を構成する前記複数の可変容量素子群の中の所定の可変容量素子群に対して所定の容量値を設定する制御手段とを具えることによって、半導体集積回路を構成する。
【００１４】
ここで、前記制御手段は、前記検出されたカウント値を、所定の周波数に対応するカウント期待値と比較する比較手段と、前記カウント比較結果に応じて、前記電圧制御発振手段を構成する所定の可変容量素子群に対して所定の容量値を設定する容量値設定手段とを含むことができる。
【００１５】
前記電圧制御発振手段は、周波数選択用の可変容量素子群と、ばらつき調整用の可変容量素子群とを含むことができる。
【００１６】
前記制御手段は、前記電圧制御発振手段の複数の可変容量素子群をそれぞれ独立して所定の容量値に設定することにより、半導体プロセス又は素子のばらつきによって発生した該電圧制御発振手段の発振周波数のずれ量を補正する手段を含み、前記ばらつき調整用の可変容量素子群を周波数選択用の可変容量素子群よりも前に調整することを特徴に持つことができる。
【００１７】
前記制御手段は、前記容量値設定手段で設定される設定値の変化量に応じて前記分周信号の分周発振周波数及びカウント時間を可変する手段を含むことができる。
【００１８】
前記制御手段は、発振周波数の変化量の絶対値｜Δｆ｜が最小となる、所定の設定値の最小差分単位において、カウント時間をＴとしたとき、前記分周信号の分周発振周波数に相当するカウント値と前記カウント期待値との差分値の絶対値｜ΔＭ｜が、｜ΔＭ｜＞Ｔ／（２×Ｋ）×｜Δｆ｜（Ｋは、前記分周手段を構成する分周回路に含まれるプリスケーラの分周数）を満たすカウント時間を設定する手段を含むことができる。
【００１９】
前記制御手段は、前記選択された可変容量素子群を構成する各可変容量素子の容量値に応じて、電圧制御可変ダイオード（バラクタ）の容量値を変化させ、前記設定値に対して前記電圧制御発振手段のゲイン値Ｋｖｃｏを一定に調整する手段を含むことができる。
【００２０】
前記制御手段は、前記容量値の設定値をｚビット（最大値Ｙｚ、Ｙｚは０以上の整数）とし、該設定値の変化量を±２^ｗ（ｗは０以上の整数、かつ、２^(ｗ+１)≦Ｙｚ＋１）としたとき、該条件を満たす所定の初期値に対して、全ての調整値、若しくは、所定の範囲内の調整値をとる手段を含むことができる。
【発明の効果】
【００２１】
本発明によれば、電圧制御発振回路（ＶＣＯ）を含む半導体集積回路において、電圧制御発振回路を構成する容量素子群を、例えば、半導体プロセスや素子のばらつき調整用の可変容量素子群と、周波数調整用の可変容量素子群との２系統に分離し、それら分離した可変容量素子群毎にそれぞれ独立して容量値を設定するようにし、かつ半導体プロセス又は素子のばらつきを先に調整することにより、トリミングを行わずに電圧制御発振回路の発振周波数のずれ量を調整することが可能な半導体集積回路を実現することができる。
【００２２】
また、本発明によれば、電圧制御発振回路の発振周波数の調整方法において、電圧制御発振回路の分周信号の分周発振周波数をカウントし、該カウント値とカウント期待値との差分値を求め、該差分値を記憶素子に記憶させておき互いに比較することにより、該比較により最小となる差分値に対応する可変容量素子の容量値を求めるようにしたので、上記のずれ量の調整により、半導体プロセスや素子のばらつきを吸収できると共に、可変容量素子の容量値の誤差を最小限に抑えて調整誤差を少なくすることができ、これにより、調整精度が高い電圧制御発振回路を含む半導体集積回路を実現することができる。
【００２３】
さらに、本発明によれば、電圧制御発振回路の周波数を調整する容量素子を、プロセスや素子のばらつき調整用の可変容量素子群と、周波数選択用の可変容量素子群との２系統に分離して調整を行うようにしたので、容量素子の切替えスイッチの数、および、回路面積の増大を小さくすることができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図９に基づいて説明する。
【００２５】
＜構成＞
（半導体集積回路）
図１は、本発明に係る半導体集積回路としての周波数シンセサイザ回路１の構成例を示す。なお、周波数シンセサイザ回路１は、整数分周、分周分周どちらでもよい。
【００２６】
本周波数シンセサイザ回路１は、電圧制御発振回路（ＶＣＯ）１１０と、可変分周回路１２０と、位相周波数比較器１３０と、チャージポンプ回路１５０と、ループフィルタ１６０と、可変分周回路１２０のある一意の分周出力を取り出した信号の周波数をカウントするカウンタ１７０と、基準電圧を発生する基準電圧発生回路１８０と、スイッチ回路１８１と、制御回路１９０とを備えている。
【００２７】
ＶＣＯ１１０は、後述する図３若しくは図１０のＬＣ共振部を持つ回路である。
【００２８】
可変分周回路１２０は、電圧制御発振回路（ＶＣＯ）１１０の出力Ｖｏｕｔをプログラマブルに分周数を変更できる回路である。
【００２９】
位相周波数比較器１３０は、可変分周回路１２０の分周出力と周波数Ｆｒの基準比較信号の位相と周波数を比較する比較器である。
【００３０】
チャージポンプ回路１５０は、チャージポンプ本体１４０と、ＰＬＬループを伝達若しくは遮断するスイッチ回路１４１とを有する。
【００３１】
基準電圧発生回路１８０は、電圧制御発振回路（ＶＣＯ）１１０の発振周波数調整時にスイッチ回路１４１にてループを切断した際に電圧制御発振回路（ＶＣＯ）１１０をフリーランで動作させるのに必要な基準電圧（例えば、電源電圧の１／２を出力）を発生する回路である。
【００３２】
スイッチ回路１８１は、基準電圧発生回路１８０とループフィルタ１６０を調整時のみ接続するスイッチであり、スイッチ回路１４１と排他的に動作する。
【００３３】
制御回路１９０は、電圧制御発振回路（ＶＣＯ）１１０の調整時に、電圧制御発振回路（ＶＣＯ）１１０に含まれるスイッチ、バラクタに接続するＶｒｅｆ、および可変分周回路１２０、位相周波数比較器１３０、スイッチ回路１４１、チャージポンプ回路１５０、ループフィルタ１６０、カウンタ１７０、基準電圧発生回路１８０、スイッチ回路１８１を制御する回路である。
【００３４】
（制御回路）
図２は、制御回路１９０の内部構成例を示す。
【００３５】
本制御回路１９０は、カウント期待値生成回路２０１と、カウント差分値演算回路２０２と、差分値比較回路２０３と、設定値生成回路２０４と、カウント値記憶素子２１０と、差分値記憶素子２１１と、差分最小値記憶素子２１２と、設定値記憶素子２１３、２１４、２１５と、制御信号生成回路２２０とを備えている。
【００３６】
カウント期待値生成回路２０１は、設定周波数（Ｆｄｒ）と、カウント時間とが入力され、期待値Ａｄ、Ｂｄがカウント差分値演算回路２０２へ出力される。
【００３７】
カウント差分値演算回路２０２は、期待値Ａｄ、Ｂｄと、カウント値記憶素子２１０からのカウント値（Ａｎ，Ｂｎ、ｎ＝１、２、・・・）とが入力され、差分絶対値が差分値記憶素子２１１へ出力される。
【００３８】
差分値比較回路２０３は、差分絶対値が入力されると共に、差分最小値記憶素子２１２の値が入出力され、さらに、比較結果が設定値生成回路２０４と設定値記憶素子２１５とに出力される。
【００３９】
設定値生成回路２０４は、比較結果を基に所定の演算処理を行い、設定値（Ｘｐｒ、Ｙｃｒ）を設定値記憶素子２１４、２１５に記憶させる。
【００４０】
設定値記憶素子２１４，２１５に記憶された設定値は、ＶＣＯ１１０を構成する図３、図４の複数の可変容量素子群の中の所定の可変容量素子群に対して独立して所定の容量値として設定される。
【００４１】
また、設定値記憶素子２１５は、設定値記憶素子２１３との間で、差分最小時設定値と調整最適値Ｙｎとのやりとりを行う。
【００４２】
（発振回路のＬＣ共振部）
図３は、電圧制御発振回路（ＶＣＯ）１１０のＬＣ共振部の構成例を示す。
【００４３】
電源端子ＶＤＤとＮ１の間に接続されたインダクタンス素子Ｌ１、ＶＤＤとＮ２の間に接続されたインダクタンス素子Ｌ２、Ｎ１とＮ３の間に接続されたＣ１、Ｎ２とＮ４の間に接続されたＣ２、Ｎ３と接地電位に接続されたＲ１、Ｎ４と接地電位に接続されたＲ２、Ｎ３とＶＣＯ制御電圧入力Ｖｃｔｒｌの間に接続された電圧制御可変容量ダイオード（バラクタ）ＶＲ１、Ｎ４とＶＣＯ制御電圧入力Ｖｃｔｒｌの間に接続されたバラクタＶＲ２、Ｎ３と任意の一定電圧電位Ｖｒｅｆに接続されたバラクタＶＲ３、Ｎ４と任意の一定電圧電位Ｖｒｅｆに接続されたバラクタＶＲ４、Ｎ１と接地電位間に直列に接続された、半導体プロセスや素子のばらつきの調整用キャパシタＣｐｒ１及びスイッチＳＷｐｒ１で構成された集合体と、Ｎ２と接地電位間に直列に接続された半導体プロセスや素子のばらつきの調整用キャパシタＣｐｒ２及びスイッチＳＷｐｒ２で構成された集合体をまとめたＣｐｒＵｎｉｔと、Ｎ１と接地電位間に直列に接続された発振周波数調整用キャパシタＣｃｈ１及びスイッチＳＷｃｈ１で構成された集合体と、Ｎ２と接地電位間に直列に接続された発振周波数調整用キャパシタＣｃｈ２及びスイッチＳＷｃｈ２で構成された集合体をまとめたＣｃｈＵｎｉｔから構成されている。
【００４４】
なお、Ｌ１＝Ｌ２、Ｃ１＝Ｃ２、Ｒ１＝Ｒ２、ＶＲ１＝ＶＲ２、ＶＲ３＝ＶＲ４、Ｃｐｒ１＝Ｃｐｒ２、Ｃｃｈ１＝Ｃｃｈ２であり、キャパシタＣｐｒ１とＣｐｒ２、キャパシタＣｃｈ１とＣｃｈ２、スイッチＳＷｐｒ１とＳＷｐｒ２及び、スイッチＳＷｃｈ１とＳＷｃｈ２の個数は等しい。また、ＶＣＯ発振出力ＶｏｕｔはＮ２から取り出すか、Ｎ１及びＮ２から取り出すものとし、Ｖｒｅｆは接地電位またはある一定電位（例えば電源電位）に接続されており、接続電位を可変できるものとする。
【００４５】
図４は、図３に示す電圧制御発振回路（ＶＣＯ）１１０におけるＣｐｒＵｎｉｔ、および、ＣｃｈＵｎｉｔの詳細な回路構成を示した１例である。
ここでは、ＣＴＲＬｐｒは３ビット、ＣＴＲＬｃｈは８ビットの場合を示している。
【００４６】
Ｃαｐｒβ（α、β＝０、１・・・）の添え字αが同じ値の各容量値は等しい。また、αの値が大きいほど容量値が大きくなり、かつＣαｐｒβ＞｛Ｃ（α−１）ｐｒβ＋Ｃ（α−２）ｐｒβ＋・・・＋Ｃ０ｐｒβ｝を満たすものとする。スイッチＳＷαｐｒβ（α、β＝０、１・・・）はキャパシタＣαｐｒβにそれぞれ接続されている。そして、ＣＴＲＬｐｒ[α]の制御信号はスイッチＳＷαｐｒβと接続されている。Ｃαｃｈβ（α、β＝０、１・・・）、ＳＷαｃｈβ、ＣＴＲＬｃｈ[α]についても同様である。ただし、ＣαｐｒβとＣαｃｈβの容量値は一致するとは限らない。
【００４７】
スイッチと接続されるＣαｐｒβの総和の最大値と最小値は、半導体プロセスや素子のばらつきによる発振周波数の変動分を補正できる容量値とし、Ｃαｃｈβの総和の最大値と最小値は、設定周波数に対し十分なマージンを持たせた発振周波数範囲をカバーできる容量値とし、それぞれ製造データやシミュレーションなどを元にして求めればよい。そして、各Ｃαｃｈβについては、設定周波数間隔の最小値を基準として定め、ＣαｐｒβはＣ０ｃｈβのγ倍（γは正の数）で決めておけば、容量値を決めやすい。
【００４８】
＜動作＞
以下、本装置の動作について説明する。
ここでは、図３の回路を例に挙げて、Ｃｐｒ１、Ｃｐｒ２、Ｃｃｈ１、Ｃｃｈ２の調整方法の詳細を説明する。
【００４９】
（Ｃｐｒ１、Ｃｐｒ２の調整）
まず、Ｃｐｒ１、Ｃｐｒ２の調整を行う。
【００５０】
電源投入後に各回路の状態が安定するまで待機後、外部もしくは内部である一意の発振周波数Ｆｄｒを設定する。このとき、ＶＣＯが複数ある場合は、設定された発振周波数に応じて起動するＶＣＯを選択し、パワーダウン解除状態とする。そして、設定された発振周波数Ｆｄｒとは異なる（同一でも良い）、ＶＣＯの発振周波数範囲の中央値に相当する、図３に記載のＳＷｃｈ１、ＳＷｃｈ２の制御信号ＣＴＲＬｃｈの値を自動設定する。この時のＣＴＲＬｃｈの値をＹｃｒとする。ただし、Ｙｃｒは必ずしも中央値である必要はなく、ＶＣＯが必ず動作する周波数を選択する。Ｙｃｒの値は、半導体プロセスや素子のばらつきが無い場合の発振周波数範囲の中央値をシミュレーションで求めて決める。
【００５１】
図４の例では中央値は１２７（ＣＴＲＬｃｈ[７：０]＝“０１１１１１１１”）に相当する。
【００５２】
このとき、ＳＷ７ｃｈ１及びＳＷ７ｃｈ２のみがＯＮし、キャパシタが接続しているものとする。これと同時に、図３で示される、ＳＷｐｒ１、ＳＷｐｒ２の制御信号ＣＴＲＬｐｒの初期値を設定する。初期値をＸｐｒとする。初期値は、半導体プロセスや素子のばらつきの分布を考慮した場合に、分布の中心に設定するのが最も良いが、それが分からない場合は中央値に設定する。図４の例では中央値は４（ＣＴＲＬｐｒ[２：０]＝“１００”）に相当する。
【００５３】
ＶＣＯの発振周波数を測定するために、図１のスイッチ１４１をＯＦＦにしてループを切断し、スイッチ１８１を接続して、基準電圧発生回路１８０より基準となる一定電圧を印加する。また、可変分周回路１２０の分周数は、調整シーケンス動作中は分周数を固定とする。ただし、１回の調整シーケンスが終了するごとに分周数は可変できるものとする。基準電圧発生回路１８０より電圧を印加後、ある一定時間待機しＶｃｔｒｌの電位が安定してからカウンタ１７０をリセットし、イネーブル信号を基準としてカウントを開始する。カウント開始後の処理を分かりやすくするために、以下の調整処理を説明する。
【００５４】
図５は、半導体プロセスや素子のばらつきの調整処理のフローチャートを示す。なお、図５中では、調整シーケンス全てにおいて、分周数は同じに設定している。
【００５５】
イネーブル信号がアクティブの場合のみカウントを行い、カウント値Ａ１を図２の記憶素子１（例えばフリップフロップ）に記憶する。上記で設定されたＹｃｒのカウント期待値Ａｄとの差分をカウント差分値演算回路２０２で求め、その値を記憶素子２１１（記憶素子２）に記憶する。そして、差分値比較回路２０３で大小比較し、Ａ１がＡｄよりも高ければ、ＳＷαｐｒ１、ＳＷαｐｒ２（α＝０、１・・・）の接続数をＮａ個増やし（設定値はＮａ小さくする）、Ａ１がＡｄと同じかＡｄより低ければ、ＳＷαｐｒ１、ＳＷαｐｒ２の接続数をＮａ個減らす（設定値はＮａ大きくする）処理を設定値生成回路２０４で行う。具体的には、図４のＣＴＲＬｐｒの設定値を変えることにより、接続数を変える。接続数を決める設定値Ｎａは、図２の設定値生成回路２０４に入力するか、プリセットで決めておく。
【００５６】
接続数を変更後、記憶素子２１０（記憶素子１）をリセットし再度カウントを行い、カウント値Ａ２を記憶素子２１０（記憶素子１）に記憶してカウント期待値Ａｄと比較し、ＳＷαｐｒ１、ＳＷαｐｒ２の接続数をＮｂ個増やす（設定値をＮｂ小さくする）、もしくは減らす（設定値をＮｂ大きくする）処理を行う。ただし、ＮａとＮｂはＮａ＞Ｎｂとし、容量素子値も２回目の変化量が小さくなるものとする。具体的には、初期値Ｘｐｒに中央値４を設定した場合、図４のＳＷαｐｒβ（α、β＝０、１、・・・）に繋がる容量Ｃαｐｒβの容量を、Ｃ２ｐｒβ＞Ｃ１ｐｒβ＞Ｃ０ｐｒβ、かつ、Ｃ２ｐｒ＞｛Ｃ１ｐｒ＋Ｃ０ｐｒ｝の関係にしておけばよい。そして、１回目の判定後にＣ１ｐｒβを接続し、２回目の判定後にＣ０ｐｒβを接続すればよい。この例では、一連での調整で図５の調整値Ｘｆが１、３，５，７の４つの値をとる。
【００５７】
ここでは、設定値ＮａとＮｂの２回での調整で説明したが、例えば、図５の初期値Ｘｐｒを３（Ｃ１ｐｒ）とし、１回目の判定後に５｛Ｃ２ｐｒ＋Ｃ０ｐｒ｝または１（Ｃ０ｐｒ）に変化させ、１回の判定で調整を終える方法を取ってもよい。この場合、調整値Ｘｆが１、３、５の３つの値を取る事になる。
【００５８】
つまり、半導体プロセスや素子のばらつきの分布を、あらかじめシミュレーションなどで予測して図４のＣｐｒＵｎｉｔの回路構成を決め、実際にサンプル評価を行うなどして初期値Ｘｐｒ、調整回数、接続数Ｎｘ（ｘ＝ａ、ｂ、・・・）を決めればよい。
【００５９】
また、上記ではカウント期待値Ａｄを固定にして説明したが、周波数変化が大きい時には、分周回路の分周数を小さくすることで、全体の調整時間を減らすことが出来る。
【００６０】
なお、このシーケンス終了後、設定周波数での調整を別途行うため、半導体プロセスや素子のばらつきの調整を高精度で行う必要はない。また、上記の初期値Ｘｐｒが３の場合でも説明したように任意の初期値から調整を始めるため、必ずしも特許文献１のように調整値のＭＳＢから順に決まる訳ではなく、容量素子が２のｍ乗の重みを持っている必要もない。つまり、設定値と容量値の関係が単調変化（単調増加または単調減少）していれば良いことになる。
【００６１】
ここで、半導体プロセスや素子のばらつき調整用キャパシタと、周波数調整用キャパシタを分けずに、周波数調整用キャパシタのみで発振周波数を調整しようとすると、半導体プロセスや素子のばらつきを考慮してさらに１ビット追加しなければいけなくなる。
【００６２】
例えば、図４でＣｐｒＵｎｉｔが存在せず、ＣＴＲＬｃｈを８ビットから９ビットに拡張した場合、１ビット増やすごとにスイッチが１個増える構成では、ＳＷｃｈ１、ＳＷｃｈ２は各９個ずつ計１８個増やす必要がある。また、スイッチ制御線と論理素子もそれに応じて増える。さらに、記憶素子とそれを含む制御回路も増えるため、結果として、ビット数が増えるほど制御回路の面積の増大を招く。また、ＳＷｃｈ１、ＳＷｃｈ２が増えることにより、寄生容量が増え、高周波側が発振しなくなるおそれがある。さらに、選択スイッチの増加は特にループフィルタ帯域内のノイズ特性を劣化させる原因となるため、低ノイズのＶＣＯを設計する場合は不適となる。
【００６３】
一方、本発明のようにＣｐｒＵｎｉｔを別途用意すると、１ビット増やすごとにスイッチが１個増える構成では、図３（および後述する図１０）のＳＷｐｒ１、ＳＷｐｒ２は各６個ずつ計１２個で済む。
【００６４】
また、キャパシタが特許文献１のように容量素子が２のｍ乗の重みを持たせてしまうと図４の構成では、ＣＴＲＬｃｈを８ビットから９ビットに拡張した場合、Ｃ８ｃｈ１、Ｃ８ｃｈ２が追加されるため、単位容量Ｃ０ｃｈ１、Ｃ０ｃｈ２に対し（２＾８−２＾７）×２＝２５６倍もの容量素子が追加で必要となる。これは、容量素子の容量が面積に比例するこから、容量素子の面積が２５６倍になることを意味している。これは発振回路の面積を大幅に増やすことに繋がる。実際には、半導体プロセスや素子のばらつきではこれほの容量値は変化しないため、無駄に面積を増やすことに繋がる。一方、本発明では、半導体プロセスや素子のばらつき分だけを、図３（又は後述する図１０）のＣｐｒ１及びＣｐｒ２のみに持たせているため、容量素子の面積増大を最小限に抑えることが出来、発振回路の面積の増大を防ぐことができる。
【００６５】
調整の結果、図６に示す通り、例えばインダクタ素子または容量素子の素子値が大きめにずれていて、高周波側が発振しない可能性がある場合でも、それを回避することが出来る。また、設定周波数Ｆｄｒに対しても、設定周波数の上限または下限においてマージンを持たせた状態で調整を行うことが出来る。
【００６６】
（Ｃｃｈ１、Ｃｃｈ２の調整）
Ｃｐｒ１、Ｃｐｒ２の調整終了後、次にＣｃｈ１、Ｃｃｈ２の調整を行う。
なお、この調整は、ここではＣｐｒ１、Ｃｐｒ２の調整シーケンス終了直後に行うものとする。ただし、Ｃｐｒ１、Ｃｐｒ２とＣｃｈ１、Ｃｃｈ２の調整は独立していてもよい。
【００６７】
（調整例１）
図７は、Ｃｃｈ１、Ｃｃｈ２の調整処理の第１の調整例を示すフローチャートである。
【００６８】
設定周波数Ｆｄｒに対する初期設定値をＹｃｈ（Ｙｃｒとは別の設定値または同じ設定値）とする。ここでは、調整フローを分かりやすくするために、設定値は５ビット（設定値 ０〜３１）、Ｙｃｈ＝１２、測定回数は４回とする。また、設定値からの変化量を、±４、±２、±１、調整最適値を１４とする。ここで、変化量±４とは、図４でＹｃｈ＝ＣＴＲＬｃｈ[７：０]＝“００００１１００”＝１２とした時に、ＣＴＲＬｃｈが１２＋４＝１６＝“０００１００００”または、１２−４＝８＝“００００１０００”になることを意味する。そして、設定値が高いほどＳＷαｃｈβの接続数が減るものとする。
【００６９】
実際には、設定値はｚビット（最大値 Ｙｚ）で設定値の変化量は 最大±２^ｗ（ｗは０以上の整数かつ、２^(ｗ+１)≦Ｙｚ＋１）となる。この理由は、２^(ｗ+１)＝Ｙｚ＋１の時｛２^ｗ＋２^(ｗ−１)＋・・・＋２^０｝＝Ｙｚとなり、全ての初期値に対し、全ての調整値を取りうるからである。なお、調整回数を減らすには、最大変化量を±２^ｗより小さな値を選び、かつ変化分をカバーできるようにすればよい。
【００７０】
まず、図５で求められたＣｐｒ１、Ｃｐｒ２と、Ｃｃｈ１、Ｃｃｈ２の初期設定値＝１２を設定し、図１のスイッチ１８１を接続して、基準電圧発生回路１８０より電圧を印加する。また、可変分周回路１２０の分周数は調整シーケンス動作中は分周数を固定とする。ただし、１回の調整シーケンスが終了するごとに分周数は可変できるものとする。ある一定時間待機しＶｃｔｒｌの電位が安定後、カウンタ１７０をリセットし、イネーブル信号を基準としてカウントを開始する。なお、以降では、設定値を変更毎にある一定時間Ｖｃｔｒｌの電位が安定するまで待つものとする。また、図７中では、分かりやすくするために調整シーケンス全てで、分周数は同じにしている。
【００７１】
一定時間カウント後、カウント値Ｂ１を図２のカウント値記憶素子２１０（記憶素子１）に記憶し、カウント期待値Ｂｄと比較する。ここでは、Ｂ１＜Ｂｄとし、Ｂ１−Ｂｄの絶対値｜Ｂ１−Ｂｄ｜を図２の差分値記憶素子２１１（記憶素子２）、差分最小値記憶素子２１２（記憶素子３）に記憶する。また、１回目の測定時のみ初期設定値１２を設定値記憶素子２１３（記憶素子４）に記憶する。そして、設定値に４を加算し、図２の設定値を１６に変更し、カウンタをリセットして再度カウントを行う。
【００７２】
もし分周数を変える場合は、例えば分周数を１／２倍にする場合、差分の絶対値を１／２倍して設定値記憶素子２１３（記憶素子４）に記憶すれば、分周数を可変にした場合でも、そのまま比較が可能となる。これは、２回目以降のカウント値に対しても同じとなる。
【００７３】
２回目のカウント値Ｂ２がＢ２＞Ｂｄとし、Ｂ２−Ｂｄの絶対値｜Ｂ２−Ｂｄ｜を求め差分値記憶素子２１１（記憶素子２）に記憶する。このとき、｜Ｂ１−Ｂｄ｜と｜Ｂ２−Ｂｄ｜の大小比較を行い、｜Ｂ１−Ｂｄ｜＞｜Ｂ２−Ｂｄ｜のときに｜Ｂ２−Ｂｄ｜を、｜Ｂ１−Ｂｄ｜≦｜Ｂ２−Ｂｄ｜のときに｜Ｂ１−Ｂｄ｜を差分最小値記憶素子２１２（記憶素子３）に記憶する。また、この時の設定値を設定値記憶素子２１３（記憶素子４）に記憶する。図７のフローチャートの場合、差分最小値記憶素子２１２（記憶素子３）に｜Ｂ２−Ｂｄ｜の値、設定値記憶素子２１３（記憶素子４）に設定値１６を記憶する。カウンタ１７０をリセットし、設定値を２減算し３回目のカウントを行う。
【００７４】
同様にして、３回目のカウント値Ｂ３はＢ３＜Ｂｄとなり、｜Ｂ２−Ｂｄ｜＞｜Ｂ３−Ｂｄ｜となる。よって、記憶素子３の値は｜Ｂ３−Ｂｄ｜に書き換えられ、記憶素子４の値は１４に書き換わる。そして、設定値に１を加算して設定値を１５に変更する。
【００７５】
通常の逐次比較の場合、３回目のカウント後、特許文献１のように最小単位１を加算もしくは減算してＣｃｈ１、Ｃｃｈ２の調整を終える。この場合、調整値は１５となる。しかし、実はこの方法では誤差が必ず±１発生する。その理由を図８に示す。
【００７６】
図８のように、調整値１４の時にカウント期待値と測定カウント値の差分の絶対値が一番小さい場合は、調整値１５が最適でなく、１４が最適値となることは明らかである。さらに、調整値１４の時のカウント期待値の差分が小さい場合、カウンタのイネーブル信号のタイミングや、供給クロックの絶対値からのずれ、基準電圧回路の出力電圧のゆらぎ、ＶＣＯのプッシング特性による発振周波数のゆらぎなどの要因により、カウント誤差がカウント期待値と測定カウント値の差分よりも大きくなると、調整を掛けるごとに調整値が１３になったり１５になったりしてしまう。これはＫｖｃｏ値が小さく、調整値を１変更した時の周波数差が大きい場合、ロック時のＶＣＯ制御電圧のばらつきが、より大きくなることを意味する。
【００７７】
例えば、Ｋｖｃｏが１０ＭＨｚ／Ｖで、調整値が１異なると同じ制御電圧Ｖｃｔｒｌでの発振周波数の差分が３ＭＨｚある場合を考える。このとき、調整値が１３の場合は、ロック時のＶｃｔｒｌが調整値１４の時より＋０．３Ｖ、調整値１５の場合は、−０．３Ｖとなり、制御電圧のばらつきが０．６Ｖにもなる。一般的にチャージポンプの実用動作範囲は、電源電圧−１Ｖ程度で、携帯端末向け半導体集積回路の電源電圧は２．８Ｖ程度のため、２．８−１＝１．８Ｖとなる。上記より、調整ごとに実動作範囲の１／３ものばらつきになることが分かる。ロック時の制御電圧のずれ分も考慮すると、温度変動に対するマージンはほとんどなくなる。この調整値のばらつきは、本発明で取り上げたカウンタを用いる方式に限らず、特許文献１で示されるような電圧比較方式でも発生する。例として、電圧比較回路で発生するオフセット電圧のばらつきが考えられる。
【００７８】
なお、繰り返し調整誤差を減らすためには、期待値に対し測定誤差が十分小さくなるように測定時間を長くすれば良い。測定誤差については、設計段階である程度見積もることも可能であるが、測定時間を外部もしくは内部で変更可能にしておけば、見積りが外れた場合でも対応が可能となる。本発明では、測定時間を可変できる機構を設けており、測定誤差と測定時間を最適化できるようにしている。さらに、上記ではカウント期待値Ａｄを固定にして説明したが、周波数変化が大きい時には、分周回路分周数を小さくすることで、全体の調整時間を減らすことができる。
【００７９】
本発明では、測定を１回追加し、設定値１５でも測定を行う。その時のカウント値をＢ４とし、測定の結果が｜Ｂ３−Ｂｄ｜＜｜Ｂ４−Ｂｄ｜になったとする。この場合、差分最小値記憶素子２１２（記憶素子３）の値は｜Ｂ３−Ｂｄ｜のまま書き換えられず、設定値記憶素子２１３（記憶素子４）の値は１４から書き換わらない。そして、測定終了後、設定値は１５から設定値記憶素子２１３（記憶素子４）の１４に書き換えられ、Ｃｃｈ１、Ｃｃｈ２の調整が完了する。この後、スイッチ１８１をＯＦＦし、スイッチ１４１をＯＮしてループを接続し、ロック動作を開始する。
【００８０】
上記の説明から、カウント値の差分の絶対値を比較し、最小となる差分値とその設定値記憶していることが分かる。これは、設定値を四捨五入することと等価である。つまり、調整最適値をＹｎとすると、本発明による最大調整誤差は、最小調整単位１の時にその半分の０．５となる。つまり、ＹｎはＹｎ−０．５＜Ｙｎ≦Ｙｎ＋０．５の関係が成り立つ。
【００８１】
よって、誤差は＋１または−１のいずれかであり、ＹｎとＹｎ＋１または、ＹｎとＹｎ−１の２つの値しか取りえない事が分かる。例として、最適値が１４の場合を示したが、この調整法では最適値が５〜１９に含まれる場合、全ての調整値に対して最適な調整値が得られることを示している。
【００８２】
上記を数式で一般化すると、次のように表される。
【００８３】
電圧制御発振回路１１０の発振周波数変化量の絶対値｜Δｆ｜が最小となるときに、制御回路１９０より設定される、１１０に含まれるスイッチまたはバラクタの接続数を決める設定値の最小差分単位において、カウンタ１７０でのカウント時間をＴとしたとき、図２に示される制御回路１９０内の演算回路にて計算される、カウント差分値の絶対値｜ΔＭ｜が、｜ΔＭ｜＞Ｔ／（２×Ｋ）×｜Δｆ｜（Ｋは、分周手段を構成する分周回路１２０に含まれるプリスケーラの分周数）の関係を満たすカウント時間Ｔを設定すればよい。これは図８から分かるように、｜Δｆ｜の１／２周波数をカウント値から識別できればよいことから導かれる。
【００８４】
最適値がこの範囲外であれば、測定回数を増やして、±８、±１６の場合も考えればよい。ただし、加算もしくは減算した結果が０〜３１になる必要がある。調整周波数の最大値及び最小値近傍、もしくは加減算値によってはオーバーフローまたはアンダーフローが発生するが、その場合の調整処理の例を以下に示す。
【００８５】
（調整例２）
図９は、Ｃｃｈ１、Ｃｃｈ２の調整処理の第１の調整例を示すフローチャートである。
【００８６】
初期設定値を２８、設定最大値を３１（５ビット）、調整最適値を２９、測定回数は５回とする。なお、最小値の場合も最大値の時と同様になる。
【００８７】
図９で２回目の測定時には、そのまま加算すると２８＋８＝３６となってしまう。しかし、設定値の最大値は３１であるため、これ以上の値を設定するとオーバーフローを起こす。そのため、オーバーフローを起こした場合は最大値３１を設定するように処理を行えばよい。このフローでは、４回目の測定時の設定値２９での誤差が最小となるため、５回目の測定後、調整最適値２９を書き込んで調整シーケンスが終了する。
【００８８】
また、図９で初期設定値２８で調整最適値も２８であるとする。図８の説明でも出てきたが、測定誤差により間違った大小関係を判定する場合がある。この場合、間違った判定をし、調整値２０を選択したとする。単純な逐次比較の場合、図９のフローから設定値２７を選択して終了する。その時、最適値に対して−１の誤差が生じる。しかし、本発明の場合、測定したカウント値Ｂｎ（ｎ＝１〜５）とカウント期待値Ｂｄとの差分の絶対値｜Ｂｎ−Ｂｄ｜の最小値とそれを満たす設定値を記憶素子に記憶しているため、５回目の測定後、初期設定値２８を調整最適値として書き込んで終了する。この時、誤差は０となり、最適な調整となる。このことから、測定誤差に強い制御方法になっていることが分かる。
【００８９】
測定回数を増やして変化量を増やした場合、測定値とカウント期待値の差分が大きくなる。そのため、カウンタのビット数は差分が大きい場合でも検出できるように決める必要がある。
【００９０】
この他に、分周回路の動作限界付近で、設定値を最大にした場合に分周回路の誤動作などによりカウント値が実際よりも多くなったり、場合によっては分周できずカウント値が０になる場合も想定される。前者の場合は、本発明では、誤差の最小値を記憶しているため、このような測定値は記憶されずに破棄される。このため、間違った値が書き込まれることは無い。
【００９１】
また、後者の場合は、本発明のフローの場合、調整値が最大値に張り付いて調整が終わるため、結果として、初期設定値もしくは、最大値を含む動作上限付近の設定値を返すことになる。
【００９２】
しかしながら、本発明の説明例ではＣｐｒ１、Ｃｐｒ２が初期設定値Ｘｐｒと異なる値のＸｆを返すため、半導体プロセスや素子のばらつきの調整が、Ｃｃｈ１とＣｃｈ２の最小調整単位未満まで一致している場合は除いて、Ｃｃｈ１とＣｃｈ２が初期設定値になることはほとんどない。また、最大値を含む動作上限付近の設定値を返す場合は正常にロックしない。
【００９３】
従って、このようなサンプルは、工場検査時にＣｃｈ１とＣｃｈ２の調整最適値を読み出すか、ＶＣＯ制御電圧Ｖｃｔｒｌを測定する、もしくはその両方を行えば容易に不良判定することができ、不良サンプルとして除外することが出来る。さらに、図１の回路にロック検出回路を入れておき、その信号をレジスタなどで読み出せば、確実に不良サンプルを検出できる。
【００９４】
図７、図９より任意の設定値に対して、設定値Ｙｎ（最大値Ｙｚ）で設定値の変化量が最大±２^ｗ（ｗは０以上の整数かつ、２^(ｗ+１)≦Ｙｚ＋１）であり、１回の変化量が±２^ｗ、±２^(ｗ−１)、・・・、±２^０と変化すれば、全ての初期値に対し、全ての調整値を取りうることが出来る。この時、ＳＷｐｒ１もしくはＳＷｐｒ２の場合と同様に、設定値と容量値の関係が単調変化（単調増加または単調減少）となるＳＷｃｈ１若しくはＳＷｃｈ２の接続数を決めればよい。
【００９５】
キャパシタの接続数が変わると、電圧制御可変容量ダイオード（バラクタ）の寄与度が変わり、電圧制御発振回路のゲイン値であるＫｖｃｏが変化するため、バラクタの容量値を変化させ、設定値に対して電圧制御発振回路のゲイン値Ｋｖｃｏがなるべく変動しないように調整をする必要が生じる。以下では、図３の構成の場合で説明する。
【００９６】
具体的には、２つの方法が考えられる。一つ目は、図３の一定電位Ｖｒｅｆに接続されているＶＲ３及びＶＲ４に対し、設定周波数に応じて、Ｖｒｅｆ電位を変化させておいてから、図３のＣｐｒ１、Ｃｐｒ２、Ｃｃｈ１及びＣｃｈ２を調整する方法である。二つ目はＣｃｈ１及びＣｃｈ２の調整最適値を求めた後、基準電圧発生回路１８０の電圧を変化させて、２つもしくはそれ以上の電位での発振周波数をカウンタ１７０で計測して求め、演算によりＫｖｃｏ値を求めてから、図３のＶＲ３およびＶＲ４に接続するＶｒｅｆ電位を変化させ、Ｋｖｃｏ値を補正する方法である。
【００９７】
後者の方が、測定が別途必要なため、調整時間が延びるが精度は高くなる。どちらの方法を採用するかは、搭載した半導体集積回路に含まれる、周波数シンセサイザに要求されているＫｖｃｏ値の補正精度がどの程度必要なのかで判断すればよい。
【００９８】
本発明では、測定時間と測定回数を外部もしくは内部の設定及び、設定値の変化量で可変できるようにし、それぞれの半導体集積回路に応じて、最適な調整を行うことを可能にしている。この組み合わせを増やすと、カウンタ期待値がその分増えるが、携帯端末向け地上波デジタル放送を受信するために用いられる半導体集積回路や、携帯電話の高周波信号送受信用途に用いられる半導体集積回路では、ある決められた周波数間隔で発振周波数を設定するため、テーブルを用意しなくても、カウンタ期待値を計算で求めることにより、制御回路面積の増大を抑えることができる。
【００９９】
本例では、周波数調整用のキャパシタに限定して誤差を抑える手法を述べたが、半導体プロセスや素子のばらつき調整用のキャパシタについても調整してもよい。
【０１００】
［第２の例］
本発明の第２の実施の形態を、図１０〜図１１に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【０１０１】
図１０は、電圧制御発振回路（ＶＣＯ）１１０のＬＣ共振部の構成例を示す。
【０１０２】
電源端子ＶＤＤとＮ１の間に接続されたインダクタンス素子Ｌ１、ＶＤＤとＮ２の間に接続されたインダクタンス素子Ｌ２、Ｎ１とＮ３の間に接続されたＣ１、Ｎ２とＮ４の間に接続されたＣ２、Ｎ３と接地電位に接続されたＲ１、Ｎ４と接地電位に接続されたＲ２、Ｎ３とＶＣＯ制御電圧入力Ｖｃｔｒｌの間に接続された電圧制御可変容量ダイオード（バラクタ）ＶＲ１、Ｎ４とＶＣＯ制御電圧入力Ｖｃｔｒｌの間に接続されたバラクタＶＲ２、Ｎ３と制御電圧電位ＣＴＲＬｃｈに接続された発振周波数調整用ＶＲｃｈ１及びＮ４と制御電圧電位ＣＴＲＬｃｈに接続された発振周波数調整用ＶＲｃｈ２の集合体で構成されたＶＲｃｈＵｎｉｔと、Ｎ１と接地電位間に直列に接続された半導体プロセスや素子のばらつきの調整用キャパシタＣｐｒ１及びスイッチＳＷｐｒ１で構成された集合体と、Ｎ２と接地電位間に直列に接続された半導体プロセスや素子のばらつきの調整用キャパシタＣｐｒ２およびＳＷｐｒ２で構成された集合体をまとめたＣｐｒＵｎｉｔから構成されている。
【０１０３】
なお、Ｌ１＝Ｌ２、Ｃ１＝Ｃ２、Ｒ１＝Ｒ２、ＶＲ１＝ＶＲ２、Ｃｐｒ１＝Ｃｐｒ２であり、ＣＴＲＬｃｈに接続するＶＲｃｈ１とＶＲｃｈ２、キャパシタＣｐｒ１とＣｐｒ２、および、スイッチＳＷｐｒ１とＳＷｐｒ２の個数は等しい。ただし、ＣＴＲＬｃｈはＶＲｃｈ１とＶＲｃｈ２の個数分の本数が存在し、対をなす各ＶＲｃｈ１とＶＲｃｈ２に対して対ごとに接続電位が異なる。また、ＶＣＯ発振出力ＶｏｕｔはＮ２から取り出すか、Ｎ１およびＮ２から取り出すものとする。
【０１０４】
図１１は、図１０に示す電圧制御発振回路（ＶＣＯ）１１０におけるＣｐｒＵｎｉｔ、および、ＶＲｃｈＵｎｉｔの詳細な回路構成を示した１例である。
【０１０５】
ここでは、ＣＴＲＬｐｒは３ビット、ＣＴＲＬｃｈは８ビットの場合を示している。Ｃαｐｒβ（α、β＝０、１・・・）とＶＲαｃｈβについては、前述した図４と同様である。各ＶＲαｃｈβについては、設定周波数間隔の最小値または作製可能な、基準電圧生成回路の基準電圧を印加した時のバラクタ素子容量値を基準として定めてシミュレーションなどを元にして求めればよい。ＣαｐｒβはＶＲ０ｃｈβのγ倍（γは正の数）で決めておけば、容量値を決めやすい。
【０１０６】
図１０のＣｐｒ１、Ｃｐｒ２の調整方法は、前述した図３の場合と同様になり、図１１のＣｐｒＵｎｉｔのＣＴＲＬｐｒの値を変化させ、ＳＷαｐｒβ（α、β＝０、１、・・・）の接続を切り替えることによって行う。
【０１０７】
図１０の回路の動作は、前述した図３の一定電位Ｖｒｅｆに接続されているバラクタを追加することにより、第１の例で説明した内容と同様な補正方法により、Ｋｖｃｏを補正することができる。
【０１０８】
図１０のバラクタの調整方法は、前述した第１の例と同様であり、ＣＴＲＬｃｈの接続電位を任意の電位（例えば、電源電位及び接地電位）に接続することにより、バラクタＶＲｃｈ１およびＶＲｃｈ２の容量を変化させ、前述した図７、図９の調整処理のフローチャートと同様な調整処理を行うことにより、最適なＣＴＲＬｃｈの接続電位を求めることができる。
【０１０９】
また、前述した第１の例の図３の構成、又は、本例の図１０の構成であっても、電源投入時の温度にて調整を掛けることにより、素子値の温度によるずれも吸収することができる。
【０１１０】
つまり、電源投入時の温度で一度調整を掛けておき、本発明で示したＣｐｒ１、Ｃｐｒ２の調整値を保持して、二度目以降でＣｈ１、Ｃｃｈ２のみを調整することにより、調整時間の短縮と共に、温度変化に対するマージンをより多く取れることがわかる。
【０１１１】
さらに、可変分周回路１２０から取り出す分周信号の周波数を上げれば、より短時間で調整可能となるため、調整時間が短いアプリケーションに対しても有効となる。
【産業上の利用可能性】
【０１１２】
本発明に係る半導体集積回路は、調整回路の面積を抑え、かつ調整誤差の少ない電圧制御発振回路（ＶＣＯ）の調整が必要とされる半導体集積回路に最適である。また、本発明に係る発振周波数の制御方法は、例えば、高精度の容量素子の調整を必要とするフィルタや位相調整回路にも応用することができる。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１の実施の形態である、発振回路を内蔵した半導体集積回路としての周波数シンセサイザの構成例を示すブロック図である。
【図２】図１の周波数シンセサイザの制御回路の構成例を示すブロック図である。
【図３】電圧制御発振回路（ＶＣＯ）のＬＣ共振部の１例を示す回路図である。
【図４】図３の回路の詳細な構成例を示す回路図である。
【図５】半導体プロセスや素子のばらつき調整用キャパシタの調整処理を示すフローチャートである。
【図６】半導体プロセスや素子のばらつき調整用キャパシタ調整前後の発振可能周波数範囲の変化を示す説明図である。
【図７】設定周波数調整用キャパシタの調整処理のフローチャートを示す説明図である。
【図８】単純な逐次比較によって誤差が大きくなる例を示す説明図である。
【図９】設定周波数が調整周波数の最大値に近い場合の設定周波数調整用キャパシタの調整処理のフローチャートを示す説明図である。
【図１０】本発明の第２の実施の形態である、電圧制御発振回路（ＶＣＯ）のＬＣ共振部の１例を示す回路図である。
【図１１】図１０の回路の詳細な構成例を示す回路図である。
【符号の説明】
【０１１４】
１ 半導体集積回路
１１０ 電圧制御発振回路（ＶＣＯ）
１２０ 可変分周回路
１３０ 位相周波数比較器
１４０ チャージポンプ本体
１４１ スイッチ回路
１５０ チャージポンプ回路
１６０ ループフィルタ
１７０ カウンタ
１８０ 基準電圧発生回路
１８１ スイッチ回路
１９０ 制御回路
２０１ カウント期待値生成回路
２０２ カウント差分値演算回路
２０３ 差分値比較回路
２０４ 設定値生成回路
２１０ カウント値記憶素子
２１１ 差分値記憶素子
２１２ 差分最小値記憶素子
２１３、２１４、２１５ 設定値記憶素子
２２０ 制御信号生成回路
【特許請求の範囲】
【請求項１】
複数の可変容量素子群を有し、所定の発振周波数からなる信号を出力するＬＣ共振型の電圧制御発振手段と、
前記電圧制御発振手段から出力された信号を可変または固定分周する分周手段と、
基準電圧を発生する基準電圧発生手段と、
前記分周された分周信号が比較信号と位相周波数比較されて得られた結果信号、又は、前記発生された基準電圧を出力するための出力の切替えを行う切替手段と、
前記出力切替えによって、前記基準電圧がループフィルタを介して前記電圧制御発振手段に入力されたときに、前記分周手段から出力される分周信号の分周発振周波数に相当するカウント値を検出するカウント手段と、
前記検出されたカウント値を基準カウント値と比較した比較結果に基づいて、前記電圧制御発振手段を構成する前記複数の可変容量素子群の中の所定の可変容量素子群に対して所定の容量値を設定する制御手段と
を具えたことを特徴とする半導体集積回路。
【請求項２】
前記制御手段は、
前記検出されたカウント値を、所定の周波数に対応するカウント期待値と比較する比較手段と、
前記カウント比較結果に応じて、前記電圧制御発振手段を構成する所定の可変容量素子群に対して所定の容量値を設定する容量値設定手段と
を含むことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記電圧制御発振手段は、
周波数選択用の可変容量素子群と、
ばらつき調整用の可変容量素子群と
を含むことを特徴とする請求項１又は２記載の半導体集積回路。
【請求項４】
前記制御手段は、
前記電圧制御発振手段の複数の可変容量素子群をそれぞれ独立して所定の容量値に設定することにより、半導体プロセス又は素子のばらつきによって発生した該電圧制御発振手段の発振周波数のずれ量を補正する手段
を含み、前記ばらつき調整用の可変容量素子群を周波数選択用の可変容量素子群よりも前に調整することを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記制御手段は、
前記容量値設定手段で設定される設定値の変化量に応じて、前記分周信号の分周発振周波数及びカウント時間を可変する手段
を含むことを特徴とする請求項２記載の半導体集積回路。
【請求項６】
前記制御手段は、
発振周波数の変化量の絶対値｜Δｆ｜が最小となる、所定の設定値の最小差分単位において、カウント時間をＴとしたとき、
前記分周信号の分周発振周波数に相当するカウント値と前記カウント期待値との差分値の絶対値｜ΔＭ｜が、｜ΔＭ｜＞Ｔ／（２×Ｋ）×｜Δｆ｜（Ｋは、前記分周手段を構成する分周回路に含まれるプリスケーラの分周数）を満たすカウント時間を設定する手段
を含むことを特徴とする請求項１ないし５のいずれかに記載の半導体集積回路。
【請求項７】
前記制御手段は、
前記選択された可変容量素子群を構成する各可変容量素子の容量値に応じて、電圧制御可変ダイオード（バラクタ）の容量値を変化させ、前記設定値に対して前記電圧制御発振手段のゲイン値Ｋｖｃｏを一定に調整する手段
を含むことを特徴とする請求項１ないし６のいずれかに記載の半導体集積回路。
【請求項８】
前記制御手段は、
前記容量値の設定値をｚビット（最大値Ｙｚ、Ｙｚは０以上の整数）とし、
該設定値の変化量を±２^ｗ（ｗは０以上の整数、かつ、２^(ｗ+１)≦Ｙｚ＋１）としたとき、該条件を満たす所定の初期値に対して、全ての調整値、若しくは、所定の範囲内の調整値をとる手段
を含むことを特徴とする請求項１ないし７のいずれかに記載の半導体集積回路。
【請求項１】
複数の可変容量素子群を有し、所定の発振周波数からなる信号を出力するＬＣ共振型の電圧制御発振手段と、
前記電圧制御発振手段から出力された信号を可変または固定分周する分周手段と、
基準電圧を発生する基準電圧発生手段と、
前記分周された分周信号が比較信号と位相周波数比較されて得られた結果信号、又は、前記発生された基準電圧を出力するための出力の切替えを行う切替手段と、
前記出力切替えによって、前記基準電圧がループフィルタを介して前記電圧制御発振手段に入力されたときに、前記分周手段から出力される分周信号の分周発振周波数に相当するカウント値を検出するカウント手段と、
前記検出されたカウント値を基準カウント値と比較した比較結果に基づいて、前記電圧制御発振手段を構成する前記複数の可変容量素子群の中の所定の可変容量素子群に対して所定の容量値を設定する制御手段と
を具えたことを特徴とする半導体集積回路。
【請求項２】
前記制御手段は、
前記検出されたカウント値を、所定の周波数に対応するカウント期待値と比較する比較手段と、
前記カウント比較結果に応じて、前記電圧制御発振手段を構成する所定の可変容量素子群に対して所定の容量値を設定する容量値設定手段と
を含むことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記電圧制御発振手段は、
周波数選択用の可変容量素子群と、
ばらつき調整用の可変容量素子群と
を含むことを特徴とする請求項１又は２記載の半導体集積回路。
【請求項４】
前記制御手段は、
前記電圧制御発振手段の複数の可変容量素子群をそれぞれ独立して所定の容量値に設定することにより、半導体プロセス又は素子のばらつきによって発生した該電圧制御発振手段の発振周波数のずれ量を補正する手段
を含み、前記ばらつき調整用の可変容量素子群を周波数選択用の可変容量素子群よりも前に調整することを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記制御手段は、
前記容量値設定手段で設定される設定値の変化量に応じて、前記分周信号の分周発振周波数及びカウント時間を可変する手段
を含むことを特徴とする請求項２記載の半導体集積回路。
【請求項６】
前記制御手段は、
発振周波数の変化量の絶対値｜Δｆ｜が最小となる、所定の設定値の最小差分単位において、カウント時間をＴとしたとき、
前記分周信号の分周発振周波数に相当するカウント値と前記カウント期待値との差分値の絶対値｜ΔＭ｜が、｜ΔＭ｜＞Ｔ／（２×Ｋ）×｜Δｆ｜（Ｋは、前記分周手段を構成する分周回路に含まれるプリスケーラの分周数）を満たすカウント時間を設定する手段
を含むことを特徴とする請求項１ないし５のいずれかに記載の半導体集積回路。
【請求項７】
前記制御手段は、
前記選択された可変容量素子群を構成する各可変容量素子の容量値に応じて、電圧制御可変ダイオード（バラクタ）の容量値を変化させ、前記設定値に対して前記電圧制御発振手段のゲイン値Ｋｖｃｏを一定に調整する手段
を含むことを特徴とする請求項１ないし６のいずれかに記載の半導体集積回路。
【請求項８】
前記制御手段は、
前記容量値の設定値をｚビット（最大値Ｙｚ、Ｙｚは０以上の整数）とし、
該設定値の変化量を±２^ｗ（ｗは０以上の整数、かつ、２^(ｗ+１)≦Ｙｚ＋１）としたとき、該条件を満たす所定の初期値に対して、全ての調整値、若しくは、所定の範囲内の調整値をとる手段
を含むことを特徴とする請求項１ないし７のいずれかに記載の半導体集積回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−６７６３５（Ｐ２００７−６７６３５Ａ）
【公開日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願番号】特願２００５−２４９１８５（Ｐ２００５−２４９１８５）
【出願日】平成１７年８月３０日（２００５．８．３０）
【出願人】（５９４０２１１７５）旭化成マイクロシステム株式会社 (57)
【Ｆターム（参考）】
【公開日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願日】平成１７年８月３０日（２００５．８．３０）
【出願人】（５９４０２１１７５）旭化成マイクロシステム株式会社 (57)
【Ｆターム（参考）】
[ Back to top ]