希土類エンハンスト高電子移動度トランジスタ及びその製造方法
【課題】半導体活性領域からの電荷キャリアの脱出を阻止して、電荷キャリアのより有効な閉じ込めを示すＨＥＭＴを提供する。
【解決手段】希土類添加物をドープされた第１のＩＩＩ−Ｖ族真性層２０９ａを備えた高電子移動度トランジスタ（ＨＥＭＴ）２００Ａであって、前記真性層の上に形成された第２のＩＩＩ−Ｖ族真性層２１０ａ及び該第２のＩＩＩ−Ｖ族真性層の上に形成されたＩＩＩ−Ｖ族半導体層２２０も備える。ＨＥＭＴの製造方法は、第１のＩＩＩ−Ｖ族真性層２０９ａを形成し、該第１のＩＩＩ−Ｖ族真性層に希土類添加物をドーピングして絶縁層を形成する。更に前記絶縁層の上に第２のＩＩＩ−Ｖ族真性層２１０ａを形成し、該第２のＩＩＩ−Ｖ族真性層の上にＩＩＩ−Ｖ族半導体層２２０を形成する。前記ＩＩＩ−Ｖ族半導体層と前記第２のＩＩＩ−Ｖ族真性層とのヘテロ接合界面に二次元電子ガス（２ＤＥＧ）２１２が形成される。
【解決手段】希土類添加物をドープされた第１のＩＩＩ−Ｖ族真性層２０９ａを備えた高電子移動度トランジスタ（ＨＥＭＴ）２００Ａであって、前記真性層の上に形成された第２のＩＩＩ−Ｖ族真性層２１０ａ及び該第２のＩＩＩ−Ｖ族真性層の上に形成されたＩＩＩ−Ｖ族半導体層２２０も備える。ＨＥＭＴの製造方法は、第１のＩＩＩ−Ｖ族真性層２０９ａを形成し、該第１のＩＩＩ−Ｖ族真性層に希土類添加物をドーピングして絶縁層を形成する。更に前記絶縁層の上に第２のＩＩＩ−Ｖ族真性層２１０ａを形成し、該第２のＩＩＩ−Ｖ族真性層の上にＩＩＩ−Ｖ族半導体層２２０を形成する。前記ＩＩＩ−Ｖ族半導体層と前記第２のＩＩＩ−Ｖ族真性層とのヘテロ接合界面に二次元電子ガス（２ＤＥＧ）２１２が形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には半導体デバイス及びその製造の技術分野に関する。より詳細には、本発明は高電子移動度トランジスタ及びその製造の技術分野に関する。
【背景技術】
【０００２】
普及している多くの電子デバイス及びシステムは速いスイッチング速度及び大きな電力処理能力を要求し続けている。このような電子デバイス及びシステムの例は、例えばＷ−ＣＤＭＡ（広大域符号分割多重接続）基地局などの無線通信に使用されている半導体ベースのスイッチング装置及び増幅装置である。
【０００３】
デバイス性能の向上要求に対する一つの解決策はヘテロ接合電界効果トランジスタ（ＨＥＦＴ）などの高電子移動度トランジスタの開発及び実現であった。典型的なＨＦＥＴにおいては、二次元電子ガス（２ＤＥＧ）が半導体ヘテロ接合に生成される。２ＤＥＧは高移動性で高濃度の電荷キャリアで満たされる極めて薄い伝導層を表し、これらの電荷キャリアはこの伝導層の二次元方向に容易に移動するが伝導層に垂直の第３次元方向への移動は抑制される。
【０００４】
実際上、ＨＦＥＴが高い周波数及び／又は高い電力で良好に機能する能力は半導体へテロ接合に生成される２ＤＥＧの特性にある程度依存する。特に、電荷キャリアが伝導層に垂直にデバイス基板の方へ移動して薄い伝導層から出る又は分散する場合には、デバイス性能は悪影響を受ける。あいにく、ＨＦＥＴ製造に対する従来の方法は２ＤＥＧ内への最適な電荷キャリア閉じ込めを提供することに失敗しており、また電荷キャリアの閉じ込めを改良しようとして、他の望ましくない結果を生じ、デバイス性能に悪影響を与えている。
【０００５】
従って、半導体活性領域からの電荷キャリアの脱出を阻止して電荷キャリアのより有効な閉じ込めを示すＨＦＥＴのようなＨＥＭＴを提供することによって、上記の従来技術の欠点及び不利益を克服する必要がある。
【発明の概要】
【０００６】
希土類エンハンスト高電子移動度トランジスタ及びその製造方法が図面の少なくとも一つの図に示され及び／又はその少なくとも一つの図と関連して説明され、特許請求の範囲により完全に記述される。
【図面の簡単な説明】
【０００７】
【図１】従来のヘテロ構造電界効果トランジスタ（ＨＦＥＴ）を示すブロック図である。
【図２Ａ】本発明の一実施例による希土類エンハンストＨＦＥＴ構造を示すブロック図である。
【図２Ｂ】本発明の一実施例による、図２Ａの希土類エンハンストＨＦＥＴ構造のより具体的な例を示す。
【図３】本発明の一実施例による、希土類添加物をドープされたＨＦＥＴを製造する方法を示すフローチャートである。
【発明を実施するための形態】
【０００８】
本発明は、希土類エンハンスト高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に関する。本発明は特定の実施例に関して記載するが、添付の特許請求の範囲に特定される本発明の原理は本明細書に記載する本発明の特定の実施例を超えて適用可能であることは明らかである。更に、本発明の説明において、本発明の特徴を不明確にならないように一部の詳細が省略されている。省略された詳細は当業者に通常知られていることである。
【０００９】
本願の図面及びそれらの付随の詳細な説明は本発明の単なる例示的実施例に向けられている。簡潔さのために、本発明の原理を利用する本発明の他の実施例は本願明細書に具体的に記載されないとともに図面に具体的に示されない。特に断りのない限り、図中の同じ又は対応する素子は同じ又は対応する参照番号で示される点に留意されたい。更に、本願の図面は概して正確な寸法比で示されておらず、実際の相対寸法に対応していない。
【００１０】
図１は従来のヘテロ構造電界効果トランジスタ（ＨＦＥＴ）を示すブロック図である。図１の従来の構造１００は、基板１０２、バッファ層１０４、任意選択の通常のドーパントを含む第１の真性砒化ガリウム（ＧａＮ）層１０６、第２の真性ＧａＮ層１１０、二次元電子ガス（２ＤＥＧ）１１２及びＨＥＦＴ１２０を含む。ＨＥＦＴ１２０の電荷キャリアのための伝導チャネルを提供する２ＤＥＧは、ＨＥＦＴ１２０と第２の真性ＧａＮ層１１０との界面により形成されるヘテロ接合に生成される。
【００１１】
２ＤＥＧ１１２は、高移動性で高濃度の電荷キャリアで満たされる極めて薄い伝導チャネルを表し、該チャネル内の電荷キャリアは２ＤＥＧ１１２の２次元方向に自由に移動するが、理想的には２ＤＥＧ１１２に垂直の第３次元方向への移動、例えば第１の真性ＧａＮ層１０６への移動は抑制される。理論的には、第１の真性ＧａＮ層１０６が十分に絶縁性であれば、２ＤＥＧ１１２の電荷キャリアは伝導チャネル内にほぼ完全に閉じ込めることができる。更に、理論的には、完全に形成された第１の真性ＧａＮ層１０６は電荷閉じ込めを確実にする適度な絶縁性層をもたらすことができる。
【００１２】
しかし、従来の実施では、第１の真性ＧａＮ層１０６の形成は第１の真性ＧａＮ層１０６の格子構造に欠陥を導入することが避けられず（図１には欠陥は示されていない）、その結果として２ＤＥＧ１１２から第１の真性ＧａＮ層１０６への望ましくない電荷キャリアリークを生じる。第１の真性ＧａＮ層１０６への電荷キャリアのリークを低減させる従来の方法は、第１の真性ＧａＮ層１０６に通常のドーパント１０８をドーピングすることによって第１の真性ＧａＮ層１０６の絶縁特性を高めるものである。従って、いくつかの従来の実施例では、通常のドーパント１０８（一般に炭素、イオン又はマグネシウムの一つを含む）を第１の真性ＧａＮ層１０６内にドープすることができるが、他の従来の実施例では、通常のドーパントを第１の真性ＧａＮ層１０６内に存在させることはできない。
【００１３】
通常のドーパント１０８は２ＤＥＧ内で発生する電荷キャリアを中和するように作用するが、通常のドーパントとして一般に使用されるドーパントの各種はそれぞれ潜在的に望ましくない結果を導入する。例えば、通常のドーパント１０８が炭素を含む場合には、炭素は第１の真性ＧａＮ層１０６内に深いレベルのトラップを形成する可能性があり、これらのトラップはＧａＮ層１０６により与えられる誘電体バリヤを高めるよりはむしろ導電性にする。また、通常のドーパント１０８がイオンを含む場合には、第１の真性ＧａＮ層１０６の形成中におけるイオンのチャンバ内メモリ効果が慣例のドーパント１０８のテーリングを生じ、第１の真性ＧａＮ層１０６内における通常のドーパント１０８の分布を望みどおりに制御することを困難にする可能性がある。
【００１４】
炭素又はイオンの代わりに、通常のドーパント１０８がマグネシウムを含む場合には、通常のドーパント１０８の活性化の恐れがある。マグネシウムを含む通常のドーパント１０８の活性化は、例えばアニール処理中の加熱により生じ、第１の真性ＧａＮ層１０６をｐ型半導体特性にする可能性がある。従って、２ＤＥＧ１１２から第１のＧａＮ層１０６への電荷のリークを阻止する従来の方法の各々、即ちアンドープの真性ＧａＮ層１０６を用いる方法、又は炭素、イオン又はマグネシウムの一つを含む通常のドーパント１０８を第１の真性ＧａＮ層１０６にドープする方法は所望の結果を最適に達成することに失敗している。
【００１５】
図２Ａ及び図２Ｂに戻り説明すると、図２Ａは従来の構造の利点及び欠点を克服することに成功した本発明の一実施例による希土類エンハンストＨＥＦＴ構造を示す。図２Ａの構造２０００Ａは、基板２０２、バッファ層２０４、第１のＩＩＩ−Ｖ族真性層２０６ａからなる絶縁層２０９ａ、第２のＩＩＩ−Ｖ族真性層２１０ａ、２ＤＥＧ２１２及びＨＦＥＴ２２０を備える。ＨＦＥＴ２２０の電荷キャリアのための伝導チャネルを与える２ＤＥＧ２１２はＨＦＥＴ２２０と第２のＩＩＩ−Ｖ族真性層２１０ａとの界面により形成されるヘテロ接合に生成される。
【００１６】
基板２０２は、例えばサファイヤ、シリコン又は炭化シリコンなどの通常使用されている基板材料とすることができる。図２Ａに示されるように、本実施例では、第１のＩＩＩ−Ｖ族真性層２０６ａは基板２０２上に形成されたバッファ２０４の上に形成される。本実施例は希土類エンハンストＨＭＥＴの一例にすぎず、他の実施例では、バッファ２０４は使用しないことができる点に注意されたい。例えば、基板２０２が第１のＩＩＩ−Ｖ族真性層２０６ａのために適切なネイティブ基板である場合には、この層（即ち層２０６ａ）は基板２０２上に直接形成することができ、バッファ層２０４は完全に除去し得る。しかし、本実施例のように、バッファ層２０４を使用する場合には、バッファ層２０４は第１のＩＩＩ−Ｖ族真性層２０６ａの成長のために適切な環境を提供する材料とし得る。第１のＩＩＩ−Ｖ族真性層２０６ａが、例えばＧａＮのような２元ＩＩＩ−Ｖ族半導体材料である場合には、バッファ層２０４のために適切な材料はＧａＮ、窒化アルミニウム(ＡｌＮ)又は酸化亜鉛（ＺｎＯ）とすることができる。
【００１７】
第１のＩＩＩ−Ｖ族真性層２０６ａ及び第２のＩＩＩ−Ｖ族真性層２１０ａの各々は周期律表のＩＩＩ族及びＶ族から選ばれる元素のいくつかの組み合わせの何れかを含むものとし得る。更に、第１のＩＩＩ−Ｖ族真性層２０６ａ及び第２のＩＩＩ−Ｖ族真性層２１０ａは、いくつかの実施例では同じＩＩＩ−Ｖ族真性材料を含むものとし、他の実施例ではそれぞれ異なるＩＩＩ−Ｖ族真性材料を備えるものとし得る。例えば、第１のＩＩＩ−Ｖ族真性層２０６ａ及び／又は第２のＩＩＩ−Ｖ族真性層２１０ａは、例えば窒化インジウム（ＩｎＮ）、砒化ガリウム（ＧａＡｓ）などの２元半導体、又はＧａＮ、ＡｌＮ又は窒化硼素（ＢＮ）などの広いバンドギャップの２元半導体を含むものとし得る。また、第１のＩＩＩ−Ｖ族真性層２０６ａ及び／又は第２のＩＩＩ−Ｖ族真性層２１０ａは、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）などの３元半導体を含むものとし得る。
【００１８】
第１のＩＩＩ−Ｖ族真性層２０６ａは、その名の通り、例えばアンドープのままであるおかげで真性である。第１のＩＩＩ−Ｖ族真性層２０６ａは、真性ＩＩＩ−Ｖ族材料として名目上真性である。しかし、例えば第１のＩＩＩ−Ｖ族真性層２０６ａのエピタキシャル成長中に生じる殆ど不可避の結晶欠陥の存在のために、第１のＩＩＩ−Ｖ族真性層２０６ａは、ＨＦＥＴ２２０の動作を支持するために実施される際に、最適な絶縁性よりも低い絶縁性になり得る。その結果、その真性絶縁特性を向上させないと、第１のＩＩＩ−Ｖ族真性層２０６ａは従来技術の欠陥と関連する２ＤＥＧ２１２からの電荷キャリアのリークを許容する可能性がある。
【００１９】
しかし、図２Ａに示されるように、本発明によれば、２ＤＥＧ２１２からの電荷キャリアのリークを有利に減少させるために第１のＩＩＩ−Ｖ族真性層２０６ａに希土類添加物２０８をドープして絶縁層２０９ａを生成している。「希土類」は、従来一般に認識されているように、２通り解釈することができる。従って、本発明の目的のためには、希土類元素は、ランタノイド又はアクチノイド系列（それぞれランタン及びアクチニウムは除く）のメンバーであると定義する。換言すれば、ここで使用する希土類元素は、原子番号５８から７１まで及び原子番号９０から１０３までの元素の何れか一つをいう。
【００２０】
希土類添加物２０８は上記の希土類元素の任意の一つ以上を含むことができる。即ち、希土類添加物は、例えばセリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ユウロピウム（ＥＵ）、エルビウム（Ｅｒ）又はツリウム（Ｔｍ）などの単一のほぼ純粋な希土類元素又は２つ以上のほぼ純粋な希土類元素の組み合わせを含むことができる。第１のＩＩＩ−Ｖ族真性層２０６ａ内の希土類添加物２０８の最適濃度は構造２００Ａの具体的な実施の詳細に従って変化し得るが、いくつかの実施例では、希土類添加物２０８の有効濃度は０．０原子パーセントより大で１．０原子パーセント以下の濃度であることが見出された。
【００２１】
本発明の利点及び長所を図２Ｂ及び図３を参照して更に説明する。図２Ｂは本発明の一実施例による図２Ａの希土類エンハンスト構造のより具体的な例を示すが、図３は本発明の一実施例による、希土類添加物をドープされたＨＦＥＴの製造方法のステップを記載するフローチャート３００を示す。当業者に明らかないくつかの詳細及び特徴はフローチャート３００から除かれている。例えば、ステップは一以上のサブステップを含むことができ、また従来知られているように、専用設備又は材料を用いることができる。フローチャート３００のステップ３１０〜３５０は本発明の一実施例を説明するのに十分であるが、本発明の他の実施例はフローチャート３００に示されるステップと異なるステップを使用してよう。
【００２２】
図２Ｂの構造２００Ｂは、図２Ａの構造２００Ａにほぼ対応し、基板２０２、バッファ層２０４、希土類添加物２０８及び２ＤＥＧ２１２を含む（これらはすべて図２Ａに示されている）。加えて、構造２００Ｂは、図２Ａ内の希土類添加物２０８を添加された第１のＩＩＩ−Ｖ族真性層２０６ａを含む絶縁層２０９ａ及び絶縁層２０９ａ上に形成された第２のＩＩＩ−Ｖ族真性層２１０ａにそれぞれ対応する希土類添加物２００８をドープされた第１の真性ＧａＮ層２０６ｂを含む絶縁層２０９ｂ及び絶縁層２０９ｂ上に形成された第２の真性ＧａＮ層２１０ｂを備える。また、図２Ｂには、ＡｌＧａＮ層２２２を第２の真性ＧａＮ層２１０ｂ上に形成してＡｌＧａＮ層２２２と第２の真性ＧａＮ層２１０ｂとのヘテロ接合界面に２ＤＥＧ２１２を生成すること及びソース接点２２４、ドーパント接点２２６及びゲート接点２２８を形成することが示されている。ＡｌＧａＮ層２２２、ソース接点２２４、ドーパント接点２２６及びゲート接点２２８は全体で図２ＡのＨＦＥＴ２２０に対応する。
【００２３】
フローチャート３００のステップ３１０から出発し、図２Ｂを参照して説明すると、フローチャート３００のステップ３１０は、基板の上又は要すれば基板上に形成されたバッファ層の上に第１の真性層をＩＩＩ−Ｖ族２元半導体材料で形成するものである。図２Ｂにおいて、ステップ３１０は、基板２０２の上に又は要すれば基板２０２上に形成されたバッファ層２０４の上に第１の真性ＧａＮ層２０６ｂを形成することに相当する。現在のところ、ＧａＮ形成用のネイティブ基板は入手できないため、図２Ｂに示す実施例はバッファ層２０４を含むものとして実施することができる。しかし、ＧａＮの形成に適切な基板が開発されたときは、構造２Ｂに対応する本発明のいくつかの実施例はバッファ２０４を含まないものとし得ることが想定される。
【００２４】
本実施例は第１の真性層をＩＩＩ−Ｖ族２元半導体、例えばＧａＮを備えるものとして示しているが、一般には、第１の真性層は任意の適切なＩＩＩ−Ｖ族材料を備えるものとし得る。図２Ｂの第１の真性層、例えば真性ＧａＮ層２０６ｂは、ステップ３１０において、多数の通常の製造技術のいずれかを用いて形成することができる。例えば、第１の真性ＧａＮ層２０６ｂは、２〜３の適切な形成技術の例を挙げると、分子ビームエピタキシ（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）又はハイドライド気相エピタキシ（ＨＶＰＥ）を用いて形成することができる。
【００２５】
次に図３のステップ３２０に進み、フローチャート３００のステップ３２０は、第１の真性層に希土類添加物をドープして絶縁層を生成する。図２Ｂを参照すると、ステップ３２０は、第１の真性ＧａＮ層２０６ｂに希土類添加物２０８をドープして絶縁層２０９ｂそ生成することに相当する。第１の真性ＧａＮ層２０６ｂへの希土類添加物２０８のドーピングは、例えばその場で続けることができ、またイオン注入により続けることができる。第１の真性ＧａＮ層２０６ｂから絶縁層２０９を生成するための希土類添加物２０８の有効ドーピング濃度は、例えば０．０原子パーセントから１．０原子パーセント（１．０を含む）の範囲内の希土類添加物濃度を含むことができる。
【００２６】
フローチャート３００のステップ３３０は、絶縁層の上に第２の真性層をＩＩＩ−Ｖ族２元半導体材料で形成する。図２Ｂの実施例では、ステップ３３０は、絶縁層２０９ｂの上に第２の真性ＧａＮ層２１０ｂを形成することに相当する。本実施例はステップ３３０の第２の真性層をＩＩＩ−Ｖ族２元半導体を備えるもの、例えば第２の真性ＧａＮ層２１０ｂとして示すが、一般には、第２の真性層は任意の適切なＩＩＩ−Ｖ族半導体材料を備えるもの、例えばＩＩＩ−Ｖ族３元半導体を備えるものとすることができる。
【００２７】
次にフローチャート３００のステップ３４０に進み、ステップ３４０は、図２Ｂに示されるように、第２の真性ＧａＮ層２１０ｂの上にＡｌＧａＮ層２２２を形成することに相当する。更に図２Ｂに示されるように、ＡｌＧａＮ層２２２と第２の真性ＧａＮ層２１０ｂの組み合わせはそれらの界面で形成されるヘテロ接合に２ＤＥＧ２１２を生成する結果をもたらす。同様に、本実施例は、ステップ３４０において、ＩＩＩ−Ｖ族３元半導体層、例えばＡｌＧａＮ層２２２の形成について記載するが、ステップ３４０は、ステップ３３０で形成される下側の第２の真性層と結合してその界面に２ＤＥＧ２１２を生成し得る任意の適切なＩＩＩ−Ｖ族半導体層の形成を含むことができる。
【００２８】
ステップ３４０に続いて、希土類エンハンストＨＦＥＴ構造２００Ｂの製造は、ステップ３５０において、ＩＩＩ−Ｖ族３元半導体層の上にゲート、ソース及びドーピング接点を形成する。図２Ｂを参照すると、ステップ３５０は、ＡｌＧａＮ層２２２の上へのゲート接点２２８、ソース接点２２４及びドーピング接点２２２の形成に相当する。図３のフローチャート３００に示されるステップ３１０から３５０の結果として、電荷キャリアのリークの減少を示すＨＦＥＴ構造、より一般的にはＨＭＥＴ構造が提供される。フローチャート３００と関連して明確に説明されないが、本方法の他の実施例は、例えばアニールなどの他の処理を含んでよい。アニールは、ステップ３２０における絶縁層の生成のための第１の真性層への希土類添加物のドーピングをイオン注入により進める実施例において特に望ましい。
【００２９】
本発明の以上の説明から、本発明の範囲から離れることなく本発明の概念を実現するために多くの技術を使用できることが明らかである。更に、本発明を所定の実施例と関連して記載したが、本発明の精神及び範囲から離れることなく構造及び細部に種々の変更を加えることができることは当業者に認識されよう。記載した実施例はすべての点で説明のためであり、限定のためではない。本発明は本明細書に記載された特定の実施例に限定されず、本発明の範囲から離れることなく多くの再配置、変更及び置換が可能であることも理解されたい。
【技術分野】
【０００１】
本発明は、一般には半導体デバイス及びその製造の技術分野に関する。より詳細には、本発明は高電子移動度トランジスタ及びその製造の技術分野に関する。
【背景技術】
【０００２】
普及している多くの電子デバイス及びシステムは速いスイッチング速度及び大きな電力処理能力を要求し続けている。このような電子デバイス及びシステムの例は、例えばＷ−ＣＤＭＡ（広大域符号分割多重接続）基地局などの無線通信に使用されている半導体ベースのスイッチング装置及び増幅装置である。
【０００３】
デバイス性能の向上要求に対する一つの解決策はヘテロ接合電界効果トランジスタ（ＨＥＦＴ）などの高電子移動度トランジスタの開発及び実現であった。典型的なＨＦＥＴにおいては、二次元電子ガス（２ＤＥＧ）が半導体ヘテロ接合に生成される。２ＤＥＧは高移動性で高濃度の電荷キャリアで満たされる極めて薄い伝導層を表し、これらの電荷キャリアはこの伝導層の二次元方向に容易に移動するが伝導層に垂直の第３次元方向への移動は抑制される。
【０００４】
実際上、ＨＦＥＴが高い周波数及び／又は高い電力で良好に機能する能力は半導体へテロ接合に生成される２ＤＥＧの特性にある程度依存する。特に、電荷キャリアが伝導層に垂直にデバイス基板の方へ移動して薄い伝導層から出る又は分散する場合には、デバイス性能は悪影響を受ける。あいにく、ＨＦＥＴ製造に対する従来の方法は２ＤＥＧ内への最適な電荷キャリア閉じ込めを提供することに失敗しており、また電荷キャリアの閉じ込めを改良しようとして、他の望ましくない結果を生じ、デバイス性能に悪影響を与えている。
【０００５】
従って、半導体活性領域からの電荷キャリアの脱出を阻止して電荷キャリアのより有効な閉じ込めを示すＨＦＥＴのようなＨＥＭＴを提供することによって、上記の従来技術の欠点及び不利益を克服する必要がある。
【発明の概要】
【０００６】
希土類エンハンスト高電子移動度トランジスタ及びその製造方法が図面の少なくとも一つの図に示され及び／又はその少なくとも一つの図と関連して説明され、特許請求の範囲により完全に記述される。
【図面の簡単な説明】
【０００７】
【図１】従来のヘテロ構造電界効果トランジスタ（ＨＦＥＴ）を示すブロック図である。
【図２Ａ】本発明の一実施例による希土類エンハンストＨＦＥＴ構造を示すブロック図である。
【図２Ｂ】本発明の一実施例による、図２Ａの希土類エンハンストＨＦＥＴ構造のより具体的な例を示す。
【図３】本発明の一実施例による、希土類添加物をドープされたＨＦＥＴを製造する方法を示すフローチャートである。
【発明を実施するための形態】
【０００８】
本発明は、希土類エンハンスト高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に関する。本発明は特定の実施例に関して記載するが、添付の特許請求の範囲に特定される本発明の原理は本明細書に記載する本発明の特定の実施例を超えて適用可能であることは明らかである。更に、本発明の説明において、本発明の特徴を不明確にならないように一部の詳細が省略されている。省略された詳細は当業者に通常知られていることである。
【０００９】
本願の図面及びそれらの付随の詳細な説明は本発明の単なる例示的実施例に向けられている。簡潔さのために、本発明の原理を利用する本発明の他の実施例は本願明細書に具体的に記載されないとともに図面に具体的に示されない。特に断りのない限り、図中の同じ又は対応する素子は同じ又は対応する参照番号で示される点に留意されたい。更に、本願の図面は概して正確な寸法比で示されておらず、実際の相対寸法に対応していない。
【００１０】
図１は従来のヘテロ構造電界効果トランジスタ（ＨＦＥＴ）を示すブロック図である。図１の従来の構造１００は、基板１０２、バッファ層１０４、任意選択の通常のドーパントを含む第１の真性砒化ガリウム（ＧａＮ）層１０６、第２の真性ＧａＮ層１１０、二次元電子ガス（２ＤＥＧ）１１２及びＨＥＦＴ１２０を含む。ＨＥＦＴ１２０の電荷キャリアのための伝導チャネルを提供する２ＤＥＧは、ＨＥＦＴ１２０と第２の真性ＧａＮ層１１０との界面により形成されるヘテロ接合に生成される。
【００１１】
２ＤＥＧ１１２は、高移動性で高濃度の電荷キャリアで満たされる極めて薄い伝導チャネルを表し、該チャネル内の電荷キャリアは２ＤＥＧ１１２の２次元方向に自由に移動するが、理想的には２ＤＥＧ１１２に垂直の第３次元方向への移動、例えば第１の真性ＧａＮ層１０６への移動は抑制される。理論的には、第１の真性ＧａＮ層１０６が十分に絶縁性であれば、２ＤＥＧ１１２の電荷キャリアは伝導チャネル内にほぼ完全に閉じ込めることができる。更に、理論的には、完全に形成された第１の真性ＧａＮ層１０６は電荷閉じ込めを確実にする適度な絶縁性層をもたらすことができる。
【００１２】
しかし、従来の実施では、第１の真性ＧａＮ層１０６の形成は第１の真性ＧａＮ層１０６の格子構造に欠陥を導入することが避けられず（図１には欠陥は示されていない）、その結果として２ＤＥＧ１１２から第１の真性ＧａＮ層１０６への望ましくない電荷キャリアリークを生じる。第１の真性ＧａＮ層１０６への電荷キャリアのリークを低減させる従来の方法は、第１の真性ＧａＮ層１０６に通常のドーパント１０８をドーピングすることによって第１の真性ＧａＮ層１０６の絶縁特性を高めるものである。従って、いくつかの従来の実施例では、通常のドーパント１０８（一般に炭素、イオン又はマグネシウムの一つを含む）を第１の真性ＧａＮ層１０６内にドープすることができるが、他の従来の実施例では、通常のドーパントを第１の真性ＧａＮ層１０６内に存在させることはできない。
【００１３】
通常のドーパント１０８は２ＤＥＧ内で発生する電荷キャリアを中和するように作用するが、通常のドーパントとして一般に使用されるドーパントの各種はそれぞれ潜在的に望ましくない結果を導入する。例えば、通常のドーパント１０８が炭素を含む場合には、炭素は第１の真性ＧａＮ層１０６内に深いレベルのトラップを形成する可能性があり、これらのトラップはＧａＮ層１０６により与えられる誘電体バリヤを高めるよりはむしろ導電性にする。また、通常のドーパント１０８がイオンを含む場合には、第１の真性ＧａＮ層１０６の形成中におけるイオンのチャンバ内メモリ効果が慣例のドーパント１０８のテーリングを生じ、第１の真性ＧａＮ層１０６内における通常のドーパント１０８の分布を望みどおりに制御することを困難にする可能性がある。
【００１４】
炭素又はイオンの代わりに、通常のドーパント１０８がマグネシウムを含む場合には、通常のドーパント１０８の活性化の恐れがある。マグネシウムを含む通常のドーパント１０８の活性化は、例えばアニール処理中の加熱により生じ、第１の真性ＧａＮ層１０６をｐ型半導体特性にする可能性がある。従って、２ＤＥＧ１１２から第１のＧａＮ層１０６への電荷のリークを阻止する従来の方法の各々、即ちアンドープの真性ＧａＮ層１０６を用いる方法、又は炭素、イオン又はマグネシウムの一つを含む通常のドーパント１０８を第１の真性ＧａＮ層１０６にドープする方法は所望の結果を最適に達成することに失敗している。
【００１５】
図２Ａ及び図２Ｂに戻り説明すると、図２Ａは従来の構造の利点及び欠点を克服することに成功した本発明の一実施例による希土類エンハンストＨＥＦＴ構造を示す。図２Ａの構造２０００Ａは、基板２０２、バッファ層２０４、第１のＩＩＩ−Ｖ族真性層２０６ａからなる絶縁層２０９ａ、第２のＩＩＩ−Ｖ族真性層２１０ａ、２ＤＥＧ２１２及びＨＦＥＴ２２０を備える。ＨＦＥＴ２２０の電荷キャリアのための伝導チャネルを与える２ＤＥＧ２１２はＨＦＥＴ２２０と第２のＩＩＩ−Ｖ族真性層２１０ａとの界面により形成されるヘテロ接合に生成される。
【００１６】
基板２０２は、例えばサファイヤ、シリコン又は炭化シリコンなどの通常使用されている基板材料とすることができる。図２Ａに示されるように、本実施例では、第１のＩＩＩ−Ｖ族真性層２０６ａは基板２０２上に形成されたバッファ２０４の上に形成される。本実施例は希土類エンハンストＨＭＥＴの一例にすぎず、他の実施例では、バッファ２０４は使用しないことができる点に注意されたい。例えば、基板２０２が第１のＩＩＩ−Ｖ族真性層２０６ａのために適切なネイティブ基板である場合には、この層（即ち層２０６ａ）は基板２０２上に直接形成することができ、バッファ層２０４は完全に除去し得る。しかし、本実施例のように、バッファ層２０４を使用する場合には、バッファ層２０４は第１のＩＩＩ−Ｖ族真性層２０６ａの成長のために適切な環境を提供する材料とし得る。第１のＩＩＩ−Ｖ族真性層２０６ａが、例えばＧａＮのような２元ＩＩＩ−Ｖ族半導体材料である場合には、バッファ層２０４のために適切な材料はＧａＮ、窒化アルミニウム(ＡｌＮ)又は酸化亜鉛（ＺｎＯ）とすることができる。
【００１７】
第１のＩＩＩ−Ｖ族真性層２０６ａ及び第２のＩＩＩ−Ｖ族真性層２１０ａの各々は周期律表のＩＩＩ族及びＶ族から選ばれる元素のいくつかの組み合わせの何れかを含むものとし得る。更に、第１のＩＩＩ−Ｖ族真性層２０６ａ及び第２のＩＩＩ−Ｖ族真性層２１０ａは、いくつかの実施例では同じＩＩＩ−Ｖ族真性材料を含むものとし、他の実施例ではそれぞれ異なるＩＩＩ−Ｖ族真性材料を備えるものとし得る。例えば、第１のＩＩＩ−Ｖ族真性層２０６ａ及び／又は第２のＩＩＩ−Ｖ族真性層２１０ａは、例えば窒化インジウム（ＩｎＮ）、砒化ガリウム（ＧａＡｓ）などの２元半導体、又はＧａＮ、ＡｌＮ又は窒化硼素（ＢＮ）などの広いバンドギャップの２元半導体を含むものとし得る。また、第１のＩＩＩ−Ｖ族真性層２０６ａ及び／又は第２のＩＩＩ−Ｖ族真性層２１０ａは、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）などの３元半導体を含むものとし得る。
【００１８】
第１のＩＩＩ−Ｖ族真性層２０６ａは、その名の通り、例えばアンドープのままであるおかげで真性である。第１のＩＩＩ−Ｖ族真性層２０６ａは、真性ＩＩＩ−Ｖ族材料として名目上真性である。しかし、例えば第１のＩＩＩ−Ｖ族真性層２０６ａのエピタキシャル成長中に生じる殆ど不可避の結晶欠陥の存在のために、第１のＩＩＩ−Ｖ族真性層２０６ａは、ＨＦＥＴ２２０の動作を支持するために実施される際に、最適な絶縁性よりも低い絶縁性になり得る。その結果、その真性絶縁特性を向上させないと、第１のＩＩＩ−Ｖ族真性層２０６ａは従来技術の欠陥と関連する２ＤＥＧ２１２からの電荷キャリアのリークを許容する可能性がある。
【００１９】
しかし、図２Ａに示されるように、本発明によれば、２ＤＥＧ２１２からの電荷キャリアのリークを有利に減少させるために第１のＩＩＩ−Ｖ族真性層２０６ａに希土類添加物２０８をドープして絶縁層２０９ａを生成している。「希土類」は、従来一般に認識されているように、２通り解釈することができる。従って、本発明の目的のためには、希土類元素は、ランタノイド又はアクチノイド系列（それぞれランタン及びアクチニウムは除く）のメンバーであると定義する。換言すれば、ここで使用する希土類元素は、原子番号５８から７１まで及び原子番号９０から１０３までの元素の何れか一つをいう。
【００２０】
希土類添加物２０８は上記の希土類元素の任意の一つ以上を含むことができる。即ち、希土類添加物は、例えばセリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ユウロピウム（ＥＵ）、エルビウム（Ｅｒ）又はツリウム（Ｔｍ）などの単一のほぼ純粋な希土類元素又は２つ以上のほぼ純粋な希土類元素の組み合わせを含むことができる。第１のＩＩＩ−Ｖ族真性層２０６ａ内の希土類添加物２０８の最適濃度は構造２００Ａの具体的な実施の詳細に従って変化し得るが、いくつかの実施例では、希土類添加物２０８の有効濃度は０．０原子パーセントより大で１．０原子パーセント以下の濃度であることが見出された。
【００２１】
本発明の利点及び長所を図２Ｂ及び図３を参照して更に説明する。図２Ｂは本発明の一実施例による図２Ａの希土類エンハンスト構造のより具体的な例を示すが、図３は本発明の一実施例による、希土類添加物をドープされたＨＦＥＴの製造方法のステップを記載するフローチャート３００を示す。当業者に明らかないくつかの詳細及び特徴はフローチャート３００から除かれている。例えば、ステップは一以上のサブステップを含むことができ、また従来知られているように、専用設備又は材料を用いることができる。フローチャート３００のステップ３１０〜３５０は本発明の一実施例を説明するのに十分であるが、本発明の他の実施例はフローチャート３００に示されるステップと異なるステップを使用してよう。
【００２２】
図２Ｂの構造２００Ｂは、図２Ａの構造２００Ａにほぼ対応し、基板２０２、バッファ層２０４、希土類添加物２０８及び２ＤＥＧ２１２を含む（これらはすべて図２Ａに示されている）。加えて、構造２００Ｂは、図２Ａ内の希土類添加物２０８を添加された第１のＩＩＩ−Ｖ族真性層２０６ａを含む絶縁層２０９ａ及び絶縁層２０９ａ上に形成された第２のＩＩＩ−Ｖ族真性層２１０ａにそれぞれ対応する希土類添加物２００８をドープされた第１の真性ＧａＮ層２０６ｂを含む絶縁層２０９ｂ及び絶縁層２０９ｂ上に形成された第２の真性ＧａＮ層２１０ｂを備える。また、図２Ｂには、ＡｌＧａＮ層２２２を第２の真性ＧａＮ層２１０ｂ上に形成してＡｌＧａＮ層２２２と第２の真性ＧａＮ層２１０ｂとのヘテロ接合界面に２ＤＥＧ２１２を生成すること及びソース接点２２４、ドーパント接点２２６及びゲート接点２２８を形成することが示されている。ＡｌＧａＮ層２２２、ソース接点２２４、ドーパント接点２２６及びゲート接点２２８は全体で図２ＡのＨＦＥＴ２２０に対応する。
【００２３】
フローチャート３００のステップ３１０から出発し、図２Ｂを参照して説明すると、フローチャート３００のステップ３１０は、基板の上又は要すれば基板上に形成されたバッファ層の上に第１の真性層をＩＩＩ−Ｖ族２元半導体材料で形成するものである。図２Ｂにおいて、ステップ３１０は、基板２０２の上に又は要すれば基板２０２上に形成されたバッファ層２０４の上に第１の真性ＧａＮ層２０６ｂを形成することに相当する。現在のところ、ＧａＮ形成用のネイティブ基板は入手できないため、図２Ｂに示す実施例はバッファ層２０４を含むものとして実施することができる。しかし、ＧａＮの形成に適切な基板が開発されたときは、構造２Ｂに対応する本発明のいくつかの実施例はバッファ２０４を含まないものとし得ることが想定される。
【００２４】
本実施例は第１の真性層をＩＩＩ−Ｖ族２元半導体、例えばＧａＮを備えるものとして示しているが、一般には、第１の真性層は任意の適切なＩＩＩ−Ｖ族材料を備えるものとし得る。図２Ｂの第１の真性層、例えば真性ＧａＮ層２０６ｂは、ステップ３１０において、多数の通常の製造技術のいずれかを用いて形成することができる。例えば、第１の真性ＧａＮ層２０６ｂは、２〜３の適切な形成技術の例を挙げると、分子ビームエピタキシ（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）又はハイドライド気相エピタキシ（ＨＶＰＥ）を用いて形成することができる。
【００２５】
次に図３のステップ３２０に進み、フローチャート３００のステップ３２０は、第１の真性層に希土類添加物をドープして絶縁層を生成する。図２Ｂを参照すると、ステップ３２０は、第１の真性ＧａＮ層２０６ｂに希土類添加物２０８をドープして絶縁層２０９ｂそ生成することに相当する。第１の真性ＧａＮ層２０６ｂへの希土類添加物２０８のドーピングは、例えばその場で続けることができ、またイオン注入により続けることができる。第１の真性ＧａＮ層２０６ｂから絶縁層２０９を生成するための希土類添加物２０８の有効ドーピング濃度は、例えば０．０原子パーセントから１．０原子パーセント（１．０を含む）の範囲内の希土類添加物濃度を含むことができる。
【００２６】
フローチャート３００のステップ３３０は、絶縁層の上に第２の真性層をＩＩＩ−Ｖ族２元半導体材料で形成する。図２Ｂの実施例では、ステップ３３０は、絶縁層２０９ｂの上に第２の真性ＧａＮ層２１０ｂを形成することに相当する。本実施例はステップ３３０の第２の真性層をＩＩＩ−Ｖ族２元半導体を備えるもの、例えば第２の真性ＧａＮ層２１０ｂとして示すが、一般には、第２の真性層は任意の適切なＩＩＩ−Ｖ族半導体材料を備えるもの、例えばＩＩＩ−Ｖ族３元半導体を備えるものとすることができる。
【００２７】
次にフローチャート３００のステップ３４０に進み、ステップ３４０は、図２Ｂに示されるように、第２の真性ＧａＮ層２１０ｂの上にＡｌＧａＮ層２２２を形成することに相当する。更に図２Ｂに示されるように、ＡｌＧａＮ層２２２と第２の真性ＧａＮ層２１０ｂの組み合わせはそれらの界面で形成されるヘテロ接合に２ＤＥＧ２１２を生成する結果をもたらす。同様に、本実施例は、ステップ３４０において、ＩＩＩ−Ｖ族３元半導体層、例えばＡｌＧａＮ層２２２の形成について記載するが、ステップ３４０は、ステップ３３０で形成される下側の第２の真性層と結合してその界面に２ＤＥＧ２１２を生成し得る任意の適切なＩＩＩ−Ｖ族半導体層の形成を含むことができる。
【００２８】
ステップ３４０に続いて、希土類エンハンストＨＦＥＴ構造２００Ｂの製造は、ステップ３５０において、ＩＩＩ−Ｖ族３元半導体層の上にゲート、ソース及びドーピング接点を形成する。図２Ｂを参照すると、ステップ３５０は、ＡｌＧａＮ層２２２の上へのゲート接点２２８、ソース接点２２４及びドーピング接点２２２の形成に相当する。図３のフローチャート３００に示されるステップ３１０から３５０の結果として、電荷キャリアのリークの減少を示すＨＦＥＴ構造、より一般的にはＨＭＥＴ構造が提供される。フローチャート３００と関連して明確に説明されないが、本方法の他の実施例は、例えばアニールなどの他の処理を含んでよい。アニールは、ステップ３２０における絶縁層の生成のための第１の真性層への希土類添加物のドーピングをイオン注入により進める実施例において特に望ましい。
【００２９】
本発明の以上の説明から、本発明の範囲から離れることなく本発明の概念を実現するために多くの技術を使用できることが明らかである。更に、本発明を所定の実施例と関連して記載したが、本発明の精神及び範囲から離れることなく構造及び細部に種々の変更を加えることができることは当業者に認識されよう。記載した実施例はすべての点で説明のためであり、限定のためではない。本発明は本明細書に記載された特定の実施例に限定されず、本発明の範囲から離れることなく多くの再配置、変更及び置換が可能であることも理解されたい。
【特許請求の範囲】
【請求項１】
希土類添加物をドープされた第１のＩＩＩ−Ｖ族真性層を備える絶縁層と、
前記絶縁層の上に形成された第２のＩＩＩ−Ｖ族真性層と、
前記第２のＩＩＩ−Ｖ族真性層の上に形成されたＩＩＩ−Ｖ族半導体層と、
を備える、高電子移動度トランジスタ（ＨＭＥＴ）。
【請求項２】
前記ＩＩＩ−Ｖ族半導体層と前記第２のＩＩＩ−Ｖ族真性層がヘテロ接合を形成する、請求項１記載のＨＭＥＴ。
【請求項３】
前記第１のＩＩＩ−Ｖ族真性層は、分子ビームエピタキシ（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）及びハイドライド気相エピタキシ（ＨＶＰＥ）からなる群から選ばれる技術を用いて形成される、請求項１記載のＨＭＥＴ。
【請求項４】
前記ＩＩＩ−Ｖ族半導体層はＩＩＩ−Ｖ族３元半導体を含む、請求項１記載のＨＭＥＴ。
【請求項５】
前記ＩＩＩ−Ｖ族半導体層は窒化アルミニウムガリウム（ＡｌＧａＮ）を含む、請求項１記載のＨＭＥＴ。
【請求項６】
前記第２のＩＩＩ−Ｖ族真性層はＩＩＩ−Ｖ族２元半導体を含む、請求項１記載のＨＭＥＴ。
【請求項７】
前記第２のＩＩＩ−Ｖ族真性層は窒化ガリウム（ＧａＮ）を含む、請求項１記載のＨＭＥＴ。
【請求項８】
前記絶縁層は前記希土類添加物を０．０原子パーセントより大で１．０原子パーセント以下の濃度で含む、請求項１記載のＨＥＭＴ。
【請求項９】
前記希土類添加物は原子番号５８以上のランタノイドを含む、請求項１記載のＨＥＭＴ。
【請求項１０】
前記希土類添加物はセリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ユウロピウム（ＥＵ）、エルビウム（Ｅｒ）又はツリウム（Ｔｍ）からなる群から選ばれるランタノイドを含む、請求項１記載のＨＭＥＴ。
【請求項１１】
第１のＩＩＩ−Ｖ族真性層を形成するステップと、
前記第１のＩＩＩ−Ｖ族真性層に希土類添加物をドーピングして絶縁層を生成するステップと、
前記絶縁層の上に第２のＩＩＩ−Ｖ族真性層を形成するステップと、
前記第２のＩＩＩ−Ｖ族真性層の上にＩＩＩ−Ｖ族半導体層を形成するステップと、
を備える、高電子移動度トランジスタ（ＨＭＥＴ）の製造方法。
【請求項１２】
前記ＩＩＩ−Ｖ族半導体層と前記第２のＩＩＩ−Ｖ族真性層からヘテロ接合を形成するステップを更に備える、請求項１１記載の方法。
【請求項１３】
前記第１のＩＩＩ−Ｖ族真性層の形成は、分子ビームエピタキシ（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）及びハイドライド気相エピタキシ（ＨＶＰＥ）からなる群から選ばれる技術を用いて実行する、請求項１１記載の方法。
【請求項１４】
前記ＩＩＩ−Ｖ族半導体層はＩＩＩ−Ｖ族３元半導体を含む、請求項１１記載の方法。
【請求項１５】
前記ＩＩＩ−Ｖ族半導体層は窒化アルミニウムガリウム（ＡｌＧａＮ）を含む、請求項１１記載の方法。
【請求項１６】
前記第２のＩＩＩ−Ｖ族真性層はＩＩＩ−Ｖ族２元半導体を含む、請求項１１記載の方法。
【請求項１７】
前記第２のＩＩＩ−Ｖ族真性層は窒化ガリウム（ＧａＮ）を含む、請求項１１記載の方法。
【請求項１８】
前記第１のＩＩＩ−Ｖ族真性層のドーピングは、前記希土類添加物を０．０原子パーセントより大で１．０原子パーセント以下の濃度にドーピングすることを含む、請求項１１記載の方法。
【請求項１９】
前記希土類添加物は原子番号５８以上のランタノイドを含む、請求項１１記載の方法。
【請求項２０】
前記希土類添加物はセリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ユウロピウム（ＥＵ）、エルビウム（Ｅｒ）又はツリウム（Ｔｍ）からなる群から選ばれるランタノイドを含む、請求項１１記載の方法。
【請求項１】
希土類添加物をドープされた第１のＩＩＩ−Ｖ族真性層を備える絶縁層と、
前記絶縁層の上に形成された第２のＩＩＩ−Ｖ族真性層と、
前記第２のＩＩＩ−Ｖ族真性層の上に形成されたＩＩＩ−Ｖ族半導体層と、
を備える、高電子移動度トランジスタ（ＨＭＥＴ）。
【請求項２】
前記ＩＩＩ−Ｖ族半導体層と前記第２のＩＩＩ−Ｖ族真性層がヘテロ接合を形成する、請求項１記載のＨＭＥＴ。
【請求項３】
前記第１のＩＩＩ−Ｖ族真性層は、分子ビームエピタキシ（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）及びハイドライド気相エピタキシ（ＨＶＰＥ）からなる群から選ばれる技術を用いて形成される、請求項１記載のＨＭＥＴ。
【請求項４】
前記ＩＩＩ−Ｖ族半導体層はＩＩＩ−Ｖ族３元半導体を含む、請求項１記載のＨＭＥＴ。
【請求項５】
前記ＩＩＩ−Ｖ族半導体層は窒化アルミニウムガリウム（ＡｌＧａＮ）を含む、請求項１記載のＨＭＥＴ。
【請求項６】
前記第２のＩＩＩ−Ｖ族真性層はＩＩＩ−Ｖ族２元半導体を含む、請求項１記載のＨＭＥＴ。
【請求項７】
前記第２のＩＩＩ−Ｖ族真性層は窒化ガリウム（ＧａＮ）を含む、請求項１記載のＨＭＥＴ。
【請求項８】
前記絶縁層は前記希土類添加物を０．０原子パーセントより大で１．０原子パーセント以下の濃度で含む、請求項１記載のＨＥＭＴ。
【請求項９】
前記希土類添加物は原子番号５８以上のランタノイドを含む、請求項１記載のＨＥＭＴ。
【請求項１０】
前記希土類添加物はセリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ユウロピウム（ＥＵ）、エルビウム（Ｅｒ）又はツリウム（Ｔｍ）からなる群から選ばれるランタノイドを含む、請求項１記載のＨＭＥＴ。
【請求項１１】
第１のＩＩＩ−Ｖ族真性層を形成するステップと、
前記第１のＩＩＩ−Ｖ族真性層に希土類添加物をドーピングして絶縁層を生成するステップと、
前記絶縁層の上に第２のＩＩＩ−Ｖ族真性層を形成するステップと、
前記第２のＩＩＩ−Ｖ族真性層の上にＩＩＩ−Ｖ族半導体層を形成するステップと、
を備える、高電子移動度トランジスタ（ＨＭＥＴ）の製造方法。
【請求項１２】
前記ＩＩＩ−Ｖ族半導体層と前記第２のＩＩＩ−Ｖ族真性層からヘテロ接合を形成するステップを更に備える、請求項１１記載の方法。
【請求項１３】
前記第１のＩＩＩ−Ｖ族真性層の形成は、分子ビームエピタキシ（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）及びハイドライド気相エピタキシ（ＨＶＰＥ）からなる群から選ばれる技術を用いて実行する、請求項１１記載の方法。
【請求項１４】
前記ＩＩＩ−Ｖ族半導体層はＩＩＩ−Ｖ族３元半導体を含む、請求項１１記載の方法。
【請求項１５】
前記ＩＩＩ−Ｖ族半導体層は窒化アルミニウムガリウム（ＡｌＧａＮ）を含む、請求項１１記載の方法。
【請求項１６】
前記第２のＩＩＩ−Ｖ族真性層はＩＩＩ−Ｖ族２元半導体を含む、請求項１１記載の方法。
【請求項１７】
前記第２のＩＩＩ−Ｖ族真性層は窒化ガリウム（ＧａＮ）を含む、請求項１１記載の方法。
【請求項１８】
前記第１のＩＩＩ−Ｖ族真性層のドーピングは、前記希土類添加物を０．０原子パーセントより大で１．０原子パーセント以下の濃度にドーピングすることを含む、請求項１１記載の方法。
【請求項１９】
前記希土類添加物は原子番号５８以上のランタノイドを含む、請求項１１記載の方法。
【請求項２０】
前記希土類添加物はセリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ユウロピウム（ＥＵ）、エルビウム（Ｅｒ）又はツリウム（Ｔｍ）からなる群から選ばれるランタノイドを含む、請求項１１記載の方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図２Ａ】
【図２Ｂ】
【図３】
【公開番号】特開２０１０−２８３３５０（Ｐ２０１０−２８３３５０Ａ）
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願番号】特願２０１０−１２７２２４（Ｐ２０１０−１２７２２４）
【出願日】平成２２年６月２日（２０１０．６．２）
【出願人】（５９７１６１１１５）インターナショナル レクティフィアー コーポレイション (71)
【Ｆターム（参考）】
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願日】平成２２年６月２日（２０１０．６．２）
【出願人】（５９７１６１１１５）インターナショナル レクティフィアー コーポレイション (71)
【Ｆターム（参考）】
[ Back to top ]