磁気トンネル接合電流センサ
集積回路デバイス(600)は、能動回路構成部品(604、804)、および電流センサ(602、802)を含む。能動回路構成部品(604、804)は、第1の導電層(206)と第2の導電層(210)との間に接続され、第1の電流を発生させるように構成されている。電流センサ(602、802)は、能動回路構成部品全体にわたって配置されている。電流センサ(602、802)は、第1の導電層(206)と第2の導電層(210)との間に配置された磁気トンネル接合(「MTJ」)コアを備える。MTJコアは、第1の電流を検知し、この第1の電流に基づいて第2の電流を発生させるように構成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して、電子デバイスに関する。より詳細には、本発明は、検知機能を含む集積回路デバイスに関し、具体的には、磁気トンネル接合(MTJ)を用いた電流センサに関する。
【背景技術】
【0002】
MRAMは、磁気分極を使用してデータを保存する不揮発性メモリ技術であり、電子電荷を使用してデータを保存する別のRAM技術とは対照的である。MRAMの1つの主要な便益は、システム・パワーが供給されていないときに、保存されたデータを維持することであり、したがって、不揮発性メモリであるということである。一般に、MRAMは、半導体基板上に形成された多数の磁気セルを含む。各セルは、1つのデータ・ビットを表す。情報は、セル内の磁性自由層の磁化方向を変えることによってセルに書き込まれ、ビットは、セルの抵抗(低抵抗は、通常、「0」ビットを表し、高抵抗は、通常、「1」ビットを表す)を測定することによって読み込まれる。
【0003】
MRAMデバイスは、一般に、導電性ビット線、導電性ディジット線、および/または局所的相互接続部などを使用して、相互接続されたセルのアレイを含む。実際のMRAMデバイスは、既知の半導体工程技術を使用して製造される。例えば、ビット線およびディジット線は、1つまたは複数の絶縁層および/または追加の金属層によって分離される種々の金属層から形成される。従来の製造工程により、使用する基板上に個別のMRAMデバイスを容易に製造することが可能になる。
【0004】
スマート・パワー集積回路は、高度に制御された動作電力を生成及び供給することができる単一チップのデバイスである。スマート・パワー集積回路は、通常、パワー回路構成部品、アナログ制御構成部品、およびデジタル論理構成部品を含む。スマート・パワー集積回路はまた、位置、運動、力、加速度、温度、圧力などの物理的パラメータを測定または検出するために使用可能な1つまたは複数のセンサを含んでもよい。この種のセンサを使用して、例えば、変化する動作状態に応じて、出力電力を制御することが可能である。例えば、携帯電話では、スマート・パワーの製品は、電力消耗を調整し、音声信号を増幅し、電力をカラー・スクリーンに供給するように設計される。インクジェット・プリンタでは、スマート・パワーの製品は、モータを駆動したり、インク送出のためのノズル発射を行うのに利用される。自動車では、スマート・パワーの製品は、エンジンおよびブレーキシステム、エアバッグ展開、ならびにシートの位置調整を制御するのに利用される。
【0005】
スマート・パワーおよび磁気ランダム・アクセス・メモリ(MRAM)の設計を実現する集積回路(IC)にあって、電流検知は、回路、デバイスまたはシステムを保護するためのパワーIC設計における重要な要素である。
【発明の開示】
【発明が解決しようとする課題】
【0006】
上述したようなパラメータを測定するための既存センサは、様々な限定を受けている。この種の限定の例は、過剰なサイズおよび重量、不十分な感度および/またはダイナミック・レンジ、コスト、信頼性、ならびに別の要因を含む。このため、改良センサ、特に、半導体デバイスおよび集積回路とともに容易に集積化可能なセンサに対するニーズ、ならびにそれらの製造方法に対するニーズが継続的にある。
【0007】
多数の近年のアプリケーションの小型化により、電子デバイスの物理的サイズを縮小し、複合構成部品もしくはデバイスを単一のチップ内に集積化し、かつ/または回路レイアウトの効率性を向上させることが望まれている。理想的には、この種のセンサは、センサが占める追加レイアウトの範囲またはスペースを縮小する高いコスト効率で生産されなければならない。センサ構成部品を含むスマート・パワー・アーキテクチャと集積化されたMRAMアーキテクチャを含む半導体ベースのデバイスが単一の基板上に形成されることが望ましく、具体的には、その場合、センサが、半導体デバイスおよび集積回路の構造、ならびに製造方法との互換性を有するように、MRAMアーキテクチャおよびスマート・パワー・アーキテクチャは同一の工程技術を使用して製造される。
【課題を解決するための手段】
【0008】
したがって、様々な物理的パラメータを測定するために好適な、改良されたセンサおよび方法が望まれている。また、改良されたセンサおよび方法により、測定された物理的パラメータを電気信号に変換することがさらに望まれている。また、改良された測定性能を示し、3次元アーキテクチャ内に集積化可能なセンサを提供することが望まれている。
【0009】
本発明の1つの態様は、集積回路デバイスであって、基板と、MRAMセル・アレイと、第1の導電層、第2の導電層、および前記第1の導電層と前記第2の導電層との間に配置された特定の磁気トンネル接合(MTJ)コアを含むダミーMRAMセルと、前記第1の導電層と前記第2の導電層との間に電気的に接続され、第1の電流を発生させるように構成されている、前記基板内に形成されたスマート・パワー構成部と、を備え、前記特定の磁気トンネル接合コアは、前記第1の電流を検知し、前記第1の電流に基づいて第2の電流を発生させるように構成されている、集積回路デバイスを要旨とする。
【発明を実施するための最良の形態】
【0010】
以下では、説明を簡略にするために、MRAM設計、MRAM動作、半導体デバイスの製造および集積回路デバイスの態様に関する従来の技術および機能については省略する。
実際のMRAMアーキテクチャは、適切な半導体製造工程を使用して基板上に形成される。本明細書に説明するMRAM構造は、従来のMRAMの製造工程を使用して形成可能である。実際のMRAMデバイスは、一般に何百万のセルを含む。概して、MRAMアーキテクチャは、ある金属層から形成された少なくとも1つのディジット線、別の金属層から形成された少なくとも1つのビット線、および2つの金属層間に形成された磁気トンネル接合(「MTJ」)コアを含む。MTJコアは、MRAMアーキテクチャにおける記憶位置の配列(array)を形成する複数のセルを含む。
【0011】
図1は、一実施形態により構成されたMRAMセル200の概略透視図である。MRAMアーキテクチャにおける各セルは、図1に示すように構成される。MRAMセル200は、概して、上側強磁性または合成反強磁性(「SAF」)層202、下側強磁性またはSAF層204、およびそれら2つの強磁性層間のトンネル・バリア層206を含む。この例では、上側強磁性またはSAF層202は、その磁化方向がセル200のビット状態を変えるために切り替え可能であり、したがって、自由磁性層を構成する。しかし、下側強磁性またはSAF層204は、その磁性の方向が1つの方向に固定されており、正常の動作状態の間は、分極の方向を変えない。したがって、下側強磁性またはSAF層204は、固定磁性層である。上側強磁性またはSAF層202の磁化が下側強磁性層204の磁化に平行である場合、セル200全域の抵抗は、低抵抗状態にある。上側強磁性層202の磁化が下側強磁性層204の磁化に反平行である場合、セル200全域の抵抗は、高抵抗状態にある。所与のセル200におけるデータ(「0」または「1」)は、セル200の抵抗を測定することによって読み込まれる。MRAMセル200からのデータの読み込み及びデータの書き込みに利用される技術は、当業者にはよく知られており、したがって、本明細書では詳細に説明しない。
【0012】
図1はまた、セル200に対応するビット線208およびディジット線210(個別におよび全体として、本明細書では「プログラム線」と称す)を示す。自由磁性層202の磁化の配向は、トグル・アプリケーションのディジット線およびビット線から供給される電流パルスに応じて回転し、ディジット線およびビット線のパルスの双方が単一の磁性自由層(または従来)のアプリケーションに同時に供給される場合は、完全な180度反転を形成する。典型的な非トグルのMRAMでは、ビットの配向は、ディジット線210における電流の極性を一定に保ちながら、ビット線208における電流の極性を反転にすることによって切り替えられる。実際の展開では、ビット線208は、共通の書込み電流を各接続セルに供給するために、任意の数の類似MRAMセル(例えば、1列のセル)に接続される。同様に、ディジット線210は、共通のディジット電流を各セルに供給するために、任意の数の類似MRAMセル(例えば、1行のセル)と関連付けられる。
【0013】
図1に示す好ましい実施形態では、磁性被覆または遮蔽層214、218は、効率性、安定性を向上させ、RMAMセルに隣接する電流経路に起因する信号ノイズ/干渉を抑えるために設けられる。この例では、ディジット線210は、導電性ディジット要素212、および軟磁性材料から形成された透過性の被覆材料214を含む。この例では、被覆部214は、導電性要素212を部分的に取り囲んでいる。具体的には、被覆部214は、導電性要素212の上面が被覆されないままの状態であるように、導電性要素212の3つの側面の周囲に形成される。図1に示す好ましい実施形態では、線208は、透過性の磁性材料から形成された導電性ビット要素216および被覆部218を含む。この例では、被覆部218は、導電性要素216を部分的に取り囲んでいる。具体的には、被覆部218は、導電性要素216の下面が被覆されないままの状態であるように、導電性要素216の3つの側面の周囲に形成される。被覆部214/218を利用して、プログラミングの効率性を向上させるために、磁束をMTJの方に焦点を合わせることが可能である。被覆部は、近接のビットへの書込み障害を抑えるという追加の便益を有する。実際の実施形態では、磁性被覆は、MRAM工程に使用される銅のプログラム線の製造の際に使用されるバリア層の不可欠な部分である。
【0014】
実際の実施形態では、導電性要素212および導電性要素216は、銅などの電気的に導電性の材料から形成され、被覆部214/218は、ニッケル鉄(NiFe)、ニッケル鉄コバルト合金、コバルト鉄合金などの軟性の透過性磁性材料から形成される。1つの実施形態の例では、被覆部214/218は、厚さが約200オングストロームである(被覆部214/218の側壁は、より薄くてよい)。導電性要素および被覆部は種々の材料により実現されるが、導電性要素212および被覆部214は、ある共通の金属層(例えば、金属第4層)において製造されると考えられ、導電性要素216および被覆部218は、別の共通の金属層(例えば、金属第5層)において製造される。
【0015】
用語「第1の金属層」および「第2の金属層」は、任意の個別な2つの金属層を区別するために、本明細書において使用される。「第1の金属層」および「第2の金属層」は、それぞれ金属第1層および金属第2層を示す必要はない。すなわち、「第1の金属層」は集積回路デバイス内の任意の金属層を意味し、「第2の金属層」は集積回路デバイス内の任意の別の金属層を意味する。
【0016】
スマート・パワー(smart power)集積回路は、精密なアナログ部、パワー・デバイス、および論理部またはサブセットのブロックを集積化する組合せCMOS工程を使用して製造される。スマート・パワー集積回路は、様々な構成部品を削減可能であるとともに、すべてのそれらの機能を、電圧調整、パワーMOSFET、入力信号条件付け、過渡保護、システム診断および制御の機能を含む単一のコスト効率の高いICに組み合わせることが可能である。スマート・パワー集積回路を使用するICは、パワーIC、通信、パワー管理、安全性およびセンサ、ならびに多数の別の特殊な機能など、様々な機能を含む。スマート・パワー集積回路は、A/DおよびD/A変換器、レイル・ツー・レイル・オペ・アンプ、コンパレータ、電荷ポンプおよびゲート駆動部、電圧調整器、精密基準器、デジタル論理部ならびに不揮発性メモリを含む混合信号形成ブロックの一群である。駆動負荷については、誘導エネルギー・クランプ、独立温度管理、短絡保護、および診断負荷検知を備えたパワーMOSFETデバイスがある。
【0017】
図2は、簡略化したスマート・パワー集積回路アーキテクチャ250の概略図である。この集積回路アーキテクチャ250は、例として、適切な半導体の製造工程を使用してnエピ層254を備えた基板252上に形成されている。なお、スマート・パワー集積回路は、n型またはp型のエピタキシャル層を備えた、および/または備えていない種々の型の基板上に形成可能である。実際には、スマート・パワー集積回路アーキテクチャ250および本明細書に説明する別の構造は、任意の適切な集積回路の製造工程を使用して形成されている。スマート・パワー集積回路アーキテクチャ250を、パワーMOSFET256、CMOS(n−MOSFET258およびp−MOSFET260)、およびバイポーラ・デバイス262により示しているが、実際のスマート・パワー集積回路は、一般に、ダイオード、抵抗器、コンデンサ、インダクタ、ヒューズ、アンチヒューズおよびメモリ・デバイスなど、様々な能動構成部品および受動構成部品を含む。概して、スマート・パワー集積回路アーキテクチャ250は少なくとも1つの金属層を含む。追加の金属層が、回路密度を高めるために、および回路性能を上げるために加えられる。種々のn型およびp型のウェルは、注入および拡散など、公知の半導体工程を使用して形成される。絶縁構成部品264は、適切な酸化および/またはトレンチ工程を使用して実現可能である。
【0018】
本発明の実施形態は、共通の基板上に形成され、スマート・パワー・アーキテクチャと組み合わせられたMRAMアーキテクチャを有する集積回路デバイスに関し、MRAMアーキテクチャの少なくとも一部分、およびスマート・パワー・アーキテクチャの少なくとも一部分が、同一の製造工程によって同時に形成される。スマート・パワー・アーキテクチャは、電力を管理するように構成されたパワー回路構成部品と、パワー回路の動作を制御し、調整し、監視し、作用させ、またはその動作に反応するように構成された少なくとも1つの追加の構成部品とを含む。実際には、パワー回路構成部品は、パワー・トランジスタを含んでよく、少なくとも1つの追加の構成部品は、これらに限定されないが、センサ(例えば、環境状態センサ、電磁センサ、電気機械センサ、電気特性センサ、変換器など)、パワー制御構成部品、アナログ構成部品、デジタル論理構成部品、またはそれらの任意の組合せを含んでよい。スマート・パワー集積回路を使用することにより、設計者は、高密度回路を達成するために、アナログ部分のサイズ、および実際のアプリケーションのデジタル論理部のサイズを抑えることが可能である。これにより、設計者は、より多くの機能と性能を1チップ内に経済的に組み込み可能になり、その結果、ダイ面積が抑えられ、コストが抑えられ、性能が向上することになる。この集積化は、自動車システム、産業用制御部および家庭用電化製品の設計者が、システムの設計を単純化にし、システムのコストを削減し、信頼性を向上させることに役立つ。
【0019】
図3は、一実施形態により構成された集積回路デバイス300の概略図である。集積回路デバイス300は、概して、いくつかの機能構成部品が形成された基板302含む。基板302は、シリコンベースの材料など、任意の適切な半導体材料であってよい。図3では、理解し易いように、機能構成部品をブロックとして概略的に示している。この例では、これらの機能構成部品は、パワー回路構成部品304、デジタル論理構成部品306、センサ・アーキテクチャ308、MRAMアーキテクチャ310、およびアナログ・パワー制御構成部品312を含む。図3には示していないが、集積回路デバイス300は特定のアプリケーションのニーズを満たすために、必要に応じて、追加構成部品を含んでもよい。実際には、いくつのこれらの機能構成部品は、協働動作を可能にするために、一体に接続されている。例えば、パワー回路構成部品304、デジタル論理構成部品306、センサ・アーキテクチャ308、およびアナログ・パワー制御構成部品312は協働して、集積回路デバイス300のためのスマート・パワー・アーキテクチャを形成する。これに関して、一実施形態では、これらの(個別の、またはそれらの任意の組合せの)構成部品を「スマート・パワー構成部」と称す。しかし、MRAMアーキテクチャ310は、別の構成部品に接続される必要はなく、MRAMアーキテクチャ310は、集積回路デバイス300の独立サブシステムとして機能するように構成することも可能である。スマート・パワー集積回路内にMRAMアーキテクチャ310を埋め込むことにより、物理的空間を効率的に使用することが可能になり、MRAMのMTJコアに関してのみ、これまで利用されている層からセンサを製造することが可能になる。
【0020】
本発明の1つの実際の実施形態では、パワー回路構成部品304は、高電圧および高電流で動作するように構成された1つまたは複数のパワーMOSFETデバイスを含む。代替実施形態は、パワー回路構成部品304のための種々のパワー・デバイスおよび技術を使用することが可能である。デジタル論理構成部品306は、CMOSトランジスタまたは任意の適切なデジタル論理部の配置により実現可能である。デジタル論理構成部品306は、集積回路デバイス300のスマート・パワー・アーキテクチャに基づくデジタル動作を行うように構成されている。アナログ・パワー制御構成部品312は、集積回路デバイス300のスマート・パワー・アーキテクチャに基づいて構成されたアナログ回路構成部品を含む。アナログ・パワー制御構成部品312は、例えば、抵抗器、コンデンサ、インダクタ、MOSFET、バイポーラ・デバイス、および/または別のアナログ回路の要素を含む。
【0021】
センサ・アーキテクチャ308は、概して、集積回路デバイス300について、1つまたは複数の物理的、電気的、磁気的、環境的、または別の状態を検知するように構成されている。この例では、集積回路デバイス300は、センサ・アーキテクチャ308によって検出される量、特性、パラメータ、または現象を使用して、パワー回路構成部品304によって生成される出力電力を調整し、制御し、管理し、または監視する。センサ・アーキテクチャ308は、これらに限定されないが、温度センサ、湿度センサ、光センサ、放射線センサなどの環境状態センサと、電磁センサと、変換器などの電気機械センサと、振動センサ、加速度計、圧力/ひずみセンサなどの機械センサと、磁場センサと、または電圧センサ、電流センサ、インピーダンスもしくは抵抗センサ、温度センサ、静電容量センサ、インダクタンス・センサなどの電気特性センサとを含む1つまたは複数のセンサ、すなわちセンサ構成要素を含む。
【0022】
MRAMアーキテクチャ310は、概して、図1および図2に関連して上述したように構成される。実際、集積回路デバイス300には、MRAMアーキテクチャ310について、従来のMRAMの設計および技術を使用してよく、この種の従来の機能については、詳細に説明しない。概して、MRAMアーキテクチャ310は、MRAM回路構成部品314と、MRAM回路構成部品314に接続されているMRAMセル・アレイ316とを含む(集積回路デバイス300の概略横断面図である図4を参照)。MRAM回路構成部品314は、MRAMアーキテクチャ310の動作に基づく任意の数の要素または機能を含んでよく、これらに限定されないが、スイッチング・トランジスタ、入力/出力回路、デコーダ、コンパレータ、センス増幅器を含む。
【0023】
図4は、概して、集積回路デバイス300の機能構成部品のトポロジ配置を示す簡略図である。これに関して、図4は、MRAMアーキテクチャ310が基板302上に形成されており、スマート・パワー・アーキテクチャ(この例では、パワー回路構成部品304、デジタル論理構成部品306、センサ・アーキテクチャ308、およびアナログ・パワー制御構成部品312を含む)もまた基板302上に形成されていることを示している。また、図4は、MRAMセル・アレイ316がMRAM回路構成部品314の上方に形成されていることも示している。
【0024】
本発明の1つの実施形態では、集積回路デバイス300は、フロント・エンド(front end)製造工程およびバック・エンド(back end)製造工程を有するモジュール工程技術を使用して生産される。なお、フロント・エンド製造工程は、適時行われ、バック・エンド製造工程が開始される前には完了している。本明細書において、フロント・エンド製造工程は、半導体基板302内のNおよび/またはPのドープ領域である「フロント・エンド層(front end layer)」や、誘電体層や、あるいは、別の層を使用した要素または機能の形成と関連付けられる。バック・エンド製造工程は、金属もしくは導電層である「バック・エンド層(back end layer)」や、誘電体層や、MTJコア層や、あるいは、別の層を使用した要素または機能の形成と関連付けられる。したがって、フロント・エンド層は、基板302中、または基板302上に配置され、バック・エンド層は、フロント・エンド層の上方に配置される。実際には、フロント・エンドおよびバック・エンドの製造工程では、公知のマスキング、反応性イオン・エッチング、物理スパッタリング、ダマシン・パターニング、物理気相成長法、電気めっき、化学気相法、および/またはプラズマ化学気相成長法の技術が利用される。例えば、集積回路は、CMOS、バイポーラ、または別の適切な製造工程を利用可能なプロセス技術を使用して生産される。
【0025】
図4は、一実施形態により構成された集積回路デバイス300の構成部品および要素の簡略図である。集積回路デバイス300の実際の実施形態は、図4に示すものの他、追加の層(例えば、金属層、誘電体層、および/またはグラウンド層)を含む。この例では、パワー回路構成部品304、アナログ・パワー制御構成部品312、デジタル論理構成部品306、およびMRAM回路構成部品314は、フロント・エンド製造工程によって、フロント・エンド層から適切に形成される。いくつかのまたはすべてのこれらのフロント・エンド構成部品は、フロント・エンド製造工程によって同時に形成可能である。対照的に、センサ・アーキテクチャ308(1つまたは複数のセンサを含んでよい)およびMRAMセル・アレイ316は、バック・エンド製造工程によって、バック・エンド層から適切に形成される。いくつかのまたはすべてのこれらのバック・エンド構成部品は、バック・エンド製造工程によって同時に形成される。実際には、フロント・エンド製造工程およびバック・エンド製造工程は、MRAMアーキテクチャ310を形成するために使用されるMRAM製造工程における要素である。したがって、集積回路デバイス300の生産は、スマート・パワー・アーキテクチャのために、既存のMRAM製造工程を利用する。このようにして、スマート・パワー・アーキテクチャの少なくとも一部分、およびMRAMアーキテクチャ310の少なくとも一部分は、選択されたMRAM製造工程によって同時に形成可能である。
【0026】
図5は、一実施形態により構成された集積回路デバイス500の概略横断面図である。集積回路デバイス300には、図5に示す概略的構造が利用される。集積回路デバイス500は、本明細書に説明するように製造されたスマート・パワー集積回路に組み込まれているMRAMの例を示している。集積回路デバイス500は、概して、基板502、基板502中またはその基板上に形成されたフロント・エンド層503、ならびにフロント・エンド層503の上方に形成された第1のバック・エンド層504および第2のバック・エンド層506を含む。図5の破線508は、第1のバック・エンド製造工程と、第2のバック・エンド製造工程との間の仮想上の分割線を示している。
【0027】
本発明の実際の実施形態は、集積回路デバイス500の第1のバック・エンド層504は、金属第1層510、金属第2層512、金属第3層514、介在誘電体層(図5には個別に示していない)、層間を経由する導電性バイアス516などを含み、集積回路デバイス500の第2のバック・エンド層506は、金属第4層518、金属第5層520、MTJコアの「層」522、介在誘電体層(図5には個別に示していない)、層間を経由する導電性バイアス524などを含む。上述のように、MTJコアは、二層以上の材料によって実現可能である。しかし、簡単にするため、図5には、MTJコアを単一の「層」522として示している。本発明の別の実施形態では、集積回路デバイス500は、1つまたは複数のフロント・エンド層、および/または1つまたは複数のバック・エンド層を含み得る。
【0028】
一実施形態例では、パワー回路構成部品304、アナログ・パワー制御構成部品312、デジタル論理構成部品306、およびMRAM回路構成部品314は、金属第1層510、金属第2層512、および/または金属第3層514から生成される要素を使用して形成され、センサ・アーキテクチャ308およびMRAMセル・アレイ316は、金属第4層518、金属第5層520、および/またはMTJ層522から生成される要素を使用して形成される。MRAMセル・アレイ316は、金属第5層520に形成された複数のビット線、金属第4層518に形成された複数のディジット線、および金属第4層518と金属第5層520との間に形成されたMTJセルのアレイ(MTJコア層522はMTJセルを形成する)を含む。この例では、センサ・アーキテクチャ308は、MTJコア層522からやはり形成されたセンサ構成部品を含む。実際には、このセンサ構成部品は、MRAMセル・アレイ316を形成するために使用される同一のバック・エンド製造工程により生成される。センサ・アーキテクチャ308はまた、金属第4層518からおよび/または金属第5層520から形成された追加のセンサ構成部品(図示せず)を含んでよい。この種の追加のセンサ構成部品は、導電性トレース、制御回路、バイアス回路などである。
【0029】
センサ・アーキテクチャ308におけるセンサは、特定のアプリケーションのニーズに適合するように(必要に応じて、協働する回路または機能と共に)適切に構成されている。MTJコア層522から製造されるセンサは、ある種の動作状態の変化により、電気的、磁気的、電磁的、電気機械的、および/または別の特性のセンサにおいて関連する変化がもたらされるように設計されている。図6〜11を参照して後述する例では、MTJベースのデバイスは、電流フローによって発生する磁場に対するその反応によって、隣接する導体を流れる電流を検知するように構成される。
【0030】
[MTJ電流センサの実施例]
次に、従来の電流を検知する実施例とは対照的に、電流センサとして磁気トンネル接合(MTJ)を使用する技術について説明する。
【0031】
MTJは、自由磁性層および固定磁性層を含む。固定磁性層では、磁化または「磁化ベクトル」の配向は、一般に、1つの方向に一定、すなわち固定されているが、自由磁性層の磁化配向は、大きさおよび方向の双方において、例えば0°から180°に変化する。自由磁性層と固定磁性層との間の相互角度は、固定磁性層に対する、自由磁性層内の磁化の配向に左右される。自由磁性層と固定磁性層との間の相互角度が回転するとき、その回転を使用して、MTJのトンネル磁気抵抗(TMR)の変化を検知することができる。
【0032】
1つの実施例では、MTJは、自由層および固定層の磁化もしくは磁気ベクトルが同一の方向に配向され、自由層と固定層との間の相互角度が0°である場合に起こる平行状態で動作することが可能であるとともに、自由層および固定層の磁化もしくは磁気ベクトルが反対方向に配向され、自由層と固定層との間の相互角度が180°である場合に起こる反平行状態で動作することが可能である。平行状態では、MTJコアのTMRは、比較的低い抵抗を示す。反平行状態では、MTJコアのTMRは、比較的高い抵抗を示す。
【0033】
ビット線およびディジット線の双方は、電流を伝導することが可能である。ビット線および/またはデジタル線内を流れる電流により、対応する磁場が発生する。ビット線および/またはディジット線によって発生する磁場は、磁場が変化するときに自由層の磁化ベクトルの回転が生じることによって、自由磁性層と固定磁性層との間の相互角度を変化させる。それによって、固定層に対する自由層の相互角が変化する。相互角度の変化を使用して、MTJの出力TMRの変化を検知することが可能である。
【0034】
したがって、ビット線および/またはデジタル線内を流れる電流のいずれの変化も、MTJの出力TMRを変化させるMTJの相互角度に影響を与える。したがって、磁気トンネル接合コアは、ビット線および/またはデジタル線によって生じる磁場を検知し、その磁場をMTJの出力トンネル磁気抵抗(TMR)に変換することが可能である。MTJコアの出力TMRを監視することによって、電流の変動もまた監視可能である。
【0035】
磁気トンネル接合デバイスを利用して、フィードバック制御、過電流保護、および回路動作のシャットダウンなど、様々な回路の監視目的のために、回路電流を検知することが可能である。MTJの性質のために、MTJ電流センサは、高精度電流監視性能を示す。MTJ電流センサは、MRAMセルと同一の構成部品を共有し、それにより、MRAMセル構成部品が、電流センサならびに不揮発性メモリ(NVM)として使用される。加えて、本明細書に説明するMTJ電流センサは、MTJ電流センサが3次元的に集積化され、それらが、集積回路の基板内に典型的に製造される能動回路または「スマート・パワー」構成部品全体にわたって、垂直にまたは横方向に位置付け可能であるので、優れた設計の融通性を提供する。例えば、MTJ電流センサは、能動回路または「スマート・パワー」構成部品の近くの基板の上方において、絶縁層(複数層可)内のいずれの位置にも配置可能である。これにより、レイアウトの範囲の削減を可能にすることができる。これらの特性により、コスト効率の高い形での工程が可能になり、電流センサの全体的性能を向上させることが可能にできる。
【0036】
図6は、一実施形態により構成された集積回路デバイス600の構成部品および要素の簡略図である。集積回路デバイス600の実際の実施形態は、図6に示す層以外の追加の層(例えば金属層、誘電体層、および/またはグラウンド層)を含む。
【0037】
図6に示すように、集積回路デバイス600は、ダミーMRAMセル602および能動回路構成部品604を含む。能動回路構成部品604は、基板層601内に形成可能であるが、ダミーMRAMセル602は、基板層601の上方に配置され、ダミーMRAMセル602を能動回路構成部品604から分離する絶縁層または層(複数層可)608内に形成可能である。重要なことは、この実施例では、ダミーMRAMセル602が能動回路構成部品604の上方に配置され、それにより、著しくレイアウト範囲の削減が可能となることである。本明細書で使用する用語「ダミー」は、検知用途で使用するMRAMセルを示しており、MRAMセルを情報保存用途に使用する従来のMRAMセルとは区別される。
【0038】
この例では、能動回路構成部品604は、例えば、フロント・エンド製造工程によって、フロント・エンド層から形成されたパワー回路構成部品、アナログ・パワー制御構成部品、またはデジタル論理構成部品を含んでよい。能動回路構成部品604は、概して、「スマート・パワー」構成部品を含むが、同構成部品604は、入力/出力電流を監視することにより便益を受ける任意の集積デバイスであってよい。
【0039】
対照的に、ダミーMRAMセル602は、バック・エンド製造工程によって、バック・エンド層から形成される。実際には、フロント・エンドおよびバック・エンド製造工程は、MRAMアーキテクチャ(図示せず)を形成するために使用されるMRAM製造工程におけるサブ工程である。したがって、集積回路デバイス600の生産は、スマート・パワー・アーキテクチャのために既存のMRAM製造工程を利用する。
【0040】
この実施形態では、ダミーMRAMセル602は、それを使用して、能動回路構成部品604から電流を検知可能であるので、3次元に集積化された「電流センサ(CS)」として働くことが可能である。容易に理解するため、図6には示していないが、ダミーMRAMセル602は、概して、ディジット線、ビット線、および図1に示したようなディジット線とビット線との間に配置された磁気トンネル接合(「MTJ」)コアを含む。能動回路構成部品604は、回路電流(Ickt)を生成し、ディジット線とビット線との間に電気的に接続される。ダミーMRAMセル602、特に、その磁気トンネル接合コアは、能動回路構成部品604に電磁的に接続されている。これにより、磁気トンネル接合コアは回路電流(Ickt)を検知可能であり、次いでその回路電流(Ickt)に基づいて検知電流(Isense)を発生させる。
【0041】
図7は、本発明の一実施形態例により構成された集積回路デバイス700構成部品および要素の簡略図である。この実施形態では、いくつかの磁気トンネル接合(MTJ)電流センサ708が、「スマート・パワー」IC704、706、712、およびMRAM回路714、716と共に形成されている。集積回路デバイス700の実際の実施形態は、図7に示すもの以外の追加の層(例えば金属層、誘電体層、および/またはグラウンド層)を含んでよい。
【0042】
集積回路デバイス700は、基板702、基板702上に形成された磁気ランダム・アクセス・メモリ(「MRAM」)アーキテクチャ710、基板702上に形成され、電流センサ(CS)として利用可能なダミーMRAMセル708を含むセンサ・アーキテクチャと、基板702内に形成された能動回路構成部品704、706、712を含む。MRAMアーキテクチャ710は、MRAM論理回路714およびMRAMセル・アレイ716を含む。
【0043】
上述のように、MRAMセル・アレイ716は複数のMRAMセルを含む。理解を容易にするために図7には示していないが、複数のMRAMセルの各々は、いくつかの構成部品を含んでよい。例として、図1に関して上述したように、各MRAMセルは、第1の金属層から形成されたディジット線、第2の金属層から形成されたビット線、および第1の金属層と第2の金属層との間に形成された磁気トンネル接合(「MTJ」)コアを含む。
【0044】
本明細書では、用語「特定の」を使用して、ダミーMRAMセル構成部品と、通常のMRAMセルの対応する構成部品とが区別される。ダミーMRAMセル708すなわち電流センサ(CS)の各々は、MRAMセルと同一の構成部品を含んでよく、MRAMセルと同時に製造される。この場合も、理解を容易にするために、ダミーMRAMセルのこれらの構成部品を図7には示していないが、特定のダミーMRAMセルは、第1の金属層から形成された特定のディジット線、第2の金属層から形成された特定のビット線、およびそれら第1の金属層と第2の金属層との間に配置された特定の磁気トンネル接合(「MTJ」)コアを含む。
【0045】
能動回路構成部品は、「スマート・パワー」構成部品と称される場合、例えば、パワー回路構成部品704、アナログ・パワー制御構成部品712、デジタル論理構成部品706を含む。能動回路構成部品の各々は基板702内に形成され、特定の磁気トンネル接合コアすなわち電流センサ(CS)708は、レイアウト範囲を節約するために、例えば、対応する能動回路構成部品704、706、712の上方に、または全体にわたって形成される。代替例として、特定の磁気トンネル接合コアすなわち電流センサ(CS)708を、例えば、対応する能動回路構成部品704、706、712に隣接して形成してもよい。
【0046】
図7に示す一実施形態では、パワー回路構成部品704、アナログ・パワー制御構成部品712、デジタル論理構成部品706、およびMRAM回路構成部品714は、フロント・エンド製造工程によって、フロント・エンド層から適切に形成される。これらのフロント・エンド構成部品のいくつかまたはすべては、フロント・エンド製造工程によって同時に形成可能である。
【0047】
対照的に、センサ・アーキテクチャ708(1つまたは複数のセンサを含んでよい)およびMRAMセル・アレイ716は、バック・エンド製造工程によって、バック・エンド層から形成される。上述のように、「バック・エンド」層は、「フロント・エンド」層の後に形成された層である。これらのバック・エンド構成部品のいくつかまたはすべては、バック・エンド製造工程によって同時に形成可能である。実際には、フロント・エンドおよびバック・エンド製造工程は、MRAMアーキテクチャを製造するために使用されるMRAM製造工程におけるサブ工程である。したがって、集積回路デバイス700の生産は、スマート・パワー・アーキテクチャのために、既存のMRAM製造工程を利用する。このようにして、スマート・パワー・アーキテクチャの少なくとも一部分、およびMRAMアーキテクチャの少なくとも一部分は、選択されたMRAM製造工程によって同時に形成可能である。
【0048】
図8は、関連の能動回路(すなわち「スマート・パワー」)構成部品804の電流変化を検知するためのMTJコア電流センサ802の実施例を示すブロック回路図である。
図8に示すように、能動回路構成部品804は、特定のディジット線210の1つと特定のビット線208の1つとの間に電気的に接続されている。能動回路構成部品804、特定のビット線208、および特定のディジット線210は、能動回路構成部品804によって生成される回路電流(Ickt)を運ぶ回路を形成する。能動回路構成部品804と関連付けられた磁気トンネル接合コアの電流センサ802は、能動回路構成部品の電流センサに電磁的に接続されている。磁気トンネル接合コアの電流センサ802は、回路電流(Ickt)の変化に応答する。具体的には、磁気トンネル接合コア802のTMRは、能動回路構成部品804によって生成された回路電流(Ickt)に応じて変化する。したがって、磁気トンネル接合コアの電流センサ802は、回路電流(Ickt)を検知可能であるとともに、回路電流(Ickt)に応じた検知電流(Isense)を生成することが可能である。
【0049】
図1に関して上述したように、MRAMセルのMTJコアは、典型的には、上側強磁性または合成反強磁性(「SAF」)層202としての第1の電極、下側強磁性またはSAF層204としての第2の電極、およびそれら2つの強磁性層間のトンネル・バリア層206を備える。自由磁性層202および固定磁性層204は、ニッケル鉄(NiFe)などの磁性材料によって形成される。磁化は、磁場の存在下で、特定の材料を組み合わせることによって工程中に生じる。固定磁性層204では、磁化の配向は、典型的には、1つの方向に一定、すなわち固定されている。例として、図8に、固定磁性層204の磁化の配向を、右を指すように示している。それに対して、自由磁性層202の磁化配向は、大きさおよび方向の双方において、例えば0°から180°に変化することが可能である。
【0050】
自由磁性層202と固定磁性層204との間の相互角度は、固定層204に対する自由層202の磁化の配向として、またはその逆として定義可能である。自由磁性層202と固定磁性層204との間の相互角度は、固定磁性層204に対する、自由磁性層202内の磁化の配向に左右される。この相互角度に基づいて、MTJコア802は、少なくとも2つの異なる状態において動作することが可能である。
【0051】
平行状態は、自由層202および固定層204の磁化が同一方向に配向され、自由層202と固定層204との間の相互角度が0°である場合に起こる。平行状態では、MTJコア802のTMRは、比較的低い抵抗を示す。それに対して、反平行状態は、自由層202および固定層204の磁化が反対方向に配向され、自由層202と固定層204との間の相互角度が180°である場合に起こる。これは、例えば、自由層202の磁化が左で、固定層204の磁化が右となる場合に起こる。反平行状態では、MTJコア802のTMRは、比較的高い抵抗を示す。
【0052】
ビット線206およびディジット線210の双方は、電流を伝導することが可能である。図8に示す非限定の例では、ビット線206は、右から左に(または、その逆にも)電流を運び、ディジット線210は、ページ内にまたはページ外に電流を運ぶ。ビット線206および/またはデジタル線210内を流れる電流は、対応する磁場を発生させる。
【0053】
ビット線206および/またはディジット線210によって発生する磁場は、自由磁性層202と固定磁性層204との間の相互角度を変化させる。したがって、ビット線206および/またはデジタル線210内を流れる電流の変化は、MTJコア802の相互角度に影響を与えることになる。上述のように、MTJコア802の相互角度を変化させることにより、MTJコア802の出力TMRが変化する。別の言い方をすれば、MTJコア802によって検知される磁場により、MTJコア802の出力トンネル磁気抵抗(TMR)が影響を受ける。したがって、磁気トンネル接合コア802を使用して、ビット線206および/またはデジタル線210によって生じる磁場を、出力トンネル磁気抵抗(TMR)に変換することが可能である。すなわちMTJコア802の出力TMRを監視することによって、電流の変動を監視することができる。
【0054】
MTJコア802が受ける磁場の強さは、ビット線206および/またはディジット線210を通って流れる電流、ならびにMTJコア802と、ビット線206および/またはディジット線210との間の距離に左右される。MTJコア802とビット線206および/またはディジット線210との距離は、製造工程中に制御される。MTJコア802とビット線206および/またはディジット線210との間の距離を変更することによって、電流センサの感度を設計ニーズに適合するように調整することができる。
【0055】
加えて、追加の厚い磁性遮蔽層、または複数の層820を、被覆部218全体にわたって設けることが可能である。厚い磁性遮蔽層は、MTJ電流センサを外部雑音から保護するために、MTJ電流センサの上方に置かれ、それにより、MTJ電流センサだけが、検知対象の回路またはデバイスと関連付けられる特定の電流を検知する。追加の厚い磁性遮蔽層820は、外部ソースによって生じる外部雑音から検知対象の電流信号を保護することが可能である。これにより、より精密な測定を可能にすることができる。
【0056】
次に、図9〜図11とともに、図1を参照して説明するように、MTJコア電流センサ202、204、206を実施する場合、電流センサの安定性は、MTJコア電流センサ202、204、206の電極202、204の幾何学的配置を変更することによって、さらに向上可能である。例えば、MTJコア電流センサ202、204、206の電極202、204のアスペクト比、相対的な配向、サイズおよび形状などの変数を、図9〜11で後述するように変更させることができる。
【0057】
図9は、電極の少なくとも一方が正方形である本発明の実施形態によるMTJコア電流センサ202、204、206の電極202、204の分解平面図900を示す。図9には、電極202、204が側面に沿って変位する様子が示されており、それにより、それらの相対的な形状およびサイズをより容易に見ることが可能になる。しかし、MTJコア電流センサ202、204、206を形成するために組み立てられる場合、電極は、一方が他方の上方に、すなわち電極204が電極202の上方に位置する。電極202−1と電極204−1は、XおよびYの寸法に関して、Y202−1=X202−1=Y204−1=X204−1を有し、実質的に正方形であるように示されている。電極202−2と電極204−2は、Y202−2>X202−2およびY204−2=X204−2を有し、電極202−2が長方形であるという点で異なる。なお、図9は単に、電極の様々な形状を例示することのみを意図しており、包括的または限定することを意図していない。
【0058】
図10は、電極202、204の一方または双方が非正方形の形状を有する、本発明の実施形態例によるMTJの電極202、204の平面図1000を示している。例えば、310−1では、電極202、204の一方または双方は長方形であり、Yに比べてXはかなり大きい寸法で長くなっている。310−2では、電極202、204の一方または双方はX≫Yであり、Xが三角形の端部により長くなっている。310−3では、電極202、204の一方または双方はX≫Yであり、Xは丸い端部により長くなっている。MTJコア電流センサ202、204、206を形成するために、一方の電極が他方の電極の上方に配置される場合には、これらのより長い寸法は、図11に概略的に示すように、互いに種々の角度を成してよい。ある種の環境下では、薄い電極における平面図の非対称性は、電子スピン軸が回転可能であることによる容易さ、または難しさに影響を及ぼすので、非対称的の電極形状を使用することが有益である。例えば、当技術分野では、磁場の存在下で熱処理によって、電子スピン軸を第1の電極に固定することが知られているが、別の手法は、電極形状を、非対称的に、例えば平面図において長く狭くすることであり、これは、電子スピン軸をこの種の非対称形の長い方向から離れて回転させることが非常に困難であるからである。しかし、スピン軸を固定するためのいずれの配置も使用可能である。
【0059】
加えて、MTJコアの電流センサ202、204、206の性能はまた、図11に後述のように、検知対象の電流線に対する、MTJコア電流センサ202、204、206の電極202、204の近接度や、検知対象の電流線に対する、MTJコア電流センサ202、204、206の電極の角度/配向や、検知対象の電流線に対する、MTJコア電流センサ202、204、206の電極の範囲などの変数を最適化、すなわち変化させることによって、さらに向上させることができる。
【0060】
図11は、電極202、204の少なくとも一方が別の電極に対して様々な角度配置を有する、本発明の実施形態によるMTJの電極202、204の平面図1100を示している。図解の便宜上、第1の電極202−4を、様々な角度でそれを横切る様々なセグメント化された第2の電極204−4−1…204−4−4を有する単一の連続的電極として示している。しかし、これは、限定を意図しておらず、電極202−4は、個別のセグメントで構成可能であり、それぞれは第2の電極204−4−1…204−4−4のうち単一の電極の下に位置する。第2の電極204−4−1は、第1の電極202−4の長手方向の寸法に実質的に直交して(β3)配向される。第2の電極204−4−2は、第1の電極202−4の長手方向寸法と実質的に平行に(または反平行な)配向される。第2の電極204−4−3は、第1の電極202−4の長手方向寸法に対して、角度(β1)で配向され、第2の電極204−4−4は、第1の電極202−4の長手方向寸法に対して、角度(β2)で配向される。したがって、多種多様な異なる相対角の配向が、第1および第2の電極202、204のために使用可能である。
【0061】
図12は、例示的実施形態によるMTJコア電流センサを製造する方法を示すフローチャートである。ステップ1202では、スマート・パワーまたはアナログ集積回路などの能動回路構成部品、すなわちデバイス704、706、712が内部に組み込まれた基板1202が設けられる。ステップ1206では、磁性被覆部214を有するディジット線(DL)210が、既知の半導体工程技術を使用して配置される。これは、例えば銅材料を蒸着するために、例えば、物理気相成長法、および電気めっきを使用することによって実施される。ステップ1208では、導電性MTJ電極層201すなわち下部MTJ電極201が、既知の半導体工程技術を使用して配置される。下部MTJ電極201は、例として、タンタル金属を含む。ステップ1210では、自由層202、トンネル・バリア206および固定層204を含むコアMTJ構造を残して、MTJデバイスから多重層が既知の半導体工程技術を使用して取り除かれる。ステップ1212では、MTJ電流センサ802が、従来のリソグラフィ技術を使用してパターニングされる。ステップ1214では、上部MTJ電極が、既知の半導体工程技術を使用して配置される。ステップ1216では、中間誘電体層が、上部MTJ電極全体にわたって配置される。ステップ1218では、磁性被覆層もしくは磁性遮蔽層、またはその双方を有する導電性ビット線(BL)208が、既知の半導体工程技術を使用して配置される。ステップ1220では、電流検知が必要な能動回路構成部品またはデバイス804に、DL210および/またはBL208が接続される。
【0062】
少なくとも1つの実施形態例について説明したが、多数の変形例が存在し得る。上述した実施形態は、本発明の範囲、適用性、または構成を限定することを全く意図していない。添付の特許請求の範囲およびその均等物の範囲から逸脱することなく、要素の機能および配置において種々の変更が可能である。
【図面の簡単な説明】
【0063】
【図1】例示の実施形態により構成されたMRAMセルの概略透視図。
【図2】簡略化したスマート・パワー集積回路アーキテクチャの概略断面図。
【図3】例示的実施形態により構成された集積回路デバイスの概略図。
【図4】図3に示した集積回路デバイスの概略横断面図。
【図5】例示的実施形態により構成された集積回路デバイスの概略横断面図。
【図6】例示的実施形態により構成された集積回路デバイス構成部品および要素の簡略図。
【図7】例示的実施形態により構成された集積回路デバイス構成部品および要素の簡略図。
【図8】例示的実施形態による関連のアクティブ回路(または「スマート・パワー」)構成部品の電流変化を検知するためのMTJコア電流センサの具現化を示す回路図。
【図9】電極の少なくとも1つが正方形である本発明の実施形態によるMTJの電極の分解平面図。
【図10】電極の一方または双方が様々な例示的、非正方形の形状である本発明の実施形態によるMTJの電極の分解平面図。
【図11】少なくとも一方の電極が、他方の電極に対して種々の角度の配置を有するMTJの電極の平面図。
【図12】例示的実施形態によるMTJコアの電流センサを製造する方法を示す流れ図。
【技術分野】
【0001】
本発明は、概して、電子デバイスに関する。より詳細には、本発明は、検知機能を含む集積回路デバイスに関し、具体的には、磁気トンネル接合(MTJ)を用いた電流センサに関する。
【背景技術】
【0002】
MRAMは、磁気分極を使用してデータを保存する不揮発性メモリ技術であり、電子電荷を使用してデータを保存する別のRAM技術とは対照的である。MRAMの1つの主要な便益は、システム・パワーが供給されていないときに、保存されたデータを維持することであり、したがって、不揮発性メモリであるということである。一般に、MRAMは、半導体基板上に形成された多数の磁気セルを含む。各セルは、1つのデータ・ビットを表す。情報は、セル内の磁性自由層の磁化方向を変えることによってセルに書き込まれ、ビットは、セルの抵抗(低抵抗は、通常、「0」ビットを表し、高抵抗は、通常、「1」ビットを表す)を測定することによって読み込まれる。
【0003】
MRAMデバイスは、一般に、導電性ビット線、導電性ディジット線、および/または局所的相互接続部などを使用して、相互接続されたセルのアレイを含む。実際のMRAMデバイスは、既知の半導体工程技術を使用して製造される。例えば、ビット線およびディジット線は、1つまたは複数の絶縁層および/または追加の金属層によって分離される種々の金属層から形成される。従来の製造工程により、使用する基板上に個別のMRAMデバイスを容易に製造することが可能になる。
【0004】
スマート・パワー集積回路は、高度に制御された動作電力を生成及び供給することができる単一チップのデバイスである。スマート・パワー集積回路は、通常、パワー回路構成部品、アナログ制御構成部品、およびデジタル論理構成部品を含む。スマート・パワー集積回路はまた、位置、運動、力、加速度、温度、圧力などの物理的パラメータを測定または検出するために使用可能な1つまたは複数のセンサを含んでもよい。この種のセンサを使用して、例えば、変化する動作状態に応じて、出力電力を制御することが可能である。例えば、携帯電話では、スマート・パワーの製品は、電力消耗を調整し、音声信号を増幅し、電力をカラー・スクリーンに供給するように設計される。インクジェット・プリンタでは、スマート・パワーの製品は、モータを駆動したり、インク送出のためのノズル発射を行うのに利用される。自動車では、スマート・パワーの製品は、エンジンおよびブレーキシステム、エアバッグ展開、ならびにシートの位置調整を制御するのに利用される。
【0005】
スマート・パワーおよび磁気ランダム・アクセス・メモリ(MRAM)の設計を実現する集積回路(IC)にあって、電流検知は、回路、デバイスまたはシステムを保護するためのパワーIC設計における重要な要素である。
【発明の開示】
【発明が解決しようとする課題】
【0006】
上述したようなパラメータを測定するための既存センサは、様々な限定を受けている。この種の限定の例は、過剰なサイズおよび重量、不十分な感度および/またはダイナミック・レンジ、コスト、信頼性、ならびに別の要因を含む。このため、改良センサ、特に、半導体デバイスおよび集積回路とともに容易に集積化可能なセンサに対するニーズ、ならびにそれらの製造方法に対するニーズが継続的にある。
【0007】
多数の近年のアプリケーションの小型化により、電子デバイスの物理的サイズを縮小し、複合構成部品もしくはデバイスを単一のチップ内に集積化し、かつ/または回路レイアウトの効率性を向上させることが望まれている。理想的には、この種のセンサは、センサが占める追加レイアウトの範囲またはスペースを縮小する高いコスト効率で生産されなければならない。センサ構成部品を含むスマート・パワー・アーキテクチャと集積化されたMRAMアーキテクチャを含む半導体ベースのデバイスが単一の基板上に形成されることが望ましく、具体的には、その場合、センサが、半導体デバイスおよび集積回路の構造、ならびに製造方法との互換性を有するように、MRAMアーキテクチャおよびスマート・パワー・アーキテクチャは同一の工程技術を使用して製造される。
【課題を解決するための手段】
【0008】
したがって、様々な物理的パラメータを測定するために好適な、改良されたセンサおよび方法が望まれている。また、改良されたセンサおよび方法により、測定された物理的パラメータを電気信号に変換することがさらに望まれている。また、改良された測定性能を示し、3次元アーキテクチャ内に集積化可能なセンサを提供することが望まれている。
【0009】
本発明の1つの態様は、集積回路デバイスであって、基板と、MRAMセル・アレイと、第1の導電層、第2の導電層、および前記第1の導電層と前記第2の導電層との間に配置された特定の磁気トンネル接合(MTJ)コアを含むダミーMRAMセルと、前記第1の導電層と前記第2の導電層との間に電気的に接続され、第1の電流を発生させるように構成されている、前記基板内に形成されたスマート・パワー構成部と、を備え、前記特定の磁気トンネル接合コアは、前記第1の電流を検知し、前記第1の電流に基づいて第2の電流を発生させるように構成されている、集積回路デバイスを要旨とする。
【発明を実施するための最良の形態】
【0010】
以下では、説明を簡略にするために、MRAM設計、MRAM動作、半導体デバイスの製造および集積回路デバイスの態様に関する従来の技術および機能については省略する。
実際のMRAMアーキテクチャは、適切な半導体製造工程を使用して基板上に形成される。本明細書に説明するMRAM構造は、従来のMRAMの製造工程を使用して形成可能である。実際のMRAMデバイスは、一般に何百万のセルを含む。概して、MRAMアーキテクチャは、ある金属層から形成された少なくとも1つのディジット線、別の金属層から形成された少なくとも1つのビット線、および2つの金属層間に形成された磁気トンネル接合(「MTJ」)コアを含む。MTJコアは、MRAMアーキテクチャにおける記憶位置の配列(array)を形成する複数のセルを含む。
【0011】
図1は、一実施形態により構成されたMRAMセル200の概略透視図である。MRAMアーキテクチャにおける各セルは、図1に示すように構成される。MRAMセル200は、概して、上側強磁性または合成反強磁性(「SAF」)層202、下側強磁性またはSAF層204、およびそれら2つの強磁性層間のトンネル・バリア層206を含む。この例では、上側強磁性またはSAF層202は、その磁化方向がセル200のビット状態を変えるために切り替え可能であり、したがって、自由磁性層を構成する。しかし、下側強磁性またはSAF層204は、その磁性の方向が1つの方向に固定されており、正常の動作状態の間は、分極の方向を変えない。したがって、下側強磁性またはSAF層204は、固定磁性層である。上側強磁性またはSAF層202の磁化が下側強磁性層204の磁化に平行である場合、セル200全域の抵抗は、低抵抗状態にある。上側強磁性層202の磁化が下側強磁性層204の磁化に反平行である場合、セル200全域の抵抗は、高抵抗状態にある。所与のセル200におけるデータ(「0」または「1」)は、セル200の抵抗を測定することによって読み込まれる。MRAMセル200からのデータの読み込み及びデータの書き込みに利用される技術は、当業者にはよく知られており、したがって、本明細書では詳細に説明しない。
【0012】
図1はまた、セル200に対応するビット線208およびディジット線210(個別におよび全体として、本明細書では「プログラム線」と称す)を示す。自由磁性層202の磁化の配向は、トグル・アプリケーションのディジット線およびビット線から供給される電流パルスに応じて回転し、ディジット線およびビット線のパルスの双方が単一の磁性自由層(または従来)のアプリケーションに同時に供給される場合は、完全な180度反転を形成する。典型的な非トグルのMRAMでは、ビットの配向は、ディジット線210における電流の極性を一定に保ちながら、ビット線208における電流の極性を反転にすることによって切り替えられる。実際の展開では、ビット線208は、共通の書込み電流を各接続セルに供給するために、任意の数の類似MRAMセル(例えば、1列のセル)に接続される。同様に、ディジット線210は、共通のディジット電流を各セルに供給するために、任意の数の類似MRAMセル(例えば、1行のセル)と関連付けられる。
【0013】
図1に示す好ましい実施形態では、磁性被覆または遮蔽層214、218は、効率性、安定性を向上させ、RMAMセルに隣接する電流経路に起因する信号ノイズ/干渉を抑えるために設けられる。この例では、ディジット線210は、導電性ディジット要素212、および軟磁性材料から形成された透過性の被覆材料214を含む。この例では、被覆部214は、導電性要素212を部分的に取り囲んでいる。具体的には、被覆部214は、導電性要素212の上面が被覆されないままの状態であるように、導電性要素212の3つの側面の周囲に形成される。図1に示す好ましい実施形態では、線208は、透過性の磁性材料から形成された導電性ビット要素216および被覆部218を含む。この例では、被覆部218は、導電性要素216を部分的に取り囲んでいる。具体的には、被覆部218は、導電性要素216の下面が被覆されないままの状態であるように、導電性要素216の3つの側面の周囲に形成される。被覆部214/218を利用して、プログラミングの効率性を向上させるために、磁束をMTJの方に焦点を合わせることが可能である。被覆部は、近接のビットへの書込み障害を抑えるという追加の便益を有する。実際の実施形態では、磁性被覆は、MRAM工程に使用される銅のプログラム線の製造の際に使用されるバリア層の不可欠な部分である。
【0014】
実際の実施形態では、導電性要素212および導電性要素216は、銅などの電気的に導電性の材料から形成され、被覆部214/218は、ニッケル鉄(NiFe)、ニッケル鉄コバルト合金、コバルト鉄合金などの軟性の透過性磁性材料から形成される。1つの実施形態の例では、被覆部214/218は、厚さが約200オングストロームである(被覆部214/218の側壁は、より薄くてよい)。導電性要素および被覆部は種々の材料により実現されるが、導電性要素212および被覆部214は、ある共通の金属層(例えば、金属第4層)において製造されると考えられ、導電性要素216および被覆部218は、別の共通の金属層(例えば、金属第5層)において製造される。
【0015】
用語「第1の金属層」および「第2の金属層」は、任意の個別な2つの金属層を区別するために、本明細書において使用される。「第1の金属層」および「第2の金属層」は、それぞれ金属第1層および金属第2層を示す必要はない。すなわち、「第1の金属層」は集積回路デバイス内の任意の金属層を意味し、「第2の金属層」は集積回路デバイス内の任意の別の金属層を意味する。
【0016】
スマート・パワー(smart power)集積回路は、精密なアナログ部、パワー・デバイス、および論理部またはサブセットのブロックを集積化する組合せCMOS工程を使用して製造される。スマート・パワー集積回路は、様々な構成部品を削減可能であるとともに、すべてのそれらの機能を、電圧調整、パワーMOSFET、入力信号条件付け、過渡保護、システム診断および制御の機能を含む単一のコスト効率の高いICに組み合わせることが可能である。スマート・パワー集積回路を使用するICは、パワーIC、通信、パワー管理、安全性およびセンサ、ならびに多数の別の特殊な機能など、様々な機能を含む。スマート・パワー集積回路は、A/DおよびD/A変換器、レイル・ツー・レイル・オペ・アンプ、コンパレータ、電荷ポンプおよびゲート駆動部、電圧調整器、精密基準器、デジタル論理部ならびに不揮発性メモリを含む混合信号形成ブロックの一群である。駆動負荷については、誘導エネルギー・クランプ、独立温度管理、短絡保護、および診断負荷検知を備えたパワーMOSFETデバイスがある。
【0017】
図2は、簡略化したスマート・パワー集積回路アーキテクチャ250の概略図である。この集積回路アーキテクチャ250は、例として、適切な半導体の製造工程を使用してnエピ層254を備えた基板252上に形成されている。なお、スマート・パワー集積回路は、n型またはp型のエピタキシャル層を備えた、および/または備えていない種々の型の基板上に形成可能である。実際には、スマート・パワー集積回路アーキテクチャ250および本明細書に説明する別の構造は、任意の適切な集積回路の製造工程を使用して形成されている。スマート・パワー集積回路アーキテクチャ250を、パワーMOSFET256、CMOS(n−MOSFET258およびp−MOSFET260)、およびバイポーラ・デバイス262により示しているが、実際のスマート・パワー集積回路は、一般に、ダイオード、抵抗器、コンデンサ、インダクタ、ヒューズ、アンチヒューズおよびメモリ・デバイスなど、様々な能動構成部品および受動構成部品を含む。概して、スマート・パワー集積回路アーキテクチャ250は少なくとも1つの金属層を含む。追加の金属層が、回路密度を高めるために、および回路性能を上げるために加えられる。種々のn型およびp型のウェルは、注入および拡散など、公知の半導体工程を使用して形成される。絶縁構成部品264は、適切な酸化および/またはトレンチ工程を使用して実現可能である。
【0018】
本発明の実施形態は、共通の基板上に形成され、スマート・パワー・アーキテクチャと組み合わせられたMRAMアーキテクチャを有する集積回路デバイスに関し、MRAMアーキテクチャの少なくとも一部分、およびスマート・パワー・アーキテクチャの少なくとも一部分が、同一の製造工程によって同時に形成される。スマート・パワー・アーキテクチャは、電力を管理するように構成されたパワー回路構成部品と、パワー回路の動作を制御し、調整し、監視し、作用させ、またはその動作に反応するように構成された少なくとも1つの追加の構成部品とを含む。実際には、パワー回路構成部品は、パワー・トランジスタを含んでよく、少なくとも1つの追加の構成部品は、これらに限定されないが、センサ(例えば、環境状態センサ、電磁センサ、電気機械センサ、電気特性センサ、変換器など)、パワー制御構成部品、アナログ構成部品、デジタル論理構成部品、またはそれらの任意の組合せを含んでよい。スマート・パワー集積回路を使用することにより、設計者は、高密度回路を達成するために、アナログ部分のサイズ、および実際のアプリケーションのデジタル論理部のサイズを抑えることが可能である。これにより、設計者は、より多くの機能と性能を1チップ内に経済的に組み込み可能になり、その結果、ダイ面積が抑えられ、コストが抑えられ、性能が向上することになる。この集積化は、自動車システム、産業用制御部および家庭用電化製品の設計者が、システムの設計を単純化にし、システムのコストを削減し、信頼性を向上させることに役立つ。
【0019】
図3は、一実施形態により構成された集積回路デバイス300の概略図である。集積回路デバイス300は、概して、いくつかの機能構成部品が形成された基板302含む。基板302は、シリコンベースの材料など、任意の適切な半導体材料であってよい。図3では、理解し易いように、機能構成部品をブロックとして概略的に示している。この例では、これらの機能構成部品は、パワー回路構成部品304、デジタル論理構成部品306、センサ・アーキテクチャ308、MRAMアーキテクチャ310、およびアナログ・パワー制御構成部品312を含む。図3には示していないが、集積回路デバイス300は特定のアプリケーションのニーズを満たすために、必要に応じて、追加構成部品を含んでもよい。実際には、いくつのこれらの機能構成部品は、協働動作を可能にするために、一体に接続されている。例えば、パワー回路構成部品304、デジタル論理構成部品306、センサ・アーキテクチャ308、およびアナログ・パワー制御構成部品312は協働して、集積回路デバイス300のためのスマート・パワー・アーキテクチャを形成する。これに関して、一実施形態では、これらの(個別の、またはそれらの任意の組合せの)構成部品を「スマート・パワー構成部」と称す。しかし、MRAMアーキテクチャ310は、別の構成部品に接続される必要はなく、MRAMアーキテクチャ310は、集積回路デバイス300の独立サブシステムとして機能するように構成することも可能である。スマート・パワー集積回路内にMRAMアーキテクチャ310を埋め込むことにより、物理的空間を効率的に使用することが可能になり、MRAMのMTJコアに関してのみ、これまで利用されている層からセンサを製造することが可能になる。
【0020】
本発明の1つの実際の実施形態では、パワー回路構成部品304は、高電圧および高電流で動作するように構成された1つまたは複数のパワーMOSFETデバイスを含む。代替実施形態は、パワー回路構成部品304のための種々のパワー・デバイスおよび技術を使用することが可能である。デジタル論理構成部品306は、CMOSトランジスタまたは任意の適切なデジタル論理部の配置により実現可能である。デジタル論理構成部品306は、集積回路デバイス300のスマート・パワー・アーキテクチャに基づくデジタル動作を行うように構成されている。アナログ・パワー制御構成部品312は、集積回路デバイス300のスマート・パワー・アーキテクチャに基づいて構成されたアナログ回路構成部品を含む。アナログ・パワー制御構成部品312は、例えば、抵抗器、コンデンサ、インダクタ、MOSFET、バイポーラ・デバイス、および/または別のアナログ回路の要素を含む。
【0021】
センサ・アーキテクチャ308は、概して、集積回路デバイス300について、1つまたは複数の物理的、電気的、磁気的、環境的、または別の状態を検知するように構成されている。この例では、集積回路デバイス300は、センサ・アーキテクチャ308によって検出される量、特性、パラメータ、または現象を使用して、パワー回路構成部品304によって生成される出力電力を調整し、制御し、管理し、または監視する。センサ・アーキテクチャ308は、これらに限定されないが、温度センサ、湿度センサ、光センサ、放射線センサなどの環境状態センサと、電磁センサと、変換器などの電気機械センサと、振動センサ、加速度計、圧力/ひずみセンサなどの機械センサと、磁場センサと、または電圧センサ、電流センサ、インピーダンスもしくは抵抗センサ、温度センサ、静電容量センサ、インダクタンス・センサなどの電気特性センサとを含む1つまたは複数のセンサ、すなわちセンサ構成要素を含む。
【0022】
MRAMアーキテクチャ310は、概して、図1および図2に関連して上述したように構成される。実際、集積回路デバイス300には、MRAMアーキテクチャ310について、従来のMRAMの設計および技術を使用してよく、この種の従来の機能については、詳細に説明しない。概して、MRAMアーキテクチャ310は、MRAM回路構成部品314と、MRAM回路構成部品314に接続されているMRAMセル・アレイ316とを含む(集積回路デバイス300の概略横断面図である図4を参照)。MRAM回路構成部品314は、MRAMアーキテクチャ310の動作に基づく任意の数の要素または機能を含んでよく、これらに限定されないが、スイッチング・トランジスタ、入力/出力回路、デコーダ、コンパレータ、センス増幅器を含む。
【0023】
図4は、概して、集積回路デバイス300の機能構成部品のトポロジ配置を示す簡略図である。これに関して、図4は、MRAMアーキテクチャ310が基板302上に形成されており、スマート・パワー・アーキテクチャ(この例では、パワー回路構成部品304、デジタル論理構成部品306、センサ・アーキテクチャ308、およびアナログ・パワー制御構成部品312を含む)もまた基板302上に形成されていることを示している。また、図4は、MRAMセル・アレイ316がMRAM回路構成部品314の上方に形成されていることも示している。
【0024】
本発明の1つの実施形態では、集積回路デバイス300は、フロント・エンド(front end)製造工程およびバック・エンド(back end)製造工程を有するモジュール工程技術を使用して生産される。なお、フロント・エンド製造工程は、適時行われ、バック・エンド製造工程が開始される前には完了している。本明細書において、フロント・エンド製造工程は、半導体基板302内のNおよび/またはPのドープ領域である「フロント・エンド層(front end layer)」や、誘電体層や、あるいは、別の層を使用した要素または機能の形成と関連付けられる。バック・エンド製造工程は、金属もしくは導電層である「バック・エンド層(back end layer)」や、誘電体層や、MTJコア層や、あるいは、別の層を使用した要素または機能の形成と関連付けられる。したがって、フロント・エンド層は、基板302中、または基板302上に配置され、バック・エンド層は、フロント・エンド層の上方に配置される。実際には、フロント・エンドおよびバック・エンドの製造工程では、公知のマスキング、反応性イオン・エッチング、物理スパッタリング、ダマシン・パターニング、物理気相成長法、電気めっき、化学気相法、および/またはプラズマ化学気相成長法の技術が利用される。例えば、集積回路は、CMOS、バイポーラ、または別の適切な製造工程を利用可能なプロセス技術を使用して生産される。
【0025】
図4は、一実施形態により構成された集積回路デバイス300の構成部品および要素の簡略図である。集積回路デバイス300の実際の実施形態は、図4に示すものの他、追加の層(例えば、金属層、誘電体層、および/またはグラウンド層)を含む。この例では、パワー回路構成部品304、アナログ・パワー制御構成部品312、デジタル論理構成部品306、およびMRAM回路構成部品314は、フロント・エンド製造工程によって、フロント・エンド層から適切に形成される。いくつかのまたはすべてのこれらのフロント・エンド構成部品は、フロント・エンド製造工程によって同時に形成可能である。対照的に、センサ・アーキテクチャ308(1つまたは複数のセンサを含んでよい)およびMRAMセル・アレイ316は、バック・エンド製造工程によって、バック・エンド層から適切に形成される。いくつかのまたはすべてのこれらのバック・エンド構成部品は、バック・エンド製造工程によって同時に形成される。実際には、フロント・エンド製造工程およびバック・エンド製造工程は、MRAMアーキテクチャ310を形成するために使用されるMRAM製造工程における要素である。したがって、集積回路デバイス300の生産は、スマート・パワー・アーキテクチャのために、既存のMRAM製造工程を利用する。このようにして、スマート・パワー・アーキテクチャの少なくとも一部分、およびMRAMアーキテクチャ310の少なくとも一部分は、選択されたMRAM製造工程によって同時に形成可能である。
【0026】
図5は、一実施形態により構成された集積回路デバイス500の概略横断面図である。集積回路デバイス300には、図5に示す概略的構造が利用される。集積回路デバイス500は、本明細書に説明するように製造されたスマート・パワー集積回路に組み込まれているMRAMの例を示している。集積回路デバイス500は、概して、基板502、基板502中またはその基板上に形成されたフロント・エンド層503、ならびにフロント・エンド層503の上方に形成された第1のバック・エンド層504および第2のバック・エンド層506を含む。図5の破線508は、第1のバック・エンド製造工程と、第2のバック・エンド製造工程との間の仮想上の分割線を示している。
【0027】
本発明の実際の実施形態は、集積回路デバイス500の第1のバック・エンド層504は、金属第1層510、金属第2層512、金属第3層514、介在誘電体層(図5には個別に示していない)、層間を経由する導電性バイアス516などを含み、集積回路デバイス500の第2のバック・エンド層506は、金属第4層518、金属第5層520、MTJコアの「層」522、介在誘電体層(図5には個別に示していない)、層間を経由する導電性バイアス524などを含む。上述のように、MTJコアは、二層以上の材料によって実現可能である。しかし、簡単にするため、図5には、MTJコアを単一の「層」522として示している。本発明の別の実施形態では、集積回路デバイス500は、1つまたは複数のフロント・エンド層、および/または1つまたは複数のバック・エンド層を含み得る。
【0028】
一実施形態例では、パワー回路構成部品304、アナログ・パワー制御構成部品312、デジタル論理構成部品306、およびMRAM回路構成部品314は、金属第1層510、金属第2層512、および/または金属第3層514から生成される要素を使用して形成され、センサ・アーキテクチャ308およびMRAMセル・アレイ316は、金属第4層518、金属第5層520、および/またはMTJ層522から生成される要素を使用して形成される。MRAMセル・アレイ316は、金属第5層520に形成された複数のビット線、金属第4層518に形成された複数のディジット線、および金属第4層518と金属第5層520との間に形成されたMTJセルのアレイ(MTJコア層522はMTJセルを形成する)を含む。この例では、センサ・アーキテクチャ308は、MTJコア層522からやはり形成されたセンサ構成部品を含む。実際には、このセンサ構成部品は、MRAMセル・アレイ316を形成するために使用される同一のバック・エンド製造工程により生成される。センサ・アーキテクチャ308はまた、金属第4層518からおよび/または金属第5層520から形成された追加のセンサ構成部品(図示せず)を含んでよい。この種の追加のセンサ構成部品は、導電性トレース、制御回路、バイアス回路などである。
【0029】
センサ・アーキテクチャ308におけるセンサは、特定のアプリケーションのニーズに適合するように(必要に応じて、協働する回路または機能と共に)適切に構成されている。MTJコア層522から製造されるセンサは、ある種の動作状態の変化により、電気的、磁気的、電磁的、電気機械的、および/または別の特性のセンサにおいて関連する変化がもたらされるように設計されている。図6〜11を参照して後述する例では、MTJベースのデバイスは、電流フローによって発生する磁場に対するその反応によって、隣接する導体を流れる電流を検知するように構成される。
【0030】
[MTJ電流センサの実施例]
次に、従来の電流を検知する実施例とは対照的に、電流センサとして磁気トンネル接合(MTJ)を使用する技術について説明する。
【0031】
MTJは、自由磁性層および固定磁性層を含む。固定磁性層では、磁化または「磁化ベクトル」の配向は、一般に、1つの方向に一定、すなわち固定されているが、自由磁性層の磁化配向は、大きさおよび方向の双方において、例えば0°から180°に変化する。自由磁性層と固定磁性層との間の相互角度は、固定磁性層に対する、自由磁性層内の磁化の配向に左右される。自由磁性層と固定磁性層との間の相互角度が回転するとき、その回転を使用して、MTJのトンネル磁気抵抗(TMR)の変化を検知することができる。
【0032】
1つの実施例では、MTJは、自由層および固定層の磁化もしくは磁気ベクトルが同一の方向に配向され、自由層と固定層との間の相互角度が0°である場合に起こる平行状態で動作することが可能であるとともに、自由層および固定層の磁化もしくは磁気ベクトルが反対方向に配向され、自由層と固定層との間の相互角度が180°である場合に起こる反平行状態で動作することが可能である。平行状態では、MTJコアのTMRは、比較的低い抵抗を示す。反平行状態では、MTJコアのTMRは、比較的高い抵抗を示す。
【0033】
ビット線およびディジット線の双方は、電流を伝導することが可能である。ビット線および/またはデジタル線内を流れる電流により、対応する磁場が発生する。ビット線および/またはディジット線によって発生する磁場は、磁場が変化するときに自由層の磁化ベクトルの回転が生じることによって、自由磁性層と固定磁性層との間の相互角度を変化させる。それによって、固定層に対する自由層の相互角が変化する。相互角度の変化を使用して、MTJの出力TMRの変化を検知することが可能である。
【0034】
したがって、ビット線および/またはデジタル線内を流れる電流のいずれの変化も、MTJの出力TMRを変化させるMTJの相互角度に影響を与える。したがって、磁気トンネル接合コアは、ビット線および/またはデジタル線によって生じる磁場を検知し、その磁場をMTJの出力トンネル磁気抵抗(TMR)に変換することが可能である。MTJコアの出力TMRを監視することによって、電流の変動もまた監視可能である。
【0035】
磁気トンネル接合デバイスを利用して、フィードバック制御、過電流保護、および回路動作のシャットダウンなど、様々な回路の監視目的のために、回路電流を検知することが可能である。MTJの性質のために、MTJ電流センサは、高精度電流監視性能を示す。MTJ電流センサは、MRAMセルと同一の構成部品を共有し、それにより、MRAMセル構成部品が、電流センサならびに不揮発性メモリ(NVM)として使用される。加えて、本明細書に説明するMTJ電流センサは、MTJ電流センサが3次元的に集積化され、それらが、集積回路の基板内に典型的に製造される能動回路または「スマート・パワー」構成部品全体にわたって、垂直にまたは横方向に位置付け可能であるので、優れた設計の融通性を提供する。例えば、MTJ電流センサは、能動回路または「スマート・パワー」構成部品の近くの基板の上方において、絶縁層(複数層可)内のいずれの位置にも配置可能である。これにより、レイアウトの範囲の削減を可能にすることができる。これらの特性により、コスト効率の高い形での工程が可能になり、電流センサの全体的性能を向上させることが可能にできる。
【0036】
図6は、一実施形態により構成された集積回路デバイス600の構成部品および要素の簡略図である。集積回路デバイス600の実際の実施形態は、図6に示す層以外の追加の層(例えば金属層、誘電体層、および/またはグラウンド層)を含む。
【0037】
図6に示すように、集積回路デバイス600は、ダミーMRAMセル602および能動回路構成部品604を含む。能動回路構成部品604は、基板層601内に形成可能であるが、ダミーMRAMセル602は、基板層601の上方に配置され、ダミーMRAMセル602を能動回路構成部品604から分離する絶縁層または層(複数層可)608内に形成可能である。重要なことは、この実施例では、ダミーMRAMセル602が能動回路構成部品604の上方に配置され、それにより、著しくレイアウト範囲の削減が可能となることである。本明細書で使用する用語「ダミー」は、検知用途で使用するMRAMセルを示しており、MRAMセルを情報保存用途に使用する従来のMRAMセルとは区別される。
【0038】
この例では、能動回路構成部品604は、例えば、フロント・エンド製造工程によって、フロント・エンド層から形成されたパワー回路構成部品、アナログ・パワー制御構成部品、またはデジタル論理構成部品を含んでよい。能動回路構成部品604は、概して、「スマート・パワー」構成部品を含むが、同構成部品604は、入力/出力電流を監視することにより便益を受ける任意の集積デバイスであってよい。
【0039】
対照的に、ダミーMRAMセル602は、バック・エンド製造工程によって、バック・エンド層から形成される。実際には、フロント・エンドおよびバック・エンド製造工程は、MRAMアーキテクチャ(図示せず)を形成するために使用されるMRAM製造工程におけるサブ工程である。したがって、集積回路デバイス600の生産は、スマート・パワー・アーキテクチャのために既存のMRAM製造工程を利用する。
【0040】
この実施形態では、ダミーMRAMセル602は、それを使用して、能動回路構成部品604から電流を検知可能であるので、3次元に集積化された「電流センサ(CS)」として働くことが可能である。容易に理解するため、図6には示していないが、ダミーMRAMセル602は、概して、ディジット線、ビット線、および図1に示したようなディジット線とビット線との間に配置された磁気トンネル接合(「MTJ」)コアを含む。能動回路構成部品604は、回路電流(Ickt)を生成し、ディジット線とビット線との間に電気的に接続される。ダミーMRAMセル602、特に、その磁気トンネル接合コアは、能動回路構成部品604に電磁的に接続されている。これにより、磁気トンネル接合コアは回路電流(Ickt)を検知可能であり、次いでその回路電流(Ickt)に基づいて検知電流(Isense)を発生させる。
【0041】
図7は、本発明の一実施形態例により構成された集積回路デバイス700構成部品および要素の簡略図である。この実施形態では、いくつかの磁気トンネル接合(MTJ)電流センサ708が、「スマート・パワー」IC704、706、712、およびMRAM回路714、716と共に形成されている。集積回路デバイス700の実際の実施形態は、図7に示すもの以外の追加の層(例えば金属層、誘電体層、および/またはグラウンド層)を含んでよい。
【0042】
集積回路デバイス700は、基板702、基板702上に形成された磁気ランダム・アクセス・メモリ(「MRAM」)アーキテクチャ710、基板702上に形成され、電流センサ(CS)として利用可能なダミーMRAMセル708を含むセンサ・アーキテクチャと、基板702内に形成された能動回路構成部品704、706、712を含む。MRAMアーキテクチャ710は、MRAM論理回路714およびMRAMセル・アレイ716を含む。
【0043】
上述のように、MRAMセル・アレイ716は複数のMRAMセルを含む。理解を容易にするために図7には示していないが、複数のMRAMセルの各々は、いくつかの構成部品を含んでよい。例として、図1に関して上述したように、各MRAMセルは、第1の金属層から形成されたディジット線、第2の金属層から形成されたビット線、および第1の金属層と第2の金属層との間に形成された磁気トンネル接合(「MTJ」)コアを含む。
【0044】
本明細書では、用語「特定の」を使用して、ダミーMRAMセル構成部品と、通常のMRAMセルの対応する構成部品とが区別される。ダミーMRAMセル708すなわち電流センサ(CS)の各々は、MRAMセルと同一の構成部品を含んでよく、MRAMセルと同時に製造される。この場合も、理解を容易にするために、ダミーMRAMセルのこれらの構成部品を図7には示していないが、特定のダミーMRAMセルは、第1の金属層から形成された特定のディジット線、第2の金属層から形成された特定のビット線、およびそれら第1の金属層と第2の金属層との間に配置された特定の磁気トンネル接合(「MTJ」)コアを含む。
【0045】
能動回路構成部品は、「スマート・パワー」構成部品と称される場合、例えば、パワー回路構成部品704、アナログ・パワー制御構成部品712、デジタル論理構成部品706を含む。能動回路構成部品の各々は基板702内に形成され、特定の磁気トンネル接合コアすなわち電流センサ(CS)708は、レイアウト範囲を節約するために、例えば、対応する能動回路構成部品704、706、712の上方に、または全体にわたって形成される。代替例として、特定の磁気トンネル接合コアすなわち電流センサ(CS)708を、例えば、対応する能動回路構成部品704、706、712に隣接して形成してもよい。
【0046】
図7に示す一実施形態では、パワー回路構成部品704、アナログ・パワー制御構成部品712、デジタル論理構成部品706、およびMRAM回路構成部品714は、フロント・エンド製造工程によって、フロント・エンド層から適切に形成される。これらのフロント・エンド構成部品のいくつかまたはすべては、フロント・エンド製造工程によって同時に形成可能である。
【0047】
対照的に、センサ・アーキテクチャ708(1つまたは複数のセンサを含んでよい)およびMRAMセル・アレイ716は、バック・エンド製造工程によって、バック・エンド層から形成される。上述のように、「バック・エンド」層は、「フロント・エンド」層の後に形成された層である。これらのバック・エンド構成部品のいくつかまたはすべては、バック・エンド製造工程によって同時に形成可能である。実際には、フロント・エンドおよびバック・エンド製造工程は、MRAMアーキテクチャを製造するために使用されるMRAM製造工程におけるサブ工程である。したがって、集積回路デバイス700の生産は、スマート・パワー・アーキテクチャのために、既存のMRAM製造工程を利用する。このようにして、スマート・パワー・アーキテクチャの少なくとも一部分、およびMRAMアーキテクチャの少なくとも一部分は、選択されたMRAM製造工程によって同時に形成可能である。
【0048】
図8は、関連の能動回路(すなわち「スマート・パワー」)構成部品804の電流変化を検知するためのMTJコア電流センサ802の実施例を示すブロック回路図である。
図8に示すように、能動回路構成部品804は、特定のディジット線210の1つと特定のビット線208の1つとの間に電気的に接続されている。能動回路構成部品804、特定のビット線208、および特定のディジット線210は、能動回路構成部品804によって生成される回路電流(Ickt)を運ぶ回路を形成する。能動回路構成部品804と関連付けられた磁気トンネル接合コアの電流センサ802は、能動回路構成部品の電流センサに電磁的に接続されている。磁気トンネル接合コアの電流センサ802は、回路電流(Ickt)の変化に応答する。具体的には、磁気トンネル接合コア802のTMRは、能動回路構成部品804によって生成された回路電流(Ickt)に応じて変化する。したがって、磁気トンネル接合コアの電流センサ802は、回路電流(Ickt)を検知可能であるとともに、回路電流(Ickt)に応じた検知電流(Isense)を生成することが可能である。
【0049】
図1に関して上述したように、MRAMセルのMTJコアは、典型的には、上側強磁性または合成反強磁性(「SAF」)層202としての第1の電極、下側強磁性またはSAF層204としての第2の電極、およびそれら2つの強磁性層間のトンネル・バリア層206を備える。自由磁性層202および固定磁性層204は、ニッケル鉄(NiFe)などの磁性材料によって形成される。磁化は、磁場の存在下で、特定の材料を組み合わせることによって工程中に生じる。固定磁性層204では、磁化の配向は、典型的には、1つの方向に一定、すなわち固定されている。例として、図8に、固定磁性層204の磁化の配向を、右を指すように示している。それに対して、自由磁性層202の磁化配向は、大きさおよび方向の双方において、例えば0°から180°に変化することが可能である。
【0050】
自由磁性層202と固定磁性層204との間の相互角度は、固定層204に対する自由層202の磁化の配向として、またはその逆として定義可能である。自由磁性層202と固定磁性層204との間の相互角度は、固定磁性層204に対する、自由磁性層202内の磁化の配向に左右される。この相互角度に基づいて、MTJコア802は、少なくとも2つの異なる状態において動作することが可能である。
【0051】
平行状態は、自由層202および固定層204の磁化が同一方向に配向され、自由層202と固定層204との間の相互角度が0°である場合に起こる。平行状態では、MTJコア802のTMRは、比較的低い抵抗を示す。それに対して、反平行状態は、自由層202および固定層204の磁化が反対方向に配向され、自由層202と固定層204との間の相互角度が180°である場合に起こる。これは、例えば、自由層202の磁化が左で、固定層204の磁化が右となる場合に起こる。反平行状態では、MTJコア802のTMRは、比較的高い抵抗を示す。
【0052】
ビット線206およびディジット線210の双方は、電流を伝導することが可能である。図8に示す非限定の例では、ビット線206は、右から左に(または、その逆にも)電流を運び、ディジット線210は、ページ内にまたはページ外に電流を運ぶ。ビット線206および/またはデジタル線210内を流れる電流は、対応する磁場を発生させる。
【0053】
ビット線206および/またはディジット線210によって発生する磁場は、自由磁性層202と固定磁性層204との間の相互角度を変化させる。したがって、ビット線206および/またはデジタル線210内を流れる電流の変化は、MTJコア802の相互角度に影響を与えることになる。上述のように、MTJコア802の相互角度を変化させることにより、MTJコア802の出力TMRが変化する。別の言い方をすれば、MTJコア802によって検知される磁場により、MTJコア802の出力トンネル磁気抵抗(TMR)が影響を受ける。したがって、磁気トンネル接合コア802を使用して、ビット線206および/またはデジタル線210によって生じる磁場を、出力トンネル磁気抵抗(TMR)に変換することが可能である。すなわちMTJコア802の出力TMRを監視することによって、電流の変動を監視することができる。
【0054】
MTJコア802が受ける磁場の強さは、ビット線206および/またはディジット線210を通って流れる電流、ならびにMTJコア802と、ビット線206および/またはディジット線210との間の距離に左右される。MTJコア802とビット線206および/またはディジット線210との距離は、製造工程中に制御される。MTJコア802とビット線206および/またはディジット線210との間の距離を変更することによって、電流センサの感度を設計ニーズに適合するように調整することができる。
【0055】
加えて、追加の厚い磁性遮蔽層、または複数の層820を、被覆部218全体にわたって設けることが可能である。厚い磁性遮蔽層は、MTJ電流センサを外部雑音から保護するために、MTJ電流センサの上方に置かれ、それにより、MTJ電流センサだけが、検知対象の回路またはデバイスと関連付けられる特定の電流を検知する。追加の厚い磁性遮蔽層820は、外部ソースによって生じる外部雑音から検知対象の電流信号を保護することが可能である。これにより、より精密な測定を可能にすることができる。
【0056】
次に、図9〜図11とともに、図1を参照して説明するように、MTJコア電流センサ202、204、206を実施する場合、電流センサの安定性は、MTJコア電流センサ202、204、206の電極202、204の幾何学的配置を変更することによって、さらに向上可能である。例えば、MTJコア電流センサ202、204、206の電極202、204のアスペクト比、相対的な配向、サイズおよび形状などの変数を、図9〜11で後述するように変更させることができる。
【0057】
図9は、電極の少なくとも一方が正方形である本発明の実施形態によるMTJコア電流センサ202、204、206の電極202、204の分解平面図900を示す。図9には、電極202、204が側面に沿って変位する様子が示されており、それにより、それらの相対的な形状およびサイズをより容易に見ることが可能になる。しかし、MTJコア電流センサ202、204、206を形成するために組み立てられる場合、電極は、一方が他方の上方に、すなわち電極204が電極202の上方に位置する。電極202−1と電極204−1は、XおよびYの寸法に関して、Y202−1=X202−1=Y204−1=X204−1を有し、実質的に正方形であるように示されている。電極202−2と電極204−2は、Y202−2>X202−2およびY204−2=X204−2を有し、電極202−2が長方形であるという点で異なる。なお、図9は単に、電極の様々な形状を例示することのみを意図しており、包括的または限定することを意図していない。
【0058】
図10は、電極202、204の一方または双方が非正方形の形状を有する、本発明の実施形態例によるMTJの電極202、204の平面図1000を示している。例えば、310−1では、電極202、204の一方または双方は長方形であり、Yに比べてXはかなり大きい寸法で長くなっている。310−2では、電極202、204の一方または双方はX≫Yであり、Xが三角形の端部により長くなっている。310−3では、電極202、204の一方または双方はX≫Yであり、Xは丸い端部により長くなっている。MTJコア電流センサ202、204、206を形成するために、一方の電極が他方の電極の上方に配置される場合には、これらのより長い寸法は、図11に概略的に示すように、互いに種々の角度を成してよい。ある種の環境下では、薄い電極における平面図の非対称性は、電子スピン軸が回転可能であることによる容易さ、または難しさに影響を及ぼすので、非対称的の電極形状を使用することが有益である。例えば、当技術分野では、磁場の存在下で熱処理によって、電子スピン軸を第1の電極に固定することが知られているが、別の手法は、電極形状を、非対称的に、例えば平面図において長く狭くすることであり、これは、電子スピン軸をこの種の非対称形の長い方向から離れて回転させることが非常に困難であるからである。しかし、スピン軸を固定するためのいずれの配置も使用可能である。
【0059】
加えて、MTJコアの電流センサ202、204、206の性能はまた、図11に後述のように、検知対象の電流線に対する、MTJコア電流センサ202、204、206の電極202、204の近接度や、検知対象の電流線に対する、MTJコア電流センサ202、204、206の電極の角度/配向や、検知対象の電流線に対する、MTJコア電流センサ202、204、206の電極の範囲などの変数を最適化、すなわち変化させることによって、さらに向上させることができる。
【0060】
図11は、電極202、204の少なくとも一方が別の電極に対して様々な角度配置を有する、本発明の実施形態によるMTJの電極202、204の平面図1100を示している。図解の便宜上、第1の電極202−4を、様々な角度でそれを横切る様々なセグメント化された第2の電極204−4−1…204−4−4を有する単一の連続的電極として示している。しかし、これは、限定を意図しておらず、電極202−4は、個別のセグメントで構成可能であり、それぞれは第2の電極204−4−1…204−4−4のうち単一の電極の下に位置する。第2の電極204−4−1は、第1の電極202−4の長手方向の寸法に実質的に直交して(β3)配向される。第2の電極204−4−2は、第1の電極202−4の長手方向寸法と実質的に平行に(または反平行な)配向される。第2の電極204−4−3は、第1の電極202−4の長手方向寸法に対して、角度(β1)で配向され、第2の電極204−4−4は、第1の電極202−4の長手方向寸法に対して、角度(β2)で配向される。したがって、多種多様な異なる相対角の配向が、第1および第2の電極202、204のために使用可能である。
【0061】
図12は、例示的実施形態によるMTJコア電流センサを製造する方法を示すフローチャートである。ステップ1202では、スマート・パワーまたはアナログ集積回路などの能動回路構成部品、すなわちデバイス704、706、712が内部に組み込まれた基板1202が設けられる。ステップ1206では、磁性被覆部214を有するディジット線(DL)210が、既知の半導体工程技術を使用して配置される。これは、例えば銅材料を蒸着するために、例えば、物理気相成長法、および電気めっきを使用することによって実施される。ステップ1208では、導電性MTJ電極層201すなわち下部MTJ電極201が、既知の半導体工程技術を使用して配置される。下部MTJ電極201は、例として、タンタル金属を含む。ステップ1210では、自由層202、トンネル・バリア206および固定層204を含むコアMTJ構造を残して、MTJデバイスから多重層が既知の半導体工程技術を使用して取り除かれる。ステップ1212では、MTJ電流センサ802が、従来のリソグラフィ技術を使用してパターニングされる。ステップ1214では、上部MTJ電極が、既知の半導体工程技術を使用して配置される。ステップ1216では、中間誘電体層が、上部MTJ電極全体にわたって配置される。ステップ1218では、磁性被覆層もしくは磁性遮蔽層、またはその双方を有する導電性ビット線(BL)208が、既知の半導体工程技術を使用して配置される。ステップ1220では、電流検知が必要な能動回路構成部品またはデバイス804に、DL210および/またはBL208が接続される。
【0062】
少なくとも1つの実施形態例について説明したが、多数の変形例が存在し得る。上述した実施形態は、本発明の範囲、適用性、または構成を限定することを全く意図していない。添付の特許請求の範囲およびその均等物の範囲から逸脱することなく、要素の機能および配置において種々の変更が可能である。
【図面の簡単な説明】
【0063】
【図1】例示の実施形態により構成されたMRAMセルの概略透視図。
【図2】簡略化したスマート・パワー集積回路アーキテクチャの概略断面図。
【図3】例示的実施形態により構成された集積回路デバイスの概略図。
【図4】図3に示した集積回路デバイスの概略横断面図。
【図5】例示的実施形態により構成された集積回路デバイスの概略横断面図。
【図6】例示的実施形態により構成された集積回路デバイス構成部品および要素の簡略図。
【図7】例示的実施形態により構成された集積回路デバイス構成部品および要素の簡略図。
【図8】例示的実施形態による関連のアクティブ回路(または「スマート・パワー」)構成部品の電流変化を検知するためのMTJコア電流センサの具現化を示す回路図。
【図9】電極の少なくとも1つが正方形である本発明の実施形態によるMTJの電極の分解平面図。
【図10】電極の一方または双方が様々な例示的、非正方形の形状である本発明の実施形態によるMTJの電極の分解平面図。
【図11】少なくとも一方の電極が、他方の電極に対して種々の角度の配置を有するMTJの電極の平面図。
【図12】例示的実施形態によるMTJコアの電流センサを製造する方法を示す流れ図。
【特許請求の範囲】
【請求項1】
集積回路デバイスであって、
基板と、
MRAMセル・アレイと、
第1の導電層、第2の導電層、および前記第1の導電層と前記第2の導電層との間に配置された特定の磁気トンネル接合(MTJ)コアを含むダミーMRAMセルと、
前記第1の導電層と前記第2の導電層との間に電気的に接続され、第1の電流を発生させるように構成されている、前記基板内に形成されたスマート・パワー構成部と、
を備え、
前記特定の磁気トンネル接合コアは、前記第1の電流を検知し、前記第1の電流に基づいて第2の電流を発生させるように構成されている、集積回路デバイス。
【請求項2】
前記MRAMセル・アレイは複数のMRAMセルを含み、
前記複数のMRAMセルの各々が、第1の導電層、第2の導電層、および前記第1の導電層と前記第2の導電層との間に形成された磁気トンネル接合(MTJ)コアを含む、請求項1に記載の集積回路デバイス。
【請求項3】
前記MRAMセル・アレイは、バック・エンド製造工程によってバック・エンド層から形成されており、前記スマート・パワー構成部は、フロント・エンド製造工程によってフロント・エンド層から形成されており、前記特定の磁気トンネル接合コアは、前記バック・エンド製造工程によって前記バック・エンド層から形成されており、かつ前記特定の磁気トンネル接合コアは、前記スマート・パワー構成部の上方に形成され、前記スマート・パワー構成部に電磁的に接続されている、請求項2に記載の集積回路デバイス。
【請求項4】
前記特定の磁気トンネル接合コアは、前記スマート・パワー構成部によって生成された前記第1の電流の変化に応答する、請求項3に記載の集積回路デバイス。
【請求項5】
前記第1の電流が、前記スマート・パワー構成部と、前記第1の導電層と、前記第2の導電層とからなる回路によって生成され、前記特定の磁性トンネル接合コアは、前記第1の電流を検知し、前記第1の電流に応じた前記第2の電流を発生させるように構成されている、請求項3に記載の集積回路デバイス。
【請求項6】
前記スマート・パワー構成部は、前記第1の電流を発生させるように構成された能動回路構成部を含み、前記能動回路構成部は、パワー回路構成部、パワー制御構成部、および論理構成部のうちの1つまたは複数を含む、請求項1に記載の集積回路デバイス。
【請求項7】
前記特定の磁気トンネル接合コアの抵抗は、前記スマート・パワー構成部によって生成された前記第1の電流に応じて変化する、請求項3に記載の集積回路デバイス。
【請求項8】
前記特定の磁気トンネル接合コアは、第1の電極と第2の電極とを含み、
前記特定の磁気トンネル接合コアの抵抗が、
(i)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極の位置、
(ii)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極の近接度、
(iii)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極のアスペクト比、
(iv)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極のサイズ、
(v)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極の配向、
からなる群から選択された少なくとも1つの変数に応じて変化する、請求項3に記載の集積回路デバイス。
【請求項9】
前記第1の導電層は、前記特定の磁気トンネル接合コアの下方に配置された第1の磁性遮蔽層をさらに含み、
前記第2の導電層は、前記特定の磁気トンネル接合コアの上方に配置された第2の磁性遮蔽層をさらに含む、請求項1に記載の集積回路デバイス。
【請求項10】
集積回路デバイスであって、
基板と、
MRAMセル・アレイおよびダミーMRAMセルを含む、前記基板上に形成された磁気ランダム・アクセス・メモリ(MRAM)・アーキテクチャであって、前記ダミーMRAMセルが、
第1の金属層から形成された特定のディジット線、
第2の金属層から形成された特定のビット線、および
前記第1の金属層と前記第2の金属層との間に配置された特定の磁気トンネル接合(MTJ)コアを含む、磁気ランダム・アクセス・メモリ(MRAM)・アーキテクチャと、
前記特定のディジット線と前記特定のビット線との間に電気的に接続され、第1の電流を発生させるように構成されている、前記基板内に形成された能動回路構成部と、
を備え、
前記磁気トンネル接合コアは、前記能動回路構成部に電磁的に接続されており、前記第1の電流を検知して、前記第1の電流に基づいて第2の電流を発生させるように構成されている、集積回路デバイス。
【請求項11】
前記MRAMセル・アレイは複数のMRAMセルを含み、
前記複数のMRAMセルの各々が、前記第1の金属層から形成されたディジット線、前記第2の金属層から形成されたビット線、および前記第1の金属層と前記第2の金属層との間に形成された磁気トンネル接合(MTJ)コアを含む、請求項10に記載の集積回路デバイス。
【請求項12】
前記特定の磁気トンネル接合コアは、前記能動回路構成部の上方に形成されている、請求項11に記載の集積回路デバイス。
【請求項13】
前記特定の磁気トンネル接合コアは、前記能動回路構成部によって生成された前記第1の電流の変化に応答する、請求項12に記載の集積回路デバイス。
【請求項14】
前記第1の電流が、前記能動回路構成部と、前記特定のビット線と、前記特定のディジット線とからなる回路によって生成される、請求項12に記載の集積回路デバイス。
【請求項15】
集積回路デバイスであって、
ディジット線、ビット線、および前記ディジット線と前記ビット線との間に配置された特定の磁気トンネル接合(MTJ)コアを含むダミーMRAMセルと、
前記ディジット線と前記ビット線との間に電気的に接続され、第1の電流を発生させるように構成されている能動回路構成部と、
を備え、
前記特定の磁気トンネル接合コアは、前記能動回路構成部に電磁的に接続され、前記第1の電流を検知して、前記第1の電流に基づいて第2の電流を発生させるように構成されている、集積回路デバイス。
【請求項16】
前記能動回路構成部は、パワー回路構成部、パワー制御構成部、および論理構成部からなる群から選択された少なくとも1つを含む、請求項15に記載の集積回路デバイス。
【請求項17】
前記ダミーMRAMセルは、前記能動回路構成部と前記ディジット線との全体に亘って配置された磁気トンネル接合(MTJ)電流センサを含み、該MTJ電流センサが、前記第1の電流を検知して、検知した前記第1の電流に基づいて第2の電流を発生させるように構成された前記特定のMTJコアを含む、請求項15に記載の集積回路デバイス。
【請求項18】
前記MTJ電流センサは、第1の導電性MTJ電極層および第2の導電性MTJ電極層をさらに含み、
前記MTJコアは、前記第1の導電性MTJ電極層上に配置されており、かつ前記MTJコアは、自由層、トンネル・バリア層および固定層をさらに含み、前記第2の導電性MTJ電極層は、前記MTJコア上に配置されている、請求項17に記載の集積回路デバイス。
【請求項19】
前記ビット線は、前記MTJ電流センサ全体に亘って配置されており、前記MTJ電流センサは、前記ディジット線と前記ビット線との間に配置されている、請求項18に記載の集積回路デバイス。
【請求項20】
前記能動回路構成部は、前記基板内に組み込まれており、前記ディジット線および前記ビット線は、前記能動回路構成部に接続されており、前記ダミーMRAMセルは、磁気トンネル接合(MTJ)電流センサを含む、請求項15に記載の集積回路デバイス。
【請求項1】
集積回路デバイスであって、
基板と、
MRAMセル・アレイと、
第1の導電層、第2の導電層、および前記第1の導電層と前記第2の導電層との間に配置された特定の磁気トンネル接合(MTJ)コアを含むダミーMRAMセルと、
前記第1の導電層と前記第2の導電層との間に電気的に接続され、第1の電流を発生させるように構成されている、前記基板内に形成されたスマート・パワー構成部と、
を備え、
前記特定の磁気トンネル接合コアは、前記第1の電流を検知し、前記第1の電流に基づいて第2の電流を発生させるように構成されている、集積回路デバイス。
【請求項2】
前記MRAMセル・アレイは複数のMRAMセルを含み、
前記複数のMRAMセルの各々が、第1の導電層、第2の導電層、および前記第1の導電層と前記第2の導電層との間に形成された磁気トンネル接合(MTJ)コアを含む、請求項1に記載の集積回路デバイス。
【請求項3】
前記MRAMセル・アレイは、バック・エンド製造工程によってバック・エンド層から形成されており、前記スマート・パワー構成部は、フロント・エンド製造工程によってフロント・エンド層から形成されており、前記特定の磁気トンネル接合コアは、前記バック・エンド製造工程によって前記バック・エンド層から形成されており、かつ前記特定の磁気トンネル接合コアは、前記スマート・パワー構成部の上方に形成され、前記スマート・パワー構成部に電磁的に接続されている、請求項2に記載の集積回路デバイス。
【請求項4】
前記特定の磁気トンネル接合コアは、前記スマート・パワー構成部によって生成された前記第1の電流の変化に応答する、請求項3に記載の集積回路デバイス。
【請求項5】
前記第1の電流が、前記スマート・パワー構成部と、前記第1の導電層と、前記第2の導電層とからなる回路によって生成され、前記特定の磁性トンネル接合コアは、前記第1の電流を検知し、前記第1の電流に応じた前記第2の電流を発生させるように構成されている、請求項3に記載の集積回路デバイス。
【請求項6】
前記スマート・パワー構成部は、前記第1の電流を発生させるように構成された能動回路構成部を含み、前記能動回路構成部は、パワー回路構成部、パワー制御構成部、および論理構成部のうちの1つまたは複数を含む、請求項1に記載の集積回路デバイス。
【請求項7】
前記特定の磁気トンネル接合コアの抵抗は、前記スマート・パワー構成部によって生成された前記第1の電流に応じて変化する、請求項3に記載の集積回路デバイス。
【請求項8】
前記特定の磁気トンネル接合コアは、第1の電極と第2の電極とを含み、
前記特定の磁気トンネル接合コアの抵抗が、
(i)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極の位置、
(ii)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極の近接度、
(iii)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極のアスペクト比、
(iv)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極のサイズ、
(v)前記第1の導電層または前記第2の導電層に対する、前記第1の電極または前記第2の電極の配向、
からなる群から選択された少なくとも1つの変数に応じて変化する、請求項3に記載の集積回路デバイス。
【請求項9】
前記第1の導電層は、前記特定の磁気トンネル接合コアの下方に配置された第1の磁性遮蔽層をさらに含み、
前記第2の導電層は、前記特定の磁気トンネル接合コアの上方に配置された第2の磁性遮蔽層をさらに含む、請求項1に記載の集積回路デバイス。
【請求項10】
集積回路デバイスであって、
基板と、
MRAMセル・アレイおよびダミーMRAMセルを含む、前記基板上に形成された磁気ランダム・アクセス・メモリ(MRAM)・アーキテクチャであって、前記ダミーMRAMセルが、
第1の金属層から形成された特定のディジット線、
第2の金属層から形成された特定のビット線、および
前記第1の金属層と前記第2の金属層との間に配置された特定の磁気トンネル接合(MTJ)コアを含む、磁気ランダム・アクセス・メモリ(MRAM)・アーキテクチャと、
前記特定のディジット線と前記特定のビット線との間に電気的に接続され、第1の電流を発生させるように構成されている、前記基板内に形成された能動回路構成部と、
を備え、
前記磁気トンネル接合コアは、前記能動回路構成部に電磁的に接続されており、前記第1の電流を検知して、前記第1の電流に基づいて第2の電流を発生させるように構成されている、集積回路デバイス。
【請求項11】
前記MRAMセル・アレイは複数のMRAMセルを含み、
前記複数のMRAMセルの各々が、前記第1の金属層から形成されたディジット線、前記第2の金属層から形成されたビット線、および前記第1の金属層と前記第2の金属層との間に形成された磁気トンネル接合(MTJ)コアを含む、請求項10に記載の集積回路デバイス。
【請求項12】
前記特定の磁気トンネル接合コアは、前記能動回路構成部の上方に形成されている、請求項11に記載の集積回路デバイス。
【請求項13】
前記特定の磁気トンネル接合コアは、前記能動回路構成部によって生成された前記第1の電流の変化に応答する、請求項12に記載の集積回路デバイス。
【請求項14】
前記第1の電流が、前記能動回路構成部と、前記特定のビット線と、前記特定のディジット線とからなる回路によって生成される、請求項12に記載の集積回路デバイス。
【請求項15】
集積回路デバイスであって、
ディジット線、ビット線、および前記ディジット線と前記ビット線との間に配置された特定の磁気トンネル接合(MTJ)コアを含むダミーMRAMセルと、
前記ディジット線と前記ビット線との間に電気的に接続され、第1の電流を発生させるように構成されている能動回路構成部と、
を備え、
前記特定の磁気トンネル接合コアは、前記能動回路構成部に電磁的に接続され、前記第1の電流を検知して、前記第1の電流に基づいて第2の電流を発生させるように構成されている、集積回路デバイス。
【請求項16】
前記能動回路構成部は、パワー回路構成部、パワー制御構成部、および論理構成部からなる群から選択された少なくとも1つを含む、請求項15に記載の集積回路デバイス。
【請求項17】
前記ダミーMRAMセルは、前記能動回路構成部と前記ディジット線との全体に亘って配置された磁気トンネル接合(MTJ)電流センサを含み、該MTJ電流センサが、前記第1の電流を検知して、検知した前記第1の電流に基づいて第2の電流を発生させるように構成された前記特定のMTJコアを含む、請求項15に記載の集積回路デバイス。
【請求項18】
前記MTJ電流センサは、第1の導電性MTJ電極層および第2の導電性MTJ電極層をさらに含み、
前記MTJコアは、前記第1の導電性MTJ電極層上に配置されており、かつ前記MTJコアは、自由層、トンネル・バリア層および固定層をさらに含み、前記第2の導電性MTJ電極層は、前記MTJコア上に配置されている、請求項17に記載の集積回路デバイス。
【請求項19】
前記ビット線は、前記MTJ電流センサ全体に亘って配置されており、前記MTJ電流センサは、前記ディジット線と前記ビット線との間に配置されている、請求項18に記載の集積回路デバイス。
【請求項20】
前記能動回路構成部は、前記基板内に組み込まれており、前記ディジット線および前記ビット線は、前記能動回路構成部に接続されており、前記ダミーMRAMセルは、磁気トンネル接合(MTJ)電流センサを含む、請求項15に記載の集積回路デバイス。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公表番号】特表2009−514229(P2009−514229A)
【公表日】平成21年4月2日(2009.4.2)
【国際特許分類】
【出願番号】特願2008−537821(P2008−537821)
【出願日】平成18年10月20日(2006.10.20)
【国際出願番号】PCT/US2006/041147
【国際公開番号】WO2007/053340
【国際公開日】平成19年5月10日(2007.5.10)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】
【公表日】平成21年4月2日(2009.4.2)
【国際特許分類】
【出願日】平成18年10月20日(2006.10.20)
【国際出願番号】PCT/US2006/041147
【国際公開番号】WO2007/053340
【国際公開日】平成19年5月10日(2007.5.10)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】
[ Back to top ]