薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
【課題】酸化物半導体層に対する外部光の照射を遮断し、その半導体特性の劣化を防止できる薄膜トランジスタ、その製造方法、およびそれをスイッチング素子として利用し、表示品質を向上した表示基板を提供する。
【解決手段】本発明による薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、前記酸化物半導体層と前記第１保護層との間に形成された不透明層と、前記酸化物半導体層の一側に配置されたソース電極と、前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、前記酸化物半導体層に電界を印加するゲート電極と、前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含み構成される。
【解決手段】本発明による薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、前記酸化物半導体層と前記第１保護層との間に形成された不透明層と、前記酸化物半導体層の一側に配置されたソース電極と、前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、前記酸化物半導体層に電界を印加するゲート電極と、前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含み構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法、およびそれを利用した表示基板に係り、特に酸化物半導体層を含む薄膜トランジスタ、その製造方法、およびそれを利用した表示基板に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴ）は、液晶表示装置または有機発光表示装置などのような平板表示装置においてスイッチング素子として使用される。現在常用化されている液晶表示装置において、ＴＦＴのチャネル層は大部分が非晶質シリコン層であり、その場合、ＴＦＴの移動度は約０．５ｃｍ２／Ｖｓである。しかし、ディスプレイの大型化につれ、高解像度および高周波数の駆動特性が要求され、より高い移動度を有する高性能ＴＦＴ技術が必要とされる。したがって、前記非晶質シリコン層より移動度が高い酸化物半導体物質層、例えばＺｎＯ系（ｂａｓｅｄ）物質層を前記薄膜トランジスタのチャネル層として使用するための研究が進んでいる。ＺｎＯ系の物質層のうち一つであるＧａ−Ｉｎ−Ｚｎ−Ｏ層の移動度は、非晶質シリコン層の移動度の数十倍以上という優れた半導体特性を呈する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、前記のような酸化物半導体物質が外部光に露出する場合、Ｖｔｈ（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）がシフトするなどの特性の変化が現れ、それによりＴＦＴ特性が低下する問題点がある。
【０００４】
したがって、本発明が解決しようとする課題は、酸化物半導体層の外部光への露出を防止することによって、特性が向上したＴＦＴを提供することである。
【０００５】
本発明が解決しようとする他の技術的課題は、前記のようなＴＦＴの製造方法を提供することである。
【０００６】
本発明が解決しようとするまた他の技術的課題は、前記のようなＴＦＴを利用した表示基板を提供することである。
【０００７】
本発明の課題は、以上で言及した課題に制限されず、言及されていない他の課題は次の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【０００８】
前記した技術的課題を解決するため、本発明は、酸化物半導体層と、前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、前記酸化物半導体層と前記第１保護層との間に形成された不透明層と、前記酸化物半導体層の一側に配置されたソース電極と、前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、前記酸化物半導体層に電界を印加するゲート電極と、前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含む薄膜トランジスタを提供する。
【０００９】
前記不透明層は、光を吸収できる物質からなることが好ましく、例えば非晶質シリコン層からなされてもよい。
【００１０】
前記酸化物半導体層は、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなされてもよい。より具体的には、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物、または、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなされてもよい。
【００１１】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含んでもよい。
【００１２】
前記不透明層は、前記第１保護層と実質的に同一のパターンで形成されてもよい。例えば非晶質シリコン層を前記不透明層で利用し、シリコン酸化物を前記第１保護層で利用する場合、これらを同時に形成することが可能であり、これによって前記不透明層と前記第１保護層は同一のパターンで形成されてもよい。
【００１３】
一方、前記ゲート絶縁層は、シリコン酸化物を含んでもよい。
【００１４】
前述した他の技術的課題を達成するため、本発明は、基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に酸化物半導体パターンを形成する段階と、前記酸化物半導体パターン上に不透明パターンを形成する段階と、前記不透明パターン上に第１保護パターンを形成する段階と、前記酸化物半導体パターン上に配置され、ソース電極およびドレーン電極を含むデータ線パターンを形成する段階と、を含む薄膜トランジスタの製造方法を提供する。
【００１５】
前記不透明パターンは、光を吸収できる物質で形成することが好ましく、例えば非晶質シリコン層からなされてもよい。
【００１６】
工程の単純化を考慮すると、前記第１保護パターンを形成する段階と前記不透明パターンを形成する段階は一つのマスクを使用して行われてもよい。
【００１７】
また、前記酸化物半導体パターンを形成する段階と前記データパターンを形成する段階は一つのマスクを使用して行われてもよい。
【００１８】
前述したまた他の技術的課題を達成するため、本発明は、基板上に形成されたゲート線、前記ゲート線と交差するデータ線、前記ゲート線および前記データ線に接続された薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極を含み、前記薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、前記酸化物半導体層と前記第１保護層との間に形成された第１不透明層と、前記データ線に接続して前記酸化物半導体層の一側に配置されたソース電極と、前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、前記ゲート線と接続して前記酸化物半導体層に電界を印加するゲート電極と、前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含む表示基板を提供する。
【００１９】
ここで、前記薄膜トランジスタは、前述した本発明による薄膜トランジスタと同一の特徴を有する。
【００２０】
一方、本発明による表示基板は、前記薄膜トランジスタと前記画素電極との間に形成され、前記ドレーン電極と前記画素電極の接続のためのコンタクトホールを有する第２保護層、および、前記第２保護層上に形成され、前記チャネル領域と重なる第２不透明層をさらに含んでもよい。
【００２１】
また、本発明による表示基板は、前記データ線下部に形成されたまた他の酸化物半導体層をさらに含んでもよい。例えば、前記データ線と前記酸化物半導体層を一つのマスクでパターニングする場合、前記酸化物半導体層は前記データ線に沿って形成されてもよい。
【発明の効果】
【００２２】
本発明の実施形態によれば少なくとも次のような効果がある。
【００２３】
すなわち、本発明の実施形態によれば、酸化物半導体層のチャネル領域が不透明層により覆われるので、前記酸化物半導体層に対する外部光の照射による前記酸化物半導体層の半導体特性の低下を防止できる。したがって、より信頼度が高い薄膜トランジスタを提供できる。
【００２４】
本発明による効果は、以上で例示した内容に制限されず、さらに多様な効果が本明細書内に含まれている。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態による薄膜トランジスタの概ね断面図である。
【図２】図１に示す薄膜トランジスタの概ね平面図である。
【図３】本発明の第２実施形態による薄膜トランジスタの概ね断面図である。
【図４】図３に示す薄膜トランジスタの概ね平面図である。
【図５】本発明の第１実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図６】本発明の第１実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図７】本発明の第１実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図８】本発明の第１実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図９】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１０】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１１】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１２】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１３】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１４】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１５】本発明の第１実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示す平面図である。
【図１６】図１５に示すＶＩ−ＶＩ’に沿って切断した断面図である。
【図１７】本発明の第２実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示す平面図である。
【図１８】図１７に示すＶＩＩＩ−ＶＩＩＩ’に沿って切断した断面図である。
【発明を実施するための形態】
【００２６】
以下、添付した図面を参照して本発明の好ましい実施形態についてより詳細に説明する。しかし、本発明は、下記の実施形態に限定されるものではなく、他の形態で具現されることもできる。ここで紹介する実施形態は開示された内容がより完全になるようにするため、また当業者に対して本発明の技術的思想と特徴を充分に伝えるために提供されるものである。図面において、各装置または膜（層）および領域の厚さは本発明が明確になるために誇張して示し、また各装置は、本明細書において説明されない多様な付加装置を備えてもよい。膜（層）が他の膜（層）または基板の上に位置するものと言及される場合、他の膜（層）または基板の上に直接形成される場合と、これらの間に追加的な膜（層）が介在する場合がある。
【００２７】
図１および図２は、本発明の１実施形態による薄膜トランジスタを示す。
【００２８】
図１および図２を参照すると、基板１０の上にゲート電極２０、およびゲート電極２０を覆うゲート絶縁層３０が配置される。ゲート絶縁層３０は、例えばシリコン酸化物（ＳｉＯｘ）の単一膜、またはシリコン窒化物（ＳｉＮｘ）とシリコン酸化物（ＳｉＯｘ）の二重膜で形成される。
【００２９】
ゲート絶縁層３０の上には酸化物半導体層４０が配置される。酸化物半導体層４０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなる。酸化物半導体層４０は、例えばＺｎ酸化物またはＩｎ−Ｚｎ複合酸化物にガリウム（Ｇａ）またはハフニウム（Ｈｆ）が添加されたものであってもよい。より具体的には、非晶質酸化物層は、例えばＩｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯの形態で存在するＧａ−Ｉｎ−Ｚｎ−Ｏ層、またはＨｆＯ２−Ｉｎ２Ｏ３−ＺｎＯの形態で存在するＨｆ−Ｉｎ−Ｚｎ−Ｏ層である。
【００３０】
酸化物半導体層４０の上には不透明層５０が配置される。不透明層５０は例えば非晶質シリコン（ａ−Ｓｉ）層で形成される。非晶質シリコンは、バンドギャップ（ｂａｎｄ ｇａｐ）が１．８ｅＶ程度と小さいので、光の吸収に有利である。不透明層５０は、酸化物半導体層４０の全面を覆うように形成されてもよいが、図１および図２に示すように酸化物半導体層４０のチャネル領域を覆うように酸化物半導体層４０の一部を覆って形成されてもよい。このように前記チャネル領域を不透明層５０で覆うことによって、外部からの酸化物半導体層４０に対する照射光を遮断できる。
【００３１】
不透明層５０の上には第１保護層６０が配置される。第１保護層６０は、エッチストッパー（ｅｔｃｈ ｓｔｏｐｐｅｒ）層として機能し、後述するソースおよびドレーン電極のパターニング時に酸化物半導体層４０のチャネル領域を保護する。第１保護層６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。一方、不透明層５０として非晶質シリコン（ａ−Ｓｉ）層を利用し、第１保護層６０としてシリコン酸化物（ＳｉＯｘ）を利用する場合、不透明層５０と第１保護層６０を同時にパターニングできる。この場合、図１および図２に示すように第１保護層６０と不透明層５０が実質的に同一のパターンで形成される。図２には第１保護層６０および不透明層５０を長方形状に形成した場合について示すが、第１保護層６０および不透明層５０の形状は多様に変形できる。また、図示していないが、不透明層５０を第１保護層６０の上に配置してもよい。
【００３２】
第１保護層６０の上には、酸化物半導体層４０の一部と重なるソース電極７０、およびソース電極７０と分離したドレーン電極８０が配置される。ソース電極７０およびドレーン電極８０は金属層で形成される。このとき、前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成される。
【００３３】
以下、本発明の第２実施形態による薄膜トランジスタについて説明する。前述した第１実施形態の薄膜トランジスタと同一の構成については具体的な説明を省略する。
【００３４】
図３および図４は、本発明の第２実施形態による薄膜トランジスタを示す。
【００３５】
図示するように、基板１１０の上にゲート電極１２０およびゲート電極１２０を覆うゲート絶縁層１３０が形成される。ゲート絶縁層１３０上の酸化物半導体層１４０が配置される。酸化物半導体層１４０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなる。
【００３６】
酸化物半導体層１４０のチャネル領域の上には不透明層１５０および第１保護層１６０が連続して配置される。不透明層１５０は、例えば非晶質シリコン（ａ−Ｓｉ）層で形成され、第１保護層１６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。第１実施形態の場合と同様に、不透明層１５０は第１保護層１６０の上に配置されてもよい。
【００３７】
第１保護層１６０の上には、酸化物半導体層１４０の一部と重なるソース電極１７０、およびソース電極１７０と分離したドレーン電極１８０が配置される。ソース電極１７０およびドレーン電極１８０は金属層で形成される。このとき、前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成される。本実施形態においては、図３および図４に示すように、ソース電極１７０およびドレーン電極１８０は、前記チャネル領域を除いては酸化物半導体層１４０と実質的に同一の平面形状を有する。このような形状は、ソース電極１７０およびドレーン電極１８０と酸化物半導体１４０を一つのマスクでパターニングすることによって作られることができ、この場合、生産費用を減らすことができる。
【００３８】
前記第１実施形態および第２実施形態では、半導体層のチャネル領域がゲート電極の上部に形成される場合についてのみ説明したが、前記チャネル領域がゲート電極の下部に形成される構造においても本発明が適用されるのはもちろんである。
【００３９】
以下、図５ないし図８を参照して前述した本発明の第１実施形態による薄膜トランジスタの製造方法について説明する。
【００４０】
図５ないし図８は、本発明の第１実施形態による薄膜トランジスタの製造方法を工程順に示す。
【００４１】
図５を参照すると、基板１０の上にゲート電極２０を形成した後に基板１０の上にゲート電極２０を覆うゲート絶縁層３０を形成する。ゲート絶縁層３０は、例えば基板１０上にシリコン酸化物（ＳｉＯｘ）単一層を蒸着して形成するか、または、シリコン窒化物（ＳｉＮｘ）およびシリコン酸化物（ＳｉＯｘ）を連続して蒸着して形成する。
【００４２】
図６を参照すると、ゲート絶縁層３０の上に酸化物半導体物質をＰＶＤ、ＣＶＤ、ＡＬＤまたはＳｏｌｕｔｉｏｎ Ｐｒｏｃｅｓｓなどの工程により塗布した後、パターニングして酸化物半導体層４０を形成する。酸化物半導体層４０は例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物から形成する。例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＧａ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体層を形成する場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＧａ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。また、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＨｆ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体を形成する場合、ＨｆＯ２、Ｉｎ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＨｆ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。
【００４３】
次に、図示していないが、酸化物半導体層４０の上に、例えば非晶質シリコン（ａ−Ｓｉ）層およびシリコン酸化物（ＳｉＯｘ）層を連続して蒸着する。前記蒸着された二つの層を一つのマスクを使用して同時にパターニングし、図７に示すように不透明層５０および第１保護層６０を形成する。前記パターニングは、前記非晶質シリコン層および前記シリコン酸化物層を一括して乾式エッチング（ｄｒｙ ｅｔｃｈ）する工程を含む。不透明層５０および第１保護層６０は、酸化物半導体層４０の全面を覆うようにパターニングするか、または、図７に示すようにチャネル領域を覆うように酸化物半導体層４０の一部を覆ってパターニングする。
【００４４】
図８を参照すると、基板１０の上に第１保護層６０および酸化物半導体層４０を覆う金属層（図示せず）を形成した後、前記金属層をパターニングし、ソース電極７０およびドレーン電極８０を形成する。前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成する。
【００４５】
以下、図９ないし図１４を参照して前述した本発明の第２実施形態による薄膜トランジスタの製造方法について説明する。前述した第１実施形態の薄膜トランジスタの製造方法と同一の工程については具体的な説明を省略する。
【００４６】
図９ないし図１４は、本発明の第２実施形態による薄膜トランジスタの製造方法を工程順に示す。
【００４７】
図９を参照すると、基板１１０の上にゲート電極１２０およびゲート絶縁層１３０を形成する。
【００４８】
図１０を参照すると、基板１１０の上にゲート絶縁層１３０を覆う非晶質酸化物層１３９を形成する。非晶質酸化物層１３９は、ＰＶＤ、ＣＶＤ、ＡＬＤまたはＳｏｌｕｔｉｏｎ Ｐｒｏｃｅｓｓなどの工程で形成される。例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程により非晶質Ｇａ−Ｉｎ−Ｚｎ−Ｏ層を形成する場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＧａ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。また、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＨｆ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体を形成する場合、ＨｆＯ２、Ｉｎ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＨｆ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。
【００４９】
図１１を参照すると、非晶質酸化物層１３９の上に不透明層１５０および第１保護層１６０を形成する。不透明層１５０および第１保護層１６０は、非晶質酸化物層１３９の上に、例えば非晶質シリコン（ａ−Ｓｉ）層およびシリコン酸化物（ＳｉＯｘ）層を連続して蒸着した後、一括的に乾式エッチング（ｄｒｙ ｅｔｃｈ）し、パターニングできる。
【００５０】
図１２を参照すると、基板１１０の上に第１保護層１６０および非晶質酸化物層１３９を覆う金属層１６５を形成する。前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成する。
【００５１】
図１３を参照すると、金属層１６５の上に感光膜パターン３００を形成する。図１３に示すように、感光膜パターン３００は薄膜トランジスタのチャネルが形成される領域上の金属層１６５を露出するようにパターニングされる。
【００５２】
図１４を参照すると、感光膜パターン３００をマスクとし、金属層１６５および非晶質酸化物層１３９を一括して湿式エッチング（ｗｅｔ ｅｔｃｈ）し、ソース電極１７０、ドレーン電極１８０、および酸化物半導体層１４０を形成する。このようにソース電極１７０およびドレーン電極１８０を酸化物半導体層１４０と同時にパターニングするので、ソース電極１７０およびドレーン電極１８０と、酸化物半導体層１４０は、ソース電極１７０とドレーン電極１８０の離隔部分を除いて実質的に同一の平面形状を有する。また、この場合、ソース電極１７０およびドレーン電極１８０と酸化物半導体層１４０とを一つのマスクでパターニングするので、製造費用を削減できる。
【００５３】
以下、図１５および図１６を参照して本発明の第１実施形態による薄膜トランジスタを利用した表示基板について説明する。前述した第１実施形態による薄膜トランジスタと同一の構成に対しては詳しい説明を省略する。
【００５４】
図１５は、本発明の第１実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示すものであり、図１６は、図１５に示すＶＩ−ＶＩ’に沿って切断した断面図である。
【００５５】
図１５および図１６を参照すると、基板１０の上に第１方向（例えば、図１５では水平方向）に延長されたゲート線１９、ゲート線１９と絶縁され前記第１方向と交差する第２方向に延長されたデータ線６９、およびゲート線１９とデータ線６９の交差箇所の近傍に第１実施形態による薄膜トランジスタが配置される。
【００５６】
前記薄膜トランジスタは、ゲート線１９に接続されたゲート電極２０、ゲート電極２０を覆うゲート絶縁層３０、ゲート絶縁層３０の上に形成されゲート電極２０と重なる酸化物半導体層４０、データ線６９に接続されたソース電極７０、および酸化物半導体層４０のチャネル領域を介してソース電極７０と分離したドレーン電極８０を含む。
【００５７】
また、酸化物半導体層４０と、ソース電極７０およびドレーン電極８０との間には、前記チャネル領域と重なった不透明層５０および不透明層５０を覆う第１保護層６０が配置される。不透明層５０は、例えば非晶質シリコン（ａ−Ｓｉ）層で形成される。非晶質シリコンは、バンドギャップ（ｂａｎｄ ｇａｐ）が１．８ｅＶ程度と小さいので、光の吸収に有利であり、酸化物半導体層４０に対する光の照射による酸化物半導体層の半導体特性の劣化を防止できる。第１保護層６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。図１５および図１６に示すように不透明層５０および第１保護層６０は同一のパターンで形成できる。図１５には不透明層５０および第１保護層６０が長方形状に形成された場合を示しているが、これに制限されるものではなく、多様な形状でパターニングされてもよい。図示していないが、不透明層５０は第１保護層６０の上に配置されてもよい。
【００５８】
基板１０の上には、ゲート線１９、データ線６９、および、ドレーン電極８０の一部を除いた前記薄膜トランジスタを覆う第２保護層９０が形成される。第２保護層９０は例えばシリコン窒化物（ＳｉＮｘ）単一層、またはシリコン酸化物（ＳｉＯｘ）とシリコン窒化物（ＳｉＮｘ）の複合層で形成されてもよい。図示していないが、前記チャネル領域と重なる第２保護層９０の上には追加の不透明層が形成されてもよく、この場合、酸化物半導体層４０に対する外部からの照射光をさらに効果的に遮断できる。
【００５９】
第２保護層９０の上には、第２保護層９０に形成されたコンタクトホール９５を介してドレーン電極８０と接続される画素電極１００が形成される。画素電極１００は例えば、ＩＴＯまたはＩＺＯのような透明伝導性物質から作られる。
【００６０】
以下、図１７および図１８を参照して本発明の第２実施形態による薄膜トランジスタを利用した表示基板について説明する。前述した第２実施形態による薄膜トランジスタおよび前述した第１実施形態による薄膜トランジスタを利用した表示基板と同一の構成については詳しい説明を省略する。
【００６１】
図１７は、本発明の第２実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示すものであり、図１８は、図１７に示すＶＩＩＩ−ＶＩＩＩ’に沿って切断した断面図である。
【００６２】
図１７および図１８を参照すると、基板１１０の上に第１方向（例えば、図１７では水平方向）に延長されたゲート線１１９、ゲート線１１９と絶縁され前記第１方向と交差する第２方向に延長されたデータ線１６９、およびゲート線１１９とデータ線１６９の交差箇所の近傍に第２実施形態による薄膜トランジスタが配置される。
【００６３】
前記薄膜トランジスタは、ゲート線１１９に接続されたゲート電極１２０、ゲート電極１２０を覆うゲート絶縁層１３０、ゲート絶縁層１３０の上に形成されゲート電極１２０と重なる酸化物半導体層１４０、データ線１６９に接続されたソース電極１７０、および酸化物半導体層１４０のチャネル領域を介してソース電極１７０と分離したドレーン電極１８０を含む。
なお、以上第１、第２の実施形態を通じて、各々図１５、図１７に示すように、ゲート電極２０（１２０）はゲート線１９（１１９）から同一層内で延伸され、ソース電極７０（１７０）はデータ線６９（１６９）から同一層内で延伸されているが、このような「延伸」は「接続」の１実施例であって、ゲート電極とゲート線が別個の層で形成され、例えばその層間に設けたコンタクトホールを介して接続されてもよく、ソース電極とデータ線が別個の層で形成され、例えばその層間に設けたコンタクトホールを介して接続されてもよい、ことはいうまでもない。
【００６４】
図１７および図１８に示すように、本実施形態による表示基板の酸化物半導体層１４０は、チャネル領域を除いてはデータ線１６９、ソース電極１７０、およびドレーン電極１８０と実質的に同一の平面形状を有する。したがって、前述の第１実施形態による表示基板の場合とは異なり、データ線１６９の下部にも酸化物半導体層１４０が形成される。
【００６５】
酸化物半導体層１４０と、ソース電極１７０およびドレーン電極１８０との間には、前記チャネル領域と重なった不透明層１５０および不透明層１５０を覆う第１保護層１６０が配置される。図示していないが、不透明層１５０は第１保護層１６０の上に配置されてもよい。
【００６６】
基板１１０の上には、ゲート線１１９、データ線１６９、およびドレーン電極１８０の一部を除いた前記薄膜トランジスタを覆う第２保護層１９０が形成される。図示していないが、前記チャネル領域と重なる第２保護層１９０の上には追加不透明層が形成されてもよく、この場合、酸化物半導体層１４０に対する外部からの照射光をさらに効果的に遮断できる。
【００６７】
第２保護層１９０の上には、第２保護層１９０に形成されたコンタクトホール１９５を介してドレーン電極１８０と接続される画素電極２００が形成される。画素電極２００は、例えば、ＩＴＯまたはＩＺＯのような透明伝導性物質から作られる。
【００６８】
以上、添付した図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず、他の具体的な形態で実施され得ることを理解できよう。したがって、上記実施形態は、すべての面で例示的なものであり、限定的でないものと理解されなければならない。
【符号の説明】
【００６９】
１０、１１０ 基板
１９，１１９ ゲート線
２０、１２０ ゲート電極
３０、１３０ ゲート絶縁層
４０、１４０ 酸化物半導体層
５０、１５０ 不透明層
６０、１６０ 第１保護層
６９、１６９ データ線
７０、１７０ ソース電極
８０、１８０ ドレーン電極
９０、１９０ 第２保護層
９５、１９５ コンタクトホール
１００、２００ 画素電極
１３９ 非晶質酸化物層
１６５ 金属層
３００ 感光膜パターン
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法、およびそれを利用した表示基板に係り、特に酸化物半導体層を含む薄膜トランジスタ、その製造方法、およびそれを利用した表示基板に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴ）は、液晶表示装置または有機発光表示装置などのような平板表示装置においてスイッチング素子として使用される。現在常用化されている液晶表示装置において、ＴＦＴのチャネル層は大部分が非晶質シリコン層であり、その場合、ＴＦＴの移動度は約０．５ｃｍ２／Ｖｓである。しかし、ディスプレイの大型化につれ、高解像度および高周波数の駆動特性が要求され、より高い移動度を有する高性能ＴＦＴ技術が必要とされる。したがって、前記非晶質シリコン層より移動度が高い酸化物半導体物質層、例えばＺｎＯ系（ｂａｓｅｄ）物質層を前記薄膜トランジスタのチャネル層として使用するための研究が進んでいる。ＺｎＯ系の物質層のうち一つであるＧａ−Ｉｎ−Ｚｎ−Ｏ層の移動度は、非晶質シリコン層の移動度の数十倍以上という優れた半導体特性を呈する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、前記のような酸化物半導体物質が外部光に露出する場合、Ｖｔｈ（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）がシフトするなどの特性の変化が現れ、それによりＴＦＴ特性が低下する問題点がある。
【０００４】
したがって、本発明が解決しようとする課題は、酸化物半導体層の外部光への露出を防止することによって、特性が向上したＴＦＴを提供することである。
【０００５】
本発明が解決しようとする他の技術的課題は、前記のようなＴＦＴの製造方法を提供することである。
【０００６】
本発明が解決しようとするまた他の技術的課題は、前記のようなＴＦＴを利用した表示基板を提供することである。
【０００７】
本発明の課題は、以上で言及した課題に制限されず、言及されていない他の課題は次の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【０００８】
前記した技術的課題を解決するため、本発明は、酸化物半導体層と、前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、前記酸化物半導体層と前記第１保護層との間に形成された不透明層と、前記酸化物半導体層の一側に配置されたソース電極と、前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、前記酸化物半導体層に電界を印加するゲート電極と、前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含む薄膜トランジスタを提供する。
【０００９】
前記不透明層は、光を吸収できる物質からなることが好ましく、例えば非晶質シリコン層からなされてもよい。
【００１０】
前記酸化物半導体層は、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなされてもよい。より具体的には、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物、または、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなされてもよい。
【００１１】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含んでもよい。
【００１２】
前記不透明層は、前記第１保護層と実質的に同一のパターンで形成されてもよい。例えば非晶質シリコン層を前記不透明層で利用し、シリコン酸化物を前記第１保護層で利用する場合、これらを同時に形成することが可能であり、これによって前記不透明層と前記第１保護層は同一のパターンで形成されてもよい。
【００１３】
一方、前記ゲート絶縁層は、シリコン酸化物を含んでもよい。
【００１４】
前述した他の技術的課題を達成するため、本発明は、基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に酸化物半導体パターンを形成する段階と、前記酸化物半導体パターン上に不透明パターンを形成する段階と、前記不透明パターン上に第１保護パターンを形成する段階と、前記酸化物半導体パターン上に配置され、ソース電極およびドレーン電極を含むデータ線パターンを形成する段階と、を含む薄膜トランジスタの製造方法を提供する。
【００１５】
前記不透明パターンは、光を吸収できる物質で形成することが好ましく、例えば非晶質シリコン層からなされてもよい。
【００１６】
工程の単純化を考慮すると、前記第１保護パターンを形成する段階と前記不透明パターンを形成する段階は一つのマスクを使用して行われてもよい。
【００１７】
また、前記酸化物半導体パターンを形成する段階と前記データパターンを形成する段階は一つのマスクを使用して行われてもよい。
【００１８】
前述したまた他の技術的課題を達成するため、本発明は、基板上に形成されたゲート線、前記ゲート線と交差するデータ線、前記ゲート線および前記データ線に接続された薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極を含み、前記薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、前記酸化物半導体層と前記第１保護層との間に形成された第１不透明層と、前記データ線に接続して前記酸化物半導体層の一側に配置されたソース電極と、前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、前記ゲート線と接続して前記酸化物半導体層に電界を印加するゲート電極と、前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含む表示基板を提供する。
【００１９】
ここで、前記薄膜トランジスタは、前述した本発明による薄膜トランジスタと同一の特徴を有する。
【００２０】
一方、本発明による表示基板は、前記薄膜トランジスタと前記画素電極との間に形成され、前記ドレーン電極と前記画素電極の接続のためのコンタクトホールを有する第２保護層、および、前記第２保護層上に形成され、前記チャネル領域と重なる第２不透明層をさらに含んでもよい。
【００２１】
また、本発明による表示基板は、前記データ線下部に形成されたまた他の酸化物半導体層をさらに含んでもよい。例えば、前記データ線と前記酸化物半導体層を一つのマスクでパターニングする場合、前記酸化物半導体層は前記データ線に沿って形成されてもよい。
【発明の効果】
【００２２】
本発明の実施形態によれば少なくとも次のような効果がある。
【００２３】
すなわち、本発明の実施形態によれば、酸化物半導体層のチャネル領域が不透明層により覆われるので、前記酸化物半導体層に対する外部光の照射による前記酸化物半導体層の半導体特性の低下を防止できる。したがって、より信頼度が高い薄膜トランジスタを提供できる。
【００２４】
本発明による効果は、以上で例示した内容に制限されず、さらに多様な効果が本明細書内に含まれている。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態による薄膜トランジスタの概ね断面図である。
【図２】図１に示す薄膜トランジスタの概ね平面図である。
【図３】本発明の第２実施形態による薄膜トランジスタの概ね断面図である。
【図４】図３に示す薄膜トランジスタの概ね平面図である。
【図５】本発明の第１実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図６】本発明の第１実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図７】本発明の第１実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図８】本発明の第１実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図９】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１０】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１１】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１２】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１３】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１４】本発明の第２実施形態による薄膜トランジスタの製造工程を示す断面図である。
【図１５】本発明の第１実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示す平面図である。
【図１６】図１５に示すＶＩ−ＶＩ’に沿って切断した断面図である。
【図１７】本発明の第２実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示す平面図である。
【図１８】図１７に示すＶＩＩＩ−ＶＩＩＩ’に沿って切断した断面図である。
【発明を実施するための形態】
【００２６】
以下、添付した図面を参照して本発明の好ましい実施形態についてより詳細に説明する。しかし、本発明は、下記の実施形態に限定されるものではなく、他の形態で具現されることもできる。ここで紹介する実施形態は開示された内容がより完全になるようにするため、また当業者に対して本発明の技術的思想と特徴を充分に伝えるために提供されるものである。図面において、各装置または膜（層）および領域の厚さは本発明が明確になるために誇張して示し、また各装置は、本明細書において説明されない多様な付加装置を備えてもよい。膜（層）が他の膜（層）または基板の上に位置するものと言及される場合、他の膜（層）または基板の上に直接形成される場合と、これらの間に追加的な膜（層）が介在する場合がある。
【００２７】
図１および図２は、本発明の１実施形態による薄膜トランジスタを示す。
【００２８】
図１および図２を参照すると、基板１０の上にゲート電極２０、およびゲート電極２０を覆うゲート絶縁層３０が配置される。ゲート絶縁層３０は、例えばシリコン酸化物（ＳｉＯｘ）の単一膜、またはシリコン窒化物（ＳｉＮｘ）とシリコン酸化物（ＳｉＯｘ）の二重膜で形成される。
【００２９】
ゲート絶縁層３０の上には酸化物半導体層４０が配置される。酸化物半導体層４０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなる。酸化物半導体層４０は、例えばＺｎ酸化物またはＩｎ−Ｚｎ複合酸化物にガリウム（Ｇａ）またはハフニウム（Ｈｆ）が添加されたものであってもよい。より具体的には、非晶質酸化物層は、例えばＩｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯの形態で存在するＧａ−Ｉｎ−Ｚｎ−Ｏ層、またはＨｆＯ２−Ｉｎ２Ｏ３−ＺｎＯの形態で存在するＨｆ−Ｉｎ−Ｚｎ−Ｏ層である。
【００３０】
酸化物半導体層４０の上には不透明層５０が配置される。不透明層５０は例えば非晶質シリコン（ａ−Ｓｉ）層で形成される。非晶質シリコンは、バンドギャップ（ｂａｎｄ ｇａｐ）が１．８ｅＶ程度と小さいので、光の吸収に有利である。不透明層５０は、酸化物半導体層４０の全面を覆うように形成されてもよいが、図１および図２に示すように酸化物半導体層４０のチャネル領域を覆うように酸化物半導体層４０の一部を覆って形成されてもよい。このように前記チャネル領域を不透明層５０で覆うことによって、外部からの酸化物半導体層４０に対する照射光を遮断できる。
【００３１】
不透明層５０の上には第１保護層６０が配置される。第１保護層６０は、エッチストッパー（ｅｔｃｈ ｓｔｏｐｐｅｒ）層として機能し、後述するソースおよびドレーン電極のパターニング時に酸化物半導体層４０のチャネル領域を保護する。第１保護層６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。一方、不透明層５０として非晶質シリコン（ａ−Ｓｉ）層を利用し、第１保護層６０としてシリコン酸化物（ＳｉＯｘ）を利用する場合、不透明層５０と第１保護層６０を同時にパターニングできる。この場合、図１および図２に示すように第１保護層６０と不透明層５０が実質的に同一のパターンで形成される。図２には第１保護層６０および不透明層５０を長方形状に形成した場合について示すが、第１保護層６０および不透明層５０の形状は多様に変形できる。また、図示していないが、不透明層５０を第１保護層６０の上に配置してもよい。
【００３２】
第１保護層６０の上には、酸化物半導体層４０の一部と重なるソース電極７０、およびソース電極７０と分離したドレーン電極８０が配置される。ソース電極７０およびドレーン電極８０は金属層で形成される。このとき、前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成される。
【００３３】
以下、本発明の第２実施形態による薄膜トランジスタについて説明する。前述した第１実施形態の薄膜トランジスタと同一の構成については具体的な説明を省略する。
【００３４】
図３および図４は、本発明の第２実施形態による薄膜トランジスタを示す。
【００３５】
図示するように、基板１１０の上にゲート電極１２０およびゲート電極１２０を覆うゲート絶縁層１３０が形成される。ゲート絶縁層１３０上の酸化物半導体層１４０が配置される。酸化物半導体層１４０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなる。
【００３６】
酸化物半導体層１４０のチャネル領域の上には不透明層１５０および第１保護層１６０が連続して配置される。不透明層１５０は、例えば非晶質シリコン（ａ−Ｓｉ）層で形成され、第１保護層１６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。第１実施形態の場合と同様に、不透明層１５０は第１保護層１６０の上に配置されてもよい。
【００３７】
第１保護層１６０の上には、酸化物半導体層１４０の一部と重なるソース電極１７０、およびソース電極１７０と分離したドレーン電極１８０が配置される。ソース電極１７０およびドレーン電極１８０は金属層で形成される。このとき、前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成される。本実施形態においては、図３および図４に示すように、ソース電極１７０およびドレーン電極１８０は、前記チャネル領域を除いては酸化物半導体層１４０と実質的に同一の平面形状を有する。このような形状は、ソース電極１７０およびドレーン電極１８０と酸化物半導体１４０を一つのマスクでパターニングすることによって作られることができ、この場合、生産費用を減らすことができる。
【００３８】
前記第１実施形態および第２実施形態では、半導体層のチャネル領域がゲート電極の上部に形成される場合についてのみ説明したが、前記チャネル領域がゲート電極の下部に形成される構造においても本発明が適用されるのはもちろんである。
【００３９】
以下、図５ないし図８を参照して前述した本発明の第１実施形態による薄膜トランジスタの製造方法について説明する。
【００４０】
図５ないし図８は、本発明の第１実施形態による薄膜トランジスタの製造方法を工程順に示す。
【００４１】
図５を参照すると、基板１０の上にゲート電極２０を形成した後に基板１０の上にゲート電極２０を覆うゲート絶縁層３０を形成する。ゲート絶縁層３０は、例えば基板１０上にシリコン酸化物（ＳｉＯｘ）単一層を蒸着して形成するか、または、シリコン窒化物（ＳｉＮｘ）およびシリコン酸化物（ＳｉＯｘ）を連続して蒸着して形成する。
【００４２】
図６を参照すると、ゲート絶縁層３０の上に酸化物半導体物質をＰＶＤ、ＣＶＤ、ＡＬＤまたはＳｏｌｕｔｉｏｎ Ｐｒｏｃｅｓｓなどの工程により塗布した後、パターニングして酸化物半導体層４０を形成する。酸化物半導体層４０は例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物から形成する。例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＧａ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体層を形成する場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＧａ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。また、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＨｆ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体を形成する場合、ＨｆＯ２、Ｉｎ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＨｆ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。
【００４３】
次に、図示していないが、酸化物半導体層４０の上に、例えば非晶質シリコン（ａ−Ｓｉ）層およびシリコン酸化物（ＳｉＯｘ）層を連続して蒸着する。前記蒸着された二つの層を一つのマスクを使用して同時にパターニングし、図７に示すように不透明層５０および第１保護層６０を形成する。前記パターニングは、前記非晶質シリコン層および前記シリコン酸化物層を一括して乾式エッチング（ｄｒｙ ｅｔｃｈ）する工程を含む。不透明層５０および第１保護層６０は、酸化物半導体層４０の全面を覆うようにパターニングするか、または、図７に示すようにチャネル領域を覆うように酸化物半導体層４０の一部を覆ってパターニングする。
【００４４】
図８を参照すると、基板１０の上に第１保護層６０および酸化物半導体層４０を覆う金属層（図示せず）を形成した後、前記金属層をパターニングし、ソース電極７０およびドレーン電極８０を形成する。前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成する。
【００４５】
以下、図９ないし図１４を参照して前述した本発明の第２実施形態による薄膜トランジスタの製造方法について説明する。前述した第１実施形態の薄膜トランジスタの製造方法と同一の工程については具体的な説明を省略する。
【００４６】
図９ないし図１４は、本発明の第２実施形態による薄膜トランジスタの製造方法を工程順に示す。
【００４７】
図９を参照すると、基板１１０の上にゲート電極１２０およびゲート絶縁層１３０を形成する。
【００４８】
図１０を参照すると、基板１１０の上にゲート絶縁層１３０を覆う非晶質酸化物層１３９を形成する。非晶質酸化物層１３９は、ＰＶＤ、ＣＶＤ、ＡＬＤまたはＳｏｌｕｔｉｏｎ Ｐｒｏｃｅｓｓなどの工程で形成される。例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程により非晶質Ｇａ−Ｉｎ−Ｚｎ−Ｏ層を形成する場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＧａ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。また、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＨｆ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体を形成する場合、ＨｆＯ２、Ｉｎ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＨｆ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。
【００４９】
図１１を参照すると、非晶質酸化物層１３９の上に不透明層１５０および第１保護層１６０を形成する。不透明層１５０および第１保護層１６０は、非晶質酸化物層１３９の上に、例えば非晶質シリコン（ａ−Ｓｉ）層およびシリコン酸化物（ＳｉＯｘ）層を連続して蒸着した後、一括的に乾式エッチング（ｄｒｙ ｅｔｃｈ）し、パターニングできる。
【００５０】
図１２を参照すると、基板１１０の上に第１保護層１６０および非晶質酸化物層１３９を覆う金属層１６５を形成する。前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成する。
【００５１】
図１３を参照すると、金属層１６５の上に感光膜パターン３００を形成する。図１３に示すように、感光膜パターン３００は薄膜トランジスタのチャネルが形成される領域上の金属層１６５を露出するようにパターニングされる。
【００５２】
図１４を参照すると、感光膜パターン３００をマスクとし、金属層１６５および非晶質酸化物層１３９を一括して湿式エッチング（ｗｅｔ ｅｔｃｈ）し、ソース電極１７０、ドレーン電極１８０、および酸化物半導体層１４０を形成する。このようにソース電極１７０およびドレーン電極１８０を酸化物半導体層１４０と同時にパターニングするので、ソース電極１７０およびドレーン電極１８０と、酸化物半導体層１４０は、ソース電極１７０とドレーン電極１８０の離隔部分を除いて実質的に同一の平面形状を有する。また、この場合、ソース電極１７０およびドレーン電極１８０と酸化物半導体層１４０とを一つのマスクでパターニングするので、製造費用を削減できる。
【００５３】
以下、図１５および図１６を参照して本発明の第１実施形態による薄膜トランジスタを利用した表示基板について説明する。前述した第１実施形態による薄膜トランジスタと同一の構成に対しては詳しい説明を省略する。
【００５４】
図１５は、本発明の第１実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示すものであり、図１６は、図１５に示すＶＩ−ＶＩ’に沿って切断した断面図である。
【００５５】
図１５および図１６を参照すると、基板１０の上に第１方向（例えば、図１５では水平方向）に延長されたゲート線１９、ゲート線１９と絶縁され前記第１方向と交差する第２方向に延長されたデータ線６９、およびゲート線１９とデータ線６９の交差箇所の近傍に第１実施形態による薄膜トランジスタが配置される。
【００５６】
前記薄膜トランジスタは、ゲート線１９に接続されたゲート電極２０、ゲート電極２０を覆うゲート絶縁層３０、ゲート絶縁層３０の上に形成されゲート電極２０と重なる酸化物半導体層４０、データ線６９に接続されたソース電極７０、および酸化物半導体層４０のチャネル領域を介してソース電極７０と分離したドレーン電極８０を含む。
【００５７】
また、酸化物半導体層４０と、ソース電極７０およびドレーン電極８０との間には、前記チャネル領域と重なった不透明層５０および不透明層５０を覆う第１保護層６０が配置される。不透明層５０は、例えば非晶質シリコン（ａ−Ｓｉ）層で形成される。非晶質シリコンは、バンドギャップ（ｂａｎｄ ｇａｐ）が１．８ｅＶ程度と小さいので、光の吸収に有利であり、酸化物半導体層４０に対する光の照射による酸化物半導体層の半導体特性の劣化を防止できる。第１保護層６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。図１５および図１６に示すように不透明層５０および第１保護層６０は同一のパターンで形成できる。図１５には不透明層５０および第１保護層６０が長方形状に形成された場合を示しているが、これに制限されるものではなく、多様な形状でパターニングされてもよい。図示していないが、不透明層５０は第１保護層６０の上に配置されてもよい。
【００５８】
基板１０の上には、ゲート線１９、データ線６９、および、ドレーン電極８０の一部を除いた前記薄膜トランジスタを覆う第２保護層９０が形成される。第２保護層９０は例えばシリコン窒化物（ＳｉＮｘ）単一層、またはシリコン酸化物（ＳｉＯｘ）とシリコン窒化物（ＳｉＮｘ）の複合層で形成されてもよい。図示していないが、前記チャネル領域と重なる第２保護層９０の上には追加の不透明層が形成されてもよく、この場合、酸化物半導体層４０に対する外部からの照射光をさらに効果的に遮断できる。
【００５９】
第２保護層９０の上には、第２保護層９０に形成されたコンタクトホール９５を介してドレーン電極８０と接続される画素電極１００が形成される。画素電極１００は例えば、ＩＴＯまたはＩＺＯのような透明伝導性物質から作られる。
【００６０】
以下、図１７および図１８を参照して本発明の第２実施形態による薄膜トランジスタを利用した表示基板について説明する。前述した第２実施形態による薄膜トランジスタおよび前述した第１実施形態による薄膜トランジスタを利用した表示基板と同一の構成については詳しい説明を省略する。
【００６１】
図１７は、本発明の第２実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示すものであり、図１８は、図１７に示すＶＩＩＩ−ＶＩＩＩ’に沿って切断した断面図である。
【００６２】
図１７および図１８を参照すると、基板１１０の上に第１方向（例えば、図１７では水平方向）に延長されたゲート線１１９、ゲート線１１９と絶縁され前記第１方向と交差する第２方向に延長されたデータ線１６９、およびゲート線１１９とデータ線１６９の交差箇所の近傍に第２実施形態による薄膜トランジスタが配置される。
【００６３】
前記薄膜トランジスタは、ゲート線１１９に接続されたゲート電極１２０、ゲート電極１２０を覆うゲート絶縁層１３０、ゲート絶縁層１３０の上に形成されゲート電極１２０と重なる酸化物半導体層１４０、データ線１６９に接続されたソース電極１７０、および酸化物半導体層１４０のチャネル領域を介してソース電極１７０と分離したドレーン電極１８０を含む。
なお、以上第１、第２の実施形態を通じて、各々図１５、図１７に示すように、ゲート電極２０（１２０）はゲート線１９（１１９）から同一層内で延伸され、ソース電極７０（１７０）はデータ線６９（１６９）から同一層内で延伸されているが、このような「延伸」は「接続」の１実施例であって、ゲート電極とゲート線が別個の層で形成され、例えばその層間に設けたコンタクトホールを介して接続されてもよく、ソース電極とデータ線が別個の層で形成され、例えばその層間に設けたコンタクトホールを介して接続されてもよい、ことはいうまでもない。
【００６４】
図１７および図１８に示すように、本実施形態による表示基板の酸化物半導体層１４０は、チャネル領域を除いてはデータ線１６９、ソース電極１７０、およびドレーン電極１８０と実質的に同一の平面形状を有する。したがって、前述の第１実施形態による表示基板の場合とは異なり、データ線１６９の下部にも酸化物半導体層１４０が形成される。
【００６５】
酸化物半導体層１４０と、ソース電極１７０およびドレーン電極１８０との間には、前記チャネル領域と重なった不透明層１５０および不透明層１５０を覆う第１保護層１６０が配置される。図示していないが、不透明層１５０は第１保護層１６０の上に配置されてもよい。
【００６６】
基板１１０の上には、ゲート線１１９、データ線１６９、およびドレーン電極１８０の一部を除いた前記薄膜トランジスタを覆う第２保護層１９０が形成される。図示していないが、前記チャネル領域と重なる第２保護層１９０の上には追加不透明層が形成されてもよく、この場合、酸化物半導体層１４０に対する外部からの照射光をさらに効果的に遮断できる。
【００６７】
第２保護層１９０の上には、第２保護層１９０に形成されたコンタクトホール１９５を介してドレーン電極１８０と接続される画素電極２００が形成される。画素電極２００は、例えば、ＩＴＯまたはＩＺＯのような透明伝導性物質から作られる。
【００６８】
以上、添付した図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず、他の具体的な形態で実施され得ることを理解できよう。したがって、上記実施形態は、すべての面で例示的なものであり、限定的でないものと理解されなければならない。
【符号の説明】
【００６９】
１０、１１０ 基板
１９，１１９ ゲート線
２０、１２０ ゲート電極
３０、１３０ ゲート絶縁層
４０、１４０ 酸化物半導体層
５０、１５０ 不透明層
６０、１６０ 第１保護層
６９、１６９ データ線
７０、１７０ ソース電極
８０、１８０ ドレーン電極
９０、１９０ 第２保護層
９５、１９５ コンタクトホール
１００、２００ 画素電極
１３９ 非晶質酸化物層
１６５ 金属層
３００ 感光膜パターン
【特許請求の範囲】
【請求項１】
酸化物半導体層と、
前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、
前記酸化物半導体層と前記第１保護層との間に形成された不透明層と、
前記酸化物半導体層の一側に配置されたソース電極と、
前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、
前記酸化物半導体層に電界を印加するゲート電極と、
前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含むことを特徴とする薄膜トランジスタ。
【請求項２】
前記不透明層は、非晶質シリコン層であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物からなることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項７】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項８】
前記不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項９】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項１０】
前記ゲート絶縁層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１１】
基板上に形成されたゲート線、前記ゲート線と交差するデータ線、前記ゲート線および前記データ線に接続された薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極を含む表示基板において、
前記薄膜トランジスタは、
酸化物半導体層と、
前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、
前記酸化物半導体層と前記第１保護層との間に形成された第１不透明層と、
前記データ線に接続して前記酸化物半導体層の一側に配置されたソース電極と、
前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、
前記ゲート線と接続して前記酸化物半導体層に電界を印加するゲート電極と、
前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含むことを特徴とする表示基板。
【請求項１２】
前記第１不透明層は、非晶質シリコン層であることを特徴とする請求項１１に記載の表示基板。
【請求項１３】
前記第１不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項１１に記載の表示基板。
【請求項１４】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１１に記載の表示基板。
【請求項１５】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなることを特徴とする請求項１１に記載の表示基板。
【請求項１６】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物からなることを特徴とする請求項１５に記載の表示基板。
【請求項１７】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなることを特徴とする請求項１５に記載の表示基板。
【請求項１８】
前記第１不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項１５に記載の表示基板。
【請求項１９】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１５に記載の表示基板。
【請求項２０】
前記ゲート絶縁層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１１に記載の表示基板。
【請求項２１】
前記薄膜トランジスタと前記画素電極との間に形成され、前記ドレーン電極と前記画素電極の接続のためのコンタクトホールを有する第２保護層、および、
前記第２保護層上に形成され、前記チャネル領域と重畳される第２不透明層をさらに含むことを特徴とする請求項１１に記載の表示基板。
【請求項２２】
前記データ線下部に形成された酸化物半導体層をさらに含むことを特徴とする請求項１２に記載の表示基板。
【請求項２３】
基板上にゲート電極を形成する段階と、
前記ゲート電極上にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に酸化物半導体パターンを形成する段階と、
前記酸化物半導体パターン上に不透明パターンを形成する段階と、
前記不透明パターン上に第１保護パターンを形成する段階と、
前記酸化物半導体パターン上に配置され、ソース電極およびドレーン電極を含むデータ線パターンを形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２４】
前記不透明パターンは、非晶質シリコン層を含むことを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２５】
前記第１保護パターンを形成する段階と前記不透明パターンを形成する段階は、一つのマスクを使用することを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記酸化物半導体パターンを形成する段階と前記データパターンを形成する段階は、一つのマスクを使用することを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項１】
酸化物半導体層と、
前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、
前記酸化物半導体層と前記第１保護層との間に形成された不透明層と、
前記酸化物半導体層の一側に配置されたソース電極と、
前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、
前記酸化物半導体層に電界を印加するゲート電極と、
前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含むことを特徴とする薄膜トランジスタ。
【請求項２】
前記不透明層は、非晶質シリコン層であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物からなることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項７】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項８】
前記不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項９】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項１０】
前記ゲート絶縁層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１１】
基板上に形成されたゲート線、前記ゲート線と交差するデータ線、前記ゲート線および前記データ線に接続された薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極を含む表示基板において、
前記薄膜トランジスタは、
酸化物半導体層と、
前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成された第１保護層と、
前記酸化物半導体層と前記第１保護層との間に形成された第１不透明層と、
前記データ線に接続して前記酸化物半導体層の一側に配置されたソース電極と、
前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、
前記ゲート線と接続して前記酸化物半導体層に電界を印加するゲート電極と、
前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含むことを特徴とする表示基板。
【請求項１２】
前記第１不透明層は、非晶質シリコン層であることを特徴とする請求項１１に記載の表示基板。
【請求項１３】
前記第１不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項１１に記載の表示基板。
【請求項１４】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１１に記載の表示基板。
【請求項１５】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなることを特徴とする請求項１１に記載の表示基板。
【請求項１６】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物からなることを特徴とする請求項１５に記載の表示基板。
【請求項１７】
前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなることを特徴とする請求項１５に記載の表示基板。
【請求項１８】
前記第１不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項１５に記載の表示基板。
【請求項１９】
前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１５に記載の表示基板。
【請求項２０】
前記ゲート絶縁層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１１に記載の表示基板。
【請求項２１】
前記薄膜トランジスタと前記画素電極との間に形成され、前記ドレーン電極と前記画素電極の接続のためのコンタクトホールを有する第２保護層、および、
前記第２保護層上に形成され、前記チャネル領域と重畳される第２不透明層をさらに含むことを特徴とする請求項１１に記載の表示基板。
【請求項２２】
前記データ線下部に形成された酸化物半導体層をさらに含むことを特徴とする請求項１２に記載の表示基板。
【請求項２３】
基板上にゲート電極を形成する段階と、
前記ゲート電極上にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に酸化物半導体パターンを形成する段階と、
前記酸化物半導体パターン上に不透明パターンを形成する段階と、
前記不透明パターン上に第１保護パターンを形成する段階と、
前記酸化物半導体パターン上に配置され、ソース電極およびドレーン電極を含むデータ線パターンを形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２４】
前記不透明パターンは、非晶質シリコン層を含むことを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２５】
前記第１保護パターンを形成する段階と前記不透明パターンを形成する段階は、一つのマスクを使用することを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記酸化物半導体パターンを形成する段階と前記データパターンを形成する段階は、一つのマスクを使用することを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１１−１３５０８６（Ｐ２０１１−１３５０８６Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２０１０−２８８０９１（Ｐ２０１０−２８８０９１）
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]